Timing Analyzer report for bus
Tue Sep 07 18:48:26 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'scaledclock:CLK_DIV|clk'
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Hold: 'scaledclock:CLK_DIV|clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; bus                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.5%      ;
;     Processor 3            ;   5.4%      ;
;     Processor 4            ;   2.6%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clock                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                   ;
; scaledclock:CLK_DIV|clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { scaledclock:CLK_DIV|clk } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                            ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 153.75 MHz ; 153.75 MHz      ; scaledclock:CLK_DIV|clk ;      ;
; 183.05 MHz ; 183.05 MHz      ; clock                   ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; scaledclock:CLK_DIV|clk ; -5.504 ; -1238.641     ;
; clock                   ; -4.463 ; -1783.756     ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.122 ; 0.000         ;
; scaledclock:CLK_DIV|clk ; 0.387 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; clock                   ; -3.000 ; -645.500       ;
; scaledclock:CLK_DIV|clk ; -1.285 ; -421.480       ;
+-------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.504 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.422      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.502 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.421      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.493 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.411      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.478 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.080     ; 6.396      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.475 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.400      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.472 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 6.398      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.464 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.081     ; 6.381      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
; -5.443 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 6.368      ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.463 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                           ; clock        ; clock       ; 1.000        ; -0.086     ; 5.375      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[0]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[1]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[2]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[3]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[4]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[5]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[6]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[7]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[9]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[10]                            ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[11]                            ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[13]                            ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[14]                            ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.414 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[15]                            ; clock        ; clock       ; 1.000        ; -0.089     ; 5.323      ;
; -4.387 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[8]                             ; clock        ; clock       ; 1.000        ; -0.089     ; 5.296      ;
; -4.387 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[12]                            ; clock        ; clock       ; 1.000        ; -0.089     ; 5.296      ;
; -4.387 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[20]                            ; clock        ; clock       ; 1.000        ; -0.089     ; 5.296      ;
; -4.381 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.871      ;
; -4.381 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.871      ;
; -4.381 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.871      ;
; -4.381 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.871      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.347 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                           ; clock        ; clock       ; 1.000        ; -0.085     ; 5.260      ;
; -4.334 ; scaledclock:CLK_DIV|count[29]                                                 ; scaledclock:CLK_DIV|clk                                                       ; clock        ; clock       ; 1.000        ; -0.080     ; 5.252      ;
; -4.319 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 5.237      ;
; -4.319 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 5.237      ;
; -4.319 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 5.237      ;
; -4.319 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 5.237      ;
; -4.311 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.801      ;
; -4.311 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.801      ;
; -4.311 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.801      ;
; -4.311 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.801      ;
; -4.310 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[6]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE    ; clock        ; clock       ; 1.000        ; -0.546     ; 4.762      ;
; -4.289 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.779      ;
; -4.289 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.779      ;
; -4.289 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.779      ;
; -4.289 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.508     ; 4.779      ;
; -4.289 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE    ; clock        ; clock       ; 1.000        ; -0.546     ; 4.741      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                            ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                           ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                           ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                           ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                           ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                           ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.267 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                           ; clock        ; clock       ; 1.000        ; -0.073     ; 5.192      ;
; -4.252 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                            ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                         ; clock        ; clock       ; 1.000        ; -0.080     ; 5.170      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[25]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[31]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[16]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[17]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[18]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[19]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[20]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[21]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[22]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[23]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[24]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[26]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[27]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[28]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
; -4.247 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[29]  ; clock        ; clock       ; 1.000        ; -0.543     ; 4.702      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                         ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.122 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_state                                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.096      ; 3.434      ;
; 0.286 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.080      ; 3.582      ;
; 0.334 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.088      ; 3.638      ;
; 0.340 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.088      ; 3.644      ;
; 0.384 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT  ; clock                   ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]                ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]     ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]         ; clock                   ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT              ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT   ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done         ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                            ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                                   ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                        ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                             ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                  ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                             ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                  ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                              ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                   ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                                     ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]          ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT  ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                  ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                       ; clock                   ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                       ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.092      ; 3.713      ;
; 0.414 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.088      ; 3.718      ;
; 0.433 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.080      ; 3.729      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.772      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.477 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.070      ; 3.763      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[11]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[10]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[14]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.493 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[15]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.071      ; 3.780      ;
; 0.497 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.088      ; 3.801      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
; 0.500 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.079      ; 3.795      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.387 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.096      ; 0.669      ;
; 0.389 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.094      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|increment:inc1|inc_state.DISPLAY_AND_INCREMENT                                         ; increment_module:INCREMENT|increment:inc1|inc_state.DISPLAY_AND_INCREMENT                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|increment:inc1|inc_state.DATA_SEND                                                     ; increment_module:INCREMENT|increment:inc1|inc_state.DATA_SEND                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|increment:inc1|inc_state.00                                                            ; increment_module:INCREMENT|increment:inc1|inc_state.00                                                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_BURST_GAP           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_BURST_GAP           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_ready                   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_ready                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.409 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.674      ;
; 0.410 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.674      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.674      ;
; 0.430 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.VALID                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.001                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.694      ;
; 0.432 ; increment_module:INCREMENT|increment:inc1|data_to_master[5]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[5]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.077      ; 0.695      ;
; 0.433 ; increment_module:INCREMENT|increment:inc1|data_to_master[6]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[6]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.077      ; 0.696      ;
; 0.439 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr2                                              ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.703      ;
; 0.444 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.708      ;
; 0.447 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.IDLE                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.712      ;
; 0.448 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.SPLIT                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.VALID                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.712      ;
; 0.448 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.SPLIT                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_valid                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.712      ;
; 0.459 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.724      ;
; 0.468 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.733      ;
; 0.476 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.740      ;
; 0.480 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_busy                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.744      ;
; 0.480 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.744      ;
; 0.482 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.747      ;
; 0.485 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.750      ;
; 0.578 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_valid                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.001                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.842      ;
; 0.600 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_valid                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.864      ;
; 0.601 ; increment_module:INCREMENT|increment:inc1|data_to_master[3]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.866      ;
; 0.601 ; increment_module:INCREMENT|increment:inc1|data_to_master[1]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.866      ;
; 0.602 ; increment_module:INCREMENT|increment:inc1|data_to_master[2]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.867      ;
; 0.602 ; increment_module:INCREMENT|increment:inc1|data_to_master[0]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.867      ;
; 0.603 ; increment_module:INCREMENT|increment:inc1|data_to_master[4]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[4]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.077      ; 0.866      ;
; 0.603 ; increment_module:INCREMENT|increment:inc1|data_to_master[7]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[7]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.077      ; 0.866      ;
; 0.622 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.001                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.077      ; 0.885      ;
; 0.633 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr1                                              ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr2                                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.897      ;
; 0.642 ; increment_module:INCREMENT|increment:inc1|delay_counter[1]                                                        ; increment_module:INCREMENT|increment:inc1|delay_counter[1]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.907      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 166.2 MHz  ; 166.2 MHz       ; scaledclock:CLK_DIV|clk ;      ;
; 200.68 MHz ; 200.68 MHz      ; clock                   ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; scaledclock:CLK_DIV|clk ; -5.017 ; -1109.592     ;
; clock                   ; -3.983 ; -1595.476     ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.108 ; 0.000         ;
; scaledclock:CLK_DIV|clk ; 0.339 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -3.000 ; -645.500      ;
; scaledclock:CLK_DIV|clk ; -1.285 ; -421.480      ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -5.017 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.943      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.994 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.920      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.984 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.911      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.971 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.897      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.933 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.859      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.930 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.856      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.892 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.818      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.889 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.815      ;
; -4.885 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.811      ;
; -4.885 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.073     ; 5.811      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.983 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                           ; clock        ; clock       ; 1.000        ; -0.076     ; 4.906      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[0]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[1]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[2]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[3]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[4]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[5]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[6]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[7]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[9]                             ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[10]                            ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[11]                            ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[13]                            ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[14]                            ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.975 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[15]                            ; clock        ; clock       ; 1.000        ; -0.082     ; 4.892      ;
; -3.951 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[8]                             ; clock        ; clock       ; 1.000        ; -0.081     ; 4.869      ;
; -3.951 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[12]                            ; clock        ; clock       ; 1.000        ; -0.081     ; 4.869      ;
; -3.951 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                        ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[20]                            ; clock        ; clock       ; 1.000        ; -0.081     ; 4.869      ;
; -3.936 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.469      ;
; -3.936 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.469      ;
; -3.936 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.469      ;
; -3.936 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.469      ;
; -3.930 ; scaledclock:CLK_DIV|count[29]                                                 ; scaledclock:CLK_DIV|clk                                                       ; clock        ; clock       ; 1.000        ; -0.071     ; 4.858      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.913 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                           ; clock        ; clock       ; 1.000        ; -0.075     ; 4.837      ;
; -3.891 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[6]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE    ; clock        ; clock       ; 1.000        ; -0.500     ; 4.390      ;
; -3.871 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE    ; clock        ; clock       ; 1.000        ; -0.500     ; 4.370      ;
; -3.868 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.401      ;
; -3.868 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.401      ;
; -3.868 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.401      ;
; -3.868 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.401      ;
; -3.854 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.781      ;
; -3.854 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.781      ;
; -3.854 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.781      ;
; -3.854 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[22] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.781      ;
; -3.846 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[12] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.379      ;
; -3.846 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[13] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.379      ;
; -3.846 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[14] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.379      ;
; -3.846 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[15] ; clock        ; clock       ; 1.000        ; -0.466     ; 4.379      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                            ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                           ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                           ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                           ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                           ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                           ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                           ; clock        ; clock       ; 1.000        ; -0.064     ; 4.765      ;
; -3.827 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]       ; clock        ; clock       ; 1.000        ; -0.500     ; 4.326      ;
; -3.826 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2]  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]       ; clock        ; clock       ; 1.000        ; -0.500     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[25]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[31]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[16]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[17]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[18]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[19]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[20]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[21]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[22]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[23]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[24]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[26]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[27]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
; -3.825 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[6]   ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|bit_count[28]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.325      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                         ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.108 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_state                                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.835      ; 3.144      ;
; 0.227 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.825      ; 3.253      ;
; 0.233 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.825      ; 3.259      ;
; 0.241 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.817      ; 3.259      ;
; 0.293 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.825      ; 3.319      ;
; 0.337 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT  ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]                ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]     ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.340 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]         ; clock                   ; clock       ; 0.000        ; 0.086      ; 0.597      ;
; 0.350 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.817      ; 3.368      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT              ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT   ; clock                   ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done         ; clock                   ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                  ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                       ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                            ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                                   ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                        ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                             ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                             ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                  ; clock                   ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                              ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                   ; clock                   ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                                     ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                          ; clock                   ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.361 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                       ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.830      ; 3.392      ;
; 0.375 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                 ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.817      ; 3.393      ;
; 0.376 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.825      ; 3.402      ;
; 0.390 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.825      ; 3.416      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.410 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.426      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.427 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.806      ; 3.434      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.429 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.815      ; 3.445      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
; 0.442 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 2.807      ; 3.450      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.339 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.086      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_ready                   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_ready                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|increment:inc1|inc_state.DISPLAY_AND_INCREMENT                                         ; increment_module:INCREMENT|increment:inc1|inc_state.DISPLAY_AND_INCREMENT                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|increment:inc1|inc_state.DATA_SEND                                                     ; increment_module:INCREMENT|increment:inc1|inc_state.DATA_SEND                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|increment:inc1|inc_state.00                                                            ; increment_module:INCREMENT|increment:inc1|inc_state.00                                                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_BURST_GAP           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_BURST_GAP           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.608      ;
; 0.390 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.VALID                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.001                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.631      ;
; 0.398 ; increment_module:INCREMENT|increment:inc1|data_to_master[5]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[5]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; increment_module:INCREMENT|increment:inc1|data_to_master[6]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[6]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.640      ;
; 0.400 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.642      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.IDLE                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.646      ;
; 0.405 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr2                                              ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.647      ;
; 0.413 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.SPLIT                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.VALID                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.654      ;
; 0.413 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.SPLIT                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_valid                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.654      ;
; 0.421 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.663      ;
; 0.425 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.667      ;
; 0.430 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.671      ;
; 0.434 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.675      ;
; 0.435 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_busy                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.676      ;
; 0.435 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.677      ;
; 0.438 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.680      ;
; 0.523 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_valid                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.001                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.764      ;
; 0.546 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_valid                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.787      ;
; 0.549 ; increment_module:INCREMENT|increment:inc1|data_to_master[3]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; increment_module:INCREMENT|increment:inc1|data_to_master[1]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.791      ;
; 0.550 ; increment_module:INCREMENT|increment:inc1|data_to_master[2]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.792      ;
; 0.550 ; increment_module:INCREMENT|increment:inc1|data_to_master[0]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.792      ;
; 0.550 ; increment_module:INCREMENT|increment:inc1|data_to_master[4]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[4]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; increment_module:INCREMENT|increment:inc1|data_to_master[7]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[7]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.070      ; 0.791      ;
; 0.577 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.001                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.069      ; 0.817      ;
; 0.578 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr1                                              ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr2                                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.820      ;
; 0.586 ; increment_module:INCREMENT|increment:inc1|delay_counter[1]                                                        ; increment_module:INCREMENT|increment:inc1|delay_counter[1]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.828      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; scaledclock:CLK_DIV|clk ; -2.190 ; -447.290      ;
; clock                   ; -1.662 ; -591.814      ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -0.159 ; -1.263        ;
; scaledclock:CLK_DIV|clk ; 0.174  ; 0.000         ;
+-------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -3.000 ; -506.045      ;
; scaledclock:CLK_DIV|clk ; -1.000 ; -328.000      ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.190 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.135      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.075      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.117 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.062      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.114 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.041     ; 3.060      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.111 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.056      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.103 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.038     ; 3.052      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.096 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.034     ; 3.049      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.095 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]  ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.040      ;
; -2.082 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.027      ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.662 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.603      ;
; -1.654 ; scaledclock:CLK_DIV|count[29]                                                ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.040     ; 2.601      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.598 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.540      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[0]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[1]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[2]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[3]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[4]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[5]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[6]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[7]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[9]                          ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[10]                         ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[11]                         ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[13]                         ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[14]                         ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.597 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[15]                         ; clock        ; clock       ; 1.000        ; -0.047     ; 2.537      ;
; -1.595 ; scaledclock:CLK_DIV|count[9]                                                 ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.033     ; 2.549      ;
; -1.595 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[6] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE ; clock        ; clock       ; 1.000        ; -0.265     ; 2.317      ;
; -1.587 ; scaledclock:CLK_DIV|count[10]                                                ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.033     ; 2.541      ;
; -1.575 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[8]                          ; clock        ; clock       ; 1.000        ; -0.046     ; 2.516      ;
; -1.575 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[12]                         ; clock        ; clock       ; 1.000        ; -0.046     ; 2.516      ;
; -1.575 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|time_count[4]                       ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|count[20]                         ; clock        ; clock       ; 1.000        ; -0.046     ; 2.516      ;
; -1.572 ; scaledclock:CLK_DIV|count[11]                                                ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.033     ; 2.526      ;
; -1.571 ; scaledclock:CLK_DIV|count[28]                                                ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.040     ; 2.518      ;
; -1.564 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.287      ;
; -1.562 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.285      ;
; -1.561 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.284      ;
; -1.559 ; scaledclock:CLK_DIV|count[6]                                                 ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.033     ; 2.513      ;
; -1.556 ; scaledclock:CLK_DIV|count[26]                                                ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.040     ; 2.503      ;
; -1.556 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE ; clock        ; clock       ; 1.000        ; -0.265     ; 2.278      ;
; -1.555 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[2] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.278      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                         ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                        ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                        ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                        ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                        ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                        ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.552 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                        ; clock        ; clock       ; 1.000        ; -0.038     ; 2.501      ;
; -1.545 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.268      ;
; -1.545 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE ; clock        ; clock       ; 1.000        ; -0.265     ; 2.267      ;
; -1.543 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.266      ;
; -1.542 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.265      ;
; -1.542 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[1] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.IDLE ; clock        ; clock       ; 1.000        ; -0.265     ; 2.264      ;
; -1.537 ; scaledclock:CLK_DIV|count[27]                                                ; scaledclock:CLK_DIV|clk                                                    ; clock        ; clock       ; 1.000        ; -0.040     ; 2.484      ;
; -1.536 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[3] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.259      ;
; -1.534 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.257      ;
; -1.532 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.255      ;
; -1.531 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|clk_count[0] ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]    ; clock        ; clock       ; 1.000        ; -0.264     ; 2.254      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
; -1.530 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                        ; clock        ; clock       ; 1.000        ; -0.046     ; 2.471      ;
+--------+------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                         ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.159 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_state                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.706      ; 1.661      ;
; -0.130 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.668      ;
; -0.080 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.691      ; 1.725      ;
; -0.074 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.724      ;
; -0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.691      ; 1.733      ;
; -0.056 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.742      ;
; -0.054 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.691      ; 1.751      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.026 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.766      ;
; -0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.691      ; 1.783      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.691      ; 1.789      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[11]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[10]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[14]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.016 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[15]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.015 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.678      ; 1.777      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[11]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[10]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[14]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.005 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[15]        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.679      ; 1.788      ;
; -0.002 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]       ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.692      ; 1.804      ;
; 0.000  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.798      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[6]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[7]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[3]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.001  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.799      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.683      ; 1.802      ;
; 0.005  ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[6]         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.684      ; 1.803      ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.174 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.048      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|increment:inc1|inc_state.DISPLAY_AND_INCREMENT                                         ; increment_module:INCREMENT|increment:inc1|inc_state.DISPLAY_AND_INCREMENT                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|increment:inc1|inc_state.DATA_SEND                                                     ; increment_module:INCREMENT|increment:inc1|inc_state.DATA_SEND                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|increment:inc1|inc_state.00                                                            ; increment_module:INCREMENT|increment:inc1|inc_state.00                                                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_BURST_GAP           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_BURST_GAP           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_ready                   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_ready                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; increment_module:INCREMENT|increment:inc1|data_to_master[5]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[5]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; increment_module:INCREMENT|increment:inc1|data_to_master[6]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[6]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.314      ;
; 0.195 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr2                                              ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.319      ;
; 0.198 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.VALID                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.001                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.323      ;
; 0.198 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.SPLIT                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.VALID                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.323      ;
; 0.198 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.SPLIT                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_valid                                                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.323      ;
; 0.199 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.324      ;
; 0.204 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.329      ;
; 0.207 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.IDLE                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.332      ;
; 0.216 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.341      ;
; 0.223 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.347      ;
; 0.224 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.349      ;
; 0.225 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.349      ;
; 0.226 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.000                                                   ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_busy                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.350      ;
; 0.227 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.352      ;
; 0.262 ; increment_module:INCREMENT|increment:inc1|data_to_master[3]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; increment_module:INCREMENT|increment:inc1|data_to_master[2]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; increment_module:INCREMENT|increment:inc1|data_to_master[0]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; increment_module:INCREMENT|increment:inc1|data_to_master[1]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; increment_module:INCREMENT|increment:inc1|data_to_master[4]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[4]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; increment_module:INCREMENT|increment:inc1|data_to_master[7]                                                       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|temp_data[7]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.387      ;
; 0.264 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_valid                                                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.001                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.389      ;
; 0.278 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.001                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.039      ; 0.401      ;
; 0.281 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr1                                              ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.addr2                                              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.405      ;
; 0.281 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|master_valid                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.405      ;
; 0.291 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.416      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+--------------------------+-----------+--------+----------+---------+---------------------+
; Clock                    ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack         ; -5.504    ; -0.159 ; N/A      ; N/A     ; -3.000              ;
;  clock                   ; -4.463    ; -0.159 ; N/A      ; N/A     ; -3.000              ;
;  scaledclock:CLK_DIV|clk ; -5.504    ; 0.174  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS          ; -3022.397 ; -1.263 ; 0.0      ; 0.0     ; -1066.98            ;
;  clock                   ; -1783.756 ; -1.263 ; N/A      ; N/A     ; -645.500            ;
;  scaledclock:CLK_DIV|clk ; -1238.641 ; 0.000  ; N/A      ; N/A     ; -421.480            ;
+--------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scaled_clk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_busy         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_busy         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button2_raw             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button3_raw             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rw_switch1              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rw_switch2              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode_switch             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button1_raw             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scaled_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m1_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m2_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display1_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display1_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display1_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display2_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display3_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display4_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display4_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display4_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display4_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display6_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display7_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scaled_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m1_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m2_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display2_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display3_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display4_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display6_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display7_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scaled_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m1_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m2_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display1_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display1_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display2_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display3_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display4_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display4_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display4_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display6_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display7_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 33791    ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; clock                   ; 165      ; 1        ; 0        ; 0        ;
; clock                   ; scaledclock:CLK_DIV|clk ; 87       ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 46900    ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 33791    ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; clock                   ; 165      ; 1        ; 0        ; 0        ;
; clock                   ; scaledclock:CLK_DIV|clk ; 87       ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 46900    ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 864   ; 864  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; clock                   ; clock                   ; Base ; Constrained ;
; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; button1_raw     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_switch     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; display7_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scaled_clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; button1_raw     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_switch     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; display7_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display7_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display8_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scaled_clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue Sep 07 18:48:22 2021
Info: Command: quartus_sta bus -c bus
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name scaledclock:CLK_DIV|clk scaledclock:CLK_DIV|clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.504           -1238.641 scaledclock:CLK_DIV|clk 
    Info (332119):    -4.463           -1783.756 clock 
Info (332146): Worst-case hold slack is 0.122
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.122               0.000 clock 
    Info (332119):     0.387               0.000 scaledclock:CLK_DIV|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -645.500 clock 
    Info (332119):    -1.285            -421.480 scaledclock:CLK_DIV|clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.017
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.017           -1109.592 scaledclock:CLK_DIV|clk 
    Info (332119):    -3.983           -1595.476 clock 
Info (332146): Worst-case hold slack is 0.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.108               0.000 clock 
    Info (332119):     0.339               0.000 scaledclock:CLK_DIV|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -645.500 clock 
    Info (332119):    -1.285            -421.480 scaledclock:CLK_DIV|clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.190            -447.290 scaledclock:CLK_DIV|clk 
    Info (332119):    -1.662            -591.814 clock 
Info (332146): Worst-case hold slack is -0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.159              -1.263 clock 
    Info (332119):     0.174               0.000 scaledclock:CLK_DIV|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -506.045 clock 
    Info (332119):    -1.000            -328.000 scaledclock:CLK_DIV|clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4854 megabytes
    Info: Processing ended: Tue Sep 07 18:48:26 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


