Timing Analyzer report for uart
Sun Apr 20 21:29:49 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'sys_clk'
 22. Slow 1200mV 0C Model Hold: 'sys_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'sys_clk'
 30. Fast 1200mV 0C Model Hold: 'sys_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; uart                                                    ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.5%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.84 MHz ; 225.84 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -3.428 ; -197.178         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.433 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -108.577                       ;
+---------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                    ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.428 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.815      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.116      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.181 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.101      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.067      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.062      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.122 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 4.042      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.097 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.614     ; 3.484      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.078 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.998      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -3.024 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.548     ; 3.477      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.990 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.378      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.938 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.613     ; 3.326      ;
; -2.930 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.165     ; 3.766      ;
; -2.930 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.165     ; 3.766      ;
; -2.930 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.165     ; 3.766      ;
; -2.930 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.165     ; 3.766      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart_recv:u_uart_recv|rx_data_t[6]    ; uart_recv:u_uart_recv|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_recv:u_uart_recv|rx_data_t[3]    ; uart_recv:u_uart_recv|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_recv:u_uart_recv|rx_data_t[4]    ; uart_recv:u_uart_recv|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_recv:u_uart_recv|rx_data_t[2]    ; uart_recv:u_uart_recv|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_recv:u_uart_recv|rx_data_t[0]    ; uart_recv:u_uart_recv|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_recv:u_uart_recv|rx_data_t[7]    ; uart_recv:u_uart_recv|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_send:u_uart_send|tx_cnt[1]       ; uart_send:u_uart_send|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_send:u_uart_send|tx_cnt[2]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_send:u_uart_send|tx_cnt[3]       ; uart_send:u_uart_send|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rx_data_t[5]    ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rx_data_t[1]    ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rx_cnt[1]       ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.445 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.758      ;
; 0.446 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.758      ;
; 0.453 ; uart_send:u_uart_send|uart_tx_busy    ; uart_send:u_uart_send|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.495 ; uart_send:u_uart_send|tx_cnt[2]       ; uart_send:u_uart_send|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.808      ;
; 0.498 ; uart_send:u_uart_send|tx_cnt[1]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.811      ;
; 0.592 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.418      ;
; 0.593 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.419      ;
; 0.594 ; uart_recv:u_uart_recv|baud_cnt[10]    ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.420      ;
; 0.624 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.411      ;
; 0.632 ; uart_send:u_uart_send|baud_cnt[14]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.419      ;
; 0.633 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.420      ;
; 0.642 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.429      ;
; 0.714 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.540      ;
; 0.716 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.542      ;
; 0.732 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.558      ;
; 0.740 ; uart_recv:u_uart_recv|baud_cnt[3]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.102      ; 1.054      ;
; 0.741 ; uart_recv:u_uart_recv|baud_cnt[5]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; uart_recv:u_uart_recv|baud_cnt[11]    ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; uart_send:u_uart_send|baud_cnt[13]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; uart_send:u_uart_send|baud_cnt[15]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; uart_recv:u_uart_recv|baud_cnt[9]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.102      ; 1.057      ;
; 0.746 ; uart_send:u_uart_send|baud_cnt[10]    ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.059      ;
; 0.754 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.541      ;
; 0.756 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.068      ;
; 0.757 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.069      ;
; 0.758 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.071      ;
; 0.761 ; uart_send:u_uart_send|baud_cnt[3]     ; uart_send:u_uart_send|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.074      ;
; 0.762 ; uart_send:u_uart_send|baud_cnt[1]     ; uart_send:u_uart_send|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_send:u_uart_send|baud_cnt[5]     ; uart_send:u_uart_send|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|baud_cnt[13]    ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_recv:u_uart_recv|baud_cnt[15]    ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_send:u_uart_send|baud_cnt[2]     ; uart_send:u_uart_send|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.551      ;
; 0.765 ; uart_send:u_uart_send|baud_cnt[4]     ; uart_send:u_uart_send|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_send:u_uart_send|baud_cnt[14]    ; uart_send:u_uart_send|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_recv:u_uart_recv|baud_cnt[0]     ; uart_recv:u_uart_recv|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.102      ; 1.079      ;
; 0.765 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_recv:u_uart_recv|baud_cnt[14]    ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_send:u_uart_send|baud_cnt[0]     ; uart_send:u_uart_send|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 1.079      ;
; 0.766 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_recv:u_uart_recv|baud_cnt[12]    ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_recv:u_uart_recv|baud_cnt[10]    ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.773 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.560      ;
; 0.780 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.567      ;
; 0.808 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.120      ;
; 0.837 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.149      ;
; 0.837 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.149      ;
; 0.839 ; uart_send:u_uart_send|tx_data_t[7]    ; uart_send:u_uart_send|uart_txd        ; sys_clk      ; sys_clk     ; 0.000        ; 0.146      ; 1.197      ;
; 0.854 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.680      ;
; 0.856 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.682      ;
; 0.873 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.699      ;
; 0.894 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.681      ;
; 0.895 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.682      ;
; 0.903 ; uart_send:u_uart_send|baud_cnt[5]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.690      ;
; 0.913 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.700      ;
; 0.921 ; uart_send:u_uart_send|baud_cnt[4]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.708      ;
; 0.973 ; uart_recv:u_uart_recv|rx_data_t[5]    ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; -0.391     ; 0.794      ;
; 0.973 ; uart_recv:u_uart_recv|rx_data_t[1]    ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; -0.391     ; 0.794      ;
; 1.001 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.076      ; 1.289      ;
; 1.001 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.076      ; 1.289      ;
; 1.012 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.838      ;
; 1.013 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.614      ; 1.839      ;
; 1.020 ; uart_recv:u_uart_recv|rx_cnt[3]       ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.332      ;
; 1.022 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.334      ;
; 1.023 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.335      ;
; 1.026 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.344      ;
; 1.027 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.345      ;
; 1.029 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.347      ;
; 1.032 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.350      ;
; 1.034 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.352      ;
; 1.034 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.352      ;
; 1.035 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.822      ;
; 1.035 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.822      ;
; 1.042 ; uart_send:u_uart_send|baud_cnt[3]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.829      ;
; 1.051 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.838      ;
; 1.053 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.840      ;
; 1.056 ; uart_recv:u_uart_recv|uart_rx_data[7] ; uart_send:u_uart_send|tx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.566      ; 1.834      ;
; 1.060 ; uart_send:u_uart_send|baud_cnt[2]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.847      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 241.25 MHz ; 241.25 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -3.145 ; -179.477        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.382 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -108.577                      ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                     ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -3.145 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.574      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.916 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.845      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.834      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.812      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.872 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.801      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.863 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.792      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.853 ; uart_recv:u_uart_recv|baud_cnt[9]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.282      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.851 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.780      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.743 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.504     ; 3.241      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.681 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.572     ; 3.111      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
; -2.678 ; uart_send:u_uart_send|baud_cnt[1]  ; uart_send:u_uart_send|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.608      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; uart_send:u_uart_send|tx_cnt[1]       ; uart_send:u_uart_send|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart_send:u_uart_send|tx_cnt[2]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart_send:u_uart_send|tx_cnt[3]       ; uart_send:u_uart_send|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[6]    ; uart_recv:u_uart_recv|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[5]    ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[3]    ; uart_recv:u_uart_recv|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[4]    ; uart_recv:u_uart_recv|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[2]    ; uart_recv:u_uart_recv|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[0]    ; uart_recv:u_uart_recv|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[1]    ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_data_t[7]    ; uart_recv:u_uart_recv|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.385 ; uart_recv:u_uart_recv|rx_cnt[1]       ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.669      ;
; 0.397 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.684      ;
; 0.400 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 0.684      ;
; 0.402 ; uart_send:u_uart_send|uart_tx_busy    ; uart_send:u_uart_send|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.456 ; uart_send:u_uart_send|tx_cnt[2]       ; uart_send:u_uart_send|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.743      ;
; 0.458 ; uart_send:u_uart_send|tx_cnt[1]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.745      ;
; 0.527 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.295      ;
; 0.528 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.296      ;
; 0.529 ; uart_recv:u_uart_recv|baud_cnt[10]    ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.297      ;
; 0.561 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.297      ;
; 0.561 ; uart_send:u_uart_send|baud_cnt[14]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.297      ;
; 0.564 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.300      ;
; 0.578 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.314      ;
; 0.625 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.393      ;
; 0.627 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.395      ;
; 0.649 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.417      ;
; 0.653 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.389      ;
; 0.683 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.419      ;
; 0.684 ; uart_recv:u_uart_recv|baud_cnt[3]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 0.972      ;
; 0.685 ; uart_recv:u_uart_recv|baud_cnt[5]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 0.973      ;
; 0.686 ; uart_recv:u_uart_recv|baud_cnt[11]    ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 0.974      ;
; 0.686 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.422      ;
; 0.687 ; uart_send:u_uart_send|baud_cnt[13]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.973      ;
; 0.688 ; uart_recv:u_uart_recv|baud_cnt[9]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 0.976      ;
; 0.689 ; uart_send:u_uart_send|baud_cnt[15]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.975      ;
; 0.693 ; uart_send:u_uart_send|baud_cnt[10]    ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.979      ;
; 0.695 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.431      ;
; 0.702 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.988      ;
; 0.702 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.988      ;
; 0.703 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.990      ;
; 0.705 ; uart_recv:u_uart_recv|baud_cnt[13]    ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart_send:u_uart_send|baud_cnt[3]     ; uart_send:u_uart_send|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_send:u_uart_send|baud_cnt[5]     ; uart_send:u_uart_send|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.092      ; 0.993      ;
; 0.707 ; uart_send:u_uart_send|baud_cnt[1]     ; uart_send:u_uart_send|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_recv:u_uart_recv|baud_cnt[15]    ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart_send:u_uart_send|baud_cnt[2]     ; uart_send:u_uart_send|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_recv:u_uart_recv|baud_cnt[12]    ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_recv:u_uart_recv|baud_cnt[10]    ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_recv:u_uart_recv|baud_cnt[14]    ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_send:u_uart_send|baud_cnt[4]     ; uart_send:u_uart_send|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_send:u_uart_send|baud_cnt[14]    ; uart_send:u_uart_send|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; uart_recv:u_uart_recv|baud_cnt[0]     ; uart_recv:u_uart_recv|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.093      ; 1.001      ;
; 0.715 ; uart_send:u_uart_send|baud_cnt[0]     ; uart_send:u_uart_send|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 1.001      ;
; 0.747 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.515      ;
; 0.749 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.517      ;
; 0.755 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 1.039      ;
; 0.772 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.540      ;
; 0.775 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.511      ;
; 0.778 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 1.062      ;
; 0.779 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 1.063      ;
; 0.781 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.517      ;
; 0.786 ; uart_send:u_uart_send|tx_data_t[7]    ; uart_send:u_uart_send|uart_txd        ; sys_clk      ; sys_clk     ; 0.000        ; 0.140      ; 1.121      ;
; 0.803 ; uart_send:u_uart_send|baud_cnt[5]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.539      ;
; 0.806 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.542      ;
; 0.821 ; uart_send:u_uart_send|baud_cnt[4]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.557      ;
; 0.891 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.065      ; 1.151      ;
; 0.891 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.065      ; 1.151      ;
; 0.893 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.661      ;
; 0.894 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.662      ;
; 0.903 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.639      ;
; 0.904 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.640      ;
; 0.910 ; uart_recv:u_uart_recv|rx_data_t[5]    ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; -0.367     ; 0.738      ;
; 0.910 ; uart_recv:u_uart_recv|rx_data_t[1]    ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; -0.367     ; 0.738      ;
; 0.924 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.660      ;
; 0.925 ; uart_recv:u_uart_recv|uart_rx_data[7] ; uart_send:u_uart_send|tx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.521      ; 1.641      ;
; 0.925 ; uart_send:u_uart_send|baud_cnt[3]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.661      ;
; 0.928 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.664      ;
; 0.935 ; uart_recv:u_uart_recv|rx_cnt[3]       ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 1.219      ;
; 0.936 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 1.222      ;
; 0.938 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 1.224      ;
; 0.942 ; uart_send:u_uart_send|baud_cnt[2]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.678      ;
; 0.952 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.097      ; 1.244      ;
; 0.953 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.097      ; 1.245      ;
; 0.956 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.097      ; 1.248      ;
; 0.960 ; uart_recv:u_uart_recv|uart_rx_data[6] ; uart_send:u_uart_send|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.528      ; 1.683      ;
; 0.960 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.097      ; 1.252      ;
; 0.963 ; uart_recv:u_uart_recv|uart_rx_data[3] ; uart_send:u_uart_send|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.528      ; 1.686      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.779 ; -41.012         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.179 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -79.573                       ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                     ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.779 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.246     ; 1.520      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.722 ; uart_recv:u_uart_recv|baud_cnt[13] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.673      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[7]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; uart_recv:u_uart_recv|baud_cnt[14] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.669      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; uart_recv:u_uart_recv|baud_cnt[1]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.658      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; uart_recv:u_uart_recv|baud_cnt[10] ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.639      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; uart_recv:u_uart_recv|baud_cnt[2]  ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.629      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.663 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.226     ; 1.424      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.657 ; uart_recv:u_uart_recv|baud_cnt[11] ; uart_recv:u_uart_recv|uart_rx_data[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.399      ;
; -0.654 ; uart_send:u_uart_send|baud_cnt[0]  ; uart_send:u_uart_send|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.602      ;
; -0.654 ; uart_send:u_uart_send|baud_cnt[0]  ; uart_send:u_uart_send|tx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.602      ;
; -0.654 ; uart_send:u_uart_send|baud_cnt[0]  ; uart_send:u_uart_send|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.602      ;
; -0.654 ; uart_send:u_uart_send|baud_cnt[0]  ; uart_send:u_uart_send|tx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.602      ;
; -0.654 ; uart_send:u_uart_send|baud_cnt[0]  ; uart_send:u_uart_send|tx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.602      ;
; -0.654 ; uart_send:u_uart_send|baud_cnt[0]  ; uart_send:u_uart_send|tx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.602      ;
; -0.654 ; uart_send:u_uart_send|baud_cnt[0]  ; uart_send:u_uart_send|tx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 1.602      ;
; -0.653 ; uart_send:u_uart_send|baud_cnt[9]  ; uart_send:u_uart_send|tx_data_t[6]    ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.800      ;
; -0.653 ; uart_send:u_uart_send|baud_cnt[9]  ; uart_send:u_uart_send|tx_data_t[5]    ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.800      ;
; -0.653 ; uart_send:u_uart_send|baud_cnt[9]  ; uart_send:u_uart_send|tx_data_t[3]    ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.800      ;
; -0.653 ; uart_send:u_uart_send|baud_cnt[9]  ; uart_send:u_uart_send|tx_data_t[4]    ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.800      ;
; -0.653 ; uart_send:u_uart_send|baud_cnt[9]  ; uart_send:u_uart_send|tx_data_t[2]    ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.800      ;
; -0.653 ; uart_send:u_uart_send|baud_cnt[9]  ; uart_send:u_uart_send|tx_data_t[0]    ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.800      ;
; -0.653 ; uart_send:u_uart_send|baud_cnt[9]  ; uart_send:u_uart_send|tx_data_t[1]    ; sys_clk      ; sys_clk     ; 1.000        ; 0.160      ; 1.800      ;
; -0.634 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.376      ;
; -0.634 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.376      ;
; -0.634 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.376      ;
; -0.634 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.376      ;
; -0.634 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.376      ;
; -0.634 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.376      ;
; -0.634 ; uart_recv:u_uart_recv|baud_cnt[0]  ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.245     ; 1.376      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[6]    ; uart_recv:u_uart_recv|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[5]    ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[3]    ; uart_recv:u_uart_recv|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[4]    ; uart_recv:u_uart_recv|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[2]    ; uart_recv:u_uart_recv|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[0]    ; uart_recv:u_uart_recv|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[1]    ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_data_t[7]    ; uart_recv:u_uart_recv|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_send:u_uart_send|tx_cnt[1]       ; uart_send:u_uart_send|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_send:u_uart_send|tx_cnt[2]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_send:u_uart_send|tx_cnt[3]       ; uart_send:u_uart_send|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rx_cnt[1]       ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; uart_send:u_uart_send|uart_tx_busy    ; uart_send:u_uart_send|uart_tx_busy    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; uart_send:u_uart_send|tx_cnt[2]       ; uart_send:u_uart_send|tx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.329      ;
; 0.202 ; uart_send:u_uart_send|tx_cnt[1]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.330      ;
; 0.254 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.584      ;
; 0.255 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.585      ;
; 0.256 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.575      ;
; 0.256 ; uart_recv:u_uart_recv|baud_cnt[10]    ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.586      ;
; 0.266 ; uart_send:u_uart_send|baud_cnt[14]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.585      ;
; 0.267 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.586      ;
; 0.269 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.588      ;
; 0.296 ; uart_send:u_uart_send|baud_cnt[15]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart_recv:u_uart_recv|baud_cnt[3]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_recv:u_uart_recv|baud_cnt[5]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_recv:u_uart_recv|baud_cnt[11]    ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_send:u_uart_send|baud_cnt[13]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart_recv:u_uart_recv|baud_cnt[9]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.426      ;
; 0.300 ; uart_send:u_uart_send|baud_cnt[10]    ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.428      ;
; 0.304 ; uart_recv:u_uart_recv|baud_cnt[15]    ; uart_recv:u_uart_recv|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; uart_send:u_uart_send|baud_cnt[1]     ; uart_send:u_uart_send|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|baud_cnt[3]     ; uart_send:u_uart_send|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|baud_cnt[5]     ; uart_send:u_uart_send|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_recv:u_uart_recv|baud_cnt[13]    ; uart_recv:u_uart_recv|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.433      ;
; 0.305 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.433      ;
; 0.306 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_send:u_uart_send|baud_cnt[2]     ; uart_send:u_uart_send|baud_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_send:u_uart_send|baud_cnt[4]     ; uart_send:u_uart_send|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_send:u_uart_send|baud_cnt[14]    ; uart_send:u_uart_send|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_recv:u_uart_recv|baud_cnt[14]    ; uart_recv:u_uart_recv|baud_cnt[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.637      ;
; 0.308 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_recv:u_uart_recv|baud_cnt[12]    ; uart_recv:u_uart_recv|baud_cnt[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_recv:u_uart_recv|baud_cnt[10]    ; uart_recv:u_uart_recv|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.638      ;
; 0.309 ; uart_send:u_uart_send|baud_cnt[0]     ; uart_send:u_uart_send|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.437      ;
; 0.309 ; uart_recv:u_uart_recv|baud_cnt[0]     ; uart_recv:u_uart_recv|baud_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.437      ;
; 0.309 ; uart_send:u_uart_send|tx_cnt[0]       ; uart_send:u_uart_send|tx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.437      ;
; 0.318 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.637      ;
; 0.320 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.650      ;
; 0.322 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.641      ;
; 0.326 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.454      ;
; 0.333 ; uart_send:u_uart_send|baud_cnt[12]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.652      ;
; 0.334 ; uart_send:u_uart_send|baud_cnt[6]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.653      ;
; 0.339 ; uart_send:u_uart_send|tx_data_t[7]    ; uart_send:u_uart_send|uart_txd        ; sys_clk      ; sys_clk     ; 0.000        ; 0.065      ; 0.488      ;
; 0.345 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.473      ;
; 0.345 ; uart_recv:u_uart_recv|rx_cnt[0]       ; uart_recv:u_uart_recv|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.473      ;
; 0.373 ; uart_recv:u_uart_recv|baud_cnt[1]     ; uart_recv:u_uart_recv|baud_cnt[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.703      ;
; 0.374 ; uart_recv:u_uart_recv|baud_cnt[7]     ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.704      ;
; 0.382 ; uart_recv:u_uart_recv|rx_data_t[5]    ; uart_recv:u_uart_recv|uart_rx_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; -0.152     ; 0.314      ;
; 0.382 ; uart_recv:u_uart_recv|rx_data_t[1]    ; uart_recv:u_uart_recv|uart_rx_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; -0.152     ; 0.314      ;
; 0.384 ; uart_send:u_uart_send|baud_cnt[11]    ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.703      ;
; 0.385 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.704      ;
; 0.387 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; uart_send:u_uart_send|baud_cnt[5]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.706      ;
; 0.393 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_cnt[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.515      ;
; 0.393 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.521      ;
; 0.393 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.048      ; 0.525      ;
; 0.393 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_cnt[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.515      ;
; 0.394 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.048      ; 0.526      ;
; 0.394 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.522      ;
; 0.396 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.048      ; 0.528      ;
; 0.398 ; uart_send:u_uart_send|baud_cnt[8]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.717      ;
; 0.399 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.048      ; 0.531      ;
; 0.400 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.048      ; 0.532      ;
; 0.401 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.048      ; 0.533      ;
; 0.401 ; uart_send:u_uart_send|baud_cnt[4]     ; uart_send:u_uart_send|baud_cnt[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.720      ;
; 0.413 ; uart_recv:u_uart_recv|rx_cnt[3]       ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.541      ;
; 0.419 ; uart_recv:u_uart_recv|uart_rxd_d2     ; uart_recv:u_uart_recv|rx_flag         ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.547      ;
; 0.437 ; uart_send:u_uart_send|tx_cnt[3]       ; uart_send:u_uart_send|uart_txd        ; sys_clk      ; sys_clk     ; 0.000        ; 0.052      ; 0.573      ;
; 0.447 ; uart_recv:u_uart_recv|uart_rx_data[7] ; uart_send:u_uart_send|tx_data_t[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.230      ; 0.761      ;
; 0.447 ; uart_recv:u_uart_recv|uart_rxd_d1     ; uart_recv:u_uart_recv|uart_rxd_d2     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.575      ;
; 0.447 ; uart_recv:u_uart_recv|rx_flag         ; uart_recv:u_uart_recv|rx_cnt[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.569      ;
; 0.451 ; uart_send:u_uart_send|baud_cnt[9]     ; uart_send:u_uart_send|baud_cnt[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.770      ;
; 0.451 ; uart_send:u_uart_send|baud_cnt[7]     ; uart_send:u_uart_send|baud_cnt[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.770      ;
; 0.452 ; uart_recv:u_uart_recv|baud_cnt[2]     ; uart_recv:u_uart_recv|baud_cnt[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.782      ;
; 0.453 ; uart_recv:u_uart_recv|baud_cnt[4]     ; uart_recv:u_uart_recv|baud_cnt[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.246      ; 0.783      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.277 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.428   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -3.428   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -197.178 ; 0.0   ; 0.0      ; 0.0     ; -108.577            ;
;  sys_clk         ; -197.178 ; 0.000 ; N/A      ; N/A     ; -108.577            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_txd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1671     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1671     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; sys_clk ; sys_clk ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Sun Apr 20 21:29:48 2025
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.428            -197.178 sys_clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.577 sys_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.145            -179.477 sys_clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.577 sys_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.779             -41.012 sys_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.573 sys_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.277 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 835 megabytes
    Info: Processing ended: Sun Apr 20 21:29:49 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


