Partition Merge report for ece3073project
Wed Mar 27 01:38:58 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Wed Mar 27 01:38:58 2024       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; ece3073project                              ;
; Top-level Entity Name              ; init_proc                                   ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 5,168                                       ;
;     Total combinational functions  ; 4,051                                       ;
;     Dedicated logic registers      ; 2,948                                       ;
; Total registers                    ; 2948                                        ;
; Total pins                         ; 76                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,198,080                                   ;
; Embedded Multiplier 9-bit elements ; 6                                           ;
; Total PLLs                         ; 2                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                      ;
+---------------------------------------------+---------+------------------+--------------------------------+
; Statistic                                   ; Top     ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+------------------+--------------------------------+
; Estimated Total logic elements              ; 5001    ; 167              ; 0                              ;
;                                             ;         ;                  ;                                ;
; Total combinational functions               ; 3902    ; 149              ; 0                              ;
; Logic element usage by number of LUT inputs ;         ;                  ;                                ;
;     -- 4 input functions                    ; 2105    ; 71               ; 0                              ;
;     -- 3 input functions                    ; 1179    ; 36               ; 0                              ;
;     -- <=2 input functions                  ; 618     ; 42               ; 0                              ;
;                                             ;         ;                  ;                                ;
; Logic elements by mode                      ;         ;                  ;                                ;
;     -- normal mode                          ; 3592    ; 141              ; 0                              ;
;     -- arithmetic mode                      ; 310     ; 8                ; 0                              ;
;                                             ;         ;                  ;                                ;
; Total registers                             ; 2863    ; 85               ; 0                              ;
;     -- Dedicated logic registers            ; 2863    ; 85               ; 0                              ;
;     -- I/O registers                        ; 0       ; 0                ; 0                              ;
;                                             ;         ;                  ;                                ;
; Virtual pins                                ; 0       ; 0                ; 0                              ;
; I/O pins                                    ; 76      ; 0                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6       ; 0                ; 0                              ;
; Total memory bits                           ; 1198080 ; 0                ; 0                              ;
; Total RAM block bits                        ; 0       ; 0                ; 0                              ;
; JTAG                                        ; 1       ; 0                ; 0                              ;
; PLL                                         ; 0       ; 0                ; 2                              ;
;                                             ;         ;                  ;                                ;
; Connections                                 ;         ;                  ;                                ;
;     -- Input Connections                    ; 359     ; 125              ; 2                              ;
;     -- Registered Input Connections         ; 198     ; 95               ; 0                              ;
;     -- Output Connections                   ; 238     ; 181              ; 67                             ;
;     -- Registered Output Connections        ; 6       ; 181              ; 0                              ;
;                                             ;         ;                  ;                                ;
; Internal Connections                        ;         ;                  ;                                ;
;     -- Total Connections                    ; 31743   ; 935              ; 71                             ;
;     -- Registered Connections               ; 13741   ; 666              ; 0                              ;
;                                             ;         ;                  ;                                ;
; External Connections                        ;         ;                  ;                                ;
;     -- Top                                  ; 224     ; 304              ; 69                             ;
;     -- sld_hub:auto_hub                     ; 304     ; 2                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 69      ; 0                ; 0                              ;
;                                             ;         ;                  ;                                ;
; Partition Interface                         ;         ;                  ;                                ;
;     -- Input Ports                          ; 60      ; 62               ; 2                              ;
;     -- Output Ports                         ; 43      ; 79               ; 2                              ;
;     -- Bidir Ports                          ; 16      ; 0                ; 0                              ;
;                                             ;         ;                  ;                                ;
; Registered Ports                            ;         ;                  ;                                ;
;     -- Registered Input Ports               ; 0       ; 3                ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 40               ; 0                              ;
;                                             ;         ;                  ;                                ;
; Port Connectivity                           ;         ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 2                ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 29               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 47               ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 52               ; 1                              ;
;     -- Output Ports with no Fanout          ; 0       ; 59               ; 0                              ;
+---------------------------------------------+---------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                                           ; Partition ; Type          ; Location ; Status                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_50                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~input                                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_nios_proc_cpu_the_niosII_processor_NIOS_PROC_cpu_nios2_oci_the_niosII_processor_NIOS_PROC_cpu_debug_slave_wrapper_niosII_processor_NIOS_PROC_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_clr                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_ena                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_ir_in_0_                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_ir_out_0_                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_jtag_state_rti                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_jtag_state_udr                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_raw_tck                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_tdi                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_tdo                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
; jtag.bp.nios2_proc_uart_jtag_niosII_processor_UART_JTAG_alt_jtag_atlantic_usr1                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                                ;           ;               ;          ;                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 5,168          ;
;                                             ;                ;
; Total combinational functions               ; 4051           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 2176           ;
;     -- 3 input functions                    ; 1215           ;
;     -- <=2 input functions                  ; 660            ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 3733           ;
;     -- arithmetic mode                      ; 318            ;
;                                             ;                ;
; Total registers                             ; 2948           ;
;     -- Dedicated logic registers            ; 2948           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 76             ;
; Total memory bits                           ; 1198080        ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 6              ;
;                                             ;                ;
; Total PLLs                                  ; 2              ;
;     -- PLLs                                 ; 2              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 3148           ;
; Total fan-out                               ; 32052          ;
; Average fan-out                             ; 4.21           ;
+---------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; niosII_processor:nios2_proc|niosII_processor_NIOS_MEM:nios_mem|altsyncram:the_altsyncram|altsyncram_0oc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                         ; AUTO ; Single Port      ; 33000        ; 32           ; --           ; --           ; 1056000 ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_bht_module:niosII_processor_NIOS_PROC_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512     ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_dc_data_module:niosII_processor_NIOS_PROC_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_dc_tag_module:niosII_processor_NIOS_PROC_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ptb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 64           ; 18           ; 64           ; 18           ; 1152    ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_dc_victim_module:niosII_processor_NIOS_PROC_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_ic_data_module:niosII_processor_NIOS_PROC_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_ic_tag_module:niosII_processor_NIOS_PROC_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_vkc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 128          ; 23           ; 128          ; 23           ; 2944    ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_nios2_oci:the_niosII_processor_NIOS_PROC_cpu_nios2_oci|niosII_processor_NIOS_PROC_cpu_nios2_ocimem:the_niosII_processor_NIOS_PROC_cpu_nios2_ocimem|niosII_processor_NIOS_PROC_cpu_ociram_sp_ram_module:niosII_processor_NIOS_PROC_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192    ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_register_bank_a_module:niosII_processor_NIOS_PROC_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None ;
; niosII_processor:nios2_proc|niosII_processor_NIOS_PROC:nios_proc|niosII_processor_NIOS_PROC_cpu:cpu|niosII_processor_NIOS_PROC_cpu_register_bank_b_module:niosII_processor_NIOS_PROC_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None ;
; niosII_processor:nios2_proc|niosII_processor_UART_JTAG:uart_jtag|niosII_processor_UART_JTAG_scfifo_r:the_niosII_processor_UART_JTAG_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None ;
; niosII_processor:nios2_proc|niosII_processor_UART_JTAG:uart_jtag|niosII_processor_UART_JTAG_scfifo_w:the_niosII_processor_UART_JTAG_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None ;
; ram2port:pixel_buffer|altsyncram:altsyncram_component|altsyncram_63n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; 19200        ; 4            ; 19200        ; 4            ; 76800   ; None ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 3           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 6           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 2           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Mar 27 01:38:53 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off ece3073project -c ece3073project --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 10 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "LEDR[0]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[1]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[2]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[3]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[4]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[5]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[6]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[7]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[8]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
    Warning (15610): No output dependent on input pin "LEDR[9]" File: C:/Users/katja/Documents/ECE3073/Project/init_proc.v Line: 28
Info (21057): Implemented 6064 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 26 input pins
    Info (21059): Implemented 38 output pins
    Info (21060): Implemented 16 bidirectional pins
    Info (21061): Implemented 5552 logic cells
    Info (21064): Implemented 423 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 6 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4732 megabytes
    Info: Processing ended: Wed Mar 27 01:38:59 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


