I 
目          錄 
 
 
摘  要 …………………………………………………………………………… 1 
 中文摘要 …………………………………………………………………… 1 
 英文摘要 …………………………………………………………………… 2 
一、前言 ………………………………………………………………………… 3 
二、研究目的 …………………………………………………………………… 3 
三、文獻探討 …………………………………………………………………… 4 
四、研究方法 …………………………………………………………………… 4 
五、參考文獻………………………………………………………………………7 
六、計畫成果自評………………………………………………………………… 8 
附件一   可供推廣之研發成果資料表 
附件二   出席國際學術會議心得報告 
附件三   出席國際學術會議發表之論文 
 
 2
Abstract 
Keywords：Low-power、delta-sigma modulators、charge-transfer-amplifier 
 
With rapid growth of the marketing in the portable electronic products, there is 
a strong demand for developing less current and low power consumption circuit 
technique to increase the system level integration density and prolong the battery 
lifetime. However, the reduced supply voltage results in the power saving in digital 
circuits, but complicates the design of high resolution analog circuits. It is also a great 
challenge to maintain the desired performance of the analog-to-digital converters 
(ADCs) while the power consumption is significantly reduced. 
Since delta-sigma (ΔΣ) modulators have better linearity and insensitivity to 
device variation, they are well suitable for the realization of high-resolution and 
high-accuracy A/D converters in audio and communications applications. However, it 
is usually required to design a high-order ΔΣ modulator with the power-hungry 
opamps to satisfy the specific performance. In some state-of-the-art literatures, 
double-sampling technique is often used to reduce the performance requirement of 
opamp at the cost of double devices. In other words, double-sampling technique 
reduces the power consumed by opamp, but increases that from additional double 
devices. Consequently, there is a little difficulty to reduce the power consumption of 
the ΔΣ modulators with conventional architecture and technique.  
From the recent literatures, the charge-transfer amplifier (CTA) technique 
provides the minimum consumed area, almost zero static power consumption, and 
insensitive bias due to its no use of opamp. The CTA approach exhibits a substantial 
power-saving feature and also has been manifested itself in the low-power flash A/D 
converters [5-7]. Our aim in this project is to explore the feasibility of CTA technique 
in the ultra low-power ΔΣ modulators with the replacement of opamp. In the field of 
data converter, it is first time to realize a ΔΣ modulator with the use of the CTA 
technique. This research provides a new approach for the implementation of the ΔΣ 
modulator and new application for CTA in low-power applications. 
 
 4
外，國內目前對電荷轉移式放大器尚無較深入的研究，相信利用電荷轉移式運算
放大器來實現三角積分調變器將會是一值得研究的方向。 
 
三、文獻探討 
 國際上對於電荷傳輸放大器的研究，在論文方面不僅數量少，且多集中在幾
位學者[4-8]，而國內相關的文獻則更是稀少。從文獻可知，目前對於電荷傳輸放
大器的研究多集中於其本身的特性、動態分析以及架構改良等方面，而關於其應
用則多半為以電荷傳輸放大器為基礎元件來實現比較器，再利用該比較器去實現
快閃式類比數位轉換器(Flash ADC)居多。 
本計畫則首先提出以電荷傳輸放大器來實現三角積分調變器的方法。傳統
上，三角積分調變器中最消耗功率的即是運算放大器，因此我們預期藉由電荷傳
輸放大器之靜態功率消耗幾乎為零的特性，將整個三角積分調變器之功率消耗大
幅降低。此計畫不僅對電荷傳輸放大器的應用範圍有所突破，亦能增進國內對於
三角積分調變器的研究基礎以及實作技術。 
 
四、研究方法 
本計畫的主要研究方法先以符合語音應用的頻寬為目標，利用 MATLAB 進
行系統分析與模擬，決定出合適的電路架構、增益係數以及所需的電荷傳輸放大
器規格。再藉由系統轉移函式的推導與分析，確立整體系統的穩定性。接下來設
計符合應用規格的電路元件，例如所需的開關及比較器之規格，再來實現整體三
角積分調變器電路。最後再藉由電路設計軟體經過 Pre-Simulation、Layout、
Post-Simulation 之驗證，下線晶片之量測等，獲得完整的研究成果，各項步驟簡
述如下: 
1.架構模擬：本計畫以低通三角積分調變器電路之架構作為設計目標，並以
MATLAB 之 Simulink 作為系統模擬工具，經由架構模擬決定系統所需之
輸入頻率、取樣頻率及參考電壓等規格參數。此外為考慮製程變異等影
響，亦在 Simulink 的系統模型中加入非理想效應如增益誤差等的模擬分
析，我們選擇以二階 CIFB(cascade integrators with distributed feedback and 
distributed coupling)架構來實現此三角積分調變器。此系統架構之方塊圖
如圖一。 
 
圖一、本計畫所提出之二階三角積分調變器系統架構 
 
 6
低成本，並利用 HSPICE 做 Post-Simulation 驗證此電路的性能不致因寄生
效應而下降。經驗證後，當輸入訊號在-6dBFS，取樣頻率為 2.5 MHz 時，
所得到的 SNDR 為 56dB，SNR 為 67dB(圖五)。當輸入振幅不同時，所得
的動態範圍約為 70dB(圖六)。此外，類比部份之功率消耗為 3μW，數位
部份之功率消耗為 9μW。晶片規格列表可見表一。 
 
Supply Voltage 1.8 V 
Bandwidth 4 KHz 
Sampling Frequency 2.5 MHz 
Peak SNDR 56 dB @ -6dBFS 
Dynamic Range 67 dB 
Analog Power = 3.4 μW  
Power Consumption 
Digital Power = 32.5 μW 
Core Area 0.530 x 0.283 mm2 
Chip Area 0.962 x 0.723 mm2 
表一、晶片規格列表 
 
 
圖四、晶片佈局圖 
 
五、結果與討論 
 隨著可攜式電子產品的蓬勃發展，為了使其有更佳的電池長效性，對於低功
率消耗電路的研究已是勢在必行。由於三角積分調變器對於電路元件的特性需求
並不高，因此非常適合用在許多電子產品中。本計畫使用台積電(TSMC) 0.18μm 
1P6M CMOS 製程，首次提出使用電荷傳輸放大器來實現低功率二階三角積分調
變器構想，並成功的將電路實現。經由電路模擬軟體驗證，當輸入振幅為 -6dB，
取樣頻率為 2.5 MHz 時，此三角積分調變器之 SNDR 為 56 dB，動態範圍可達
67 dB。 
 8
transfer amplifier,” IEEE Trans. on Circuits and Systems, vol. 48(2), pp. 793- 
804, Jul. 2001. 
[5] W. J. Marble, and D. T. Comer, “Ultra low power A/D converters using an 
enhanced differential charge-transfer amplifier,” Proc. of 26th ESSCIRC '00 
Conf. on Solid-State Circuits European, pp. 216–219, Sep. 2000. 
[6] W. J. Marble, K. Kotani, and C. S. Petrie, “Practical charge-transfer amplifier 
design architectures for low-power flash A/D converters,” IEEE Trans. on 
Circuits and Systems, vol. 51, pp. 2157–2164, Nov. 2004. 
[7] K. Kotani, T. Shibata, and T. Ohmi, “CMOS charge-transfer preamplifier for 
offset-fluctuation cancellation in low-power A/D converters,” IEEE Journal of 
Solid-State Circuits, vol. 33, pp. 762-769, May 1998. 
[8] I. Seo, and R. M. Fox, “Low-power switched-capacitor filters using charge- 
transfer integrators,” Proc. of the IEEE Int. Symp. on Circuits and Systems, pp. 
I-609–I-612, May 2003. 
[9] S. Rabii, and B. A. Wooly, The Design of Low-Voltage, Low-Power Sigma-Delta 
Modulators, Kluwer Academic Publishers, 1999. 
 
七、計畫成果自評 
在本計畫中，首次提出了使用電荷傳輸放大器實現低功率二階三角積分調變
器的電路。 
 
已完成工作項目與成果 
已完成 Paper 投稿數 : 三篇  
 
1. 會議名稱：2008 IEEE International Symposium on Circuits and Systems 
(ISCAS '08) 
會議時間：2008 年 5 月 18 日 至 2008 年 5 月 21 日 
會議地點：Sheraton Seattle Hotel, Seattle, Washington, USA 
論文名稱：An Ultra Low-Voltage Multibit Delta-Sigma Modulator for 
Audio Band Application 
作    者：郭建宏、謝懷娟 
誌    謝：感謝行政院國家科學委員會對計畫 NSC 96－2221－E－003
－021－的財務支援，並且從大學共同研究計劃撥款給台灣
師範大學，以及國家晶片系統中心(CIC)所提供的製程服務。 
已完成工作：已完成模擬及量測結果，並且投稿會議論文。 
“ISCAS 2005 心得報告”將於參加會議後補上 
 
2. 會議名稱：The IASTED International Conference on Circuits, Signals, and 
Systems 2007 
會議時間：2007 年 7 月 2 日 至 2007 年 7 月 4 日 
會議地點：Banff, Alberta, Canada 
論文名稱：A Fast-Locking DLL-Based Frequency Multiplier for Wide- 
 10
可供推廣之研發成果資料表 
J 可申請專利  J 可技術移轉                               日期： 97 年 5 月 8 日 
國科會補助計畫 
計畫名稱：使用電荷傳輸放大器技術之超低功率類比數位轉換器設計 
計畫主持人：郭建宏 
計畫編號：NSC 96-2221-E-003-021-  
學門領域：積體電路及系統設計 
技術/創作名稱 Fully-differential charge-transfer amplifier (FDCTA)、Fully-differentialcharge-transfer integrator (FDCTI)、CTA-based delta-sigma modulator
發明人/創作人 郭建宏、吳銘峰 
中文： 
電荷傳輸放大器(Charge-Transfer Amplifier, CTA)技術，具有靜
態功率幾近為零，電晶體尺寸最小化，以及對偏壓不敏感等特性。
本計畫提出新式的全差動式電荷傳輸放大器 (Fully-differential 
charge-transfer amplifier, FDCTA)，並利用電荷傳輸放大器相關技術
實現出三角積分調變器。藉由電荷傳輸放大器來取代原本的運算放
大器之功能，並將其超低功率的特性充分的展現在三角積分調變器
上，同時發揮系統架構應有的效能。 
技術說明 
英文：Fully-differential charge-transfer amplifier, Fully-differential 
charge-transfer integrator 
The fully-differential charge-transfer amplifier (FDCTA) and
fully-differential charge-transfer integrator (FDCTI) are developed in 
this project for better noise rejection, as shown in Fig.1 and Fig.2, 
respectively. There is auto common-mode correction mechanism at the 
differential output of the FDCTA such that the even-order harmonics 
distortion caused from the inherent nonlinearity in amplification can be 
reduced. The input parasitic-insensitive sampling circuit is used to 
avoid the nonlinear charge on junction capacitor from corrupting the 
signal. The nonoverlapped clocks are used in the FDCTA to ensure 
charge conservation and prevent the clock feedthrough or charge 
injection from corrupting the signal.  
附件一 
 12
推廣及運用的價值 Low power, small chip area 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研發成果推
廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 14
二、與會心得 
    參加本次會議，除了在專業領域方面獲得到許多知識與想法之外，過程中，也深深的體會到
了自己專業領域的不足，還需要更加努力。而在學術交流方面也深深領略到國外優秀學者的風範
和研究精神，希望將來還有類似的機會能夠參與類似的國際會議。也謝謝國科會這次願意補助學
生，讓我在經費上可以更充裕。 
 
三、考察參觀活動(無是項活動者省略) 
略 
四、建議 
很感謝國科會及學校鼓勵我們碩士研究生出國參加會議，可以瞭解自己的研究在國際上的地
位。 
五、攜回資料名稱及內容 
1. 大會議程表 
2. Proceeding 光碟版一片 
 
六、其他 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 16
 
 
 18
 
 20
(1) 世界各地對於電子電路的領域越來越重視，積極在發展相關研究，而台灣也在這個領域投
入許多心力，可以和世界各國多多交流，讓許多重大會議舉辦的地點也將台灣列入考慮，
這樣我們也能外國的學者和台灣多多交流。 
(2) 會議之後，許多相關領域學者都曾來與本實驗室接觸，證明本實驗室在電子電路這個領域
的研究上已達國際一流之水準，這是學生尚未出國之時所無法體認到的，是以基於第一點
理由，學校更應多鼓勵我們自行培養的研究生出國參加會議，也可以瞭解自己的研究在國
際上的地位。 
 
五、攜回資料名稱及內容 
1.  CCS 2007 收錄之論文書 
2.  CCS 2007 紀念手提包 
 
六、其他 
 
 22
 
 24
 
 
 26
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 28
 
 
 
 30
 
 
的體會到了自己專業領域的不足，還需要更加努力。而在學術交流方面也深深領略到國
外優秀學者的風範和研究精神，希望將來還有類似的機會能夠參與類似的國際會議。也
謝謝國科會這次願意補助學生，讓我在經費上可以更充裕。很感謝國科會及學校鼓勵我
們碩士研究生出國參加會議，可以瞭解自己的研究在國際上的地位。 
 
 
 
 
