# Projeto-Robo
Utilização do Verilog para resolver um problema de máquina de estados finitos.

A descrição do problema em verilog está no arquivo **Robo.v** e o testbench no arquivo **Robo_TB.v**.

O formato de onda e o transcript do problema estão, respectivamente, nos arquivos **formatowave.do** e **transcript**.
