`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05/12/2018 12:30:42 PM
// Design Name: 
// Module Name: rename_stage
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module rename_stage(
    input logic clk_i,
    input logic rst_ni,
    
    input logic flush_i,
    // from id
    
    );
endmodule
