<!doctype html>
<html lang="en">

  <head>
    <meta charset="utf-8">

    <title>Coreboot POuL Workshop</title>

    <meta name="description" content="Coreboot POuL Workshop">
    <meta name="author" content="Nicola Corna">

    <meta name="apple-mobile-web-app-capable" content="yes" />
    <meta name="apple-mobile-web-app-status-bar-style" content="black-translucent" />

    <meta name="viewport" content="width=device-width, initial-scale=1.0, maximum-scale=1.0, user-scalable=no, minimal-ui">

    <link rel="stylesheet" href="reveal.js/css/reveal.css">
    <link rel="stylesheet" href="reveal.js/css/theme/night.css" id="theme">
    <link href='https://fonts.googleapis.com/css?family=Montserrat' rel='stylesheet' type='text/css'>

    <!-- Printing and PDF exports -->
    <script>
      var link = document.createElement( 'link' );
      link.rel = 'stylesheet';
      link.type = 'text/css';
      link.href = window.location.search.match( /print-pdf/gi ) ? 'reveal.js/css/print/pdf.css' : 'reveal.js/css/print/paper.css';
      document.getElementsByTagName( 'head' )[0].appendChild( link );
    </script>

    <!--[if lt IE 9]>
    <script src="reveal.js/lib/js/html5shiv.js"></script>
    <![endif]-->

    <!-- For syntax highlighting -->
	<link rel="stylesheet" href="reveal.js/highlight.js/src/styles/solarized-light.css" id="highlight-theme">
  </head>

  <style type="text/css">
  .reveal pre code {
    color: #3f3f3f;
    background: #eee none repeat scroll 0% 0%;
    font-size: 1.1em;
    line-height: 1.3em;
    border-radius: .2em;
  }
  body {
    background: #ffffff;
    background-color: #ffffff;
  }
  .reveal {
    color: #000000;
  }
  .reveal h1,
  .reveal h2,
  .reveal h3,
  .reveal h4,
  .reveal h5,
  .reveal h6 {
    color: #000000;
  }
  .reveal a {
    color: #444444;
  }
  .reveal section img {
    background: none;
    border: none;
  }
  </style>

  <body>
    <div class="reveal">
      <section data-state="orange">
      <!-- Any section element inside of this container is displayed as a slide -->
      <div class="slides">
        <!-- Slides are separated by newline + three dashes + newline, vertical slides identical but two dashes -->
			<section data-markdown data-separator="^\n---\n$"
			         data-separator-vertical="^\n--\n$">
				<script type="text/template">

<img src="img/coreboot_logo.svg" alt="coreboot_logo" style="height: 14em; box-shadow: none;">

13 Dicembre 2016<br>
Politecnico Open unix Labs

---

<div style="float:left; width:50%">
<img src="img/nicola_corna.jpg" alt="Nicola Corna" style=" border: 0; box-shadow: none; border-radius: 130px;">

<h3><b>Nicola Corna</b></h3>
<h4> [**nicola@corna.info**](mailto:nicola@corna.info) </h4>
<h4> [**github.com/corna**](https://github.com/corna)</h4>
</div>


<div style="float:right; width:50%">
<img src="img/federico_izzo.jpg" alt="Federico Amedeo Izzo" style=" border: 0; box-shadow: none; border-radius: 130px;">

<h3><b>Federico Izzo</b></h3>
<h4> [**federico.izzo42@gmail.com**](mailto:federico.izzo42@gmail.com) </h4>
<h4> [**github.com/Nimayer**](https://github.com/Nimayer)</h4>
</div>

---

# Indice

 * <a href="#/5">**Coreboot**</a>
  - <a href="#/6">**Cos'è?**</a>
  - <a href="#/7">**Come si installa?**</a>
 * <a href="#/8">**Intel ME**</a>

---

# Coreboot: cos'è?

--

Coreboot è un progetto volto a sostituire il firmware presente nella maggior
parte dei computer.

Potremmo dire che Coreboot è un'implementazione di un BIOS libero, ma non
sarebbe completamente vero.

--

## Perchè Coreboot non è propriamente un BIOS

 * Un BIOS inizializza l'hardware e fornisce delle chiamate al sistema in esecuzione
 * Coreboot inizializza solamente l'hardware
  - Coreboot + SeaBIOS è un BIOS completo

--

## Vantaggi

 * FOSS software<!-- .element: class="fragment" -->
  - Sicuro<!-- .element: class="fragment" -->
  - "Hackable"<!-- .element: class="fragment" -->
  - Libero da backdoor nel BIOS<!-- .element: class="fragment" -->
 * Molto veloce (0.5/1 s per iniziare a caricare il kernel Linux)<!-- .element: class="fragment" -->
 * Scritto quasi completamente in C 32-bit<!-- .element: class="fragment" -->
  - Mentre tutti i BIOS commerciali sono scritti completamente in assembler 16-bit<!-- .element: class="fragment" -->
 * Sviluppato <!-- .element: class="fragment" -->secondo la filosofia "_facciamo il minimo indispensabile, poi togliamoci dai piedi_"

--

## Svantaggi

 * Supportato da pochi computer<!-- .element: class="fragment" -->
 * Difficile da compilare<!-- .element: class="fragment" -->
 * Difficile da installare<!-- .element: class="fragment" -->
 * Sviluppo e installazione sempre più difficili con le nuove generazioni di processori<!-- .element: class="fragment" -->
  - Intel Boot Guard<!-- .element: class="fragment" -->

--

## Funzionamento

Coreboot è suddiviso in quattro fasi principali:
 * Bootblock
 * Romstage
 * Ramstage
 * Payload

--

## Bootblock

In questa primissima fase Coreboot:
 * Legge il contenuto della CMOS
 * Decide quale modalità eseguire successivamente (_Normal_ o _Fallback_)

--

## Romstage

Questa è la fase più critica, in cui Coreboot inizializza la RAM e Intel ME.
 * Inizializza le periferiche per il debugging
 * Legge le proprietà del chipset
 * Legge le configurazioni delle RAM dall'SPD o dall'XMP
 * Decide la configurazione migliore e la applica
 * Controlla se la RAM funziona
 * Alloca la memoria richiesta da Intel ME

--

## Ramstage

In questa fase coreboot inizializza il resto delle periferiche ed esegue il
codice del payload.

Coreboot ha terminato il suo scopo ed esce di scena: fino allo
spegnimento/sospensione non sarà più eseguito codice di Coreboot.

--

## Payload

L'hardware è ora inizializzato ed è giunto il momento che un altro software
continui con l'avvio del computer.

I payload più interessanti sono:
 * SeaBIOS
 * Tianocore (UEFI)
 * GRUB
 * Linux

--

Ci sono poi anche dei payload "secondari" che possono essere lanciati dal menu
interattivo di SeaBIOS o GRUB:
 * nvramcui
 * coreinfo
 * Memtest86+
 * Tint
 * GRUB invaders

---

## SeaBIOS

<img src="img/seabios.png" alt="SeaBIOS" style="height: 17em">

--

Un classico BIOS x86.

Coreboot + SeaBIOS è la soluzione standard, che permette di avere un BIOS
"standard".

---

## Tianocore

<img src="img/tianocore.jpg" alt="SeaBIOS" style="height: 17em">

--

Tianocore è la *reference implementation* di UEFI di Intel, rilasciata sotto
licenze open.

Duet è uno dei progetti di Tianocore, che permette di avere UEFI con coreboot
(se riuscite a farlo funzionare, io non ci riesco).

Tianocore può anche includere SeaBIOS come CSM, in modo da avere un sistema
UEFI + BIOS.

---

## GRUB

<img src="img/grub.png" alt="GRUB" style="height: 17em">

--

GRUB non ha bisogno di presentazione, sapete già cos'è.

La cosa che non sapete è che GRUB può essere direttamente lanciato da Coreboot
senza un BIOS. Questo grazie al fatto che Linux non usa le chiamate BIOS legacy.

--

Rispetto a SeaBIOS abbiamo alcuni vantaggi:
 * Velocità
 * Sicurezza
 * Crypto integrata
  - Aprire volumi LUKS
  - Verificare kernel/initramfs firmati

---

## Linux

<img src="img/linux.jpg" alt="Linux" style="height: 17em">

--

Coreboot può lanciare direttamente un kernel linux + initramfs contenuto nella
ROM.

IMO, non particolarmente utile: ad ogni aggiornamento del
kernel/initramfs/opzioni del kernel è necessario riflashare.

Inoltre se sbagliate qualcosa e Linux non si avvia, non ci sono molte opzioni
disponibili se non riflashare Coreboot con un programmatore esterno.

---

## nvramcui

<img src="img/nvramcui.png" alt="nvramcui" style="height: 15em">

Un'utility per cambiare la configurazione CMOS.

--

## coreinfo

<img src="img/coreinfo.png" alt="coreinfo" style="height: 15em">

Un'utility per vedere varie informazioni di sistema.

--

## Memtest86+

<img src="img/memtest.png" alt="Memtest86+" style="height: 15em">

Un software per controllare lo stato della propria RAM.

--

## TinT (Tint is not Tetris)

<img src="img/tint.png" alt="TinT" style="height: 15em">

TETRIS!!!

--

## GRUB invaders

<img src="img/grub_invaders.jpg" alt="GRUB invaders" style="height: 15em">

Space invaders!!!

---

# Coreboot: come si installa?

---

## Le fasi dell'installazione sono:
- Preparare l'ambiente di compilazione
- Fare un dump della BIOS originale
- Compilare coreboot
- Flashare l'immagine di coreboot

---

## L'ambiente di compilazione
[qui](https://www.coreboot.org/Build_HOWTO) c'é il link alle istruzioni ufficiali,
ma seguono un ordine discutibile

### Quello che dovrete fare sará:
- Clonare il repository di coreboot
```
$ git clone --recursive http://review.coreboot.org/p/coreboot
$ cd coreboot
```
- Compilare il *cross-compilatore*, coreboot per ora gira a 32bit
```
make crossgcc-i386 CPUS=4
```
- Configurare coreboot
```
make menuconfig
```

--

## Provatelo con QEMU!
### É possibile provare coreboot+payload su QEMU prima di passare all'hardware
Lanciate `make menuconfig` per configurare coreboot

e controllate che nel menu *Mainboard* sia selezionato:
- vendor: Emulation
- model: QEMU x86 q35/ich9

Uscite dal menuconfig e usate `make -j4` per compilare

Dovreste trovare un file `coreboot.rom` nella sottocartella `build`

--

### Per compilare un'immagine per il vostro portatile
vi servirá fare un *dump* della flash originale, per estrarre:
- Intel Flash Descriptor
- Firmware Intel ME
- Firmware Gigabit Ethernet
- VBIOS GPU Intel (opzionale)

--

### Cosa contiene la flash di un PC Intel:
<img src="img/flash_layout.png" alt="flash" style="height: 10em">

La regione di Intel ME é accessibile __solo da ME stesso__,
inoltre le BIOS possono essere __protette da scrittura__.

É possibile peró leggere o scrivere l'intera flash
collegandosi fisicamente al chip.

---

## Dumping the hard way

La flash usa il protocollo __SPI__,

Quindi é possibile leggerne il contenuto utilizzando l'interfaccia SPI
di un Raspberry Pi o una board equivalente con GPIO a 3.3V.

<img src="img/raspberry1.jpg" alt="raspberry" style="height: 13em">

--

### Trovare la flash
<div style="float:left; width:50%">
  <p> SOIC-8 </p>
  <img src="img/soic8.jpg" alt="soic8" style="height: 6.5em; border: 0; box-shadow: none; border-radius: 150px;">

  <p> DIP-8 </p>
  <img src="img/dip8.jpg" alt="dip8" style="height: 6.5em; border: 0; box-shadow: none; border-radius: 150px;">
</div>

<div style="float:right; width:50%">
  <p> SOIC-16 </p>
  <img src="img/soic16.jpg" alt="soic16" style="height: 6.5em; border: 0; box-shadow: none; border-radius: 150px;">

  <p> PLCC-32 </p>
  <img src="img/plcc32.jpg" alt="plcc32" style="height: 6.5em; border: 0; box-shadow: none; border-radius: 150px;">
</div>

--

### Pinze!

Cercate il datasheet della flash per trovare il __pinout__

Per collegare il chip potete usare delle
<div style="float:left; width:50%">
  <p> testclip SOIC-8</p>
  <img src="img/testclip.jpg" alt="testclip" style="height: 10em; border: 0; box-shadow: none;">
</div>

<div style="float:right; width:50%">
  <p> clip SMD </p>
  <img src="img/smdclip.jpg" alt="smdclip" style="height: 10em; border: 0; box-shadow: none;">
</div>

Secondo noi le clip SMD funzionano meglio

--

### Collegare i fili
Prima di tutto __scollegate alimentazione e batteria dal PC__ 
<div style="float:left; width:50%">
  <p> pin del Raspberry Pi</p>
  <img src="img/pi_pinout.png" alt="pinout" style="height: 11em"></div>

<div style="float:right; width:50%">
  <p> da collegare in questo ordine</p>
  <table>
						<thead>
							<tr>
								<th>RPi</th>
								<th>Flash</th>
							</tr>
						</thead>
						<tbody>
							<tr>
								<td>GND</td>
								<td>GND</td>
							</tr>
							<tr>
								<td>CS0</td>
								<td>CS</td>
							</tr>
							<tr>
								<td>SPI0 SCLK</td>
								<td>CLK</td>
							</tr>
              <tr>
								<td>3.3V PWR</td>
								<td>3.3V</td>
							</tr>
              <tr>
								<td>SPI0 MISO</td>
								<td>MISO</td>
							</tr>
              <tr>
								<td>SPI0 MOSI</td>
								<td>MOSI</td>
							</tr>
						</tbody>
					</table>
</div>


--

### Flashrom

Installate __flashrom__ dal [repo](https://github.com/flashrom/flashrom) github o
dal vostro package manager

La sintassi per il Raspberry Pi é:
```
flashrom -p linux_spi:dev=/dev/spidev0.0 -r dump.bin
```
Se flashrom non é sicuro su quale sia il vostro chip vi chiederá
di specificarlo con l'opzione `-c <chipname>` (ad esempio, con un X220 dovrete
usare `-c W25Q64.V`)

Un consiglio é di fare due dump su due file diversi e confrontarli
con `diff` per essere sicuri di avere un dump valido.

--

### Estrarre i blob

Useremo il programma `ifdtool` presente nella sottocartella `util` della repo
di coreboot

- Compilate il programma
```
cd coreboot/util/ifdtool
make
```
- Estraete le regioni della flash
```
mkdir extracted_dump
cp dump.bin extracted_dump/
./util/ifdtool/ifdtool -x extracted_dump/dump.bin
```
- Troverete nella cartella le sezioni estratte dal dump della flash.

---

## Configurazione
Coreboot usa una configurazione simile al kernel linux

Usate `make menuconfig` per aprire la configurazione
e la funzione __help__ se avete dubbi.

Vi mostreró una configurazione standard, sta alla vostra curiositá
scoprire e provare le varie funzioni (hint: normal/fallback).

--

### Configurare coreboot pt.I

Le cose importanti da scegliere sono:
- Mainboard
  - Mainboard vendor: *produttore del vostro pc*
  - Mainboard model: *il modello del vostro pc*
  - Rom chip size: *dimensione della vostra flash*
- Chipset
  - Include microcode in CBFS: *Generate from tree*
  - Add Intel descriptor.bin file: *selezionare il path*
  - Add Intel ME/TXT firmware:     *stessa cosa*
  - Add gigabit ethernet firmware: *stessa cosa*

--

### Configurare coreboot pt.II

- Devices
  - Use native graphics initialization: *generalmente funziona*
  - Enable PCIe Clock Power Management: *buona idea*
- Display
  - Keep VESA framebuffer: *modalitá grafica invece di testuale*
- Generic Drivers
  - Enable TPM support
- payload
  - Add a payload: *SeaBIOS o <a href="#/3/9">quello che preferite</a>*
  - Secondary Payloads: *vedi* <a href="#/8">*qui*</a>

--

### Compilare
Per compilare usate `make -jN`

Il risultato sará l'immagine in `coreboot/build/coreboot.rom`

---

## Flashare coreboot

Per flashare la prima volta coreboot serve lo stesso setup del <a href="#/12/3">*dump*</a>

Dalle volte successive é possibile flashare coreboot __da linux__,
in quanto coreboot non protegge il BIOS / blob ME da scrittura a meno che non lo vogliate.

Il comando per flashare esternamente tramite Raspberry Pi é:
```
flashrom -c <chipname> -p linux_spi:dev=/dev/spidev0.0 -w coreboot.rom
```

--

### force_I_want_a_brick

Quando avete un sistema funzionante, potrete aggiornare coreboot
da linux tramite il comando:
```
flashrom -c <chipname> -p internal:laptop=force_I_want_a_brick -w coreboot.rom
```
Dopo aver aggiornato coreboot vi consiglio di __spegnere completamente il PC__
e riaccenderlo, in modo da caricare la nuova BIOS / blob ME

---

# Intel ME

--

Intel ME è un coprocessore integrato in tutti i processori Intel moderni che
costituisce l'hardware principale per Intel AMT (Advanced Management
Technology, componente principale di Intel vPro), una serie di servizi:
 * controllo remoto<!-- .element: class="fragment" -->
 * accensione remota<!-- .element: class="fragment" -->
 * KVM<!-- .element: class="fragment" -->
 * PAVP per DRM<!-- .element: class="fragment" -->
 * <!-- .element: class="fragment" -->[...](https://en.wikipedia.org/wiki/Intel_Active_Management_Technology#Features)

--

Intel ME ha accesso a:
 * tutta la memoria<!-- .element: class="fragment" -->
 * il bus PCI<!-- .element: class="fragment" -->
 * alla GPU<!-- .element: class="fragment" -->
 * rete cablata e wireless (con MAC e IP separati)<!-- .element: class="fragment" -->
 * ...<!-- .element: class="fragment" -->

--

Il firmware (ovviamente un blob non-free) per Intel ME è contenuto nel chip del
BIOS, ed è firmato con chiave RSA Intel.

Molti dei moduli sono inoltre compressi tramite Huffman, con dizionario
contenuto in hardware, quindi il loro codice non è accessibile.

--

# Come lo rimuovo?

--

Prima di Nehalem era possibile rimuovere completamente il firmware di ME e il
PC si avviava correttamente.

Da Nehalem in poi se non viene fornito alcun firmware il PC si accende
correttamente, ma dopo 30 minuti (controllati tramite timer interno) ME spegne
forzatamente il PC (probabilmente come misura di sicurezza per evitare il bypass
di Intel Antitheft).

--

## Risultato

In tutti i PC moderni è installata di fatto una backdoor, non rimovibile, con
completo accesso a tutte le risorse della macchina, rete inclusa.

Inoltre, grazie al WOL, il sistema non è sicuro nemmeno a PC spento.

---

# Davvero non si può fare nulla?

--

Fortunatamente Igor Skochinsky, un ricercatore indipendente, ha reversato la
struttura del firmware di Intel ME e l'ha pubblicata qui:

[me.bios.io/ME_blob_format](http://me.bios.io/ME_blob_format)

--

A Settembre 2016 Trammel Hudson ha scoperto che rimuovendo i primi 4 kB dal
firmware di Intel ME del suo X230 con Coreboot, il PC si avviava correttamente e
non si spegneva dopo 30 minuti.

Da questa scoperta ha iniziato ad indagare e ha scoperto che è possibile
rimuovere:
 * tutte le partizioni meno quella fondamentale
 * tutti i moduli compressi con LZMA dalla partizione fondamentale

--

Pur non avendo rimosso completamente Intel ME questo processo ne ha limitato
fortemente le capacità in quanto rimuove:
 * l'accesso di rete (contenuto in una partizione separata, NFTP)<!-- .element: class="fragment" -->
 * il PAVP (Protected Audio-Video Path)<!-- .element: class="fragment" -->
 * la JVM<!-- .element: class="fragment" -->

--

A Novembre 2016 io e Federico abbiamo iniziato a fare test con Intel ME nel
tentativo di scoprire quanto codice potevamo rimuovere.

A tal proposito ho scritto uno script Python per rimuovere quanto più codice
possibile da un firmware ME.

[github.com/corna/me_cleaner](https://github.com/corna/me_cleaner)

--

Abbiamo quindi confermato le scoperte di Trammel Hudson, in particolare che:
 * Rimuovere i primi 4 kB (ovvero la tabella delle partizioni) fa sì che Intel ME utilizzi una tabella delle partizioni interna<!-- .element: class="fragment" -->
  - quindi è meglio lasciarla, in modo da poterla modificare (non essendo firmata)<!-- .element: class="fragment" -->
 * In tutte le generazioni da Sandy Bridge a Skylake è possibile rimuovere tutte le partizioni meno quella fondamentale<!-- .element: class="fragment" -->
 * In tutte le generazioni da Sandy Bridge a Broadwell è possibile rimuovere tutti i moduli compressi LZMA (circa la metà)<!-- .element: class="fragment" -->
 * Le modifiche funzionano anche con BIOS OEM<!-- .element: class="fragment" -->

--

Ogni partizione è firmata singolarmente, mentre la tabella delle partizioni non
è firmata: questo significa che rimuovere completamente le partizioni non
invalida alcuna firma, ma rimuovere i moduli si.

--

## Allora perchè il sistema parte comunque senza i moduli LZMA (e quindi con una firma non valida)?

--

Tralasciando l'ipotesi che Intel non verifichi la firma (decisamente poco
probabile), l'ipotesi più probabile è che, per poter accendere il PC, Intel ME
richiede che la struttura del firmware sia valida, nulla di più.

Questo significa che è probabile che, costruendo un firmware ad-hoc, senza
codice, con firme non valide ma struttura corretta, il PC si accenda
correttamente.

--

### Rimuovere il firmware di Intel ME è l'ultimo step per poter avere un PC moderno con certificazione RYF (Respects Your Freedom) dalla FSF!

---

L'ultima domanda che ci si pone è:

**come faccio ad essere sicuro che Intel ME non abbia una ROM al suo interno con un firmware da usare nel caso quello esterno non sia valido?**

--

Fortunatamente il lavoro di Igor Skochinsky ci fornisce la risposta: in alcuni
firmware di ME è presente una partizione particolare, la **ROMB** (ROM Bypass),
una partizione contenente il codice da utilizzare al posto di quello nella ROM
interna.

--

Igor ha analizzato questa partizione di "_update_" e ha scoperto che contiene:
 * funzioni standard C (memcpy, memset, strcpy...)<!-- .element: class="fragment" -->
 * routine di ThreadX (il kernel di Intel ME)<!-- .element: class="fragment" -->
 * API di basso livello per l'accesso all'hardware<!-- .element: class="fragment" -->

--

Lo scopo del codice nella ROM interna è solamente quello di:
 * inizializzare l'hardware di base<!-- .element: class="fragment" -->
 * verificare la partizione FTPR<!-- .element: class="fragment" -->
  - e ora sappiamo che l'unica cosa fondamentale è che la struttura sia valida, la firma non è fondamentale<!-- .element: class="fragment" -->
 * caricare la FTPR e eseguirne il modulo BUP (Bringup)<!-- .element: class="fragment" -->

--

Questa tesi è rafforzata dai documenti "Intel Confidential" accidentalmente
pubblicati da alcuni produttori, facilmente raggiungibili da Google , che
confermano che la partizione ROMB può essere eseguita al posto del codice nella
ROM interna.

_Provate a googlare "loading an ME FW binary image" o "management engine system tools", virgolette incluse._

--

Se volete testare lo script sul vostro computer potete seguire questa guida:

[http://hardenedlinux.org/firmware/2016/11/17/neutralize_ME_firmware_on_sandybridge_and_ivybridge.html](http://hardenedlinux.org/firmware/2016/11/17/neutralize_ME_firmware_on_sandybridge_and_ivybridge.html)

--

More info:

[Struttura del firmware di Intel ME](http://me.bios.io/ME_blob_format)

[Igor Skochinsky - Rootkit in your laptop - 2012](http://me.bios.io/images/c/ca/Rootkit_in_your_laptop.pdf)

[Igor Skochinsky - Intel ME Secret - 2014](https://recon.cx/2014/slides/Recon%202014%20Skochinsky.pdf)

[Trammel Hudson - Coreboot Mailing List](https://www.coreboot.org/pipermail/coreboot/2016-September/082016.html)

[Nicola Corna - Coreboot Mailing List](https://www.coreboot.org/pipermail/coreboot/2016-November/082331.html)

---

# Thank you!

<img src="img/ccbysa.png" alt="License" style="width: 40%">

These slides are licensed under Creative Commons<br>
Attribution-ShareAlike 3.0 Unported

### [www.poul.org](https://www.poul.org)

          </script>
        </section>
      </div>
      </section>

    </div>

    <script src="reveal.js/lib/js/head.min.js"></script>
    <script src="reveal.js/js/reveal.js"></script>

    <script>

    // Full list of configuration options available at:
    // https://github.com/hakimel/reveal.js#configuration
    Reveal.initialize({
      controls: true,
      progress: true,
      history: true,
      center: true,

      transition: 'slide', // none/fade/slide/convex/concave/zoom

      // Optional reveal.js plugins
      dependencies: [
        { src: 'reveal.js/lib/js/classList.js', condition: function() { return !document.body.classList; } },
        { src: 'reveal.js/plugin/markdown/marked.js', condition: function() { return !!document.querySelector( '[data-markdown]' ); } },
        { src: 'reveal.js/plugin/markdown/markdown.js', condition: function() { return !!document.querySelector( '[data-markdown]' ); } },
        { src: 'reveal.js/plugin/highlight/highlight.js', async: true, callback: function() { hljs.initHighlightingOnLoad(); } },
        { src: 'reveal.js/plugin/zoom-js/zoom.js', async: true },
        { src: 'reveal.js/plugin/notes/notes.js', async: true }
      ]
    });

  </script>

  </body>
</html>
