

================================================================
== Vivado HLS Report for 'conv2d_C1'
================================================================
* Date:           Thu Mar 19 02:21:39 2020

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        lenet_cnn3_Accuracy
* Solution:       solution_exp_data_4422
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.415|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  16513|  16513|  16513|  16513|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+
        |                    |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name     |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+
        |- OFM               |  16512|  16512|      5504|          -|          -|     3|    no    |
        | + ROW_CLR_COL_CLR  |    784|    784|         2|          1|          1|   784|    yes   |
        | + ROW_COL          |   3926|   3926|        12|          5|          1|   784|    yes   |
        | + ROW_CPY_COL_CPY  |    785|    785|         3|          1|          1|   784|    yes   |
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|   2371|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|    108|    4572|   3726|    -|
|Memory           |        6|      -|     598|     40|    0|
|Multiplexer      |        -|      -|       -|    368|    -|
|Register         |        0|      -|    3634|     32|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        6|    108|    8804|   6537|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        2|     49|       8|     12|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |lenet_mul_44s_29nzec_U7   |lenet_mul_44s_29nzec  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30nAem_U9   |lenet_mul_44s_30nAem  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30nAem_U11  |lenet_mul_44s_30nAem  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30nAem_U13  |lenet_mul_44s_30nAem  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30nAem_U15  |lenet_mul_44s_30nAem  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30nAem_U16  |lenet_mul_44s_30nAem  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30nAem_U17  |lenet_mul_44s_30nAem  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30sxdS_U1   |lenet_mul_44s_30sxdS  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30sxdS_U2   |lenet_mul_44s_30sxdS  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30sxdS_U3   |lenet_mul_44s_30sxdS  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30sxdS_U14  |lenet_mul_44s_30sxdS  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_30sxdS_U18  |lenet_mul_44s_30sxdS  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_31syd2_U4   |lenet_mul_44s_31syd2  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_31syd2_U5   |lenet_mul_44s_31syd2  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_31syd2_U6   |lenet_mul_44s_31syd2  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_31syd2_U8   |lenet_mul_44s_31syd2  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_31syd2_U10  |lenet_mul_44s_31syd2  |        0|      6|  254|  207|    0|
    |lenet_mul_44s_31syd2_U12  |lenet_mul_44s_31syd2  |        0|      6|  254|  207|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|    108| 4572| 3726|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |         Memory         |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |C1_biases_V_0_U         |conv2d_C1_C1_biasbkb  |        0|  27|   2|    0|     3|   27|     1|           81|
    |C1_biases_V_1_U         |conv2d_C1_C1_biascud  |        0|  27|   2|    0|     3|   27|     1|           81|
    |C1_weights_V_0_0_0_0_U  |conv2d_C1_C1_weigdEe  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_0_0_U  |conv2d_C1_C1_weigeOg  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_0_0_0_1_U  |conv2d_C1_C1_weigfYi  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_0_1_U  |conv2d_C1_C1_weigg8j  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_0_2_U  |conv2d_C1_C1_weighbi  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_1_0_0_2_U  |conv2d_C1_C1_weigibs  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_1_0_U  |conv2d_C1_C1_weigjbC  |        0|  28|   2|    0|     3|   28|     1|           84|
    |C1_weights_V_1_0_1_0_U  |conv2d_C1_C1_weigkbM  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_1_1_U  |conv2d_C1_C1_weiglbW  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_1_1_U  |conv2d_C1_C1_weigmb6  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_1_2_U  |conv2d_C1_C1_weigncg  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_1_2_U  |conv2d_C1_C1_weigocq  |        0|  31|   2|    0|     3|   31|     1|           93|
    |C1_weights_V_0_0_2_0_U  |conv2d_C1_C1_weigpcA  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_2_0_U  |conv2d_C1_C1_weigqcK  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_0_0_2_1_U  |conv2d_C1_C1_weigrcU  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_2_1_U  |conv2d_C1_C1_weigsc4  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_0_0_2_2_U  |conv2d_C1_C1_weigtde  |        0|  30|   2|    0|     3|   30|     1|           90|
    |C1_weights_V_1_0_2_2_U  |conv2d_C1_C1_weigudo  |        0|  30|   2|    0|     3|   30|     1|           90|
    |acc_buf_0_V_U           |conv2d_C1_acc_bufvdy  |        3|   0|   0|    0|   784|   44|     1|        34496|
    |acc_buf_1_V_U           |conv2d_C1_acc_bufvdy  |        3|   0|   0|    0|   784|   44|     1|        34496|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                   |                      |        6| 598|  40|    0|  1628|  686|    22|        70786|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |add_ln1192_100_fu_1630_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_101_fu_1678_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_102_fu_1690_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_103_fu_1713_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_104_fu_1736_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_105_fu_1768_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_106_fu_1783_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_107_fu_1807_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_108_fu_1830_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_109_fu_1862_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_110_fu_1887_p2  |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_96_fu_1495_p2   |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_97_fu_1568_p2   |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_98_fu_1580_p2   |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_99_fu_1606_p2   |     +    |      0|  0|  81|          74|          74|
    |add_ln1192_fu_1478_p2      |     +    |      0|  0|  81|          74|          74|
    |add_ln203_103_fu_1092_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_104_fu_1172_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_105_fu_1262_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_106_fu_1107_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_107_fu_1280_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_108_fu_1291_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_109_fu_1206_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_110_fu_1322_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_111_fu_1331_p2   |     +    |      0|  0|  13|          11|          11|
    |add_ln203_112_fu_1962_p2   |     +    |      0|  0|  15|           9|           9|
    |add_ln203_113_fu_2031_p2   |     +    |      0|  0|   8|          13|          13|
    |add_ln203_114_fu_2037_p2   |     +    |      0|  0|   8|          11|          11|
    |add_ln203_fu_869_p2        |     +    |      0|  0|   8|          11|          11|
    |add_ln30_fu_798_p2         |     +    |      0|  0|  14|          10|           1|
    |add_ln39_fu_993_p2         |     +    |      0|  0|  14|          10|           1|
    |add_ln47_1_fu_975_p2       |     +    |      0|  0|  15|           5|           1|
    |add_ln47_2_fu_1009_p2      |     +    |      0|  0|  15|           6|           2|
    |add_ln47_3_fu_1154_p2      |     +    |      0|  0|  15|           5|           2|
    |add_ln47_fu_961_p2         |     +    |      0|  0|  15|           6|           2|
    |add_ln48_1_fu_1197_p2      |     +    |      0|  0|  15|           5|           1|
    |add_ln48_fu_1074_p2        |     +    |      0|  0|  15|           6|           2|
    |add_ln66_fu_1919_p2        |     +    |      0|  0|  14|          10|           1|
    |add_ln703_4_fu_1908_p2     |     +    |      0|  0|  51|          44|          44|
    |add_ln703_fu_1903_p2       |     +    |      0|  0|  51|          44|          44|
    |c_3_fu_1953_p2             |     +    |      0|  0|  15|           1|           5|
    |c_fu_832_p2                |     +    |      0|  0|  15|           5|           1|
    |ofm_fu_2054_p2             |     +    |      0|  0|  12|           3|           2|
    |r_3_fu_1925_p2             |     +    |      0|  0|  15|           1|           5|
    |r_fu_804_p2                |     +    |      0|  0|  15|           5|           1|
    |sub_ln203_10_fu_1064_p2    |     -    |      0|  0|  13|          11|          11|
    |sub_ln203_11_fu_1256_p2    |     -    |      0|  0|  13|          11|          11|
    |sub_ln203_12_fu_1991_p2    |     -    |      0|  0|   8|          13|          13|
    |sub_ln203_13_fu_2019_p2    |     -    |      0|  0|   8|          11|          11|
    |sub_ln203_8_fu_860_p2      |     -    |      0|  0|   8|          11|          11|
    |sub_ln203_9_fu_1148_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln203_fu_754_p2        |     -    |      0|  0|  15|           8|           8|
    |icmp_ln28_fu_710_p2        |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln30_fu_792_p2        |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln31_fu_810_p2        |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln39_fu_987_p2        |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln40_fu_999_p2        |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln49_1_fu_1216_p2     |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln49_2_fu_1312_p2     |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln49_fu_981_p2        |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln66_fu_1913_p2       |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln67_fu_1931_p2       |   icmp   |      0|  0|  11|           5|           4|
    |ap_block_state1            |    or    |      0|  0|   2|           1|           1|
    |or_ln49_1_fu_1317_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln49_2_fu_1445_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln49_3_fu_1549_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln49_fu_1160_p2         |    or    |      0|  0|   6|           6|           6|
    |select_ln33_1_fu_824_p3    |  select  |      0|  0|   5|           1|           5|
    |select_ln33_fu_816_p3      |  select  |      0|  0|   5|           1|           1|
    |select_ln39_2_fu_1118_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln39_3_fu_1015_p3   |  select  |      0|  0|   6|           1|           6|
    |select_ln39_4_fu_1031_p3   |  select  |      0|  0|   2|           1|           1|
    |select_ln39_5_fu_1221_p3   |  select  |      0|  0|   2|           1|           1|
    |select_ln39_6_fu_1227_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln39_fu_1039_p3     |  select  |      0|  0|   5|           1|           1|
    |select_ln49_1_fu_1190_p3   |  select  |      0|  0|  44|           1|           1|
    |select_ln49_2_fu_1336_p3   |  select  |      0|  0|  44|           1|           1|
    |select_ln49_3_fu_1344_p3   |  select  |      0|  0|  44|           1|           1|
    |select_ln49_4_fu_1388_p3   |  select  |      0|  0|  44|           1|           1|
    |select_ln49_5_fu_1449_p3   |  select  |      0|  0|  44|           1|           1|
    |select_ln49_6_fu_1457_p3   |  select  |      0|  0|  44|           1|           1|
    |select_ln49_7_fu_1553_p3   |  select  |      0|  0|  44|           1|           1|
    |select_ln49_fu_1182_p3     |  select  |      0|  0|  44|           1|           1|
    |select_ln69_1_fu_1945_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln69_fu_1937_p3     |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0              |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1              |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2              |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1    |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1    |    xor   |      0|  0|   2|           2|           1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |Total                      |          |      0|  0|2371|        1667|        1629|
    +---------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+----+-----------+-----+-----------+
    |                    Name                   | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------------+----+-----------+-----+-----------+
    |acc_buf_0_V_address0                       |  15|          3|   10|         30|
    |acc_buf_0_V_address1                       |  15|          3|   10|         30|
    |acc_buf_1_V_address0                       |  15|          3|   10|         30|
    |acc_buf_1_V_address1                       |  15|          3|   10|         30|
    |ap_NS_fsm                                  |  62|         15|    1|         15|
    |ap_done                                    |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                    |  15|          3|    1|          3|
    |ap_enable_reg_pp1_iter2                    |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                    |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter2                    |   9|          2|    1|          2|
    |ap_phi_mux_c9_0_0_phi_fu_669_p4            |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten11_phi_fu_646_p4  |   9|          2|   10|         20|
    |ap_phi_mux_r10_0_phi_fu_692_p4             |   9|          2|    5|         10|
    |ap_phi_mux_r8_0_0_phi_fu_657_p4            |   9|          2|    5|         10|
    |ap_phi_mux_r_0_phi_fu_624_p4               |   9|          2|    5|         10|
    |c11_0_reg_699                              |   9|          2|    5|         10|
    |c9_0_0_reg_665                             |   9|          2|    5|         10|
    |c_0_reg_631                                |   9|          2|    5|         10|
    |in_V_address0                              |  33|          6|   10|         60|
    |in_V_address1                              |  27|          5|   10|         50|
    |indvar_flatten11_reg_642                   |   9|          2|   10|         20|
    |indvar_flatten23_reg_677                   |   9|          2|   10|         20|
    |indvar_flatten_reg_609                     |   9|          2|   10|         20|
    |ofm_0_reg_597                              |   9|          2|    3|          6|
    |r10_0_reg_688                              |   9|          2|    5|         10|
    |r8_0_0_reg_653                             |   9|          2|    5|         10|
    |r_0_reg_620                                |   9|          2|    5|         10|
    +-------------------------------------------+----+-----------+-----+-----------+
    |Total                                      | 368|         79|  159|        442|
    +-------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------+----+----+-----+-----------+
    |                    Name                   | FF | LUT| Bits| Const Bits|
    +-------------------------------------------+----+----+-----+-----------+
    |acc_buf_0_V_addr_4_reg_2484                |  10|   0|   10|          0|
    |acc_buf_0_V_addr_4_reg_2484_pp1_iter1_reg  |  10|   0|   10|          0|
    |acc_buf_0_V_load_2_reg_2709                |  44|   0|   44|          0|
    |acc_buf_1_V_addr_4_reg_2490                |  10|   0|   10|          0|
    |acc_buf_1_V_addr_4_reg_2490_pp1_iter1_reg  |  10|   0|   10|          0|
    |acc_buf_1_V_load_2_reg_2714                |  44|   0|   44|          0|
    |add_ln203_105_reg_2463                     |  11|   0|   11|          0|
    |add_ln203_108_reg_2479                     |  11|   0|   11|          0|
    |add_ln203_111_reg_2517                     |  11|   0|   11|          0|
    |add_ln203_113_reg_2807                     |  13|   0|   13|          0|
    |add_ln39_reg_2337                          |  10|   0|   10|          0|
    |add_ln47_1_reg_2322                        |   5|   0|    5|          0|
    |add_ln47_3_reg_2417                        |   5|   0|    5|          0|
    |add_ln48_1_reg_2439                        |   5|   0|    5|          0|
    |add_ln48_reg_2373                          |   6|   0|    6|          0|
    |add_ln703_4_reg_2774                       |  44|   0|   44|          0|
    |add_ln703_reg_2769                         |  44|   0|   44|          0|
    |ap_CS_fsm                                  |  14|   0|   14|          0|
    |ap_done_reg                                |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0                    |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                    |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                    |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                    |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2                    |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                    |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                    |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                    |   1|   0|    1|          0|
    |c11_0_reg_699                              |   5|   0|    5|          0|
    |c9_0_0_reg_665                             |   5|   0|    5|          0|
    |c_0_reg_631                                |   5|   0|    5|          0|
    |icmp_ln30_reg_2116                         |   1|   0|    1|          0|
    |icmp_ln39_reg_2333                         |   1|   0|    1|          0|
    |icmp_ln40_reg_2342                         |   1|   0|    1|          0|
    |icmp_ln49_2_reg_2506                       |   1|   0|    1|          0|
    |icmp_ln49_reg_2328                         |   1|   0|    1|          0|
    |icmp_ln66_reg_2779                         |   1|   0|    1|          0|
    |icmp_ln66_reg_2779_pp2_iter1_reg           |   1|   0|    1|          0|
    |in_V_load_34_reg_2559                      |  44|   0|   44|          0|
    |indvar_flatten11_reg_642                   |  10|   0|   10|          0|
    |indvar_flatten23_reg_677                   |  10|   0|   10|          0|
    |indvar_flatten_reg_609                     |  10|   0|   10|          0|
    |lshr_ln_reg_2063                           |   2|   0|    2|          0|
    |mul_ln1118_101_reg_2579                    |  73|   0|   73|          0|
    |mul_ln1118_102_reg_2584                    |  74|   0|   74|          0|
    |mul_ln1118_103_reg_2617                    |  74|   0|   74|          0|
    |mul_ln1118_104_reg_2627                    |  74|   0|   74|          0|
    |mul_ln1118_105_reg_2637                    |  73|   0|   73|          0|
    |mul_ln1118_106_reg_2642                    |  74|   0|   74|          0|
    |mul_ln1118_107_reg_2669                    |  74|   0|   74|          0|
    |mul_ln1118_108_reg_2679                    |  74|   0|   74|          0|
    |mul_ln1118_109_reg_2689                    |  74|   0|   74|          0|
    |mul_ln1118_110_reg_2694                    |  74|   0|   74|          0|
    |mul_ln1118_111_reg_2719                    |  74|   0|   74|          0|
    |mul_ln1118_112_reg_2729                    |  73|   0|   73|          0|
    |mul_ln1118_113_reg_2739                    |  74|   0|   74|          0|
    |mul_ln1118_114_reg_2744                    |  74|   0|   74|          0|
    |mul_ln1118_115_reg_2749                    |  74|   0|   74|          0|
    |mul_ln1118_116_reg_2759                    |  73|   0|   73|          0|
    |ofm_0_reg_597                              |   3|   0|    3|          0|
    |r10_0_reg_688                              |   5|   0|    5|          0|
    |r8_0_0_reg_653                             |   5|   0|    5|          0|
    |r_0_reg_620                                |   5|   0|    5|          0|
    |select_ln33_1_reg_2130                     |   5|   0|    5|          0|
    |select_ln33_reg_2125                       |   5|   0|    5|          0|
    |select_ln39_2_reg_2406                     |   5|   0|    5|          0|
    |select_ln39_3_reg_2350                     |   6|   0|    6|          0|
    |select_ln39_4_reg_2357                     |   1|   0|    1|          0|
    |select_ln39_5_reg_2456                     |   1|   0|    1|          0|
    |select_ln39_reg_2363                       |   5|   0|    5|          0|
    |select_ln49_1_reg_2433                     |  44|   0|   44|          0|
    |select_ln49_2_reg_2522                     |  44|   0|   44|          0|
    |select_ln49_3_reg_2527                     |  44|   0|   44|          0|
    |select_ln49_4_reg_2564                     |  44|   0|   44|          0|
    |select_ln49_5_reg_2606                     |  44|   0|   44|          0|
    |select_ln49_6_reg_2612                     |  44|   0|   44|          0|
    |select_ln49_7_reg_2663                     |  44|   0|   44|          0|
    |select_ln49_reg_2428                       |  44|   0|   44|          0|
    |select_ln69_1_reg_2794                     |   5|   0|    5|          0|
    |select_ln69_reg_2788                       |   5|   0|    5|          0|
    |sext_ln1118_10_reg_2297                    |  73|   0|   73|          0|
    |sext_ln1118_11_reg_2317                    |  73|   0|   73|          0|
    |sext_ln1118_2_reg_2237                     |  73|   0|   73|          0|
    |sext_ln1118_3_reg_2242                     |  73|   0|   73|          0|
    |sext_ln1118_4_reg_2247                     |  74|   0|   74|          0|
    |sext_ln1118_5_reg_2252                     |  74|   0|   74|          0|
    |sext_ln1118_6_reg_2257                     |  74|   0|   74|          0|
    |sext_ln1118_7_reg_2267                     |  74|   0|   74|          0|
    |sext_ln1118_8_reg_2277                     |  74|   0|   74|          0|
    |sext_ln1118_9_reg_2287                     |  74|   0|   74|          0|
    |sext_ln1118_reg_2232                       |  73|   0|   73|          0|
    |sext_ln203_10_reg_2384                     |  11|   0|   11|          0|
    |sext_ln203_reg_2101                        |   7|   0|    9|          2|
    |sext_ln708_reg_2106                        |  44|   0|   44|          0|
    |sub_ln203_10_reg_2368                      |   9|   0|   11|          2|
    |sub_ln203_9_reg_2411                       |   9|   0|   11|          2|
    |tmp_144_reg_2378                           |   1|   0|    1|          0|
    |tmp_148_reg_2622                           |  44|   0|   44|          0|
    |tmp_149_reg_2632                           |  44|   0|   44|          0|
    |tmp_152_reg_2674                           |  44|   0|   44|          0|
    |tmp_153_reg_2684                           |  44|   0|   44|          0|
    |tmp_156_reg_2724                           |  44|   0|   44|          0|
    |tmp_157_reg_2734                           |  44|   0|   44|          0|
    |tmp_160_reg_2754                           |  44|   0|   44|          0|
    |tmp_161_reg_2764                           |  44|   0|   44|          0|
    |trunc_ln708_25_reg_2574                    |  43|   0|   43|          0|
    |trunc_ln708_s_reg_2569                     |  43|   0|   43|          0|
    |zext_ln1118_2_reg_2272                     |  30|   0|   74|         44|
    |zext_ln1118_3_reg_2282                     |  30|   0|   74|         44|
    |zext_ln1118_4_reg_2292                     |  30|   0|   74|         44|
    |zext_ln1118_5_reg_2302                     |  30|   0|   74|         44|
    |zext_ln1118_6_reg_2307                     |  30|   0|   74|         44|
    |zext_ln1118_7_reg_2312                     |  30|   0|   74|         44|
    |zext_ln1118_reg_2262                       |  29|   0|   73|         44|
    |zext_ln1265_reg_2069                       |   2|   0|   64|         62|
    |zext_ln203_150_reg_2395                    |   5|   0|   11|          6|
    |zext_ln203_153_reg_2445                    |   5|   0|   11|          6|
    |zext_ln708_reg_2111                        |  19|   0|   44|         25|
    |icmp_ln39_reg_2333                         |  64|  32|    1|          0|
    +-------------------------------------------+----+----+-----+-----------+
    |Total                                      |3634|  32| 3984|        413|
    +-------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_start             |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_done              | out |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_continue          |  in |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_idle              | out |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|ap_ready             | out |    1| ap_ctrl_hs |   conv2d_C1  | return value |
|in_V_address0        | out |   10|  ap_memory |     in_V     |     array    |
|in_V_ce0             | out |    1|  ap_memory |     in_V     |     array    |
|in_V_q0              |  in |   44|  ap_memory |     in_V     |     array    |
|in_V_address1        | out |   10|  ap_memory |     in_V     |     array    |
|in_V_ce1             | out |    1|  ap_memory |     in_V     |     array    |
|in_V_q1              |  in |   44|  ap_memory |     in_V     |     array    |
|out_c1_0_V_address0  | out |   12|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_0_V_ce0       | out |    1|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_0_V_we0       | out |    1|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_0_V_d0        | out |   44|  ap_memory |  out_c1_0_V  |     array    |
|out_c1_1_V_address0  | out |   12|  ap_memory |  out_c1_1_V  |     array    |
|out_c1_1_V_ce0       | out |    1|  ap_memory |  out_c1_1_V  |     array    |
|out_c1_1_V_we0       | out |    1|  ap_memory |  out_c1_1_V  |     array    |
|out_c1_1_V_d0        | out |   44|  ap_memory |  out_c1_1_V  |     array    |
+---------------------+-----+-----+------------+--------------+--------------+

