headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
SoC設計期間を「10分未満」に短縮　インドRISC-V新興（EE Times Japan）,https://news.yahoo.co.jp/articles/496799d9b292634310d0c3e5c989af663429f53c,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250702-00000024-it_eetimes-000-1-view.jpg?exp=10800,2025-07-02T14:30:12+09:00,2025-07-02T14:30:12+09:00,EE Times Japan,it_eetimes,EE Times Japan,4189,"InCoreのテストチップ［クリックで拡大］出所：InCore Semiconductors
インドのファブレス新興企業InCore Semiconductors（以下、InCore）が、SoC（System on Chip）設計プラットフォーム「SoC Generator」を発表した。この自動化ツールは、従来数カ月かかるコンセプトからFPGA検証までのSoC設計に要する時間を、10分未満に短縮するという。
InCoreのテストチップのブロック図［クリックで拡大］出所：InCore Semiconductors
同社によるとこのプラットフォームは、レジスタ転送レベル（RTL）の自動生成やIP（Intellectual Property）統合、インターコネクトファブリックの構築、実行可能なソフトウェアスタックの構成、必要な全てのドキュメントの作成などをワンクリックで行えるという。同社はこうした機能を実証すべく、TSMCの40nmノードで製造されたテストチップを使用して検証を行った。このチップは、6個のヘテロジニアスRISC-Vコアと、カスタムNoC（Network-on-Chip）、リアルタイムOSを搭載するという。

　通常のシリコン設計では、チップアーキテクチャに対する信頼を得られるタイミングは、開発開始から数カ月後、チームがFPGA上で実際にソフトウェアを起動できた時だ。設計者はそのために仕様の定義やIPの調達／統合、インターコネクトの構築、検証スイートの作成、ソフトウェアスタックの準備など、連続した長いプロセスを経なければならない。その各段階は、それぞれ異なるチームがサイロ化された状態で対応する場合が多く、引き継ぎや繰り返し作業のために、安定したRTL実現への道のりが遅くなるのだ。

　複雑さが中程度の組み込みSoCの場合でさえ、このフロントエンドの工程には4～6カ月間を要する。その時間の多くはイノベーションに費やされるのではなく、統合やツールの問題を何度も繰り返し解決するために費やされるのだ。米国EE TimesがInCoreのCTO（最高技術責任者）であり共同創設者であるNeel Gala氏に行ったインタビューによると、InCoreでは40人のエンジニアチームがこうした問題に取り組んでいるという。拠点はインド チェンナイにあるIndian Institute of Technology（IIT） Madras Research Parkとベンガルールのオフィスに分かれている。

　Gala氏は「SoCの開発チームは1つの仕様とAPIを通じて、RTLの自動生成や、IP接続、ソフトウェアスタックの構成、すぐに実行可能なFPGA出力の生成などを即座に実行できる。これは単にスピードだけの問題ではない。冗長な作業を削減し、再利用を増加させ、これまで設計や検証、ソフトウェアとばらばらだったチームを密接に連携させるということだ」と述べている。
「100万回同じ出力を得る」　再現性が強み
InCoreにとって、このような取り組みを立ち上げる際に最も難しかったのが、社内のプロトタイプをエコシステムツールに変換することだったという。同氏は「自社独自のデモを作製するのは容易だったが、全てのサードパーティー製IPをプラグインできるようにAPIをリファクタリングするのは大変な作業だった」と述べる。

　生成AIベースの設計ツールとの比較に対してInCoreのチームが即座に明示したのは「SoC Generatorは確率論的なAIモデルをベースとして構築されたものではない」という点だ。重要な差別化要因は再現性だという。

　Gala氏は「半導体設計において、再現性は譲れない部分だ。同じ設計フローを100万回実行した場合、毎回同じアウトプットを得られなければならない。生成AIは、単純にそのようなレベルの保証を提供できないのだ」と述べる。

　生成AIはクリエイティブな概念を生み出すには理想的だが、一貫性のない、あるいは幻覚のような結果を出力することがある。しかし、半導体設計には正確さが不可欠だ。ミスが生じるとテープアウトの失敗で数百万米ドル規模の損失を出しかねない。

　「だから私たちは、生成AIをツールの中心に組み込まなかった。しかし、ユーザーが迅速にアイデアや構成の概略を練り、SoC Generatorがそれをもとに決定論的に構築できるようサポートする上では価値があると考えている」（Gala氏）
将来的にはHPCや自動車もターゲットに
同社がターゲットに定めているのは、Armからの移行を検討するスタートアップや、それに続く第2波のユーザーだという。InCoreのCMO（最高マーケティング責任者）であるDeepak Sahoo氏は「柔軟なライセンス供与が可能なので、スタートアップ向けにはプロジェクトごとの従量課金制を、大規模な企業にはサイトのサブスクリプションを提供する。IPバンドル（InCoreのCPU／NoC／セキュリティブロック）は、オプションのアドオンであり、ロックインすることはない」と付け加えた。

　InCoreは、SynopsysやCadence、Siemensからの移行についてはコメントを拒否している。

　Gala氏は「このような巨大企業は、『RTL-to-GDSII』で優位性を確立している。私たちは、『YAML-to-RTL』に対応する。顧客がDesignWareやArmのペリフェラルを保有している場合、私たちのジェネレーターはそれをローカルIPとうまく調和させることができる」と述べる。

　また同氏は「Arm／DesignWareフローと既に深く関わっている欧米の開発チームにとって魅力的なのは、ツールをつなぎ合わせる必要なくRISC-Vハードウェアやソフトウェア、FPGA画像を評価できる『ワンストップショップ』であるという点だ」とする。

　InCoreのプラットフォームの主な差別化要因は、NoCが完全に構成可能であり、コアのクラスタリングやペリフェラルの隔離、ドメイン間のトラフィックバランシングなど、インターコネクトを電力や面積、帯域幅などのニーズに合わせられるという点だ。InCoreのNoCアプローチは、設計者を固定されたトポロジーに縛り付けることなく、進化するチップ要件に対応できるよう設計されている。

　Gala氏は「NoCジェネレータの最初のバージョンは、既に稼働している。またわれわれは、今後18カ月間で多額の投資を行い、低消費電力アイランドから高スループット設計に至るまでの全てをサポートできるよう、アーキテクチャの柔軟性を高めていく」と述べる。

　「SoC Generatorは、初期段階の実証は組み込みクラスにとどまっているものの、はるかに大規模な設計向けに構築されている。私たちのAPIは、それを駆動するIPが超小型のUARTであろうと2000コアのAIエンジンであろうと関係ない。AI推論やセーフティクリティカルな自動車など、あらゆるものをターゲットにできる。エッジケースを解決するにはもっと実世界でのエンゲージメントが必要になるが、そのためにプラットフォームを再構築する必要はない」（同氏）

　InCoreは、高性能コンピューティング（HPC）への進出には、タイミングと電力を考慮したプリミティブの追加が必要だと予想しているが、それは書き直しではなく「有機的な進化」だとしている。
IPエコシステムの「置き換え」ではなく「加速」へ
InCoreは、世界のIPエコシステムを置き換えるのではなく、加速させることを目指しているという。「誰かが最高のDDR、PCIe、あるいはイーサネットIPを開発するなら、私たちは彼らと競争するのではなく、協力していきたい」（Gala氏）

　InCoreはAPI生成プロセスを自動化し、サードパーティーのIPベンダーと積極的に提携することで長期的な互換性を確保している。IPの合法性とセキュリティはベンダーが保証する。

　「ベンダーのIPが進化しても私たちのプラットフォームとの完全な互換性が維持されるような自動化スクリプトを提供している」とGala氏は述べた。「ベンダーはIPを所有し、私たちはそれがシステムの他の部分と確実に連携できるようにするだけだ。ベンダーは、サブシステムのデモやMPW（マルチプロジェクトウエハー）のテープアウトへの迅速な道筋を手に入れられる」

　RISC-Vソリューションに携わるほとんどの企業は、CPUパイプラインをチューニングするCpdasip、ADCとDACを自動生成するAgile Analog、ターンキーサービスを販売するOpenFiveのように狭い範囲に取り組んでいるが、InCoreのアプローチはより広範囲にわたる。

　「私たちは、あらゆるSoC開発チームが繰り返す単調な作業の80％を解決する。だからエンジニアは差別化につながる20％の作業に集中できる」（Gala氏）

　2024年8月に40nmプロセスの6コアチップで実証されたこのプラットフォームは、2026年初めに予定されている28nmプロセス／マルチコアのテープアウトに向けて準備を進めている。InCoreのロードマップにはチップレットと2.5次元（2.5D）／3次元（3D）トポロジーが含まれている。

　InCoreはEDA企業かIP企業かと問うと、Gala氏は「Synopsysはどちらか一方なのだろうか。私たちはRISC-Vソリューション企業だ。コア、NoC、サブシステム、そしてそれらをつなぐツールを提供している」と笑って答えた。

　InCoreの「数分でFPGAを設計する」という決定論的な約束が、より大きなチップや高度なノードにまで拡張されれば、新興企業と既存企業の両方が既存のEDAスタックやIPライブラリを放棄することなく、アイデアからシリコンに至るまでの新しい高速レーンを構築できる可能性がある。

※米国EE Timesの記事を翻訳／編集したものです。
EE Times Japan",[],[]
