module test(
    input wire [1:0] a,
    input wire b,
    output wire c
);
endmodule