<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tftg256-1" LaunchTime="1649907682">
  <File Type="VDS-TIMING-PB" Name="au_top_0_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="au_top_0_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="au_top_0.dcp"/>
  <File Type="REPORTS-TCL" Name="au_top_0_reports.tcl"/>
  <File Type="PA-TCL" Name="au_top_0.tcl"/>
  <File Type="RDS-RDS" Name="au_top_0.vds"/>
  <File Type="RDS-PROPCONSTRS" Name="au_top_0_drc_synth.rpt"/>
  <File Type="RDS-UTIL" Name="au_top_0_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="au_top_0_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/add_sub_16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/add_sub_16.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_2_debug_8.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_2_debug_8.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/async_fifo_14.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/async_fifo_14.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/au_debugger_6.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/au_debugger_6.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/beta_1_debug_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/beta_1_debug_4.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/boolean_18.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/boolean_18.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/button_conditioner_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/button_conditioner_2.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/circle_clock_4_debug_12.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/circle_clock_4_debug_12.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/compare_17.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/compare_17.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_11.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_11.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_23.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_23.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_24.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_24.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/custom_seven_seg_5.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/custom_seven_seg_5.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/edge_detector_3.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/edge_detector_3.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/full_adder_28.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/full_adder_28.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/game_CU_3_debug_9.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/game_CU_3_debug_9.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/multi_seven_seg_13.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/multi_seven_seg_13.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/multiplier_20.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/multiplier_20.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mux_2_21.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mux_2_21.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mux_4_22.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mux_4_22.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/not_decoder_26.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/not_decoder_26.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pipeline_7.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pipeline_7.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/regfile_10.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/regfile_10.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/reset_conditioner_1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/reset_conditioner_1.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/seven_seg_25.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/seven_seg_25.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/shifter_19.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/shifter_19.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/simple_dual_ram_15.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/simple_dual_ram_15.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/simple_dual_ram_27.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/simple_dual_ram_27.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/sixteen_bit_shiftleft_29.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/sixteen_bit_shiftleft_29.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/sixteen_bit_shiftright_30.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/sixteen_bit_shiftright_30.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/sixteen_bit_sra_31.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/sixteen_bit_sra_31.v"/>
        <Attr Name="ImportTime" Val="1649907673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/au_top_0_debug_0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/au_top_0_debug_0.v"/>
        <Attr Name="ImportTime" Val="1649907672"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="au_top_0"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../../../constraint/newau.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../constraint/custom.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
