# CH05. CPU 설계 기법
## 스레드
실행 흐름의 단위
- 하드웨어적 스레드 : 하나의 코어가 동시에 처리하는 명령어 단위, 논리 스레드
- 소프트웨어적 스레드 : 하나의 프로그램에서 독립적으로 실행되는 단위
- 멀티스레드 프로세서 : 여러 개의 레지스터로 다수의 명령을 동시에 처리, 설계 난이도 

## 명령어 병렬 처리 기법
- 명령어 파이프라인 : 명령어를 파이프라인에 넣고 동시에 처리하는 기법
- 명령어의 처리과정
1. fetch
2. decode
3. execute
4. write

- 파이프라인 위험
  - 데이터 위험 : 의존적인 두 명령어의 동시 실행
  - 제어 위험 : 프로그램 카운터의 갑작스러운 변화-> 분기예측으로 위험을 감소
  - 구조적 위험 : 자원 위험, 서로 다른 명령어가 동시에 장치에 접근

### 슈퍼스칼라
CPU 내부에 여러 개의 파이프라인을 포함한 구조

## CISC / RISC
ISA : CPU가 이해할 수 있는 명령어들의 모음
- CISC : 가변 길이 명령어
  - 적은 수의 명령어로도 프로그램 실행 가능
  - 메모리 절약
  - 복잡하고 클럭 주기가 많이 필요함 -> 고비용
  - 명령어의 규격화가 어려움 -> 파이프라인 어려움
  - 복잡한 명령어의 사용 빈도가 낮음

- RISC : 고정 길이 명령어
  - 파이프라인 최적화
  - 하나의 명령어가 1클럭 내외로 실행됨
  - 메모리 접근 -> load/store 2개로 제한됨
  