![Risc-V_Wh](https://user-images.githubusercontent.com/107667180/174465164-17c4fbd2-0d7e-44c0-b095-8b68d4964870.png)
# 
<h1 align="center">Desenvolvimento e Validação de um Processador
RISC-V</h1>

## Introdução

   O objetivo deste repositório é organizar os arquivos criados no desenvolvimento e validação de um um processador RISC-V para o meu trabalho de conclusão de curso de engenharia elétrica pela Universidade Federal da Bahia. Os arquivos aqui presente podem ser de grande utilidade para estudantes e proficionais que desejam aprender mais sobre a arquitetura RISC-V.






## Descrição do Projeto

O trabalho consiste no desenvolvimento e validação de uma CPU, envolvendo a
concepção do RTL descrito na linguagem de descrição de hardware SystemVerilog.


## RTL Processador

O RTL do processador esta dividido em blocos que, ao conectados, constituem o processador RISC-V. Os arquivos estão disponíveis na pasta "parts", em linguagem SystemVerilog.



## Resultados

A simulação foi realizada com o software questaSIM da Mentor Graphics®. Os resultados são disponibilizados na pasta "resultados" com arquivos escritos na linguagem SystemVerilog.



