# **Infraestrutura de Hardware - Projeto RISC-V Pipeline ğŸš€**

Este repositÃ³rio contÃ©m os arquivos do projeto da disciplina Infraestrutura de Hardware (IF674) do CIn-UFPE. O objetivo do projeto Ã© implementar instruÃ§Ãµes em um processador RISC-V usando SystemVerilog.

## **ğŸ“ Estrutura do RepositÃ³rio**
O repositÃ³rio estÃ¡ organizado da seguinte forma:
- [`design`](/design): ContÃ©m o cÃ³digo-fonte do projeto do processador RISC-V.
- [`sim`](/sim): ContÃ©m exemplos de arquivos de simulaÃ§Ã£o e seus resultados esperados.
- [`verif`](/verif): ContÃ©m os arquivos de testbench e as instruÃ§Ãµes de como testar o projeto.

## ğŸ“ **InstruÃ§Ãµes RV32I**
| #  | InstruÃ§Ã£o | Implementada | Testada | Funcionando |
|----|-----------|:------------:|:-------:|:-----------:|
| 1  | `LUI`     |     âœ…      |    âœ…   |     âœ…     |
| 2  | `AUPIC`   |     âœ…      |    âœ…   |     âœ…     |
| 3  | `JAL`     |     âœ…      |    âœ…   |     âœ…     |
| 4  | `JALR`    |     âœ…      |    âœ…   |     âœ…     |
| 5  | `BEQ`     |     âœ…      |    âœ…   |     âœ…     |
| 1  | `BNE`     |     âœ…      |    âœ…   |     âœ…     |
| 2  | `BLT`     |     âœ…      |    âœ…   |     âœ…     |
| 3  | `BGE`     |     âœ…      |    âœ…   |     âœ…     |
| 4  | `BLTU`    |     âœ…      |    âœ…   |     âœ…     |
| 5  | `BGEU`    |     âœ…      |    âœ…   |     âœ…     |
| 6  | `LB`      |     âœ…      |    âœ…   |     âœ…     |
| 7  | `LH`      |     âœ…      |    âœ…   |     âœ…     |
| 8  | `LW`      |     âœ…      |    âœ…   |     âœ…     |
| 9  | `LBU`     |     âœ…      |    âœ…   |     âœ…     |
| 10 | `LHU`     |     âœ…      |    âœ…   |     âœ…     |
| 11 | `SB`      |     âœ…      |    âœ…   |     âœ…     |
| 12 | `SH`      |     âœ…      |    âœ…   |     âœ…     |
| 13 | `SW`      |     âœ…      |    âœ…   |     âœ…     |
| 14 | `ADDI`    |     âœ…      |    âœ…   |     âœ…     |
| 15 | `SLTI`    |     âœ…      |    âœ…   |     âœ…     |
| 16 | `SLTIU`   |     âœ…      |    âœ…   |     âœ…     |
| 17 | `XORI`    |     âœ…      |    âœ…   |     âœ…     |
| 18 | `ORI`     |     âœ…      |    âœ…   |     âœ…     |
| 19 | `ANDI`    |     âœ…      |    âœ…   |     âœ…     |
| 20 | `SLLI`    |     âœ…      |    âœ…   |     âœ…     |
| 21 | `SRLI`    |     âœ…      |    âœ…   |     âœ…     |
| 22 | `SRAI`    |     âœ…      |    âœ…   |     âœ…     |
| 23 | `ADD`     |     âœ…      |    âœ…   |     âœ…     |
| 24 | `SUB`     |     âœ…      |    âœ…   |     âœ…     |
| 25 | `SLL`     |     âœ…      |    âœ…   |     âœ…     |
| 26 | `SLT`     |     âœ…      |    âœ…   |     âœ…     |
| 27 | `SLTU`    |     âœ…      |    âœ…   |     âœ…     |
| 28 | `XOR`     |     âœ…      |    âœ…   |     âœ…     |
| 29 | `SRL`     |     âœ…      |    âœ…   |     âœ…     |
| 30 | `SRA`     |     âœ…      |    âœ…   |     âœ…     |
| 31 | `OR`      |     âœ…      |    âœ…   |     âœ…     |
| 32 | `AND`     |     âœ…      |    âœ…   |     âœ…     |
| 33 | `HALT`    |     âœ…      |    âœ…   |     âœ…     |
