{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port axi_ch0 -pg 1 -lvl 0 -x 0 -y 230 -defaultsOSRD
preplace port axi_ch1 -pg 1 -lvl 0 -x 0 -y 70 -defaultsOSRD
preplace port axi_ch2 -pg 1 -lvl 0 -x 0 -y 780 -defaultsOSRD
preplace port axi_ch3 -pg 1 -lvl 0 -x 0 -y 940 -defaultsOSRD
preplace port axi_del_0 -pg 1 -lvl 0 -x 0 -y 300 -defaultsOSRD
preplace port axi_del_1 -pg 1 -lvl 0 -x 0 -y 480 -defaultsOSRD
preplace port axi_util -pg 1 -lvl 0 -x 0 -y 670 -defaultsOSRD
preplace port MCLK -pg 1 -lvl 0 -x 0 -y 410 -defaultsOSRD
preplace port SELF_DIS -pg 1 -lvl 5 -x 1420 -y 600 -defaultsOSRD
preplace port CH0_OUT -pg 1 -lvl 5 -x 1420 -y 380 -defaultsOSRD
preplace port CH1_OUT -pg 1 -lvl 5 -x 1420 -y 200 -defaultsOSRD
preplace port CH2_OUT -pg 1 -lvl 5 -x 1420 -y 880 -defaultsOSRD
preplace port CH3_OUT -pg 1 -lvl 5 -x 1420 -y 700 -defaultsOSRD
preplace port axi_aclk -pg 1 -lvl 0 -x 0 -y 500 -defaultsOSRD
preplace port axi_arstn -pg 1 -lvl 0 -x 0 -y 520 -defaultsOSRD
preplace portBus temp -pg 1 -lvl 5 -x 1420 -y 250 -defaultsOSRD
preplace portBus temp2 -pg 1 -lvl 5 -x 1420 -y 320 -defaultsOSRD
preplace inst GEN_CORE_0 -pg 1 -lvl 4 -x 1240 -y 380 -defaultsOSRD
preplace inst GEN_CORE_1 -pg 1 -lvl 4 -x 1240 -y 200 -defaultsOSRD
preplace inst GEN_CORE_2 -pg 1 -lvl 4 -x 1240 -y 880 -defaultsOSRD
preplace inst GEN_CORE_3 -pg 1 -lvl 4 -x 1240 -y 700 -defaultsOSRD
preplace inst cust_slice_0 -pg 1 -lvl 3 -x 860 -y 470 -defaultsOSRD
preplace inst axi_gpio_ch0 -pg 1 -lvl 2 -x 530 -y 250 -defaultsOSRD
preplace inst axi_gpio_ch1 -pg 1 -lvl 2 -x 530 -y 90 -defaultsOSRD
preplace inst axi_gpio_ch2 -pg 1 -lvl 2 -x 530 -y 800 -defaultsOSRD
preplace inst axi_gpio_ch3 -pg 1 -lvl 2 -x 530 -y 960 -defaultsOSRD
preplace inst axi_delay_0 -pg 1 -lvl 1 -x 170 -y 320 -defaultsOSRD
preplace inst axi_delay_1 -pg 1 -lvl 1 -x 170 -y 500 -defaultsOSRD
preplace inst axi_util_0 -pg 1 -lvl 1 -x 170 -y 690 -defaultsOSRD
preplace inst L_META_H_0 -pg 1 -lvl 3 -x 860 -y 140 -defaultsOSRD
preplace inst L_META_H_1 -pg 1 -lvl 3 -x 860 -y 280 -defaultsOSRD
preplace inst L_META_H_2 -pg 1 -lvl 3 -x 860 -y 870 -defaultsOSRD
preplace inst L_META_H_3 -pg 1 -lvl 3 -x 860 -y 730 -defaultsOSRD
preplace inst CHANNEL_CONTROLLER_0 -pg 1 -lvl 2 -x 530 -y 480 -defaultsOSRD
preplace netloc CHANNEL_CONTROLLER_0_RSTn_O 1 2 1 N 460
preplace netloc CHANNEL_CONTROLLER_0_CH_EN_O 1 2 1 N 480
preplace netloc cust_slice_0_OP00 1 3 1 N 400
preplace netloc cust_slice_0_OP01 1 3 1 1040 220n
preplace netloc cust_slice_0_OP02 1 3 1 1040 440n
preplace netloc cust_slice_0_OP03 1 3 1 1050 460n
preplace netloc cust_slice_0_OP10 1 3 1 1070 420n
preplace netloc cust_slice_0_OP11 1 3 1 1060 240n
preplace netloc cust_slice_0_OP12 1 3 1 1000 520n
preplace netloc cust_slice_0_OP13 1 3 1 1030 540n
preplace netloc CHANNEL_CONTROLLER_0_S_DIS_IND 1 2 3 680J 50 NJ 50 1390J
preplace netloc GEN_CORE_0_GEN_OUT 1 4 1 NJ 380
preplace netloc GEN_CORE_1_GEN_OUT 1 4 1 NJ 200
preplace netloc GEN_CORE_2_GEN_OUT 1 4 1 NJ 880
preplace netloc GEN_CORE_3_GEN_OUT 1 4 1 NJ 700
preplace netloc MCLK_1 1 0 4 NJ 410 360 360 700 60 1080
preplace netloc axi_delay_0_gpio_io_o 1 1 1 350 310n
preplace netloc axi_delay_0_gpio2_io_o 1 1 1 310 350n
preplace netloc axi_delay_1_gpio_io_o 1 1 1 310 490n
preplace netloc axi_delay_1_gpio2_io_o 1 1 1 360 520n
preplace netloc axi_util_0_gpio_io_o 1 1 1 340 440n
preplace netloc axi_util_0_gpio2_io_o 1 1 1 360 540n
preplace netloc Net 1 0 2 20 210 320
preplace netloc Net1 1 0 2 30 220 330
preplace netloc L_META_H_0_DATA0_O 1 3 2 1100 100 1380
preplace netloc L_META_H_0_DATA1_O 1 3 1 1090 150n
preplace netloc axi_gpio_ch1_gpio2_io_o 1 2 1 690 120n
preplace netloc axi_gpio_ch1_gpio_io_o 1 2 1 720 80n
preplace netloc axi_gpio_ch0_gpio_io_o 1 2 1 690 240n
preplace netloc axi_gpio_ch0_gpio2_io_o 1 2 1 N 280
preplace netloc L_META_H_1_DATA0_O 1 3 2 1100 480 1400
preplace netloc L_META_H_1_DATA1_O 1 3 1 1090 290n
preplace netloc axi_gpio_ch3_gpio_io_o 1 2 1 710 850n
preplace netloc axi_gpio_ch3_gpio2_io_o 1 2 1 720 870n
preplace netloc L_META_H_2_DATA0_O 1 3 1 N 860
preplace netloc L_META_H_2_DATA1_O 1 3 1 N 880
preplace netloc axi_gpio_ch2_gpio_io_o 1 2 1 680 710n
preplace netloc axi_gpio_ch2_gpio2_io_o 1 2 1 690 730n
preplace netloc L_META_H_3_DATA0_O 1 3 1 1010 680n
preplace netloc L_META_H_3_DATA1_O 1 3 1 1020 700n
preplace netloc axi_ch0_1 1 0 2 NJ 230 NJ
preplace netloc axi_ch1_1 1 0 2 NJ 70 NJ
preplace netloc axi_ch2_1 1 0 2 NJ 780 NJ
preplace netloc axi_ch3_1 1 0 2 NJ 940 NJ
preplace netloc axi_del_0_1 1 0 1 NJ 300
preplace netloc axi_del_1_1 1 0 1 NJ 480
preplace netloc axi_util_1 1 0 1 NJ 670
levelinfo -pg 1 0 170 530 860 1240 1420
pagesize -pg 1 -db -bbox -sgen -110 -20 1550 1050
"
}

