+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                  ;
+------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; TLE|FU                 ; 49    ; 0              ; 3            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|Branch_Pred        ; 24    ; 1              ; 1            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|WBstage            ; 78    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|MEMWB              ; 79    ; 77             ; 0            ; 77             ; 77     ; 77              ; 77            ; 77              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|MEMstage|DM        ; 34    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|MEMstage           ; 79    ; 78             ; 0            ; 78             ; 77     ; 78              ; 78            ; 78              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|EXEMEM             ; 79    ; 77             ; 0            ; 77             ; 77     ; 77              ; 77            ; 77              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|EXstage|ALU_EX     ; 35    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|EXstage            ; 148   ; 95             ; 0            ; 95             ; 96     ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|RREXE              ; 129   ; 147            ; 0            ; 147            ; 127    ; 147             ; 147           ; 147             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|RRstage|RegFile|m1 ; 131   ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|RRstage|RegFile|m0 ; 131   ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|RRstage|RegFile    ; 27    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|RRstage            ; 132   ; 127            ; 3            ; 127            ; 127    ; 127             ; 127           ; 127             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|IDRR               ; 100   ; 98             ; 0            ; 98             ; 98     ; 98              ; 98            ; 98              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|IDstage            ; 49    ; 98             ; 0            ; 98             ; 98     ; 98              ; 98            ; 98              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|IFID               ; 50    ; 48             ; 0            ; 48             ; 48     ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|IFstage|IM         ; 16    ; 0              ; 6            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE|IFstage            ; 51    ; 26             ; 0            ; 26             ; 48     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLE                    ; 1     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
