TimeQuest Timing Analyzer report for dds_gen
Sat Jan 07 18:59:08 2017
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Signal Integrity Metrics (Slow 1200mv 0c Model)
 58. Signal Integrity Metrics (Slow 1200mv 85c Model)
 59. Signal Integrity Metrics (Fast 1200mv 0c Model)
 60. Setup Transfers
 61. Hold Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; dds_gen                                           ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE10E22C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; dds_gen.sdc   ; OK     ; Sat Jan 07 18:59:06 2017 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; clk                                                    ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { clk }                                                    ;
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk    ; gen_100MHz|altpll_component|auto_generated|pll1|inclk[0] ; { gen_100MHz|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                           ;
+------------+-----------------+--------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note ;
+------------+-----------------+--------------------------------------------------------+------+
; 136.24 MHz ; 136.24 MHz      ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                            ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 2.660 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                             ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.509 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 4.718 ; 0.000         ;
; clk                                                    ; 9.872 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 2.660 ; gate_buff1[1] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.090     ; 7.251      ;
; 2.695 ; gate_buff1[1] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.218      ;
; 2.695 ; gate_buff1[1] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.218      ;
; 2.695 ; gate_buff1[1] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.218      ;
; 2.695 ; gate_buff1[1] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.218      ;
; 2.695 ; gate_buff1[1] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.218      ;
; 2.695 ; gate_buff1[1] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.218      ;
; 3.027 ; gate_buff1[1] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.027 ; gate_buff1[1] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.027 ; gate_buff1[1] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.027 ; gate_buff1[1] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.027 ; gate_buff1[1] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.027 ; gate_buff1[1] ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.027 ; gate_buff1[1] ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.027 ; gate_buff1[1] ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.860      ;
; 3.034 ; gate_buff1[0] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.090     ; 6.877      ;
; 3.051 ; delay_cnt[13] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 6.874      ;
; 3.064 ; delay_cnt[7]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 6.861      ;
; 3.069 ; gate_buff1[0] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 6.844      ;
; 3.069 ; gate_buff1[0] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 6.844      ;
; 3.069 ; gate_buff1[0] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 6.844      ;
; 3.069 ; gate_buff1[0] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 6.844      ;
; 3.069 ; gate_buff1[0] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 6.844      ;
; 3.069 ; gate_buff1[0] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 6.844      ;
; 3.086 ; delay_cnt[13] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.841      ;
; 3.086 ; delay_cnt[13] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.841      ;
; 3.086 ; delay_cnt[13] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.841      ;
; 3.086 ; delay_cnt[13] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.841      ;
; 3.086 ; delay_cnt[13] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.841      ;
; 3.086 ; delay_cnt[13] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.841      ;
; 3.099 ; delay_cnt[7]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.828      ;
; 3.099 ; delay_cnt[7]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.828      ;
; 3.099 ; delay_cnt[7]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.828      ;
; 3.099 ; delay_cnt[7]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.828      ;
; 3.099 ; delay_cnt[7]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.828      ;
; 3.099 ; delay_cnt[7]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.828      ;
; 3.160 ; delay_cnt[4]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 6.765      ;
; 3.168 ; delay_cnt[19] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 6.774      ;
; 3.195 ; delay_cnt[4]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.732      ;
; 3.195 ; delay_cnt[4]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.732      ;
; 3.195 ; delay_cnt[4]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.732      ;
; 3.195 ; delay_cnt[4]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.732      ;
; 3.195 ; delay_cnt[4]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.732      ;
; 3.195 ; delay_cnt[4]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.732      ;
; 3.203 ; delay_cnt[19] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 6.741      ;
; 3.203 ; delay_cnt[19] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 6.741      ;
; 3.203 ; delay_cnt[19] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 6.741      ;
; 3.203 ; delay_cnt[19] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 6.741      ;
; 3.203 ; delay_cnt[19] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 6.741      ;
; 3.203 ; delay_cnt[19] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 6.741      ;
; 3.275 ; delay_cnt[1]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 6.650      ;
; 3.282 ; delay_cnt[2]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 6.643      ;
; 3.304 ; delay_cnt[5]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 6.621      ;
; 3.310 ; delay_cnt[1]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.617      ;
; 3.310 ; delay_cnt[1]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.617      ;
; 3.310 ; delay_cnt[1]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.617      ;
; 3.310 ; delay_cnt[1]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.617      ;
; 3.310 ; delay_cnt[1]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.617      ;
; 3.310 ; delay_cnt[1]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.617      ;
; 3.317 ; delay_cnt[2]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.610      ;
; 3.317 ; delay_cnt[2]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.610      ;
; 3.317 ; delay_cnt[2]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.610      ;
; 3.317 ; delay_cnt[2]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.610      ;
; 3.317 ; delay_cnt[2]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.610      ;
; 3.317 ; delay_cnt[2]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.610      ;
; 3.339 ; delay_cnt[5]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.588      ;
; 3.339 ; delay_cnt[5]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.588      ;
; 3.339 ; delay_cnt[5]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.588      ;
; 3.339 ; delay_cnt[5]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.588      ;
; 3.339 ; delay_cnt[5]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.588      ;
; 3.339 ; delay_cnt[5]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 6.588      ;
; 3.353 ; gate_buff1[1] ; dds_adder[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[29] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.353 ; gate_buff1[1] ; dds_adder[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.112     ; 6.536      ;
; 3.401 ; gate_buff1[0] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.401 ; gate_buff1[0] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.401 ; gate_buff1[0] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.401 ; gate_buff1[0] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.401 ; gate_buff1[0] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.401 ; gate_buff1[0] ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.401 ; gate_buff1[0] ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.401 ; gate_buff1[0] ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.114     ; 6.486      ;
; 3.415 ; delay_cnt[17] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 6.527      ;
; 3.418 ; delay_cnt[13] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.100     ; 6.483      ;
; 3.418 ; delay_cnt[13] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.100     ; 6.483      ;
; 3.418 ; delay_cnt[13] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.100     ; 6.483      ;
; 3.418 ; delay_cnt[13] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.100     ; 6.483      ;
; 3.418 ; delay_cnt[13] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.100     ; 6.483      ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.509 ; dds_adder[31] ; dds_adder[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; gate_buff2[0] ; gate_buff2[1] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.803      ;
; 0.528 ; gate_buff1[0] ; gate_buff1[1] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.822      ;
; 0.736 ; dds_accum[17] ; dds_accum[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; dds_accum[14] ; dds_accum[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; dds_accum[3]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; dds_accum[22] ; dds_accum[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds_accum[18] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds_accum[13] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; dds_accum[12] ; dds_accum[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds_accum[11] ; dds_accum[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds_accum[7]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds_accum[6]  ; dds_accum[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; dds_accum[23] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; dds_accum[19] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.756 ; dds_accum[2]  ; dds_accum[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.049      ;
; 0.760 ; delay_cnt[6]  ; delay_cnt[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; delay_cnt[14] ; delay_cnt[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; delay_cnt[18] ; delay_cnt[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; delay_cnt[16] ; delay_cnt[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; delay_cnt[19] ; delay_cnt[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; dds_adder[7]  ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; dds_accum[28] ; dds_accum[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; dds_accum[30] ; dds_accum[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; delay_cnt[17] ; delay_cnt[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; dds_adder[19] ; dds_adder[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; dds_adder[21] ; dds_adder[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; delay_cnt[9]  ; delay_cnt[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; dds_adder[9]  ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; dds_adder[4]  ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; dds_adder[18] ; dds_adder[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; dds_adder[28] ; dds_adder[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; dds_adder[30] ; dds_adder[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; dds_adder[15] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; dds_accum[27] ; dds_accum[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; dds_accum[29] ; dds_accum[29] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; dds_accum[31] ; dds_accum[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.060      ;
; 0.772 ; dds_adder[31] ; dds_accum[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.082      ;
; 0.787 ; dds_adder[2]  ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.079      ;
; 0.931 ; dds_accum[16] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.224      ;
; 0.932 ; gate_buff2[1] ; gate_buff2[2] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.225      ;
; 0.933 ; dds_accum[5]  ; dds_accum[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.226      ;
; 0.934 ; dds_accum[21] ; dds_accum[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.227      ;
; 0.938 ; dds_accum[15] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.231      ;
; 0.939 ; dds_accum[9]  ; dds_accum[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.232      ;
; 0.941 ; dds_accum[8]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.234      ;
; 0.943 ; dds_accum[20] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.236      ;
; 0.949 ; dds_accum[24] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.950 ; dds_accum[25] ; dds_accum[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.243      ;
; 0.962 ; dds_adder[23] ; dds_adder[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.254      ;
; 0.963 ; dds_adder[5]  ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.255      ;
; 0.966 ; dds_adder[26] ; dds_adder[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.258      ;
; 0.969 ; dds_adder[14] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.261      ;
; 0.990 ; dds_adder[6]  ; dds_accum[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.281      ;
; 0.993 ; dds_adder[11] ; dds_accum[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.284      ;
; 0.995 ; dds_adder[13] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.286      ;
; 1.001 ; dds_adder[3]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.292      ;
; 1.007 ; dds_adder[27] ; dds_accum[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.317      ;
; 1.007 ; dds_adder[25] ; dds_accum[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.317      ;
; 1.009 ; dds_adder[20] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.319      ;
; 1.010 ; dds_adder[22] ; dds_accum[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.320      ;
; 1.015 ; dds_accum[10] ; dds_accum[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.308      ;
; 1.017 ; dds_adder[9]  ; dds_accum[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 1.334      ;
; 1.019 ; dds_adder[16] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.311      ;
; 1.019 ; dds_adder[4]  ; dds_accum[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 1.336      ;
; 1.026 ; dds_adder[25] ; dds_adder[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.318      ;
; 1.027 ; dds_adder[27] ; dds_adder[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.319      ;
; 1.027 ; dds_adder[18] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.337      ;
; 1.031 ; dds_adder[8]  ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.323      ;
; 1.033 ; dds_adder[24] ; dds_adder[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.325      ;
; 1.034 ; dds_adder[22] ; dds_adder[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.326      ;
; 1.034 ; dds_adder[20] ; dds_adder[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.326      ;
; 1.040 ; dds_adder[2]  ; dds_accum[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 1.357      ;
; 1.054 ; dds_adder[8]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 1.371      ;
; 1.056 ; dds_adder[16] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 1.373      ;
; 1.062 ; dds_adder[24] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.372      ;
; 1.068 ; dds_adder[17] ; dds_accum[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.378      ;
; 1.074 ; dds_adder[5]  ; dds_accum[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 1.391      ;
; 1.075 ; dds_adder[7]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 1.392      ;
; 1.077 ; dds_adder[26] ; dds_accum[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.387      ;
; 1.077 ; dds_adder[30] ; dds_accum[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.387      ;
; 1.078 ; dds_adder[28] ; dds_accum[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.388      ;
; 1.082 ; dds_adder[21] ; dds_accum[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.392      ;
; 1.083 ; dds_adder[23] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.393      ;
; 1.088 ; dds_adder[19] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.398      ;
; 1.090 ; dds_accum[17] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; dds_accum[3]  ; dds_accum[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.383      ;
; 1.091 ; dds_accum[13] ; dds_accum[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; dds_accum[7]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; dds_accum[19] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; dds_accum[11] ; dds_accum[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; dds_accum[23] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.099 ; dds_accum[6]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; dds_accum[2]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; dds_accum[12] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; dds_accum[14] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; dds_accum[22] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; dds_accum[18] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.108 ; dds_accum[14] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; dds_accum[2]  ; dds_accum[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[25] ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[26] ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[27] ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[28] ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[29] ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[10] ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[11] ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[12] ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[13] ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[3]  ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[6]  ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[16] ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[17] ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[18] ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[19] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[10] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[11] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[12] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[13] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[14] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[15] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[16] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[2]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[3]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[4]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[5]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[6]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[7]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[8]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[9]  ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[15] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[0] ;
; 4.722 ; 4.942        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[1] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[0]  ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[12] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[13] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[1]  ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[20] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[21] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[22] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[23] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[24] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[2]  ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[30] ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[3]  ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[4]  ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[5]  ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[7]  ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[17] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[18] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[19] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[20] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[21] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[22] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[23] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[24] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[25] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[26] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[27] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[28] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[29] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[30] ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[31] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[17] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[18] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[19] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[20] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[21] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[22] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[23] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[24] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[25] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[26] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[27] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[28] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[29] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[30] ;
; 4.725 ; 4.945        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[31] ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[14] ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[16] ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[2]  ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[4]  ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[5]  ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[7]  ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[8]  ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[9]  ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[2] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[10] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[11] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[14] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[15] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[31] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[6]  ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[8]  ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[9]  ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[0] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[1] ;
; 4.727 ; 4.947        ; 0.220          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[2] ;
; 4.863 ; 5.051        ; 0.188          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[10] ;
; 4.863 ; 5.051        ; 0.188          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[11] ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.872  ; 9.872        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.905  ; 9.905        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.928  ; 9.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.071 ; 10.071       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.095 ; 10.095       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.127 ; 10.127       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.127 ; 10.127       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; key1      ; clk        ; 2.278 ; 2.454 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; 3.207 ; 3.346 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; key1      ; clk        ; -1.570 ; -1.755 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; -2.464 ; -2.613 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 3.081 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 7.474 ; 7.689 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 5.619 ; 5.526 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 5.671 ; 5.567 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 7.474 ; 7.689 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 5.549 ; 5.477 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 5.739 ; 5.629 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 5.690 ; 5.586 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 5.823 ; 5.693 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 5.574 ; 5.482 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 3.029 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 2.582 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 4.934 ; 4.866 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 5.005 ; 4.919 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 5.055 ; 4.957 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 6.843 ; 7.065 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 4.934 ; 4.866 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 5.116 ; 5.012 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 5.069 ; 4.970 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 5.204 ; 5.079 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 4.964 ; 4.876 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 2.533 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                           ;
+-----------+-----------------+--------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                             ; Note ;
+-----------+-----------------+--------------------------------------------------------+------+
; 141.6 MHz ; 141.6 MHz       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                             ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 2.938 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.469 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                               ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 4.717 ; 0.000         ;
; clk                                                    ; 9.870 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 2.938 ; gate_buff1[1] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 6.981      ;
; 2.972 ; gate_buff1[1] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.948      ;
; 2.972 ; gate_buff1[1] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.948      ;
; 2.972 ; gate_buff1[1] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.948      ;
; 2.972 ; gate_buff1[1] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.948      ;
; 2.972 ; gate_buff1[1] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.948      ;
; 2.972 ; gate_buff1[1] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.948      ;
; 3.288 ; gate_buff1[0] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.083     ; 6.631      ;
; 3.301 ; gate_buff1[1] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.301 ; gate_buff1[1] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.301 ; gate_buff1[1] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.301 ; gate_buff1[1] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.301 ; gate_buff1[1] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.301 ; gate_buff1[1] ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.301 ; gate_buff1[1] ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.301 ; gate_buff1[1] ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.596      ;
; 3.322 ; gate_buff1[0] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.598      ;
; 3.322 ; gate_buff1[0] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.598      ;
; 3.322 ; gate_buff1[0] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.598      ;
; 3.322 ; gate_buff1[0] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.598      ;
; 3.322 ; gate_buff1[0] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.598      ;
; 3.322 ; gate_buff1[0] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 6.598      ;
; 3.480 ; delay_cnt[13] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 6.453      ;
; 3.493 ; delay_cnt[7]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 6.440      ;
; 3.514 ; delay_cnt[13] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.420      ;
; 3.514 ; delay_cnt[13] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.420      ;
; 3.514 ; delay_cnt[13] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.420      ;
; 3.514 ; delay_cnt[13] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.420      ;
; 3.514 ; delay_cnt[13] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.420      ;
; 3.514 ; delay_cnt[13] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.420      ;
; 3.527 ; delay_cnt[7]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.407      ;
; 3.527 ; delay_cnt[7]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.407      ;
; 3.527 ; delay_cnt[7]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.407      ;
; 3.527 ; delay_cnt[7]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.407      ;
; 3.527 ; delay_cnt[7]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.407      ;
; 3.527 ; delay_cnt[7]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.407      ;
; 3.577 ; delay_cnt[4]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 6.356      ;
; 3.581 ; delay_cnt[19] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 6.365      ;
; 3.609 ; gate_buff1[1] ; dds_adder[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[29] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.609 ; gate_buff1[1] ; dds_adder[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.104     ; 6.289      ;
; 3.611 ; delay_cnt[4]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.323      ;
; 3.611 ; delay_cnt[4]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.323      ;
; 3.611 ; delay_cnt[4]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.323      ;
; 3.611 ; delay_cnt[4]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.323      ;
; 3.611 ; delay_cnt[4]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.323      ;
; 3.611 ; delay_cnt[4]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.323      ;
; 3.615 ; delay_cnt[19] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.332      ;
; 3.615 ; delay_cnt[19] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.332      ;
; 3.615 ; delay_cnt[19] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.332      ;
; 3.615 ; delay_cnt[19] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.332      ;
; 3.615 ; delay_cnt[19] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.332      ;
; 3.615 ; delay_cnt[19] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.332      ;
; 3.651 ; gate_buff1[0] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.651 ; gate_buff1[0] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.651 ; gate_buff1[0] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.651 ; gate_buff1[0] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.651 ; gate_buff1[0] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.651 ; gate_buff1[0] ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.651 ; gate_buff1[0] ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.651 ; gate_buff1[0] ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.105     ; 6.246      ;
; 3.688 ; delay_cnt[2]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 6.245      ;
; 3.689 ; delay_cnt[1]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 6.244      ;
; 3.699 ; delay_cnt[5]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 6.234      ;
; 3.722 ; delay_cnt[2]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.212      ;
; 3.722 ; delay_cnt[2]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.212      ;
; 3.722 ; delay_cnt[2]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.212      ;
; 3.722 ; delay_cnt[2]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.212      ;
; 3.722 ; delay_cnt[2]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.212      ;
; 3.722 ; delay_cnt[2]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.212      ;
; 3.723 ; delay_cnt[1]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.211      ;
; 3.723 ; delay_cnt[1]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.211      ;
; 3.723 ; delay_cnt[1]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.211      ;
; 3.723 ; delay_cnt[1]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.211      ;
; 3.723 ; delay_cnt[1]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.211      ;
; 3.723 ; delay_cnt[1]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.211      ;
; 3.733 ; delay_cnt[5]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.201      ;
; 3.733 ; delay_cnt[5]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.201      ;
; 3.733 ; delay_cnt[5]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.201      ;
; 3.733 ; delay_cnt[5]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.201      ;
; 3.733 ; delay_cnt[5]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.201      ;
; 3.733 ; delay_cnt[5]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 6.201      ;
; 3.797 ; delay_cnt[17] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 6.149      ;
; 3.831 ; delay_cnt[17] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.116      ;
; 3.831 ; delay_cnt[17] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.116      ;
; 3.831 ; delay_cnt[17] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.116      ;
; 3.831 ; delay_cnt[17] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.116      ;
; 3.831 ; delay_cnt[17] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.055     ; 6.116      ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.469 ; dds_adder[31] ; dds_adder[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.736      ;
; 0.477 ; gate_buff2[0] ; gate_buff2[1] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.745      ;
; 0.493 ; gate_buff1[0] ; gate_buff1[1] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.762      ;
; 0.683 ; dds_accum[14] ; dds_accum[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; dds_accum[22] ; dds_accum[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; dds_accum[18] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds_accum[17] ; dds_accum[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds_accum[12] ; dds_accum[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds_accum[7]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds_accum[6]  ; dds_accum[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds_accum[3]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; dds_accum[23] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds_accum[13] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds_accum[11] ; dds_accum[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.689 ; dds_accum[19] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.704 ; delay_cnt[6]  ; delay_cnt[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; delay_cnt[16] ; delay_cnt[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; delay_cnt[14] ; delay_cnt[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; delay_cnt[19] ; delay_cnt[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; delay_cnt[18] ; delay_cnt[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; dds_adder[7]  ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; dds_accum[28] ; dds_accum[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; dds_accum[30] ; dds_accum[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; dds_adder[4]  ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; dds_accum[2]  ; dds_accum[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; dds_adder[19] ; dds_adder[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; dds_adder[21] ; dds_adder[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; delay_cnt[17] ; delay_cnt[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; dds_adder[9]  ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; dds_adder[28] ; dds_adder[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; dds_adder[30] ; dds_adder[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; delay_cnt[9]  ; delay_cnt[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; dds_adder[18] ; dds_adder[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; dds_adder[15] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; dds_accum[29] ; dds_accum[29] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; dds_accum[27] ; dds_accum[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; dds_accum[31] ; dds_accum[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.981      ;
; 0.718 ; dds_adder[31] ; dds_accum[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.003      ;
; 0.734 ; dds_adder[2]  ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.001      ;
; 0.840 ; dds_accum[20] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.108      ;
; 0.841 ; dds_accum[16] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.109      ;
; 0.845 ; dds_accum[8]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.113      ;
; 0.846 ; dds_accum[15] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.114      ;
; 0.852 ; dds_accum[9]  ; dds_accum[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.120      ;
; 0.852 ; dds_accum[5]  ; dds_accum[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.120      ;
; 0.853 ; dds_accum[21] ; dds_accum[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.121      ;
; 0.856 ; gate_buff2[1] ; gate_buff2[2] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.124      ;
; 0.858 ; dds_accum[24] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.126      ;
; 0.865 ; dds_accum[25] ; dds_accum[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.133      ;
; 0.868 ; dds_adder[23] ; dds_adder[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.875 ; dds_adder[14] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.142      ;
; 0.876 ; dds_adder[6]  ; dds_accum[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.143      ;
; 0.877 ; dds_adder[11] ; dds_accum[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.144      ;
; 0.879 ; dds_adder[13] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.146      ;
; 0.881 ; dds_adder[5]  ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.148      ;
; 0.881 ; dds_adder[26] ; dds_adder[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.148      ;
; 0.886 ; dds_adder[3]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.153      ;
; 0.938 ; dds_adder[22] ; dds_accum[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.223      ;
; 0.944 ; dds_adder[20] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.229      ;
; 0.944 ; dds_adder[25] ; dds_accum[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.229      ;
; 0.946 ; dds_adder[27] ; dds_accum[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.231      ;
; 0.947 ; dds_adder[9]  ; dds_accum[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.237      ;
; 0.948 ; dds_adder[4]  ; dds_accum[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.238      ;
; 0.949 ; dds_adder[2]  ; dds_accum[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.239      ;
; 0.951 ; dds_accum[10] ; dds_accum[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.219      ;
; 0.952 ; dds_adder[25] ; dds_adder[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.219      ;
; 0.953 ; dds_adder[27] ; dds_adder[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.220      ;
; 0.954 ; dds_adder[22] ; dds_adder[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.221      ;
; 0.954 ; dds_adder[20] ; dds_adder[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.221      ;
; 0.955 ; dds_adder[18] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.240      ;
; 0.955 ; dds_adder[8]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.245      ;
; 0.956 ; dds_adder[16] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.223      ;
; 0.958 ; dds_adder[8]  ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.225      ;
; 0.959 ; dds_adder[24] ; dds_adder[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.226      ;
; 0.962 ; dds_adder[24] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.247      ;
; 0.966 ; dds_adder[16] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.256      ;
; 0.972 ; dds_adder[30] ; dds_accum[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.257      ;
; 0.973 ; dds_adder[26] ; dds_accum[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.258      ;
; 0.973 ; dds_adder[5]  ; dds_accum[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.263      ;
; 0.974 ; dds_adder[7]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.264      ;
; 0.974 ; dds_adder[28] ; dds_accum[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.259      ;
; 0.977 ; dds_adder[17] ; dds_accum[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.262      ;
; 0.979 ; dds_adder[21] ; dds_accum[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.264      ;
; 0.980 ; dds_adder[23] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.265      ;
; 0.989 ; dds_adder[19] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.274      ;
; 1.004 ; dds_accum[2]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; dds_accum[6]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; dds_accum[12] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; dds_accum[14] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; dds_accum[18] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; dds_accum[22] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; dds_accum[7]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; dds_accum[23] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.009 ; dds_accum[17] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; dds_accum[3]  ; dds_accum[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.277      ;
; 1.010 ; dds_accum[13] ; dds_accum[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; dds_accum[11] ; dds_accum[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; dds_accum[19] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.278      ;
; 1.019 ; dds_accum[14] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; dds_accum[6]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.287      ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[10] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[11] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[12] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[13] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[14] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[15] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[16] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[2]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[3]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[4]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[5]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[6]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[7]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[8]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[9]  ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[15] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[16] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[17] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[18] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[19] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[0] ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[1] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[17] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[18] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[19] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[20] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[21] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[22] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[23] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[24] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[25] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[26] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[27] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[28] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[29] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[30] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[31] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[10] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[11] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[12] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[13] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[3]  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[6]  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[25] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[26] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[27] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[28] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[29] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[0]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[12] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[13] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[1]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[20] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[21] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[22] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[23] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[24] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[2]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[30] ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[3]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[4]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[5]  ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[7]  ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[10] ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[11] ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[14] ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[15] ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[31] ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[6]  ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[8]  ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[9]  ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[0] ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[1] ;
; 4.720 ; 4.936        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[2] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[14] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[16] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[17] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[18] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[19] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[20] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[21] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[22] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[23] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[24] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[25] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[26] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[27] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[28] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[29] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[2]  ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[30] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[31] ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[4]  ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[5]  ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[7]  ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[8]  ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[9]  ;
; 4.722 ; 4.938        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[2] ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[14] ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[16] ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.870  ; 9.870        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.870  ; 9.870        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.919  ; 9.919        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.936  ; 9.936        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.064 ; 10.064       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.081 ; 10.081       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.129 ; 10.129       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.129 ; 10.129       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; key1      ; clk        ; 1.960 ; 2.214 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; 2.792 ; 3.076 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; key1      ; clk        ; -1.330 ; -1.588 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; -2.131 ; -2.417 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 2.883 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 6.957 ; 6.880 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 5.323 ; 5.042 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 5.376 ; 5.077 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 6.957 ; 6.880 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 5.220 ; 5.034 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 5.416 ; 5.163 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 5.365 ; 5.122 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 5.494 ; 5.219 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 5.239 ; 5.036 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 2.808 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 2.422 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 4.652 ; 4.475 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 4.755 ; 4.487 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 4.806 ; 4.521 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 6.372 ; 6.311 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 4.652 ; 4.475 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 4.840 ; 4.599 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 4.791 ; 4.559 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 4.919 ; 4.655 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 4.674 ; 4.480 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 2.351 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                             ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 6.702 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.198 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                               ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 4.796 ; 0.000         ;
; clk                                                    ; 9.483 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 6.702 ; gate_buff1[1] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.237      ;
; 6.721 ; gate_buff1[1] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.219      ;
; 6.721 ; gate_buff1[1] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.219      ;
; 6.721 ; gate_buff1[1] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.219      ;
; 6.721 ; gate_buff1[1] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.219      ;
; 6.721 ; gate_buff1[1] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.219      ;
; 6.721 ; gate_buff1[1] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.219      ;
; 6.878 ; gate_buff1[1] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.878 ; gate_buff1[1] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.878 ; gate_buff1[1] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.878 ; gate_buff1[1] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.878 ; gate_buff1[1] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.878 ; gate_buff1[1] ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.878 ; gate_buff1[1] ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.878 ; gate_buff1[1] ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 3.049      ;
; 6.911 ; gate_buff1[0] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.028      ;
; 6.930 ; gate_buff1[0] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.010      ;
; 6.930 ; gate_buff1[0] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.010      ;
; 6.930 ; gate_buff1[0] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.010      ;
; 6.930 ; gate_buff1[0] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.010      ;
; 6.930 ; gate_buff1[0] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.010      ;
; 6.930 ; gate_buff1[0] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 3.010      ;
; 6.932 ; delay_cnt[13] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 3.014      ;
; 6.951 ; delay_cnt[13] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.996      ;
; 6.951 ; delay_cnt[13] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.996      ;
; 6.951 ; delay_cnt[13] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.996      ;
; 6.951 ; delay_cnt[13] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.996      ;
; 6.951 ; delay_cnt[13] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.996      ;
; 6.951 ; delay_cnt[13] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.996      ;
; 6.961 ; delay_cnt[7]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.985      ;
; 6.980 ; delay_cnt[7]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.967      ;
; 6.980 ; delay_cnt[7]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.967      ;
; 6.980 ; delay_cnt[7]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.967      ;
; 6.980 ; delay_cnt[7]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.967      ;
; 6.980 ; delay_cnt[7]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.967      ;
; 6.980 ; delay_cnt[7]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.967      ;
; 6.998 ; delay_cnt[4]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.948      ;
; 7.017 ; delay_cnt[4]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.930      ;
; 7.017 ; delay_cnt[4]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.930      ;
; 7.017 ; delay_cnt[4]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.930      ;
; 7.017 ; delay_cnt[4]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.930      ;
; 7.017 ; delay_cnt[4]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.930      ;
; 7.017 ; delay_cnt[4]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.930      ;
; 7.029 ; delay_cnt[19] ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 2.924      ;
; 7.042 ; gate_buff1[1] ; dds_adder[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[29] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.042 ; gate_buff1[1] ; dds_adder[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.887      ;
; 7.048 ; delay_cnt[19] ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 2.906      ;
; 7.048 ; delay_cnt[19] ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 2.906      ;
; 7.048 ; delay_cnt[19] ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 2.906      ;
; 7.048 ; delay_cnt[19] ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 2.906      ;
; 7.048 ; delay_cnt[19] ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 2.906      ;
; 7.048 ; delay_cnt[19] ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 2.906      ;
; 7.061 ; delay_cnt[1]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.885      ;
; 7.065 ; delay_cnt[2]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.881      ;
; 7.068 ; delay_cnt[5]  ; dds_adder[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.878      ;
; 7.080 ; delay_cnt[1]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.867      ;
; 7.080 ; delay_cnt[1]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.867      ;
; 7.080 ; delay_cnt[1]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.867      ;
; 7.080 ; delay_cnt[1]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.867      ;
; 7.080 ; delay_cnt[1]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.867      ;
; 7.080 ; delay_cnt[1]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.867      ;
; 7.084 ; delay_cnt[2]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.863      ;
; 7.084 ; delay_cnt[2]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.863      ;
; 7.084 ; delay_cnt[2]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.863      ;
; 7.084 ; delay_cnt[2]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.863      ;
; 7.084 ; delay_cnt[2]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.863      ;
; 7.084 ; delay_cnt[2]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.863      ;
; 7.087 ; gate_buff1[0] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; gate_buff1[0] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; gate_buff1[0] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; gate_buff1[0] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; gate_buff1[0] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; gate_buff1[0] ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; gate_buff1[0] ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; gate_buff1[0] ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 2.840      ;
; 7.087 ; delay_cnt[5]  ; dds_adder[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.860      ;
; 7.087 ; delay_cnt[5]  ; dds_adder[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.860      ;
; 7.087 ; delay_cnt[5]  ; dds_adder[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.860      ;
; 7.087 ; delay_cnt[5]  ; dds_adder[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.860      ;
; 7.087 ; delay_cnt[5]  ; dds_adder[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.860      ;
; 7.087 ; delay_cnt[5]  ; dds_adder[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.040     ; 2.860      ;
; 7.108 ; delay_cnt[13] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 2.826      ;
; 7.108 ; delay_cnt[13] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 2.826      ;
; 7.108 ; delay_cnt[13] ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 2.826      ;
; 7.108 ; delay_cnt[13] ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 2.826      ;
; 7.108 ; delay_cnt[13] ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 2.826      ;
; 7.108 ; delay_cnt[13] ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 2.826      ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.198 ; gate_buff2[0] ; gate_buff2[1] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.319      ;
; 0.204 ; dds_adder[31] ; dds_adder[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.207 ; gate_buff1[0] ; gate_buff1[1] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.292 ; dds_accum[17] ; dds_accum[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; dds_accum[22] ; dds_accum[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds_accum[18] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds_accum[14] ; dds_accum[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; dds_accum[23] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; dds_accum[19] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; dds_accum[13] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds_accum[12] ; dds_accum[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds_accum[7]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds_accum[6]  ; dds_accum[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds_accum[3]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; dds_accum[11] ; dds_accum[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.299 ; dds_accum[2]  ; dds_accum[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.303 ; delay_cnt[6]  ; delay_cnt[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; delay_cnt[16] ; delay_cnt[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; delay_cnt[14] ; delay_cnt[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; delay_cnt[19] ; delay_cnt[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; delay_cnt[18] ; delay_cnt[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; dds_adder[7]  ; dds_adder[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; dds_accum[28] ; dds_accum[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; dds_accum[30] ; dds_accum[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; delay_cnt[9]  ; delay_cnt[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; delay_cnt[17] ; delay_cnt[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; dds_adder[9]  ; dds_adder[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; dds_adder[4]  ; dds_adder[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; dds_adder[21] ; dds_adder[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; dds_adder[19] ; dds_adder[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; dds_adder[18] ; dds_adder[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; dds_adder[28] ; dds_adder[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; dds_adder[30] ; dds_adder[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; dds_accum[31] ; dds_accum[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; dds_accum[27] ; dds_accum[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; dds_accum[29] ; dds_accum[29] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; dds_adder[15] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; dds_adder[31] ; dds_accum[31] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.441      ;
; 0.317 ; dds_adder[2]  ; dds_adder[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.346 ; gate_buff2[1] ; gate_buff2[2] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.467      ;
; 0.360 ; dds_accum[21] ; dds_accum[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; dds_accum[16] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; dds_accum[8]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; dds_accum[5]  ; dds_accum[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; dds_accum[15] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.481      ;
; 0.362 ; dds_accum[20] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.483      ;
; 0.362 ; dds_accum[9]  ; dds_accum[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.482      ;
; 0.365 ; dds_accum[24] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.486      ;
; 0.367 ; dds_accum[25] ; dds_accum[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.488      ;
; 0.372 ; dds_adder[5]  ; dds_adder[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; dds_adder[23] ; dds_adder[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.373 ; dds_adder[26] ; dds_adder[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; dds_adder[14] ; dds_adder[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.494      ;
; 0.380 ; dds_adder[6]  ; dds_accum[6]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.499      ;
; 0.380 ; dds_adder[11] ; dds_accum[11] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.499      ;
; 0.381 ; dds_adder[13] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.500      ;
; 0.385 ; dds_adder[3]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.504      ;
; 0.404 ; dds_adder[20] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.534      ;
; 0.405 ; dds_adder[22] ; dds_accum[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.535      ;
; 0.405 ; dds_adder[27] ; dds_accum[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.535      ;
; 0.406 ; dds_adder[25] ; dds_accum[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.536      ;
; 0.407 ; dds_accum[10] ; dds_accum[10] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.527      ;
; 0.408 ; dds_adder[4]  ; dds_accum[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.540      ;
; 0.409 ; dds_adder[9]  ; dds_accum[9]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.541      ;
; 0.411 ; dds_adder[18] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.541      ;
; 0.414 ; dds_adder[16] ; dds_adder[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.534      ;
; 0.414 ; dds_adder[25] ; dds_adder[25] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.534      ;
; 0.415 ; dds_adder[24] ; dds_adder[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.535      ;
; 0.415 ; dds_adder[8]  ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.535      ;
; 0.415 ; dds_adder[27] ; dds_adder[27] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.535      ;
; 0.415 ; dds_adder[2]  ; dds_accum[2]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.547      ;
; 0.416 ; dds_adder[8]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.548      ;
; 0.417 ; dds_adder[22] ; dds_adder[22] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.537      ;
; 0.417 ; dds_adder[20] ; dds_adder[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.537      ;
; 0.418 ; dds_adder[16] ; dds_accum[16] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.550      ;
; 0.419 ; dds_adder[24] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.549      ;
; 0.424 ; dds_adder[5]  ; dds_accum[5]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.556      ;
; 0.425 ; dds_adder[17] ; dds_accum[17] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.555      ;
; 0.425 ; dds_adder[7]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.557      ;
; 0.426 ; dds_adder[26] ; dds_accum[26] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.556      ;
; 0.426 ; dds_adder[30] ; dds_accum[30] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.556      ;
; 0.427 ; dds_adder[23] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.557      ;
; 0.427 ; dds_adder[28] ; dds_accum[28] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.557      ;
; 0.427 ; dds_adder[21] ; dds_accum[21] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.557      ;
; 0.429 ; dds_adder[19] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.559      ;
; 0.441 ; dds_accum[17] ; dds_accum[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; dds_accum[7]  ; dds_accum[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; dds_accum[19] ; dds_accum[20] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; dds_accum[23] ; dds_accum[24] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; dds_accum[13] ; dds_accum[14] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; dds_accum[3]  ; dds_accum[4]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; dds_accum[11] ; dds_accum[12] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.564      ;
; 0.452 ; dds_accum[22] ; dds_accum[23] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; dds_accum[18] ; dds_accum[19] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; dds_accum[12] ; dds_accum[13] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; dds_accum[6]  ; dds_accum[7]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; dds_accum[2]  ; dds_accum[3]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; dds_accum[14] ; dds_accum[15] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; delay_cnt[17] ; delay_cnt[18] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; dds_adder[7]  ; dds_adder[8]  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
+-------+---------------+---------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gen_100MHz|altpll_component|auto_generated|pll1|clk[0]'                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[10] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[11] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[12] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[13] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[14] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[15] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[16] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[2]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[3]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[4]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[5]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[6]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[7]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[8]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[9]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[15] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[0]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[12] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[13] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[1]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[20] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[21] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[22] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[23] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[24] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[2]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[30] ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[3]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[4]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[5]  ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[7]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[17] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[18] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[19] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[20] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[21] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[22] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[23] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[24] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[25] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[26] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[27] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[28] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[29] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[30] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[31] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[10] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[11] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[12] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[13] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[14] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[16] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[17] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[18] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[19] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[20] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[21] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[22] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[23] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[24] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[25] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[26] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[27] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[28] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[29] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[2]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[30] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[31] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[3]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[4]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[5]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[6]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[7]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[8]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_adder[9]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[10] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[11] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[14] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[15] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[16] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[17] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[18] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[19] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[25] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[26] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[27] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[28] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[29] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[31] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[6]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[8]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; delay_cnt[9]  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[0] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[1] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff1[2] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[0] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[1] ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; gate_buff2[2] ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[10] ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dds_accum[11] ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.483  ; 9.483        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.483  ; 9.483        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.508  ; 9.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.510  ; 9.510        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.489 ; 10.489       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.492 ; 10.492       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.516 ; 10.516       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.516 ; 10.516       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; key1      ; clk        ; 1.169 ; 1.586 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; 1.652 ; 1.997 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; key1      ; clk        ; -0.845 ; -1.273 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; -1.309 ; -1.667 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 1.399 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 3.558 ; 4.059 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 2.476 ; 2.643 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 2.495 ; 2.662 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 3.558 ; 4.059 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 2.442 ; 2.623 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 2.513 ; 2.692 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 2.498 ; 2.672 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 2.552 ; 2.732 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 2.459 ; 2.632 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 1.494 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 1.165 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 2.160 ; 2.336 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 2.196 ; 2.359 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 2.214 ; 2.376 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 3.271 ; 3.767 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 2.160 ; 2.336 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 2.228 ; 2.403 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 2.214 ; 2.383 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 2.265 ; 2.440 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 2.176 ; 2.343 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 1.258 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+---------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                   ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                        ; 2.660 ; 0.198 ; N/A      ; N/A     ; 4.717               ;
;  clk                                                    ; N/A   ; N/A   ; N/A      ; N/A     ; 9.483               ;
;  gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 2.660 ; 0.198 ; N/A      ; N/A     ; 4.717               ;
; Design-wide TNS                                         ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                    ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; key1      ; clk        ; 2.278 ; 2.454 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; 3.207 ; 3.346 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; key1      ; clk        ; -0.845 ; -1.273 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; key2      ; clk        ; -1.309 ; -1.667 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 3.081 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 7.474 ; 7.689 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 5.619 ; 5.526 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 5.671 ; 5.567 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 7.474 ; 7.689 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 5.549 ; 5.477 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 5.739 ; 5.629 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 5.690 ; 5.586 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 5.823 ; 5.693 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 5.574 ; 5.482 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 3.029 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; da_clk    ; clk        ; 1.165 ;       ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_db[*]  ; clk        ; 2.160 ; 2.336 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[0] ; clk        ; 2.196 ; 2.359 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[1] ; clk        ; 2.214 ; 2.376 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[2] ; clk        ; 3.271 ; 3.767 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[3] ; clk        ; 2.160 ; 2.336 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[4] ; clk        ; 2.228 ; 2.403 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[5] ; clk        ; 2.214 ; 2.383 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[6] ; clk        ; 2.265 ; 2.440 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
;  da_db[7] ; clk        ; 2.176 ; 2.343 ; Rise       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
; da_clk    ; clk        ;       ; 1.258 ; Fall       ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; da_clk   ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[0] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[1] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[2] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[3] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[4] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[5] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[6] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_db[7] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; clk  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; key1 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; key2 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
+------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da_clk   ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.43e-09 V                   ; 2.85 V              ; -0.0378 V           ; 0.12 V                               ; 0.194 V                              ; 4.43e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.43e-09 V                  ; 2.85 V             ; -0.0378 V          ; 0.12 V                              ; 0.194 V                             ; 4.43e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; da_db[0] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.9e-09 V                    ; 2.85 V              ; -0.0255 V           ; 0.277 V                              ; 0.064 V                              ; 5.4e-10 s                   ; 6.41e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.9e-09 V                   ; 2.85 V             ; -0.0255 V          ; 0.277 V                             ; 0.064 V                             ; 5.4e-10 s                  ; 6.41e-10 s                 ; Yes                       ; Yes                       ;
; da_db[1] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.9e-09 V                    ; 2.85 V              ; -0.0255 V           ; 0.277 V                              ; 0.064 V                              ; 5.4e-10 s                   ; 6.41e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.9e-09 V                   ; 2.85 V             ; -0.0255 V          ; 0.277 V                             ; 0.064 V                             ; 5.4e-10 s                  ; 6.41e-10 s                 ; Yes                       ; Yes                       ;
; da_db[2] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.9e-09 V                    ; 2.81 V              ; -0.00389 V          ; 0.232 V                              ; 0.089 V                              ; 3.29e-09 s                  ; 3.51e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.9e-09 V                   ; 2.81 V             ; -0.00389 V         ; 0.232 V                             ; 0.089 V                             ; 3.29e-09 s                 ; 3.51e-09 s                 ; Yes                       ; Yes                       ;
; da_db[3] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.9e-09 V                    ; 2.85 V              ; -0.033 V            ; 0.117 V                              ; 0.057 V                              ; 4.35e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 3.9e-09 V                   ; 2.85 V             ; -0.033 V           ; 0.117 V                             ; 0.057 V                             ; 4.35e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; da_db[4] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.9e-09 V                    ; 2.85 V              ; -0.033 V            ; 0.117 V                              ; 0.057 V                              ; 4.35e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 3.9e-09 V                   ; 2.85 V             ; -0.033 V           ; 0.117 V                             ; 0.057 V                             ; 4.35e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; da_db[5] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.9e-09 V                    ; 2.85 V              ; -0.033 V            ; 0.117 V                              ; 0.057 V                              ; 4.35e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 3.9e-09 V                   ; 2.85 V             ; -0.033 V           ; 0.117 V                             ; 0.057 V                             ; 4.35e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; da_db[6] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.43e-09 V                   ; 2.85 V              ; -0.0378 V           ; 0.12 V                               ; 0.194 V                              ; 4.43e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.43e-09 V                  ; 2.85 V             ; -0.0378 V          ; 0.12 V                              ; 0.194 V                             ; 4.43e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; da_db[7] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.43e-09 V                   ; 2.85 V              ; -0.0378 V           ; 0.12 V                               ; 0.194 V                              ; 4.43e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.43e-09 V                  ; 2.85 V             ; -0.0378 V          ; 0.12 V                              ; 0.194 V                             ; 4.43e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da_clk   ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.34e-07 V                   ; 2.83 V              ; -0.0231 V           ; 0.189 V                              ; 0.119 V                              ; 4.96e-10 s                  ; 6.04e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.34e-07 V                  ; 2.83 V             ; -0.0231 V          ; 0.189 V                             ; 0.119 V                             ; 4.96e-10 s                 ; 6.04e-10 s                 ; Yes                       ; Yes                       ;
; da_db[0] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.6e-07 V                    ; 2.82 V              ; -0.018 V            ; 0.191 V                              ; 0.067 V                              ; 7.08e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 3.6e-07 V                   ; 2.82 V             ; -0.018 V           ; 0.191 V                             ; 0.067 V                             ; 7.08e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
; da_db[1] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.6e-07 V                    ; 2.82 V              ; -0.018 V            ; 0.191 V                              ; 0.067 V                              ; 7.08e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 3.6e-07 V                   ; 2.82 V             ; -0.018 V           ; 0.191 V                             ; 0.067 V                             ; 7.08e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
; da_db[2] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.6e-07 V                    ; 2.8 V               ; -0.00187 V          ; 0.131 V                              ; 0.086 V                              ; 3.92e-09 s                  ; 4.34e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.6e-07 V                   ; 2.8 V              ; -0.00187 V         ; 0.131 V                             ; 0.086 V                             ; 3.92e-09 s                 ; 4.34e-09 s                 ; Yes                       ; Yes                       ;
; da_db[3] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.6e-07 V                    ; 2.83 V              ; -0.0257 V           ; 0.167 V                              ; 0.112 V                              ; 4.82e-10 s                  ; 5.86e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.6e-07 V                   ; 2.83 V             ; -0.0257 V          ; 0.167 V                             ; 0.112 V                             ; 4.82e-10 s                 ; 5.86e-10 s                 ; Yes                       ; Yes                       ;
; da_db[4] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.6e-07 V                    ; 2.83 V              ; -0.0257 V           ; 0.167 V                              ; 0.112 V                              ; 4.82e-10 s                  ; 5.86e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.6e-07 V                   ; 2.83 V             ; -0.0257 V          ; 0.167 V                             ; 0.112 V                             ; 4.82e-10 s                 ; 5.86e-10 s                 ; Yes                       ; Yes                       ;
; da_db[5] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 3.6e-07 V                    ; 2.83 V              ; -0.0257 V           ; 0.167 V                              ; 0.112 V                              ; 4.82e-10 s                  ; 5.86e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 3.6e-07 V                   ; 2.83 V             ; -0.0257 V          ; 0.167 V                             ; 0.112 V                             ; 4.82e-10 s                 ; 5.86e-10 s                 ; Yes                       ; Yes                       ;
; da_db[6] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.34e-07 V                   ; 2.83 V              ; -0.0231 V           ; 0.189 V                              ; 0.119 V                              ; 4.96e-10 s                  ; 6.04e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.34e-07 V                  ; 2.83 V             ; -0.0231 V          ; 0.189 V                             ; 0.119 V                             ; 4.96e-10 s                 ; 6.04e-10 s                 ; Yes                       ; Yes                       ;
; da_db[7] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 5.34e-07 V                   ; 2.83 V              ; -0.0231 V           ; 0.189 V                              ; 0.119 V                              ; 4.96e-10 s                  ; 6.04e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 5.34e-07 V                  ; 2.83 V             ; -0.0231 V          ; 0.189 V                             ; 0.119 V                             ; 4.96e-10 s                 ; 6.04e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da_clk   ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 1.07e-07 V                   ; 3.22 V              ; -0.0486 V           ; 0.191 V                              ; 0.095 V                              ; 2.93e-10 s                  ; 3.9e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 1.07e-07 V                  ; 3.22 V             ; -0.0486 V          ; 0.191 V                             ; 0.095 V                             ; 2.93e-10 s                 ; 3.9e-10 s                  ; Yes                       ; Yes                       ;
; da_db[0] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.2e-08 V                    ; 3.22 V              ; -0.0352 V           ; 0.186 V                              ; 0.082 V                              ; 4.66e-10 s                  ; 5e-10 s                     ; No                         ; Yes                        ; 3.15 V                      ; 7.2e-08 V                   ; 3.22 V             ; -0.0352 V          ; 0.186 V                             ; 0.082 V                             ; 4.66e-10 s                 ; 5e-10 s                    ; No                        ; Yes                       ;
; da_db[1] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.2e-08 V                    ; 3.22 V              ; -0.0352 V           ; 0.186 V                              ; 0.082 V                              ; 4.66e-10 s                  ; 5e-10 s                     ; No                         ; Yes                        ; 3.15 V                      ; 7.2e-08 V                   ; 3.22 V             ; -0.0352 V          ; 0.186 V                             ; 0.082 V                             ; 4.66e-10 s                 ; 5e-10 s                    ; No                        ; Yes                       ;
; da_db[2] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.2e-08 V                    ; 3.17 V              ; -0.0114 V           ; 0.253 V                              ; 0.232 V                              ; 2.59e-09 s                  ; 2.88e-09 s                  ; No                         ; Yes                        ; 3.15 V                      ; 7.2e-08 V                   ; 3.17 V             ; -0.0114 V          ; 0.253 V                             ; 0.232 V                             ; 2.59e-09 s                 ; 2.88e-09 s                 ; No                        ; Yes                       ;
; da_db[3] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.2e-08 V                    ; 3.23 V              ; -0.0387 V           ; 0.182 V                              ; 0.073 V                              ; 2.86e-10 s                  ; 3.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.2e-08 V                   ; 3.23 V             ; -0.0387 V          ; 0.182 V                             ; 0.073 V                             ; 2.86e-10 s                 ; 3.69e-10 s                 ; Yes                       ; Yes                       ;
; da_db[4] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.2e-08 V                    ; 3.23 V              ; -0.0387 V           ; 0.182 V                              ; 0.073 V                              ; 2.86e-10 s                  ; 3.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.2e-08 V                   ; 3.23 V             ; -0.0387 V          ; 0.182 V                             ; 0.073 V                             ; 2.86e-10 s                 ; 3.69e-10 s                 ; Yes                       ; Yes                       ;
; da_db[5] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 7.2e-08 V                    ; 3.23 V              ; -0.0387 V           ; 0.182 V                              ; 0.073 V                              ; 2.86e-10 s                  ; 3.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 7.2e-08 V                   ; 3.23 V             ; -0.0387 V          ; 0.182 V                             ; 0.073 V                             ; 2.86e-10 s                 ; 3.69e-10 s                 ; Yes                       ; Yes                       ;
; da_db[6] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 1.07e-07 V                   ; 3.22 V              ; -0.0486 V           ; 0.191 V                              ; 0.095 V                              ; 2.93e-10 s                  ; 3.9e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 1.07e-07 V                  ; 3.22 V             ; -0.0486 V          ; 0.191 V                             ; 0.095 V                             ; 2.93e-10 s                 ; 3.9e-10 s                  ; Yes                       ; Yes                       ;
; da_db[7] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 1.07e-07 V                   ; 3.22 V              ; -0.0486 V           ; 0.191 V                              ; 0.095 V                              ; 2.93e-10 s                  ; 3.9e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 1.07e-07 V                  ; 3.22 V             ; -0.0486 V          ; 0.191 V                             ; 0.095 V                             ; 2.93e-10 s                 ; 3.9e-10 s                  ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 5172     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; gen_100MHz|altpll_component|auto_generated|pll1|clk[0] ; 5172     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Sat Jan 07 18:59:04 2017
Info: Command: quartus_sta dds_gen -c dds_gen
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'dds_gen.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {gen_100MHz|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]} {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.660         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.509         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.718         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.872         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info (332146): Worst-case setup slack is 2.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.938         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.469         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.717         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.870         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {gen_100MHz|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info (332146): Worst-case setup slack is 6.702
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.702         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.198
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.198         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.796
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.796         0.000 gen_100MHz|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.483         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 308 megabytes
    Info: Processing ended: Sat Jan 07 18:59:08 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


