Classic Timing Analyzer report for Synco
Wed Jun 25 16:38:58 2008
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'Clk100M'
  6. Clock Setup: 'PIO_nWR'
  7. Clock Hold: 'Clk100M'
  8. Clock Hold: 'PIO_nWR'
  9. tsu
 10. tco
 11. tpd
 12. th
 13. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                            ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+-------------------------------+------------------------------+------------+----------+--------------+
; Type                         ; Slack    ; Required Time                     ; Actual Time                                    ; From                          ; To                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+-------------------------------+------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A      ; None                              ; 4.425 ns                                       ; PIO_DAT[6]                    ; FreeRun:freerun|FRLoadReg[5] ; --         ; Clk100M  ; 0            ;
; Worst-case tco               ; N/A      ; None                              ; 10.366 ns                                      ; ManchEncode:mancho|reg[3]     ; TestOut1[2]                  ; Clk100M    ; --       ; 0            ;
; Worst-case tpd               ; N/A      ; None                              ; 6.067 ns                                       ; DV_RTS                        ; TestOut1[7]                  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A      ; None                              ; 2.463 ns                                       ; PIO_nWR                       ; PIO_Interface:pio|rPIO_nWR   ; --         ; Clk100M  ; 0            ;
; Clock Setup: 'Clk100M'       ; 3.739 ns ; 100.00 MHz ( period = 10.000 ns ) ; 159.72 MHz ( period = 6.261 ns )               ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|isAddr_Zero   ; Clk100M    ; Clk100M  ; 0            ;
; Clock Setup: 'PIO_nWR'       ; 8.272 ns ; 100.00 MHz ( period = 10.000 ns ) ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; PIO_Interface:pio|ModeReg[0]  ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Clock Hold: 'Clk100M'        ; 0.869 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; ManchEncode:mancho|rDV_RTS    ; ManchEncode:mancho|rrDV_RTS  ; Clk100M    ; Clk100M  ; 0            ;
; Clock Hold: 'PIO_nWR'        ; 1.382 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; PIO_Interface:pio|ModeReg[0]  ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Total number of failed paths ;          ;                                   ;                                                ;                               ;                              ;            ;          ; 0            ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+-------------------------------+------------------------------+------------+----------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                ;
+---------------------------------------------------------------------+--------------------+------+---------+-------------+
; Option                                                              ; Setting            ; From ; To      ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+---------+-------------+
; Device Name                                                         ; EPM570T144C3       ;      ;         ;             ;
; Timing Models                                                       ; Final              ;      ;         ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;         ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;         ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;         ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;         ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;         ;             ;
; fmax Requirement                                                    ; 100 MHz            ;      ;         ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;         ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;         ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;         ;             ;
; Enable Clock Latency                                                ; Off                ;      ;         ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;         ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;         ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;         ;             ;
; Number of paths to report                                           ; 200                ;      ;         ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;         ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;         ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;         ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;         ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;         ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;         ;             ;
; Clock Settings                                                      ; Clk100M            ;      ; Clk100M ;             ;
+---------------------------------------------------------------------+--------------------+------+---------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk100M         ; Clk100M            ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; PIO_nWR         ;                    ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk100M'                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 3.739 ns                                ; 159.72 MHz ( period = 6.261 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.818 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.802 ns                                ; 161.34 MHz ( period = 6.198 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.755 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.807 ns                                ; 161.47 MHz ( period = 6.193 ns )                    ; Sync_Len:synco|SL_LoadReg[13] ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.750 ns                ;
; 3.838 ns                                ; 162.28 MHz ( period = 6.162 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.719 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.901 ns                                ; 163.96 MHz ( period = 6.099 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.656 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 3.906 ns                                ; 164.10 MHz ( period = 6.094 ns )                    ; Sync_Len:synco|SL_LoadReg[14] ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.651 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.072 ns                                ; 168.69 MHz ( period = 5.928 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.485 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.101 ns                                ; 169.52 MHz ( period = 5.899 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.456 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.124 ns                                ; 170.18 MHz ( period = 5.876 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.433 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.163 ns                                ; 171.32 MHz ( period = 5.837 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.394 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.169 ns                                ; 171.50 MHz ( period = 5.831 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.388 ns                ;
; 4.183 ns                                ; 171.91 MHz ( period = 5.817 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.374 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.192 ns                                ; 172.18 MHz ( period = 5.808 ns )                    ; Sync_Len:synco|SLCntr[14]     ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.365 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.215 ns                                ; 172.86 MHz ( period = 5.785 ns )                    ; Sync_Len:synco|SLCntr[10]     ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.342 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.246 ns                                ; 173.79 MHz ( period = 5.754 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.311 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SLCntr[15]     ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.251 ns                                ; 173.94 MHz ( period = 5.749 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.306 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[9]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[8]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[7]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[6]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[5]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[2]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[3]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[4]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[1]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.260 ns                                ; 174.22 MHz ( period = 5.740 ns )                    ; Sync_Len:synco|SLCntr[9]      ; Sync_Len:synco|SLCntr[0]       ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.297 ns                ;
; 4.266 ns                                ; 174.40 MHz ( period = 5.734 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.291 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.271 ns                                ; 174.55 MHz ( period = 5.729 ns )                    ; Sync_Len:synco|SLCntr[0]      ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.286 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.292 ns                                ; 175.19 MHz ( period = 5.708 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.265 ns                ;
; 4.296 ns                                ; 175.32 MHz ( period = 5.704 ns )                    ; Sync_Len:synco|SL_LoadReg[6]  ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.261 ns                ;
; 4.300 ns                                ; 175.44 MHz ( period = 5.700 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.257 ns                ;
; 4.300 ns                                ; 175.44 MHz ( period = 5.700 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.257 ns                ;
; 4.300 ns                                ; 175.44 MHz ( period = 5.700 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.257 ns                ;
; 4.300 ns                                ; 175.44 MHz ( period = 5.700 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.257 ns                ;
; 4.300 ns                                ; 175.44 MHz ( period = 5.700 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.257 ns                ;
; 4.300 ns                                ; 175.44 MHz ( period = 5.700 ns )                    ; ManchEncode:mancho|DV_Buf     ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.257 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.304 ns                                ; 175.56 MHz ( period = 5.696 ns )                    ; Sync_Len:synco|SLCntr[4]      ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.253 ns                ;
; 4.315 ns                                ; 175.90 MHz ( period = 5.685 ns )                    ; Sync_Len:synco|SLCntr[13]     ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.242 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; 4.329 ns                                ; 176.34 MHz ( period = 5.671 ns )                    ; Sync_Len:synco|SL_LoadReg[11] ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.228 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'PIO_nWR'                                                                                                                                                                                                             ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack    ; Actual fmax (period)                          ; From                         ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 8.272 ns ; Restricted to 304.04 MHz ( period = 3.29 ns ) ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 10.000 ns                   ; 9.557 ns                  ; 1.285 ns                ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'Clk100M'                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.869 ns                                ; ManchEncode:mancho|rDV_RTS                          ; ManchEncode:mancho|rrDV_RTS       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.772 ns                 ;
; 0.873 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|Clk25M                ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.776 ns                 ;
; 0.884 ns                                ; ManchEncode:mancho|reg[5]                           ; ManchEncode:mancho|reg[4]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.787 ns                 ;
; 0.888 ns                                ; ManchEncode:mancho|reg[1]                           ; ManchEncode:mancho|reg[0]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.791 ns                 ;
; 0.895 ns                                ; ManchEncode:mancho|reg[7]                           ; ManchEncode:mancho|reg[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.798 ns                 ;
; 1.027 ns                                ; ManchEncode:mancho|ShiftBits[10]                    ; ManchEncode:mancho|ShiftBits[11]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.930 ns                 ;
; 1.031 ns                                ; ManchEncode:mancho|ShiftBits[7]                     ; ManchEncode:mancho|ShiftBits[8]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.934 ns                 ;
; 1.031 ns                                ; ManchEncode:mancho|ShiftBits[13]                    ; ManchEncode:mancho|ShiftBits[14]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.934 ns                 ;
; 1.033 ns                                ; ManchEncode:mancho|ShiftBits[12]                    ; ManchEncode:mancho|ShiftBits[13]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.936 ns                 ;
; 1.033 ns                                ; ManchEncode:mancho|Shift5Load[39]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.928 ns                 ;
; 1.036 ns                                ; ManchEncode:mancho|ShiftBits[29]                    ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.939 ns                 ;
; 1.036 ns                                ; Sync_Len:synco|SLCntr[19]                           ; Sync_Len:synco|SLCntr[19]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.939 ns                 ;
; 1.037 ns                                ; ManchEncode:mancho|ShiftBits[2]                     ; ManchEncode:mancho|ShiftBits[3]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.037 ns                                ; ManchEncode:mancho|ShiftBits[25]                    ; ManchEncode:mancho|ShiftBits[26]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.037 ns                                ; ManchEncode:mancho|ShiftBits[28]                    ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.037 ns                                ; ClkDiv:clkd|Clk50M                                  ; ClkDiv:clkd|Clk50M                ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.037 ns                                ; ClkDiv:clkd|clk_cntr2[4]                            ; ClkDiv:clkd|clk_cntr2[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|ShiftBits[1]                     ; ManchEncode:mancho|ShiftBits[2]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|ShiftBits[23]                    ; ManchEncode:mancho|ShiftBits[24]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|Shift5Load[1]                    ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.935 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|ShiftBits[34]                    ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.943 ns                 ;
; 1.041 ns                                ; ManchEncode:mancho|ShiftBits[5]                     ; ManchEncode:mancho|ShiftBits[6]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.944 ns                 ;
; 1.042 ns                                ; ManchEncode:mancho|Shift5Load[2]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.937 ns                 ;
; 1.042 ns                                ; ClkDiv:clkd|Clk50M                                  ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.945 ns                 ;
; 1.045 ns                                ; ManchEncode:mancho|Shift5Load[5]                    ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.940 ns                 ;
; 1.045 ns                                ; ManchEncode:mancho|Shift5Load[7]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.940 ns                 ;
; 1.045 ns                                ; ManchEncode:mancho|ShiftBits[19]                    ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.948 ns                 ;
; 1.048 ns                                ; ManchEncode:mancho|Shift5Load[0]                    ; ManchEncode:mancho|Shift5Bits[0]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 0.943 ns                 ;
; 1.057 ns                                ; ManchEncode:mancho|reg[9]                           ; ManchEncode:mancho|reg[8]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.960 ns                 ;
; 1.062 ns                                ; ManchEncode:mancho|reg[4]                           ; ManchEncode:mancho|reg[3]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.965 ns                 ;
; 1.067 ns                                ; ManchEncode:mancho|reg[8]                           ; ManchEncode:mancho|reg[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.970 ns                 ;
; 1.105 ns                                ; ManchEncode:mancho|rrDV_RTS                         ; ManchEncode:mancho|reg[9]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.008 ns                 ;
; 1.117 ns                                ; ManchEncode:mancho|reg[3]                           ; ManchEncode:mancho|reg[2]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.020 ns                 ;
; 1.124 ns                                ; ManchEncode:mancho|DV_Buf                           ; ManchEncode:mancho|Shift5Load[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.027 ns                 ;
; 1.148 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.051 ns                 ;
; 1.148 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.051 ns                 ;
; 1.148 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.051 ns                 ;
; 1.152 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.055 ns                 ;
; 1.155 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[33]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.058 ns                 ;
; 1.187 ns                                ; ManchEncode:mancho|Shift5Bits[16]                   ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.090 ns                 ;
; 1.191 ns                                ; ManchEncode:mancho|DV_out                           ; ManchEncode:mancho|DV_out         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.094 ns                 ;
; 1.192 ns                                ; ManchEncode:mancho|ShiftBits[38]                    ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.095 ns                 ;
; 1.193 ns                                ; ManchEncode:mancho|ShiftBits[4]                     ; ManchEncode:mancho|ShiftBits[5]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.096 ns                 ;
; 1.193 ns                                ; ManchEncode:mancho|ShiftBits[9]                     ; ManchEncode:mancho|ShiftBits[10]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.096 ns                 ;
; 1.193 ns                                ; ManchEncode:mancho|ShiftBits[22]                    ; ManchEncode:mancho|ShiftBits[23]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.096 ns                 ;
; 1.193 ns                                ; ManchEncode:mancho|Shift5Bits[38]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.096 ns                 ;
; 1.194 ns                                ; ManchEncode:mancho|ShiftBits[32]                    ; ManchEncode:mancho|ShiftBits[33]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.097 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[0]                     ; ManchEncode:mancho|ShiftBits[1]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[6]                     ; ManchEncode:mancho|ShiftBits[7]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[11]                    ; ManchEncode:mancho|ShiftBits[12]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[33]                    ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.197 ns                                ; ManchEncode:mancho|Shift5Bits[22]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.100 ns                 ;
; 1.198 ns                                ; ManchEncode:mancho|Shift5Bits[32]                   ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.101 ns                 ;
; 1.199 ns                                ; ManchEncode:mancho|Shift5Bits[29]                   ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.102 ns                 ;
; 1.199 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.102 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|Shift5Bits[12]                   ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|Shift5Bits[33]                   ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.201 ns                                ; ManchEncode:mancho|Shift5Load[9]                    ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.096 ns                 ;
; 1.201 ns                                ; ManchEncode:mancho|Shift5Bits[28]                   ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.104 ns                 ;
; 1.202 ns                                ; ManchEncode:mancho|Shift5Bits[9]                    ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.105 ns                 ;
; 1.202 ns                                ; ManchEncode:mancho|Shift5Load[24]                   ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.097 ns                 ;
; 1.202 ns                                ; ManchEncode:mancho|Shift5Bits[27]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.105 ns                 ;
; 1.203 ns                                ; ManchEncode:mancho|Shift5Bits[14]                   ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.106 ns                 ;
; 1.203 ns                                ; ManchEncode:mancho|Shift5Bits[17]                   ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.106 ns                 ;
; 1.203 ns                                ; ManchEncode:mancho|Shift5Bits[35]                   ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.106 ns                 ;
; 1.203 ns                                ; ManchEncode:mancho|Shift5Bits[36]                   ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.106 ns                 ;
; 1.205 ns                                ; ManchEncode:mancho|Shift5Load[11]                   ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.100 ns                 ;
; 1.206 ns                                ; ManchEncode:mancho|Shift5Load[38]                   ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.101 ns                 ;
; 1.208 ns                                ; PIO_Interface:pio|rPIO_nWR                          ; PIO_Interface:pio|rrPIO_nWR       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.111 ns                 ;
; 1.209 ns                                ; ManchEncode:mancho|Shift5Load[35]                   ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.104 ns                 ;
; 1.211 ns                                ; ManchEncode:mancho|Shift5Load[19]                   ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.106 ns                 ;
; 1.269 ns                                ; ManchEncode:mancho|ShiftBits[8]                     ; ManchEncode:mancho|ShiftBits[9]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.172 ns                 ;
; 1.280 ns                                ; ManchEncode:mancho|Shift5Bits[8]                    ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.183 ns                 ;
; 1.290 ns                                ; ManchEncode:mancho|DV_Cntr[28]                      ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.193 ns                 ;
; 1.304 ns                                ; ManchEncode:mancho|DV_Cntr[31]                      ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.207 ns                 ;
; 1.317 ns                                ; FreeRun:freerun|FRCntr[5]                           ; FreeRun:freerun|FRCntr[5]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Rdy      ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.320 ns                                ; ManchEncode:mancho|Shift5Bits[6]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.223 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[3]                       ; ManchEncode:mancho|DV_Cntr[3]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[5]                       ; ManchEncode:mancho|DV_Cntr[5]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[26]                      ; ManchEncode:mancho|DV_Cntr[26]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[27]                      ; ManchEncode:mancho|DV_Cntr[27]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[28]                      ; ManchEncode:mancho|DV_Cntr[28]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.324 ns                                ; ManchEncode:mancho|Shift5Bits[5]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.227 ns                 ;
; 1.324 ns                                ; ManchEncode:mancho|Shift5Bits[23]                   ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.227 ns                 ;
; 1.324 ns                                ; ManchEncode:mancho|Shift5Bits[34]                   ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.227 ns                 ;
; 1.325 ns                                ; ManchEncode:mancho|Shift5Bits[0]                    ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.228 ns                 ;
; 1.325 ns                                ; ManchEncode:mancho|Shift5Bits[13]                   ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.228 ns                 ;
; 1.325 ns                                ; ManchEncode:mancho|ShiftBits[16]                    ; ManchEncode:mancho|ShiftBits[17]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.228 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|Shift5Bits[4]                    ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|ShiftBits[15]                    ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|Shift5Bits[19]                   ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[6]                       ; ManchEncode:mancho|DV_Cntr[6]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[16]                      ; ManchEncode:mancho|DV_Cntr[16]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[11]                           ; Sync_Len:synco|SLCntr[11]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[10]                           ; Sync_Len:synco|SLCntr[10]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[0]                            ; Sync_Len:synco|SLCntr[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[7]                       ; ManchEncode:mancho|DV_Cntr[7]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[8]                       ; ManchEncode:mancho|DV_Cntr[8]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[13]                      ; ManchEncode:mancho|DV_Cntr[13]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[17]                      ; ManchEncode:mancho|DV_Cntr[17]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[18]                      ; ManchEncode:mancho|DV_Cntr[18]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[15]                      ; ManchEncode:mancho|DV_Cntr[15]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[23]                      ; ManchEncode:mancho|DV_Cntr[23]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|Shift5Bits[24]                   ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[25]                      ; ManchEncode:mancho|DV_Cntr[25]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[17]                           ; Sync_Len:synco|SLCntr[17]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[12]                           ; Sync_Len:synco|SLCntr[12]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[9]                            ; Sync_Len:synco|SLCntr[9]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[7]                            ; Sync_Len:synco|SLCntr[7]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[2]                            ; Sync_Len:synco|SLCntr[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[1]                            ; Sync_Len:synco|SLCntr[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|ShiftBits[35]                    ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|ShiftBits[36]                    ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.330 ns                                ; ClkDiv:clkd|clk_cntr2[2]                            ; ClkDiv:clkd|clk_cntr2[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Load[15]                   ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.226 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[1]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Load[18]                   ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.227 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Load[22]                   ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.227 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Load[27]                   ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.227 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Load[36]                   ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.227 ns                 ;
; 1.333 ns                                ; FreeRun:freerun|FRCntr[6]                           ; FreeRun:freerun|FRCntr[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.334 ns                                ; ManchEncode:mancho|Shift5Bits[2]                    ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.334 ns                                ; ManchEncode:mancho|Shift5Load[8]                    ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.229 ns                 ;
; 1.334 ns                                ; ManchEncode:mancho|Shift5Bits[25]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.334 ns                                ; FreeRun:freerun|FRCntr[3]                           ; FreeRun:freerun|FRCntr[3]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.336 ns                                ; ManchEncode:mancho|Shift5Load[29]                   ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.231 ns                 ;
; 1.338 ns                                ; ManchEncode:mancho|Shift5Load[28]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.233 ns                 ;
; 1.339 ns                                ; ManchEncode:mancho|Shift5Load[31]                   ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.234 ns                 ;
; 1.339 ns                                ; FreeRun:freerun|FRCntr[8]                           ; FreeRun:freerun|FRCntr[8]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.242 ns                 ;
; 1.340 ns                                ; ManchEncode:mancho|Shift5Load[23]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.235 ns                 ;
; 1.340 ns                                ; FreeRun:freerun|FRCntr[7]                           ; FreeRun:freerun|FRCntr[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.243 ns                 ;
; 1.341 ns                                ; ManchEncode:mancho|Shift5Load[30]                   ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.236 ns                 ;
; 1.341 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.236 ns                 ;
; 1.342 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Got      ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.237 ns                 ;
; 1.344 ns                                ; ManchEncode:mancho|stout[0]                         ; ManchEncode:mancho|stout[0]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.247 ns                 ;
; 1.346 ns                                ; ManchEncode:mancho|stout[1]                         ; ManchEncode:mancho|stout[1]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.249 ns                 ;
; 1.350 ns                                ; ManchEncode:mancho|stout[6]                         ; ManchEncode:mancho|stout[6]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.253 ns                 ;
; 1.378 ns                                ; ManchEncode:mancho|ShiftBits[24]                    ; ManchEncode:mancho|ShiftBits[25]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.281 ns                 ;
; 1.382 ns                                ; ManchEncode:mancho|DV_Cntr[29]                      ; ManchEncode:mancho|DV_Cntr[29]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
; 1.382 ns                                ; FreeRun:freerun|FRCntr[4]                           ; FreeRun:freerun|FRCntr[4]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
; 1.384 ns                                ; ManchEncode:mancho|Shift5Bits[30]                   ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.287 ns                 ;
; 1.386 ns                                ; ManchEncode:mancho|ShiftBits[30]                    ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.289 ns                 ;
; 1.387 ns                                ; ManchEncode:mancho|DV_Cntr[31]                      ; ManchEncode:mancho|DV_Cntr[31]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.290 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[4]                       ; ManchEncode:mancho|DV_Cntr[4]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[9]                       ; ManchEncode:mancho|DV_Cntr[9]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[14]                      ; ManchEncode:mancho|DV_Cntr[14]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[19]                      ; ManchEncode:mancho|DV_Cntr[19]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[24]                      ; ManchEncode:mancho|DV_Cntr[24]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[30]                      ; ManchEncode:mancho|DV_Cntr[30]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[18]                           ; Sync_Len:synco|SLCntr[18]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[13]                           ; Sync_Len:synco|SLCntr[13]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[8]                            ; Sync_Len:synco|SLCntr[8]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[3]                            ; Sync_Len:synco|SLCntr[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.389 ns                                ; ManchEncode:mancho|Shift5Bits[18]                   ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
; 1.389 ns                                ; ManchEncode:mancho|ShiftBits[18]                    ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
; 1.389 ns                                ; ManchEncode:mancho|ShiftBits[26]                    ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
; 1.390 ns                                ; ManchEncode:mancho|Shift5Load[3]                    ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.285 ns                 ;
; 1.392 ns                                ; ManchEncode:mancho|ShiftBits[3]                     ; ManchEncode:mancho|ShiftBits[4]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.295 ns                 ;
; 1.392 ns                                ; ManchEncode:mancho|ShiftBits[17]                    ; ManchEncode:mancho|ShiftBits[18]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.295 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[1]                       ; ManchEncode:mancho|DV_Cntr[1]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[11]                      ; ManchEncode:mancho|DV_Cntr[11]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[21]                      ; ManchEncode:mancho|DV_Cntr[21]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[15]                           ; Sync_Len:synco|SLCntr[15]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[5]                            ; Sync_Len:synco|SLCntr[5]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[2]                       ; ManchEncode:mancho|DV_Cntr[2]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[0]                       ; ManchEncode:mancho|DV_Cntr[0]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[12]                      ; ManchEncode:mancho|DV_Cntr[12]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[10]                      ; ManchEncode:mancho|DV_Cntr[10]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[22]                      ; ManchEncode:mancho|DV_Cntr[22]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[20]                      ; ManchEncode:mancho|DV_Cntr[20]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[16]                           ; Sync_Len:synco|SLCntr[16]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[14]                           ; Sync_Len:synco|SLCntr[14]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[6]                            ; Sync_Len:synco|SLCntr[6]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[4]                            ; Sync_Len:synco|SLCntr[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.395 ns                                ; ManchEncode:mancho|stout[2]                         ; ManchEncode:mancho|stout[2]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.395 ns                                ; ClkDiv:clkd|clk_cntr2[3]                            ; ClkDiv:clkd|clk_cntr2[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.396 ns                                ; ManchEncode:mancho|Shift5Bits[11]                   ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.299 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|Shift5Bits[10]                   ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.300 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|Shift5Load[20]                   ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.292 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|ShiftBits[27]                    ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.300 ns                 ;
; 1.399 ns                                ; ManchEncode:mancho|Shift5Load[25]                   ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.294 ns                 ;
; 1.399 ns                                ; ManchEncode:mancho|Shift5Load[26]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.294 ns                 ;
; 1.400 ns                                ; ManchEncode:mancho|ShiftBits[20]                    ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.303 ns                 ;
; 1.403 ns                                ; ManchEncode:mancho|Shift5Load[6]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.298 ns                 ;
; 1.404 ns                                ; ManchEncode:mancho|Shift5Load[4]                    ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.299 ns                 ;
; 1.405 ns                                ; ManchEncode:mancho|Shift5Load[17]                   ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.105 ns                  ; 1.300 ns                 ;
; 1.405 ns                                ; FreeRun:freerun|FRCntr[9]                           ; FreeRun:freerun|FRCntr[9]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.308 ns                 ;
; 1.405 ns                                ; FreeRun:freerun|FRCntr[1]                           ; FreeRun:freerun|FRCntr[1]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.308 ns                 ;
; 1.407 ns                                ; FreeRun:freerun|FRCntr[0]                           ; FreeRun:freerun|FRCntr[0]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.310 ns                 ;
; 1.411 ns                                ; ClkDiv:clkd|clk_cntr2[0]                            ; ClkDiv:clkd|clk_cntr2[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.314 ns                 ;
; 1.411 ns                                ; ClkDiv:clkd|clk_cntr2[1]                            ; ClkDiv:clkd|clk_cntr2[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.314 ns                 ;
; 1.419 ns                                ; ManchEncode:mancho|stout[4]                         ; ManchEncode:mancho|stout[4]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.322 ns                 ;
; 1.420 ns                                ; FreeRun:freerun|FRCntr[10]                          ; FreeRun:freerun|FRCntr[10]        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.420 ns                                ; FreeRun:freerun|FRCntr[11]                          ; FreeRun:freerun|FRCntr[11]        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.420 ns                                ; ManchEncode:mancho|stout[3]                         ; ManchEncode:mancho|stout[3]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.420 ns                                ; ManchEncode:mancho|stout[5]                         ; ManchEncode:mancho|stout[5]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.423 ns                                ; ManchEncode:mancho|DV_Buf                           ; ManchEncode:mancho|DV_Buf         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.326 ns                 ;
; 1.428 ns                                ; ManchEncode:mancho|Shift5Bits[20]                   ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.331 ns                 ;
; 1.428 ns                                ; ManchEncode:mancho|DV_Buf                           ; ManchEncode:mancho|sDV_Err        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.331 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'PIO_nWR'                                                                                                                                                                    ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From                         ; To                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 1.382 ns      ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From       ; To                             ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; N/A                                     ; None                                                ; 4.425 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.424 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.424 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.424 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.424 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.424 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.424 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.422 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.414 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.414 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.414 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.414 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.414 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.414 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.404 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.403 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.403 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.403 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.191 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.190 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.190 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.190 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.190 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.190 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.190 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.188 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.180 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.180 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.180 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.180 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.180 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.180 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.170 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.169 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.169 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.169 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.142 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.137 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.137 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.137 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.137 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.137 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.137 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.044 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.043 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.043 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.043 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.043 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.043 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.043 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.041 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.023 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.022 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.022 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.022 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.983 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.908 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.903 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.903 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.903 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.903 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.903 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.903 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.761 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.756 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.756 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.756 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.756 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.756 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.756 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.749 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.737 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.737 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.737 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.737 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.737 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.737 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.602 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.527 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.526 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.526 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.526 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.526 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.526 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.526 ns   ; PIO_DAT[7] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.524 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.516 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.516 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.516 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;            ;                                ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+


+---------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                 ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                                              ; To             ; From Clock ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+
; N/A   ; None         ; 10.366 ns  ; ManchEncode:mancho|reg[3]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.278 ns  ; ManchEncode:mancho|reg[7]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.258 ns  ; ManchEncode:mancho|reg[5]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.248 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 10.248 ns  ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 10.185 ns  ; ManchEncode:mancho|reg[9]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.159 ns  ; ManchEncode:mancho|reg[0]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.157 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 10.157 ns  ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 10.075 ns  ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 10.075 ns  ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.992 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.992 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.992 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.992 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.992 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.934 ns   ; ManchEncode:mancho|reg[4]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.856 ns   ; ManchEncode:mancho|reg[8]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.824 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.824 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.819 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.819 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.819 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.819 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.819 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.776 ns   ; ManchEncode:mancho|DV_Buf                         ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 9.665 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.586 ns   ; ManchEncode:mancho|reg[6]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.574 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.568 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.568 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.568 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.568 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.568 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.499 ns   ; ManchEncode:mancho|dvp_current_state.wait_for_low ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.496 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.496 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.492 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.392 ns   ; ManchEncode:mancho|reg[1]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.281 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; ManchOut2      ; Clk100M    ;
; N/A   ; None         ; 9.281 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; ManchOut1      ; Clk100M    ;
; N/A   ; None         ; 9.260 ns   ; Sync_Len:synco|isAddr_Zero                        ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 9.241 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.240 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.240 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.240 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.240 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.240 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.180 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.180 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.148 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.148 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 8.948 ns   ; PIO_Interface:pio|ModeReg[0]                      ; FR_Mode        ; PIO_nWR    ;
; N/A   ; None         ; 8.924 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.924 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.924 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.924 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.924 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.913 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.892 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.892 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.892 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.892 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.892 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.870 ns   ; PIO_Interface:pio|AuxOut[8]                       ; AuxOut[8]      ; PIO_nWR    ;
; N/A   ; None         ; 8.809 ns   ; ManchEncode:mancho|DV_Buf                         ; TestOut1[3]    ; Clk100M    ;
; N/A   ; None         ; 8.809 ns   ; ManchEncode:mancho|DV_Buf                         ; TestOut1[4]    ; Clk100M    ;
; N/A   ; None         ; 8.803 ns   ; PIO_Interface:pio|AuxOut[4]                       ; AuxOut[4]      ; PIO_nWR    ;
; N/A   ; None         ; 8.780 ns   ; PIO_Interface:pio|AuxOut[1]                       ; AuxOut[1]      ; PIO_nWR    ;
; N/A   ; None         ; 8.779 ns   ; PIO_Interface:pio|AuxOut[6]                       ; AuxOut[6]      ; PIO_nWR    ;
; N/A   ; None         ; 8.772 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 8.772 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 8.742 ns   ; FreeRun:freerun|DV_FreeRun                        ; TestOut1[6]    ; Clk100M    ;
; N/A   ; None         ; 8.722 ns   ; PIO_Interface:pio|AuxOut[7]                       ; AuxOut[7]      ; PIO_nWR    ;
; N/A   ; None         ; 8.683 ns   ; PIO_Interface:pio|AuxOut[5]                       ; AuxOut[5]      ; PIO_nWR    ;
; N/A   ; None         ; 8.652 ns   ; Sync_Len:synco|isAddr_Zero                        ; TP_isAddr_Zero ; Clk100M    ;
; N/A   ; None         ; 8.597 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.567 ns   ; ManchEncode:mancho|reg[2]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 8.565 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.516 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.516 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.516 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.516 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.516 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.469 ns   ; ManchEncode:mancho|sDV_Err                        ; DV_Error_o     ; Clk100M    ;
; N/A   ; None         ; 8.349 ns   ; Sync_Len:synco|isAddr_Zero                        ; TestOut1[8]    ; Clk100M    ;
; N/A   ; None         ; 8.342 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; Manch_NRZ      ; Clk100M    ;
; N/A   ; None         ; 8.331 ns   ; ManchEncode:mancho|sDV_Err                        ; TestOut1[5]    ; Clk100M    ;
; N/A   ; None         ; 8.189 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.151 ns   ; ManchEncode:mancho|DV_out                         ; DV_OUT_POL     ; Clk100M    ;
; N/A   ; None         ; 8.136 ns   ; FreeRun:freerun|DV_FreeRun                        ; TP_DV_FreeRun  ; Clk100M    ;
; N/A   ; None         ; 7.935 ns   ; ManchEncode:mancho|Shift5Bits[39]                 ; DV_OUT_SPR2    ; Clk100M    ;
; N/A   ; None         ; 7.926 ns   ; ManchEncode:mancho|DV_out                         ; DV_OUT_FTS     ; Clk100M    ;
; N/A   ; None         ; 7.629 ns   ; PIO_Interface:pio|AuxOut[2]                       ; AuxOut[2]      ; PIO_nWR    ;
; N/A   ; None         ; 7.615 ns   ; PIO_Interface:pio|AuxOut[3]                       ; AuxOut[3]      ; PIO_nWR    ;
; N/A   ; None         ; 6.005 ns   ; ClkDiv:clkd|Clk5M                                 ; DV_OUT_SPR1    ; Clk100M    ;
; N/A   ; None         ; 5.710 ns   ; ClkDiv:clkd|Clk25M                                ; Manch_Clk      ; Clk100M    ;
; N/A   ; None         ; 5.650 ns   ; ClkDiv:clkd|Clk50M                                ; TP_SMA         ; Clk100M    ;
; N/A   ; None         ; 5.628 ns   ; ClkDiv:clkd|Clk25M                                ; ManchOut2      ; Clk100M    ;
; N/A   ; None         ; 5.628 ns   ; ClkDiv:clkd|Clk25M                                ; ManchOut1      ; Clk100M    ;
; N/A   ; None         ; 5.356 ns   ; ClkDiv:clkd|Clk25M                                ; TestOut1[1]    ; Clk100M    ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+


+----------------------------------------------------------------------+
; tpd                                                                  ;
+-------+-------------------+-----------------+----------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From     ; To          ;
+-------+-------------------+-----------------+----------+-------------+
; N/A   ; None              ; 6.067 ns        ; DV_RTS   ; TestOut1[7] ;
; N/A   ; None              ; 6.017 ns        ; AuxIn[5] ; PIO_DAT[4]  ;
; N/A   ; None              ; 5.999 ns        ; AuxIn[6] ; PIO_DAT[5]  ;
; N/A   ; None              ; 5.992 ns        ; AuxIn[7] ; PIO_DAT[6]  ;
; N/A   ; None              ; 5.957 ns        ; AuxIn[8] ; PIO_DAT[7]  ;
; N/A   ; None              ; 5.797 ns        ; PIO_nRD  ; PIO_DAT[1]  ;
; N/A   ; None              ; 5.797 ns        ; PIO_nRD  ; PIO_DAT[2]  ;
; N/A   ; None              ; 5.664 ns        ; AuxIn[4] ; PIO_DAT[3]  ;
; N/A   ; None              ; 5.634 ns        ; AuxIn[2] ; PIO_DAT[1]  ;
; N/A   ; None              ; 5.601 ns        ; AuxIn[1] ; PIO_DAT[0]  ;
; N/A   ; None              ; 5.582 ns        ; AuxIn[3] ; PIO_DAT[2]  ;
; N/A   ; None              ; 5.541 ns        ; PIO_nRD  ; PIO_DAT[3]  ;
; N/A   ; None              ; 5.541 ns        ; PIO_nRD  ; PIO_DAT[4]  ;
; N/A   ; None              ; 5.541 ns        ; PIO_nRD  ; PIO_DAT[5]  ;
; N/A   ; None              ; 5.541 ns        ; PIO_nRD  ; PIO_DAT[6]  ;
; N/A   ; None              ; 5.541 ns        ; PIO_nRD  ; PIO_DAT[7]  ;
; N/A   ; None              ; 5.214 ns        ; PIO_nRD  ; PIO_DAT[0]  ;
+-------+-------------------+-----------------+----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From        ; To                                ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; N/A                                     ; None                                                ; 2.463 ns  ; PIO_nWR     ; PIO_Interface:pio|rPIO_nWR        ; Clk100M  ;
; N/A                                     ; None                                                ; 1.776 ns  ; PIO_ADR[7]  ; PIO_Interface:pio|AddrReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.774 ns  ; PIO_ADR[2]  ; PIO_Interface:pio|AddrReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.764 ns  ; PIO_ADR[4]  ; PIO_Interface:pio|AddrReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.753 ns  ; PIO_ADR[3]  ; PIO_Interface:pio|AddrReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.667 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[20]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.665 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|AuxOut[5]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.647 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[22]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.646 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|AuxOut[7]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.641 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|AuxOut[1]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.606 ns  ; PIO_ADR[6]  ; PIO_Interface:pio|AddrReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.588 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[23]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.586 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|AuxOut[8]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.551 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|AuxOut[4]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.543 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[19]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.513 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[21]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.487 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[26]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.477 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[25]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.476 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[24]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.432 ns  ; PIO_ADR[5]  ; PIO_Interface:pio|AddrReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.415 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[3]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.342 ns  ; PIO_ADR[1]  ; PIO_Interface:pio|AddrReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.326 ns  ; PIO_Reset   ; PIO_Interface:pio|rrPIO_nWR       ; Clk100M  ;
; N/A                                     ; None                                                ; 1.266 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[30]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.255 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[28]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.254 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[12]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.190 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[7]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.176 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[18]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.146 ns  ; PIO_ADR[0]  ; PIO_Interface:pio|AddrReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.141 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.111 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[16]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.086 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[17]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[29]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.064 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[27]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.063 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[1]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.049 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[8]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.048 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[31]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.045 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[15]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.866 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[14]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.845 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[11]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.785 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[10]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.520 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[9]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.497 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[6]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.489 ns  ; DV_RTS      ; ManchEncode:mancho|rDV_RTS        ; Clk100M  ;
; N/A                                     ; None                                                ; 0.470 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[4]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.343 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|AuxOut[6]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.313 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[13]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.307 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|AuxOut[2]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.302 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|ModeReg[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.279 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[5]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.165 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.165 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.165 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.165 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.165 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.161 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.161 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.161 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.161 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.161 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.161 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.161 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[33]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.144 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.088 ns  ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[18]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.088 ns  ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.088 ns  ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[16]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.088 ns  ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.088 ns  ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.088 ns  ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.076 ns  ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[18]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.076 ns  ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.076 ns  ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[16]     ; Clk100M  ;
; N/A                                     ; None                                                ; 0.076 ns  ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.076 ns  ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.076 ns  ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.032 ns  ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.041 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[18]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.041 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.041 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[16]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.041 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.041 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.041 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.107 ns ; PIO_DAT[2]  ; PIO_Interface:pio|AuxOut[3]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.108 ns ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[2]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[14]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[13]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[12]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[15]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.179 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[14]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[13]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[12]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[15]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.191 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.199 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.211 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Got      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.229 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.229 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.229 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.242 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.251 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.299 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.299 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.299 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.299 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.299 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[14]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[13]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[12]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[15]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.308 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[5]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[4]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[3]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[2]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.323 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[1]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.328 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.328 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.328 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.328 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.328 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.328 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.399 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.399 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.399 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.399 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.399 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.399 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.399 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.404 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.404 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.404 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.426 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.503 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.503 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.503 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.525 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[15]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[10]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[14]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[13]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[12]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[11]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[9]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[8]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[7]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.569 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[6]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.601 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;             ;                                   ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Wed Jun 25 16:38:55 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Synco -c Synco
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "PIO_nWR" is an undefined clock
Warning: Found 2 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "ClkDiv:clkd|Clk5M" as buffer
    Info: Detected ripple clock "ClkDiv:clkd|Clk25M" as buffer
Info: Slack time is 3.739 ns for clock "Clk100M" between source register "Sync_Len:synco|SL_LoadReg[13]" and destination register "Sync_Len:synco|isAddr_Zero"
    Info: Fmax is 159.72 MHz (period= 6.261 ns)
    Info: + Largest register to register requirement is 9.557 ns
        Info: + Setup relationship between source and destination is 10.000 ns
            Info: + Latch edge is 10.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "Clk100M" to destination register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X10_Y4_N8; Fanout = 51; REG Node = 'Sync_Len:synco|isAddr_Zero'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
            Info: - Longest clock path from clock "Clk100M" to source register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X4_Y7_N6; Fanout = 2; REG Node = 'Sync_Len:synco|SL_LoadReg[13]'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 5.818 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y7_N6; Fanout = 2; REG Node = 'Sync_Len:synco|SL_LoadReg[13]'
        Info: 2: + IC(0.557 ns) + CELL(0.571 ns) = 1.128 ns; Loc. = LC_X4_Y7_N1; Fanout = 1; COMB Node = 'Sync_Len:synco|Equal0~185'
        Info: 3: + IC(1.070 ns) + CELL(0.462 ns) = 2.660 ns; Loc. = LC_X6_Y7_N6; Fanout = 1; COMB Node = 'Sync_Len:synco|Equal0~188'
        Info: 4: + IC(1.157 ns) + CELL(0.125 ns) = 3.942 ns; Loc. = LC_X6_Y5_N1; Fanout = 21; COMB Node = 'Sync_Len:synco|dwncnt~0'
        Info: 5: + IC(1.507 ns) + CELL(0.369 ns) = 5.818 ns; Loc. = LC_X10_Y4_N8; Fanout = 51; REG Node = 'Sync_Len:synco|isAddr_Zero'
        Info: Total cell delay = 1.527 ns ( 26.25 % )
        Info: Total interconnect delay = 4.291 ns ( 73.75 % )
Info: Slack time is 8.272 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: Fmax is restricted to 304.04 MHz due to tcl and tch limits
    Info: + Largest register to register requirement is 9.557 ns
        Info: + Setup relationship between source and destination is 10.000 ns
            Info: + Latch edge is 10.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "PIO_nWR" to destination register is 4.674 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.392 ns) + CELL(0.574 ns) = 4.674 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.43 % )
                Info: Total interconnect delay = 3.392 ns ( 72.57 % )
            Info: - Longest clock path from clock "PIO_nWR" to source register is 4.674 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.392 ns) + CELL(0.574 ns) = 4.674 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.43 % )
                Info: Total interconnect delay = 3.392 ns ( 72.57 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 1.285 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.546 ns) + CELL(0.739 ns) = 1.285 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.739 ns ( 57.51 % )
        Info: Total interconnect delay = 0.546 ns ( 42.49 % )
Info: Minimum slack time is 869 ps for clock "Clk100M" between source register "ManchEncode:mancho|rDV_RTS" and destination register "ManchEncode:mancho|rrDV_RTS"
    Info: + Shortest register to register delay is 0.772 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y1_N7; Fanout = 1; REG Node = 'ManchEncode:mancho|rDV_RTS'
        Info: 2: + IC(0.597 ns) + CELL(0.175 ns) = 0.772 ns; Loc. = LC_X12_Y1_N2; Fanout = 1; REG Node = 'ManchEncode:mancho|rrDV_RTS'
        Info: Total cell delay = 0.175 ns ( 22.67 % )
        Info: Total interconnect delay = 0.597 ns ( 77.33 % )
    Info: - Smallest register to register requirement is -0.097 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "Clk100M" to destination register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X12_Y1_N2; Fanout = 1; REG Node = 'ManchEncode:mancho|rrDV_RTS'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
            Info: - Shortest clock path from clock "Clk100M" to source register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X12_Y1_N7; Fanout = 1; REG Node = 'ManchEncode:mancho|rDV_RTS'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: Minimum slack time is 1.382 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: + Shortest register to register delay is 1.285 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.546 ns) + CELL(0.739 ns) = 1.285 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.739 ns ( 57.51 % )
        Info: Total interconnect delay = 0.546 ns ( 42.49 % )
    Info: - Smallest register to register requirement is -0.097 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "PIO_nWR" to destination register is 4.674 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.392 ns) + CELL(0.574 ns) = 4.674 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.43 % )
                Info: Total interconnect delay = 3.392 ns ( 72.57 % )
            Info: - Shortest clock path from clock "PIO_nWR" to source register is 4.674 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.392 ns) + CELL(0.574 ns) = 4.674 ns; Loc. = LC_X3_Y6_N8; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.43 % )
                Info: Total interconnect delay = 3.392 ns ( 72.57 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: tsu for register "FreeRun:freerun|FRLoadReg[5]" (data pin = "PIO_DAT[6]", clock pin = "Clk100M") is 4.425 ns
    Info: + Longest pin to register delay is 9.138 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_7; Fanout = 1; PIN Node = 'PIO_DAT[6]'
        Info: 2: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = IOC_X0_Y7_N4; Fanout = 6; COMB Node = 'PIO_DAT~1'
        Info: 3: + IC(3.386 ns) + CELL(0.571 ns) = 4.665 ns; Loc. = LC_X4_Y5_N3; Fanout = 1; COMB Node = 'PIO_Interface:pio|FR_Load~78'
        Info: 4: + IC(1.171 ns) + CELL(0.571 ns) = 6.407 ns; Loc. = LC_X4_Y6_N7; Fanout = 3; COMB Node = 'PIO_Interface:pio|FR_Load~80'
        Info: 5: + IC(1.133 ns) + CELL(0.125 ns) = 7.665 ns; Loc. = LC_X5_Y5_N7; Fanout = 12; COMB Node = 'PIO_Interface:pio|FR_Load'
        Info: 6: + IC(0.696 ns) + CELL(0.777 ns) = 9.138 ns; Loc. = LC_X4_Y5_N8; Fanout = 1; REG Node = 'FreeRun:freerun|FRLoadReg[5]'
        Info: Total cell delay = 2.752 ns ( 30.12 % )
        Info: Total interconnect delay = 6.386 ns ( 69.88 % )
    Info: + Micro setup delay of destination is 0.208 ns
    Info: - Shortest clock path from clock "Clk100M" to destination register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X4_Y5_N8; Fanout = 1; REG Node = 'FreeRun:freerun|FRLoadReg[5]'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
Info: tco from clock "Clk100M" to destination pin "TestOut1[2]" through register "ManchEncode:mancho|reg[3]" is 10.366 ns
    Info: + Longest clock path from clock "Clk100M" to source register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X11_Y1_N3; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[3]'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Longest register to pin delay is 5.210 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y1_N3; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[3]'
        Info: 2: + IC(0.581 ns) + CELL(0.571 ns) = 1.152 ns; Loc. = LC_X11_Y1_N5; Fanout = 1; COMB Node = 'ManchEncode:mancho|xxdv_o~69'
        Info: 3: + IC(0.448 ns) + CELL(0.571 ns) = 2.171 ns; Loc. = LC_X11_Y1_N6; Fanout = 3; COMB Node = 'ManchEncode:mancho|xxdv_o~71'
        Info: 4: + IC(1.585 ns) + CELL(1.454 ns) = 5.210 ns; Loc. = PIN_81; Fanout = 0; PIN Node = 'TestOut1[2]'
        Info: Total cell delay = 2.596 ns ( 49.83 % )
        Info: Total interconnect delay = 2.614 ns ( 50.17 % )
Info: Longest tpd from source pin "DV_RTS" to destination pin "TestOut1[7]" is 6.067 ns
    Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_134; Fanout = 2; PIN Node = 'DV_RTS'
    Info: 2: + IC(3.905 ns) + CELL(1.454 ns) = 6.067 ns; Loc. = PIN_76; Fanout = 0; PIN Node = 'TestOut1[7]'
    Info: Total cell delay = 2.162 ns ( 35.64 % )
    Info: Total interconnect delay = 3.905 ns ( 64.36 % )
Info: th for register "PIO_Interface:pio|rPIO_nWR" (data pin = "PIO_nWR", clock pin = "Clk100M") is 2.463 ns
    Info: + Longest clock path from clock "Clk100M" to destination register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N6; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X4_Y6_N4; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
    Info: + Micro hold delay of destination is 0.138 ns
    Info: - Shortest pin to register delay is 2.596 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
        Info: 2: + IC(1.519 ns) + CELL(0.369 ns) = 2.596 ns; Loc. = LC_X4_Y6_N4; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 1.077 ns ( 41.49 % )
        Info: Total interconnect delay = 1.519 ns ( 58.51 % )
Info: All timing requirements were met for slow timing model timing analysis. See Report window for more details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 124 megabytes
    Info: Processing ended: Wed Jun 25 16:38:58 2008
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


