# 2024.03.03-3.2 Generators: Collections

## Generators and Collections

### FIR Golden Model

```scala
/**
  * A naive implementation of an FIR filter with an arbitrary number of taps.
  */
class ScalaFirFilter(taps: Seq[Int]) {
  var pseudoRegisters = List.fill(taps.length)(0)

  def poke(value: Int): Int = {
    pseudoRegisters = value :: pseudoRegisters.take(taps.length - 1)
    var accumulator = 0
    for(i <- taps.indices) {
      accumulator += taps(i) * pseudoRegisters(i)
    }
    accumulator
  }
}
```

### **Seq**

当**`taps`**变为**`Seq[Int]`**时，意味着类的用户可以在构造类时传递任意长度的**`Int`**序列。

### **寄存器**

使用**`var pseudoRegisters = List.fill(taps.length)(0)`**创建了一个**`List`**，用于存储前几个周期的值。选择**`List`**是因为其添加元素到头部和移除最后一个元素的语法非常简单。理论上可以使用Scala集合家族中的任何成员。这个列表被初始化为全零。

### **Poke**

我们的类添加了一个poke函数/方法，模拟将新输入放入过滤器并循环时钟。

### **更新寄存器**

**`pseudoRegisters = value :: pseudoRegisters.take(taps.length - 1)`**首先使用列表的**`take`**方法保留除最后一个元素外的所有元素，然后使用**`::`**列表连接操作符将**`value`**添加到缩减版列表的头部。

### **计算输出**

一个简单的for循环和累加器用于求和列表中每个元素与其对应抽头系数的乘积。仅含**`accumulator`**的行将该值作为函数结果返回。

### Test circuit using the golden model

为了避免使用繁杂的手动验证，这里使用Golden Model来生成期望的值，并与Chisel的结果对比

```scala
val goldenModel = new ScalaFirFilter(Seq(1, 1, 1, 1))

test(new My4ElementFir(1, 1, 1, 1)) { c =>
    for(i <- 0 until 100) {
        val input = scala.util.Random.nextInt(8)

        val goldenModelResult = goldenModel.poke(input)

        c.io.in.poke(input.U)

        c.io.out.expect(goldenModelResult.U, s"i $i, input $input, gm $goldenModelResult, ${c.io.out.peek().litValue}")

        c.clock.step(1)
    }

}
```

**注意**：这里软件上的Golden Model没有考虑位宽，而硬件则与位宽有很大关系。这里只考虑了8以内，即3bit的数，因此不存在这个问题

### Example: Parameterized FIR Generator

```scala
class MyManyElementFir(consts: Seq[Int], bitWidth: Int) extends Module {
  val io = IO(new Bundle {
    val in = Input(UInt(bitWidth.W))
    val out = Output(UInt(bitWidth.W))
  })

  val regs = mutable.ArrayBuffer[UInt]()
  for(i <- 0 until consts.length) {
      if(i == 0) regs += io.in
      else       regs += RegNext(regs(i - 1), 0.U)
  }
  
  val muls = mutable.ArrayBuffer[UInt]()
  for(i <- 0 until consts.length) {
      muls += regs(i) * consts(i).U
  }

  val scan = mutable.ArrayBuffer[UInt]()
  for(i <- 0 until consts.length) {
      if(i == 0) scan += muls(i)
      else scan += muls(i) + scan(i - 1)
  }

  io.out := scan.last
}
```

1. **`val regs = mutable.ArrayBuffer[UInt]()`**声明了一个名为**`regs`**的不可变变量，它被初始化为一个可变的**`ArrayBuffer`**，其中包含**`UInt`**类型的元素。**`ArrayBuffer`**是一个可变的序列，允许在序列两端高效地添加或删除元素，适用于需要动态修改元素的场景。在这里，**`regs`**可以被用来存储和更新**`UInt`**类型的数据，但由于使用了**`val`**，**`regs`**本身的引用是不可变的，尽管它指向的**`ArrayBuffer`**内容是可变的。
2. **`regs += io.in`**这行代码的意思是将**`io.in`**这个**`UInt`**信号添加到**`regs`**这个**`ArrayBuffer`**中。这里没有直接的数值相加操作，而是将**`io.in`**这个元素添加（追加）到**`regs`**这个列表的末尾。**`regs`**是一个容器，可以逐个添加元素，即使一开始**`regs`**是空的。这行代码的作用是初始化**`regs`**列表的第一个元素，后续元素则在循环中通过**`RegNext`**添加。
3. **`regs`**作为一个**`ArrayBuffer`**，可以包含不同类型的**`UInt`**元素。在这种情况下，**`io.in`**是一个**`Input(UInt)`**类型，而**`RegNext(regs(i - 1), 0.U)`**生成的是一个**`Reg(UInt)`**类型。尽管**`io.in`**和通过**`RegNext`**创建的寄存器在硬件层面扮演不同的角色（一个是输入信号，另一个是寄存器），但它们都是**`UInt`**类型，可以存储在同一个**`ArrayBuffer`**中。在Chisel生成的硬件逻辑中，这将创建一个信号和寄存器链，其中信号和寄存器可以互相连接。
4. 使用**`scan`**数组缓存逐步累加的结果而不是直接对**`muls`**求和，是为了展示在每一步如何逐渐累积计算的中间值。这种方法在某些复杂的FIR滤波器设计中可以提供更多的灵活性，比如在需要逐个访问累加过程中的中间结果时。尽管在这个特定例子中，只需要最终的累加结果，直接对**`muls`**求和看似更直接，但展开累加过程可以帮助理解和调试滤波器的行为，尤其是在更复杂或参数化的设计中。然而，如果目标只是获取最终的累加和，直接使用**`muls.reduce(_ + _)`**确实会更简洁高效。

### Test a bunch of different sized FIR filters

```scala
def r(): Int = {
  scala.util.Random.nextInt(1024)
}

/**
  * run a test comparing software and hardware filters
  * run for at least twice as many samples as taps
  */
def runOneTest(taps: Seq[Int]) {
    val goldenModel = new ScalaFirFilter(taps)

    test(new MyManyElementFir(taps, 32)) { c =>
        for(i <- 0 until 2 * taps.length) {
            val input = r()

            val goldenModelResult = goldenModel.poke(input)

            c.io.in.poke(input.U)

            c.io.out.expect(goldenModelResult.U, s"i $i, input $input, gm $goldenModelResult, ${c.io.out.peek().litValue}")

            c.clock.step(1)
        }
    }
}

for(tapSize <- 2 until 100 by 10) {
    val taps = Seq.fill(tapSize)(r())  // create a sequence of random coefficients

    runOneTest(taps)
}
```

1. 在Chisel测试中，**`c.clock.step(1)`**通常放在对输出进行期望检查（**`expect`**）之后，因为我们希望在提供输入后推进仿真一个时钟周期，然后在下一个时钟边沿检查输出。这样可以确保寄存器已经更新到了因输入变化而触发的新状态。
2. 字符串**`s"i $i, input $input, gm $goldenModelResult, ${c.io.out.peek().litValue}"`**是Scala的字符串插值，用于构造包含变量值的字符串。这里它构建了一个描述当前测试状态的字符串，包括迭代次数**`i`**，当前输入**`input`**，金标准模型**`goldenModel`**的结果**`goldenModelResult`**，以及从待测试模块的输出**`c.io.out`**中提取的值。这对于调试和理解测试失败的上下文非常有用。

## Hardware Collections

### Example: Add run-time configurable taps to our FIR

在FIR生成器的IO中添加了一个额外的**`consts`**向量，允许在电路生成后从外部改变系数。这是通过Chisel集合类型**`Vec`**实现的。**`Vec`**支持许多Scala集合方法，但只能包含Chisel硬件元素。仅在普通Scala集合无法满足需求的情况下使用**`Vec`**，主要是以下两种情况：*1.* 在Bundle中需要元素集合，通常是作为IO使用的Bundle。*2.* 需要通过硬件部分的索引访问集合（如寄存器文件）。

原因在于**`Vec`**能够创建一组硬件元素的集合，而这些硬件元素可以在生成的硬件电路中被索引和操作。相反，普通的Scala集合，如**`List`**或**`Seq`**，仅仅在Scala软件环境中存在，它们不能直接映射到硬件电路中。因此，当定义硬件模块的IO接口或需要在硬件级别按索引访问元素时，应该使用**`Vec`**。

```scala
class MyManyDynamicElementVecFir(length: Int) extends Module {
  val io = IO(new Bundle {
    val in = Input(UInt(8.W))
    val out = Output(UInt(8.W))
    val consts = Input(Vec(length, UInt(8.W)))
  })

  // Reference solution
  val regs = RegInit(VecInit(Seq.fill(length)(0.U(8.W))))
  for(i <- 0 until length) {
      if(i == 0) regs(i) := io.in
      else       regs(i) := regs(i - 1)
  }
  
  val muls = Wire(Vec(length, UInt(8.W)))
  for(i <- 0 until length) {
      if(i == 0) muls(i) := io.in * io.consts(i)
      else       muls(i) := regs(i - 1) * io.consts(i)
  }

  val scan = Wire(Vec(length, UInt(8.W)))
  for(i <- 0 until length) {
      if(i == 0) scan(i) := muls(i)
      else scan(i) := muls(i) + scan(i - 1)
  }

  io.out := scan(length - 1)
}
```

1. **`VecInit`**用于创建一个**`Vec`**，这是Chisel中的一种集合类型，专门用于存储硬件元素。**`Seq.fill(length - 1)(0.U(8.W))`**生成一个长度为**`length - 1`**，每个元素初始化为8位宽的0的序列。**`VecInit`**将这个序列转换成一个**`Vec`**，以便在硬件设计中使用。**`RegInit`**则将这个**`Vec`**初始化为寄存器，使得其值在复位时为指定的初始值。这种方式常用于定义具有多个初始相同值的寄存器数组。
2. **`Wire(Vec(length, UInt(8.W)))`** 用于创建一个具有 **`length`** 元素的向量，每个元素是 8 位无符号整数。这是在硬件描述语言中创建信号数组的标准方法，允许这些信号在生成的硬件电路中被实例化。
    
    相比之下，**`mutable.ArrayBuffer[UInt]()`** 是 Scala 的一个集合类型，主要用于软件程序中的数据存储和处理。在 Chisel 的上下文中，你不能直接将 **`ArrayBuffer`** 用作硬件信号的容器，因为 **`ArrayBuffer`** 是一个可变的、仅在 Scala 软件执行环境中存在的数据结构，它不会被合成到硬件中。
    
    简单来说：
    
    - **`Wire(Vec(length, UInt(8.W)))`** 在 Chisel 中创建一个硬件向量，这个向量可以在生成的硬件电路中存在并携带信号。
    - **`mutable.ArrayBuffer[UInt]()`** 创建一个仅在 Scala 软件执行时存在的内存数组，它不能直接用于硬件设计。
    
    所以，在你的代码中使用 **`Wire(Vec(length, UInt(8.W)))`** 是为了定义一个可以在硬件层面操作和传递信号的向量，这对于硬件设计至关重要。
    
    ### Example: 32-bit RISC-V Processor
    
    Register file: An array of registers that can be read from or written to via a number of read or write ports. Each port consists of an address and data field.
    
    ```scala
    class RegisterFile(readPorts: Int) extends Module {
        require(readPorts >= 0)
        val io = IO(new Bundle {
            val wen   = Input(Bool())
            val waddr = Input(UInt(5.W))
            val wdata = Input(UInt(32.W))
            val raddr = Input(Vec(readPorts, UInt(5.W)))
            val rdata = Output(Vec(readPorts, UInt(32.W)))
        })
        
        // A Register of a vector of UInts
        val reg = RegInit(VecInit(Seq.fill(32)(0.U(32.W))))
    
        when(io.wen){
            reg(io.waddr) := io.wdata
        }
        for(i <- 0 until readPorts){
            when(io.raddr(i) === 0.U){
                io.rdata(i) := 0.U
            }.otherwise{
                io.rdata(i) := reg(io.raddr(i))
            }
        }
    }
    ```
    
    **`readPorts`** 表示寄存器文件的读端口数量。这个数量决定了在任何给定的时钟周期内，可以同时读取多少个独立寄存器的数据。每个读端口由其自己的读取地址（**`raddr`**）和读取数据（**`rdata`**）组成。在这种设置中，你可以在一个时钟周期内并行读取多个寄存器的值，而不是一次只能读取一个，这对于增加处理器的数据吞吐量非常有用。
    
    具体到代码：
    
    - **`readPorts`**：定义了有多少个并行的读端口可用于同时读取寄存器文件中的数据。
    - **`io.raddr`**：一个向量，包含了每个读端口对应的读取地址。每个读端口都可以独立地从寄存器文件中选择一个寄存器进行读取。
    - **`io.rdata`**：一个向量，用于输出每个读端口读取到的寄存器值。每个端口根据对应的**`raddr`**读取寄存器文件中的数据，并将其放置在**`rdata`**的相应位置。