Fitter Place Stage Report for pcie_ed
Wed Mar 20 17:25:20 2024
Quartus Prime Version 23.4.1 Build 205 02/08/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Global & Other Fast Signals Summary
  6. Global Signal Visualization
  7. Global & Other Fast Signals Details
  8. Fitter Duplication Summary
  9. Non-Global High Fan-Out Signals
 10. Fitter RAM Summary
 11. Fitter Physical RAM Information
 12. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Usage Report Generated after: Place                         ;                        ;       ;
;                                                             ;                        ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 10,810 / 222,400       ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 10,810                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 13,640 / 222,400       ; 6 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 4,776                  ;       ;
;         [b] ALMs used for LUT logic                         ; 3,014                  ;       ;
;         [c] ALMs used for register circuitry                ; 5,420                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 430                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,873 / 222,400        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 43 / 222,400           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 13                     ;       ;
;         [c] Due to LAB input limits                         ; 30                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 1,698 / 22,240         ; 8 %   ;
;     -- Logic LABs                                           ; 1,655                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 43                     ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 12,405                 ;       ;
;     -- 8 input functions                                    ; 36                     ;       ;
;     -- 7 input functions                                    ; 12                     ;       ;
;     -- 6 input functions                                    ; 2,151                  ;       ;
;     -- 5 input functions                                    ; 2,353                  ;       ;
;     -- 4 input functions                                    ; 2,769                  ;       ;
;     -- <=3 input functions                                  ; 5,084                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,721                  ;       ;
; Memory ALUT usage                                           ; 812                    ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 0                      ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 27,478                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- LAB logic registers:                             ;                        ;       ;
;             -- Primary logic registers                      ; 20,391 / 444,800       ; 5 %   ;
;             -- Secondary logic registers                    ; 3,299 / 444,800        ; < 1 % ;
;         -- Hyper-Registers:                                 ; 3,788                  ;       ;
;                                                             ;                        ;       ;
; Register control circuitry for power estimation             ; 85                     ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 1,677                  ;       ;
;                                                             ;                        ;       ;
; I/O pins                                                    ; 21 / 624               ; 3 %   ;
;     -- Clock pins                                           ; 1 / 44                 ; 2 %   ;
;     -- Dedicated input pins                                 ; 2 / 54                 ; 4 %   ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 186 / 1,611            ; 12 %  ;
; Total MLAB memory bits                                      ; 25,956                 ;       ;
; Total block memory bits                                     ; 1,071,912 / 32,993,280 ; 3 %   ;
; Total block memory implementation bits                      ; 3,809,280 / 32,993,280 ; 12 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B+C-D]                                ; 0 / 846                ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Total DSP_PRIME Blocks                              ; 0                      ;       ;
;     [D] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 1 / 15                 ; 7 %   ;
; Global signals                                              ; 6                      ;       ;
; LVDS_RX blocks                                              ; 0 / 192                ; 0 %   ;
; HMC blocks                                                  ; 0 / 8                  ; 0 %   ;
; Maximum fan-out                                             ; 32028                  ;       ;
; Highest non-global fan-out                                  ; 32028                  ;       ;
; Total fan-out                                               ; 224082                 ;       ;
; Average fan-out                                             ; 5.15                   ;       ;
+-------------------------------------------------------------+------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+
; Compilation Hierarchy Node                                                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                 ; Entity Name                                                   ; Library Name                        ;
+-----------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+
; |                                                                                 ; 10810.2 (0.5)        ; 13639.0 (0.5)                    ; 2872.0 (0.0)                                      ; 43.2 (0.0)                       ; 430.0 (0.0)          ; 12405 (1)           ; 27478 (0)                 ; 0 (0)         ; 1071912           ; 186   ; 0                        ; 0                                      ; 0                                                 ; 41   ; 1 (0)  ; |                                                                                                                                                                                                                   ; pcie_ed                                                       ; pcie_ed                             ;
;    |auto_fab_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                          ; alt_sld_fab_0                                                 ; alt_sld_fab_0                       ;
;       |alt_sld_fab_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                            ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                        ; N/A                                 ;
;          |alt_sld_fab_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                              ; alt_sld_fab_0_alt_sld_fab_1920_hyfvdgq                        ; N/A                                 ;
;             |agilexconfigreset|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset                                                                                                                                                            ; alt_sld_fab_0_intel_agilex_reset_release_from_sdm_203_bv4oeci ; N/A                                 ;
;                |user_reset|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset                                                                                                                                                 ; intel_agilex_reset_release_from_sdm_atom                      ; N/A                                 ;
;    |dut|                                                                          ; 1853.7 (0.0)         ; 2386.2 (0.0)                     ; 539.7 (0.0)                                       ; 7.1 (0.0)                        ; 30.0 (0.0)           ; 1929 (0)            ; 3980 (0)                  ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut                                                                                                                                                                                                                 ; pcie_ed_dut                                                   ; pcie_ed_dut                         ;
;       |dut|                                                                       ; 1853.7 (0.0)         ; 2386.2 (0.0)                     ; 539.7 (0.0)                                       ; 7.1 (0.0)                        ; 30.0 (0.0)           ; 1929 (0)            ; 3980 (0)                  ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut                                                                                                                                                                                                             ; pcie_ed_dut_intel_pcie_gts_300_qdefnma                        ; intel_pcie_gts_300                  ;
;          |gen_sm_qhip.u_sm_qhip|                                                  ; 1650.7 (0.0)         ; 2105.2 (0.0)                     ; 460.9 (0.0)                                       ; 6.3 (0.0)                        ; 20.0 (0.0)           ; 1662 (0)            ; 3514 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip                                                                                                                                                                                       ; qhip_pcie_ed_dut_intel_pcie_gts_300_qdefnma                   ; intel_pcie_gts_300                  ;
;             |i_gpio_perst0_n_sync_inst|                                           ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|i_gpio_perst0_n_sync_inst                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;             |pcie_sip_top_inst|                                                   ; 1650.0 (1.4)         ; 2103.8 (1.5)                     ; 460.0 (0.1)                                       ; 6.3 (0.0)                        ; 20.0 (0.0)           ; 1662 (0)            ; 3511 (3)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst                                                                                                                                                                     ; sm_pcie_sip_top                                               ; intel_pcie_gts_300                  ;
;                |avmm_rst_sync_inst|                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|avmm_rst_sync_inst                                                                                                                                                  ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |hip_reconfig_link_req_rst_sync_inst|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_link_req_rst_sync_inst                                                                                                                                 ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |hip_reconfig_rst_sync_inst|                                       ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_rst_sync_inst                                                                                                                                          ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |p0_debounce_logic_inst|                                           ; 6.6 (6.6)            ; 7.0 (7.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst                                                                                                                                              ; sm_pcie_debounce_logic                                        ; intel_pcie_gts_300                  ;
;                |p0_user_avmm_warm_rst_rdy_sync_inst|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_user_avmm_warm_rst_rdy_sync_inst                                                                                                                                 ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |sm_pcie_csb_adaptor_inst|                                         ; 625.6 (0.0)          ; 713.8 (0.0)                      ; 89.6 (0.0)                                        ; 1.3 (0.0)                        ; 20.0 (0.0)           ; 800 (0)             ; 808 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst                                                                                                                                            ; sm_pcie_csb_adaptor                                           ; intel_pcie_gts_300                  ;
;                   |apperr_inst|                                                   ; 15.7 (3.3)           ; 17.5 (3.7)                       ; 1.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (6)              ; 20 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst                                                                                                                                ; sm_pcie_apperr2csb                                            ; intel_pcie_gts_300                  ;
;                      |apperr_mstr_inst|                                           ; 12.4 (12.4)          ; 13.8 (13.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst                                                                                                               ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |avmm_inst|                                                     ; 22.6 (7.7)           ; 24.8 (8.0)                       ; 2.4 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (16)             ; 35 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst                                                                                                                                  ; sm_pcie_avmm2csb                                              ; intel_pcie_gts_300                  ;
;                      |csb_mstr_inst|                                              ; 10.6 (10.6)          ; 11.3 (11.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst                                                                                                                    ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |custcpl_trgt_inst|                                          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custcpl_trgt_inst                                                                                                                ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                      |mmio_req_pulse_sync|                                        ; 1.4 (0.3)            ; 2.0 (0.5)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_pulse_sync                                                                                                              ; sm_pcie_pulsesync                                             ; intel_pcie_gts_300                  ;
;                         |hold_sync_rd_clk_inst|                                   ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_pulse_sync|hold_sync_rd_clk_inst                                                                                        ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                      |req_pulse_sync_inst|                                        ; 1.4 (0.3)            ; 2.0 (0.5)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|req_pulse_sync_inst                                                                                                              ; sm_pcie_pulsesync                                             ; intel_pcie_gts_300                  ;
;                         |hold_sync_rd_clk_inst|                                   ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|req_pulse_sync_inst|hold_sync_rd_clk_inst                                                                                        ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |cii_inst|                                                      ; 43.5 (5.1)           ; 49.2 (6.8)                       ; 5.8 (1.7)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 64 (4)              ; 60 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst                                                                                                                                   ; sm_pcie_csb2cii                                               ; intel_pcie_gts_300                  ;
;                      |ciicpl_mstr_inst|                                           ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst                                                                                                                  ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |ciireq_trgt_inst|                                           ; 29.6 (29.6)          ; 33.3 (33.3)                      ; 3.9 (3.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 44 (44)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst                                                                                                                  ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                   |csb_ep_inst|                                                   ; 198.8 (139.2)        ; 216.6 (155.3)                    ; 17.8 (16.1)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 233 (175)           ; 174 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst                                                                                                                                ; sm_pcie_csbep_wrapper                                         ; intel_pcie_gts_300                  ;
;                      |scfifo_16_depth_cplto_inst|                                 ; 37.6 (0.0)           ; 38.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 27 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst                                                                                                     ; scfifo                                                        ; altera_work                         ;
;                         |auto_generated|                                          ; 37.6 (3.6)           ; 38.8 (3.6)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 27 (6)              ; 24 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated                                                                                      ; scfifo_a20m                                                   ; altera_work                         ;
;                            |dpfifo|                                               ; 33.9 (0.3)           ; 35.2 (0.3)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (1)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo                                                                               ; a_dpfifo_p9kk                                                 ; altera_work                         ;
;                               |FIFOram|                                           ; 21.5 (0.0)           ; 21.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram                                                                       ; altera_syncram_h3c4                                           ; altera_work                         ;
;                                  |altera_syncram_impl1|                           ; 21.5 (21.5)          ; 21.8 (21.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                  ; altera_syncram_impl_gag                                       ; altera_work                         ;
;                               |fifo_state|                                        ; 6.4 (3.4)            ; 6.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 7 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state                                                                    ; a_fefifo_4pck1                                                ; altera_work                         ;
;                                  |count_usedw|                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw                                                        ; cntr_rs7l                                                     ; altera_work                         ;
;                               |rd_ptr_count|                                      ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count                                                                  ; altera_counter                                                ; altera_work                         ;
;                               |wr_ptr|                                            ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr                                                                        ; altera_counter                                                ; altera_work                         ;
;                      |sm_pcie_csbep_convert_pcsel_inst0|                          ; 9.3 (9.3)            ; 9.9 (9.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sm_pcie_csbep_convert_pcsel_inst0                                                                                              ; sm_pcie_csbep_convert_pcsel                                   ; intel_pcie_gts_300                  ;
;                      |sm_pcie_csbep_convert_pcsel_inst1|                          ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sm_pcie_csbep_convert_pcsel_inst1                                                                                              ; sm_pcie_csbep_convert_pcsel                                   ; intel_pcie_gts_300                  ;
;                   |flr_inst|                                                      ; 2.3 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst                                                                                                                                   ; sm_pcie_flr2csb                                               ; intel_pcie_gts_300                  ;
;                      |flrcmpl_mstr_inst|                                          ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst|flrcmpl_mstr_inst                                                                                                                 ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |hotplug_inst|                                                  ; 31.5 (19.6)          ; 38.5 (25.5)                      ; 7.0 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (26)             ; 59 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst                                                                                                                               ; sm_pcie_hotplug                                               ; intel_pcie_gts_300                  ;
;                      |hotplug_mstr_inst|                                          ; 11.9 (11.9)          ; 13.0 (13.0)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst                                                                                                             ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |interrupt_inst|                                                ; 29.8 (18.2)          ; 32.6 (19.6)                      ; 2.8 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (31)             ; 35 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst                                                                                                                             ; sm_pcie_int2csb                                               ; intel_pcie_gts_300                  ;
;                      |appint_mstr_inst|                                           ; 4.7 (4.7)            ; 5.8 (5.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |msipend_mstr_inst|                                          ; 6.9 (6.9)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst                                                                                                           ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |pcicfg_inst|                                                   ; 2.3 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst                                                                                                                                ; sm_pcie_csb2pcicfg                                            ; intel_pcie_gts_300                  ;
;                      |pcicfgcpl_mstr_inst|                                        ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst|pcicfgcpl_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |pm_inst|                                                       ; 34.6 (23.0)          ; 36.8 (24.0)                      ; 2.3 (1.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 55 (35)             ; 34 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst                                                                                                                                    ; sm_pcie_pm2csb                                                ; intel_pcie_gts_300                  ;
;                      |pm_mstr_inst|                                               ; 11.6 (11.6)          ; 12.8 (12.8)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (20)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst                                                                                                                       ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |prs_inst|                                                      ; 4.7 (0.0)            ; 5.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst                                                                                                                                   ; sm_pcie_prs2csb                                               ; intel_pcie_gts_300                  ;
;                      |prs_mstr_inst|                                              ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst                                                                                                                     ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |resetevent_inst|                                               ; 18.5 (6.8)           ; 22.3 (6.9)                       ; 4.0 (0.1)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 27 (9)              ; 26 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst                                                                                                                            ; sm_pcie_resetevent                                            ; intel_pcie_gts_300                  ;
;                      |rstevt_mstr_inst|                                           ; 5.8 (5.8)            ; 8.0 (8.0)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst                                                                                                           ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                      |rstevt_trgt_inst|                                           ; 5.9 (5.9)            ; 7.4 (7.4)                        ; 1.6 (1.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_trgt_inst                                                                                                           ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                   |sm_pcie_csb2tx_credit_inst|                                    ; 196.4 (103.9)        ; 234.3 (119.5)                    ; 38.7 (16.3)                                       ; 0.8 (0.6)                        ; 0.0 (0.0)            ; 196 (129)           ; 302 (87)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst                                                                                                                 ; sm_pcie_csb2tx_credit                                         ; intel_pcie_gts_300                  ;
;                      |memstore_cpl|                                               ; 31.4 (31.4)          ; 38.7 (38.7)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl                                                                                                    ; sm_pcie_csb2tx_credit_memstore                                ; intel_pcie_gts_300                  ;
;                      |memstore_np|                                                ; 22.7 (22.7)          ; 26.2 (26.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np                                                                                                     ; sm_pcie_csb2tx_credit_memstore                                ; intel_pcie_gts_300                  ;
;                      |memstore_p|                                                 ; 22.7 (22.7)          ; 30.8 (30.8)                      ; 8.3 (8.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 15 (15)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p                                                                                                      ; sm_pcie_csb2tx_credit_memstore                                ; intel_pcie_gts_300                  ;
;                      |txcredit_trgt_inst|                                         ; 15.8 (15.8)          ; 19.1 (19.1)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst                                                                                              ; sm_pcie_com_tcsb                                              ; intel_pcie_gts_300                  ;
;                   |user_avmm_adapter_inst|                                        ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|user_avmm_adapter_inst                                                                                                                     ; sm_pcie_user_avmm_adapter                                     ; intel_pcie_gts_300                  ;
;                   |vferror_inst|                                                  ; 18.5 (4.4)           ; 23.0 (7.8)                       ; 4.6 (3.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (4)              ; 40 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst                                                                                                                               ; sm_pcie_csb2vferr                                             ; intel_pcie_gts_300                  ;
;                      |vferr_tx_mstr_inst|                                         ; 14.0 (14.0)          ; 15.2 (15.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                   |vw_inst|                                                       ; 6.2 (0.2)            ; 7.8 (0.5)                        ; 1.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst                                                                                                                                    ; sm_pcie_vw2csb                                                ; intel_pcie_gts_300                  ;
;                      |vwmstr_mstr_inst|                                           ; 6.0 (6.0)            ; 7.2 (7.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst                                                                                                                   ; sm_pcie_com_mcsb                                              ; intel_pcie_gts_300                  ;
;                |sm_pcie_rx_mainband_inst|                                         ; 771.8 (0.0)          ; 1064.7 (0.0)                     ; 297.8 (0.0)                                       ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 695 (0)             ; 2024 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst                                                                                                                                            ; sm_pcie_mainband_rx_top                                       ; intel_pcie_gts_300                  ;
;                   |st_rx_tuser_halt_0|                                            ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_0                                                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |st_rx_tuser_halt_1|                                            ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_1                                                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |st_rx_tuser_halt_2|                                            ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_2                                                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |u_sm_x4_rx_deskew|                                             ; 768.8 (0.0)          ; 1060.2 (0.0)                     ; 296.3 (0.0)                                       ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 692 (0)             ; 2015 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew                                                                                                                          ; sm_pcie_rx_deskew                                             ; intel_pcie_gts_300                  ;
;                      |u_wrpcie_deskew|                                            ; 768.8 (1.5)          ; 1060.2 (2.7)                     ; 296.3 (1.1)                                       ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 692 (5)             ; 2015 (5)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew                                                                                                          ; sm_pcie_rx_pld_deskew                                         ; intel_pcie_gts_300                  ;
;                         |dpchannels[0].rx_pld_deskew_datapipe|                    ; 205.2 (205.2)        ; 280.7 (280.7)                    ; 77.6 (77.6)                                       ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 177 (177)           ; 548 (548)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[1].rx_pld_deskew_datapipe|                    ; 184.5 (184.5)        ; 254.8 (254.8)                    ; 70.9 (70.9)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 161 (161)           ; 492 (492)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[2].rx_pld_deskew_datapipe|                    ; 175.0 (175.0)        ; 242.3 (242.3)                    ; 67.9 (67.9)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 153 (153)           ; 464 (464)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[3].rx_pld_deskew_datapipe|                    ; 175.8 (175.8)        ; 248.5 (248.5)                    ; 74.1 (74.1)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 153 (153)           ; 464 (464)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dpchannels[4].rx_pld_deskew_datapipe|                    ; 9.8 (9.8)            ; 11.7 (11.7)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[4].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                ; intel_pcie_gts_300                  ;
;                         |dsk_sm|                                                  ; 16.9 (16.9)          ; 19.5 (19.5)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm                                                                                                   ; sm_pcie_rx_pld_deskew_sm                                      ; intel_pcie_gts_300                  ;
;                |sm_pcie_src_inst|                                                 ; 52.4 (41.7)          ; 63.0 (45.9)                      ; 10.7 (4.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (67)             ; 89 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst                                                                                                                                                    ; sm_pcie_src                                                   ; intel_pcie_gts_300                  ;
;                   |avmm_clk_ninit_done_sync_inst|                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|avmm_clk_ninit_done_sync_inst                                                                                                                      ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |core_pll_lock_sync_inst|                                       ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|core_pll_lock_sync_inst                                                                                                                            ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[0].pld_adapter_tx_pld_rst_n_reg_sync|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[0].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[1].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[1].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[2].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[2].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[3].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[3].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |g_active_ch_pld_rst_n[4].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[4].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |p0_pld_in_use_sync_inst|                                       ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_in_use_sync_inst                                                                                                                            ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |p0_pld_link_req_rst_n_sync_inst|                               ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_link_req_rst_n_sync_inst                                                                                                                    ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |p0_rst_tree|                                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree                                                                                                                                        ; sm_pcie_reset_tree                                            ; intel_pcie_gts_300                  ;
;                   |p0_tx_dsk_done_sync_inst|                                      ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_tx_dsk_done_sync_inst                                                                                                                           ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |pin_perst_n_sync|                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pin_perst_n_sync                                                                                                                                   ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |pld_clk_ninit_done_sync_inst|                                  ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst                                                                                                                       ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                   |pld_core_rst_n_sync|                                           ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_core_rst_n_sync                                                                                                                                ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;                |sm_pcie_tx_mainband_inst|                                         ; 188.6 (45.4)         ; 247.7 (46.6)                     ; 59.1 (1.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (72)             ; 564 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst                                                                                                                                            ; sm_pcie_mainband_tx_top                                       ; intel_pcie_gts_300                  ;
;                   |ready_pipeline_inst0|                                          ; 72.1 (72.1)          ; 103.1 (103.1)                    ; 31.0 (31.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 290 (290)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0                                                                                                                       ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                   |ready_pipeline_inst1a|                                         ; 64.8 (64.8)          ; 91.2 (91.2)                      ; 26.4 (26.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 260 (260)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a                                                                                                                      ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                   |ready_pipeline_inst1b|                                         ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1b                                                                                                                      ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                   |u_sm_x4_tx_deskew|                                             ; 4.0 (4.0)            ; 4.4 (4.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew                                                                                                                          ; sm_pcie_tx_deskew                                             ; intel_pcie_gts_300                  ;
;             |sm_pcie_hal_top_inst|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst                                                                                                                                                                  ; pcie_ed_dut_intel_pcie_gts_pcie_hal_top_300_un6p7py           ; intel_pcie_gts_300                  ;
;                |pcie_hal_top|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top                                                                                                                                                     ; pcie_ed_dut_pcie_hal_top_2100_okrywsy                         ; pcie_hal_top_2100                   ;
;                   |ch4_phip_inst|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst                                                                                                                                       ; ch4_phip                                                      ; pcie_hal_top_2100                   ;
;                   |one_lane_pcie_inst_0|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_ydlnppi       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_ix3avca                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_i75ctsi            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_jcaj4zy                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_agcatrq          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_uhebp5y                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |one_lane_pcie_inst_1|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_ssolv5i       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p1|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_5iub4oy                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_4cpcala            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_xvyrmby                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_t5knmua          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_z6tb5fq                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |one_lane_pcie_inst_2|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_grpui7y       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p2|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_2dlqizq                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_breh5hy            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_vyl5wia                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_52q5uwa          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_7x7kbai                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |one_lane_pcie_inst_3|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3                                                                                                                                ; pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_kki5zwy       ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_hal_top_p3|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3                                                                                                       ; pcie_ed_dut_one_lane_pcie_hal_2100_on44m5i                    ; one_lane_pcie_hal_2100              ;
;                         |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst                                                                                      ; pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_5itwohy            ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top                                                                          ; pcie_ed_dut_phy_hal_2100_ebn43xi                              ; phy_hal_2100                        ;
;                               |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                ; phy_hal_2100                        ;
;                                  |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                       ; phy_hal_2100                        ;
;                         |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst                                                                                    ; pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_rwte52y          ; one_lane_pcie_hal_2100              ;
;                            |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top                                                                      ; pcie_ed_dut_pldif_hal_2100_4dfogfq                            ; pldif_hal_2100                      ;
;                               |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                              ; pldif_hal_2100                      ;
;                                  |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                           ; pldif_hal_2100                      ;
;                   |pcie_phip_hal_ctrltop_x4|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_phip_hal_ctrltop_x4                                                                                                                            ; pcie_ed_dut_pcie_hal_top_phip_hal_2100_sxn6eia                ; pcie_hal_top_2100                   ;
;                      |pcie_phip_hal_ctrltop|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_phip_hal_ctrltop_x4|pcie_phip_hal_ctrltop                                                                                                      ; pcie_ed_dut_phip_hal_2100_sxjz2vy                             ; phip_hal_2100                       ;
;                   |pcie_pipe_hal_top|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_pipe_hal_top                                                                                                                                   ; pcie_ed_dut_pcie_hal_top_pipe_hal_2100_e6uglya                ; pcie_hal_top_2100                   ;
;                      |pcie_pipe_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_pipe_hal_top|pcie_pipe_hal_top                                                                                                                 ; pcie_ed_dut_pipe_hal_2100_g57zsoa                             ; pipe_hal_2100                       ;
;          |u_pciess_p0|                                                            ; 203.0 (1.0)          ; 281.0 (1.4)                      ; 78.8 (0.4)                                        ; 0.8 (0.0)                        ; 10.0 (0.0)           ; 267 (1)             ; 466 (3)                   ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0                                                                                                                                                                                                 ; pciess                                                        ; intel_pcie_gts_300                  ;
;             |SM_TXCRDT.pciess_vecsync_handshake_inst|                             ; 14.3 (12.8)          ; 18.4 (16.3)                      ; 4.7 (4.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 5 (5)               ; 49 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst                                                                                                                                                         ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                |acknowledgement_synchronizer_wr_clk|                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|acknowledgement_synchronizer_wr_clk                                                                                                                     ; altera_std_synchronizer                                       ; altera_work                         ;
;                |request_synchronizer_rd_clk|                                      ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|request_synchronizer_rd_clk                                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;             |SM_TXCRDT.u_warm_rst_coreclk_n_sync|                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|SM_TXCRDT.u_warm_rst_coreclk_n_sync                                                                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;             |gen_sub.u_hipif|                                                     ; 177.3 (0.0)          ; 244.1 (0.0)                      ; 66.9 (0.0)                                        ; 0.1 (0.0)                        ; 10.0 (0.0)           ; 258 (0)             ; 378 (0)                   ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif                                                                                                                                                                                 ; pciess_hip_if_adaptor                                         ; intel_pcie_gts_300                  ;
;                |u_ctrlshadow_rdy_axi_st_clk_sync|                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_ctrlshadow_rdy_axi_st_clk_sync                                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_cfg_ext_ctrl_shadow|                                     ; 55.4 (35.9)          ; 58.7 (37.0)                      ; 3.3 (1.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 66 (51)             ; 44 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow                                                                                                                                                    ; pciess_cfg_ext_ctrl_shadow                                    ; intel_pcie_gts_300                  ;
;                   |cii_req_i_scfifo|                                              ; 17.9 (0.0)           ; 18.9 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                      |auto_generated|                                             ; 17.9 (0.0)           ; 18.9 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated                                                                                                                    ; scfifo_r6ve                                                   ; altera_work                         ;
;                         |dpfifo|                                                  ; 17.9 (5.0)           ; 18.9 (5.5)                       ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (10)             ; 14 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo                                                                                                             ; a_dpfifo_tncu                                                 ; altera_work                         ;
;                            |FIFOram|                                              ; 10.4 (0.0)           ; 11.0 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram                                                                                                     ; altera_syncram_24dh                                           ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 10.4 (10.4)          ; 11.0 (11.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                ; altera_syncram_impl_g9vv                                      ; altera_work                         ;
;                            |rd_ptr_msb|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                            |usedw_counter|                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|usedw_counter                                                                                               ; altera_counter                                                ; altera_work                         ;
;                            |wr_ptr|                                               ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|wr_ptr                                                                                                      ; altera_counter                                                ; altera_work                         ;
;                   |ctrl_shadow_ss_rst_req_sync|                                   ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrl_shadow_ss_rst_req_sync                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_coreclkout_hip_reset_sync|                                   ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_coreclkout_hip_reset_sync                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_cfg_if|                                                  ; 32.9 (11.4)          ; 49.4 (15.0)                      ; 16.5 (3.6)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 50 (21)             ; 105 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if                                                                                                                                                                 ; pciess_cfg_if                                                 ; intel_pcie_gts_300                  ;
;                   |u_app_int_sync|                                                ; 3.4 (0.0)            ; 4.9 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync                                                                                                                                                  ; altera_std_synchronizer_bundle                                ; altera_work                         ;
;                      |sync[0].u|                                                  ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[0].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[1].u|                                                  ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[1].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[2].u|                                                  ; 0.9 (0.9)            ; 1.4 (1.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[2].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[3].u|                                                  ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[3].u                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_apps_pm_xmt_pme_sync|                                        ; 5.5 (0.0)            ; 8.8 (0.0)                        ; 3.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync                                                                                                                                          ; altera_std_synchronizer_bundle                                ; altera_work                         ;
;                      |sync[0].u|                                                  ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[0].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[1].u|                                                  ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[1].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[2].u|                                                  ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[2].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[3].u|                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[3].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[4].u|                                                  ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[4].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[5].u|                                                  ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[5].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[6].u|                                                  ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[6].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |sync[7].u|                                                  ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[7].u                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_apps_ready_entr_l23_sync|                                    ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_ready_entr_l23_sync                                                                                                                                      ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_devatt_error_gen_sync|                                       ; 1.4 (0.9)            ; 2.7 (1.0)                        ; 1.2 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_devatt_error_gen_sync                                                                                                                                         ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.7 (1.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_devatt_error_gen_sync|request_synchronizer_rd_clk                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_h2c_error_gen_sync|                                          ; 1.6 (1.0)            ; 2.5 (1.2)                        ; 0.9 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_h2c_error_gen_sync                                                                                                                                            ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_h2c_error_gen_sync|request_synchronizer_rd_clk                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_hia_error_gen_sync|                                          ; 1.2 (0.7)            ; 2.5 (1.0)                        ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync                                                                                                                                            ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync|request_synchronizer_rd_clk                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_msix_error_gen_sync|                                         ; 1.8 (1.0)            ; 2.3 (1.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msix_error_gen_sync                                                                                                                                           ; pciess_vecsync_handshake                                      ; intel_pcie_gts_300                  ;
;                      |request_synchronizer_rd_clk|                                ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msix_error_gen_sync|request_synchronizer_rd_clk                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_atten_button_pressed_sync|                               ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_atten_button_pressed_sync                                                                                                                                 ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_cmd_cpled_int_sync|                                      ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_cmd_cpled_int_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_eml_interlock_engaged_sync|                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_eml_interlock_engaged_sync                                                                                                                                ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_mrl_sensor_chged_sync|                                   ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_mrl_sensor_chged_sync                                                                                                                                     ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_mrl_sensor_state_sync|                                   ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_mrl_sensor_state_sync                                                                                                                                     ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_pre_det_chged_sync|                                      ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pre_det_chged_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_pre_det_state_sync|                                      ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pre_det_state_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_sys_pwr_fault_det_sync|                                      ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pwr_fault_det_sync                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;                   |u_warm_rst_coreclk_n_sync|                                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_coreclk_n_sync                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_clock_divider|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider                                                                                                                                                          ; pciess_clock_divider                                          ; intel_pcie_gts_300                  ;
;                |u_pciess_rx_if|                                                   ; 30.4 (0.0)           ; 48.5 (0.0)                       ; 18.1 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 78 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if                                                                                                                                                                  ; pciess_rx_if                                                  ; intel_pcie_gts_300                  ;
;                   |u_pciess_rx_fifo|                                              ; 30.4 (0.4)           ; 48.5 (0.5)                       ; 18.1 (0.1)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 47 (2)              ; 78 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo                                                                                                                                                 ; sm_pciess_rx_fifo                                             ; intel_pcie_gts_300                  ;
;                      |u_ss_app_st_rx_fifo|                                        ; 30.1 (0.0)           ; 48.0 (0.0)                       ; 18.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 78 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo                                                                                                                             ; dcfifo                                                        ; altera_work                         ;
;                         |auto_generated|                                          ; 30.1 (7.1)           ; 48.0 (10.3)                      ; 18.0 (3.2)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 45 (9)              ; 78 (18)                   ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated                                                                                                              ; dcfifo_mht32                                                  ; altera_work                         ;
;                            |fifo_altera_syncram|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram                                                                                          ; altera_syncram_p5v51                                          ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                     ; altera_syncram_impl_an56                                      ; altera_work                         ;
;                            |rdempty_eq_comp|                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdempty_eq_comp                                                                                              ; cmpr_6oao                                                     ; altera_work                         ;
;                            |rdptr_g1p|                                            ; 5.5 (5.5)            ; 8.1 (8.1)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p                                                                                                    ; altera_gray_counter                                           ; altera_work                         ;
;                            |rs_dgwp|                                              ; 1.8 (0.0)            ; 6.0 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp                                                                                                      ; alt_synch_pipe_3kfo                                           ; altera_work                         ;
;                               |dffpipe7|                                          ; 1.8 (1.8)            ; 6.0 (6.0)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7                                                                                             ; dffpipe_kh9i1                                                 ; altera_work                         ;
;                            |wraclr|                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wraclr                                                                                                       ; dffpipe_tni61                                                 ; altera_work                         ;
;                            |wrfull_eq_comp|                                       ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrfull_eq_comp                                                                                               ; cmpr_6oao                                                     ; altera_work                         ;
;                            |wrptr_g1p|                                            ; 4.7 (4.7)            ; 7.6 (7.6)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p                                                                                                    ; altera_gray_counter                                           ; altera_work                         ;
;                            |wrptr_g_gray2bin|                                     ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g_gray2bin                                                                                             ; a_gray2bin_p4n42                                              ; altera_work                         ;
;                            |ws_brp|                                               ; 1.1 (1.1)            ; 1.4 (1.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_brp                                                                                                       ; dffpipe_7ua01                                                 ; altera_work                         ;
;                            |ws_bwp|                                               ; 1.4 (1.4)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_bwp                                                                                                       ; dffpipe_7ua01                                                 ; altera_work                         ;
;                            |ws_dgrp|                                              ; 1.8 (0.0)            ; 5.5 (0.0)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp                                                                                                      ; alt_synch_pipe_3kfo                                           ; altera_work                         ;
;                               |dffpipe7|                                          ; 1.8 (1.8)            ; 5.5 (5.5)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7                                                                                             ; dffpipe_kh9i1                                                 ; altera_work                         ;
;                            |ws_dgrp_gray2bin|                                     ; 1.1 (1.1)            ; 1.4 (1.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp_gray2bin                                                                                             ; a_gray2bin_p4n42                                              ; altera_work                         ;
;                |u_pciess_sip_rst_seq|                                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_sip_rst_seq                                                                                                                                                            ; pciess_sip_rst_seq                                            ; intel_pcie_gts_300                  ;
;                |u_pciess_tx_if|                                                   ; 38.4 (0.0)           ; 58.2 (0.0)                       ; 19.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 99 (0)                    ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if                                                                                                                                                                  ; pciess_tx_if                                                  ; intel_pcie_gts_300                  ;
;                   |sm_pciess_tx.u_pciess_tx_fifo|                                 ; 38.4 (1.7)           ; 58.2 (1.8)                       ; 19.8 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (2)              ; 99 (2)                    ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo                                                                                                                                    ; sm_pciess_tx_fifo                                             ; intel_pcie_gts_300                  ;
;                      |axi_st_clk_warm_rst_n|                                      ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_clk_warm_rst_n                                                                                                              ; altera_std_synchronizer                                       ; altera_work                         ;
;                      |axi_st_intf_fifo|                                           ; 35.0 (0.0)           ; 54.0 (0.0)                       ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 91 (0)                    ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo                                                                                                                   ; dcfifo                                                        ; altera_work                         ;
;                         |auto_generated|                                          ; 35.0 (8.7)           ; 54.0 (13.1)                      ; 19.0 (4.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (10)             ; 91 (21)                   ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated                                                                                                    ; dcfifo_4vr92                                                  ; altera_work                         ;
;                            |fifo_altera_syncram|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram                                                                                ; altera_syncram_vi4l                                           ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                           ; altera_syncram_impl_6ie4                                      ; altera_work                         ;
;                            |rdaclr|                                               ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdaclr                                                                                             ; dffpipe_tni61                                                 ; altera_work                         ;
;                            |rdempty_eq_comp|                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdempty_eq_comp                                                                                    ; cmpr_0jdm1                                                    ; altera_work                         ;
;                            |rdptr_g1p|                                            ; 5.9 (5.9)            ; 8.1 (8.1)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p                                                                                          ; altera_gray_counter                                           ; altera_work                         ;
;                            |rs_dgwp|                                              ; 2.3 (0.0)            ; 7.0 (0.0)                        ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp                                                                                            ; alt_synch_pipe_2cp01                                          ; altera_work                         ;
;                               |dffpipe8|                                          ; 2.3 (2.3)            ; 7.0 (7.0)                        ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8                                                                                   ; dffpipe_j9jq1                                                 ; altera_work                         ;
;                            |wrfull_eq_comp|                                       ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrfull_eq_comp                                                                                     ; cmpr_0jdm1                                                    ; altera_work                         ;
;                            |wrptr_g1p|                                            ; 5.5 (5.5)            ; 7.3 (7.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p                                                                                          ; altera_gray_counter                                           ; altera_work                         ;
;                            |wrptr_g_gray2bin|                                     ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g_gray2bin                                                                                   ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                            |ws_brp|                                               ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_brp                                                                                             ; dffpipe_6mk81                                                 ; altera_work                         ;
;                            |ws_bwp|                                               ; 1.1 (1.1)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_bwp                                                                                             ; dffpipe_6mk81                                                 ; altera_work                         ;
;                            |ws_dgrp|                                              ; 2.2 (0.0)            ; 5.4 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp                                                                                            ; alt_synch_pipe_2cp01                                          ; altera_work                         ;
;                               |dffpipe8|                                          ; 2.2 (2.2)            ; 5.4 (5.4)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8                                                                                   ; dffpipe_j9jq1                                                 ; altera_work                         ;
;                            |ws_dgrp_gray2bin|                                     ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp_gray2bin                                                                                   ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |ss_rst_req_sync|                                            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|ss_rst_req_sync                                                                                                                    ; altera_std_synchronizer                                       ; altera_work                         ;
;                |u_pciess_vf_err_if|                                               ; 19.1 (7.2)           ; 27.5 (8.0)                       ; 8.4 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (15)             ; 49 (16)                   ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if                                                                                                                                                              ; pciess_vf_err_if                                              ; intel_pcie_gts_300                  ;
;                   |u_app_ss_vf_err_flag|                                          ; 11.3 (0.0)           ; 18.0 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 30 (0)                    ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag                                                                                                                                         ; dcfifo                                                        ; altera_work                         ;
;                      |auto_generated|                                             ; 11.3 (1.5)           ; 18.0 (3.1)                       ; 6.7 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (2)              ; 30 (6)                    ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated                                                                                                                          ; dcfifo_qq8v                                                   ; altera_work                         ;
;                         |fifo_altera_syncram|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram                                                                                                      ; altera_syncram_2h71                                           ; altera_work                         ;
;                            |altera_syncram_impl5|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                 ; altera_syncram_impl_9f852                                     ; altera_work                         ;
;                         |rdempty_eq_comp|                                         ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdempty_eq_comp                                                                                                          ; cmpr_6oao                                                     ; altera_work                         ;
;                         |rdptr_g1p|                                               ; 4.9 (4.9)            ; 7.1 (7.1)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p                                                                                                                ; altera_gray_counter                                           ; altera_work                         ;
;                         |rs_dgwp|                                                 ; 3.7 (0.0)            ; 5.8 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rs_dgwp                                                                                                                  ; alt_synch_pipe_3kfo                                           ; altera_work                         ;
;                            |dffpipe7|                                             ; 3.7 (3.7)            ; 5.8 (5.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rs_dgwp|dffpipe7                                                                                                         ; dffpipe_kh9i1                                                 ; altera_work                         ;
;                   |u_warm_rst_coreclk_n_sync|                                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_coreclk_n_sync                                                                                                                                    ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_axi_st_areset_n_axi_st_clk_sync|                                   ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync                                                                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_ninit_done_n_sync|                                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ninit_done_n_sync                                                                                                                                                                             ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_pld_warm_rst_rdy_n_sync|                                           ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_pld_warm_rst_rdy_n_sync                                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_ss_rst_seq|                                                        ; 6.7 (0.9)            ; 11.4 (0.9)                       ; 4.7 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq                                                                                                                                                                                    ; PCIESS_RST_SEQ                                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[0].gen_init_to_hs_sync[0].hs_rdy_sync|            ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[0].gen_init_to_hs_sync[0].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[0].gen_init_to_hs_sync[1].hs_rdy_sync|            ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[0].gen_init_to_hs_sync[1].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[1].gen_init_to_hs_sync[0].hs_rdy_sync|            ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[1].gen_init_to_hs_sync[0].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_rdy_sync[1].gen_init_to_hs_sync[1].hs_rdy_sync|            ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[1].gen_init_to_hs_sync[1].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_req_sync[0].hs_req_sync|                                   ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[0].hs_req_sync                                                                                                                                                     ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_hs_req_sync[1].hs_req_sync|                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync                                                                                                                                                     ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_resp_rst_sync[0].resp_rst_sync|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[0].resp_rst_sync                                                                                                                                                 ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;                |gen_resp_rst_sync[1].resp_rst_sync|                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; dut|dut|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[1].resp_rst_sync                                                                                                                                                 ; hssi_ss_std_synchronizer_nocut                                ; intel_pcie_gts_300                  ;
;    |iopll0|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; iopll0                                                                                                                                                                                                              ; pcie_ed_iopll0                                                ; pcie_ed_iopll0                      ;
;       |iopll0|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; iopll0|iopll0                                                                                                                                                                                                       ; pcie_ed_iopll0_altera_iopll_1931_klgmlua                      ; altera_iopll_1931                   ;
;    |mem0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0                                                                                                                                                                                                                ; pcie_ed_MEM0                                                  ; pcie_ed_MEM0                        ;
;       |mem0|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0                                                                                                                                                                                                           ; pcie_ed_MEM0_intel_onchip_memory_147_cp2b3ba                  ; intel_onchip_memory_147             ;
;          |altera_syncram_component|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0|altera_syncram_component                                                                                                                                                                                  ; altera_syncram                                                ; altera_work                         ;
;             |auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0|altera_syncram_component|auto_generated                                                                                                                                                                   ; altera_syncram_1qum                                           ; altera_work                         ;
;                |altera_syncram_impl1|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                              ; altera_syncram_impl_l5ng1                                     ; altera_work                         ;
;    |mm_interconnect_0|                                                            ; 237.8 (0.0)          ; 333.5 (0.0)                      ; 95.7 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 666 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0                                                                                                                                                                                                   ; pcie_ed_altera_mm_interconnect_1920_574ptny                   ; altera_mm_interconnect_1920         ;
;       |mem0_s1_agent|                                                             ; 6.9 (1.1)            ; 6.9 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (3)              ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_agent                                                                                                                                                                                     ; pcie_ed_altera_merlin_slave_agent_1921_b6r3djy                ; altera_merlin_slave_agent_1921      ;
;          |uncompressor|                                                           ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_agent|uncompressor                                                                                                                                                                        ; altera_merlin_burst_uncompressor                              ; altera_merlin_slave_agent_1921      ;
;       |mem0_s1_agent_rsp_fifo|                                                    ; 9.7 (9.7)            ; 12.0 (12.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_agent_rsp_fifo                                                                                                                                                                            ; pcie_ed_altera_avalon_sc_fifo_1931_fzgstwy                    ; altera_avalon_sc_fifo_1931          ;
;       |mem0_s1_burst_adapter|                                                     ; 189.5 (0.0)          ; 282.4 (0.0)                      ; 93.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 623 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_burst_adapter                                                                                                                                                                             ; pcie_ed_altera_merlin_burst_adapter_1931_isablti              ; altera_merlin_burst_adapter_1931    ;
;          |altera_merlin_burst_adapter_13_1.burst_adapter|                         ; 189.5 (189.5)        ; 282.4 (282.4)                    ; 93.0 (93.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 68 (68)             ; 623 (623)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                              ; altera_merlin_burst_adapter_13_1                              ; altera_merlin_burst_adapter_1931    ;
;       |mem0_s1_translator|                                                        ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|mem0_s1_translator                                                                                                                                                                                ; pcie_ed_altera_merlin_slave_translator_191_x56fcki            ; altera_merlin_slave_translator_191  ;
;       |pio0_pio_master_agent|                                                     ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|pio0_pio_master_agent                                                                                                                                                                             ; pcie_ed_altera_merlin_master_agent_1921_2inlndi               ; altera_merlin_master_agent_1921     ;
;       |pio0_pio_master_translator|                                                ; 28.7 (28.7)          ; 28.7 (28.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; mm_interconnect_0|pio0_pio_master_translator                                                                                                                                                                        ; pcie_ed_altera_merlin_master_translator_192_lykd4la           ; altera_merlin_master_translator_192 ;
;    |pio0|                                                                         ; 8717.5 (0.0)         ; 10917.3 (0.0)                    ; 2235.7 (0.0)                                      ; 36.0 (0.0)                       ; 400.0 (0.0)          ; 10334 (0)           ; 22829 (0)                 ; 0 (0)         ; 913608            ; 154   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0                                                                                                                                                                                                                ; pcie_ed_pio0                                                  ; pcie_ed_pio0                        ;
;       |pio0|                                                                      ; 8717.5 (6.3)         ; 10917.3 (8.3)                    ; 2235.7 (2.0)                                      ; 36.0 (0.0)                       ; 400.0 (0.0)          ; 10334 (13)          ; 22829 (8)                 ; 0 (0)         ; 913608            ; 154   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0                                                                                                                                                                                                           ; pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay                   ; intel_pcie_pio_gts_234              ;
;          |altera_pcie_256s_512s_adapter_inst|                                     ; 1092.0 (0.0)         ; 1404.6 (0.0)                     ; 324.8 (0.0)                                       ; 12.2 (0.0)                       ; 400.0 (0.0)          ; 804 (0)             ; 2550 (0)                  ; 0 (0)         ; 38336             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst                                                                                                                                                                        ; altera_pcie_s10_gen3x16_adapter                               ; intel_pcie_pio_gts_234              ;
;             |u_rx_st_if|                                                          ; 323.1 (232.4)        ; 455.8 (332.1)                    ; 133.5 (100.3)                                     ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 165 (16)            ; 1282 (1046)               ; 0 (0)         ; 38336             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if                                                                                                                                                             ; altera_pcie_s10_gen3x16_rx_st_if                              ; intel_pcie_pio_gts_234              ;
;                |rx_fifo_hi|                                                       ; 43.9 (0.0)           ; 60.0 (0.0)                       ; 16.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 117 (0)                   ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi                                                                                                                                                  ; dcfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 43.9 (14.2)          ; 60.0 (21.2)                      ; 16.1 (7.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (18)             ; 117 (35)                  ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated                                                                                                                                   ; dcfifo_ppe42                                                  ; altera_work                         ;
;                      |fifo_altera_syncram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram                                                                                                               ; altera_syncram_0lka1                                          ; altera_work                         ;
;                         |altera_syncram_impl5|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                          ; altera_syncram_impl_148b                                      ; altera_work                         ;
;                      |rdptr_g1p|                                                  ; 7.7 (7.7)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |rdptr_g_gray2bin|                                           ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |rs_brp|                                                     ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_bwp|                                                     ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_dgwp|                                                    ; 3.2 (0.0)            ; 5.8 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp                                                                                                                           ; alt_synch_pipe_4cp01                                          ; altera_work                         ;
;                         |dffpipe7|                                                ; 3.2 (3.2)            ; 5.8 (5.8)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7                                                                                                                  ; dffpipe_l9jq1                                                 ; altera_work                         ;
;                      |rs_dgwp_gray2bin|                                           ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |wraclr|                                                     ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wraclr                                                                                                                            ; dffpipe_tni61                                                 ; altera_work                         ;
;                      |wrptr_g1p|                                                  ; 5.9 (5.9)            ; 7.5 (7.5)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |wrptr_g_gray2bin|                                           ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |ws_brp|                                                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_bwp|                                                     ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_dgrp|                                                    ; 3.1 (0.0)            ; 3.9 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp                                                                                                                           ; alt_synch_pipe_5cp01                                          ; altera_work                         ;
;                         |dffpipe10|                                               ; 3.1 (3.1)            ; 3.9 (3.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp|dffpipe10                                                                                                                 ; dffpipe_m9jq1                                                 ; altera_work                         ;
;                      |ws_dgrp_gray2bin|                                           ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                |rx_fifo_lo|                                                       ; 46.8 (0.0)           ; 63.8 (0.0)                       ; 17.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 119 (0)                   ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo                                                                                                                                                  ; dcfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 46.8 (15.8)          ; 63.8 (19.1)                      ; 17.0 (3.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (19)             ; 119 (37)                  ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated                                                                                                                                   ; dcfifo_f9t6                                                   ; altera_work                         ;
;                      |fifo_altera_syncram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram                                                                                                               ; altera_syncram_m3f71                                          ; altera_work                         ;
;                         |altera_syncram_impl5|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                          ; altera_syncram_impl_me7c                                      ; altera_work                         ;
;                      |rdemp_eq_comp_lsb_mux|                                      ; 1.6 (1.6)            ; 1.9 (1.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                             ; mux_qvij                                                      ; altera_work                         ;
;                      |rdemp_eq_comp_msb_mux|                                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                             ; mux_qvij                                                      ; altera_work                         ;
;                      |rdptr_g1p|                                                  ; 5.7 (5.7)            ; 7.8 (7.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |rdptr_g_gray2bin|                                           ; 1.9 (1.9)            ; 2.6 (2.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |rs_brp|                                                     ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_bwp|                                                     ; 1.0 (1.0)            ; 1.6 (1.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |rs_dgwp|                                                    ; 3.0 (0.0)            ; 4.8 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp                                                                                                                           ; alt_synch_pipe_2cp01                                          ; altera_work                         ;
;                         |dffpipe8|                                                ; 3.0 (3.0)            ; 4.8 (4.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8                                                                                                                  ; dffpipe_j9jq1                                                 ; altera_work                         ;
;                      |rs_dgwp_gray2bin|                                           ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |wraclr|                                                     ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wraclr                                                                                                                            ; dffpipe_tni61                                                 ; altera_work                         ;
;                      |wrptr_g1p|                                                  ; 5.7 (5.7)            ; 7.3 (7.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g1p                                                                                                                         ; altera_gray_counter                                           ; altera_work                         ;
;                      |wrptr_g_gray2bin|                                           ; 0.9 (0.9)            ; 2.1 (2.1)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;                      |ws_brp|                                                     ; 1.1 (1.1)            ; 1.6 (1.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_brp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_bwp|                                                     ; 1.1 (1.1)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_bwp                                                                                                                            ; dffpipe_6mk81                                                 ; altera_work                         ;
;                      |ws_dgrp|                                                    ; 3.1 (0.0)            ; 4.8 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp                                                                                                                           ; alt_synch_pipe_3cp01                                          ; altera_work                         ;
;                         |dffpipe11|                                               ; 3.1 (3.1)            ; 4.8 (4.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp|dffpipe11                                                                                                                 ; dffpipe_k9jq1                                                 ; altera_work                         ;
;                      |ws_dgrp_gray2bin|                                           ; 1.1 (1.1)            ; 1.9 (1.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp_gray2bin                                                                                                                  ; a_gray2bin_h3l11                                              ; altera_work                         ;
;             |u_tx_st_if|                                                          ; 769.0 (336.5)        ; 948.8 (511.4)                    ; 191.3 (186.4)                                     ; 11.5 (11.5)                      ; 400.0 (0.0)          ; 639 (589)           ; 1268 (1192)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if                                                                                                                                                             ; altera_pcie_s10_gen3x16_tx_st_if                              ; intel_pcie_pio_gts_234              ;
;                |tx_fifo_hi|                                                       ; 206.0 (6.0)          ; 206.0 (6.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (0.0)          ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi                                                                                                                                                  ; altera_pcie_s10_gen3x16_dcfifo                                ; intel_pcie_pio_gts_234              ;
;                   |m0|                                                            ; 200.0 (200.0)        ; 200.0 (200.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (200.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0                                                                                                                                               ; alt_mlab                                                      ; intel_pcie_pio_gts_234              ;
;                |tx_fifo_lo|                                                       ; 226.5 (14.2)         ; 231.4 (14.9)                     ; 4.9 (0.7)                                         ; 0.0 (0.0)                        ; 200.0 (0.0)          ; 40 (24)             ; 66 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo                                                                                                                                                  ; altera_pcie_s10_gen3x16_dcfifo                                ; intel_pcie_pio_gts_234              ;
;                   |gx0|                                                           ; 5.5 (3.2)            ; 7.5 (4.9)                        ; 2.1 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 20 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0                                                                                                                                              ; altera_s10_pcie_gen3x16_gpx3                                  ; intel_pcie_pio_gts_234              ;
;                      |u_din_gry_sync|                                             ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync                                                                                                                               ; sync_bit                                                      ; intel_pcie_pio_gts_234              ;
;                   |gx1|                                                           ; 6.8 (5.1)            ; 9.0 (6.3)                        ; 2.2 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 25 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1                                                                                                                                              ; altera_s10_pcie_gen3x16_gpx3                                  ; intel_pcie_pio_gts_234              ;
;                      |u_din_gry_sync|                                             ; 1.7 (1.7)            ; 2.7 (2.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync                                                                                                                               ; sync_bit                                                      ; intel_pcie_pio_gts_234              ;
;                   |m0|                                                            ; 200.0 (200.0)        ; 200.0 (200.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (200.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0                                                                                                                                               ; alt_mlab                                                      ; intel_pcie_pio_gts_234              ;
;          |altpcied_rx_adaptor_inst|                                               ; 2592.1 (812.9)       ; 2985.7 (827.6)                   ; 399.1 (14.9)                                      ; 5.4 (0.1)                        ; 0.0 (0.0)            ; 3322 (2093)         ; 5539 (8)                  ; 0 (0)         ; 43456             ; 39    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst                                                                                                                                                                                  ; altpcied_rx_adaptor                                           ; intel_pcie_pio_gts_234              ;
;             |u_avst_fifo_pipeline|                                                ; 96.6 (96.6)          ; 164.2 (164.2)                    ; 67.7 (67.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 388 (388)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_fifo_pipeline                                                                                                                                                             ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_fifo|                                                      ; 20.0 (0.0)           ; 20.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 21 (0)                    ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo                                                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                |auto_generated|                                                   ; 20.0 (3.2)           ; 20.7 (3.5)                       ; 0.8 (0.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (5)              ; 21 (1)                    ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated                                                                                                                                                    ; scfifo_ma3g                                                   ; altera_work                         ;
;                   |dpfifo|                                                        ; 16.8 (2.3)           ; 17.2 (2.3)                       ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 31 (7)              ; 20 (0)                    ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo                                                                                                                                             ; a_dpfifo_mlau1                                                ; altera_work                         ;
;                      |FIFOram|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                     ; altera_syncram_h5j31                                          ; altera_work                         ;
;                         |altera_syncram_impl1|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                ; altera_syncram_impl_a16a                                      ; altera_work                         ;
;                      |fifo_state|                                                 ; 5.8 (2.4)            ; 5.8 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (4)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state                                                                                                                                  ; a_fefifo_ouq31                                                ; altera_work                         ;
;                         |count_usedw|                                             ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                      ; cntr_lnaj1                                                    ; altera_work                         ;
;                      |rd_ptr_count|                                               ; 3.7 (3.7)            ; 4.3 (4.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;                      |wr_ptr|                                                     ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                      ; altera_counter                                                ; altera_work                         ;
;             |u_avst_rx_pipeline_1a|                                               ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1a                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_1b|                                               ; 311.9 (311.9)        ; 339.5 (339.5)                    ; 27.6 (27.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 421 (421)           ; 834 (834)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_2a|                                               ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2a                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_2b|                                               ; 103.6 (103.6)        ; 128.3 (128.3)                    ; 24.7 (24.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 417 (417)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_3a|                                               ; 16.4 (16.4)          ; 17.0 (17.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_3b|                                               ; 308.4 (308.4)        ; 331.5 (331.5)                    ; 23.1 (23.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 834 (834)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b                                                                                                                                                            ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_avst_rx_pipeline_4|                                                ; 298.8 (298.8)        ; 304.9 (304.9)                    ; 6.2 (6.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 1162 (1162)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4                                                                                                                                                             ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_axi_rx_pipeline_0|                                                 ; 292.2 (292.2)        ; 437.0 (437.0)                    ; 149.8 (149.8)                                     ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1157 (1157)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0                                                                                                                                                              ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_axi_rx_pipeline_1|                                                 ; 298.5 (298.5)        ; 363.5 (363.5)                    ; 65.0 (65.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 294 (294)           ; 580 (580)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1                                                                                                                                                              ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |u_ss_app_st_rx_fifo|                                                 ; 22.4 (0.0)           ; 38.2 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 72 (0)                    ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo                                                                                                                                                              ; dcfifo                                                        ; altera_work                         ;
;                |auto_generated|                                                   ; 22.4 (6.6)           ; 38.2 (11.2)                      ; 15.8 (4.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 72 (24)                   ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated                                                                                                                                               ; dcfifo_e6mf1                                                  ; altera_work                         ;
;                   |fifo_altera_syncram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram                                                                                                                           ; altera_syncram_agq52                                          ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                      ; altera_syncram_impl_943d1                                     ; altera_work                         ;
;                   |rdptr_g1p|                                                     ; 6.2 (6.2)            ; 9.5 (9.5)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p                                                                                                                                     ; altera_gray_counter                                           ; altera_work                         ;
;                   |rs_dgwp|                                                       ; 1.5 (0.0)            ; 5.0 (0.0)                        ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp                                                                                                                                       ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 1.5 (1.5)            ; 5.0 (5.0)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5                                                                                                                              ; dffpipe_lpv91                                                 ; altera_work                         ;
;                   |wraclr|                                                        ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wraclr                                                                                                                                        ; dffpipe_tni61                                                 ; altera_work                         ;
;                   |wrfull_eq_comp|                                                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrfull_eq_comp                                                                                                                                ; cmpr_dt742                                                    ; altera_work                         ;
;                   |wrptr_g1p|                                                     ; 4.1 (4.1)            ; 5.6 (5.6)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p                                                                                                                                     ; altera_gray_counter                                           ; altera_work                         ;
;                   |ws_dgrp|                                                       ; 2.0 (0.0)            ; 5.0 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp                                                                                                                                       ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 2.0 (2.0)            ; 5.0 (5.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe5                                                                                                                              ; dffpipe_lpv91                                                 ; altera_work                         ;
;             |u_warm_rst_coreclk2_n_sync|                                          ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk2_n_sync                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_warm_rst_coreclk3_n_sync|                                          ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk3_n_sync                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_warm_rst_coreclk4_n_sync|                                          ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;             |u_warm_rst_coreclk_n_sync|                                           ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk_n_sync                                                                                                                                                        ; altera_std_synchronizer                                       ; altera_work                         ;
;          |altpcied_tx_adaptor_inst|                                               ; 1103.6 (3.9)         ; 1444.7 (4.4)                     ; 350.5 (0.5)                                       ; 9.4 (0.0)                        ; 0.0 (0.0)            ; 1599 (6)            ; 4096 (8)                  ; 0 (0)         ; 12360             ; 33    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst                                                                                                                                                                                  ; altpcied_tx_adaptor                                           ; intel_pcie_pio_gts_234              ;
;             |altpcied_tx_packer_inst|                                             ; 813.7 (529.6)        ; 1085.0 (769.3)                   ; 280.6 (247.6)                                     ; 9.3 (7.9)                        ; 0.0 (0.0)            ; 1207 (840)          ; 3306 (2504)               ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst                                                                                                                                                          ; altpcied_tx_packer                                            ; intel_pcie_pio_gts_234              ;
;                |ready_pipeline_inst0|                                             ; 271.4 (271.4)        ; 301.0 (301.0)                    ; 30.8 (30.8)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 347 (347)           ; 776 (776)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0                                                                                                                                     ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;                |tx_packer_fifo_inst|                                              ; 12.2 (0.0)           ; 14.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 26 (0)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst                                                                                                                                      ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 12.2 (1.0)           ; 14.2 (1.0)                       ; 2.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 26 (1)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated                                                                                                                       ; scfifo_h6oo1                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 11.2 (5.0)           ; 13.2 (5.0)                       ; 2.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 17 (9)              ; 25 (8)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo                                                                                                                ; a_dpfifo_6pp8                                                 ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram                                                                                                        ; altera_syncram_8pf6                                           ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                   ; altera_syncram_impl_7pvs1                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                     ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 3.8 (3.8)            ; 5.5 (5.5)                        ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                         ; altera_counter                                                ; altera_work                         ;
;                |tx_packer_steer_inst|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_steer_inst                                                                                                                                     ; tx_packer_steer                                               ; intel_pcie_gts_300                  ;
;             |axi_st_clk_warm_rst_n|                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_clk_warm_rst_n                                                                                                                                                            ; altera_std_synchronizer                                       ; altera_work                         ;
;             |axi_st_intf_fifo|                                                    ; 23.0 (0.0)           ; 37.3 (0.0)                       ; 14.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 65 (0)                    ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo                                                                                                                                                                 ; dcfifo                                                        ; altera_work                         ;
;                |auto_generated|                                                   ; 23.0 (7.2)           ; 37.3 (9.6)                       ; 14.3 (2.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (8)              ; 65 (15)                   ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated                                                                                                                                                  ; dcfifo_cef8                                                   ; altera_work                         ;
;                   |fifo_altera_syncram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram                                                                                                                              ; altera_syncram_5aso                                           ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                         ; altera_syncram_impl_tich1                                     ; altera_work                         ;
;                   |rdaclr|                                                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdaclr                                                                                                                                           ; dffpipe_tni61                                                 ; altera_work                         ;
;                   |rdptr_g1p|                                                     ; 4.2 (4.2)            ; 6.4 (6.4)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g1p                                                                                                                                        ; altera_gray_counter                                           ; altera_work                         ;
;                   |rs_dgwp|                                                       ; 2.3 (0.0)            ; 5.0 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp                                                                                                                                          ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 2.3 (2.3)            ; 5.0 (5.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5                                                                                                                                 ; dffpipe_lpv91                                                 ; altera_work                         ;
;                   |wrfull_eq_comp|                                                ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrfull_eq_comp                                                                                                                                   ; cmpr_dt742                                                    ; altera_work                         ;
;                   |wrptr_g1p|                                                     ; 3.9 (3.9)            ; 6.0 (6.0)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g1p                                                                                                                                        ; altera_gray_counter                                           ; altera_work                         ;
;                   |wrptr_g_gray2bin|                                              ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g_gray2bin                                                                                                                                 ; a_gray2bin_06pt                                               ; altera_work                         ;
;                   |ws_brp|                                                        ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_brp                                                                                                                                           ; dffpipe_861o                                                  ; altera_work                         ;
;                   |ws_bwp|                                                        ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_bwp                                                                                                                                           ; dffpipe_861o                                                  ; altera_work                         ;
;                   |ws_dgrp|                                                       ; 1.4 (0.0)            ; 4.0 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp                                                                                                                                          ; alt_synch_pipe_4s5g                                           ; altera_work                         ;
;                      |dffpipe5|                                                   ; 1.4 (1.4)            ; 4.0 (4.0)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5                                                                                                                                 ; dffpipe_lpv91                                                 ; altera_work                         ;
;                   |ws_dgrp_gray2bin|                                              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp_gray2bin                                                                                                                                 ; a_gray2bin_06pt                                               ; altera_work                         ;
;             |coreclk_warm_rst_n|                                                  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n                                                                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;             |coreclk_warm_rst_n3|                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3                                                                                                                                                              ; altera_std_synchronizer                                       ; altera_work                         ;
;             |ready_pipeline_inst0|                                                ; 259.7 (259.7)        ; 312.6 (312.6)                    ; 52.9 (52.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 350 (350)           ; 705 (705)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|ready_pipeline_inst0                                                                                                                                                             ; pciess_data_pipeline                                          ; intel_pcie_gts_300                  ;
;             |ss_rst_req_sync|                                                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|ss_rst_req_sync                                                                                                                                                                  ; altera_std_synchronizer                                       ; altera_work                         ;
;             |tx_data_builder_inst|                                                ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|altpcied_tx_adaptor_inst|tx_data_builder_inst                                                                                                                                                             ; tx_data_builder                                               ; intel_pcie_gts_300                  ;
;          |crdt_intf|                                                              ; 80.1 (80.1)          ; 86.8 (86.8)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (142)           ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|crdt_intf                                                                                                                                                                                                 ; intel_pcie_bam_v2_crdt_intf                                   ; intel_pcie_pio_gts_234              ;
;          |g_pipeline_en.pio|                                                      ; 3797.9 (0.0)         ; 4931.0 (0.0)                     ; 1142.2 (0.0)                                      ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 4402 (0)            ; 10424 (0)                 ; 0 (0)         ; 819456            ; 66    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio                                                                                                                                                                                         ; intel_pcie_bam_pipeline                                       ; intel_pcie_pio_gts_234              ;
;             |bam_avmm_intf|                                                       ; 205.2 (205.2)        ; 291.4 (291.4)                    ; 94.9 (94.9)                                       ; 8.7 (8.7)                        ; 0.0 (0.0)            ; 136 (136)           ; 1225 (1225)               ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf                                                                                                                                                                           ; intel_pcie_bam_avmm_intf_pipeline                             ; intel_pcie_pio_gts_234              ;
;                |cplram_data_buff|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff                                                                                                                                                          ; altsyncram                                                    ; altera_work                         ;
;                   |auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated                                                                                                                                           ; altsyncram_a87i1                                              ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1                                                                                                                      ; altera_syncram_impl_avg61                                     ; altera_work                         ;
;             |bam_cpl|                                                             ; 1378.3 (1352.4)      ; 1606.1 (1576.1)                  ; 227.8 (223.7)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1240 (1197)         ; 1983 (1951)               ; 0 (0)         ; 267136            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl                                                                                                                                                                                 ; intel_pcie_bam_cpl_pipeline                                   ; intel_pcie_pio_gts_234              ;
;                |tx_cpl_data_buff|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff                                                                                                                                                                ; altsyncram                                                    ; altera_work                         ;
;                   |auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated                                                                                                                                                 ; altsyncram_0ukp1                                              ; altera_work                         ;
;                      |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1                                                                                                                            ; altera_syncram_impl_fid22                                     ; altera_work                         ;
;                |tx_cpl_hdr_fifo|                                                  ; 25.9 (0.0)           ; 30.0 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 32 (0)                    ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo                                                                                                                                                                 ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 25.9 (2.5)           ; 30.0 (2.5)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (4)              ; 32 (1)                    ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated                                                                                                                                                  ; scfifo_c2rd                                                   ; altera_work                         ;
;                      |dpfifo|                                                     ; 23.4 (13.0)          ; 27.5 (16.3)                      ; 4.1 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (19)             ; 31 (14)                   ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo                                                                                                                                           ; a_dpfifo_8qot1                                                ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                   ; altera_syncram_sbok1                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                              ; altera_syncram_impl_m6rb                                      ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                             ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                    ; altera_counter                                                ; altera_work                         ;
;             |bam_rw|                                                              ; 1599.5 (1524.8)      ; 2120.2 (2038.9)                  ; 520.8 (514.2)                                     ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2651 (2526)         ; 3887 (3791)               ; 0 (0)         ; 151936            ; 19    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw                                                                                                                                                                                  ; intel_pcie_bam_rw                                             ; intel_pcie_pio_gts_234              ;
;                |avmm_cmd_fifo|                                                    ; 24.4 (0.0)           ; 28.2 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 32 (0)                    ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo                                                                                                                                                                    ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 24.4 (2.6)           ; 28.2 (3.0)                       ; 3.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (3)              ; 32 (1)                    ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated                                                                                                                                                     ; scfifo_o0vm1                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 21.8 (12.4)          ; 25.2 (14.4)                      ; 3.4 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (19)             ; 31 (17)                   ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo                                                                                                                                              ; a_dpfifo_s01m                                                 ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                      ; altera_syncram_31r32                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                 ; altera_syncram_impl_58h92                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 2.5 (2.5)            ; 3.3 (3.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                   ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                       ; altera_counter                                                ; altera_work                         ;
;                |avmm_data_fifo|                                                   ; 22.5 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 37 (0)                    ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo                                                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 22.5 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 37 (0)                    ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated                                                                                                                                                    ; scfifo_76tg                                                   ; altera_work                         ;
;                      |dpfifo|                                                     ; 22.5 (10.2)          ; 22.5 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (17)             ; 37 (14)                   ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo                                                                                                                                             ; a_dpfifo_a1hl1                                                ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                     ; altera_syncram_j5211                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                ; altera_syncram_impl_9anb1                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                               ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                      ; altera_counter                                                ; altera_work                         ;
;                |cpl_cmd_fifo|                                                     ; 27.8 (0.0)           ; 30.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 27 (0)                    ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo                                                                                                                                                                     ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 27.8 (2.6)           ; 30.5 (3.0)                       ; 2.7 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (3)              ; 27 (1)                    ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated                                                                                                                                                      ; scfifo_r9832                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 25.2 (15.2)          ; 27.5 (17.0)                      ; 2.3 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (24)             ; 26 (12)                   ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo                                                                                                                                               ; a_dpfifo_7etg1                                                ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                       ; altera_syncram_ntp71                                          ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                  ; altera_syncram_impl_blkh1                                     ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                    ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 3.9 (3.9)            ; 4.5 (4.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                 ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                        ; altera_counter                                                ; altera_work                         ;
;             |bam_sch_intf|                                                        ; 614.8 (305.1)        ; 913.3 (443.5)                    ; 298.7 (138.6)                                     ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 375 (31)            ; 3329 (1902)               ; 0 (0)         ; 138240            ; 19    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf                                                                                                                                                                            ; intel_pcie_bam_sch_intf_pipeline                              ; intel_pcie_pio_gts_234              ;
;                |hdr_preproc|                                                      ; 283.2 (261.0)        ; 440.8 (418.2)                    ; 157.6 (157.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 300 (261)           ; 1390 (1364)               ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc                                                                                                                                                                ; intel_pcie_bam_cmd_preproc                                    ; intel_pcie_pio_gts_234              ;
;                   |preproc_fifo|                                                  ; 22.3 (0.0)           ; 22.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 26 (0)                    ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo                                                                                                                                                   ; scfifo                                                        ; altera_work                         ;
;                      |auto_generated|                                             ; 22.3 (0.0)           ; 22.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 26 (0)                    ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated                                                                                                                                    ; scfifo_s7ea                                                   ; altera_work                         ;
;                         |dpfifo|                                                  ; 22.3 (12.8)          ; 22.7 (13.0)                      ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (22)             ; 26 (12)                   ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo                                                                                                                             ; a_dpfifo_1dhk1                                                ; altera_work                         ;
;                            |FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram                                                                                                                     ; altera_syncram_222d1                                          ; altera_work                         ;
;                               |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                ; altera_syncram_impl_4vbl                                      ; altera_work                         ;
;                            |rd_ptr_msb|                                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                  ; altera_counter                                                ; altera_work                         ;
;                            |usedw_counter|                                        ; 4.0 (4.0)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter                                                                                                               ; altera_counter                                                ; altera_work                         ;
;                            |wr_ptr|                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                      ; altera_counter                                                ; altera_work                         ;
;                |writedata_fifo|                                                   ; 26.5 (0.0)           ; 29.0 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 37 (0)                    ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo                                                                                                                                                             ; scfifo                                                        ; altera_work                         ;
;                   |auto_generated|                                                ; 26.5 (0.0)           ; 29.0 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 37 (0)                    ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated                                                                                                                                              ; scfifo_4v862                                                  ; altera_work                         ;
;                      |dpfifo|                                                     ; 26.5 (13.0)          ; 29.0 (15.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (18)             ; 37 (14)                   ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo                                                                                                                                       ; a_dpfifo_t5vm                                                 ; altera_work                         ;
;                         |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram                                                                                                                               ; altera_syncram_j67s                                           ; altera_work                         ;
;                            |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                          ; altera_syncram_impl_s0jr                                      ; altera_work                         ;
;                         |rd_ptr_msb|                                              ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                            ; altera_counter                                                ; altera_work                         ;
;                         |usedw_counter|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                         ; altera_counter                                                ; altera_work                         ;
;                         |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                ; altera_counter                                                ; altera_work                         ;
;          |pio_clkCtrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|pio_clkCtrl                                                                                                                                                                                               ; pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja      ; intel_pcie_pio_gts_234              ;
;             |intel_pio_clkctrl|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl                                                                                                                                                                             ; pcie_ed_pio0_intelclkctrl_200_f3nubzq                         ; intelclkctrl_200                    ;
;          |rst_ctrl|                                                               ; 24.7 (22.7)          ; 27.6 (24.6)                      ; 2.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 26 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl                                                                                                                                                                                                  ; rst_ctrl                                                      ; intel_pcie_pio_gts_234              ;
;             |rst_clk_sys_resync|                                                  ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_clk_sys_resync                                                                                                                                                                               ; fim_resync                                                    ; intel_pcie_pio_gts_234              ;
;                |resync_chains[0].synchronizer_nocut|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut                                                                                                                                           ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;             |rst_in_resync|                                                       ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_in_resync                                                                                                                                                                                    ; fim_resync                                                    ; intel_pcie_pio_gts_234              ;
;                |resync_chains[0].synchronizer_nocut|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|rst_ctrl|rst_in_resync|resync_chains[0].synchronizer_nocut                                                                                                                                                ; altera_std_synchronizer_nocut                                 ; intel_pcie_gts_300                  ;
;          |u_gen_txcrdt_tdata_sync|                                                ; 20.8 (19.3)          ; 28.5 (26.0)                      ; 7.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 48 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|u_gen_txcrdt_tdata_sync                                                                                                                                                                                   ; pciess_vecsync                                                ; intel_pcie_gts_300                  ;
;             |acknowledgement_synchronizer_wr_clk|                                 ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|u_gen_txcrdt_tdata_sync|acknowledgement_synchronizer_wr_clk                                                                                                                                               ; altera_std_synchronizer                                       ; altera_work                         ;
;             |request_synchronizer_rd_clk|                                         ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; pio0|pio0|u_gen_txcrdt_tdata_sync|request_synchronizer_rd_clk                                                                                                                                                       ; altera_std_synchronizer                                       ; altera_work                         ;
;    |rst_controller|                                                               ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller                                                                                                                                                                                                      ; altera_reset_controller                                       ; intel_pcie_gts_300                  ;
;       |alt_rst_sync_uq1|                                                          ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller|alt_rst_sync_uq1                                                                                                                                                                                     ; altera_reset_synchronizer                                     ; intel_pcie_gts_300                  ;
;    |srcssip|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; srcssip                                                                                                                                                                                                             ; pcie_ed_srcssIP                                               ; pcie_ed_srcssIP                     ;
;       |srcssip|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; srcssip|srcssip                                                                                                                                                                                                     ; pcie_ed_srcssIP_intel_srcss_gts_200_bg3co7q                   ; intel_srcss_gts_200                 ;
;    |syspll_inst|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst                                                                                                                                                                                                         ; pcie_ed_syspll                                                ; pcie_ed_syspll                      ;
;       |intel_systemclk_gts_inst|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst                                                                                                                                                                                ; pcie_ed_syspll_intel_systemclk_gts_200_eathmmq                ; intel_systemclk_gts_200             ;
;          |inst|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst|inst                                                                                                                                                                           ; pcie_ed_syspll_intel_systemclk_gts_spll_hal_200_cc5u5ly       ; intel_systemclk_gts_200             ;
;             |spll_hal_top|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst|inst|spll_hal_top                                                                                                                                                              ; pcie_ed_syspll_spll_hal_2100_dlmglry                          ; spll_hal_2100                       ;
;                |inst|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; syspll_inst|intel_systemclk_gts_inst|inst|spll_hal_top|inst                                                                                                                                                         ; spll_hal_top                                                  ; spll_hal_2100                       ;
+-----------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                             ;
+-------------------------------------------------------+--------------------------+----------------------+
; Statistic                                             ; |                        ; auto_fab_0           ;
+-------------------------------------------------------+--------------------------+----------------------+
; ALMs needed [=A-B+C]                                  ; 10810.2 / 222400 ( 4 % ) ; 0.0 / 222400 ( 0 % ) ;
;     [A] ALMs used in final placement                  ; 13639.0 / 222400 ( 6 % ) ; 0.0 / 222400 ( 0 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 2872.0 / 222400 ( 1 % )  ; 0.0 / 222400 ( 0 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 43.2 / 222400 ( < 1 % )  ; 0.0 / 222400 ( 0 % ) ;
; ALMs used for memory                                  ; 430.0                    ; 0.0                  ;
; Combinational ALUTs                                   ; 12405                    ; 0                    ;
; Dedicated Logic Registers                             ; 27478 / 889600 ( 3 % )   ; 0 / 889600 ( 0 % )   ;
; I/O Registers                                         ; 0                        ; 0                    ;
; Block Memory Bits                                     ; 1071912                  ; 0                    ;
; M20Ks                                                 ; 186 / 1611 ( 11 % )      ; 0 / 1611 ( 0 % )     ;
; DSP Blocks needed [=A-B]                              ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
;     [A] DSP Blocks used in final placement            ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
;     [B] Estimate of DSPs recoverable by dense merging ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
; Pins                                                  ; 41                       ; 0                    ;
; IOPLLs                                                ; 1                        ; 0                    ;
;                                                       ;                          ;                      ;
; Region Placement                                      ; -                        ; -                    ;
;                                                       ;                          ;                      ;
; Partition Ports                                       ;                          ;                      ;
;     -- Input Ports                                    ; 12                       ; 0                    ;
;     -- Output Ports                                   ; 8                        ; 1                    ;
;                                                       ;                          ;                      ;
; Connections                                           ;                          ;                      ;
;     -- Input Connections                              ; 0                        ; 39                   ;
;     -- Registered Input Connections                   ; 0                        ; 0                    ;
;     -- Output Connections                             ; 39                       ; 0                    ;
;     -- Registered Output Connections                  ; 18                       ; 0                    ;
;                                                       ;                          ;                      ;
; Internal Connections                                  ;                          ;                      ;
;     -- Total Connections                              ; 296487                   ; 39                   ;
;     -- Registered Connections                         ; 146889                   ; 0                    ;
;                                                       ;                          ;                      ;
; External Connections                                  ;                          ;                      ;
;     -- |                                              ; 0                        ; 39                   ;
;     -- auto_fab_0                                     ; 39                       ; 0                    ;
+-------------------------------------------------------+--------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+--------------------------+
; Name                                                                                                                             ; Location                    ; Fan-Out ; Clock Region             ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+--------------------------+
; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK ; SMHSSIPLDCHNLDP_X0_Y8_N1780 ; 18859   ; Sectors (0, 0) to (1, 0) ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                              ; CLKDIVBLOCK_X0_Y51_N106     ; 1       ; Sector (0, 0)            ;
; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                              ; CLKDIVBLOCK_X0_Y51_N106     ; 18726   ; Sectors (0, 0) to (1, 1) ;
; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK0                                                                                         ; IOPLL_X127_Y147_N0          ; 16      ; Sectors (0, 0) to (1, 1) ;
; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK1                                                                                         ; IOPLL_X127_Y147_N0          ; 3996    ; Sectors (0, 0) to (0, 1) ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                           ; CLKDIVBLOCK_X0_Y98_N106     ; 40      ; Sector (0, 0)            ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                                                  ;
+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                                          ; Value                                                                                                                            ;
+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Name                                              ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK ;
;     -- SDC Name                                   ; dut|dut|coreclkout_hip_pld_clk                                                                                                   ;
;     -- Source Node                                ; dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0                        ;
;     -- Source Type                                ; SM_HSSI_PLD_CHNL_DP                                                                                                              ;
;     -- Source Location                            ; SMHSSIPLDCHNLDP_X0_Y8_N1780                                                                                                      ;
;     -- Fan-Out                                    ; 18859                                                                                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 0)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 51)                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY0                                                                                                                  ;
;     -- Terminating Spine Index                    ; 10                                                                                                                               ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                              ;
;     -- SDC Name                                   ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1                                                                   ;
;     -- Source Node                                ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst                                                                              ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y51_N106                                                                                                          ;
;     -- Fan-Out                                    ; 1                                                                                                                                ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sector (0, 0)                                                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (60, 51)                                                                                                               ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX0 SY0                                                                                                                  ;
;     -- Terminating Spine Index                    ; 5                                                                                                                                ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                              ;
;     -- SDC Name                                   ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2                                                                   ;
;     -- Source Node                                ; pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst                                                                              ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y51_N106                                                                                                          ;
;     -- Fan-Out                                    ; 18726                                                                                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 1)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 98)                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY1                                                                                                                  ;
;     -- Terminating Spine Index                    ; 14                                                                                                                               ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK0                                                                                         ;
;     -- SDC Name                                   ; iopll0|iopll0_outclk0                                                                                                            ;
;     -- Source Node                                ; iopll0|iopll0|tennm_ph2_iopll                                                                                                    ;
;     -- Source Type                                ; IOPLL                                                                                                                            ;
;     -- Source Location                            ; IOPLL_X127_Y147_N0                                                                                                               ;
;     -- Fan-Out                                    ; 16                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 1)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 98)                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY1                                                                                                                  ;
;     -- Terminating Spine Index                    ; 24                                                                                                                               ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 5.0 clock sector wire(s) and 0 layer jump(s)*                                                                                    ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK1                                                                                         ;
;     -- SDC Name                                   ; iopll0|iopll0_outclk1                                                                                                            ;
;     -- Source Node                                ; iopll0|iopll0|tennm_ph2_iopll                                                                                                    ;
;     -- Source Type                                ; IOPLL                                                                                                                            ;
;     -- Source Location                            ; IOPLL_X127_Y147_N0                                                                                                               ;
;     -- Fan-Out                                    ; 3996                                                                                                                             ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (0, 1)                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 2 (2 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (60, 98)                                                                                                               ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX0 SY1                                                                                                                  ;
;     -- Terminating Spine Index                    ; 27                                                                                                                               ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 3.0 clock sector wire(s) and 0 layer jump(s)*                                                                                    ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
;                                                   ;                                                                                                                                  ;
; Name                                              ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                           ;
;     -- SDC Name                                   ; dut|dut_avmm_clock0                                                                                                              ;
;     -- Source Node                                ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clkdiv_inst                                                           ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y98_N106                                                                                                          ;
;     -- Fan-Out                                    ; 40                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                        ;
;     -- Clock Region                               ; Sector (0, 0)                                                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (60, 51)                                                                                                               ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX0 SY0                                                                                                                  ;
;     -- Terminating Spine Index                    ; 8                                                                                                                                ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                     ;
+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.
* A long insertion path may limit performance on high-speed signals. Consider revising the clock pin location or use Clock Region and/or Logic Lock Region assignments to constrain the placement of the fanout closer to the source.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; Node Name                                                                                                            ; Candidate Reason   ; Duplication Status ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[2]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[1]                                 ; Auto: High Fan-out ; Accepted           ; 1157          ; 4                    ; 289.25                    ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[2]                                 ; Auto: High Fan-out ; Accepted           ; 1157          ; 4                    ; 289.25                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[0] ; Auto: High Fan-out ; Accepted           ; 1032          ; 4                    ; 258.00                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[1] ; Auto: High Fan-out ; Accepted           ; 1031          ; 4                    ; 257.75                    ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[2] ; Auto: High Fan-out ; Accepted           ; 1030          ; 4                    ; 257.50                    ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[5]                                                              ; Auto: High Fan-out ; Accepted           ; 1088          ; 4                    ; 272.00                    ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
Disclaimer: Duplicate registers created may later be merged for timing optimization in the final design


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                      ; Fan-Out ; Physical Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; ~GND                                                                                                                      ; 32028   ; 586              ;
; pio0|pio0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1]                                         ; 2358    ; 117              ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_fifo_rdreq~2                                                              ; 2334    ; 65               ;
; pio0|pio0|pio_rstn_d2                                                                                                     ; 1397    ; 83               ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                                     ; 1245    ; 42               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~4                                               ; 1180    ; 35               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                     ; 1166    ; 89               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|in_ready                                                          ; 1163    ; 89               ;
; pio0|pio0|altpcied_rx_adaptor_inst|i48467                                                                                 ; 1159    ; 1159             ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|in_ready                                                           ; 1158    ; 83               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[0]~xsyn                                 ; 1156    ; 29               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~1                                               ; 1156    ; 29               ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~0                                               ; 1156    ; 29               ;
; pio0|pio0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3|dreg[1]                                                            ; 1075    ; 68               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq                                                  ; 1040    ; 37               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_wrreq                                                  ; 1039    ; 36               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~42               ; 1030    ; 26               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~41               ; 1030    ; 26               ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~40               ; 1030    ; 26               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[6]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[7]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[8]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[9]            ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[10]           ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[11]           ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[12]           ; 1025    ; 33               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[13]           ; 1025    ; 33               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|Mux_31~196_ERTM3                                                                       ; 816     ; 816              ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_address_reg2[4]                                                                   ; 608     ; 608              ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                              ; 593     ; 41               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_wren_reg4                                                                         ; 589     ; 25               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~102                                           ; 586     ; 25               ;
; mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd ; 583     ; 30               ;
; pio0|pio0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[3]                                                               ; 578     ; 578              ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[0]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[5]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[6]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[7]                                   ; 577     ; 16               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~110                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~109                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~108                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~107                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~106                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~105                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~104                                           ; 577     ; 15               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~103                                           ; 577     ; 15               ;
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree|reset_status_tree[1]                         ; 562     ; 34               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg5[3]                                                                      ; 545     ; 545              ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~3                                                  ; 531     ; 19               ;
; pio0|pio0|pio_rstn_d2~xsyn                                                                                                ; 530     ; 19               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                             ; 521     ; 19               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buff_wr_reg6                                                                  ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[0]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[1]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[2]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[3]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[4]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[5]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[6]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[7]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|cplram_rd_addr[8]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[2]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[3]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[5]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[6]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[7]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_data_buf_wr_addr[8]                                                                ; 515     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|rd_data_valid_reg                                                               ; 514     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|cpl_addr_reg5[2]                                                                      ; 513     ; 513              ;
; mm_interconnect_0|mem0_s1_agent|m0_read~0                                                                                 ; 513     ; 17               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                     ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[0]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[1]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[2]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[3]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[4]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[5]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[6]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[7]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_wraddr_cntr[8]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[0]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[1]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[2]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[3]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[4]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[5]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[6]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[7]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_rdaddr_cntr[8]                                                           ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[0]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[1]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[2]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[4]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[5]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[6]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[7]                             ; 513     ; 14               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~112                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~111                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~110                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~109                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~108                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~107                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~106                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~105                                     ; 513     ; 13               ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|Mux_31~196_ERTM4                                                                       ; 512     ; 512              ;
; mm_interconnect_0|mem0_s1_agent|i2924                                                                                     ; 512     ; 16               ;
+---------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                 ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; dut|dut|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTDPRAM_INSTANCE ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 38           ; 32           ; 38           ; yes                    ; no                      ; no                     ; no                      ; 1216   ; 32                          ; 37                          ; 32                          ; 37                          ; 1184                ; 0           ; 2     ; None                                                                        ; LAB_X9_Y12_N0, LAB_X9_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 1            ; 4            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 4      ; 4                           ; 1                           ; 4                           ; 1                           ; 4                   ; 0           ; 1     ; None                                                                        ; LAB_X19_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                       ; M20K block ; Simple Dual Port ; Dual Clocks  ; 32           ; 289          ; 32           ; 289          ; yes                    ; no                      ; yes                    ; no                      ; 9248   ; 32                          ; 258                         ; 32                          ; 258                         ; 8256                ; 7           ; 0     ; None                                                                        ; M20K_X24_Y24_N0, M20K_X24_Y15_N0, M20K_X24_Y19_N0, M20K_X24_Y16_N0, M20K_X24_Y22_N0, M20K_X24_Y21_N0, M20K_X24_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM             ; M20K block ; Simple Dual Port ; Dual Clocks  ; 64           ; 290          ; 64           ; 290          ; yes                    ; no                      ; yes                    ; no                      ; 18560  ; 64                          ; 289                         ; 64                          ; 289                         ; 18496               ; 8           ; 0     ; None                                                                        ; M20K_X5_Y23_N0, M20K_X5_Y26_N0, M20K_X5_Y24_N0, M20K_X5_Y27_N0, M20K_X5_Y29_N0, M20K_X5_Y25_N0, M20K_X5_Y28_N0, M20K_X5_Y30_N0                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                   ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 32           ; 15           ; 32           ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 480    ; 32                          ; 15                          ; 32                          ; 15                          ; 480                 ; 1           ; 0     ; None                                                                        ; M20K_X5_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 512          ; 256          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 256                         ; 512                         ; 256                         ; 512                         ; 131072              ; 16          ; 0     ; ip/pcie_ed/pcie_ed_MEM0/intel_onchip_memory_147/synth/pcie_ed_MEM0_MEM0.hex ; M20K_X56_Y30_N0, M20K_X65_Y33_N0, M20K_X56_Y31_N0, M20K_X56_Y35_N0, M20K_X56_Y28_N0, M20K_X65_Y34_N0, M20K_X56_Y33_N0, M20K_X65_Y40_N0, M20K_X56_Y34_N0, M20K_X56_Y32_N0, M20K_X65_Y45_N0, M20K_X65_Y39_N0, M20K_X65_Y32_N0, M20K_X56_Y29_N0, M20K_X65_Y38_N0, M20K_X65_Y42_N0                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                            ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 64           ; 256          ; 64           ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 64                          ; 256                         ; 64                          ; 256                         ; 16384               ; 7           ; 0     ; None                                                                        ; M20K_X56_Y10_N0, M20K_X56_Y14_N0, M20K_X56_Y17_N0, M20K_X56_Y9_N0, M20K_X56_Y19_N0, M20K_X56_Y7_N0, M20K_X56_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                            ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 64           ; 343          ; 64           ; 343          ; yes                    ; no                      ; yes                    ; yes                     ; 21952  ; 64                          ; 343                         ; 64                          ; 343                         ; 21952               ; 9           ; 0     ; None                                                                        ; M20K_X65_Y11_N0, M20K_X65_Y12_N0, M20K_X65_Y9_N0, M20K_X65_Y8_N0, M20K_X56_Y13_N0, M20K_X65_Y10_N0, M20K_X65_Y7_N0, M20K_X65_Y17_N0, M20K_X56_Y18_N0                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|lrm                                                                                                            ; MLAB       ; Simple Dual Port ; Dual Clocks  ; 32           ; 472          ; 32           ; 472          ; yes                    ; no                      ; no                     ; yes                     ; 15104  ; 32                          ; 387                         ; 32                          ; 387                         ; 12384               ; 0           ; 20    ; None                                                                        ; LAB_X37_Y38_N0, LAB_X31_Y38_N0, LAB_X37_Y41_N0, LAB_X39_Y39_N0, LAB_X41_Y38_N0, LAB_X39_Y37_N0, LAB_X41_Y40_N0, LAB_X39_Y43_N0, LAB_X33_Y45_N0, LAB_X31_Y47_N0, LAB_X37_Y45_N0, LAB_X31_Y41_N0, LAB_X41_Y42_N0, LAB_X39_Y44_N0, LAB_X26_Y45_N0, LAB_X28_Y46_N0, LAB_X26_Y48_N0, LAB_X26_Y47_N0, LAB_X26_Y44_N0, LAB_X28_Y43_N0                                                                                                                                                                       ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|lrm                                                                                                            ; MLAB       ; Simple Dual Port ; Dual Clocks  ; 32           ; 472          ; 32           ; 472          ; yes                    ; no                      ; no                     ; yes                     ; 15104  ; 32                          ; 387                         ; 32                          ; 387                         ; 12384               ; 0           ; 20    ; None                                                                        ; LAB_X37_Y37_N0, LAB_X33_Y39_N0, LAB_X39_Y41_N0, LAB_X39_Y40_N0, LAB_X43_Y38_N0, LAB_X41_Y37_N0, LAB_X41_Y39_N0, LAB_X41_Y43_N0, LAB_X39_Y47_N0, LAB_X33_Y46_N0, LAB_X37_Y46_N0, LAB_X33_Y42_N0, LAB_X43_Y41_N0, LAB_X43_Y44_N0, LAB_X37_Y44_N0, LAB_X37_Y47_N0, LAB_X41_Y47_N0, LAB_X43_Y47_N0, LAB_X33_Y44_N0, LAB_X33_Y40_N0                                                                                                                                                                       ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 497          ; 64           ; 497          ; yes                    ; no                      ; yes                    ; no                      ; 31808  ; 64                          ; 390                         ; 64                          ; 390                         ; 24960               ; 10          ; 0     ; None                                                                        ; M20K_X24_Y43_N0, M20K_X24_Y40_N0, M20K_X24_Y38_N0, M20K_X24_Y37_N0, M20K_X24_Y41_N0, M20K_X29_Y41_N0, M20K_X29_Y40_N0, M20K_X24_Y39_N0, M20K_X24_Y45_N0, M20K_X24_Y42_N0                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ; M20K block ; Simple Dual Port ; Dual Clocks  ; 16           ; 1292         ; 16           ; 1292         ; yes                    ; no                      ; yes                    ; yes                     ; 20672  ; 16                          ; 1156                        ; 16                          ; 1156                        ; 18496               ; 29          ; 0     ; None                                                                        ; M20K_X24_Y26_N0, M20K_X24_Y31_N0, M20K_X24_Y32_N0, M20K_X29_Y33_N0, M20K_X24_Y30_N0, M20K_X24_Y29_N0, M20K_X24_Y25_N0, M20K_X24_Y28_N0, M20K_X24_Y27_N0, M20K_X29_Y30_N0, M20K_X29_Y31_N0, M20K_X29_Y29_N0, M20K_X29_Y27_N0, M20K_X29_Y28_N0, M20K_X29_Y36_N0, M20K_X29_Y34_N0, M20K_X29_Y35_N0, M20K_X24_Y35_N0, M20K_X24_Y34_N0, M20K_X29_Y32_N0, M20K_X24_Y33_N0, M20K_X5_Y33_N0, M20K_X5_Y35_N0, M20K_X5_Y31_N0, M20K_X5_Y32_N0, M20K_X5_Y34_N0, M20K_X5_Y37_N0, M20K_X5_Y36_N0, M20K_X24_Y36_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                     ; M20K block ; Simple Dual Port ; Single Clock ; 8            ; 1044         ; 8            ; 1044         ; yes                    ; no                      ; yes                    ; yes                     ; 8352   ; 8                           ; 1029                        ; 8                           ; 1029                        ; 8232                ; 26          ; 0     ; None                                                                        ; M20K_X29_Y17_N0, M20K_X29_Y10_N0, M20K_X24_Y7_N0, M20K_X29_Y6_N0, M20K_X29_Y16_N0, M20K_X29_Y11_N0, M20K_X29_Y20_N0, M20K_X29_Y12_N0, M20K_X29_Y8_N0, M20K_X29_Y5_N0, M20K_X24_Y12_N0, M20K_X24_Y11_N0, M20K_X29_Y13_N0, M20K_X29_Y9_N0, M20K_X29_Y24_N0, M20K_X29_Y21_N0, M20K_X29_Y23_N0, M20K_X29_Y7_N0, M20K_X24_Y10_N0, M20K_X24_Y8_N0, M20K_X29_Y25_N0, M20K_X24_Y23_N0, M20K_X24_Y6_N0, M20K_X24_Y9_N0, M20K_X29_Y15_N0, M20K_X29_Y14_N0                                                      ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                           ; M20K block ; Simple Dual Port ; Dual Clocks  ; 16           ; 269          ; 16           ; 269          ; yes                    ; no                      ; yes                    ; yes                     ; 4304   ; 16                          ; 258                         ; 16                          ; 258                         ; 4128                ; 7           ; 0     ; None                                                                        ; M20K_X29_Y18_N0, M20K_X24_Y13_N0, M20K_X24_Y18_N0, M20K_X24_Y14_N0, M20K_X29_Y22_N0, M20K_X24_Y17_N0, M20K_X29_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 512          ; 512          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 512                         ; 512                         ; 512                         ; 512                         ; 262144              ; 13          ; 0     ; None                                                                        ; M20K_X56_Y36_N0, M20K_X65_Y35_N0, M20K_X56_Y38_N0, M20K_X65_Y36_N0, M20K_X56_Y43_N0, M20K_X56_Y44_N0, M20K_X56_Y40_N0, M20K_X65_Y37_N0, M20K_X56_Y39_N0, M20K_X65_Y44_N0, M20K_X65_Y41_N0, M20K_X56_Y37_N0, M20K_X65_Y43_N0                                                                                                                                                                                                                                                                          ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 514          ; 512          ; 514          ; yes                    ; no                      ; yes                    ; yes                     ; 263168 ; 512                         ; 514                         ; 512                         ; 514                         ; 263168              ; 13          ; 0     ; None                                                                        ; M20K_X24_Y44_N0, M20K_X29_Y39_N0, M20K_X56_Y41_N0, M20K_X29_Y37_N0, M20K_X56_Y42_N0, M20K_X29_Y42_N0, M20K_X56_Y46_N0, M20K_X29_Y38_N0, M20K_X56_Y45_N0, M20K_X24_Y46_N0, M20K_X56_Y48_N0, M20K_X24_Y47_N0, M20K_X56_Y47_N0                                                                                                                                                                                                                                                                          ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 96           ; 64           ; 96           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 64                          ; 62                          ; 64                          ; 62                          ; 3968                ; 2           ; 0     ; None                                                                        ; M20K_X56_Y49_N0, M20K_X56_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                   ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 77           ; 32           ; 77           ; yes                    ; no                      ; yes                    ; yes                     ; 2464   ; 32                          ; 77                          ; 32                          ; 77                          ; 2464                ; 2           ; 0     ; None                                                                        ; M20K_X65_Y30_N0, M20K_X65_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 576          ; 256          ; 576          ; yes                    ; no                      ; yes                    ; yes                     ; 147456 ; 256                         ; 576                         ; 256                         ; 576                         ; 147456              ; 15          ; 0     ; None                                                                        ; M20K_X65_Y27_N0, M20K_X56_Y24_N0, M20K_X65_Y29_N0, M20K_X65_Y25_N0, M20K_X56_Y23_N0, M20K_X56_Y27_N0, M20K_X56_Y25_N0, M20K_X65_Y26_N0, M20K_X56_Y26_N0, M20K_X65_Y23_N0, M20K_X65_Y28_N0, M20K_X65_Y22_N0, M20K_X65_Y24_N0, M20K_X65_Y21_N0, M20K_X56_Y22_N0                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                    ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 79           ; 32           ; 79           ; yes                    ; no                      ; yes                    ; yes                     ; 2528   ; 32                          ; 63                          ; 32                          ; 63                          ; 2016                ; 2           ; 0     ; None                                                                        ; M20K_X65_Y47_N0, M20K_X65_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 240          ; 32           ; 240          ; yes                    ; no                      ; yes                    ; yes                     ; 7680   ; 32                          ; 224                         ; 32                          ; 224                         ; 7168                ; 6           ; 0     ; None                                                                        ; M20K_X92_Y31_N0, M20K_X92_Y27_N0, M20K_X92_Y30_N0, M20K_X92_Y26_N0, M20K_X92_Y28_N0, M20K_X92_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 512          ; 256          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 256                         ; 512                         ; 256                         ; 512                         ; 131072              ; 13          ; 0     ; None                                                                        ; M20K_X65_Y14_N0, M20K_X65_Y15_N0, M20K_X65_Y20_N0, M20K_X65_Y16_N0, M20K_X65_Y18_N0, M20K_X56_Y21_N0, M20K_X65_Y13_N0, M20K_X56_Y12_N0, M20K_X56_Y15_N0, M20K_X56_Y20_N0, M20K_X56_Y11_N0, M20K_X65_Y19_N0, M20K_X56_Y16_N0                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                            ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                         ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X29_Y17_N0       ; 232                     ; 1.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y18_N0       ; 288                     ; 1.4                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y10_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y11_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y12_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y23_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y6_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y7_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y8_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X24_Y9_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y10_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y11_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y12_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y13_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y14_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y15_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y16_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y20_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y21_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y23_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y24_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y25_N0       ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y5_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y6_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y7_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y8_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X29_Y9_N0        ; 320                     ; 1.6                           ; pio0|pio0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                         ;
; M20K_X5_Y10_N0        ; 480                     ; 2.3                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                       ;
; M20K_X24_Y24_N0       ; 576                     ; 2.8                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X29_Y29_N0       ; 576                     ; 2.8                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y29_N0        ; 576                     ; 2.8                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X24_Y13_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y14_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y17_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y18_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X24_Y25_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y26_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y27_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y28_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y29_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y30_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y31_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y32_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y33_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y34_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y35_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y36_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y19_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X29_Y22_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X29_Y27_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y28_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y30_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y31_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y32_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y33_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y34_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y35_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X29_Y36_N0       ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y31_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y32_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y33_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y34_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y35_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y36_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y37_N0        ; 640                     ; 3.1                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X65_Y47_N0       ; 736                     ; 3.6                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ;
; M20K_X92_Y31_N0       ; 768                     ; 3.8                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X56_Y8_N0        ; 1024                    ; 5.0                           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y30_N0       ; 1184                    ; 5.8                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                       ;
; M20K_X24_Y15_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y16_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y19_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y20_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y21_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X24_Y22_N0       ; 1280                    ; 6.2                           ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X65_Y31_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                       ;
; M20K_X65_Y46_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ;
; M20K_X92_Y26_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y27_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y28_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y29_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X92_Y30_N0       ; 1280                    ; 6.2                           ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                      ;
; M20K_X56_Y50_N0       ; 1408                    ; 6.9                           ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y9_N0        ; 1472                    ; 7.2                           ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X24_Y43_N0       ; 1920                    ; 9.4                           ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y37_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y38_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y39_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y40_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y41_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y42_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X24_Y45_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X29_Y40_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X29_Y41_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y10_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y13_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y14_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y17_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y18_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y19_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y49_N0       ; 2560                    ; 12.5                          ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X56_Y7_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X56_Y9_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X5_Y23_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y24_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y25_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y26_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y27_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y28_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y30_N0        ; 2560                    ; 12.5                          ; dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X65_Y10_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y11_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y12_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y17_N0       ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y7_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y8_N0        ; 2560                    ; 12.5                          ; pio0|pio0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                ;
; M20K_X65_Y28_N0       ; 4096                    ; 20.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y28_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y29_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y30_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y31_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y32_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y33_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y34_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y35_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y19_N0       ; 8192                    ; 40.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y32_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y33_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y34_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y38_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y39_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y40_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y42_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X65_Y45_N0       ; 8192                    ; 40.0                          ; mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                    ;
; M20K_X56_Y11_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y12_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y15_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y16_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y20_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y21_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y22_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y23_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y24_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y25_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y26_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X56_Y27_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y13_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y14_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y15_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y16_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y18_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y20_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X65_Y21_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y22_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y23_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y24_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y25_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y26_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y27_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y29_N0       ; 10240                   ; 50.0                          ; pio0|pio0|g_pipeline_en.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ;
; M20K_X65_Y43_N0       ; 16384                   ; 80.0                          ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X24_Y44_N0       ; 17408                   ; 85.0                          ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X24_Y46_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X24_Y47_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y37_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y38_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y39_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X29_Y42_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y36_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y37_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y38_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y39_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y40_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y41_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y42_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y43_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y44_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X56_Y45_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y46_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y47_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X56_Y48_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ;
; M20K_X65_Y35_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y36_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y37_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y41_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
; M20K_X65_Y44_N0       ; 20480                   ; 100.0                         ; pio0|pio0|g_pipeline_en.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ;
+-----------------------+-------------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 23.4.1 Build 205 02/08/2024 SC Pro Edition
    Info: Processing started: Wed Mar 20 17:21:04 2024
    Info: System process ID: 26860
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off pcie_ed -c pcie_ed
Info: Using INI file C:/Users/152249/quartus.ini
Info: The application is running in 'DNI' mode.
Info: qfit2_default_script.tcl version: #1
Info: Project  = pcie_ed
Info: Revision = pcie_ed
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:44
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.00 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 6 clocks 
    Info (18386): pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x (18726 fanout) drives clock sectors (0, 0) to (1, 1)
    Info (18386): iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK0 (16 fanout) drives clock sectors (0, 0) to (1, 1)
    Info (18386): iopll0|iopll0|tennm_ph2_iopll~O_OUT_CLK1 (3996 fanout) drives clock sectors (0, 0) to (0, 1)
    Info (18386): dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK (18859 fanout) drives clock sectors (0, 0) to (1, 0)
    Info (18386): dut|dut|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x (40 fanout) drives clock sector (0, 0)
    Info (18386): pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x (1 fanout) drives clock sector (0, 0)
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:25
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Critical Warning (22304): SDC_ENTITY_FILE 'pcie_ed/altera_reset_controller_1922/synth/altera_reset_controller.sdc' was not applied. No matching entity: 'altera_reset_controller' in library: 'altera_reset_controller_1922'.
Info: TEST SOURCE FOUND dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col103 => iopll0|iopll0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: srcssip|srcssip
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock pio0|pio0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to dut|dut|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (11888): Total time spent on timing analysis during Placement is 0.01 seconds.


