TimeQuest Timing Analyzer report for ad706_test
Tue Jan 03 17:32:05 2017
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 13. Slow 1200mV 85C Model Setup: 'uart:u3|uart_stat.000'
 14. Slow 1200mV 85C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 15. Slow 1200mV 85C Model Hold: 'uart:u3|uart_stat.000'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 33. Slow 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'
 34. Slow 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'
 35. Slow 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 52. Fast 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'
 53. Fast 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 54. Fast 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; ad706_test                                        ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6F17C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; uart:u3|clkdiv:u0|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u3|clkdiv:u0|clkout } ;
; uart:u3|uart_stat.000    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u3|uart_stat.000 }    ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                             ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 35.48 MHz  ; 35.48 MHz       ; clk                      ;      ;
; 128.83 MHz ; 128.83 MHz      ; uart:u3|clkdiv:u0|clkout ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -27.183 ; -5817.567     ;
; uart:u3|clkdiv:u0|clkout ; -6.762  ; -204.078      ;
; uart:u3|uart_stat.000    ; -0.774  ; -82.219       ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.326 ; -5.394        ;
; uart:u3|uart_stat.000    ; -0.274 ; -8.183        ;
; clk                      ; -0.048 ; -0.048        ;
+--------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.201 ; -1726.943     ;
; uart:u3|clkdiv:u0|clkout ; -1.487 ; -98.142       ;
; uart:u3|uart_stat.000    ; 0.436  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                 ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -27.183 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.426     ; 27.758     ;
; -27.063 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.426     ; 27.638     ;
; -27.040 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.586     ;
; -27.037 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.426     ; 27.612     ;
; -26.930 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.476     ;
; -26.894 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.440     ;
; -26.885 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.431     ;
; -26.784 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.330     ;
; -26.764 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.310     ;
; -26.690 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.238     ;
; -26.690 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.452     ; 27.239     ;
; -26.587 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.133     ;
; -26.564 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.452     ; 27.113     ;
; -26.544 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.092     ;
; -26.544 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.452     ; 27.093     ;
; -26.514 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.062     ;
; -26.514 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.452     ; 27.063     ;
; -26.474 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.466     ; 27.009     ;
; -26.442 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.426     ; 27.017     ;
; -26.441 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.987     ;
; -26.421 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.967     ;
; -26.418 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.967     ;
; -26.417 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.963     ;
; -26.388 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.937     ;
; -26.336 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.871     ;
; -26.328 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.863     ;
; -26.301 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.847     ;
; -26.271 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.817     ;
; -26.262 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.808     ;
; -26.240 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.815     ;
; -26.179 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.725     ;
; -26.120 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.695     ;
; -26.114 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.689     ;
; -26.094 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.669     ;
; -26.080 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.451     ; 26.630     ;
; -26.062 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.611     ;
; -26.043 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.592     ;
; -26.032 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 26.580     ;
; -25.996 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.430     ; 26.567     ;
; -25.994 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.569     ;
; -25.968 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.543     ;
; -25.949 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.451     ; 26.499     ;
; -25.934 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.451     ; 26.484     ;
; -25.916 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.465     ;
; -25.902 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.453     ; 26.450     ;
; -25.894 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.429     ;
; -25.894 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.429     ;
; -25.890 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.425     ;
; -25.889 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.464     ;
; -25.886 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 26.434     ;
; -25.886 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.435     ;
; -25.864 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.413     ;
; -25.858 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.433     ;
; -25.856 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 26.404     ;
; -25.856 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.430     ; 26.427     ;
; -25.850 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.430     ; 26.421     ;
; -25.850 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.425     ;
; -25.836 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.382     ;
; -25.803 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.338     ;
; -25.800 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.456     ; 26.345     ;
; -25.773 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.456     ; 26.318     ;
; -25.752 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.287     ;
; -25.743 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.289     ;
; -25.739 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.107     ; 26.633     ;
; -25.738 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.287     ;
; -25.700 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.249     ;
; -25.696 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.119     ; 26.578     ;
; -25.678 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.224     ;
; -25.665 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.200     ;
; -25.657 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.466     ; 26.192     ;
; -25.644 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 26.192     ;
; -25.635 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 26.183     ;
; -25.620 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 26.168     ;
; -25.600 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.430     ; 26.171     ;
; -25.597 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.143     ;
; -25.593 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.107     ; 26.487     ;
; -25.588 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.134     ;
; -25.584 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.107     ; 26.478     ;
; -25.575 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 26.121     ;
; -25.550 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.119     ; 26.432     ;
; -25.530 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.119     ; 26.412     ;
; -25.502 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.451     ; 26.052     ;
; -25.499 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.426     ; 26.074     ;
; -25.460 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.430     ; 26.031     ;
; -25.457 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.456     ; 26.002     ;
; -25.454 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.430     ; 26.025     ;
; -25.430 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.456     ; 25.975     ;
; -25.430 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 25.978     ;
; -25.429 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.455     ; 25.975     ;
; -25.409 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.455     ; 25.955     ;
; -25.373 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.426     ; 25.948     ;
; -25.371 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.451     ; 25.921     ;
; -25.364 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.451     ; 25.914     ;
; -25.356 ; volt_cal:u2|bcd:bcd1_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 26.276     ;
; -25.356 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.451     ; 25.906     ;
; -25.320 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.103     ; 26.218     ;
; -25.296 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.430     ; 25.867     ;
; -25.284 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 25.832     ;
; -25.280 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.430     ; 25.851     ;
; -25.277 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 26.188     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                 ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -6.762 ; uart:u3|k[4]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.422      ; 8.185      ;
; -6.523 ; uart:u3|uart_ad[21][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.570     ; 6.954      ;
; -6.500 ; uart:u3|uart_ad[23][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.566     ; 6.935      ;
; -6.489 ; uart:u3|uart_ad[5][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.556     ; 6.934      ;
; -6.433 ; uart:u3|k[2]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.422      ; 7.856      ;
; -6.417 ; uart:u3|uart_ad[7][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.556     ; 6.862      ;
; -6.339 ; uart:u3|k[1]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.422      ; 7.762      ;
; -6.252 ; uart:u3|uart_ad[37][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.713     ; 6.540      ;
; -6.212 ; uart:u3|k[6]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.450      ; 7.663      ;
; -6.206 ; uart:u3|k[4]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.450      ; 7.657      ;
; -6.203 ; uart:u3|uart_ad[9][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.569     ; 6.635      ;
; -6.187 ; uart:u3|uart_ad[35][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.573     ; 6.615      ;
; -6.175 ; uart:u3|k[5]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.450      ; 7.626      ;
; -6.131 ; uart:u3|k[5]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.422      ; 7.554      ;
; -6.086 ; uart:u3|uart_ad[19][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.564     ; 6.523      ;
; -6.069 ; uart:u3|k[1]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.450      ; 7.520      ;
; -6.062 ; uart:u3|uart_ad[47][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.707     ; 6.356      ;
; -5.995 ; uart:u3|uart_ad[75][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.721     ; 6.275      ;
; -5.931 ; uart:u3|k[4]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.426      ; 7.358      ;
; -5.905 ; uart:u3|k[2]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.450      ; 7.356      ;
; -5.874 ; uart:u3|k[5]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.426      ; 7.301      ;
; -5.869 ; uart:u3|k[1]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.426      ; 7.296      ;
; -5.868 ; uart:u3|uart_ad[32][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.711     ; 6.158      ;
; -5.818 ; uart:u3|k[5]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.395      ; 7.214      ;
; -5.806 ; uart:u3|k[6]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.422      ; 7.229      ;
; -5.787 ; uart:u3|k[3]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.395      ; 7.183      ;
; -5.733 ; uart:u3|k[2]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.426      ; 7.160      ;
; -5.717 ; uart:u3|k[4]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.395      ; 7.113      ;
; -5.702 ; uart:u3|k[6]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.426      ; 7.129      ;
; -5.652 ; uart:u3|k[1]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.395      ; 7.048      ;
; -5.643 ; uart:u3|uart_ad[51][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.595     ; 6.049      ;
; -5.627 ; uart:u3|uart_ad[33][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.562     ; 6.066      ;
; -5.570 ; uart:u3|uart_ad[22][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.716     ; 5.855      ;
; -5.540 ; uart:u3|uart_ad[52][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.534     ; 6.007      ;
; -5.494 ; uart:u3|uart_ad[93][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.689     ; 5.806      ;
; -5.492 ; uart:u3|uart_ad[18][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.571     ; 5.922      ;
; -5.491 ; uart:u3|k[2]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.395      ; 6.887      ;
; -5.472 ; uart:u3|uart_ad[50][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.534     ; 5.939      ;
; -5.464 ; uart:u3|uart_ad[36][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.591     ; 5.874      ;
; -5.417 ; uart:u3|k[3]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.422      ; 6.840      ;
; -5.409 ; uart:u3|uart_ad[50][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.701     ; 5.709      ;
; -5.409 ; uart:u3|uart_ad[21][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.564     ; 5.846      ;
; -5.387 ; uart:u3|uart_ad[78][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.533     ; 5.855      ;
; -5.374 ; uart:u3|uart_ad[23][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.561     ; 5.814      ;
; -5.327 ; uart:u3|uart_ad[105][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.700     ; 5.628      ;
; -5.307 ; uart:u3|uart_ad[93][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.559     ; 5.749      ;
; -5.295 ; uart:u3|uart_ad[52][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.593     ; 5.703      ;
; -5.291 ; uart:u3|uart_ad[89][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.566     ; 5.726      ;
; -5.241 ; uart:u3|uart_ad[38][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.595     ; 5.647      ;
; -5.229 ; uart:u3|uart_ad[32][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.621     ; 5.609      ;
; -5.228 ; uart:u3|uart_ad[8][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.567     ; 5.662      ;
; -5.211 ; uart:u3|uart_ad[35][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.543     ; 5.669      ;
; -5.208 ; uart:u3|uart_ad[47][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.733     ; 5.476      ;
; -5.202 ; uart:u3|k[3]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.426      ; 6.629      ;
; -5.194 ; uart:u3|uart_ad[36][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.676     ; 5.519      ;
; -5.182 ; uart:u3|uart_ad[47][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.712     ; 5.471      ;
; -5.155 ; uart:u3|uart_ad[61][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.570     ; 5.586      ;
; -5.142 ; uart:u3|uart_ad[63][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.707     ; 5.436      ;
; -5.137 ; uart:u3|uart_ad[78][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.593     ; 5.545      ;
; -5.134 ; uart:u3|uart_ad[93][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.560     ; 5.575      ;
; -5.127 ; uart:u3|uart_ad[51][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.563     ; 5.565      ;
; -5.110 ; uart:u3|uart_ad[78][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.711     ; 5.400      ;
; -5.108 ; uart:u3|uart_ad[91][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.563     ; 5.546      ;
; -5.103 ; uart:u3|uart_ad[23][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.519     ; 5.585      ;
; -5.089 ; uart:u3|uart_ad[5][0]   ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.529     ; 5.561      ;
; -5.087 ; uart:u3|uart_ad[50][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.526     ; 5.562      ;
; -5.076 ; uart:u3|uart_ad[35][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.585     ; 5.492      ;
; -5.058 ; uart:u3|uart_ad[36][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.710     ; 5.349      ;
; -5.014 ; uart:u3|uart_ad[75][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.691     ; 5.324      ;
; -5.007 ; uart:u3|uart_ad[78][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.539     ; 5.469      ;
; -5.005 ; uart:u3|uart_ad[49][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.563     ; 5.443      ;
; -5.003 ; uart:u3|uart_ad[49][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.585     ; 5.419      ;
; -4.999 ; uart:u3|uart_ad[92][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.701     ; 5.299      ;
; -4.944 ; uart:u3|k[3]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.450      ; 6.395      ;
; -4.940 ; uart:u3|uart_ad[64][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.603     ; 5.338      ;
; -4.928 ; uart:u3|uart_ad[51][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.666     ; 5.263      ;
; -4.926 ; uart:u3|uart_ad[33][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.584     ; 5.343      ;
; -4.923 ; uart:u3|uart_ad[5][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.552     ; 5.372      ;
; -4.867 ; uart:u3|uart_ad[7][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.549     ; 5.319      ;
; -4.853 ; uart:u3|uart_ad[9][1]   ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.556     ; 5.298      ;
; -4.850 ; uart:u3|uart_ad[79][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.520     ; 5.331      ;
; -4.802 ; uart:u3|uart_ad[80][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.584     ; 5.219      ;
; -4.785 ; uart:u3|uart_ad[61][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.538     ; 5.248      ;
; -4.784 ; uart:u3|uart_ad[35][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.569     ; 5.216      ;
; -4.767 ; uart:u3|uart_ad[77][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.853     ; 4.915      ;
; -4.728 ; uart:u3|uart_ad[33][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.529     ; 5.200      ;
; -4.727 ; uart:u3|k[0]            ; uart:u3|uart_stat.001 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.552     ; 5.176      ;
; -4.719 ; uart:u3|uart_ad[49][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.515     ; 5.205      ;
; -4.716 ; uart:u3|uart_ad[46][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.679     ; 5.038      ;
; -4.715 ; uart:u3|uart_ad[22][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.576     ; 5.140      ;
; -4.704 ; uart:u3|uart_ad[75][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.599     ; 5.106      ;
; -4.690 ; uart:u3|uart_ad[77][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.558     ; 5.133      ;
; -4.689 ; uart:u3|uart_ad[106][1] ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.585     ; 5.105      ;
; -4.687 ; uart:u3|uart_cnt[14]    ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.589      ;
; -4.687 ; uart:u3|uart_cnt[14]    ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.589      ;
; -4.687 ; uart:u3|uart_cnt[14]    ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.589      ;
; -4.687 ; uart:u3|uart_cnt[14]    ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.589      ;
; -4.687 ; uart:u3|uart_cnt[14]    ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.589      ;
; -4.687 ; uart:u3|uart_cnt[14]    ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.589      ;
; -4.687 ; uart:u3|uart_cnt[14]    ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.589      ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u3|uart_stat.000'                                                                                                ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.774 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.616      ; 1.446      ;
; -0.755 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.646      ; 1.466      ;
; -0.745 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.628      ; 1.438      ;
; -0.744 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.639      ; 1.441      ;
; -0.739 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.647      ; 1.438      ;
; -0.729 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.618      ; 1.405      ;
; -0.729 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.649      ; 1.436      ;
; -0.724 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.623      ; 1.399      ;
; -0.724 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.630      ; 1.406      ;
; -0.723 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.623      ; 1.399      ;
; -0.719 ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.632      ; 1.403      ;
; -0.718 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.624      ; 1.402      ;
; -0.718 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.660      ; 1.439      ;
; -0.716 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.623      ; 1.397      ;
; -0.716 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.639      ; 1.411      ;
; -0.709 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.921      ; 1.334      ;
; -0.708 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.632      ; 1.392      ;
; -0.707 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.637      ; 1.397      ;
; -0.704 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.392      ;
; -0.704 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.627      ; 1.387      ;
; -0.703 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.648      ; 1.403      ;
; -0.702 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.639      ; 1.393      ;
; -0.701 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.391      ;
; -0.698 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.378      ;
; -0.697 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.647      ; 1.400      ;
; -0.697 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.637      ; 1.391      ;
; -0.696 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.650      ; 1.404      ;
; -0.696 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.649      ; 1.403      ;
; -0.696 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.633      ; 1.387      ;
; -0.695 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.646      ; 1.403      ;
; -0.694 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.650      ; 1.396      ;
; -0.693 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.650      ; 1.401      ;
; -0.692 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.647      ; 1.392      ;
; -0.691 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.644      ; 1.400      ;
; -0.690 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.649      ; 1.392      ;
; -0.688 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.394      ;
; -0.687 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.648      ; 1.401      ;
; -0.685 ; volt_cal:u2|bcd:bcd7_ist|resb[0] ; uart:u3|uart_ad[93][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.676      ; 1.413      ;
; -0.685 ; volt_cal:u2|bcd:bcd1_ist|resc[0] ; uart:u3|uart_ad[8][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.607      ; 1.348      ;
; -0.683 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.656      ; 1.395      ;
; -0.683 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.687      ; 1.433      ;
; -0.678 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.629      ; 1.304      ;
; -0.676 ; volt_cal:u2|bcd:bcd2_ist|resb[0] ; uart:u3|uart_ad[23][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.620      ; 1.349      ;
; -0.676 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.625      ; 1.365      ;
; -0.675 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.659      ; 1.392      ;
; -0.672 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.659      ; 1.396      ;
; -0.671 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.775      ; 1.308      ;
; -0.670 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.357      ;
; -0.670 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.619      ; 1.350      ;
; -0.669 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.658      ; 1.385      ;
; -0.669 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.365      ;
; -0.668 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.661      ; 1.386      ;
; -0.666 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.642      ; 1.360      ;
; -0.663 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.627      ; 1.349      ;
; -0.663 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.634      ; 1.355      ;
; -0.660 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.632      ; 1.348      ;
; -0.659 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.661      ; 1.378      ;
; -0.657 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.647      ; 1.361      ;
; -0.654 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.640      ; 1.352      ;
; -0.653 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.631      ; 1.335      ;
; -0.651 ; volt_cal:u2|bcd:bcd4_ist|resb[0] ; uart:u3|uart_ad[51][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.649      ; 1.357      ;
; -0.650 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.646      ; 1.361      ;
; -0.647 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.657      ; 1.357      ;
; -0.640 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.646      ; 1.351      ;
; -0.638 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.659      ; 1.362      ;
; -0.634 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.648      ; 1.338      ;
; -0.634 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.630      ; 1.315      ;
; -0.634 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.642      ; 1.343      ;
; -0.631 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.661      ; 1.350      ;
; -0.629 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.657      ; 1.339      ;
; -0.625 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.647      ; 1.329      ;
; -0.622 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.649      ; 1.453      ;
; -0.621 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.304      ;
; -0.620 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.293      ;
; -0.620 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.776      ; 1.257      ;
; -0.617 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.803      ; 1.291      ;
; -0.616 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.805      ; 1.288      ;
; -0.616 ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.675      ; 1.356      ;
; -0.615 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.671      ; 1.467      ;
; -0.615 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.672      ; 1.478      ;
; -0.613 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.645      ; 1.314      ;
; -0.593 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.641      ; 1.417      ;
; -0.589 ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.791      ; 1.242      ;
; -0.588 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.664      ; 1.434      ;
; -0.581 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.675      ; 1.445      ;
; -0.566 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.676      ; 1.425      ;
; -0.559 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.805      ; 1.227      ;
; -0.555 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.781      ; 1.208      ;
; -0.554 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.667      ; 1.403      ;
; -0.547 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.620      ; 1.350      ;
; -0.532 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.594      ; 1.307      ;
; -0.528 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.642      ; 1.352      ;
; -0.521 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.635      ; 1.347      ;
; -0.515 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.657      ; 1.354      ;
; -0.508 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.618      ; 1.309      ;
; -0.507 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.620      ; 1.309      ;
; -0.503 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.306      ;
; -0.502 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.646      ; 1.338      ;
; -0.501 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.620      ; 1.302      ;
; -0.496 ; volt_cal:u2|bcd:bcd3_ist|resa[0] ; uart:u3|uart_ad[38][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.308      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.326 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.460      ; 2.627      ;
; -0.111 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.459      ; 2.841      ;
; -0.067 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.442      ; 2.868      ;
; 0.196  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.459      ; 2.648      ;
; 0.242  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.442      ; 2.677      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.369  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.460      ; 2.822      ;
; 0.453  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; uart:u3|wrsig               ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 0.746      ;
; 0.492  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 0.784      ;
; 0.626  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.919      ;
; 0.683  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 0.975      ;
; 0.747  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.039      ;
; 0.760  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.054      ;
; 0.761  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.054      ;
; 0.762  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; uart:u3|uart_cnt[1]         ; uart:u3|uart_cnt[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|uart_cnt[5]         ; uart:u3|uart_cnt[5]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; uart:u3|uart_cnt[2]         ; uart:u3|uart_cnt[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart:u3|uart_cnt[7]         ; uart:u3|uart_cnt[7]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart:u3|uart_cnt[6]         ; uart:u3|uart_cnt[6]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; uart:u3|uart_cnt[4]         ; uart:u3|uart_cnt[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.769  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.081      ;
; 0.777  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.070      ;
; 0.785  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.079      ;
; 0.785  ; uart:u3|uart_cnt[3]         ; uart:u3|uart_cnt[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.078      ;
; 0.786  ; uart:u3|uart_cnt[0]         ; uart:u3|uart_cnt[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.079      ;
; 0.789  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.081      ;
; 0.791  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.083      ;
; 0.793  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.087      ;
; 0.811  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.103      ;
; 0.822  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.115      ;
; 0.830  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.122      ;
; 0.831  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.123      ;
; 0.841  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[7]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.134      ;
; 0.874  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.167      ;
; 0.883  ; uart:u3|uart_stat.001       ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.175      ;
; 1.006  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.298      ;
; 1.012  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[1]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.305      ;
; 1.055  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[5]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.349      ;
; 1.055  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[4]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.349      ;
; 1.072  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.078      ; 1.362      ;
; 1.102  ; uart:u3|k[7]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.394      ;
; 1.110  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[6]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.404      ;
; 1.115  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.409      ;
; 1.115  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.409      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u3|uart_stat.000'                                                                                                 ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.274 ; volt_cal:u2|bcd:bcd5_ist|resa[3] ; uart:u3|uart_ad[66][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.907      ; 0.663      ;
; -0.273 ; volt_cal:u2|bcd:bcd5_ist|resa[2] ; uart:u3|uart_ad[66][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.906      ; 0.663      ;
; -0.271 ; volt_cal:u2|bcd:bcd7_ist|resa[2] ; uart:u3|uart_ad[94][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.904      ; 0.663      ;
; -0.268 ; volt_cal:u2|bcd:bcd8_ist|resa[1] ; uart:u3|uart_ad[108][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.901      ; 0.663      ;
; -0.266 ; volt_cal:u2|bcd:bcd4_ist|resa[3] ; uart:u3|uart_ad[52][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.899      ; 0.663      ;
; -0.264 ; volt_cal:u2|bcd:bcd3_ist|resa[2] ; uart:u3|uart_ad[38][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.897      ; 0.663      ;
; -0.259 ; volt_cal:u2|bcd:bcd6_ist|resa[0] ; uart:u3|uart_ad[80][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.892      ; 0.663      ;
; -0.259 ; volt_cal:u2|bcd:bcd7_ist|resa[0] ; uart:u3|uart_ad[94][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.892      ; 0.663      ;
; -0.258 ; volt_cal:u2|bcd:bcd1_ist|resa[3] ; uart:u3|uart_ad[10][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.891      ; 0.663      ;
; -0.258 ; volt_cal:u2|bcd:bcd2_ist|resa[3] ; uart:u3|uart_ad[24][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.891      ; 0.663      ;
; -0.257 ; volt_cal:u2|bcd:bcd7_ist|resa[3] ; uart:u3|uart_ad[94][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.890      ; 0.663      ;
; -0.250 ; volt_cal:u2|bcd:bcd4_ist|resa[0] ; uart:u3|uart_ad[52][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.883      ; 0.663      ;
; -0.250 ; volt_cal:u2|bcd:bcd8_ist|resa[0] ; uart:u3|uart_ad[108][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.883      ; 0.663      ;
; -0.249 ; volt_cal:u2|bcd:bcd1_ist|resa[0] ; uart:u3|uart_ad[10][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.882      ; 0.663      ;
; -0.247 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.880      ; 0.663      ;
; -0.242 ; volt_cal:u2|bcd:bcd7_ist|resa[1] ; uart:u3|uart_ad[94][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.875      ; 0.663      ;
; -0.241 ; volt_cal:u2|bcd:bcd6_ist|resa[2] ; uart:u3|uart_ad[80][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.874      ; 0.663      ;
; -0.240 ; volt_cal:u2|bcd:bcd6_ist|resa[1] ; uart:u3|uart_ad[80][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.873      ; 0.663      ;
; -0.239 ; volt_cal:u2|bcd:bcd8_ist|resa[3] ; uart:u3|uart_ad[108][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.872      ; 0.663      ;
; -0.238 ; volt_cal:u2|bcd:bcd1_ist|resa[2] ; uart:u3|uart_ad[10][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.871      ; 0.663      ;
; -0.238 ; volt_cal:u2|bcd:bcd1_ist|resa[1] ; uart:u3|uart_ad[10][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.871      ; 0.663      ;
; -0.238 ; volt_cal:u2|bcd:bcd6_ist|resa[3] ; uart:u3|uart_ad[80][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.871      ; 0.663      ;
; -0.237 ; volt_cal:u2|bcd:bcd3_ist|resa[3] ; uart:u3|uart_ad[38][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.870      ; 0.663      ;
; -0.235 ; volt_cal:u2|bcd:bcd2_ist|resa[2] ; uart:u3|uart_ad[24][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.868      ; 0.663      ;
; -0.235 ; volt_cal:u2|bcd:bcd2_ist|resa[1] ; uart:u3|uart_ad[24][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.868      ; 0.663      ;
; -0.220 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.853      ; 0.663      ;
; -0.220 ; volt_cal:u2|bcd:bcd5_ist|resb[0] ; uart:u3|uart_ad[65][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.853      ; 0.663      ;
; -0.220 ; volt_cal:u2|bcd:bcd8_ist|resa[2] ; uart:u3|uart_ad[108][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.853      ; 0.663      ;
; -0.219 ; volt_cal:u2|bcd:bcd5_ist|resa[0] ; uart:u3|uart_ad[66][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.852      ; 0.663      ;
; -0.214 ; volt_cal:u2|bcd:bcd5_ist|resa[1] ; uart:u3|uart_ad[66][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.847      ; 0.663      ;
; -0.202 ; volt_cal:u2|bcd:bcd4_ist|resa[2] ; uart:u3|uart_ad[52][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.835      ; 0.663      ;
; -0.202 ; volt_cal:u2|bcd:bcd3_ist|resa[1] ; uart:u3|uart_ad[38][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.835      ; 0.663      ;
; -0.201 ; volt_cal:u2|bcd:bcd2_ist|resa[0] ; uart:u3|uart_ad[24][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.834      ; 0.663      ;
; -0.199 ; volt_cal:u2|bcd:bcd4_ist|resa[1] ; uart:u3|uart_ad[52][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.832      ; 0.663      ;
; 0.042  ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.072      ; 1.144      ;
; 0.045  ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.173      ; 1.248      ;
; 0.053  ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.256      ; 1.339      ;
; 0.055  ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.041      ; 1.126      ;
; 0.060  ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.069      ; 1.159      ;
; 0.068  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.017      ; 1.115      ;
; 0.089  ; volt_cal:u2|bcd:bcd3_ist|resb[0] ; uart:u3|uart_ad[37][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.033      ; 1.152      ;
; 0.090  ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.028      ; 1.148      ;
; 0.091  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.024      ; 1.145      ;
; 0.092  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.027      ; 1.149      ;
; 0.095  ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.024      ; 1.149      ;
; 0.096  ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.027      ; 1.153      ;
; 0.097  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.011      ; 1.138      ;
; 0.102  ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.014      ; 1.146      ;
; 0.107  ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.012      ; 1.149      ;
; 0.111  ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.010      ; 1.151      ;
; 0.113  ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.008      ; 1.151      ;
; 0.114  ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.006      ; 1.150      ;
; 0.118  ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.000      ; 1.148      ;
; 0.119  ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.006      ; 1.155      ;
; 0.119  ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.997      ; 1.146      ;
; 0.123  ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.995      ; 1.148      ;
; 0.124  ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.039      ; 1.193      ;
; 0.124  ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.004      ; 1.158      ;
; 0.125  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.013      ; 1.168      ;
; 0.127  ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.995      ; 1.152      ;
; 0.131  ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.039      ; 1.200      ;
; 0.132  ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.997      ; 1.159      ;
; 0.140  ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.042      ; 1.212      ;
; 0.144  ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.005      ; 1.179      ;
; 0.148  ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.004      ; 1.182      ;
; 0.151  ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.025      ; 1.206      ;
; 0.164  ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.014      ; 1.208      ;
; 0.172  ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.011      ; 1.213      ;
; 0.178  ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.025      ; 1.233      ;
; 0.179  ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.999      ; 1.208      ;
; 0.179  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.998      ; 1.207      ;
; 0.186  ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.974      ; 1.190      ;
; 0.196  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.013      ; 1.239      ;
; 0.209  ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.997      ; 1.236      ;
; 0.261  ; volt_cal:u2|bcd:bcd6_ist|resb[0] ; uart:u3|uart_ad[79][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.906      ; 1.197      ;
; 0.277  ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.897      ; 1.204      ;
; 0.287  ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.877      ; 1.194      ;
; 0.291  ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.876      ; 1.197      ;
; 0.292  ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.869      ; 1.191      ;
; 0.292  ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.877      ; 1.199      ;
; 0.300  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.858      ; 1.188      ;
; 0.303  ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.864      ; 1.197      ;
; 0.306  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.878      ; 1.214      ;
; 0.307  ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.869      ; 1.206      ;
; 0.310  ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.858      ; 1.198      ;
; 0.311  ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.853      ; 1.194      ;
; 0.313  ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.850      ; 1.193      ;
; 0.313  ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.850      ; 1.193      ;
; 0.314  ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.859      ; 1.203      ;
; 0.315  ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.852      ; 1.197      ;
; 0.315  ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.854      ; 1.199      ;
; 0.316  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.860      ; 1.206      ;
; 0.318  ; volt_cal:u2|bcd:bcd3_ist|resa[0] ; uart:u3|uart_ad[38][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.851      ; 1.199      ;
; 0.319  ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.848      ; 1.197      ;
; 0.329  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.876      ; 1.235      ;
; 0.335  ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.888      ; 1.253      ;
; 0.338  ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.874      ; 1.242      ;
; 0.338  ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.825      ; 1.193      ;
; 0.340  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.860      ; 1.230      ;
; 0.341  ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.907      ; 1.278      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.048 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 2.613      ; 3.068      ;
; 0.250  ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; -0.500       ; 2.613      ; 2.866      ;
; 0.452  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                               ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                        ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                         ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.499  ; volt_cal:u2|ch6_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.499  ; volt_cal:u2|ch8_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.499  ; volt_cal:u2|ch7_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.500  ; volt_cal:u2|ch3_data_reg[30]                                                                            ; volt_cal:u2|ch3_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500  ; volt_cal:u2|ch3_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500  ; volt_cal:u2|ch2_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.501  ; volt_cal:u2|ch5_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch5_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch8_data_reg[24]                                                                            ; volt_cal:u2|ch8_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501  ; volt_cal:u2|ch4_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch4_data_reg[30]                                                                            ; volt_cal:u2|ch4_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch4_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch3_data_reg[29]                                                                            ; volt_cal:u2|ch3_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501  ; volt_cal:u2|ch3_data_reg[26]                                                                            ; volt_cal:u2|ch3_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501  ; volt_cal:u2|ch1_data_reg[30]                                                                            ; volt_cal:u2|ch1_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch1_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch2_data_reg[29]                                                                            ; volt_cal:u2|ch2_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; volt_cal:u2|ch8_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd8_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502  ; volt_cal:u2|ch6_data_reg[24]                                                                            ; volt_cal:u2|ch6_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502  ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502  ; volt_cal:u2|ch8_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502  ; volt_cal:u2|ch8_data_reg[19]                                                                            ; volt_cal:u2|ch8_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502  ; volt_cal:u2|ch7_data_reg[27]                                                                            ; volt_cal:u2|ch7_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502  ; volt_cal:u2|ch7_data_reg[19]                                                                            ; volt_cal:u2|ch7_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502  ; volt_cal:u2|ch7_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502  ; volt_cal:u2|ch6_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502  ; volt_cal:u2|ch6_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502  ; volt_cal:u2|ch4_data_reg[29]                                                                            ; volt_cal:u2|ch4_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502  ; volt_cal:u2|ch4_data_reg[26]                                                                            ; volt_cal:u2|ch4_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502  ; volt_cal:u2|ch4_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502  ; volt_cal:u2|ch3_data_reg[27]                                                                            ; volt_cal:u2|ch3_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502  ; volt_cal:u2|ch1_data_reg[26]                                                                            ; volt_cal:u2|ch1_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502  ; volt_cal:u2|ch2_data_reg[19]                                                                            ; volt_cal:u2|ch2_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.503  ; volt_cal:u2|ch6_data_reg[19]                                                                            ; volt_cal:u2|ch6_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503  ; volt_cal:u2|ch8_data_reg[22]                                                                            ; volt_cal:u2|ch8_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.797      ;
; 0.503  ; volt_cal:u2|ch8_data_reg[21]                                                                            ; volt_cal:u2|ch8_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.797      ;
; 0.503  ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503  ; volt_cal:u2|ch5_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd5_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503  ; volt_cal:u2|ch5_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd5_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503  ; volt_cal:u2|ch4_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503  ; volt_cal:u2|ch3_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503  ; volt_cal:u2|ch1_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503  ; volt_cal:u2|ch2_data_reg[21]                                                                            ; volt_cal:u2|ch2_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.504  ; volt_cal:u2|ch7_data_reg[21]                                                                            ; volt_cal:u2|ch7_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504  ; volt_cal:u2|ch6_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.504  ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504  ; volt_cal:u2|ch4_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504  ; volt_cal:u2|ch4_data_reg[19]                                                                            ; volt_cal:u2|ch4_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504  ; volt_cal:u2|ch1_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504  ; volt_cal:u2|ch1_vol[10]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504  ; volt_cal:u2|ch2_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504  ; volt_cal:u2|ch2_data_reg[22]                                                                            ; volt_cal:u2|ch2_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.505  ; volt_cal:u2|ch1_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.797      ;
; 0.507  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.511  ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.805      ;
; 0.515  ; ad7606:u1|state.READ_CH2                                                                                ; ad7606:u1|state.READ_CH3                                                                                ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.809      ;
; 0.516  ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.810      ;
; 0.516  ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.810      ;
; 0.530  ; ad7606:u1|ad_ch1[4]                                                                                     ; volt_cal:u2|ch1_reg[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.823      ;
; 0.533  ; ad7606:u1|state.READ_CH6                                                                                ; ad7606:u1|state.READ_CH7                                                                                ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.827      ;
; 0.538  ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[2]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.831      ;
; 0.541  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.835      ;
; 0.542  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|dffe3a[0]                         ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.836      ;
; 0.542  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.836      ;
; 0.543  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.837      ;
; 0.544  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[13]                                                                      ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.836      ;
; 0.544  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[15]                                                                      ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.836      ;
; 0.544  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[17]                                                                      ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.836      ;
; 0.544  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.838      ;
; 0.546  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.840      ;
; 0.551  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.845      ;
; 0.552  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.846      ;
; 0.557  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.851      ;
; 0.558  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.852      ;
; 0.559  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.853      ;
; 0.560  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.854      ;
; 0.560  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.854      ;
; 0.561  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.855      ;
; 0.562  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[12]                                                                      ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.854      ;
; 0.562  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[18]                                                                      ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.854      ;
; 0.576  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.870      ;
; 0.598  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.892      ;
; 0.600  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.894      ;
; 0.601  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[15]                                                                      ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.895      ;
; 0.602  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.896      ;
; 0.602  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.896      ;
; 0.604  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.898      ;
; 0.610  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.904      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a12                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a16                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a20                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a24                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a28                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a8                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                                ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][0]            ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][3]            ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][0]|datac           ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_stat.000~clkctrl|inclk[0] ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_stat.000~clkctrl|outclk   ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][2]|datad          ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][3]|datac           ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][2]|datad          ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][0]|datad            ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][0]|datad           ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][3]           ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][3]           ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][3]             ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][0]|datad          ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][3]|datad          ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][0]|datad           ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][3]|datad           ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][3]|datad           ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][1]|datad           ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][3]|datad           ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][1]|datad            ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][2]|datad            ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][0]           ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[65][3]            ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[93][3]            ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][1]|datad          ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][2]|datad           ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][2]|datad           ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][3]|datad           ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][1]|datad           ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][2]|datad           ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][0]            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][0]|datad           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][3]|datad           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][0]|datad           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][0]|datad           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][1]|datad            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][3]|datad            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[66][0]|datad           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[66][1]|datad           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][1]            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][2]            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][0]            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[9][3]             ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[10][1]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[10][2]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[18][2]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][2]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[24][1]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[24][2]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][0]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][1]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][0]|datad            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][2]|datad            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][0]|datad           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][1]|datad            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][2]|datad            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][3]|datad            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][1]|datad            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][2]|datad            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][3]            ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][0]            ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][0]|datad          ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][3]|datad          ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][1]|datad          ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][2]|datad          ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][3]|datad          ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[18][1]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][1]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][3]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[37][1]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][1]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][1]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][2]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][2]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][2]|datad           ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][2]            ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][3]            ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][0]            ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][0]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][2]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][1]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][3]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][2]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][1]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][3]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][0]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][3]|datad           ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[32][2]            ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][2]            ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][3]            ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][3]            ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][3]|datac          ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][0]|datad          ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[10][0]|datad           ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][2]|datad           ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[24][0]|datad           ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][1]|datad           ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][0]|datad           ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[52][0]|datad           ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 5.514 ; 5.821 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 6.844 ; 6.884 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 5.896 ; 5.866 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 5.631 ; 5.653 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 5.254 ; 5.281 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 5.240 ; 5.354 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 5.276 ; 5.314 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 5.401 ; 5.508 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 6.239 ; 6.135 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 6.844 ; 6.884 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 6.241 ; 6.339 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 6.069 ; 5.950 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 5.930 ; 6.002 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 6.600 ; 6.532 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 5.580 ; 5.670 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 5.651 ; 5.767 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 5.738 ; 5.680 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 4.931 ; 5.109 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 6.328 ; 6.492 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -3.171 ; -3.497 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -1.335 ; -1.628 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -2.133 ; -2.387 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -2.652 ; -2.890 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -2.556 ; -2.771 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -2.936 ; -3.118 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -2.213 ; -2.474 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -2.809 ; -2.987 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -2.790 ; -2.966 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -3.260 ; -3.476 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -2.751 ; -3.091 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -2.902 ; -3.030 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -2.638 ; -2.935 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -3.545 ; -3.637 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -2.975 ; -3.095 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -1.335 ; -1.628 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -2.437 ; -2.651 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -2.235 ; -2.491 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -2.759 ; -3.082 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 7.440 ; 7.273 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 7.334 ; 7.093 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 7.710 ; 7.464 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 8.619 ; 8.345 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 8.126 ; 7.815 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 7.179 ; 7.014 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 7.076 ; 6.840 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 7.438 ; 7.196 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 8.310 ; 8.042 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 7.808 ; 7.504 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                              ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 38.51 MHz  ; 38.51 MHz       ; clk                      ;      ;
; 135.45 MHz ; 135.45 MHz      ; uart:u3|clkdiv:u0|clkout ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -24.966 ; -5336.529     ;
; uart:u3|clkdiv:u0|clkout ; -6.383  ; -184.700      ;
; uart:u3|uart_stat.000    ; -0.641  ; -62.088       ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|uart_stat.000    ; -0.310 ; -9.666        ;
; uart:u3|clkdiv:u0|clkout ; -0.293 ; -4.688        ;
; clk                      ; 0.079  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.201 ; -1726.943     ;
; uart:u3|clkdiv:u0|clkout ; -1.487 ; -98.142       ;
; uart:u3|uart_stat.000    ; 0.304  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -24.966 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.381     ; 25.587     ;
; -24.897 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.495     ;
; -24.841 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.381     ; 25.462     ;
; -24.840 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.381     ; 25.461     ;
; -24.771 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.369     ;
; -24.759 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.357     ;
; -24.706 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.403     ; 25.305     ;
; -24.596 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.401     ; 25.197     ;
; -24.590 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.192     ;
; -24.580 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.403     ; 25.179     ;
; -24.557 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.403     ; 25.156     ;
; -24.470 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.401     ; 25.071     ;
; -24.464 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.066     ;
; -24.431 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.401     ; 25.032     ;
; -24.427 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.403     ; 25.026     ;
; -24.425 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.027     ;
; -24.394 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.996     ;
; -24.347 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.945     ;
; -24.326 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.414     ; 24.914     ;
; -24.321 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.942     ;
; -24.301 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.403     ; 24.900     ;
; -24.278 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.403     ; 24.877     ;
; -24.268 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.870     ;
; -24.239 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.837     ;
; -24.229 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.831     ;
; -24.221 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.819     ;
; -24.209 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.807     ;
; -24.200 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.414     ; 24.788     ;
; -24.161 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.414     ; 24.749     ;
; -24.110 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.731     ;
; -24.099 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.720     ;
; -24.086 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.688     ;
; -24.037 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.403     ; 24.636     ;
; -24.006 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.607     ;
; -23.985 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.606     ;
; -23.984 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.605     ;
; -23.974 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.595     ;
; -23.973 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.594     ;
; -23.962 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.564     ;
; -23.960 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.402     ; 24.560     ;
; -23.960 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.562     ;
; -23.921 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.523     ;
; -23.918 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.415     ; 24.505     ;
; -23.917 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.415     ; 24.504     ;
; -23.912 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.415     ; 24.499     ;
; -23.885 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.384     ; 24.503     ;
; -23.880 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.481     ;
; -23.868 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.469     ;
; -23.857 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.459     ;
; -23.857 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.479     ;
; -23.841 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.442     ;
; -23.837 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.459     ;
; -23.834 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.402     ; 24.434     ;
; -23.830 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.452     ;
; -23.826 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.402     ; 24.426     ;
; -23.784 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.382     ;
; -23.759 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.384     ; 24.377     ;
; -23.758 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.403     ; 24.357     ;
; -23.736 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.384     ; 24.354     ;
; -23.733 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.414     ; 24.321     ;
; -23.693 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.291     ;
; -23.689 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.287     ;
; -23.683 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.285     ;
; -23.679 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.095     ; 24.586     ;
; -23.672 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.270     ;
; -23.661 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.263     ;
; -23.658 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.256     ;
; -23.646 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.244     ;
; -23.607 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.414     ; 24.195     ;
; -23.593 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.414     ; 24.181     ;
; -23.573 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.174     ;
; -23.568 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.414     ; 24.156     ;
; -23.563 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.164     ;
; -23.553 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.095     ; 24.460     ;
; -23.550 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.151     ;
; -23.546 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.107     ; 24.441     ;
; -23.541 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.095     ; 24.448     ;
; -23.535 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.403     ; 24.134     ;
; -23.476 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.384     ; 24.094     ;
; -23.465 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.086     ;
; -23.454 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.381     ; 24.075     ;
; -23.453 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.402     ; 24.053     ;
; -23.420 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.107     ; 24.315     ;
; -23.416 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.401     ; 24.017     ;
; -23.414 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 24.012     ;
; -23.409 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.403     ; 24.008     ;
; -23.397 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.107     ; 24.292     ;
; -23.393 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 23.991     ;
; -23.386 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.403     ; 23.985     ;
; -23.368 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.415     ; 23.955     ;
; -23.367 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.415     ; 23.954     ;
; -23.362 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.415     ; 23.949     ;
; -23.353 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.400     ; 23.955     ;
; -23.350 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.384     ; 23.968     ;
; -23.339 ; volt_cal:u2|bcd:bcd1_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 24.270     ;
; -23.327 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.402     ; 23.927     ;
; -23.327 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.384     ; 23.945     ;
; -23.319 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.402     ; 23.919     ;
; -23.306 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.402     ; 23.906     ;
; -23.292 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.414     ; 23.880     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                              ;
+--------+-------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; -6.383 ; uart:u3|k[4]            ; uart:u3|txdata[2] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.408      ; 7.793      ;
; -6.275 ; uart:u3|uart_ad[21][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.570     ; 6.707      ;
; -6.269 ; uart:u3|uart_ad[23][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.570     ; 6.701      ;
; -6.232 ; uart:u3|uart_ad[5][2]   ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.557     ; 6.677      ;
; -6.174 ; uart:u3|uart_ad[7][2]   ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.560     ; 6.616      ;
; -6.066 ; uart:u3|k[2]            ; uart:u3|txdata[2] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.408      ; 7.476      ;
; -6.055 ; uart:u3|k[1]            ; uart:u3|txdata[2] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.408      ; 7.465      ;
; -5.993 ; uart:u3|uart_ad[37][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.707     ; 6.288      ;
; -5.970 ; uart:u3|uart_ad[9][2]   ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.574     ; 6.398      ;
; -5.946 ; uart:u3|uart_ad[35][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.574     ; 6.374      ;
; -5.877 ; uart:u3|k[4]            ; uart:u3|txdata[0] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.428      ; 7.307      ;
; -5.834 ; uart:u3|uart_ad[19][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.567     ; 6.269      ;
; -5.829 ; uart:u3|k[5]            ; uart:u3|txdata[2] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.408      ; 7.239      ;
; -5.809 ; uart:u3|k[6]            ; uart:u3|txdata[0] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.428      ; 7.239      ;
; -5.778 ; uart:u3|uart_ad[75][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.716     ; 6.064      ;
; -5.768 ; uart:u3|k[5]            ; uart:u3|txdata[0] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.428      ; 7.198      ;
; -5.756 ; uart:u3|uart_ad[47][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.702     ; 6.056      ;
; -5.687 ; uart:u3|k[1]            ; uart:u3|txdata[0] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.428      ; 7.117      ;
; -5.629 ; uart:u3|k[2]            ; uart:u3|txdata[0] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.428      ; 7.059      ;
; -5.591 ; uart:u3|k[4]            ; uart:u3|txdata[3] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.406      ; 6.999      ;
; -5.553 ; uart:u3|uart_ad[32][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.703     ; 5.852      ;
; -5.528 ; uart:u3|k[1]            ; uart:u3|txdata[3] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.406      ; 6.936      ;
; -5.520 ; uart:u3|k[5]            ; uart:u3|txdata[3] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.406      ; 6.928      ;
; -5.474 ; uart:u3|k[3]            ; uart:u3|txdata[1] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.375      ; 6.851      ;
; -5.472 ; uart:u3|k[5]            ; uart:u3|txdata[1] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.375      ; 6.849      ;
; -5.435 ; uart:u3|k[6]            ; uart:u3|txdata[2] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.408      ; 6.845      ;
; -5.425 ; uart:u3|uart_ad[51][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.606     ; 5.821      ;
; -5.408 ; uart:u3|k[4]            ; uart:u3|txdata[1] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.375      ; 6.785      ;
; -5.402 ; uart:u3|k[2]            ; uart:u3|txdata[3] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.406      ; 6.810      ;
; -5.369 ; uart:u3|k[6]            ; uart:u3|txdata[3] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.406      ; 6.777      ;
; -5.352 ; uart:u3|uart_ad[33][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.563     ; 5.791      ;
; -5.347 ; uart:u3|k[1]            ; uart:u3|txdata[1] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.375      ; 6.724      ;
; -5.277 ; uart:u3|uart_ad[22][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.716     ; 5.563      ;
; -5.263 ; uart:u3|uart_ad[18][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.575     ; 5.690      ;
; -5.245 ; uart:u3|uart_ad[93][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.694     ; 5.553      ;
; -5.221 ; uart:u3|uart_ad[52][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.547     ; 5.676      ;
; -5.203 ; uart:u3|uart_ad[50][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.544     ; 5.661      ;
; -5.190 ; uart:u3|uart_ad[21][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.570     ; 5.622      ;
; -5.176 ; uart:u3|uart_ad[23][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.571     ; 5.607      ;
; -5.162 ; uart:u3|uart_ad[36][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.592     ; 5.572      ;
; -5.150 ; uart:u3|uart_ad[50][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.701     ; 5.451      ;
; -5.141 ; uart:u3|uart_ad[78][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.547     ; 5.596      ;
; -5.097 ; uart:u3|uart_ad[105][2] ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.694     ; 5.405      ;
; -5.094 ; uart:u3|uart_ad[93][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.567     ; 5.529      ;
; -5.090 ; uart:u3|k[2]            ; uart:u3|txdata[1] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.375      ; 6.467      ;
; -5.085 ; uart:u3|k[3]            ; uart:u3|txdata[2] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.408      ; 6.495      ;
; -5.065 ; uart:u3|uart_ad[89][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.566     ; 5.501      ;
; -5.018 ; uart:u3|uart_ad[8][2]   ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.574     ; 5.446      ;
; -5.007 ; uart:u3|uart_ad[52][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.594     ; 5.415      ;
; -5.001 ; uart:u3|uart_ad[35][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.552     ; 5.451      ;
; -4.976 ; uart:u3|uart_ad[47][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.722     ; 5.256      ;
; -4.962 ; uart:u3|uart_ad[61][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.570     ; 5.394      ;
; -4.962 ; uart:u3|uart_ad[47][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.742     ; 5.222      ;
; -4.959 ; uart:u3|uart_ad[38][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.589     ; 5.372      ;
; -4.947 ; uart:u3|k[3]            ; uart:u3|txdata[3] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.406      ; 6.355      ;
; -4.939 ; uart:u3|uart_ad[32][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.622     ; 5.319      ;
; -4.933 ; uart:u3|uart_ad[63][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.702     ; 5.233      ;
; -4.931 ; uart:u3|uart_ad[93][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.573     ; 5.360      ;
; -4.928 ; uart:u3|uart_ad[23][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.533     ; 5.397      ;
; -4.924 ; uart:u3|uart_ad[36][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.679     ; 5.247      ;
; -4.909 ; uart:u3|uart_ad[91][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.572     ; 5.339      ;
; -4.900 ; uart:u3|uart_ad[78][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.708     ; 5.194      ;
; -4.886 ; uart:u3|uart_ad[5][0]   ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.538     ; 5.350      ;
; -4.877 ; uart:u3|uart_ad[51][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.564     ; 5.315      ;
; -4.864 ; uart:u3|uart_ad[35][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.592     ; 5.274      ;
; -4.858 ; uart:u3|uart_ad[50][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.545     ; 5.315      ;
; -4.826 ; uart:u3|uart_ad[75][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.695     ; 5.133      ;
; -4.812 ; uart:u3|uart_ad[78][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.599     ; 5.215      ;
; -4.802 ; uart:u3|uart_ad[78][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.554     ; 5.250      ;
; -4.800 ; uart:u3|uart_ad[49][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.593     ; 5.209      ;
; -4.798 ; uart:u3|uart_ad[36][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.702     ; 5.098      ;
; -4.782 ; uart:u3|uart_ad[49][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.564     ; 5.220      ;
; -4.761 ; uart:u3|uart_ad[92][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.702     ; 5.061      ;
; -4.729 ; uart:u3|uart_ad[33][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.592     ; 5.139      ;
; -4.715 ; uart:u3|uart_ad[51][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.669     ; 5.048      ;
; -4.713 ; uart:u3|uart_ad[5][3]   ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.558     ; 5.157      ;
; -4.712 ; uart:u3|uart_ad[64][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.612     ; 5.102      ;
; -4.651 ; uart:u3|uart_ad[9][1]   ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.568     ; 5.085      ;
; -4.647 ; uart:u3|uart_ad[79][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.535     ; 5.114      ;
; -4.636 ; uart:u3|uart_ad[7][3]   ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.560     ; 5.078      ;
; -4.631 ; uart:u3|k[3]            ; uart:u3|txdata[0] ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.428      ; 6.061      ;
; -4.602 ; uart:u3|uart_ad[61][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.546     ; 5.058      ;
; -4.579 ; uart:u3|uart_ad[80][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.596     ; 4.985      ;
; -4.575 ; uart:u3|uart_ad[35][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.576     ; 5.001      ;
; -4.571 ; uart:u3|uart_ad[77][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.848     ; 4.725      ;
; -4.527 ; uart:u3|uart_ad[33][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.539     ; 4.990      ;
; -4.526 ; uart:u3|uart_ad[22][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.581     ; 4.947      ;
; -4.511 ; uart:u3|uart_ad[49][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.524     ; 4.989      ;
; -4.498 ; uart:u3|uart_ad[75][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.611     ; 4.889      ;
; -4.487 ; uart:u3|uart_ad[46][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.682     ; 4.807      ;
; -4.482 ; uart:u3|uart_ad[77][3]  ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.565     ; 4.919      ;
; -4.475 ; uart:u3|uart_ad[24][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.525     ; 4.952      ;
; -4.472 ; uart:u3|uart_ad[21][0]  ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.550     ; 4.924      ;
; -4.462 ; uart:u3|uart_ad[106][1] ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.597     ; 4.867      ;
; -4.461 ; uart:u3|uart_ad[8][1]   ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.605     ; 4.858      ;
; -4.421 ; uart:u3|uart_ad[7][0]   ; uart:u3|txdata[0] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.546     ; 4.877      ;
; -4.420 ; uart:u3|uart_ad[8][3]   ; uart:u3|txdata[3] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.701     ; 4.721      ;
; -4.413 ; uart:u3|uart_ad[52][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.574     ; 4.841      ;
; -4.399 ; uart:u3|uart_ad[47][1]  ; uart:u3|txdata[1] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.623     ; 4.778      ;
; -4.398 ; uart:u3|uart_ad[60][2]  ; uart:u3|txdata[2] ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.678     ; 4.722      ;
+--------+-------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'                                                                                                 ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.641 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.610      ; 1.377      ;
; -0.621 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.636      ; 1.392      ;
; -0.620 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.632      ; 1.380      ;
; -0.617 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.618      ; 1.370      ;
; -0.613 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.612      ; 1.348      ;
; -0.609 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.369      ;
; -0.609 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.614      ; 1.345      ;
; -0.599 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.612      ; 1.339      ;
; -0.598 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.642      ; 1.368      ;
; -0.594 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.652      ; 1.377      ;
; -0.593 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.630      ; 1.349      ;
; -0.591 ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.629      ; 1.342      ;
; -0.587 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.623      ; 1.333      ;
; -0.586 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.621      ; 1.335      ;
; -0.584 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.626      ; 1.333      ;
; -0.584 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.616      ; 1.328      ;
; -0.583 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.349      ;
; -0.583 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.617      ; 1.330      ;
; -0.583 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.620      ; 1.329      ;
; -0.582 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.627      ; 1.332      ;
; -0.582 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.639      ; 1.349      ;
; -0.581 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.616      ; 1.332      ;
; -0.579 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.631      ; 1.333      ;
; -0.577 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.630      ; 1.329      ;
; -0.575 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.629      ; 1.331      ;
; -0.573 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.636      ; 1.333      ;
; -0.572 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.636      ; 1.341      ;
; -0.572 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.643      ; 1.337      ;
; -0.570 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.336      ;
; -0.568 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.630      ; 1.335      ;
; -0.567 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.647      ; 1.336      ;
; -0.566 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.630      ; 1.324      ;
; -0.566 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.340      ;
; -0.564 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.638      ; 1.328      ;
; -0.564 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.643      ; 1.333      ;
; -0.564 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.645      ; 1.333      ;
; -0.562 ; volt_cal:u2|bcd:bcd1_ist|resc[0] ; uart:u3|uart_ad[8][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.602      ; 1.290      ;
; -0.559 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.645      ; 1.339      ;
; -0.555 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.644      ; 1.327      ;
; -0.553 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.677      ; 1.364      ;
; -0.552 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.648      ; 1.327      ;
; -0.551 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.618      ; 1.304      ;
; -0.551 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.654      ; 1.333      ;
; -0.549 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.627      ; 1.304      ;
; -0.548 ; volt_cal:u2|bcd:bcd7_ist|resb[0] ; uart:u3|uart_ad[93][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.668      ; 1.338      ;
; -0.545 ; volt_cal:u2|bcd:bcd2_ist|resb[0] ; uart:u3|uart_ad[23][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.615      ; 1.284      ;
; -0.545 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.651      ; 1.332      ;
; -0.542 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.615      ; 1.291      ;
; -0.541 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.903      ; 1.274      ;
; -0.541 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.613      ; 1.285      ;
; -0.539 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.648      ; 1.315      ;
; -0.537 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.628      ; 1.293      ;
; -0.537 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.763      ; 1.245      ;
; -0.537 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.633      ; 1.292      ;
; -0.537 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.201      ;
; -0.536 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.631      ; 1.295      ;
; -0.535 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.619      ; 1.283      ;
; -0.534 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.629      ; 1.289      ;
; -0.532 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.635      ; 1.294      ;
; -0.528 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.636      ; 1.300      ;
; -0.526 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.642      ; 1.294      ;
; -0.522 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.652      ; 1.298      ;
; -0.518 ; volt_cal:u2|bcd:bcd4_ist|resb[0] ; uart:u3|uart_ad[51][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.646      ; 1.291      ;
; -0.518 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.650      ; 1.303      ;
; -0.515 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.636      ; 1.285      ;
; -0.511 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.640      ; 1.278      ;
; -0.510 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.648      ; 1.286      ;
; -0.507 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.649      ; 1.279      ;
; -0.497 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.633      ; 1.267      ;
; -0.496 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.786      ; 1.234      ;
; -0.493 ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.668      ; 1.296      ;
; -0.490 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.786      ; 1.231      ;
; -0.488 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.622      ; 1.232      ;
; -0.487 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.764      ; 1.196      ;
; -0.486 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.790      ; 1.228      ;
; -0.475 ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.777      ; 1.198      ;
; -0.472 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.621      ; 1.215      ;
; -0.460 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.661      ; 1.369      ;
; -0.457 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.615      ; 1.203      ;
; -0.456 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.644      ; 1.340      ;
; -0.452 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.661      ; 1.352      ;
; -0.451 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.788      ; 1.185      ;
; -0.441 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.636      ; 1.203      ;
; -0.436 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.765      ; 1.156      ;
; -0.416 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.616      ; 1.273      ;
; -0.411 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.650      ; 1.300      ;
; -0.405 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.636      ; 1.281      ;
; -0.396 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.637      ; 1.273      ;
; -0.394 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.627      ; 1.270      ;
; -0.390 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.665      ; 1.302      ;
; -0.387 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.652      ; 1.279      ;
; -0.385 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.648      ; 1.273      ;
; -0.380 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.666      ; 1.286      ;
; -0.370 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.594      ; 1.203      ;
; -0.350 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.635      ; 1.231      ;
; -0.347 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.612      ; 1.199      ;
; -0.347 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.616      ; 1.202      ;
; -0.346 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.614      ; 1.200      ;
; -0.346 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.615      ; 1.200      ;
; -0.345 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.627      ; 1.213      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'                                                                                                  ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.310 ; volt_cal:u2|bcd:bcd5_ist|resa[3] ; uart:u3|uart_ad[66][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.877      ; 0.597      ;
; -0.309 ; volt_cal:u2|bcd:bcd5_ist|resa[2] ; uart:u3|uart_ad[66][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.876      ; 0.597      ;
; -0.307 ; volt_cal:u2|bcd:bcd7_ist|resa[2] ; uart:u3|uart_ad[94][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.874      ; 0.597      ;
; -0.304 ; volt_cal:u2|bcd:bcd8_ist|resa[1] ; uart:u3|uart_ad[108][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.871      ; 0.597      ;
; -0.299 ; volt_cal:u2|bcd:bcd4_ist|resa[3] ; uart:u3|uart_ad[52][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.866      ; 0.597      ;
; -0.296 ; volt_cal:u2|bcd:bcd6_ist|resa[0] ; uart:u3|uart_ad[80][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.863      ; 0.597      ;
; -0.296 ; volt_cal:u2|bcd:bcd7_ist|resa[0] ; uart:u3|uart_ad[94][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.863      ; 0.597      ;
; -0.296 ; volt_cal:u2|bcd:bcd3_ist|resa[2] ; uart:u3|uart_ad[38][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.863      ; 0.597      ;
; -0.294 ; volt_cal:u2|bcd:bcd1_ist|resa[3] ; uart:u3|uart_ad[10][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.861      ; 0.597      ;
; -0.294 ; volt_cal:u2|bcd:bcd2_ist|resa[3] ; uart:u3|uart_ad[24][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.861      ; 0.597      ;
; -0.293 ; volt_cal:u2|bcd:bcd7_ist|resa[3] ; uart:u3|uart_ad[94][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.860      ; 0.597      ;
; -0.288 ; volt_cal:u2|bcd:bcd4_ist|resa[0] ; uart:u3|uart_ad[52][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.855      ; 0.597      ;
; -0.288 ; volt_cal:u2|bcd:bcd8_ist|resa[0] ; uart:u3|uart_ad[108][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.855      ; 0.597      ;
; -0.287 ; volt_cal:u2|bcd:bcd1_ist|resa[0] ; uart:u3|uart_ad[10][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.854      ; 0.597      ;
; -0.284 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.851      ; 0.597      ;
; -0.282 ; volt_cal:u2|bcd:bcd6_ist|resa[2] ; uart:u3|uart_ad[80][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.849      ; 0.597      ;
; -0.281 ; volt_cal:u2|bcd:bcd6_ist|resa[1] ; uart:u3|uart_ad[80][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.848      ; 0.597      ;
; -0.279 ; volt_cal:u2|bcd:bcd7_ist|resa[1] ; uart:u3|uart_ad[94][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.846      ; 0.597      ;
; -0.279 ; volt_cal:u2|bcd:bcd8_ist|resa[3] ; uart:u3|uart_ad[108][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.846      ; 0.597      ;
; -0.278 ; volt_cal:u2|bcd:bcd6_ist|resa[3] ; uart:u3|uart_ad[80][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.845      ; 0.597      ;
; -0.278 ; volt_cal:u2|bcd:bcd3_ist|resa[3] ; uart:u3|uart_ad[38][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.845      ; 0.597      ;
; -0.269 ; volt_cal:u2|bcd:bcd1_ist|resa[2] ; uart:u3|uart_ad[10][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.836      ; 0.597      ;
; -0.269 ; volt_cal:u2|bcd:bcd1_ist|resa[1] ; uart:u3|uart_ad[10][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.836      ; 0.597      ;
; -0.267 ; volt_cal:u2|bcd:bcd2_ist|resa[2] ; uart:u3|uart_ad[24][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.834      ; 0.597      ;
; -0.266 ; volt_cal:u2|bcd:bcd2_ist|resa[1] ; uart:u3|uart_ad[24][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.833      ; 0.597      ;
; -0.264 ; volt_cal:u2|bcd:bcd5_ist|resa[1] ; uart:u3|uart_ad[66][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.831      ; 0.597      ;
; -0.262 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.829      ; 0.597      ;
; -0.262 ; volt_cal:u2|bcd:bcd5_ist|resa[0] ; uart:u3|uart_ad[66][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.829      ; 0.597      ;
; -0.262 ; volt_cal:u2|bcd:bcd5_ist|resb[0] ; uart:u3|uart_ad[65][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.829      ; 0.597      ;
; -0.261 ; volt_cal:u2|bcd:bcd8_ist|resa[2] ; uart:u3|uart_ad[108][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.828      ; 0.597      ;
; -0.252 ; volt_cal:u2|bcd:bcd4_ist|resa[2] ; uart:u3|uart_ad[52][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.819      ; 0.597      ;
; -0.250 ; volt_cal:u2|bcd:bcd2_ist|resa[0] ; uart:u3|uart_ad[24][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.817      ; 0.597      ;
; -0.245 ; volt_cal:u2|bcd:bcd3_ist|resa[1] ; uart:u3|uart_ad[38][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.812      ; 0.597      ;
; -0.242 ; volt_cal:u2|bcd:bcd4_ist|resa[1] ; uart:u3|uart_ad[52][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.809      ; 0.597      ;
; -0.045 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.134      ; 1.119      ;
; -0.033 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.207      ; 1.204      ;
; -0.031 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.004      ; 1.003      ;
; -0.029 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.041      ; 1.042      ;
; -0.024 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.039      ; 1.045      ;
; -0.011 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.982      ; 1.001      ;
; 0.000  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.994      ; 1.024      ;
; 0.014  ; volt_cal:u2|bcd:bcd3_ist|resb[0] ; uart:u3|uart_ad[37][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.001      ; 1.045      ;
; 0.025  ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.991      ; 1.046      ;
; 0.026  ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.991      ; 1.047      ;
; 0.028  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.990      ; 1.048      ;
; 0.029  ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.988      ; 1.047      ;
; 0.035  ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.002      ; 1.067      ;
; 0.035  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.982      ; 1.047      ;
; 0.037  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.976      ; 1.043      ;
; 0.041  ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.979      ; 1.050      ;
; 0.042  ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.976      ; 1.048      ;
; 0.045  ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.975      ; 1.050      ;
; 0.046  ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.001      ; 1.077      ;
; 0.047  ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.966      ; 1.043      ;
; 0.050  ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.973      ; 1.053      ;
; 0.051  ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.964      ; 1.045      ;
; 0.053  ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.976      ; 1.059      ;
; 0.054  ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.006      ; 1.090      ;
; 0.054  ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.960      ; 1.044      ;
; 0.054  ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.961      ; 1.045      ;
; 0.056  ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.992      ; 1.078      ;
; 0.056  ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.971      ; 1.057      ;
; 0.058  ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.965      ; 1.053      ;
; 0.060  ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.968      ; 1.058      ;
; 0.072  ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.975      ; 1.077      ;
; 0.072  ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.979      ; 1.081      ;
; 0.073  ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.981      ; 1.084      ;
; 0.078  ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.968      ; 1.076      ;
; 0.083  ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.968      ; 1.081      ;
; 0.090  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.960      ; 1.080      ;
; 0.092  ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.943      ; 1.065      ;
; 0.127  ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.990      ; 1.147      ;
; 0.145  ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.962      ; 1.137      ;
; 0.148  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.977      ; 1.155      ;
; 0.176  ; volt_cal:u2|bcd:bcd6_ist|resb[0] ; uart:u3|uart_ad[79][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.879      ; 1.085      ;
; 0.194  ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.864      ; 1.088      ;
; 0.209  ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.842      ; 1.081      ;
; 0.209  ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.848      ; 1.087      ;
; 0.210  ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.848      ; 1.088      ;
; 0.213  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.832      ; 1.075      ;
; 0.216  ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.848      ; 1.094      ;
; 0.217  ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.838      ; 1.085      ;
; 0.222  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.848      ; 1.100      ;
; 0.223  ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.837      ; 1.090      ;
; 0.224  ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.832      ; 1.086      ;
; 0.226  ; volt_cal:u2|bcd:bcd3_ist|resa[0] ; uart:u3|uart_ad[38][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.831      ; 1.087      ;
; 0.227  ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.830      ; 1.087      ;
; 0.227  ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.828      ; 1.085      ;
; 0.230  ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.825      ; 1.085      ;
; 0.230  ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.830      ; 1.090      ;
; 0.230  ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.828      ; 1.088      ;
; 0.230  ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.825      ; 1.085      ;
; 0.231  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.831      ; 1.092      ;
; 0.234  ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.860      ; 1.124      ;
; 0.234  ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.825      ; 1.089      ;
; 0.237  ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.880      ; 1.147      ;
; 0.237  ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.847      ; 1.114      ;
; 0.242  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.847      ; 1.119      ;
; 0.245  ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.848      ; 1.123      ;
; 0.246  ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.855      ; 1.131      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; -0.293 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.235      ; 2.397      ;
; 0.029  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.234      ; 2.718      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.219      ; 2.753      ;
; 0.166  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.234      ; 2.355      ;
; 0.221  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.219      ; 2.395      ;
; 0.401  ; uart:u3|wrsig               ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.444  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.235      ; 2.634      ;
; 0.457  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.724      ;
; 0.580  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.847      ;
; 0.641  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.909      ;
; 0.695  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.962      ;
; 0.703  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.971      ;
; 0.705  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.973      ;
; 0.706  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; uart:u3|uart_cnt[5]         ; uart:u3|uart_cnt[5]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.973      ;
; 0.707  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; uart:u3|uart_cnt[1]         ; uart:u3|uart_cnt[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.974      ;
; 0.708  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; uart:u3|uart_cnt[6]         ; uart:u3|uart_cnt[6]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.975      ;
; 0.709  ; uart:u3|uart_cnt[7]         ; uart:u3|uart_cnt[7]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.976      ;
; 0.710  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.978      ;
; 0.711  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart:u3|uart_cnt[2]         ; uart:u3|uart_cnt[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.978      ;
; 0.712  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.980      ;
; 0.712  ; uart:u3|uart_cnt[4]         ; uart:u3|uart_cnt[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.979      ;
; 0.713  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.980      ;
; 0.713  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.980      ;
; 0.718  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.090      ; 1.003      ;
; 0.720  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.987      ;
; 0.728  ; uart:u3|uart_cnt[3]         ; uart:u3|uart_cnt[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.995      ;
; 0.732  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.999      ;
; 0.733  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.001      ;
; 0.734  ; uart:u3|uart_cnt[0]         ; uart:u3|uart_cnt[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.001      ;
; 0.735  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.002      ;
; 0.753  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.020      ;
; 0.764  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.031      ;
; 0.769  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.036      ;
; 0.777  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.044      ;
; 0.785  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[7]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.052      ;
; 0.813  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.080      ;
; 0.827  ; uart:u3|uart_stat.001       ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.095      ;
; 0.913  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.180      ;
; 0.937  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[5]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.205      ;
; 0.937  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[4]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.205      ;
; 0.941  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[1]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.208      ;
; 0.956  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.222      ;
; 1.003  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[6]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.271      ;
; 1.017  ; uart:u3|k[7]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.284      ;
; 1.026  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.294      ;
; 1.027  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.295      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.079 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 2.401      ; 2.945      ;
; 0.178 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; -0.500       ; 2.401      ; 2.544      ;
; 0.401 ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                        ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                               ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                         ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.468 ; volt_cal:u2|ch6_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; volt_cal:u2|ch8_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; volt_cal:u2|ch7_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; volt_cal:u2|ch3_data_reg[29]                                                                            ; volt_cal:u2|ch3_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch3_data_reg[30]                                                                            ; volt_cal:u2|ch3_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch8_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd8_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch5_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; volt_cal:u2|ch6_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch4_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; volt_cal:u2|ch4_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; volt_cal:u2|ch3_data_reg[26]                                                                            ; volt_cal:u2|ch3_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch3_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch1_data_reg[30]                                                                            ; volt_cal:u2|ch1_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch2_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; volt_cal:u2|ch6_data_reg[24]                                                                            ; volt_cal:u2|ch6_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; volt_cal:u2|ch5_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch8_data_reg[24]                                                                            ; volt_cal:u2|ch8_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch7_data_reg[27]                                                                            ; volt_cal:u2|ch7_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch7_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch6_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch4_data_reg[29]                                                                            ; volt_cal:u2|ch4_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch4_data_reg[30]                                                                            ; volt_cal:u2|ch4_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch3_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch3_data_reg[27]                                                                            ; volt_cal:u2|ch3_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; volt_cal:u2|ch1_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch1_data_reg[26]                                                                            ; volt_cal:u2|ch1_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch2_data_reg[29]                                                                            ; volt_cal:u2|ch2_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; volt_cal:u2|ch6_data_reg[19]                                                                            ; volt_cal:u2|ch6_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; volt_cal:u2|ch8_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; volt_cal:u2|ch8_data_reg[19]                                                                            ; volt_cal:u2|ch8_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; volt_cal:u2|ch7_data_reg[19]                                                                            ; volt_cal:u2|ch7_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; volt_cal:u2|ch5_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd5_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; volt_cal:u2|ch5_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd5_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch4_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch4_data_reg[26]                                                                            ; volt_cal:u2|ch4_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch4_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch1_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch2_data_reg[19]                                                                            ; volt_cal:u2|ch2_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.473 ; volt_cal:u2|ch8_data_reg[22]                                                                            ; volt_cal:u2|ch8_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch8_data_reg[21]                                                                            ; volt_cal:u2|ch8_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch7_data_reg[21]                                                                            ; volt_cal:u2|ch7_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch6_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; volt_cal:u2|ch1_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; volt_cal:u2|ch1_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch1_vol[10]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch2_data_reg[21]                                                                            ; volt_cal:u2|ch2_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.474 ; volt_cal:u2|ch4_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.474 ; volt_cal:u2|ch4_data_reg[19]                                                                            ; volt_cal:u2|ch4_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.474 ; volt_cal:u2|ch2_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.474 ; volt_cal:u2|ch2_data_reg[22]                                                                            ; volt_cal:u2|ch2_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.483 ; ad7606:u1|state.READ_CH2                                                                                ; ad7606:u1|state.READ_CH3                                                                                ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.483 ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.485 ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.753      ;
; 0.494 ; ad7606:u1|ad_ch1[4]                                                                                     ; volt_cal:u2|ch1_reg[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.762      ;
; 0.495 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.764      ;
; 0.498 ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[2]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.767      ;
; 0.498 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[13]                                                                      ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.765      ;
; 0.498 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[15]                                                                      ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.765      ;
; 0.498 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[17]                                                                      ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.765      ;
; 0.499 ; ad7606:u1|state.READ_CH6                                                                                ; ad7606:u1|state.READ_CH7                                                                                ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.767      ;
; 0.500 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.768      ;
; 0.501 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.769      ;
; 0.504 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.772      ;
; 0.507 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|dffe3a[0]                         ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.775      ;
; 0.508 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.776      ;
; 0.509 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.778      ;
; 0.514 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.783      ;
; 0.514 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.782      ;
; 0.515 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.784      ;
; 0.516 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.785      ;
; 0.518 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.787      ;
; 0.519 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.788      ;
; 0.521 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[12]                                                                      ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.788      ;
; 0.521 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[18]                                                                      ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.788      ;
; 0.523 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.791      ;
; 0.538 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.807      ;
; 0.547 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.815      ;
; 0.549 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.817      ;
; 0.550 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[15]                                                                      ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.818      ;
; 0.551 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.819      ;
; 0.551 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.819      ;
; 0.554 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.822      ;
; 0.564 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.832      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a12                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a16                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a20                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a24                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a28                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a8                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][0]   ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][3]   ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][0]   ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][0]|datac  ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][3]|datac  ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][1]   ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][3]  ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][0]   ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[93][3]   ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[66][1]|datad  ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][1]|datad  ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][0]|datad  ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][1]|datad  ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[65][3]   ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][0]   ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][2]   ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][3]    ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][2]|datad ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][0]|datad  ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][0]|datad  ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[52][2]|datad  ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][2]|datad  ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][0]  ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][3]  ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[46][1]   ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[46][2]   ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][3]   ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[9][3]    ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[24][0]|datad  ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][1]|datad  ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][2]|datad  ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][0]   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][0]|datad ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][1]|datad ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][2]|datad ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][3]|datad ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][3]|datad  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][0]|datad  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][1]|datad  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][2]|datad  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][3]|datad  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][2]|datad  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][3]|datad  ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][1]|datad   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][2]|datad   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][3]   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[50][2]   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][3]   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][0]   ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][3]|datad ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][2]|datad  ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][0]|datad   ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][1]  ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][0]   ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][0]|datad ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[66][0]|datad  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][3]|datad  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][2]|datad  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][1]   ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][2]   ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][3]   ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][2]|datad ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][3]|datad ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][1]|datad ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[18][1]|datad  ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[18][2]|datad  ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][3]|datad  ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][1]|datad  ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][0]|datad  ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][3]|datac  ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][2]|datad   ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][2]   ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][3]   ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][0]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][0]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][2]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][3]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[37][1]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][1]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][0]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][0]|datad  ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][2]|datad   ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][3]|datad   ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][1]   ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[79][1]   ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][1]   ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][1]   ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][0]|datad   ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][3]|datad  ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][1]|datad   ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[32][2]   ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][2]   ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][0]   ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[93][1]   ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][0]|datad ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][0]|datad ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[10][0]|datad  ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][0]|datad  ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][1]|datad  ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][2]|datad  ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 4.939 ; 5.240 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 6.409 ; 6.037 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 5.484 ; 5.133 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 5.220 ; 4.942 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 4.853 ; 4.612 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 4.852 ; 4.649 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 4.878 ; 4.639 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 5.018 ; 4.787 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 5.822 ; 5.370 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 6.409 ; 6.037 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 5.825 ; 5.567 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 5.651 ; 5.195 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 5.528 ; 5.250 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 6.188 ; 5.716 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 5.206 ; 4.939 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 5.233 ; 5.034 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 5.363 ; 4.947 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 4.540 ; 4.466 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 5.873 ; 5.724 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -2.832 ; -3.080 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -1.139 ; -1.317 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -1.904 ; -2.002 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -2.374 ; -2.474 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -2.309 ; -2.355 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -2.669 ; -2.664 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -1.963 ; -2.094 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -2.548 ; -2.539 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -2.539 ; -2.527 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -2.980 ; -2.988 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -2.479 ; -2.654 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -2.645 ; -2.577 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -2.379 ; -2.507 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -3.260 ; -3.130 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -2.715 ; -2.640 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -1.139 ; -1.317 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -2.192 ; -2.245 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -1.995 ; -2.107 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -2.511 ; -2.644 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 6.846 ; 6.594 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 6.748 ; 6.425 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 7.095 ; 6.756 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 7.981 ; 7.547 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 7.479 ; 6.961 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 6.587 ; 6.341 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 6.492 ; 6.178 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 6.826 ; 6.496 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 7.675 ; 7.254 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 7.167 ; 6.664 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -10.994 ; -2010.220     ;
; uart:u3|clkdiv:u0|clkout ; -2.325  ; -50.803       ;
; uart:u3|uart_stat.000    ; 0.231   ; 0.000         ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.227 ; -3.354        ;
; uart:u3|uart_stat.000    ; -0.175 ; -6.690        ;
; clk                      ; -0.147 ; -0.147        ;
+--------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -1453.532     ;
; uart:u3|clkdiv:u0|clkout ; -1.000 ; -66.000       ;
; uart:u3|uart_stat.000    ; 0.356  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -10.994 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.780     ;
; -10.969 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.755     ;
; -10.931 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.717     ;
; -10.896 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.663     ;
; -10.877 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.642     ;
; -10.872 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.639     ;
; -10.864 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.634     ;
; -10.857 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.628     ;
; -10.841 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.611     ;
; -10.836 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.607     ;
; -10.833 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.600     ;
; -10.832 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.597     ;
; -10.814 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.579     ;
; -10.809 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.576     ;
; -10.801 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.571     ;
; -10.794 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.565     ;
; -10.785 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.552     ;
; -10.782 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.551     ;
; -10.775 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.546     ;
; -10.761 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.530     ;
; -10.754 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.525     ;
; -10.746 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.513     ;
; -10.719 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.488     ;
; -10.716 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.486     ;
; -10.712 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.483     ;
; -10.693 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.463     ;
; -10.691 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.456     ;
; -10.683 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.469     ;
; -10.678 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.464     ;
; -10.658 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.444     ;
; -10.653 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.423     ;
; -10.646 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.411     ;
; -10.628 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.393     ;
; -10.620 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.406     ;
; -10.610 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.378     ;
; -10.607 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.374     ;
; -10.597 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.362     ;
; -10.589 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.205     ; 11.371     ;
; -10.583 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.352     ;
; -10.576 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.347     ;
; -10.575 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.343     ;
; -10.575 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.345     ;
; -10.564 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.205     ; 11.346     ;
; -10.562 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.333     ;
; -10.562 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.331     ;
; -10.557 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.343     ;
; -10.555 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.326     ;
; -10.547 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.315     ;
; -10.534 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.305     ;
; -10.532 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.318     ;
; -10.526 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.205     ; 11.308     ;
; -10.525 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.205     ; 11.307     ;
; -10.520 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.289     ;
; -10.520 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.287     ;
; -10.513 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.284     ;
; -10.512 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.281     ;
; -10.500 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.205     ; 11.282     ;
; -10.494 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.280     ;
; -10.480 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.251     ;
; -10.467 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.221     ; 11.233     ;
; -10.462 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.205     ; 11.244     ;
; -10.456 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.221     ; 11.222     ;
; -10.447 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.218     ;
; -10.445 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.200     ; 11.232     ;
; -10.433 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.200     ; 11.220     ;
; -10.427 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.197     ;
; -10.421 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.200     ; 11.208     ;
; -10.421 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.206     ;
; -10.420 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.190     ;
; -10.415 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.200     ;
; -10.414 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.184     ;
; -10.413 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.183     ;
; -10.411 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.176     ;
; -10.409 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.177     ;
; -10.403 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.173     ;
; -10.398 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.163     ;
; -10.392 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.157     ;
; -10.390 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.160     ;
; -10.389 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.156     ;
; -10.388 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.153     ;
; -10.380 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.221     ; 11.146     ;
; -10.374 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.142     ;
; -10.371 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.136     ;
; -10.369 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.221     ; 11.135     ;
; -10.367 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.201     ; 11.153     ;
; -10.365 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.132     ;
; -10.353 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.118     ;
; -10.350 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.120     ;
; -10.346 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.114     ;
; -10.339 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.107     ;
; -10.335 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.222     ; 11.100     ;
; -10.329 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 11.259     ;
; -10.326 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.093     ;
; -10.313 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.082     ;
; -10.305 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 11.235     ;
; -10.296 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.205     ; 11.078     ;
; -10.284 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.218     ; 11.053     ;
; -10.281 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.052     ;
; -10.278 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 11.215     ;
; -10.266 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 11.196     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                  ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.325 ; uart:u3|k[4]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.160      ; 3.472      ;
; -2.218 ; uart:u3|uart_ad[21][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.233     ; 2.972      ;
; -2.210 ; uart:u3|k[4]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.173      ; 3.370      ;
; -2.198 ; uart:u3|k[2]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.160      ; 3.345      ;
; -2.197 ; uart:u3|k[1]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.160      ; 3.344      ;
; -2.194 ; uart:u3|uart_ad[23][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.236     ; 2.945      ;
; -2.171 ; uart:u3|uart_ad[5][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.224     ; 2.934      ;
; -2.155 ; uart:u3|k[5]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.160      ; 3.302      ;
; -2.148 ; uart:u3|uart_ad[37][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.294     ; 2.841      ;
; -2.145 ; uart:u3|uart_ad[7][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.226     ; 2.906      ;
; -2.145 ; uart:u3|k[5]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.173      ; 3.305      ;
; -2.143 ; uart:u3|k[6]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.173      ; 3.303      ;
; -2.076 ; uart:u3|k[1]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.173      ; 3.236      ;
; -2.054 ; uart:u3|k[5]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.154      ; 3.195      ;
; -2.047 ; uart:u3|uart_ad[9][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.232     ; 2.802      ;
; -2.043 ; uart:u3|k[2]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.173      ; 3.203      ;
; -2.034 ; uart:u3|k[1]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.159      ; 3.180      ;
; -2.029 ; uart:u3|k[4]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.154      ; 3.170      ;
; -2.025 ; uart:u3|k[3]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.154      ; 3.166      ;
; -2.024 ; uart:u3|uart_ad[19][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.230     ; 2.781      ;
; -2.012 ; uart:u3|uart_ad[35][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.234     ; 2.765      ;
; -2.009 ; uart:u3|k[4]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.159      ; 3.155      ;
; -2.000 ; uart:u3|uart_ad[75][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.294     ; 2.693      ;
; -1.992 ; uart:u3|k[1]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.154      ; 3.133      ;
; -1.989 ; uart:u3|k[2]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.159      ; 3.135      ;
; -1.980 ; uart:u3|k[5]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.159      ; 3.126      ;
; -1.973 ; uart:u3|uart_ad[47][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.289     ; 2.671      ;
; -1.942 ; uart:u3|k[6]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.159      ; 3.088      ;
; -1.939 ; uart:u3|uart_ad[51][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.242     ; 2.684      ;
; -1.920 ; uart:u3|uart_ad[32][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.285     ; 2.622      ;
; -1.902 ; uart:u3|uart_ad[22][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.297     ; 2.592      ;
; -1.893 ; uart:u3|k[6]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.160      ; 3.040      ;
; -1.842 ; uart:u3|uart_ad[78][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.224     ; 2.605      ;
; -1.795 ; uart:u3|k[3]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.160      ; 2.942      ;
; -1.793 ; uart:u3|uart_ad[18][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.234     ; 2.546      ;
; -1.792 ; uart:u3|uart_ad[52][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.215     ; 2.564      ;
; -1.779 ; uart:u3|uart_ad[33][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.230     ; 2.536      ;
; -1.777 ; uart:u3|uart_ad[89][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.231     ; 2.533      ;
; -1.763 ; uart:u3|uart_ad[36][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.240     ; 2.510      ;
; -1.762 ; uart:u3|uart_ad[93][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.225     ; 2.524      ;
; -1.761 ; uart:u3|k[2]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.154      ; 2.902      ;
; -1.755 ; uart:u3|uart_ad[93][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.277     ; 2.465      ;
; -1.754 ; uart:u3|k[3]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.159      ; 2.900      ;
; -1.751 ; uart:u3|uart_ad[50][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.220     ; 2.518      ;
; -1.748 ; uart:u3|uart_ad[21][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.232     ; 2.503      ;
; -1.747 ; uart:u3|uart_ad[50][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.284     ; 2.450      ;
; -1.728 ; uart:u3|uart_ad[23][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.235     ; 2.480      ;
; -1.720 ; uart:u3|uart_ad[105][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.284     ; 2.423      ;
; -1.691 ; uart:u3|uart_ad[35][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.219     ; 2.459      ;
; -1.675 ; uart:u3|uart_ad[78][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.294     ; 2.368      ;
; -1.672 ; uart:u3|uart_ad[8][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.232     ; 2.427      ;
; -1.672 ; uart:u3|uart_ad[93][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.229     ; 2.430      ;
; -1.669 ; uart:u3|uart_ad[52][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.242     ; 2.414      ;
; -1.667 ; uart:u3|uart_ad[78][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.236     ; 2.418      ;
; -1.657 ; uart:u3|uart_ad[47][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.281     ; 2.363      ;
; -1.648 ; uart:u3|uart_ad[36][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.277     ; 2.358      ;
; -1.647 ; uart:u3|uart_ad[92][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.283     ; 2.351      ;
; -1.646 ; uart:u3|uart_ad[91][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.229     ; 2.404      ;
; -1.644 ; uart:u3|k[3]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.173      ; 2.804      ;
; -1.641 ; uart:u3|uart_ad[32][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.244     ; 2.384      ;
; -1.640 ; uart:u3|uart_ad[38][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.238     ; 2.389      ;
; -1.626 ; uart:u3|uart_ad[63][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.289     ; 2.324      ;
; -1.623 ; uart:u3|uart_ad[50][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.212     ; 2.398      ;
; -1.613 ; uart:u3|uart_ad[23][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.214     ; 2.386      ;
; -1.608 ; uart:u3|uart_ad[64][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.245     ; 2.350      ;
; -1.607 ; uart:u3|uart_ad[35][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.235     ; 2.359      ;
; -1.603 ; uart:u3|uart_ad[47][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.294     ; 2.296      ;
; -1.602 ; uart:u3|uart_ad[75][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.280     ; 2.309      ;
; -1.596 ; uart:u3|uart_ad[61][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.234     ; 2.349      ;
; -1.596 ; uart:u3|uart_ad[5][0]   ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.211     ; 2.372      ;
; -1.588 ; uart:u3|uart_ad[51][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.232     ; 2.343      ;
; -1.584 ; uart:u3|uart_ad[78][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.225     ; 2.346      ;
; -1.576 ; uart:u3|uart_ad[49][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.234     ; 2.329      ;
; -1.548 ; uart:u3|uart_ad[36][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.284     ; 2.251      ;
; -1.533 ; uart:u3|uart_ad[33][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.234     ; 2.286      ;
; -1.531 ; uart:u3|uart_ad[9][1]   ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.221     ; 2.297      ;
; -1.524 ; uart:u3|uart_ad[49][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.232     ; 2.279      ;
; -1.518 ; uart:u3|uart_ad[51][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.265     ; 2.240      ;
; -1.517 ; uart:u3|uart_ad[61][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.217     ; 2.287      ;
; -1.505 ; uart:u3|uart_ad[5][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.224     ; 2.268      ;
; -1.499 ; uart:u3|uart_ad[80][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.230     ; 2.256      ;
; -1.498 ; uart:u3|uart_ad[7][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.224     ; 2.261      ;
; -1.494 ; uart:u3|uart_ad[77][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.341     ; 2.140      ;
; -1.489 ; uart:u3|uart_ad[22][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.240     ; 2.236      ;
; -1.486 ; uart:u3|uart_ad[33][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.215     ; 2.258      ;
; -1.485 ; uart:u3|uart_ad[106][1] ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.231     ; 2.241      ;
; -1.478 ; uart:u3|uart_ad[79][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.216     ; 2.249      ;
; -1.467 ; uart:u3|k[3]            ; uart:u3|uart_stat.001 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.029     ; 2.425      ;
; -1.464 ; uart:u3|k[0]            ; uart:u3|uart_stat.001 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.227     ; 2.224      ;
; -1.461 ; uart:u3|uart_ad[35][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.235     ; 2.213      ;
; -1.459 ; uart:u3|uart_ad[47][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.245     ; 2.201      ;
; -1.457 ; uart:u3|uart_ad[8][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.285     ; 2.159      ;
; -1.453 ; uart:u3|txdata[3]       ; uart:u3|uarttx:u1|tx  ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.235     ; 2.205      ;
; -1.452 ; uart:u3|uart_ad[8][1]   ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.236     ; 2.203      ;
; -1.451 ; uart:u3|uart_ad[107][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.246     ; 2.192      ;
; -1.451 ; uart:u3|uart_ad[106][0] ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.256     ; 2.182      ;
; -1.449 ; uart:u3|uart_ad[75][1]  ; uart:u3|txdata[1]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.242     ; 2.194      ;
; -1.447 ; uart:u3|uart_ad[24][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.201     ; 2.233      ;
; -1.445 ; uart:u3|uart_ad[46][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.272     ; 2.160      ;
; -1.445 ; uart:u3|uart_ad[49][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.208     ; 2.224      ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'                                                                                                ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.231 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.303      ; 0.654      ;
; 0.242 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.408      ; 0.586      ;
; 0.253 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.288      ; 0.614      ;
; 0.270 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.303      ; 0.614      ;
; 0.271 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.290      ; 0.599      ;
; 0.271 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.294      ; 0.607      ;
; 0.276 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.290      ; 0.594      ;
; 0.278 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.305      ; 0.607      ;
; 0.278 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.291      ; 0.592      ;
; 0.279 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.305      ; 0.606      ;
; 0.279 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.290      ; 0.591      ;
; 0.280 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.292      ; 0.596      ;
; 0.281 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.294      ; 0.593      ;
; 0.281 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.299      ; 0.598      ;
; 0.282 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.298      ; 0.595      ;
; 0.283 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.301      ; 0.597      ;
; 0.285 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.299      ; 0.593      ;
; 0.286 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.312      ; 0.610      ;
; 0.286 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.301      ; 0.595      ;
; 0.287 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.298      ; 0.590      ;
; 0.288 ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.298      ; 0.589      ;
; 0.288 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.599      ;
; 0.289 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.305      ; 0.595      ;
; 0.289 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.597      ;
; 0.289 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.299      ; 0.590      ;
; 0.290 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.596      ;
; 0.290 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.300      ; 0.589      ;
; 0.290 ; volt_cal:u2|bcd:bcd1_ist|resc[0] ; uart:u3|uart_ad[8][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.286      ; 0.575      ;
; 0.290 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.297      ; 0.586      ;
; 0.291 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.297      ; 0.585      ;
; 0.292 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.294      ; 0.585      ;
; 0.293 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.594      ;
; 0.293 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.594      ;
; 0.294 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.315      ; 0.669      ;
; 0.294 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.297      ; 0.570      ;
; 0.295 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.305      ; 0.590      ;
; 0.295 ; volt_cal:u2|bcd:bcd7_ist|resb[0] ; uart:u3|uart_ad[93][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.317      ; 0.602      ;
; 0.295 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.306      ; 0.596      ;
; 0.295 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.303      ; 0.591      ;
; 0.295 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.312      ; 0.596      ;
; 0.296 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.293      ; 0.581      ;
; 0.296 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.297      ; 0.581      ;
; 0.296 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.300      ; 0.589      ;
; 0.297 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.322      ; 0.608      ;
; 0.298 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.368      ; 0.575      ;
; 0.298 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.311      ; 0.597      ;
; 0.298 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.296      ; 0.578      ;
; 0.298 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.304      ; 0.591      ;
; 0.299 ; volt_cal:u2|bcd:bcd2_ist|resb[0] ; uart:u3|uart_ad[23][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.294      ; 0.575      ;
; 0.299 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.351      ; 0.553      ;
; 0.299 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.306      ; 0.650      ;
; 0.299 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.304      ; 0.584      ;
; 0.300 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.293      ; 0.576      ;
; 0.300 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.587      ;
; 0.300 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.314      ; 0.658      ;
; 0.300 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.291      ; 0.574      ;
; 0.301 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.296      ; 0.577      ;
; 0.301 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.586      ;
; 0.301 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.295      ; 0.573      ;
; 0.303 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.297      ; 0.574      ;
; 0.303 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.312      ; 0.589      ;
; 0.305 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.299      ; 0.574      ;
; 0.305 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.309      ; 0.584      ;
; 0.305 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.304      ; 0.579      ;
; 0.307 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.293      ; 0.570      ;
; 0.307 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.308      ; 0.645      ;
; 0.308 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.369      ; 0.566      ;
; 0.308 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.313      ; 0.585      ;
; 0.308 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.305      ; 0.582      ;
; 0.309 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.309      ; 0.584      ;
; 0.309 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.303      ; 0.574      ;
; 0.310 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.581      ;
; 0.311 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.303      ; 0.571      ;
; 0.312 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.303      ; 0.575      ;
; 0.312 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.311      ; 0.579      ;
; 0.312 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.318      ; 0.653      ;
; 0.313 ; volt_cal:u2|bcd:bcd4_ist|resb[0] ; uart:u3|uart_ad[51][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.576      ;
; 0.313 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.305      ; 0.571      ;
; 0.313 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.573      ;
; 0.314 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.312      ; 0.578      ;
; 0.315 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.306      ; 0.634      ;
; 0.320 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.319      ; 0.642      ;
; 0.322 ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.316      ; 0.578      ;
; 0.322 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.352      ; 0.531      ;
; 0.325 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.310      ; 0.628      ;
; 0.330 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.369      ; 0.545      ;
; 0.338 ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.362      ; 0.525      ;
; 0.350 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.294      ; 0.588      ;
; 0.355 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.361      ; 0.512      ;
; 0.355 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.279      ; 0.567      ;
; 0.356 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.371      ; 0.516      ;
; 0.358 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.296      ; 0.586      ;
; 0.360 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.306      ; 0.589      ;
; 0.362 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.307      ; 0.589      ;
; 0.364 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.352      ; 0.638      ;
; 0.364 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.291      ; 0.570      ;
; 0.365 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.290      ; 0.568      ;
; 0.366 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.306      ; 0.588      ;
; 0.367 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.293      ; 0.569      ;
; 0.368 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.348      ; 0.630      ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.227 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.104      ; 1.086      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.186 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.105      ; 1.128      ;
; -0.151 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.092      ; 1.150      ;
; 0.186  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u3|wrsig               ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.198  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.318      ;
; 0.253  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.373      ;
; 0.274  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.394      ;
; 0.299  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.419      ;
; 0.302  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.422      ;
; 0.303  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart:u3|uart_cnt[1]         ; uart:u3|uart_cnt[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart:u3|uart_cnt[5]         ; uart:u3|uart_cnt[5]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|uart_cnt[7]         ; uart:u3|uart_cnt[7]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart:u3|uart_cnt[6]         ; uart:u3|uart_cnt[6]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart:u3|uart_cnt[2]         ; uart:u3|uart_cnt[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart:u3|uart_cnt[4]         ; uart:u3|uart_cnt[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.428      ;
; 0.310  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.044      ; 0.438      ;
; 0.315  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.435      ;
; 0.316  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.437      ;
; 0.316  ; uart:u3|uart_cnt[3]         ; uart:u3|uart_cnt[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.436      ;
; 0.317  ; uart:u3|uart_cnt[0]         ; uart:u3|uart_cnt[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.437      ;
; 0.318  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.438      ;
; 0.319  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.439      ;
; 0.331  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.451      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.105      ; 1.150      ;
; 0.336  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.456      ;
; 0.339  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.459      ;
; 0.341  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[7]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.461      ;
; 0.342  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.462      ;
; 0.361  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.481      ;
; 0.371  ; uart:u3|uart_stat.001       ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.491      ;
; 0.378  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.104      ; 1.191      ;
; 0.392  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.512      ;
; 0.402  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[1]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.522      ;
; 0.419  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.539      ;
; 0.420  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[4]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.541      ;
; 0.421  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[5]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.542      ;
; 0.434  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[6]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.555      ;
; 0.448  ; uart:u3|k[7]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.568      ;
; 0.453  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.574      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'                                                                                                  ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.175 ; volt_cal:u2|bcd:bcd5_ist|resa[3] ; uart:u3|uart_ad[66][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.421      ; 0.276      ;
; -0.174 ; volt_cal:u2|bcd:bcd5_ist|resa[2] ; uart:u3|uart_ad[66][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.420      ; 0.276      ;
; -0.172 ; volt_cal:u2|bcd:bcd7_ist|resa[2] ; uart:u3|uart_ad[94][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.418      ; 0.276      ;
; -0.169 ; volt_cal:u2|bcd:bcd6_ist|resa[0] ; uart:u3|uart_ad[80][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.415      ; 0.276      ;
; -0.169 ; volt_cal:u2|bcd:bcd7_ist|resa[0] ; uart:u3|uart_ad[94][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.415      ; 0.276      ;
; -0.169 ; volt_cal:u2|bcd:bcd8_ist|resa[1] ; uart:u3|uart_ad[108][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.415      ; 0.276      ;
; -0.168 ; volt_cal:u2|bcd:bcd2_ist|resa[3] ; uart:u3|uart_ad[24][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.414      ; 0.276      ;
; -0.167 ; volt_cal:u2|bcd:bcd4_ist|resa[3] ; uart:u3|uart_ad[52][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.413      ; 0.276      ;
; -0.167 ; volt_cal:u2|bcd:bcd7_ist|resa[3] ; uart:u3|uart_ad[94][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.413      ; 0.276      ;
; -0.167 ; volt_cal:u2|bcd:bcd1_ist|resa[3] ; uart:u3|uart_ad[10][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.413      ; 0.276      ;
; -0.165 ; volt_cal:u2|bcd:bcd4_ist|resa[0] ; uart:u3|uart_ad[52][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.411      ; 0.276      ;
; -0.165 ; volt_cal:u2|bcd:bcd8_ist|resa[0] ; uart:u3|uart_ad[108][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.411      ; 0.276      ;
; -0.164 ; volt_cal:u2|bcd:bcd1_ist|resa[0] ; uart:u3|uart_ad[10][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.410      ; 0.276      ;
; -0.164 ; volt_cal:u2|bcd:bcd3_ist|resa[2] ; uart:u3|uart_ad[38][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.410      ; 0.276      ;
; -0.161 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.407      ; 0.276      ;
; -0.161 ; volt_cal:u2|bcd:bcd7_ist|resa[1] ; uart:u3|uart_ad[94][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.407      ; 0.276      ;
; -0.160 ; volt_cal:u2|bcd:bcd6_ist|resa[2] ; uart:u3|uart_ad[80][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.406      ; 0.276      ;
; -0.159 ; volt_cal:u2|bcd:bcd6_ist|resa[1] ; uart:u3|uart_ad[80][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.405      ; 0.276      ;
; -0.158 ; volt_cal:u2|bcd:bcd6_ist|resa[3] ; uart:u3|uart_ad[80][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.404      ; 0.276      ;
; -0.158 ; volt_cal:u2|bcd:bcd8_ist|resa[3] ; uart:u3|uart_ad[108][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.404      ; 0.276      ;
; -0.157 ; volt_cal:u2|bcd:bcd3_ist|resa[3] ; uart:u3|uart_ad[38][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.403      ; 0.276      ;
; -0.156 ; volt_cal:u2|bcd:bcd1_ist|resa[2] ; uart:u3|uart_ad[10][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.402      ; 0.276      ;
; -0.156 ; volt_cal:u2|bcd:bcd1_ist|resa[1] ; uart:u3|uart_ad[10][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.402      ; 0.276      ;
; -0.154 ; volt_cal:u2|bcd:bcd2_ist|resa[2] ; uart:u3|uart_ad[24][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.400      ; 0.276      ;
; -0.154 ; volt_cal:u2|bcd:bcd2_ist|resa[1] ; uart:u3|uart_ad[24][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.400      ; 0.276      ;
; -0.152 ; volt_cal:u2|bcd:bcd5_ist|resa[0] ; uart:u3|uart_ad[66][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.398      ; 0.276      ;
; -0.152 ; volt_cal:u2|bcd:bcd5_ist|resb[0] ; uart:u3|uart_ad[65][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.398      ; 0.276      ;
; -0.151 ; volt_cal:u2|bcd:bcd8_ist|resa[2] ; uart:u3|uart_ad[108][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.397      ; 0.276      ;
; -0.150 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.396      ; 0.276      ;
; -0.149 ; volt_cal:u2|bcd:bcd5_ist|resa[1] ; uart:u3|uart_ad[66][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.395      ; 0.276      ;
; -0.142 ; volt_cal:u2|bcd:bcd3_ist|resa[1] ; uart:u3|uart_ad[38][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.388      ; 0.276      ;
; -0.140 ; volt_cal:u2|bcd:bcd4_ist|resa[2] ; uart:u3|uart_ad[52][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.386      ; 0.276      ;
; -0.139 ; volt_cal:u2|bcd:bcd2_ist|resa[0] ; uart:u3|uart_ad[24][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.385      ; 0.276      ;
; -0.139 ; volt_cal:u2|bcd:bcd4_ist|resa[1] ; uart:u3|uart_ad[52][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.385      ; 0.276      ;
; -0.070 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.566      ; 0.526      ;
; -0.058 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.479      ; 0.451      ;
; -0.055 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.478      ; 0.453      ;
; -0.055 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.476      ; 0.451      ;
; -0.051 ; volt_cal:u2|bcd:bcd3_ist|resb[0] ; uart:u3|uart_ad[37][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.470      ; 0.449      ;
; -0.049 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.466      ; 0.447      ;
; -0.048 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.468      ; 0.450      ;
; -0.046 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.465      ; 0.449      ;
; -0.046 ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.466      ; 0.450      ;
; -0.046 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.466      ; 0.450      ;
; -0.045 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.518      ; 0.503      ;
; -0.045 ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.462      ; 0.447      ;
; -0.041 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.460      ; 0.449      ;
; -0.040 ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.467      ; 0.457      ;
; -0.038 ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.460      ; 0.452      ;
; -0.038 ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.458      ; 0.450      ;
; -0.037 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.458      ; 0.451      ;
; -0.035 ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.456      ; 0.451      ;
; -0.035 ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.453      ; 0.448      ;
; -0.034 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.458      ; 0.454      ;
; -0.034 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.459      ; 0.455      ;
; -0.034 ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.453      ; 0.449      ;
; -0.033 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.452      ; 0.449      ;
; -0.032 ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.455      ; 0.453      ;
; -0.030 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.474      ; 0.474      ;
; -0.029 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.466      ; 0.467      ;
; -0.029 ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.450      ; 0.451      ;
; -0.026 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.459      ; 0.463      ;
; -0.025 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.457      ; 0.462      ;
; -0.023 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.458      ; 0.465      ;
; -0.019 ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.459      ; 0.470      ;
; -0.016 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.453      ; 0.467      ;
; -0.014 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.453      ; 0.469      ;
; -0.011 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.474      ; 0.493      ;
; -0.008 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.474      ; 0.496      ;
; -0.006 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.457      ; 0.481      ;
; -0.006 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.441      ; 0.465      ;
; 0.005  ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.466      ; 0.501      ;
; 0.017  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.457      ; 0.504      ;
; 0.018  ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.452      ; 0.500      ;
; 0.022  ; volt_cal:u2|bcd:bcd6_ist|resb[0] ; uart:u3|uart_ad[79][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.419      ; 0.471      ;
; 0.032  ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.411      ; 0.473      ;
; 0.036  ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.406      ; 0.472      ;
; 0.036  ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.404      ; 0.470      ;
; 0.036  ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.406      ; 0.472      ;
; 0.036  ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.406      ; 0.472      ;
; 0.038  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.401      ; 0.469      ;
; 0.038  ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.402      ; 0.470      ;
; 0.040  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.409      ; 0.479      ;
; 0.042  ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.400      ; 0.472      ;
; 0.044  ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.396      ; 0.470      ;
; 0.044  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.408      ; 0.482      ;
; 0.044  ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.400      ; 0.474      ;
; 0.046  ; volt_cal:u2|bcd:bcd3_ist|resa[0] ; uart:u3|uart_ad[38][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.396      ; 0.472      ;
; 0.046  ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.397      ; 0.473      ;
; 0.046  ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.394      ; 0.470      ;
; 0.046  ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.393      ; 0.469      ;
; 0.047  ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.396      ; 0.473      ;
; 0.047  ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.394      ; 0.471      ;
; 0.048  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.399      ; 0.477      ;
; 0.048  ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.394      ; 0.472      ;
; 0.050  ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.407      ; 0.487      ;
; 0.053  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.400      ; 0.483      ;
; 0.054  ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.409      ; 0.493      ;
; 0.054  ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.409      ; 0.493      ;
; 0.054  ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.409      ; 0.493      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.147 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 1.113      ; 1.185      ;
; 0.186  ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                        ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                               ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                         ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch6_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193  ; volt_cal:u2|ch7_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193  ; volt_cal:u2|ch3_data_reg[29]                                                                            ; volt_cal:u2|ch3_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch3_data_reg[30]                                                                            ; volt_cal:u2|ch3_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch3_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch2_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; volt_cal:u2|ch5_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch5_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch8_data_reg[24]                                                                            ; volt_cal:u2|ch8_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194  ; volt_cal:u2|ch8_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch7_data_reg[27]                                                                            ; volt_cal:u2|ch7_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194  ; volt_cal:u2|ch6_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch6_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch4_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch4_data_reg[29]                                                                            ; volt_cal:u2|ch4_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch4_data_reg[30]                                                                            ; volt_cal:u2|ch4_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch4_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch3_data_reg[26]                                                                            ; volt_cal:u2|ch3_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194  ; volt_cal:u2|ch1_data_reg[30]                                                                            ; volt_cal:u2|ch1_vol[15]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch1_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch2_data_reg[29]                                                                            ; volt_cal:u2|ch2_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch8_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd8_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch6_data_reg[19]                                                                            ; volt_cal:u2|ch6_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch8_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch7_data_reg[19]                                                                            ; volt_cal:u2|ch7_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch7_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch4_data_reg[26]                                                                            ; volt_cal:u2|ch4_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch3_data_reg[27]                                                                            ; volt_cal:u2|ch3_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch1_data_reg[26]                                                                            ; volt_cal:u2|ch1_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch1_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch2_data_reg[19]                                                                            ; volt_cal:u2|ch2_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch6_data_reg[24]                                                                            ; volt_cal:u2|ch6_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch8_data_reg[22]                                                                            ; volt_cal:u2|ch8_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; volt_cal:u2|ch8_data_reg[19]                                                                            ; volt_cal:u2|ch8_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch8_data_reg[21]                                                                            ; volt_cal:u2|ch8_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; volt_cal:u2|ch7_data_reg[21]                                                                            ; volt_cal:u2|ch7_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; volt_cal:u2|ch6_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd6_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch5_vol[14]                                                                                 ; volt_cal:u2|bcd:bcd5_ist|rhex[3][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch5_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd5_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch4_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch4_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch3_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch1_vol[12]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch2_data_reg[21]                                                                            ; volt_cal:u2|ch2_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197  ; volt_cal:u2|ch4_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197  ; volt_cal:u2|ch4_data_reg[19]                                                                            ; volt_cal:u2|ch4_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197  ; volt_cal:u2|ch1_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197  ; volt_cal:u2|ch1_vol[10]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197  ; volt_cal:u2|ch2_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197  ; volt_cal:u2|ch2_data_reg[22]                                                                            ; volt_cal:u2|ch2_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.200  ; ad7606:u1|state.READ_CH2                                                                                ; ad7606:u1|state.READ_CH3                                                                                ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.201  ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.202  ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.323      ;
; 0.204  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.208  ; ad7606:u1|ad_ch1[4]                                                                                     ; volt_cal:u2|ch1_reg[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.209  ; ad7606:u1|state.READ_CH6                                                                                ; ad7606:u1|state.READ_CH7                                                                                ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.211  ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.214  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|dffe3a[0]                         ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.215  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.216  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.219  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[13]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[15]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[17]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.221  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[12]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.221  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.222  ; volt_cal:u2|bcd:bcd6_ist|rhex[3][3]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexd[18]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.342      ;
; 0.223  ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[2]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.224  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.224  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.225  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.226  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.347      ;
; 0.229  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.350      ;
; 0.230  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.351      ;
; 0.230  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.351      ;
; 0.231  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.352      ;
; 0.232  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.353      ;
; 0.233  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.354      ;
; 0.243  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.363      ;
; 0.250  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.370      ;
; 0.250  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[15]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.370      ;
; 0.251  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.371      ;
; 0.252  ; volt_cal:u2|ch8_vol[10]                                                                                 ; volt_cal:u2|bcd:bcd8_ist|rhex[2][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252  ; volt_cal:u2|ch7_data_reg[28]                                                                            ; volt_cal:u2|ch7_vol[13]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[12]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.252  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.372      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[11] ;
+--------+--------------+----------------+------------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                           ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                       ;
+-------+--------------+----------------+-----------------+-----------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+-----------------+-----------------------+------------+--------------------------+
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][0]   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][1]   ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][1]|dataa  ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[77][0]|dataa  ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][1]  ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[38][2]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[61][0]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[61][1]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[61][2]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[61][3]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][2]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][3]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[74][1]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[74][2]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[88][1]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[88][2]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][2]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][3]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[32][1]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][1]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][3]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][1]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][3]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][0]    ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][0]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[79][0]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[93][0]   ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[9][0]    ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[102][2]  ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][1]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][2]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][0]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][1]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][2]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][3]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][3]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][0]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][1]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][2]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][3]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][1]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][1]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][1]    ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][2]    ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][3]    ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][2]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][1]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][0]    ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][0]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][0]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][1]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][2]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][3]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][0]   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][3]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][2]|datac  ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[102][1]  ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][0]  ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][0]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][0]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][1]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][2]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][3]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][0]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][1]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][2]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][1]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][2]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][2]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][0]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][1]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][3]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[79][2]   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][1]    ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][2]    ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][3]    ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][1]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][2]|datac  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][3]|datac  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][1]  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][3]  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[18][1]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][1]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][2]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][3]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][0]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][2]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][3]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[38][3]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[64][3]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[65][2]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][1]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][2]   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[9][2]    ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][1]|datac ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][2]|datac ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][2]|datac ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][0]  ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][1]  ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][3]  ;
+-------+--------------+----------------+-----------------+-----------------------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 2.510 ; 3.142 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 2.964 ; 4.012 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 2.570 ; 3.489 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 2.470 ; 3.398 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 2.283 ; 3.178 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 2.269 ; 3.180 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 2.317 ; 3.217 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 2.329 ; 3.258 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 2.693 ; 3.629 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 2.964 ; 4.012 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 2.739 ; 3.761 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 2.600 ; 3.517 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 2.572 ; 3.537 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 2.830 ; 3.804 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 2.415 ; 3.362 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 2.475 ; 3.411 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 2.430 ; 3.350 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 2.197 ; 3.110 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 2.687 ; 3.616 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -1.483 ; -2.182 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -0.658 ; -1.382 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -0.997 ; -1.756 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -1.210 ; -1.986 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -1.122 ; -1.894 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -1.291 ; -2.087 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -1.002 ; -1.749 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -1.208 ; -1.989 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -1.220 ; -1.998 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -1.420 ; -2.253 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -1.259 ; -2.079 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -1.250 ; -2.017 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -1.178 ; -1.976 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -1.540 ; -2.353 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -1.291 ; -2.059 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -0.658 ; -1.382 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -1.067 ; -1.821 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -1.002 ; -1.756 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -1.215 ; -1.999 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 3.507 ; 3.559 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 3.422 ; 3.437 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 3.598 ; 3.636 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 3.986 ; 4.101 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 3.806 ; 3.856 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 3.393 ; 3.440 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 3.310 ; 3.322 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 3.479 ; 3.513 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 3.850 ; 3.959 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 3.672 ; 3.717 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+---------------------------+-----------+---------+----------+---------+---------------------+
; Clock                     ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -27.183   ; -0.326  ; N/A      ; N/A     ; -3.201              ;
;  clk                      ; -27.183   ; -0.147  ; N/A      ; N/A     ; -3.201              ;
;  uart:u3|clkdiv:u0|clkout ; -6.762    ; -0.326  ; N/A      ; N/A     ; -1.487              ;
;  uart:u3|uart_stat.000    ; -0.774    ; -0.310  ; N/A      ; N/A     ; 0.304               ;
; Design-wide TNS           ; -6103.864 ; -14.354 ; 0.0      ; 0.0     ; -1825.085           ;
;  clk                      ; -5817.567 ; -0.147  ; N/A      ; N/A     ; -1726.943           ;
;  uart:u3|clkdiv:u0|clkout ; -204.078  ; -5.394  ; N/A      ; N/A     ; -98.142             ;
;  uart:u3|uart_stat.000    ; -82.219   ; -9.666  ; N/A      ; N/A     ; 0.000               ;
+---------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 5.514 ; 5.821 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 6.844 ; 6.884 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 5.896 ; 5.866 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 5.631 ; 5.653 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 5.254 ; 5.281 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 5.240 ; 5.354 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 5.276 ; 5.314 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 5.401 ; 5.508 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 6.239 ; 6.135 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 6.844 ; 6.884 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 6.241 ; 6.339 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 6.069 ; 5.950 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 5.930 ; 6.002 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 6.600 ; 6.532 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 5.580 ; 5.670 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 5.651 ; 5.767 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 5.738 ; 5.680 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 4.931 ; 5.109 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 6.328 ; 6.492 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -1.483 ; -2.182 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -0.658 ; -1.317 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -0.997 ; -1.756 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -1.210 ; -1.986 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -1.122 ; -1.894 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -1.291 ; -2.087 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -1.002 ; -1.749 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -1.208 ; -1.989 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -1.220 ; -1.998 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -1.420 ; -2.253 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -1.259 ; -2.079 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -1.250 ; -2.017 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -1.178 ; -1.976 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -1.540 ; -2.353 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -1.291 ; -2.059 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -0.658 ; -1.317 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -1.067 ; -1.821 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -1.002 ; -1.756 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -1.215 ; -1.999 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 7.440 ; 7.273 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 7.334 ; 7.093 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 7.710 ; 7.464 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 8.619 ; 8.345 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 8.126 ; 7.815 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 3.393 ; 3.440 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 3.310 ; 3.322 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 3.479 ; 3.513 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 3.850 ; 3.959 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 3.672 ; 3.717 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_cs         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_rd         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_reset      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; first_data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_busy                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; clk                      ; 1            ; 1        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 2152         ; 0        ; 0        ; 0        ;
; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 206          ; 18       ; 0        ; 0        ;
; clk                      ; uart:u3|uart_stat.000    ; 176          ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; clk                      ; 1            ; 1        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 2152         ; 0        ; 0        ; 0        ;
; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 206          ; 18       ; 0        ; 0        ;
; clk                      ; uart:u3|uart_stat.000    ; 176          ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 191   ; 191  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Tue Jan 03 17:32:01 2017
Info: Command: quartus_sta ad706_test -c ad706_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 176 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ad706_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name uart:u3|clkdiv:u0|clkout uart:u3|clkdiv:u0|clkout
    Info (332105): create_clock -period 1.000 -name uart:u3|uart_stat.000 uart:u3|uart_stat.000
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -27.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.183     -5817.567 clk 
    Info (332119):    -6.762      -204.078 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -0.774       -82.219 uart:u3|uart_stat.000 
Info (332146): Worst-case hold slack is -0.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.326        -5.394 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -0.274        -8.183 uart:u3|uart_stat.000 
    Info (332119):    -0.048        -0.048 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -1726.943 clk 
    Info (332119):    -1.487       -98.142 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.436         0.000 uart:u3|uart_stat.000 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -24.966
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.966     -5336.529 clk 
    Info (332119):    -6.383      -184.700 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -0.641       -62.088 uart:u3|uart_stat.000 
Info (332146): Worst-case hold slack is -0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.310        -9.666 uart:u3|uart_stat.000 
    Info (332119):    -0.293        -4.688 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.079         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -1726.943 clk 
    Info (332119):    -1.487       -98.142 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.304         0.000 uart:u3|uart_stat.000 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.994
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.994     -2010.220 clk 
    Info (332119):    -2.325       -50.803 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.231         0.000 uart:u3|uart_stat.000 
Info (332146): Worst-case hold slack is -0.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.227        -3.354 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -0.175        -6.690 uart:u3|uart_stat.000 
    Info (332119):    -0.147        -0.147 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1453.532 clk 
    Info (332119):    -1.000       -66.000 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.356         0.000 uart:u3|uart_stat.000 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 521 megabytes
    Info: Processing ended: Tue Jan 03 17:32:05 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


