\chapter{Einführung}
\begin{itemize}
    \item Ein eingettetes System ist ein Rechner, der in einem technischen Kontext oder Prozess eingebettet ist.
    \item Im wesentlichen kann ein eingebettetes System als einen Computer, der einen technischen Prozess steuert oder regelt, betrachtet werden.
    \item Architektur eingebetteter Systeme betrachtet Komponenten eines Eingebetteten Systems und
deren Zusammenspiel.
\end{itemize}

\begin{figure}[H]
    \centering
    \begin{tikzpicture}
        \draw (-1,0) to[twoport,t=\scriptsize{Rechner}] (1,0);
        \draw (-3,0) to[adc] (-1,0);
        \draw (1,0) to[dac] (3,0);
        \draw (-5,0) to[twoport,t=\scriptsize{Sensor}] (-3,0);
        \draw (3,0) to[twoport,t=\scriptsize{Aktor}] (5,0);
        \filldraw [draw=black,fill=white] (-3,1) rectangle (3,2);
        \node at (0,1.5) {Technischner Kontext/Prozess};
        \draw (-5,0) |- (-3,1.5);
        \draw (5,0) |- (3,1.5);
    \end{tikzpicture}
    \caption{Aufbau eines Eingebetteten Systems}
\end{figure}

\section{Architektur eines Eingebetteten Systems}
\subsection{Eigenschaften eines Eingebetteten Systems}
\begin{itemize}
    \item Enge Verzahnung zwischen Hard- und Software
    \item Strenge funktionale und zeitliche Randbedinungen
    \item Hardware muss Kostengünstig sein
    \item Zusätzlich zum Prozessor wird I/O Hard- und Software benötigt
    \item Oftmals wird Anwendungsspezifische Hardware benötigt
\end{itemize}
$\Rightarrow$ Keine \glqq{}General-Purpose\grqq{} Lösung möglich

Zusätzliche Probleme:
\begin{itemize}
    \item Wenig Platz
    \item Nur beschränkte Energiekapazität
    \item System darf nicht warm werden
    \item Kostengünstig
\end{itemize}

\subsection{Zusätzliche Herausforderungen beim Entwurf}
Die Entwicklung eines eingebetteten Systems ist kein reines Software-Problem, zusätzlich muss beachtet werden:
\begin{itemize}
    \item Auswahl eines Prozessors, Signalprozessors, Microcontrollers
    \item Ein-/Ausgabe Konzept\&Komponenten
        \begin{itemize}
            \item Sensoren und Aktoren
            \item Kommunikationsschnittstellen
        \end{itemize}
    \item Speichertechnologien und Anbindung
    \item Systempartitionierung: Aufteilen der Funktionen der Komponente
    \item Logik- und Schaltungsentwurf
    \item Auswahl geeigneter Halbleitertechnologien
    \item Entwicklung von Treibersoftware
    \item Wahl eines Laufzeits-/Betriebssystems
    \item Die eigentliche Softwareentwicklung
\end{itemize}
$\Rightarrow$ Aufteilung des Entwurfs auf mehrer Entwurfsebene

\subsection{Entwurfsebenen}
\begin{itemize}
    \item Systemebene: Regelung, Auswahl \& Verschaltung von Komponenten, Verschaltung von Algorithmen
    \item Algorithmische Ebene: Programme, Algorithmen
    \item Register-Transfer-Ebene: Verschaltung von Operationen und Speicher
    \item Logikebene: Boolsche Gleichungen, Logische Schaltungen
    \item Transistorebene: Verschaltung von Transistoren zu logischen Gattern
    \item Netzwerkebene: Elektronische Ersatzschaltbilder aus idealen Netzwerkelementen
    \item Layoutebene: Entwurf als Chiplayout
    \item \ldots
    \item Maxwellsche Gleichungen
\end{itemize}

\subsection{Syntheseschritte}
Unter Synthese wird die Entwicklung eines technischen Systems bezeichnet.
Es wird aus vorgegebenen Eigenschaften und Verhalten, ein System entwickelt, welches diese Bedingungen einhält.
\begin{table}[H]
    \centering
    \begin{tabular}{p{.25\textwidth}p{.25\textwidth}p{.25\textwidth}p{.25\textwidth}}
        \toprule
        Verhalten & Syntheseschritt & Entscheidungen & Test \\
        \midrule
        System Specification & Systemsynthese & HW/SW/OS & Modelsimulator / Checker \\
        Behavioural Specification & Verhalten / Architektursynthese & Verarbeitungs-einheiten & HW/SW-Simulation \\
        Register-Transfer-Specification & RT-Synthese & Register, Addierer, Mux & HDL-Simulation \\
        Logic-Specification & Logiksynthese & Gatter & Gate-Simulation \\
        \bottomrule
    \end{tabular}
    \caption{Entwurfsebenen}
\end{table}

\begin{figure}[H]
    \centering
    \includegraphics[width=\textwidth]{YDiagrammGajski.pdf}
    \caption{Y-Diagramm nach Gajski zum Beschreiben von Hardwareentwurfsschritten (Nitram, CC, BY-SA 2.0)}
\end{figure}

\section{Hardwarespezifikationssprachen}
\begin{itemize}
    \item Verilog
    \item VHDL (Very High Speed Integrated Circuit Description Language)
\end{itemize}

\begin{figure}[H]
    \centering
    \begin{tikzpicture}
        \filldraw [draw=black,fill=gray!10] (0,0) rectangle (13,3);
        \node at (1.2,2.7) (de){Design Entity};
        \draw (0,2) -- (13,2) node[above,pos=.5] {Interface};
        \filldraw [draw=black,fill=gray!40] (1,0.5) rectangle (4,1.5);
        \filldraw [draw=black,fill=gray!40] (5,0.5) rectangle (8,1.5);
        \filldraw [draw=black,fill=gray!40] (9,0.5) rectangle (12,1.5);
        \node[below right] at (1,1.5) (){Process-Block};
        \node[below right] at (5,1.5) (){Dataflow-Block};
        \node[below right] at (9,1.5) (){Structure-Block};
    \end{tikzpicture}
    \caption{Aufbau einer Design-Entity}
\end{figure}

\paragraph{Process-Block}
Sequentiell abgearbeitete Logik:
\begin{lstlisting}[style=vhdl]
    process(clk)
    begin
        ...
    end
\end{lstlisting}

\paragraph{Dataflow-Block}
Konkurrent abgearbeitete Logik:
\begin{lstlisting}[style=vhdl]
    begin
        ...
    end
\end{lstlisting}

\paragraph{Structure-Block}
Zusammenschalten weiterer Design-Entitys:
\begin{figure}[H]
    \centering
    \includegraphics[width=0.4\textwidth]{structure.pdf}
    \caption{Structure-Block}
\end{figure}

\subsection{Aufbau von VHDL-Beschreibungen}
\begin{itemize}
    \item \lstinline[style=vhdl]{use}: Import von Bibliotheken
    \item \lstinline[style=vhdl]{entity}: Schnittstellenbeschreibung
    \item \lstinline[style=vhdl]{architecture}: Implementierung der Entity
    \item \lstinline[style=vhdl]{configuration}: \lstinline[style=vhdl]{architecture} zu \lstinline[style=vhdl]{entity} auswählen
\end{itemize}

\subsection{Beispiel: Multiplexer}
Entity-Deklaration:
\begin{lstlisting}[style=vhdl]
    entity MUX is
        port(a,b,sel: in Bit;
            f: out Bit);
    end MUX;
\end{lstlisting}

\subsubsection{Als Process-Block}
\begin{lstlisting}[style=vhdl]
    architecture BEHAVIOUR_MUX of MUX is
    begin
        process(a,b,sel)
        begin
            if sel = '1' then f <= a;
            else f <= b;
        end process;
    end BEHAVIOUR_MUX;
\end{lstlisting}

\subsubsection{Als Dataflow-Block}
\begin{lstlisting}[style=vhdl]
    architecture DATAFLOW_MUX of MUX is
    begin
        f <= a when sel = '1' else b;
    end DATAFLOW_MUX;
\end{lstlisting}
alternativ geht auch:
\begin{lstlisting}[style=vhdl]
    architecture DATAFLOW_MUX of MUX is
    begin
        f <= (a and sel) or (b and (not sel));
    end DATAFLOW_MUX;
\end{lstlisting}

eine weitere Option:
\begin{lstlisting}[style=vhdl]
    architecture DATAFLOW_MUX of MUX is
    signal nsel, f1, f2 : Bit;
    begin
        nsel <= not sel;
        f1 <= a and sel;
        f2 <= b and nsel;
        f <= f1 or f2;
    end DATAFLOW_MUX;
\end{lstlisting}
Alternativ: Mit Variablen
\todo{Laut Skript geht das so nicht, sollte aber eigentlich schon?}

\subsubsection{Als Structure-Block}
\begin{lstlisting}[style=vhdl]
    architecture STRUCTURE of MUX is
        component NOT
            port(i: in Bit; o: out Bit);
        end component;
        component AND
            port(i1, i2: in Bit; o: out Bit);
        end component;
        component OR
            port(i1, i2: in Bit; o: out Bit);
        end component;
        signal nsel, f1, f2: Bit;
    begin
        g1: AND port map(a, sel, f1);
        g2: AND port map(b, nsel, f2);
        g3: OR port map(f1, f2, f);
        g4: NOT port map(sel, nsel);
    end STRUCTURE;
\end{lstlisting}

\section{Configuration}
Rekursive die Architektur für jede Entity auswählen:
\begin{lstlisting}[style=vhdl]
    configuration STRUCTURE_MUX of MUX is
        for STRUCURE
            for g1,g2: AND use entity MYAND(BEHAVIOUR_AND)
                ...
            end for;
        end for;
    end STRUCTURE_MUX;
\end{lstlisting}
\todo{Was genau passiert da jetzt?}

Dann muss die oben genutze Entity und Architektur natürlich noch definiert werden:
\begin{lstlisting}[style=vhdl]
    entity MYAND is
        port(i1, i2: in Bit; 
            o: out Bit);
    end MYAND;

    architecture BEHAVIOUR_MYAND is
        o <= i1 and i2;
    end BEHAVIOUR_MYAND;
\end{lstlisting}

\section{VHDL-Simulationssemantik}
Aufgaben des Simulators:
\begin{itemize}
    \item Signal treiben/propagieren
    \item Rückkopplungen auflösen
    \item Verzögerungen modellieren
\end{itemize}

\subsection{Signale Treiben}
Signale werden durch eine Event-Queue repräsentiert, das heißt nicht die Signale selber, sondern nur Änderungen der Signale (z.b. Flanken) werden gespeichert.
Die Event-Queue besteht aus \glqq{}Transaktionen\grqq{} jede Transaktion ist ein Tuple aus der Zeit zu der die Änderung auftritt, und der Änderung selber.

Zum Beispiel:
\begin{lstlisting}[style=vhdl]
    y <= '0' after 0ns, '1' after 10ns, '0' after 20n;
\end{lstlisting}
Wird als Event-Queue so dargestellt:
\begin{equation*}
    \{<0,'0'>, <10, '1'>, <20, '0'>\}
\end{equation*}

\subsection{Rückkopplungen auflösen}
Transaktionen können echt parallel stattfinden (Ereignisse treten asynchron und ggf. gleichzeitig auf).
$\Rightarrow$ Es kann zu Konflikten kommen (\glqq{}Henne-Ei-Problem\grqq{}), z.B. bei einem zero-delay RS-Latch:
\begin{lstlisting}[style=vhdl,numbers=left,stepnumber=1]
    x <= not (y and lset);
    y <= not (x and reset);
\end{lstlisting}
Lösung: Tagged-Event-Queue bzw. Delta-Delay: 
Jeder Zeitpunkt wird um eine \glqq{}zweiten Dimension\grqq{} ergänzt, 
Events die direkt nacheinander (z.B. als direkte Folge) auftreten (mit einem Delta-Delay) werden entlang dieser zweiten Dimension geordnet.

\begin{table}[H]
    \centering
    \begin{tabular}{c|cccc|c}
        \toprule
        t & lset & x & y & reset & Zeile \\
        \midrule
        $0$ & $\downarrow$ & 0 & 1 & 1 & 1 \\
        $0 + \Delta$ & 0 & $\uparrow$ & 1 & 1 & 2\\
        $0 + 2 \Delta$ & 0 & 1 & $\downarrow$ & 1 & 1\\
        $0 + 3 \Delta$ & 0 & 1 & 0 & 1 & \checkmark \\
        \midrule 
        $10$ & $\uparrow$ & 1 & 0 & 1 & 1 \\
        $10 + \Delta$ & 1 & 1 & 0 & 1 & \checkmark \\
        \bottomrule
    \end{tabular}
    \caption{Tagged-Event-Queue für den zero-delay RS-Latch}
\end{table}

\subsection{Verzögerungen modellieren}
Durch Schaltzeiten, Kapazitäten, Laufzeiten etc. kommt es in echten Systemen zu Verzögerungen der Signale. Diese müssen daher auch in VHDL modelliert werden können.
Dafür wird zwischen zwei Arten unterschieden:
\begin{itemize}
    \item Langsames Ansprechverhalten, das heißt kurze Pulse werden nicht durchgelassen
    \item Verzögerung der Signale
\end{itemize}
Beispiel (Inverter):
\begin{lstlisting}[style=vhdl]
    o <= reject 10 ns inertial not i after 30ns;
\end{lstlisting}
Die Verzögerungen werden in VHDL durch \lstinline[style=vhdl]{reject inertial} für langsames Ansprechverhalten (hier muss der Puls mindestens 10ns dauern) 
und \lstinline[style=vhdl]{after} für Verzögerungen (hier 30ns) modelliert.

Für reine Laufzeitverzögerungen kann in VHDL auch \lstinline[style=vhdl]{transport} genutzt werden, folgende Befehle sind äquivalent:
\begin{lstlisting}[style=vhdl]
    out <= transport in after 30ns;
    out <= reject 0ns inertial in after 30ns;
\end{lstlisting}

\todo{wait\_until und generic}
