EN decoder_ops_alu NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/decoder_Ops_ALU/decoder_Ops_ALU.vhd sub00/vhpl00 1490311965
EN registros_control NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registros_Control/registros_Control.vhd sub00/vhpl16 1490311981
AR demux3_18bits behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux3_1_8bits/demux3_18bits.vhd sub00/vhpl25 1490311990
AR demux_alu behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux_ALU/demux_ALU.vhd sub00/vhpl07 1490311972
AR ram_16bits behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/ram_16bits/ram_16bits.vhd sub00/vhpl21 1490311986
AR control_unit behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/ControlUnit/Control_Unit.vhd sub00/vhpl15 1490311980
EN registro_16bits NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registro_16bits/registro_16bits.vhd sub00/vhpl12 1490311977
EN ram_16bits NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/ram_16bits/ram_16bits.vhd sub00/vhpl20 1490311985
EN registro_8bits NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registro_8bits/registro_8bits.vhd sub00/vhpl10 1490311975
AR registro_8bits behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registro_8bits/registro_8bits.vhd sub00/vhpl11 1490311976
AR sumador behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/sumador/sumador.vhd sub00/vhpl03 1490311968
AR registro_16bits behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registro_16bits/registro_16bits.vhd sub00/vhpl13 1490311978
AR registros_control behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registros_Control/registros_Control.vhd sub00/vhpl17 1490311982
EN demux_alu NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux_ALU/demux_ALU.vhd sub00/vhpl06 1490311971
AR divisor_frecuencia_10hz behavioral C:/Users/Roberto/Desktop/UPB/ElectronicaDigital/Xilinx/divisor_frecuencia_10hz/divisor_frecuencia_10hz.vhd sub00/vhpl31 1490311938
AR decoder_ops_alu behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/decoder_Ops_ALU/decoder_Ops_ALU.vhd sub00/vhpl01 1490311966
EN microprocesador NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/MicroProcesador/MicroProcesador.vhd sub00/vhpl28 1490311993
AR registros_clk behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registros_Clk/registros_Clk.vhd sub00/vhpl09 1490311974
AR modulo_logico behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/modulo_Logico/modulo_Logico.vhd sub00/vhpl05 1490311970
AR demux3_1 behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux3_1/demux3_1.vhd sub00/vhpl23 1490311988
EN divisor_frecuencia_10hz NULL C:/Users/Roberto/Desktop/UPB/ElectronicaDigital/Xilinx/divisor_frecuencia_10hz/divisor_frecuencia_10hz.vhd sub00/vhpl30 1490311937
EN demux3_18bits NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux3_1_8bits/demux3_18bits.vhd sub00/vhpl24 1490311989
EN modulo_logico NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/modulo_Logico/modulo_Logico.vhd sub00/vhpl04 1490311969
AR alu behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/ALU/ALU.vhd sub00/vhpl19 1490311984
EN demux2_1 NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux2_1/demux2_1.vhd sub00/vhpl26 1490311991
AR microprocesador behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/MicroProcesador/MicroProcesador.vhd sub00/vhpl29 1490311994
EN control_unit NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/ControlUnit/Control_Unit.vhd sub00/vhpl14 1490311979
EN sumador NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/sumador/sumador.vhd sub00/vhpl02 1490311967
EN demux3_1 NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux3_1/demux3_1.vhd sub00/vhpl22 1490311987
EN registros_clk NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/registros_Clk/registros_Clk.vhd sub00/vhpl08 1490311973
EN alu NULL C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/ALU/ALU.vhd sub00/vhpl18 1490311983
AR demux2_1 behavioral C:/Users/Roberto/Desktop/UPB/ArquitecturaDeProcesadores/Xilinx/ProyectoFinal/demux2_1/demux2_1.vhd sub00/vhpl27 1490311992
