# Compilação e execução de código

## Instruction Set Architecture (ISA)

- Modelo abstrato de uma arquitetura de processador
- Define o conjunto de instruções disponíveis
- Estabelece o funcionamento lógico do processador, e desta forma o interface entre o software e o hardware
- Permite múltiplas realizações (ex: diferentes modelos de processadores da Intel), cada uma com desempenhos diferentes.

1. [Define as instruções disponíveis-RiscV](https://drive.google.com/file/d/1a4tSO8MrOxcFGxrdwuO_4-0-kBs3Ol3Q/view?usp=sharing)
2. Define os operandos;
3. Define a forma como se acede à memória e aos periféricos:
   - Instruções dedicadas de acesso à memória (load/store), ou diretamente como um operando de qualquer instrução.
   - Barramento dedicado de acesso aos periféricos (instruções específicas) ou diretamente mapeados numa zona de memória.
4. Define a forma como se tratam execeções e interrupções
   - **Interrupção**: ocorrência de um sinal externo ao processador (ex: o utilizador pressiona uma tecla do teclado);
   - **Exceção**: ocorrência de um evento especial durante a execução de um programa (ex: divisão por zero)

## Execução do programa

- Sistema Operativo:

  - Gestão das entradas e saídas;
  - Gestão da memória (RAM e disco), incluindo inicialização das estruturas de dados necessárias para começar a executar o programa;
  - Escaloamento da execução das tarefas e gestão dos recursos partilhados.

- Hardware:
  - Processador, memória, controladores I/O.

## RISC-V

- O RISC-V contém:
  - 32 registos inteiros (x0,x1,...,x31);
  - 32 registos para virgula flutuante (f0,...f31)- se a extensão de floating point estiver ativa
  - Dependendo da implementação, os registos podem ser de 32 ou 64 bits.
  - O registo x0 vale sempre 0 (mesmo após uma escrita nesse registo)

::: details Por exemplo:

add x10, x12, x13 #soma a com b e coloca em x

add x11, x14, x15 #soma c e d

sub x1o, x10, x11 #calcula o resultado (a+b)-(c+d)

:::

## Instruções de acesso à memória

- **Memória**: Conjunto de gavetas númeradas de 00...00h a FF...FFh (endereço).

- **Operações**:
  - **Load registo, endereço**: Leitura do valor em memória, no endereço indicado, e escrita no registo.
  - **Store registo, endereço**: Escrita do valor armazenado no registo em memória (no endereço indicado).

![single precision](./img/img3.png)

A **memória** é endereçável ao byte (caso típico).
Operandos com dimensões superiores a um byte ocupam várias posições na memória.
O alinhamento dos dados em memória é garantido colocando os **m** bits menos significativos do endereço a zero, onde **m** é calculado como:

$$m=log_2 \frac {\text {dimensão da variável}} {\text {dimensão da palavra de memória}}$$

::: details Exemplo de acesso à memória

```

la x1,0x2a    #pseudo-instrução
lb x2,3(x1)   # x2 = FFFF FFBBh
lb x13,-3(x1) # x3 = 0000 0053h
lbu x4,3(x1)  # 0000 00BBh

sb x4,-1(x1)  # guarda os 8 bits menos significativos de x4 no endereço 29h da memória.

```

:::

::: details Cópia de lista de valores

```
Considere uma lista de palavras (32 bits), aramazenada em memória. Escreva o código que copia os 4 elementos para a zona de outra lista de valores.

Lista1=100h \rightsquigarrow$ {-1127,+3401,1457,-4832}

Lista2=200h \rightsquigarrow$ {...}

la x10, lista1
                #Na prática diz-se que x10 e x11 são ponteiros para a Lista1 e Lista2 (guardam o endereço do primeiro elemento da lista)
la x11, lista2

lw x12, 0(x10)
sw x12, 0(x11)

lw x12, 4(x10)
sw x12, 4(x11)

lw x12, 8(x10)
sw x12, 8(x11)

lw x12, 12(x10)
sw x12, 12x11)

```

:::

## Diretivas de Assembler

As diretivas não são instruções, mas sim comandos para o Assembler gerar código binário

::: tip Diretivas

.text $\rightsquigarrow$ Declara uma zona de código (instruções)

.data $\rightsquigarrow$ Declara uma zona de dados **writable**

.zero N $\rightsquigarrow$ Declara um vetor de N bites inicializados a 0

.byte num1[,num2,...] $\rightsquigarrow$ Declara um vetor de bytes (1B) sequenciais em memória com valores num1, [num2,...]

.half num1[,num2,...] $\rightsquigarrow$ Declara um vetor de half (2B) sequenciais de memória

.word num1[,num2,...] $\rightsquigarrow$ Declara um vetor de words (4B) sequenciais de memória

.string "**list of characters**" Declara uma string em memória. Cada character (char) ocupa 8B.

:::

::: details Por exemplo:

```
# Declaração de variáveis

.data

var1: .word 153
var2: .half -1227, 3443, 213, 0x14,13
str1: .string "cadeia de caractéres"

# Código

.text

la x1,var1
lw x2,0(x1)
loop: j loop

```

:::

## Controlo de Fluxo de Instruçóes

Cada instrução ocupa 4B e, de maneira geral, a primeira está no endereço 0.
Por omissão, as operações são executadas por sequência.
Para que o processador saiba em que instrução se encontra, existe um registo que contém o endereço da instrução a executar: **Program Counter (PC)**

- **Ponto inicial**. quando se faz reset ao processador coloca-se o PC=0, obrigando a executar a instrução armazenada na posição 0.
  Como cada instrução ocupa 4 byetes, o registo PC incrementa 4 de cada vez que uma instrução é executada. Na prática, sempre que uma instrução é executada, o PC tem necessariamente de ser alterado.
  Na prática pode-se dizer que o PC é um ponteiro que aponta (guardar o endereço) para a próxima instrução a executar.
  Sem outras instruções, o PC é incrementado de 4 após a execução de cada instrução. Assim, as instrções são sempre executadas em sequência, sem possibilidades de interromper o fluxo de instruções.
