 2
 
一、 研究計畫摘要(中文)： 
 
為了因應未來在CMOS元件上的需求，以金屬-高介電質 (high-k/metal) 材料為主的閘極已經被提
出來取代傳統二氧化矽閘極以解決在降低閘極等效氧化層厚度 (EOT) 所面臨到的閘極漏電的問題。然
而在邁入45奈米製程時，這種金屬-高介電質材料的閘極也面臨閘極等效氧化層厚度必須降低的要求。
由於金屬-高介電質材料的閘極中通常有一層性質類似二氧化矽的物質，作為金屬-高介電質材料的閘極
與矽基板 (Si substrate) 之間的介面層 (interfacial layer) ，用來確保金屬-高介電質材料的閘極與矽基板
之間介面的品質，降低介面上缺陷 (interface states) 的數目。這一層介面層的介電常數非常接近二氧化
矽，也因此對金屬-高介電質材料的閘極的等效氧化層厚度有相當大的貢獻。所以要降低金屬-高介電質
材料的閘極的等效氧化層厚度的關鍵在於良好地控制金屬-高介電質材料閘極中與矽基板之間的介面
層的厚度。本計劃的目的就是要研究用不同製程上的方法來有效的控制金屬-高介電質材料的閘極中的
介面層厚度。進而將金屬-高介電質材料閘極的等效氧化層厚度降低至次奈米 (sub-nanometer) 的範圍
內。除此之外，在金屬-高介電質材料的閘極與矽基板之間的介面層的厚度逐漸遞減之際，元件的衰變
機制 (degradation mechanism) 和可靠性 (reliability) 也是本計劃要研究的重點。 
 
關鍵字:等效氧化層厚度,次奈米,退火,載子漂移率,可靠性 
 
二、 研究計畫摘要(English)： 
 
High-k/metal gate dielectric has been proposed to replace traditional SiO2 gate dielectric to reduce the gate 
leakage current caused during the EOT scaling for the advanced technology. However, the EOT of the high-k/metal 
gate dielectric also has to be scaled in order to meet the requirement of 45 technology node and beyond. The 
high-k/metal gate dielectric in general includes an interfacial layer (IL) to preserve the high interface quality between 
the gate dielectric and Silicon substrate to reduce the interface states. Since the k-value of this IL is very similar to 
that of SiO2, the IL thickness becomes the dominant factor contributing to the total EOT of the high-k/metal gate 
dielectric. Therefore, controlling the thickness of this IL becomes the key issue to reduce the total EOT of the 
high-k/gate dielectric. One of the purposes of this proposal is to use different process skills to control the thickness of 
the IL in order to scale the device EOT down to sub-nanometer region. Meanwhile, with the scaling of the IL 
thickness, the high-k dielectric stack degradation mechanism and device reliability are also the focus of this proposal. 
 
Keywords: EOT, sub-nanometer, anneal, mobility, reliability 
 
三、 前言： 
 
節能減碳的全球趨勢，已成為二十一世紀中未來10-25 年期間重要的議題。為了降低能源的消
耗，因應未來在CMOS元件上的需求，以金屬-高介電質 (high-k/metal) 材料為主的閘極已經被提出
來取代傳統二氧化矽閘極以解決在降低閘極等效氧化層厚度(EOT) 所面臨到的閘極漏電的問題。然
而在邁入45奈米製程時，這種金屬-高介電質材料的閘極也面臨閘極等效氧化層厚度必須降低的要
求。已持續提升元件的驅動電流，提升元件的性能。因此，如何能在不降低元件性能的前提下，有
效地控制進而降低高介電質閘極的等效氧化層厚度就變成一個刻不容緩的議題。 
 
四、 研究目的： 
 4
響，或者也可以說 scavenge process在 60秒內已經反應完畢。除此之外，在比較有無針對高介電
閘極所作的 700 oC退火對於 scavenge process的影響，我們發現這個階段的退火對於閘極的等效
氧化層厚度沒有影響，但是卻可能造成閘極金屬的等效功函數(effective work function)的飄移，造
成 flatband voltage (Vfb) 的飄移.更值得注意的是，對於沒有沉積 Ti的樣品在高溫退火完之後 Vfb
是往左邊飄移。然而對於有沉積 Ti 的樣品在高溫退火完之後 Vfb卻是往右邊飄移，這表示 Ti 的
沉積與否對於退火後閘極金屬等效功函數是增是減可能有一定的影響。 
為了探討額外的高溫 700 oC退火對於有 Ti沉積的閘極介電層的影響，我們將同樣有 Ti沉積
但是有的有，有的沒有做額外 700 oC退火的樣品做 TEM分析。圖三的左邊顯示的是沒有經過額
外退火的樣品的 TEM 結果，而右邊的照片則是有經過額外退火的樣品的結果。首先注意到的是
在沉積完 TiN 之後，SiO2 IL的厚度從 6奈米降低為 4.4奈米左右。而由比較左右兩個 TEM結果
可以發現有無做額外 700 oC退火對於 high-k和 IL的厚度沒有什麼影響，這和圖二電性上量測到
EOT並不受 700 oC退火所影響的結論是一致的。但是從右邊 TEM的結果可以發現在經過 700 oC
退火之後，high-k從 amorphous轉變成 crystalline。同時在經過 700 oC退火之後 TiN與 high-k之
間明顯多了一層 amprphous的薄膜。經過電性量測的 EOT和 TEM量測到各層薄膜實際上的厚度
做比較搭配上其他各層薄膜合理的 k-value，這層薄膜應該是金屬而不是介電層。再加上似乎是因
為這一層薄膜的出現導致了樣品經過 700 oC退火之後 Vfb的 shift。因此我們推測這層薄膜應該是
amprphous狀態的 Ti。這樣推測的結果似乎表示在低溫製程的過程中，Ti與 TiN是混合在一起的。
TiN
Si Substrate
SiO2
HfO2
Fig. 3 Comparison of TEM image for Ti-capped samples after different PDA conditions. Image of sample 
after 150s scavenge PDA and without/with additional 700 oC high-k PDA is shown in the left/right. 
-3 -2 -1 0 1 2 3
0.0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
Lines: w/o 700 oC PDA
Symbols: with 700 oC PDA 
EOT = 4.63 nm
C
ap
ac
ita
nc
e 
(µF
/c
m
2 )
Bias (Volt)
  Control
  60s anneal
  150s anneal
30 cycle HfO2/5nm SiO2
Ti capping PDA@500 oC N2 
EOT = 5.91 nm
Thermal oxide
High-k deposition
with or w/o Ti capping
TiN deposition
Scavenge PDA
with or w/o High-k PDA
Fig. 1 Schematic process flow of 
samples used in this study. 
Fig. 2 Comparison of CV data from samples used in this 
study. All CV curves are measured at 100 kHz. 
 6
不斷的爭取之後終於分配到經費可以針對這個問題做改善的動作。我們不敢完全確定漏氧是不是
造成觀察到的現象的唯一原因，但是希望藉由改善機台的狀況後可以讓我們更專注於實驗中真正
發生的機制。同時，鑒於 NDL目前由於統一由國科會得到設備購買和維修的費用，使得當 NDL
內部研究人員有需要購買和維修設備時，必須透過內部分配的管道。這使得有時候有些計畫所需
要用到的設備可能因為老舊早該更新，或是根本沒有該設備的情形下沒有適時的分配到需要的經
費而造成計畫執行上的延誤。因此，建議適當允許 NDL研究人員所提出的國科會計畫也可以編
列設備費，讓有限的設備經費可以真正用到國科會所通過的計畫上。 
 
  
八、 參考文獻： 
 
[1]. J. Huang, D. Heh, P. Sivasubramani, P.D. Kirsch, G. Bersuker, D.C. Gilmer, M.A. Quevedo-Lopez, 
M.M. Hussain, P. Majhi, P. Lysaght, H. Park, N. Goel, C. Young, C.S. Park, C. Park, M. Cruz, V. Diaz, 
P.Y. Hung, J. Price, H.-H. Tseng and R. Jammy, “Gate First High-k/Metal Gate Stacks with Zero SiOx 
Interface Achieving EOT=0.59nm for 16nm Application,” VLSI, 2009.  
 
[2]. T. Ando, M. M. Frank, K. Choi, C. Choi, J. Bruley,  M. Hopstaken, M. Copel, E. Cartier, A. Kerber, A. 
Callegari, D. Lacey, S. Brown, Q. Yang, and V. Narayanan, “Understanding Mobility Mechanisms in 
Extremely Scaled HfO2 (EOT 0.42 nm) Using Remote Interfacial Layer Scavenging Technique and 
Vt-tuning Dipoles with Gate-First Process,” IEDM, 2009. 
 
[3]. G. Bersuker, D. Heh, C. Young, H. Park, P. Khanal, L. Larcher1, A. Padovani, P. Lenahan, J. Ryan, B.H. 
Lee, H. Tseng, and R. Jammy, “Breakdown in the metal/high-k gate stack: Identifying the “weak link” in 
the multilayer dielectric,” IEDM, 2008. 
 
 
 8
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
本計畫原計利用 scavenge的方式以不同的退火溫度來控制 EOT的厚度,並探
討在不同的 EOT的情況下,mobility和 reliability mechanism的變化.這套完整
的實驗結果將可以深入檢視目前 mobility 普遍隨著 EOT 變薄而下降的現象.
同時也可以進一步了解 high-k degradation mechanism.這可以讓我們更加
了解 mobility 和 EOT 的關係,同時可以進一步探討是否可能在 EOT 下降的情
況下維持高的 mobility.這對於未來元件的 EOT 會持續下降的趨勢下所導致
的 mobility 本計畫原計利用 scavenge 的方式以不同的退火溫度來控制 EOT
的厚度,並探討在不同的 EOT 的情況下,mobility 和 reliability mechanism
的變化.這套完整的實驗結果將可以深入檢視目前 mobility 普遍隨著 EOT 便
薄而下降的現象.同時也可以進一步了解 high-k degradation mechanism.這
可以讓我們更加了解 mobility 和 EOT 的關係,同時可以進一步探討是否可能
在 EOT 下降的情況下維持高的 mobility.這對於未來元件的 EOT 不斷的下降
的趨勢下所導致的 mobility degradation 也許可以提供解決的辦法.這對於
未來半導體技術的推展會有相當的貢獻.此外,經實驗初步的結果也顯是利用
退火的溫度的確可以有效的控制 EOT.這和我的推測是一樣的.因此在機台修
復之後,我希望能繼續這個實驗.  
 
 
 
 
 
 
 
 
 
 
 10
今年IEDM 議程所包含的議題非常廣,從graphene, III-V channel 到傳統的high- 
speed channel devices 都有.這似乎代表著整個半導體的研究大環境對於未來元件
的走向依舊沒有共識.這也意味著我們應該對於未來研究的方向抱持著更開放的
態度.同時,今年的IEDM 也著重於characterization 和physics mechanism 方面的
paper. 這方面的研究對於未來不論是哪一種元件會成為主流都可以應用上,但是
NDL 對於這方面的研究相對來說比較缺乏. IEDM 是半導體領域的年度盛會.基
於現在大多數人對於未來研究的走向抱持著不同的看法,參加這類型的會議將有
助於和不同的學術單位交換研究心得.這對於拓展自己的研究觀點有相當的幫助. 
三、考察參觀活動(無是項活動者略) 
四、建議 
     IEDM 是半導體領域的年度盛會,歷年以來與會的人除了學術界外也包含了
工業界的人士的參與.基於現在大多數人對於未來研究的走向抱持著不同的看法,
參加這類型的會議將有助於和不同的學術單位交換研究心得,同時也可了解工業
界對於研究單位的需求.這對於拓展自己的研究觀點進而促進與學術界和業界的
合作有相當的幫助. 所以有機會的話應該多多鼓勵同仁參加. 
五、攜回資料名稱及內容 
     IEDM 2010 Proceedings 
六、其他 
 
 
ii 
國家實驗研究院 
國家奈米元件實驗室 
National Nano Device Laboratories 
 註：一、本表請詳填後併同報告書處理。   
 二、勾選採納時須填列辦理期限。 
三、本表若不敷使用，請自行複製使用。 
 
附註：1. 左上角可放各單位 Logo 
2.出國編號由人事編 
3.編碼原則：單位代碼-年度-出國類別(密件則為 E類)-三碼流水號 
4. 存檔檔名：單位英文代碼-99-A-001.pdf 
 
 (編號：單位英文代碼-99-A-001) 
機密(E): □是  ▇否  
出國類別： □ A 考察/訪問     ▇ B 學術會議/研討會      
□ C 進修/研究     □ D 工作會議         
分項計畫名稱： 
 
IEDM 2010  
 
出國報告書 
 
 
服務單位： 國家實驗研究院國家奈米元件實驗室 
出國人姓名職稱： 賀大偉 副研究員 
  
出國地點：  美國 
出國日期： 民國 99年 12月 05日至 99年 12月 08日 
報告日期： 民國 99年 12月 20日 
 
 
 
 
 
 
iv 
國家實驗研究院 
國家奈米元件實驗室 
National Nano Device Laboratories 
活動日程表 
國別 日期 訪問機構 接待人員 
 
 
 
 
 
 
1/1(三) 台北ÆOO國 OO市                    路程 
1/2(四)   
   
1/3(五)  
 
 
 
 
 
 
 
 
1/4(六) OO國 OO市Æ OO市                       路程 
 1/5(日) 資料整理 
 
 
vi 
國家實驗研究院 
國家奈米元件實驗室 
National Nano Device Laboratories 
目    次 
(置中、16號標楷體、粗體、固定行高：25) 
 
1. 目的…………………………….………….………… …… .. .. 1 
2. 參訪(或進修、研究、工作會議及會議....)紀要 …………… 3 
3. 心得及建議……………..…..…………………… …………. .12 
4. 出國效益……………..…………………………………. ……15 
附錄：……………………………………………………… ……16 
 
(14號字  標楷體   固定行高：25) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
8 
國家實驗研究院 
國家奈米元件實驗室 
National Nano Device Laboratories 
 
4.出國效益 
     
IEDM是半導體領域的年度盛會.基於現在大多數人對於未來研究的
走向抱持著不同的看法,參加這類型的會議將有助於和不同的學術單
位交換研究心得.這對於拓展自己的研究觀點有相當的幫助. 
SESSION OVERVIEW
• Process Technology - Advanced 3D Integration
• CMOS Devices and Technology - Ultra-Thin Body 
Transistors and Device Variability
• Memory Technology - Resistive RAMs 
• Quantum Power and Compound Semiconductor Devices -
Advanced Power Devices and Reliability
• Characterization, Reliability, and Yield – Front End of 
Line (FEOL) Reliability
• Memory Technology - Flash Memory
• Quantum Power and Compound Semiconductor Devices -
• Display, Sensors, and MEMS - Thin Film Transistors
• Modeling and Simulation - Simulation of Memory 
Devices
• Solid-State and Nanoelectronic Devices - Graphene      
Next Generation Digital Devices
• Displays, Sensors, and MEMS – MEMS Resonators
• Modeling and Simulation - High-Frequency and Multi-
Gate Device Modeling
   
Devices
• Process Technology - Advanced Source/Drain and 
Channel Engineering
• CMOS Devices and Technology Advanced High k Metal  
• Solid-State and Nanoelectronic Devices - CNT, MTJ 
Devices and Nanowire Photodiodes
• CMOS Devices and Technology – CMOS Performance 
E h i d N l D i
    –  -   
Gate SoC and High Performance CMOS Platforms
• Characterization, Reliability, and Yield – RTN and 
Memory
n anc ng an  ove  ev ces
• Process Technology - Channel Engineering and High-k 
Technology
• Memory Technology - IT Magnetic RAM 
• Memory Technology - Phase Change Memory and 3-
Dimensional Memory
• Quantum, Power, and Compound Semiconductor Devices 
- Ultra High Speed Transistors
• Emerging Technologies - Next Generation Power Devices 
and Technology
• Displays, Sensors, and MEMS - Image Sensors
• Modeling and Simulation - Challenges in Advanced
• Displays, Sensors, and MEMS - PV and Energy 
Harvesting
• Modeling and Simulation - Simulation of Non- Silicon 
Materials and Devices      
Device Performance and Variation Modeling
• Solid-State and Nanoelectronic Devices - Low- Power and 
Steep Slope Switching Devices
• Special Session Confluence of Technology and Design
  
• Process Technology - Novel Process Technologies
• CMOS Devices and Technology – Advanced FinFETs and 
Nanowire FETs
• Characteri ation Reliabilit and Yield Back End  -      -
Challenges for Non-Conventional Devices and 3D LSIs
• Process Technology - Advanced Technologies for Ge
MOSFETs and New Concept Devices
z  , y,   - -  
SRAM and ESD Reliability
• Displays, Sensors, and MEMS - Biosensors and MEMS
4.1
4.4
11.5
11.7
28.4
國科會補助計畫衍生研發成果推廣資料表
日期:2011/03/16
國科會補助計畫
計畫名稱: 次奈米高電子漂移率高介電物質/金屬柵極元件製程與可靠性研究
計畫主持人: 賀大偉
計畫編號: 99-2218-E-492-003- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
