这个东西有自己的AXI，用FIFO来处理读写之间的延迟，虽然延迟问题被解决，但是FIFO的full的响应要比读地址的变化速度慢很多，这就造成了有可能发了很多读地址，但是外面不及时读fifo导致fifo full了，新进来的数来不及被存下来。
理论上说，可以让FIFO的depth变成256，那样fifo永远都不会被写满。但是开支太大。
不过从fpga的角度，zynq即使发了burst，len也不会超过4，所以把fifo depth设成16那zynq就不会把fifo写满
