# 第七讲 简单组合逻辑--译码器  
## 理论学习  
- 译码：译码是编码的逆过程。  
- 译码器可以将输入二进制代码的状态翻译成输出信号，以表示其原来的含义。  
- 译码器有多个输入，多个输出，可以分为变量译码和显示译码两类  
- 一般用于驱动LED或LCD  
## 实战演练：3-8译码器  
- 目标：对于一个decoder，有三个输入，一个八位宽的输出。要使得对于输入所组成的每一种状态，输出都有一个位为1，与其对应。  
- 示意图和波形图  
![](./res/0924_1.png)  
- 代码：  

实现1：
```Verilog
module decoder(
    input   wire            in_1,
    input   wire            in_2,
    input   wire            in_3,
    output  reg     [7:0]   out
);
always@(*)
    //用if...else if...else实现，这里省略
endmodule
```
![](./res/0924_2.png)
实现2：
```Verilog
module decoder(
    input   wire            in_1,
    input   wire            in_2,
    input   wire            in_3,
    output  reg     [7:0]   out
);
always@(*)
    case({in_1,in_2,in_3})//用case实现,类似C的switch
        3'b000	:out = 8'b0000_0001;
        3'b001	:out = 8'b0000_0010;
        3'b010	:out = 8'b0000_0100;
        3'b011	:out = 8'b0000_1000;
        3'b100	:out = 8'b0001_0000;
        3'b101	:out = 8'b0010_0000;
        3'b110	:out = 8'b0100_0000;
        3'b111	:out = 8'b1000_0000;
        default:out = 8'b0000_0000;
    endcase
endmodule
```
![](./res/0924_3.png)  
- 可以看出，使用if...else...语句得到了一个较为复杂的电路；使用case语句实现，整个项目被整合成了一个"decoder"。可能是因为Altera家的板子有现成的打包好的decoder，所以可以这么搞？  
- 输出结果（仅展示终端的输出结果）
```Transcript
# @time    0ns:in_1=0,in_2=0,in_3=0,out=00000001
# @time   10ns:in_1=0,in_2=1,in_3=1,out=00001000
# @time   20ns:in_1=1,in_2=1,in_3=1,out=10000000
# @time   30ns:in_1=1,in_2=0,in_3=1,out=00100000
# @time   60ns:in_1=0,in_2=1,in_3=0,out=00000100
# @time   70ns:in_1=1,in_2=1,in_3=0,out=01000000
# @time   80ns:in_1=1,in_2=0,in_3=0,out=00010000
# @time   90ns:in_1=0,in_2=1,in_3=0,out=00000100
```  
可以看出，译码器功能正常。