# B·ªô X·ª≠ L√Ω RISC-V Single-Cycle 

## üìù M√¥ T·∫£

Repository n√†y ch·ª©a m√£ ngu·ªìn Verilog cho vi·ªác tri·ªÉn khai m·ªôt b·ªô x·ª≠ l√Ω RISC-V 32-bit ƒë∆°n gi·∫£n, d·ª±a tr√™n t·∫≠p l·ªánh c∆° b·∫£n RV32I. Thi·∫øt k·∫ø n√†y tu√¢n theo ki·∫øn tr√∫c **ƒë∆°n xung nh·ªãp (single-cycle)**.

## ‚ú® T√≠nh NƒÉng

*   Hi·ªán th·ª±c m·ªôt t·∫≠p con c·ªßa t·∫≠p l·ªánh RV32I, bao g·ªìm:
    *   S·ªë h·ªçc: `add`, `addi`
    *   Truy c·∫≠p b·ªô nh·ªõ: `lw`, `sw`
    *   Lu·ªìng ƒëi·ªÅu khi·ªÉn: `beq`
    *   *(C√≥ th·ªÉ d·ªÖ d√†ng m·ªü r·ªông ƒë·ªÉ h·ªó tr·ª£ th√™m c√°c l·ªánh kh√°c)*
*   **Th·ª±c thi ƒë∆°n xung nh·ªãp:** M·ªói l·ªánh ho√†n th√†nh to√†n b·ªô trong m·ªôt chu k·ª≥ clock duy nh·∫•t.
*   S·ª≠ d·ª•ng c√°c kh·ªëi b·ªô nh·ªõ ri√™ng bi·ªát cho L·ªánh (Instruction Memory) v√† D·ªØ li·ªáu (Data Memory).
*   Bao g·ªìm m·ªôt testbench (`tb_riscv_processor.v`) c∆° b·∫£n ƒë·ªÉ m√¥ ph·ªèng.
*   Cung c·∫•p kh·∫£ nƒÉng gi√°m s√°t d·∫°ng s√≥ng th√¥ng qua l·ªánh `$monitor` trong testbench.

## üèóÔ∏è Ki·∫øn Tr√∫c

B·ªô x·ª≠ l√Ω ƒë∆∞·ª£c thi·∫øt k·∫ø theo ph∆∞∆°ng ph√°p **ƒë∆°n xung nh·ªãp (single-cycle)**. ƒêi·ªÅu n√†y c√≥ nghƒ©a l√† to√†n b·ªô qu√° tr√¨nh th·ª±c thi m·ªôt l·ªánh, t·ª´ giai ƒëo·∫°n N·∫°p l·ªánh (Fetch) ƒë·∫øn Ghi k·∫øt qu·∫£ (Writeback), di·ªÖn ra trong m·ªôt chu k·ª≥ clock (c√≥ th·ªÉ d√†i).

C√°c th√†nh ph·∫ßn ch√≠nh bao g·ªìm:

*   **Program Counter (PC):** Thanh ghi ch·ª©a ƒë·ªãa ch·ªâ l·ªánh ti·∫øp theo.
*   **Instruction Memory (IMEM):** L∆∞u tr·ªØ m√£ m√°y c·ªßa ch∆∞∆°ng tr√¨nh.
*   **Register File:** Kh·ªëi ch·ª©a 32 thanh ghi ƒëa d·ª•ng (x0-x31).
*   **ALU (Arithmetic Logic Unit):** Th·ª±c hi·ªán c√°c ph√©p to√°n s·ªë h·ªçc v√† logic.
*   **Data Memory (DMEM):** L∆∞u tr·ªØ d·ªØ li·ªáu ch∆∞∆°ng tr√¨nh thao t√°c.
*   **Control Unit:** T·∫°o t√≠n hi·ªáu ƒëi·ªÅu khi·ªÉn d·ª±a tr√™n l·ªánh ƒë∆∞·ª£c gi·∫£i m√£.
*   **Immediate Generator:** T·∫°o gi√° tr·ªã t·ª©c th·ªùi v√† m·ªü r·ªông d·∫•u.
*   **C√°c th√†nh ph·∫ßn ph·ª• tr·ª£:** MUXes, Adders ƒë∆∞·ª£c ƒë·ªãnh nghƒ©a trong module top-level.

## üìÇ C·∫•u Tr√∫c File

*   `alu.v`: Module ƒê∆°n v·ªã Lu·∫≠n l√Ω S·ªë h·ªçc (ALU).
*   `control_unit.v`: Module t·∫°o logic ƒëi·ªÅu khi·ªÉn.
*   `data_memory.v`: Module B·ªô nh·ªõ D·ªØ li·ªáu.
*   `immediate_generator.v`: Module t·∫°o gi√° tr·ªã t·ª©c th·ªùi.
*   `instruction_memory.v`: Module B·ªô nh·ªõ L·ªánh.
*   `register_file.v`: Module Kh·ªëi Thanh ghi.
*   `riscv_single_cycle_processor.v`: Module top-level, t√≠ch h·ª£p c√°c th√†nh ph·∫ßn v√† ƒë·ªãnh nghƒ©a logic ph·ª• tr·ª£ (PC, Adders, MUXes).
*   `tb_riscv_processor.v`: Testbench ƒë·ªÉ m√¥ ph·ªèng b·ªô x·ª≠ l√Ω.
*   `program.hex`: Ch∆∞∆°ng tr√¨nh m·∫´u d∆∞·ªõi d·∫°ng m√£ m√°y h·ªá th·∫≠p l·ª•c ph√¢n, ƒë∆∞·ª£c s·ª≠ d·ª•ng b·ªüi testbench.
*   `.gitignore`: C·∫•u h√¨nh b·ªè qua c√°c file khi d√πng Git.
*   `README.md`: File m√¥ t·∫£ n√†y.

## ‚ñ∂Ô∏è H∆∞·ªõng D·∫´n M√¥ Ph·ªèng (S·ª≠ d·ª•ng ModelSim)

1.  **Chu·∫©n b·ªã:**
    *   C√†i ƒë·∫∑t ModelSim (Intel FPGA Edition ho·∫∑c phi√™n b·∫£n kh√°c).
    *   Clone ho·∫∑c t·∫£i v·ªÅ repository n√†y.
    *   T·∫°o m·ªôt th∆∞ m·ª•c l√†m vi·ªác ri√™ng (v√≠ d·ª•: `D:\Test`) v√† sao ch√©p t·∫•t c·∫£ c√°c file c·∫ßn thi·∫øt (`*.v`, `program.hex`) v√†o th∆∞ m·ª•c ƒë√≥. **Kh√¥ng** n√™n ch·∫°y tr·ª±c ti·∫øp trong th∆∞ m·ª•c c√†i ƒë·∫∑t ModelSim.

2.  **M·ªü ModelSim:** Kh·ªüi ch·∫°y ·ª©ng d·ª•ng ModelSim.

3.  **Chuy·ªÉn Th∆∞ M·ª•c:** Trong c·ª≠a s·ªï ModelSim **Transcript**, s·ª≠ d·ª•ng l·ªánh `cd` ƒë·ªÉ ƒëi·ªÅu h∆∞·ªõng ƒë·∫øn th∆∞ m·ª•c l√†m vi·ªác c·ªßa b·∫°n. S·ª≠ d·ª•ng d·∫•u `/` v√† ƒë·∫∑t ƒë∆∞·ªùng d·∫´n trong d·∫•u ngo·∫∑c k√©p n·∫øu c√≥ d·∫•u c√°ch:
    ```tcl
    cd D:/Test
    # Ho·∫∑c v√≠ d·ª•: cd "D:/My Projects/RISCV Proc"

4.  **T·∫°o Th∆∞ Vi·ªán Work:** (Ch·ªâ th·ª±c hi·ªán l·∫ßn ƒë·∫ßu cho th∆∞ m·ª•c m·ªõi)
    ```tcl
    vlib work

5.  **Bi√™n D·ªãch M√£ Verilog:** Bi√™n d·ªãch t·∫•t c·∫£ c√°c file Verilog. ƒê·∫£m b·∫£o li·ªát k√™ ƒë√∫ng th·ª© t·ª± ph·ª• thu·ªôc ho·∫∑c s·ª≠ d·ª•ng wildcard (√≠t khuy·∫øn kh√≠ch h∆°n):
    ```tcl
    # C√°ch khuy·∫øn kh√≠ch: Li·ªát k√™ t∆∞·ªùng minh
    vlog alu.v control_unit.v data_memory.v immediate_generator.v instruction_memory.v register_file.v riscv_single_cycle_processor.v tb_riscv_processor.v

    # C√°ch kh√°c (c√≥ th·ªÉ d√πng cho d·ª± √°n nh·ªè):
    # vlog *.v

6.  **B·∫Øt ƒê·∫ßu M√¥ Ph·ªèng:** N·∫°p module testbench:
    vsim work.tb_riscv_processor

7.  **Th√™m T√≠n Hi·ªáu v√†o Wave:**
    *   S·ª≠ d·ª•ng c·ª≠a s·ªï **Objects** (ho·∫∑c **sim**): Duy·ªát ƒë·∫øn instance `uut`, nh·∫•n chu·ªôt ph·∫£i v√†o t√≠n hi·ªáu/instance con -> Add To -> Wave (ho·∫∑c Add Wave).
    *   Ho·∫∑c s·ª≠ d·ª•ng l·ªánh trong **Transcript**:
        ```tcl
        add wave sim:/tb_riscv_processor/clk
        add wave sim:/tb_riscv_processor/rst
        add wave sim:/tb_riscv_processor/uut/pc_current
        add wave sim:/tb_riscv_processor/uut/instruction
        # Th√™m c√°c t√≠n hi·ªáu ƒëi·ªÅu khi·ªÉn, ALU, d·ªØ li·ªáu kh√°c n·∫øu c·∫ßn
        add wave -r sim:/tb_riscv_processor/uut/CONTROL/*
        add wave sim:/tb_riscv_processor/uut/alu_result
        ```

8.  **Ch·∫°y M√¥ Ph·ªèng:** Th·ª±c thi m√¥ ph·ªèng trong m·ªôt kho·∫£ng th·ªùi gian x√°c ƒë·ªãnh. **Khuy·∫øn ngh·ªã d√πng th·ªùi gian c·ª• th·ªÉ** thay v√¨ `run -all` n·∫øu ch∆∞∆°ng tr√¨nh c·ªßa b·∫°n c√≥ v√≤ng l·∫∑p v√¥ h·∫°n ·ªü cu·ªëi ƒë·ªÉ tr√°nh kh·∫£ nƒÉng crash b·ªô m√¥ ph·ªèng.
    ```tcl
    run 50 ns  # Ch·∫°y trong 50 nanoseconds (ƒëi·ªÅu ch·ªânh n·∫øu c·∫ßn)
    ```


## üß™ Test

Testbench `tb_riscv_processor.v` n·∫°p ch∆∞∆°ng tr√¨nh `program.hex` th·ª±c hi·ªán c√°c thao t√°c c∆° b·∫£n:

*   T√≠nh to√°n s·ªë h·ªçc (`addi`, `add`).
*   L∆∞u gi√° tr·ªã v√†o b·ªô nh·ªõ d·ªØ li·ªáu (`sw`).
*   ƒê·ªçc gi√° tr·ªã t·ª´ b·ªô nh·ªõ d·ªØ li·ªáu (`lw`).
*   Th·ª±c hi·ªán r·∫Ω nh√°nh c√≥ ƒëi·ªÅu ki·ªán (`beq`).
*   K·∫øt th√∫c b·∫±ng v√≤ng l·∫∑p v√¥ h·∫°n (c√≥ th·ªÉ g√¢y crash khi d√πng `run -all` tr√™n m·ªôt s·ªë phi√™n b·∫£n ModelSim, n√™n d√πng `run <time>`).

K·∫øt qu·∫£ mong ƒë·ª£i ƒë∆∞·ª£c hi·ªÉn th·ªã qua c√°c l·ªánh `$display` trong testbench sau khi m√¥ ph·ªèng ch·∫°y ƒë·ªß th·ªùi gian.