## 第六章 多处理器微体系结构——多核心与缓存

错误：

| 页码 | 具体位置               | 原内容 | 修改后的内容 | 贡献者 |
|------|------|------|------|------|
|P432|右侧第2小姐第5行结尾|指定将、将xxxxxxx|指定、将xxxxxxxx||
|P433|左提示中第3行|祝贺信|主核心||
|P434|左上|16个逻辑CPU|64个逻辑CPU||
|P435|6.1.4 节第4行|Out-of-Order|Out-of-Order Execution||
|P440|图6-9|sdram无框|sdram加上框||
|P443|图6-12 标题|总线仲裁示意图|核心访存耗时和周期||
|P446|左12行|，|去除逗号||
|P452|右14行|某个way或者所有路|某个way或者所有way||
|P465|6.3节题|关联起来，为了一致性|互连，为了一致性||
|P474|第2段第1行|在图6-48中|在图6-47中||
|P511|左下|4U4|3U4||
|脑图|右侧|把缓存在分割|把缓存再分割|||

建议：

| 页码 | 具体位置               | 原内容 | 修改后的内容 | 贡献者 |
| ---- | ---------------------- | ------ | ------------ | ------ |
|   |  |  |  | -      |
