const t=JSON.parse('{"key":"v-d25070c6","path":"/posts/computer-base/Fundamentals-of-Computer-Architecture-and-Design/2-2.html","title":"D锁存器的时序","lang":"zh-CN","frontmatter":{"category":["计算机架构"],"tag":["计算机架构"],"description":"D锁存器的时序 D锁存器的时序 逻辑系统中的时序由流水线结构维护。流水线由组合逻辑块与内存元素限定而成，如图2.3所示。流水线的主要目的是在同一时钟周期内处理多个数据包，并最大化数据吞吐量。 为了说明流水线的概念，图2.3展示的流水线结构中使用了锁存器作为内存元素。在每个锁存器的边界处，数据在时钟的高电平和低电平从一个组合逻辑传播到下一个组合逻辑。 图2.3底部显示了一个数据传输的时序图，该数据传输涉及一组从D1到D3的数据包在IN端口。第一个数据包D10在时钟的高电平阶段（1H周期）在节点A处保持其原始值。然后，D10通过T1阶段传播，并在时钟下降沿之前以修改后的形式D11安定在节点B处。类似地，节点C处的D11在时钟的低电平阶段保持其值，而其处理后的形式D12通过T2阶段传播，并在时钟上升沿之前到达节点D。这些数据在T3阶段进一步处理，并在时钟下降沿时转换为D13，于Cycle 2L周期时在OUT端口处可用。","head":[["meta",{"property":"og:url","content":"https://mister-hope.github.io/posts/computer-base/Fundamentals-of-Computer-Architecture-and-Design/2-2.html"}],["meta",{"property":"og:site_name","content":"Code Building"}],["meta",{"property":"og:title","content":"D锁存器的时序"}],["meta",{"property":"og:description","content":"D锁存器的时序 D锁存器的时序 逻辑系统中的时序由流水线结构维护。流水线由组合逻辑块与内存元素限定而成，如图2.3所示。流水线的主要目的是在同一时钟周期内处理多个数据包，并最大化数据吞吐量。 为了说明流水线的概念，图2.3展示的流水线结构中使用了锁存器作为内存元素。在每个锁存器的边界处，数据在时钟的高电平和低电平从一个组合逻辑传播到下一个组合逻辑。 图2.3底部显示了一个数据传输的时序图，该数据传输涉及一组从D1到D3的数据包在IN端口。第一个数据包D10在时钟的高电平阶段（1H周期）在节点A处保持其原始值。然后，D10通过T1阶段传播，并在时钟下降沿之前以修改后的形式D11安定在节点B处。类似地，节点C处的D11在时钟的低电平阶段保持其值，而其处理后的形式D12通过T2阶段传播，并在时钟上升沿之前到达节点D。这些数据在T3阶段进一步处理，并在时钟下降沿时转换为D13，于Cycle 2L周期时在OUT端口处可用。"}],["meta",{"property":"og:type","content":"article"}],["meta",{"property":"og:locale","content":"zh-CN"}],["meta",{"property":"og:updated_time","content":"2024-05-13T14:46:39.000Z"}],["meta",{"property":"article:tag","content":"计算机架构"}],["meta",{"property":"article:modified_time","content":"2024-05-13T14:46:39.000Z"}],["script",{"type":"application/ld+json"},"{\\"@context\\":\\"https://schema.org\\",\\"@type\\":\\"Article\\",\\"headline\\":\\"D锁存器的时序\\",\\"image\\":[\\"\\"],\\"dateModified\\":\\"2024-05-13T14:46:39.000Z\\",\\"author\\":[]}"]]},"headers":[],"git":{"createdTime":1715611599000,"updatedTime":1715611599000,"contributors":[{"name":"zgjsxx","email":"119160524@qq.com","commits":1}]},"readingTime":{"minutes":2.01,"words":603},"filePathRelative":"posts/computer-base/Fundamentals-of-Computer-Architecture-and-Design/2-2.md","localizedDate":"2024年5月13日","excerpt":"<ul>\\n<li><a href=\\"#d%E9%94%81%E5%AD%98%E5%99%A8%E7%9A%84%E6%97%B6%E5%BA%8F\\">D锁存器的时序</a></li>\\n</ul>\\n<h1> D锁存器的时序</h1>\\n<p>逻辑系统中的时序由流水线结构维护。流水线由组合逻辑块与内存元素限定而成，如图2.3所示。流水线的主要目的是在同一时钟周期内处理多个数据包，并最大化数据吞吐量。</p>\\n<p>为了说明流水线的概念，图2.3展示的流水线结构中使用了锁存器作为内存元素。在每个锁存器的边界处，数据在时钟的高电平和低电平从一个组合逻辑传播到下一个组合逻辑。</p>\\n<p>图2.3底部显示了一个数据传输的时序图，该数据传输涉及一组从D1到D3的数据包在IN端口。第一个数据包D10在时钟的高电平阶段（1H周期）在节点A处保持其原始值。然后，D10通过T1阶段传播，并在时钟下降沿之前以修改后的形式D11安定在节点B处。类似地，节点C处的D11在时钟的低电平阶段保持其值，而其处理后的形式D12通过T2阶段传播，并在时钟上升沿之前到达节点D。这些数据在T3阶段进一步处理，并在时钟下降沿时转换为D13，于Cycle 2L周期时在OUT端口处可用。</p>","autoDesc":true}');export{t as data};
