Fitter report for mp1
Sun Sep 13 16:21:30 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+-------------------------------+---------------------------------------------+
; Fitter Status                 ; Successful - Sun Sep 13 16:21:30 2015       ;
; Quartus II 32-bit Version     ; 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name                 ; mp1                                         ;
; Top-level Entity Name         ; mp1                                         ;
; Family                        ; Stratix III                                 ;
; Device                        ; EP3SE50F780C2                               ;
; Timing Models                 ; Final                                       ;
; Logic utilization             ; 2 %                                         ;
;     Combinational ALUTs       ; 459 / 38,000 ( 1 % )                        ;
;     Memory ALUTs              ; 0 / 19,000 ( 0 % )                          ;
;     Dedicated logic registers ; 232 / 38,000 ( < 1 % )                      ;
; Total registers               ; 232                                         ;
; Total pins                    ; 54 / 488 ( 11 % )                           ;
; Total virtual pins            ; 0                                           ;
; Total block memory bits       ; 0 / 5,455,872 ( 0 % )                       ;
; DSP block 18-bit elements     ; 0 / 384 ( 0 % )                             ;
; Total PLLs                    ; 0 / 4 ( 0 % )                               ;
; Total DLLs                    ; 0 / 4 ( 0 % )                               ;
+-------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3SE50F780C2                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.1V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; RAM Block Read Clock Duty Cycle Dependency                                 ; On                                    ; On                                    ;
; Maintain Compatibility with All Stratix III MRAM Versions                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.56        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  18.8%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+--------------------+-------------------------------+
; Pin Name           ; Reason                        ;
+--------------------+-------------------------------+
; mem_read           ; Incomplete set of assignments ;
; mem_write          ; Incomplete set of assignments ;
; mem_byte_enable[0] ; Incomplete set of assignments ;
; mem_byte_enable[1] ; Incomplete set of assignments ;
; mem_address[0]     ; Incomplete set of assignments ;
; mem_address[1]     ; Incomplete set of assignments ;
; mem_address[2]     ; Incomplete set of assignments ;
; mem_address[3]     ; Incomplete set of assignments ;
; mem_address[4]     ; Incomplete set of assignments ;
; mem_address[5]     ; Incomplete set of assignments ;
; mem_address[6]     ; Incomplete set of assignments ;
; mem_address[7]     ; Incomplete set of assignments ;
; mem_address[8]     ; Incomplete set of assignments ;
; mem_address[9]     ; Incomplete set of assignments ;
; mem_address[10]    ; Incomplete set of assignments ;
; mem_address[11]    ; Incomplete set of assignments ;
; mem_address[12]    ; Incomplete set of assignments ;
; mem_address[13]    ; Incomplete set of assignments ;
; mem_address[14]    ; Incomplete set of assignments ;
; mem_address[15]    ; Incomplete set of assignments ;
; mem_wdata[0]       ; Incomplete set of assignments ;
; mem_wdata[1]       ; Incomplete set of assignments ;
; mem_wdata[2]       ; Incomplete set of assignments ;
; mem_wdata[3]       ; Incomplete set of assignments ;
; mem_wdata[4]       ; Incomplete set of assignments ;
; mem_wdata[5]       ; Incomplete set of assignments ;
; mem_wdata[6]       ; Incomplete set of assignments ;
; mem_wdata[7]       ; Incomplete set of assignments ;
; mem_wdata[8]       ; Incomplete set of assignments ;
; mem_wdata[9]       ; Incomplete set of assignments ;
; mem_wdata[10]      ; Incomplete set of assignments ;
; mem_wdata[11]      ; Incomplete set of assignments ;
; mem_wdata[12]      ; Incomplete set of assignments ;
; mem_wdata[13]      ; Incomplete set of assignments ;
; mem_wdata[14]      ; Incomplete set of assignments ;
; mem_wdata[15]      ; Incomplete set of assignments ;
; mem_resp           ; Incomplete set of assignments ;
; clk                ; Incomplete set of assignments ;
; mem_rdata[0]       ; Incomplete set of assignments ;
; mem_rdata[1]       ; Incomplete set of assignments ;
; mem_rdata[2]       ; Incomplete set of assignments ;
; mem_rdata[3]       ; Incomplete set of assignments ;
; mem_rdata[4]       ; Incomplete set of assignments ;
; mem_rdata[5]       ; Incomplete set of assignments ;
; mem_rdata[6]       ; Incomplete set of assignments ;
; mem_rdata[7]       ; Incomplete set of assignments ;
; mem_rdata[8]       ; Incomplete set of assignments ;
; mem_rdata[9]       ; Incomplete set of assignments ;
; mem_rdata[10]      ; Incomplete set of assignments ;
; mem_rdata[11]      ; Incomplete set of assignments ;
; mem_rdata[12]      ; Incomplete set of assignments ;
; mem_rdata[13]      ; Incomplete set of assignments ;
; mem_rdata[14]      ; Incomplete set of assignments ;
; mem_rdata[15]      ; Incomplete set of assignments ;
+--------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                                      ;
+--------------------------------------+--------------------+----------------------------+--------------------------+
; Type                                 ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+--------------------------------------+--------------------+----------------------------+--------------------------+
; Placement (by node)                  ;                    ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 803 ) ; 0.00 % ( 0 / 803 )         ; 0.00 % ( 0 / 803 )       ;
;     -- Achieved                      ; 0.00 % ( 0 / 803 ) ; 0.00 % ( 0 / 803 )         ; 0.00 % ( 0 / 803 )       ;
;                                      ;                    ;                            ;                          ;
; Routing (by net)                     ;                    ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                    ;                            ;                          ;
; Number of Tiles locked to High-Speed ; 0                  ;                            ;                          ;
+--------------------------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 801 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/syao6/ece411/mp1/output_files/mp1.pin.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                               ;
+-----------------------------------------------------------------------------------+-------------------------+
; Resource                                                                          ; Usage                   ;
+-----------------------------------------------------------------------------------+-------------------------+
; ALUTs Used                                                                        ; 459 / 38,000 ( 1 % )    ;
;     -- Combinational ALUTs                                                        ; 459 / 38,000 ( 1 % )    ;
;     -- Memory ALUTs                                                               ; 0 / 19,000 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0 / 38,000 ( 0 % )      ;
; Dedicated logic registers                                                         ; 232 / 38,000 ( < 1 % )  ;
;                                                                                   ;                         ;
; Combinational ALUT usage by number of inputs                                      ;                         ;
;     -- 7 input functions                                                          ; 70                      ;
;     -- 6 input functions                                                          ; 128                     ;
;     -- 5 input functions                                                          ; 99                      ;
;     -- 4 input functions                                                          ; 41                      ;
;     -- <=3 input functions                                                        ; 121                     ;
;                                                                                   ;                         ;
; Combinational ALUTs by mode                                                       ;                         ;
;     -- normal mode                                                                ; 343                     ;
;     -- extended LUT mode                                                          ; 70                      ;
;     -- arithmetic mode                                                            ; 46                      ;
;     -- shared arithmetic mode                                                     ; 0                       ;
;                                                                                   ;                         ;
; Logic utilization                                                                 ; 666 / 38,000 ( 2 % )    ;
;     -- Difficulty Clustering Design                                               ; Low                     ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 517                     ;
;         -- Combinational with no register                                         ; 285                     ;
;         -- Register only                                                          ; 58                      ;
;         -- Combinational with a register                                          ; 174                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -29                     ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 178                     ;
;         -- Unavailable due to Memory LAB use                                      ; 0                       ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 70                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 102                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 5                       ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 1                       ;
;         -- Unavailable due to LAB input limits                                    ; 0                       ;
;                                                                                   ;                         ;
; Total registers*                                                                  ; 232                     ;
;     -- Dedicated logic registers                                                  ; 232 / 38,000 ( < 1 % )  ;
;     -- I/O registers                                                              ; 0 / 2,752 ( 0 % )       ;
;     -- LUT_REGs                                                                   ; 0                       ;
;                                                                                   ;                         ;
; ALMs:  partially or completely used                                               ; 351 / 19,000 ( 2 % )    ;
;                                                                                   ;                         ;
; Total LABs:  partially or completely used                                         ; 37 / 1,900 ( 2 % )      ;
;     -- Logic LABs                                                                 ; 37 / 37 ( 100 % )       ;
;     -- Memory LABs                                                                ; 0 / 37 ( 0 % )          ;
;                                                                                   ;                         ;
; Virtual pins                                                                      ; 0                       ;
; I/O pins                                                                          ; 54 / 488 ( 11 % )       ;
;     -- Clock pins                                                                 ; 11 / 16 ( 69 % )        ;
;     -- Dedicated input pins                                                       ; 0 / 12 ( 0 % )          ;
;                                                                                   ;                         ;
; Global signals                                                                    ; 1                       ;
; M9K blocks                                                                        ; 0 / 400 ( 0 % )         ;
; M144K blocks                                                                      ; 0 / 12 ( 0 % )          ;
; Total MLAB memory bits                                                            ; 0                       ;
; Total block memory bits                                                           ; 0 / 5,455,872 ( 0 % )   ;
; Total block memory implementation bits                                            ; 0 / 5,455,872 ( 0 % )   ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )         ;
; PLLs                                                                              ; 0 / 4 ( 0 % )           ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )          ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )          ;
; Periphery clocks                                                                  ; 0 / 56 ( 0 % )          ;
; SERDES transmitters                                                               ; 0 / 56 ( 0 % )          ;
; SERDES receivers                                                                  ; 0 / 56 ( 0 % )          ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )           ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )           ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)                                               ; 4% / 4% / 4%            ;
;                                                                                   ;                         ;
; Programmable power technology low-power tiles                                     ; 1,410 / 1,410 ( 100 % ) ;
;     -- low-power tiles that are used by the design                                ; 131 / 1,410 ( 9 % )     ;
;     -- unused tiles (low-power)                                                   ; 1,279 / 1,410 ( 91 % )  ;
; Programmable power technology high-speed tiles                                    ; 0 / 1,410 ( 0 % )       ;
;                                                                                   ;                         ;
; Programmable power technology low-power LAB tiles                                 ; 950 / 950 ( 100 % )     ;
;     -- low-power LAB tiles that are used by the design                            ; 131 / 950 ( 14 % )      ;
;     -- unused LAB tiles (low-power)                                               ; 819 / 950 ( 86 % )      ;
; Programmable power technology high-speed LAB tiles                                ; 0 / 950 ( 0 % )         ;
;                                                                                   ;                         ;
; Maximum fan-out                                                                   ; 232                     ;
; Highest non-global fan-out                                                        ; 46                      ;
; Total fan-out                                                                     ; 3058                    ;
; Average fan-out                                                                   ; 3.73                    ;
+-----------------------------------------------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 666 / 38000 ( 2 % )   ; 0 / 38000 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 517                   ; 0                              ;
;         -- Combinational with no register                                         ; 285                   ; 0                              ;
;         -- Register only                                                          ; 58                    ; 0                              ;
;         -- Combinational with a register                                          ; 174                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -29                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 178                   ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 70                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 102                   ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 5                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 1                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 459 / 38000 ( 1 % )   ; 0 / 38000 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 459 / 38000 ( 1 % )   ; 0 / 38000 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 19000 ( 0 % )     ; 0 / 19000 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 38000 ( 0 % )     ; 0 / 38000 ( 0 % )              ;
; Dedicated logic registers                                                         ; 232 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 70                    ; 0                              ;
;     -- 6 input functions                                                          ; 128                   ; 0                              ;
;     -- 5 input functions                                                          ; 99                    ; 0                              ;
;     -- 4 input functions                                                          ; 41                    ; 0                              ;
;     -- <=3 input functions                                                        ; 121                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 343                   ; 0                              ;
;     -- extended LUT mode                                                          ; 70                    ; 0                              ;
;     -- arithmetic mode                                                            ; 46                    ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 232                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 232 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 351 / 19000 ( 2 % )   ; 0 / 19000 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 37 / 1900 ( 2 % )     ; 0 / 1900 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 37                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 54                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )       ; 0 / 384 ( 0 % )                ;
; Total block memory bits                                                           ; 0                     ; 0                              ;
; Total block memory implementation bits                                            ; 0                     ; 0                              ;
; Clock enable block                                                                ; 1 / 160 ( < 1 % )     ; 0 / 160 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 3057                  ; 1                              ;
;     -- Registered Connections                                                     ; 854                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 18                    ; 0                              ;
;     -- Output Ports                                                               ; 36                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk           ; P28   ; 1C       ; 0            ; 28           ; 0            ; 232                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[0]  ; T1    ; 5C       ; 53           ; 23           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[10] ; AG15  ; 3C       ; 22           ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[11] ; T6    ; 5C       ; 53           ; 21           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[12] ; P1    ; 6C       ; 53           ; 28           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[13] ; R1    ; 5C       ; 53           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[14] ; T3    ; 5C       ; 53           ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[15] ; N27   ; 1C       ; 0            ; 29           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[1]  ; R27   ; 2C       ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[2]  ; Y15   ; 3C       ; 21           ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[3]  ; R28   ; 2C       ; 0            ; 23           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[4]  ; N28   ; 1C       ; 0            ; 28           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[5]  ; AE15  ; 3C       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[6]  ; P2    ; 6C       ; 53           ; 28           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[7]  ; P20   ; 1C       ; 0            ; 29           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[8]  ; V1    ; 5C       ; 53           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_rdata[9]  ; V27   ; 2C       ; 0            ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mem_resp      ; M28   ; 1C       ; 0            ; 31           ; 93           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; mem_address[0]     ; P8    ; 6C       ; 53           ; 29           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[10]    ; T5    ; 5C       ; 53           ; 21           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[11]    ; AH15  ; 3C       ; 22           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[12]    ; R20   ; 2C       ; 0            ; 22           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[13]    ; T28   ; 2C       ; 0            ; 22           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[14]    ; T2    ; 5C       ; 53           ; 20           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[15]    ; T27   ; 2C       ; 0            ; 21           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[1]     ; AH14  ; 4C       ; 28           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[2]     ; N23   ; 1C       ; 0            ; 30           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[3]     ; N26   ; 1C       ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[4]     ; V28   ; 2C       ; 0            ; 20           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[5]     ; V26   ; 2C       ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[6]     ; T8    ; 5C       ; 53           ; 20           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[7]     ; P19   ; 1C       ; 0            ; 29           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[8]     ; T9    ; 5C       ; 53           ; 20           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_address[9]     ; R9    ; 5C       ; 53           ; 22           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_byte_enable[0] ; M27   ; 1C       ; 0            ; 31           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_byte_enable[1] ; M24   ; 1C       ; 0            ; 31           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_read           ; P23   ; 1C       ; 0            ; 30           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[0]       ; R6    ; 5C       ; 53           ; 21           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[10]      ; N1    ; 6C       ; 53           ; 29           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[11]      ; N24   ; 1C       ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[12]      ; P25   ; 1C       ; 0            ; 30           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[13]      ; R25   ; 2C       ; 0            ; 21           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[14]      ; P9    ; 6C       ; 53           ; 29           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[15]      ; M1    ; 6C       ; 53           ; 29           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[1]       ; U28   ; 2C       ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[2]       ; R26   ; 2C       ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[3]       ; R4    ; 5C       ; 53           ; 21           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[4]       ; U2    ; 5C       ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[5]       ; U1    ; 5C       ; 53           ; 22           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[6]       ; N7    ; 6C       ; 53           ; 30           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[7]       ; R21   ; 2C       ; 0            ; 22           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[8]       ; R10   ; 5C       ; 53           ; 22           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_wdata[9]       ; T4    ; 5C       ; 53           ; 19           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_write          ; N25   ; 1C       ; 0            ; 31           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                 ;
+----------+-----------------------------------------------+---------------------+--------------------+---------------------------+
; Location ; Pin Name                                      ; Reserved As         ; User Signal Name   ; Pin Type                  ;
+----------+-----------------------------------------------+---------------------+--------------------+---------------------------+
; N21      ; DQ6L, DIFFIO_TX_L11n, DIFFOUT_L21n, DATA0     ; As input tri-stated ; ~ALTERA_DATA0~     ; Dual Purpose Pin          ;
; N25      ; DQ6L, DIFFIO_TX_L12n, DIFFOUT_L23n, DATA4     ; Use as regular IO   ; mem_write          ; Dual Purpose Pin          ;
; M24      ; DQ6L, DIFFIO_TX_L12p, DIFFOUT_L23p, DATA5     ; Use as regular IO   ; mem_byte_enable[1] ; Dual Purpose Pin          ;
; M28      ; DQSn7L, DIFFIO_RX_L12n, DIFFOUT_L24n, DATA6   ; Use as regular IO   ; mem_resp           ; Dual Purpose Pin          ;
; M27      ; DQS7L, DIFFIO_RX_L12p, DIFFOUT_L24p, DATA7    ; Use as regular IO   ; mem_byte_enable[0] ; Dual Purpose Pin          ;
; N23      ; DQ7L, DIFFIO_TX_L13n, DIFFOUT_L25n, INIT_DONE ; Use as regular IO   ; mem_address[2]     ; Dual Purpose Pin          ;
; P23      ; DQ7L, DIFFIO_TX_L13p, DIFFOUT_L25p, CRC_ERROR ; Use as regular IO   ; mem_read           ; Dual Purpose Pin          ;
; P25      ; DQ7L, DIFFIO_RX_L13n, DIFFOUT_L26n, DEV_OE    ; Use as regular IO   ; mem_wdata[12]      ; Dual Purpose Pin          ;
; N24      ; DQ7L, DIFFIO_RX_L13p, DIFFOUT_L26p, DEV_CLRn  ; Use as regular IO   ; mem_wdata[11]      ; Dual Purpose Pin          ;
; W19      ; nCONFIG                                       ; -                   ; -                  ; Dedicated Programming Pin ;
; AD25     ; nSTATUS                                       ; -                   ; -                  ; Dedicated Programming Pin ;
; AE26     ; CONF_DONE                                     ; -                   ; -                  ; Dedicated Programming Pin ;
; AB23     ; PORSEL                                        ; -                   ; -                  ; Dedicated Programming Pin ;
; Y20      ; nCE                                           ; -                   ; -                  ; Dedicated Programming Pin ;
; AE3      ; nIO_PULLUP                                    ; -                   ; -                  ; Dedicated Programming Pin ;
; AB5      ; nCEO                                          ; -                   ; -                  ; Dedicated Programming Pin ;
; AC5      ; DCLK                                          ; -                   ; -                  ; Dedicated Programming Pin ;
; AD4      ; nCSO                                          ; -                   ; -                  ; Dedicated Programming Pin ;
; AA6      ; ASDO                                          ; -                   ; -                  ; Dedicated Programming Pin ;
; G7       ; MSEL2                                         ; -                   ; -                  ; Dedicated Programming Pin ;
; J9       ; MSEL1                                         ; -                   ; -                  ; Dedicated Programming Pin ;
; H8       ; MSEL0                                         ; -                   ; -                  ; Dedicated Programming Pin ;
+----------+-----------------------------------------------+---------------------+--------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 1A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 1C       ; 15 / 26 ( 58 % ) ; 2.5V          ; --           ; 2.5V          ;
; 2C       ; 12 / 26 ( 46 % ) ; 2.5V          ; --           ; 2.5V          ;
; 2A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 1 / 24 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5C       ; 16 / 26 ( 62 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6C       ; 7 / 26 ( 27 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; A2       ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A3       ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A4       ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A5       ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A6       ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A7       ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A8       ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A9       ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A10      ; 420        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A11      ; 422        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A12      ; 423        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A13      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A14      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A15      ; 445        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A16      ; 447        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A17      ; 456        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A18      ; 457        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A19      ; 455        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A20      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A21      ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A22      ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A23      ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A24      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A25      ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A26      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A27      ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 281        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA3      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AA4      ; 271        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA6      ; 258        ; 1A       ; ^ASDO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AA7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA9      ; 238        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 241        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA12     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AA13     ; 200        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA15     ; 182        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA16     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA18     ; 163        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 159        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AA23     ; 119        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 116        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 103        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 104        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA27     ; 89         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 94         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB1      ; 277        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 278        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 264        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 255        ; 1A       ; ^nCEO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB7      ; 252        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 248        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 239        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AB11     ; 214        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB13     ; 201        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB14     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AB16     ; 181        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 179        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AB19     ; 158        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 134        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 135        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB23     ; 124        ; 1A       ; ^PORSEL                         ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB24     ; 120        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 105        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 106        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 93         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 102        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 274        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 256        ; 1A       ; ^DCLK                           ; bidir  ;              ;                     ; --         ;                 ; --       ; --           ;
; AC6      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC7      ; 250        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 249        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC9      ; 237        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC10     ; 215        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 212        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 209        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC16     ; 180        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC17     ; 178        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC18     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC19     ; 157        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC20     ; 150        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC21     ; 137        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC25     ; 107        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 108        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC28     ; 101        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD3      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD4      ; 257        ; 1A       ; ^nCSO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD6      ; 253        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 251        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD9      ; 236        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD10     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD12     ; 210        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD13     ; 198        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD16     ; 175        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD18     ; 161        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 156        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD21     ; 136        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 133        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD24     ; 138        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 122        ; 1A       ; ^nSTATUS                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AD26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD27     ; 109        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 110        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 254        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE4      ; 244        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 246        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 242        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 245        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 225        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 222        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 220        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 213        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 211        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 199        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 190        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 189        ; 3C       ; mem_rdata[5]                    ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 174        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 177        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 173        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 160        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 155        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 153        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 132        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 139        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 141        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE25     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE26     ; 123        ; 1A       ; ^CONF_DONE                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE27     ; 117        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 118        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF1      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF2      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF4      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF5      ; 247        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 243        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF7      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF8      ; 224        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 223        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 206        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 207        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 208        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF13     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF14     ; 191        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 188        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 176        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 172        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF19     ; 166        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 154        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 152        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF22     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF23     ; 142        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 140        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF26     ; 126        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF28     ; 114        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG1      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG3      ; 234        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 230        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG6      ; 228        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 226        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG9      ; 218        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG10     ; 202        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG12     ; 194        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 192        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG15     ; 187        ; 3C       ; mem_rdata[10]                   ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AG16     ; 185        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG18     ; 169        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 167        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG21     ; 151        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 149        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG24     ; 143        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 129        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG27     ; 130        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 113        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH2      ; 235        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 231        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 232        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 233        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 229        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 227        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 219        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 221        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 203        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 204        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 205        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 195        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 193        ; 4C       ; mem_address[1]                  ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AH15     ; 186        ; 3C       ; mem_address[11]                 ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AH16     ; 184        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 170        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 171        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 168        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 146        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 147        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 148        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 145        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 144        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 128        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 131        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 127        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B1       ; 371        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B4       ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B5       ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B7       ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B8       ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B10      ; 418        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B11      ; 421        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B13      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B14      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B16      ; 444        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B17      ; 446        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B19      ; 454        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B20      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B22      ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B23      ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B25      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B26      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B28      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 372        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; C3       ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C5       ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C6       ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C8       ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C9       ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C10      ; 419        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C12      ; 424        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C13      ; 428        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C14      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C15      ; 443        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C17      ; 461        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C18      ; 459        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C19      ; 458        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C20      ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C21      ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C22      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C23      ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C24      ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C25      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C26      ; 3          ; 1A       ; #TCK                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; C27      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C28      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; TEMPDIODEp                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D4       ;            ;          ; TEMPDIODEn                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D5       ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D6       ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D7       ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D8       ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D9       ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D10      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D11      ; 425        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D12      ; 429        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D13      ; 427        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D14      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D15      ; 442        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D16      ; 451        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D17      ; 463        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D18      ; 464        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D19      ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D20      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D21      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D22      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D23      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D24      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D25      ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D26      ; 2          ; 1A       ; #TRST                           ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; D27      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 356        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 355        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E3       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E5       ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E7       ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E8       ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E10      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E11      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E13      ; 426        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E16      ; 450        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E17      ; 462        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E19      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E20      ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E22      ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E23      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E25      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E26      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E28      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F3       ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F6       ;            ; --       ; VCCBAT                          ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F7       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F8       ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F9       ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F10      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F12      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F13      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F14      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F17      ; 460        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F18      ; 465        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F19      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F20      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F21      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F22      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F24      ; 0          ; 1A       ; #TDI                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; F25      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 374        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G7       ; 375        ; 1A       ; ^MSEL2                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; G8       ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G9       ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G10      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G11      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G12      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G13      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G14      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; G16      ; 452        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G17      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G18      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G20      ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G21      ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G22      ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G23      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G24      ; 4          ; 1A       ; #TDO                            ; output ;              ;                     ; --         ;                 ; --       ; --           ;
; G25      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 373        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H8       ; 377        ; 1A       ; ^MSEL0                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H10      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H11      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H13      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H14      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H16      ; 453        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H17      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H19      ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H20      ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H22      ; 1          ; 1A       ; #TMS                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; H23      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H25      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H28      ; 31         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J3       ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J6       ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J9       ; 376        ; 1A       ; ^MSEL1                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; J10      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J11      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J12      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J14      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J15      ; 449        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J16      ; 448        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J18      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J19      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J20      ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; J22      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 32         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 340        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 339        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K4       ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K12      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K14      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K16      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K18      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K20      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K22      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; K23      ; 30         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K24      ; 29         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K25      ; 26         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 25         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 36         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 43         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 332        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 331        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 335        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 338        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 337        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 341        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L8       ; 358        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L19      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L22      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L25      ; 40         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 39         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L28      ; 44         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 319        ; 6C       ; mem_wdata[15]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M3       ; 336        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 330        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M6       ; 342        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; M10      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M20      ; 42         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 41         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 38         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M23      ; 37         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 50         ; 1C       ; mem_byte_enable[1]              ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 48         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 47         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 52         ; 1C       ; mem_byte_enable[0]              ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 51         ; 1C       ; mem_resp                        ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 320        ; 6C       ; mem_wdata[10]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 328        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N4       ; 323        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 329        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 326        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 325        ; 6C       ; mem_wdata[6]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 334        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 333        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N19      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N20      ; 46         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 45         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N22      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; N23      ; 53         ; 1C       ; mem_address[2]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 56         ; 1C       ; mem_wdata[11]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 49         ; 1C       ; mem_write                       ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 60         ; 1C       ; mem_address[3]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N27      ; 59         ; 1C       ; mem_rdata[15]                   ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N28      ; 61         ; 1C       ; mem_rdata[4]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 318        ; 6C       ; mem_rdata[12]                   ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 317        ; 6C       ; mem_rdata[6]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 327        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 324        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P5       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P6       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P8       ; 322        ; 6C       ; mem_address[0]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P9       ; 321        ; 6C       ; mem_wdata[14]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; DNU                             ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P19      ; 58         ; 1C       ; mem_address[7]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 57         ; 1C       ; mem_rdata[7]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P23      ; 54         ; 1C       ; mem_read                        ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P25      ; 55         ; 1C       ; mem_wdata[12]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P26      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P28      ; 62         ; 1C       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 316        ; 5C       ; mem_rdata[13]                   ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R3       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R4       ; 309        ; 5C       ; mem_wdata[3]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R6       ; 308        ; 5C       ; mem_wdata[0]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R7       ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R9       ; 311        ; 5C       ; mem_address[9]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R10      ; 312        ; 5C       ; mem_wdata[8]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R19      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R20      ; 67         ; 2C       ; mem_address[12]                 ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 68         ; 2C       ; mem_wdata[7]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R22      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R23      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R24      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R25      ; 72         ; 2C       ; mem_wdata[13]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 69         ; 2C       ; mem_wdata[2]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 63         ; 2C       ; mem_rdata[1]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R28      ; 64         ; 2C       ; mem_rdata[3]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 315        ; 5C       ; mem_rdata[0]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 305        ; 5C       ; mem_address[14]                 ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 306        ; 5C       ; mem_rdata[14]                   ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 299        ; 5C       ; mem_wdata[9]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 310        ; 5C       ; mem_address[10]                 ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 307        ; 5C       ; mem_rdata[11]                   ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T7       ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; T8       ; 303        ; 5C       ; mem_address[6]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 304        ; 5C       ; mem_address[8]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T10      ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T20      ; 75         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 76         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 83         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T23      ; 84         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 79         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 71         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T26      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T27      ; 70         ; 2C       ; mem_address[15]                 ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T28      ; 66         ; 2C       ; mem_address[13]                 ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 313        ; 5C       ; mem_wdata[5]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 314        ; 5C       ; mem_wdata[4]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 301        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 302        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 300        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 291        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 292        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 295        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U9       ; 296        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U19      ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U22      ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; U23      ; 88         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U25      ; 80         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 78         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U28      ; 65         ; 2C       ; mem_wdata[1]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 298        ; 5C       ; mem_rdata[8]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V3       ; 293        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 294        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V6       ; 287        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 288        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; V10      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V20      ; 99         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 100        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V22      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V23      ; 87         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 85         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 86         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 77         ; 2C       ; mem_address[5]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 73         ; 2C       ; mem_rdata[9]                    ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; V28      ; 74         ; 2C       ; mem_address[4]                  ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 297        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 286        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 289        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 290        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 283        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 284        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W7       ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; W8       ; 279        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W9       ; 280        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W10      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W11      ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W13      ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W15      ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W17      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W19      ; 121        ; 1A       ; ^nCONFIG                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W20      ; 111        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 112        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 91         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W23      ; 92         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W24      ; 95         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W25      ; 96         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W26      ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W27      ; 81         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 82         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 285        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 282        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 275        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 276        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; Y9       ; 240        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 216        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 217        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y13      ; 196        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 183        ; 3C       ; mem_rdata[2]                    ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; Y16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y17      ; 165        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 164        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 162        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 125        ; 1A       ; ^nCE                            ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y22      ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; Y23      ; 115        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y25      ; 97         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 98         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y28      ; 90         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                ; Library Name ;
;                                              ;                     ;              ;          ;           ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                    ;              ;
+----------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------+--------------+
; |mp1                                         ; 459 (0)             ; 0 (0)        ; 0 (0)    ; 351 (0)   ; 232 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 54   ; 0            ; 285 (0)                        ; 58 (0)             ; 174 (0)                       ; |mp1                                                               ; work         ;
;    |control:control_module|                  ; 59 (59)             ; 0 (0)        ; 0 (0)    ; 37 (37)   ; 37 (37)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (21)                        ; 1 (1)              ; 39 (39)                       ; |mp1|control:control_module                                        ; work         ;
;    |datapath:datapath_module|                ; 400 (0)             ; 0 (0)        ; 0 (0)    ; 324 (0)   ; 195 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 264 (0)                        ; 57 (0)             ; 139 (0)                       ; |mp1|datapath:datapath_module                                      ; work         ;
;       |adder:offset_adder|                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (15)                        ; 0 (0)              ; 0 (0)                         ; |mp1|datapath:datapath_module|adder:offset_adder                   ; work         ;
;       |alu:alu_module|                       ; 183 (183)           ; 0 (0)        ; 0 (0)    ; 137 (137) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 167 (167)                      ; 0 (0)              ; 16 (16)                       ; |mp1|datapath:datapath_module|alu:alu_module                       ; work         ;
;       |gencc:gencc_module|                   ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |mp1|datapath:datapath_module|gencc:gencc_module                   ; work         ;
;       |ir:ir_module|                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 9 (9)                         ; |mp1|datapath:datapath_module|ir:ir_module                         ; work         ;
;       |mux2:store_mux|                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |mp1|datapath:datapath_module|mux2:store_mux                       ; work         ;
;       |mux4:alu_mux|                         ; 19 (19)             ; 0 (0)        ; 0 (0)    ; 15 (15)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (15)                        ; 0 (0)              ; 4 (4)                         ; |mp1|datapath:datapath_module|mux4:alu_mux                         ; work         ;
;       |mux4:mar_mux|                         ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |mp1|datapath:datapath_module|mux4:mar_mux                         ; work         ;
;       |mux4:pc_mux|                          ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 15 (15)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |mp1|datapath:datapath_module|mux4:pc_mux                          ; work         ;
;       |mux4:regfile_mux|                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 0 (0)                         ; |mp1|datapath:datapath_module|mux4:regfile_mux                     ; work         ;
;       |nzp_comparator:cccomp|                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |mp1|datapath:datapath_module|nzp_comparator:cccomp                ; work         ;
;       |plus2:plus2_module|                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (15)                        ; 0 (0)              ; 0 (0)                         ; |mp1|datapath:datapath_module|plus2:plus2_module                   ; work         ;
;       |regfile:regfile_module|               ; 76 (76)             ; 0 (0)        ; 0 (0)    ; 115 (115) ; 128 (128)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 50 (50)            ; 78 (78)                       ; |mp1|datapath:datapath_module|regfile:regfile_module               ; work         ;
;       |regfile_filter:regfile_filter_module| ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 26 (26)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 16 (16)                       ; |mp1|datapath:datapath_module|regfile_filter:regfile_filter_module ; work         ;
;       |register:cc|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |mp1|datapath:datapath_module|register:cc                          ; work         ;
;       |register:mar|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |mp1|datapath:datapath_module|register:mar                         ; work         ;
;       |register:mdr|                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |mp1|datapath:datapath_module|register:mdr                         ; work         ;
;       |register:pc|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |mp1|datapath:datapath_module|register:pc                          ; work         ;
;       |stb_filter:stb_filter_module|         ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |mp1|datapath:datapath_module|stb_filter:stb_filter_module         ; work         ;
+----------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                     ;
+--------------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; Name               ; Pin Type ; D1 ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5        ; D6        ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+--------------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; mem_read           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_write          ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_byte_enable[0] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_byte_enable[1] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[0]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[1]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[2]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[3]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[4]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[5]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[6]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[7]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[8]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[9]     ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[10]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[11]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[12]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[13]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[14]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_address[15]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[0]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[1]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[2]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[3]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[4]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[5]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[6]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[7]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[8]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[9]       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[10]      ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[11]      ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[12]      ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[13]      ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[14]      ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_wdata[15]      ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; mem_resp           ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; clk                ; Input    ; -- ; (0) 189 ps ; (0) 100 ps  ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[0]       ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[1]       ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[2]       ; Input    ; -- ; (7) 506 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[3]       ; Input    ; -- ; (7) 441 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[4]       ; Input    ; -- ; (7) 441 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[5]       ; Input    ; -- ; (7) 506 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[6]       ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[7]       ; Input    ; -- ; (7) 441 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[8]       ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[9]       ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[10]      ; Input    ; -- ; (7) 506 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[11]      ; Input    ; -- ; (7) 441 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[12]      ; Input    ; -- ; (7) 441 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[13]      ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[14]      ; Input    ; -- ; (7) 441 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; mem_rdata[15]      ; Input    ; -- ; (7) 441 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
+--------------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; mem_resp                                              ;                   ;         ;
;      - control:control_module|Selector39~0            ; 1                 ; 7       ;
;      - control:control_module|Selector46~0            ; 1                 ; 7       ;
;      - control:control_module|Selector57~0            ; 1                 ; 7       ;
;      - control:control_module|Selector23~0            ; 1                 ; 7       ;
;      - control:control_module|Selector32~1            ; 1                 ; 7       ;
;      - control:control_module|Selector35~0            ; 1                 ; 7       ;
;      - control:control_module|Selector37~1            ; 1                 ; 7       ;
;      - control:control_module|Selector42~0            ; 1                 ; 7       ;
;      - control:control_module|Selector45~0            ; 1                 ; 7       ;
;      - control:control_module|Selector49~0            ; 1                 ; 7       ;
;      - control:control_module|Selector38~0            ; 1                 ; 7       ;
;      - control:control_module|Selector22~1            ; 1                 ; 7       ;
;      - control:control_module|Selector36~0            ; 1                 ; 7       ;
;      - control:control_module|Selector47~0            ; 1                 ; 7       ;
;      - control:control_module|Selector58~0            ; 1                 ; 7       ;
;      - control:control_module|Selector33~0            ; 1                 ; 7       ;
;      - control:control_module|Selector40~0            ; 1                 ; 7       ;
;      - control:control_module|Selector24~0            ; 1                 ; 7       ;
; clk                                                   ;                   ;         ;
; mem_rdata[0]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[0]  ; 1                 ; 7       ;
; mem_rdata[1]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[1]  ; 1                 ; 7       ;
; mem_rdata[2]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[2]  ; 1                 ; 7       ;
; mem_rdata[3]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[3]  ; 0                 ; 7       ;
; mem_rdata[4]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[4]  ; 0                 ; 7       ;
; mem_rdata[5]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[5]  ; 1                 ; 7       ;
; mem_rdata[6]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[6]  ; 1                 ; 7       ;
; mem_rdata[7]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[7]  ; 0                 ; 7       ;
; mem_rdata[8]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[8]  ; 1                 ; 7       ;
; mem_rdata[9]                                          ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[9]  ; 1                 ; 7       ;
; mem_rdata[10]                                         ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[10] ; 1                 ; 7       ;
; mem_rdata[11]                                         ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[11] ; 0                 ; 7       ;
; mem_rdata[12]                                         ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[12] ; 0                 ; 7       ;
; mem_rdata[13]                                         ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[13] ; 1                 ; 7       ;
; mem_rdata[14]                                         ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[14] ; 1                 ; 7       ;
; mem_rdata[15]                                         ;                   ;         ;
;      - datapath:datapath_module|register:mdr|data[15] ; 0                 ; 7       ;
+-------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                         ;
+----------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                     ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                      ; PIN_P28              ; 232     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; control:control_module|WideOr1                           ; LABCELL_X22_Y27_N28  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:control_module|WideOr11~1                        ; MLABCELL_X24_Y27_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:control_module|WideOr4                           ; LABCELL_X22_Y27_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:control_module|WideOr5~1                         ; MLABCELL_X21_Y27_N36 ; 18      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:control_module|WideOr6                           ; LABCELL_X22_Y24_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:control_module|state.fetch3                      ; FF_X21_Y27_N35       ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~385 ; MLABCELL_X29_Y25_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~387 ; MLABCELL_X29_Y25_N34 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~389 ; MLABCELL_X29_Y25_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~390 ; MLABCELL_X29_Y25_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~391 ; MLABCELL_X29_Y25_N32 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~393 ; MLABCELL_X29_Y25_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~394 ; MLABCELL_X29_Y25_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|regfile:regfile_module|data~395 ; MLABCELL_X29_Y25_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath_module|register:mar|data[9]~0          ; LABCELL_X27_Y24_N6   ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_P28  ; 232     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                    ;
+--------------------------------------------------------------------------+---------+
; Name                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; datapath:datapath_module|stb_filter:stb_filter_module|out[12]~0          ; 46      ;
; datapath:datapath_module|mux4:alu_mux|Mux14~0                            ; 45      ;
; datapath:datapath_module|mux4:alu_mux|Mux13~0                            ; 42      ;
; datapath:datapath_module|mux4:alu_mux|Mux15~0                            ; 38      ;
; datapath:datapath_module|ir:ir_module|data[1]                            ; 38      ;
; datapath:datapath_module|ir:ir_module|data[2]                            ; 38      ;
; datapath:datapath_module|mux4:alu_mux|Mux12~1                            ; 36      ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~3                     ; 33      ;
; datapath:datapath_module|mux2:store_mux|f[1]~1                           ; 32      ;
; datapath:datapath_module|mux2:store_mux|f[2]~0                           ; 32      ;
; control:control_module|state.shf                                         ; 27      ;
; datapath:datapath_module|register:mar|data[0]                            ; 25      ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[15]~3          ; 23      ;
; control:control_module|WideOr17                                          ; 22      ;
; datapath:datapath_module|ir:ir_module|data[0]                            ; 22      ;
; control:control_module|Selector2~0                                       ; 22      ;
; control:control_module|state.stb2                                        ; 22      ;
; control:control_module|WideOr16                                          ; 21      ;
; datapath:datapath_module|alu:alu_module|Equal0~1                         ; 21      ;
; control:control_module|Selector3~0                                       ; 21      ;
; control:control_module|state.ldb3                                        ; 21      ;
; mem_resp~input                                                           ; 18      ;
; control:control_module|WideOr0~0                                         ; 18      ;
; control:control_module|WideOr5~1                                         ; 18      ;
; control:control_module|state.fetch3                                      ; 17      ;
; control:control_module|marmux_sel[0]                                     ; 17      ;
; datapath:datapath_module|ir:ir_module|data[14]                           ; 17      ;
; control:control_module|WideOr4                                           ; 16      ;
; control:control_module|Selector0~0                                       ; 16      ;
; control:control_module|Selector1~0                                       ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~395                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~394                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~393                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~391                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~390                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~389                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~387                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~385                 ; 16      ;
; control:control_module|WideOr6                                           ; 16      ;
; control:control_module|WideOr1                                           ; 16      ;
; datapath:datapath_module|mux4:alu_mux|Mux6~0                             ; 16      ;
; datapath:datapath_module|mux2:store_mux|f[0]~2                           ; 16      ;
; datapath:datapath_module|ir:ir_module|data[11]                           ; 16      ;
; datapath:datapath_module|alu:alu_module|Equal0~0                         ; 16      ;
; datapath:datapath_module|ir:ir_module|data[13]                           ; 16      ;
; datapath:datapath_module|ir:ir_module|data[15]                           ; 16      ;
; datapath:datapath_module|ir:ir_module|data[12]                           ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~252                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~228                 ; 16      ;
; datapath:datapath_module|regfile:regfile_module|data~132                 ; 16      ;
; datapath:datapath_module|alu:alu_module|Selector3~0                      ; 15      ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~34                    ; 15      ;
; control:control_module|WideOr11~0                                        ; 14      ;
; datapath:datapath_module|regfile:regfile_module|data~244                 ; 14      ;
; datapath:datapath_module|regfile:regfile_module|data~196                 ; 14      ;
; control:control_module|state.decode                                      ; 13      ;
; datapath:datapath_module|mux4:alu_mux|Mux6~1                             ; 13      ;
; datapath:datapath_module|ir:ir_module|data[10]                           ; 13      ;
; datapath:datapath_module|regfile:regfile_module|data~212                 ; 13      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[15]~16 ; 12      ;
; datapath:datapath_module|alu:alu_module|Equal0~2                         ; 12      ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[14]~1          ; 12      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[0]~0   ; 12      ;
; datapath:datapath_module|regfile:regfile_module|data~180                 ; 12      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[7]~12  ; 11      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[8]~25  ; 11      ;
; datapath:datapath_module|regfile:regfile_module|data~164                 ; 11      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[0]~13  ; 10      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[6]~10  ; 10      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[5]~8   ; 10      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[4]~7   ; 10      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[3]~5   ; 10      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[2]~3   ; 10      ;
; control:control_module|state.jmp_sub2                                    ; 10      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[1]~2   ; 10      ;
; control:control_module|Selector5~0                                       ; 10      ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[9]~20  ; 9       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[11]~19 ; 9       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[10]~18 ; 9       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[13]~17 ; 9       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[12]~15 ; 9       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[14]~14 ; 9       ;
; datapath:datapath_module|mux4:alu_mux|Mux12~0                            ; 9       ;
; control:control_module|WideOr11~1                                        ; 8       ;
; datapath:datapath_module|register:mar|data[9]~0                          ; 8       ;
; datapath:datapath_module|alu:alu_module|Selector7~0                      ; 8       ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[13]~4          ; 8       ;
; datapath:datapath_module|ir:ir_module|data[8]                            ; 8       ;
; datapath:datapath_module|ir:ir_module|data[5]                            ; 8       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~2                    ; 7       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~4                     ; 7       ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[12]~2          ; 7       ;
; datapath:datapath_module|ir:ir_module|data[9]                            ; 7       ;
; datapath:datapath_module|ir:ir_module|data[4]                            ; 7       ;
; datapath:datapath_module|regfile:regfile_module|data~148                 ; 7       ;
; control:control_module|state.lea                                         ; 6       ;
; datapath:datapath_module|register:pc|data[8]                             ; 6       ;
; datapath:datapath_module|ir:ir_module|data[3]                            ; 6       ;
; control:control_module|state.calc_addr                                   ; 6       ;
; datapath:datapath_module|regfile:regfile_module|data~324                 ; 6       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~7                    ; 5       ;
; datapath:datapath_module|alu:alu_module|Selector8~0                      ; 5       ;
; control:control_module|state.trap4                                       ; 5       ;
; datapath:datapath_module|alu:alu_module|Selector7~4                      ; 5       ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[11]~7          ; 5       ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[10]~6          ; 5       ;
; datapath:datapath_module|mux4:alu_mux|Mux11~0                            ; 5       ;
; datapath:datapath_module|mux4:alu_mux|Mux10~0                            ; 5       ;
; control:control_module|Selector4~0                                       ; 5       ;
; control:control_module|state.sti3                                        ; 5       ;
; control:control_module|state.str1                                        ; 5       ;
; datapath:datapath_module|regfile:regfile_module|data~316                 ; 5       ;
; datapath:datapath_module|regfile:regfile_module|data~308                 ; 5       ;
; datapath:datapath_module|register:mdr|data[8]                            ; 5       ;
; datapath:datapath_module|register:pc|data[15]                            ; 4       ;
; datapath:datapath_module|mux4:regfile_mux|Mux1~0                         ; 4       ;
; datapath:datapath_module|register:pc|data[14]                            ; 4       ;
; datapath:datapath_module|mux4:regfile_mux|Mux2~0                         ; 4       ;
; datapath:datapath_module|register:pc|data[13]                            ; 4       ;
; datapath:datapath_module|alu:alu_module|Selector2~1                      ; 4       ;
; datapath:datapath_module|mux4:regfile_mux|Mux3~0                         ; 4       ;
; datapath:datapath_module|register:pc|data[12]                            ; 4       ;
; datapath:datapath_module|mux4:regfile_mux|Mux4~0                         ; 4       ;
; datapath:datapath_module|register:pc|data[11]                            ; 4       ;
; datapath:datapath_module|mux4:regfile_mux|Mux5~0                         ; 4       ;
; datapath:datapath_module|register:pc|data[10]                            ; 4       ;
; datapath:datapath_module|mux4:regfile_mux|Mux6~0                         ; 4       ;
; datapath:datapath_module|register:pc|data[9]                             ; 4       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~10                    ; 4       ;
; datapath:datapath_module|alu:alu_module|Selector6~0                      ; 4       ;
; datapath:datapath_module|alu:alu_module|Selector13~1                     ; 4       ;
; datapath:datapath_module|register:pc|data[1]                             ; 4       ;
; datapath:datapath_module|register:pc|data[2]                             ; 4       ;
; datapath:datapath_module|register:pc|data[3]                             ; 4       ;
; datapath:datapath_module|register:pc|data[4]                             ; 4       ;
; datapath:datapath_module|register:pc|data[5]                             ; 4       ;
; datapath:datapath_module|register:pc|data[6]                             ; 4       ;
; datapath:datapath_module|register:pc|data[7]                             ; 4       ;
; control:control_module|WideOr1~0                                         ; 4       ;
; control:control_module|state.s_and                                       ; 4       ;
; control:control_module|state.fetch1                                      ; 4       ;
; control:control_module|state.stb3                                        ; 4       ;
; datapath:datapath_module|adder:offset_adder|Add0~29                      ; 4       ;
; datapath:datapath_module|regfile:regfile_module|data~300                 ; 4       ;
; datapath:datapath_module|regfile:regfile_module|data~284                 ; 4       ;
; control:control_module|state.br_taken                                    ; 3       ;
; control:control_module|state.jmp_ret                                     ; 3       ;
; datapath:datapath_module|mux4:regfile_mux|Mux0~0                         ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector1~6                      ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector9~2                      ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector2~9                      ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector10~6                     ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector3~5                      ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector11~5                     ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector4~6                      ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~25                    ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector12~8                     ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector5~4                      ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~23                    ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector13~9                     ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~18                    ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~6                    ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector6~6                      ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector6~4                      ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~12                    ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector14~5                     ; 3       ;
; datapath:datapath_module|alu:alu_module|Selector14~3                     ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~11                    ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~5                    ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~4                    ; 3       ;
; datapath:datapath_module|register:pc|data[0]                             ; 3       ;
; control:control_module|state.sti2                                        ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~6                     ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~2                     ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~1                     ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~0                     ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftRight0~0                    ; 3       ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[9]~8           ; 3       ;
; datapath:datapath_module|stb_filter:stb_filter_module|out[8]~5           ; 3       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~0                    ; 3       ;
; control:control_module|state.stb1                                        ; 3       ;
; datapath:datapath_module|ir:ir_module|data[6]                            ; 3       ;
; datapath:datapath_module|ir:ir_module|data[7]                            ; 3       ;
; control:control_module|WideOr6~0                                         ; 3       ;
; control:control_module|state.ldb1                                        ; 3       ;
; control:control_module|state.trap2                                       ; 3       ;
; control:control_module|state.ldi1                                        ; 3       ;
; control:control_module|state.ldb2                                        ; 3       ;
; control:control_module|state.ldr1                                        ; 3       ;
; control:control_module|state.fetch2                                      ; 3       ;
; control:control_module|state.trap3                                       ; 3       ;
; control:control_module|state.sti1                                        ; 3       ;
; control:control_module|state.ldi3                                        ; 3       ;
; datapath:datapath_module|regfile:regfile_module|data~292                 ; 3       ;
; datapath:datapath_module|regfile:regfile_module|data~276                 ; 3       ;
; datapath:datapath_module|regfile:regfile_module|data~268                 ; 3       ;
; datapath:datapath_module|regfile:regfile_module|data~220                 ; 3       ;
; datapath:datapath_module|register:mdr|data[15]                           ; 3       ;
; datapath:datapath_module|register:mdr|data[14]                           ; 3       ;
; datapath:datapath_module|register:mdr|data[13]                           ; 3       ;
; datapath:datapath_module|register:mdr|data[12]                           ; 3       ;
; datapath:datapath_module|register:mdr|data[11]                           ; 3       ;
; datapath:datapath_module|register:mdr|data[10]                           ; 3       ;
; datapath:datapath_module|register:mdr|data[9]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[7]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[6]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[5]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[4]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[3]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[2]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[1]                            ; 3       ;
; datapath:datapath_module|register:mdr|data[0]                            ; 3       ;
; datapath:datapath_module|gencc:gencc_module|WideOr0~3                    ; 2       ;
; datapath:datapath_module|gencc:gencc_module|WideOr0~2                    ; 2       ;
; datapath:datapath_module|gencc:gencc_module|WideOr0~1                    ; 2       ;
; datapath:datapath_module|gencc:gencc_module|WideOr0~0                    ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~392                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~388                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~386                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~384                 ; 2       ;
; datapath:datapath_module|nzp_comparator:cccomp|WideOr0                   ; 2       ;
; control:control_module|state.br                                          ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector0~2                      ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector0~1                      ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux0~0                             ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~32                    ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector8~6                      ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector8~5                      ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector8~2                      ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector8~1                      ; 2       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[6]~9   ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux1~0                             ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector2~6                      ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux2~0                             ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector2~3                      ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector2~2                      ; 2       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[4]~6   ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux3~0                             ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector2~0                      ; 2       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[3]~4   ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~28                    ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~26                    ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux4~0                             ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~24                    ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~8                    ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector5~0                      ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftRight0~1                    ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~22                    ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~20                    ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~19                    ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux5~0                             ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector1~0                      ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector13~2                     ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~16                    ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~13                    ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector6~2                      ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux6~2                             ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~9                     ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~8                     ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector13~0                     ; 2       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[0]~1   ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector15~4                     ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector15~3                     ; 2       ;
; datapath:datapath_module|alu:alu_module|Selector15~2                     ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~3                    ; 2       ;
; control:control_module|WideOr17~0                                        ; 2       ;
; control:control_module|state.trap1                                       ; 2       ;
; control:control_module|state.jmp_sub1                                    ; 2       ;
; datapath:datapath_module|alu:alu_module|Equal0~3                         ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~5                     ; 2       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~1                    ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~105                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~41                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~9                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~57                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~25                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~73                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~121                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~89                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~107                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~43                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~11                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~59                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~27                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~75                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~123                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~91                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~106                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~42                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~10                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~58                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~26                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~74                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~122                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~90                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~109                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~45                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~13                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~61                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~29                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~77                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~125                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~93                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~111                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~47                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~15                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~63                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~31                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~79                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~127                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~95                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~108                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~44                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~12                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~60                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~28                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~76                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~124                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~92                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~110                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~46                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~14                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~62                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~30                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~78                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~126                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~94                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~97                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~33                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~1                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~49                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~17                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~65                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~113                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~81                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~98                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~34                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~2                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~50                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~18                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~66                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~114                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~82                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~99                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~35                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~3                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~51                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~19                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~67                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~115                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~83                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~100                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~36                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~4                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~52                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~20                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~68                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~116                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~84                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~101                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~37                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~5                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~53                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~21                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~69                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~117                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~85                  ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux9~0                             ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~102                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~38                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~6                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~54                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~22                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~70                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~118                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~86                  ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux8~0                             ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~103                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~39                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~7                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~55                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~23                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~71                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~119                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~87                  ; 2       ;
; datapath:datapath_module|mux4:alu_mux|Mux7~0                             ; 2       ;
; control:control_module|state.s_add                                       ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~104                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~40                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~8                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~56                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~24                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~72                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~120                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~88                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~96                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~32                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~0                   ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~48                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~16                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~64                  ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~112                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~80                  ; 2       ;
; control:control_module|state.s_not                                       ; 2       ;
; control:control_module|Selector37~0                                      ; 2       ;
; control:control_module|state.ldi2                                        ; 2       ;
; control:control_module|WideOr19                                          ; 2       ;
; control:control_module|state.sti4                                        ; 2       ;
; control:control_module|state.str2                                        ; 2       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[1]~37  ; 2       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[2]~33  ; 2       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[5]~29  ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~57                      ; 2       ;
; datapath:datapath_module|alu:alu_module|Add0~61                          ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~53                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~49                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~45                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~41                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~37                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~33                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~25                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~21                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~17                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~13                      ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~9                       ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~5                       ; 2       ;
; datapath:datapath_module|adder:offset_adder|Add0~1                       ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~380                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~372                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~364                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~356                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~348                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~340                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~332                 ; 2       ;
; datapath:datapath_module|alu:alu_module|Add0~29                          ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~260                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~236                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~172                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~156                 ; 2       ;
; datapath:datapath_module|regfile:regfile_module|data~140                 ; 2       ;
; mem_rdata[15]~input                                                      ; 1       ;
; mem_rdata[14]~input                                                      ; 1       ;
; mem_rdata[13]~input                                                      ; 1       ;
; mem_rdata[12]~input                                                      ; 1       ;
; mem_rdata[11]~input                                                      ; 1       ;
; mem_rdata[10]~input                                                      ; 1       ;
; mem_rdata[9]~input                                                       ; 1       ;
; mem_rdata[8]~input                                                       ; 1       ;
; mem_rdata[7]~input                                                       ; 1       ;
; mem_rdata[6]~input                                                       ; 1       ;
; mem_rdata[5]~input                                                       ; 1       ;
; mem_rdata[4]~input                                                       ; 1       ;
; mem_rdata[3]~input                                                       ; 1       ;
; mem_rdata[2]~input                                                       ; 1       ;
; mem_rdata[1]~input                                                       ; 1       ;
; mem_rdata[0]~input                                                       ; 1       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[7]~24  ; 1       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[7]~23  ; 1       ;
; datapath:datapath_module|mux4:regfile_mux|Mux0~2                         ; 1       ;
; datapath:datapath_module|mux4:regfile_mux|Mux0~1                         ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~9                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~8                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~7                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector15~8                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector15~7                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~6                     ; 1       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[0]~22  ; 1       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[0]~21  ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector15~6                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector15~5                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector8~7                      ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftRight1~9                    ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector9~5                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector9~4                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector9~3                      ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~33                    ; 1       ;
; control:control_module|Selector30~0                                      ; 1       ;
; control:control_module|Selector50~0                                      ; 1       ;
; datapath:datapath_module|gencc:gencc_module|WideOr0                      ; 1       ;
; datapath:datapath_module|gencc:gencc_module|out[0]~0                     ; 1       ;
; control:control_module|Selector29~0                                      ; 1       ;
; control:control_module|Selector25~0                                      ; 1       ;
; control:control_module|Selector24~0                                      ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux0~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux1~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux2~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux3~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux4~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux5~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux6~0                              ; 1       ;
; datapath:datapath_module|register:pc|data[0]~0                           ; 1       ;
; control:control_module|Selector54~0                                      ; 1       ;
; control:control_module|Selector40~0                                      ; 1       ;
; control:control_module|Selector33~0                                      ; 1       ;
; control:control_module|Selector55~0                                      ; 1       ;
; control:control_module|Selector51~0                                      ; 1       ;
; control:control_module|Selector58~0                                      ; 1       ;
; control:control_module|Selector47~0                                      ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux14~0                             ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux13~0                             ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux12~0                             ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux11~0                             ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux10~0                             ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux9~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux8~0                              ; 1       ;
; datapath:datapath_module|mux4:pc_mux|Mux7~0                              ; 1       ;
; control:control_module|Selector43~0                                      ; 1       ;
; control:control_module|Selector26~0                                      ; 1       ;
; control:control_module|Selector27~0                                      ; 1       ;
; control:control_module|Selector28~0                                      ; 1       ;
; control:control_module|Selector53~0                                      ; 1       ;
; control:control_module|Selector36~0                                      ; 1       ;
; control:control_module|Selector41~0                                      ; 1       ;
; control:control_module|Selector34~0                                      ; 1       ;
; control:control_module|Selector22~1                                      ; 1       ;
; control:control_module|Selector22~0                                      ; 1       ;
; datapath:datapath_module|register:cc|data[2]                             ; 1       ;
; datapath:datapath_module|register:cc|data[1]                             ; 1       ;
; datapath:datapath_module|register:cc|data[0]                             ; 1       ;
; control:control_module|state.calc_addr~0                                 ; 1       ;
; control:control_module|Selector38~0                                      ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux0~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux1~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux2~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux3~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux4~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux5~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux6~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux7~0                             ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux8~0                             ; 1       ;
; datapath:datapath_module|regfile_filter:regfile_filter_module|out[7]~11  ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector0~0                      ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~31                    ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector8~4                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector8~3                      ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux9~0                             ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector1~5                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector1~4                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector1~3                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector1~2                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector1~1                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector9~1                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector9~0                      ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux10~0                            ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector2~8                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector2~7                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector2~5                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector2~4                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector10~5                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector10~4                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector10~3                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector10~2                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector10~1                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector10~0                     ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux11~0                            ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector3~4                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector3~3                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector3~2                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector3~1                      ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~30                    ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~29                    ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector11~4                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector11~3                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector11~2                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector11~1                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector11~0                     ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux12~0                            ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector4~5                      ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~27                    ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector4~4                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector4~3                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector4~2                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector4~1                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector4~0                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~7                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~6                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~5                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~4                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~3                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~2                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~1                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector12~0                     ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux13~0                            ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector5~3                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector5~2                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector5~1                      ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~21                    ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector13~8                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector13~7                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector13~6                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector13~5                     ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~17                    ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector13~4                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector13~3                     ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux14~0                            ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector6~5                      ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~15                    ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~14                    ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector6~3                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector6~1                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~4                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~2                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~1                     ; 1       ;
; datapath:datapath_module|alu:alu_module|ShiftLeft0~7                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector14~0                     ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux15~1                            ; 1       ;
; datapath:datapath_module|mux4:mar_mux|Mux15~0                            ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector15~1                     ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector15~0                     ; 1       ;
; datapath:datapath_module|mux4:regfile_mux|Mux7~0                         ; 1       ;
; control:control_module|state.ldi4                                        ; 1       ;
; control:control_module|state.ldr2                                        ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector7~3                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector7~2                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector7~1                      ; 1       ;
; control:control_module|Selector49~0                                      ; 1       ;
; control:control_module|Selector45~0                                      ; 1       ;
; control:control_module|Selector42~0                                      ; 1       ;
; control:control_module|Selector37~1                                      ; 1       ;
; control:control_module|Selector35~0                                      ; 1       ;
; control:control_module|Selector32~1                                      ; 1       ;
; control:control_module|Selector32~0                                      ; 1       ;
; control:control_module|Selector23~0                                      ; 1       ;
; control:control_module|Selector57~0                                      ; 1       ;
; control:control_module|Selector46~0                                      ; 1       ;
; control:control_module|Selector39~0                                      ; 1       ;
; datapath:datapath_module|register:mar|data[8]                            ; 1       ;
; datapath:datapath_module|register:mar|data[7]                            ; 1       ;
; datapath:datapath_module|register:mar|data[6]                            ; 1       ;
; datapath:datapath_module|register:mar|data[5]                            ; 1       ;
; datapath:datapath_module|register:mar|data[4]                            ; 1       ;
; datapath:datapath_module|register:mar|data[3]                            ; 1       ;
; datapath:datapath_module|register:mar|data[2]                            ; 1       ;
; datapath:datapath_module|register:mar|data[1]                            ; 1       ;
; control:control_module|mem_byte_enable[1]~1                              ; 1       ;
; control:control_module|mem_byte_enable[0]~0                              ; 1       ;
; control:control_module|WideOr5~0                                         ; 1       ;
; datapath:datapath_module|alu:alu_module|Selector6~7                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~57                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~54                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~53                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~50                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~49                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~46                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~45                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~42                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~41                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~38                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~37                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~34                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~33                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~30                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~29                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~26                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~25                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~22                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~21                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~18                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~17                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~14                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~13                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~10                      ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~9                       ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~6                       ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~5                       ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~2                       ; 1       ;
; datapath:datapath_module|plus2:plus2_module|Add0~1                       ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~54                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~58                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~57                          ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~50                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~54                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~53                          ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~46                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~50                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~49                          ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~42                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~46                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~45                          ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~38                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~42                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~41                          ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~34                      ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~38                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~37                          ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~30                      ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~26                      ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~22                      ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~18                      ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~14                      ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~10                      ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~6                       ; 1       ;
; datapath:datapath_module|adder:offset_adder|Add0~2                       ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~376                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~368                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~360                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~352                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~344                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~336                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~328                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~320                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~312                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~304                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~296                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~288                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~280                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~272                 ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~34                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~33                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~30                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~26                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~25                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~22                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~21                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~18                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~17                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~14                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~13                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~10                          ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~9                           ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~6                           ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~5                           ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~2                           ; 1       ;
; datapath:datapath_module|alu:alu_module|Add0~1                           ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~264                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~256                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~248                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~240                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~232                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~224                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~216                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~208                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~204                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~200                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~192                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~188                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~184                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~176                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~168                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~160                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~152                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~144                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~136                 ; 1       ;
; datapath:datapath_module|regfile:regfile_module|data~128                 ; 1       ;
; datapath:datapath_module|register:mar|data[15]                           ; 1       ;
; datapath:datapath_module|register:mar|data[14]                           ; 1       ;
; datapath:datapath_module|register:mar|data[13]                           ; 1       ;
; datapath:datapath_module|register:mar|data[12]                           ; 1       ;
; datapath:datapath_module|register:mar|data[11]                           ; 1       ;
; datapath:datapath_module|register:mar|data[10]                           ; 1       ;
; datapath:datapath_module|register:mar|data[9]                            ; 1       ;
+--------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+----------------------------------------------+---------------------------+
; Routing Resource Type                        ; Usage                     ;
+----------------------------------------------+---------------------------+
; Block interconnects                          ; 1,166 / 173,800 ( < 1 % ) ;
; C12 interconnects                            ; 10 / 6,572 ( < 1 % )      ;
; C4 interconnects                             ; 495 / 114,480 ( < 1 % )   ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )            ;
; DQS I/O Configuration Shift Register Outputs ; 0 / 62 ( 0 % )            ;
; DQS bus muxes                                ; 0 / 62 ( 0 % )            ;
; DQS-18 I/O buses                             ; 0 / 8 ( 0 % )             ;
; DQS-4 I/O buses                              ; 0 / 62 ( 0 % )            ;
; DQS-9 I/O buses                              ; 0 / 28 ( 0 % )            ;
; Direct links                                 ; 105 / 173,800 ( < 1 % )   ;
; Global clocks                                ; 1 / 16 ( 6 % )            ;
; I/O Clock Divider Clock Outputs              ; 0 / 62 ( 0 % )            ;
; I/O Configuration Shift Register Outputs     ; 0 / 372 ( 0 % )           ;
; Local interconnects                          ; 243 / 38,000 ( < 1 % )    ;
; NDQS bus muxes                               ; 0 / 62 ( 0 % )            ;
; NDQS-18 I/O buses                            ; 0 / 8 ( 0 % )             ;
; NDQS-9 I/O buses                             ; 0 / 28 ( 0 % )            ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 4 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 4 ( 0 % )             ;
; Periphery clocks                             ; 0 / 56 ( 0 % )            ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )            ;
; R20 interconnects                            ; 42 / 7,300 ( < 1 % )      ;
; R20/C12 interconnect drivers                 ; 35 / 10,600 ( < 1 % )     ;
; R4 interconnects                             ; 977 / 193,800 ( < 1 % )   ;
; Spine clocks                                 ; 4 / 104 ( 4 % )           ;
+----------------------------------------------+---------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 9.49) ; Number of LABs  (Total = 37) ;
+----------------------------------+------------------------------+
; 1                                ; 1                            ;
; 2                                ; 0                            ;
; 3                                ; 0                            ;
; 4                                ; 0                            ;
; 5                                ; 0                            ;
; 6                                ; 0                            ;
; 7                                ; 1                            ;
; 8                                ; 1                            ;
; 9                                ; 5                            ;
; 10                               ; 29                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.16) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 34                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 11                           ;
; 2 Clock enables                    ; 4                            ;
; 3 Clock enables                    ; 18                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.92) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 2                            ;
; 19                                           ; 7                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.38) ; Number of LABs  (Total = 37) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 1                            ;
; 3                                                ; 1                            ;
; 4                                                ; 0                            ;
; 5                                                ; 1                            ;
; 6                                                ; 2                            ;
; 7                                                ; 1                            ;
; 8                                                ; 6                            ;
; 9                                                ; 4                            ;
; 10                                               ; 5                            ;
; 11                                               ; 3                            ;
; 12                                               ; 4                            ;
; 13                                               ; 3                            ;
; 14                                               ; 1                            ;
; 15                                               ; 2                            ;
; 16                                               ; 0                            ;
; 17                                               ; 0                            ;
; 18                                               ; 2                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 28.00) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 3                            ;
; 31                                           ; 4                            ;
; 32                                           ; 0                            ;
; 33                                           ; 3                            ;
; 34                                           ; 2                            ;
; 35                                           ; 2                            ;
; 36                                           ; 3                            ;
; 37                                           ; 3                            ;
; 38                                           ; 1                            ;
; 39                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 54        ; 0            ; 0            ; 54        ; 54        ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 54           ; 54           ; 54           ; 54           ; 54           ; 0         ; 54           ; 54           ; 0         ; 0         ; 54           ; 18           ; 54           ; 54           ; 54           ; 54           ; 18           ; 54           ; 54           ; 54           ; 54           ; 18           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; mem_read           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_write          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_byte_enable[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_byte_enable[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_address[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_wdata[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_resp           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_rdata[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3SE50F780C2 for design "mp1"
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3SL50F780C2 is compatible
    Info (176445): Device EP3SL70F780C2 is compatible
    Info (176445): Device EP3SL110F780C2 is compatible
    Info (176445): Device EP3SL150F780C2 is compatible
    Info (176445): Device EP3SL150F780C2ES is compatible
    Info (176445): Device EP3SL200H780C2 is compatible
    Info (176445): Device EP3SE260H780C2 is compatible
    Info (176445): Device EP3SE80F780C2 is compatible
    Info (176445): Device EP3SE110F780C2 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N21
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 54 pins of 54 total pins
    Info (169086): Pin mem_read not assigned to an exact location on the device
    Info (169086): Pin mem_write not assigned to an exact location on the device
    Info (169086): Pin mem_byte_enable[0] not assigned to an exact location on the device
    Info (169086): Pin mem_byte_enable[1] not assigned to an exact location on the device
    Info (169086): Pin mem_address[0] not assigned to an exact location on the device
    Info (169086): Pin mem_address[1] not assigned to an exact location on the device
    Info (169086): Pin mem_address[2] not assigned to an exact location on the device
    Info (169086): Pin mem_address[3] not assigned to an exact location on the device
    Info (169086): Pin mem_address[4] not assigned to an exact location on the device
    Info (169086): Pin mem_address[5] not assigned to an exact location on the device
    Info (169086): Pin mem_address[6] not assigned to an exact location on the device
    Info (169086): Pin mem_address[7] not assigned to an exact location on the device
    Info (169086): Pin mem_address[8] not assigned to an exact location on the device
    Info (169086): Pin mem_address[9] not assigned to an exact location on the device
    Info (169086): Pin mem_address[10] not assigned to an exact location on the device
    Info (169086): Pin mem_address[11] not assigned to an exact location on the device
    Info (169086): Pin mem_address[12] not assigned to an exact location on the device
    Info (169086): Pin mem_address[13] not assigned to an exact location on the device
    Info (169086): Pin mem_address[14] not assigned to an exact location on the device
    Info (169086): Pin mem_address[15] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[0] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[1] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[2] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[3] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[4] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[5] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[6] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[7] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[8] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[9] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[10] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[11] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[12] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[13] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[14] not assigned to an exact location on the device
    Info (169086): Pin mem_wdata[15] not assigned to an exact location on the device
    Info (169086): Pin mem_resp not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[0] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[1] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[2] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[3] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[4] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[5] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[6] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[7] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[8] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[9] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[10] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[11] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[12] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[13] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[14] not assigned to an exact location on the device
    Info (169086): Pin mem_rdata[15] not assigned to an exact location on the device
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000          clk
Info (176353): Automatically promoted node clk~input (placed in PIN P28 (CLK1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 53 (unused VREF, 2.5V VCCIO, 17 input, 36 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 1C does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 2C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 2A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 5C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 6C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 7C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y13 to location X31_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info: Quartus II 32-bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 786 megabytes
    Info: Processing ended: Sun Sep 13 16:21:32 2015
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:14


