Fitter report for dht11
Fri Aug 25 15:02:40 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 25 15:02:40 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; dht11                                            ;
; Top-level Entity Name              ; dht11_top                                        ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE10F17C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 402 / 10,320 ( 4 % )                             ;
;     Total combinational functions  ; 399 / 10,320 ( 4 % )                             ;
;     Dedicated logic registers      ; 162 / 10,320 ( 2 % )                             ;
; Total registers                    ; 162                                              ;
; Total pins                         ; 15 / 180 ( 8 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; v3_3     ; Missing drive strength and slew rate ;
; seg[0]   ; Missing drive strength and slew rate ;
; seg[1]   ; Missing drive strength and slew rate ;
; seg[2]   ; Missing drive strength and slew rate ;
; seg[3]   ; Missing drive strength and slew rate ;
; seg[4]   ; Missing drive strength and slew rate ;
; seg[5]   ; Missing drive strength and slew rate ;
; seg[6]   ; Missing drive strength and slew rate ;
; seg[7]   ; Missing drive strength and slew rate ;
; sel[0]   ; Missing drive strength and slew rate ;
; sel[1]   ; Missing drive strength and slew rate ;
; sel[2]   ; Missing drive strength and slew rate ;
; dht11    ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 606 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 606 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 596     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGA/lizi/dht11/prj/output_files/dht11.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 402 / 10,320 ( 4 % ) ;
;     -- Combinational with no register       ; 240                  ;
;     -- Register only                        ; 3                    ;
;     -- Combinational with a register        ; 159                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 209                  ;
;     -- 3 input functions                    ; 74                   ;
;     -- <=2 input functions                  ; 116                  ;
;     -- Register only                        ; 3                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 294                  ;
;     -- arithmetic mode                      ; 105                  ;
;                                             ;                      ;
; Total registers*                            ; 162 / 11,172 ( 1 % ) ;
;     -- Dedicated logic registers            ; 162 / 10,320 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 32 / 645 ( 5 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 15 / 180 ( 8 % )     ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 3 / 10 ( 30 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 4%         ;
; Maximum fan-out                             ; 125                  ;
; Highest non-global fan-out                  ; 125                  ;
; Total fan-out                               ; 1893                 ;
; Average fan-out                             ; 3.11                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 402 / 10320 ( 4 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 240                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;     -- Combinational with a register        ; 159                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 209                 ; 0                              ;
;     -- 3 input functions                    ; 74                  ; 0                              ;
;     -- <=2 input functions                  ; 116                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 294                 ; 0                              ;
;     -- arithmetic mode                      ; 105                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 162                 ; 0                              ;
;     -- Dedicated logic registers            ; 162 / 10320 ( 2 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 32 / 645 ( 5 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 15                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 12 ( 25 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 1                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 1                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1888                ; 5                              ;
;     -- Registered Connections               ; 734                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 12                  ; 0                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; E1    ; 1        ; 0            ; 11           ; 7            ; 43                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n ; K1    ; 2        ; 0            ; 8            ; 7            ; 51                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; seg[0] ; T11   ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[1] ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[2] ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[3] ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[4] ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[5] ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[6] ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[7] ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[0] ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[1] ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[2] ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v3_3   ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source    ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------+---------------------+
; dht11 ; R14   ; 4        ; 30           ; 0            ; 0            ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; dht11_ctrl:DUT|dht11_en ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % ) ; 2.5V          ; --           ;
; 3        ; 7 / 26 ( 27 % ) ; 2.5V          ; --           ;
; 4        ; 5 / 27 ( 19 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; sel[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; sel[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; sel[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; dht11                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; seg[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; seg[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; seg[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; seg[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; seg[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; seg[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; seg[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; seg[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; v3_3                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                  ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name        ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
; |dht11_top                 ; 402 (0)     ; 162 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 15   ; 0            ; 240 (0)      ; 3 (0)             ; 159 (0)          ; |dht11_top                 ; work         ;
;    |bin2bcd:b1|            ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |dht11_top|bin2bcd:b1      ; work         ;
;    |bin2bcd:b2|            ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |dht11_top|bin2bcd:b2      ; work         ;
;    |dht11_ctrl:DUT|        ; 285 (285)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 2 (2)             ; 124 (124)        ; |dht11_top|dht11_ctrl:DUT  ; work         ;
;    |seven_tube:TUBE|       ; 100 (100)   ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 37 (37)          ; |dht11_top|seven_tube:TUBE ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; v3_3   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dht11  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rst_n  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; dht11                                  ;                   ;         ;
;      - dht11_ctrl:DUT|dht11_d1         ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|cnt_1us[12]~61   ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|cnt_low[11]~0    ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|cnt_low[2]~1     ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add2~24          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add2~25          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add2~26          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|cnt_high[10]~0   ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|cnt_high[11]~1   ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add3~24          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add3~25          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add3~26          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add2~27          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add2~28          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add2~29          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add2~30          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add3~27          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add3~28          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add3~29          ; 1                 ; 6       ;
;      - dht11_ctrl:DUT|Add3~30          ; 1                 ; 6       ;
; rst_n                                  ;                   ;         ;
;      - seven_tube:TUBE|cnt[0]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[1]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[2]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[3]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[4]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[5]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[6]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[7]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[8]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[9]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[10]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[11]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[12]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[13]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[14]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[15]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[16]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[17]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[18]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[19]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[20]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[21]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[22]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[23]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[24]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[25]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[26]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[27]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[28]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[29]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[30]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|cnt[31]         ; 0                 ; 6       ;
;      - seven_tube:TUBE|sel[1]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|sel[0]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|sel[2]          ; 0                 ; 6       ;
;      - seven_tube:TUBE|Mux3~3          ; 0                 ; 6       ;
;      - seven_tube:TUBE|data_temp[1]~0  ; 0                 ; 6       ;
;      - seven_tube:TUBE|data_temp[1]~12 ; 0                 ; 6       ;
;      - seven_tube:TUBE|data_temp[2]~15 ; 0                 ; 6       ;
;      - seven_tube:TUBE|data_temp[2]~18 ; 0                 ; 6       ;
;      - seven_tube:TUBE|data_temp[3]~24 ; 0                 ; 6       ;
;      - seven_tube:TUBE|WideOr6~1       ; 0                 ; 6       ;
;      - seven_tube:TUBE|WideOr5~1       ; 0                 ; 6       ;
;      - seven_tube:TUBE|WideOr4~1       ; 0                 ; 6       ;
;      - seven_tube:TUBE|WideOr3~1       ; 0                 ; 6       ;
;      - seven_tube:TUBE|WideOr2~1       ; 0                 ; 6       ;
;      - seven_tube:TUBE|WideOr1~1       ; 0                 ; 6       ;
;      - seven_tube:TUBE|WideOr0~1       ; 0                 ; 6       ;
;      - seven_tube:TUBE|clk_1khz        ; 0                 ; 6       ;
;      - dht11_ctrl:DUT|sys_rst_n        ; 0                 ; 6       ;
;      - seven_tube:TUBE|Mux5~2          ; 0                 ; 6       ;
; clk                                    ;                   ;         ;
+----------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                            ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                           ; PIN_E1             ; 43      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; dht11_ctrl:DUT|Equal4~4       ; LCCOMB_X19_Y15_N30 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dht11_ctrl:DUT|Selector6~4    ; LCCOMB_X22_Y13_N18 ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dht11_ctrl:DUT|bit_cnt[0]~11  ; LCCOMB_X22_Y16_N18 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dht11_ctrl:DUT|clk_1us        ; FF_X19_Y16_N13     ; 116     ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; dht11_ctrl:DUT|cnt_high[11]~1 ; LCCOMB_X22_Y13_N30 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dht11_ctrl:DUT|cnt_low[11]~0  ; LCCOMB_X23_Y12_N10 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dht11_ctrl:DUT|sys_rst_n      ; FF_X19_Y16_N31     ; 125     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; rst_n                         ; PIN_K1             ; 51      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; seven_tube:TUBE|LessThan0~10  ; LCCOMB_X23_Y17_N16 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; seven_tube:TUBE|clk_1khz      ; FF_X23_Y17_N11     ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                      ; PIN_E1         ; 43      ; 3                                    ; Global Clock         ; GCLK2            ; --                        ;
; dht11_ctrl:DUT|clk_1us   ; FF_X19_Y16_N13 ; 116     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; seven_tube:TUBE|clk_1khz ; FF_X23_Y17_N11 ; 3       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; dht11_ctrl:DUT|sys_rst_n          ; 125     ;
; rst_n~input                       ; 51      ;
; dht11_ctrl:DUT|LessThan5~4        ; 41      ;
; dht11_ctrl:DUT|data_tmp[0]~0      ; 40      ;
; dht11_ctrl:DUT|bit_cnt[1]         ; 35      ;
; dht11_ctrl:DUT|bit_cnt[2]         ; 33      ;
; seven_tube:TUBE|LessThan0~10      ; 33      ;
; dht11_ctrl:DUT|bit_cnt[0]         ; 25      ;
; dht11_ctrl:DUT|bit_cnt[3]         ; 25      ;
; seven_tube:TUBE|sel[0]            ; 22      ;
; dht11~input                       ; 20      ;
; dht11_ctrl:DUT|Selector6~4        ; 20      ;
; dht11_ctrl:DUT|bit_cnt[4]         ; 18      ;
; dht11_ctrl:DUT|Equal4~4           ; 17      ;
; dht11_ctrl:DUT|Decoder0~42        ; 15      ;
; dht11_ctrl:DUT|always3~5          ; 13      ;
; dht11_ctrl:DUT|always3~2          ; 13      ;
; dht11_ctrl:DUT|cnt_high[11]~1     ; 12      ;
; dht11_ctrl:DUT|cnt_low[11]~0      ; 12      ;
; seven_tube:TUBE|sel[2]            ; 12      ;
; seven_tube:TUBE|sel[1]            ; 12      ;
; dht11_ctrl:DUT|Decoder0~49        ; 8       ;
; dht11_ctrl:DUT|Decoder0~45        ; 8       ;
; seven_tube:TUBE|data_temp[3]~29   ; 8       ;
; seven_tube:TUBE|data_temp[2]~19   ; 8       ;
; seven_tube:TUBE|data_temp[1]~12   ; 8       ;
; dht11_ctrl:DUT|cnt_1us[5]         ; 8       ;
; dht11_ctrl:DUT|dht11_d1           ; 7       ;
; seven_tube:TUBE|Mux3~3            ; 7       ;
; dht11_ctrl:DUT|cnt_1us[4]         ; 7       ;
; dht11_ctrl:DUT|bit_cnt[0]~11      ; 6       ;
; dht11_ctrl:DUT|state.S_READY_HIGH ; 6       ;
; dht11_ctrl:DUT|LessThan2~3        ; 6       ;
; dht11_ctrl:DUT|Decoder0~58        ; 6       ;
; dht11_ctrl:DUT|dht11_d2           ; 6       ;
; dht11_ctrl:DUT|cnt_1us[19]        ; 6       ;
; dht11_ctrl:DUT|cnt_high[10]~0     ; 5       ;
; dht11_ctrl:DUT|cnt_low[2]~1       ; 5       ;
; dht11_ctrl:DUT|always3~6          ; 5       ;
; dht11_ctrl:DUT|state.S_READY_LOW  ; 5       ;
; dht11_ctrl:DUT|Decoder0~55        ; 5       ;
; dht11_ctrl:DUT|always6~0          ; 5       ;
; dht11_ctrl:DUT|bit_cnt[5]         ; 5       ;
; dht11_ctrl:DUT|state.S_RD_DATA    ; 5       ;
; dht11_ctrl:DUT|data[9]            ; 5       ;
; dht11_ctrl:DUT|data[14]           ; 5       ;
; dht11_ctrl:DUT|data[13]           ; 5       ;
; dht11_ctrl:DUT|data[15]           ; 5       ;
; dht11_ctrl:DUT|data[25]           ; 5       ;
; dht11_ctrl:DUT|data[30]           ; 5       ;
; dht11_ctrl:DUT|data[29]           ; 5       ;
; dht11_ctrl:DUT|data[31]           ; 5       ;
; dht11_ctrl:DUT|cnt_1us[10]        ; 5       ;
; dht11_ctrl:DUT|cnt_1us[6]         ; 5       ;
; dht11_ctrl:DUT|cnt_1us[3]         ; 5       ;
; dht11_ctrl:DUT|state.S_LOW_18MS   ; 4       ;
; dht11_ctrl:DUT|state.S_WAIT_1S    ; 4       ;
; dht11_ctrl:DUT|Decoder0~54        ; 4       ;
; dht11_ctrl:DUT|Decoder0~47        ; 4       ;
; dht11_ctrl:DUT|Equal0~1           ; 4       ;
; dht11_ctrl:DUT|Equal0~0           ; 4       ;
; dht11_ctrl:DUT|Decoder0~43        ; 4       ;
; dht11_ctrl:DUT|LessThan5~2        ; 4       ;
; bin2bcd:b2|bin2bcd_reg~9          ; 4       ;
; bin2bcd:b1|bin2bcd_reg~9          ; 4       ;
; bin2bcd:b2|bin2bcd_reg~8          ; 4       ;
; bin2bcd:b2|bin2bcd_reg~5          ; 4       ;
; bin2bcd:b2|bin2bcd_reg~4          ; 4       ;
; dht11_ctrl:DUT|data[10]           ; 4       ;
; bin2bcd:b2|bin2bcd_reg~3          ; 4       ;
; dht11_ctrl:DUT|data[11]           ; 4       ;
; bin2bcd:b2|bin2bcd_reg~2          ; 4       ;
; bin2bcd:b2|bin2bcd_reg~1          ; 4       ;
; bin2bcd:b2|bin2bcd_reg~0          ; 4       ;
; dht11_ctrl:DUT|data[12]           ; 4       ;
; bin2bcd:b1|bin2bcd_reg~8          ; 4       ;
; bin2bcd:b1|bin2bcd_reg~5          ; 4       ;
; bin2bcd:b1|bin2bcd_reg~4          ; 4       ;
; dht11_ctrl:DUT|data[26]           ; 4       ;
; bin2bcd:b1|bin2bcd_reg~3          ; 4       ;
; dht11_ctrl:DUT|data[27]           ; 4       ;
; bin2bcd:b1|bin2bcd_reg~2          ; 4       ;
; bin2bcd:b1|bin2bcd_reg~1          ; 4       ;
; bin2bcd:b1|bin2bcd_reg~0          ; 4       ;
; dht11_ctrl:DUT|data[28]           ; 4       ;
; dht11_ctrl:DUT|cnt_1us[18]        ; 4       ;
; dht11_ctrl:DUT|cnt_1us[17]        ; 4       ;
; dht11_ctrl:DUT|cnt_1us[16]        ; 4       ;
; dht11_ctrl:DUT|cnt_1us[9]         ; 4       ;
; dht11_ctrl:DUT|cnt_1us[8]         ; 4       ;
; dht11_ctrl:DUT|cnt_1us[7]         ; 4       ;
; dht11_ctrl:DUT|cnt_1us[14]        ; 4       ;
; dht11_ctrl:DUT|cnt_1us[1]         ; 4       ;
; dht11_ctrl:DUT|cnt_1us[2]         ; 4       ;
; dht11_ctrl:DUT|cnt_high[7]        ; 3       ;
; dht11_ctrl:DUT|cnt_high[8]        ; 3       ;
; dht11_ctrl:DUT|cnt_high[9]        ; 3       ;
; dht11_ctrl:DUT|cnt_high[10]       ; 3       ;
; dht11_ctrl:DUT|cnt_high[11]       ; 3       ;
; dht11_ctrl:DUT|cnt_low[7]         ; 3       ;
; dht11_ctrl:DUT|cnt_low[8]         ; 3       ;
; dht11_ctrl:DUT|cnt_low[9]         ; 3       ;
; dht11_ctrl:DUT|cnt_low[10]        ; 3       ;
; dht11_ctrl:DUT|cnt_low[11]        ; 3       ;
; dht11_ctrl:DUT|state.S_DELAY      ; 3       ;
; dht11_ctrl:DUT|Equal2~4           ; 3       ;
; dht11_ctrl:DUT|Equal1~3           ; 3       ;
; dht11_ctrl:DUT|Decoder0~61        ; 3       ;
; dht11_ctrl:DUT|Decoder0~57        ; 3       ;
; dht11_ctrl:DUT|Equal1~0           ; 3       ;
; dht11_ctrl:DUT|data_tmp[32]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[33]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[34]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[35]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[36]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[37]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[38]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[39]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[16]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[17]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[18]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[19]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[20]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[21]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[22]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[23]       ; 3       ;
; dht11_ctrl:DUT|data_tmp[15]       ; 3       ;
; seven_tube:TUBE|data_temp[1]~9    ; 3       ;
; seven_tube:TUBE|data_temp[1]~7    ; 3       ;
; bin2bcd:b2|bin2bcd_reg~10         ; 3       ;
; bin2bcd:b2|LessThan0~0            ; 3       ;
; seven_tube:TUBE|data_temp[1]~4    ; 3       ;
; seven_tube:TUBE|data_temp[1]~2    ; 3       ;
; bin2bcd:b1|bin2bcd_reg~10         ; 3       ;
; bin2bcd:b1|LessThan0~0            ; 3       ;
; seven_tube:TUBE|data_temp[1]~0    ; 3       ;
; bin2bcd:b2|bin2bcd_reg~6          ; 3       ;
; bin2bcd:b1|bin2bcd_reg~6          ; 3       ;
; dht11_ctrl:DUT|cnt_1us[0]         ; 3       ;
; dht11_ctrl:DUT|LessThan0~1        ; 2       ;
; dht11_ctrl:DUT|always3~7          ; 2       ;
; dht11_ctrl:DUT|cnt_1us[12]~60     ; 2       ;
; dht11_ctrl:DUT|cnt_high[4]        ; 2       ;
; dht11_ctrl:DUT|cnt_high[5]        ; 2       ;
; dht11_ctrl:DUT|cnt_high[6]        ; 2       ;
; dht11_ctrl:DUT|cnt_low[4]         ; 2       ;
; dht11_ctrl:DUT|cnt_low[5]         ; 2       ;
; dht11_ctrl:DUT|cnt_low[6]         ; 2       ;
; dht11_ctrl:DUT|LessThan0~0        ; 2       ;
; dht11_ctrl:DUT|LessThan5~5        ; 2       ;
; dht11_ctrl:DUT|Equal2~2           ; 2       ;
; dht11_ctrl:DUT|Decoder0~53        ; 2       ;
; dht11_ctrl:DUT|Decoder0~52        ; 2       ;
; dht11_ctrl:DUT|cnt[0]             ; 2       ;
; dht11_ctrl:DUT|cnt[1]             ; 2       ;
; dht11_ctrl:DUT|cnt[2]             ; 2       ;
; dht11_ctrl:DUT|cnt[3]             ; 2       ;
; dht11_ctrl:DUT|cnt[5]             ; 2       ;
; dht11_ctrl:DUT|cnt[6]             ; 2       ;
; dht11_ctrl:DUT|cnt[7]             ; 2       ;
; dht11_ctrl:DUT|cnt[4]             ; 2       ;
; dht11_ctrl:DUT|LessThan7~0        ; 2       ;
; dht11_ctrl:DUT|data_tmp[3]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[2]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[4]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[1]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[0]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[5]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[6]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[24]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[25]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[26]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[27]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[28]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[29]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[30]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[31]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[8]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[9]        ; 2       ;
; dht11_ctrl:DUT|data_tmp[10]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[11]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[12]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[13]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[14]       ; 2       ;
; dht11_ctrl:DUT|data_tmp[7]        ; 2       ;
; seven_tube:TUBE|Mux5~0            ; 2       ;
; seven_tube:TUBE|data_temp[2]~18   ; 2       ;
; bin2bcd:b2|bin2bcd_reg~11         ; 2       ;
; bin2bcd:b1|bin2bcd_reg~11         ; 2       ;
; seven_tube:TUBE|Mux3~2            ; 2       ;
; bin2bcd:b2|bin2bcd_reg~7          ; 2       ;
; bin2bcd:b1|bin2bcd_reg~7          ; 2       ;
; seven_tube:TUBE|Mux3~0            ; 2       ;
; dht11_ctrl:DUT|cnt_1us[15]        ; 2       ;
; dht11_ctrl:DUT|cnt_1us[13]        ; 2       ;
; dht11_ctrl:DUT|cnt_1us[12]        ; 2       ;
; dht11_ctrl:DUT|cnt_1us[11]        ; 2       ;
; seven_tube:TUBE|cnt[31]           ; 2       ;
; seven_tube:TUBE|cnt[14]           ; 2       ;
; seven_tube:TUBE|cnt[13]           ; 2       ;
; seven_tube:TUBE|cnt[8]            ; 2       ;
; seven_tube:TUBE|cnt[7]            ; 2       ;
; seven_tube:TUBE|cnt[6]            ; 2       ;
; seven_tube:TUBE|cnt[5]            ; 2       ;
; seven_tube:TUBE|cnt[4]            ; 2       ;
; seven_tube:TUBE|cnt[3]            ; 2       ;
; seven_tube:TUBE|cnt[2]            ; 2       ;
; seven_tube:TUBE|cnt[1]            ; 2       ;
; seven_tube:TUBE|cnt[0]            ; 2       ;
; seven_tube:TUBE|cnt[12]           ; 2       ;
; seven_tube:TUBE|cnt[11]           ; 2       ;
; seven_tube:TUBE|cnt[10]           ; 2       ;
; seven_tube:TUBE|cnt[9]            ; 2       ;
; seven_tube:TUBE|cnt[30]           ; 2       ;
; seven_tube:TUBE|cnt[29]           ; 2       ;
; seven_tube:TUBE|cnt[28]           ; 2       ;
; seven_tube:TUBE|cnt[27]           ; 2       ;
; seven_tube:TUBE|cnt[26]           ; 2       ;
; seven_tube:TUBE|cnt[25]           ; 2       ;
; seven_tube:TUBE|cnt[24]           ; 2       ;
; seven_tube:TUBE|cnt[23]           ; 2       ;
; seven_tube:TUBE|cnt[22]           ; 2       ;
; seven_tube:TUBE|cnt[21]           ; 2       ;
; seven_tube:TUBE|cnt[20]           ; 2       ;
; seven_tube:TUBE|cnt[19]           ; 2       ;
; seven_tube:TUBE|cnt[18]           ; 2       ;
; seven_tube:TUBE|cnt[17]           ; 2       ;
; seven_tube:TUBE|cnt[16]           ; 2       ;
; seven_tube:TUBE|cnt[15]           ; 2       ;
; seven_tube:TUBE|sel[0]~2          ; 1       ;
; seven_tube:TUBE|Mux5~2            ; 1       ;
; seven_tube:TUBE|Mux5~1            ; 1       ;
; dht11_ctrl:DUT|bit_cnt~14         ; 1       ;
; dht11_ctrl:DUT|bit_cnt~13         ; 1       ;
; dht11_ctrl:DUT|bit_cnt~12         ; 1       ;
; dht11_ctrl:DUT|Decoder0~94        ; 1       ;
; dht11_ctrl:DUT|Decoder0~93        ; 1       ;
; dht11_ctrl:DUT|Decoder0~92        ; 1       ;
; dht11_ctrl:DUT|Decoder0~91        ; 1       ;
; dht11_ctrl:DUT|Decoder0~90        ; 1       ;
; dht11_ctrl:DUT|Decoder0~89        ; 1       ;
; dht11_ctrl:DUT|Decoder0~88        ; 1       ;
; dht11_ctrl:DUT|Decoder0~87        ; 1       ;
; dht11_ctrl:DUT|Decoder0~86        ; 1       ;
; dht11_ctrl:DUT|Decoder0~85        ; 1       ;
; dht11_ctrl:DUT|Decoder0~84        ; 1       ;
; dht11_ctrl:DUT|Decoder0~83        ; 1       ;
; dht11_ctrl:DUT|Decoder0~82        ; 1       ;
; dht11_ctrl:DUT|Decoder0~81        ; 1       ;
; dht11_ctrl:DUT|Decoder0~80        ; 1       ;
; dht11_ctrl:DUT|Decoder0~79        ; 1       ;
; dht11_ctrl:DUT|Decoder0~78        ; 1       ;
; dht11_ctrl:DUT|Decoder0~77        ; 1       ;
; dht11_ctrl:DUT|Decoder0~76        ; 1       ;
; dht11_ctrl:DUT|Decoder0~75        ; 1       ;
; dht11_ctrl:DUT|Decoder0~74        ; 1       ;
; dht11_ctrl:DUT|Add3~30            ; 1       ;
; dht11_ctrl:DUT|Add3~29            ; 1       ;
; dht11_ctrl:DUT|Add3~28            ; 1       ;
; dht11_ctrl:DUT|Add3~27            ; 1       ;
; dht11_ctrl:DUT|Add2~30            ; 1       ;
; dht11_ctrl:DUT|Add2~29            ; 1       ;
; dht11_ctrl:DUT|Add2~28            ; 1       ;
; dht11_ctrl:DUT|Add2~27            ; 1       ;
; dht11_ctrl:DUT|cnt_high[7]~6      ; 1       ;
; dht11_ctrl:DUT|cnt_high[8]~5      ; 1       ;
; dht11_ctrl:DUT|cnt_high[9]~4      ; 1       ;
; dht11_ctrl:DUT|cnt_high[10]~3     ; 1       ;
; dht11_ctrl:DUT|Add3~26            ; 1       ;
; dht11_ctrl:DUT|Add3~25            ; 1       ;
; dht11_ctrl:DUT|Add3~24            ; 1       ;
; dht11_ctrl:DUT|cnt_high[11]~2     ; 1       ;
; dht11_ctrl:DUT|cnt_high[0]        ; 1       ;
; dht11_ctrl:DUT|cnt_high[1]        ; 1       ;
; dht11_ctrl:DUT|cnt_high[2]        ; 1       ;
; dht11_ctrl:DUT|cnt_high[3]        ; 1       ;
; dht11_ctrl:DUT|cnt_low[7]~6       ; 1       ;
; dht11_ctrl:DUT|cnt_low[8]~5       ; 1       ;
; dht11_ctrl:DUT|cnt_low[9]~4       ; 1       ;
; dht11_ctrl:DUT|cnt_low[10]~3      ; 1       ;
; dht11_ctrl:DUT|Add2~26            ; 1       ;
; dht11_ctrl:DUT|Add2~25            ; 1       ;
; dht11_ctrl:DUT|Add2~24            ; 1       ;
; dht11_ctrl:DUT|cnt_low[11]~2      ; 1       ;
; dht11_ctrl:DUT|cnt_low[0]         ; 1       ;
; dht11_ctrl:DUT|cnt_low[1]         ; 1       ;
; dht11_ctrl:DUT|cnt_low[2]         ; 1       ;
; dht11_ctrl:DUT|cnt_low[3]         ; 1       ;
; dht11_ctrl:DUT|Selector3~1        ; 1       ;
; dht11_ctrl:DUT|Selector3~0        ; 1       ;
; dht11_ctrl:DUT|Selector4~1        ; 1       ;
; dht11_ctrl:DUT|Selector4~0        ; 1       ;
; dht11_ctrl:DUT|Selector1~1        ; 1       ;
; dht11_ctrl:DUT|Selector2~0        ; 1       ;
; dht11_ctrl:DUT|Selector0~2        ; 1       ;
; dht11_ctrl:DUT|Selector0~1        ; 1       ;
; dht11_ctrl:DUT|Selector0~0        ; 1       ;
; dht11_ctrl:DUT|cnt~2              ; 1       ;
; dht11_ctrl:DUT|cnt~1              ; 1       ;
; dht11_ctrl:DUT|cnt~0              ; 1       ;
; dht11_ctrl:DUT|bit_cnt[3]~10      ; 1       ;
; dht11_ctrl:DUT|bit_cnt[4]~9       ; 1       ;
; dht11_ctrl:DUT|bit_cnt[5]~8       ; 1       ;
; dht11_ctrl:DUT|Selector5~0        ; 1       ;
; dht11_ctrl:DUT|cnt_1us[12]~61     ; 1       ;
; dht11_ctrl:DUT|always3~4          ; 1       ;
; dht11_ctrl:DUT|always3~3          ; 1       ;
; dht11_ctrl:DUT|always3~1          ; 1       ;
; dht11_ctrl:DUT|always3~0          ; 1       ;
; dht11_ctrl:DUT|Selector6~3        ; 1       ;
; dht11_ctrl:DUT|Selector6~2        ; 1       ;
; dht11_ctrl:DUT|Selector6~1        ; 1       ;
; dht11_ctrl:DUT|Selector6~0        ; 1       ;
; dht11_ctrl:DUT|LessThan2~2        ; 1       ;
; dht11_ctrl:DUT|LessThan2~1        ; 1       ;
; dht11_ctrl:DUT|LessThan2~0        ; 1       ;
; dht11_ctrl:DUT|Equal2~3           ; 1       ;
; dht11_ctrl:DUT|Selector1~0        ; 1       ;
; dht11_ctrl:DUT|Equal1~2           ; 1       ;
; dht11_ctrl:DUT|Equal2~1           ; 1       ;
; dht11_ctrl:DUT|Equal2~0           ; 1       ;
; dht11_ctrl:DUT|Equal1~1           ; 1       ;
; dht11_ctrl:DUT|dht11_en           ; 1       ;
; dht11_ctrl:DUT|data_tmp[3]~40     ; 1       ;
; dht11_ctrl:DUT|data_tmp[2]~39     ; 1       ;
; dht11_ctrl:DUT|data_tmp[4]~38     ; 1       ;
; dht11_ctrl:DUT|data_tmp[1]~37     ; 1       ;
; dht11_ctrl:DUT|data_tmp[0]~36     ; 1       ;
; dht11_ctrl:DUT|data_tmp[5]~35     ; 1       ;
; dht11_ctrl:DUT|data_tmp[6]~34     ; 1       ;
; dht11_ctrl:DUT|Decoder0~73        ; 1       ;
; dht11_ctrl:DUT|data_tmp[32]~33    ; 1       ;
; dht11_ctrl:DUT|Decoder0~72        ; 1       ;
; dht11_ctrl:DUT|data_tmp[24]~32    ; 1       ;
; dht11_ctrl:DUT|Decoder0~71        ; 1       ;
; dht11_ctrl:DUT|data_tmp[33]~31    ; 1       ;
; dht11_ctrl:DUT|Decoder0~70        ; 1       ;
; dht11_ctrl:DUT|data_tmp[25]~30    ; 1       ;
; dht11_ctrl:DUT|Decoder0~69        ; 1       ;
; dht11_ctrl:DUT|data_tmp[34]~29    ; 1       ;
; dht11_ctrl:DUT|data_tmp[26]~28    ; 1       ;
; dht11_ctrl:DUT|Decoder0~68        ; 1       ;
; dht11_ctrl:DUT|data_tmp[35]~27    ; 1       ;
; dht11_ctrl:DUT|Decoder0~67        ; 1       ;
; dht11_ctrl:DUT|data_tmp[27]~26    ; 1       ;
; dht11_ctrl:DUT|Decoder0~66        ; 1       ;
; dht11_ctrl:DUT|data_tmp[36]~25    ; 1       ;
; dht11_ctrl:DUT|Decoder0~65        ; 1       ;
; dht11_ctrl:DUT|data_tmp[28]~24    ; 1       ;
; dht11_ctrl:DUT|Decoder0~64        ; 1       ;
; dht11_ctrl:DUT|data_tmp[37]~23    ; 1       ;
; dht11_ctrl:DUT|Decoder0~63        ; 1       ;
; dht11_ctrl:DUT|data_tmp[29]~22    ; 1       ;
; dht11_ctrl:DUT|Decoder0~62        ; 1       ;
; dht11_ctrl:DUT|data_tmp[38]~21    ; 1       ;
; dht11_ctrl:DUT|data_tmp[30]~20    ; 1       ;
; dht11_ctrl:DUT|Decoder0~60        ; 1       ;
; dht11_ctrl:DUT|data_tmp[39]~19    ; 1       ;
; dht11_ctrl:DUT|Decoder0~59        ; 1       ;
; dht11_ctrl:DUT|data_tmp[31]~18    ; 1       ;
; dht11_ctrl:DUT|Decoder0~56        ; 1       ;
; dht11_ctrl:DUT|data_tmp[16]~17    ; 1       ;
; dht11_ctrl:DUT|data_tmp[8]~16     ; 1       ;
; dht11_ctrl:DUT|data_tmp[17]~15    ; 1       ;
; dht11_ctrl:DUT|data_tmp[9]~14     ; 1       ;
; dht11_ctrl:DUT|data_tmp[18]~13    ; 1       ;
; dht11_ctrl:DUT|data_tmp[10]~12    ; 1       ;
; dht11_ctrl:DUT|data_tmp[19]~11    ; 1       ;
; dht11_ctrl:DUT|data_tmp[11]~10    ; 1       ;
; dht11_ctrl:DUT|data_tmp[20]~9     ; 1       ;
; dht11_ctrl:DUT|data_tmp[12]~8     ; 1       ;
; dht11_ctrl:DUT|data_tmp[21]~7     ; 1       ;
; dht11_ctrl:DUT|data_tmp[13]~6     ; 1       ;
; dht11_ctrl:DUT|data_tmp[22]~5     ; 1       ;
; dht11_ctrl:DUT|Decoder0~51        ; 1       ;
; dht11_ctrl:DUT|data_tmp[14]~4     ; 1       ;
; dht11_ctrl:DUT|Decoder0~50        ; 1       ;
; dht11_ctrl:DUT|data_tmp[23]~3     ; 1       ;
; dht11_ctrl:DUT|Decoder0~48        ; 1       ;
; dht11_ctrl:DUT|data_tmp[7]~2      ; 1       ;
; dht11_ctrl:DUT|Decoder0~46        ; 1       ;
; dht11_ctrl:DUT|clk_1us~0          ; 1       ;
; dht11_ctrl:DUT|data_tmp[15]~1     ; 1       ;
; dht11_ctrl:DUT|Decoder0~44        ; 1       ;
; dht11_ctrl:DUT|LessThan5~3        ; 1       ;
; dht11_ctrl:DUT|LessThan5~1        ; 1       ;
; dht11_ctrl:DUT|LessThan5~0        ; 1       ;
; dht11_ctrl:DUT|LessThan7~1        ; 1       ;
; seven_tube:TUBE|clk_1khz~0        ; 1       ;
; seven_tube:TUBE|LessThan0~9       ; 1       ;
; seven_tube:TUBE|LessThan0~8       ; 1       ;
; seven_tube:TUBE|LessThan0~7       ; 1       ;
; seven_tube:TUBE|LessThan0~6       ; 1       ;
; seven_tube:TUBE|LessThan0~5       ; 1       ;
; seven_tube:TUBE|LessThan0~4       ; 1       ;
; seven_tube:TUBE|LessThan0~3       ; 1       ;
; seven_tube:TUBE|LessThan0~2       ; 1       ;
; seven_tube:TUBE|LessThan0~1       ; 1       ;
; seven_tube:TUBE|LessThan0~0       ; 1       ;
; seven_tube:TUBE|sel~1             ; 1       ;
; dht11_ctrl:DUT|Equal4~3           ; 1       ;
; dht11_ctrl:DUT|Equal4~2           ; 1       ;
; dht11_ctrl:DUT|Equal4~1           ; 1       ;
; dht11_ctrl:DUT|Equal4~0           ; 1       ;
; dht11_ctrl:DUT|clk_1us            ; 1       ;
; seven_tube:TUBE|clk_1khz          ; 1       ;
; seven_tube:TUBE|sel~0             ; 1       ;
; seven_tube:TUBE|Mux3~4            ; 1       ;
; seven_tube:TUBE|WideOr0~1         ; 1       ;
; seven_tube:TUBE|WideOr0~0         ; 1       ;
; seven_tube:TUBE|WideOr1~1         ; 1       ;
; seven_tube:TUBE|WideOr1~0         ; 1       ;
; seven_tube:TUBE|WideOr2~1         ; 1       ;
; seven_tube:TUBE|WideOr2~0         ; 1       ;
; seven_tube:TUBE|WideOr3~1         ; 1       ;
; seven_tube:TUBE|WideOr3~0         ; 1       ;
; seven_tube:TUBE|WideOr4~1         ; 1       ;
; seven_tube:TUBE|WideOr4~0         ; 1       ;
; seven_tube:TUBE|WideOr5~1         ; 1       ;
; seven_tube:TUBE|WideOr5~0         ; 1       ;
; seven_tube:TUBE|WideOr6~1         ; 1       ;
; seven_tube:TUBE|WideOr6~0         ; 1       ;
; seven_tube:TUBE|data_temp[3]~28   ; 1       ;
; seven_tube:TUBE|data_temp[3]~27   ; 1       ;
; seven_tube:TUBE|data_temp[3]~26   ; 1       ;
; seven_tube:TUBE|data_temp[3]~25   ; 1       ;
; seven_tube:TUBE|data_temp[3]~24   ; 1       ;
; seven_tube:TUBE|data_temp[3]~23   ; 1       ;
; seven_tube:TUBE|data_temp[3]~22   ; 1       ;
; seven_tube:TUBE|data_temp[3]~21   ; 1       ;
; seven_tube:TUBE|data_temp[3]~20   ; 1       ;
; seven_tube:TUBE|data_temp[2]~17   ; 1       ;
; seven_tube:TUBE|data_temp[2]~16   ; 1       ;
; seven_tube:TUBE|data_temp[2]~15   ; 1       ;
; seven_tube:TUBE|data_temp[2]~14   ; 1       ;
; seven_tube:TUBE|data_temp[2]~13   ; 1       ;
; seven_tube:TUBE|data_temp[1]~11   ; 1       ;
; seven_tube:TUBE|data_temp[1]~10   ; 1       ;
; seven_tube:TUBE|data_temp[1]~8    ; 1       ;
; seven_tube:TUBE|data_temp[1]~6    ; 1       ;
; seven_tube:TUBE|data_temp[1]~5    ; 1       ;
; seven_tube:TUBE|data_temp[1]~3    ; 1       ;
; seven_tube:TUBE|data_temp[1]~1    ; 1       ;
; dht11_ctrl:DUT|data[24]           ; 1       ;
; seven_tube:TUBE|Mux3~1            ; 1       ;
; bin2bcd:b2|bcd_out[4]~0           ; 1       ;
; dht11_ctrl:DUT|data[8]            ; 1       ;
; bin2bcd:b1|bcd_out[4]~0           ; 1       ;
; dht11_ctrl:DUT|data[7]            ; 1       ;
; dht11_ctrl:DUT|Add3~22            ; 1       ;
; dht11_ctrl:DUT|Add3~21            ; 1       ;
; dht11_ctrl:DUT|Add3~20            ; 1       ;
; dht11_ctrl:DUT|Add3~19            ; 1       ;
; dht11_ctrl:DUT|Add3~18            ; 1       ;
; dht11_ctrl:DUT|Add3~17            ; 1       ;
; dht11_ctrl:DUT|Add3~16            ; 1       ;
; dht11_ctrl:DUT|Add3~15            ; 1       ;
; dht11_ctrl:DUT|Add3~14            ; 1       ;
; dht11_ctrl:DUT|Add3~13            ; 1       ;
; dht11_ctrl:DUT|Add3~12            ; 1       ;
; dht11_ctrl:DUT|Add3~11            ; 1       ;
; dht11_ctrl:DUT|Add3~10            ; 1       ;
; dht11_ctrl:DUT|Add3~9             ; 1       ;
; dht11_ctrl:DUT|Add3~8             ; 1       ;
; dht11_ctrl:DUT|Add3~7             ; 1       ;
; dht11_ctrl:DUT|Add3~6             ; 1       ;
; dht11_ctrl:DUT|Add3~5             ; 1       ;
; dht11_ctrl:DUT|Add3~4             ; 1       ;
; dht11_ctrl:DUT|Add3~3             ; 1       ;
; dht11_ctrl:DUT|Add3~2             ; 1       ;
; dht11_ctrl:DUT|Add3~1             ; 1       ;
; dht11_ctrl:DUT|Add3~0             ; 1       ;
; dht11_ctrl:DUT|Add2~22            ; 1       ;
; dht11_ctrl:DUT|Add2~21            ; 1       ;
; dht11_ctrl:DUT|Add2~20            ; 1       ;
; dht11_ctrl:DUT|Add2~19            ; 1       ;
; dht11_ctrl:DUT|Add2~18            ; 1       ;
; dht11_ctrl:DUT|Add2~17            ; 1       ;
; dht11_ctrl:DUT|Add2~16            ; 1       ;
; dht11_ctrl:DUT|Add2~15            ; 1       ;
; dht11_ctrl:DUT|Add2~14            ; 1       ;
; dht11_ctrl:DUT|Add2~13            ; 1       ;
; dht11_ctrl:DUT|Add2~12            ; 1       ;
; dht11_ctrl:DUT|Add2~11            ; 1       ;
; dht11_ctrl:DUT|Add2~10            ; 1       ;
; dht11_ctrl:DUT|Add2~9             ; 1       ;
; dht11_ctrl:DUT|Add2~8             ; 1       ;
; dht11_ctrl:DUT|Add2~7             ; 1       ;
; dht11_ctrl:DUT|Add2~6             ; 1       ;
; dht11_ctrl:DUT|Add2~5             ; 1       ;
; dht11_ctrl:DUT|Add2~4             ; 1       ;
; dht11_ctrl:DUT|Add2~3             ; 1       ;
; dht11_ctrl:DUT|Add2~2             ; 1       ;
; dht11_ctrl:DUT|Add2~1             ; 1       ;
; dht11_ctrl:DUT|Add2~0             ; 1       ;
; dht11_ctrl:DUT|Add0~14            ; 1       ;
; dht11_ctrl:DUT|Add0~13            ; 1       ;
; dht11_ctrl:DUT|Add0~12            ; 1       ;
; dht11_ctrl:DUT|Add0~11            ; 1       ;
; dht11_ctrl:DUT|Add0~10            ; 1       ;
; dht11_ctrl:DUT|Add0~9             ; 1       ;
; dht11_ctrl:DUT|Add0~8             ; 1       ;
; dht11_ctrl:DUT|Add0~7             ; 1       ;
; dht11_ctrl:DUT|Add0~6             ; 1       ;
; dht11_ctrl:DUT|Add0~5             ; 1       ;
; dht11_ctrl:DUT|Add0~4             ; 1       ;
; dht11_ctrl:DUT|Add0~3             ; 1       ;
; dht11_ctrl:DUT|Add0~2             ; 1       ;
; dht11_ctrl:DUT|Add0~1             ; 1       ;
; dht11_ctrl:DUT|Add0~0             ; 1       ;
; dht11_ctrl:DUT|Add4~10            ; 1       ;
; dht11_ctrl:DUT|Add4~9             ; 1       ;
; dht11_ctrl:DUT|Add4~8             ; 1       ;
; dht11_ctrl:DUT|Add4~7             ; 1       ;
; dht11_ctrl:DUT|Add4~6             ; 1       ;
; dht11_ctrl:DUT|Add4~5             ; 1       ;
; dht11_ctrl:DUT|Add4~4             ; 1       ;
; dht11_ctrl:DUT|Add4~3             ; 1       ;
; dht11_ctrl:DUT|Add4~2             ; 1       ;
; dht11_ctrl:DUT|Add4~1             ; 1       ;
; dht11_ctrl:DUT|Add4~0             ; 1       ;
; dht11_ctrl:DUT|cnt_1us[19]~58     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[18]~57     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[18]~56     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[17]~55     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[17]~54     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[16]~53     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[16]~52     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[15]~51     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[15]~50     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[14]~49     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[14]~48     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[13]~47     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[13]~46     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[12]~45     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[12]~44     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[11]~43     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[11]~42     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[10]~41     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[10]~40     ; 1       ;
; dht11_ctrl:DUT|cnt_1us[9]~39      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[9]~38      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[8]~37      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[8]~36      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[7]~35      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[7]~34      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[6]~33      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[6]~32      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[5]~31      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[5]~30      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[4]~29      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[4]~28      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[3]~27      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[3]~26      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[2]~25      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[2]~24      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[1]~23      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[1]~22      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[0]~21      ; 1       ;
; dht11_ctrl:DUT|cnt_1us[0]~20      ; 1       ;
; seven_tube:TUBE|cnt[31]~94        ; 1       ;
; seven_tube:TUBE|cnt[30]~93        ; 1       ;
; seven_tube:TUBE|cnt[30]~92        ; 1       ;
; seven_tube:TUBE|cnt[29]~91        ; 1       ;
; seven_tube:TUBE|cnt[29]~90        ; 1       ;
; seven_tube:TUBE|cnt[28]~89        ; 1       ;
; seven_tube:TUBE|cnt[28]~88        ; 1       ;
; seven_tube:TUBE|cnt[27]~87        ; 1       ;
; seven_tube:TUBE|cnt[27]~86        ; 1       ;
; seven_tube:TUBE|cnt[26]~85        ; 1       ;
; seven_tube:TUBE|cnt[26]~84        ; 1       ;
; seven_tube:TUBE|cnt[25]~83        ; 1       ;
; seven_tube:TUBE|cnt[25]~82        ; 1       ;
; seven_tube:TUBE|cnt[24]~81        ; 1       ;
; seven_tube:TUBE|cnt[24]~80        ; 1       ;
; seven_tube:TUBE|cnt[23]~79        ; 1       ;
; seven_tube:TUBE|cnt[23]~78        ; 1       ;
; seven_tube:TUBE|cnt[22]~77        ; 1       ;
; seven_tube:TUBE|cnt[22]~76        ; 1       ;
; seven_tube:TUBE|cnt[21]~75        ; 1       ;
; seven_tube:TUBE|cnt[21]~74        ; 1       ;
; seven_tube:TUBE|cnt[20]~73        ; 1       ;
; seven_tube:TUBE|cnt[20]~72        ; 1       ;
; seven_tube:TUBE|cnt[19]~71        ; 1       ;
; seven_tube:TUBE|cnt[19]~70        ; 1       ;
; seven_tube:TUBE|cnt[18]~69        ; 1       ;
; seven_tube:TUBE|cnt[18]~68        ; 1       ;
; seven_tube:TUBE|cnt[17]~67        ; 1       ;
; seven_tube:TUBE|cnt[17]~66        ; 1       ;
; seven_tube:TUBE|cnt[16]~65        ; 1       ;
; seven_tube:TUBE|cnt[16]~64        ; 1       ;
; seven_tube:TUBE|cnt[15]~63        ; 1       ;
; seven_tube:TUBE|cnt[15]~62        ; 1       ;
; seven_tube:TUBE|cnt[14]~61        ; 1       ;
; seven_tube:TUBE|cnt[14]~60        ; 1       ;
; seven_tube:TUBE|cnt[13]~59        ; 1       ;
; seven_tube:TUBE|cnt[13]~58        ; 1       ;
; seven_tube:TUBE|cnt[12]~57        ; 1       ;
; seven_tube:TUBE|cnt[12]~56        ; 1       ;
; seven_tube:TUBE|cnt[11]~55        ; 1       ;
; seven_tube:TUBE|cnt[11]~54        ; 1       ;
; seven_tube:TUBE|cnt[10]~53        ; 1       ;
; seven_tube:TUBE|cnt[10]~52        ; 1       ;
; seven_tube:TUBE|cnt[9]~51         ; 1       ;
; seven_tube:TUBE|cnt[9]~50         ; 1       ;
; seven_tube:TUBE|cnt[8]~49         ; 1       ;
; seven_tube:TUBE|cnt[8]~48         ; 1       ;
; seven_tube:TUBE|cnt[7]~47         ; 1       ;
; seven_tube:TUBE|cnt[7]~46         ; 1       ;
; seven_tube:TUBE|cnt[6]~45         ; 1       ;
; seven_tube:TUBE|cnt[6]~44         ; 1       ;
; seven_tube:TUBE|cnt[5]~43         ; 1       ;
; seven_tube:TUBE|cnt[5]~42         ; 1       ;
; seven_tube:TUBE|cnt[4]~41         ; 1       ;
; seven_tube:TUBE|cnt[4]~40         ; 1       ;
; seven_tube:TUBE|cnt[3]~39         ; 1       ;
; seven_tube:TUBE|cnt[3]~38         ; 1       ;
; seven_tube:TUBE|cnt[2]~37         ; 1       ;
; seven_tube:TUBE|cnt[2]~36         ; 1       ;
; seven_tube:TUBE|cnt[1]~35         ; 1       ;
; seven_tube:TUBE|cnt[1]~34         ; 1       ;
; seven_tube:TUBE|cnt[0]~33         ; 1       ;
; seven_tube:TUBE|cnt[0]~32         ; 1       ;
; dht11_ctrl:DUT|Add8~14            ; 1       ;
; dht11_ctrl:DUT|Add8~13            ; 1       ;
; dht11_ctrl:DUT|Add8~12            ; 1       ;
; dht11_ctrl:DUT|Add8~11            ; 1       ;
; dht11_ctrl:DUT|Add8~10            ; 1       ;
; dht11_ctrl:DUT|Add8~9             ; 1       ;
; dht11_ctrl:DUT|Add8~8             ; 1       ;
; dht11_ctrl:DUT|Add8~7             ; 1       ;
; dht11_ctrl:DUT|Add8~6             ; 1       ;
; dht11_ctrl:DUT|Add8~5             ; 1       ;
; dht11_ctrl:DUT|Add8~4             ; 1       ;
; dht11_ctrl:DUT|Add8~3             ; 1       ;
; dht11_ctrl:DUT|Add8~2             ; 1       ;
; dht11_ctrl:DUT|Add8~1             ; 1       ;
; dht11_ctrl:DUT|Add8~0             ; 1       ;
; dht11_ctrl:DUT|Add6~14            ; 1       ;
; dht11_ctrl:DUT|Add6~13            ; 1       ;
; dht11_ctrl:DUT|Add6~12            ; 1       ;
; dht11_ctrl:DUT|Add6~11            ; 1       ;
; dht11_ctrl:DUT|Add6~10            ; 1       ;
; dht11_ctrl:DUT|Add6~9             ; 1       ;
; dht11_ctrl:DUT|Add6~8             ; 1       ;
; dht11_ctrl:DUT|Add6~7             ; 1       ;
; dht11_ctrl:DUT|Add6~6             ; 1       ;
; dht11_ctrl:DUT|Add6~5             ; 1       ;
; dht11_ctrl:DUT|Add6~4             ; 1       ;
; dht11_ctrl:DUT|Add6~3             ; 1       ;
; dht11_ctrl:DUT|Add6~2             ; 1       ;
; dht11_ctrl:DUT|Add6~1             ; 1       ;
; dht11_ctrl:DUT|Add6~0             ; 1       ;
; dht11_ctrl:DUT|Add7~14            ; 1       ;
; dht11_ctrl:DUT|Add7~13            ; 1       ;
; dht11_ctrl:DUT|Add7~12            ; 1       ;
; dht11_ctrl:DUT|Add7~11            ; 1       ;
; dht11_ctrl:DUT|Add7~10            ; 1       ;
; dht11_ctrl:DUT|Add7~9             ; 1       ;
; dht11_ctrl:DUT|Add7~8             ; 1       ;
; dht11_ctrl:DUT|Add7~7             ; 1       ;
; dht11_ctrl:DUT|Add7~6             ; 1       ;
; dht11_ctrl:DUT|Add7~5             ; 1       ;
; dht11_ctrl:DUT|Add7~4             ; 1       ;
; dht11_ctrl:DUT|Add7~3             ; 1       ;
; dht11_ctrl:DUT|Add7~2             ; 1       ;
; dht11_ctrl:DUT|Add7~1             ; 1       ;
; dht11_ctrl:DUT|Add7~0             ; 1       ;
+-----------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 477 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 9 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 245 / 21,816 ( 1 % )   ;
; Direct links                ; 81 / 32,401 ( < 1 % )  ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 223 / 10,320 ( 2 % )   ;
; R24 interconnects           ; 9 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 246 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.56) ; Number of LABs  (Total = 32) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.69) ; Number of LABs  (Total = 32) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 4                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.63) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.94) ; Number of LABs  (Total = 32) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 4                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.00) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 15        ; 0            ; 15        ; 0            ; 0            ; 15        ; 15        ; 0            ; 15        ; 15        ; 0            ; 13           ; 0            ; 0            ; 3            ; 0            ; 13           ; 3            ; 0            ; 0            ; 1            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 15        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 15           ; 0         ; 15           ; 15           ; 0         ; 0         ; 15           ; 0         ; 0         ; 15           ; 2            ; 15           ; 15           ; 12           ; 15           ; 2            ; 12           ; 15           ; 15           ; 14           ; 2            ; 15           ; 15           ; 15           ; 15           ; 15           ; 0         ; 15           ; 15           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; v3_3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dht11              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 4.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                           ;
+--------------------------+--------------------------+-------------------+
; Source Register          ; Destination Register     ; Delay Added in ns ;
+--------------------------+--------------------------+-------------------+
; seven_tube:TUBE|clk_1khz ; seven_tube:TUBE|clk_1khz ; 2.133             ;
; dht11_ctrl:DUT|clk_1us   ; dht11_ctrl:DUT|clk_1us   ; 1.962             ;
; dht11_ctrl:DUT|cnt[7]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; dht11_ctrl:DUT|cnt[6]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; dht11_ctrl:DUT|cnt[4]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; dht11_ctrl:DUT|cnt[3]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; dht11_ctrl:DUT|cnt[2]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; dht11_ctrl:DUT|cnt[1]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; dht11_ctrl:DUT|cnt[5]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; dht11_ctrl:DUT|cnt[0]    ; dht11_ctrl:DUT|clk_1us   ; 0.981             ;
; seven_tube:TUBE|cnt[30]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[29]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[28]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[27]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[26]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[25]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[24]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[23]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[22]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[21]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[20]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[19]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[18]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[17]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[16]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[14]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[13]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[12]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[11]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[10]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[9]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[8]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[7]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[6]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[5]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[4]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[3]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[2]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[1]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[0]   ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[31]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; seven_tube:TUBE|cnt[15]  ; seven_tube:TUBE|clk_1khz ; 0.700             ;
; dht11_ctrl:DUT|sys_rst_n ; dht11_ctrl:DUT|data[28]  ; 0.259             ;
+--------------------------+--------------------------+-------------------+
Note: This table only shows the top 43 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "dht11"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dht11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node dht11_ctrl:DUT|clk_1us 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dht11_ctrl:DUT|clk_1us~0
Info (176353): Automatically promoted node seven_tube:TUBE|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seven_tube:TUBE|clk_1khz~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.81 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/FPGA/lizi/dht11/prj/output_files/dht11.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5305 megabytes
    Info: Processing ended: Fri Aug 25 15:02:41 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/FPGA/lizi/dht11/prj/output_files/dht11.fit.smsg.


