<p>未来的电子系统（例如使用高性能计算（HPC）的自治系统和边缘计算系统，传感器集成系统和生物集成设备）将需要越来越多的功能，即使先进的片上系统也无法通过单个芯片进行管理（ SoC）概念被使用。异构集成将是下一步，它将超越当前的系统封装（SiP）方法。对于未来基于未来的CMOS节点，SiGe，SiC，III / V（例如GaAs或GaN）以及所有不同种类的微机电系统（MEMS）的下一代设备，这种真正的异构集成的概念非常重要。 </p><p>社会和经济的数字化转型对传输，处理和存储在自动驾驶，人工智能（AI）和物联网（IoT）等技术环境下生成的大量数据的需求日益增长。对于常规方法，要存储的数据量太大，数据传输速率太低，可用的计算能力受到限制，并且能耗以及通用计算机处理单元（CPU）的热量产生）在冯·诺依曼（von Neumann）架构中，太高了。因此，复杂的计算，模拟和决策无法在实际的时间范围内执行。在许多应用程序中发生了范式转换，因为数据在更本地化的级别上逐步进行了处理-从云到边缘再到传感器节点，从而使有意义的信息能够更快地提取，传输，存储或采取行动。 。在互联智能时代，快速信息和决策很重要，并且需要有效的概念来实现低功耗，安全，互联和嵌入式计算。新的范式是系统效率，其特征在于多参数优化：借助预处理的数据和灵活的处理器体系结构，降低了功耗，等待时间和数据传输。有希望的方法是人工神经网络和神经形态计算。 </p><p> <strong>当今计算机的现状</strong> </p><p>如今，计算的主要部分在专门的数据中心（云计算）中执行。计算是在具有数千个内核的高度并行设置上执行的。同样，超级计算机主要在科学和非常特殊的工业领域中用于大规模计算。这些计算机在兆瓦特范围内消耗大量电能。当今计算机的主要瓶颈是处理单元和内存之间数据处理的效率。由于内存带宽有限，当今的超级计算机只能以理论计算能力的5％甚至更低的速度运行。需要新的硬件和软件体系结构来打破纯逻辑域和纯存储域之间的界限。这可以通过逻辑和内存彼此之间的3D堆栈以及域之间的超快速互连来实现。此外，嵌入集成电路（IC）的技术<strong>（图1）</strong> </p><figure class="image"><img src="/uploads/1594526484046-7936.png" alt="图1" width="750" /><figcaption>图1：使用5µm线和空间互连将芯片嵌入有机衬底。 </figcaption></figure><p>进入高密度有机板可能是一种替代方法–可能与3D Si堆叠相结合[1,2]。 </p><p>除上述方法外，还需要创建光学芯片内和板内通信，以显着加快通信速度并显着降低能耗。为此，我们正在欧盟建立的L3MATRIX和兆兆级收发器的大规模生产（MASSTART）项目中，提供硅光子学和3D器件集成领域的技术创新[3-5]。 L3MATRIX项目合作伙伴的目的是开发一种新型矩阵，其规模要比其他任何器件都要大，并在单个芯片上集成100多个调制器，并在逻辑芯片上集成激光源<strong>（图2）</strong> 。 </p><figure class="image"><img src="/uploads/1594526516884-2816.png" alt="图2" width="" /><figcaption>图2：面向太比特时代收发器大规模制造的愿景（MASSTART）项目。 </figcaption></figure><p>因此，如今，缺少适用于所有大型，安全数据应用程序/行业（包括系统级封装（SiP）和片上系统（SoC））的下一代计算系统的主要瓶颈。低延迟，低功耗，高带宽和高密度的芯片/内核外互连。克服这些挑战的最有希望的方法之一是光子学的使用。这将是引入破坏性计算技术和启用光子学的体系结构的关键，从而为工业应用提供更快，更便宜，省电，安全，更密集的解决方案。此外，由于引入并实现了构建模块之间基于光子的标准接口，因此可以与所有计算技术构建模块进行通用集成。 </p><p> <strong>下一代计算解决方案</strong> </p><p>下一代计算的解决方案可能是，计算的一部分将迁移到边缘和节点级别，并具有很多优势，例如所需的总带宽更少，等待时间更短，因此更快的决策支持新服务，传感器融合的可能性。但是下一代计算也可以基于效率更高的架构，这些架构消耗了当今所需能量的一小部分。因此，高性能计算机（边缘和云）的能源消耗的根本改善是下一代计算的主要挑战之一。 </p><p>创建非常快速的计算系统，克服当前的存储瓶颈并显着提高能源效率，将需要3D存储器堆栈和用于高带宽存储器（HBM）的逻辑集成电路（IC）[6]。通过双面冷却方法，我们已经成功演示了通过新开发的流体中介层（具有高达27x27mm2的占地面积<strong>）</strong>对目标尺寸为672W散热的20x20mm2大型加热模具进行的冷却<strong>（图3）</strong> 。 </p><figure class="image"><img src="/uploads/1594526536151-5888.png" alt="图3" width="750" /><figcaption>图3：用于3D Si集成的双面冷却演示器。 </figcaption></figure><p> <strong>小芯片获得牵引力</strong> </p><p>在集成电路制造过程中，进一步使节点小型化的成本越来越高，这也将促进小芯片的互连。这意味着不同技术节点中制造的知识产权（IP）块将组合在有源插入器上，以通过提高产量（较小的芯片）和在整个应用程序中重复使用来降低成本。具有或不具有嵌入技术的高密度有机基板也可能是解决方案。为此，弗劳恩霍夫IZM开始了PLC联盟，致力于与有机基板中高密度嵌入技术有关的不同研发主题[7,8]。建立了不同研发推动力之间的紧密协调，以生产组装好的面板，以确保连续的工艺流程。项目开始时的主要工作包是收集有关合作伙伴提供的可用材料的数据。为过程开发设计了几种测试布局。芯片偏移补偿的实施和改进，以及翘曲和厚度的测量和评估，是高密度重新分布层（RDL）共同努力的结果。对于这种金属布线过程，开发了晶圆级（薄膜）处理和类印刷电路板（PCB）的基板处理的融合技术。评估并改进了不同的材料设置和过程组合，最后将其成功应用于演示程序包。 PLC成立第一年的工作重点是在半幅457mmx229mm2面板上建立并优化从组装，成型，RDL形成到设备分割的整个过程链。这还包括测试车辆和演示器的设计，以及首次可靠性测试。第二年的重点是根据第一年的结果进行设计修改，将技术从半格式转换为610mmx305mm2的全尺寸，以及垂直互连元件（VIE）和无源组件的集成。 </p><p>单个过程步骤的优化，以及沿着制造流程的界面的对齐和优化，是整个项目中的一项持续活动。开发了基于光敏干膜介电材料和非光敏材料的参考工艺流程，其中包括半添加电镀（SAP）工艺。模移和翘曲控制对于处理和处理大型模制扇出面板至关重要，这包括从装配到RDL处理的智能对准策略开发。这样就可以成功地为PLC合作伙伴评估新开发的材料。除了技术进步之外，还成功地实现了复杂的成本建模，这使得可以使用参考应用程序的精细粒度来进行成本计算和分析，同时考虑到流程，材料和设计选项，面板利用率和可伸缩性。数据收集表的开发是与财团合作的结果。分析了不同的应用场景，并计算了“模制优先”和“ RDL优先”工艺流程之间的比较。 </p><p>小组规模的标准化已在各种公共活动中进行了讨论，并且在小组级联合会成员的指导和参与下，在SEMI框架内成立了一个标准化小组。最后但并非最不重要的一点是，PLC 1.0在主要的国际会议上组织了两次高层活动。在过去的两年中，小组级联盟已广为人知，并被认为是与此主题相关的最佳联盟。 PLC 2.0将继续PLC 1.0的研发工作，但还将专注于某些特定目标。此外，Fraunhofer IZM将通过几个新设备安装进一步扩展面板级包装生产线<strong>（图4）</strong> 。 </p><figure class="image"><img src="/uploads/1594526573873-13568.png" alt="图4" width="750" /><figcaption>图4：柏林Fraunhofer IZM的面板级包装生产线（457mm x 305mm，某些机器为600mm x 600mm）。 </figcaption></figure><p>该财团于2020年2月根据讨论时间表并与由来自日本，韩国，欧洲和美国的行业领导者组成的国际咨询委员会进行磋商，最终产生了执行摘要，以发送给世界各地的公司。有兴趣加入该财团，并根据最初的公司提供的资金来确定初步的研究启动计划。迄今已签署该联盟的合作伙伴有：味之素集团，Amkor技术，ASM太平洋技术有限公司，AT＆S奥地利技术与系统技术股份公司，巴斯夫，康宁研究与发展公司，杜邦，Evatec AG，美国FUJIFILM电子材料公司，日立化学有限公司，英特尔公司，Meltex公司，长濑，RENA Technologies GmbH，Schmoll Maschinen和Semsysco GmbH。 </p><p>还需要3D堆栈来实现智能传感器系统，该系统聚集了大量数据，因此必须放置在数据处理，数据存储组件和传输元件附近。同样，随着7纳米以下技术的出现，从中期来看，出于成本和性能方面的考虑，有必要将互补金属氧化物半导体（CMOS）内核与非CMOS技术合并。因此，将这种难以制造的功能块分成更易于管理的模块的小芯片概念将主要受益于新的互连技术。 </p><p>在短期内，异构集成将出现在芯片，封装以及有机基板或面板级别。物理上的主要优点是较低的热阻和较高的性能，使其非常适合5G及更高的RF应用[9,10]。从长远来看，极高密度的互连方法（例如，混合键合与硅通孔（TSV）结合使用）将取代微凸块倒装芯片。因此，对于使用低于1µm互连精度的小芯片采用混合键合的有源硅中介层概念的开发和标准化，对于将数据速率降低到TB / s的电和物理接口标准来说是必要的，其能量效率低至0.2pJ / bit，纳秒级延迟，可实现高性能计算。未来的电子系统将基于增加的功能，不仅需要集成不同的技术，还需要在减少碳足迹和降低能耗方面进行优化。自治系统的最高可靠性和长使用寿命将是经济成功的关键-保持成本与性能之间的最佳平衡。 </p><p> <strong>展望神经形态计算和光子学</strong> </p><p>对于某些应用，神经形态计算可以用所谓的神经形态架构代替冯·诺依曼架构。受人脑神经网络启发，神经形态计算机在灵活的人工神经网络中处理任务，从而最大程度地减少了处理和传输时间，以及需要传输的数据量。建造神经形态计算机需要新的硬件概念。通过使用专用和可重新编程的处理器，非易失性存储电路，高速光电或光子通信以及灵活的自学习算法，可以提高计算机的性能。 Fraunhofer IZM与Kirchhoff物理研究所共同开发了一种完整的晶片重新分配和嵌入技术，作为大规模神经形态硬件系统的基础。在该项目的第一阶段，采用了晶圆级封装的标准再分配技术，以实现200mm CMOS晶圆上高密度标线到标线的布线[11]。晶片上的CMOS芯片的相邻掩模版使用聚合物/ Cu-RDL跨越划线，并以8μm的间距布线并与最终的Ni / Ai I / O焊盘互连<strong>（图5）</strong> 。 </p><figure class="image"><img src="/uploads/1594526606700-2304.png" alt="图5" width="750" /><figcaption>图5：基于晶圆级技术的神经网络的制造：具有159744芯片对芯片连接的晶圆（Fraunhofer IZM）。 </figcaption></figure><p>为了与板子进行最终的电气连接，将晶圆放入机械夹具中，并通过弹性连接器接触所有标线的I / O。有了这个概念，就可以组装和测试基于完整晶圆的神经形态系统。为了允许以合理的努力将系统尺寸放大到大量晶片，开发了用于印刷电路板的全晶片嵌入概念。将晶圆减薄至250µm，并在其上加上其他预浸料层和铜箔，将其层压为芯材<strong>（图6）</strong> 。 </p><figure class="image"><img src="/uploads/1594526653024-10240.png" alt="图6" width="750" /><figcaption>图6：从晶圆到板技术的桥梁：200mm厚度为250μm的晶圆通过印刷电路板工艺层压在FR4框架，两个预浸料坯层和两个铜箔中。 </figcaption></figure><p>层压PCB板后，通过微孔钻孔，铜电镀，光刻和PCB布线结构的减性蚀刻来访问嵌入式晶片的标线I / O。硬件/软件协同设计是为新的复杂封装（如晶圆级和面板级嵌入）生成组装设计套件（ADK）的前提，以进一步实现小型化，增强功能并提高能效<strong>（图7）</strong> 。 </p><figure class="image"><img src="/uploads/1594526865887-13312.png" alt="图7" width="750" /><figcaption>图7：用于新复杂封装（例如晶圆级和面板级嵌入）的组装设计套件（ADK）。 </figcaption></figure><p>预计光子学将通过芯片，电路板和子系统之间的光学互连在不久的将来发挥重要作用。这种光学互连是芯片之间实现极高速度，低延迟，高带宽和高能效数据传输的先决条件。一些示例包括高性能计算（HPC）和边缘计算系统（例如，自动驾驶或数字行业），以及在5G基础架构骨干网中进行数据传输的示例。这种发展也是实现全光计算机的必要先决条件。这样的计算机将需要集成光电子组件，例如固态III-V激光器，光电子集成电路（PIC）以及高性能光学输入/输出（I / O）技术的发展。尽管部分已经存在，但其技术基础仍远未达到工业成熟度。 </p><p> <strong>参考文献</strong> </p><ul style="list-style-type: none;"><li> [1] M.Töpper等人，“嵌入式和扇出封装技术的历史”（第1章），《嵌入式和扇出晶圆级封装技术的进展》，第1版。凯瑟（B.Keser），科雷纳特（Kröehnert），威利（Wiley），2019年。 </li><li> [2] FL。 Schein等。 “用于面板级包装的高密度互连的处理模块，” IEEE Trans。在Comp。，Pkg。和Mfg。Tech。 pp .: 2019年11月1-6日。 </li><li> [3] B. Sirbu等人，“用于数据中心中Tb / s光学互连的3D硅光子中介层，具有在SOI上进行双面组装的有源组件和集成的光电通硅通孔”，IEEE 69th Elec。比较和技术。 Conf。 （ECTC）2019年。 </li><li> [4] <a href="https://masstart.eu/">https://masstart.eu/</a> </li><li> [5] <a href="https://l3matrix.eu/">https://l3matrix.eu/</a> </li><li> [6] W. Steller等人，“用于高性能流体芯片冷却的微流体插入器”，Proc.Natl.Acad.Sci.USA，88：5873-5877。 IEEE ECTC 2018。 </li><li> [7] T. Braun等人，“面板级包装-沿过程链的视图”，Proc.Natl.Acad.Sci.USA，87：3877-5877。 IEEE-ECTC，圣地亚哥，2018年。 </li><li> [8] T. Braun等人，“面板级包装的最新发展”，Proc.Natl.Acad.Sci.USA，87：3877-5。 IEEE-EPTC，新加坡2018年。 </li><li> [9] T. Braun等人，“面向5G和mm-Wave应用的扇出晶圆级封装”，Proc.Natl.Acad.Sci.USA，87：3877-5。 ICEP-IAAC 2018。 </li><li> [10] I. Ndip等人，“ 5G包装的相关性如何？”进程国米症状微电子学：2019年秋季。 </li><li> [11] K. Zoschke等人，“全晶片再分配和晶片嵌入作为多尺度神经形态硬件集群的关键技术，” Proc.Natl.Acad.Sci.USA，87：1111-10。 IEEE 19th Elec。包装技术Conf。 （EPTC）2017年。 </li></ul><p> <strong>传记</strong> </p><p><img style="float: left; margin-right: 15px; width: 200px;" src="/uploads/1594526903934-23552.PNG" width="50%" /> MichaelTöpper是德国柏林Fraunhofer IZM的业务发展经理。他拥有化学硕士学位和材料科学博士学位。自1994年以来，他一直在柏林工业大学和Fraunhofer IZM的包装研究团队工作。 1997年，他成为研究组的负责人。 2006年，他还是盐湖城犹他州大学电气与计算机工程研究副教授。电子邮件Michael.Toepper@izm.fraunhofer.de </p><p style="clear: both; padding-top: 15px;"> Tanja Braun是德国柏林Fraunhofer IZM的小组负责人。她拥有柏林技术大学的机械工程理学硕士学位和电气工程博士学位。她最近的研究集中在晶圆级和面板级封装技术上。她还领导着柏林扇形面板级包装协会，并且是IEEE的积极成员，包括理事会IEEE-EPS。 </p>