

================================================================
== Vitis HLS Report for 'flashattn'
================================================================
* Date:           Fri Apr 11 19:30:37 2025

* Version:        2024.2 (Build 5238294 on Nov  8 2024)
* Project:        flash_attn
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.256 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     6529|     6529|  65.290 us|  65.290 us|  6530|  6530|       no|
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        +-----------------------------------------------------------------------------+-----------------------------------------------------------------+---------+---------+-----------+-----------+------+------+------------------------------------------------+
        |                                                                             |                                                                 |  Latency (cycles) |   Latency (absolute)  |   Interval  |                    Pipeline                    |
        |                                   Instance                                  |                              Module                             |   min   |   max   |    min    |    max    |  min |  max |                      Type                      |
        +-----------------------------------------------------------------------------+-----------------------------------------------------------------+---------+---------+-----------+-----------+------+------+------------------------------------------------+
        |grp_flashattn_Pipeline_Read_Q_VITIS_LOOP_34_1_fu_1106                        |flashattn_Pipeline_Read_Q_VITIS_LOOP_34_1                        |     2051|     2051|  20.510 us|  20.510 us|  2049|  2049|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_flashattn_Pipeline_Read_K_and_V_VITIS_LOOP_45_2_fu_1246                  |flashattn_Pipeline_Read_K_and_V_VITIS_LOOP_45_2                  |     2051|     2051|  20.510 us|  20.510 us|  2049|  2049|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_flashattn_Pipeline_Init_Accumulators_fu_1522                             |flashattn_Pipeline_Init_Accumulators                             |       34|       34|   0.340 us|   0.340 us|    33|    33|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_flashattn_Pipeline_Compute_Online_Softmax_VITIS_LOOP_72_4_fu_1658        |flashattn_Pipeline_Compute_Online_Softmax_VITIS_LOOP_72_4        |     2405|     2405|  24.050 us|  24.050 us|  2050|  2050|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_flashattn_Pipeline_Normalize_And_Stream_Output_VITIS_LOOP_120_8_fu_1920  |flashattn_Pipeline_Normalize_And_Stream_Output_VITIS_LOOP_120_8  |     2068|     2068|  20.680 us|  20.680 us|  2049|  2049|  loop auto-rewind stp (delay=0 clock cycles(s))|
        +-----------------------------------------------------------------------------+-----------------------------------------------------------------+---------+---------+-----------+-----------+------+------+------------------------------------------------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|      4|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|  430|   64387|  72218|    -|
|Memory           |      323|    -|       0|      0|    0|
|Multiplexer      |        -|    -|       0|  12265|    -|
|Register         |        -|    -|      52|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |      323|  430|   64439|  84487|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |      115|  195|      60|    158|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------------------------------------------------+-----------------------------------------------------------------+---------+-----+-------+-------+-----+
    |                                   Instance                                  |                              Module                             | BRAM_18K| DSP |   FF  |  LUT  | URAM|
    +-----------------------------------------------------------------------------+-----------------------------------------------------------------+---------+-----+-------+-------+-----+
    |grp_flashattn_Pipeline_Compute_Online_Softmax_VITIS_LOOP_72_4_fu_1658        |flashattn_Pipeline_Compute_Online_Softmax_VITIS_LOOP_72_4        |        0|  430|  62045|  71356|    0|
    |grp_flashattn_Pipeline_Init_Accumulators_fu_1522                             |flashattn_Pipeline_Init_Accumulators                             |        0|    0|      8|     55|    0|
    |grp_flashattn_Pipeline_Normalize_And_Stream_Output_VITIS_LOOP_120_8_fu_1920  |flashattn_Pipeline_Normalize_And_Stream_Output_VITIS_LOOP_120_8  |        0|    0|   2260|    498|    0|
    |grp_flashattn_Pipeline_Read_K_and_V_VITIS_LOOP_45_2_fu_1246                  |flashattn_Pipeline_Read_K_and_V_VITIS_LOOP_45_2                  |        0|    0|     37|    160|    0|
    |grp_flashattn_Pipeline_Read_Q_VITIS_LOOP_34_1_fu_1106                        |flashattn_Pipeline_Read_Q_VITIS_LOOP_34_1                        |        0|    0|     37|    149|    0|
    +-----------------------------------------------------------------------------+-----------------------------------------------------------------+---------+-----+-------+-------+-----+
    |Total                                                                        |                                                                 |        0|  430|  64387|  72218|    0|
    +-----------------------------------------------------------------------------+-----------------------------------------------------------------+---------+-----+-------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +-------------------+-----------------------+---------+---+----+-----+------+-----+------+-------------+
    |       Memory      |         Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+-----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Q_tile_U           |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_1_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_2_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_3_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_4_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_5_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_6_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_7_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_8_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_9_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_10_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_11_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_12_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_13_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_14_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_15_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_16_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_17_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_18_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_19_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_20_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_21_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_22_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_23_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_24_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_25_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_26_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_27_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_28_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_29_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_30_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_31_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_32_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_33_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_34_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_35_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_36_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_37_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_38_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_39_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_40_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_41_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_42_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_43_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_44_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_45_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_46_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_47_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_48_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_49_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_50_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_51_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_52_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_53_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_54_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_55_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_56_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_57_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_58_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_59_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_60_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_61_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_62_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |Q_tile_63_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_U           |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_1_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_2_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_3_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_4_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_5_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_6_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_7_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_8_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_9_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_10_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_11_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_12_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_13_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_14_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_15_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_16_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_17_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_18_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_19_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_20_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_21_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_22_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_23_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_24_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_25_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_26_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_27_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_28_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_29_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_30_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_31_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_32_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_33_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_34_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_35_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_36_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_37_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_38_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_39_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_40_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_41_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_42_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_43_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_44_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_45_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_46_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_47_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_48_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_49_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_50_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_51_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_52_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_53_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_54_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_55_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_56_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_57_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_58_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_59_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_60_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_61_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_62_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |K_tile_63_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_U           |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_1_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_2_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_3_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_4_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_5_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_6_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_7_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_8_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_9_U         |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_10_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_11_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_12_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_13_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_14_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_15_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_16_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_17_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_18_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_19_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_20_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_21_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_22_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_23_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_24_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_25_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_26_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_27_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_28_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_29_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_30_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_31_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_32_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_33_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_34_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_35_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_36_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_37_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_38_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_39_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_40_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_41_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_42_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_43_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_44_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_45_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_46_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_47_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_48_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_49_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_50_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_51_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_52_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_53_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_54_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_55_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_56_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_57_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_58_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_59_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_60_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_61_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_62_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |V_tile_63_U        |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |row_max_U          |Q_tile_RAM_AUTO_1R1W   |        1|  0|   0|    0|    32|   32|     1|         1024|
    |exp_sum_U          |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_U     |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_1_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_2_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_3_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_4_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_5_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_6_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_7_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_8_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_9_U   |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_10_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_11_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_12_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_13_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_14_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_15_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_16_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_17_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_18_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_19_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_20_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_21_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_22_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_23_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_24_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_25_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_26_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_27_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_28_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_29_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_30_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_31_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_32_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_33_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_34_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_35_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_36_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_37_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_38_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_39_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_40_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_41_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_42_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_43_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_44_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_45_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_46_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_47_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_48_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_49_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_50_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_51_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_52_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_53_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_54_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_55_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_56_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_57_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_58_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_59_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_60_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_61_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_62_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    |output_accum_63_U  |exp_sum_RAM_AUTO_1R1W  |        2|  0|   0|    0|    32|   32|     1|         1024|
    +-------------------+-----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total              |                       |      323|  0|   0|    0|  8256| 8256|   258|       264192|
    +-------------------+-----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+
    |                                         Variable Name                                         | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+
    |grp_flashattn_Pipeline_Normalize_And_Stream_Output_VITIS_LOOP_120_8_fu_1920_O_tile_out_TREADY  |       and|   0|  0|   2|           1|           1|
    |ap_block_state2_on_subcall_done                                                                |        or|   0|  0|   2|           1|           1|
    +-----------------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+
    |Total                                                                                          |          |   0|  0|   4|           2|           2|
    +-----------------------------------------------------------------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+-----+-----------+-----+-----------+
    |           Name           | LUT | Input Size| Bits| Total Bits|
    +--------------------------+-----+-----------+-----+-----------+
    |K_tile_10_address0        |   14|          3|    5|         15|
    |K_tile_10_ce0             |   14|          3|    1|          3|
    |K_tile_10_we0             |    9|          2|    1|          2|
    |K_tile_11_address0        |   14|          3|    5|         15|
    |K_tile_11_ce0             |   14|          3|    1|          3|
    |K_tile_11_we0             |    9|          2|    1|          2|
    |K_tile_12_address0        |   14|          3|    5|         15|
    |K_tile_12_ce0             |   14|          3|    1|          3|
    |K_tile_12_we0             |    9|          2|    1|          2|
    |K_tile_13_address0        |   14|          3|    5|         15|
    |K_tile_13_ce0             |   14|          3|    1|          3|
    |K_tile_13_we0             |    9|          2|    1|          2|
    |K_tile_14_address0        |   14|          3|    5|         15|
    |K_tile_14_ce0             |   14|          3|    1|          3|
    |K_tile_14_we0             |    9|          2|    1|          2|
    |K_tile_15_address0        |   14|          3|    5|         15|
    |K_tile_15_ce0             |   14|          3|    1|          3|
    |K_tile_15_we0             |    9|          2|    1|          2|
    |K_tile_16_address0        |   14|          3|    5|         15|
    |K_tile_16_ce0             |   14|          3|    1|          3|
    |K_tile_16_we0             |    9|          2|    1|          2|
    |K_tile_17_address0        |   14|          3|    5|         15|
    |K_tile_17_ce0             |   14|          3|    1|          3|
    |K_tile_17_we0             |    9|          2|    1|          2|
    |K_tile_18_address0        |   14|          3|    5|         15|
    |K_tile_18_ce0             |   14|          3|    1|          3|
    |K_tile_18_we0             |    9|          2|    1|          2|
    |K_tile_19_address0        |   14|          3|    5|         15|
    |K_tile_19_ce0             |   14|          3|    1|          3|
    |K_tile_19_we0             |    9|          2|    1|          2|
    |K_tile_1_address0         |   14|          3|    5|         15|
    |K_tile_1_ce0              |   14|          3|    1|          3|
    |K_tile_1_we0              |    9|          2|    1|          2|
    |K_tile_20_address0        |   14|          3|    5|         15|
    |K_tile_20_ce0             |   14|          3|    1|          3|
    |K_tile_20_we0             |    9|          2|    1|          2|
    |K_tile_21_address0        |   14|          3|    5|         15|
    |K_tile_21_ce0             |   14|          3|    1|          3|
    |K_tile_21_we0             |    9|          2|    1|          2|
    |K_tile_22_address0        |   14|          3|    5|         15|
    |K_tile_22_ce0             |   14|          3|    1|          3|
    |K_tile_22_we0             |    9|          2|    1|          2|
    |K_tile_23_address0        |   14|          3|    5|         15|
    |K_tile_23_ce0             |   14|          3|    1|          3|
    |K_tile_23_we0             |    9|          2|    1|          2|
    |K_tile_24_address0        |   14|          3|    5|         15|
    |K_tile_24_ce0             |   14|          3|    1|          3|
    |K_tile_24_we0             |    9|          2|    1|          2|
    |K_tile_25_address0        |   14|          3|    5|         15|
    |K_tile_25_ce0             |   14|          3|    1|          3|
    |K_tile_25_we0             |    9|          2|    1|          2|
    |K_tile_26_address0        |   14|          3|    5|         15|
    |K_tile_26_ce0             |   14|          3|    1|          3|
    |K_tile_26_we0             |    9|          2|    1|          2|
    |K_tile_27_address0        |   14|          3|    5|         15|
    |K_tile_27_ce0             |   14|          3|    1|          3|
    |K_tile_27_we0             |    9|          2|    1|          2|
    |K_tile_28_address0        |   14|          3|    5|         15|
    |K_tile_28_ce0             |   14|          3|    1|          3|
    |K_tile_28_we0             |    9|          2|    1|          2|
    |K_tile_29_address0        |   14|          3|    5|         15|
    |K_tile_29_ce0             |   14|          3|    1|          3|
    |K_tile_29_we0             |    9|          2|    1|          2|
    |K_tile_2_address0         |   14|          3|    5|         15|
    |K_tile_2_ce0              |   14|          3|    1|          3|
    |K_tile_2_we0              |    9|          2|    1|          2|
    |K_tile_30_address0        |   14|          3|    5|         15|
    |K_tile_30_ce0             |   14|          3|    1|          3|
    |K_tile_30_we0             |    9|          2|    1|          2|
    |K_tile_31_address0        |   14|          3|    5|         15|
    |K_tile_31_ce0             |   14|          3|    1|          3|
    |K_tile_31_we0             |    9|          2|    1|          2|
    |K_tile_32_address0        |   14|          3|    5|         15|
    |K_tile_32_ce0             |   14|          3|    1|          3|
    |K_tile_32_we0             |    9|          2|    1|          2|
    |K_tile_33_address0        |   14|          3|    5|         15|
    |K_tile_33_ce0             |   14|          3|    1|          3|
    |K_tile_33_we0             |    9|          2|    1|          2|
    |K_tile_34_address0        |   14|          3|    5|         15|
    |K_tile_34_ce0             |   14|          3|    1|          3|
    |K_tile_34_we0             |    9|          2|    1|          2|
    |K_tile_35_address0        |   14|          3|    5|         15|
    |K_tile_35_ce0             |   14|          3|    1|          3|
    |K_tile_35_we0             |    9|          2|    1|          2|
    |K_tile_36_address0        |   14|          3|    5|         15|
    |K_tile_36_ce0             |   14|          3|    1|          3|
    |K_tile_36_we0             |    9|          2|    1|          2|
    |K_tile_37_address0        |   14|          3|    5|         15|
    |K_tile_37_ce0             |   14|          3|    1|          3|
    |K_tile_37_we0             |    9|          2|    1|          2|
    |K_tile_38_address0        |   14|          3|    5|         15|
    |K_tile_38_ce0             |   14|          3|    1|          3|
    |K_tile_38_we0             |    9|          2|    1|          2|
    |K_tile_39_address0        |   14|          3|    5|         15|
    |K_tile_39_ce0             |   14|          3|    1|          3|
    |K_tile_39_we0             |    9|          2|    1|          2|
    |K_tile_3_address0         |   14|          3|    5|         15|
    |K_tile_3_ce0              |   14|          3|    1|          3|
    |K_tile_3_we0              |    9|          2|    1|          2|
    |K_tile_40_address0        |   14|          3|    5|         15|
    |K_tile_40_ce0             |   14|          3|    1|          3|
    |K_tile_40_we0             |    9|          2|    1|          2|
    |K_tile_41_address0        |   14|          3|    5|         15|
    |K_tile_41_ce0             |   14|          3|    1|          3|
    |K_tile_41_we0             |    9|          2|    1|          2|
    |K_tile_42_address0        |   14|          3|    5|         15|
    |K_tile_42_ce0             |   14|          3|    1|          3|
    |K_tile_42_we0             |    9|          2|    1|          2|
    |K_tile_43_address0        |   14|          3|    5|         15|
    |K_tile_43_ce0             |   14|          3|    1|          3|
    |K_tile_43_we0             |    9|          2|    1|          2|
    |K_tile_44_address0        |   14|          3|    5|         15|
    |K_tile_44_ce0             |   14|          3|    1|          3|
    |K_tile_44_we0             |    9|          2|    1|          2|
    |K_tile_45_address0        |   14|          3|    5|         15|
    |K_tile_45_ce0             |   14|          3|    1|          3|
    |K_tile_45_we0             |    9|          2|    1|          2|
    |K_tile_46_address0        |   14|          3|    5|         15|
    |K_tile_46_ce0             |   14|          3|    1|          3|
    |K_tile_46_we0             |    9|          2|    1|          2|
    |K_tile_47_address0        |   14|          3|    5|         15|
    |K_tile_47_ce0             |   14|          3|    1|          3|
    |K_tile_47_we0             |    9|          2|    1|          2|
    |K_tile_48_address0        |   14|          3|    5|         15|
    |K_tile_48_ce0             |   14|          3|    1|          3|
    |K_tile_48_we0             |    9|          2|    1|          2|
    |K_tile_49_address0        |   14|          3|    5|         15|
    |K_tile_49_ce0             |   14|          3|    1|          3|
    |K_tile_49_we0             |    9|          2|    1|          2|
    |K_tile_4_address0         |   14|          3|    5|         15|
    |K_tile_4_ce0              |   14|          3|    1|          3|
    |K_tile_4_we0              |    9|          2|    1|          2|
    |K_tile_50_address0        |   14|          3|    5|         15|
    |K_tile_50_ce0             |   14|          3|    1|          3|
    |K_tile_50_we0             |    9|          2|    1|          2|
    |K_tile_51_address0        |   14|          3|    5|         15|
    |K_tile_51_ce0             |   14|          3|    1|          3|
    |K_tile_51_we0             |    9|          2|    1|          2|
    |K_tile_52_address0        |   14|          3|    5|         15|
    |K_tile_52_ce0             |   14|          3|    1|          3|
    |K_tile_52_we0             |    9|          2|    1|          2|
    |K_tile_53_address0        |   14|          3|    5|         15|
    |K_tile_53_ce0             |   14|          3|    1|          3|
    |K_tile_53_we0             |    9|          2|    1|          2|
    |K_tile_54_address0        |   14|          3|    5|         15|
    |K_tile_54_ce0             |   14|          3|    1|          3|
    |K_tile_54_we0             |    9|          2|    1|          2|
    |K_tile_55_address0        |   14|          3|    5|         15|
    |K_tile_55_ce0             |   14|          3|    1|          3|
    |K_tile_55_we0             |    9|          2|    1|          2|
    |K_tile_56_address0        |   14|          3|    5|         15|
    |K_tile_56_ce0             |   14|          3|    1|          3|
    |K_tile_56_we0             |    9|          2|    1|          2|
    |K_tile_57_address0        |   14|          3|    5|         15|
    |K_tile_57_ce0             |   14|          3|    1|          3|
    |K_tile_57_we0             |    9|          2|    1|          2|
    |K_tile_58_address0        |   14|          3|    5|         15|
    |K_tile_58_ce0             |   14|          3|    1|          3|
    |K_tile_58_we0             |    9|          2|    1|          2|
    |K_tile_59_address0        |   14|          3|    5|         15|
    |K_tile_59_ce0             |   14|          3|    1|          3|
    |K_tile_59_we0             |    9|          2|    1|          2|
    |K_tile_5_address0         |   14|          3|    5|         15|
    |K_tile_5_ce0              |   14|          3|    1|          3|
    |K_tile_5_we0              |    9|          2|    1|          2|
    |K_tile_60_address0        |   14|          3|    5|         15|
    |K_tile_60_ce0             |   14|          3|    1|          3|
    |K_tile_60_we0             |    9|          2|    1|          2|
    |K_tile_61_address0        |   14|          3|    5|         15|
    |K_tile_61_ce0             |   14|          3|    1|          3|
    |K_tile_61_we0             |    9|          2|    1|          2|
    |K_tile_62_address0        |   14|          3|    5|         15|
    |K_tile_62_ce0             |   14|          3|    1|          3|
    |K_tile_62_we0             |    9|          2|    1|          2|
    |K_tile_63_address0        |   14|          3|    5|         15|
    |K_tile_63_ce0             |   14|          3|    1|          3|
    |K_tile_63_we0             |    9|          2|    1|          2|
    |K_tile_6_address0         |   14|          3|    5|         15|
    |K_tile_6_ce0              |   14|          3|    1|          3|
    |K_tile_6_we0              |    9|          2|    1|          2|
    |K_tile_7_address0         |   14|          3|    5|         15|
    |K_tile_7_ce0              |   14|          3|    1|          3|
    |K_tile_7_we0              |    9|          2|    1|          2|
    |K_tile_8_address0         |   14|          3|    5|         15|
    |K_tile_8_ce0              |   14|          3|    1|          3|
    |K_tile_8_we0              |    9|          2|    1|          2|
    |K_tile_9_address0         |   14|          3|    5|         15|
    |K_tile_9_ce0              |   14|          3|    1|          3|
    |K_tile_9_we0              |    9|          2|    1|          2|
    |K_tile_address0           |   14|          3|    5|         15|
    |K_tile_ce0                |   14|          3|    1|          3|
    |K_tile_in_TREADY          |    9|          2|    1|          2|
    |K_tile_we0                |    9|          2|    1|          2|
    |O_tile_out_TDATA          |    9|          2|   32|         64|
    |O_tile_out_TKEEP          |    9|          2|    4|          8|
    |O_tile_out_TLAST          |    9|          2|    1|          2|
    |O_tile_out_TSTRB          |    9|          2|    4|          8|
    |Q_tile_10_address0        |   14|          3|    5|         15|
    |Q_tile_10_ce0             |   14|          3|    1|          3|
    |Q_tile_10_we0             |    9|          2|    1|          2|
    |Q_tile_11_address0        |   14|          3|    5|         15|
    |Q_tile_11_ce0             |   14|          3|    1|          3|
    |Q_tile_11_we0             |    9|          2|    1|          2|
    |Q_tile_12_address0        |   14|          3|    5|         15|
    |Q_tile_12_ce0             |   14|          3|    1|          3|
    |Q_tile_12_we0             |    9|          2|    1|          2|
    |Q_tile_13_address0        |   14|          3|    5|         15|
    |Q_tile_13_ce0             |   14|          3|    1|          3|
    |Q_tile_13_we0             |    9|          2|    1|          2|
    |Q_tile_14_address0        |   14|          3|    5|         15|
    |Q_tile_14_ce0             |   14|          3|    1|          3|
    |Q_tile_14_we0             |    9|          2|    1|          2|
    |Q_tile_15_address0        |   14|          3|    5|         15|
    |Q_tile_15_ce0             |   14|          3|    1|          3|
    |Q_tile_15_we0             |    9|          2|    1|          2|
    |Q_tile_16_address0        |   14|          3|    5|         15|
    |Q_tile_16_ce0             |   14|          3|    1|          3|
    |Q_tile_16_we0             |    9|          2|    1|          2|
    |Q_tile_17_address0        |   14|          3|    5|         15|
    |Q_tile_17_ce0             |   14|          3|    1|          3|
    |Q_tile_17_we0             |    9|          2|    1|          2|
    |Q_tile_18_address0        |   14|          3|    5|         15|
    |Q_tile_18_ce0             |   14|          3|    1|          3|
    |Q_tile_18_we0             |    9|          2|    1|          2|
    |Q_tile_19_address0        |   14|          3|    5|         15|
    |Q_tile_19_ce0             |   14|          3|    1|          3|
    |Q_tile_19_we0             |    9|          2|    1|          2|
    |Q_tile_1_address0         |   14|          3|    5|         15|
    |Q_tile_1_ce0              |   14|          3|    1|          3|
    |Q_tile_1_we0              |    9|          2|    1|          2|
    |Q_tile_20_address0        |   14|          3|    5|         15|
    |Q_tile_20_ce0             |   14|          3|    1|          3|
    |Q_tile_20_we0             |    9|          2|    1|          2|
    |Q_tile_21_address0        |   14|          3|    5|         15|
    |Q_tile_21_ce0             |   14|          3|    1|          3|
    |Q_tile_21_we0             |    9|          2|    1|          2|
    |Q_tile_22_address0        |   14|          3|    5|         15|
    |Q_tile_22_ce0             |   14|          3|    1|          3|
    |Q_tile_22_we0             |    9|          2|    1|          2|
    |Q_tile_23_address0        |   14|          3|    5|         15|
    |Q_tile_23_ce0             |   14|          3|    1|          3|
    |Q_tile_23_we0             |    9|          2|    1|          2|
    |Q_tile_24_address0        |   14|          3|    5|         15|
    |Q_tile_24_ce0             |   14|          3|    1|          3|
    |Q_tile_24_we0             |    9|          2|    1|          2|
    |Q_tile_25_address0        |   14|          3|    5|         15|
    |Q_tile_25_ce0             |   14|          3|    1|          3|
    |Q_tile_25_we0             |    9|          2|    1|          2|
    |Q_tile_26_address0        |   14|          3|    5|         15|
    |Q_tile_26_ce0             |   14|          3|    1|          3|
    |Q_tile_26_we0             |    9|          2|    1|          2|
    |Q_tile_27_address0        |   14|          3|    5|         15|
    |Q_tile_27_ce0             |   14|          3|    1|          3|
    |Q_tile_27_we0             |    9|          2|    1|          2|
    |Q_tile_28_address0        |   14|          3|    5|         15|
    |Q_tile_28_ce0             |   14|          3|    1|          3|
    |Q_tile_28_we0             |    9|          2|    1|          2|
    |Q_tile_29_address0        |   14|          3|    5|         15|
    |Q_tile_29_ce0             |   14|          3|    1|          3|
    |Q_tile_29_we0             |    9|          2|    1|          2|
    |Q_tile_2_address0         |   14|          3|    5|         15|
    |Q_tile_2_ce0              |   14|          3|    1|          3|
    |Q_tile_2_we0              |    9|          2|    1|          2|
    |Q_tile_30_address0        |   14|          3|    5|         15|
    |Q_tile_30_ce0             |   14|          3|    1|          3|
    |Q_tile_30_we0             |    9|          2|    1|          2|
    |Q_tile_31_address0        |   14|          3|    5|         15|
    |Q_tile_31_ce0             |   14|          3|    1|          3|
    |Q_tile_31_we0             |    9|          2|    1|          2|
    |Q_tile_32_address0        |   14|          3|    5|         15|
    |Q_tile_32_ce0             |   14|          3|    1|          3|
    |Q_tile_32_we0             |    9|          2|    1|          2|
    |Q_tile_33_address0        |   14|          3|    5|         15|
    |Q_tile_33_ce0             |   14|          3|    1|          3|
    |Q_tile_33_we0             |    9|          2|    1|          2|
    |Q_tile_34_address0        |   14|          3|    5|         15|
    |Q_tile_34_ce0             |   14|          3|    1|          3|
    |Q_tile_34_we0             |    9|          2|    1|          2|
    |Q_tile_35_address0        |   14|          3|    5|         15|
    |Q_tile_35_ce0             |   14|          3|    1|          3|
    |Q_tile_35_we0             |    9|          2|    1|          2|
    |Q_tile_36_address0        |   14|          3|    5|         15|
    |Q_tile_36_ce0             |   14|          3|    1|          3|
    |Q_tile_36_we0             |    9|          2|    1|          2|
    |Q_tile_37_address0        |   14|          3|    5|         15|
    |Q_tile_37_ce0             |   14|          3|    1|          3|
    |Q_tile_37_we0             |    9|          2|    1|          2|
    |Q_tile_38_address0        |   14|          3|    5|         15|
    |Q_tile_38_ce0             |   14|          3|    1|          3|
    |Q_tile_38_we0             |    9|          2|    1|          2|
    |Q_tile_39_address0        |   14|          3|    5|         15|
    |Q_tile_39_ce0             |   14|          3|    1|          3|
    |Q_tile_39_we0             |    9|          2|    1|          2|
    |Q_tile_3_address0         |   14|          3|    5|         15|
    |Q_tile_3_ce0              |   14|          3|    1|          3|
    |Q_tile_3_we0              |    9|          2|    1|          2|
    |Q_tile_40_address0        |   14|          3|    5|         15|
    |Q_tile_40_ce0             |   14|          3|    1|          3|
    |Q_tile_40_we0             |    9|          2|    1|          2|
    |Q_tile_41_address0        |   14|          3|    5|         15|
    |Q_tile_41_ce0             |   14|          3|    1|          3|
    |Q_tile_41_we0             |    9|          2|    1|          2|
    |Q_tile_42_address0        |   14|          3|    5|         15|
    |Q_tile_42_ce0             |   14|          3|    1|          3|
    |Q_tile_42_we0             |    9|          2|    1|          2|
    |Q_tile_43_address0        |   14|          3|    5|         15|
    |Q_tile_43_ce0             |   14|          3|    1|          3|
    |Q_tile_43_we0             |    9|          2|    1|          2|
    |Q_tile_44_address0        |   14|          3|    5|         15|
    |Q_tile_44_ce0             |   14|          3|    1|          3|
    |Q_tile_44_we0             |    9|          2|    1|          2|
    |Q_tile_45_address0        |   14|          3|    5|         15|
    |Q_tile_45_ce0             |   14|          3|    1|          3|
    |Q_tile_45_we0             |    9|          2|    1|          2|
    |Q_tile_46_address0        |   14|          3|    5|         15|
    |Q_tile_46_ce0             |   14|          3|    1|          3|
    |Q_tile_46_we0             |    9|          2|    1|          2|
    |Q_tile_47_address0        |   14|          3|    5|         15|
    |Q_tile_47_ce0             |   14|          3|    1|          3|
    |Q_tile_47_we0             |    9|          2|    1|          2|
    |Q_tile_48_address0        |   14|          3|    5|         15|
    |Q_tile_48_ce0             |   14|          3|    1|          3|
    |Q_tile_48_we0             |    9|          2|    1|          2|
    |Q_tile_49_address0        |   14|          3|    5|         15|
    |Q_tile_49_ce0             |   14|          3|    1|          3|
    |Q_tile_49_we0             |    9|          2|    1|          2|
    |Q_tile_4_address0         |   14|          3|    5|         15|
    |Q_tile_4_ce0              |   14|          3|    1|          3|
    |Q_tile_4_we0              |    9|          2|    1|          2|
    |Q_tile_50_address0        |   14|          3|    5|         15|
    |Q_tile_50_ce0             |   14|          3|    1|          3|
    |Q_tile_50_we0             |    9|          2|    1|          2|
    |Q_tile_51_address0        |   14|          3|    5|         15|
    |Q_tile_51_ce0             |   14|          3|    1|          3|
    |Q_tile_51_we0             |    9|          2|    1|          2|
    |Q_tile_52_address0        |   14|          3|    5|         15|
    |Q_tile_52_ce0             |   14|          3|    1|          3|
    |Q_tile_52_we0             |    9|          2|    1|          2|
    |Q_tile_53_address0        |   14|          3|    5|         15|
    |Q_tile_53_ce0             |   14|          3|    1|          3|
    |Q_tile_53_we0             |    9|          2|    1|          2|
    |Q_tile_54_address0        |   14|          3|    5|         15|
    |Q_tile_54_ce0             |   14|          3|    1|          3|
    |Q_tile_54_we0             |    9|          2|    1|          2|
    |Q_tile_55_address0        |   14|          3|    5|         15|
    |Q_tile_55_ce0             |   14|          3|    1|          3|
    |Q_tile_55_we0             |    9|          2|    1|          2|
    |Q_tile_56_address0        |   14|          3|    5|         15|
    |Q_tile_56_ce0             |   14|          3|    1|          3|
    |Q_tile_56_we0             |    9|          2|    1|          2|
    |Q_tile_57_address0        |   14|          3|    5|         15|
    |Q_tile_57_ce0             |   14|          3|    1|          3|
    |Q_tile_57_we0             |    9|          2|    1|          2|
    |Q_tile_58_address0        |   14|          3|    5|         15|
    |Q_tile_58_ce0             |   14|          3|    1|          3|
    |Q_tile_58_we0             |    9|          2|    1|          2|
    |Q_tile_59_address0        |   14|          3|    5|         15|
    |Q_tile_59_ce0             |   14|          3|    1|          3|
    |Q_tile_59_we0             |    9|          2|    1|          2|
    |Q_tile_5_address0         |   14|          3|    5|         15|
    |Q_tile_5_ce0              |   14|          3|    1|          3|
    |Q_tile_5_we0              |    9|          2|    1|          2|
    |Q_tile_60_address0        |   14|          3|    5|         15|
    |Q_tile_60_ce0             |   14|          3|    1|          3|
    |Q_tile_60_we0             |    9|          2|    1|          2|
    |Q_tile_61_address0        |   14|          3|    5|         15|
    |Q_tile_61_ce0             |   14|          3|    1|          3|
    |Q_tile_61_we0             |    9|          2|    1|          2|
    |Q_tile_62_address0        |   14|          3|    5|         15|
    |Q_tile_62_ce0             |   14|          3|    1|          3|
    |Q_tile_62_we0             |    9|          2|    1|          2|
    |Q_tile_63_address0        |   14|          3|    5|         15|
    |Q_tile_63_ce0             |   14|          3|    1|          3|
    |Q_tile_63_we0             |    9|          2|    1|          2|
    |Q_tile_6_address0         |   14|          3|    5|         15|
    |Q_tile_6_ce0              |   14|          3|    1|          3|
    |Q_tile_6_we0              |    9|          2|    1|          2|
    |Q_tile_7_address0         |   14|          3|    5|         15|
    |Q_tile_7_ce0              |   14|          3|    1|          3|
    |Q_tile_7_we0              |    9|          2|    1|          2|
    |Q_tile_8_address0         |   14|          3|    5|         15|
    |Q_tile_8_ce0              |   14|          3|    1|          3|
    |Q_tile_8_we0              |    9|          2|    1|          2|
    |Q_tile_9_address0         |   14|          3|    5|         15|
    |Q_tile_9_ce0              |   14|          3|    1|          3|
    |Q_tile_9_we0              |    9|          2|    1|          2|
    |Q_tile_address0           |   14|          3|    5|         15|
    |Q_tile_ce0                |   14|          3|    1|          3|
    |Q_tile_in_TREADY          |    9|          2|    1|          2|
    |Q_tile_we0                |    9|          2|    1|          2|
    |V_tile_10_address0        |   14|          3|    5|         15|
    |V_tile_10_ce0             |   14|          3|    1|          3|
    |V_tile_10_we0             |    9|          2|    1|          2|
    |V_tile_11_address0        |   14|          3|    5|         15|
    |V_tile_11_ce0             |   14|          3|    1|          3|
    |V_tile_11_we0             |    9|          2|    1|          2|
    |V_tile_12_address0        |   14|          3|    5|         15|
    |V_tile_12_ce0             |   14|          3|    1|          3|
    |V_tile_12_we0             |    9|          2|    1|          2|
    |V_tile_13_address0        |   14|          3|    5|         15|
    |V_tile_13_ce0             |   14|          3|    1|          3|
    |V_tile_13_we0             |    9|          2|    1|          2|
    |V_tile_14_address0        |   14|          3|    5|         15|
    |V_tile_14_ce0             |   14|          3|    1|          3|
    |V_tile_14_we0             |    9|          2|    1|          2|
    |V_tile_15_address0        |   14|          3|    5|         15|
    |V_tile_15_ce0             |   14|          3|    1|          3|
    |V_tile_15_we0             |    9|          2|    1|          2|
    |V_tile_16_address0        |   14|          3|    5|         15|
    |V_tile_16_ce0             |   14|          3|    1|          3|
    |V_tile_16_we0             |    9|          2|    1|          2|
    |V_tile_17_address0        |   14|          3|    5|         15|
    |V_tile_17_ce0             |   14|          3|    1|          3|
    |V_tile_17_we0             |    9|          2|    1|          2|
    |V_tile_18_address0        |   14|          3|    5|         15|
    |V_tile_18_ce0             |   14|          3|    1|          3|
    |V_tile_18_we0             |    9|          2|    1|          2|
    |V_tile_19_address0        |   14|          3|    5|         15|
    |V_tile_19_ce0             |   14|          3|    1|          3|
    |V_tile_19_we0             |    9|          2|    1|          2|
    |V_tile_1_address0         |   14|          3|    5|         15|
    |V_tile_1_ce0              |   14|          3|    1|          3|
    |V_tile_1_we0              |    9|          2|    1|          2|
    |V_tile_20_address0        |   14|          3|    5|         15|
    |V_tile_20_ce0             |   14|          3|    1|          3|
    |V_tile_20_we0             |    9|          2|    1|          2|
    |V_tile_21_address0        |   14|          3|    5|         15|
    |V_tile_21_ce0             |   14|          3|    1|          3|
    |V_tile_21_we0             |    9|          2|    1|          2|
    |V_tile_22_address0        |   14|          3|    5|         15|
    |V_tile_22_ce0             |   14|          3|    1|          3|
    |V_tile_22_we0             |    9|          2|    1|          2|
    |V_tile_23_address0        |   14|          3|    5|         15|
    |V_tile_23_ce0             |   14|          3|    1|          3|
    |V_tile_23_we0             |    9|          2|    1|          2|
    |V_tile_24_address0        |   14|          3|    5|         15|
    |V_tile_24_ce0             |   14|          3|    1|          3|
    |V_tile_24_we0             |    9|          2|    1|          2|
    |V_tile_25_address0        |   14|          3|    5|         15|
    |V_tile_25_ce0             |   14|          3|    1|          3|
    |V_tile_25_we0             |    9|          2|    1|          2|
    |V_tile_26_address0        |   14|          3|    5|         15|
    |V_tile_26_ce0             |   14|          3|    1|          3|
    |V_tile_26_we0             |    9|          2|    1|          2|
    |V_tile_27_address0        |   14|          3|    5|         15|
    |V_tile_27_ce0             |   14|          3|    1|          3|
    |V_tile_27_we0             |    9|          2|    1|          2|
    |V_tile_28_address0        |   14|          3|    5|         15|
    |V_tile_28_ce0             |   14|          3|    1|          3|
    |V_tile_28_we0             |    9|          2|    1|          2|
    |V_tile_29_address0        |   14|          3|    5|         15|
    |V_tile_29_ce0             |   14|          3|    1|          3|
    |V_tile_29_we0             |    9|          2|    1|          2|
    |V_tile_2_address0         |   14|          3|    5|         15|
    |V_tile_2_ce0              |   14|          3|    1|          3|
    |V_tile_2_we0              |    9|          2|    1|          2|
    |V_tile_30_address0        |   14|          3|    5|         15|
    |V_tile_30_ce0             |   14|          3|    1|          3|
    |V_tile_30_we0             |    9|          2|    1|          2|
    |V_tile_31_address0        |   14|          3|    5|         15|
    |V_tile_31_ce0             |   14|          3|    1|          3|
    |V_tile_31_we0             |    9|          2|    1|          2|
    |V_tile_32_address0        |   14|          3|    5|         15|
    |V_tile_32_ce0             |   14|          3|    1|          3|
    |V_tile_32_we0             |    9|          2|    1|          2|
    |V_tile_33_address0        |   14|          3|    5|         15|
    |V_tile_33_ce0             |   14|          3|    1|          3|
    |V_tile_33_we0             |    9|          2|    1|          2|
    |V_tile_34_address0        |   14|          3|    5|         15|
    |V_tile_34_ce0             |   14|          3|    1|          3|
    |V_tile_34_we0             |    9|          2|    1|          2|
    |V_tile_35_address0        |   14|          3|    5|         15|
    |V_tile_35_ce0             |   14|          3|    1|          3|
    |V_tile_35_we0             |    9|          2|    1|          2|
    |V_tile_36_address0        |   14|          3|    5|         15|
    |V_tile_36_ce0             |   14|          3|    1|          3|
    |V_tile_36_we0             |    9|          2|    1|          2|
    |V_tile_37_address0        |   14|          3|    5|         15|
    |V_tile_37_ce0             |   14|          3|    1|          3|
    |V_tile_37_we0             |    9|          2|    1|          2|
    |V_tile_38_address0        |   14|          3|    5|         15|
    |V_tile_38_ce0             |   14|          3|    1|          3|
    |V_tile_38_we0             |    9|          2|    1|          2|
    |V_tile_39_address0        |   14|          3|    5|         15|
    |V_tile_39_ce0             |   14|          3|    1|          3|
    |V_tile_39_we0             |    9|          2|    1|          2|
    |V_tile_3_address0         |   14|          3|    5|         15|
    |V_tile_3_ce0              |   14|          3|    1|          3|
    |V_tile_3_we0              |    9|          2|    1|          2|
    |V_tile_40_address0        |   14|          3|    5|         15|
    |V_tile_40_ce0             |   14|          3|    1|          3|
    |V_tile_40_we0             |    9|          2|    1|          2|
    |V_tile_41_address0        |   14|          3|    5|         15|
    |V_tile_41_ce0             |   14|          3|    1|          3|
    |V_tile_41_we0             |    9|          2|    1|          2|
    |V_tile_42_address0        |   14|          3|    5|         15|
    |V_tile_42_ce0             |   14|          3|    1|          3|
    |V_tile_42_we0             |    9|          2|    1|          2|
    |V_tile_43_address0        |   14|          3|    5|         15|
    |V_tile_43_ce0             |   14|          3|    1|          3|
    |V_tile_43_we0             |    9|          2|    1|          2|
    |V_tile_44_address0        |   14|          3|    5|         15|
    |V_tile_44_ce0             |   14|          3|    1|          3|
    |V_tile_44_we0             |    9|          2|    1|          2|
    |V_tile_45_address0        |   14|          3|    5|         15|
    |V_tile_45_ce0             |   14|          3|    1|          3|
    |V_tile_45_we0             |    9|          2|    1|          2|
    |V_tile_46_address0        |   14|          3|    5|         15|
    |V_tile_46_ce0             |   14|          3|    1|          3|
    |V_tile_46_we0             |    9|          2|    1|          2|
    |V_tile_47_address0        |   14|          3|    5|         15|
    |V_tile_47_ce0             |   14|          3|    1|          3|
    |V_tile_47_we0             |    9|          2|    1|          2|
    |V_tile_48_address0        |   14|          3|    5|         15|
    |V_tile_48_ce0             |   14|          3|    1|          3|
    |V_tile_48_we0             |    9|          2|    1|          2|
    |V_tile_49_address0        |   14|          3|    5|         15|
    |V_tile_49_ce0             |   14|          3|    1|          3|
    |V_tile_49_we0             |    9|          2|    1|          2|
    |V_tile_4_address0         |   14|          3|    5|         15|
    |V_tile_4_ce0              |   14|          3|    1|          3|
    |V_tile_4_we0              |    9|          2|    1|          2|
    |V_tile_50_address0        |   14|          3|    5|         15|
    |V_tile_50_ce0             |   14|          3|    1|          3|
    |V_tile_50_we0             |    9|          2|    1|          2|
    |V_tile_51_address0        |   14|          3|    5|         15|
    |V_tile_51_ce0             |   14|          3|    1|          3|
    |V_tile_51_we0             |    9|          2|    1|          2|
    |V_tile_52_address0        |   14|          3|    5|         15|
    |V_tile_52_ce0             |   14|          3|    1|          3|
    |V_tile_52_we0             |    9|          2|    1|          2|
    |V_tile_53_address0        |   14|          3|    5|         15|
    |V_tile_53_ce0             |   14|          3|    1|          3|
    |V_tile_53_we0             |    9|          2|    1|          2|
    |V_tile_54_address0        |   14|          3|    5|         15|
    |V_tile_54_ce0             |   14|          3|    1|          3|
    |V_tile_54_we0             |    9|          2|    1|          2|
    |V_tile_55_address0        |   14|          3|    5|         15|
    |V_tile_55_ce0             |   14|          3|    1|          3|
    |V_tile_55_we0             |    9|          2|    1|          2|
    |V_tile_56_address0        |   14|          3|    5|         15|
    |V_tile_56_ce0             |   14|          3|    1|          3|
    |V_tile_56_we0             |    9|          2|    1|          2|
    |V_tile_57_address0        |   14|          3|    5|         15|
    |V_tile_57_ce0             |   14|          3|    1|          3|
    |V_tile_57_we0             |    9|          2|    1|          2|
    |V_tile_58_address0        |   14|          3|    5|         15|
    |V_tile_58_ce0             |   14|          3|    1|          3|
    |V_tile_58_we0             |    9|          2|    1|          2|
    |V_tile_59_address0        |   14|          3|    5|         15|
    |V_tile_59_ce0             |   14|          3|    1|          3|
    |V_tile_59_we0             |    9|          2|    1|          2|
    |V_tile_5_address0         |   14|          3|    5|         15|
    |V_tile_5_ce0              |   14|          3|    1|          3|
    |V_tile_5_we0              |    9|          2|    1|          2|
    |V_tile_60_address0        |   14|          3|    5|         15|
    |V_tile_60_ce0             |   14|          3|    1|          3|
    |V_tile_60_we0             |    9|          2|    1|          2|
    |V_tile_61_address0        |   14|          3|    5|         15|
    |V_tile_61_ce0             |   14|          3|    1|          3|
    |V_tile_61_we0             |    9|          2|    1|          2|
    |V_tile_62_address0        |   14|          3|    5|         15|
    |V_tile_62_ce0             |   14|          3|    1|          3|
    |V_tile_62_we0             |    9|          2|    1|          2|
    |V_tile_63_address0        |   14|          3|    5|         15|
    |V_tile_63_ce0             |   14|          3|    1|          3|
    |V_tile_63_we0             |    9|          2|    1|          2|
    |V_tile_6_address0         |   14|          3|    5|         15|
    |V_tile_6_ce0              |   14|          3|    1|          3|
    |V_tile_6_we0              |    9|          2|    1|          2|
    |V_tile_7_address0         |   14|          3|    5|         15|
    |V_tile_7_ce0              |   14|          3|    1|          3|
    |V_tile_7_we0              |    9|          2|    1|          2|
    |V_tile_8_address0         |   14|          3|    5|         15|
    |V_tile_8_ce0              |   14|          3|    1|          3|
    |V_tile_8_we0              |    9|          2|    1|          2|
    |V_tile_9_address0         |   14|          3|    5|         15|
    |V_tile_9_ce0              |   14|          3|    1|          3|
    |V_tile_9_we0              |    9|          2|    1|          2|
    |V_tile_address0           |   14|          3|    5|         15|
    |V_tile_ce0                |   14|          3|    1|          3|
    |V_tile_in_TREADY          |    9|          2|    1|          2|
    |V_tile_we0                |    9|          2|    1|          2|
    |ap_NS_fsm                 |   37|          7|    1|          7|
    |exp_sum_address0          |   20|          4|    5|         20|
    |exp_sum_ce0               |   20|          4|    1|          4|
    |exp_sum_ce1               |    9|          2|    1|          2|
    |exp_sum_d0                |   14|          3|   32|         96|
    |exp_sum_we0               |   14|          3|    1|          3|
    |output_accum_10_address0  |   20|          4|    5|         20|
    |output_accum_10_ce0       |   20|          4|    1|          4|
    |output_accum_10_ce1       |    9|          2|    1|          2|
    |output_accum_10_d0        |   14|          3|   32|         96|
    |output_accum_10_we0       |   14|          3|    1|          3|
    |output_accum_11_address0  |   20|          4|    5|         20|
    |output_accum_11_ce0       |   20|          4|    1|          4|
    |output_accum_11_ce1       |    9|          2|    1|          2|
    |output_accum_11_d0        |   14|          3|   32|         96|
    |output_accum_11_we0       |   14|          3|    1|          3|
    |output_accum_12_address0  |   20|          4|    5|         20|
    |output_accum_12_ce0       |   20|          4|    1|          4|
    |output_accum_12_ce1       |    9|          2|    1|          2|
    |output_accum_12_d0        |   14|          3|   32|         96|
    |output_accum_12_we0       |   14|          3|    1|          3|
    |output_accum_13_address0  |   20|          4|    5|         20|
    |output_accum_13_ce0       |   20|          4|    1|          4|
    |output_accum_13_ce1       |    9|          2|    1|          2|
    |output_accum_13_d0        |   14|          3|   32|         96|
    |output_accum_13_we0       |   14|          3|    1|          3|
    |output_accum_14_address0  |   20|          4|    5|         20|
    |output_accum_14_ce0       |   20|          4|    1|          4|
    |output_accum_14_ce1       |    9|          2|    1|          2|
    |output_accum_14_d0        |   14|          3|   32|         96|
    |output_accum_14_we0       |   14|          3|    1|          3|
    |output_accum_15_address0  |   20|          4|    5|         20|
    |output_accum_15_ce0       |   20|          4|    1|          4|
    |output_accum_15_ce1       |    9|          2|    1|          2|
    |output_accum_15_d0        |   14|          3|   32|         96|
    |output_accum_15_we0       |   14|          3|    1|          3|
    |output_accum_16_address0  |   20|          4|    5|         20|
    |output_accum_16_ce0       |   20|          4|    1|          4|
    |output_accum_16_ce1       |    9|          2|    1|          2|
    |output_accum_16_d0        |   14|          3|   32|         96|
    |output_accum_16_we0       |   14|          3|    1|          3|
    |output_accum_17_address0  |   20|          4|    5|         20|
    |output_accum_17_ce0       |   20|          4|    1|          4|
    |output_accum_17_ce1       |    9|          2|    1|          2|
    |output_accum_17_d0        |   14|          3|   32|         96|
    |output_accum_17_we0       |   14|          3|    1|          3|
    |output_accum_18_address0  |   20|          4|    5|         20|
    |output_accum_18_ce0       |   20|          4|    1|          4|
    |output_accum_18_ce1       |    9|          2|    1|          2|
    |output_accum_18_d0        |   14|          3|   32|         96|
    |output_accum_18_we0       |   14|          3|    1|          3|
    |output_accum_19_address0  |   20|          4|    5|         20|
    |output_accum_19_ce0       |   20|          4|    1|          4|
    |output_accum_19_ce1       |    9|          2|    1|          2|
    |output_accum_19_d0        |   14|          3|   32|         96|
    |output_accum_19_we0       |   14|          3|    1|          3|
    |output_accum_1_address0   |   20|          4|    5|         20|
    |output_accum_1_ce0        |   20|          4|    1|          4|
    |output_accum_1_ce1        |    9|          2|    1|          2|
    |output_accum_1_d0         |   14|          3|   32|         96|
    |output_accum_1_we0        |   14|          3|    1|          3|
    |output_accum_20_address0  |   20|          4|    5|         20|
    |output_accum_20_ce0       |   20|          4|    1|          4|
    |output_accum_20_ce1       |    9|          2|    1|          2|
    |output_accum_20_d0        |   14|          3|   32|         96|
    |output_accum_20_we0       |   14|          3|    1|          3|
    |output_accum_21_address0  |   20|          4|    5|         20|
    |output_accum_21_ce0       |   20|          4|    1|          4|
    |output_accum_21_ce1       |    9|          2|    1|          2|
    |output_accum_21_d0        |   14|          3|   32|         96|
    |output_accum_21_we0       |   14|          3|    1|          3|
    |output_accum_22_address0  |   20|          4|    5|         20|
    |output_accum_22_ce0       |   20|          4|    1|          4|
    |output_accum_22_ce1       |    9|          2|    1|          2|
    |output_accum_22_d0        |   14|          3|   32|         96|
    |output_accum_22_we0       |   14|          3|    1|          3|
    |output_accum_23_address0  |   20|          4|    5|         20|
    |output_accum_23_ce0       |   20|          4|    1|          4|
    |output_accum_23_ce1       |    9|          2|    1|          2|
    |output_accum_23_d0        |   14|          3|   32|         96|
    |output_accum_23_we0       |   14|          3|    1|          3|
    |output_accum_24_address0  |   20|          4|    5|         20|
    |output_accum_24_ce0       |   20|          4|    1|          4|
    |output_accum_24_ce1       |    9|          2|    1|          2|
    |output_accum_24_d0        |   14|          3|   32|         96|
    |output_accum_24_we0       |   14|          3|    1|          3|
    |output_accum_25_address0  |   20|          4|    5|         20|
    |output_accum_25_ce0       |   20|          4|    1|          4|
    |output_accum_25_ce1       |    9|          2|    1|          2|
    |output_accum_25_d0        |   14|          3|   32|         96|
    |output_accum_25_we0       |   14|          3|    1|          3|
    |output_accum_26_address0  |   20|          4|    5|         20|
    |output_accum_26_ce0       |   20|          4|    1|          4|
    |output_accum_26_ce1       |    9|          2|    1|          2|
    |output_accum_26_d0        |   14|          3|   32|         96|
    |output_accum_26_we0       |   14|          3|    1|          3|
    |output_accum_27_address0  |   20|          4|    5|         20|
    |output_accum_27_ce0       |   20|          4|    1|          4|
    |output_accum_27_ce1       |    9|          2|    1|          2|
    |output_accum_27_d0        |   14|          3|   32|         96|
    |output_accum_27_we0       |   14|          3|    1|          3|
    |output_accum_28_address0  |   20|          4|    5|         20|
    |output_accum_28_ce0       |   20|          4|    1|          4|
    |output_accum_28_ce1       |    9|          2|    1|          2|
    |output_accum_28_d0        |   14|          3|   32|         96|
    |output_accum_28_we0       |   14|          3|    1|          3|
    |output_accum_29_address0  |   20|          4|    5|         20|
    |output_accum_29_ce0       |   20|          4|    1|          4|
    |output_accum_29_ce1       |    9|          2|    1|          2|
    |output_accum_29_d0        |   14|          3|   32|         96|
    |output_accum_29_we0       |   14|          3|    1|          3|
    |output_accum_2_address0   |   20|          4|    5|         20|
    |output_accum_2_ce0        |   20|          4|    1|          4|
    |output_accum_2_ce1        |    9|          2|    1|          2|
    |output_accum_2_d0         |   14|          3|   32|         96|
    |output_accum_2_we0        |   14|          3|    1|          3|
    |output_accum_30_address0  |   20|          4|    5|         20|
    |output_accum_30_ce0       |   20|          4|    1|          4|
    |output_accum_30_ce1       |    9|          2|    1|          2|
    |output_accum_30_d0        |   14|          3|   32|         96|
    |output_accum_30_we0       |   14|          3|    1|          3|
    |output_accum_31_address0  |   20|          4|    5|         20|
    |output_accum_31_ce0       |   20|          4|    1|          4|
    |output_accum_31_ce1       |    9|          2|    1|          2|
    |output_accum_31_d0        |   14|          3|   32|         96|
    |output_accum_31_we0       |   14|          3|    1|          3|
    |output_accum_32_address0  |   20|          4|    5|         20|
    |output_accum_32_ce0       |   20|          4|    1|          4|
    |output_accum_32_ce1       |    9|          2|    1|          2|
    |output_accum_32_d0        |   14|          3|   32|         96|
    |output_accum_32_we0       |   14|          3|    1|          3|
    |output_accum_33_address0  |   20|          4|    5|         20|
    |output_accum_33_ce0       |   20|          4|    1|          4|
    |output_accum_33_ce1       |    9|          2|    1|          2|
    |output_accum_33_d0        |   14|          3|   32|         96|
    |output_accum_33_we0       |   14|          3|    1|          3|
    |output_accum_34_address0  |   20|          4|    5|         20|
    |output_accum_34_ce0       |   20|          4|    1|          4|
    |output_accum_34_ce1       |    9|          2|    1|          2|
    |output_accum_34_d0        |   14|          3|   32|         96|
    |output_accum_34_we0       |   14|          3|    1|          3|
    |output_accum_35_address0  |   20|          4|    5|         20|
    |output_accum_35_ce0       |   20|          4|    1|          4|
    |output_accum_35_ce1       |    9|          2|    1|          2|
    |output_accum_35_d0        |   14|          3|   32|         96|
    |output_accum_35_we0       |   14|          3|    1|          3|
    |output_accum_36_address0  |   20|          4|    5|         20|
    |output_accum_36_ce0       |   20|          4|    1|          4|
    |output_accum_36_ce1       |    9|          2|    1|          2|
    |output_accum_36_d0        |   14|          3|   32|         96|
    |output_accum_36_we0       |   14|          3|    1|          3|
    |output_accum_37_address0  |   20|          4|    5|         20|
    |output_accum_37_ce0       |   20|          4|    1|          4|
    |output_accum_37_ce1       |    9|          2|    1|          2|
    |output_accum_37_d0        |   14|          3|   32|         96|
    |output_accum_37_we0       |   14|          3|    1|          3|
    |output_accum_38_address0  |   20|          4|    5|         20|
    |output_accum_38_ce0       |   20|          4|    1|          4|
    |output_accum_38_ce1       |    9|          2|    1|          2|
    |output_accum_38_d0        |   14|          3|   32|         96|
    |output_accum_38_we0       |   14|          3|    1|          3|
    |output_accum_39_address0  |   20|          4|    5|         20|
    |output_accum_39_ce0       |   20|          4|    1|          4|
    |output_accum_39_ce1       |    9|          2|    1|          2|
    |output_accum_39_d0        |   14|          3|   32|         96|
    |output_accum_39_we0       |   14|          3|    1|          3|
    |output_accum_3_address0   |   20|          4|    5|         20|
    |output_accum_3_ce0        |   20|          4|    1|          4|
    |output_accum_3_ce1        |    9|          2|    1|          2|
    |output_accum_3_d0         |   14|          3|   32|         96|
    |output_accum_3_we0        |   14|          3|    1|          3|
    |output_accum_40_address0  |   20|          4|    5|         20|
    |output_accum_40_ce0       |   20|          4|    1|          4|
    |output_accum_40_ce1       |    9|          2|    1|          2|
    |output_accum_40_d0        |   14|          3|   32|         96|
    |output_accum_40_we0       |   14|          3|    1|          3|
    |output_accum_41_address0  |   20|          4|    5|         20|
    |output_accum_41_ce0       |   20|          4|    1|          4|
    |output_accum_41_ce1       |    9|          2|    1|          2|
    |output_accum_41_d0        |   14|          3|   32|         96|
    |output_accum_41_we0       |   14|          3|    1|          3|
    |output_accum_42_address0  |   20|          4|    5|         20|
    |output_accum_42_ce0       |   20|          4|    1|          4|
    |output_accum_42_ce1       |    9|          2|    1|          2|
    |output_accum_42_d0        |   14|          3|   32|         96|
    |output_accum_42_we0       |   14|          3|    1|          3|
    |output_accum_43_address0  |   20|          4|    5|         20|
    |output_accum_43_ce0       |   20|          4|    1|          4|
    |output_accum_43_ce1       |    9|          2|    1|          2|
    |output_accum_43_d0        |   14|          3|   32|         96|
    |output_accum_43_we0       |   14|          3|    1|          3|
    |output_accum_44_address0  |   20|          4|    5|         20|
    |output_accum_44_ce0       |   20|          4|    1|          4|
    |output_accum_44_ce1       |    9|          2|    1|          2|
    |output_accum_44_d0        |   14|          3|   32|         96|
    |output_accum_44_we0       |   14|          3|    1|          3|
    |output_accum_45_address0  |   20|          4|    5|         20|
    |output_accum_45_ce0       |   20|          4|    1|          4|
    |output_accum_45_ce1       |    9|          2|    1|          2|
    |output_accum_45_d0        |   14|          3|   32|         96|
    |output_accum_45_we0       |   14|          3|    1|          3|
    |output_accum_46_address0  |   20|          4|    5|         20|
    |output_accum_46_ce0       |   20|          4|    1|          4|
    |output_accum_46_ce1       |    9|          2|    1|          2|
    |output_accum_46_d0        |   14|          3|   32|         96|
    |output_accum_46_we0       |   14|          3|    1|          3|
    |output_accum_47_address0  |   20|          4|    5|         20|
    |output_accum_47_ce0       |   20|          4|    1|          4|
    |output_accum_47_ce1       |    9|          2|    1|          2|
    |output_accum_47_d0        |   14|          3|   32|         96|
    |output_accum_47_we0       |   14|          3|    1|          3|
    |output_accum_48_address0  |   20|          4|    5|         20|
    |output_accum_48_ce0       |   20|          4|    1|          4|
    |output_accum_48_ce1       |    9|          2|    1|          2|
    |output_accum_48_d0        |   14|          3|   32|         96|
    |output_accum_48_we0       |   14|          3|    1|          3|
    |output_accum_49_address0  |   20|          4|    5|         20|
    |output_accum_49_ce0       |   20|          4|    1|          4|
    |output_accum_49_ce1       |    9|          2|    1|          2|
    |output_accum_49_d0        |   14|          3|   32|         96|
    |output_accum_49_we0       |   14|          3|    1|          3|
    |output_accum_4_address0   |   20|          4|    5|         20|
    |output_accum_4_ce0        |   20|          4|    1|          4|
    |output_accum_4_ce1        |    9|          2|    1|          2|
    |output_accum_4_d0         |   14|          3|   32|         96|
    |output_accum_4_we0        |   14|          3|    1|          3|
    |output_accum_50_address0  |   20|          4|    5|         20|
    |output_accum_50_ce0       |   20|          4|    1|          4|
    |output_accum_50_ce1       |    9|          2|    1|          2|
    |output_accum_50_d0        |   14|          3|   32|         96|
    |output_accum_50_we0       |   14|          3|    1|          3|
    |output_accum_51_address0  |   20|          4|    5|         20|
    |output_accum_51_ce0       |   20|          4|    1|          4|
    |output_accum_51_ce1       |    9|          2|    1|          2|
    |output_accum_51_d0        |   14|          3|   32|         96|
    |output_accum_51_we0       |   14|          3|    1|          3|
    |output_accum_52_address0  |   20|          4|    5|         20|
    |output_accum_52_ce0       |   20|          4|    1|          4|
    |output_accum_52_ce1       |    9|          2|    1|          2|
    |output_accum_52_d0        |   14|          3|   32|         96|
    |output_accum_52_we0       |   14|          3|    1|          3|
    |output_accum_53_address0  |   20|          4|    5|         20|
    |output_accum_53_ce0       |   20|          4|    1|          4|
    |output_accum_53_ce1       |    9|          2|    1|          2|
    |output_accum_53_d0        |   14|          3|   32|         96|
    |output_accum_53_we0       |   14|          3|    1|          3|
    |output_accum_54_address0  |   20|          4|    5|         20|
    |output_accum_54_ce0       |   20|          4|    1|          4|
    |output_accum_54_ce1       |    9|          2|    1|          2|
    |output_accum_54_d0        |   14|          3|   32|         96|
    |output_accum_54_we0       |   14|          3|    1|          3|
    |output_accum_55_address0  |   20|          4|    5|         20|
    |output_accum_55_ce0       |   20|          4|    1|          4|
    |output_accum_55_ce1       |    9|          2|    1|          2|
    |output_accum_55_d0        |   14|          3|   32|         96|
    |output_accum_55_we0       |   14|          3|    1|          3|
    |output_accum_56_address0  |   20|          4|    5|         20|
    |output_accum_56_ce0       |   20|          4|    1|          4|
    |output_accum_56_ce1       |    9|          2|    1|          2|
    |output_accum_56_d0        |   14|          3|   32|         96|
    |output_accum_56_we0       |   14|          3|    1|          3|
    |output_accum_57_address0  |   20|          4|    5|         20|
    |output_accum_57_ce0       |   20|          4|    1|          4|
    |output_accum_57_ce1       |    9|          2|    1|          2|
    |output_accum_57_d0        |   14|          3|   32|         96|
    |output_accum_57_we0       |   14|          3|    1|          3|
    |output_accum_58_address0  |   20|          4|    5|         20|
    |output_accum_58_ce0       |   20|          4|    1|          4|
    |output_accum_58_ce1       |    9|          2|    1|          2|
    |output_accum_58_d0        |   14|          3|   32|         96|
    |output_accum_58_we0       |   14|          3|    1|          3|
    |output_accum_59_address0  |   20|          4|    5|         20|
    |output_accum_59_ce0       |   20|          4|    1|          4|
    |output_accum_59_ce1       |    9|          2|    1|          2|
    |output_accum_59_d0        |   14|          3|   32|         96|
    |output_accum_59_we0       |   14|          3|    1|          3|
    |output_accum_5_address0   |   20|          4|    5|         20|
    |output_accum_5_ce0        |   20|          4|    1|          4|
    |output_accum_5_ce1        |    9|          2|    1|          2|
    |output_accum_5_d0         |   14|          3|   32|         96|
    |output_accum_5_we0        |   14|          3|    1|          3|
    |output_accum_60_address0  |   20|          4|    5|         20|
    |output_accum_60_ce0       |   20|          4|    1|          4|
    |output_accum_60_ce1       |    9|          2|    1|          2|
    |output_accum_60_d0        |   14|          3|   32|         96|
    |output_accum_60_we0       |   14|          3|    1|          3|
    |output_accum_61_address0  |   20|          4|    5|         20|
    |output_accum_61_ce0       |   20|          4|    1|          4|
    |output_accum_61_ce1       |    9|          2|    1|          2|
    |output_accum_61_d0        |   14|          3|   32|         96|
    |output_accum_61_we0       |   14|          3|    1|          3|
    |output_accum_62_address0  |   20|          4|    5|         20|
    |output_accum_62_ce0       |   20|          4|    1|          4|
    |output_accum_62_ce1       |    9|          2|    1|          2|
    |output_accum_62_d0        |   14|          3|   32|         96|
    |output_accum_62_we0       |   14|          3|    1|          3|
    |output_accum_63_address0  |   20|          4|    5|         20|
    |output_accum_63_ce0       |   20|          4|    1|          4|
    |output_accum_63_ce1       |    9|          2|    1|          2|
    |output_accum_63_d0        |   14|          3|   32|         96|
    |output_accum_63_we0       |   14|          3|    1|          3|
    |output_accum_6_address0   |   20|          4|    5|         20|
    |output_accum_6_ce0        |   20|          4|    1|          4|
    |output_accum_6_ce1        |    9|          2|    1|          2|
    |output_accum_6_d0         |   14|          3|   32|         96|
    |output_accum_6_we0        |   14|          3|    1|          3|
    |output_accum_7_address0   |   20|          4|    5|         20|
    |output_accum_7_ce0        |   20|          4|    1|          4|
    |output_accum_7_ce1        |    9|          2|    1|          2|
    |output_accum_7_d0         |   14|          3|   32|         96|
    |output_accum_7_we0        |   14|          3|    1|          3|
    |output_accum_8_address0   |   20|          4|    5|         20|
    |output_accum_8_ce0        |   20|          4|    1|          4|
    |output_accum_8_ce1        |    9|          2|    1|          2|
    |output_accum_8_d0         |   14|          3|   32|         96|
    |output_accum_8_we0        |   14|          3|    1|          3|
    |output_accum_9_address0   |   20|          4|    5|         20|
    |output_accum_9_ce0        |   20|          4|    1|          4|
    |output_accum_9_ce1        |    9|          2|    1|          2|
    |output_accum_9_d0         |   14|          3|   32|         96|
    |output_accum_9_we0        |   14|          3|    1|          3|
    |output_accum_address0     |   20|          4|    5|         20|
    |output_accum_ce0          |   20|          4|    1|          4|
    |output_accum_ce1          |    9|          2|    1|          2|
    |output_accum_d0           |   14|          3|   32|         96|
    |output_accum_we0          |   14|          3|    1|          3|
    |row_max_address0          |   14|          3|    5|         15|
    |row_max_ce0               |   14|          3|    1|          3|
    |row_max_d0                |   14|          3|   32|         96|
    |row_max_we0               |   14|          3|    1|          3|
    +--------------------------+-----+-----------+-----+-----------+
    |Total                     |12265|       2609| 4028|      12177|
    +--------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------------------------------------------------------+----+----+-----+-----------+
    |                                           Name                                           | FF | LUT| Bits| Const Bits|
    +------------------------------------------------------------------------------------------+----+----+-----+-----------+
    |O_tile_out_TDATA_reg                                                                      |  32|   0|   32|          0|
    |O_tile_out_TKEEP_reg                                                                      |   4|   0|    4|          0|
    |O_tile_out_TLAST_reg                                                                      |   1|   0|    1|          0|
    |O_tile_out_TSTRB_reg                                                                      |   4|   0|    4|          0|
    |ap_CS_fsm                                                                                 |   6|   0|    6|          0|
    |grp_flashattn_Pipeline_Compute_Online_Softmax_VITIS_LOOP_72_4_fu_1658_ap_start_reg        |   1|   0|    1|          0|
    |grp_flashattn_Pipeline_Init_Accumulators_fu_1522_ap_start_reg                             |   1|   0|    1|          0|
    |grp_flashattn_Pipeline_Normalize_And_Stream_Output_VITIS_LOOP_120_8_fu_1920_ap_start_reg  |   1|   0|    1|          0|
    |grp_flashattn_Pipeline_Read_K_and_V_VITIS_LOOP_45_2_fu_1246_ap_start_reg                  |   1|   0|    1|          0|
    |grp_flashattn_Pipeline_Read_Q_VITIS_LOOP_34_1_fu_1106_ap_start_reg                        |   1|   0|    1|          0|
    +------------------------------------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                                                     |  52|   0|   52|          0|
    +------------------------------------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+--------------+---------------------+--------------+
|     RTL Ports     | Dir | Bits|   Protocol   |    Source Object    |    C Type    |
+-------------------+-----+-----+--------------+---------------------+--------------+
|ap_clk             |   in|    1|  ap_ctrl_none|            flashattn|  return value|
|ap_rst_n           |   in|    1|  ap_ctrl_none|            flashattn|  return value|
|Q_tile_in_TDATA    |   in|   32|          axis|   Q_tile_in_V_data_V|       pointer|
|Q_tile_in_TVALID   |   in|    1|          axis|   Q_tile_in_V_last_V|       pointer|
|Q_tile_in_TREADY   |  out|    1|          axis|   Q_tile_in_V_last_V|       pointer|
|Q_tile_in_TLAST    |   in|    1|          axis|   Q_tile_in_V_last_V|       pointer|
|Q_tile_in_TKEEP    |   in|    4|          axis|   Q_tile_in_V_keep_V|       pointer|
|Q_tile_in_TSTRB    |   in|    4|          axis|   Q_tile_in_V_strb_V|       pointer|
|K_tile_in_TDATA    |   in|   32|          axis|   K_tile_in_V_data_V|       pointer|
|K_tile_in_TVALID   |   in|    1|          axis|   K_tile_in_V_last_V|       pointer|
|K_tile_in_TREADY   |  out|    1|          axis|   K_tile_in_V_last_V|       pointer|
|K_tile_in_TLAST    |   in|    1|          axis|   K_tile_in_V_last_V|       pointer|
|K_tile_in_TKEEP    |   in|    4|          axis|   K_tile_in_V_keep_V|       pointer|
|K_tile_in_TSTRB    |   in|    4|          axis|   K_tile_in_V_strb_V|       pointer|
|V_tile_in_TDATA    |   in|   32|          axis|   V_tile_in_V_data_V|       pointer|
|V_tile_in_TVALID   |   in|    1|          axis|   V_tile_in_V_last_V|       pointer|
|V_tile_in_TREADY   |  out|    1|          axis|   V_tile_in_V_last_V|       pointer|
|V_tile_in_TLAST    |   in|    1|          axis|   V_tile_in_V_last_V|       pointer|
|V_tile_in_TKEEP    |   in|    4|          axis|   V_tile_in_V_keep_V|       pointer|
|V_tile_in_TSTRB    |   in|    4|          axis|   V_tile_in_V_strb_V|       pointer|
|O_tile_out_TDATA   |  out|   32|          axis|  O_tile_out_V_data_V|       pointer|
|O_tile_out_TVALID  |  out|    1|          axis|  O_tile_out_V_last_V|       pointer|
|O_tile_out_TREADY  |   in|    1|          axis|  O_tile_out_V_last_V|       pointer|
|O_tile_out_TLAST   |  out|    1|          axis|  O_tile_out_V_last_V|       pointer|
|O_tile_out_TKEEP   |  out|    4|          axis|  O_tile_out_V_keep_V|       pointer|
|O_tile_out_TSTRB   |  out|    4|          axis|  O_tile_out_V_strb_V|       pointer|
+-------------------+-----+-----+--------------+---------------------+--------------+

