// DSCH 2.7f
// 10/29/2021 11:06:09 PM
// example

module example( clk1,out1);
 input clk1;
 output out1;
 pmos #(17) pmos(out1,vdd,clk1); // 2.0u 0.12u
 nmos #(17) nmos(out1,vss,clk1); // 1.0u 0.12u
endmodule

// Simulation parameters in Verilog Format
always
#1000 clk1=~clk1;

// Simulation parameters
// clk1 CLK 10.00 10.00
