#  RVfpga SoC THE IMAGINATION UNIVERSITY PROGRAMME

Desarrollo de los laboratorios RVfpga de IMAGINATION. Se har谩 uso de los conocimientos adquiridos a lo largo del semestre, utlizando las herramientas verilog, verilator, gtkwave entre otros. Se realizar谩n los dos primeros laboratorios del curso de IMAGINATION.

##  Lab1

En este primer laboratorio se nos ense帽a la construcci贸n del subconjunto SweRVolfX de RISC-V en un chip (SoC) a partir de bloques de construcci贸n.

1. Se empieza con la instalaci贸n del programa Verilog, en el cual se desarrollara el laboratorio.
2. Se crea el proyecto con la ayuda de la gu铆a en el documento RVfpgaSoC.
3. Se ingresa a la creacion del dise帽o de bloques.
4. Se agregan los modulos necesarios para el dise帽o.
5. Se realizan las conexiones internas, entre los modulos del dise帽o, pin por pin o bus por bus dado el caso.
6. Se continua con las conexiones externas.
7. Finalizando el dise帽o y procediendo a generar el archivo verilog con la descripci贸n de este mismo.
8. Por ultimo se configura la creaci贸n del bitstream para luego generarlo.


![Alt text](https://i.imgur.com/o1L9O9A.jpg)

###  Resultados

![Alt text](https://i.imgur.com/mNLRNXc.png)

C贸mo se puede observar por el gr谩fico anterior se lleg贸 hasta la 煤ltima parte como se nos indic贸 en la gu铆a, generando el bitstream de manera correcta.

##  Lab2




###  Conclusiones
- En la creaci贸n del diagrama de bloques se agregan los modulos necesarios y estos tienen sus terminales bien marcados, donde se puede hacer las conexiones necesarias internamente, las otras se hacen con conexiones externas teniendo en cuenta que las que no fueron conectadas, vivado entiende que se conectaran a tierra "0". En las conexiones se diferencian los pines a los buses con una linea mas gruesa para los buses.
- Es importancia descargar las versiones que se indican en la guia de instalaci贸n, se obtuvieron problemas al momento de generar el bitstream puesto que se us贸 una versi贸n posterior a la 2019.2.
- El tener un buen procesador facilita y acelera el uso de las herramientas como ivado. Se tuvo que dejar durante varias horas encendido el computador para la generaci贸n del bitstream por los bajos recursos que presenta el procesador. 

###  Referencias
- Curso de RISC-V [link](https://riscv.org/risc-v-learn-online/)

### Autores
Diego Julian Plaza Quintero - Est. Ingenieria electr贸nica - 2172310
<br/>
egoplaza20@gmail.com
<br/>
Carlos Alberto V谩squez Serrano - Est. Ingenieria electr贸nica - 2170449
<br/>
carlosalvase@gmail.com
