 
 
2
中文摘要 
無電鍍技術由於具有優異的階梯覆蓋性（Step Coverage）與大馬士鑲嵌孔槽（Damascene 
Trench）之填充能力，因此在65 nm世代之半導體元件製程運用備受矚目。也因此與無電鍍相關之
晶種技術發展已被美國國家半導體協會（Semiconductor Industry Association, SIA）列入重點研究
時程規劃中。本研究提出一種結合真空電漿表面處理與先前所發展出之奈米電化學-膠體
（Electrochemical-colloidal）晶種技術，用以發展SiO2介電絕緣基材上催化生長超薄無電鍍Co基薄
膜的奈米晶種技術。掃瞄式電子顯微術（SEM）、穿透式電子顯微術（TEM）與原子力顯微術（AFM）
分別用於分析晶種以及其催化無電鍍薄膜之生長機制，結果顯示電漿表面改質與SC-1溶液之表面
處理可以大幅提昇奈米催化晶種在SiO2介電絕緣層表面之吸附密度。由於傳統之敏化/活化或置換
/活化無電鍍晶種技術並不適於生長超薄無電鍍薄膜，但本研究所提出之高密度奈米晶種卻能生長
厚度僅為～10 nm之無電鍍Co薄膜，因此本研究計畫除成功的發展在介電基材上緻密分佈之奈米
晶種技術，並可適用於次65 nm世代元件製程用以生長超薄無電鍍Co擴散阻障層。 
關鍵字：無電鍍、真空電漿、晶種技術、超薄薄膜 
英文摘要 
Electroless plating has recently received considerable attention over electro-plating for sub-65-nm 
devices due to it can provide superior step coverage and damascene-trenching filling. Therefore, 
electroless plating in conjunction with seeding techniques has been adapted into research roadmap by 
Semiconductor Industry Association. This study describes a new concept of incorporating a 
vacuum-plasma surface pre-treatment into a previously developed electrochemical-colloidal seeding 
process for electroless plating of an ultrathin cobalt layers on SiO2 dielectric. SEM, TEM, AFM etc 
measurement were to characterize the properties of the mechanism of growing the seeds and electroless 
cobalt layers. The synergetic effect of the vacuum plasma and subsequent SC-1 treatments is to modify 
of the dielectric surface which the metallic seeds can be densely adsorbed onto the SiO2 dielectric layers. 
Such a surface modification significantly increases the population density of metallic seeds to initiate the 
fabrication of an ultrathin cobalt layer of a thickness of 10 nm, which is difficult to achieve by 
convectional, sensitization/activation electroless plating. In past year, we developed that the key 
processing techniques of fabricating very densely sub-nanometer-sized catalysts and growing an 
ultrathin cobalt barrier layer on dielectric for sub-65-nm devices. 
Keywords：Electroless Plating, Vacuum Plasma, Catalysts, Ultrathin Layer 
 
 
4
三、實驗方法: 
本研究所採用的基材為（100）p型矽晶圓上生長製備100 nm厚之濕式氧化SiO2介電絕緣層。
圖1示意說明本研究分別所採用之兩種實驗路徑流程圖，＜路徑一＞為剛沉積SiO2進行全程濕式電
化學析鍍流程；＜路徑二＞為結合電漿表面改質處理之試片製備流程（詳細之電漿表面改質請參
閱【15,16】）。 
首先＜路徑一＞之濕式電化學晶種與無電鍍流程說明如下： 
（a）去質子化：介電薄膜經過適當的強氧化劑（RCA之SC-1溶液）浸漬以後可以在其表面形成
OH終止鍵結，在適當的酸鹼值下因去質子反應而形成帶負電位表面，例如SiO2在pH≧2會
發生下列的去質子反應【9－11】：  
－SiOHsurf＋OH－ ↔ －SiOsurf－＋H2O 
或 
－SiOHsurf ↔ －SiOsurf－＋H(aq)+ 
（b）浸漬金屬鹽類水溶液：本實驗使用Ni2+水溶液使負電位的試片表面因庫倫靜電吸引金屬
陽離子。 
（c）濕式還原處理：吸附在薄膜表面的金屬陽離子透過還原反應，轉變成中性的具催化能力
之Ni金屬微粒。 
（d）無電鍍薄膜：進行超薄（10～40 nm）之無電鍍Co阻障層沉積。 
＜路徑二＞則是增加 SiO2的電漿表面改質步驟（I），再依序進行圖1之（II）、（III）、（IV）、
（V）之全程濕式電化學析鍍。電漿表面改質的條件如下：在真空總壓力為50 Pa 之 N2（80 %）—
H2（20%）混合氣氛下，以射頻電源供應器進行電漿表面處理，主要用以改變介電絕緣基材
(V)
圖 1＜路徑一＞：(a)去質子化、(b)金屬離子吸附、(d)金屬離子還原成金屬微粒、(e)金屬微粒
催化析鍍阻障層；＜路徑二＞：(I)N2/H2 表面電漿改質、(II)去質子化、(III)金屬離子吸附、(IV)
金屬離子還原成金屬微粒、(V)金屬微粒催化析鍍阻障層 
(a) (b) (c) 
SiO2 
Si 
＜路徑一＞
路徑 B  
SiO2 
Si 
O- O- O- O- O- O- O- O- O- O-
M+M+ M+ M+M+ M+ M+M+ M+
SiO2 
Si 
M M M M M M M M M 
O O O O O O O O O O 
SiO2 
Si 
OH OH OH OH OH OH 
SiO2 
Si 
O- O- O- O- O- O- O- O- O- O-
SiO2 
Si 
O- O- O- O- O- O- 
SiO2 
Si 
M+ M+ M+ M+ M+M+
O- O- O- O- O-O-
SiO2 
Si 
M M M M M M
O O O O O O 
SiO2 
Si 
M M M M M M 
O O O O O O 
(I) (II) (III) (IV) 
(d)
電漿表面改質 
 
＜路徑二＞ 
 
 
6
化晶種表面已還原 Co 微粒的自身催化作用進行鍍液之次磷酸根氧化反應，而在已析出之 Co 微粒
表面生成新的無電鍍 Co 微粒，因而可常觀察到有 Co 微粒團聚行為的發生，當這些團聚的微粒彼
此皆相互接合時即可形成薄膜【15－17】。 
圖 3一系列的 SEM照片顯示在 SiO2絕緣基材上之催化晶種經不同析鍍時間所沉積無電鍍Co
顆粒之生長型態。圖 3(a)經浸漬無電鍍 Co 鍍液 10 s 後，催化晶種上所還原之 Co 呈現稀疏分佈但
尺寸相近的微粒型態。隨著析鍍時間增加至 20 s 時，圖 3(b)的 Co 顆粒的分佈密度並未發現顯著
增加，但卻產生 Co 微粒團聚行為，而形成尺寸較圖 3(a)大之 Co 顆粒，表面型態則因團聚現象而
呈現不平整粗糙之表面，暗示在絕緣基材上藉由不連續晶種所催化生長之無電鍍 Co 確實不會隨
時間增加而增加晶種密度，但卻有顯著之團聚行為，符合圖 2 所預測之晶種催化析鍍行為。圖
3(c)−(e)為試片分別進一步浸漬無電鍍鍍液 30 s, 40 s 與 50 s，可發現隨著析鍍時間之增加所析出之
Co 顆粒尺寸亦隨之變大，但乍看之下 Co 微粒之密度似乎有逐漸微幅上升的趨勢，事實上這些 Co
微粒的增加是由已析出之無電鍍 Co 表面的自身催化所導致（如圖 2 所示之機制），而非在基材表
面生成新的催化晶種。圖 3(f)顯示經浸漬鍍液 80 s，基材上 Co 顆粒表面呈現與團聚微粒不同之平
滑表面。首先這是因為隨著析鍍時間增加，Co 顆粒會逐漸填滿基材表面所剩餘之自由空間而形成
薄膜；再則這些 Co 顆粒是由許多奈米 Co 微粒所團聚生長組成，因此具有相當高的表面自由能，
200 nm
(a) (b) (c)
(d) (e) (f)
圖 3 介電絕緣薄膜上所吸附之奈米晶種經浸漬無電鍍 Co 鍍液(a)10 s、(b)20 s、(c)30 s、(d)40 s、
(e)50 s 與(f)80 s 之無電鍍 Co 之生長型態 SEM 影像 
 
 
8
圖 5 TEM 明場平面影像說明：圖 5(a)剛成膜之無電鍍 Co 薄膜明顯是由許多 Co 顆粒所團聚
組成，其中亦可隱約看見這些顆粒證實是由更小的微粒所團聚而成。隨著析鍍時間增長，原本團
聚之 Co 顆粒會形成如圖 5(b)具平滑表面特徵之柱狀晶粒。TEM 分析結果再次證實本研究之無電
鍍析鍍過程團聚之 Co 顆粒或微粒會自發性的進行表面自由能調整，但這些不論是由團聚之 Co 微
粒或柱狀顆粒所組成的薄膜並不意謂其顯微組織即為多晶（Poly-crystal）結構。圖 5(a)插圖之 TEM
擇區繞射圖譜的較模糊之繞射環說明：此薄膜事實上是由具奈米類非晶質（Amorphous-like）特
徵之團聚 Co 微粒所組成，即使如圖 5(b) TEM 平面顯微影像呈現清晰的多晶結構狀薄膜仍維持奈
米類非晶質特徵之繞射圖譜（與圖 5(a)插圖相似），試片需經進一步的高溫熱處理才會由類非晶質
轉變為晶質，而呈現清楚的 hcp-Co 繞射圖譜（分析結果未顯示，可參閱【10】結果）。 
4.3 催化晶種分佈密度對成膜行為之影響 
不具催化能力之導體基材的不連續無電鍍晶種，主要藉由晶種催化鍍液產生還原電子，這些
還原電子並可透過催化晶種與導電基材間的傳輸，在導電基板表面還原析出無電鍍微粒成為晶種
來增加催化晶種密度，故導電基板之無電鍍鍍膜通常具有低表面粗糙度與低成膜厚度的特徵
【 18,19 】。但這除了直接與基材催化晶種之位置與分佈密度有關外，還與鍍液質量傳輸
（Mass-transport）的擴散限制行為有關，因為導體基材晶種與鍍液間之物種濃度分佈大多呈現線
性擴散的行為，而有利於生長低成膜厚度與平整的薄膜表面【20】。反之，在絕緣基材表面由於無法
50 nm
(a) 
(b) 
圖 5 (a)剛成膜與(b)增長析鍍時間後之無電鍍 Co 薄膜 TEM 明場平面影像 
 
 
10
圖 7 (a)−(c)為低密度晶種與(d)−(f)為高密度晶種經不同析鍍時間之無電鍍 Co 薄膜 AFM 三維分
析影像 
(a) 
50 nm
 
100
200
300
nm
(b)
10 nm
 
100 
 
300 
nm
(c)
25 nm
 
100
200
300
nm 
(d) 
10 nm
 
100 
200 
300 
nm
(e)
35 nm
 
100
200
300
nm
(f)
35 nm
 
100
200
300
nm 
 
 
 
 
 
 
 
 
為稀疏，其表面粗糙度（Ra）約為 1.6 nm。經無電鍍鍍液浸漬後，基材表面首先會生成由許多 Co
微粒所團聚之顆粒且留有許多空隙，因此其表面粗糙度較大（Ra = 12.6 nm）。隨無電鍍時間增加，
最後團聚顆粒間才會相互合併形成薄膜，但此時薄膜表面粗糙度僅降至約 6.1 nm。圖 7(d)−(f)為經
電漿處理之介電基材表面所吸附高密度之 Ni 晶種經無電鍍 Co 鍍液浸漬(d) 0 s、(e) 3 s 與(f) 10 s
後的 AFM 影像，其一系列無電鍍 Co 析鍍成膜過程影像清楚的呈現：圖 7(d)當吸附高晶種密度時，
基材表面粗糙度僅為 0.6 nm。隨後如圖 7(e)無電鍍析出之 Co 顆粒並不具有如圖 7(b)之團聚行為，
因為高密度晶種促進鍍液線性擴散行為之發生，故此時無電鍍催化所生長之微粒尺寸將較為平
均，其表面粗糙度僅微幅上升至 1.9 nm。圖 7(f)當這些 Co 顆粒相互碰觸形成薄膜時，其顆粒尺寸
明顯較低密度晶種成膜時小，其表面粗糙度亦明顯較低，Ra僅為 1.1 nm。由圖 7(a)低晶種與(b)高
晶種密度所導致無電鍍成膜變化之 AFM 影像可知，其成膜生長狀況與圖 5 所示之行為極為類似，
暗示低密度晶種的分佈確實會導致鍍液非線性擴散行為的發生，故其生成之薄膜除有更嚴重之團
聚行為外，其薄膜表面粗糙度相對更不平整。反之，高密度晶種分佈所導致的鍍液線性擴散行為
使生成薄膜表面較為平整且無團聚行為發生。 
圖 8 進一步之 SEM 影像分別顯示不同晶種密度浸漬析鍍 Co 薄膜至成膜時之表面及橫截面
（插圖）影像。圖 8(a)低晶種密度浸漬無電鍍 60 s 催化形成之 Co 薄膜 SEM 影像，顯示薄膜是由
許多粗大之團聚 Co 顆粒所組成，此時成膜厚度高達～40 nm。圖 8(b)高密度晶種則僅需浸漬無電
 
 
12
5. P. P. Lau, C. C. Wong, and L. Chan, Appl. Surf. Sci., 253, 2357. (2006) 
6. C. H. Lee, S. H. Cha, A. R. Kim, J. H. Hong, and J. J. Kim, J. Electrochem. Soc., 154, D182 
(2007). 
7. Y. Sverdlov and Y. Shacham-Diamand, Microelec. Eng., 70, 512 (2003). 
8. M. Schlesinger and M. Paunovic, Modern Electroplating (2000). 
9. G. S. Chen, S. T. Chen, R. F. Louh, T. J. Yang, and C. K. Lin, Electrochem. Solid-State Lett., 7, 
C17 (2004). 
10. S. T. Chen and G. S. Chen, J. Electrochem. Soc., 151, D99 (2004). 
11. G. S. Chen, Y. S. Tang, S. T. Chen, and T. J. Yang, Electrochem. Solid-State Lett., 9, C141 (2006). 
12. W. Kern and D. A. Putinen, RCA Review, 31, 187 (1970). 
13. W. Kern, Handbook of Semiconductor Wafer Clearing Technology (1993). 
14. T. K. Tsai and C. G. Chao, Appl. Surf. Sci., 233, 180 (2004). 
15. H. T. Ng and S. F. Y. Li, J. Electrochem. Soc., 145, 3301 (1998). 
16. T. Homma, M. Tanabe, K. Itskurs, and T. Osaka, J. Electrochem. Soc., 144, 4123 (1997). 
17. S. Nakahara, C. Y. Mak, and Y. Okinaka, J. Electrochem. Soc., 140, 533 (1993). 
18. T. Homma, K Naito, M. TaKai, and T. Osaka, J. Electrochem. Soc., 138, 1269 (1991). 
19. J. P. Marton and M. Schlesinger, J. Electrochem. Soc., 115, 16 (1968). 
20. A. M. T. van der Putten and J. W. G. de Bakker, J. Electrochem. Soc., 140, 2221 (1993). 
21. S. T. Chen, Y. H. Hsieh, Y. C. Shih, P. W. Hsu, and G. S. Chen, Electrochem. Commun., 9, 2764 
(2007). 
22. 謝逸弘、許佩雯、陳松德、陳錦山，真空科技，20, 29 (2007)。 
七、計畫成果自評 
1. 研究目標達成狀況： 
本一年期研究計畫（2006 /08 / 01～2007 / 07 / 31）的重點在於探討開發符合次奈米世代銅鑲
崁製程之無電鍍奈米晶種技術，本研究主軸符合原計畫書規劃成功開發出結合電漿改質與全程濕
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 95-2221-E-164-009 
計畫名稱 次 65 nm 世代元件之關鍵奈米催化晶種與孔槽膠囊化銅鑲嵌製程研發 
出國人員姓名 
服務機關及職稱 
陳松德 
修平技術學院/電子工程系/助理教授 
會議時間地點 日本、金澤市(Kanazawa) ，96/06/06 至 96/06/08 
會議名稱 The 9th International Symposium on Sputtering and Plasma Processes, ISSP 2007 
發表論文題目 Growth of ultrathin barrier layers by sub-5-nm metallic seeds using sequent treatments of vacuum plasma and electrochemical solution 
 
一、參加會議經過 
6 月 5 日 
凌晨由台中出發至桃園國際機場搭乘長榮航空 BR1232 班機前往日本關西國際機場，當
日下午抵關西機場出關後經 JR 關西空港機場快線抵大阪站，隨後經轉乘 JR 北陸線之雷
鳥號續往金澤市。於當日當地間晚間約 8：00 抵金澤市，並辦理會議期間住宿事宜。 
6 月 6 日 
由於住宿地點位於金澤市中心，但本次研討會位置距離市中心約 30-40 分鐘車程，因此
一早即搭金澤市內公車前往會場並於 09：00 抵達會場(Kanazawa Kokusai Hotel)。一抵達
會場後即辦理報到手續與領取大會手冊與論文集，隨後並參與 10:00 的由會議主席
Hideyuki Takahashi 主持之研討會開幕式以及接下來的兩場邀請演講，其中一場「Ionized 
PVD and ion-enhanced ALD strategies for 32 and 22nm interconnect nodes」為任職於 IBM 
Research 的 S. M. Rossnagel 博士所報告，由於此一題目與本人目前研究的內連接導線製
程有息息相關的趨勢，同時 S. M. Rossnagel 博士為 Ionized PVD 與 ion-enhanced ALD 此
二方面研究的先驅者，因此在此會議中有幸聽到他 
精闢的演講，其中及提及現今仍應用在半導體業界重要技術之 Ionized PVD 薄膜沉積技
術，在 10 多年前即曾由 M. Yamashita 博士在 ISSP 的研討會上被發表。同時，也瞭解到
未來 ALD 技術在 32 與 22 nm 之奈米內連接導線導線之發展趨勢。由 S. M. Rossnagel 博
士演講所提及的這些研究結果與觀點十分有助於本人未來研究方向之啟思。隨後日本
ULVAC 公司之 H. Yamakawa 先生針對「Sputter and plasma processes and equipment for 
several industrial applications」作另一場有關於實務真空鍍膜機台發展的演說，特別是在
TFT-LCD 產業所需機台部分，然而此一部份正是目前台灣產業發展需大力追趕與投入的
是。下午國內成功大學材料系系主任陳貞夙教授亦應大會邀請進行「Sputter deposition of 
WNx films and their characteristics as gate electrode」的專題演說，陳主任在演說進行前先
對台灣稍作介紹，使與會者能有更多的機會認識台灣、提高台灣能見度，是一個相當不
錯的機會介紹。隨後，陳主任亦發表將近 40 分鐘之專題演說，會後並得到許多與會學者
的熱烈迴響與討論，可見台灣目前在研究上的方向或研究成果是受到極大的重視。 
6 月 7 日 
今日第一場演講由 P. J. Martin et al.,所發表之「Ionized deposition with the filtered cathodic 
