Timing Analyzer report for state_machine_race
Wed Jan 15 11:37:02 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'insere'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'insere'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'insere'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'insere'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'insere'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'insere'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; state_machine_race                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; insere     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { insere } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 431.22 MHz ; 250.0 MHz       ; insere     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; insere ; -3.768 ; -44.807           ;
; clk    ; -0.256 ; -0.256            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk    ; 0.323 ; 0.000             ;
; insere ; 0.440 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; insere ; -3.000 ; -23.560                         ;
; clk    ; -3.000 ; -13.280                         ;
+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'insere'                                                                                       ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.768 ; present_state.sig5     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.780     ; 3.476      ;
; -3.768 ; present_state.sig5     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.780     ; 3.476      ;
; -3.652 ; present_state.sig3     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.781     ; 3.359      ;
; -3.652 ; present_state.sig3     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.781     ; 3.359      ;
; -3.541 ; present_state.sig5     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.708     ; 3.321      ;
; -3.470 ; present_state.sig1     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.780     ; 3.178      ;
; -3.470 ; present_state.sig1     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.780     ; 3.178      ;
; -3.434 ; present_state.sig5     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.782     ; 3.140      ;
; -3.425 ; present_state.sig3     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.709     ; 3.204      ;
; -3.386 ; present_state.000      ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.779     ; 3.095      ;
; -3.386 ; present_state.000      ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.779     ; 3.095      ;
; -3.374 ; present_state.sig5     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.734     ; 3.128      ;
; -3.318 ; present_state.sig3     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.783     ; 3.023      ;
; -3.305 ; present_state.sig2     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.780     ; 3.013      ;
; -3.305 ; present_state.sig2     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.780     ; 3.013      ;
; -3.281 ; present_state.sig4     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.780     ; 2.989      ;
; -3.281 ; present_state.sig4     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.780     ; 2.989      ;
; -3.256 ; present_state.sig3     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.735     ; 3.009      ;
; -3.074 ; present_state.sig1     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.734     ; 2.828      ;
; -3.029 ; present_state.000      ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.733     ; 2.784      ;
; -2.956 ; present_state.sig1     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.708     ; 2.736      ;
; -2.912 ; present_state.sig4     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.692      ;
; -2.909 ; present_state.sig2     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.734     ; 2.663      ;
; -2.896 ; present_state.sig4     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.734     ; 2.650      ;
; -2.892 ; present_state.sig4     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.708     ; 2.672      ;
; -2.891 ; present_state.sig1     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.671      ;
; -2.861 ; present_state.sig5     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.708     ; 2.641      ;
; -2.805 ; present_state.sig4     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.782     ; 2.511      ;
; -2.784 ; present_state.sig1     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.782     ; 2.490      ;
; -2.782 ; present_state.000      ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.707     ; 2.563      ;
; -2.775 ; present_state.sig2     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.555      ;
; -2.751 ; present_state.sig4     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.746     ; 2.493      ;
; -2.751 ; present_state.sig3     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.709     ; 2.530      ;
; -2.746 ; present_state.sig2     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.708     ; 2.526      ;
; -2.742 ; present_state.sig6     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.708     ; 2.522      ;
; -2.736 ; present_state.sig4     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.516      ;
; -2.706 ; present_state.sig1     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.746     ; 2.448      ;
; -2.694 ; present_state.000      ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.707     ; 2.475      ;
; -2.668 ; present_state.sig2     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.782     ; 2.374      ;
; -2.617 ; present_state.sig5     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.746     ; 2.359      ;
; -2.587 ; present_state.sig1     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.367      ;
; -2.587 ; present_state.000      ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.781     ; 2.294      ;
; -2.578 ; present_state.sig3     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.747     ; 2.319      ;
; -2.541 ; present_state.sig2     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.746     ; 2.283      ;
; -2.533 ; present_state.000      ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.745     ; 2.276      ;
; -2.507 ; present_state.000      ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.707     ; 2.288      ;
; -2.489 ; present_state.000      ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.786     ; 2.191      ;
; -2.486 ; present_state.000      ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.786     ; 2.188      ;
; -2.440 ; present_state.000      ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.786     ; 2.142      ;
; -2.422 ; present_state.sig2     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.202      ;
; -2.395 ; present_state.sigfalha ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.710     ; 2.173      ;
; -2.383 ; present_state.sig1     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.163      ;
; -2.375 ; present_state.000      ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.733     ; 2.130      ;
; -2.373 ; present_state.sig5     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.153      ;
; -2.252 ; present_state.sig4     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.032      ;
; -2.218 ; present_state.sig2     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.708     ; 1.998      ;
; -2.201 ; present_state.000      ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.733     ; 1.956      ;
; -2.165 ; present_state.sig3     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.709     ; 1.944      ;
; -2.116 ; present_state.sig6     ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.787     ; 1.817      ;
; -1.960 ; present_state.sigfalha ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.736     ; 1.712      ;
; -1.959 ; present_state.sig6     ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.734     ; 1.713      ;
; -1.953 ; present_state.sigfalha ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.736     ; 1.705      ;
; -1.941 ; present_state.sig6     ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.746     ; 1.683      ;
; -1.941 ; present_state.sig6     ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.734     ; 1.695      ;
; -1.899 ; present_state.sig3     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.709     ; 1.678      ;
; -1.894 ; present_state.000      ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.707     ; 1.675      ;
; -1.890 ; present_state.sig5     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.708     ; 1.670      ;
; -1.888 ; present_state.sig6     ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.734     ; 1.642      ;
; -1.821 ; present_state.sig6     ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.787     ; 1.522      ;
; -1.805 ; present_state.sigfalha ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.789     ; 1.504      ;
; -1.792 ; present_state.sig6     ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.787     ; 1.493      ;
; -1.761 ; present_state.sigfalha ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.748     ; 1.501      ;
; -1.724 ; present_state.sig6     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.708     ; 1.504      ;
; -1.652 ; present_state.000      ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.733     ; 1.407      ;
; -1.648 ; present_state.sigfalha ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.789     ; 1.347      ;
; -1.645 ; present_state.sigfalha ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.789     ; 1.344      ;
; -1.618 ; present_state.000      ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.745     ; 1.361      ;
; -1.541 ; present_state.sigfalha ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.736     ; 1.293      ;
; -1.429 ; present_state.sigfalha ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.748     ; 1.169      ;
; -1.319 ; led~reg0               ; next_state.000      ; insere       ; insere      ; 1.000        ; -0.147     ; 2.190      ;
; -1.319 ; led~reg0               ; next_state.sig2     ; insere       ; insere      ; 1.000        ; -0.147     ; 2.190      ;
; -0.948 ; led~reg0               ; next_state.sig3     ; insere       ; insere      ; 1.000        ; -0.101     ; 1.865      ;
; -0.934 ; led~reg0               ; next_state.sig5     ; insere       ; insere      ; 1.000        ; -0.050     ; 1.902      ;
; -0.889 ; next_state.sig6        ; next_state.sig6     ; insere       ; insere      ; 1.000        ; -0.050     ; 1.857      ;
; -0.882 ; next_state.sig4        ; next_state.sig4     ; insere       ; insere      ; 1.000        ; -0.050     ; 1.850      ;
; -0.852 ; led~reg0               ; next_state.sig1     ; insere       ; insere      ; 1.000        ; -0.149     ; 1.721      ;
; -0.795 ; led~reg0               ; led~reg0            ; insere       ; insere      ; 1.000        ; -0.050     ; 1.763      ;
; -0.756 ; led~reg0               ; next_state.sig4     ; insere       ; insere      ; 1.000        ; -0.050     ; 1.724      ;
; -0.740 ; led~reg0               ; next_state.sig6     ; insere       ; insere      ; 1.000        ; -0.050     ; 1.708      ;
; -0.696 ; led~reg0               ; display[2]~reg0     ; insere       ; insere      ; 1.000        ; -0.101     ; 1.613      ;
; -0.681 ; led~reg0               ; display[5]~reg0     ; insere       ; insere      ; 1.000        ; -0.116     ; 1.583      ;
; -0.678 ; led~reg0               ; display[3]~reg0     ; insere       ; insere      ; 1.000        ; -0.101     ; 1.595      ;
; -0.674 ; led~reg0               ; display[4]~reg0     ; insere       ; insere      ; 1.000        ; -0.101     ; 1.591      ;
; -0.567 ; led~reg0               ; next_state.sigfalha ; insere       ; insere      ; 1.000        ; -0.116     ; 1.469      ;
; -0.343 ; next_state.sig3        ; next_state.sig3     ; insere       ; insere      ; 1.000        ; -0.047     ; 1.314      ;
; 0.241  ; next_state.sig1        ; next_state.sig1     ; insere       ; insere      ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; next_state.sig5        ; next_state.sig5     ; insere       ; insere      ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; next_state.sigfalha    ; next_state.sigfalha ; insere       ; insere      ; 1.000        ; -0.043     ; 0.734      ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                          ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.256 ; next_state.000      ; present_state.000      ; insere       ; clk         ; 0.500        ; 0.577      ; 1.321      ;
; 0.004  ; next_state.sig6     ; present_state.sig6     ; insere       ; clk         ; 0.500        ; 0.504      ; 0.988      ;
; 0.019  ; next_state.sig4     ; present_state.sig4     ; insere       ; clk         ; 0.500        ; 0.504      ; 0.973      ;
; 0.045  ; next_state.sig5     ; present_state.sig5     ; insere       ; clk         ; 0.500        ; 0.503      ; 0.946      ;
; 0.058  ; next_state.sig3     ; present_state.sig3     ; insere       ; clk         ; 0.500        ; 0.533      ; 0.963      ;
; 0.081  ; next_state.sigfalha ; present_state.sigfalha ; insere       ; clk         ; 0.500        ; 0.545      ; 0.952      ;
; 0.115  ; next_state.sig2     ; present_state.sig2     ; insere       ; clk         ; 0.500        ; 0.578      ; 0.951      ;
; 0.116  ; next_state.sig1     ; present_state.sig1     ; insere       ; clk         ; 0.500        ; 0.581      ; 0.953      ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                          ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; next_state.sig1     ; present_state.sig1     ; insere       ; clk         ; -0.500       ; 0.782      ; 0.821      ;
; 0.356 ; next_state.sigfalha ; present_state.sigfalha ; insere       ; clk         ; -0.500       ; 0.748      ; 0.820      ;
; 0.375 ; next_state.sig3     ; present_state.sig3     ; insere       ; clk         ; -0.500       ; 0.735      ; 0.826      ;
; 0.382 ; next_state.sig2     ; present_state.sig2     ; insere       ; clk         ; -0.500       ; 0.780      ; 0.878      ;
; 0.408 ; next_state.sig4     ; present_state.sig4     ; insere       ; clk         ; -0.500       ; 0.708      ; 0.832      ;
; 0.426 ; next_state.sig6     ; present_state.sig6     ; insere       ; clk         ; -0.500       ; 0.708      ; 0.850      ;
; 0.439 ; next_state.sig5     ; present_state.sig5     ; insere       ; clk         ; -0.500       ; 0.708      ; 0.863      ;
; 0.718 ; next_state.000      ; present_state.000      ; insere       ; clk         ; -0.500       ; 0.779      ; 1.213      ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'insere'                                                                                       ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; next_state.sig1        ; next_state.sig1     ; insere       ; insere      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; next_state.sig5        ; next_state.sig5     ; insere       ; insere      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; next_state.sigfalha    ; next_state.sigfalha ; insere       ; insere      ; 0.000        ; 0.043      ; 0.669      ;
; 0.938 ; next_state.sig3        ; next_state.sig3     ; insere       ; insere      ; 0.000        ; 0.047      ; 1.171      ;
; 1.107 ; led~reg0               ; next_state.sig4     ; insere       ; insere      ; 0.000        ; 0.050      ; 1.343      ;
; 1.155 ; led~reg0               ; next_state.sigfalha ; insere       ; insere      ; 0.000        ; 0.038      ; 1.379      ;
; 1.185 ; next_state.sig4        ; next_state.sig4     ; insere       ; insere      ; 0.000        ; 0.050      ; 1.421      ;
; 1.198 ; next_state.sig6        ; next_state.sig6     ; insere       ; insere      ; 0.000        ; 0.050      ; 1.434      ;
; 1.253 ; led~reg0               ; display[5]~reg0     ; insere       ; insere      ; 0.000        ; 0.038      ; 1.477      ;
; 1.253 ; led~reg0               ; display[2]~reg0     ; insere       ; insere      ; 0.000        ; 0.047      ; 1.486      ;
; 1.263 ; led~reg0               ; display[4]~reg0     ; insere       ; insere      ; 0.000        ; 0.047      ; 1.496      ;
; 1.265 ; led~reg0               ; display[3]~reg0     ; insere       ; insere      ; 0.000        ; 0.047      ; 1.498      ;
; 1.279 ; led~reg0               ; next_state.sig6     ; insere       ; insere      ; 0.000        ; 0.050      ; 1.515      ;
; 1.317 ; led~reg0               ; next_state.sig1     ; insere       ; insere      ; 0.000        ; -0.003     ; 1.500      ;
; 1.368 ; led~reg0               ; next_state.sig5     ; insere       ; insere      ; 0.000        ; 0.050      ; 1.604      ;
; 1.441 ; led~reg0               ; led~reg0            ; insere       ; insere      ; 0.000        ; 0.050      ; 1.677      ;
; 1.475 ; led~reg0               ; next_state.sig3     ; insere       ; insere      ; 0.000        ; 0.047      ; 1.708      ;
; 1.709 ; present_state.000      ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.577     ; 0.848      ;
; 1.782 ; present_state.sigfalha ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.545     ; 0.953      ;
; 1.800 ; present_state.sig1     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.581     ; 0.935      ;
; 1.999 ; present_state.sigfalha ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.533     ; 1.182      ;
; 2.009 ; led~reg0               ; next_state.000      ; insere       ; insere      ; 0.000        ; 0.000      ; 2.195      ;
; 2.009 ; led~reg0               ; next_state.sig2     ; insere       ; insere      ; 0.000        ; 0.000      ; 2.195      ;
; 2.064 ; present_state.sig6     ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.532     ; 1.248      ;
; 2.084 ; present_state.sig6     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.504     ; 1.296      ;
; 2.094 ; present_state.000      ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.542     ; 1.268      ;
; 2.113 ; present_state.sigfalha ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.545     ; 1.284      ;
; 2.115 ; present_state.000      ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.530     ; 1.301      ;
; 2.146 ; present_state.sigfalha ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.588     ; 1.274      ;
; 2.149 ; present_state.sigfalha ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.588     ; 1.277      ;
; 2.152 ; present_state.sig2     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.578     ; 1.290      ;
; 2.258 ; present_state.sig1     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.578     ; 1.396      ;
; 2.266 ; present_state.sigfalha ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.588     ; 1.394      ;
; 2.281 ; present_state.sig3     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.505     ; 1.492      ;
; 2.285 ; present_state.sig6     ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.587     ; 1.414      ;
; 2.297 ; present_state.sig6     ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.587     ; 1.426      ;
; 2.300 ; present_state.sig5     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.503     ; 1.513      ;
; 2.305 ; present_state.sigfalha ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.533     ; 1.488      ;
; 2.316 ; present_state.sig6     ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.532     ; 1.500      ;
; 2.325 ; present_state.sigfalha ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.533     ; 1.508      ;
; 2.341 ; present_state.000      ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.502     ; 1.555      ;
; 2.360 ; present_state.000      ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.580     ; 1.496      ;
; 2.376 ; present_state.sig6     ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.544     ; 1.548      ;
; 2.394 ; present_state.sig6     ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.532     ; 1.578      ;
; 2.461 ; present_state.000      ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.530     ; 1.647      ;
; 2.476 ; present_state.sig5     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.503     ; 1.689      ;
; 2.494 ; present_state.sig6     ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.587     ; 1.623      ;
; 2.594 ; present_state.sig3     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.505     ; 1.805      ;
; 2.597 ; present_state.sig4     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.504     ; 1.809      ;
; 2.615 ; present_state.000      ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.530     ; 1.801      ;
; 2.653 ; present_state.sig2     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.503     ; 1.866      ;
; 2.756 ; present_state.000      ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.502     ; 1.970      ;
; 2.775 ; present_state.sig5     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.503     ; 1.988      ;
; 2.776 ; present_state.sig4     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.504     ; 1.988      ;
; 2.780 ; present_state.sig2     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.503     ; 1.993      ;
; 2.789 ; present_state.sigfalha ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.505     ; 2.000      ;
; 2.812 ; present_state.sig1     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.503     ; 2.025      ;
; 2.832 ; present_state.sig3     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.533     ; 2.015      ;
; 2.842 ; present_state.sig2     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.531     ; 2.027      ;
; 2.868 ; present_state.000      ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.542     ; 2.042      ;
; 2.902 ; present_state.000      ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.502     ; 2.116      ;
; 2.910 ; present_state.000      ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.585     ; 2.041      ;
; 2.912 ; present_state.sig2     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.543     ; 2.085      ;
; 2.917 ; present_state.sig3     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.505     ; 2.128      ;
; 2.939 ; present_state.sig1     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.503     ; 2.152      ;
; 2.947 ; present_state.000      ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.585     ; 2.078      ;
; 2.955 ; present_state.sig3     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.545     ; 2.126      ;
; 2.958 ; present_state.000      ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.585     ; 2.089      ;
; 2.999 ; present_state.sig4     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.504     ; 2.211      ;
; 3.021 ; present_state.sig2     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.581     ; 2.156      ;
; 3.031 ; present_state.000      ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.502     ; 2.245      ;
; 3.040 ; present_state.sig1     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.503     ; 2.253      ;
; 3.045 ; present_state.sig2     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.503     ; 2.258      ;
; 3.067 ; present_state.sig5     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.543     ; 2.240      ;
; 3.069 ; present_state.sig2     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.503     ; 2.282      ;
; 3.071 ; present_state.sig1     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.543     ; 2.244      ;
; 3.103 ; present_state.sig6     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.504     ; 2.315      ;
; 3.130 ; present_state.sig1     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.531     ; 2.315      ;
; 3.155 ; present_state.sig4     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.544     ; 2.327      ;
; 3.189 ; present_state.sig4     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.504     ; 2.401      ;
; 3.204 ; present_state.sig1     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.503     ; 2.417      ;
; 3.220 ; present_state.sig5     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.503     ; 2.433      ;
; 3.249 ; present_state.sig4     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.532     ; 2.433      ;
; 3.254 ; present_state.sig4     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.582     ; 2.388      ;
; 3.309 ; present_state.sig5     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.531     ; 2.494      ;
; 3.344 ; present_state.000      ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.530     ; 2.530      ;
; 3.499 ; present_state.sig3     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.583     ; 2.632      ;
; 3.547 ; present_state.sig3     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.505     ; 2.758      ;
; 3.632 ; present_state.sig5     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.581     ; 2.767      ;
; 3.704 ; present_state.sig2     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.578     ; 2.842      ;
; 3.768 ; present_state.sig4     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.579     ; 2.905      ;
; 3.768 ; present_state.sig4     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.579     ; 2.905      ;
; 3.857 ; present_state.sig5     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.578     ; 2.995      ;
; 3.857 ; present_state.sig5     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.578     ; 2.995      ;
; 3.863 ; present_state.sig1     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.578     ; 3.001      ;
; 3.892 ; present_state.000      ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.577     ; 3.031      ;
; 3.982 ; present_state.sig3     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.580     ; 3.118      ;
; 3.982 ; present_state.sig3     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.580     ; 3.118      ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 474.38 MHz ; 250.0 MHz       ; insere     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; insere ; -3.409 ; -40.366          ;
; clk    ; -0.191 ; -0.191           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk    ; 0.344 ; 0.000            ;
; insere ; 0.387 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; insere ; -3.000 ; -23.560                        ;
; clk    ; -3.000 ; -13.280                        ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'insere'                                                                                        ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.409 ; present_state.sig5     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.704     ; 3.194      ;
; -3.409 ; present_state.sig5     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.704     ; 3.194      ;
; -3.300 ; present_state.sig3     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.706     ; 3.083      ;
; -3.300 ; present_state.sig3     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.706     ; 3.083      ;
; -3.190 ; present_state.sig5     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.639     ; 3.040      ;
; -3.132 ; present_state.sig1     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.704     ; 2.917      ;
; -3.132 ; present_state.sig1     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.704     ; 2.917      ;
; -3.093 ; present_state.sig5     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.706     ; 2.876      ;
; -3.081 ; present_state.sig3     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.641     ; 2.929      ;
; -3.063 ; present_state.sig5     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.666     ; 2.886      ;
; -3.048 ; present_state.000      ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.703     ; 2.834      ;
; -3.048 ; present_state.000      ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.703     ; 2.834      ;
; -2.984 ; present_state.sig3     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.708     ; 2.765      ;
; -2.980 ; present_state.sig2     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.704     ; 2.765      ;
; -2.980 ; present_state.sig2     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.704     ; 2.765      ;
; -2.944 ; present_state.sig4     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.705     ; 2.728      ;
; -2.944 ; present_state.sig4     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.705     ; 2.728      ;
; -2.939 ; present_state.sig3     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.668     ; 2.760      ;
; -2.752 ; present_state.sig1     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.666     ; 2.575      ;
; -2.728 ; present_state.000      ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.665     ; 2.552      ;
; -2.663 ; present_state.sig4     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.640     ; 2.512      ;
; -2.642 ; present_state.sig4     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.640     ; 2.491      ;
; -2.640 ; present_state.sig1     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.639     ; 2.490      ;
; -2.617 ; present_state.sig4     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.667     ; 2.439      ;
; -2.601 ; present_state.sig2     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.666     ; 2.424      ;
; -2.590 ; present_state.sig1     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.639     ; 2.440      ;
; -2.581 ; present_state.sig5     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.639     ; 2.431      ;
; -2.545 ; present_state.sig4     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.707     ; 2.327      ;
; -2.531 ; present_state.sig4     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.676     ; 2.344      ;
; -2.507 ; present_state.sig1     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.706     ; 2.290      ;
; -2.499 ; present_state.sig4     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.640     ; 2.348      ;
; -2.492 ; present_state.sig2     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.639     ; 2.342      ;
; -2.476 ; present_state.000      ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.638     ; 2.327      ;
; -2.429 ; present_state.sig2     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.639     ; 2.279      ;
; -2.421 ; present_state.sig3     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.641     ; 2.269      ;
; -2.420 ; present_state.sig1     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.675     ; 2.234      ;
; -2.410 ; present_state.000      ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.638     ; 2.261      ;
; -2.409 ; present_state.sig2     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.706     ; 2.192      ;
; -2.397 ; present_state.sig6     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.640     ; 2.246      ;
; -2.381 ; present_state.sig5     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.675     ; 2.195      ;
; -2.330 ; present_state.sig1     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.639     ; 2.180      ;
; -2.313 ; present_state.000      ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.705     ; 2.097      ;
; -2.299 ; present_state.000      ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.674     ; 2.114      ;
; -2.268 ; present_state.sig2     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.675     ; 2.082      ;
; -2.268 ; present_state.sig3     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.677     ; 2.080      ;
; -2.267 ; present_state.000      ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.638     ; 2.118      ;
; -2.261 ; present_state.000      ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.712     ; 2.038      ;
; -2.254 ; present_state.000      ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.712     ; 2.031      ;
; -2.220 ; present_state.000      ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.712     ; 1.997      ;
; -2.178 ; present_state.sig2     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.639     ; 2.028      ;
; -2.105 ; present_state.sig1     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.639     ; 1.955      ;
; -2.094 ; present_state.sigfalha ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.641     ; 1.942      ;
; -2.091 ; present_state.sig5     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.639     ; 1.941      ;
; -2.084 ; present_state.000      ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.665     ; 1.908      ;
; -1.979 ; present_state.sig4     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.640     ; 1.828      ;
; -1.953 ; present_state.sig2     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.639     ; 1.803      ;
; -1.932 ; present_state.000      ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.665     ; 1.756      ;
; -1.902 ; present_state.sig3     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.641     ; 1.750      ;
; -1.889 ; present_state.sig6     ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.714     ; 1.664      ;
; -1.730 ; present_state.sig6     ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.667     ; 1.552      ;
; -1.724 ; present_state.sig6     ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.667     ; 1.546      ;
; -1.721 ; present_state.sigfalha ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.668     ; 1.542      ;
; -1.704 ; present_state.sig6     ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.676     ; 1.517      ;
; -1.701 ; present_state.sigfalha ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.668     ; 1.522      ;
; -1.674 ; present_state.000      ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.638     ; 1.525      ;
; -1.659 ; present_state.sig3     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.641     ; 1.507      ;
; -1.652 ; present_state.sig5     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.639     ; 1.502      ;
; -1.651 ; present_state.sig6     ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.667     ; 1.473      ;
; -1.606 ; present_state.sig6     ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.714     ; 1.381      ;
; -1.600 ; present_state.sig6     ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.714     ; 1.375      ;
; -1.585 ; present_state.sigfalha ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.715     ; 1.359      ;
; -1.538 ; present_state.sigfalha ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.677     ; 1.350      ;
; -1.491 ; present_state.sig6     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.640     ; 1.340      ;
; -1.466 ; present_state.sigfalha ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.715     ; 1.240      ;
; -1.463 ; present_state.sigfalha ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.715     ; 1.237      ;
; -1.437 ; present_state.000      ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.665     ; 1.261      ;
; -1.417 ; present_state.000      ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.674     ; 1.232      ;
; -1.334 ; present_state.sigfalha ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.668     ; 1.155      ;
; -1.237 ; present_state.sigfalha ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.677     ; 1.049      ;
; -1.108 ; led~reg0               ; next_state.000      ; insere       ; insere      ; 1.000        ; -0.132     ; 1.995      ;
; -1.108 ; led~reg0               ; next_state.sig2     ; insere       ; insere      ; 1.000        ; -0.132     ; 1.995      ;
; -0.743 ; led~reg0               ; next_state.sig3     ; insere       ; insere      ; 1.000        ; -0.094     ; 1.668      ;
; -0.735 ; led~reg0               ; next_state.sig5     ; insere       ; insere      ; 1.000        ; -0.046     ; 1.708      ;
; -0.702 ; next_state.sig4        ; next_state.sig4     ; insere       ; insere      ; 1.000        ; -0.046     ; 1.675      ;
; -0.701 ; next_state.sig6        ; next_state.sig6     ; insere       ; insere      ; 1.000        ; -0.046     ; 1.674      ;
; -0.665 ; led~reg0               ; led~reg0            ; insere       ; insere      ; 1.000        ; -0.046     ; 1.638      ;
; -0.659 ; led~reg0               ; next_state.sig1     ; insere       ; insere      ; 1.000        ; -0.134     ; 1.544      ;
; -0.589 ; led~reg0               ; next_state.sig6     ; insere       ; insere      ; 1.000        ; -0.046     ; 1.562      ;
; -0.587 ; led~reg0               ; next_state.sig4     ; insere       ; insere      ; 1.000        ; -0.046     ; 1.560      ;
; -0.533 ; led~reg0               ; display[2]~reg0     ; insere       ; insere      ; 1.000        ; -0.094     ; 1.458      ;
; -0.529 ; led~reg0               ; display[3]~reg0     ; insere       ; insere      ; 1.000        ; -0.094     ; 1.454      ;
; -0.525 ; led~reg0               ; display[4]~reg0     ; insere       ; insere      ; 1.000        ; -0.094     ; 1.450      ;
; -0.519 ; led~reg0               ; display[5]~reg0     ; insere       ; insere      ; 1.000        ; -0.105     ; 1.433      ;
; -0.424 ; led~reg0               ; next_state.sigfalha ; insere       ; insere      ; 1.000        ; -0.105     ; 1.338      ;
; -0.210 ; next_state.sig3        ; next_state.sig3     ; insere       ; insere      ; 1.000        ; -0.044     ; 1.185      ;
; 0.321  ; next_state.sig1        ; next_state.sig1     ; insere       ; insere      ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; next_state.sig5        ; next_state.sig5     ; insere       ; insere      ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; next_state.sigfalha    ; next_state.sigfalha ; insere       ; insere      ; 1.000        ; -0.039     ; 0.659      ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                           ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.191 ; next_state.000      ; present_state.000      ; insere       ; clk         ; 0.500        ; 0.523      ; 1.203      ;
; 0.056  ; next_state.sig6     ; present_state.sig6     ; insere       ; clk         ; 0.500        ; 0.458      ; 0.891      ;
; 0.071  ; next_state.sig4     ; present_state.sig4     ; insere       ; clk         ; 0.500        ; 0.458      ; 0.876      ;
; 0.102  ; next_state.sig5     ; present_state.sig5     ; insere       ; clk         ; 0.500        ; 0.457      ; 0.844      ;
; 0.108  ; next_state.sig3     ; present_state.sig3     ; insere       ; clk         ; 0.500        ; 0.487      ; 0.868      ;
; 0.126  ; next_state.sigfalha ; present_state.sigfalha ; insere       ; clk         ; 0.500        ; 0.496      ; 0.859      ;
; 0.155  ; next_state.sig1     ; present_state.sig1     ; insere       ; clk         ; 0.500        ; 0.526      ; 0.860      ;
; 0.157  ; next_state.sig2     ; present_state.sig2     ; insere       ; clk         ; 0.500        ; 0.524      ; 0.856      ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                           ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; next_state.sig1     ; present_state.sig1     ; insere       ; clk         ; -0.500       ; 0.706      ; 0.751      ;
; 0.373 ; next_state.sigfalha ; present_state.sigfalha ; insere       ; clk         ; -0.500       ; 0.677      ; 0.751      ;
; 0.387 ; next_state.sig3     ; present_state.sig3     ; insere       ; clk         ; -0.500       ; 0.668      ; 0.756      ;
; 0.397 ; next_state.sig2     ; present_state.sig2     ; insere       ; clk         ; -0.500       ; 0.704      ; 0.802      ;
; 0.420 ; next_state.sig4     ; present_state.sig4     ; insere       ; clk         ; -0.500       ; 0.640      ; 0.761      ;
; 0.436 ; next_state.sig6     ; present_state.sig6     ; insere       ; clk         ; -0.500       ; 0.640      ; 0.777      ;
; 0.457 ; next_state.sig5     ; present_state.sig5     ; insere       ; clk         ; -0.500       ; 0.639      ; 0.797      ;
; 0.708 ; next_state.000      ; present_state.000      ; insere       ; clk         ; -0.500       ; 0.703      ; 1.112      ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'insere'                                                                                        ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; next_state.sig1        ; next_state.sig1     ; insere       ; insere      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; next_state.sig5        ; next_state.sig5     ; insere       ; insere      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; next_state.sigfalha    ; next_state.sigfalha ; insere       ; insere      ; 0.000        ; 0.039      ; 0.597      ;
; 0.860 ; next_state.sig3        ; next_state.sig3     ; insere       ; insere      ; 0.000        ; 0.044      ; 1.075      ;
; 0.998 ; led~reg0               ; next_state.sig4     ; insere       ; insere      ; 0.000        ; 0.046      ; 1.215      ;
; 1.043 ; led~reg0               ; next_state.sigfalha ; insere       ; insere      ; 0.000        ; 0.032      ; 1.246      ;
; 1.060 ; next_state.sig6        ; next_state.sig6     ; insere       ; insere      ; 0.000        ; 0.046      ; 1.277      ;
; 1.084 ; next_state.sig4        ; next_state.sig4     ; insere       ; insere      ; 0.000        ; 0.046      ; 1.301      ;
; 1.142 ; led~reg0               ; display[4]~reg0     ; insere       ; insere      ; 0.000        ; 0.039      ; 1.352      ;
; 1.146 ; led~reg0               ; display[3]~reg0     ; insere       ; insere      ; 0.000        ; 0.039      ; 1.356      ;
; 1.151 ; led~reg0               ; display[2]~reg0     ; insere       ; insere      ; 0.000        ; 0.039      ; 1.361      ;
; 1.153 ; led~reg0               ; display[5]~reg0     ; insere       ; insere      ; 0.000        ; 0.032      ; 1.356      ;
; 1.159 ; led~reg0               ; next_state.sig6     ; insere       ; insere      ; 0.000        ; 0.046      ; 1.376      ;
; 1.210 ; led~reg0               ; next_state.sig1     ; insere       ; insere      ; 0.000        ; -0.002     ; 1.379      ;
; 1.250 ; led~reg0               ; next_state.sig5     ; insere       ; insere      ; 0.000        ; 0.046      ; 1.467      ;
; 1.274 ; led~reg0               ; led~reg0            ; insere       ; insere      ; 0.000        ; 0.046      ; 1.491      ;
; 1.367 ; led~reg0               ; next_state.sig3     ; insere       ; insere      ; 0.000        ; 0.039      ; 1.577      ;
; 1.598 ; present_state.000      ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.523     ; 0.776      ;
; 1.667 ; present_state.sigfalha ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.496     ; 0.872      ;
; 1.677 ; present_state.sig1     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.526     ; 0.852      ;
; 1.853 ; led~reg0               ; next_state.000      ; insere       ; insere      ; 0.000        ; 0.000      ; 2.024      ;
; 1.853 ; led~reg0               ; next_state.sig2     ; insere       ; insere      ; 0.000        ; 0.000      ; 2.024      ;
; 1.879 ; present_state.sigfalha ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.487     ; 1.093      ;
; 1.935 ; present_state.sig6     ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.486     ; 1.150      ;
; 1.952 ; present_state.000      ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.493     ; 1.160      ;
; 1.963 ; present_state.sig6     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.458     ; 1.206      ;
; 1.972 ; present_state.sigfalha ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.496     ; 1.177      ;
; 1.979 ; present_state.000      ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.484     ; 1.196      ;
; 1.995 ; present_state.sigfalha ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.536     ; 1.160      ;
; 1.998 ; present_state.sigfalha ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.536     ; 1.163      ;
; 2.004 ; present_state.sig2     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.524     ; 1.181      ;
; 2.097 ; present_state.sigfalha ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.536     ; 1.262      ;
; 2.110 ; present_state.sig6     ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.535     ; 1.276      ;
; 2.115 ; present_state.sig1     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.524     ; 1.292      ;
; 2.118 ; present_state.sig3     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.459     ; 1.360      ;
; 2.135 ; present_state.sig6     ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.535     ; 1.301      ;
; 2.147 ; present_state.sigfalha ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.487     ; 1.361      ;
; 2.152 ; present_state.sig5     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.457     ; 1.396      ;
; 2.161 ; present_state.sigfalha ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.487     ; 1.375      ;
; 2.162 ; present_state.000      ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.456     ; 1.407      ;
; 2.171 ; present_state.sig6     ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.486     ; 1.386      ;
; 2.185 ; present_state.000      ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.525     ; 1.361      ;
; 2.214 ; present_state.sig6     ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.495     ; 1.420      ;
; 2.229 ; present_state.sig6     ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.486     ; 1.444      ;
; 2.276 ; present_state.sig5     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.457     ; 1.520      ;
; 2.286 ; present_state.000      ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.484     ; 1.503      ;
; 2.303 ; present_state.sig6     ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.535     ; 1.469      ;
; 2.402 ; present_state.sig4     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.458     ; 1.645      ;
; 2.414 ; present_state.sig3     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.459     ; 1.656      ;
; 2.447 ; present_state.000      ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.484     ; 1.664      ;
; 2.464 ; present_state.sig2     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.457     ; 1.708      ;
; 2.539 ; present_state.000      ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.456     ; 1.784      ;
; 2.543 ; present_state.sig2     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.457     ; 1.787      ;
; 2.563 ; present_state.sig4     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.458     ; 1.806      ;
; 2.574 ; present_state.sig5     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.457     ; 1.818      ;
; 2.581 ; present_state.sig3     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.487     ; 1.795      ;
; 2.601 ; present_state.sigfalha ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.459     ; 1.843      ;
; 2.608 ; present_state.sig1     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.457     ; 1.852      ;
; 2.626 ; present_state.000      ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.493     ; 1.834      ;
; 2.632 ; present_state.sig2     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.485     ; 1.848      ;
; 2.652 ; present_state.000      ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.456     ; 1.897      ;
; 2.653 ; present_state.000      ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.533     ; 1.821      ;
; 2.687 ; present_state.sig1     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.457     ; 1.931      ;
; 2.689 ; present_state.000      ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.533     ; 1.857      ;
; 2.701 ; present_state.sig2     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.494     ; 1.908      ;
; 2.705 ; present_state.sig3     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.459     ; 1.947      ;
; 2.712 ; present_state.000      ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.533     ; 1.880      ;
; 2.755 ; present_state.sig3     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.496     ; 1.960      ;
; 2.771 ; present_state.000      ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.456     ; 2.016      ;
; 2.790 ; present_state.sig2     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.526     ; 1.965      ;
; 2.792 ; present_state.sig4     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.458     ; 2.035      ;
; 2.799 ; present_state.sig5     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.494     ; 2.006      ;
; 2.815 ; present_state.sig1     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.457     ; 2.059      ;
; 2.824 ; present_state.sig2     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.457     ; 2.068      ;
; 2.845 ; present_state.sig1     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.494     ; 2.052      ;
; 2.847 ; present_state.sig2     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.457     ; 2.091      ;
; 2.859 ; present_state.sig1     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.485     ; 2.075      ;
; 2.868 ; present_state.sig4     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.495     ; 2.074      ;
; 2.894 ; present_state.sig4     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.458     ; 2.137      ;
; 2.899 ; present_state.sig6     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.458     ; 2.142      ;
; 2.944 ; present_state.sig5     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.457     ; 2.188      ;
; 2.968 ; present_state.sig1     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.457     ; 2.212      ;
; 2.986 ; present_state.sig4     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.527     ; 2.160      ;
; 2.988 ; present_state.sig4     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.486     ; 2.203      ;
; 3.032 ; present_state.sig5     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.485     ; 2.248      ;
; 3.072 ; present_state.000      ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.484     ; 2.289      ;
; 3.205 ; present_state.sig3     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.528     ; 2.378      ;
; 3.262 ; present_state.sig3     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.459     ; 2.504      ;
; 3.325 ; present_state.sig5     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.526     ; 2.500      ;
; 3.407 ; present_state.sig2     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.524     ; 2.584      ;
; 3.495 ; present_state.sig4     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.525     ; 2.671      ;
; 3.495 ; present_state.sig4     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.525     ; 2.671      ;
; 3.551 ; present_state.sig1     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.524     ; 2.728      ;
; 3.575 ; present_state.sig5     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.524     ; 2.752      ;
; 3.575 ; present_state.sig5     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.524     ; 2.752      ;
; 3.581 ; present_state.000      ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.523     ; 2.759      ;
; 3.647 ; present_state.sig3     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.526     ; 2.822      ;
; 3.647 ; present_state.sig3     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.526     ; 2.822      ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; insere ; -1.317 ; -14.464          ;
; clk    ; -0.073 ; -0.073           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; insere ; 0.199 ; 0.000            ;
; clk    ; 0.589 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; insere ; -3.000 ; -21.334                        ;
; clk    ; -3.000 ; -11.493                        ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'insere'                                                                                        ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.317 ; present_state.sig5     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.169     ; 1.625      ;
; -1.317 ; present_state.sig5     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.169     ; 1.625      ;
; -1.268 ; present_state.sig3     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.170     ; 1.575      ;
; -1.268 ; present_state.sig3     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.170     ; 1.575      ;
; -1.209 ; present_state.sig5     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.552      ;
; -1.174 ; present_state.sig5     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.149     ; 1.502      ;
; -1.174 ; present_state.sig1     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.169     ; 1.482      ;
; -1.174 ; present_state.sig1     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.169     ; 1.482      ;
; -1.161 ; present_state.sig5     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.171     ; 1.467      ;
; -1.161 ; present_state.000      ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.169     ; 1.469      ;
; -1.161 ; present_state.000      ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.169     ; 1.469      ;
; -1.160 ; present_state.sig3     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.135     ; 1.502      ;
; -1.125 ; present_state.sig3     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.150     ; 1.452      ;
; -1.110 ; present_state.sig3     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.172     ; 1.415      ;
; -1.106 ; present_state.sig4     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.170     ; 1.413      ;
; -1.106 ; present_state.sig4     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.170     ; 1.413      ;
; -1.095 ; present_state.sig2     ; next_state.000      ; clk          ; insere      ; 0.500        ; -0.169     ; 1.403      ;
; -1.095 ; present_state.sig2     ; next_state.sig2     ; clk          ; insere      ; 0.500        ; -0.169     ; 1.403      ;
; -1.028 ; present_state.sig1     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.149     ; 1.356      ;
; -1.006 ; present_state.sig1     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.134     ; 1.349      ;
; -1.003 ; present_state.000      ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.149     ; 1.331      ;
; -0.984 ; present_state.sig4     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.135     ; 1.326      ;
; -0.963 ; present_state.sig4     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.150     ; 1.290      ;
; -0.956 ; present_state.sig4     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.135     ; 1.298      ;
; -0.951 ; present_state.sig2     ; next_state.sig3     ; clk          ; insere      ; 0.500        ; -0.149     ; 1.279      ;
; -0.945 ; present_state.sig5     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.134     ; 1.288      ;
; -0.943 ; present_state.sig1     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.286      ;
; -0.920 ; present_state.sig4     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.172     ; 1.225      ;
; -0.912 ; present_state.sig4     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.135     ; 1.254      ;
; -0.903 ; present_state.sig4     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.154     ; 1.226      ;
; -0.900 ; present_state.sig2     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.134     ; 1.243      ;
; -0.896 ; present_state.sig2     ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.239      ;
; -0.895 ; present_state.sig6     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.135     ; 1.237      ;
; -0.893 ; present_state.sig1     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.171     ; 1.199      ;
; -0.888 ; present_state.sig3     ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.135     ; 1.230      ;
; -0.876 ; present_state.000      ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.134     ; 1.219      ;
; -0.846 ; present_state.sig2     ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.171     ; 1.152      ;
; -0.839 ; present_state.sig5     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.153     ; 1.163      ;
; -0.823 ; present_state.sig1     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.153     ; 1.147      ;
; -0.817 ; present_state.000      ; next_state.sig5     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.160      ;
; -0.807 ; present_state.sig3     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.154     ; 1.130      ;
; -0.796 ; present_state.000      ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.181     ; 1.092      ;
; -0.794 ; present_state.000      ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.181     ; 1.090      ;
; -0.773 ; present_state.000      ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.181     ; 1.069      ;
; -0.767 ; present_state.000      ; next_state.sig1     ; clk          ; insere      ; 0.500        ; -0.171     ; 1.073      ;
; -0.753 ; present_state.sig1     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.096      ;
; -0.746 ; present_state.sig2     ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.153     ; 1.070      ;
; -0.738 ; present_state.000      ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.081      ;
; -0.729 ; present_state.000      ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.153     ; 1.053      ;
; -0.726 ; present_state.sigfalha ; led~reg0            ; clk          ; insere      ; 0.500        ; -0.136     ; 1.067      ;
; -0.715 ; present_state.000      ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.149     ; 1.043      ;
; -0.694 ; present_state.sig5     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.037      ;
; -0.683 ; present_state.sig1     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.026      ;
; -0.674 ; present_state.sig2     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.134     ; 1.017      ;
; -0.654 ; present_state.sig4     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.135     ; 0.996      ;
; -0.630 ; present_state.000      ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.149     ; 0.958      ;
; -0.606 ; present_state.sig3     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.135     ; 0.948      ;
; -0.606 ; present_state.sig2     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.134     ; 0.949      ;
; -0.556 ; present_state.sig6     ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.182     ; 0.851      ;
; -0.504 ; present_state.sigfalha ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.151     ; 0.830      ;
; -0.503 ; present_state.sig6     ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.154     ; 0.826      ;
; -0.501 ; present_state.sig6     ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.150     ; 0.828      ;
; -0.494 ; present_state.sigfalha ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.151     ; 0.820      ;
; -0.488 ; present_state.sig6     ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.150     ; 0.815      ;
; -0.477 ; present_state.000      ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.134     ; 0.820      ;
; -0.473 ; present_state.sig6     ; display[4]~reg0     ; clk          ; insere      ; 0.500        ; -0.150     ; 0.800      ;
; -0.471 ; present_state.sig3     ; next_state.sig4     ; clk          ; insere      ; 0.500        ; -0.135     ; 0.813      ;
; -0.459 ; present_state.sig6     ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.182     ; 0.754      ;
; -0.457 ; present_state.sig5     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.134     ; 0.800      ;
; -0.450 ; present_state.sigfalha ; display[6]~reg0     ; clk          ; insere      ; 0.500        ; -0.183     ; 0.744      ;
; -0.442 ; present_state.sig6     ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.182     ; 0.737      ;
; -0.395 ; present_state.sig6     ; next_state.sig6     ; clk          ; insere      ; 0.500        ; -0.135     ; 0.737      ;
; -0.394 ; present_state.sigfalha ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.155     ; 0.716      ;
; -0.365 ; present_state.000      ; display[2]~reg0     ; clk          ; insere      ; 0.500        ; -0.149     ; 0.693      ;
; -0.362 ; present_state.sigfalha ; display[0]~reg0     ; clk          ; insere      ; 0.500        ; -0.183     ; 0.656      ;
; -0.358 ; present_state.sigfalha ; display[1]~reg0     ; clk          ; insere      ; 0.500        ; -0.183     ; 0.652      ;
; -0.344 ; present_state.000      ; display[5]~reg0     ; clk          ; insere      ; 0.500        ; -0.153     ; 0.668      ;
; -0.302 ; present_state.sigfalha ; display[3]~reg0     ; clk          ; insere      ; 0.500        ; -0.151     ; 0.628      ;
; -0.238 ; present_state.sigfalha ; next_state.sigfalha ; clk          ; insere      ; 0.500        ; -0.155     ; 0.560      ;
; -0.132 ; led~reg0               ; next_state.000      ; insere       ; insere      ; 1.000        ; -0.077     ; 1.062      ;
; -0.132 ; led~reg0               ; next_state.sig2     ; insere       ; insere      ; 1.000        ; -0.077     ; 1.062      ;
; 0.025  ; led~reg0               ; next_state.sig3     ; insere       ; insere      ; 1.000        ; -0.057     ; 0.925      ;
; 0.055  ; led~reg0               ; next_state.sig5     ; insere       ; insere      ; 1.000        ; -0.029     ; 0.923      ;
; 0.092  ; led~reg0               ; next_state.sig1     ; insere       ; insere      ; 1.000        ; -0.079     ; 0.836      ;
; 0.093  ; next_state.sig6        ; next_state.sig6     ; insere       ; insere      ; 1.000        ; -0.029     ; 0.885      ;
; 0.100  ; next_state.sig4        ; next_state.sig4     ; insere       ; insere      ; 1.000        ; -0.029     ; 0.878      ;
; 0.104  ; led~reg0               ; led~reg0            ; insere       ; insere      ; 1.000        ; -0.029     ; 0.874      ;
; 0.158  ; led~reg0               ; next_state.sig4     ; insere       ; insere      ; 1.000        ; -0.029     ; 0.820      ;
; 0.163  ; led~reg0               ; display[3]~reg0     ; insere       ; insere      ; 1.000        ; -0.057     ; 0.787      ;
; 0.168  ; led~reg0               ; display[4]~reg0     ; insere       ; insere      ; 1.000        ; -0.057     ; 0.782      ;
; 0.176  ; led~reg0               ; display[2]~reg0     ; insere       ; insere      ; 1.000        ; -0.057     ; 0.774      ;
; 0.188  ; led~reg0               ; display[5]~reg0     ; insere       ; insere      ; 1.000        ; -0.062     ; 0.757      ;
; 0.196  ; led~reg0               ; next_state.sig6     ; insere       ; insere      ; 1.000        ; -0.029     ; 0.782      ;
; 0.220  ; led~reg0               ; next_state.sigfalha ; insere       ; insere      ; 1.000        ; -0.062     ; 0.725      ;
; 0.356  ; next_state.sig3        ; next_state.sig3     ; insere       ; insere      ; 1.000        ; -0.027     ; 0.624      ;
; 0.633  ; next_state.sig1        ; next_state.sig1     ; insere       ; insere      ; 1.000        ; -0.024     ; 0.350      ;
; 0.633  ; next_state.sig5        ; next_state.sig5     ; insere       ; insere      ; 1.000        ; -0.024     ; 0.350      ;
; 0.633  ; next_state.sigfalha    ; next_state.sigfalha ; insere       ; insere      ; 1.000        ; -0.024     ; 0.350      ;
+--------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                           ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.073 ; next_state.000      ; present_state.000      ; insere       ; clk         ; 0.500        ; 0.059      ; 0.609      ;
; 0.033  ; next_state.sig6     ; present_state.sig6     ; insere       ; clk         ; 0.500        ; 0.023      ; 0.467      ;
; 0.042  ; next_state.sig4     ; present_state.sig4     ; insere       ; clk         ; 0.500        ; 0.023      ; 0.458      ;
; 0.042  ; next_state.sig5     ; present_state.sig5     ; insere       ; clk         ; 0.500        ; 0.023      ; 0.458      ;
; 0.065  ; next_state.sig3     ; present_state.sig3     ; insere       ; clk         ; 0.500        ; 0.040      ; 0.452      ;
; 0.075  ; next_state.sigfalha ; present_state.sigfalha ; insere       ; clk         ; 0.500        ; 0.045      ; 0.447      ;
; 0.077  ; next_state.sig2     ; present_state.sig2     ; insere       ; clk         ; 0.500        ; 0.060      ; 0.460      ;
; 0.091  ; next_state.sig1     ; present_state.sig1     ; insere       ; clk         ; 0.500        ; 0.062      ; 0.448      ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'insere'                                                                                        ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; next_state.sig1        ; next_state.sig1     ; insere       ; insere      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; next_state.sig5        ; next_state.sig5     ; insere       ; insere      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; next_state.sigfalha    ; next_state.sigfalha ; insere       ; insere      ; 0.000        ; 0.024      ; 0.307      ;
; 0.419 ; next_state.sig3        ; next_state.sig3     ; insere       ; insere      ; 0.000        ; 0.027      ; 0.530      ;
; 0.517 ; led~reg0               ; next_state.sigfalha ; insere       ; insere      ; 0.000        ; 0.022      ; 0.623      ;
; 0.520 ; next_state.sig6        ; next_state.sig6     ; insere       ; insere      ; 0.000        ; 0.029      ; 0.633      ;
; 0.528 ; led~reg0               ; next_state.sig4     ; insere       ; insere      ; 0.000        ; 0.029      ; 0.641      ;
; 0.540 ; next_state.sig4        ; next_state.sig4     ; insere       ; insere      ; 0.000        ; 0.029      ; 0.653      ;
; 0.561 ; led~reg0               ; display[4]~reg0     ; insere       ; insere      ; 0.000        ; 0.026      ; 0.671      ;
; 0.564 ; led~reg0               ; display[3]~reg0     ; insere       ; insere      ; 0.000        ; 0.026      ; 0.674      ;
; 0.576 ; led~reg0               ; display[5]~reg0     ; insere       ; insere      ; 0.000        ; 0.022      ; 0.682      ;
; 0.585 ; led~reg0               ; display[2]~reg0     ; insere       ; insere      ; 0.000        ; 0.026      ; 0.695      ;
; 0.596 ; led~reg0               ; next_state.sig1     ; insere       ; insere      ; 0.000        ; 0.003      ; 0.683      ;
; 0.602 ; led~reg0               ; next_state.sig6     ; insere       ; insere      ; 0.000        ; 0.029      ; 0.715      ;
; 0.627 ; led~reg0               ; next_state.sig5     ; insere       ; insere      ; 0.000        ; 0.029      ; 0.740      ;
; 0.633 ; led~reg0               ; led~reg0            ; insere       ; insere      ; 0.000        ; 0.029      ; 0.746      ;
; 0.667 ; led~reg0               ; next_state.sig3     ; insere       ; insere      ; 0.000        ; 0.026      ; 0.777      ;
; 0.833 ; present_state.000      ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.059     ; 0.388      ;
; 0.869 ; present_state.sigfalha ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.045     ; 0.438      ;
; 0.873 ; present_state.sig1     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.062     ; 0.425      ;
; 0.911 ; led~reg0               ; next_state.000      ; insere       ; insere      ; 0.000        ; 0.005      ; 1.000      ;
; 0.911 ; led~reg0               ; next_state.sig2     ; insere       ; insere      ; 0.000        ; 0.005      ; 1.000      ;
; 0.967 ; present_state.sigfalha ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.040     ; 0.541      ;
; 0.994 ; present_state.sig6     ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.039     ; 0.569      ;
; 0.995 ; present_state.sig6     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.586      ;
; 1.001 ; present_state.000      ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.043     ; 0.572      ;
; 1.013 ; present_state.000      ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.038     ; 0.589      ;
; 1.016 ; present_state.sigfalha ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.045     ; 0.585      ;
; 1.024 ; present_state.sig2     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.060     ; 0.578      ;
; 1.037 ; present_state.sigfalha ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.073     ; 0.578      ;
; 1.040 ; present_state.sigfalha ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.073     ; 0.581      ;
; 1.077 ; present_state.sig1     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.060     ; 0.631      ;
; 1.091 ; present_state.sigfalha ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.073     ; 0.632      ;
; 1.092 ; present_state.sig3     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.024     ; 0.682      ;
; 1.092 ; present_state.sig5     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.683      ;
; 1.094 ; present_state.sig6     ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.072     ; 0.636      ;
; 1.098 ; present_state.sigfalha ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.040     ; 0.672      ;
; 1.100 ; present_state.sig6     ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.039     ; 0.675      ;
; 1.104 ; present_state.sig6     ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.072     ; 0.646      ;
; 1.105 ; present_state.000      ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.022     ; 0.697      ;
; 1.129 ; present_state.sigfalha ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.040     ; 0.703      ;
; 1.134 ; present_state.sig6     ; display[5]~reg0     ; clk          ; insere      ; -0.500       ; -0.044     ; 0.704      ;
; 1.135 ; present_state.sig6     ; display[2]~reg0     ; clk          ; insere      ; -0.500       ; -0.039     ; 0.710      ;
; 1.155 ; present_state.000      ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.061     ; 0.708      ;
; 1.167 ; present_state.000      ; display[3]~reg0     ; clk          ; insere      ; -0.500       ; -0.038     ; 0.743      ;
; 1.173 ; present_state.sig5     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.764      ;
; 1.226 ; present_state.sig3     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.024     ; 0.816      ;
; 1.226 ; present_state.sig4     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.817      ;
; 1.237 ; present_state.sig6     ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.072     ; 0.779      ;
; 1.243 ; present_state.000      ; display[4]~reg0     ; clk          ; insere      ; -0.500       ; -0.038     ; 0.819      ;
; 1.273 ; present_state.sig2     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.864      ;
; 1.296 ; present_state.000      ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.022     ; 0.888      ;
; 1.305 ; present_state.sigfalha ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.024     ; 0.895      ;
; 1.314 ; present_state.sig5     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.905      ;
; 1.317 ; present_state.sig4     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.023     ; 0.908      ;
; 1.330 ; present_state.sig3     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.040     ; 0.904      ;
; 1.336 ; present_state.sig2     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.039     ; 0.911      ;
; 1.348 ; present_state.sig1     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.939      ;
; 1.368 ; present_state.sig2     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.959      ;
; 1.383 ; present_state.000      ; display[6]~reg0     ; clk          ; insere      ; -0.500       ; -0.071     ; 0.926      ;
; 1.389 ; present_state.sig3     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.024     ; 0.979      ;
; 1.395 ; present_state.000      ; display[1]~reg0     ; clk          ; insere      ; -0.500       ; -0.071     ; 0.938      ;
; 1.396 ; present_state.000      ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.022     ; 0.988      ;
; 1.401 ; present_state.000      ; display[0]~reg0     ; clk          ; insere      ; -0.500       ; -0.071     ; 0.944      ;
; 1.403 ; present_state.sig3     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.045     ; 0.972      ;
; 1.404 ; present_state.sig4     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.023     ; 0.995      ;
; 1.412 ; present_state.000      ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.043     ; 0.983      ;
; 1.415 ; present_state.sig2     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.044     ; 0.985      ;
; 1.441 ; present_state.sig1     ; next_state.sig4     ; clk          ; insere      ; -0.500       ; -0.023     ; 1.032      ;
; 1.449 ; present_state.sig5     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.044     ; 1.019      ;
; 1.450 ; present_state.sig6     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.023     ; 1.041      ;
; 1.452 ; present_state.sig2     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.062     ; 1.004      ;
; 1.458 ; present_state.sig2     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.023     ; 1.049      ;
; 1.459 ; present_state.sig1     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.023     ; 1.050      ;
; 1.467 ; present_state.sig2     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.023     ; 1.058      ;
; 1.468 ; present_state.000      ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.022     ; 1.060      ;
; 1.474 ; present_state.sig4     ; next_state.sig6     ; clk          ; insere      ; -0.500       ; -0.023     ; 1.065      ;
; 1.490 ; present_state.sig4     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.044     ; 1.060      ;
; 1.490 ; present_state.sig1     ; next_state.sigfalha ; clk          ; insere      ; -0.500       ; -0.044     ; 1.060      ;
; 1.505 ; present_state.sig5     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.023     ; 1.096      ;
; 1.536 ; present_state.sig4     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.039     ; 1.111      ;
; 1.538 ; present_state.sig1     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.039     ; 1.113      ;
; 1.546 ; present_state.sig1     ; led~reg0            ; clk          ; insere      ; -0.500       ; -0.023     ; 1.137      ;
; 1.548 ; present_state.sig4     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.062     ; 1.100      ;
; 1.610 ; present_state.sig5     ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.039     ; 1.185      ;
; 1.629 ; present_state.000      ; next_state.sig3     ; clk          ; insere      ; -0.500       ; -0.038     ; 1.205      ;
; 1.713 ; present_state.sig3     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.063     ; 1.264      ;
; 1.730 ; present_state.sig3     ; next_state.sig5     ; clk          ; insere      ; -0.500       ; -0.024     ; 1.320      ;
; 1.760 ; present_state.sig5     ; next_state.sig1     ; clk          ; insere      ; -0.500       ; -0.062     ; 1.312      ;
; 1.795 ; present_state.sig4     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.060     ; 1.349      ;
; 1.795 ; present_state.sig4     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.060     ; 1.349      ;
; 1.808 ; present_state.sig2     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.060     ; 1.362      ;
; 1.829 ; present_state.sig5     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.060     ; 1.383      ;
; 1.829 ; present_state.sig5     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.060     ; 1.383      ;
; 1.848 ; present_state.000      ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.059     ; 1.403      ;
; 1.880 ; present_state.sig3     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.061     ; 1.433      ;
; 1.880 ; present_state.sig3     ; next_state.sig2     ; clk          ; insere      ; -0.500       ; -0.061     ; 1.433      ;
; 1.883 ; present_state.sig1     ; next_state.000      ; clk          ; insere      ; -0.500       ; -0.060     ; 1.437      ;
+-------+------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                           ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.589 ; next_state.sig1     ; present_state.sig1     ; insere       ; clk         ; -0.500       ; 0.171      ; 0.374      ;
; 0.604 ; next_state.sig2     ; present_state.sig2     ; insere       ; clk         ; -0.500       ; 0.169      ; 0.387      ;
; 0.605 ; next_state.sigfalha ; present_state.sigfalha ; insere       ; clk         ; -0.500       ; 0.155      ; 0.374      ;
; 0.613 ; next_state.sig3     ; present_state.sig3     ; insere       ; clk         ; -0.500       ; 0.150      ; 0.377      ;
; 0.631 ; next_state.sig4     ; present_state.sig4     ; insere       ; clk         ; -0.500       ; 0.135      ; 0.380      ;
; 0.637 ; next_state.sig5     ; present_state.sig5     ; insere       ; clk         ; -0.500       ; 0.134      ; 0.385      ;
; 0.641 ; next_state.sig6     ; present_state.sig6     ; insere       ; clk         ; -0.500       ; 0.135      ; 0.390      ;
; 0.756 ; next_state.000      ; present_state.000      ; insere       ; clk         ; -0.500       ; 0.169      ; 0.539      ;
+-------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.768  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -0.256  ; 0.323 ; N/A      ; N/A     ; -3.000              ;
;  insere          ; -3.768  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -45.063 ; 0.0   ; 0.0      ; 0.0     ; -36.84              ;
;  clk             ; -0.256  ; 0.000 ; N/A      ; N/A     ; -13.280             ;
;  insere          ; -44.807 ; 0.000 ; N/A      ; N/A     ; -23.560             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; insere                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numero[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numero[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numero[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numero[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; insere     ; clk      ; 0        ; 8        ; 0        ; 0        ;
; clk        ; insere   ; 0        ; 0        ; 124      ; 0        ;
; insere     ; insere   ; 0        ; 0        ; 0        ; 26       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; insere     ; clk      ; 0        ; 8        ; 0        ; 0        ;
; clk        ; insere   ; 0        ; 0        ; 124      ; 0        ;
; insere     ; insere   ; 0        ; 0        ; 0        ; 26       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk    ; clk    ; Base ; Constrained ;
; insere ; insere ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; numero[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; numero[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; numero[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Jan 15 11:36:58 2025
Info: Command: quartus_sta state_machine_race -c state_machine_race
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'state_machine_race.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name insere insere
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.768
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.768             -44.807 insere 
    Info (332119):    -0.256              -0.256 clk 
Info (332146): Worst-case hold slack is 0.323
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.323               0.000 clk 
    Info (332119):     0.440               0.000 insere 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.560 insere 
    Info (332119):    -3.000             -13.280 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.409             -40.366 insere 
    Info (332119):    -0.191              -0.191 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
    Info (332119):     0.387               0.000 insere 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.560 insere 
    Info (332119):    -3.000             -13.280 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.317             -14.464 insere 
    Info (332119):    -0.073              -0.073 clk 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.199               0.000 insere 
    Info (332119):     0.589               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.334 insere 
    Info (332119):    -3.000             -11.493 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4811 megabytes
    Info: Processing ended: Wed Jan 15 11:37:02 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


