TimeQuest Timing Analyzer report for A2D_test
Mon Nov 13 11:46:00 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 418.59 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.389 ; -19.323            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.501 ; -7.735                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.709 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -30.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.389 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.432     ; 1.952      ;
; -1.381 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.432     ; 1.944      ;
; -1.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.230      ;
; -1.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.230      ;
; -1.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.230      ;
; -1.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.230      ;
; -1.271 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.203      ;
; -1.271 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.203      ;
; -1.271 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.203      ;
; -1.271 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.203      ;
; -1.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.407     ; 1.851      ;
; -1.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.407     ; 1.851      ;
; -1.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.407     ; 1.851      ;
; -1.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.407     ; 1.851      ;
; -1.221 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.432     ; 1.784      ;
; -1.169 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.457      ;
; -1.169 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.457      ;
; -1.169 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.457      ;
; -1.169 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.457      ;
; -1.169 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.457      ;
; -1.153 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.085      ;
; -1.153 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.085      ;
; -1.153 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.085      ;
; -1.153 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.085      ;
; -1.144 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.076      ;
; -1.144 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.076      ;
; -1.144 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.076      ;
; -1.144 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.076      ;
; -1.133 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.433     ; 1.695      ;
; -1.125 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.433     ; 1.687      ;
; -1.122 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.432     ; 1.685      ;
; -1.101 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.389      ;
; -1.101 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.389      ;
; -1.101 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.389      ;
; -1.101 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.389      ;
; -1.101 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.389      ;
; -1.093 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.037      ;
; -1.093 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.037      ;
; -1.093 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.037      ;
; -1.093 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.037      ;
; -1.093 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.037      ;
; -1.091 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.023      ;
; -1.088 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.376      ;
; -1.088 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.376      ;
; -1.088 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.376      ;
; -1.088 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.376      ;
; -1.088 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.376      ;
; -1.048 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.980      ;
; -1.048 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.980      ;
; -1.048 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.980      ;
; -1.048 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.980      ;
; -1.046 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.406     ; 1.635      ;
; -1.032 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.320      ;
; -1.032 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.320      ;
; -1.032 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.320      ;
; -1.032 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.320      ;
; -1.032 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.320      ;
; -1.012 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.944      ;
; -1.012 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.944      ;
; -1.012 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.944      ;
; -1.012 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.944      ;
; -0.983 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.271      ;
; -0.983 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.271      ;
; -0.983 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.271      ;
; -0.983 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.271      ;
; -0.983 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.271      ;
; -0.974 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.262      ;
; -0.974 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.262      ;
; -0.974 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.262      ;
; -0.974 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.262      ;
; -0.974 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.262      ;
; -0.967 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; 0.268      ; 2.230      ;
; -0.965 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.433     ; 1.527      ;
; -0.962 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.250      ;
; -0.962 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.250      ;
; -0.962 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.250      ;
; -0.962 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.250      ;
; -0.962 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.250      ;
; -0.941 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.406     ; 1.530      ;
; -0.940 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; 0.268      ; 2.203      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.062     ; 1.869      ;
; -0.932 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 1.851      ;
; -0.931 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.863      ;
; -0.931 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.863      ;
; -0.931 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.863      ;
; -0.931 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.863      ;
; -0.927 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.062     ; 1.860      ;
; -0.914 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.406     ; 1.503      ;
; -0.891 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.824      ;
; -0.887 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.407     ; 1.475      ;
; -0.883 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.171      ;
; -0.883 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.171      ;
; -0.883 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.171      ;
; -0.883 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.171      ;
; -0.883 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.171      ;
; -0.878 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.166      ;
; -0.878 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 2.166      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|cnv_cmplt                     ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; state                                       ; state                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.395 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.629      ;
; 0.479 ; reset_synch:iRS|btwn_ffs                    ; reset_synch:iRS|rst_n                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.524 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.537 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.757      ;
; 0.543 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.544 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.778      ;
; 0.546 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.780      ;
; 0.556 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.560 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.780      ;
; 0.567 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.801      ;
; 0.576 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.601 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.820      ;
; 0.608 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.827      ;
; 0.617 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.837      ;
; 0.641 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.860      ;
; 0.699 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.919      ;
; 0.704 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.924      ;
; 0.710 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.930      ;
; 0.714 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.303      ;
; 0.741 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 0.960      ;
; 0.747 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.980      ;
; 0.752 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.971      ;
; 0.754 ; state                                       ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.974      ;
; 0.758 ; A2D_intf:iA2D|cnv_cmplt                     ; state                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.977      ;
; 0.759 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.978      ;
; 0.772 ; state                                       ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.992      ;
; 0.805 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.024      ;
; 0.818 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.052      ;
; 0.820 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.054      ;
; 0.824 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.831 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.832 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.066      ;
; 0.833 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.053      ;
; 0.834 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.068      ;
; 0.834 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.068      ;
; 0.836 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.070      ;
; 0.847 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.067      ;
; 0.849 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.069      ;
; 0.867 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.086      ;
; 0.887 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.107      ;
; 0.910 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.910 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.910 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.922 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.486      ;
; 0.928 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.162      ;
; 0.929 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.149      ;
; 0.930 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.164      ;
; 0.937 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.157      ;
; 0.941 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.161      ;
; 0.943 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.163      ;
; 0.946 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.180      ;
; 0.947 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.166      ;
; 0.948 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.182      ;
; 0.952 ; state                                       ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.970 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.190      ;
; 1.002 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.222      ;
; 1.004 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.224      ;
; 1.060 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.624      ;
; 1.060 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.280      ;
; 1.104 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.324      ;
; 1.129 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.349      ;
; 1.174 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.738      ;
; 1.180 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.770      ;
; 1.180 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.770      ;
; 1.180 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.770      ;
; 1.180 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.770      ;
; 1.180 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.770      ;
; 1.186 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.406      ;
; 1.192 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.412      ;
; 1.203 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.423      ;
; 1.207 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.427      ;
; 1.214 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.434      ;
; 1.220 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.440      ;
; 1.225 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.445      ;
; 1.232 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; -0.293     ; 1.096      ;
; 1.243 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.807      ;
; 1.248 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.812      ;
; 1.252 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.816      ;
; 1.255 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.475      ;
; 1.266 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.486      ;
; 1.266 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.486      ;
; 1.266 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.486      ;
; 1.266 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.486      ;
; 1.269 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.489      ;
; 1.288 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.508      ;
; 1.292 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.512      ;
; 1.294 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.514      ;
; 1.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.518      ;
; 1.299 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.519      ;
; 1.303 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.523      ;
; 1.305 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.063      ; 1.525      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                              ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.501 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.433      ;
; -0.501 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.063     ; 1.433      ;
; -0.501 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.433      ;
; -0.501 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.433      ;
; -0.501 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.433      ;
; -0.381 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.381 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.314      ;
; -0.328 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.293      ; 1.616      ;
; -0.328 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.293      ; 1.616      ;
; -0.328 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.293      ; 1.616      ;
; -0.328 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.293      ; 1.616      ;
; -0.328 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.293      ; 1.616      ;
; -0.161 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.449      ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                              ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.709 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.298      ;
; 0.893 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.432      ; 1.482      ;
; 0.893 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.432      ; 1.482      ;
; 0.893 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.432      ; 1.482      ;
; 0.893 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.432      ; 1.482      ;
; 0.893 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.432      ; 1.482      ;
; 0.938 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.157      ;
; 1.077 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
; 1.077 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
; 1.077 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
; 1.077 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
; 1.077 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.106 ns




+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 464.47 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.153 ; -15.014           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.338 ; -4.736               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.651 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -30.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.153 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.760      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.753      ;
; -1.070 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.009      ;
; -1.070 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.009      ;
; -1.070 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.009      ;
; -1.070 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.009      ;
; -1.048 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.987      ;
; -1.048 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.987      ;
; -1.048 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.987      ;
; -1.048 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.987      ;
; -1.037 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.364     ; 1.668      ;
; -1.037 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.364     ; 1.668      ;
; -1.037 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.364     ; 1.668      ;
; -1.037 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.364     ; 1.668      ;
; -1.011 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.618      ;
; -0.966 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.225      ;
; -0.966 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.225      ;
; -0.966 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.225      ;
; -0.966 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.225      ;
; -0.966 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.225      ;
; -0.937 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.876      ;
; -0.937 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.876      ;
; -0.937 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.876      ;
; -0.937 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.876      ;
; -0.928 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.867      ;
; -0.928 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.867      ;
; -0.928 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.867      ;
; -0.928 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.867      ;
; -0.925 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.389     ; 1.531      ;
; -0.920 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.527      ;
; -0.918 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.389     ; 1.524      ;
; -0.894 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.153      ;
; -0.894 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.153      ;
; -0.894 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.153      ;
; -0.894 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.153      ;
; -0.894 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.153      ;
; -0.892 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.831      ;
; -0.892 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.831      ;
; -0.892 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.831      ;
; -0.892 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.831      ;
; -0.883 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.834      ;
; -0.883 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.834      ;
; -0.883 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.834      ;
; -0.883 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.834      ;
; -0.883 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.834      ;
; -0.881 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.140      ;
; -0.881 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.140      ;
; -0.881 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.140      ;
; -0.881 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.140      ;
; -0.881 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.140      ;
; -0.848 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.787      ;
; -0.848 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.787      ;
; -0.848 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.787      ;
; -0.848 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.787      ;
; -0.839 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.098      ;
; -0.839 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.098      ;
; -0.839 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.098      ;
; -0.839 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.098      ;
; -0.839 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.098      ;
; -0.828 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.363     ; 1.460      ;
; -0.817 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.756      ;
; -0.817 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.756      ;
; -0.817 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.756      ;
; -0.817 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.756      ;
; -0.788 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.047      ;
; -0.788 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.047      ;
; -0.788 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.047      ;
; -0.788 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.047      ;
; -0.788 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.047      ;
; -0.783 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.389     ; 1.389      ;
; -0.783 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.042      ;
; -0.783 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.042      ;
; -0.783 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.042      ;
; -0.783 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.042      ;
; -0.783 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.042      ;
; -0.774 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; 0.240      ; 2.009      ;
; -0.774 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.033      ;
; -0.774 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.033      ;
; -0.774 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.033      ;
; -0.774 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.033      ;
; -0.774 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 2.033      ;
; -0.752 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; 0.240      ; 1.987      ;
; -0.741 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; -0.068     ; 1.668      ;
; -0.737 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.676      ;
; -0.737 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.676      ;
; -0.737 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.676      ;
; -0.737 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.676      ;
; -0.728 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.055     ; 1.668      ;
; -0.720 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.363     ; 1.352      ;
; -0.719 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.055     ; 1.659      ;
; -0.713 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.972      ;
; -0.713 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.972      ;
; -0.713 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.972      ;
; -0.713 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.972      ;
; -0.713 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.972      ;
; -0.700 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.640      ;
; -0.696 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.363     ; 1.328      ;
; -0.694 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.953      ;
; -0.694 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.953      ;
; -0.694 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.953      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|cnv_cmplt                     ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; state                                       ; state                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.352 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.565      ;
; 0.433 ; reset_synch:iRS|btwn_ffs                    ; reset_synch:iRS|rst_n                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.480 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.488 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.701      ;
; 0.488 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.701      ;
; 0.489 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.702      ;
; 0.492 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.691      ;
; 0.495 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.500 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.700      ;
; 0.503 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.703      ;
; 0.507 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.720      ;
; 0.518 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.539 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.738      ;
; 0.544 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.743      ;
; 0.551 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.751      ;
; 0.574 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.773      ;
; 0.625 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.825      ;
; 0.632 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.832      ;
; 0.649 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.849      ;
; 0.656 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.188      ;
; 0.672 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.055      ; 0.871      ;
; 0.679 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.891      ;
; 0.684 ; state                                       ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.884      ;
; 0.688 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.887      ;
; 0.690 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.889      ;
; 0.691 ; A2D_intf:iA2D|cnv_cmplt                     ; state                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.890      ;
; 0.706 ; state                                       ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.906      ;
; 0.730 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.929      ;
; 0.732 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.945      ;
; 0.734 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.947      ;
; 0.737 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.950      ;
; 0.740 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.953      ;
; 0.744 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.944      ;
; 0.744 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.957      ;
; 0.745 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.945      ;
; 0.747 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.960      ;
; 0.748 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 0.948      ;
; 0.752 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.952      ;
; 0.759 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
; 0.759 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
; 0.784 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.983      ;
; 0.786 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 0.986      ;
; 0.820 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.821 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.034      ;
; 0.828 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.041      ;
; 0.831 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.339      ;
; 0.834 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.034      ;
; 0.835 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.035      ;
; 0.836 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.049      ;
; 0.841 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.041      ;
; 0.843 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.056      ;
; 0.856 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.056      ;
; 0.860 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.060      ;
; 0.871 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.070      ;
; 0.875 ; state                                       ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.075      ;
; 0.916 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.116      ;
; 0.925 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.125      ;
; 0.970 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.478      ;
; 0.970 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.170      ;
; 0.977 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.177      ;
; 1.013 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.213      ;
; 1.063 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.263      ;
; 1.064 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.572      ;
; 1.076 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.389      ; 1.609      ;
; 1.076 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.389      ; 1.609      ;
; 1.076 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.389      ; 1.609      ;
; 1.076 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.389      ; 1.609      ;
; 1.076 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.389      ; 1.609      ;
; 1.079 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.279      ;
; 1.081 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.056      ; 1.281      ;
; 1.084 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.284      ;
; 1.104 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.304      ;
; 1.107 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.307      ;
; 1.113 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.313      ;
; 1.118 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.626      ;
; 1.125 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; -0.264     ; 1.005      ;
; 1.130 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.638      ;
; 1.132 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.640      ;
; 1.137 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.337      ;
; 1.139 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.339      ;
; 1.139 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.339      ;
; 1.139 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.339      ;
; 1.139 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.339      ;
; 1.141 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.341      ;
; 1.170 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.370      ;
; 1.172 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.372      ;
; 1.173 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.373      ;
; 1.175 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.375      ;
; 1.179 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.379      ;
; 1.181 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.381      ;
; 1.190 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.698      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                               ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.338 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.277      ;
; -0.338 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.056     ; 1.277      ;
; -0.338 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.277      ;
; -0.338 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.277      ;
; -0.338 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.277      ;
; -0.230 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.170      ;
; -0.190 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.449      ;
; -0.190 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.449      ;
; -0.190 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.449      ;
; -0.190 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.449      ;
; -0.190 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.264      ; 1.449      ;
; -0.026 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 1.000        ; 0.265      ; 1.286      ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                               ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.651 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.183      ;
; 0.823 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.355      ;
; 0.823 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.355      ;
; 0.823 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.355      ;
; 0.823 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.355      ;
; 0.823 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.355      ;
; 0.846 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.984 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.183      ;
; 0.984 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.055      ; 1.183      ;
; 0.984 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.183      ;
; 0.984 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.183      ;
; 0.984 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.183      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.201 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.312 ; -2.776            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.137 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.386 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -37.878                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.312 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.064      ;
; -0.305 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.057      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.213      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.213      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.213      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.213      ;
; -0.250 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.200      ;
; -0.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.007      ;
; -0.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.007      ;
; -0.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.007      ;
; -0.242 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.222     ; 1.007      ;
; -0.209 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.235     ; 0.961      ;
; -0.189 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.139      ;
; -0.189 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.139      ;
; -0.189 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.139      ;
; -0.189 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.139      ;
; -0.187 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.137      ;
; -0.175 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.316      ;
; -0.175 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.316      ;
; -0.175 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.316      ;
; -0.175 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.316      ;
; -0.175 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.316      ;
; -0.170 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.236     ; 0.921      ;
; -0.169 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.236     ; 0.920      ;
; -0.165 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.306      ;
; -0.165 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.306      ;
; -0.165 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.306      ;
; -0.165 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.306      ;
; -0.165 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.306      ;
; -0.162 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.303      ;
; -0.162 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.303      ;
; -0.162 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.303      ;
; -0.162 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.303      ;
; -0.162 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.303      ;
; -0.158 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.235     ; 0.910      ;
; -0.157 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.113      ;
; -0.157 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.113      ;
; -0.157 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.113      ;
; -0.157 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.113      ;
; -0.157 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.113      ;
; -0.151 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.221     ; 0.917      ;
; -0.134 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.134 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.134 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.134 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.125 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.266      ;
; -0.125 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.266      ;
; -0.125 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.266      ;
; -0.125 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.266      ;
; -0.125 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.266      ;
; -0.124 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.074      ;
; -0.124 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.074      ;
; -0.124 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.074      ;
; -0.124 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.074      ;
; -0.104 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.245      ;
; -0.104 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.245      ;
; -0.104 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.245      ;
; -0.104 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.245      ;
; -0.104 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.245      ;
; -0.102 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.243      ;
; -0.102 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.243      ;
; -0.102 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.243      ;
; -0.102 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.243      ;
; -0.102 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.243      ;
; -0.098 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.036     ; 1.049      ;
; -0.096 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.036     ; 1.047      ;
; -0.094 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.044      ;
; -0.094 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.044      ;
; -0.094 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.044      ;
; -0.094 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.044      ;
; -0.087 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.221     ; 0.853      ;
; -0.085 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; 0.141      ; 1.213      ;
; -0.083 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.236     ; 0.834      ;
; -0.072 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; 0.141      ; 1.200      ;
; -0.072 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.221     ; 0.838      ;
; -0.071 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.021      ;
; -0.064 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.007      ;
; -0.059 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.222     ; 0.824      ;
; -0.049 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.190      ;
; -0.049 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.190      ;
; -0.049 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.190      ;
; -0.049 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.190      ;
; -0.049 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.190      ;
; -0.046 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.997      ;
; -0.039 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.180      ;
; -0.039 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.180      ;
; -0.039 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.180      ;
; -0.039 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.180      ;
; -0.039 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.180      ;
; -0.038 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.235     ; 0.790      ;
; -0.034 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.985      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_intf:iA2D|cnv_cmplt                     ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; state                                       ; state                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.208 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.337      ;
; 0.255 ; reset_synch:iRS|btwn_ffs                    ; reset_synch:iRS|rst_n                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.268 ; A2D_intf:iA2D|state.FIRST                   ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.277 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.280 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.290 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.297 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.432      ;
; 0.309 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.323 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.332 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.345 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.368 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.379 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.698      ;
; 0.382 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.503      ;
; 0.391 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.519      ;
; 0.394 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.036      ; 0.514      ;
; 0.396 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.396 ; A2D_intf:iA2D|cnv_cmplt                     ; state                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.398 ; state                                       ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.398 ; A2D_intf:iA2D|state.SECOND                  ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.518      ;
; 0.406 ; state                                       ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.527      ;
; 0.423 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.543      ;
; 0.436 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.557      ;
; 0.437 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.558      ;
; 0.439 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.568      ;
; 0.440 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.569      ;
; 0.446 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.577      ;
; 0.450 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.579      ;
; 0.451 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.580      ;
; 0.453 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.582      ;
; 0.457 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.491 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.493 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.613      ;
; 0.493 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.613      ;
; 0.493 ; A2D_intf:iA2D|cnv_cmplt                     ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.613      ;
; 0.493 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.614      ;
; 0.496 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.802      ;
; 0.499 ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.502 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.631      ;
; 0.503 ; state                                       ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.624      ;
; 0.505 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.634      ;
; 0.509 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.516 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.645      ;
; 0.519 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.648      ;
; 0.528 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.536 ; A2D_intf:iA2D|state.IDLE                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.560 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.681      ;
; 0.565 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.871      ;
; 0.610 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.731      ;
; 0.613 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.933      ;
; 0.613 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.933      ;
; 0.613 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.933      ;
; 0.613 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.933      ;
; 0.613 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.933      ;
; 0.614 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.735      ;
; 0.627 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.933      ;
; 0.645 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.766      ;
; 0.645 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.766      ;
; 0.647 ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; -0.154     ; 0.577      ;
; 0.647 ; A2D_intf:iA2D|state.WAIT                    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.768      ;
; 0.652 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.773      ;
; 0.653 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.774      ;
; 0.656 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.777      ;
; 0.658 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.779      ;
; 0.667 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.973      ;
; 0.669 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.975      ;
; 0.671 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[0]   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.977      ;
; 0.676 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.797      ;
; 0.681 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.802      ;
; 0.681 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.802      ;
; 0.681 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.802      ;
; 0.681 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.802      ;
; 0.682 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.236      ; 1.002      ;
; 0.682 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.236      ; 1.002      ;
; 0.682 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.236      ; 1.002      ;
; 0.682 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.236      ; 1.002      ;
; 0.682 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[4]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.236      ; 1.002      ;
; 0.683 ; state                                       ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.804      ;
; 0.687 ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.687 ; A2D_intf:iA2D|SPI_mstr16:iSPI|sclk_div[3]   ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                              ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.137 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.813      ;
; 0.137 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 1.000        ; -0.037     ; 0.813      ;
; 0.137 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.813      ;
; 0.137 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.813      ;
; 0.137 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.813      ;
; 0.210 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.210 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.741      ;
; 0.220 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.921      ;
; 0.220 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.921      ;
; 0.220 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.921      ;
; 0.220 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.921      ;
; 0.220 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.921      ;
; 0.318 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 1.000        ; 0.154      ; 0.823      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                               ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; reset_synch:iRS|rst_n ; LED[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.705      ;
; 0.482 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[4]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.801      ;
; 0.482 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[0]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.801      ;
; 0.482 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[1]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.801      ;
; 0.482 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[2]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.801      ;
; 0.482 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|bitcnt[3]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.801      ;
; 0.515 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.FRT_PCH ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.ACTIVE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|done          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|cnv_cmplt                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.FIRST                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; LED[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; LED[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; LED[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.SECOND                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.583 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|SPI_mstr16:iSPI|state.BCK_PCH ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; reset_synch:iRS|rst_n ; state                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; reset_synch:iRS|rst_n ; A2D_intf:iA2D|state.WAIT                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.502 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.389  ; 0.186 ; -0.501   ; 0.386   ; -3.000              ;
;  clk             ; -1.389  ; 0.186 ; -0.501   ; 0.386   ; -3.000              ;
; Design-wide TNS  ; -19.323 ; 0.0   ; -7.735   ; 0.0     ; -37.878             ;
;  clk             ; -19.323 ; 0.000 ; -7.735   ; 0.000   ; -37.878             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS_n          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 264      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 264      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Mon Nov 13 11:45:52 2017
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.389             -19.323 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332146): Worst-case recovery slack is -0.501
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.501              -7.735 clk 
Info (332146): Worst-case removal slack is 0.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.709               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.106 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.153             -15.014 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332146): Worst-case recovery slack is -0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.338              -4.736 clk 
Info (332146): Worst-case removal slack is 0.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.651               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.201 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.312              -2.776 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332146): Worst-case recovery slack is 0.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.137               0.000 clk 
Info (332146): Worst-case removal slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.878 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.502 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 871 megabytes
    Info: Processing ended: Mon Nov 13 11:46:00 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:05


