module test1(clk_50mhz,rst,clk_10hz,clk_100hz,clk_1hz,sel,d0,d1,d2,d3,d4,d5,d6,d7,y,a,b,c,e,f,g,);
input clk,rst,n_rst;
output clk_10hz,clk_100hz,clk_1khz;
output [15:0]o;
reg [15:0]o;
wire CLK;

f_d(.rst(rst),.clk_50mhz(clk),.clk_1hz(CLK),.clk_10hz(clk_10hz),.clk_100hz(clk_100hz),.clk_1khz(clk_1khz));

endmodule