# Ch1 Tutorial Description
## Overview
该Vivado®教程是一些较小的教程的集合，它们解释和演示了使用高级综合将C，C++和SystemC代码转换为RTL实现的过程中的所有步骤。本教程介绍了如何创建初始RTL实现，然后在不更改C代码的情况下**使用优化指令将其转换为低面积和高吞吐量的实现**。以下各节描述了每个教程的摘要。
### High-Level Synthesis Introduction
本教程介绍了Vivado高级综合（HLS）。您可以使用图形用户界面（GUI）和Tcl环境学习执行高级综合的主要任务。
### C Validation
本教程回顾了良好的C测试平台的各个方面，并演示了Vivado高级综合C调试环境的基本操作。本教程还显示了如何调试任意精度的数据类型。
### Interface Synthesis
该接口综合教程回顾了为RTL设计创建端口的所有方面。您可以学习如何控制块级I/O端口协议和端口I/O协议，如何将C函数中的数组实现为多个端口和接口协议类型（RAM，FIFO，AXI4-Stream），以及如何实现了AXI4总线接口。

为了创建最佳的设计实现，本教程以一个设计示例结束，在该示例中，I/O访问和逻辑都得到了优化。
### Arbitrary Precision Types
本教程中的实验练习将用本机C类型编写的C设计与用Vivado高级综合任意精度类型编写的相同设计进行了对比，显示了后者如何在不牺牲准确性的情况下提高了硬件结果的质量。
### Design Analysis
本教程使用DCT函数来解释Vivado高级综合中交互式设计分析功能的功能。初始设计将带您经历多个分析和优化阶段，这些阶段突出了分析透视图的所有功能，并为设计优化方法提供了基础。
### Design Optimization
本教程使用矩阵乘法器示例，回顾了两种设计的优化技术。设计优化实验解释了如何对设计进行流水线化，并对循环流水线化与函数流水化的方法进行了对比。

本教程向您展示如何利用从分析中学到的见解来更新初始C代码并创建更优化的设计实现。
### RTL Verification
本教程说明如何使用RTL协同仿真功能自动验证通过综合创建的RTL。本教程演示了C测试平台的重要性，并向您展示了如何使用RTL验证的输出在Vivado和Mentor Graphics ModelSim仿真器中查看波形图。
### Using HLS IP in IP Integrator
本教程说明了如何将由高级综合创建的RTL设计打包为IP，添加到Vivado IP目录中以及如何在Vivado Design Suite中使用。
### Using HLS IP in a Zynq SoC Design
除了在Zynq®-7000SoC设计中使用HLS IP模块之外，本教程还介绍了如何将由高级综合创建的C驱动程序文件合并到Zynq处理系统（PS）的软件中。
### Using HLS IP in System Generator for DSP
本教程说明如何将由高级综合创建的RTL设计打包为IP并在System Generator for DSP中使用。

## Software Requirements
本教程要求安装Vivado Design Suite 2017.1发行版或更高版本。

## Hardware Requirements
Xilinx建议使用Vivado工具时至少要有2 GB的RAM。

## Locating the Tutorial Design Files
教程设计文件以压缩文件的形式位于Xilinx网站上。接受许可协议后，将自动下载[zip文件](https://www.xilinx.com/cgi-bin/docs/ctdoc?cid=026f56e2-0a0f-4986-aeb7-e92917398939;d=ug871-design-files.zip)。

## Preparing the Tutorial Design Files
将zip文件内容提取到任何可写访问的位置。

本教程假定您已将解压缩的设计文件放置在C:\Vivado_HLS_Tutorial位置。

> 重要说明：如果将Vivado_HLS_Tutorial目录解压缩到其他位置，或者如果它位于Linux上，则将路径名调整为放置Vivado_HLS_Tutorial目录的位置。

