TimeQuest Timing Analyzer report for piano
Sun Nov 26 10:52:49 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_27'
 12. Slow Model Setup: 'AUD_BCLK~reg0'
 13. Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'AUD_XCK~reg0'
 15. Slow Model Setup: 'KEY[3]'
 16. Slow Model Hold: 'AUD_XCK~reg0'
 17. Slow Model Hold: 'CLOCK_27'
 18. Slow Model Hold: 'AUD_BCLK~reg0'
 19. Slow Model Hold: 'KEY[3]'
 20. Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 21. Slow Model Recovery: 'KEY[3]'
 22. Slow Model Recovery: 'AUD_BCLK~reg0'
 23. Slow Model Recovery: 'AUD_XCK~reg0'
 24. Slow Model Recovery: 'CLOCK_27'
 25. Slow Model Removal: 'AUD_XCK~reg0'
 26. Slow Model Removal: 'CLOCK_27'
 27. Slow Model Removal: 'AUD_BCLK~reg0'
 28. Slow Model Removal: 'KEY[3]'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'KEY[3]'
 31. Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 32. Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 33. Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'AUD_BCLK~reg0'
 44. Fast Model Setup: 'CLOCK_27'
 45. Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 46. Fast Model Setup: 'AUD_XCK~reg0'
 47. Fast Model Setup: 'KEY[3]'
 48. Fast Model Hold: 'AUD_XCK~reg0'
 49. Fast Model Hold: 'CLOCK_27'
 50. Fast Model Hold: 'AUD_BCLK~reg0'
 51. Fast Model Hold: 'KEY[3]'
 52. Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 53. Fast Model Recovery: 'AUD_BCLK~reg0'
 54. Fast Model Recovery: 'KEY[3]'
 55. Fast Model Recovery: 'AUD_XCK~reg0'
 56. Fast Model Recovery: 'CLOCK_27'
 57. Fast Model Removal: 'AUD_XCK~reg0'
 58. Fast Model Removal: 'CLOCK_27'
 59. Fast Model Removal: 'AUD_BCLK~reg0'
 60. Fast Model Removal: 'KEY[3]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_27'
 62. Fast Model Minimum Pulse Width: 'KEY[3]'
 63. Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 64. Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 65. Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; piano                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; AUD_BCLK~reg0                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_BCLK~reg0 }                      ;
; AUD_XCK~reg0                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_XCK~reg0 }                       ;
; CLOCK_27                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }                           ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_codec_control:u1|mI2C_CTRL_CLK } ;
; KEY[3]                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[3] }                             ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                            ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 182.95 MHz  ; 182.95 MHz      ; AUD_BCLK~reg0                      ;                                                               ;
; 201.05 MHz  ; 201.05 MHz      ; i2c_codec_control:u1|mI2C_CTRL_CLK ;                                                               ;
; 278.4 MHz   ; 278.4 MHz       ; CLOCK_27                           ;                                                               ;
; 394.63 MHz  ; 394.63 MHz      ; AUD_XCK~reg0                       ;                                                               ;
; 1303.78 MHz ; 450.05 MHz      ; KEY[3]                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -2.592 ; -82.712       ;
; AUD_BCLK~reg0                      ; -2.564 ; -25.653       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -1.987 ; -28.045       ;
; AUD_XCK~reg0                       ; -1.534 ; -14.786       ;
; KEY[3]                             ; 0.233  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -2.827 ; -2.827        ;
; CLOCK_27                           ; -2.493 ; -4.963        ;
; AUD_BCLK~reg0                      ; 0.391  ; 0.000         ;
; KEY[3]                             ; 0.391  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Slow Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; KEY[3]        ; -0.895 ; -1.790        ;
; AUD_BCLK~reg0 ; -0.825 ; -13.029       ;
; AUD_XCK~reg0  ; -0.382 ; -4.570        ;
; CLOCK_27      ; -0.266 ; -0.266        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_XCK~reg0  ; 0.862 ; 0.000         ;
; CLOCK_27      ; 1.036 ; 0.000         ;
; AUD_BCLK~reg0 ; 1.373 ; 0.000         ;
; KEY[3]        ; 1.665 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.222 ; -3.222        ;
; AUD_BCLK~reg0                      ; -0.500 ; -19.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -15.000       ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.592 ; count20[15] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; count20[15] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; count20[15] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; count20[15] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; count20[15] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.628      ;
; -2.561 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.597      ;
; -2.446 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.419 ; count20[0]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.419 ; count20[0]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.419 ; count20[0]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.419 ; count20[0]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.419 ; count20[0]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.419 ; count20[0]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.419 ; count20[0]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.419 ; count20[0]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.449      ;
; -2.394 ; count20[0]  ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.430      ;
; -2.391 ; count20[11] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.391 ; count20[11] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.391 ; count20[11] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.391 ; count20[11] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.391 ; count20[11] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.391 ; count20[11] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.391 ; count20[11] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.391 ; count20[11] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.421      ;
; -2.388 ; count20[1]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.388 ; count20[1]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.388 ; count20[1]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.388 ; count20[1]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.388 ; count20[1]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.388 ; count20[1]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.388 ; count20[1]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.388 ; count20[1]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.418      ;
; -2.365 ; count20[9]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.365 ; count20[9]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.365 ; count20[9]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.365 ; count20[9]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.365 ; count20[9]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.365 ; count20[9]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.365 ; count20[9]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.365 ; count20[9]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.395      ;
; -2.360 ; count20[1]  ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.396      ;
; -2.313 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.349      ;
; -2.283 ; count20[4]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[4]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.283 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.313      ;
; -2.281 ; count20[18] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; count20[18] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; count20[18] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; count20[18] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; count20[18] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; count20[18] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; count20[18] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; count20[18] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.317      ;
; -2.251 ; count20[5]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.251 ; count20[5]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.251 ; count20[5]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.251 ; count20[5]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.251 ; count20[5]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.251 ; count20[5]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.251 ; count20[5]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.251 ; count20[5]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.281      ;
; -2.246 ; count20[19] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.282      ;
; -2.246 ; count20[19] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.282      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_BCLK~reg0'                                                                           ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; -2.564 ; count12[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.600      ;
; -2.520 ; count12[9]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.556      ;
; -2.474 ; count12[1]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.510      ;
; -2.461 ; count12[10] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.004      ; 3.501      ;
; -2.430 ; count12[4]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.466      ;
; -2.414 ; count12[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.450      ;
; -2.384 ; count12[2]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.420      ;
; -2.321 ; count12[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.357      ;
; -2.313 ; count12[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.349      ;
; -2.278 ; count12[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.314      ;
; -2.262 ; count12[4]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.298      ;
; -2.241 ; count12[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.277      ;
; -2.233 ; count12[10] ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.006      ; 2.775      ;
; -2.233 ; count12[10] ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.006      ; 2.775      ;
; -2.233 ; count12[10] ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.006      ; 2.775      ;
; -2.190 ; count12[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.226      ;
; -2.171 ; count12[4]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.709      ;
; -2.171 ; count12[4]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.709      ;
; -2.171 ; count12[4]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.709      ;
; -2.151 ; count12[1]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.187      ;
; -2.150 ; count12[6]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.688      ;
; -2.150 ; count12[6]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.688      ;
; -2.150 ; count12[6]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.688      ;
; -2.144 ; count12[11] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.180      ;
; -2.123 ; count12[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.159      ;
; -2.084 ; count12[9]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.120      ;
; -2.061 ; count12[2]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.097      ;
; -2.058 ; count12[2]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.094      ;
; -2.047 ; count12[9]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.083      ;
; -2.026 ; count12[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.062      ;
; -2.025 ; count12[10] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.004      ; 3.065      ;
; -2.014 ; count12[5]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.552      ;
; -2.014 ; count12[5]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.552      ;
; -2.014 ; count12[5]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.552      ;
; -2.000 ; count12[3]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.538      ;
; -2.000 ; count12[3]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.538      ;
; -2.000 ; count12[3]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.538      ;
; -1.994 ; count12[4]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.030      ;
; -1.991 ; count12[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.027      ;
; -1.988 ; count12[10] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.004      ; 3.028      ;
; -1.978 ; count12[6]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 3.014      ;
; -1.931 ; count12[0]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.469      ;
; -1.931 ; count12[0]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.469      ;
; -1.931 ; count12[0]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.469      ;
; -1.920 ; count12[8]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.956      ;
; -1.918 ; count12[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.954      ;
; -1.883 ; count12[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.915      ;
; -1.880 ; count12[11] ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.418      ;
; -1.880 ; count12[11] ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.418      ;
; -1.880 ; count12[11] ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.418      ;
; -1.877 ; count12[7]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.913      ;
; -1.842 ; count12[5]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.878      ;
; -1.840 ; count12[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.876      ;
; -1.799 ; count12[2]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.337      ;
; -1.799 ; count12[2]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.337      ;
; -1.799 ; count12[2]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.337      ;
; -1.793 ; count12[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.825      ;
; -1.782 ; count12[9]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.320      ;
; -1.782 ; count12[9]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.320      ;
; -1.782 ; count12[9]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.320      ;
; -1.762 ; count12[9]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.794      ;
; -1.709 ; count12[1]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.247      ;
; -1.709 ; count12[1]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.247      ;
; -1.709 ; count12[1]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.247      ;
; -1.708 ; count12[11] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.744      ;
; -1.703 ; count12[2]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.735      ;
; -1.703 ; count12[10] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.739      ;
; -1.686 ; count12[3]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.722      ;
; -1.672 ; count12[4]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.704      ;
; -1.671 ; count12[11] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.707      ;
; -1.656 ; count12[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.688      ;
; -1.656 ; count12[8]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.194      ;
; -1.656 ; count12[8]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.194      ;
; -1.656 ; count12[8]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.194      ;
; -1.640 ; count12[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.672      ;
; -1.636 ; count12[7]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.174      ;
; -1.636 ; count12[7]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.174      ;
; -1.636 ; count12[7]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 2.174      ;
; -1.631 ; count12[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.667      ;
; -1.555 ; count12[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.587      ;
; -1.541 ; count12[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.520 ; count12[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.552      ;
; -1.504 ; count12[9]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.540      ;
; -1.484 ; count12[8]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.520      ;
; -1.451 ; count12[2]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.487      ;
; -1.447 ; count12[8]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.483      ;
; -1.445 ; count12[10] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.004      ; 2.485      ;
; -1.414 ; count12[4]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.450      ;
; -1.398 ; count12[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.434      ;
; -1.388 ; count12[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.424      ;
; -1.386 ; count12[11] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.418      ;
; -1.297 ; count12[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.333      ;
; -1.262 ; count12[5]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.298      ;
; -1.244 ; count12[0]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.280      ;
; -1.204 ; count12[8]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 2.236      ;
; -1.154 ; count12[1]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.190      ;
; -1.128 ; count12[11] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.164      ;
; -1.127 ; Notas[4]    ; count12[10] ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.239     ; 1.924      ;
; -1.125 ; Notas[4]    ; count12[0]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.235     ; 1.926      ;
; -1.125 ; Notas[4]    ; count12[1]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.235     ; 1.926      ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+--------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.987 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.011     ; 2.512      ;
; -1.970 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.011     ; 2.495      ;
; -1.848 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.011     ; 2.373      ;
; -1.792 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.011     ; 2.317      ;
; -1.771 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.807      ;
; -1.771 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.807      ;
; -1.771 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.807      ;
; -1.771 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.807      ;
; -1.771 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.807      ;
; -1.771 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.807      ;
; -1.749 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.785      ;
; -1.749 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.785      ;
; -1.749 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.785      ;
; -1.749 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.785      ;
; -1.749 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.785      ;
; -1.749 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.785      ;
; -1.670 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.206      ;
; -1.659 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.695      ;
; -1.659 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.695      ;
; -1.659 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.695      ;
; -1.659 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.695      ;
; -1.659 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.695      ;
; -1.659 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.695      ;
; -1.633 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.169      ;
; -1.605 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 2.148      ;
; -1.602 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 2.145      ;
; -1.579 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.115      ;
; -1.563 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 2.106      ;
; -1.560 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 2.103      ;
; -1.546 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.569      ;
; -1.546 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.569      ;
; -1.546 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.569      ;
; -1.546 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.569      ;
; -1.526 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.062      ;
; -1.521 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.544      ;
; -1.521 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.544      ;
; -1.521 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.544      ;
; -1.521 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.544      ;
; -1.504 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.040      ;
; -1.497 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.033      ;
; -1.488 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.524      ;
; -1.488 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.524      ;
; -1.448 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.484      ;
; -1.448 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.484      ;
; -1.448 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.484      ;
; -1.448 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.484      ;
; -1.448 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.484      ;
; -1.448 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.484      ;
; -1.396 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.932      ;
; -1.393 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.929      ;
; -1.384 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.920      ;
; -1.361 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.384      ;
; -1.361 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.384      ;
; -1.361 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.384      ;
; -1.361 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.384      ;
; -1.345 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.881      ;
; -1.332 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 1.875      ;
; -1.329 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 1.872      ;
; -1.265 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.301      ;
; -1.265 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.301      ;
; -1.265 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.301      ;
; -1.265 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.301      ;
; -1.265 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.301      ;
; -1.265 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.301      ;
; -1.243 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.266      ;
; -1.243 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.266      ;
; -1.243 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.266      ;
; -1.243 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.266      ;
; -1.213 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.242      ;
; -1.213 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.242      ;
; -1.213 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.242      ;
; -1.213 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.242      ;
; -1.213 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.242      ;
; -1.213 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.242      ;
; -1.157 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.693      ;
; -1.125 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.661      ;
; -1.106 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.642      ;
; -1.073 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 1.616      ;
; -1.029 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 1.572      ;
; -1.028 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.011     ; 1.553      ;
; -1.021 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.557      ;
; -0.978 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.514      ;
; -0.966 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.013      ; 2.015      ;
; -0.965 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.501      ;
; -0.964 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.013      ; 2.013      ;
; -0.962 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.498      ;
; -0.887 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.923      ;
; -0.885 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.921      ;
; -0.883 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.419      ;
; -0.862 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.898      ;
; -0.860 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.896      ;
; -0.853 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.389      ;
; -0.817 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.011     ; 1.342      ;
; -0.805 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 1.348      ;
; -0.804 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.007      ; 1.347      ;
; -0.732 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.268      ;
+--------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.493 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.529      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.372 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.408      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.218 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.254      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.180      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.173      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -1.114 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.150      ;
; -0.868 ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.904      ;
; -0.827 ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.863      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.743 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.779      ;
; -0.706 ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.742      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.615      ;
; -0.552 ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.588      ;
; -0.478 ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.514      ;
; -0.471 ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.507      ;
; -0.448 ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.484      ;
; -0.078 ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.114      ;
; -0.071 ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.107      ;
; -0.055 ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.091      ;
; -0.036 ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.071      ;
; -0.005 ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.041      ;
; 0.004  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.032      ;
; 0.235  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.801      ;
; 0.237  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.798      ;
; 0.379  ; Notas[4]       ; Notas[4]       ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.233 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.803      ;
; 0.379 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -2.827 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 2.968      ; 0.657      ;
; -2.327 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 2.968      ; 0.657      ;
; 0.391  ; Notas[4]       ; Notas[4]       ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.532  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.799      ;
; 0.533  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.799      ;
; 0.535  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.801      ;
; 0.766  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.032      ;
; 0.775  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.796  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.062      ;
; 0.797  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.063      ;
; 0.805  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.817  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.818  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.084      ;
; 0.822  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.088      ;
; 0.825  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.091      ;
; 0.838  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.107      ;
; 0.845  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.111      ;
; 0.848  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.114      ;
; 0.989  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.255      ;
; 1.179  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.445      ;
; 1.180  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.446      ;
; 1.200  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.466      ;
; 1.201  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.467      ;
; 1.218  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.484      ;
; 1.224  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.490      ;
; 1.241  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.507      ;
; 1.248  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.514      ;
; 1.250  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.516      ;
; 1.251  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.517      ;
; 1.271  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.537      ;
; 1.272  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.538      ;
; 1.295  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.561      ;
; 1.297  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.563      ;
; 1.321  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.587      ;
; 1.322  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.588      ;
; 1.322  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.588      ;
; 1.342  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.608      ;
; 1.343  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.609      ;
; 1.349  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.615      ;
; 1.349  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.615      ;
; 1.349  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.615      ;
; 1.349  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.615      ;
; 1.349  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.615      ;
; 1.349  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.615      ;
; 1.349  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.615      ;
; 1.366  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.632      ;
; 1.372  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.638      ;
; 1.392  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.658      ;
; 1.393  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.659      ;
; 1.413  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.679      ;
; 1.437  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.703      ;
; 1.454  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.720      ;
; 1.463  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.729      ;
; 1.464  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.730      ;
; 1.476  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.742      ;
; 1.484  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.750      ;
; 1.502  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.768      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.513  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.779      ;
; 1.531  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.797      ;
; 1.534  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.800      ;
; 1.535  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.801      ;
; 1.596  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.862      ;
; 1.597  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.863      ;
; 1.605  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.871      ;
; 1.638  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.904      ;
; 1.643  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.909      ;
; 1.694  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.960      ;
; 1.764  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.030      ;
; 1.884  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.150      ;
; 1.884  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.150      ;
; 1.884  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.150      ;
; 1.884  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.150      ;
; 1.907  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.173      ;
; 1.907  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.173      ;
; 1.907  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.173      ;
; 1.907  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.173      ;
; 1.907  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.173      ;
; 1.914  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.180      ;
; 1.914  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.180      ;
; 1.914  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.180      ;
; 1.914  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.180      ;
; 1.914  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.180      ;
; 1.914  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.180      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.493 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 2.634      ; 0.657      ;
; -2.470 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 2.611      ; 0.657      ;
; -1.993 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 2.634      ; 0.657      ;
; -1.970 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 2.611      ; 0.657      ;
; 0.391  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.797      ;
; 0.717  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.983      ;
; 0.788  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.064      ;
; 0.805  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.811  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.078      ;
; 0.814  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.830  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.844  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 0.980  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.246      ;
; 0.985  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.251      ;
; 0.990  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.256      ;
; 1.026  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.292      ;
; 1.171  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.437      ;
; 1.178  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.447      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.194  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.460      ;
; 1.194  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.460      ;
; 1.195  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.461      ;
; 1.197  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.216  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.482      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.230  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.002     ; 1.495      ;
; 1.232  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.242  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.508      ;
; 1.252  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.518      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.265  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.531      ;
; 1.266  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.532      ;
; 1.268  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.534      ;
; 1.280  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.546      ;
; 1.281  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.301  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.313  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.579      ;
; 1.315  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.581      ;
; 1.319  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.585      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.336  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.602      ;
; 1.337  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.603      ;
; 1.341  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.002     ; 1.605      ;
; 1.351  ; count20[17]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.617      ;
; 1.352  ; count20[1]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.618      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.367  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.002      ; 1.635      ;
; 1.368  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.634      ;
; 1.372  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.639      ;
; 1.373  ; count20[4]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; count20[6]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.640      ;
; 1.383  ; count20[16]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.649      ;
; 1.386  ; count20[0]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.652      ;
; 1.391  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.657      ;
; 1.402  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.668      ;
; 1.402  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.668      ;
; 1.407  ; count20[3]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.673      ;
; 1.408  ; count20[5]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.674      ;
; 1.412  ; count20[14]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.678      ;
; 1.423  ; count20[1]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.689      ;
; 1.434  ; count20[15]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.700      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; count12[11]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.540 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.809      ;
; 0.667 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.933      ;
; 0.809 ; count12[6]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; count12[8]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; count12[4]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; count12[1]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.830 ; count12[0]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; count12[5]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.098      ;
; 0.849 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.115      ;
; 1.186 ; count12[3]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.452      ;
; 1.197 ; count12[7]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.463      ;
; 1.216 ; count12[0]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.482      ;
; 1.218 ; count12[5]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.484      ;
; 1.249 ; count12[2]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.515      ;
; 1.263 ; count12[6]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.529      ;
; 1.271 ; count12[9]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.537      ;
; 1.286 ; count12[4]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.552      ;
; 1.335 ; count12[8]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.601      ;
; 1.339 ; count12[1]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.605      ;
; 1.345 ; count12[3]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.611      ;
; 1.346 ; count12[9]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.612      ;
; 1.357 ; count12[4]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.623      ;
; 1.360 ; count12[5]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.626      ;
; 1.408 ; count12[2]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.674      ;
; 1.410 ; count12[7]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.676      ;
; 1.413 ; count12[10]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.004      ; 1.683      ;
; 1.416 ; count12[3]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.682      ;
; 1.429 ; count12[0]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.695      ;
; 1.476 ; count12[6]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; count12[2]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.745      ;
; 1.498 ; count12[1]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.764      ;
; 1.499 ; count12[4]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.765      ;
; 1.558 ; count12[3]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.824      ;
; 1.569 ; count12[1]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.835      ;
; 1.573 ; count12[5]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.839      ;
; 1.588 ; count12[0]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.854      ;
; 1.621 ; count12[2]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.887      ;
; 1.659 ; count12[0]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.925      ;
; 1.672 ; count12[3]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.938      ;
; 1.674 ; count12[8]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.940      ;
; 1.711 ; count12[1]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.977      ;
; 1.712 ; count12[4]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.978      ;
; 1.737 ; count12[10]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.003      ;
; 1.745 ; count12[1]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.011      ;
; 1.771 ; count12[3]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.037      ;
; 1.797 ; count12[7]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.063      ;
; 1.801 ; count12[0]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.067      ;
; 1.812 ; count12[2]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.078      ;
; 1.834 ; count12[2]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.100      ;
; 1.863 ; count12[6]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.129      ;
; 1.895 ; Notas[4]     ; count12[0]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[1]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[3]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[4]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[5]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[6]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[7]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[8]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[9]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[11]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.895 ; Notas[4]     ; count12[2]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.235     ; 1.926      ;
; 1.897 ; Notas[4]     ; count12[10]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.239     ; 1.924      ;
; 1.898 ; count12[11]  ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.164      ;
; 1.910 ; count12[9]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.172      ;
; 1.924 ; count12[1]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.190      ;
; 1.930 ; count12[3]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.192      ;
; 1.932 ; count12[8]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.194      ;
; 1.944 ; count12[0]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.210      ;
; 1.960 ; count12[5]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.226      ;
; 2.003 ; count12[1]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.265      ;
; 2.014 ; count12[0]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.280      ;
; 2.049 ; count12[7]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.311      ;
; 2.070 ; count12[2]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.332      ;
; 2.099 ; count12[4]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.365      ;
; 2.115 ; count12[6]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.377      ;
; 2.156 ; count12[11]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.418      ;
; 2.202 ; count12[0]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.464      ;
; 2.212 ; count12[5]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.474      ;
; 2.215 ; count12[3]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.481      ;
; 2.215 ; count12[10]  ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.004      ; 2.485      ;
; 2.217 ; count12[8]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.483      ;
; 2.252 ; count12[3]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.518      ;
; 2.254 ; count12[8]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.520      ;
; 2.288 ; count12[1]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.554      ;
; 2.296 ; count12[2]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.562      ;
; 2.325 ; count12[1]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.591      ;
; 2.351 ; count12[4]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 2.613      ;
; 2.355 ; count12[2]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.621      ;
; 2.392 ; count12[2]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.658      ;
; 2.406 ; count12[7]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.002      ; 2.174      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.391 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.803      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.562 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.828      ;
; 0.764 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.030      ;
; 0.783 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.049      ;
; 0.800 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.066      ;
; 0.814 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.081      ;
; 0.826 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.092      ;
; 0.830 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.096      ;
; 0.836 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.102      ;
; 0.837 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.103      ;
; 0.841 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.107      ;
; 0.846 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.112      ;
; 0.856 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.122      ;
; 0.877 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.143      ;
; 1.068 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.334      ;
; 1.070 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.336      ;
; 1.196 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.462      ;
; 1.198 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.464      ;
; 1.208 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.209 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.475      ;
; 1.224 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.490      ;
; 1.226 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.492      ;
; 1.228 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.494      ;
; 1.240 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.506      ;
; 1.246 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.512      ;
; 1.253 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.521      ;
; 1.263 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.279 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.545      ;
; 1.280 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.546      ;
; 1.311 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.577      ;
; 1.332 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.098      ;
; 1.334 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.600      ;
; 1.350 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.616      ;
; 1.351 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.617      ;
; 1.361 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.127      ;
; 1.369 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.135      ;
; 1.372 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.138      ;
; 1.378 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.144      ;
; 1.382 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.648      ;
; 1.421 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.687      ;
; 1.422 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.688      ;
; 1.450 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.216      ;
; 1.471 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 1.750      ;
; 1.472 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.738      ;
; 1.473 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 1.752      ;
; 1.492 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.758      ;
; 1.502 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.268      ;
; 1.574 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.007      ; 1.347      ;
; 1.575 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.007      ; 1.348      ;
; 1.587 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.011     ; 1.342      ;
; 1.653 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.419      ;
; 1.661 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.920      ;
; 1.661 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.920      ;
; 1.661 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.920      ;
; 1.661 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.920      ;
; 1.661 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.920      ;
; 1.661 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.920      ;
; 1.732 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.498      ;
; 1.734 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 2.013      ;
; 1.735 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.501      ;
; 1.736 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 2.015      ;
; 1.748 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.514      ;
; 1.762 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.528      ;
; 1.791 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.557      ;
; 1.798 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.011     ; 1.553      ;
; 1.799 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.007      ; 1.572      ;
; 1.843 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.007      ; 1.616      ;
; 1.876 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.642      ;
; 1.895 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.661      ;
; 1.924 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.690      ;
; 1.927 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.693      ;
; 2.013 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.779      ;
; 2.013 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 2.266      ;
; 2.013 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 2.266      ;
; 2.013 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 2.266      ;
; 2.013 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 2.266      ;
; 2.035 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.301      ;
; 2.035 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.301      ;
; 2.035 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.301      ;
; 2.035 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.301      ;
; 2.035 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.301      ;
; 2.075 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.841      ;
; 2.099 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.007      ; 1.872      ;
; 2.102 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.007      ; 1.875      ;
; 2.115 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.881      ;
; 2.131 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 2.384      ;
; 2.131 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 2.384      ;
; 2.131 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 2.384      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.895 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.031      ; 1.462      ;
; -0.895 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.031      ; 1.462      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.825 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.092      ; 1.453      ;
; -0.825 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.092      ; 1.453      ;
; -0.825 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.092      ; 1.453      ;
; -0.825 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.092      ; 1.453      ;
; -0.825 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.092      ; 1.453      ;
; -0.825 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.092      ; 1.453      ;
; -0.825 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.092      ; 1.453      ;
; -0.621 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.086      ; 1.743      ;
; -0.603 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
; -0.603 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.090      ; 1.729      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_XCK~reg0'                                                                        ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; -0.382 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; Notas[4]       ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.382 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.325      ; 1.743      ;
; -0.092 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.334      ; 1.462      ;
; -0.092 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.334      ; 1.462      ;
; -0.092 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.334      ; 1.462      ;
; -0.092 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.334      ; 1.462      ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_27'                                                                         ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.266 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.302      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.862 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.334      ; 1.462      ;
; 0.862 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.334      ; 1.462      ;
; 0.862 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.334      ; 1.462      ;
; 0.862 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.334      ; 1.462      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; Notas[4]       ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
; 1.152 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.325      ; 1.743      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 1.036 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.302      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 1.373 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.373 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.090      ; 1.729      ;
; 1.391 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.086      ; 1.743      ;
; 1.595 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.092      ; 1.453      ;
; 1.595 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.092      ; 1.453      ;
; 1.595 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.092      ; 1.453      ;
; 1.595 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.092      ; 1.453      ;
; 1.595 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.092      ; 1.453      ;
; 1.595 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.092      ; 1.453      ;
; 1.595 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.092      ; 1.453      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.665 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.031      ; 1.462      ;
; 1.665 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.031      ; 1.462      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; Notas[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; Notas[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; Notas[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; Notas[4]|clk                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 4.087 ; 4.087 ; Rise       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; 4.087 ; 4.087 ; Rise       ; AUD_BCLK~reg0                      ;
; SW[*]     ; AUD_XCK~reg0                       ; 3.130 ; 3.130 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[15]   ; AUD_XCK~reg0                       ; 3.130 ; 3.130 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[16]   ; AUD_XCK~reg0                       ; 3.116 ; 3.116 ; Rise       ; AUD_XCK~reg0                       ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.893 ; 4.893 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; -3.855 ; -3.855 ; Rise       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; -3.855 ; -3.855 ; Rise       ; AUD_BCLK~reg0                      ;
; SW[*]     ; AUD_XCK~reg0                       ; -2.886 ; -2.886 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[15]   ; AUD_XCK~reg0                       ; -2.900 ; -2.900 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[16]   ; AUD_XCK~reg0                       ; -2.886 ; -2.886 ; Rise       ; AUD_XCK~reg0                       ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -4.269 ; -4.269 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 4.607  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 4.607  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 11.833 ; 11.833 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 7.885  ; 7.885  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 7.885  ; 7.885  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 4.612  ;        ; Rise       ; AUD_XCK~reg0                       ;
; LEDR[*]     ; AUD_XCK~reg0                       ; 8.970  ; 8.970  ; Rise       ; AUD_XCK~reg0                       ;
;  LEDR[4]    ; AUD_XCK~reg0                       ; 8.970  ; 8.970  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 4.612  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 11.166 ; 11.166 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 11.752 ; 11.752 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 9.727  ; 9.727  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 8.748  ; 8.748  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 11.752 ; 11.752 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 11.752 ; 11.752 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 11.093 ; 11.093 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 13.643 ; 13.643 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.639  ; 7.639  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.639  ; 7.639  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.619  ; 7.619  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.608  ; 7.608  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.577  ; 7.577  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 4.607  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 4.607  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 7.922  ; 7.922  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 7.885  ; 7.885  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 7.885  ; 7.885  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 4.612  ;        ; Rise       ; AUD_XCK~reg0                       ;
; LEDR[*]     ; AUD_XCK~reg0                       ; 8.970  ; 8.970  ; Rise       ; AUD_XCK~reg0                       ;
;  LEDR[4]    ; AUD_XCK~reg0                       ; 8.970  ; 8.970  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 4.612  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 9.288  ; 9.288  ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 8.748  ; 8.748  ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 9.434  ; 9.434  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 8.748  ; 8.748  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 11.430 ; 11.430 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 11.430 ; 11.430 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 11.093 ; 7.170  ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.170  ; 11.506 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.577  ; 7.577  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.639  ; 7.639  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.619  ; 7.619  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.608  ; 7.608  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.577  ; 7.577  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_BCLK~reg0                      ; -0.841 ; -5.163        ;
; CLOCK_27                           ; -0.702 ; -18.886       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.641 ; -5.696        ;
; AUD_XCK~reg0                       ; -0.185 ; -1.665        ;
; KEY[3]                             ; 0.631  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -1.642 ; -1.642        ;
; CLOCK_27                           ; -1.540 ; -3.059        ;
; AUD_BCLK~reg0                      ; 0.215  ; 0.000         ;
; KEY[3]                             ; 0.215  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Fast Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; AUD_BCLK~reg0 ; -0.278 ; -1.946        ;
; KEY[3]        ; -0.272 ; -0.544        ;
; AUD_XCK~reg0  ; 0.192  ; 0.000         ;
; CLOCK_27      ; 0.297  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_XCK~reg0  ; 0.561 ; 0.000         ;
; CLOCK_27      ; 0.583 ; 0.000         ;
; AUD_BCLK~reg0 ; 0.778 ; 0.000         ;
; KEY[3]        ; 1.152 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.222 ; -3.222        ;
; AUD_BCLK~reg0                      ; -0.500 ; -19.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -15.000       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_BCLK~reg0'                                                                           ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; -0.841 ; count12[10] ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.003      ; 1.376      ;
; -0.841 ; count12[10] ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.003      ; 1.376      ;
; -0.841 ; count12[10] ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.003      ; 1.376      ;
; -0.806 ; count12[4]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.340      ;
; -0.806 ; count12[4]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.340      ;
; -0.806 ; count12[4]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.340      ;
; -0.785 ; count12[6]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.319      ;
; -0.785 ; count12[6]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.319      ;
; -0.785 ; count12[6]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.319      ;
; -0.741 ; count12[3]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.275      ;
; -0.741 ; count12[3]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.275      ;
; -0.741 ; count12[3]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.275      ;
; -0.702 ; count12[5]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.236      ;
; -0.702 ; count12[5]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.236      ;
; -0.702 ; count12[5]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.236      ;
; -0.680 ; count12[0]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.214      ;
; -0.680 ; count12[0]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.214      ;
; -0.680 ; count12[0]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.214      ;
; -0.672 ; count12[11] ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.206      ;
; -0.672 ; count12[11] ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.206      ;
; -0.672 ; count12[11] ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.206      ;
; -0.654 ; count12[2]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.188      ;
; -0.654 ; count12[2]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.188      ;
; -0.654 ; count12[2]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.188      ;
; -0.635 ; count12[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.667      ;
; -0.627 ; count12[9]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.659      ;
; -0.620 ; count12[9]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.154      ;
; -0.620 ; count12[9]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.154      ;
; -0.620 ; count12[9]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.154      ;
; -0.602 ; count12[1]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.136      ;
; -0.602 ; count12[1]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.136      ;
; -0.602 ; count12[1]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.136      ;
; -0.594 ; count12[1]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.626      ;
; -0.589 ; count12[10] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.001      ; 1.622      ;
; -0.589 ; count12[7]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.123      ;
; -0.589 ; count12[7]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.123      ;
; -0.589 ; count12[7]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.123      ;
; -0.586 ; count12[4]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.618      ;
; -0.567 ; count12[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.599      ;
; -0.551 ; count12[2]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.583      ;
; -0.550 ; count12[8]  ; SOUND1[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.084      ;
; -0.550 ; count12[8]  ; SOUND1[15]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.084      ;
; -0.550 ; count12[8]  ; SOUND1[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.002      ; 1.084      ;
; -0.539 ; count12[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.571      ;
; -0.520 ; count12[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.552      ;
; -0.485 ; count12[4]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.517      ;
; -0.484 ; count12[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.516      ;
; -0.460 ; count12[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.492      ;
; -0.454 ; count12[11] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.486      ;
; -0.451 ; count12[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.483      ;
; -0.434 ; count12[2]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.466      ;
; -0.418 ; count12[9]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.450      ;
; -0.410 ; count12[1]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.442      ;
; -0.408 ; count12[9]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.440      ;
; -0.400 ; count12[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.432      ;
; -0.385 ; count12[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.417      ;
; -0.381 ; count12[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.413      ;
; -0.380 ; count12[10] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.001      ; 1.413      ;
; -0.377 ; count12[4]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.409      ;
; -0.370 ; count12[10] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.001      ; 1.403      ;
; -0.367 ; count12[2]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.399      ;
; -0.358 ; count12[6]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.390      ;
; -0.357 ; count12[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.389      ;
; -0.332 ; count12[8]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.364      ;
; -0.330 ; count12[7]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.362      ;
; -0.324 ; count12[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.355      ;
; -0.320 ; count12[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.352      ;
; -0.283 ; count12[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.314      ;
; -0.275 ; count12[5]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.307      ;
; -0.256 ; count12[9]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.287      ;
; -0.245 ; count12[11] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.277      ;
; -0.240 ; count12[2]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.271      ;
; -0.235 ; count12[11] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.267      ;
; -0.233 ; count12[3]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.265      ;
; -0.218 ; count12[10] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.250      ;
; -0.215 ; count12[4]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.246      ;
; -0.211 ; count12[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.243      ;
; -0.209 ; count12[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.240      ;
; -0.196 ; count12[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.227      ;
; -0.170 ; count12[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.202      ;
; -0.168 ; count12[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.199      ;
; -0.152 ; count12[9]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.184      ;
; -0.127 ; count12[2]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.159      ;
; -0.123 ; count12[8]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.155      ;
; -0.114 ; count12[10] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.001      ; 1.147      ;
; -0.113 ; count12[8]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; count12[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.144      ;
; -0.111 ; count12[4]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.143      ;
; -0.096 ; count12[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.128      ;
; -0.092 ; count12[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.124      ;
; -0.083 ; count12[11] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.001     ; 1.114      ;
; -0.064 ; count12[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 1.096      ;
; -0.059 ; Notas[4]    ; count12[10] ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.100     ; 0.991      ;
; -0.056 ; Notas[4]    ; count12[0]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.099     ; 0.989      ;
; -0.056 ; Notas[4]    ; count12[1]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.099     ; 0.989      ;
; -0.056 ; Notas[4]    ; count12[3]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.099     ; 0.989      ;
; -0.056 ; Notas[4]    ; count12[4]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.099     ; 0.989      ;
; -0.056 ; Notas[4]    ; count12[5]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.099     ; 0.989      ;
; -0.056 ; Notas[4]    ; count12[6]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.099     ; 0.989      ;
; -0.056 ; Notas[4]    ; count12[7]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 1.000        ; -0.099     ; 0.989      ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.702 ; count20[15] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; count20[15] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; count20[15] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; count20[15] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; count20[15] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.734      ;
; -0.691 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.723      ;
; -0.642 ; count20[0]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.642 ; count20[0]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.642 ; count20[0]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.642 ; count20[0]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.642 ; count20[0]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.642 ; count20[0]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.642 ; count20[0]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.642 ; count20[0]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.674      ;
; -0.629 ; count20[11] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[11] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[11] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[11] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[11] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[11] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[11] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[11] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.629 ; count20[1]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.657      ;
; -0.622 ; count20[9]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.622 ; count20[9]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.622 ; count20[9]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.622 ; count20[9]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.622 ; count20[9]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.622 ; count20[9]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.622 ; count20[9]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.622 ; count20[9]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.650      ;
; -0.591 ; count20[4]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[4]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.591 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.619      ;
; -0.577 ; count20[5]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.577 ; count20[5]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.577 ; count20[5]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.577 ; count20[5]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.577 ; count20[5]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.577 ; count20[5]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.577 ; count20[5]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.577 ; count20[5]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 1.605      ;
; -0.567 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.599      ;
; -0.565 ; count20[0]  ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.597      ;
; -0.554 ; count20[18] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; count20[18] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; count20[18] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; count20[18] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; count20[18] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; count20[18] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; count20[18] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; count20[18] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.586      ;
; -0.553 ; count20[1]  ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.585      ;
; -0.539 ; count20[19] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; count20[19] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.571      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+--------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.641 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.014     ; 1.159      ;
; -0.607 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.014     ; 1.125      ;
; -0.563 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.014     ; 1.081      ;
; -0.548 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.014     ; 1.066      ;
; -0.489 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.021      ;
; -0.477 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 1.012      ;
; -0.475 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 1.010      ;
; -0.469 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.001      ;
; -0.464 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.999      ;
; -0.462 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.997      ;
; -0.445 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.977      ;
; -0.421 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.953      ;
; -0.418 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.950      ;
; -0.387 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.919      ;
; -0.367 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.899      ;
; -0.366 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.898      ;
; -0.357 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.889      ;
; -0.345 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.877      ;
; -0.343 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.375      ;
; -0.340 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.372      ;
; -0.336 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.871      ;
; -0.334 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.869      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.303      ;
; -0.263 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.795      ;
; -0.250 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.785      ;
; -0.243 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.778      ;
; -0.241 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.773      ;
; -0.241 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.258      ;
; -0.241 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.258      ;
; -0.241 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.258      ;
; -0.241 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.258      ;
; -0.235 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.252      ;
; -0.235 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.252      ;
; -0.235 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.252      ;
; -0.235 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.252      ;
; -0.226 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.758      ;
; -0.225 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.014     ; 0.743      ;
; -0.200 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.232      ;
; -0.200 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.232      ;
; -0.200 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.232      ;
; -0.200 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.232      ;
; -0.200 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.232      ;
; -0.200 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.232      ;
; -0.198 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.730      ;
; -0.194 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.226      ;
; -0.185 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.717      ;
; -0.181 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.713      ;
; -0.179 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.711      ;
; -0.155 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.687      ;
; -0.154 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.171      ;
; -0.154 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.171      ;
; -0.154 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.171      ;
; -0.154 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.171      ;
; -0.129 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.664      ;
; -0.128 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.003      ; 0.663      ;
; -0.122 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.014     ; 0.640      ;
; -0.119 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.148      ;
; -0.119 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.148      ;
; -0.119 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.148      ;
; -0.119 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.148      ;
; -0.119 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.148      ;
; -0.119 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.148      ;
; -0.115 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.147      ;
; -0.115 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.147      ;
; -0.115 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.147      ;
; -0.115 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.147      ;
; -0.115 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.147      ;
; -0.115 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.147      ;
; -0.113 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.645      ;
; -0.113 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.130      ;
; -0.113 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.130      ;
; -0.113 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.130      ;
; -0.113 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 1.130      ;
; -0.070 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.602      ;
; -0.042 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.574      ;
; -0.016 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.548      ;
; -0.015 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.547      ;
; 0.003  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.529      ;
; 0.094  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.015      ; 0.953      ;
; 0.097  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.015      ; 0.950      ;
+--------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.169 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.201      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.146      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.103      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.053      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.051      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.048      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.893      ;
; 0.171  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.861      ;
; 0.187  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.845      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.218  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.814      ;
; 0.242  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.790      ;
; 0.285  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.747      ;
; 0.335  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.697      ;
; 0.337  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.695      ;
; 0.340  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.692      ;
; 0.500  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.532      ;
; 0.504  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.528      ;
; 0.504  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.528      ;
; 0.510  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.522      ;
; 0.515  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.517      ;
; 0.517  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.515      ;
; 0.518  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.514      ;
; 0.631  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.401      ;
; 0.632  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.400      ;
; 0.633  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.399      ;
; 0.633  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.399      ;
; 0.665  ; Notas[4]       ; Notas[4]       ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.631 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -1.642 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 1.716      ; 0.367      ;
; -1.142 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 1.716      ; 0.367      ;
; 0.215  ; Notas[4]       ; Notas[4]       ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.247  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.401      ;
; 0.357  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.362  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.372  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.376  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.380  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.447  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.599      ;
; 0.495  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.647      ;
; 0.507  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.513  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.665      ;
; 0.530  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.682      ;
; 0.540  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.692      ;
; 0.542  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.695      ;
; 0.545  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.697      ;
; 0.548  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.700      ;
; 0.548  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.700      ;
; 0.565  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.717      ;
; 0.577  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.729      ;
; 0.577  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.729      ;
; 0.583  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.735      ;
; 0.585  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.737      ;
; 0.595  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.747      ;
; 0.600  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.752      ;
; 0.600  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.752      ;
; 0.612  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.764      ;
; 0.618  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.770      ;
; 0.635  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.787      ;
; 0.635  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.787      ;
; 0.638  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.790      ;
; 0.642  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.794      ;
; 0.647  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.799      ;
; 0.662  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.662  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.662  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.662  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.662  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.662  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.662  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.670  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.822      ;
; 0.670  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.822      ;
; 0.671  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.679  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.831      ;
; 0.693  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.845      ;
; 0.705  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.857      ;
; 0.709  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.861      ;
; 0.712  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.864      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.741  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.893      ;
; 0.764  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.916      ;
; 0.799  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.951      ;
; 0.896  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.896  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.896  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.896  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.899  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.899  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.899  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.899  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.899  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.901  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.901  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.901  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.901  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.901  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.901  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.053      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.540 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 1.614      ; 0.367      ;
; -1.519 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 1.593      ; 0.367      ;
; -1.040 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 1.614      ; 0.367      ;
; -1.019 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 1.593      ; 0.367      ;
; 0.215  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.395      ;
; 0.326  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.478      ;
; 0.353  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.366  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.373  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.440  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.592      ;
; 0.442  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.594      ;
; 0.443  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.595      ;
; 0.456  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.608      ;
; 0.491  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.647      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.504  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.508  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.513  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.665      ;
; 0.517  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.682      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.686      ;
; 0.539  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.552  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.001     ; 0.703      ;
; 0.552  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.708      ;
; 0.556  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.708      ;
; 0.561  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.713      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.574  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.578  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.732      ;
; 0.581  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.733      ;
; 0.583  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.001      ; 0.736      ;
; 0.587  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; count20[4]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; count20[6]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; count20[17]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591  ; count20[1]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.743      ;
; 0.596  ; count20[14]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.748      ;
; 0.597  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.749      ;
; 0.599  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.751      ;
; 0.603  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; count20[0]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.607  ; count20[16]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.759      ;
; 0.609  ; count20[3]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; count20[5]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.761      ;
; 0.611  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.001     ; 0.762      ;
; 0.613  ; count20[15]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.765      ;
; 0.614  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.766      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; count12[11]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.402      ;
; 0.329 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.481      ;
; 0.362 ; count12[6]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; count12[8]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; count12[1]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; count12[4]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; count12[5]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; count12[0]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.379 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.499 ; count12[3]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.651      ;
; 0.508 ; count12[5]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; count12[7]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; count12[0]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.661      ;
; 0.530 ; count12[2]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.682      ;
; 0.535 ; count12[6]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.687      ;
; 0.542 ; count12[9]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.558 ; count12[4]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.710      ;
; 0.571 ; count12[8]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; count12[1]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.725      ;
; 0.578 ; count12[5]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.730      ;
; 0.593 ; count12[4]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.745      ;
; 0.593 ; count12[3]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.745      ;
; 0.600 ; count12[10]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.001      ; 0.753      ;
; 0.612 ; count12[9]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; count12[7]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; count12[0]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.766      ;
; 0.624 ; count12[2]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; count12[3]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.780      ;
; 0.640 ; count12[6]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.792      ;
; 0.659 ; count12[2]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; count12[4]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.815      ;
; 0.667 ; count12[1]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.819      ;
; 0.683 ; count12[5]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.835      ;
; 0.698 ; count12[3]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.850      ;
; 0.702 ; count12[1]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.854      ;
; 0.708 ; count12[0]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.860      ;
; 0.729 ; count12[2]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.881      ;
; 0.737 ; count12[8]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.889      ;
; 0.743 ; count12[0]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.895      ;
; 0.768 ; count12[4]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.920      ;
; 0.772 ; count12[1]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.924      ;
; 0.781 ; count12[10]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.933      ;
; 0.786 ; count12[3]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; count12[7]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.938      ;
; 0.790 ; count12[1]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.942      ;
; 0.803 ; count12[3]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.955      ;
; 0.813 ; count12[0]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; count12[6]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.965      ;
; 0.828 ; count12[9]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 0.979      ;
; 0.834 ; count12[2]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.986      ;
; 0.839 ; count12[2]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.991      ;
; 0.841 ; count12[8]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 0.992      ;
; 0.856 ; count12[5]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.008      ;
; 0.859 ; count12[11]  ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.011      ;
; 0.865 ; count12[0]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.017      ;
; 0.877 ; count12[1]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.029      ;
; 0.890 ; count12[3]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.041      ;
; 0.894 ; count12[1]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.045      ;
; 0.899 ; count12[7]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.050      ;
; 0.918 ; count12[0]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.070      ;
; 0.926 ; count12[6]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.077      ;
; 0.936 ; Notas[4]     ; count12[0]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[1]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[3]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[4]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[5]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[6]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[7]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[8]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[9]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[11]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.936 ; Notas[4]     ; count12[2]   ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.099     ; 0.989      ;
; 0.939 ; Notas[4]     ; count12[10]  ; AUD_XCK~reg0  ; AUD_BCLK~reg0 ; 0.000        ; -0.100     ; 0.991      ;
; 0.941 ; count12[4]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.093      ;
; 0.943 ; count12[2]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.094      ;
; 0.963 ; count12[11]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.114      ;
; 0.969 ; count12[5]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.120      ;
; 0.969 ; count12[0]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.120      ;
; 0.993 ; count12[8]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.145      ;
; 0.994 ; count12[10]  ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.001      ; 1.147      ;
; 1.003 ; count12[8]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.155      ;
; 1.021 ; count12[2]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.173      ;
; 1.042 ; count12[3]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.194      ;
; 1.046 ; count12[1]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.198      ;
; 1.052 ; count12[3]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.204      ;
; 1.054 ; count12[4]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; -0.001     ; 1.205      ;
; 1.056 ; count12[1]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.208      ;
; 1.095 ; count12[2]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.247      ;
; 1.105 ; count12[2]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.257      ;
; 1.107 ; count12[7]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.259      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.401      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.260 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.412      ;
; 0.356 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.369 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.388 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.391 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.462 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.614      ;
; 0.464 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.616      ;
; 0.507 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.526 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.678      ;
; 0.530 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.683      ;
; 0.542 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.566 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.718      ;
; 0.577 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.596 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.748      ;
; 0.612 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.764      ;
; 0.614 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.766      ;
; 0.632 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.784      ;
; 0.647 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.799      ;
; 0.657 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.824      ;
; 0.659 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.826      ;
; 0.783 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.950      ;
; 0.786 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.953      ;
; 0.809 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.958      ;
; 0.809 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.958      ;
; 0.809 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.958      ;
; 0.809 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.958      ;
; 0.809 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.958      ;
; 0.809 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.958      ;
; 0.877 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.529      ;
; 0.895 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.547      ;
; 0.896 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.548      ;
; 0.900 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.552      ;
; 0.903 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.555      ;
; 0.922 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.574      ;
; 0.950 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.602      ;
; 0.993 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.130      ;
; 0.993 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.130      ;
; 0.993 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.130      ;
; 0.993 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.130      ;
; 0.995 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 0.995 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 0.995 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 0.995 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 0.995 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 1.002 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.014     ; 0.640      ;
; 1.008 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.003      ; 0.663      ;
; 1.009 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.003      ; 0.664      ;
; 1.034 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.171      ;
; 1.034 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.171      ;
; 1.034 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.171      ;
; 1.034 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.171      ;
; 1.035 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.687      ;
; 1.059 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.711      ;
; 1.061 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.713      ;
; 1.065 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.717      ;
; 1.065 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.717      ;
; 1.078 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.730      ;
; 1.080 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.232      ;
; 1.105 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.014     ; 0.743      ;
; 1.106 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.758      ;
; 1.115 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.252      ;
; 1.115 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.252      ;
; 1.115 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.252      ;
; 1.115 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.252      ;
; 1.121 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.773      ;
; 1.121 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.258      ;
; 1.121 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.258      ;
; 1.121 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.258      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.278 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; -0.001     ; 0.809      ;
; -0.278 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; -0.001     ; 0.809      ;
; -0.278 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; -0.001     ; 0.809      ;
; -0.278 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; -0.001     ; 0.809      ;
; -0.278 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; -0.001     ; 0.809      ;
; -0.278 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; -0.001     ; 0.809      ;
; -0.278 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; -0.001     ; 0.809      ;
; 0.092  ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.004     ; 0.936      ;
; 0.102  ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
; 0.102  ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 0.927      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.272 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.011      ; 0.815      ;
; -0.272 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.011      ; 0.815      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_XCK~reg0'                                                                       ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.192 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; Notas[4]       ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.192 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.096      ; 0.936      ;
; 0.319 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.102      ; 0.815      ;
; 0.319 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.102      ; 0.815      ;
; 0.319 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.102      ; 0.815      ;
; 0.319 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.102      ; 0.815      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_27'                                                                        ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 0.735      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.561 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.102      ; 0.815      ;
; 0.561 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.102      ; 0.815      ;
; 0.561 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.102      ; 0.815      ;
; 0.561 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.102      ; 0.815      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; Notas[4]       ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
; 0.688 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.096      ; 0.936      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.583 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.735      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 0.778 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.778 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.003     ; 0.927      ;
; 0.788 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; -0.004     ; 0.936      ;
; 1.158 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; -0.001     ; 0.809      ;
; 1.158 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; -0.001     ; 0.809      ;
; 1.158 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; -0.001     ; 0.809      ;
; 1.158 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; -0.001     ; 0.809      ;
; 1.158 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; -0.001     ; 0.809      ;
; 1.158 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; -0.001     ; 0.809      ;
; 1.158 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; -0.001     ; 0.809      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.152 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.011      ; 0.815      ;
; 1.152 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.011      ; 0.815      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; Notas[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; Notas[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; Notas[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; Notas[4]|clk                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 2.289 ; 2.289 ; Rise       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; 2.289 ; 2.289 ; Rise       ; AUD_BCLK~reg0                      ;
; SW[*]     ; AUD_XCK~reg0                       ; 1.783 ; 1.783 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[15]   ; AUD_XCK~reg0                       ; 1.773 ; 1.773 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[16]   ; AUD_XCK~reg0                       ; 1.783 ; 1.783 ; Rise       ; AUD_XCK~reg0                       ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 2.704 ; 2.704 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; -2.166 ; -2.166 ; Rise       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; -2.166 ; -2.166 ; Rise       ; AUD_BCLK~reg0                      ;
; SW[*]     ; AUD_XCK~reg0                       ; -1.653 ; -1.653 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[15]   ; AUD_XCK~reg0                       ; -1.653 ; -1.653 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[16]   ; AUD_XCK~reg0                       ; -1.663 ; -1.663 ; Rise       ; AUD_XCK~reg0                       ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.419 ; -2.419 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.459 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.459 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 6.035 ; 6.035 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.331 ; 4.331 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.331 ; 4.331 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.467 ;       ; Rise       ; AUD_XCK~reg0                       ;
; LEDR[*]     ; AUD_XCK~reg0                       ; 4.912 ; 4.912 ; Rise       ; AUD_XCK~reg0                       ;
;  LEDR[4]    ; AUD_XCK~reg0                       ; 4.912 ; 4.912 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.467 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 5.785 ; 5.785 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 6.293 ; 6.293 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.272 ; 5.272 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.832 ; 4.832 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 6.293 ; 6.293 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 6.293 ; 6.293 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.890 ; 5.890 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.061 ; 7.061 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.235 ; 4.235 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.235 ; 4.235 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.222 ; 4.222 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.212 ; 4.212 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.171 ; 4.171 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.459 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.459 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 4.388 ; 4.388 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.331 ; 4.331 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.331 ; 4.331 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.467 ;       ; Rise       ; AUD_XCK~reg0                       ;
; LEDR[*]     ; AUD_XCK~reg0                       ; 4.912 ; 4.912 ; Rise       ; AUD_XCK~reg0                       ;
;  LEDR[4]    ; AUD_XCK~reg0                       ; 4.912 ; 4.912 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.467 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 4.983 ; 4.983 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 4.832 ; 4.832 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.132 ; 5.132 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.832 ; 4.832 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 6.127 ; 6.127 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 6.127 ; 6.127 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.890 ; 3.687 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.687 ; 6.086 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.171 ; 4.171 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.235 ; 4.235 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.222 ; 4.222 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.212 ; 4.212 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.171 ; 4.171 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -2.592   ; -2.827 ; -0.895   ; 0.561   ; -1.380              ;
;  AUD_BCLK~reg0                      ; -2.564   ; 0.215  ; -0.825   ; 0.778   ; -0.500              ;
;  AUD_XCK~reg0                       ; -1.534   ; -2.827 ; -0.382   ; 0.561   ; -0.500              ;
;  CLOCK_27                           ; -2.592   ; -2.493 ; -0.266   ; 0.583   ; -1.380              ;
;  KEY[3]                             ; 0.233    ; 0.215  ; -0.895   ; 1.152   ; -1.222              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -1.987   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                     ; -151.196 ; -7.79  ; -19.655  ; 0.0     ; -96.602             ;
;  AUD_BCLK~reg0                      ; -25.653  ; 0.000  ; -13.029  ; 0.000   ; -19.000             ;
;  AUD_XCK~reg0                       ; -14.786  ; -2.827 ; -4.570   ; 0.000   ; -15.000             ;
;  CLOCK_27                           ; -82.712  ; -4.963 ; -0.266   ; 0.000   ; -40.380             ;
;  KEY[3]                             ; 0.000    ; 0.000  ; -1.790   ; 0.000   ; -3.222              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -28.045  ; 0.000  ; N/A      ; N/A     ; -19.000             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 4.087 ; 4.087 ; Rise       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; 4.087 ; 4.087 ; Rise       ; AUD_BCLK~reg0                      ;
; SW[*]     ; AUD_XCK~reg0                       ; 3.130 ; 3.130 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[15]   ; AUD_XCK~reg0                       ; 3.130 ; 3.130 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[16]   ; AUD_XCK~reg0                       ; 3.116 ; 3.116 ; Rise       ; AUD_XCK~reg0                       ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.893 ; 4.893 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; -2.166 ; -2.166 ; Rise       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; -2.166 ; -2.166 ; Rise       ; AUD_BCLK~reg0                      ;
; SW[*]     ; AUD_XCK~reg0                       ; -1.653 ; -1.653 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[15]   ; AUD_XCK~reg0                       ; -1.653 ; -1.653 ; Rise       ; AUD_XCK~reg0                       ;
;  SW[16]   ; AUD_XCK~reg0                       ; -1.663 ; -1.663 ; Rise       ; AUD_XCK~reg0                       ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.419 ; -2.419 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 4.607  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 4.607  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 11.833 ; 11.833 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 7.885  ; 7.885  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 7.885  ; 7.885  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 4.612  ;        ; Rise       ; AUD_XCK~reg0                       ;
; LEDR[*]     ; AUD_XCK~reg0                       ; 8.970  ; 8.970  ; Rise       ; AUD_XCK~reg0                       ;
;  LEDR[4]    ; AUD_XCK~reg0                       ; 8.970  ; 8.970  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 4.612  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 11.166 ; 11.166 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 11.752 ; 11.752 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 9.727  ; 9.727  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 8.748  ; 8.748  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 11.752 ; 11.752 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 11.752 ; 11.752 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 11.093 ; 11.093 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 13.643 ; 13.643 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.639  ; 7.639  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.639  ; 7.639  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.619  ; 7.619  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.608  ; 7.608  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.577  ; 7.577  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.459 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.459 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 4.388 ; 4.388 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.331 ; 4.331 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.331 ; 4.331 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.467 ;       ; Rise       ; AUD_XCK~reg0                       ;
; LEDR[*]     ; AUD_XCK~reg0                       ; 4.912 ; 4.912 ; Rise       ; AUD_XCK~reg0                       ;
;  LEDR[4]    ; AUD_XCK~reg0                       ; 4.912 ; 4.912 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.467 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 4.983 ; 4.983 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 4.832 ; 4.832 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.132 ; 5.132 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.832 ; 4.832 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 6.127 ; 6.127 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 6.127 ; 6.127 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 5.890 ; 3.687 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.687 ; 6.086 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.171 ; 4.171 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.235 ; 4.235 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.222 ; 4.222 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.212 ; 4.212 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.171 ; 4.171 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; 138      ; 0        ; 36       ; 12       ;
; AUD_XCK~reg0                       ; AUD_BCLK~reg0                      ; 12       ; 0        ; 0        ; 0        ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1        ; 1        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 149      ; 0        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004     ; 0        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8        ; 47       ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0        ; 0        ; 0        ; 3        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; 138      ; 0        ; 36       ; 12       ;
; AUD_XCK~reg0                       ; AUD_BCLK~reg0                      ; 12       ; 0        ; 0        ; 0        ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1        ; 1        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 149      ; 0        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004     ; 0        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8        ; 47       ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0        ; 0        ; 0        ; 3        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 7        ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 15       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 7        ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 15       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 26 10:52:46 2017
Info: Command: quartus_sta piano -c piano
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'piano.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i2c_codec_control:u1|mI2C_CTRL_CLK i2c_codec_control:u1|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
    Info (332105): create_clock -period 1.000 -name AUD_XCK~reg0 AUD_XCK~reg0
    Info (332105): create_clock -period 1.000 -name AUD_BCLK~reg0 AUD_BCLK~reg0
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.592       -82.712 CLOCK_27 
    Info (332119):    -2.564       -25.653 AUD_BCLK~reg0 
    Info (332119):    -1.987       -28.045 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -1.534       -14.786 AUD_XCK~reg0 
    Info (332119):     0.233         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -2.827
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.827        -2.827 AUD_XCK~reg0 
    Info (332119):    -2.493        -4.963 CLOCK_27 
    Info (332119):     0.391         0.000 AUD_BCLK~reg0 
    Info (332119):     0.391         0.000 KEY[3] 
    Info (332119):     0.391         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -0.895
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.895        -1.790 KEY[3] 
    Info (332119):    -0.825       -13.029 AUD_BCLK~reg0 
    Info (332119):    -0.382        -4.570 AUD_XCK~reg0 
    Info (332119):    -0.266        -0.266 CLOCK_27 
Info (332146): Worst-case removal slack is 0.862
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.862         0.000 AUD_XCK~reg0 
    Info (332119):     1.036         0.000 CLOCK_27 
    Info (332119):     1.373         0.000 AUD_BCLK~reg0 
    Info (332119):     1.665         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):    -0.500       -19.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -15.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.841        -5.163 AUD_BCLK~reg0 
    Info (332119):    -0.702       -18.886 CLOCK_27 
    Info (332119):    -0.641        -5.696 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.185        -1.665 AUD_XCK~reg0 
    Info (332119):     0.631         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -1.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.642        -1.642 AUD_XCK~reg0 
    Info (332119):    -1.540        -3.059 CLOCK_27 
    Info (332119):     0.215         0.000 AUD_BCLK~reg0 
    Info (332119):     0.215         0.000 KEY[3] 
    Info (332119):     0.215         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -0.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.278        -1.946 AUD_BCLK~reg0 
    Info (332119):    -0.272        -0.544 KEY[3] 
    Info (332119):     0.192         0.000 AUD_XCK~reg0 
    Info (332119):     0.297         0.000 CLOCK_27 
Info (332146): Worst-case removal slack is 0.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.561         0.000 AUD_XCK~reg0 
    Info (332119):     0.583         0.000 CLOCK_27 
    Info (332119):     0.778         0.000 AUD_BCLK~reg0 
    Info (332119):     1.152         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):    -0.500       -19.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -15.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Sun Nov 26 10:52:49 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


