Fitter report for DE2_115
Mon Sep 02 14:37:36 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Fitter RAM Summary
 21. |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|senoid:senoid_60Hz|altsyncram:altsyncram_component|altsyncram_ec91:auto_generated|ALTSYNCRAM
 22. Fitter Device Options
 23. Operating Settings and Conditions
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Failed - Mon Sep 02 14:37:36 2019           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; DE2_115                                     ;
; Top-level Entity Name              ; DE2_115                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 115 / 114,480 ( < 1 % )                     ;
;     Total combinational functions  ; 115 / 114,480 ( < 1 % )                     ;
;     Dedicated logic registers      ; 55 / 114,480 ( < 1 % )                      ;
; Total registers                    ; 55                                          ;
; Total pins                         ; 4 / 529 ( < 1 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 6,144 / 3,981,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                               ;
+---------------+----------------+--------------------------------+--------------------------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From                   ; Ignored To                     ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------------------------+--------------------------------+---------------+----------------+
; Location      ;                ;                                ; AUD_ADCDAT                     ; PIN_D2        ; QSF Assignment ;
; Location      ;                ;                                ; AUD_ADCLRCK                    ; PIN_C2        ; QSF Assignment ;
; Location      ;                ;                                ; AUD_BCLK                       ; PIN_F2        ; QSF Assignment ;
; Location      ;                ;                                ; AUD_DACDAT                     ; PIN_D1        ; QSF Assignment ;
; Location      ;                ;                                ; AUD_DACLRCK                    ; PIN_E3        ; QSF Assignment ;
; Location      ;                ;                                ; AUD_XCK                        ; PIN_E1        ; QSF Assignment ;
; Location      ;                ;                                ; CLOCK2_50                      ; PIN_AG14      ; QSF Assignment ;
; Location      ;                ;                                ; CLOCK3_50                      ; PIN_AG15      ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[0]                   ; PIN_R6        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[10]                  ; PIN_R5        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[11]                  ; PIN_AA5       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[12]                  ; PIN_Y7        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[1]                   ; PIN_V8        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[2]                   ; PIN_U8        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[3]                   ; PIN_P1        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[4]                   ; PIN_V5        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[5]                   ; PIN_W8        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[6]                   ; PIN_W7        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[7]                   ; PIN_AA7       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[8]                   ; PIN_Y5        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_ADDR[9]                   ; PIN_Y6        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_BA[0]                     ; PIN_U7        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_BA[1]                     ; PIN_R4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_CAS_N                     ; PIN_V7        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_CKE                       ; PIN_AA6       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_CLK                       ; PIN_AE5       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_CS_N                      ; PIN_T4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQM[0]                    ; PIN_U2        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQM[1]                    ; PIN_W4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQM[2]                    ; PIN_K8        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQM[3]                    ; PIN_N8        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[0]                     ; PIN_W3        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[10]                    ; PIN_AB1       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[11]                    ; PIN_AA3       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[12]                    ; PIN_AB2       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[13]                    ; PIN_AC1       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[14]                    ; PIN_AB3       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[15]                    ; PIN_AC2       ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[16]                    ; PIN_M8        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[17]                    ; PIN_L8        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[18]                    ; PIN_P2        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[19]                    ; PIN_N3        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[1]                     ; PIN_W2        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[20]                    ; PIN_N4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[21]                    ; PIN_M4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[22]                    ; PIN_M7        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[23]                    ; PIN_L7        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[24]                    ; PIN_U5        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[25]                    ; PIN_R7        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[26]                    ; PIN_R1        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[27]                    ; PIN_R2        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[28]                    ; PIN_R3        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[29]                    ; PIN_T3        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[2]                     ; PIN_V4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[30]                    ; PIN_U4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[31]                    ; PIN_U1        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[3]                     ; PIN_W1        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[4]                     ; PIN_V3        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[5]                     ; PIN_V2        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[6]                     ; PIN_V1        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[7]                     ; PIN_U3        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[8]                     ; PIN_Y3        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_DQ[9]                     ; PIN_Y4        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_RAS_N                     ; PIN_U6        ; QSF Assignment ;
; Location      ;                ;                                ; DRAM_WE_N                      ; PIN_V6        ; QSF Assignment ;
; Location      ;                ;                                ; DSP1_DR1PRI                    ; PIN_Y16       ; QSF Assignment ;
; Location      ;                ;                                ; DSP1_DT1PRI                    ; PIN_AF16      ; QSF Assignment ;
; Location      ;                ;                                ; DSP1_RFS1                      ; PIN_Y17       ; QSF Assignment ;
; Location      ;                ;                                ; DSP1_RSCLK1                    ; PIN_AC15      ; QSF Assignment ;
; Location      ;                ;                                ; DSP1_TFS1                      ; PIN_AE15      ; QSF Assignment ;
; Location      ;                ;                                ; DSP1_TSCLK1                    ; PIN_AE16      ; QSF Assignment ;
; Location      ;                ;                                ; EEP_I2C_SCLK                   ; PIN_D14       ; QSF Assignment ;
; Location      ;                ;                                ; EEP_I2C_SDAT                   ; PIN_E14       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_GTX_CLK                  ; PIN_A17       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_INT_N                    ; PIN_A21       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_LINK100                  ; PIN_C14       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_MDC                      ; PIN_C20       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_MDIO                     ; PIN_B21       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RST_N                    ; PIN_C19       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_CLK                   ; PIN_A15       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_COL                   ; PIN_E15       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_CRS                   ; PIN_D15       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_DATA[0]               ; PIN_C16       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_DATA[1]               ; PIN_D16       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_DATA[2]               ; PIN_D17       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_DATA[3]               ; PIN_C15       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_DV                    ; PIN_C17       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_RX_ER                    ; PIN_D18       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_TX_CLK                   ; PIN_B17       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_TX_DATA[0]               ; PIN_C18       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_TX_DATA[1]               ; PIN_D19       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_TX_DATA[2]               ; PIN_A19       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_TX_DATA[3]               ; PIN_B19       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_TX_EN                    ; PIN_A18       ; QSF Assignment ;
; Location      ;                ;                                ; ENET0_TX_ER                    ; PIN_B18       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_GTX_CLK                  ; PIN_C23       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_INT_N                    ; PIN_D24       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_LINK100                  ; PIN_D13       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_MDC                      ; PIN_D23       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_MDIO                     ; PIN_D25       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RST_N                    ; PIN_D22       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_CLK                   ; PIN_B15       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_COL                   ; PIN_B22       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_CRS                   ; PIN_D20       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_DATA[0]               ; PIN_B23       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_DATA[1]               ; PIN_C21       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_DATA[2]               ; PIN_A23       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_DATA[3]               ; PIN_D21       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_DV                    ; PIN_A22       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_RX_ER                    ; PIN_C24       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_TX_CLK                   ; PIN_C22       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_TX_DATA[0]               ; PIN_C25       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_TX_DATA[1]               ; PIN_A26       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_TX_DATA[2]               ; PIN_B26       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_TX_DATA[3]               ; PIN_C26       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_TX_EN                    ; PIN_B25       ; QSF Assignment ;
; Location      ;                ;                                ; ENET1_TX_ER                    ; PIN_A25       ; QSF Assignment ;
; Location      ;                ;                                ; ENETCLK_25                     ; PIN_A14       ; QSF Assignment ;
; Location      ;                ;                                ; EX_IO[0]                       ; PIN_J10       ; QSF Assignment ;
; Location      ;                ;                                ; EX_IO[1]                       ; PIN_J14       ; QSF Assignment ;
; Location      ;                ;                                ; EX_IO[2]                       ; PIN_H13       ; QSF Assignment ;
; Location      ;                ;                                ; EX_IO[3]                       ; PIN_H14       ; QSF Assignment ;
; Location      ;                ;                                ; EX_IO[4]                       ; PIN_F14       ; QSF Assignment ;
; Location      ;                ;                                ; EX_IO[5]                       ; PIN_E10       ; QSF Assignment ;
; Location      ;                ;                                ; EX_IO[6]                       ; PIN_D9        ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[0]                     ; PIN_AG12      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[10]                    ; PIN_AE9       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[11]                    ; PIN_AF9       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[12]                    ; PIN_AA10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[13]                    ; PIN_AD8       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[14]                    ; PIN_AC8       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[15]                    ; PIN_Y10       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[16]                    ; PIN_AA8       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[17]                    ; PIN_AH12      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[18]                    ; PIN_AC12      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[19]                    ; PIN_AD12      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[1]                     ; PIN_AH7       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[20]                    ; PIN_AE10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[21]                    ; PIN_AD10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[22]                    ; PIN_AD11      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[2]                     ; PIN_Y13       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[3]                     ; PIN_Y14       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[4]                     ; PIN_Y12       ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[5]                     ; PIN_AA13      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[6]                     ; PIN_AA12      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[7]                     ; PIN_AB13      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[8]                     ; PIN_AB12      ; QSF Assignment ;
; Location      ;                ;                                ; FL_ADDR[9]                     ; PIN_AB10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_CE_N                        ; PIN_AG7       ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[0]                       ; PIN_AH8       ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[1]                       ; PIN_AF10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[2]                       ; PIN_AG10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[3]                       ; PIN_AH10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[4]                       ; PIN_AF11      ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[5]                       ; PIN_AG11      ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[6]                       ; PIN_AH11      ; QSF Assignment ;
; Location      ;                ;                                ; FL_DQ[7]                       ; PIN_AF12      ; QSF Assignment ;
; Location      ;                ;                                ; FL_OE_N                        ; PIN_AG8       ; QSF Assignment ;
; Location      ;                ;                                ; FL_RST_N                       ; PIN_AE11      ; QSF Assignment ;
; Location      ;                ;                                ; FL_RY                          ; PIN_Y1        ; QSF Assignment ;
; Location      ;                ;                                ; FL_WE_N                        ; PIN_AC10      ; QSF Assignment ;
; Location      ;                ;                                ; FL_WP_N                        ; PIN_AE12      ; QSF Assignment ;
; Location      ;                ;                                ; FPGA_SPI_CS                    ; PIN_AF15      ; QSF Assignment ;
; Location      ;                ;                                ; FPGA_SPI_MISO                  ; PIN_AE21      ; QSF Assignment ;
; Location      ;                ;                                ; FPGA_SPI_MOSI                  ; PIN_AC22      ; QSF Assignment ;
; Location      ;                ;                                ; FPGA_SPI_SCK                   ; PIN_AF21      ; QSF Assignment ;
; Location      ;                ;                                ; HEX0[0]                        ; PIN_G18       ; QSF Assignment ;
; Location      ;                ;                                ; HEX0[1]                        ; PIN_F22       ; QSF Assignment ;
; Location      ;                ;                                ; HEX0[2]                        ; PIN_E17       ; QSF Assignment ;
; Location      ;                ;                                ; HEX0[3]                        ; PIN_L26       ; QSF Assignment ;
; Location      ;                ;                                ; HEX0[4]                        ; PIN_L25       ; QSF Assignment ;
; Location      ;                ;                                ; HEX0[5]                        ; PIN_J22       ; QSF Assignment ;
; Location      ;                ;                                ; HEX0[6]                        ; PIN_H22       ; QSF Assignment ;
; Location      ;                ;                                ; HEX1[0]                        ; PIN_M24       ; QSF Assignment ;
; Location      ;                ;                                ; HEX1[1]                        ; PIN_Y22       ; QSF Assignment ;
; Location      ;                ;                                ; HEX1[2]                        ; PIN_W21       ; QSF Assignment ;
; Location      ;                ;                                ; HEX1[3]                        ; PIN_W22       ; QSF Assignment ;
; Location      ;                ;                                ; HEX1[4]                        ; PIN_W25       ; QSF Assignment ;
; Location      ;                ;                                ; HEX1[5]                        ; PIN_U23       ; QSF Assignment ;
; Location      ;                ;                                ; HEX1[6]                        ; PIN_U24       ; QSF Assignment ;
; Location      ;                ;                                ; HEX2[0]                        ; PIN_AA25      ; QSF Assignment ;
; Location      ;                ;                                ; HEX2[1]                        ; PIN_AA26      ; QSF Assignment ;
; Location      ;                ;                                ; HEX2[2]                        ; PIN_Y25       ; QSF Assignment ;
; Location      ;                ;                                ; HEX2[3]                        ; PIN_W26       ; QSF Assignment ;
; Location      ;                ;                                ; HEX2[4]                        ; PIN_Y26       ; QSF Assignment ;
; Location      ;                ;                                ; HEX2[5]                        ; PIN_W27       ; QSF Assignment ;
; Location      ;                ;                                ; HEX2[6]                        ; PIN_W28       ; QSF Assignment ;
; Location      ;                ;                                ; HEX3[0]                        ; PIN_V21       ; QSF Assignment ;
; Location      ;                ;                                ; HEX3[1]                        ; PIN_U21       ; QSF Assignment ;
; Location      ;                ;                                ; HEX3[2]                        ; PIN_AB20      ; QSF Assignment ;
; Location      ;                ;                                ; HEX3[3]                        ; PIN_AA21      ; QSF Assignment ;
; Location      ;                ;                                ; HEX3[4]                        ; PIN_AD24      ; QSF Assignment ;
; Location      ;                ;                                ; HEX3[5]                        ; PIN_AF23      ; QSF Assignment ;
; Location      ;                ;                                ; HEX3[6]                        ; PIN_Y19       ; QSF Assignment ;
; Location      ;                ;                                ; HEX4[0]                        ; PIN_AB19      ; QSF Assignment ;
; Location      ;                ;                                ; HEX4[1]                        ; PIN_AA19      ; QSF Assignment ;
; Location      ;                ;                                ; HEX4[2]                        ; PIN_AG21      ; QSF Assignment ;
; Location      ;                ;                                ; HEX4[3]                        ; PIN_AH21      ; QSF Assignment ;
; Location      ;                ;                                ; HEX4[4]                        ; PIN_AE19      ; QSF Assignment ;
; Location      ;                ;                                ; HEX4[5]                        ; PIN_AF19      ; QSF Assignment ;
; Location      ;                ;                                ; HEX4[6]                        ; PIN_AE18      ; QSF Assignment ;
; Location      ;                ;                                ; HEX5[0]                        ; PIN_AD18      ; QSF Assignment ;
; Location      ;                ;                                ; HEX5[1]                        ; PIN_AC18      ; QSF Assignment ;
; Location      ;                ;                                ; HEX5[2]                        ; PIN_AB18      ; QSF Assignment ;
; Location      ;                ;                                ; HEX5[3]                        ; PIN_AH19      ; QSF Assignment ;
; Location      ;                ;                                ; HEX5[4]                        ; PIN_AG19      ; QSF Assignment ;
; Location      ;                ;                                ; HEX5[5]                        ; PIN_AF18      ; QSF Assignment ;
; Location      ;                ;                                ; HEX5[6]                        ; PIN_AH18      ; QSF Assignment ;
; Location      ;                ;                                ; HEX6[0]                        ; PIN_AA17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX6[1]                        ; PIN_AB16      ; QSF Assignment ;
; Location      ;                ;                                ; HEX6[2]                        ; PIN_AA16      ; QSF Assignment ;
; Location      ;                ;                                ; HEX6[3]                        ; PIN_AB17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX6[4]                        ; PIN_AB15      ; QSF Assignment ;
; Location      ;                ;                                ; HEX6[5]                        ; PIN_AA15      ; QSF Assignment ;
; Location      ;                ;                                ; HEX6[6]                        ; PIN_AC17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX7[0]                        ; PIN_AD17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX7[1]                        ; PIN_AE17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX7[2]                        ; PIN_AG17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX7[3]                        ; PIN_AH17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX7[4]                        ; PIN_AF17      ; QSF Assignment ;
; Location      ;                ;                                ; HEX7[5]                        ; PIN_AG18      ; QSF Assignment ;
; Location      ;                ;                                ; HEX7[6]                        ; PIN_AA14      ; QSF Assignment ;
; Location      ;                ;                                ; I2C_SCLK                       ; PIN_B7        ; QSF Assignment ;
; Location      ;                ;                                ; I2C_SDAT                       ; PIN_A8        ; QSF Assignment ;
; Location      ;                ;                                ; IRDA_RXD                       ; PIN_Y15       ; QSF Assignment ;
; Location      ;                ;                                ; KEY[0]                         ; PIN_M23       ; QSF Assignment ;
; Location      ;                ;                                ; KEY[1]                         ; PIN_M21       ; QSF Assignment ;
; Location      ;                ;                                ; KEY[2]                         ; PIN_N21       ; QSF Assignment ;
; Location      ;                ;                                ; KEY[3]                         ; PIN_R24       ; QSF Assignment ;
; Location      ;                ;                                ; LCD_BLON                       ; PIN_L6        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[0]                    ; PIN_L3        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[1]                    ; PIN_L1        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[2]                    ; PIN_L2        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[3]                    ; PIN_K7        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[4]                    ; PIN_K1        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[5]                    ; PIN_K2        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[6]                    ; PIN_M3        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_DATA[7]                    ; PIN_M5        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_EN                         ; PIN_L4        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_ON                         ; PIN_L5        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_RS                         ; PIN_M2        ; QSF Assignment ;
; Location      ;                ;                                ; LCD_RW                         ; PIN_M1        ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[0]                        ; PIN_E21       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[1]                        ; PIN_E22       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[2]                        ; PIN_E25       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[3]                        ; PIN_E24       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[4]                        ; PIN_H21       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[5]                        ; PIN_G20       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[6]                        ; PIN_G22       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[7]                        ; PIN_G21       ; QSF Assignment ;
; Location      ;                ;                                ; LEDG[8]                        ; PIN_F17       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[0]                        ; PIN_G19       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[10]                       ; PIN_J15       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[11]                       ; PIN_H16       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[12]                       ; PIN_J16       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[13]                       ; PIN_H17       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[14]                       ; PIN_F15       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[15]                       ; PIN_G15       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[16]                       ; PIN_G16       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[17]                       ; PIN_H15       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[1]                        ; PIN_F19       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[2]                        ; PIN_E19       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[3]                        ; PIN_F21       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[4]                        ; PIN_F18       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[5]                        ; PIN_E18       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[6]                        ; PIN_J19       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[7]                        ; PIN_H19       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[8]                        ; PIN_J17       ; QSF Assignment ;
; Location      ;                ;                                ; LEDR[9]                        ; PIN_G17       ; QSF Assignment ;
; Location      ;                ;                                ; OTG_ADDR[0]                    ; PIN_H7        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_ADDR[1]                    ; PIN_C3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_CS_N                       ; PIN_A3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DACK_N[0]                  ; PIN_C4        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DACK_N[1]                  ; PIN_D4        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[0]                    ; PIN_J6        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[10]                   ; PIN_G1        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[11]                   ; PIN_G2        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[12]                   ; PIN_G3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[13]                   ; PIN_F1        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[14]                   ; PIN_F3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[15]                   ; PIN_G4        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[1]                    ; PIN_K4        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[2]                    ; PIN_J5        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[3]                    ; PIN_K3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[4]                    ; PIN_J4        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[5]                    ; PIN_J3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[6]                    ; PIN_J7        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[7]                    ; PIN_H6        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[8]                    ; PIN_H3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DATA[9]                    ; PIN_H4        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DREQ[0]                    ; PIN_J1        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_DREQ[1]                    ; PIN_B4        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_FSPEED                     ; PIN_C6        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_INT[0]                     ; PIN_A6        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_INT[1]                     ; PIN_D5        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_LSPEED                     ; PIN_B6        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_RD_N                       ; PIN_B3        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_RST_N                      ; PIN_C5        ; QSF Assignment ;
; Location      ;                ;                                ; OTG_WE_N                       ; PIN_A4        ; QSF Assignment ;
; Location      ;                ;                                ; PS2_CLK                        ; PIN_G6        ; QSF Assignment ;
; Location      ;                ;                                ; PS2_CLK2                       ; PIN_G5        ; QSF Assignment ;
; Location      ;                ;                                ; PS2_DAT                        ; PIN_H5        ; QSF Assignment ;
; Location      ;                ;                                ; PS2_DAT2                       ; PIN_F5        ; QSF Assignment ;
; Location      ;                ;                                ; SD_CLK                         ; PIN_AE13      ; QSF Assignment ;
; Location      ;                ;                                ; SD_CMD                         ; PIN_AD14      ; QSF Assignment ;
; Location      ;                ;                                ; SD_DAT[0]                      ; PIN_AE14      ; QSF Assignment ;
; Location      ;                ;                                ; SD_DAT[1]                      ; PIN_AF13      ; QSF Assignment ;
; Location      ;                ;                                ; SD_DAT[2]                      ; PIN_AB14      ; QSF Assignment ;
; Location      ;                ;                                ; SD_DAT[3]                      ; PIN_AC14      ; QSF Assignment ;
; Location      ;                ;                                ; SD_WP_N                        ; PIN_AF14      ; QSF Assignment ;
; Location      ;                ;                                ; SMA_CLKIN                      ; PIN_AH14      ; QSF Assignment ;
; Location      ;                ;                                ; SMA_CLKOUT                     ; PIN_AE23      ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[0]                   ; PIN_AB7       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[10]                  ; PIN_AF2       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[11]                  ; PIN_AD3       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[12]                  ; PIN_AB4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[13]                  ; PIN_AC3       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[14]                  ; PIN_AA4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[15]                  ; PIN_AB11      ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[16]                  ; PIN_AC11      ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[17]                  ; PIN_AB9       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[18]                  ; PIN_AB8       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[19]                  ; PIN_T8        ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[1]                   ; PIN_AD7       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[2]                   ; PIN_AE7       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[3]                   ; PIN_AC7       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[4]                   ; PIN_AB6       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[5]                   ; PIN_AE6       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[6]                   ; PIN_AB5       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[7]                   ; PIN_AC5       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[8]                   ; PIN_AF5       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_ADDR[9]                   ; PIN_T7        ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_CE_N                      ; PIN_AF8       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[0]                     ; PIN_AH3       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[10]                    ; PIN_AE2       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[11]                    ; PIN_AE1       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[12]                    ; PIN_AE3       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[13]                    ; PIN_AE4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[14]                    ; PIN_AF3       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[15]                    ; PIN_AG3       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[1]                     ; PIN_AF4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[2]                     ; PIN_AG4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[3]                     ; PIN_AH4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[4]                     ; PIN_AF6       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[5]                     ; PIN_AG6       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[6]                     ; PIN_AH6       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[7]                     ; PIN_AF7       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[8]                     ; PIN_AD1       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_DQ[9]                     ; PIN_AD2       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_LB_N                      ; PIN_AD4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_OE_N                      ; PIN_AD5       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_UB_N                      ; PIN_AC4       ; QSF Assignment ;
; Location      ;                ;                                ; SRAM_WE_N                      ; PIN_AE8       ; QSF Assignment ;
; Location      ;                ;                                ; SW[0]                          ; PIN_AB28      ; QSF Assignment ;
; Location      ;                ;                                ; SW[10]                         ; PIN_AC24      ; QSF Assignment ;
; Location      ;                ;                                ; SW[11]                         ; PIN_AB24      ; QSF Assignment ;
; Location      ;                ;                                ; SW[12]                         ; PIN_AB23      ; QSF Assignment ;
; Location      ;                ;                                ; SW[13]                         ; PIN_AA24      ; QSF Assignment ;
; Location      ;                ;                                ; SW[14]                         ; PIN_AA23      ; QSF Assignment ;
; Location      ;                ;                                ; SW[15]                         ; PIN_AA22      ; QSF Assignment ;
; Location      ;                ;                                ; SW[16]                         ; PIN_Y24       ; QSF Assignment ;
; Location      ;                ;                                ; SW[17]                         ; PIN_Y23       ; QSF Assignment ;
; Location      ;                ;                                ; SW[1]                          ; PIN_AC28      ; QSF Assignment ;
; Location      ;                ;                                ; SW[2]                          ; PIN_AC27      ; QSF Assignment ;
; Location      ;                ;                                ; SW[3]                          ; PIN_AD27      ; QSF Assignment ;
; Location      ;                ;                                ; SW[4]                          ; PIN_AB27      ; QSF Assignment ;
; Location      ;                ;                                ; SW[5]                          ; PIN_AC26      ; QSF Assignment ;
; Location      ;                ;                                ; SW[6]                          ; PIN_AD26      ; QSF Assignment ;
; Location      ;                ;                                ; SW[7]                          ; PIN_AB26      ; QSF Assignment ;
; Location      ;                ;                                ; SW[8]                          ; PIN_AC25      ; QSF Assignment ;
; Location      ;                ;                                ; SW[9]                          ; PIN_AB25      ; QSF Assignment ;
; Location      ;                ;                                ; TD_CLK27                       ; PIN_B14       ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[0]                     ; PIN_E8        ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[1]                     ; PIN_A7        ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[2]                     ; PIN_D8        ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[3]                     ; PIN_C7        ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[4]                     ; PIN_D7        ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[5]                     ; PIN_D6        ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[6]                     ; PIN_E7        ; QSF Assignment ;
; Location      ;                ;                                ; TD_DATA[7]                     ; PIN_F7        ; QSF Assignment ;
; Location      ;                ;                                ; TD_HS                          ; PIN_E5        ; QSF Assignment ;
; Location      ;                ;                                ; TD_RESET_N                     ; PIN_G7        ; QSF Assignment ;
; Location      ;                ;                                ; TD_VS                          ; PIN_E4        ; QSF Assignment ;
; Location      ;                ;                                ; UART_CTS                       ; PIN_G14       ; QSF Assignment ;
; Location      ;                ;                                ; UART_RTS                       ; PIN_J13       ; QSF Assignment ;
; Location      ;                ;                                ; UART_RXD                       ; PIN_G12       ; QSF Assignment ;
; Location      ;                ;                                ; UART_TXD                       ; PIN_G9        ; QSF Assignment ;
; Location      ;                ;                                ; VGA_BLANK_N                    ; PIN_F11       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[0]                       ; PIN_B10       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[1]                       ; PIN_A10       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[2]                       ; PIN_C11       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[3]                       ; PIN_B11       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[4]                       ; PIN_A11       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[5]                       ; PIN_C12       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[6]                       ; PIN_D11       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_B[7]                       ; PIN_D12       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_CLK                        ; PIN_A12       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[0]                       ; PIN_G8        ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[1]                       ; PIN_G11       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[2]                       ; PIN_F8        ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[3]                       ; PIN_H12       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[4]                       ; PIN_C8        ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[5]                       ; PIN_B8        ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[6]                       ; PIN_F10       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_G[7]                       ; PIN_C9        ; QSF Assignment ;
; Location      ;                ;                                ; VGA_HS                         ; PIN_G13       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[0]                       ; PIN_E12       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[1]                       ; PIN_E11       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[2]                       ; PIN_D10       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[3]                       ; PIN_F12       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[4]                       ; PIN_G10       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[5]                       ; PIN_J12       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[6]                       ; PIN_H8        ; QSF Assignment ;
; Location      ;                ;                                ; VGA_R[7]                       ; PIN_H10       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_SYNC_N                     ; PIN_C10       ; QSF Assignment ;
; Location      ;                ;                                ; VGA_VS                         ; PIN_C13       ; QSF Assignment ;
; Location      ;                ;                                ; gnd                            ; PIN_AB21      ; QSF Assignment ;
; Global Signal ; DE2_115        ;                                ; CLOCK2_50                      ; GLOBAL CLOCK  ; QSF Assignment ;
; Global Signal ; DE2_115        ;                                ; PLL_declipper:PLL_declipper|c0 ; GLOBAL CLOCK  ; QSF Assignment ;
; Global Signal ; DE2_115        ; CLOCK_50                       ; CLOCK_50                       ; GLOBAL CLOCK  ; QSF Assignment ;
; Global Signal ; DE2_115        ; PLL_declipper:PLL_declipper|c0 ; PLL_declipper:PLL_declipper|c0 ; GLOBAL CLOCK  ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; AUD_ADCDAT                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; AUD_ADCLRCK                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; AUD_BCLK                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; AUD_DACDAT                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; AUD_DACLRCK                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; AUD_XCK                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; CLOCK2_50                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; CLOCK3_50                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[0]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[10]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[11]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[12]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[1]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[2]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[3]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[4]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[5]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[6]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[7]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[8]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_ADDR[9]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_BA[0]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_BA[1]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_CAS_N                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_CKE                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_CLK                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_CS_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQM[0]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQM[1]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQM[2]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQM[3]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[0]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[10]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[11]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[12]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[13]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[14]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[15]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[16]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[17]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[18]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[19]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[1]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[20]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[21]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[22]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[23]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[24]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[25]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[26]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[27]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[28]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[29]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[2]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[30]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[31]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[3]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[4]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[5]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[6]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[7]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[8]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_DQ[9]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_RAS_N                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; DRAM_WE_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EEP_I2C_SCLK                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EEP_I2C_SDAT                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_GTX_CLK                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_INT_N                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_LINK100                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_MDC                      ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_MDIO                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RST_N                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_CLK                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_COL                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_CRS                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_DATA[0]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_DATA[1]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_DATA[2]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_DATA[3]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_DV                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_RX_ER                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_TX_CLK                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_TX_DATA[0]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_TX_DATA[1]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_TX_DATA[2]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_TX_DATA[3]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_TX_EN                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET0_TX_ER                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_GTX_CLK                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_INT_N                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_LINK100                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_MDC                      ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_MDIO                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RST_N                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_CLK                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_COL                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_CRS                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_DATA[0]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_DATA[1]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_DATA[2]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_DATA[3]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_DV                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_RX_ER                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_TX_CLK                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_TX_DATA[0]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_TX_DATA[1]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_TX_DATA[2]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_TX_DATA[3]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_TX_EN                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENET1_TX_ER                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; ENETCLK_25                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EX_IO[0]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EX_IO[1]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EX_IO[2]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EX_IO[3]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EX_IO[4]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EX_IO[5]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; EX_IO[6]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[0]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[10]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[11]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[12]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[13]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[14]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[15]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[16]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[17]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[18]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[19]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[1]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[20]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[21]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[22]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[2]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[3]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[4]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[5]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[6]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[7]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[8]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_ADDR[9]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_CE_N                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[0]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[1]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[2]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[3]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[4]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[5]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[6]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_DQ[7]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_OE_N                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_RST_N                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_RY                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_WE_N                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; FL_WP_N                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX0[0]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX0[1]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX0[2]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX0[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX0[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX0[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX0[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX1[0]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX1[1]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX1[2]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX1[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX1[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX1[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX1[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX2[0]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX2[1]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX2[2]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX2[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX2[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX2[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX2[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX3[0]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX3[1]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX3[2]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX3[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX3[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX3[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX3[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX4[0]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX4[1]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX4[2]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX4[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX4[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX4[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX4[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX5[0]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX5[1]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX5[2]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX5[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX5[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX5[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX5[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX6[0]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX6[1]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX6[2]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX6[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX6[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX6[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX6[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX7[0]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX7[1]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX7[2]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX7[3]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX7[4]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX7[5]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; HEX7[6]                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; I2C_SCLK                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; I2C_SDAT                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; IRDA_RXD                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; KEY[0]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; KEY[1]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; KEY[2]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; KEY[3]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_BLON                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[0]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[1]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[2]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[3]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[4]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[5]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[6]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_DATA[7]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_EN                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_ON                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_RS                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LCD_RW                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[0]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[1]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[2]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[3]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[4]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[5]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[6]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[7]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDG[8]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[0]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[10]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[11]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[12]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[13]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[14]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[15]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[16]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[17]                       ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[1]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[2]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[3]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[4]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[5]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[6]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[7]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[8]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; LEDR[9]                        ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_ADDR[0]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_ADDR[1]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_CS_N                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DACK_N[0]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DACK_N[1]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[0]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[10]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[11]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[12]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[13]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[14]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[15]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[1]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[2]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[3]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[4]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[5]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[6]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[7]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[8]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DATA[9]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DREQ[0]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_DREQ[1]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_FSPEED                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_INT[0]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_INT[1]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_LSPEED                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_RD_N                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_RST_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; OTG_WE_N                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; PS2_CLK                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; PS2_CLK2                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; PS2_DAT                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; PS2_DAT2                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SD_CLK                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SD_CMD                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SD_DAT[0]                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SD_DAT[1]                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SD_DAT[2]                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SD_DAT[3]                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SD_WP_N                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SMA_CLKIN                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SMA_CLKOUT                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[0]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[10]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[11]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[12]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[13]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[14]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[15]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[16]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[17]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[18]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[19]                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[1]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[2]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[3]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[4]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[5]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[6]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[7]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[8]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_ADDR[9]                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_CE_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[0]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[10]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[11]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[12]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[13]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[14]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[15]                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[1]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[2]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[3]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[4]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[5]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[6]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[7]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[8]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_DQ[9]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_LB_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_OE_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_UB_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SRAM_WE_N                      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[0]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[10]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[11]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[12]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[13]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[14]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[15]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[16]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[17]                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[1]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[2]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[3]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[4]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[5]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[6]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[7]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[8]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; SW[9]                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_CLK27                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[0]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[1]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[2]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[3]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[4]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[5]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[6]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_DATA[7]                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_HS                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_RESET_N                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; TD_VS                          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; UART_CTS                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; UART_RTS                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; UART_RXD                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; UART_TXD                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_BLANK_N                    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[0]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[1]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[2]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[3]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[4]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[5]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[6]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_B[7]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_CLK                        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[0]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[1]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[2]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[3]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[4]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[5]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[6]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_G[7]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_HS                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[0]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[1]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[2]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[3]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[4]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[5]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[6]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_R[7]                       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_SYNC_N                     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; VGA_VS                         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; DE2_115        ;                                ; gnd                            ; 3.3-V LVTTL   ; QSF Assignment ;
+---------------+----------------+--------------------------------+--------------------------------+---------------+----------------+


+------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                   ;
+---------------------+------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]    ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+------------------+----------------------------+--------------------------+
; Placement (by node) ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                     ;                  ;                            ;                          ;
; Routing (by net)    ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 115 / 114,480 ( < 1 % )     ;
;     -- Combinational with no register       ; 60                          ;
;     -- Register only                        ; 0                           ;
;     -- Combinational with a register        ; 55                          ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 29                          ;
;     -- 3 input functions                    ; 27                          ;
;     -- <=2 input functions                  ; 59                          ;
;     -- Register only                        ; 0                           ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 67                          ;
;     -- arithmetic mode                      ; 48                          ;
;                                             ;                             ;
; Total registers*                            ; 55 / 117,053 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 55 / 114,480 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )           ;
;                                             ;                             ;
; Total LABs                                  ; Not available               ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 4 / 529 ( < 1 % )           ;
;     -- Clock pins                           ; 0 / 7 ( 0 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )               ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 432 ( < 1 % )           ;
; Total block memory bits                     ; 6,144 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 0                           ;
;     -- Global clocks                        ; 0 / 20 ( 0 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Maximum fan-out                             ; 46                          ;
; Highest non-global fan-out                  ; 46                          ;
; Total fan-out                               ; 578                         ;
; Average fan-out                             ; 2.88                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Unassigned ; --       ; 46                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; M6       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; P4       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; R8       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; P24      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; N22      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; P23      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; M22      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; P22      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 56 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 63 ( 0 % ) ; --            ; --           ;
; 3        ; 0 / 73 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 71 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 65 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 58 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 72 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 71 ( 0 % ) ; --            ; --           ;
; Unknown  ; 9              ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                         ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz|altpll:altpll_component|PLL_27MHz_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; controlador_PWM|senoid_60hz|PLL27MHz|altpll_component|auto_generated|pll1                                                           ;
; PLL mode                      ; Normal                                                                                                                              ;
; Compensate clock              ; clock0                                                                                                                              ;
; Compensated input/output pins ; --                                                                                                                                  ;
; Switchover type               ; --                                                                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                                                                            ;
; Input frequency 1             ; --                                                                                                                                  ;
; Nominal PFD frequency         ; 10.0 MHz                                                                                                                            ;
; Nominal VCO frequency         ; 540.0 MHz                                                                                                                           ;
; VCO post scale K counter      ; 2                                                                                                                                   ;
; VCO frequency control         ; Auto                                                                                                                                ;
; VCO phase shift step          ; 231 ps                                                                                                                              ;
; VCO multiply                  ; --                                                                                                                                  ;
; VCO divide                    ; --                                                                                                                                  ;
; Freq min lock                 ; 28.0 MHz                                                                                                                            ;
; Freq max lock                 ; 60.2 MHz                                                                                                                            ;
; M VCO Tap                     ; 0                                                                                                                                   ;
; M Initial                     ; 1                                                                                                                                   ;
; M value                       ; 54                                                                                                                                  ;
; N value                       ; 5                                                                                                                                   ;
; Charge pump current           ; setting 1                                                                                                                           ;
; Loop filter resistance        ; setting 19                                                                                                                          ;
; Loop filter capacitance       ; setting 0                                                                                                                           ;
; Bandwidth                     ; 450 kHz to 560 kHz                                                                                                                  ;
; Bandwidth type                ; Medium                                                                                                                              ;
; Real time reconfigurable      ; Off                                                                                                                                 ;
; Scan chain MIF file           ; --                                                                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                                                                 ;
; PLL location                  ; Unassigned                                                                                                                          ;
; Inclk0 signal                 ; CLOCK_50                                                                                                                            ;
; Inclk1 signal                 ; --                                                                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                       ;
; Inclk1 signal type            ; --                                                                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------+
; Name                                                                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------+
; controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz|altpll:altpll_component|PLL_27MHz_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 27   ; 50  ; 27.0 MHz         ; 0 (0 ps)    ; 2.25 (231 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; controlador_PWM|senoid_60hz|PLL27MHz|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                            ; Entity Name      ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |DE2_115                                         ; 0 (0)       ; 55 (0)                    ; 0 (0)         ; 6144        ; 0            ; 0       ; 0         ; 4    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115                                                                                                                                       ; DE2_115          ; work         ;
;    |controlador_PWM:controlador_PWM|             ; 0 (0)       ; 46 (11)                   ; 0 (0)         ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM                                                                                                       ; controlador_PWM  ; work         ;
;       |PWM:PWM|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|PWM:PWM                                                                                               ; PWM              ; work         ;
;          |comparador:comparador|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|PWM:PWM|comparador:comparador                                                                         ; comparador       ; work         ;
;             |lpm_compare:LPM_COMPARE_component|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|PWM:PWM|comparador:comparador|lpm_compare:LPM_COMPARE_component                                       ; lpm_compare      ; work         ;
;                |cmpr_cng:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|PWM:PWM|comparador:comparador|lpm_compare:LPM_COMPARE_component|cmpr_cng:auto_generated               ; cmpr_cng         ; work         ;
;       |gerador:senoid_60hz|                      ; 0 (0)       ; 23 (9)                    ; 0 (0)         ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz                                                                                   ; gerador          ; work         ;
;          |PLL_27MHz:PLL27MHz|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz                                                                ; PLL_27MHz        ; work         ;
;             |altpll:altpll_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz|altpll:altpll_component                                        ; altpll           ; work         ;
;                |PLL_27MHz_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz|altpll:altpll_component|PLL_27MHz_altpll:auto_generated        ; PLL_27MHz_altpll ; work         ;
;          |clock_divisor:divisor|                 ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|clock_divisor:divisor                                                             ; clock_divisor    ; work         ;
;          |senoid:senoid_60Hz|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|senoid:senoid_60Hz                                                                ; senoid           ; work         ;
;             |altsyncram:altsyncram_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|senoid:senoid_60Hz|altsyncram:altsyncram_component                                ; altsyncram       ; work         ;
;                |altsyncram_ec91:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|senoid:senoid_60Hz|altsyncram:altsyncram_component|altsyncram_ec91:auto_generated ; altsyncram_ec91  ; work         ;
;       |portadora:portador_triangular|            ; 0 (0)       ; 12 (12)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|controlador_PWM:controlador_PWM|portadora:portador_triangular                                                                         ; portadora        ; work         ;
;    |reset_init_blk:reset_init_blk_50|            ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|reset_init_blk:reset_init_blk_50                                                                                                      ; reset_init_blk   ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; GPIO[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLOCK_50            ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                            ; Location   ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                        ; Unassigned ; 46      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; controlador_PWM:controlador_PWM|counter[0]~0                                                                                                    ; Unassigned ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz|altpll:altpll_component|PLL_27MHz_altpll:auto_generated|wire_pll1_clk[0] ; Unassigned ; 14      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; controlador_PWM:controlador_PWM|gerador:senoid_60hz|clock_divisor:divisor|clk_out_reg                                                           ; Unassigned ; 10      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; reset_init_blk:reset_init_blk_50|Equal0~2                                                                                                       ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset_init_blk:reset_init_blk_50|rst_reg                                                                                                        ; Unassigned ; 27      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                             ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; controlador_PWM:controlador_PWM|gerador:senoid_60hz|senoid:senoid_60Hz|altsyncram:altsyncram_component|altsyncram_ec91:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 512          ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144 ; 512                         ; 12                          ; --                          ; --                          ; 6144                ; 1    ; senoide.mif ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE2_115|controlador_PWM:controlador_PWM|gerador:senoid_60hz|senoid:senoid_60Hz|altsyncram:altsyncram_component|altsyncram_ec91:auto_generated|ALTSYNCRAM                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000) (0) (0) (00)    ;(000000010001) (21) (17) (11)   ;(000000100010) (42) (34) (22)   ;(000000110011) (63) (51) (33)   ;(000001000101) (105) (69) (45)   ;(000001010110) (126) (86) (56)   ;(000001100111) (147) (103) (67)   ;(000001111000) (170) (120) (78)   ;
;8;(000010001001) (211) (137) (89)    ;(000010011010) (232) (154) (9A)   ;(000010101010) (252) (170) (AA)   ;(000010111011) (273) (187) (BB)   ;(000011001100) (314) (204) (CC)   ;(000011011101) (335) (221) (DD)   ;(000011101101) (355) (237) (ED)   ;(000011111101) (375) (253) (FD)   ;
;16;(000100001110) (416) (270) (10E)    ;(000100011110) (436) (286) (11E)   ;(000100101110) (456) (302) (12E)   ;(000100111110) (476) (318) (13E)   ;(000101001110) (516) (334) (14E)   ;(000101011101) (535) (349) (15D)   ;(000101101101) (555) (365) (16D)   ;(000101111100) (574) (380) (17C)   ;
;24;(000110001011) (613) (395) (18B)    ;(000110011010) (632) (410) (19A)   ;(000110101001) (651) (425) (1A9)   ;(000110110111) (667) (439) (1B7)   ;(000111000110) (706) (454) (1C6)   ;(000111010100) (724) (468) (1D4)   ;(000111100010) (742) (482) (1E2)   ;(000111110000) (760) (496) (1F0)   ;
;32;(000111111101) (775) (509) (1FD)    ;(001000001011) (1013) (523) (20B)   ;(001000011000) (1030) (536) (218)   ;(001000100101) (1045) (549) (225)   ;(001000110001) (1061) (561) (231)   ;(001000111110) (1076) (574) (23E)   ;(001001001010) (1112) (586) (24A)   ;(001001010110) (1126) (598) (256)   ;
;40;(001001100001) (1141) (609) (261)    ;(001001101101) (1155) (621) (26D)   ;(001001111000) (1170) (632) (278)   ;(001010000011) (1203) (643) (283)   ;(001010001101) (1215) (653) (28D)   ;(001010010111) (1227) (663) (297)   ;(001010100001) (1241) (673) (2A1)   ;(001010101011) (1253) (683) (2AB)   ;
;48;(001010110100) (1264) (692) (2B4)    ;(001010111101) (1275) (701) (2BD)   ;(001011000110) (1306) (710) (2C6)   ;(001011001111) (1317) (719) (2CF)   ;(001011010111) (1327) (727) (2D7)   ;(001011011110) (1336) (734) (2DE)   ;(001011100110) (1346) (742) (2E6)   ;(001011101101) (1355) (749) (2ED)   ;
;56;(001011110100) (1364) (756) (2F4)    ;(001011111010) (1372) (762) (2FA)   ;(001100000001) (1401) (769) (301)   ;(001100000110) (1406) (774) (306)   ;(001100001100) (1414) (780) (30C)   ;(001100010001) (1421) (785) (311)   ;(001100010110) (1426) (790) (316)   ;(001100011010) (1432) (794) (31A)   ;
;64;(001100011110) (1436) (798) (31E)    ;(001100100010) (1442) (802) (322)   ;(001100100101) (1445) (805) (325)   ;(001100101001) (1451) (809) (329)   ;(001100101011) (1453) (811) (32B)   ;(001100101110) (1456) (814) (32E)   ;(001100110000) (1460) (816) (330)   ;(001100110001) (1461) (817) (331)   ;
;72;(001100110010) (1462) (818) (332)    ;(001100110011) (1463) (819) (333)   ;(001100110100) (1464) (820) (334)   ;(001100110100) (1464) (820) (334)   ;(001100110100) (1464) (820) (334)   ;(001100110011) (1463) (819) (333)   ;(001100110010) (1462) (818) (332)   ;(001100110001) (1461) (817) (331)   ;
;80;(001100110000) (1460) (816) (330)    ;(001100101110) (1456) (814) (32E)   ;(001100101011) (1453) (811) (32B)   ;(001100101001) (1451) (809) (329)   ;(001100100101) (1445) (805) (325)   ;(001100100010) (1442) (802) (322)   ;(001100011110) (1436) (798) (31E)   ;(001100011010) (1432) (794) (31A)   ;
;88;(001100010110) (1426) (790) (316)    ;(001100010001) (1421) (785) (311)   ;(001100001100) (1414) (780) (30C)   ;(001100000110) (1406) (774) (306)   ;(001100000001) (1401) (769) (301)   ;(001011111010) (1372) (762) (2FA)   ;(001011110100) (1364) (756) (2F4)   ;(001011101101) (1355) (749) (2ED)   ;
;96;(001011100110) (1346) (742) (2E6)    ;(001011011110) (1336) (734) (2DE)   ;(001011010111) (1327) (727) (2D7)   ;(001011001111) (1317) (719) (2CF)   ;(001011000110) (1306) (710) (2C6)   ;(001010111101) (1275) (701) (2BD)   ;(001010110100) (1264) (692) (2B4)   ;(001010101011) (1253) (683) (2AB)   ;
;104;(001010100001) (1241) (673) (2A1)    ;(001010010111) (1227) (663) (297)   ;(001010001101) (1215) (653) (28D)   ;(001010000011) (1203) (643) (283)   ;(001001111000) (1170) (632) (278)   ;(001001101101) (1155) (621) (26D)   ;(001001100001) (1141) (609) (261)   ;(001001010110) (1126) (598) (256)   ;
;112;(001001001010) (1112) (586) (24A)    ;(001000111110) (1076) (574) (23E)   ;(001000110001) (1061) (561) (231)   ;(001000100101) (1045) (549) (225)   ;(001000011000) (1030) (536) (218)   ;(001000001011) (1013) (523) (20B)   ;(000111111101) (775) (509) (1FD)   ;(000111110000) (760) (496) (1F0)   ;
;120;(000111100010) (742) (482) (1E2)    ;(000111010100) (724) (468) (1D4)   ;(000111000110) (706) (454) (1C6)   ;(000110110111) (667) (439) (1B7)   ;(000110101001) (651) (425) (1A9)   ;(000110011010) (632) (410) (19A)   ;(000110001011) (613) (395) (18B)   ;(000101111100) (574) (380) (17C)   ;
;128;(000101101101) (555) (365) (16D)    ;(000101011101) (535) (349) (15D)   ;(000101001110) (516) (334) (14E)   ;(000100111110) (476) (318) (13E)   ;(000100101110) (456) (302) (12E)   ;(000100011110) (436) (286) (11E)   ;(000100001110) (416) (270) (10E)   ;(000011111101) (375) (253) (FD)   ;
;136;(000011101101) (355) (237) (ED)    ;(000011011101) (335) (221) (DD)   ;(000011001100) (314) (204) (CC)   ;(000010111011) (273) (187) (BB)   ;(000010101010) (252) (170) (AA)   ;(000010011010) (232) (154) (9A)   ;(000010001001) (211) (137) (89)   ;(000001111000) (170) (120) (78)   ;
;144;(000001100111) (147) (103) (67)    ;(000001010110) (126) (86) (56)   ;(000001000101) (105) (69) (45)   ;(000000110011) (63) (51) (33)   ;(000000100010) (42) (34) (22)   ;(000000010001) (21) (17) (11)   ;(000000000000) (0) (0) (00)   ;(111111101111) (7757) (4079) (FEF)   ;
;152;(111111011110) (7736) (4062) (FDE)    ;(111111001101) (7715) (4045) (FCD)   ;(111110111011) (7673) (4027) (FBB)   ;(111110101010) (7652) (4010) (FAA)   ;(111110011001) (7631) (3993) (F99)   ;(111110001000) (7610) (3976) (F88)   ;(111101110111) (7567) (3959) (F77)   ;(111101100110) (7546) (3942) (F66)   ;
;160;(111101010110) (7526) (3926) (F56)    ;(111101000101) (7505) (3909) (F45)   ;(111100110100) (7464) (3892) (F34)   ;(111100100011) (7443) (3875) (F23)   ;(111100010011) (7423) (3859) (F13)   ;(111100000011) (7403) (3843) (F03)   ;(111011110010) (7362) (3826) (EF2)   ;(111011100010) (7342) (3810) (EE2)   ;
;168;(111011010010) (7322) (3794) (ED2)    ;(111011000010) (7302) (3778) (EC2)   ;(111010110010) (7262) (3762) (EB2)   ;(111010100011) (7243) (3747) (EA3)   ;(111010010011) (7223) (3731) (E93)   ;(111010000100) (7204) (3716) (E84)   ;(111001110101) (7165) (3701) (E75)   ;(111001100110) (7146) (3686) (E66)   ;
;176;(111001010111) (7127) (3671) (E57)    ;(111001001001) (7111) (3657) (E49)   ;(111000111010) (7072) (3642) (E3A)   ;(111000101100) (7054) (3628) (E2C)   ;(111000011110) (7036) (3614) (E1E)   ;(111000010000) (7020) (3600) (E10)   ;(111000000011) (7003) (3587) (E03)   ;(110111110101) (6765) (3573) (DF5)   ;
;184;(110111101000) (6750) (3560) (DE8)    ;(110111011011) (6733) (3547) (DDB)   ;(110111001111) (6717) (3535) (DCF)   ;(110111000010) (6702) (3522) (DC2)   ;(110110110110) (6666) (3510) (DB6)   ;(110110101010) (6652) (3498) (DAA)   ;(110110011111) (6637) (3487) (D9F)   ;(110110010011) (6623) (3475) (D93)   ;
;192;(110110001000) (6610) (3464) (D88)    ;(110101111101) (6575) (3453) (D7D)   ;(110101110011) (6563) (3443) (D73)   ;(110101101001) (6551) (3433) (D69)   ;(110101011111) (6537) (3423) (D5F)   ;(110101010101) (6525) (3413) (D55)   ;(110101001100) (6514) (3404) (D4C)   ;(110101000011) (6503) (3395) (D43)   ;
;200;(110100111010) (6472) (3386) (D3A)    ;(110100110001) (6461) (3377) (D31)   ;(110100101001) (6451) (3369) (D29)   ;(110100100010) (6442) (3362) (D22)   ;(110100011010) (6432) (3354) (D1A)   ;(110100010011) (6423) (3347) (D13)   ;(110100001100) (6414) (3340) (D0C)   ;(110100000110) (6406) (3334) (D06)   ;
;208;(110011111111) (6377) (3327) (CFF)    ;(110011111010) (6372) (3322) (CFA)   ;(110011110100) (6364) (3316) (CF4)   ;(110011101111) (6357) (3311) (CEF)   ;(110011101010) (6352) (3306) (CEA)   ;(110011100110) (6346) (3302) (CE6)   ;(110011100010) (6342) (3298) (CE2)   ;(110011011110) (6336) (3294) (CDE)   ;
;216;(110011011011) (6333) (3291) (CDB)    ;(110011010111) (6327) (3287) (CD7)   ;(110011010101) (6325) (3285) (CD5)   ;(110011010010) (6322) (3282) (CD2)   ;(110011010000) (6320) (3280) (CD0)   ;(110011001111) (6317) (3279) (CCF)   ;(110011001110) (6316) (3278) (CCE)   ;(110011001101) (6315) (3277) (CCD)   ;
;224;(110011001100) (6314) (3276) (CCC)    ;(110011001100) (6314) (3276) (CCC)   ;(110011001100) (6314) (3276) (CCC)   ;(110011001101) (6315) (3277) (CCD)   ;(110011001110) (6316) (3278) (CCE)   ;(110011001111) (6317) (3279) (CCF)   ;(110011010000) (6320) (3280) (CD0)   ;(110011010010) (6322) (3282) (CD2)   ;
;232;(110011010101) (6325) (3285) (CD5)    ;(110011010111) (6327) (3287) (CD7)   ;(110011011011) (6333) (3291) (CDB)   ;(110011011110) (6336) (3294) (CDE)   ;(110011100010) (6342) (3298) (CE2)   ;(110011100110) (6346) (3302) (CE6)   ;(110011101010) (6352) (3306) (CEA)   ;(110011101111) (6357) (3311) (CEF)   ;
;240;(110011110100) (6364) (3316) (CF4)    ;(110011111010) (6372) (3322) (CFA)   ;(110011111111) (6377) (3327) (CFF)   ;(110100000110) (6406) (3334) (D06)   ;(110100001100) (6414) (3340) (D0C)   ;(110100010011) (6423) (3347) (D13)   ;(110100011010) (6432) (3354) (D1A)   ;(110100100010) (6442) (3362) (D22)   ;
;248;(110100101001) (6451) (3369) (D29)    ;(110100110001) (6461) (3377) (D31)   ;(110100111010) (6472) (3386) (D3A)   ;(110101000011) (6503) (3395) (D43)   ;(110101001100) (6514) (3404) (D4C)   ;(110101010101) (6525) (3413) (D55)   ;(110101011111) (6537) (3423) (D5F)   ;(110101101001) (6551) (3433) (D69)   ;
;256;(110101110011) (6563) (3443) (D73)    ;(110101111101) (6575) (3453) (D7D)   ;(110110001000) (6610) (3464) (D88)   ;(110110010011) (6623) (3475) (D93)   ;(110110011111) (6637) (3487) (D9F)   ;(110110101010) (6652) (3498) (DAA)   ;(110110110110) (6666) (3510) (DB6)   ;(110111000010) (6702) (3522) (DC2)   ;
;264;(110111001111) (6717) (3535) (DCF)    ;(110111011011) (6733) (3547) (DDB)   ;(110111101000) (6750) (3560) (DE8)   ;(110111110101) (6765) (3573) (DF5)   ;(111000000011) (7003) (3587) (E03)   ;(111000010000) (7020) (3600) (E10)   ;(111000011110) (7036) (3614) (E1E)   ;(111000101100) (7054) (3628) (E2C)   ;
;272;(111000111010) (7072) (3642) (E3A)    ;(111001001001) (7111) (3657) (E49)   ;(111001010111) (7127) (3671) (E57)   ;(111001100110) (7146) (3686) (E66)   ;(111001110101) (7165) (3701) (E75)   ;(111010000100) (7204) (3716) (E84)   ;(111010010011) (7223) (3731) (E93)   ;(111010100011) (7243) (3747) (EA3)   ;
;280;(111010110010) (7262) (3762) (EB2)    ;(111011000010) (7302) (3778) (EC2)   ;(111011010010) (7322) (3794) (ED2)   ;(111011100010) (7342) (3810) (EE2)   ;(111011110010) (7362) (3826) (EF2)   ;(111100000011) (7403) (3843) (F03)   ;(111100010011) (7423) (3859) (F13)   ;(111100100011) (7443) (3875) (F23)   ;
;288;(111100110100) (7464) (3892) (F34)    ;(111101000101) (7505) (3909) (F45)   ;(111101010110) (7526) (3926) (F56)   ;(111101100110) (7546) (3942) (F66)   ;(111101110111) (7567) (3959) (F77)   ;(111110001000) (7610) (3976) (F88)   ;(111110011001) (7631) (3993) (F99)   ;(111110101010) (7652) (4010) (FAA)   ;
;296;(111110111011) (7673) (4027) (FBB)    ;(111111001101) (7715) (4045) (FCD)   ;(111111011110) (7736) (4062) (FDE)   ;(111111101111) (7757) (4079) (FEF)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;304;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;312;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;320;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;328;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;336;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;344;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;352;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;360;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;368;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;376;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;384;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;392;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;400;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;408;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;416;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;424;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;432;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;440;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;448;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;456;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;464;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;472;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;480;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;488;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;496;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;
;504;(000000000000) (0) (0) (00)    ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;(000000000000) (0) (0) (00)   ;


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz|altpll:altpll_component|PLL_27MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Woyakewicz/inversor_de_frequencia/DE2_115/db/pll_27mhz_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 27, clock division of 50, and phase shift of 0 degrees (0 ps) for controlador_PWM:controlador_PWM|gerador:senoid_60hz|PLL_27MHz:PLL27MHz|altpll:altpll_component|PLL_27MHz_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Woyakewicz/inversor_de_frequencia/DE2_115/db/pll_27mhz_altpll.v Line: 50
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Error (176310): Can't place multiple pins assigned to pin location Pin_AB22 (IOPAD_X107_Y0_N0)
    Info (176311): Pin GPIO[0] is assigned to pin location Pin_AB22 (IOPAD_X107_Y0_N0) File: D:/Woyakewicz/inversor_de_frequencia/DE2_115/files/top/DE2_115.v Line: 11
    Info (176311): Pin GPIO[1] is assigned to pin location Pin_AB22 (IOPAD_X107_Y0_N0) File: D:/Woyakewicz/inversor_de_frequencia/DE2_115/files/top/DE2_115.v Line: 11
    Info (176311): Pin GPIO[2] is assigned to pin location Pin_AB22 (IOPAD_X107_Y0_N0) File: D:/Woyakewicz/inversor_de_frequencia/DE2_115/files/top/DE2_115.v Line: 11
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 3 warnings
    Error: Peak virtual memory: 802 megabytes
    Error: Processing ended: Mon Sep 02 14:37:36 2019
    Error: Elapsed time: 00:00:02
    Error: Total CPU time (on all processors): 00:00:02


