<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.11" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#MemoryPS" name="5"/>
  <lib desc="#I/O" name="6"/>
  <lib desc="#Base" name="7">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="7" map="Button2" name="Menu Tool"/>
    <tool lib="7" map="Button3" name="Menu Tool"/>
    <tool lib="7" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="7" name="Poke Tool"/>
    <tool lib="7" name="Edit Tool"/>
    <tool lib="7" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(550,270)" to="(550,310)"/>
    <wire from="(460,440)" to="(490,440)"/>
    <wire from="(410,440)" to="(460,440)"/>
    <wire from="(310,430)" to="(360,430)"/>
    <wire from="(310,350)" to="(360,350)"/>
    <wire from="(520,440)" to="(550,440)"/>
    <wire from="(210,240)" to="(260,240)"/>
    <wire from="(360,240)" to="(360,250)"/>
    <wire from="(360,250)" to="(360,260)"/>
    <wire from="(360,280)" to="(360,290)"/>
    <wire from="(550,320)" to="(550,440)"/>
    <wire from="(410,270)" to="(550,270)"/>
    <wire from="(460,440)" to="(460,460)"/>
    <wire from="(310,350)" to="(310,430)"/>
    <wire from="(260,240)" to="(260,450)"/>
    <wire from="(260,450)" to="(360,450)"/>
    <wire from="(260,240)" to="(360,240)"/>
    <wire from="(360,290)" to="(360,350)"/>
    <wire from="(610,320)" to="(720,320)"/>
    <wire from="(460,460)" to="(720,460)"/>
    <wire from="(550,320)" to="(560,320)"/>
    <wire from="(550,310)" to="(560,310)"/>
    <wire from="(210,350)" to="(310,350)"/>
    <comp lib="0" loc="(210,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(740,320)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(520,440)" name="NOT Gate"/>
    <comp lib="1" loc="(610,320)" name="AND Gate"/>
    <comp lib="1" loc="(410,440)" name="AND Gate"/>
    <comp lib="0" loc="(210,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(410,270)" name="OR Gate"/>
    <comp lib="0" loc="(740,460)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
