Timing Analyzer report for top_module
Wed Dec 18 09:06:12 2024
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLK'
 23. Slow 1200mV 0C Model Hold: 'CLK'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLK'
 31. Fast 1200mV 0C Model Hold: 'CLK'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top_module                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.9%      ;
;     Processors 3-4         ;   9.3%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Wed Dec 18 09:06:10 2024 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.24 MHz ; 138.24 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 2.766 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; CLK   ; 4.405 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                      ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.766 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.108     ; 7.147      ;
; 2.949 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[5]       ; CLK          ; CLK         ; 10.000       ; -0.108     ; 6.964      ;
; 3.140 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.794      ;
; 3.163 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.771      ;
; 3.269 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.665      ;
; 3.312 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[15]      ; CLK          ; CLK         ; 10.000       ; -0.110     ; 6.599      ;
; 3.327 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[0]       ; CLK          ; CLK         ; 10.000       ; -0.111     ; 6.583      ;
; 3.341 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.593      ;
; 3.370 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.564      ;
; 3.393 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.541      ;
; 3.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20]      ; CLK          ; CLK         ; 10.000       ; -0.111     ; 6.510      ;
; 3.408 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.114     ; 6.499      ;
; 3.428 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~33            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.526      ;
; 3.428 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~37            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.526      ;
; 3.446 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[9]       ; CLK          ; CLK         ; 10.000       ; -0.073     ; 6.502      ;
; 3.458 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[2]       ; CLK          ; CLK         ; 10.000       ; -0.118     ; 6.445      ;
; 3.462 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~51            ; CLK          ; CLK         ; 10.000       ; -0.066     ; 6.493      ;
; 3.462 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~56            ; CLK          ; CLK         ; 10.000       ; -0.066     ; 6.493      ;
; 3.462 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~57            ; CLK          ; CLK         ; 10.000       ; -0.066     ; 6.493      ;
; 3.462 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~57            ; CLK          ; CLK         ; 10.000       ; -0.066     ; 6.493      ;
; 3.481 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~40            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.473      ;
; 3.481 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~45            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.473      ;
; 3.481 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~37            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.473      ;
; 3.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.118     ; 6.406      ;
; 3.498 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[6]       ; CLK          ; CLK         ; 10.000       ; -0.112     ; 6.411      ;
; 3.499 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.435      ;
; 3.501 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.112     ; 6.408      ;
; 3.511 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.083     ; 6.427      ;
; 3.516 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.418      ;
; 3.534 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.083     ; 6.404      ;
; 3.535 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.399      ;
; 3.539 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.395      ;
; 3.542 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.073     ; 6.406      ;
; 3.555 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.384      ;
; 3.558 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.376      ;
; 3.559 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.380      ;
; 3.571 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.363      ;
; 3.580 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[15]      ; CLK          ; CLK         ; 10.000       ; -0.110     ; 6.331      ;
; 3.581 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.353      ;
; 3.596 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.338      ;
; 3.604 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.330      ;
; 3.619 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.081     ; 6.321      ;
; 3.619 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.315      ;
; 3.625 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.108     ; 6.288      ;
; 3.629 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[11]      ; CLK          ; CLK         ; 10.000       ; -0.073     ; 6.319      ;
; 3.630 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.074     ; 6.317      ;
; 3.640 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.083     ; 6.298      ;
; 3.644 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[9]       ; CLK          ; CLK         ; 10.000       ; -0.106     ; 6.271      ;
; 3.645 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.289      ;
; 3.654 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[14]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.280      ;
; 3.657 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.038     ; 6.326      ;
; 3.662 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[11]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.272      ;
; 3.664 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.270      ;
; 3.687 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[18]      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 6.260      ;
; 3.693 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.241      ;
; 3.702 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~33            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.252      ;
; 3.702 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~37            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.252      ;
; 3.710 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.224      ;
; 3.712 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.083     ; 6.226      ;
; 3.716 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.218      ;
; 3.717 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.217      ;
; 3.719 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.110     ; 6.192      ;
; 3.724 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[22]      ; CLK          ; CLK         ; 10.000       ; -0.110     ; 6.187      ;
; 3.725 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.209      ;
; 3.734 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.118     ; 6.169      ;
; 3.736 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.198      ;
; 3.739 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]              ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[15]        ; CLK          ; CLK         ; 10.000       ; -0.074     ; 6.208      ;
; 3.755 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.051     ; 6.215      ;
; 3.755 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~40            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.199      ;
; 3.755 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~45            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.199      ;
; 3.755 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~37            ; CLK          ; CLK         ; 10.000       ; -0.067     ; 6.199      ;
; 3.769 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.071     ; 6.181      ;
; 3.772 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[0]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.162      ;
; 3.776 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.108     ; 6.137      ;
; 3.776 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.163      ;
; 3.782 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~29          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.119      ;
; 3.782 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~28          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.119      ;
; 3.782 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~27          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.119      ;
; 3.782 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~24          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.119      ;
; 3.782 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.152      ;
; 3.785 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.154      ;
; 3.787 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.152      ;
; 3.787 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.152      ;
; 3.789 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.150      ;
; 3.796 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.138      ;
; 3.797 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.137      ;
; 3.798 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~36          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.103      ;
; 3.798 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~28          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.103      ;
; 3.798 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~27          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.103      ;
; 3.798 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~26          ; CLK          ; CLK         ; 10.000       ; -0.120     ; 6.103      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~27            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~19            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~19            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~27            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~16            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~24            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~24            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.799 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~16            ; CLK          ; CLK         ; 10.000       ; -0.061     ; 6.161      ;
; 3.802 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.087     ; 6.132      ;
; 3.804 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[5]       ; CLK          ; CLK         ; 10.000       ; -0.108     ; 6.109      ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; uart_tx:UART_TX|tx_o                                               ; uart_tx:UART_TX|tx_o                                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|state.s_wr                                         ; uart_tx:UART_TX|state.s_wr                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|state.s_stop                                       ; uart_tx:UART_TX|state.s_stop                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[3]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[3]                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[2]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[2]                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[1]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[1]                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[0]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[0]                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k                          ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k                          ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|state.s_start1                                     ; uart_tx:UART_TX|state.s_start1                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|tx_done_o                                          ; uart_tx:UART_TX|tx_done_o                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|tx_bits[2]                                         ; uart_tx:UART_TX|tx_bits[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|tx_bits[1]                                         ; uart_tx:UART_TX|tx_bits[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|tx_bits[3]                                         ; uart_tx:UART_TX|tx_bits[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|tx_bits[0]                                         ; uart_tx:UART_TX|tx_bits[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|state.s_idle                                       ; uart_tx:UART_TX|state.s_idle                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|done_o                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|done_o                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2               ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[2]                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 3 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 21.521 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 145.92 MHz ; 145.92 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 3.147 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.400 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 4.425 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                       ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.147 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.100     ; 6.775      ;
; 3.305 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[5]       ; CLK          ; CLK         ; 10.000       ; -0.100     ; 6.617      ;
; 3.618 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[0]       ; CLK          ; CLK         ; 10.000       ; -0.100     ; 6.304      ;
; 3.620 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[15]      ; CLK          ; CLK         ; 10.000       ; -0.102     ; 6.300      ;
; 3.679 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.263      ;
; 3.679 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.107     ; 6.236      ;
; 3.698 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.244      ;
; 3.719 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.223      ;
; 3.736 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[9]       ; CLK          ; CLK         ; 10.000       ; -0.064     ; 6.222      ;
; 3.749 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20]      ; CLK          ; CLK         ; 10.000       ; -0.101     ; 6.172      ;
; 3.749 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[2]       ; CLK          ; CLK         ; 10.000       ; -0.106     ; 6.167      ;
; 3.764 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~33            ; CLK          ; CLK         ; 10.000       ; -0.059     ; 6.199      ;
; 3.764 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~37            ; CLK          ; CLK         ; 10.000       ; -0.059     ; 6.199      ;
; 3.768 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.102     ; 6.152      ;
; 3.791 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.064     ; 6.167      ;
; 3.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[6]       ; CLK          ; CLK         ; 10.000       ; -0.102     ; 6.123      ;
; 3.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.106     ; 6.119      ;
; 3.800 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~51            ; CLK          ; CLK         ; 10.000       ; -0.057     ; 6.165      ;
; 3.800 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~56            ; CLK          ; CLK         ; 10.000       ; -0.057     ; 6.165      ;
; 3.800 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~57            ; CLK          ; CLK         ; 10.000       ; -0.057     ; 6.165      ;
; 3.800 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~57            ; CLK          ; CLK         ; 10.000       ; -0.057     ; 6.165      ;
; 3.824 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~40            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 6.140      ;
; 3.824 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~45            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 6.140      ;
; 3.824 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~37            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 6.140      ;
; 3.847 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.095      ;
; 3.865 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[15]      ; CLK          ; CLK         ; 10.000       ; -0.102     ; 6.055      ;
; 3.866 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.076      ;
; 3.867 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.073     ; 6.082      ;
; 3.881 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.061      ;
; 3.887 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.055      ;
; 3.893 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.075     ; 6.054      ;
; 3.901 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[11]      ; CLK          ; CLK         ; 10.000       ; -0.064     ; 6.057      ;
; 3.912 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.075     ; 6.035      ;
; 3.912 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[9]       ; CLK          ; CLK         ; 10.000       ; -0.098     ; 6.012      ;
; 3.916 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.069     ; 6.037      ;
; 3.932 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.100     ; 5.990      ;
; 3.933 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.075     ; 6.014      ;
; 3.973 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.969      ;
; 3.973 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[18]      ; CLK          ; CLK         ; 10.000       ; -0.069     ; 5.980      ;
; 3.975 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.031     ; 6.016      ;
; 3.976 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]              ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[15]        ; CLK          ; CLK         ; 10.000       ; -0.067     ; 5.979      ;
; 3.986 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.102     ; 5.934      ;
; 3.992 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.950      ;
; 4.002 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[22]      ; CLK          ; CLK         ; 10.000       ; -0.099     ; 5.921      ;
; 4.013 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.929      ;
; 4.024 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~33            ; CLK          ; CLK         ; 10.000       ; -0.059     ; 5.939      ;
; 4.024 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~37            ; CLK          ; CLK         ; 10.000       ; -0.059     ; 5.939      ;
; 4.027 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.106     ; 5.889      ;
; 4.034 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.908      ;
; 4.036 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.043     ; 5.943      ;
; 4.047 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.065     ; 5.910      ;
; 4.049 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.893      ;
; 4.050 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.100     ; 5.872      ;
; 4.053 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.889      ;
; 4.060 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.882      ;
; 4.074 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.868      ;
; 4.079 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.863      ;
; 4.080 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.862      ;
; 4.080 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.035     ; 5.907      ;
; 4.083 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~29          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.829      ;
; 4.083 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~28          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.829      ;
; 4.083 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~27          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.829      ;
; 4.083 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~24          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.829      ;
; 4.084 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~40            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.880      ;
; 4.084 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~45            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.880      ;
; 4.084 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~37            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.880      ;
; 4.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20]      ; CLK          ; CLK         ; 10.000       ; -0.101     ; 5.830      ;
; 4.092 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[5]       ; CLK          ; CLK         ; 10.000       ; -0.100     ; 5.830      ;
; 4.095 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.852      ;
; 4.099 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.843      ;
; 4.100 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.842      ;
; 4.101 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[21]      ; CLK          ; CLK         ; 10.000       ; -0.100     ; 5.821      ;
; 4.102 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[11]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.840      ;
; 4.103 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~36          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.809      ;
; 4.103 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~28          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.809      ;
; 4.103 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~27          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.809      ;
; 4.103 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~26          ; CLK          ; CLK         ; 10.000       ; -0.110     ; 5.809      ;
; 4.104 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.102     ; 5.816      ;
; 4.113 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[0]       ; CLK          ; CLK         ; 10.000       ; -0.100     ; 5.809      ;
; 4.119 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[12]      ; CLK          ; CLK         ; 10.000       ; -0.100     ; 5.803      ;
; 4.120 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.080     ; 5.822      ;
; 4.127 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.821      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~27            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~19            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~19            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~27            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~16            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~24            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~24            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~16            ; CLK          ; CLK         ; 10.000       ; -0.055     ; 5.839      ;
; 4.128 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.035     ; 5.859      ;
; 4.129 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.819      ;
; 4.140 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.099     ; 5.783      ;
; 4.146 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]              ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[15]        ; CLK          ; CLK         ; 10.000       ; -0.067     ; 5.809      ;
; 4.159 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~59            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.805      ;
; 4.159 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~60            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.805      ;
; 4.159 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~54            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.805      ;
; 4.159 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~62            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.805      ;
; 4.159 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~62            ; CLK          ; CLK         ; 10.000       ; -0.058     ; 5.805      ;
; 4.161 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~35            ; CLK          ; CLK         ; 10.000       ; -0.057     ; 5.804      ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_o                                               ; uart_tx:UART_TX|tx_o                                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|state.s_start1                                     ; uart_tx:UART_TX|state.s_start1                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_done_o                                          ; uart_tx:UART_TX|tx_done_o                                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|state.s_wr                                         ; uart_tx:UART_TX|state.s_wr                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[2]                                         ; uart_tx:UART_TX|tx_bits[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[1]                                         ; uart_tx:UART_TX|tx_bits[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[3]                                         ; uart_tx:UART_TX|tx_bits[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[0]                                         ; uart_tx:UART_TX|tx_bits[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|state.s_stop                                       ; uart_tx:UART_TX|state.s_stop                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|state.s_idle                                       ; uart_tx:UART_TX|state.s_idle                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[3]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[3]                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[2]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[2]                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[1]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[1]                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[0]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[0]                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|done_o                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|done_o                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k                          ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k                          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2               ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[2]                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 3 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 22.026 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 6.583 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 4.240 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                       ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.583 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 3.368      ;
; 6.642 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[5]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 3.309      ;
; 6.843 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[0]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 3.108      ;
; 6.885 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[2]       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 3.059      ;
; 6.887 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[15]      ; CLK          ; CLK         ; 10.000       ; -0.055     ; 3.065      ;
; 6.897 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 3.047      ;
; 6.943 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[6]       ; CLK          ; CLK         ; 10.000       ; -0.054     ; 3.010      ;
; 6.944 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.054     ; 3.009      ;
; 6.947 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[9]       ; CLK          ; CLK         ; 10.000       ; -0.033     ; 3.027      ;
; 6.950 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.060     ; 2.997      ;
; 6.970 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.981      ;
; 6.985 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.959      ;
; 7.013 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20]      ; CLK          ; CLK         ; 10.000       ; -0.057     ; 2.937      ;
; 7.016 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.954      ;
; 7.018 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.008     ; 2.981      ;
; 7.027 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.036     ; 2.944      ;
; 7.030 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[5]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.921      ;
; 7.032 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[15]      ; CLK          ; CLK         ; 10.000       ; -0.055     ; 2.920      ;
; 7.046 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[18]      ; CLK          ; CLK         ; 10.000       ; -0.036     ; 2.925      ;
; 7.055 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[9]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.896      ;
; 7.066 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.055     ; 2.886      ;
; 7.068 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~33            ; CLK          ; CLK         ; 10.000       ; -0.027     ; 2.912      ;
; 7.068 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~37            ; CLK          ; CLK         ; 10.000       ; -0.027     ; 2.912      ;
; 7.074 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~51            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.905      ;
; 7.074 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~56            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.905      ;
; 7.074 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~57            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.905      ;
; 7.074 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~57            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.905      ;
; 7.074 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[22]      ; CLK          ; CLK         ; 10.000       ; -0.055     ; 2.878      ;
; 7.078 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.033     ; 2.896      ;
; 7.095 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.013     ; 2.899      ;
; 7.098 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~40            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.883      ;
; 7.098 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~45            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.883      ;
; 7.098 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~37            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.883      ;
; 7.110 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.031     ; 2.866      ;
; 7.112 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.853      ;
; 7.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[11]      ; CLK          ; CLK         ; 10.000       ; -0.033     ; 2.857      ;
; 7.118 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.847      ;
; 7.120 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[4]       ; CLK          ; CLK         ; 10.000       ; -0.031     ; 2.856      ;
; 7.123 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[2]       ; CLK          ; CLK         ; 10.000       ; -0.008     ; 2.876      ;
; 7.131 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]              ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[15]        ; CLK          ; CLK         ; 10.000       ; -0.032     ; 2.844      ;
; 7.135 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.830      ;
; 7.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[13]      ; CLK          ; CLK         ; 10.000       ; -0.013     ; 2.858      ;
; 7.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[21]      ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.815      ;
; 7.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[2]       ; CLK          ; CLK         ; 10.000       ; -0.054     ; 2.817      ;
; 7.138 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20]      ; CLK          ; CLK         ; 10.000       ; -0.057     ; 2.812      ;
; 7.140 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[0]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.811      ;
; 7.144 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.055     ; 2.808      ;
; 7.155 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.813      ;
; 7.161 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.807      ;
; 7.162 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.803      ;
; 7.162 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.054     ; 2.791      ;
; 7.165 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[3]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.786      ;
; 7.167 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[6]       ; CLK          ; CLK         ; 10.000       ; -0.054     ; 2.786      ;
; 7.168 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.783      ;
; 7.169 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[14]      ; CLK          ; CLK         ; 10.000       ; -0.016     ; 2.822      ;
; 7.176 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[12]      ; CLK          ; CLK         ; 10.000       ; -0.017     ; 2.814      ;
; 7.178 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.790      ;
; 7.180 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[1]       ; CLK          ; CLK         ; 10.000       ; -0.055     ; 2.772      ;
; 7.180 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~145         ; CLK          ; CLK         ; 10.000       ; -0.041     ; 2.786      ;
; 7.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~169         ; CLK          ; CLK         ; 10.000       ; -0.041     ; 2.780      ;
; 7.190 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[12]      ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.761      ;
; 7.204 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[19]      ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.747      ;
; 7.208 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~36          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.736      ;
; 7.208 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~28          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.736      ;
; 7.208 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~27          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.736      ;
; 7.208 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~26          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.736      ;
; 7.209 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[12]      ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.742      ;
; 7.210 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[16]      ; CLK          ; CLK         ; 10.000       ; -0.017     ; 2.780      ;
; 7.215 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.750      ;
; 7.216 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~29          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.728      ;
; 7.216 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~28          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.728      ;
; 7.216 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~27          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.728      ;
; 7.216 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|state.WRITE2 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~24          ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.728      ;
; 7.218 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.747      ;
; 7.220 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[11]      ; CLK          ; CLK         ; 10.000       ; -0.055     ; 2.732      ;
; 7.221 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.744      ;
; 7.224 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.741      ;
; 7.230 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.740      ;
; 7.230 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[9]       ; CLK          ; CLK         ; 10.000       ; -0.057     ; 2.720      ;
; 7.232 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[7]       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.712      ;
; 7.233 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]   ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7] ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.737      ;
; 7.235 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~51            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.744      ;
; 7.235 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~56            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.744      ;
; 7.235 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~57            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.744      ;
; 7.235 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~57            ; CLK          ; CLK         ; 10.000       ; -0.028     ; 2.744      ;
; 7.237 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[16]      ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.707      ;
; 7.237 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~33            ; CLK          ; CLK         ; 10.000       ; -0.027     ; 2.743      ;
; 7.237 ; PROCESS_O_DATA:PROCESS_O_DATA|wr_ptr2[0]             ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~37            ; CLK          ; CLK         ; 10.000       ; -0.027     ; 2.743      ;
; 7.237 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[16]      ; CLK          ; CLK         ; 10.000       ; -0.063     ; 2.707      ;
; 7.238 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.727      ;
; 7.240 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]    ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[8]       ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.711      ;
; 7.241 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[15]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0] ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.727      ;
; 7.241 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.724      ;
; 7.256 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]       ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2] ; CLK          ; CLK         ; 10.000       ; -0.042     ; 2.709      ;
; 7.256 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~27            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.725      ;
; 7.256 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~19            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.725      ;
; 7.256 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~19            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.725      ;
; 7.256 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Re~27            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.725      ;
; 7.256 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~16            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.725      ;
; 7.256 ; PROCESS_O_DATA:PROCESS_O_DATA|en_wr                  ; PROCESS_O_DATA:PROCESS_O_DATA|mem_Im~24            ; CLK          ; CLK         ; 10.000       ; -0.026     ; 2.725      ;
+-------+------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]              ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]              ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]              ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_o                                               ; uart_tx:UART_TX|tx_o                                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_start1                                     ; uart_tx:UART_TX|state.s_start1                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_done_o                                          ; uart_tx:UART_TX|tx_done_o                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_wr                                         ; uart_tx:UART_TX|state.s_wr                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[2]                                         ; uart_tx:UART_TX|tx_bits[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[1]                                         ; uart_tx:UART_TX|tx_bits[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[3]                                         ; uart_tx:UART_TX|tx_bits[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[0]                                         ; uart_tx:UART_TX|tx_bits[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_stop                                       ; uart_tx:UART_TX|state.s_stop                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_idle                                       ; uart_tx:UART_TX|state.s_idle                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[3]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[3]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[2]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[2]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[1]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[1]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[0]                        ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr_mem[0]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k                          ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[1]                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr[0]                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|done_o                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|done_o                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; INVERT_ADDR:INVERT_ADDR|Im_o[7]                                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Im_o[7]                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k_delay2[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k_delay3[1]                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; INVERT_ADDR:INVERT_ADDR|Im_o[9]                                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Im_o[9]                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 3 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 26.270 ns




+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.766 ; 0.185 ; N/A      ; N/A     ; 4.240               ;
;  CLK             ; 2.766 ; 0.185 ; N/A      ; N/A     ; 4.240               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_o          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_N                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 16880    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 16880    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 332   ; 332  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+---------------------------------------+-------+------+---------------+
; Target                                ; Clock ; Type ; Status        ;
+---------------------------------------+-------+------+---------------+
; CLK                                   ; CLK   ; Base ; Constrained   ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o2 ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o2 ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o2  ;       ; Base ; Unconstrained ;
+---------------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Wed Dec 18 09:06:09 2024
Info: Command: quartus_sta top_module -c top_module
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 504 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o2[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o2
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Im_o1[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o2
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o2[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.766
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.766               0.000 CLK 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.405               0.000 CLK 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 3 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 21.521 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o2[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o2
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Im_o1[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o2
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o2[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.147               0.000 CLK 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.425               0.000 CLK 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 3 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 22.026 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o2[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o2
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Im_o1[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o2
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o2[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 6.583
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.583               0.000 CLK 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.240
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.240               0.000 CLK 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 3 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 26.270 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 4806 megabytes
    Info: Processing ended: Wed Dec 18 09:06:12 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


