INFO: [VRFC 10-163] Analyzing VHDL file "D:/UNIVERSIDAD/CUARTO/PRIMER SEMESTRE/SIST. ELECTRNICOS DIGITALES/PRCTICAS/trabajo/trabajo.srcs/sim_1/new/trabajo_tb.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'trabajo_tb'
