% 多周期处理器实验报告
% 庄永文 2013011208；郑奕辰 
% 2015.7

## 多周期处理器

### 实验目的
在单周期 MIPS  处理器的基础上，设计一个 5  级流水线的 MIPS  处理器。

### 设计方案

多周期处理器使用的UART、ALU等模块与单周期使用的相同。最大的区别是多周期的数据通路中间加了几级寄存器来实现多周期处理。

#### 整体设计：整体使用与教材《计算机组成与设计——硬件/软件接口》书中完全类似的设计，具体原理图如下：
<!-- ///这里要有原理图/  -->
在试验中将整个设计整体划分为四部分
* 各级之间流水线寄存器设计
* 冒险检测与转发设计
* 单周期代码的改写
* 中断处理设计
下面分别介绍各个部分的设计。

#### 各级之间流水线寄存器设计
开始的时候以为这里会很难，但是真正开始写以后就发现这里其实是最简单的一部分，主要就是写了各种锁存器的设计。包括`IF.v` `IF2ID.v` `ID2EX.v` `EX2MEM.v` `MEM2WB.v` 等模块，基本上每个模块都是一个有`rst`和`clk`信号的锁存器，前面几个模块还会有`flush`输入信号用于阻塞和中断。

#### 冒险检测与转发设计
<!-- ///还没有写呢 -->

#### 单周期代码改写

#### 中断处理设计
