\documentclass[master]{finthesis}

\usepackage[pdftex]{graphicx}
\usepackage{amsmath}

\usepackage{caption}
\usepackage{subcaption}
\captionsetup[figure]{font=footnotesize, justification=centering}
\captionsetup[table]{font=footnotesize, justification=centering}
\usepackage{tikz}
\usepackage{circuitikz}
%\usetikzlibrary{through, patterns}
%\usepackage{tikzscale}

%\usepackage[T1]{fontenc}

\usepackage[dvipsnames]{xcolor} % for more colors
\usepackage{amssymb} % for arrow symbol
\usepackage{tikz, pgfplots} % for diagram
\usepackage{schemabloc}  % for tikz trapezium
\usepackage{booktabs} % for bold lines in table
\usepackage{fancyhdr} % for header and footer
\usepackage{float}
\usepackage{placeins}

% For group PGF plots
\pgfplotsset{compat=newest}
\usetikzlibrary{pgfplots.groupplots}
\usepgfmodule{oo}

\makeatletter
\newcommand*{\engl}[2][\@empty]{%
    \edef\theacronym{#1}%
    (енгл. \foreignlanguage{english}{\emph{#2}%
    \ifx\theacronym\@empty \else , #1\fi})%
}
\makeatother

% Color variables
\def \CtrlColor        {darkgray}
\def \BBctrlColor      {RoyalBlue}
\def \PIDctrlColor     {OliveGreen}
\def \DCOColor         {BrickRed}
\def \CtrlDecColor     {brown}
\def \CtrlPreprocColor {RoyalPurple}
\def \ClkDivColor      {Goldenrod}
\def \RstnColor        {BurntOrange}

% Abbreviation variables
\def \PLL  {PLL} % phase-locked loop
\def \FLL  {FLL} % frequency-locked loop
\def \DLL  {DLL} % delay-locked loop
\def \DCO  {DCO} % digitally controlled oscillator 
\def \PID  {PID} % proportional-integral-derivative
\def \P    {P}   % proportional
\def \I    {I}   % integral
\def \D    {D}   % derivative
\def \FCW  {FCW} % frequency control word
\def \PVT  {PVT} % process-voltage-temperature
\def \HLLS {HLLS} % high-low level shifter
\def \LHLS {LHLS} % low-high level shifter


\addbibresource{master_rad.bib}

\title{Пројектовање синтетизабилне сведигиталне фреквенцијски затворене петље са широким опсегом подешавања до учестаности од 640\texorpdfstring{\,}{ }MHz}
\author{Ђорђе С. Гачић}
\studid{408/2022}
\advisor{проф. др Владимир М. Миловановић}
\advisorfull{Др Владимир М. Миловановић,\\ванредни професор}

\studprog{Електротехника и рачунарство}
% \module{Модул}
\course{Напредно машинско учење}
\date{\today}
% \date{ГГГГ-ММ-ДД}

\committee{др Шћепан Шћекић}
\committee{доц. др Жарко Попара}

\studentshould{% У оквиру овог рада кандидат треба да...
реализује дигиталну фреквенцијски затворену петљу у стандардној 130nm CMOS технологији, за циљану учестаност рада до 640MHz. Систем треба да се састоји од дигитално контролисаног осцилатора у облику матрице тростатичких инвертора коме претходи управљачка логика која омогућава брзо достизање и стабилно одржавање жељене радне учестаности која је задата целобројним умношком у односу на референтну фреквенцију од 16MHz. Приказати резултате симулација у најгорим, типичним и најбољим условима рада узимајући у обзир напон напајања, температуру и процесни угао. Потребно је теоријски обрадити структуру система као и појаве које се запажају у резултатима симулација. У сврху додатне провере исправности рада система, потребно је направити модел система у програмском језику Пајтон који треба веродостојно симулирати рад свих компоненти система и упоређује пар различитих контролера укључујући и стандардни ПИД (пропорционално, интегрални, диференцијални) контролер.
}

%\titlepagebib{greenwade93}
%\titlepagebib{pythonsite}
\titlepagebib{Staszewski:FREQUENCY_SYNTHESIZER_CMOS_2005}
\titlepagebib{Razavi:PLL_CMOS_2020}

\thesisapplicationfile{slike/prijava}

\abstracten{Frequency-locked loop (FLL) represents a viable way of generating a range of frequencies from a single reference frequency by using a negative feedback electronic control system that compares the frequency of a controlled oscillator to the reference one. A digital synthesizable FLL is designed in 130\,nm CMOS technology for a target frequency of up to 640\,MHz. It employs a wide-tuning range digitally controlled oscillator (DCO) assembled from tri-state inverters in the form of a matrix. The FLL can optionally use a bang-bang or a soft-programmable standard proportional-integral-derivative (PID) controller to regulate the feedback loop. Its design practically minimizes metastability occurrence. The proposed digital FLL occupies 100\,\textmu m $\times$ 330\,\textmu m and consumes 3.5\,mW in typical operating conditions. The reference clock is 16\,MHz, and the output oscillation frequency is set to 640\,MHz, while the achieved frequency resolution is 2.8\,MHz.}
\keywordsen{Frequency-locked loop, digitally controlled oscillator, clock generator, synthesizable, CMOS technology, PID controller, metastability}

\abstractsr{Фреквенцијски затворена петља \engl[FLL]{Frequency-Locked Loop} представља одржив начин генерисања опсега фреквенција из једне референтне фреквенције коришћењем електронског система управљања са негативном повратном спрегом, који пореди фреквенцију контролисаног осцилатора са поменутом референтном фреквенцијом. Дигитално синтетизабилан \FLL\ је дизајниран у 130\,nm технологији за циљану фреквенцију до 640\,MHz. Он погони дигитално контролисани осцилатор \engl[DCO]{Digitally Controlled Oscillator} са широким подешавањем опсега који се састоји од тростатаичких инвертора у облику матрице. \FLL\ може произвољно користити тзв. \engl{Bang-Bang} контролер или дјелимично програмирани стандардни пропорционално, интегрални, диференцијални \engl[PID]{Proportional-Integral-Derivative} контролер за управљање негативном петљом. Такав дизајн у пракси минимизује појаву метастабилности. Предложени дигитални \FLL\ заузима 100\,\textmu m $\times$ 330\,\textmu m простора и троши 3.5\,mW у уобичајеним условима рада. Референтни такт је 16\,MHz, а излазна фреквенција осциловања је подешена на 640\,MHz, док постигнута резолуција фреквенције износи 2.8\,MHz.}
\keywordssr{Фреквенцијски затворена петља, дигитално контролисани осцилатор, генератор такта, синтетизабилност, CMOS технологија, \PID\ контролер, метастабилност}

% Semantic markup. Look it up!
%\newcommand{\cmd}[2][]{\texttt{\textbackslash #2#1\{\ldots\}}} % Well, this one is useful beyond just semantics...
%\newcommand{\env}[1]{\texttt{#1}}
%\newcommand{\pkg}[1]{\texttt{#1}}
%\newcommand{\prog}[1]{\texttt{#1}}

\begin{document}

\maketitle

\tableofcontents

\makeabstract

\section{Увод}
У данашње вријеме, фазно затворена петља \engl[PLL]{Phase-Locked Loop} и петља са затвореним кашњењем \engl[DLL]{Delay-Locked Loop} представљају свеприсутне блокове у дизајну чипова. Безброј примјена самих чипова захтјевају или генератор такта или синтетизатор фреквенције, што подразумјева уградњу неког од поменутих блокова унутар система који се пројектује. Главна улога таквог блока у дизајну је да генерише стабилан и прецизан излазни сигнал чија је фаза подесива у односу на фазу улазног сигнала, самим тим одржавајући везу између улазне и излазне фреквенције. Међутим, чак и веома сложени системи често захтјевају генератор такта, који само множи улазну фреквенцију без да посебно води рачуна о фази такта или апсолутном подрхтавању \engl{Jitter}. У таквим примјенама, потребна и довољна је само фреквенцијски затворена петља \engl[FLL]{Frequency-Locked Loop} да би се испунили тражени захтјеви.

По дефиницији, \FLL\ је управљачки систем са негативном повратном спрегом који закључава фреквенцију излазног сигнала на предвиђену циљану фреквенцију. У принципу, непрастано управља фреквенцијом осцилатора на аутоматски начин све док излазна фреквенција на достигне циљану вриједност, након чега се та вриједност фреквенције одржава на излазу. Постоје многи начини имплементације \FLL-а~\cite{Ali:9097205}. Штавише, \FLL\ као интегрисано коло може спадати у двије групе: дигитални и аналогни \FLL. Иако је очигледан недостатак првих максимална фреквенција и њена резолуција, они посједују многе друге предности наспрам њихових аналогних супарника. Они заузимају мање простора, истичу се већом отпорношћу на промјене процесних углова, напона и температуре \engl[PVT]{Process-Voltage-Temperature}, лако су употребљиви у различитим технологијама, и стога омогућавају поновну употребу, већу прилагодљивост, једноставнију методологију тока пројектовања, као и брже циклусе пројектовања. Узимајући у обзир све претходно поменуто, испоставља се да је у општем случају боље ићи ка развоју дигиталног \FLL-a кад год спецификација архитектуре система то дозвољава. Дакле, фокус овог рада је пројектовати и унаприједити једноставне али моћне синтетизабилне дигиталне блокове чипа.

Овај рад конкретно предлаже синтетизабилан дигитални \FLL\ сличан предложеном у литератури~\cite{Musa:6644316}, са побољшаном брзином закључавања \FLL-а~\cite{Deng:6891375} и смањеним ризиком од метастабилности. Осцилатор је састављен од тростатичких инвертора и заснован на прстенастом \DCO-у из литературе~\cite{Tierno:4443210} измјењен додавањем независног напона напајања \DCO-а са претварачима напонских нивоа \engl{Level Shifters} и употребом петостепене~\cite{Rylyakov:4523284} умјесто тростепене толологије прстена осцилатора.

Остатак рада укључује додатна поглавља. Поглавље \ref{FLL structure} описује предложени дигитални \FLL\ на системском нивоу и нивоу блокова и кола уз детаљна теоријска разматрања. Поглавље \ref{Implementation and results} пружа увид у имплементацију и добијене резултате симулација, такође уз теоријска разматрања појава које су од значаја за рад читавог система. Коначно, поглавље \ref{Conclusion} закључује рад и наговјештава могућности даљег рада на побољшању и проширењу система.


\section{Структура фреквенцијски затворене петље} \label{FLL structure}


У овом раду описана је релативно једноставна али ефикасна дигитална фреквенцијски затворена петља (\FLL). чију се системску архитектуру на нивоу блокова приказује \figurename~\ref{FLL block diagram}. Описани \FLL\ се практично састоји из два блока: дигитално контролисаног осцилатора (\DCO) и блока управљачке логике, који генерише улазне сигнале за \DCO\ на основу тренутне фреквенције \DCO-a. У сврху поједностављења, са слике су изостављени неки конфигурациони улази \FLL-a, као што су умножак фреквенције \engl[FCW]{Frequency Control Word}, коефицијенти \PID\ контролера и улаз за одабир режима рада. 

\input{slike/FLL.tex}

Основни улази у систем су:
\begin{itemize}
	\item RSTN - Ресет сигнал који је активан на нулу
	\item FREF - Референтни такт
	\item FMUL - Улазни умножак фреквенције (множењем са фреквенцијом референтног такта добија се вриједност фреквенције коју треба постићи и одржавати на излазу)
	\item CTRL - Сигнал који одређује који од два управљачка режима се користи
\end{itemize}
Излази из система су:
\begin{itemize}
	\item FOUT - Излазни такт
	\item LOCK - Сигнал који говори да ли је систем ушао у стабилно стање тј. да ли ради на жељеној фреквенцији
\end{itemize}
% TODO
% Додај слику такта и помноженог такта (задатак FLL-a)

\section{Управљачка логика дигиталне фреквенцијски затворене петље}
Управљачка логика \FLL-a састоји се од двије независне процесне гране, које представљају два међусобно искључива режима управљања \FLL-a. Оба режима на улазу примају бинарну вриједност повезану са бројем периода такта \DCO-а унутар периода референтног такта. Такође, оба управљачка режима генеришу бинарну вриједност на излазу, која представља управљачку бинарну ријеч осцилатора директно пропорционалну излазној фреквенцији. Главне разлике између два поменута режима су брзина затварања (закључавања) \FLL-a и једноставност подешавања. Циљ управљачке логике \FLL-a је изједначити вриједност улазног множача фреквенције са бројем периода такта \DCO-a унутар периода референтног такта што је брже и прецизније могуће, чиме се долази до постизања жељене фреквенције на излазу \DCO-a. Поред самог постизања жељене фреквенције, задатак управљачке логике је и њено одржавање током времена јер, због утицаја разних фактора, као што је нпр. температура, константно долази до нежељеног смањења или повећања вриједности фреквенције. То значи да управљачка логика константно прати рад система и по потреби реагује на исход непожељних утицаја на излазну фреквенцију. Комплетна управљачка логика \FLL-a је подијељена на неколико фаза, које су детаљно описане у наредним поглављима, а то су:
\begin{itemize}
	\item Управљачка предобрада
	\item Bang-bang контролер / \PID\ контролер
	\item Управљачки декодер
\end{itemize}

\subsection{Управљачка предобрада}
Фаза управљачке предобраде \engl{Control Preprocessing} укључује неколико блокова чија је улога претворити информацију о фреквенцији излазног такта \DCO-a у бинарну вриједност која ће бити прослијеђена као улаз наредној фази управљачке логике \FLL-a. Као прво, да би се одредила брзина осциловања \DCO-a, потребан је бројач. У имплементацији описаној у овом раду коришћен је Грејев бројач. У Грејевом коду свака узастопна вриједност се разликује за само један бит. То му даје предност у односу на природни бинарни бројач из разлога што значајно умањује метастабилност бројача изазвану узорковањем \engl{Sampling}. \tablename~\ref{gray_code} приказује првих осам цифара у Грејевом коду, у поређењу са природним бинарним цифрама. \par
\begin{table}[!ht]
	\caption{Првих осам цифара у Грејевом коду}
	\label{gray_code}
	\centering
	\begin{tabular}{|c|c|c|c|}
		\hline
		Децимални запис & Бинарни запис & Грејев код & Грејев код у децималном запису \\
		\specialrule{1pt}{0pt}{0pt}
		0 & 000 & 000 & 0 \\
		\hline
		1 & 001 & 001 & 1 \\
		\hline
		2 & 010 & 011 & 3 \\
		\hline
		3 & 011 & 010 & 2 \\
		\hline
		4 & 100 & 110 & 6 \\
		\hline
		5 & 101 & 111 & 7 \\
		\hline
		6 & 110 & 101 & 5 \\
		\hline
		7 & 111 & 100 & 4 \\
		\hline
	\end{tabular}
\end{table}
Као примјер појаве метастабилности може се навести проблем који се може јавити у употреби природних бинарних кодова, а то је да се, при преласку у наредно стање бројача, стање свих битова који се мијењају не мора промијенити тачно синхронизовано. Рецимо, при преласку из стања 3 у стање 4 (бинарно 011 у 100), код природног бинарног бројача сви битови мијењају стање, тако да та транзиција може да иде редом 011 $\rightarrow$ 001 $\rightarrow$ 101 $\rightarrow$ 100, што значи да могу да постоје два прелазна стања, која могу бити прочитана чиме би коначно стање бројача било погрешно. У овом конкретном случају, умјесто у стање 4 (бинарно 100), бројач би завршио у стању 1 (бинарно 001) или 5 (бинарно 101), за шта не постоји могућност при употреби Грејевог кода јер се у њему из стања 011 прелази у стање 010, при чему се мијења само један бит. \par 
Недостатак овог приступа је то што Грејев бројач има мању максималну радну фреквенцију од бинарног бројача. Да би се у још већем обиму смањио ризик од метастабилности, сваки бит са излаза Грејевог бројача се пропушта кроз синхронизатор са два флип-флопа да би безбједно прешао у подручје референтног такта. Затим, синхронизована вриједност Грејевог бројача се претвара у природан бинарни формат и узоркује се за даљу обраду.

\subsection{Bang-bang контролер}
У теорији управљања, bang-bang контролер (двофазни или on-off контролер) је контролер повратне спреге које се нагло пребацује између два стања. Математички модел bang-bang контролера може се представити преко Хевисајдове функције (или јединичне одскочне функције) која која се иначе користи у математици система управљања и обради сигнала да би се представио сигнал који мијења стање у одређено вријеме. Она има вриједност $0$ за негативне вриједности аргумента и $1$ за позитивне вриједности аргумента:
% TODO
% Пребацити у TikZ слику испод
\begin{figure}[!h]
	 \centering
	 \includegraphics[scale=0.7]{slike/heaviside.png}
	 \caption{График Хевисајдове функције.}
	 \label{heaviside}
\end{figure}
\begin{equation}
	\label{eq_heaviside}
	u(x)= \begin{cases}
		0, & x < 0 \\
		1, & x > 0
		\end{cases}
\end{equation}
Главне предности примјене bang-bang контролера су једноставна имплементација и брз одговор на промјене, док су недостаци могуће осцилације око жељене вриједности након што се она постигне, као и непогодност за системе гдје је потребно веома прецизно управљање. \par 
Kao што је већ наведено, \FLL\ из овог рада има два међусобно раздвојена управљачка блока. Један управљачки блок \FLL-a је веома сличан bang-bang контролеру описаном изнад и који, као прекидач, може имати два стања. Он пореди улазни умножак фреквенције са узоркованом вриједношћу бројача и одлучује да ли инкрементирати, декрементирати или онемогућити предстојећи блок тј. двосмјерни бројач \engl{Up-Down Counter}. Ако је улазни умножак фреквенције већи од вриједности бројача узорковане у блоку управљачке предобраде, тада се двосмјерни бројач инкрементира, ако је мањи тада се декрементира, а у случају да је једнак, двосмјерни бројач задржава претходно стање. То осигурава постепено управљање и закључавање све до постизања жељене фреквенције тј. преласка у стабилно стање. Како би се спријечиле (или барем прориједиле) могуће осцилације око жељене вриједности, у овом раду је доведен додатни сигнал који омогућава да се, након што систем једном уђе у стабилно стање, бројач bang-bang контролера не инкрементира или декрементира баш након сваког одступања од жељене вриједности јер се очекује да у стабилном стању та одступања буду незнатна. Тај додатни сигнал се користи и у \PID\ контролеру који представља други управљачки режим о коме ће више ријечи бити у наредном поглављу.
% TODO
% Учитати bang_bang графике из Пајтон модела и убацити их у поглавље о Пајтон моделу 

\subsection{\PID\ контролер}
У другом управљачком режиму, управљачка бинарна ријеч за \DCO\ се генерише подесивим \PID\ контролером. \PID\ контролер је далеко најчешће коришћен алгоритам за управљање у инжењерству. Највећим бројем повратних спрега се управља преко \PID\ контролера или његових дјелимичних варијација~\cite{Astrom:PID_1995}. \PID\ контролер је управљачки механизам заснован на повратној спрези, који ради тако што непрекидно исправља и скалира сигнал грешке. Грешка у овом случају представља разлику између измјерене вриједности у управљачкој предобради (узоркована вриједност бројача) и жељене референтне задате вриједности (вриједност улазног умношка фреквенције). Исправљање и скалирање се распоређује у три компоненте које су имплементиране као подесиви улази са фиксном тачком који се напајају из банке регистара: 
\begin{itemize}
	\item Пропорционална (\P) - управља брзином одзива управљачког системам непосредно множећи сигнал грешке константним чиниоцем који се назива и константа пропорционалног појачања. Ако је она превелика, систем може постати нестабилан. Насупрот томе, њена премала вриједност доводи до малог излазног одзива на велику улазну грешку чиме контролер постаје мање осјетљив. 
	\item Интегрална (\I) - користи се за смањење грешке стабилног стања \engl{Steady State} скалирањем грешке константним чиниоцем и сумирањем резултата током времена. Грешка стабилног стања је разлика између жељене и стварне вриједности коначног излаза~\cite{Liptak:PROCESS_CONTROL_2006}. Интегрално дејство убрзава кретање излаза ка жељеној вриједности.
	\item Диференцијална (\D) - пропорционална брзини промјене грешке, и њен циљ је ограничити излаз да би се смањила могућа прекорачења или осцилације узроковане \P\ и \I\ компонентама, без смањења брзине контролера. Како је у овом систему референтна задата вриједност константна и нема брзих промјена на улазу које могу изазвати такав исход, \P\ и \I\ компоненте су довољне за гладак и стабилан одзив система. \par
\end{itemize}
Математички, цјелокупна управљачка функција \PID\ контролерa представља суму пропорционалног, интегралног и диференцијалног дејства и записује се на следећи начин:
\begin{equation} 
	\label{eq_pid_1}
	u(t)= K_\text{p}e(t) + K_\text{i}\int_{0}^{t}e(\tau)\text{d}\tau + K_\text{d}\frac{\text{d}e(t)}{\text{d}t}
\end{equation}
гдје су $K_\text{p}$, $K_\text{i}$ и $K_\text{d}$ коефицијанти за пропорционални, интегрални и диференцијални дио, респективно. У стандардном облику, једначина~\ref{eq_pid_1} се записује као:
\begin{equation} 
	\label{eq_pid_2}
	u(t)= K_\text{p}\left(e(t) + \frac{1}{T_\text{i}}\int_{0}^{t}e(\tau)\text{d}\tau + T_\text{d}\frac{\text{d}e(t)}{\text{d}t}\right)
\end{equation}
Као што се може видјети, коефицијенти $K_\text{i}$ и $K_\text{d}$ су редом замјењени са $K_\text{p}/T_\text{i}$ и $K_\text{p}T_\text{d}$, а предност таквог записа јесте што $T_\text{i}$ и $T_\text{d}$ имају одређено разумљиво физичко значење, јер представљају интегрално и диференцијално вријеме, респективно. $K_\text{p}/T_\text{i}$ одређује колико временски дуго ће контролер толерисати излаз који се налази изнад или испод жељене вриједности. $K_\text{p}T_\text{d}$ је временска константа којом се контролер покушава приближити жељеној вриједности.
% TODO
% Пребацити у TikZ слику испод
\begin{figure}[!h]
	 \centering
	 \includegraphics[scale=0.3]{slike/pid.png}
	 \caption{Блок дијаграм \PID\ контролера у повратној спрези.}
	 \label{pid_img}
\end{figure}
\figurename~\ref{pid_img} представља уопштен блок дијаграм \PID\ контролера у повратној спрези који приказује структуру компоненти контролера и њихов принцип рада. \PID\ контролер константно рачуна вриједност грешке $e(t)$ као разлику између жељене вриједности \engl{Setpoint} $r(t)$, која у овом конкретном случају представља улазни умножак фреквенције, и измјерене процесне вриједности $y(t)$, односно вриједности измјерене у блоку управљачке предобраде. У том случају, једначина грешке може се записати као:
\begin{equation} 
	\label{eq_pid_err)}
	e(t) = r(t) - y(t)
\end{equation}
Одзив система тј. брзина и начин достизања жељене фреквенције у \PID\ режиму рада највише зависи од одабира константи контролера, а у овом раду је остављена могућност софтверског уписа константи у регистре, што даље омогућава њихово накнадно мијењање и прилагођавање. У сврху сликовитог приказа утицаја константи \PID\ контролера на одзив система, у Пајтон програмском језику направљен је софтверски модел понашања \PID\ контролера. Слике~\ref{pid_kp_tuning},~\ref{pid_ki_tuning},~\ref{pid_kd_tuning} редом приказују утицај различитих вриједности константи $K_\text{p}$, $K_\text{i}$ и $K_\text{d}$ на брзину и начин достизања жељене фреквенције од 640\,MHz. Треба напоменути да направљени модел предвиђа константне услове рада тј. параметри модела се не мијењају током времена, односно кроз итерације у петљи модела. То значи да приказани графици не морају да одговарају стварном одзиву имплементираног система, већ су ту да прикажу значај исправног одабира константи \PID\ контролера на одзив система, као и да помогну при грубом одабиру поменутих константи, а све у циљу добијања најбржег и најправилнијег одзива система у крајњој имплементацији.  
% TODO
% Пребацити у TikZ слике испод (тј. ажурирати подацима већ постојеће .tex фајлове) и пребацити дио о Пајтон моделу у посебно поглавље.
% \input{slike/pid_kp_tuning.tex}
\begin{figure}[!ht]
	 \centering
	 \includegraphics[scale=0.2]{slike/pid_kp_tuning.png}
	 \caption{Утицај различитих вриједности параметра $K_\text{p}$ на одзив система у \PID\ режиму рада.}
	 \label{pid_kp_tuning}
\end{figure}
% \input{slike/pid_ki_tuning.tex}
\begin{figure}[!ht]
	 \centering
	 \includegraphics[scale=0.2]{slike/pid_ki_tuning.png}
    	 \caption{Утицај различитих вриједности параметра $K_\text{i}$ на одзив система у \PID\ режиму рада.}
    	 \label{pid_ki_tuning}
\end{figure}
% \input{slike/pid_kd_tuning.tex}
\begin{figure}[!ht]
	 \centering
	 \includegraphics[scale=0.2]{slike/pid_kd_tuning.png}
    	 \caption{Утицај различитих вриједности параметра $K_\text{d}$ на одзив система у \PID\ режиму рада.}
    	 \label{pid_kd_tuning}
\end{figure}

\subsection{Управљачки декодер} \label{control decoder}
Улога управљачког декодера је претворити управљачке податке из једне бинарне вриједности у скуп управљачких улаза \DCO-а. Постоје три таква улаза: \textit{Row On}, унарни вектор, који може да укључује само читаве редове тростатичких инвертора \DCO-a; \textit{Row Select}, један од $n$ \engl{One-Hot} вектор, који укључује један додатни ред тростатичких инвертора \DCO-a; и \textit{Column Select}, унарни вектор, који може да укључује колоне тростатичких инвертора \DCO-a. \par
Један од $n$ вектор представља групу битова гдје је једина исправна комбинација она са једном јединицом и свим осталим нулама~\cite{Harris:DIGITAL_DESIGN_2012}. При представљању неког природног броја као један од $n$ вектора, вриједност броја је једнака позицији јединице у вектору. С друге стране, да би се природан број $N$ представио као унарни вектор, јединица се понавља $N$ пута узастопно~\cite{Davis:COMPUTABILITY_1994}. \tablename~\ref{one_hot_unary} приказује примјер представљања природних бројева у унарном и један од $n$ запису. \par
\begin{table}[!ht]
	\caption{Поређење унарног и један од $n$ записа}
	\label{one_hot_unary}
	\centering
	\begin{tabular}{|c|c|c|c|}
		\hline
		Децимални & Бинарни & Унарни & Један од $n$ \\
		\specialrule{1pt}{0pt}{0pt}
		0 & 000 & 00000000 & 00000001 \\
		\hline
		1 & 001 & 00000001 & 00000010 \\
		\hline
		2 & 010 & 00000011 & 00000100 \\
		\hline
		3 & 011 & 00000111 & 00001000 \\
		\hline
		4 & 100 & 00001111 & 00010000 \\
		\hline
		5 & 101 & 00011111 & 00100000 \\
		\hline
		6 & 110 & 00111111 & 01000000 \\
		\hline
		7 & 111 & 01111111 & 10000000 \\
		\hline
	\end{tabular}
\end{table}
Да би се један инвертор укључио, или \textit{Row On}, или и \textit{Row Select} и \textit{Column Select} за одговарајући бит морају бити подешени на 1. Ширина сваког вектора је једнака ширини улаза. Сама структура \DCO-a је детаљније описана у поглављу \ref{DCO structure}. \par 
Управљачки податак који долази из претходног степена тј. контолера представља број тростатичких инвертора \DCO-а који требају бити укључени, и што их је више укључено, то је излазна фреквенција већа. Рецимо да је тај број 50, и претпоставимо да је \DCO\ састављен од 255 тростатичких инвертора које поједностављено можемо посматрати као прекидаче и нека су организовани у 17 редова и 15 колона. Како постоји 17 редова, ширине \textit{Row On} и \textit{Row Select} вектора биће по 17 бита, док ће због 15 колона, ширина \textit{Column Select} вектора бити 15 бита. То значи, да би се укључило 50 прекидача, потребно је укључити 3 читава реда прекидача и још 5 прекидача из четвртог реда. Да би се то постигло, управљчки улази \DCO-а морају имати следеће вриједности:
\begin{itemize}
	\item \textit{Row On} = $00000000000000111$ $\rightarrow$ Сви прекидачи у три прва реда су укључени. 
	\item \textit{Row Select} = $00000000000001000$ $\rightarrow$ У четвртом реду је укључено још инвертора.
	\item \textit{Column Select} = $000000000011111$ $\rightarrow$ Пет инвертора је укључено у реду који је одређен са \textit{Row Select}.
\end{itemize}

\section{Улога осцилатора и основни принципи осциловања} \label{Oscillation basics}
У срцу сваке фазно затворене петље се налази осцилатор који игра кључну улогу у учинку који може бити постигнут~\cite{Razavi:PLL_CMOS_2020}. Имајући то у виду, у наставку ће кроз теорију и примјере бити описани основни концепти осциловања, а након тога се прелази на разматрање концепта дигитално контролисаног осцилатора. \par
У сврху теоријског разматрања осцилатора, као примјер биће узето клатно, као на Слици~\ref{pendulum}.
% TODO
% Пребацити у TikZ слику клатна
\begin{figure}[!ht]
	 \centering
	 \includegraphics[scale=0.3]{slike/pendulum.png}
 	 \caption{Клатно које дјелује као осцилаторни систем~\cite{Razavi:PLL_CMOS_2020}.}
	 \label{pendulum}
\end{figure}
Ако пустимо клатно под одређеним углом, оно се неко вријеме њише и постепено се зауставља. Осцилација почиње јер се првобитна потенцијална енергија претвара у кинетичку енергију како клатно достиже свој вертикални положај, дозвољавајући му да настави своју путању до другог екстремног угла (позиција 3), под којим је енергија поново у потенцијалном облику. У реалним условима осцилација престаје јер трење на оси око које се окреће клатно и отпор ваздуха претварају дио енергије клатна у топлоту у сваком периоду осциловања. \par
Да би се одржала осцилација, потребно је обезбједити спољну енергију клатну, како би се надомјестио губитак изазван трењем на оси и отпором ваздуха. Рецимо ако се лагано гурне клатно сваки пут када се врати у положај 1, оно ће настављати да се њише. Ако је притисак сувише слаб, врши се недовољна компензација, чиме се дозвољава осцилацији да ослаби и врменом нестане. С друге стране, ако је притисак прејак, врши се прекомјерна компензација, приморавајући амплитуду замаха да се повећава из једног циклуса у други. Такође, треба напоменути да је период осциловања независан од амплитуде осциловања~\cite{Razavi:PLL_CMOS_2020}. \par
Механички примјер изнад указује на неколико саставних дијелова осцилаторног система:
\begin{enumerate}
	\item Почетна „неравнотежа“, тј. почетно стање или количина енергије (обезбјеђена довођењем клатна у положај 1).
	\item Склоност да се једна врста енергије претвара у другу и обрнуто.
	\item Механизам за одржавање који допуњује енергију изгубљену усљед неизбјежних несавршености.
\end{enumerate}
Не садрже сви осцилаторни системи све поменуте саставне дијелове, али је корисно имати ове концепте на уму при разматрању неког система који осцилује. \par
Ако се идеално клатно (клатно без губитака) пусти под одређеним углом, такво клатно осцилује бесконачно. Ако се дода одређени притисак сваки пут када клатно дође до лијевог краја, тада замах наставља да расте због додатне енергије која се уноси у систем у сваком циклусу. Треба имати на уму да се тај неограничени раст не дешава ако се додатни притисак унесе на фреквенцији различитој од природне фреквенције осциловања клатна. Ако систем има склоност да осцилује на фреквенцији $\omega_{0}$, тада се ствара растући осцилаторни излаз као одговор на спољашњу побуду на фреквенцији $\omega_{0}$. Из друге перспективе, такав систем неограничено појачава периодични улаз на поменутој фреквенцији.


\section{Дигитално контролисани осцилатор} \label{DCO chapter}

\subsection{Структура предложеног \DCO-а} \label{DCO structure}
Дигитално контролисани осцилатор описан у овом раду је прстенасти осцилатор, погодан за систем генерисања такта. Прстенасти осцилатор је каскадна комбинација фаза кашњења повезаних у ланац затворене петље~\cite{Madhusudhana:283751064}. Прстенасте архитектуре су компактније од LC осцилатора и имају доста предности захваљујући својој правилној и периодичној просторној структури. Уопштена структура \DCO-а коришћеног унутар описаног \FLL-а заснована је на матрици тростатичких CMOS инвертора~\cite{Terosiet:340277809}. Ова матрица је састављена од $N$-фазних прстена тростатичких инвертора повезаних паралелно. $N$ представља број \DCO\ фаза (степени) и мора бити непаран број већи или једнак 3.
%(за осцилатор са једним излазним сигналом у односу на заједничко уземљење)
У физичком смислу, матрица може бити преобликована у квадрат, што омогућава једноставнију управљачку логику. Један или више прстенова су увијек укључени и дефинишу основну фреквенцију \DCO-а. Остали тростатички инвертори се укључују и искључују у зависности од управљачке логике. \par
Формула за фреквенцију осциловања конкретне имплементације \DCO-а из овог рада гласи:
\begin{equation} \label{f_osc}
    f_\text{osc} = \dfrac{1}{2Nt_\text{d}} \approx \dfrac{I_\text{d}}{2NC_\text{load}V_\text{DDL}},
\end{equation} \\
гдје је $N$ број тростатичких инвертора унутар прстена, $t_\text{d}$ представља кашњење једне ћелије \DCO-a, у чијем саставу је тростатички инвертор (у наставку ће бити детаљније објашњена структура саме ћелије \DCO-а), $I_\text{d}$ је струја која протиче кроз инвертор, $C_\text{load}$ је капацитивно оптерећење истог инвертора, и $V_\text{DDL}$ је напон напајања \DCO-а. Производ $Nt_\text{d}$ је помножен са $2$ да би се добила читава периода такта, а не полупериода.

\subsection{Архитектура предложеног \DCO-a}
Када је рijеч о топологији, са повећањем броја \DCO\ фаза (степени), фреквенцијски корак ($K_\text{DCO}$) опада, чиме се повећава прецизност \DCO-а. Максимална фреквенција осцилатора се се такође смањује, и да би се то надомјестило, напон напајања се може повећати, што с друге стране доводи до веће потрошње снаге. Ако претпоставимо да напон напајања и капацитивно оптерећење по једној фази остану непромјењени, повећање броја фаза не утиче на потрошњу снаге. Међутим, ако укупан број тростатичких инвертора остане непромјењен и подијели се на већи број фаза, то ће довести до смањења капацитивног оптерећења по фазама појединачно, што даље доводи до смањења потрошње снаге. Математичком анализом се то може објаснити на следећи начин: $N$-фазни прстенасти осцилатор који ради на фреквенцији $f_\text{osc}$ има динамичку потрошњу снаге која се може представити једначином
\begin{equation} \label{dynamic power}
    	P = N f_\text{osc} C_\text{tot} V^{2}_\text{DDL}, 
\end{equation}
гдје $C_\text{tot}$ представља укупно капацитивно оптерећење на једној фази. Пошто је фреквенција осциловања једнака
\begin{equation}
	f_\text{osc} = \frac{1}{2Nt_\text{d}},
\end{equation}
једначину за динамичку снагу можемо написати на следећи начин:
\begin{equation}
    	P = \frac{C_\text{tot}V^{2}_\text{DDL}}{2t_\text{d}},
\end{equation}
одакле се види да је добијена динамичка снага независна од $N$~\cite{Razavi:PLL_CMOS_2020}. \par

У овом раду описана је топологија \DCO-a са пет фаза, због тога што је таквом топологијом остварен задовољавајући компромис између учинка и потрошње снаге. \figurename~\ref{DCO5} приказује структуру \DCO-а коришћеног у описаној \FLL\ имплементацији. 
\input{slike/DCO.tex} \par
Свака фаза \DCO-а састоји се од 54 тростатичка инвертора, што ако помножимо са бројем фаза даје укупно 270 инвертора. Тростатички инвертори су распоређени у 18 редова и 15 колона. Управљачка логика \FLL-a управља са 17 редова и свих 15 колона, што значи да постоји 255 фреквенцијских корака. Преостали ред са 3$\times$5 тростатичких инвертора је стално укључен и на њега не утиче управљачка логика \FLL-а. Што се више тростатичких инвертора у свакој фази укључи под утицајем управљачке логике \FLL-а, тренутна снага покретања \engl{Driving Strength} једне фазе се повећава, док њено капацитивно оптерећење у суштини остаје константно, што резултује повећањем излазне фреквенције осциловања~\cite{Tierno:4443210}.

\subsection{Блок дијаграм \DCO\ ћелије}
Да би се ефикасно подесила излазна фреквенција \DCO-а, уведен је скуп управљачких улаза \DCO-а, а то су сигнали \textit{Row On}, \textit{Row Select} и \textit{Column Select}, поменути такође у секцији \ref{control decoder}. Према томе, сваки тростатички инвертор појединачно садржи сопствену управљачку јединицу у облику И-ИЛИ стандардне ћелије, и заједно граде већи блок назван ћелија \DCO-а. \figurename~\ref{DCO_cell} приказује шему ћелије \DCO-а на нивоу логичких кола и на нивоу CMOS транзистора.
\input{slike/DCO_cell.tex}

\subsection{Претварачи напонског нивоа \DCO-a}
Напон напајања који користи дигитално контролисани осцилатор ($V_\text{DDL}$) се у овом раду разликује од напона напајања који користи остатак логике \FLL-а ($V_\text{DD}$). Предност таквог дизајна је могућност подешавања напона напајања \DCO-а независно након производње чипа, што даље омогућава постизање жељене резолуције фреквенције (фреквенцијског корака) и фреквенцијског опсега зависно од процесног угла у коме се одвијала производња чипа. Додатна предност јесте и то што могућност смањења напона напајања \DCO-а аутоматски доводи и до значајног смањења расипања снаге \engl{Power Disipation} због њене квадратне зависности од напона напајања.
Независан домен напајања \DCO-а постигнут је додавањем претварача напонског нивоа на улазе и излазе \DCO-а, као што је и приказано на Слици~\ref{DCO5}.
\input{slike/Level_shifters.tex}
Како је напон напајања \DCO-а нижи од остатка система, на управљачке улазе \DCO-a постављени су претварачи са високог на низак напонски ниво \engl[HLLS]{High-Low Level Shifter}, док су на фазне излазе \DCO-a постављени претварачи са ниског на висок напонски ниво \engl[LHLS]{Low-High Level Shifter}. \figurename~\ref{Level_shifters} приказује шеме конвенционалних претварача напонског нивоа који су коришћени у претходно описаном систему. Као што се може видјети са Слике \ref{Level_shifters}, претварач са високог на низак напонски ниво није ништа друго до обичан бафер састављен од два инвертора чије напајање ће у коначној реализацији долазити од линије ниског напонског нивоа ($V_\text{DDL}$). Претварач са ниског на висок напонски ниво је нешто комплекснији и представља регенеративно логичко коло засновано на позитивној повратној спрези~\cite{Osaki:6198744} и састоји се од два унакрсно спрегнута PMOS транзистора, од NMOS транзистора и инвертора.\par
Претварачи напонских нивоа могу довести до сметњи у радном циклусу \engl{Duty Cycle}, поготово на излазу претварача са ниског на висок напонски ниво. Међутим, то се углавном може избјећи додатним баферовањем излаза \DCO-а тј. физичким уметањем одговарајућих бафера између фазног излаза \DCO-a и претварача напонског нивоа чиме се сигнал додатно исправља како би такав дошао на улаз претварача са ниског на висок напонски ниво.


\section{Имплементација и резултати симулација} \label{Implementation and results}
Дигитални \FLL\ описан у овом раду, имплементиран је коришћењем SystemVerilog језика за опис хардвера у 130~nm CMOS технологији. \DCO\ је имплементиран као независна компонента коришћењем библиотека стандардних ћелија. Читав дизајн \FLL-a заузима 33000\,\text\textmu m$^\text2$, од чега 13\,\% заузима \DCO. Референтни такт је 16\,MHz, док се такт \DCO-a подешава до 640\,MHz, при чему је резолуција учестаности око 2.8\,MHz у типичним условима рада. У симулацији под типичним условима рада, напон напајања управљачке логике \FLL-а ($V_\text{DD}$) је подешен на 1.2\,V, а самог \DCO-a ($V_\text{DDL}$) на 1.1\,V, и за њих је средња квадратна вриједност \engl[RMS]{Root Mean Square} потрошње струје 0.9\,mA и 2.185\,mA, респективно. Лејаут коначне верзије цјелокупног \FLL-а приказан је на Слици~\ref{layout_FLL}. 

\begin{figure}[!h]
	 \centering
	 \begin{tikzpicture}%[scale=0.21]
	 %\includegraphics[scale=0.21]{fig/layout_FLL.png}
	 % The image node
        \node[inner sep=0] (layout_FLL) { \includegraphics[scale=0.37]{slike/layout_FLL.png} };
        \draw[<->] (-7.7,-2.25) -- (-7.7,2.25) node[midway, left=0.2, above=0.05, rotate=90] {\footnotesize 100\,\textmu m};
        \draw[<->] (-7.45,-2.6) -- (7.45,-2.6) node[midway, right=0.1, below=0.02] {\footnotesize 330\,\textmu m};
        \end{tikzpicture}	
	\caption{Лејаут дигиталног \FLL-а, са \DCO-ом у доњем десном углу.}
	\label{layout_FLL}
\end{figure}


\subsection{Симулација рада фреквенцијски затворене петље}
Симулација рада \FLL-a у оба управљачка режима приказана је на Слици~\ref{sim_FLL}. Са приказаних графика се може видјети да се у оба управљачка режима достиже стабилно закључавање \FLL-a са излазном фреквенцијом веома блиској траженој фреквенцији, при чему грешка може бити у опсегу просјечне вриједности резолуције \DCO-а (испод 3\,MHz). Међутим, иако се у оба режима исправно достиже жељена фреквенција, између њих постоји разлика у брзини достизања исте. Тако, у \PID\ режиму (\P=15, \I=15, \D=0), закључавање се одвија много брже, и то за 1.83\,\textmu s, док је, поређења ради, за закључавање у bang-bang режиму потребно 13.13\,\textmu s.

\begin{figure}[!ht]
    \centering
    \subfloat[]{
	    \input{slike/sim_PID.tex}
    }
    %\hfil
    \vspace{0.2cm}
    \subfloat[]{		
	    \hspace{-0.2cm}
	    \input{slike/sim_BB.tex}
    }	
    \caption {Симулација \FLL-а у (а) PID режиму и (б) bang-bang режиму.} % , lock time 1.8\,\textmu s lock time 13.3\,\textmu s
    \label{sim_FLL}
\end{figure}

\subsection{\PVT\ зависност дигитално контролисаног осцилатора}
Да би се одредило понашање \DCO-a у реалним условима, потребно је провјерити понашање \DCO-а при промјени процесних углова, напона напајања и температуре, односно провјерити различите \PVT\ случајеве. У оквиру овог рада симулирано је понашање у три различита \PVT\ случаја:
\begin{enumerate}
	\item Најгори (најспорији) случај (slow-slow процесни угао, $V_\text{DD}$=1.1\,V, $V_\text{DDL}$=1\,V, 125\,$^{\circ}$C)
	\item Типичан случај (typical-typical процесни угао, $V_\text{DD}$=1.2\,V, $V_\text{DDL}$=1.1\,V, 40\,$^{\circ}$C)
	\item Најбољи (најбржи) случај (fast-fast процесни угао, $V_\text{DD}$=1.3\,V, $V_\text{DDL}$=1.2\,V, \\ -40\,$^{\circ}$C)
\end{enumerate}
Да би се значајно смањило вријеме потребно за добијање резултата из симулација након екстракције лејаута, и то без губљења прецизности добијених резултата, симулације \DCO-a су извршене на нивоу појединачно екстракованих ћелија \DCO-a и екстракованих претварача напонског нивоа, са додатним паразитним кондензатором на свакој фази \DCO-a. Улога тих кондензатора је да надомјесте паразитне капацитивности које се јављају у потпуно екстракованом лејауту \DCO-a због међусобно повезаних ћелија, а које нису аутоматски урачунате ако се симулације врше на нивоу појединачно екстракованих компоненти \DCO-a, као што је то овде случај. Вриједност капацитивности додатог кондензатора прорачуната је на основу извјештаја генерисаног из екстракције на нивоу читавог дизајна. \par 
\figurename~\ref{DCO_worst_typical_best} приказује зависност фреквенције \DCO-a и фреквенцијског корака тј. резолуције фреквенције ($K_\text{DCO}$) од броја укључених тростатичких инвертора (тј. од управљачке ријечи \DCO-a), за најгори, типични и најбољи \PVT\ случај. 
\input{slike/sim_DCO_worst_typical_best.tex}
\tablename~\ref{frequency_ranges_and_average_kdco} приказује фреквенцијски опсег \DCO-а и просјечну вриједност фреквенцијског корака ($K_\text{DCO}$) у три претходно обрађена случаја. Под опсегом се подразумјевају минималне и максималне вриједности фреквенције која се добија на излазу \DCO-а за укључен мининалан (у овом случају 15) и максималан број (у овом случају 255) тростатичких инвертора \DCO-а, респективно.
\begin{table}[!ht]
	\caption{Фреквенцијски опсег \DCO-a и просјечна вриједност фреквенцијског корака ($K_\text{DCO}$).}
	\label{frequency_ranges_and_average_kdco}
	\centering
	\begin{tabular}{|c|c|c|c|}
		\hline
		Случај & $f_{\min}$ & $f_{\max}$ & Просјечан $K_\text{DCO}$ \\
		\specialrule{1pt}{0pt}{0pt}
		Најспорији & 27.2\,MHz & 502\,MHz & 1.8\,MHz \\
		\hline
		Типичан & 42\,MHz & 764\,MHz & 2.8\,MHz \\
		\hline
		Најбржи & 63.3\,MHz & 1.146\,GHz & 4.2\,MHz \\
		\hline
	\end{tabular}
\end{table}

Иако у најгорем случају фреквенција не достиже жељених 640\,МHz, oна ипак може бити достигнута повећањем засебног напона напајања осцилатора ($V_\text{DDL}$). Такође је могуће анализирати и зависност фреквенције од свих \PVT\ параметара независно, међутим те зависности нису приказане у раду због временске захтјевности извшавања потребних симулација, као и због већ приказаних резултата симулација у најгорем, типичном и најбољем случају, који су ипак најбитнији за анализу понашања имплементираног система јер се ослањају на понашање система у граничним условима рада. Ипак, што се тиче понашања \DCO-а у зависности од свих \PVT\ параметара појединачно, потребно је напоменути да се фреквенција повећава са бржим процесним углом, већим напоном напајања, као и мањом температуром.

\subsection{Временски одзив дигитално контролисаног осцилатора}
Временски одзив \engl{Timing} односи се на облик сигнала на фазама дигитално контролисаног осцилатора на нивоу једне периоде излазног такта. У сврху приказа временског одзива симулиран је рад потпуно екстракованог \DCO-а у типичним условима. \figurename~\ref{DCO_phases} приказује генерисани сигнал такта на свакој од пет фаза \DCO-а. Приказани сигнали су добијени са улаза ($V_\text{DDL}$ домен напона напајања) и излаза ($V_\text{DD}$ домен напона напајања) претварача са ниског на висок напонски ниво.
\input{slike/sim_DCO_phases.tex}
Као што је приказано у једначини \ref{f_osc}, фреквенција осциловања $f_\text{osc}$ зависи од $t_\text{d}$ тј. кашњења кроз ћелију \DCO-а која садржи тростатички инвертор. Та вриједност је практично једнака аритметичкој средини кашњења узлазне и силазне ивице сигнала такта ($t_\text{lh}$ и $t_\text{hl}$). Други важан параметар за разматрање је радни циклус тј. однос времена које излазни сигнал проведе на високом, односно ниском, напону у једној периоди такта и самог периода такта. Изражава се у процентима тј. колико процентуално сигнал такта проведе на високом, а колико на ниском напону тј. нули и идеално је да тај однос буде $50\%-50\%$. \par
Добијене вриједности кашњења узлазне и силазне ивице такта на баферованом излазу претварача са ниског на висок напонски ниво су $t_\text{lh}=26\,\text{ps}$ и $t_\text{lh}=20\,\text{ps}$, респективно. Добијени однос унутар радног циклуса такта је апроксимативно $48\%-52\%$. Временски помјерај између двије сусједне фазе је око $940\,\text{ps}$.

\subsection{Спектар снаге фреквенцијски затворене петље}
Нормализовани спектар снаге предложеног \FLL-а у \PID\ режиму, током процеса одржавања вриједности фреквенције од 640\,MHz на излазу, приказан је на Слици~\ref{FLL_spectrum}.
\begin{figure}[!ht]
    \centering
    \includegraphics[scale=1, width=11cm, height=9cm]{slike/fll_spectrum_ppt.pdf}
    \caption{Спектар снаге \FLL-a, са фреквенцијом носиоца 640\,MHz, најјачим нивоом непожељног сиглана (у средини лијево) на -23.6\,dBc, и највећим непожељним сигналом референтне фреквенције унутар 640 $\pm$ 16\,MHz (горе десно, зумирано) на нивоу -43.8\,dBc.}
    \label{FLL_spectrum}
\end{figure}
Подаци са графика су добијени из 15\,\textmu m дигиталне симулације на нивоу логичких кола, која укључује идеалан бешумни модел \DCO-а написан у SystemVerilog-у. Излаз симулације је потпуно детерминистички квадратни талас састављен од јединица и нула, одабран са учестаношћу 10\,GHz, и сачуван за даљу обраду.\par
Највећа вриједност на графику представља фреквенцију осциловања \FLL-а, односно фреквенцију носиоца \engl{Carrier Frequency}. Ниво највећег непожељног тона је $-23.6\,\text{dBc}$, која је више од два реда величине испод нивоа фреквенције носиоца ($0\,\text{dBc}$). У зумираној области, може се видјети непожељан сигнал унутар референтне фреквенције и то лијево и десно од носиоца са помјерајем \engl{Offset} од 16\,MHz, чији је најјачи ниво на $-43.8\,\text{dBc}$.

\subsection{Фазни шум дигитално контролисаног осцилатора}
Због насумичних фазних одступања, спектар снаге реалног осцилатора се такође шири на фреквенције око фреквенције носиоца, $f_\text{osc}$. Извори насумичних фазних поремећаја~\cite{Milovanovic:8190103} у смислу шума треперења \engl{Flicker Noise} и топлотног шума \engl{Thermal Noise} се манифестују као $1/f^3$ and $1/f^2$ области, респективно, у симулираном профилу фазног шума на Слици~\ref{Phase_noise}. Приказани резултати су добијени у типичним \PVT\ условима, са вриједношћу напона напајања \DCO-a ($V_\text{DDL}$) од 1.1\,V, и вриједности фреквенције носиоца ($f_\text{osc}$) од 640\,MHz.
\input{slike/sim_DCO_phase_noise.tex}


\section{Закључак} \label{Conclusion}
У овом раду представљена је синтетизабилна дигитална фреквенцијски затворена петља са једноставном али ефикасном архитектуром. Дигитално контролисан осцилатор са прстенастом структуром, састављен од тростатичких инвертора омогућава достизање пристојне резолуције фреквенције и брзог радног учинка. Додатне предности су му и једноставно управљање, преносивост и прилагодљивост. Представљена су два управљачка режима \FLL-а: bang-bang контролер и \PID\ контролер. Детаљно је објашњена обрада у различитим доменима такта, као и заштита од метастабилности. \par
\FLL је потпуно синтетизабилан, имплементиран коришћењем SystemVerilog језика за опис хардвера. У зависности од технолошке библиотеке може бити направљен коришћењем само библиотеке стандардних ћелија без преуређивања у току коришћења методологије тока дигиталног пројектовања. Обрађени \FLL\ је послат на производњу у 130\,nm CMOS технологији. \par
Даљи рад на описаном и имплементираном \FLL-у ће укључити тестирање чипа након производње и паковања, као и пројектовање додатних синтетизабилних дигиталних блокова као што је фазно спрегнута петља \engl[PLL]{Phase-Locked Loop}, временско-дигитални претварач \engl[TDC]{Time-to-Digital Converter}, регулатор с ниским падом напона \engl[LDO]{Low-Dropout Regulator} итд.


\makebibliography

\end{document}
