event type;instruction count;instruction address;instruction text;machine cycle index;machine cycle type;half Tstate index;Tstate count;A;SZYHXPNC;B;C;D;E;H;L;PC;SP;IX;IY;IFF1;IFF2;IM;I;R;
ME;1;0;LD A,n;0;OCF;7;4;FF;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;1;
ME;1;0;LD A,n;1;OD;5;7;1;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;1;
ME;2;2;RLCA;0;OCF;7;11;2;11000100;0;0;0;0;0;0;3;FFFF;0;0;0;0;0;0;2;
ME;3;3;RLCA;0;OCF;7;15;4;11000100;0;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;3;
ME;4;4;RLCA;0;OCF;7;19;8;11001100;0;0;0;0;0;0;5;FFFF;0;0;0;0;0;0;4;
ME;5;5;RLCA;0;OCF;7;23;10;11000100;0;0;0;0;0;0;6;FFFF;0;0;0;0;0;0;5;
ME;6;6;RLCA;0;OCF;7;27;20;11100100;0;0;0;0;0;0;7;FFFF;0;0;0;0;0;0;6;
ME;7;7;RLCA;0;OCF;7;31;40;11000100;0;0;0;0;0;0;8;FFFF;0;0;0;0;0;0;7;
ME;8;8;RLCA;0;OCF;7;35;80;11000100;0;0;0;0;0;0;9;FFFF;0;0;0;0;0;0;8;
ME;9;9;RLCA;0;OCF;7;39;1;11000101;0;0;0;0;0;0;A;FFFF;0;0;0;0;0;0;9;
ME;10;10;RLCA;0;OCF;7;43;2;11000100;0;0;0;0;0;0;B;FFFF;0;0;0;0;0;0;A;
