TimeQuest Timing Analyzer report for projectN28
Sun Nov 29 00:44:50 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'addsub:inst26|ins7t'
 12. Slow Model Setup: 'ClkAddSub'
 13. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 14. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 15. Slow Model Setup: 'clock_generator:inst12|inst7'
 16. Slow Model Hold: 'ClkAddSub'
 17. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 18. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 19. Slow Model Hold: 'addsub:inst26|ins7t'
 20. Slow Model Hold: 'clock_generator:inst12|inst7'
 21. Slow Model Minimum Pulse Width: 'ClkAddSub'
 22. Slow Model Minimum Pulse Width: 'addsub:inst26|ins7t'
 23. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 24. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 25. Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'addsub:inst26|ins7t'
 36. Fast Model Setup: 'ClkAddSub'
 37. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 38. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 39. Fast Model Setup: 'clock_generator:inst12|inst7'
 40. Fast Model Hold: 'ClkAddSub'
 41. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 42. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 43. Fast Model Hold: 'addsub:inst26|ins7t'
 44. Fast Model Hold: 'clock_generator:inst12|inst7'
 45. Fast Model Minimum Pulse Width: 'ClkAddSub'
 46. Fast Model Minimum Pulse Width: 'addsub:inst26|ins7t'
 47. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 48. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 49. Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; projectN28                                                       ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; Clock Name                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                      ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; addsub:inst26|ins7t                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { addsub:inst26|ins7t }                                      ;
; ClkAddSub                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkAddSub }                                                ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst101|inst10 } ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst102|inst10 } ;
; clock_generator:inst12|inst7                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|inst7 }                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; 142.98 MHz ; 142.98 MHz      ; addsub:inst26|ins7t                                      ;                                                               ;
; 489.24 MHz ; 420.17 MHz      ; ClkAddSub                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 565.29 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 689.66 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 756.43 MHz ; 500.0 MHz       ; clock_generator:inst12|inst7                             ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst26|ins7t                                      ; -2.997 ; -35.877       ;
; ClkAddSub                                                ; -1.044 ; -5.461        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.769 ; -3.748        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.450 ; -1.666        ;
; clock_generator:inst12|inst7                             ; -0.322 ; -0.610        ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -2.536 ; -2.536        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -2.163 ; -2.163        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -2.069 ; -2.069        ;
; addsub:inst26|ins7t                                      ; -1.687 ; -21.564       ;
; clock_generator:inst12|inst7                             ; -0.828 ; -0.944        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst26|ins7t                                      ; -0.500 ; -28.000       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'addsub:inst26|ins7t'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.997 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 3.008      ;
; -2.890 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.652      ;
; -2.880 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 3.275      ;
; -2.862 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.624      ;
; -2.801 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.812      ;
; -2.773 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.919      ;
; -2.771 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.782      ;
; -2.745 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.891      ;
; -2.695 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.706      ;
; -2.684 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 3.079      ;
; -2.664 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.426      ;
; -2.636 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.398      ;
; -2.609 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.371      ;
; -2.575 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.586      ;
; -2.559 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 3.131      ;
; -2.492 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.638      ;
; -2.487 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.249      ;
; -2.485 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.247      ;
; -2.452 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.775      ;
; -2.424 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.747      ;
; -2.423 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.995      ;
; -2.423 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.434      ;
; -2.414 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.425      ;
; -2.389 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 2.784      ;
; -2.363 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.935      ;
; -2.352 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 2.114      ;
; -2.349 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.921      ;
; -2.316 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.639      ;
; -2.309 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 2.704      ;
; -2.306 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 2.701      ;
; -2.297 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 2.692      ;
; -2.288 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.611      ;
; -2.282 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.428      ;
; -2.257 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.268      ;
; -2.254 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.400      ;
; -2.227 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.799      ;
; -2.193 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 2.588      ;
; -2.171 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.494      ;
; -2.141 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.464      ;
; -2.139 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.462      ;
; -2.114 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 2.125      ;
; -2.101 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.247      ;
; -2.099 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.245      ;
; -2.004 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.327      ;
; -2.000 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.384     ; 2.652      ;
; -1.993 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.390      ; 2.919      ;
; -1.992 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.315      ;
; -1.990 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.249      ; 3.275      ;
; -1.985 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.557      ;
; -1.976 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.548      ;
; -1.975 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.141      ; 2.652      ;
; -1.972 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.384     ; 2.624      ;
; -1.972 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 3.008      ;
; -1.970 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 2.116      ;
; -1.965 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.774      ; 3.275      ;
; -1.965 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.390      ; 2.891      ;
; -1.947 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.525      ; 3.008      ;
; -1.947 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.141      ; 2.624      ;
; -1.917 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 1.679      ;
; -1.915 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.774     ; 1.677      ;
; -1.909 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.481      ;
; -1.885 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.462     ; 1.959      ;
; -1.883 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.919      ;
; -1.883 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.919      ;
; -1.875 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 2.270      ;
; -1.865 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.249     ; 2.652      ;
; -1.859 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.462     ; 1.933      ;
; -1.857 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.462     ; 1.931      ;
; -1.855 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.384      ; 3.275      ;
; -1.855 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.891      ;
; -1.855 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.891      ;
; -1.837 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.249     ; 2.624      ;
; -1.800 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 1.946      ;
; -1.796 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.119      ;
; -1.794 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.249      ; 3.079      ;
; -1.786 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.390     ; 1.932      ;
; -1.776 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.812      ;
; -1.776 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.812      ;
; -1.774 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.384     ; 2.426      ;
; -1.769 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.774      ; 3.079      ;
; -1.768 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.036      ; 2.340      ;
; -1.751 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.525      ; 2.812      ;
; -1.749 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.141      ; 2.426      ;
; -1.746 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.782      ;
; -1.746 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.384     ; 2.398      ;
; -1.746 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.782      ;
; -1.728 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.141     ; 2.123      ;
; -1.727 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 2.050      ;
; -1.721 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.525      ; 2.782      ;
; -1.721 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.141      ; 2.398      ;
; -1.719 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.384     ; 2.371      ;
; -1.712 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.390      ; 2.638      ;
; -1.694 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.141      ; 2.371      ;
; -1.670 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.706      ;
; -1.670 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 2.706      ;
; -1.659 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.384      ; 3.079      ;
; -1.656 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 1.667      ;
; -1.648 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.213     ; 1.971      ;
; -1.645 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.525      ; 2.706      ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ClkAddSub'                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.044 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 2.080      ;
; -1.043 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 2.079      ;
; -1.043 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 2.079      ;
; -0.864 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.900      ;
; -0.863 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.899      ;
; -0.863 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.899      ;
; -0.742 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.778      ;
; -0.741 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.777      ;
; -0.741 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.777      ;
; -0.619 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.655      ;
; -0.618 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.654      ;
; -0.617 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.653      ;
; -0.610 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.646      ;
; -0.610 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.646      ;
; -0.609 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.645      ;
; -0.609 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.645      ;
; -0.609 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.645      ;
; -0.609 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.645      ;
; -0.467 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.503      ;
; -0.466 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.502      ;
; -0.466 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.502      ;
; -0.439 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.475      ;
; -0.438 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.474      ;
; -0.437 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.473      ;
; -0.325 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.361      ;
; -0.324 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.360      ;
; -0.324 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.360      ;
; -0.317 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.353      ;
; -0.316 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.352      ;
; -0.315 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.351      ;
; -0.262 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.298      ;
; -0.215 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.251      ;
; -0.210 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.246      ;
; -0.185 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.221      ;
; -0.184 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.220      ;
; -0.183 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.219      ;
; -0.075 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.111      ;
; -0.072 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.108      ;
; -0.057 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.093      ;
; -0.055 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.091      ;
; -0.055 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.091      ;
; -0.029 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.065      ;
; 0.041  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.995      ;
; 0.043  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.993      ;
; 0.095  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.941      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 2.806  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 2.677      ; 0.657      ;
; 3.306  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 2.677      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.769 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.805      ;
; -0.745 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.781      ;
; -0.715 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.751      ;
; -0.640 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.676      ;
; -0.627 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.663      ;
; -0.621 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.657      ;
; -0.590 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.626      ;
; -0.494 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.530      ;
; -0.494 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.530      ;
; -0.493 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.529      ;
; -0.493 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.529      ;
; -0.487 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.523      ;
; -0.487 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.523      ;
; -0.471 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.507      ;
; -0.440 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.476      ;
; -0.440 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.476      ;
; -0.439 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.475      ;
; -0.439 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.475      ;
; -0.438 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.474      ;
; -0.433 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.469      ;
; -0.431 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.467      ;
; -0.346 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.382      ;
; -0.346 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.382      ;
; -0.345 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.381      ;
; -0.345 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.381      ;
; -0.339 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.375      ;
; -0.316 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.352      ;
; -0.242 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.278      ;
; -0.241 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.277      ;
; -0.239 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.275      ;
; -0.239 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.275      ;
; -0.212 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.248      ;
; -0.212 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.248      ;
; -0.211 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.247      ;
; -0.211 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.247      ;
; -0.210 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.246      ;
; -0.205 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.241      ;
; -0.164 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.200      ;
; -0.088 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.124      ;
; -0.083 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.119      ;
; -0.052 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.088      ;
; -0.035 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.071      ;
; 0.045  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.991      ;
; 0.045  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.991      ;
; 0.046  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.990      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.339  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 2.210      ; 0.657      ;
; 2.839  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 2.210      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                        ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.450 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.486      ;
; -0.449 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.485      ;
; -0.448 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.484      ;
; -0.420 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.456      ;
; -0.419 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.455      ;
; -0.418 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.454      ;
; -0.299 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.335      ;
; -0.298 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.334      ;
; -0.297 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.333      ;
; -0.244 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.280      ;
; -0.208 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.244      ;
; -0.151 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.187      ;
; -0.150 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.186      ;
; -0.149 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.185      ;
; -0.075 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.111      ;
; -0.064 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.100      ;
; -0.034 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.070      ;
; -0.032 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.068      ;
; 0.231  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.805      ;
; 0.233  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.803      ;
; 0.233  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.433  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 2.304      ; 0.657      ;
; 2.933  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 2.304      ; 0.657      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|inst7'                                                                                                              ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.322 ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.358      ;
; -0.288 ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.324      ;
; -0.176 ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.212      ;
; 0.223  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.813      ;
; 0.379  ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.386  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.969      ; 1.369      ;
; 0.886  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.969      ; 1.369      ;
; 1.098  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.969      ; 0.657      ;
; 1.598  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.969      ; 0.657      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -2.536 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 2.677      ; 0.657      ;
; -2.036 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 2.677      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.675  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.941      ;
; 0.727  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.993      ;
; 0.729  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.995      ;
; 0.799  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.065      ;
; 0.825  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.091      ;
; 0.825  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.091      ;
; 0.827  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.093      ;
; 0.842  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.111      ;
; 0.953  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.219      ;
; 0.954  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.220      ;
; 0.955  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.221      ;
; 0.980  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.246      ;
; 0.985  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.251      ;
; 1.032  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.298      ;
; 1.085  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.351      ;
; 1.086  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.352      ;
; 1.087  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.353      ;
; 1.094  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.360      ;
; 1.094  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.360      ;
; 1.095  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.361      ;
; 1.207  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.473      ;
; 1.208  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.474      ;
; 1.209  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.475      ;
; 1.236  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.502      ;
; 1.236  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.502      ;
; 1.237  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.503      ;
; 1.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.645      ;
; 1.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.645      ;
; 1.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.645      ;
; 1.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.645      ;
; 1.380  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.646      ;
; 1.380  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.646      ;
; 1.387  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.653      ;
; 1.388  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.654      ;
; 1.389  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.655      ;
; 1.511  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.777      ;
; 1.511  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.777      ;
; 1.512  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.778      ;
; 1.633  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.899      ;
; 1.633  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.899      ;
; 1.634  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.900      ;
; 1.813  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 2.079      ;
; 1.813  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 2.079      ;
; 1.814  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 2.080      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.163 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 2.304      ; 0.657      ;
; -1.663 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 2.304      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.537  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.805      ;
; 0.802  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.070      ;
; 0.834  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.100      ;
; 0.845  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.111      ;
; 0.919  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.185      ;
; 0.920  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.186      ;
; 0.921  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.187      ;
; 0.978  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.244      ;
; 1.014  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.280      ;
; 1.067  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.333      ;
; 1.068  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.334      ;
; 1.069  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.335      ;
; 1.188  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.456      ;
; 1.218  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.484      ;
; 1.219  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.485      ;
; 1.220  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.486      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.069 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 2.210      ; 0.657      ;
; -1.569 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 2.210      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.724  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.990      ;
; 0.725  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.991      ;
; 0.725  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.991      ;
; 0.805  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.071      ;
; 0.822  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.088      ;
; 0.853  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.119      ;
; 0.858  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.124      ;
; 0.934  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.200      ;
; 0.975  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.241      ;
; 0.980  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.246      ;
; 0.981  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.247      ;
; 0.981  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.247      ;
; 0.982  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.248      ;
; 1.009  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.275      ;
; 1.009  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.275      ;
; 1.011  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.277      ;
; 1.012  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.278      ;
; 1.086  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.352      ;
; 1.109  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.375      ;
; 1.115  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.381      ;
; 1.115  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.381      ;
; 1.116  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.382      ;
; 1.116  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.382      ;
; 1.201  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.467      ;
; 1.203  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.469      ;
; 1.208  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.474      ;
; 1.209  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.475      ;
; 1.209  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.475      ;
; 1.210  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.476      ;
; 1.210  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.476      ;
; 1.241  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.507      ;
; 1.257  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.523      ;
; 1.257  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.523      ;
; 1.263  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.529      ;
; 1.264  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.530      ;
; 1.264  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.530      ;
; 1.360  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.626      ;
; 1.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.657      ;
; 1.397  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.663      ;
; 1.410  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.676      ;
; 1.485  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.751      ;
; 1.515  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.781      ;
; 1.539  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.805      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'addsub:inst26|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -1.687 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.127      ;
; -1.687 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.127      ;
; -1.687 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.127      ;
; -1.687 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.127      ;
; -1.528 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.286      ;
; -1.528 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.286      ;
; -1.528 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.286      ;
; -1.528 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.548      ; 2.286      ;
; -1.379 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.258      ;
; -1.379 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.258      ;
; -1.359 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.278      ;
; -1.359 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.278      ;
; -1.320 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.245      ;
; -1.320 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.245      ;
; -1.320 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.245      ;
; -1.320 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.245      ;
; -1.269 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.258      ;
; -1.269 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.258      ;
; -1.264 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.373      ;
; -1.264 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.373      ;
; -1.249 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.278      ;
; -1.249 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.278      ;
; -1.244 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.393      ;
; -1.244 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.371      ; 2.393      ;
; -1.211 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.354      ;
; -1.211 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.354      ;
; -1.211 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.354      ;
; -1.211 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 3.299      ; 2.354      ;
; -1.154 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.373      ;
; -1.154 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.373      ;
; -1.134 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.393      ;
; -1.134 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.761      ; 2.393      ;
; -1.036 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.245      ;
; -1.036 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.245      ;
; -1.036 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.245      ;
; -1.036 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.245      ;
; -1.015 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.263      ;
; -1.015 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.263      ;
; -1.015 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.263      ;
; -1.015 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.263      ;
; -0.990 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.263      ;
; -0.990 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.263      ;
; -0.990 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.263      ;
; -0.990 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.263      ;
; -0.927 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.354      ;
; -0.927 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.354      ;
; -0.927 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.354      ;
; -0.927 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.515      ; 2.354      ;
; -0.913 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.365      ;
; -0.913 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.365      ;
; -0.913 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.365      ;
; -0.913 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.512      ; 2.365      ;
; -0.888 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.365      ;
; -0.888 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.365      ;
; -0.888 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.365      ;
; -0.888 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.987      ; 2.365      ;
; 0.792  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.072     ; 0.986      ;
; 0.812  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 1.390      ;
; 0.958  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 1.536      ;
; 0.966  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.246     ; 0.986      ;
; 1.064  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.561      ; 1.891      ;
; 1.076  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.144      ; 0.986      ;
; 1.096  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.528      ; 1.390      ;
; 1.121  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 1.390      ;
; 1.154  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 1.732      ;
; 1.163  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 1.741      ;
; 1.188  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.072     ; 1.382      ;
; 1.242  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.528      ; 1.536      ;
; 1.267  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 1.536      ;
; 1.272  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.384      ; 1.922      ;
; 1.276  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 1.854      ;
; 1.318  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.072     ; 1.512      ;
; 1.320  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.072     ; 1.514      ;
; 1.345  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 1.923      ;
; 1.359  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.177      ; 1.802      ;
; 1.362  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.246     ; 1.382      ;
; 1.376  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.525      ; 1.667      ;
; 1.382  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.774      ; 1.922      ;
; 1.393  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 1.971      ;
; 1.401  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.667      ;
; 1.401  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.667      ;
; 1.407  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.249      ; 1.922      ;
; 1.438  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.528      ; 1.732      ;
; 1.447  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.528      ; 1.741      ;
; 1.458  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.177      ; 1.901      ;
; 1.463  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 1.732      ;
; 1.472  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 2.050      ;
; 1.472  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.072     ; 1.666      ;
; 1.472  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.144      ; 1.382      ;
; 1.472  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 1.741      ;
; 1.473  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.384      ; 2.123      ;
; 1.484  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.072     ; 1.678      ;
; 1.492  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.246     ; 1.512      ;
; 1.494  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.246     ; 1.514      ;
; 1.500  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.072     ; 1.694      ;
; 1.513  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.561      ; 2.340      ;
; 1.541  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.312      ; 2.119      ;
; 1.560  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.528      ; 1.854      ;
; 1.583  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.774      ; 2.123      ;
; 1.585  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 1.854      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.828 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.969      ; 0.657      ;
; -0.328 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.969      ; 0.657      ;
; -0.116 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.969      ; 1.369      ;
; 0.384  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.969      ; 1.369      ;
; 0.391  ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.547  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.813      ;
; 0.946  ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.212      ;
; 1.058  ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.324      ;
; 1.092  ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.358      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'addsub:inst26|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst3|inst|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 4.842 ; 4.842 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.543 ; 4.543 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.740 ; 4.740 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 4.435 ; 4.435 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.842 ; 4.842 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.159 ; 4.159 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.895 ; 3.895 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 4.570 ; 4.570 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.036 ; 4.036 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.215 ; 4.215 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 3.910 ; 3.910 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.570 ; 4.570 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 3.643 ; 3.643 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.382 ; 3.382 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 6.184 ; 6.184 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 7.082 ; 7.082 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 6.359 ; 6.359 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -3.158 ; -3.158 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -3.308 ; -3.308 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -3.466 ; -3.466 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -3.158 ; -3.158 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -4.275 ; -4.275 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -3.001 ; -3.001 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -2.455 ; -2.455 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -2.942 ; -2.942 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -3.092 ; -3.092 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -3.250 ; -3.250 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -2.942 ; -2.942 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -4.087 ; -4.087 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -3.179 ; -3.179 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -2.239 ; -2.239 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -5.724 ; -5.724 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -6.831 ; -6.831 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -5.866 ; -5.866 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 9.973  ; 9.973  ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 9.552  ; 9.552  ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 9.815  ; 9.815  ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 9.552  ; 9.552  ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 9.533  ; 9.533  ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 9.799  ; 9.799  ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 9.876  ; 9.876  ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 9.769  ; 9.769  ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 9.496  ; 9.496  ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 9.506  ; 9.506  ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 9.836  ; 9.836  ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 10.140 ; 10.140 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 10.138 ; 10.138 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 10.084 ; 10.084 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 10.112 ; 10.112 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 9.571  ; 9.571  ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.342 ; 10.342 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 9.834  ; 9.834  ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 9.699  ; 9.699  ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 9.939  ; 9.939  ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 9.142  ; 9.142  ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 11.548 ; 11.548 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 11.185 ; 11.185 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 12.471 ; 12.471 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 11.537 ; 11.537 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 11.863 ; 11.863 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 11.832 ; 11.832 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 11.733 ; 11.733 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 9.905  ; 9.905  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 9.795  ; 9.795  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 9.345  ; 9.345  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 9.125  ; 9.125  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 8.150  ; 8.150  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 8.194  ; 8.194  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 8.110  ; 8.110  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.101  ; 8.101  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 3.770  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 10.363 ; 10.363 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 9.942  ; 9.942  ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 10.205 ; 10.205 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 9.942  ; 9.942  ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 9.923  ; 9.923  ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 10.189 ; 10.189 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 10.266 ; 10.266 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 9.985  ; 9.985  ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 9.712  ; 9.712  ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 9.722  ; 9.722  ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 10.052 ; 10.052 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 10.356 ; 10.356 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 10.354 ; 10.354 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 10.300 ; 10.300 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 10.637 ; 10.637 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 10.096 ; 10.096 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.867 ; 10.867 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 10.359 ; 10.359 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 10.224 ; 10.224 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 10.464 ; 10.464 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 9.667  ; 9.667  ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 7.285  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 6.507  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 7.296  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 7.480  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 7.195  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 7.156  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 7.497  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 10.402 ; 10.402 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 10.292 ; 10.292 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 9.870  ; 9.870  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 9.650  ; 9.650  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 8.540  ; 8.540  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 8.584  ; 8.584  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 8.500  ; 8.500  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.491  ; 8.491  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 3.770  ; Fall       ; addsub:inst26|ins7t          ;
; F0n0      ; clock_generator:inst12|inst7 ; 6.747  ; 6.747  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n1      ; clock_generator:inst12|inst7 ; 6.631  ; 6.631  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n2      ; clock_generator:inst12|inst7 ; 6.792  ; 6.792  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n3      ; clock_generator:inst12|inst7 ; 6.622  ; 6.622  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n4      ; clock_generator:inst12|inst7 ; 6.628  ; 6.628  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n5      ; clock_generator:inst12|inst7 ; 6.874  ; 6.874  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n6      ; clock_generator:inst12|inst7 ; 6.954  ; 6.954  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.089  ; 7.089  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 6.782  ; 6.782  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 6.818  ; 6.818  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 6.546  ; 6.546  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 6.855  ; 6.855  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 6.849  ; 6.849  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 6.844  ; 6.844  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 7.192  ; 7.192  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 7.033  ; 7.033  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 6.765  ; 6.765  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 6.830  ; 6.830  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.072  ; 7.072  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 6.738  ; 6.738  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 6.630  ; 6.630  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 8.403  ; 8.403  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.625  ; 7.625  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 8.414  ; 8.414  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 8.598  ; 8.598  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 8.313  ; 8.313  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 8.274  ; 8.274  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 8.615  ; 8.615  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 4.996  ; 4.996  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 4.891  ; 4.891  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------------------------+--------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 5.629  ; 5.239 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.513  ; 5.123 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.674  ; 5.284 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.504  ; 5.114 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.510  ; 5.120 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.756  ; 5.366 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.836  ; 5.446 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.971  ; 5.755 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.664  ; 5.448 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.700  ; 5.484 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.428  ; 5.212 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.737  ; 5.521 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.731  ; 5.515 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.726  ; 5.510 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 6.074  ; 5.549 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.915  ; 5.390 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.647  ; 5.122 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.712  ; 5.187 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.954  ; 5.429 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.620  ; 5.095 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.512  ; 4.987 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 11.005 ; 7.285 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 10.643 ; 6.507 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 11.589 ; 7.296 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 11.058 ; 7.480 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 11.323 ; 7.195 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 11.293 ; 7.156 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 11.196 ; 7.497 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 8.933  ; 8.933 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 8.877  ; 8.877 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 8.764  ; 8.764 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 8.919  ; 8.919 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 8.150  ; 8.150 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 8.194  ; 8.194 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 8.110  ; 8.110 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.101  ; 8.101 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 3.770  ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 5.239  ; 5.629 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.123  ; 5.513 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.284  ; 5.674 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.114  ; 5.504 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.120  ; 5.510 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.366  ; 5.756 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.446  ; 5.836 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.755  ; 5.971 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.448  ; 5.664 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.484  ; 5.700 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.212  ; 5.428 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.521  ; 5.737 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.515  ; 5.731 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.510  ; 5.726 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.549  ; 6.074 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.390  ; 5.915 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.122  ; 5.647 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.187  ; 5.712 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.429  ; 5.954 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.095  ; 5.620 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 4.987  ; 5.512 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 7.285  ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 6.507  ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 7.296  ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 7.480  ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 7.195  ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 7.156  ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 7.497  ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 9.323  ; 9.323 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 9.402  ; 9.402 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 9.289  ; 9.289 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 9.309  ; 9.309 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 8.540  ; 8.540 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 8.584  ; 8.584 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 8.500  ; 8.500 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.491  ; 8.491 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 3.770 ; Fall       ; addsub:inst26|ins7t          ;
; F0n0      ; clock_generator:inst12|inst7 ; 6.339  ; 6.339 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n1      ; clock_generator:inst12|inst7 ; 6.223  ; 6.223 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n2      ; clock_generator:inst12|inst7 ; 6.384  ; 6.384 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n3      ; clock_generator:inst12|inst7 ; 6.214  ; 6.214 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n4      ; clock_generator:inst12|inst7 ; 6.220  ; 6.220 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n5      ; clock_generator:inst12|inst7 ; 6.466  ; 6.466 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n6      ; clock_generator:inst12|inst7 ; 6.546  ; 6.546 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n0      ; clock_generator:inst12|inst7 ; 6.813  ; 6.813 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 6.506  ; 6.506 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 6.542  ; 6.542 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 6.270  ; 6.270 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 6.579  ; 6.579 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 6.573  ; 6.573 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 6.568  ; 6.568 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 6.957  ; 6.957 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 6.798  ; 6.798 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 6.530  ; 6.530 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 6.595  ; 6.595 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 6.837  ; 6.837 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 6.503  ; 6.503 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 6.395  ; 6.395 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 8.252  ; 8.252 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.474  ; 7.474 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 8.263  ; 8.263 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 8.447  ; 8.447 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 8.162  ; 8.162 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 8.123  ; 8.123 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 8.464  ; 8.464 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 4.996  ; 4.996 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 4.891  ; 4.891 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst26|ins7t                                      ; -1.081 ; -11.943       ;
; ClkAddSub                                                ; 0.057  ; 0.000         ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.179  ; 0.000         ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.326  ; 0.000         ;
; clock_generator:inst12|inst7                             ; 0.378  ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.580 ; -1.580        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.329 ; -1.329        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -1.310 ; -1.310        ;
; addsub:inst26|ins7t                                      ; -0.974 ; -13.320       ;
; clock_generator:inst12|inst7                             ; -0.468 ; -0.667        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst26|ins7t                                      ; -0.500 ; -28.000       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'addsub:inst26|ins7t'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.081 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.397      ;
; -1.042 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.507      ;
; -1.029 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 1.238      ;
; -0.999 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 1.208      ;
; -0.990 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 1.348      ;
; -0.979 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.295      ;
; -0.964 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.280      ;
; -0.960 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 1.318      ;
; -0.940 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.405      ;
; -0.931 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.247      ;
; -0.912 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 1.121      ;
; -0.905 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 1.114      ;
; -0.882 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 1.091      ;
; -0.874 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.421      ;
; -0.866 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 1.224      ;
; -0.862 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.178      ;
; -0.840 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 1.049      ;
; -0.838 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 1.047      ;
; -0.827 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.143      ;
; -0.825 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.372      ;
; -0.822 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.262      ;
; -0.819 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.135      ;
; -0.817 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.282      ;
; -0.805 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.352      ;
; -0.792 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.232      ;
; -0.788 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.253      ;
; -0.781 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.246      ;
; -0.780 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.245      ;
; -0.775 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 0.984      ;
; -0.773 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.213      ;
; -0.772 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.319      ;
; -0.765 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 1.123      ;
; -0.743 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.183      ;
; -0.735 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 1.093      ;
; -0.735 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 1.051      ;
; -0.723 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.270      ;
; -0.715 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.180      ;
; -0.714 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.154      ;
; -0.712 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.152      ;
; -0.698 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.138      ;
; -0.690 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 1.048      ;
; -0.688 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 1.046      ;
; -0.673 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 0.989      ;
; -0.652 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.323      ; 1.507      ;
; -0.649 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.216      ; 1.397      ;
; -0.642 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.174      ; 1.348      ;
; -0.639 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 1.238      ;
; -0.636 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 1.076      ;
; -0.631 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.094     ; 1.069      ;
; -0.628 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 0.986      ;
; -0.620 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.167      ;
; -0.612 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.159      ;
; -0.612 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.174      ; 1.318      ;
; -0.609 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 1.208      ;
; -0.599 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 0.808      ;
; -0.597 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.323     ; 0.806      ;
; -0.596 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.143      ;
; -0.593 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.924      ;
; -0.588 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 1.053      ;
; -0.579 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.910      ;
; -0.564 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 0.922      ;
; -0.558 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.174     ; 0.916      ;
; -0.550 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.323      ; 1.405      ;
; -0.549 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.880      ;
; -0.547 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.015      ; 1.094      ;
; -0.547 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.216      ; 1.295      ;
; -0.532 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.216      ; 1.280      ;
; -0.529 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.094     ; 0.967      ;
; -0.523 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 0.988      ;
; -0.522 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 1.121      ;
; -0.518 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.174      ; 1.224      ;
; -0.515 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 1.114      ;
; -0.503 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.094     ; 0.941      ;
; -0.499 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.216      ; 1.247      ;
; -0.492 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 1.091      ;
; -0.471 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.216     ; 0.787      ;
; -0.467 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 0.907      ;
; -0.466 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.094     ; 0.904      ;
; -0.465 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.094     ; 0.903      ;
; -0.455 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.786      ;
; -0.451 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.782      ;
; -0.450 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 1.049      ;
; -0.448 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 1.047      ;
; -0.436 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.067     ; 0.901      ;
; -0.430 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.216      ; 1.178      ;
; -0.427 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.323      ; 1.282      ;
; -0.421 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.752      ;
; -0.417 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.174      ; 1.123      ;
; -0.401 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.094     ; 0.839      ;
; -0.398 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.323      ; 1.253      ;
; -0.395 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.216      ; 1.143      ;
; -0.391 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.323      ; 1.246      ;
; -0.390 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.092     ; 0.830      ;
; -0.390 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.323      ; 1.245      ;
; -0.387 ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.216      ; 1.135      ;
; -0.387 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.174      ; 1.093      ;
; -0.385 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.067      ; 0.984      ;
; -0.377 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.094     ; 0.815      ;
; -0.375 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.706      ;
; -0.373 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.201     ; 0.704      ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ClkAddSub'                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; 0.057 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.975      ;
; 0.058 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.974      ;
; 0.145 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.887      ;
; 0.146 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.886      ;
; 0.146 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.886      ;
; 0.195 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.837      ;
; 0.196 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.836      ;
; 0.196 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.836      ;
; 0.239 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.793      ;
; 0.240 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.792      ;
; 0.241 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.791      ;
; 0.249 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.783      ;
; 0.250 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.782      ;
; 0.250 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.782      ;
; 0.270 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.762      ;
; 0.271 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.761      ;
; 0.271 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.761      ;
; 0.314 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.718      ;
; 0.315 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.717      ;
; 0.315 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.717      ;
; 0.327 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.704      ;
; 0.329 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.703      ;
; 0.372 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.660      ;
; 0.373 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.659      ;
; 0.373 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.659      ;
; 0.377 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.655      ;
; 0.378 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.654      ;
; 0.379 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.653      ;
; 0.420 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.612      ;
; 0.433 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.599      ;
; 0.438 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.594      ;
; 0.452 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.580      ;
; 0.453 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.579      ;
; 0.454 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.578      ;
; 0.501 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.531      ;
; 0.503 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.529      ;
; 0.503 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.529      ;
; 0.505 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.527      ;
; 0.513 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.519      ;
; 0.520 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.512      ;
; 0.545 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.487      ;
; 0.546 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.486      ;
; 0.563 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.469      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 1.960 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 1.654      ; 0.367      ;
; 2.460 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 1.654      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.179 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.853      ;
; 0.207 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.825      ;
; 0.223 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.809      ;
; 0.243 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.789      ;
; 0.253 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.779      ;
; 0.272 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.760      ;
; 0.287 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.745      ;
; 0.297 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.735      ;
; 0.298 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.734      ;
; 0.299 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.733      ;
; 0.304 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.728      ;
; 0.317 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.715      ;
; 0.317 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.715      ;
; 0.325 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.707      ;
; 0.326 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.706      ;
; 0.327 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.705      ;
; 0.327 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.705      ;
; 0.327 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.705      ;
; 0.332 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.700      ;
; 0.352 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.680      ;
; 0.361 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.671      ;
; 0.362 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.669      ;
; 0.363 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.669      ;
; 0.368 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.664      ;
; 0.404 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.628      ;
; 0.419 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.613      ;
; 0.421 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.611      ;
; 0.422 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.610      ;
; 0.433 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.599      ;
; 0.435 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.597      ;
; 0.436 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.596      ;
; 0.437 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.595      ;
; 0.437 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.595      ;
; 0.441 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.591      ;
; 0.442 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.590      ;
; 0.444 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.588      ;
; 0.493 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.539      ;
; 0.497 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.535      ;
; 0.505 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.527      ;
; 0.519 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.513      ;
; 0.548 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.484      ;
; 0.549 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.483      ;
; 0.549 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.483      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.690 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 1.384      ; 0.367      ;
; 2.190 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 1.384      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                       ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.326 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.706      ;
; 0.328 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.704      ;
; 0.329 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.336 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.696      ;
; 0.338 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.694      ;
; 0.339 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.693      ;
; 0.390 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.642      ;
; 0.392 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.640      ;
; 0.393 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.639      ;
; 0.430 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.602      ;
; 0.443 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.589      ;
; 0.471 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.561      ;
; 0.473 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.559      ;
; 0.474 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.558      ;
; 0.504 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.528      ;
; 0.508 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.524      ;
; 0.516 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.516      ;
; 0.519 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.513      ;
; 0.629 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.403      ;
; 0.631 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.709 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 1.403      ; 0.367      ;
; 2.209 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 1.403      ; 0.367      ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|inst7'                                                                                                             ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.378 ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.654      ;
; 0.395 ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.637      ;
; 0.439 ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.593      ;
; 0.579 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.542      ; 0.636      ;
; 0.626 ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.848 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.542      ; 0.367      ;
; 1.079 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.542      ; 0.636      ;
; 1.348 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.542      ; 0.367      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.580 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 1.654      ; 0.367      ;
; -1.080 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 1.654      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.317  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.469      ;
; 0.334  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.487      ;
; 0.360  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.512      ;
; 0.367  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.519      ;
; 0.375  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.529      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.531      ;
; 0.426  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.578      ;
; 0.427  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.579      ;
; 0.428  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.580      ;
; 0.442  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.594      ;
; 0.447  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.599      ;
; 0.460  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.612      ;
; 0.501  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.655      ;
; 0.507  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.659      ;
; 0.508  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.660      ;
; 0.551  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.705      ;
; 0.565  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.718      ;
; 0.609  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.761      ;
; 0.610  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.762      ;
; 0.630  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.782      ;
; 0.630  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.782      ;
; 0.631  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.783      ;
; 0.639  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.791      ;
; 0.640  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.792      ;
; 0.641  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.793      ;
; 0.684  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.836      ;
; 0.684  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.836      ;
; 0.685  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.837      ;
; 0.734  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.886      ;
; 0.735  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.887      ;
; 0.822  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.974      ;
; 0.822  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.974      ;
; 0.823  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.975      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.329 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 1.403      ; 0.367      ;
; -0.829 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 1.403      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.403      ;
; 0.361  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.516      ;
; 0.372  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.524      ;
; 0.376  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.528      ;
; 0.406  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.558      ;
; 0.407  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.559      ;
; 0.409  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.561      ;
; 0.437  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.589      ;
; 0.450  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.602      ;
; 0.487  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.639      ;
; 0.488  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.640      ;
; 0.490  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.642      ;
; 0.541  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.694      ;
; 0.544  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.696      ;
; 0.551  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.704      ;
; 0.554  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.706      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.310 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 1.384      ; 0.367      ;
; -0.810 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 1.384      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.331  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.483      ;
; 0.332  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.484      ;
; 0.361  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.513      ;
; 0.375  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.527      ;
; 0.383  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.535      ;
; 0.387  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.539      ;
; 0.436  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.588      ;
; 0.438  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.590      ;
; 0.439  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.591      ;
; 0.443  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.595      ;
; 0.443  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.596      ;
; 0.445  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.597      ;
; 0.447  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.599      ;
; 0.458  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.610      ;
; 0.459  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.611      ;
; 0.461  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.613      ;
; 0.476  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.628      ;
; 0.512  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.664      ;
; 0.517  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.670      ;
; 0.519  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.671      ;
; 0.528  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.680      ;
; 0.548  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.700      ;
; 0.553  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.705      ;
; 0.554  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.707      ;
; 0.563  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.715      ;
; 0.563  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.715      ;
; 0.576  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.728      ;
; 0.581  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.734      ;
; 0.583  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.735      ;
; 0.593  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.745      ;
; 0.608  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.760      ;
; 0.627  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.779      ;
; 0.637  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.789      ;
; 0.657  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.809      ;
; 0.673  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.825      ;
; 0.701  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.853      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'addsub:inst26|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -0.974 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.079      ;
; -0.974 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.079      ;
; -0.974 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.079      ;
; -0.974 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.079      ;
; -0.899 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.154      ;
; -0.899 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.154      ;
; -0.899 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.154      ;
; -0.899 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.901      ; 1.154      ;
; -0.847 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.124      ;
; -0.847 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.124      ;
; -0.837 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.134      ;
; -0.837 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.134      ;
; -0.823 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.121      ;
; -0.823 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.121      ;
; -0.823 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.121      ;
; -0.823 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.121      ;
; -0.798 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.173      ;
; -0.798 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.173      ;
; -0.788 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.183      ;
; -0.788 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.819      ; 1.183      ;
; -0.753 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.191      ;
; -0.753 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.191      ;
; -0.753 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.191      ;
; -0.753 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.792      ; 1.191      ;
; -0.691 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.131      ;
; -0.691 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.131      ;
; -0.691 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.131      ;
; -0.691 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.131      ;
; -0.659 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.163      ;
; -0.659 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.163      ;
; -0.659 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.163      ;
; -0.659 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.670      ; 1.163      ;
; -0.521 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.124      ;
; -0.521 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.124      ;
; -0.511 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.134      ;
; -0.511 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.134      ;
; -0.472 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.173      ;
; -0.472 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.173      ;
; -0.462 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.183      ;
; -0.462 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.993      ; 1.183      ;
; -0.420 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.121      ;
; -0.420 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.121      ;
; -0.420 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.121      ;
; -0.420 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.121      ;
; -0.407 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.131      ;
; -0.407 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.131      ;
; -0.407 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.131      ;
; -0.407 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.131      ;
; -0.375 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.163      ;
; -0.375 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.163      ;
; -0.375 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.163      ;
; -0.375 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.886      ; 1.163      ;
; -0.350 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.191      ;
; -0.350 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.191      ;
; -0.350 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.191      ;
; -0.350 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.889      ; 1.191      ;
; 0.353  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.478      ;
; 0.372  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.646      ;
; 0.430  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.478      ;
; 0.438  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.712      ;
; 0.491  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 0.646      ;
; 0.503  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.231      ; 0.886      ;
; 0.520  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.645      ;
; 0.533  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.807      ;
; 0.541  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.815      ;
; 0.557  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 0.712      ;
; 0.565  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.839      ;
; 0.579  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.704      ;
; 0.581  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.706      ;
; 0.596  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.082      ; 0.830      ;
; 0.597  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.645      ;
; 0.600  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.149      ; 0.901      ;
; 0.627  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.752      ;
; 0.629  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.903      ;
; 0.630  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.904      ;
; 0.635  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 0.787      ;
; 0.635  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 0.787      ;
; 0.642  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.107      ; 0.901      ;
; 0.652  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 0.807      ;
; 0.656  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.704      ;
; 0.657  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.782      ;
; 0.658  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.706      ;
; 0.660  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 0.815      ;
; 0.661  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.786      ;
; 0.667  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.941      ;
; 0.673  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.082      ; 0.907      ;
; 0.684  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 0.839      ;
; 0.687  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.149      ; 0.988      ;
; 0.693  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 0.967      ;
; 0.704  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.752      ;
; 0.711  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.231      ; 1.094      ;
; 0.729  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.107      ; 0.988      ;
; 0.734  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.782      ;
; 0.738  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.104     ; 0.786      ;
; 0.748  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 0.903      ;
; 0.749  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 0.904      ;
; 0.752  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.149      ; 1.053      ;
; 0.755  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.027     ; 0.880      ;
; 0.756  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.070      ; 0.478      ;
; 0.760  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.231      ; 1.143      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.468 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.542      ; 0.367      ;
; -0.199 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.542      ; 0.636      ;
; 0.032  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.542      ; 0.367      ;
; 0.215  ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.254  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.406      ;
; 0.301  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.542      ; 0.636      ;
; 0.441  ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.593      ;
; 0.485  ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.637      ;
; 0.502  ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.654      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'addsub:inst26|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst3|inst|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 2.638 ; 2.638 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 2.524 ; 2.524 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 2.582 ; 2.582 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 2.471 ; 2.471 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 2.638 ; 2.638 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 2.346 ; 2.346 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 2.189 ; 2.189 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 2.535 ; 2.535 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 2.311 ; 2.311 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 2.366 ; 2.366 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 2.255 ; 2.255 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 2.535 ; 2.535 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 2.130 ; 2.130 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 1.973 ; 1.973 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 3.488 ; 3.488 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 3.951 ; 3.951 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 3.544 ; 3.544 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -1.886 ; -1.886 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.954 ; -1.954 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -2.001 ; -2.001 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.886 ; -1.886 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.386 ; -2.386 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -1.828 ; -1.828 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.447 ; -1.447 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -1.789 ; -1.789 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.857 ; -1.857 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.904 ; -1.904 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.789 ; -1.789 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.302 ; -2.302 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -1.903 ; -1.903 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.350 ; -1.350 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -3.275 ; -3.275 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -3.824 ; -3.824 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -3.290 ; -3.290 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 5.146 ; 5.146 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 4.984 ; 4.984 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.099 ; 5.099 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 4.985 ; 4.985 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 4.975 ; 4.975 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.075 ; 5.075 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.139 ; 5.139 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.066 ; 5.066 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 4.931 ; 4.931 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 4.954 ; 4.954 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.108 ; 5.108 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.237 ; 5.237 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.242 ; 5.242 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.200 ; 5.200 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.277 ; 5.277 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.029 ; 5.029 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.338 ; 5.338 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.087 ; 5.087 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.052 ; 5.052 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.164 ; 5.164 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 4.827 ; 4.827 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.974 ; 5.974 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.808 ; 5.808 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 6.361 ; 6.361 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.928 ; 5.928 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 6.075 ; 6.075 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 6.053 ; 6.053 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 6.027 ; 6.027 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.204 ; 5.204 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.158 ; 5.158 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 4.951 ; 4.951 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 4.861 ; 4.861 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 4.432 ; 4.432 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 4.450 ; 4.450 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 4.396 ; 4.396 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.393 ; 4.393 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 2.023 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 5.320 ; 5.320 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.158 ; 5.158 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.273 ; 5.273 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.159 ; 5.159 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.149 ; 5.149 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.249 ; 5.249 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.313 ; 5.313 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.163 ; 5.163 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.028 ; 5.028 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.051 ; 5.051 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.205 ; 5.205 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.334 ; 5.334 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.339 ; 5.339 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.297 ; 5.297 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.493 ; 5.493 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.245 ; 5.245 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.554 ; 5.554 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.303 ; 5.303 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.268 ; 5.268 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.380 ; 5.380 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.043 ; 5.043 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 3.641 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 3.297 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 3.632 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 3.686 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 3.572 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 3.543 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 3.676 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.420 ; 5.420 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.374 ; 5.374 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.167 ; 5.167 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.077 ; 5.077 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 4.606 ; 4.606 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 4.624 ; 4.624 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 4.570 ; 4.570 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.567 ; 4.567 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 2.023 ; Fall       ; addsub:inst26|ins7t          ;
; F0n0      ; clock_generator:inst12|inst7 ; 3.415 ; 3.415 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n1      ; clock_generator:inst12|inst7 ; 3.370 ; 3.370 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n2      ; clock_generator:inst12|inst7 ; 3.462 ; 3.462 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n3      ; clock_generator:inst12|inst7 ; 3.366 ; 3.366 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n4      ; clock_generator:inst12|inst7 ; 3.369 ; 3.369 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n5      ; clock_generator:inst12|inst7 ; 3.460 ; 3.460 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n6      ; clock_generator:inst12|inst7 ; 3.507 ; 3.507 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.584 ; 3.584 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.429 ; 3.429 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.468 ; 3.468 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.366 ; 3.366 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.500 ; 3.500 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.498 ; 3.498 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.490 ; 3.490 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.652 ; 3.652 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.582 ; 3.582 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.396 ; 3.396 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.426 ; 3.426 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.554 ; 3.554 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.394 ; 3.394 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.360 ; 3.360 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 4.289 ; 4.289 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.945 ; 3.945 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 4.280 ; 4.280 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 4.334 ; 4.334 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 4.220 ; 4.220 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 4.191 ; 4.191 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 4.324 ; 4.324 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 2.712 ; 2.712 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 2.628 ; 2.628 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 2.767 ; 2.593 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 2.722 ; 2.548 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 2.814 ; 2.640 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 2.718 ; 2.544 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 2.721 ; 2.547 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 2.812 ; 2.638 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 2.859 ; 2.685 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 2.936 ; 2.839 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 2.781 ; 2.684 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 2.820 ; 2.723 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 2.718 ; 2.621 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 2.852 ; 2.755 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 2.850 ; 2.753 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 2.842 ; 2.745 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 3.004 ; 2.788 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 2.934 ; 2.718 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 2.748 ; 2.532 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 2.778 ; 2.562 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 2.906 ; 2.690 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 2.746 ; 2.530 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 2.712 ; 2.496 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.739 ; 3.641 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.573 ; 3.297 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.994 ; 3.632 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.749 ; 3.686 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.842 ; 3.572 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.823 ; 3.543 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.792 ; 3.676 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 4.763 ; 4.763 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 4.757 ; 4.757 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 4.693 ; 4.693 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 4.752 ; 4.752 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 4.432 ; 4.432 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 4.450 ; 4.450 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 4.396 ; 4.396 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.393 ; 4.393 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 2.023 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 2.593 ; 2.767 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 2.548 ; 2.722 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 2.640 ; 2.814 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 2.544 ; 2.718 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 2.547 ; 2.721 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 2.638 ; 2.812 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 2.685 ; 2.859 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 2.839 ; 2.936 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 2.684 ; 2.781 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 2.723 ; 2.820 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 2.621 ; 2.718 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 2.755 ; 2.852 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 2.753 ; 2.850 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 2.745 ; 2.842 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 2.788 ; 3.004 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 2.718 ; 2.934 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 2.532 ; 2.748 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 2.562 ; 2.778 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 2.690 ; 2.906 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 2.530 ; 2.746 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 2.496 ; 2.712 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 3.641 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 3.297 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 3.632 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 3.686 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 3.572 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 3.543 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 3.676 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 4.937 ; 4.937 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 4.973 ; 4.973 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 4.909 ; 4.909 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 4.926 ; 4.926 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 4.606 ; 4.606 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 4.624 ; 4.624 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 4.570 ; 4.570 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.567 ; 4.567 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 2.023 ; Fall       ; addsub:inst26|ins7t          ;
; F0n0      ; clock_generator:inst12|inst7 ; 3.222 ; 3.222 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n1      ; clock_generator:inst12|inst7 ; 3.177 ; 3.177 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n2      ; clock_generator:inst12|inst7 ; 3.269 ; 3.269 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n3      ; clock_generator:inst12|inst7 ; 3.173 ; 3.173 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n4      ; clock_generator:inst12|inst7 ; 3.176 ; 3.176 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n5      ; clock_generator:inst12|inst7 ; 3.267 ; 3.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n6      ; clock_generator:inst12|inst7 ; 3.314 ; 3.314 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.470 ; 3.470 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.315 ; 3.315 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.354 ; 3.354 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.252 ; 3.252 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.386 ; 3.386 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.384 ; 3.384 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.376 ; 3.376 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.541 ; 3.541 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.471 ; 3.471 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.285 ; 3.285 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.315 ; 3.315 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.443 ; 3.443 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.283 ; 3.283 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.249 ; 3.249 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 4.201 ; 4.201 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.857 ; 3.857 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 4.192 ; 4.192 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 4.246 ; 4.246 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 4.132 ; 4.132 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 4.103 ; 4.103 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 4.236 ; 4.236 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 2.712 ; 2.712 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 2.628 ; 2.628 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                     ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                          ; -2.997  ; -2.536  ; N/A      ; N/A     ; -1.380              ;
;  ClkAddSub                                                ; -1.044  ; -2.536  ; N/A      ; N/A     ; -1.380              ;
;  addsub:inst26|ins7t                                      ; -2.997  ; -1.687  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.769  ; -2.069  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.450  ; -2.163  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|inst7                             ; -0.322  ; -0.828  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                           ; -47.362 ; -29.276 ; 0.0      ; 0.0     ; -59.38              ;
;  ClkAddSub                                                ; -5.461  ; -2.536  ; N/A      ; N/A     ; -11.380             ;
;  addsub:inst26|ins7t                                      ; -35.877 ; -21.564 ; N/A      ; N/A     ; -28.000             ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -3.748  ; -2.069  ; N/A      ; N/A     ; -10.000             ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.666  ; -2.163  ; N/A      ; N/A     ; -7.000              ;
;  clock_generator:inst12|inst7                             ; -0.610  ; -0.944  ; N/A      ; N/A     ; -3.000              ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 4.842 ; 4.842 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.543 ; 4.543 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.740 ; 4.740 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 4.435 ; 4.435 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.842 ; 4.842 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.159 ; 4.159 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.895 ; 3.895 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 4.570 ; 4.570 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.036 ; 4.036 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.215 ; 4.215 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 3.910 ; 3.910 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.570 ; 4.570 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 3.643 ; 3.643 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.382 ; 3.382 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 6.184 ; 6.184 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 7.082 ; 7.082 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 6.359 ; 6.359 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -1.886 ; -1.886 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.954 ; -1.954 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -2.001 ; -2.001 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.886 ; -1.886 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.386 ; -2.386 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -1.828 ; -1.828 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.447 ; -1.447 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -1.789 ; -1.789 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.857 ; -1.857 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.904 ; -1.904 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.789 ; -1.789 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.302 ; -2.302 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -1.903 ; -1.903 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -1.350 ; -1.350 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -3.275 ; -3.275 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -3.824 ; -3.824 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -3.290 ; -3.290 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 9.973  ; 9.973  ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 9.552  ; 9.552  ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 9.815  ; 9.815  ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 9.552  ; 9.552  ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 9.533  ; 9.533  ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 9.799  ; 9.799  ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 9.876  ; 9.876  ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 9.769  ; 9.769  ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 9.496  ; 9.496  ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 9.506  ; 9.506  ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 9.836  ; 9.836  ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 10.140 ; 10.140 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 10.138 ; 10.138 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 10.084 ; 10.084 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 10.112 ; 10.112 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 9.571  ; 9.571  ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.342 ; 10.342 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 9.834  ; 9.834  ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 9.699  ; 9.699  ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 9.939  ; 9.939  ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 9.142  ; 9.142  ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 11.548 ; 11.548 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 11.185 ; 11.185 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 12.471 ; 12.471 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 11.537 ; 11.537 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 11.863 ; 11.863 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 11.832 ; 11.832 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 11.733 ; 11.733 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 9.905  ; 9.905  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 9.795  ; 9.795  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 9.345  ; 9.345  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 9.125  ; 9.125  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 8.150  ; 8.150  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 8.194  ; 8.194  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 8.110  ; 8.110  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.101  ; 8.101  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 3.770  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 10.363 ; 10.363 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 9.942  ; 9.942  ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 10.205 ; 10.205 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 9.942  ; 9.942  ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 9.923  ; 9.923  ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 10.189 ; 10.189 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 10.266 ; 10.266 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 9.985  ; 9.985  ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 9.712  ; 9.712  ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 9.722  ; 9.722  ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 10.052 ; 10.052 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 10.356 ; 10.356 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 10.354 ; 10.354 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 10.300 ; 10.300 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 10.637 ; 10.637 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 10.096 ; 10.096 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.867 ; 10.867 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 10.359 ; 10.359 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 10.224 ; 10.224 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 10.464 ; 10.464 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 9.667  ; 9.667  ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 7.285  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 6.507  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 7.296  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 7.480  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 7.195  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 7.156  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 7.497  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 10.402 ; 10.402 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 10.292 ; 10.292 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 9.870  ; 9.870  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 9.650  ; 9.650  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 8.540  ; 8.540  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 8.584  ; 8.584  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 8.500  ; 8.500  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 8.491  ; 8.491  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 3.770  ; Fall       ; addsub:inst26|ins7t          ;
; F0n0      ; clock_generator:inst12|inst7 ; 6.747  ; 6.747  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n1      ; clock_generator:inst12|inst7 ; 6.631  ; 6.631  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n2      ; clock_generator:inst12|inst7 ; 6.792  ; 6.792  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n3      ; clock_generator:inst12|inst7 ; 6.622  ; 6.622  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n4      ; clock_generator:inst12|inst7 ; 6.628  ; 6.628  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n5      ; clock_generator:inst12|inst7 ; 6.874  ; 6.874  ; Rise       ; clock_generator:inst12|inst7 ;
; F0n6      ; clock_generator:inst12|inst7 ; 6.954  ; 6.954  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.089  ; 7.089  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 6.782  ; 6.782  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 6.818  ; 6.818  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 6.546  ; 6.546  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 6.855  ; 6.855  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 6.849  ; 6.849  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 6.844  ; 6.844  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 7.192  ; 7.192  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 7.033  ; 7.033  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 6.765  ; 6.765  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 6.830  ; 6.830  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.072  ; 7.072  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 6.738  ; 6.738  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 6.630  ; 6.630  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 8.403  ; 8.403  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.625  ; 7.625  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 8.414  ; 8.414  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 8.598  ; 8.598  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 8.313  ; 8.313  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 8.274  ; 8.274  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 8.615  ; 8.615  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 4.996  ; 4.996  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 4.891  ; 4.891  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 2.767 ; 2.593 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 2.722 ; 2.548 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 2.814 ; 2.640 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 2.718 ; 2.544 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 2.721 ; 2.547 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 2.812 ; 2.638 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 2.859 ; 2.685 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 2.936 ; 2.839 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 2.781 ; 2.684 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 2.820 ; 2.723 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 2.718 ; 2.621 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 2.852 ; 2.755 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 2.850 ; 2.753 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 2.842 ; 2.745 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 3.004 ; 2.788 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 2.934 ; 2.718 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 2.748 ; 2.532 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 2.778 ; 2.562 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 2.906 ; 2.690 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 2.746 ; 2.530 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 2.712 ; 2.496 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.739 ; 3.641 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.573 ; 3.297 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.994 ; 3.632 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.749 ; 3.686 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.842 ; 3.572 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.823 ; 3.543 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.792 ; 3.676 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 4.763 ; 4.763 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 4.757 ; 4.757 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 4.693 ; 4.693 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 4.752 ; 4.752 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 4.432 ; 4.432 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 4.450 ; 4.450 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 4.396 ; 4.396 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.393 ; 4.393 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 2.023 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 2.593 ; 2.767 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 2.548 ; 2.722 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 2.640 ; 2.814 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 2.544 ; 2.718 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 2.547 ; 2.721 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 2.638 ; 2.812 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 2.685 ; 2.859 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 2.839 ; 2.936 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 2.684 ; 2.781 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 2.723 ; 2.820 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 2.621 ; 2.718 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 2.755 ; 2.852 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 2.753 ; 2.850 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 2.745 ; 2.842 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 2.788 ; 3.004 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 2.718 ; 2.934 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 2.532 ; 2.748 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 2.562 ; 2.778 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 2.690 ; 2.906 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 2.530 ; 2.746 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 2.496 ; 2.712 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 3.641 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 3.297 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 3.632 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 3.686 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 3.572 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 3.543 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 3.676 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 4.937 ; 4.937 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 4.973 ; 4.973 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 4.909 ; 4.909 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 4.926 ; 4.926 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 4.606 ; 4.606 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 4.624 ; 4.624 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 4.570 ; 4.570 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.567 ; 4.567 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 2.023 ; Fall       ; addsub:inst26|ins7t          ;
; F0n0      ; clock_generator:inst12|inst7 ; 3.222 ; 3.222 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n1      ; clock_generator:inst12|inst7 ; 3.177 ; 3.177 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n2      ; clock_generator:inst12|inst7 ; 3.269 ; 3.269 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n3      ; clock_generator:inst12|inst7 ; 3.173 ; 3.173 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n4      ; clock_generator:inst12|inst7 ; 3.176 ; 3.176 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n5      ; clock_generator:inst12|inst7 ; 3.267 ; 3.267 ; Rise       ; clock_generator:inst12|inst7 ;
; F0n6      ; clock_generator:inst12|inst7 ; 3.314 ; 3.314 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.470 ; 3.470 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.315 ; 3.315 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.354 ; 3.354 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.252 ; 3.252 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.386 ; 3.386 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.384 ; 3.384 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.376 ; 3.376 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.541 ; 3.541 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.471 ; 3.471 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.285 ; 3.285 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.315 ; 3.315 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.443 ; 3.443 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.283 ; 3.283 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.249 ; 3.249 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 4.201 ; 4.201 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.857 ; 3.857 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 4.192 ; 4.192 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 4.246 ; 4.246 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 4.132 ; 4.132 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 4.103 ; 4.103 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 4.236 ; 4.236 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 2.712 ; 2.712 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 2.628 ; 2.628 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst26|ins7t                                      ; addsub:inst26|ins7t                                      ; 140      ; 140      ; 120      ; 120      ;
; clock_generator:inst12|inst7                             ; addsub:inst26|ins7t                                      ; 56       ; 0        ; 48       ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst26|ins7t                                      ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst26|ins7t                                      ; addsub:inst26|ins7t                                      ; 140      ; 140      ; 120      ; 120      ;
; clock_generator:inst12|inst7                             ; addsub:inst26|ins7t                                      ; 56       ; 0        ; 48       ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst26|ins7t                                      ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 223   ; 223  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Nov 29 00:44:48 2015
Info: Command: quartus_sta projectN28 -c projectN28
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projectN28.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|inst7 clock_generator:inst12|inst7
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst102|inst10 clock_generator:inst12|clock_divider_1024:inst102|inst10
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst101|inst10 clock_generator:inst12|clock_divider_1024:inst101|inst10
    Info (332105): create_clock -period 1.000 -name ClkAddSub ClkAddSub
    Info (332105): create_clock -period 1.000 -name addsub:inst26|ins7t addsub:inst26|ins7t
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.997
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.997       -35.877 addsub:inst26|ins7t 
    Info (332119):    -1.044        -5.461 ClkAddSub 
    Info (332119):    -0.769        -3.748 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.450        -1.666 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.322        -0.610 clock_generator:inst12|inst7 
Info (332146): Worst-case hold slack is -2.536
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.536        -2.536 ClkAddSub 
    Info (332119):    -2.163        -2.163 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -2.069        -2.069 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -1.687       -21.564 addsub:inst26|ins7t 
    Info (332119):    -0.828        -0.944 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.500       -28.000 addsub:inst26|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.081       -11.943 addsub:inst26|ins7t 
    Info (332119):     0.057         0.000 ClkAddSub 
    Info (332119):     0.179         0.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):     0.326         0.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):     0.378         0.000 clock_generator:inst12|inst7 
Info (332146): Worst-case hold slack is -1.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.580        -1.580 ClkAddSub 
    Info (332119):    -1.329        -1.329 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -1.310        -1.310 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.974       -13.320 addsub:inst26|ins7t 
    Info (332119):    -0.468        -0.667 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.500       -28.000 addsub:inst26|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 601 megabytes
    Info: Processing ended: Sun Nov 29 00:44:50 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


