============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  09:17:55 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance     Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------
dsc_mul            304       1093         0        1093    <none> (D) 
  prg_b            112        367         0         367    <none> (D) 
    prg_ab         111        365         0         365    <none> (D) 
      ctr4          43        194         0         194    <none> (D) 
      comp8_b       34         85         0          85    <none> (D) 
        comp7        2          6         0           6    <none> (D) 
        comp6        2          6         0           6    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp8_a       34         85         0          85    <none> (D) 
        comp7        2          6         0           6    <none> (D) 
        comp6        2          6         0           6    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  prg_a            111        365         0         365    <none> (D) 
    prg_ab         110        363         0         363    <none> (D) 
      ctr4          42        192         0         192    <none> (D) 
      comp8_b       34         85         0          85    <none> (D) 
        comp7        2          6         0           6    <none> (D) 
        comp6        2          6         0           6    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp8_a       34         85         0          85    <none> (D) 
        comp7        2          6         0           6    <none> (D) 
        comp6        2          6         0           6    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  stoch2bin_out     78        354         0         354    <none> (D) 
  mul                1          2         0           2    <none> (D) 

 (D) = wireload is default in technology library
