{"patent_id": "10-2023-0092308", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0012280", "출원번호": "10-2023-0092308", "발명의 명칭": "스토리지 시스템 및 이를 포함하는 컴퓨팅 시스템", "출원인": "삼성전자주식회사", "발명자": "지수영"}}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 CXL(Compute Express Link) 스위치 및 제2 CXL 스위치를 포함하는 CXL 인터페이스를 통해 호스트와 연결되는 제1 CXL 스토리지 장치; 및상기 CXL 인터페이스를 통해 상기 호스트와 연결되는 제2 CXL 스토리지 장치를 포함하고,상기 제1 CXL 스토리지 장치는,제1 CXL 스토리지 컨트롤러;상기 제1 CXL 스토리지 컨트롤러에 의해 제어되는 제1 비휘발성 메모리; 및상기 제1 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제1 공유 메모리(shared memory)를 포함하고,상기 제2 CXL 스토리지 장치는,제2 CXL 스토리지 컨트롤러;상기 제2 CXL 스토리지 컨트롤러에 의해 제어되는 제2 비휘발성 메모리; 및상기 제2 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제2 공유 메모리로서, 상기 제1 CXL 스토리지 컨트롤러가 상기 제1 CXL 스위치를 통해 액세스(access)할 수 있는 제2 공유 메모리를 포함하고,상기 제1 CXL 스토리지 컨트롤러는, 상기 호스트로부터 상기 제1 비휘발성 메모리의 동작과 연관된 커맨드를 수신하고, 상기 제1 비휘발성 메모리의제1 열화도가, 상기 제2 공유 메모리를 통해 확인되는 상기 제2 비휘발성 메모리의 제2 열화도보다 높은 것에응답하여,상기 커맨드를 수행하지 않고, 상기 제2 CXL 스토리지 컨트롤러가 상기 커맨드를 수행하도록 제어하는,스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 CXL 스토리지 컨트롤러는, 상기 제1 열화도가 상기 제2 열화도보다 높은 것에 응답하여, 상기 커맨드를 상기 제2 CXL 스토리지 장치에 전송할 것을 상기 호스트에 요청하는, 스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 제1 CXL 스토리지 컨트롤러는, 상기 제1 열화도가 상기 제2 열화도보다 높은 것에 응답하여, 상기 커맨드를 제1 신호를 통해 상기 제2 CXL 스토리지 장치에 전송하고,상기 제1 신호는 상기 커맨드를 전송한 상기 호스트의 버퍼 어드레스를 포함하는, 스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 커맨드는 라이트 커맨드를 포함하고,상기 제2 CXL 스토리지 장치는 상기 라이트 커맨드를 전송한 상기 호스트의 버퍼 어드레스를 기초로 상기 호스트로부터 라이트 데이터를 수신하는, 스토리지 시스템.공개특허 10-2025-0012280-3-청구항 5 제4항에 있어서,상기 제2 CXL 스토리지 컨트롤러는 상기 라이트 커맨드를 수행한 후,상기 호스트가 요청한 라이트 커맨드를 완료하였음을 알리는 커맨드 응답 신호를 상기 제1 CXL 스토리지 장치에전송하는, 스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 호스트는 상기 제1 CXL 스토리지 장치에 리드 커맨드를 전송하고,상기 제1 CXL 스토리지 컨트롤러는 상기 리드 커맨드를 수신한 것에 응답하여, 상기 리드 커맨드를 제2 신호를통해 상기 제2 CXL 스토리지 장치에 전송하고,상기 제2 신호는 상기 리드 커맨드를 전송한 상기 호스트의 버퍼 어드레스를 포함하는, 스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 제2 CXL 스위치를 통해 상기 호스트와 연결되는 제3 CXL 스토리지 장치를 더 포함하고,상기 제3 CXL 스토리지 장치는,제3 CXL 스토리지 컨트롤러;상기 제3 CXL 스토리지 컨트롤러에 의해 제어되는 제3 비휘발성 메모리; 및상기 제3 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제3 공유 메모리로서, 상기 제1 CXL 스토리지 컨트롤러가 상기 제1 및 제2 CXL 스위치를 통해 액세스할 수 있는 제3 공유 메모리를 포함하고,상기 제3 CXL 스토리지 장치는 상기 호스트와 상기 제1 CXL 스위치를 통해 연결되지 않는, 스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "CXL(Compute Express Link) 인터페이스를 통해 호스트와 연결되는 제1 CXL 스토리지 장치; 및상기 CXL 인터페이스를 통해 상기 호스트와 연결되는 제2 CXL 스토리지 장치를 포함하고,상기 제1 CXL 스토리지 장치는,제1 CXL 스토리지 컨트롤러;상기 제1 CXL 스토리지 컨트롤러에 의해 제어되는 제1 비휘발성 메모리; 및상기 제1 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제1 공유 메모리(shared memory)를 포함하고,상기 제2 CXL 스토리지 장치는,제2 CXL 스토리지 컨트롤러;상기 제2 CXL 스토리지 컨트롤러에 의해 제어되는 제2 비휘발성 메모리; 및상기 제2 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제2 공유 메모리로서, 상기 제1 CXL 스토리지 컨트롤러가 상기 CXL 인터페이스를 통해 액세스(access)할 수 있는 제2 공유 메모리를 포함하고,상기 제1 CXL 스토리지 컨트롤러는, 상기 호스트로부터 상기 제1 비휘발성 메모리의 동작과 연관된 커맨드를 수신하고, 상기 커맨드를 상기 제1 CXL스토리지 장치에서 처리하지 못하는 것에 응답하여,상기 제2 CXL 스토리지 컨트롤러가 상기 커맨드를 수행하도록 제어하는,공개특허 10-2025-0012280-4-스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 호스트는, 호스트 프로세서, 베이스보드 관리 컨트롤러(Baseboard Management Controller; BMC), 및 보조파워 공급 유닛(auxiliary power supplying unit)을 포함하고,상기 제1 CXL 스토리지 장치는, 상기 호스트 프로세서의 제어 없이, 상기 BMC와 독립적으로 통신하는 제1 마이크로 컨트롤러 유닛(Micro Controller Unit; MCU)을 포함하고,상기 제2 CXL 스토리지 장치는, 상기 호스트 프로세서의 제어 없이, 상기 BMC와 독립적으로 통신하는 제2 마이크로 컨트롤러 유닛을 포함하고,상기 보조 파워 공급 유닛은 상기 제1 MCU 및 제2 MCU에 파워를 각각 공급하는, 스토리지 시스템."}
{"patent_id": "10-2023-0092308", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "호스트; 및CXL(Compute Express Link) 인터페이스를 통해 상기 호스트와 연결되는 제1 CXL 스토리지 장치와 제2 CXL 스토리지 장치를 포함하는 스토리지 시스템을 포함하고, 상기 제1 CXL 스토리지 장치는,제1 CXL 스토리지 컨트롤러;상기 제1 CXL 스토리지 컨트롤러에 의해 제어되는 제1 비휘발성 메모리; 및상기 제1 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제1 공유 메모리(shared memory)를 포함하고,상기 제2 CXL 스토리지 장치는,제2 CXL 스토리지 컨트롤러;상기 제2 CXL 스토리지 컨트롤러에 의해 제어되는 제2 비휘발성 메모리; 및상기 제2 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제2 공유 메모리로서, 상기 제1 CXL 스토리지 컨트롤러가 상기 CXL 인터페이스를 통해 액세스(access)할 수 있는 제2 공유 메모리를 포함하고,상기 제1 CXL 스토리지 컨트롤러는,상기 호스트로부터 상기 제1 비휘발성 메모리의 동작과 연관된 커맨드를 수신하고, 상기 제1 비휘발성 메모리의제1 열화도가, 상기 제2 공유 메모리를 통해 확인되는 상기 제2 비휘발성 메모리의 제2 열화도보다 높은 것에응답하여,상기 커맨드를 수행하지 않고, 상기 제2 CXL 스토리지 컨트롤러가 상기 커맨드를 수행하도록 제어하는,컴퓨팅 시스템."}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "스토리지 시스템 및 이를 포함하는 컴퓨팅 시스템이 제공된다. 스토리지 시스템은, 제1 CXL(Compute Express Link) 스위치 및 제2 CXL 스위치를 포함하는 CXL 인터페이스를 통해 호스트와 연결되는 제1 CXL 스토리지 장치, 및 CXL 인터페이스를 통해 호스트와 연결되는 제2 CXL 스토리지 장치를 포함하고, 제1 CXL 스토리지 장치는, 제1 (뒷면에 계속)"}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 스토리지 시스템 및 이를 포함하는 컴퓨팅 시스템에 관한 것이다."}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능(AI), 빅데이터, 엣지 컴퓨팅(Edge Computing)과 같은 기술 발전에 따라, 장치에서 보다 많은 양의 데 이터를 보다 빠르게 처리하고자 하는 요구들이 대두되고 있다. 즉, 복잡한 연산을 수행하는 고대역폭 애플리케 이션은 더 빠른 데이터 처리와 더 효율적인 메모리 액세스가 필요하다. 그러나 CPU, GPU 등 연산장치들을 포함하는 호스트 디바이스들은 메모리를 포함하는 반도체 장치와 대부분 PCIe 프로토콜을 통해 연결되어 있어, 상대적으로 대역폭이 낮고 지연이 길며, 반도체 장치와의 메모리 공유와 일관성 문제가 발생하고 있다."}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 기술적 과제는 신뢰성이 향상된 스토리지 시스템을 제공하는 것이다. 본 발명이 해결하고자 하는 다른 기술적 과제는 신뢰성이 향상된 컴퓨팅 시스템을 제공하는 것이다."}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 시스템은, 제1 CXL(Compute Express Link) 스위치 및 제2 CXL 스위치를 포함하는 CXL 인터페이스를 통해 호스트와 연결되는 제1 CXL 스토리지 장치, 및 CXL 인터페이스를 통해 호스트와 연결되는 제2 CXL 스토리지 장치를 포함하고, 제1 CXL 스토리지 장치는, 제 1 CXL 스토리지 컨트롤러, 제1 CXL 스토리지 컨트롤러에 의해 제어되는 제1 비휘발성 메모리, 및 제1 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제1 공유 메모리(shared memory)를 포함하고, 제2 CXL 스토리지 장치 는, 제2 CXL 스토리지 컨트롤러, 제2 CXL 스토리지 컨트롤러에 의해 제어되는 제2 비휘발성 메모리, 및 제2 비 휘발성 메모리의 열화도에 관한 정보를 포함하는 제2 공유 메모리로서, 제1 CXL 스토리지 컨트롤러가 제1 CXL 스위치를 통해 액세스(access)할 수 있는 제2 공유 메모리를 포함하고, 제1 CXL 스토리지 컨트롤러는, 호스트로 부터 제1 비휘발성 메모리의 동작과 연관된 커맨드를 수신하고, 제1 비휘발성 메모리의 제1 열화도가, 제2 공유 메모리를 통해 확인되는 제2 비휘발성 메모리의 제2 열화도보다 높은 것에 응답하여, 커맨드를 수행하지 않고, 제2 CXL 스토리지 컨트롤러가 커맨드를 수행하도록 제어한다. 상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 시스템은, CXL(Compute Express Link) 인터페이스를 통해 호스트와 연결되는 제1 CXL 스토리지 장치, 및 CXL 인터페이스를 통해 호스트와 연결 되는 제2 CXL 스토리지 장치를 포함하고, 제1 CXL 스토리지 장치는, 제1 CXL 스토리지 컨트롤러, 제1 CXL 스토 리지 컨트롤러에 의해 제어되는 제1 비휘발성 메모리, 및 제1 비휘발성 메모리의 열화도에 관한 정보를 포함하 는 제1 공유 메모리(shared memory)를 포함하고, 제2 CXL 스토리지 장치는, 제2 CXL 스토리지 컨트롤러, 제2 CXL 스토리지 컨트롤러에 의해 제어되는 제2 비휘발성 메모리, 및 제2 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제2 공유 메모리로서, 제1 CXL 스토리지 컨트롤러가 CXL 인터페이스를 통해 액세스(access)할 수 있는 제2 공유 메모리를 포함하고, 제1 CXL 스토리지 컨트롤러는, 호스트 장치로부터 제1 비휘발성 메모리의 동작과 연관된 커맨드를 수신하고, 커맨드를 제1 CXL 스토리지 장치에서 처리하지 못하는 것에 응답하여, 제2 CXL 스토 리지 컨트롤러가 커맨드를 수행하도록 제어한다. 상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 컴퓨팅 시스템은, 호스트, CXL(Compute Express Link) 인터페이스를 통해 호스트와 연결되는 제1 CXL 스토리지 장치와 제2 CXL 스토리지 장치를 포함하 는 스토리지 시스템을 포함하고, 제1 CXL 스토리지 장치는, 제1 CXL 스토리지 컨트롤러, 제1 CXL 스토리지 컨트 롤러에 의해 제어되는 제1 비휘발성 메모리, 및 제1 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제1 공 유 메모리(shared memory)를 포함하고, 제2 CXL 스토리지 장치는, 제2 CXL 스토리지 컨트롤러, 제2 CXL 스토리 지 컨트롤러에 의해 제어되는 제2 비휘발성 메모리, 및 제2 비휘발성 메모리의 열화도에 관한 정보를 포함하는 제2 공유 메모리로서, 제1 CXL 스토리지 컨트롤러가 CXL 인터페이스를 통해 액세스(access)할 수 있는 제2 공유 메모리를 포함하고, 제1 CXL 스토리지 컨트롤러는, 호스트로부터 제1 비휘발성 메모리의 동작과 연관된 커맨드 를 수신하고, 제1 비휘발성 메모리의 제1 열화도가, 제2 공유 메모리를 통해 확인되는 제2 비휘발성 메모리의 제2 열화도보다 높은 것에 응답하여, 커맨드를 수행하지 않고, 제2 CXL 스토리지 컨트롤러가 커맨드를 수행하도 록 제어한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다."}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 몇몇 실시예에 따른 스토리지 시스템 및 이를 포함하는 컴퓨팅 시스템에 대해서 설명한다. 도 1은 몇몇 실시예에 따른 스토리지 시스템이 적용된 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 1을 참조하면, 컴퓨팅 시스템은 호스트들(101, 102, 103), 복수의 메모리 장치들(111a, 111b, 112a, 112b, 113a, 113b), 복수의 CXL 스토리지 장치들(130, 140, 150)을 포함할 수 있다. 복수의 CXL 스토리지 장치 들(130, 140, 150)은 스토리지 시스템(100s)을 구성할 수 있다. 몇몇 실시예에서, 컴퓨팅 시스템은 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기, 디지털 카메라 등과 같은 사 용자 장치들, 또는 내비게이션(navigation), 블랙 박스, 차량용 전장 장치 등과 같은 차량용 장비(automotive device)에 포함될 수 있다. 또는, 컴퓨팅 시스템은 휴대용 통신 단말기(mobile phone), 스마트폰(smar phone), 태블릿 pc(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 호스트들(101, 102, 103)은 컴퓨팅 시스템의 제반 동작을 제어할 수 있다. 몇몇 실시예에서, 호스트들 (101, 102, 103)은 각각 CPU(central processing unit), GPU(graphics processing unit), NPU(neural processing unit), DPU(data processing unit) 등과 같은 다양한 프로세서들 중 하나일 수 있다. 몇몇 실시예 에서, 호스트들(101, 102, 103)은 각각 싱글 코어 프로세서 또는 멀티 코어 프로세서를 포함할 수 있다. 복수의 메모리 장치들(111a, 111b, 112a, 112b, 113a, 113b)은 컴퓨팅 시스템의 메인 메모리 또는 시스템 메모리로서 사용될 수 있다. 메모리 장치들(111a, 111b)은 호스트와 연결될 수 있고, 메모리 장치들(112a,112b)은 호스트와 연결될 수 있고, 메모리 장치들(113a, 113b)은 호스트와 연결될 수 있다. 몇몇 실 시예에서, 복수의 메모리 장치들(111a, 111b, 112a, 112b, 113a, 113b) 각각은 DRAM(dynamic random access memory) 장치일 수 있으며, DIMM(dual in-line memory module)의 폼 팩터를 가질 수 있다. 단, 실시예가 이에 제한되는 것은 아니며, 복수의 메모리 장치들(111a, 111b, 112a, 112b, 113a, 113b)은 플래시 메모리(flash memory), PRAM(phase change ram), RRAM(resistive ram), MRAM(magnetic ram) 등과 같은 비휘발성 메모리를 포 함할 수 있다. 메모리 장치들(111a, 111b)은 DDR 인터페이스(double data rate interface)를 통해 호스트와 직접 통신할 수 있고, 메모리 장치들(112a, 112b)은 DDR 인터페이스를 통해 호스트와 직접 통신할 수 있고, 메모리 장 치들(113a, 113b)은 DDR 인터페이스를 통해 호스트와 직접 통신할 수 있다. 몇몇 실시예에서, 호스트들 (101, 102, 103)은 복수의 메모리 장치들(111a, 111b, 112a, 112b, 113a, 113b)을 각각 제어하도록 구성된 메 모리 컨트롤러들을 각각 포함할 수 있다. 단, 실시예가 이에 제한되는 것은 아니며, 복수의 메모리 장치들 (111a, 111b, 112a, 112b, 113a, 113b)은 다양한 인터페이스를 통해 호스트들(101, 102, 103)과 각각 통신할 수 있다. 복수의 CXL 스토리지 장치들(130, 140, 150)은 각각 CXL 스토리지 컨트롤러들(131, 141, 151)과 비휘발성 메모 리들(132, 142, 152)을 포함할 수 있다. 각 CXL 스토리지 컨트롤러들(131, 141, 151)은 호스트들(101, 102, 103)의 제어에 따라, 각 비휘발성 메모리들(132, 142, 152)에 데이터를 저장하거나 또는 각 비휘발성 메모리들 (132, 142, 152)에 저장된 데이터를 호스트들(101, 102, 103)로 전송할 수 있다. 몇몇 실시예에서, 비휘발성 메 모리들(132, 142, 152)은 낸드 플래시 메모리(nand flash memory)일 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 호스트들(101, 102, 103)과 CXL 스토리지 장치들(130, 140, 150)은 동일한 인터페이스를 서 로 공유하도록 구성될 수 있다. 예를 들어, 호스트들(101, 102, 103)과 CXL 스토리지 장치들(130, 140, 150)은 CXL 인터페이스(120, compute express link interface)를 통해 서로 통신할 수 있다. 몇몇 실시예에서, CXL 인 터페이스는 일관성(coherency), 메모리 액세스(memory access), 및 입출력 프로토콜(IO protocol)의 동적 프로토콜의 다중화(dynamic protocol muxing)를 지원하여 가속기들(accelerator), 메모리 장치들, 또는 다양한 전자 장치들 사이의 다양한 연결을 가능하게 하는 저지연(low-latency) 및 고대역폭(high-bandwidth) 링크를 의 미할 수 있다. 도 2는 도 1의 호스트와 CXL 스토리지 장치의 구성 요소들을 상세히 설명하기 위한 예시적인 도면이다. 도 2에는 호스트와 CXL 스토리지 장치만을 도시하였으나, 호스트에 대한 설명은 호스트들(102, 103, 도 1에 도시됨)에도 동일하게 적용될 수 있으며, CXL 스토리지 장치에 대한 설명은 CXL 스토리지 장 치들(140, 150, 도 1에 도시됨)에도 동일하게 적용될 수 있다. 이에 따라, 설명의 편의를 위해 호스트 및 CXL 스토리지 장치에 대한 설명으로 호스트들(102, 103) 및 CXL 스토리지 장치들(140, 150)에 대한 설명을 갈음한다. 이하에서, 설명의 편의를 위해, 호스트 및 CXL 스토리지 장치는 CXL 인터페이스를 통해 서로 통 신하는 것으로 가정한다. 그러나, 실시예가 이에 제한되는 것은 아니며, 호스트 및 CXL 스토리지 장치 는 GEN-Z 프로토콜, NVLink 프로토콜, CCIX 프로토콜, Open CAPI 프로토콜 등과 같은 다양한 컴퓨팅 인터 페이스를 기반으로 서로 통신할 수 있다. 도 2를 참조하면, CXL 인터페이스는 하위 프로토콜 CXL.io을 포함할 수 있고, CXL.cache, CXL.mem을 포함 할 수 있다. CXL.io 프로토콜은 PCIe 트랜잭션 계층으로, 컴퓨팅 시스템에서 장치 검색, 인터럽트 관리, 레지스터에 의한 액세스 제공, 초기화 처리 및 신호 오류 처리 등에 사용될 수 있다. CXL.cache 프로토콜은 가 속기(예를 들어, GPU 또는 FPGA(field programmable gate array)가 호스트 메모리(101c)에 엑세스 할때 사용될 수 있다. CXL.mem 프로토콜은 호스트가 가속기의 전용 메모 또는 CXL 스토리지 장치의 버퍼 메모리 에 액세스할 때 사용될 수 있다. 몇몇 실시예에서, 호스트와 CXL 스토리지 장치는 입출력 프로토콜인 CXL.io를 사용하여 서로 통신할 수 있다. CXL.io는 PCIe 기반의 비일관성 입출력 프로토콜을 가질 수 있다. 호스트와 CXL 스토리지 장치 는 CXL.io를 사용하여 서로 사용자 데이터(132a)를 비롯한 다양한 정보들을 주고받을 수 있다. 호스트는 호스트 프로세서(101b), 호스트 메모리(101c), 및 CXL 호스트 인터페이스 회로(101a)를 포함할 수 있다. 호스트 프로세서(101b)는 호스트의 동작을 전반적으로 제어할 수 있다. 몇몇 실시예에서, 호스트 프로세서(101b)는 애플리케이션 프로세서(application processor; AP)에 구비되는 다수의 모듈들 중 어느 하나일 수 있으며, 상기 애플리케이션 프로세서는 시스템 온 칩(system on chip; SOC)으로 구현될 수 있다. 호스트 메모리(101c)는 동작 메모리(working memory)로서, 호스트 프로세서(101b)의 동작에 필요한 명령, 프로 그램 또는 데이터 등을 저장할 수 있다. 또는 호스트 메모리(101c)는 CXL 스토리지 장치로 전송될 데이터, 또는 CXL 스토리지 장치로부터 전송된 데이터를 임시로 저장하기 위한 버퍼 메모리로서 기능할 수 있다. 호스트 프로세서(101b)가 AP로 구현되는 경우, 호스트 메모리(101c)는 상기 AP 내에 구비되는 임베디드 메모리 이거나, 또는 상기 AP의 외부에 배치되는 비휘발성 메모리 또는 메모리 모듈일 수 있다. 몇몇 실시예에 따라, 호스트 프로세서(101b)와 호스트 메모리(101c)는 별도의 반도체 칩으로 구현될 수 있다. 또는, 일부 실시예에서, 호스트 프로세서(101b)와 호스트 메모리(101c)는 동일한 반도체 칩에 집적될 수 있다. CXL 호스트 인터페이스 회로(101a)는 CXL 인터페이스를 통해 CXL 스토리지 장치와 통신할 수 있다. 상세히, CXL 호스트 인터페이스 회로(101a)는 CXL 인터페이스에 포함되는 CXL 스위치(120a)를 통해 CXL 스 토리지 장치와 통신할 수 있다. CXL 스위치(120a)에 대해서는 도 3을 참조하여 상세히 후술한다. CXL 스토리지 장치는 CXL 스토리지 컨트롤러, 버퍼 메모리, 및 비휘발성 메모리를 포함할 수 있다. CXL 스토리지 컨트롤러는 CXL 스토리지 인터페이스 회로(131a), 프로세서(131b), RAM(131c), 플 래시 변환 계층(131d, flash translation layer; FTL), 에러 정정 코드(error correction code; ECC) 엔진 (131e), 및 버퍼 메모리 인터페이스 회로(131f)를 포함할 수 있다. CXL 스토리지 인터페이스 회로(131a)는 CXL 스위치(120a)와 연결될 수 있다. CXL 스토리지 인터페이스 회로 (131Aa는 CXL 스위치(120a)를 통해 호스트 또는 다른 CXL 스토리지 장치들(140, 150)과 통신할 수 있다. 프로세서(131b)는 CXL 스토리지 컨트롤러의 제반 동작을 제어하도록 구성될 수 있다. RAM(131c)은 CXL 스 토리지 컨트롤러의 동작 메모리 또는 버퍼 메모리로서 사용될 수 있다. FTL(131d)은 비휘발성 메모리를 효율적으로 사용하기 위한 다양한 관리 동작을 수행할 수 있다. 예를 들어, FTL(131d)은 맵 데이터 또는 매핑 테이블을 기반으로 호스트에 의해 관리되는 논리 블록 어드 레스 및 비휘발성 메모리에서 사용되는 물리 블록 어드레스 사이의 어드레스 변환을 수행할 수 있다. FTL(131d)은 비휘발성 메모리에 대한 배드 블록 관리 동작을 수행할 수 있다. FTL(131d)은 비휘발성 메모 리(NVM)에 대한 마모도 관리 동작(wear leveling operation)을 수행할 수 있다. 또한, FTL(131d)은 비휘발성 메모리에 대한 가비지 콜렉션 동작(garbage collection operation)을 수행할 수 있다. 몇몇 실시예에서, FTL(131d)은 소프트웨어, 하드웨어, 펌웨어, 또는 그것들의 조합을 기반으로 구현될 수 있다. FTL(131d)이 소프트웨어 또는 펌웨어 형태로 구현되는 경우, FTL(131d)과 관련된 프로그램 코드들은 RAM(131c) 에 저장될 수 있고, 프로세서(131b)에 의해 구동될 수 있다. FTL(131d)이 하드웨어로 구현되는 경우, 전술된 다 양한 관리 동작을 수행하도록 구성된 하드웨어 구성들이 CXL 스토리지 컨트롤러 내에 구현될 수 있다. ECC 엔진(131e)은 비휘발성 메모리에 저장된 데이터에 대한 오류 검출 및 정정을 수행할 수 있다. 예를 들 어, ECC 엔진(131e)은 비휘발성 메모리에 저장될 사용자 데이터(132a)에 대한 패리티 비트(parity bit)를 생성할 수 있고, 생성된 패리티 비트들은 사용자 데이터(132a)와 함께 비휘발성 메모리에 저장될 수 있다. 비휘발성 메모리로부터 사용자 데이터(132a)가 독출되는 경우, ECC 엔진(131e)은 독출된 사용자 데이터 (132a)와 함께 비휘발성 메모리로부터 독출된 패리티 비트들을 사용하여, 사용자 데이터(132a)의 에러를 검출하고 정정할 수 있다. 버퍼 메모리 인터페이스 회로(131f)는 버퍼 메모리에 데이터가 저장되거나 또는 버퍼 메모리로부터 데이터가 독출되도록 버퍼 메모리를 제어할 수 있다. 몇몇 실시예에서, 버퍼 메모리 인터페이스 회로 (131f)는 DDR 인터페이스, LPDDR 인터페이스(low power double data rate interface) 등과 같은 표준 규약을 준수하도록 구현될 수 있다. 버퍼 메모리는 CXL 스토리지 컨트롤러의 제어에 따라 데이터를 저장하거나 또는 저장된 데이터를 출 력할 수 있다. 또한, 버퍼 메모리는 CXL 스토리지 장치가 동작하는데 필요한 다양한 정보를 저장할 수 있다. 예를 들어, 버퍼 메모리는 공유 메모리(shared memory)를 포함할 수 있다. 몇몇 실시예에서, 버 퍼 메모리는 DRAM과 같은 고속 메모리일 수 있다. 공유 메모리(133a)는 CXL 스토리지 컨트롤러가 자신(즉, CXL 스토리지 장치)의 상태, 예를 들어 하드 웨어 상태 및 소프트웨어 상태를 모니터링하여 수집한 데이터를 저장한 것일 수 있다. 하드웨어 상태는 잔여 용 량, 배드 블럭의 수, 온도, 수명 등을 포함할 수 있다. 소프트웨어 상태는 비지(busy) 정도, 호스트로부터수신한 커맨드(또는 리퀘스트)의 양, 호스트로부터 자주 요청되는 커맨드 패턴(또는 리퀘스트 패턴), 호스 트로부터 요구되는 데이터 패턴 등을 포함할 수 있다. 또는, 공유 메모리(133a)는 비휘발성 메모리의 열화도에 관한 정보를 포함할 수 있다. 예를 들어, CXL 스 토리지 컨트롤러는 비휘발성 메모리의 열화도를 확인하고, 비휘발성 메모리의 열화도에 관한 정 보를 공유 메모리(133a)에 업데이트할 수 있다. 컴퓨팅 시스템에서 CXL 인터페이스를 통해 CXL 스토리지 장치와 연결된 다른 장치들은 CXL 스토 리지 장치의 공유 메모리(133a)에 액세스(access)할 수 있다. 예를 들어, CXL 스토리지 컨트롤러는 CXL 스위치(120a)를 통해 CXL 스토리지 장치의 공유 메모리(143a, 도 3에 도시됨)에 액세스할 수 있고, 상 기 액세스를 통해 CXL 스토리지 장치의 비휘발성 메모리(142, 도 3에 도시됨)의 열화도에 관한 정보를 획 득할 수 있다. 마찬가지로, 호스트는 CXL 스위치(120a)를 통해 CXL 스토리지 장치의 공유 메모리 (133a)에 액세스할 수 있다. 이처럼, CXL 스토리지 장치들(130, 140, 150)이 CXL 스위치들(120a, 120b, 도 3에 도시됨)를 통해 연결되고, 각각의 CXL 스토리지 장치들(130, 140, 150)이 공유 메모리들(133a, 143a, 153a, 도 3에 도시됨)을 각각 포함하는 경우, 어느 한 CXL 스토리지 장치의 비휘발성 메모리의 열화도에 관한 정보는 CXL 인터페이스를 통해 다른 CXL 스토리지 장치들에 공유될 수 있다. 도 2에서, 공유 메모리(133a)가 버퍼 메모리 내에 배치되는 것으로 도시되어 있으나, 실시예가 이에 제한 되는 것은 아니다. 예를 들어, 몇몇 실시예에서 공유 메모리(133a)는 버퍼 메모리의 외부에, CXL 스토리지 컨트롤러가 접근 가능하도록 배치될 수 있다. 즉, 공유 메모리(133a)는 버퍼 메모리 내에 일시적으 로 저장되는 데이터가 아닌, CXL 스토리지 장치의 동작을 위해 CXL 스토리지 장치의 내부(예를 들어, CXL 스토리지 컨트롤러의 내부)에 비일시적으로 저장되는 데이터일 수 있다. 도 2에는 버퍼 메모리가 CXL 스토리지 컨트롤러의 외부에, CXL 스토리지 컨트롤러와 비휘발성 메모리 사이에 배치되는 것으로 도시되어 있으나, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 몇몇 실시예에서 버퍼 메모리는 CXL 스토리지 컨트롤러의 내부에 구비되는 구성일 수 있다. 낸드 인터페이스 회로(133b)는 비휘발성 메모리에 데이터가 저장되거나 또는 비휘발성 메모리로부터 데이터가 독출되도록, 비휘발성 메모리를 제어할 수 있다. 몇몇 실시예에서, 낸드 인터페이스 회로(133b) 는 토글 인터페이스(toggle interface) 또는 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다. 예를 들어, 비휘발성 메모리가 복수의 낸드 플래시 장치들을 포함하고, 낸드 인터페이스 회로(133b)가 토 글 인터페이스를 기반으로 구현된 경우, 낸드 인터페이스 회로(133b)는 복수의 채널들을 통해 복수의 낸드 플래 시 장치들과 통신할 수 있고, 복수의 낸드 플래시 장치들은 다채널-다웨이 구조를 통해, 복수의 채널들과 연결 될 수 있다. 몇몇 실시예에서, 낸드 인터페이스 회로(133b)는 복수의 채널들 각각을 통해 칩 인에이블 신호(/CE), 커맨드 래 치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 읽기 인에이블 신호(/RE), 및 쓰기 인에이블 신호 (/WE)를 복수의 낸드 플래시 장치들 각각으로 전송할 수 있다. 또한, 낸드 인터페이스 회로(133b) 및 복수의 낸 드 플래시 장치들 각각은 복수의 채널들 각각을 통해 데이터 신호(DQ) 및 데이터 스트로브 신호(DQS)를 주고받 을 수 있다. 도 2에는 낸드 인터페이스 회로(133b)가 버퍼 메모리에 포함된 것으로 도시되어 있으나, 실시예가 이에 제 한되는 것은 아니다. 예를 들어, 버퍼 메모리가 스토리지 컨트롤러 내에 포함되는 경우, 낸드 인터페 이스 회로(133b)는 스토리지 컨트롤러 내부 및 버퍼 메모리의 외부에 배치될 수 있다. 비휘발성 메모리는 CXL 스토리지 컨트롤러의 제어에 따라, 사용자 데이터(132a)를 저장 또는 출력할 수 있다. 또한, 비휘발성 메모리는 CXL 스토리지 컨트롤러의 제어에 따라, 맵 데이터(132b)를 저장 또는 출력할 수 있다. 몇몇 실시예에서, 비휘발성 메모리에 저장된 맵 데이터(132b)는 비휘발성 메모리 에 저장된 사용자 데이터(132a) 전체에 대응하는 매핑 정보를 포함할 수 있다. 또는 실시예를 달리하여, 비휘발성 메모리에 저장된 사용자 데이터(132a)의 매핑 정보 중 일부에 관한 맵 데이터(132b)는 버퍼 메모 리에 포함될 수 있다. 도 3은 도 1의 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 3을 참조하면, CXL 인터페이스는 CXL 스위치(120a) 및 CXL 스위치(120b)를 포함할 수 있다. CXL 스토 리지 장치는 CXL 스위치(120a)을 통해 호스트들(101, 102, 103)과 연결(또는 통신)될 수 있다. CXL 스토리지 장치들(140, 150)은 CXL 스위치(120a)와 CXL 스위치(120b)를 통해 호스트들(101, 102, 103)과 연결(또는 통신)될 수 있다. 즉, CXL 스위치(120a)는 호스트들(101, 102, 103)과 CXL 스토리지 장치들(130, 140, 150) 사이의 통신을 중재 하도록 구성될 수 있다. 예를 들어, 호스트들(101, 102, 103)과 CXL 스토리지 장치들(130, 140, 150)이 각각 서로 통신하는 경우 CXL 스위치(120a)는 호스트들(101, 102, 103) 또는 CXL 스토리지 장치들(130, 140, 150)로 부터 전달된 요청, 데이터, 응답, 또는 신호 등과 같은 정보를 CXL 스토리지 장치들(130, 140, 150) 또는 호스 트들(101, 102, 103)로 전달하도록 구성될 수 있다. 또한, CXL 스위치(120b)는 호스트들(101, 102, 103)과 CXL 스토리지 장치들(140, 150) 사이의 통신을 중재하도 록 구성될 수 있다. 예를 들어, 호스트들(101, 102, 103)과 CXL 스토리지 장치들(140, 150)이 각각 서로 통신하 는 경우 CXL 스위치(120b)는 호스트들(101, 102, 103) 또는 CXL 스토리지 장치들(140, 150)로부터 전달된 요청, 데이터, 응답, 또는 신호 등과 같은 정보를 CXL 스토리지 장치들(140, 150) 또는 호스트들(101, 102, 103)로 전달하도록 구성될 수 있다. 이때, CXL 스토리지 장치는 CXL 스위치(120b)와는 연결되지 않을 수 있고, 이에 따라 CXL 스토리지 장치는 CXL 스위치(120B)를 통해서는 호스트들(101, 102, 103)과 연결되지 않을 수 있다. 몇몇 실시예에 따르면, CXL 인터페이스에 포함되는 CXL 스위치들은 계층적(hierarchical) 구조를 가질 수 있다. 예를 들어, CXL 스위치(120a)는 상위 레벨 스위치일 수 있고, CXL 스위치(120a)는 하위 레벨 스위치일 수 있다. 또한, 복수의 CXL 스토리지 장치들(130, 140, 150)은 하나의 CXL 스위치를 통해 서로 연결되는지 여부에 따라 그룹핑(grouping)될 수 있다. 예를 들어, CXL 스위치(120a)를 통해 서로 연결되는 CXL 스토리지 장치들 (130, 140, 150)은 하나의 그룹(G1)을 형성할 수 있고, CXL 스위치(120b)를 통해 서로 연결되는 CXL 스토리지 장치들(140, 150)은 또 다른 그룹(G2)을 형성할 수 있다. 이떄, CXL 스위치(120b)가 CXL 스위치(120a)보다 하 위 레벨 스위치임에 따라, 그룹(G2)은 그룹(G1)보다 하위 레벨 그룹일 수 있다. 상위 레벨 그룹에 포함되는 CXL 스토리지 장치들 중 하위 레벨 스위치에 연결되지 않은 CXL 스토리지 장치는 하 위 레벨 그룹에 포함되지 않을 수 있다. 예를 들어, CXL 스토리지 장치는 CXL 스위치(120b)에 연결되지 않 을 수 있고, 이에 따라 그룹(G1)의 하위 레벨에 해당하는 그룹(G2)에 포함되지 않을 수 있다. 이때, 동일한 하 위 레벨 그룹(G2)에 포함된 CXL 스토리지 장치들(140, 150)은 CXL 스위치(120b)를 통해 서로 통신할 수 있으나, CXL 스토리지 장치는 그룹(G2)에 포함되는 CXL 스토리지 장치들(140, 150)과 서로 통신할 경우, CXL 스위 치(120a) 및 CXL 스위치(120b)를 모두 거쳐야 통신할 수 있다. 몇몇 실시예에서, CXL 스토리지 장치들(130, 140, 150)은 서로 메모리 액세스 프로토콜(memory access protocol)인 CXL.mem을 사용하여 서로 통신할 수 있다. CXL.mem은 메모리 액세스를 지원하는 메모리 액세스 프 로토콜일 수 있다. CXL 스토리지 장치는 CXL.mem을 사용하여 CXL 스토리지 장치의 공유 메모리(143 a)에 액세스할 수 있다. 마찬가지로, CXL 스토리지 장치는 CXL.mem을 사용하여 CXL 스토리지 장치의 공유 메모리(133a) 또는 CXL 스토리지 장치의 공유 메모리(153a)에 액세스할 수 있다. 실시예에 따라서, 호스트들(101, 102, 103)과 CXL 스토리지 장치들(130, 140, 150)의 각 메모리들(예를 들어, 버퍼 메모리들(133, 143, 153) 또는 공유 메모리들(133a, 143a, 153a) 등)은 CXL.mem을 사용하여 서로 통신할 수 있다. 예를 들어, 호스트들(101, 102, 103)은 CXL.mem을 사용하여 각 CXL 스토리지 장치들(130, 140, 150) 의 공유 메모리들(133a, 143a, 153a)에 액세스할 수 있다. 또한, 각 CXL 스토리지 컨트롤러들(131, 141, 151) 은 각 버퍼 메모리들(133, 143, 153)에 저장된 데이터를 CXL.mem을 통해 각 호스트들(101, 102, 103)로 전송할 수 있다. 몇몇 실시예에서, 각 CXL 스토리지 장치들(130, 140, 150)의 버퍼 메모리들(133, 143, 153)은 1개 이상의 영역 (Region)으로 구분될 수 있다. 예를 들어, 각 CXL 스토리지 컨트롤러들(131, 141, 151)은 각 버퍼 메모리들 (133, 143, 153)의 저장 공간을 1개 이상의 영역들로 나누어서 각 호스트들(101, 102, 103)에 제공할 수 있다. 이 경우, 각 호스트들(101, 102, 103)은 하나의 버퍼 메모리 내의 서로 다른 영역들을 독립된 저장 공간으로 인 식할 수 있다. 예를 들어, 호스트들(101, 102, 103)은 CXL 스토리지 장치의 버퍼 메모리의 영역들 (Region 1, Region 2, Region 3)을 각각 독립된 저장 공간으로 인식할 수 있다. 몇몇 실시예에서, 각 CXL 스토리지 장치들(130, 140, 150)의 공유 메모리들(133a, 143a, 153a)은 복수의 영역 (region)들 중 어느 하나의 영역(region)에 포함될 수 있고, 또는 하나의 영역(region)이 공유 메모리에 할당될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 공유 메모리(133a)는 버퍼 메모리의 영역(Region 2)에 포함될 수 있고, 실시예에 따라서는 버퍼 메모리의 영역(Region 2) 전체가 공유 메모리(133a)에 할당될 수 있다. 몇몇 실시예에서, 하나의 호스트는 복수의 영역들에 액세스할 수 있다. 예를 들어, 호스트는 CXL 스토리지 장치의 영역(Region1)과 영역(Region2)에 동시에, 또는 시간차를 두고 액세스할 수 있다. 또는, 호스트 는 CXL 스토리지 장치의 영역(Region3)과 CXL 스토리지 장치의 영역(region1)에 동시에, 또는 시간차를 두고 액세스할 수 있다. 또한, 몇몇 실시예에서 하나의 버퍼 메모리 내의 하나의 영역(Region)에 복수의 호스트들(101, 102, 103)이 동 시에 액세스할 수 있다. 예를 들어, CXL 스토리지 장치의 영역(Region3)에 호스트와 호스트가 동시에, 또는 실질적으로 동시에 액세스할 수 있다. 이처럼, 몇몇 실시예에서 하나의 CXL 스토리지 장치의 어느 한 영역에 복수의 호스트들이 동시에, 또는 실질적으로 동시에 액세스할 경우, 해당 CXL 스토리지 장치에 워크 로드(workload)가 집중되어 해당 CXL 스토리지 장치의 수명이 급격하게 감소할 수 있다. 도 4는 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 5는 도 4의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 이하 도 4 및 도 5를 참조하여 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명한다. 이하에서는, 호스트가 CXL 스토리지 장치에 라이트 커맨드를 전송하는 경 우를 예시로 들어 설명하나, 이하의 설명은 다른 호스트들(102, 103) 중 어느 하나가 CXL 스토리지 장치들(130, 140, 150) 중 어느 하나에 라이트 커맨드를 전송하는 경우에도 적용될 수 있음은 물론이다. 도 4 및 도 5를 참조하면, S100 단계에서, 호스트가 CXL 스토리지 장치에 라이트 데이터를 라이트하 기 위한 라이트 커맨드를 CXL 호스트 인터페이스 회로를 통해 발행할 수 있다. 라이트 커맨드는 CXL 스위 치(120a)로 전달될 수 있고, CXL 스위치(120a)는 라이트 커맨드를 CXL 스위치(120b)로 전달할 수 있다. CXL 스 위치(120b)는 라이트 커맨드의 목표인 CXL 스토리지 장치로 라이트 커맨드를 전달할 수 있다. 다음으로, S101 단계, S102 단계, 및 S103 단계에서, CXL 스토리지 장치의 CXL 스토리지 컨트롤러는 CXL 스위치(120b)로부터 라이트 커맨드를 수신한 것에 응답하여, 공유 메모리(143a)를 통해 비휘발성 메모리 의 열화도를 확인할 수 있고, 공유 메모리(153a)를 통해 비휘발성 메모리의 열화도를 확인할 수 있다. 이때, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 CXL 스토리지 장치의 공유 메모리 (153a)에 액세스하여, 비휘발성 메모리의 열화도에 관한 정보를 획득할 수 있다. 다음으로, S104 단계에서, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도와 비휘발성 메모리 의 열화도를 비교할 수 있다. CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 비휘발성 메모리의 열화도보다 높지 않은 것에 응답하여(S104-N), 라이트 데이터를 비휘발성 메모리에 라이트 하도록 제어할 수 있다(S105). 또는, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 비휘발성 메모리의 열화도보다 높은 것에 응답하여(S104-Y), 라이트 커맨드를 CXL 스토리지 장치에 전송하라는 요청을 CXL 스위치(120b) 및 CXL 스위치(120a)을 통해 호스트에 전송할 수 있다(S106). 다음으로, S107 및 S108 단계에서, 호스트는 상기 요청을 수신한 것에 응답하여, 라이트 커맨드를 CXL 스 위치(120a) 및 CXL 스위치(120b)를 통해서 CXL 스토리지 장치에 전송할 수 있다. 이어서, CXL 스위치 (120b)로부터 라이트 커맨드를 수신한 CXL 스토리지 컨트롤러는 비휘발성 메모리에 라이트 데이터를 라이트할 수 있다. 실시예에 따라서, 호스트로부터 CXL 스토리지 장치에 전송되는 라이트 데이터는 라이트 커맨드와 함께 전송되거나, 라이트 커맨드가 호스트로부터 CXL 스토리지 장치에 전송된 후에, 시간차를 두고 CXL 스토리지 장치에 전송될 수 있다. 이처럼, 호스트로부터 라이트 커맨드를 수신한 CXL 스토리지 장치의 CXL 스토리지 컨트롤러는 자신이 속한 그룹들(G1, G2) 중 가장 하위 레벨의 그룹에 해당하는 그룹(G2)에 포함된 다른 CXL 스토리지 장치 들(예를 들어, CXL 스토리지 장치)의 비휘발성 메모리의 열화도를 확인하여, 자신이 제어하는 비휘성 메모리의 열화도가 높고, 다른 CXL 스토리지 장치(예를 들어, CXL 스토리지 장치)의 비휘발성 메모리 (예를 들어, 비휘발성 메모리)의 열화도가 더 낮은 경우, 다른 CXL 스토리지 장치(예를 들어, CXL 스토리 지 장치)에 라이트 커맨드를 전송할 것을 호스트에 요청할 수 있다. 단, 실시예가 이에 제한되는 것은 아니며, 몇몇 실시예에서, CXL 스토리지 장치의 CXL 스토리지 컨트롤러 는 자신이 속한 그룹들(G1, G2) 중 가장 하위 레벨의 그룹에 해당하는 그룹(G2)에 포함된 것은 아니지만, 공유 메모리를 포함하는 다른 CXL 스토리지 장치(예를 들어, CXL 스토리지 장치)에 라이트 커맨드를 전송 할 것을 호스트에 요청할 수 있다. 예를 들어, CXL 스토리지 장치가 공유 메모리(133a)를 포함하는 경우, CXL 스토리지 컨트롤러는 CXL 스위치(120b) 및 CXL 스위치(120a)를 통해 공유 메모리(133a)에 액세스할 수 있고, 비휘발성 메모리의 열 화도를 확인할 수 있다. 이에 따라, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 비휘발성 메모리의 열화도보다 낮은 경우, 이에 응답하여 라이트 커맨드를 CXL 스토리지 장치에 전송할 것을 호스트에 요청할 수 있다. 또한 몇몇 실시예에서, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 높아, 호스트로부 터 수신한 라이트 커맨드를 처리하지 못하는 경우, 공유 메모리(153a)를 통해 비휘발성 메모리의 열화도를 확인하고, 공유 메모리(133a)를 통해 비휘발성 메모리의 열화도를 확인한 후, 양자를 비교하여, 열화도가 더 낮은 비휘발성 메모리의 CXL 스토리지 장치에 라이트 커맨드를 전송할 것을 호스트에 요청할 수 있다. 이처럼, 호스트로부터 라이트 커맨드를 수신한 CXL 스토리지 장치는 CXL 인터페이스 및 공유 메모리를 통해 다 른 CXL 스토리지 장치들의 열화도를 확인함으로써, 호스트로부터 수신한 커맨드에 대해 능동적으로 대처할 수 있다. 도 6 및 도 7은 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 8은 도 6 및 도 7의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 이하 도 6 내지 도 8을 참조하여 몇몇 실 시예에 따른 컴퓨팅 시스템의 동작을 설명한다. 도 6 내지 도 8을 참조하면, S200 단계 내지 S205 단계는 도 4의 S100 단계 내지 S105 단계와 동일한 바, 설명 의 편의를 위해 생략한다. 한편, S206 단계에서, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도 가 비휘발성 메모리의 열화도보다 높은 것에 응답하여(S204-Y), 신호(S1)를 CXL 스위치(120b)를 통해 CXL 스토리지 장치에 전송할 수 있다. 상기 신호(S1)는 CXL 스토리지 컨트롤러가 호스트로부터 수신 한 라이트 커맨드와, 상기 라이트 커맨드를 요청한 호스트의 버퍼 어드레스(host buffer address)를 포함 할 수 있다. 상기 호스트 버퍼 어드레스는 CXL 스토리지 컨트롤러가 호스트로부터, 라이트 커맨드와 함께 수신한 것일 수 있다. 몇몇 실시예에서, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 CXL 스토리지 장치의 공유 메모 리(153a)에 액세스하여, 신호(S1)를 공유 메모리(153a)에 업데이트하는 방식으로 신호(S1)를 CXL 스토리지 장치 에 전달할 수 있다. 다음으로, S207 및 S208 단계를 통해, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 신호(S1)를 수신 하고, 상기 라이트 커맨드를 요청한 호스트 버퍼 어드레스에 기초하여, 호스트로부터 라이트 데이터를 수 신할 수 있다. 이어서, S209 단계에서, CXL 스토리지 컨트롤러는 호스트 버퍼 어드레스에 기초하여 비휘발 성 메모리에 라이트 데이터를 라이트할 수 있다. 다음으로, S210 단계에서, CXL 스토리지 컨트롤러는 CXL 스토리지 컨트롤러로부터 수신한 라이트 커 맨드를 수행한 후, 상기 라이트 커맨드를 완료하였음을 알리는 커맨드 응답 신호를, 자신에게 라이트 커맨드를 전송한 CXL 스토리지 장치에 전송할 수 있다. 이후, S211 및 S212 단계에서, CXL 스토리지 컨트롤러 는 CXL 스위치(120b)를 통해 상기 커맨드 응답 신호를 수신하고, 최초 자신에게 라이트 커맨드를 전송한 호스트 에게, 호스트가 요청한 라이트 커맨드를 완료하였음을 알리는 커맨드 응답 신호를 CXL 스위치(120b) 및 CXL 스위치(120a)를 통해 전송할 수 있다. S213 단계에서, 호스트는 CXL 스위치(120a)를 통해 CXL 스 토리지 장치으로부터 커맨드 응답 신호를 수신할 수 있다. 이처럼, 호스트는 라이트 커맨드 응답 신호를, 라이트 커맨드를 수행한 CXL 스토리지 장치가 아닌, 호스트가 라이트 커맨드를 최초에 전송한 CXL 스토리지 장치로부터 수신할 수 있다. 도 9 및 도 10은 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 11은 도 9 및 도 10의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 이하 도 9 내지 도 11을 참조하여 몇 몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명한다. 도 9 내지 도 11을 참조하면, S300 단계에서, 호스트가 CXL 스토리지 장치에 리드 커맨드를 CXL 호스 트 인터페이스 회로(101a, 도 3에 도시됨)를 통해 발행할 수 있다. 리드 커맨드는 CXL 스위치(120a)로 전달될 수 있고, CXL 스위치(120a)는 리드 커맨드를 CXL 스위치(120b)로 전달할 수 있다. CXL 스위치(120b)는 리드 커 맨드의 목표인 CXL 스토리지 장치로 리드 커맨드를 전달할 수 있다. 다음으로, S301 단계 및 S302 단계에서, CXL 스토리지 장치의 CXL 스토리지 컨트롤러는 CXL 스위치 (120b)로부터 리드 커맨드를 수신하고, 호스트가 리드 요청한 데이터(이하, 타겟 데이터라고 정의한다)가 비휘발성 메모리에 저장되어 있는지 판단할 수 있다. CXL 스토리지 컨트롤러는 타겟 데이터가 비휘발 성 메모리에 저장된 경우(S302-Y), 비휘발성 메모리로부터 타겟 데이터를 독출할 수 있다(S303). 이 어서, S304 단계에서, CXL 스토리지 컨트롤러는 독출한 타겟 데이터를 CXL 스위치(120b) 및 CXL 스위치 (120a)를 통해 호스트에 전송할 수 있다. 한편, CXL 스토리지 컨트롤러는 타겟 데이터가 비휘발성 메모리에 저장된 경우(S302-N), S305 단계에 서, 타겟 데이터가 비휘발성 메모리에 저장되어 있는지 판단할 수 있다. 이처럼, CXL 스토리지 컨트롤러 는 자신이 제어하는 비휘발성 메모리에 타겟 데이터가 저장되어 있지 않은 경우, 자신이 속한 그룹들 (G1, G2) 중 가장 하위 레벨의 그룹에 해당하는 그룹(G2)에 포함된 다른 CXL 스토리지 장치들(예를 들어, CXL 스토리지 장치)의 비휘발성 메모리에 타겟 데이터가 저장되어 있는지 확인할 수 있다. 단, 실시예가 이에 제한되는 것은 아니며, CXL 스토리지 컨트롤러는 자신이 속한 그룹들(G1, G2) 중 가장 하위 레벨의 그룹에 해당하는 그룹(G2)에 포함된 것은 아니지만, 공유 메모리를 포함하는 다른 CXL 스토리지 장치(예를 들어, 공유 메모리(133a)를 포함하는 CXL 스토리지 장치)에 타겟 데이터가 저장되어 있는지 확인할 수 있 다. 이처럼, 몇몇 실시예에서는, 호스트가 CXL 스토리지 장치에 리드 커맨드를 전송하였으나, CXL 스토리 지 장치가 아닌 다른 CXL 스토리지 장치에 리드 커맨드의 타겟 데이터가 저장되어 있을 수 있다. 예를 들 어, 도 4 내지 도 5를 참조하여 설명한 실시예, 또는 도 6 내지 도 8을 참조하여 설명한 실시예에서와 같이, 호 스트가 CXL 스토리지 장치에 라이트 커맨드를 전송하였으나, CXL 스토리지 장치에 포함된 비휘 발성 메모리의 높은 열화도로 인해, 비휘발성 메모리가 아닌, CXL 스토리지 장치와 CXL 스위치 (120b)로 연결된 CXL 스토리지 장치가 상기 라이트 커맨드를 수행할 수 있고, 이로 인해 타겟 데이터가 CXL 스토리지 장치의 비휘발성 메모리에 저장되어 있을 수 있다. 단, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 몇몇 실시예에서는, 호스트의 CXL 스토리지 장치 에 대한 라이트 요청에 따라, 라이트 데이터가 비휘발성 메모리에 저장되어 있을 수 있다. 그러나, 호스트가 상기 라이트 데이터에 대한 리드 커맨드를 CXL 스토리지 장치에 전송하였을 때, 호스트 의 리드 요청이 CXL 스토리지 장치에 한 번에 집중되어, 레이턴시가 증가할 수 있다. 이 때, CXL 스 토리지 컨트롤러는 상기 호스트가 리드를 요청한 데이터의 일부을 버퍼 메모리에 저장하고, 상기 호 스트가 리드를 요청한 데이터의 나머지 일부를 CXL 스위치(120b)를 통해 CXL 스토리지 장치의 버퍼 메모리 에 임시로 저장해둘 수 있다. 이 경우, CXL 스토리지 컨트롤러는 호스트로부터 CXL 스토리지 장 치에 저장해둔 데이터에 대해 리드 요청을 수신하면, 상기 리드 요청을 CXL 스토리지 장치에서 처리 하지 못하는 것에 응답하여, CXL 스토리지 컨트롤러가 상기 리드 요청을 수행하도록 제어할 수 있다. 이어서, S306 단계에서, CXL 스토리지 컨트롤러는 타겟 데이터가 비휘발성 메모리에 저장된 경우 (S305-Y), 신호(S2)를 CXL 스위치(120b)를 통해 CXL 스토리지 장치에 전송할 수 있다. 상기 신호(S2)는 CXL 스토리지 컨트롤러가 호스트로부터 수신한 리드 커맨드와, 상기 리드 커맨드를 요청한 호스트 의 버퍼 어드레스(host buffer address)를 포함할 수 있다. 상기 호스트 버퍼 어드레스는 CXL 스토리지 컨 트롤러가 호스트로부터, 리드 커맨드와 함께 수신한 것일 수 있다. 몇몇 실시예에서, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 CXL 스토리지 장치의 공유 메모 리(153a)에 액세스하여, 신호(S2)를 공유 메모리(153a)에 업데이트하는 방식으로 신호(S2)를 CXL 스토리지 장치 에 전달할 수 있다. 다음으로, S307, S308, 및 S309 단계를 통해, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 신호 (S2)를 수신하고, 상기 리드 커맨드를 요청한 호스트 버퍼 어드레스에 기초하여, 비휘발성 메모리에 저장 된 타겟 데이터를 독출하고, 독출된 데이터를 CXL 스위치(120b) 및 CXL 스위치(120a)를 통해 호스트에 전 송할 수 있다. 이어서, S310 단계에서, 호스트는 CXL 스위치(120a)로부터 독출된 데이터를 수신할 수 있다. 다음으로, S311 단계에서, CXL 스토리지 컨트롤러는 CXL 스토리지 컨트롤러로부터 수신한 리드 커맨 드를 수행한 후, 상기 리드 커맨드를 완료하였음을 알리는 커맨드 응답 신호를, 자신에게 리드 커맨드를 전송한 CXL 스토리지 장치에 전송할 수 있다. 이후, S312 및 S313 단계에서, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 상기 커맨드 응답 신호를 수신하고, 최초 자신에게 리드 커맨드를 전송한 호스트에게, 호스트가 요청한 리드 커맨드를 완료하였음을 알리는 커맨드 응답 신호를 CXL 스위치(120b) 및 CXL 스위치(120a)를 통해 전송할 수 있다. 이처럼, 호스트는 리드 커맨드 응답 신호를, 리드 커맨드를 수행한 CXL 스토리지 장치가 아닌, 최초 에 호스트로부터 리드 커맨드를 수신한 CXL 스토리지 장치로부터 수신할 수 있다(S314). 도 12는 다른 몇몇 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 이하에서는, 앞선 실시예 들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다. 도 12를 참조하면, 복수의 CXL 스토리지 장치들(130, 140, 150)은 네임스페이스(namespace) 및 ZNS(zoned namespace)를 지원할 수 있다. 네임스페이스 기능이 이용되는 경우, 하나의 물리적 장치인 스토리지 장치를 복 수의 논리적 파티션들(즉, 네임스페이스들)로 분할하고 네임스페이스를 기반으로 데이터를 관리할 수 있다. ZNS 기능이 이용되는 경우, 하나의 네임스페이스를 복수의 존(zone)들로 추가적으로 분할하고 네임스페이스 및 존을 기반으로 데이터를 관리할 수 있다. 하나의 CXL 스토리지 장치 내에서, 복수의 네임스페이스들 및 존들 모두는 물리적으로 동일한 스토리지 장치에 포함되고, 각 네임스페이스 및 각 존은 개별적인 저장 공간으로서 이용될 수 있다. 도 12에 도시된 바와 같이, 각각의 CXL 스토리지 장치들(130, 140, 150)은 복수의 존들을 포함할 수 있다. 예를 들어, CXL 스토리지 장치의 비휘발성 메모리는 복수의 존들(Zone 1, Zone 2, Zone 3, ..., Zone l) 을 포함할 수 있고, CXL 스토리지 장치의 비휘발성 메모리는 복수의 존들(Zone 1, Zone 2, Zone 3, ..., Zone m)을 포함할 수 있고, CXL 스토리지 장치의 비휘발성 메모리는 복수의 존들(Zone 1, Zone 2, Zone 3, ..., Zone n)을 포함할 수 있다. 몇몇 실시에에서, 호스트들(101, 102, 103)은 각 CXL 스토리지 장치들(130, 140, 150)에 존 할당을 요청(zone request)할 수 있다. 호스트들(101, 102, 103)은 CXL 스토리지 장치들(130, 140, 150)로부터 할당받은 적어도 하나의 존에 데이터를 저장하거나, 할당받은 존에 저장된 데이터를 독출할 수 있다. 도 13은 도 12의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 14는 도 13의 컴퓨팅 시스템 의 동작을 설명하기 위한 예시적인 도면이다. 이하 도 13 및 도 14 참조하여 몇몇 실시예에 따른 컴퓨팅 시스템 의 동작을 설명한다. 호스트가 CXL 스토리지 장치에 존 할당 요청을 전송하는 경우를 예시로 들어 설 명하나, 이하의 설명은 다른 호스트들(101, 102, 103) 중 어느 하나가 CXL 스토리지 장치들(130, 140, 150) 중 어느 하나에 존 할당 요청을 전송하는 경우에도 적용될 수 있음은 물론이다. 도 13 및 도 14를 참조하면, S400 단계에서, 호스트가 CXL 스토리지 장치에 대해, 비휘발성 메모리 에 포함된 존들 중 적어도 하나의 존에 대한 할당 요청(zone request)을 CXL 호스트 인터페이스 회로 (101a, 도 3에 도시됨)를 통해 발행할 수 있다. 존 할당 요청은 CXL 스위치(120a)로 전달될 수 있고, CXL 스위 치(120a)는 존 할당 요청을 CXL 스위치(120b)로 전달할 수 있다. CXL 스위치(120b)는 존 할당 요청의 목표인 CXL 스토리지 장치로 존 할당 요청을 전달할 수 있다. 다음으로, S401 단계, S402 단계, 및 S403 단계에서, CXL 스토리지 장치의 CXL 스토리지 컨트롤러는 CXL 스위치(120b)로부터 존 할당 요청을 수신한 것에 응답하여, 공유 메모리(143a)를 통해 비휘발성 메모리 의 열화도를 확인할 수 있고, 공유 메모리(153a)를 통해 비휘발성 메모리의 열화도를 확인할 수 있다. 이때, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 CXL 스토리지 장치의 공유 메모리 (153a)에 액세스하여, 비휘발성 메모리의 열화도에 관한 정보를 획득할 수 있다. 다음으로, S404 단계에서, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도와 비휘발성 메모리 의 열화도를 비교할 수 있다. CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 비휘발성 메모리의 열화도보다 높지 않은 것에 응답하여(S404-N), 비휘발성 메모리에 포함되는 존들 중 적어도 하나 이상의 존을 호스트에게 할당할 수 있다(S405). 또는, CXL 스토리지 컨트롤러는 비휘발성 메모 리의 열화도가 비휘발성 메모리의 열화도보다 높은 것에 응답하여(S404-Y), 존 할당 요청을 CXL 스토 리지 장치에 전송하라는 요청을 CXL 스위치(120b) 및 CXL 스위치(120a)을 통해 호스트에 전송할 수 있다(S406). 다음으로, S407 및 S408 단계에서, 호스트는 상기 요청을 수신한 것에 응답하여, 존 할당 요청을 CXL 스위 치(120a) 및 CXL 스위치(120b)를 통해서 CXL 스토리지 장치에 전송할 수 있다. 이어서, S409 단계에서 CXL 스위치(120b)로부터 존 할당 요청을 수신한 CXL 스토리지 컨트롤러는 비휘발성 메모리에 포함되 는 존들 중 적어도 하나 이상의 존을 호스트에게 할당할 수 있다.이처럼, 호스트로부터 존 할당 요청을 수신한 CXL 스토리지 장치의 CXL 스토리지 컨트롤러는 자 신이 속한 그룹들(G1, G2) 중 가장 하위 레벨의 그룹에 해당하는 그룹(G2)에 포함된 다른 CXL 스토리지 장치들 (예를 들어, CXL 스토리지 장치)의 비휘발성 메모리의 열화도를 확인하여, 자신이 제어하는 비휘성 메모리의 열화도가 높고, 다른 CXL 스토리지 장치(예를 들어, CXL 스토리지 장치)의 비휘발성 메모리 의 열화도가 더 낮은 경우, 다른 CXL 스토리지 장치(예를 들어, CXL 스토리지 장치)에 존 할당 요청 을 전송할 것을 호스트에 요청할 수 있다. 단, 실시예가 이에 제한되는 것은 아니며, 몇몇 실시예에서, CXL 스토리지 장치의 CXL 스토리지 컨트롤러 는 자신이 속한 그룹들(G1, G2) 중 가장 하위 레벨의 그룹에 해당하는 그룹(G2)에 포함된 것은 아니지만, 공유 메모리를 포함하는 다른 CXL 스토리지 장치(예를 들어, 공유 메모리(133a)를 포함하는 CXL 스토리지 장치 )에 존 할당 요청을 전송할 것을 호스트에 요청할 수 있다. 예를 들어, CXL 스토리지 장치가 공유 메모리(133a)를 포함하는 경우, CXL 스토리지 컨트롤러는 CXL 스위치(120b) 및 CXL 스위치(120a)를 통해 공유 메모리(133a)에 액세스할 수 있고, 비휘발성 메모리의 열 화도를 확인할 수 있다. 이에 따라, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 비휘발성 메모리의 열화도보다 높은 경우, 이에 응답하여 존 할당 요청을 CXL 스토리지 장치에 전송할 것을 호 스트에 요청할 수 있다. 또한 몇몇 실시예에서, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 높아, 호스트로부 터 수신한 존 할당 요청을 처리하지 못하는 경우, 공유 메모리(153a)를 통해 비휘발성 메모리의 열화도를 확인하고, 공유 메모리(133a)를 통해 비휘발성 메모리의 열화도를 확인한 후, 양자를 비교하여, 열화도가 더 낮은 비휘발성 메모리의 CXL 스토리지 장치에 존 할당 요청을 전송할 것을 호스트에 요청할 수 있다. 단, 호스트로부터 존 할당 요청을 수신한 CXL 스토리지 장치가 자신이 제어하는 비휘발성 메모리에 포함된 존을 호스트에게 할당할지, 또는 CXL 인터페이스를 통해 연결된 다른 CXL 스토리지 장치의 비휘발성 메모 리에 포함된 존을 호스트에게 할당하도록 제어할지 여부는 양 비휘발성 메모리의 열화도를 비교한 결과에 제한되는 것은 아니다. 예를 들어, 몇몇 실시예에서는, 호스트로부터 존 할당 요청을 수신한 CXL 스토리지 장치의 CXL 스토리지 컨트롤러는 자신이 제어하는 비휘발성 메모리에 포함된 존들의 열화도(예를 들어, 어느 CXL 스토리지 장치의 비휘발성 메모리에 포함된 존들이 호스트들에게 할당된 정도 등)와, CXL 인터페이스를 통 해 연결된 다른 CXL 스토리지 장치에 포함된 존들의 열화도를 비교하여, 존들의 열화도가 상대적으로 낮은 CXL 스토리지 장치가 호스트의 존 할당 요청을 수행하도록 제어할 수 있다. 도 15는 또 다른 몇몇 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 이하에서는 앞선 실시 예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다. 도 15를 참조하면, 컴퓨팅 시스템(100B)에서, 호스트는 베이스보드 관리 컨트롤러(101d, Baseboard Management Controller; BMC)와 보조 파워 공급 유닛(101e, auxiliary power supplying unit)을 더 포함할 수 있다. 또한, CXL 스토리지 장치와 CXL 스토리지 장치는 각각 마이크로 컨트롤러 유닛(134, Micro Controller Unit; MCU 1)과 마이크로 컨트롤러 유닛(144, MCU 2)을 더 포함할 수 있다. BMC(101d)는 CXL 스토리지 장치들(130, 140, 150)을 포함하는 스토리지 시스템의 내부 구성 요소들을 관리하도 록 구성될 수 있다. 몇몇 실시예에서, BMC(101d)는 컴퓨팅 시스템의 관리자에 의해 주어진 지시에 따라 CXL 스토리지 장치들(130, 140, 150)을 비롯한 스토리지 시스템 내의 복수의 CXL 스토리지 장치들을 프로그래밍 하고, 상기 복수의 CXL 스토리지 장치들 및 CXL 인터페이스를 셋팅하여, 부트 및 제어 경로를 설정할 수 있다. BMC(101d)는 센서를 사용하여 호스트에 대응되는 서버의 물리적 상태를 모니터링할 수 있다. 예를 들어, BMC(101d)는 CXL 스토리지 장치들(130, 140, 150)을 비롯한 스토리지 시스템 내의 복수의 CXL 스토리지 장치들의 연결 상태, 수명, 온도, 로그 정보와 같은 하드웨어 헬스 정보 및 전력 소비 정보를 체크할 수 있다. 보조 파워 공급 유닛(101e)은 MCU들(134, 144)에 파워를 제공할 수 있다. MCU들(134, 144)은 보조 파워 공급 유닛(101e)으로부터 전압을 각각 제공받아, CXL 스토리지 장치들(130, 140, 150)과 각각 개별적으로 동작할 수 있다. 예를 들어, CXL 스토리지 장치들(130, 140, 150)의 전원이 턴 오프되는 경우에도, MCU들(134, 144)은 보 조 파워 공급 유닛(101e)으로부터 파워를 공급받아, 여전히 동작할 수 있다. MCU들(134, 144)은 각각 메모리들 (134a, 144a)을 포함할 수 있다. 메모리들(134a, 144a)은 각각 DRAM, SRAM, FRAM 등일 수 있다. MCU들(134, 144)은 BMC(101d)와 독립적으로 통신할 수 있다. 즉, MCU들(134, 144)은 호스트 프로세서(101b)의 제어 없이, BMC(101d)와 독립적으로 신호를 주고받을 수 있다. 호스트 프로세서(101b)가 CXL 스토리지 컨트롤러들(131, 141)과 신호를 주고받는 루트를 인 밴드(In-band)라고 할 수 있고, 이와 별개로, BMC(101d)가 MCU들 (134, 144)과 독립적으로 신호를 주고받는 루트를 아웃 오브 밴드(Out-of-band)라고 할 수 있다. 몇몇 실시예에 서, 호스트 프로세서(101b)와 CXL 스토리지 컨트롤러들(131, 141)이 인 밴드 루트로 신호를 주고받을 때에는 CXL 인터페이스를 통해 서로 통신할 수 있고, BMC(101d)와 MCU들(134, 144)이 아웃 오브 밴드 루트로 신호를 주 고받을 때에는 CXL 인터페이스를 통해 통신하지 않을 수 있다. 그러나, 실시예가 이에 제한되는 것은 아니며, 인 밴드 루트 및 아웃 오브 밴드 루트 모두 CXL 인터페이스를 통해 연결될 수도 있다. 도 16 및 도 17은 도 15의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 18은 도 15 및 도 16의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 이하 도 16 내지 도 18을 참조하여 몇몇 실시 예에 따른 컴퓨팅 시스템의 동작을 설명한다. 도 16 내지 도 18을 참조하면, S500 단계에서, 호스트가 CXL 스토리지 장치에 라이트 커맨드와 라이 트 데이터를 CXL 호스트 인터페이스 회로(101a, 도 3에 도시됨)를 통해 발행할 수 있다. 라이트 커맨드는 CXL 인터페이스내의 CXL 스위치로 전달될 수 있고, CXL 스위치는 라이트 커맨드의 목표인 CXL 스토리지 장치 의 CXL 스토리지 컨트롤러로 라이트 커맨드를 전달할 수 있다. 다음으로, S501 단계, S502 단계, 및 S503 단계에서, CXL 스토리지 장치의 CXL 스토리지 컨트롤러는 CXL 인터페이스로부터 라이트 커맨드를 수신한 것에 응답하여, 공유 메모리(133a)를 통해 비휘발성 메모리 의 열화도를 확인할 수 있고, 공유 메모리(143a)를 통해 비휘발성 메모리의 열화도를 확인할 수 있다. 이때, CXL 스토리지 컨트롤러는 CXL 인터페이스를 통해 CXL 스토리지 장치의 공유 메모리 (143a)에 액세스하여, 비휘발성 메모리의 열화도에 관한 정보를 획득할 수 있다. 다음으로, S504 단계에서, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도와 비휘발성 메모리 의 열화도를 비교할 수 있다. CXL 스토리지 컨트롤러는 비휘발성 메모리의 열화도가 비휘발성 메모리의 열화도보다 높지 않은 것에 응답하여(S504-N), 라이트 데이터를 비휘발성 메모리에 라이트 하도록 제어할 수 있다(S505). 또는, S506 단계에서, CXL 스토리지 컨트롤러는 비휘발성 메모리의 열 화도가 비휘발성 메모리의 열화도보다 높은 것에 응답하여(S504-Y), 라이트 커맨드를 CXL 인터페이스(12 0)를 통해 CXL 스토리지 장치에 전송할 수 있다. 또한, CXL 스토리지 컨트롤러는 라이트 데이터를 호스트 프로세서(101b)의 제어 없이, 피어 투 피어(peer- to-peer; P2P) 방식을 기반으로 CXL 스토리지 장치에 전송할 수 있다. 예를 들어, S507 단계에서, CXL 스 토리지 컨트롤러는 라이트 데이터를 MCU에 전송할 수 있다. 몇몇 실시예에서, CXL 스토리지 컨트롤러 는 라이트 데이터를 MCU에 전송하기 이전에, 라이트 데이터를 버퍼 메모리에 일시적으로 저장해 놓은 후, 버퍼 메모리에 일시적으로 저장된 라이트 데이터를 MCU에 전송할 수 있다. 또는, 몇몇 실시예에서는, CXL 스토리지 컨트롤러는 라이트 커맨드에 따라 라이트 데이터를 비휘발성 메모 리에 먼저 저장해놓은 후, 비휘발성 메모리의 열화도가 심화되면, 상기 라이트 데이터를 CXL 스토리 지 장치로 이동시키기 위해, 상기 라이트 데이터를 비휘발성 메모리으로부터 독출하여 MCU에 전 송할 수 있다. 다음으로, S508 및 S509 단계에서 MCU는 라이트 데이터를 수신하고, 수신한 라이트 데이터를 BMC(101d)로 전송할 수 있다. 이때, MCU는 호스트 프로세서(101b)의 제어 없이, 아웃 오브 밴드 루트를 통해 라이트 데 이터를 BMC(101d)로 전송할 수 있다. 도 16에는 MCU가 CXL 인터페이스를 통하지 않고 라이트 데이터 를 BMC(101d)에 전송하는 것으로 도시되어 있으나, 실시예가 이에 제한되는 것은 아니다. 몇몇 실시예에서는 MCU가 CXL 인터페이스를 통해 라이트 데이터를 BMC(101d)에 전송할 수도 있다. 다음으로, S510 및 S511 단계에서 BMC(101d)는 라이트 데이터를 수신하고, 수신한 라이트 데이터를 MCU로 전송할 수 있다. BMC(101d)가 MCU에 라이트 데이터를 전송하는 것에 대한 설명은, MCU가 BMC(101d) 에 라이트 데이터를 전송하는 것에 대해 전술한 내용과 동일하므로, 이하 생략한다. 다음으로, S512 내지 S514 단계의 동작을 통해, MCU는 수신한 라이트 데이터를 CXL 스토리지 컨트롤러 에 전송할 수 있고, CXL 스토리지 컨트롤러는 수신한 라이트 데이터를 비휘발성 메모리에 라이 트할 수 있다. 이처럼, 몇몇 실시예에서, CXL 스토리지 컨트롤러는 라이트 데이터를 호스트 프로세서(101b)의 제어 없이, P2P 방식을 기반으로 CXL 스토리지 장치에 전송함으로써, CXL 스토리지 장치에 포함된 비휘발성 메모리의 열화도를 관리할 수 있다. 이어서, S515 단계에서, CXL 스토리지 컨트롤러는 CXL 스토리지 컨트롤러로부터 수신한 라이트 커맨 드를 수행한 후, 상기 라이트 커맨드를 완료하였음을 알리는 커맨드 응답 신호를, 자신에게 라이트 커맨드를 전 송한 CXL 스토리지 장치에 전송할 수 있다. 이후, S516 및 S517 단계에서, CXL 스토리지 컨트롤러는 CXL 인터페이스를 통해 상기 커맨드 응답 신호를 수신하고, 최초 자신에게 라이트 커맨드를 전송한 호스트 에게, 호스트가 요청한 라이트 커맨드를 완료하였음을 알리는 커맨드 응답 신호를 CXL 인터페이스 를 통해 전송할 수 있다. 이에 따라, S518 단계에서, 호스트는 CXL 인터페이스를 통해 커맨드 응답 신호를 최종적으로 수신할 수 있다. 이처럼, 호스트는 라이트 커맨드 응답 신호를, 라이트 커맨드를 수행한 CXL 스토리지 장치가 아닌, 호스트가 라이트 커맨드를 최초에 전송한 CXL 스토리지 장치로부터 수신할 수 있다. 도 19은 또 다른 몇몇 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 20은 도 1의 호스 트와 CXL 메모리 장치의 구성 요소들을 상세히 설명하기 위한 예시적인 도면이다. 도 21은 도 20의 컴퓨팅 시스 템을 설명하기 위한 예시적인 도면이다. 이하 도 19 내지 도 21을 참조하여 몇몇 실시예에 따른 컴퓨팅 시스템 을 설명한다. 이하에서는 앞선 실시예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다. 먼저 도 19 및 도 20을 참조하면, 도 1 및 도 2와 달리, 컴퓨팅 시스템(100C)은 CXL 메모리 장치를 포함할 수 있다. CXL 메모리 장치는 CXL 메모리 컨트롤러와 휘발성 메모리를 포함할 수 있다. 호스트 와 CXL 메모리 장치는 CXL.mem을 사용하여 서로 통신할 수 있다. 호스트와 CXL 메모리 장치 는 CXL.mem을 사용하여 서로 사용자 데이터(162c)를 비롯한 다양한 정보들을 주고받을 수 있다. CXL 메모 리 컨트롤러는 CXL 메모리 인터페이스 회로(161d), 프로세서(161b), 메모리 매니저(161c), 메모리 인터페 이스 회로(161d)를 포함할 수 있다. CXL 메모리 인터페이스 회로(161a)는 CXL 스위치(120a)와 연결될 수 있다. CXL 메모리 인터페이스 회로(161a)는 CXL 스위치(120a)를 통해 호스트 또는 CXL 스토리지들(130, 140, 도 19에 도시됨)과 통신할 수 있다. 프로세서(161b)는 CXL 메모리 컨트롤러의 제반 동작을 제어하도록 구성될 수 있다. 메모리 관리자(161c)는 버퍼 메모리(162b)를 관리하도록 구성될 수 있다. 메모리 인터페이스 회로(161d)는 휘발성 메모리에 데이 터가 저장되거나, 또는 휘발성 메모리로부터 데이터가 독출되도록, 휘발성 메모리를 제어할 수 있다. 몇몇 실시예에서, 메모리 인터페이스 회로(161d)는 DDR 인터페이스, LPDDR 인터페이스 등과 같은 표준 규약을 준수하도록 구현될 수 있다. 휘발성 메모리는 공유 메모리(162a), 버퍼 메모리(162b)를 포함할 수 있다. 또한, 휘발성 메모리는 DRAM 등으로 구성되어, 사용자 데이터(162c)를 저장할 수 있다. 공유 메모리(162a)는 CXL 메모리 컨트롤러(16 1)가 휘발성 메모리의 상태를 모니터링하여 수집한 데이터를 저장한 것일 수 있다. 예를 들어, 공유 메모 리(162a)는 휘발성 메모리의 열화도에 관한 정보를 포함할 수 있다. 컴퓨팅 시스템(100C)에서, CXL 인터페 이스를 통해 CXL 메모리 장치와 연결된 다른 장치들은 CXL 메모리 장치의 공유 메모리(162a)에 액세스할 수 있다. 또한, CXL 메모리 장치는 CXL 인터페이스를 통해 연결된 다른 장치들(예를 들어, CXL 스토리지 장치들(130, 140)의 각 공유 메모리들(133a, 143a, 도 21에 도시됨))에 액세스할 수 있다. 도 21을 참조하면, CXL 스토리지 장치와 CXL 메모리 장치는 CXL 스위치(120b)를 통해 서로 연결될 수 있고, CXL 스토리지 장치와 CXL 메모리 장치는 CXL 스위치(120b)를 통해 각각 서로의 공유 메모리들 (143a, 162a)에 액세스할 수 있다. 이에 따라, 호스트가 CXL 스토리지 장치에 비휘발성 메모리 의 동작과 관련된 커맨드를 전송하고, CXL 스토리지 컨트롤러가 상기 커맨드를 CXL 스토리지 장치에 서 처리하지 못하는 경우, CXL 스토리지 컨트롤러는 CXL 스위치(120b)를 통해 연결된 CXL 메모리 장치 에 상기 커맨드를 전송하고, CXL 메모리 컨트롤러가 상기 커맨드를 수행하도록 제어할 수 있다. 또는, 호스트가 CXL 메모리 장치에 휘발성 메모리의 동작과 관련된 커맨드를 전송하고, CXL 메 모리 컨트롤러가 상기 커맨드를 CXL 메모리 장치에서 처리하지 못하는 경우, CXL 메모리 컨트롤러 는 CXL 인터페이스를 통해 연결된 CXL 스토리지 장치들(130, 140) 중 어느 하나에 상기 커맨드를 전 송하고, 상기 커맨드를 수신한 CXL 스토리지 컨트롤러(131, 141)가 상기 커맨드를 수행하도록 제어할 수 있다. 도 22는 몇몇 실시예에 따른 컴퓨팅 시스템이 적용된 데이터 센터를 설명하기 위한 예시적인 도면이다. 일부 실시예들에서, 도면들을 참조하여 전술된 컴퓨팅 시스템은 어플리케이션 서버 및/또는 스토리지 서버로서 데이터 센터에 포함될 수 있다. 또한, 본 개시의 실시예들에 적용된 스토리지 시스템은 어플리케이션 서버 및/또는 스토리지 서버 각각에 적용될 수 있다. 데이터 센터는 다양한 데이터를 수집하고 서비스를 제공할 수 있고, 데이터 스토리지 센터로 지칭될 수도 있다. 예를 들면, 데이터 센터는 검색 엔진 및 데이터 베이스 운용을 위한 시스템일 수 있고, 은행 등의 기 업 또는 정부기관에서 사용되는 컴퓨팅 시스템일 수도 있다. 도 22에 도시된 바와 같이, 데이터 센터는 어플 리케이션 서버들(50_1 ~ 50_n) 및 스토리지 서버들(60_1 ~ 60_m)을 포함할 수 있다(m 및 n은 1보다 큰 정수). 어플리케이션 서버들(50_1 ~ 50_n)의 개수 n 및 스토리지 서버들(60_1 ~ 60_m)의 개수 m은 실시예에 따라 다양 하게 선택될 수 있고, 어플리케이션 서버들(50_1 ~ 50_n)의 개수 n 및 스토리지 서버들(60_1 ~ 60_m)의 개수 m 은 상이할 수 있다. 어플리케이션 서버(50_1 ~ 50_n)는 프로세서(51_1 ~ 51_n), 메모리(52_1 ~ 52_n), 스위치(53_1 ~ 53_n), NIC(network interface controller)(54_1 ~ 54_n) 및 스토리지 장치(55_1 ~ 55_n) 중 적어도 하나를 포함할 수 있다. 프로세서(52_1 ~ 51_n)는 어플리케이션 서버(50_1 ~ 50_n)의 전반적인 동작을 제어할 수 있고, 메모리 (52_1 ~ 52_n)에 액세스하여 메모리(52_1 ~ 52_n)에 로딩된 명령어들(instructions) 및/또는 데이터를 실행할 수 있다. 메모리(52_1 ~ 52_n)는 비제한적인 예시로서, DDR SDRAM(Double Data Rate Synchronous DRAM), HBM(High Bandwidth Memory), HMC(Hybrid Memory Cube), DIMM(Dual In-line Memory Module), Optane DIMM 또 는 NVMDIMM(Non-Volatile DIMM)를 포함할 수 있다. 실시예에 따라, 어플리케이션 서버(50_1 ~ 50_n)에 포함되는 프로세서들의 개수 및 메모리들의 개수는 다양하게 선택될 수 있다. 일부 실시예들에서, 프로세서(51_1 ~ 51_n)와 메모리(52_1 ~ 52_n)는 프로세서-메모리 페어를 제공할 수 있다. 일부 실시예들에서, 프로세서(51_1 ~ 51_n)와 메모리(52_1 ~ 52_n)의 개수는 상이할 수 있다. 프로세서(51_1 ~ 51_n)는 단일 코어 프로세서 또는 다중 코어 프로세서를 포함할 수 있다. 일부 실시예들에서, 도 22에서 점선으로 도시된 바와 같이, 어플리케이션 서버(50_1 ~ 50_n)에서 스토리지 장치(55_1 ~ 55_n)는 생 략될 수도 있다. 스토리지 서버(50_1 ~ 50_n)에 포함되는 스토리지 장치(55_1 ~ 55_n)의 개수는 실시예에 따라 다양하게 선택될 수 있다. 프로세서(51_1 ~ 51_n), 메모리(52_1 ~ 52_n), 스위치(53_1 ~ 53_n), NIC(54_1 ~ 54_n) 및/또는 스토리지 장치(55_1 ~ 55_n)는, 도면들을 참조하여 전술된 CXL 인터페이스 및 CXL 스위치를 통해 서 상호 통신할 수 있다. 스토리지 서버(60_1 ~ 60_m)는 프로세서(61_1 ~ 61_m), 메모리(62_1 ~ 62_m), 스위치(63_1 ~ 63_m), NIC(64_1 ~ 64_n) 및 스토리지 장치(65_1 ~ 65_m) 중 적어도 하나를 포함할 수 있다. 프로세서(61_1 ~ 61_m) 및 메모리 (62_1 ~ 62_m)는, 전술된 어플리케이션 서버(50_1 ~ 50_n)의 프로세서(51_1 ~ 51_n) 및 메모리(52_1 ~ 52_n)와 유사하게 동작할 수 있다. 어플리케이션 서버들(50_1 ~ 50_n) 및 스토리지 서버들(60_1 ~ 60_m)은 네트워크를 통해 상호 통신할 수 있 다. 일부 실시예들에서, 네트워크는 FC(Fibre Channel) 또는 이더넷(Ethernet) 등을 이용하여 구현될 수 있 다. FC는 상대적으로 고속의 데이터 전송에 사용되는 매체일 수 있고, 고성능/고가용성을 제공하는 광 스위치가 사용될 수 있다. 네트워크의 액세스 방식에 따라 스토리지 서버들(60_1 ~ 60_m)은 파일 스토리지, 블록 스 토리지, 또는 오브젝트 스토리지로서 제공될 수 있다. 일부 실시예들에서, 네트워크는 SAN(Storage Area Network)와 같은 스토리지 전용 네트워크일 수 있다. 예 를 들어, SAN은 FC 네트워크를 이용할 수 있고 FCP(FC Protocol)에 따라 구현된 FC-SAN일 수 있다. 다르게는, SAN은 TCP/IP 네트워크를 이용하고 iSCSI(SCSI over TCP/IP 또는 Internet SCSI) 프로토콜에 따라 구현된 IP- SAN일 수 있다. 일부 실시예들에서, 네트워크는 TCP/IP 네트워크와 같은 일반 네트워크일 수 있다. 예를 들 면, 네트워크는 FCoE(FC over Ethernet), NAS(Network Attached Storage), NVMe-oF(NVMe over Fabrics) 등의 프로토콜에 따라 구현될 수 있다. 이하에서, 어플리케이션 서버(50_1) 및 스토리지 서버(60_1)가 주로 설명되나, 어플리케이션 서버(50_1)에 대한 설명은 다른 어플리케이션 서버(예컨대, 50_n)에도 적용될 수 있고, 스토리지 서버(60_1)에 대한 설명은 다른 스토리지 서버(예컨대, 60_m)에도 적용될 수 있는 점이 유의된다. 어플리케이션 서버(50_1)는 사용자 또는 클라이언트가 저장을 요청한 데이터를 네트워크를 통해 스토리지 서버들(60_1 ~ 60_m) 중 하나에 저장할 수 있다. 또한, 어플리케이션 서버(50_1)는 사용자 또는 클라이언트가 독출을 요청한 데이터를 스토리지 서버들(60_1 ~ 60_m) 중 하나로부터 네트워크를 통해 획득할 수 있다. 예 를 들어, 어플리케이션 서버(50_1)는 웹 서버 또는 DBMS(Database Management System) 등으로 구현될 수 있다.어플리케이션 서버(50_1)는 네트워크를 통해 다른 어플리케이션 서버(50_n)에 포함된 메모리(52_n) 및/또는 스토리지 장치(55_n)에 액세스할 수 있고, 그리고/또는 네트워크를 통해 스토리지 서버들(60_1 ~ 60_m)에 포함된 메모리들(62_1 ~ 62_m) 및/또는 스토리지 장치들(65_1 ~ 65_m)에 액세스할 수 있다. 이에 따라, 어플리 케이션 서버(50_1)는 어플리케이션 서버들(50_1 ~ 50_n) 및/또는 스토리지 서버들(60_1 ~ 60_m)에 저장된 데이 터에 대해 다양한 동작들을 수행할 수 있다. 예를 들어, 어플리케이션 서버(50_1)는 어플리케이션 서버들(50_1 ~ 50_n) 및/또는 스토리지 서버들(60_1 ~ 60_m) 사이에서 데이터를 이동시키거나 복사(copy)하기 위한 명령어를 실행할 수 있다. 이 때 데이터는 스토리지 서버들(60_1 ~ 60_m)의 스토리지 장치로(65_1 ~ 65_m)부터 스토리지 서버들(60_1 ~ 60_m)의 메모리들(62_1 ~ 62_m)을 통해서 또는 직접적으로 어플리케이션 서버들(50_1 ~ 50_n)의 메모리(52_1 ~ 52_n)로 이동될 수 있다. 일부 실시예들에서, 네트워크를 통해 이동하는 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다. 스토리지 서버(60_1)에서, 인터페이스(IF)는 프로세서(61_1)와 컨트롤러(CTRL)의 물리적 연결 및 NIC(64_1)와 컨트롤러(CTRL)의 물리적 연결을 제공할 수 있다. 예를 들어, 인터페이스(IF)는 스토리지 장치(65_1)를 전용 케 이블로 직접 접속하는 DAS(Direct Attached Storage) 방식으로 구현될 수 있다. 또한, 예를 들어, 인터페이스 (IF)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다. 스토리지 서버(60_1)에서, 스위치(63_1)는 프로세서(61_1)의 제어에 따라 프로세서(61_1)와 스토리지 장치 (65_1)를 선택적으로 접속시키거나, NIC(64_1)과 스토리지 장치(65_1)를 선택적으로 접속시킬 수 있다. 일부 실시예들에서, NIC(64_1)는 네트워크 인터페이스 카드, 네트워크 어댑터 등을 포함할 수 있다. NIC(54_1) 는 유선 인터페이스, 무선 인터페이스, 블루투스 인터페이스, 광학 인터페이스 등에 의해 네트워크에 연결 될 수 있다. NIC(54_1)는 내부 메모리, DSP, 호스트 버스 인터페이스 등을 포함할 수 있으며, 호스트 버스 인터 페이스를 통해 프로세서(61_1) 및/또는 스위치(63_1) 등과 연결될 수 있다. 일부 실시예들에서, NIC(64_1)는 프 로세서(61_1), 스위치(63_1), 스토리지 장치(65_1) 중 적어도 하나와 통합될 수도 있다. 어플리케이션 서버(50_1 ~ 50_n) 또는 스토리지 서버(60_1 ~ 60_m)에서 프로세서(51_1 ~ 51_m, 61_1 ~ 61_n)는 스토리지 장치들(55_1 ~ 55_n, 65_1 ~ 65_m) 또는 메모리(52_1 ~ 52_n, 62_1 ~ 62_m)로 커맨드를 전송하여 데 이터를 프로그램하거나 리드할 수 있다. 이 때 데이터는 ECC(Error Correction Code) 엔진을 통해 에러 정정된 데이터일 수 있다. 데이터는 데이터 버스 변환(Data Bus Inversion: DBI) 또는 데이터 마스킹(Data Masking: DM) 처리된 데이터로서, CRC(Cyclic Redundancy Code) 정보를 포함할 수 있다. 데이터는 보안 또는 프라이버시 를 위해 암호화된 데이터일 수 있다. 스토리지 장치(55_1 ~ 55_n, 65_1 ~ 65_m)는 프로세서(51_1 ~ 51_m, 61_1 ~ 61_n)로부터 수신된 독출 커맨드에 응답하여, 제어 신호 및 커맨드/어드레스 신호를 비휘발성 메모리 장치(예컨대 NAND 플래시 메모리 장치)(NVM) 로 전송할 수 있다. 이에 따라 비휘발성 메모리 장치(NVM)로부터 데이터를 독출하는 경우, 독출 인에이블 신호 는 데이터 출력 제어 신호로 입력되어, 데이터를 DQ 버스로 출력하는 역할을 할 수 있다. 독출 인에이블 신호를 이용하여 데이터 스트로브 신호를 생성할 수 있다. 커맨드와 어드레스 신호는 기입 인에이블 신호의 상승 엣지 또는 하강 엣지에 따라 래치될 수 있다. 컨트롤러(CTRL)는 스토리지 장치(65_1)의 동작을 전반적으로 제어할 수 있다. 일 실시예에서, 컨트롤러(CTRL)는 SRAM(Static Random Access Memory)을 포함할 수 있다. 컨트롤러(CTRL)는 기입 커맨드에 응답하여 비휘발성 메 모리 장치(NVM)에 데이터를 기입할 수 있고, 또는 독출 커맨드에 응답하여 비휘발성 메모리 장치(NVM)로부터 데 이터를 독출할 수 있다. 예를 들어, 기입 커맨드 및/또는 독출 커맨드는 호스트, 예컨대 스토리지 서버(60_1) 내의 프로세서(61_1), 다른 스토리지 서버(60_m) 내의 프로세서(61_m) 또는 어플리케이션 서버(50_1 ~ 50_n) 내 의 프로세서(51_1 ~ 51_n)로부터 제공된 요청에 기초하여 생성될 수 있다. 버퍼(BUF)는 비휘발성 메모리 장치 (NVM)에 기입될 데이터 또는 비휘발성 메모리 장치(NVM)로부터 독출된 데이터를 임시 저장(버퍼링)할 수 있다. 일부 실시예들에서 버퍼(BUF)는 DRAM을 포함할 수 있다. 또한, 버퍼(BUF)는 메타 데이터를 저장할 수 있고, 메 타 데이터는 사용자 데이터 또는 비휘발성 메모리 장치(NVM)를 관리하기 위해 컨트롤러(CTRL)에서 생성된 데이 터를 지칭할 수 있다. 스토리지 장치(65_1)는 보안 또는 프라이버시를 위해 SE(Secure Element)를 포함할 수 있다."}
{"patent_id": "10-2023-0092308", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있 다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 이 아닌 것으로 이해해야만 한다."}
{"patent_id": "10-2023-0092308", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 몇몇 실시예에 따른 스토리지 시스템이 적용된 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 2는 도 1의 호스트와 CXL 스토리지 장치의 구성 요소들을 상세히 설명하기 위한 예시적인 도면이다.도 3은 도 1의 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 4는 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 5는 도 4의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 도 6 및 도 7은 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 8은 도 6 및 도 7의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 도 8은 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 9 및 도 10은 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 11은 도 9 및 도 10의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 도 9는 도 8의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 도 10은 몇몇 실시예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 11은 도 10의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 도 12는 다른 몇몇 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 13은 도 12의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 14는 도 13의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 도 15는 또 다른 몇몇 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 16 및 도 17은 도 15의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 순서도이다. 도 18은 도 15 및 도 16의 컴퓨팅 시스템의 동작을 설명하기 위한 예시적인 도면이다. 도 19은 또 다른 몇몇 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 20은 도 1의 호스트와 CXL 메모리 장치의 구성 요소들을 상세히 설명하기 위한 예시적인 도면이다. 도 21은 도 20의 컴퓨팅 시스템을 설명하기 위한 예시적인 도면이다. 도 22는 몇몇 실시예에 따른 컴퓨팅 시스템이 적용된 데이터 센터를 설명하기 위한 예시적인 도면이다."}
