Classic Timing Analyzer report for Verilog_Final
Mon Dec 21 17:26:25 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                               ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 22.103 ns                        ; function_btn               ; LCD_state.0000       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 24.305 ns                        ; screen_col[7]$latch        ; screen_col[7]        ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -4.365 ns                        ; function_btn               ; lfsr_rst             ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 37.35 MHz ( period = 26.773 ns ) ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000       ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_state.0011          ; screen_col[22]$latch ; clk        ; clk      ; 2049         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                      ;            ;          ; 2049         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 37.35 MHz ( period = 26.773 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.815 ns               ;
; N/A                                     ; 37.68 MHz ( period = 26.537 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.579 ns               ;
; N/A                                     ; 38.04 MHz ( period = 26.287 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 19.329 ns               ;
; N/A                                     ; 38.39 MHz ( period = 26.051 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.093 ns               ;
; N/A                                     ; 38.48 MHz ( period = 25.988 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 19.059 ns               ;
; N/A                                     ; 38.77 MHz ( period = 25.795 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 18.866 ns               ;
; N/A                                     ; 38.77 MHz ( period = 25.793 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 18.864 ns               ;
; N/A                                     ; 38.83 MHz ( period = 25.756 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 18.827 ns               ;
; N/A                                     ; 39.21 MHz ( period = 25.502 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 18.573 ns               ;
; N/A                                     ; 39.51 MHz ( period = 25.309 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 18.380 ns               ;
; N/A                                     ; 39.51 MHz ( period = 25.307 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 18.378 ns               ;
; N/A                                     ; 39.57 MHz ( period = 25.270 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 18.341 ns               ;
; N/A                                     ; 39.76 MHz ( period = 25.149 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 18.140 ns               ;
; N/A                                     ; 39.78 MHz ( period = 25.138 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 18.129 ns               ;
; N/A                                     ; 40.13 MHz ( period = 24.920 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 17.962 ns               ;
; N/A                                     ; 40.13 MHz ( period = 24.918 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 17.960 ns               ;
; N/A                                     ; 40.14 MHz ( period = 24.913 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.904 ns               ;
; N/A                                     ; 40.16 MHz ( period = 24.902 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.893 ns               ;
; N/A                                     ; 40.16 MHz ( period = 24.898 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 17.889 ns               ;
; N/A                                     ; 40.55 MHz ( period = 24.662 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.653 ns               ;
; N/A                                     ; 40.77 MHz ( period = 24.525 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.545 ns               ;
; N/A                                     ; 40.79 MHz ( period = 24.514 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.534 ns               ;
; N/A                                     ; 40.93 MHz ( period = 24.434 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 17.476 ns               ;
; N/A                                     ; 40.93 MHz ( period = 24.432 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 17.474 ns               ;
; N/A                                     ; 41.04 MHz ( period = 24.367 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 17.438 ns               ;
; N/A                                     ; 41.16 MHz ( period = 24.293 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.313 ns               ;
; N/A                                     ; 41.18 MHz ( period = 24.282 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.302 ns               ;
; N/A                                     ; 41.20 MHz ( period = 24.274 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.294 ns               ;
; N/A                                     ; 41.37 MHz ( period = 24.171 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.191 ns               ;
; N/A                                     ; 41.38 MHz ( period = 24.169 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 17.189 ns               ;
; N/A                                     ; 41.39 MHz ( period = 24.160 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.180 ns               ;
; N/A                                     ; 41.39 MHz ( period = 24.158 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 17.178 ns               ;
; N/A                                     ; 41.59 MHz ( period = 24.042 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.062 ns               ;
; N/A                                     ; 41.81 MHz ( period = 23.920 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 16.940 ns               ;
; N/A                                     ; 41.81 MHz ( period = 23.918 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 16.938 ns               ;
; N/A                                     ; 41.87 MHz ( period = 23.881 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 16.952 ns               ;
; N/A                                     ; 41.93 MHz ( period = 23.852 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 16.894 ns               ;
; N/A                                     ; 42.08 MHz ( period = 23.765 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.807 ns               ;
; N/A                                     ; 42.34 MHz ( period = 23.618 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.660 ns               ;
; N/A                                     ; 42.80 MHz ( period = 23.366 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 16.408 ns               ;
; N/A                                     ; 42.93 MHz ( period = 23.293 ns )                    ; knife[1][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 23.003 ns               ;
; N/A                                     ; 42.96 MHz ( period = 23.279 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.321 ns               ;
; N/A                                     ; 43.03 MHz ( period = 23.238 ns )                    ; knife[1][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.948 ns               ;
; N/A                                     ; 43.08 MHz ( period = 23.214 ns )                    ; knife[2][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.976 ns               ;
; N/A                                     ; 43.23 MHz ( period = 23.132 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.174 ns               ;
; N/A                                     ; 43.25 MHz ( period = 23.122 ns )                    ; knife[1][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.832 ns               ;
; N/A                                     ; 43.31 MHz ( period = 23.090 ns )                    ; knife[1][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.800 ns               ;
; N/A                                     ; 43.35 MHz ( period = 23.066 ns )                    ; knife[2][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.828 ns               ;
; N/A                                     ; 43.37 MHz ( period = 23.057 ns )                    ; knife[1][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.767 ns               ;
; N/A                                     ; 43.41 MHz ( period = 23.037 ns )                    ; knife[2][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.799 ns               ;
; N/A                                     ; 43.46 MHz ( period = 23.009 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 43.47 MHz ( period = 23.007 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.998 ns               ;
; N/A                                     ; 43.47 MHz ( period = 23.002 ns )                    ; knife[1][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.712 ns               ;
; N/A                                     ; 43.49 MHz ( period = 22.996 ns )                    ; knife[1][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.706 ns               ;
; N/A                                     ; 43.52 MHz ( period = 22.978 ns )                    ; knife[2][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.740 ns               ;
; N/A                                     ; 43.53 MHz ( period = 22.973 ns )                    ; knife[2][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.735 ns               ;
; N/A                                     ; 43.62 MHz ( period = 22.925 ns )                    ; knife[4][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.687 ns               ;
; N/A                                     ; 43.62 MHz ( period = 22.923 ns )                    ; knife[0][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.662 ns               ;
; N/A                                     ; 43.69 MHz ( period = 22.886 ns )                    ; knife[1][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.596 ns               ;
; N/A                                     ; 43.74 MHz ( period = 22.860 ns )                    ; knife[2][8]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.622 ns               ;
; N/A                                     ; 43.76 MHz ( period = 22.854 ns )                    ; knife[1][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.564 ns               ;
; N/A                                     ; 43.80 MHz ( period = 22.830 ns )                    ; knife[2][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.592 ns               ;
; N/A                                     ; 43.82 MHz ( period = 22.819 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.810 ns               ;
; N/A                                     ; 43.83 MHz ( period = 22.817 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.808 ns               ;
; N/A                                     ; 43.86 MHz ( period = 22.801 ns )                    ; knife[2][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.563 ns               ;
; N/A                                     ; 43.93 MHz ( period = 22.765 ns )                    ; knife[0][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.473 ns               ;
; N/A                                     ; 43.93 MHz ( period = 22.764 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.755 ns               ;
; N/A                                     ; 43.93 MHz ( period = 22.762 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.753 ns               ;
; N/A                                     ; 43.94 MHz ( period = 22.760 ns )                    ; knife[1][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.470 ns               ;
; N/A                                     ; 43.95 MHz ( period = 22.755 ns )                    ; knife[2][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.517 ns               ;
; N/A                                     ; 43.98 MHz ( period = 22.737 ns )                    ; knife[2][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.499 ns               ;
; N/A                                     ; 44.03 MHz ( period = 22.713 ns )                    ; knife[3][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.423 ns               ;
; N/A                                     ; 44.03 MHz ( period = 22.712 ns )                    ; knife[0][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.451 ns               ;
; N/A                                     ; 44.04 MHz ( period = 22.708 ns )                    ; knife[3][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.416 ns               ;
; N/A                                     ; 44.07 MHz ( period = 22.689 ns )                    ; knife[4][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.451 ns               ;
; N/A                                     ; 44.08 MHz ( period = 22.687 ns )                    ; knife[0][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.426 ns               ;
; N/A                                     ; 44.08 MHz ( period = 22.684 ns )                    ; knife[3][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.394 ns               ;
; N/A                                     ; 44.10 MHz ( period = 22.675 ns )                    ; knife[3][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.385 ns               ;
; N/A                                     ; 44.14 MHz ( period = 22.656 ns )                    ; knife[0][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.364 ns               ;
; N/A                                     ; 44.20 MHz ( period = 22.624 ns )                    ; knife[2][8]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.386 ns               ;
; N/A                                     ; 44.34 MHz ( period = 22.554 ns )                    ; knife[2][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.316 ns               ;
; N/A                                     ; 44.39 MHz ( period = 22.529 ns )                    ; knife[0][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.237 ns               ;
; N/A                                     ; 44.40 MHz ( period = 22.525 ns )                    ; knife[3][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.235 ns               ;
; N/A                                     ; 44.41 MHz ( period = 22.519 ns )                    ; knife[2][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.281 ns               ;
; N/A                                     ; 44.43 MHz ( period = 22.509 ns )                    ; knife[3][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.219 ns               ;
; N/A                                     ; 44.43 MHz ( period = 22.508 ns )                    ; knife[1][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.247 ns               ;
; N/A                                     ; 44.44 MHz ( period = 22.504 ns )                    ; knife[0][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.243 ns               ;
; N/A                                     ; 44.45 MHz ( period = 22.497 ns )                    ; knife[0][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.236 ns               ;
; N/A                                     ; 44.49 MHz ( period = 22.477 ns )                    ; knife[3][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.187 ns               ;
; N/A                                     ; 44.49 MHz ( period = 22.476 ns )                    ; knife[0][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.215 ns               ;
; N/A                                     ; 44.50 MHz ( period = 22.472 ns )                    ; knife[3][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.180 ns               ;
; N/A                                     ; 44.51 MHz ( period = 22.465 ns )                    ; knife[0][8]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.173 ns               ;
; N/A                                     ; 44.53 MHz ( period = 22.456 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.476 ns               ;
; N/A                                     ; 44.54 MHz ( period = 22.453 ns )                    ; knife[1][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.192 ns               ;
; N/A                                     ; 44.55 MHz ( period = 22.448 ns )                    ; knife[3][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.158 ns               ;
; N/A                                     ; 44.57 MHz ( period = 22.439 ns )                    ; knife[3][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.149 ns               ;
; N/A                                     ; 44.59 MHz ( period = 22.429 ns )                    ; knife[2][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.220 ns               ;
; N/A                                     ; 44.60 MHz ( period = 22.420 ns )                    ; knife[0][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.128 ns               ;
; N/A                                     ; 44.66 MHz ( period = 22.393 ns )                    ; knife[0][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.132 ns               ;
; N/A                                     ; 44.75 MHz ( period = 22.345 ns )                    ; knife[2][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.107 ns               ;
; N/A                                     ; 44.77 MHz ( period = 22.337 ns )                    ; knife[1][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.076 ns               ;
; N/A                                     ; 44.78 MHz ( period = 22.333 ns )                    ; knife[2][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.095 ns               ;
; N/A                                     ; 44.81 MHz ( period = 22.318 ns )                    ; knife[2][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.080 ns               ;
; N/A                                     ; 44.81 MHz ( period = 22.315 ns )                    ; knife[1][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.054 ns               ;
; N/A                                     ; 44.82 MHz ( period = 22.313 ns )                    ; knife[1][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.052 ns               ;
; N/A                                     ; 44.83 MHz ( period = 22.305 ns )                    ; knife[1][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.044 ns               ;
; N/A                                     ; 44.85 MHz ( period = 22.298 ns )                    ; za_warudo                  ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.006 ns               ;
; N/A                                     ; 44.86 MHz ( period = 22.294 ns )                    ; knife[4][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.056 ns               ;
; N/A                                     ; 44.87 MHz ( period = 22.289 ns )                    ; knife[3][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.999 ns               ;
; N/A                                     ; 44.88 MHz ( period = 22.281 ns )                    ; knife[2][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.072 ns               ;
; N/A                                     ; 44.89 MHz ( period = 22.276 ns )                    ; knife[1][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 22.015 ns               ;
; N/A                                     ; 44.90 MHz ( period = 22.273 ns )                    ; knife[3][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.983 ns               ;
; N/A                                     ; 44.91 MHz ( period = 22.268 ns )                    ; knife[0][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.007 ns               ;
; N/A                                     ; 44.91 MHz ( period = 22.266 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.286 ns               ;
; N/A                                     ; 44.92 MHz ( period = 22.261 ns )                    ; knife[0][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.000 ns               ;
; N/A                                     ; 44.92 MHz ( period = 22.260 ns )                    ; knife[1][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.999 ns               ;
; N/A                                     ; 44.93 MHz ( period = 22.258 ns )                    ; knife[1][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.997 ns               ;
; N/A                                     ; 44.94 MHz ( period = 22.252 ns )                    ; knife[2][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.043 ns               ;
; N/A                                     ; 44.97 MHz ( period = 22.236 ns )                    ; knife[2][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 22.027 ns               ;
; N/A                                     ; 44.98 MHz ( period = 22.234 ns )                    ; knife[2][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 22.025 ns               ;
; N/A                                     ; 44.99 MHz ( period = 22.229 ns )                    ; knife[0][8]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.937 ns               ;
; N/A                                     ; 45.00 MHz ( period = 22.221 ns )                    ; knife[1][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.960 ns               ;
; N/A                                     ; 45.02 MHz ( period = 22.211 ns )                    ; knife[1][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.950 ns               ;
; N/A                                     ; 45.02 MHz ( period = 22.211 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 15.231 ns               ;
; N/A                                     ; 45.05 MHz ( period = 22.197 ns )                    ; knife[2][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.988 ns               ;
; N/A                                     ; 45.06 MHz ( period = 22.195 ns )                    ; knife[4][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.957 ns               ;
; N/A                                     ; 45.06 MHz ( period = 22.192 ns )                    ; knife[10][8]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.947 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.188 ns )                    ; knife[2][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.979 ns               ;
; N/A                                     ; 45.09 MHz ( period = 22.178 ns )                    ; knife[4][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.940 ns               ;
; N/A                                     ; 45.13 MHz ( period = 22.157 ns )                    ; knife[0][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.896 ns               ;
; N/A                                     ; 45.14 MHz ( period = 22.154 ns )                    ; knife[4][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.916 ns               ;
; N/A                                     ; 45.16 MHz ( period = 22.145 ns )                    ; knife[8][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.907 ns               ;
; N/A                                     ; 45.16 MHz ( period = 22.144 ns )                    ; knife[1][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.883 ns               ;
; N/A                                     ; 45.16 MHz ( period = 22.142 ns )                    ; knife[1][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.881 ns               ;
; N/A                                     ; 45.17 MHz ( period = 22.140 ns )                    ; knife[4][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.931 ns               ;
; N/A                                     ; 45.17 MHz ( period = 22.138 ns )                    ; knife[0][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.906 ns               ;
; N/A                                     ; 45.21 MHz ( period = 22.117 ns )                    ; knife[4][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.879 ns               ;
; N/A                                     ; 45.22 MHz ( period = 22.112 ns )                    ; knife[1][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.851 ns               ;
; N/A                                     ; 45.23 MHz ( period = 22.110 ns )                    ; knife[1][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.849 ns               ;
; N/A                                     ; 45.23 MHz ( period = 22.109 ns )                    ; knife[2][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.871 ns               ;
; N/A                                     ; 45.24 MHz ( period = 22.105 ns )                    ; knife[1][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.844 ns               ;
; N/A                                     ; 45.26 MHz ( period = 22.097 ns )                    ; knife[2][4]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.859 ns               ;
; N/A                                     ; 45.27 MHz ( period = 22.090 ns )                    ; knife[4][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.852 ns               ;
; N/A                                     ; 45.27 MHz ( period = 22.088 ns )                    ; knife[2][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.879 ns               ;
; N/A                                     ; 45.28 MHz ( period = 22.086 ns )                    ; knife[2][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.877 ns               ;
; N/A                                     ; 45.30 MHz ( period = 22.076 ns )                    ; knife[8][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.838 ns               ;
; N/A                                     ; 45.30 MHz ( period = 22.075 ns )                    ; knife[2][8]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.866 ns               ;
; N/A                                     ; 45.30 MHz ( period = 22.073 ns )                    ; knife[1][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.812 ns               ;
; N/A                                     ; 45.33 MHz ( period = 22.062 ns )                    ; za_warudo                  ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.770 ns               ;
; N/A                                     ; 45.33 MHz ( period = 22.059 ns )                    ; knife[2][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.850 ns               ;
; N/A                                     ; 45.34 MHz ( period = 22.058 ns )                    ; knife[4][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.820 ns               ;
; N/A                                     ; 45.34 MHz ( period = 22.057 ns )                    ; knife[2][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.848 ns               ;
; N/A                                     ; 45.34 MHz ( period = 22.056 ns )                    ; knife[3][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.766 ns               ;
; N/A                                     ; 45.35 MHz ( period = 22.049 ns )                    ; knife[2][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.840 ns               ;
; N/A                                     ; 45.41 MHz ( period = 22.020 ns )                    ; knife[2][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.811 ns               ;
; N/A                                     ; 45.42 MHz ( period = 22.018 ns )                    ; knife[1][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.757 ns               ;
; N/A                                     ; 45.42 MHz ( period = 22.016 ns )                    ; knife[1][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.755 ns               ;
; N/A                                     ; 45.46 MHz ( period = 21.995 ns )                    ; knife[2][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.786 ns               ;
; N/A                                     ; 45.47 MHz ( period = 21.993 ns )                    ; knife[2][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.784 ns               ;
; N/A                                     ; 45.47 MHz ( period = 21.992 ns )                    ; knife[7][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.731 ns               ;
; N/A                                     ; 45.49 MHz ( period = 21.983 ns )                    ; knife[10][9]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.738 ns               ;
; N/A                                     ; 45.50 MHz ( period = 21.980 ns )                    ; knife[0][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.717 ns               ;
; N/A                                     ; 45.50 MHz ( period = 21.979 ns )                    ; knife[1][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.718 ns               ;
; N/A                                     ; 45.51 MHz ( period = 21.974 ns )                    ; knife[5][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.736 ns               ;
; N/A                                     ; 45.52 MHz ( period = 21.970 ns )                    ; knife[2][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.761 ns               ;
; N/A                                     ; 45.52 MHz ( period = 21.967 ns )                    ; knife[7][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.706 ns               ;
; N/A                                     ; 45.54 MHz ( period = 21.959 ns )                    ; knife[4][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.721 ns               ;
; N/A                                     ; 45.55 MHz ( period = 21.956 ns )                    ; knife[10][8]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.711 ns               ;
; N/A                                     ; 45.55 MHz ( period = 21.956 ns )                    ; knife[2][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.747 ns               ;
; N/A                                     ; 45.55 MHz ( period = 21.953 ns )                    ; knife[8][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.715 ns               ;
; N/A                                     ; 45.55 MHz ( period = 21.952 ns )                    ; knife[3][8]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.662 ns               ;
; N/A                                     ; 45.56 MHz ( period = 21.950 ns )                    ; knife[11][8]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.705 ns               ;
; N/A                                     ; 45.56 MHz ( period = 21.947 ns )                    ; knife[4][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.738 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.945 ns )                    ; knife[0][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.713 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.945 ns )                    ; knife[4][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.736 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.943 ns )                    ; knife[0][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.711 ns               ;
; N/A                                     ; 45.57 MHz ( period = 21.942 ns )                    ; knife[4][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.704 ns               ;
; N/A                                     ; 45.58 MHz ( period = 21.941 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.932 ns               ;
; N/A                                     ; 45.60 MHz ( period = 21.928 ns )                    ; knife[3][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.667 ns               ;
; N/A                                     ; 45.61 MHz ( period = 21.927 ns )                    ; knife[0][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.695 ns               ;
; N/A                                     ; 45.61 MHz ( period = 21.927 ns )                    ; knife[10][1]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.689 ns               ;
; N/A                                     ; 45.61 MHz ( period = 21.923 ns )                    ; knife[3][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.660 ns               ;
; N/A                                     ; 45.62 MHz ( period = 21.918 ns )                    ; knife[4][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.680 ns               ;
; N/A                                     ; 45.64 MHz ( period = 21.909 ns )                    ; knife[8][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.671 ns               ;
; N/A                                     ; 45.65 MHz ( period = 21.908 ns )                    ; knife[4][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.699 ns               ;
; N/A                                     ; 45.65 MHz ( period = 21.906 ns )                    ; knife[0][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.674 ns               ;
; N/A                                     ; 45.66 MHz ( period = 21.899 ns )                    ; knife[3][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.638 ns               ;
; N/A                                     ; 45.67 MHz ( period = 21.895 ns )                    ; knife[4][8]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.657 ns               ;
; N/A                                     ; 45.68 MHz ( period = 21.890 ns )                    ; knife[3][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.629 ns               ;
; N/A                                     ; 45.68 MHz ( period = 21.890 ns )                    ; knife[9][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 45.70 MHz ( period = 21.882 ns )                    ; knife[2][8]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.673 ns               ;
; N/A                                     ; 45.70 MHz ( period = 21.881 ns )                    ; knife[4][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.643 ns               ;
; N/A                                     ; 45.70 MHz ( period = 21.880 ns )                    ; knife[2][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.671 ns               ;
; N/A                                     ; 45.71 MHz ( period = 21.878 ns )                    ; knife[5][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.640 ns               ;
; N/A                                     ; 45.72 MHz ( period = 21.871 ns )                    ; knife[0][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.608 ns               ;
; N/A                                     ; 45.75 MHz ( period = 21.860 ns )                    ; knife[5][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.622 ns               ;
; N/A                                     ; 45.75 MHz ( period = 21.859 ns )                    ; knife[5][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.621 ns               ;
; N/A                                     ; 45.76 MHz ( period = 21.854 ns )                    ; knife[4][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.616 ns               ;
; N/A                                     ; 45.76 MHz ( period = 21.854 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.845 ns               ;
; N/A                                     ; 45.77 MHz ( period = 21.848 ns )                    ; knife[0][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.587 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 2.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 2.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.574 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.588 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 3.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 3.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 3.517 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.859 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.859 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 3.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.032 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.202 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.440 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.596 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.542 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.925 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.775 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][2]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.060 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.085 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][4]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.203 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][1]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.216 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.524 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][3]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][0]                                         ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.410 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.410 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.672 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][5]                                         ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.575 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.790 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.716 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 6.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 6.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 6.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 6.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; t_units[3]                                          ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; t_tens[1]                                           ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 6.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 6.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 6.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 6.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; t_units[3]                                          ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 6.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 6.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 6.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 6.366 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 6.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][10]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.173 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 6.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; t_tens[0]                                           ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.446 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 6.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 6.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 6.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 6.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 6.612 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                  ; To Clock ;
+-------+--------------+------------+--------------+---------------------+----------+
; N/A   ; None         ; 22.103 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 21.862 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 19.184 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 19.056 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 18.952 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 18.815 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 18.480 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 18.352 ns  ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 18.248 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 18.111 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 13.170 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 12.938 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 11.441 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 11.439 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 10.167 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A   ; None         ; 10.153 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A   ; None         ; 10.029 ns  ; function_btn ; t_units[3]          ; clk      ;
; N/A   ; None         ; 9.858 ns   ; function_btn ; human_col[0]        ; clk      ;
; N/A   ; None         ; 9.858 ns   ; function_btn ; human_col[1]        ; clk      ;
; N/A   ; None         ; 9.858 ns   ; function_btn ; human_col[2]        ; clk      ;
; N/A   ; None         ; 9.858 ns   ; function_btn ; human_col[3]        ; clk      ;
; N/A   ; None         ; 9.629 ns   ; right_btn    ; human_col[4]        ; clk      ;
; N/A   ; None         ; 9.339 ns   ; function_btn ; t_units[2]          ; clk      ;
; N/A   ; None         ; 9.335 ns   ; function_btn ; t_units[0]          ; clk      ;
; N/A   ; None         ; 9.332 ns   ; function_btn ; t_units[1]          ; clk      ;
; N/A   ; None         ; 9.320 ns   ; right_btn    ; human_col[0]        ; clk      ;
; N/A   ; None         ; 9.320 ns   ; right_btn    ; human_col[1]        ; clk      ;
; N/A   ; None         ; 9.320 ns   ; right_btn    ; human_col[2]        ; clk      ;
; N/A   ; None         ; 9.320 ns   ; right_btn    ; human_col[3]        ; clk      ;
; N/A   ; None         ; 9.255 ns   ; function_btn ; screen_state.0001   ; clk      ;
; N/A   ; None         ; 8.948 ns   ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 8.946 ns   ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 8.730 ns   ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 8.728 ns   ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 8.678 ns   ; function_btn ; t_tens[3]           ; clk      ;
; N/A   ; None         ; 8.676 ns   ; function_btn ; t_tens[0]           ; clk      ;
; N/A   ; None         ; 8.671 ns   ; function_btn ; t_tens[2]           ; clk      ;
; N/A   ; None         ; 8.567 ns   ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A   ; None         ; 8.547 ns   ; left_btn     ; human_col[4]        ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A   ; None         ; 8.439 ns   ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A   ; None         ; 8.435 ns   ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A   ; None         ; 8.366 ns   ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A   ; None         ; 8.366 ns   ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A   ; None         ; 8.362 ns   ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A   ; None         ; 8.311 ns   ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A   ; None         ; 8.311 ns   ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A   ; None         ; 8.311 ns   ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A   ; None         ; 8.286 ns   ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A   ; None         ; 8.247 ns   ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A   ; None         ; 8.247 ns   ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A   ; None         ; 8.247 ns   ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A   ; None         ; 8.247 ns   ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A   ; None         ; 8.247 ns   ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A   ; None         ; 8.238 ns   ; left_btn     ; human_col[0]        ; clk      ;
; N/A   ; None         ; 8.238 ns   ; left_btn     ; human_col[1]        ; clk      ;
; N/A   ; None         ; 8.238 ns   ; left_btn     ; human_col[2]        ; clk      ;
; N/A   ; None         ; 8.238 ns   ; left_btn     ; human_col[3]        ; clk      ;
; N/A   ; None         ; 8.234 ns   ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A   ; None         ; 8.178 ns   ; function_btn ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 8.178 ns   ; function_btn ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 8.042 ns   ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A   ; None         ; 8.042 ns   ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A   ; None         ; 8.042 ns   ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A   ; None         ; 8.042 ns   ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A   ; None         ; 8.042 ns   ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A   ; None         ; 8.042 ns   ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A   ; None         ; 8.005 ns   ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A   ; None         ; 8.005 ns   ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A   ; None         ; 8.005 ns   ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A   ; None         ; 8.005 ns   ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A   ; None         ; 7.967 ns   ; function_btn ; t_tens[1]           ; clk      ;
; N/A   ; None         ; 7.958 ns   ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A   ; None         ; 7.829 ns   ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[3]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[2]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[1]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[0]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[4]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[5]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[6]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[7]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[8]        ; clk      ;
; N/A   ; None         ; 7.706 ns   ; function_btn ; t_counter[9]        ; clk      ;
; N/A   ; None         ; 7.110 ns   ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A   ; None         ; 6.811 ns   ; function_btn ; screen_state.0101   ; clk      ;
; N/A   ; None         ; 6.577 ns   ; function_btn ; screen_state.0100   ; clk      ;
; N/A   ; None         ; 6.107 ns   ; function_btn ; screen_state.0011   ; clk      ;
; N/A   ; None         ; 5.491 ns   ; function_btn ; za_warudo           ; clk      ;
; N/A   ; None         ; 5.085 ns   ; function_btn ; screen_state.0010   ; clk      ;
; N/A   ; None         ; 5.084 ns   ; function_btn ; screen_state.0000   ; clk      ;
; N/A   ; None         ; 4.826 ns   ; right_btn    ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 4.826 ns   ; right_btn    ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 4.601 ns   ; left_btn     ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 4.601 ns   ; left_btn     ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 4.417 ns   ; function_btn ; lfsr_rst            ; clk      ;
+-------+--------------+------------+--------------+---------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 24.305 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 24.183 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 23.409 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 23.222 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 23.108 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 23.088 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 22.698 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 22.666 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 22.629 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 22.000 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 21.849 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 21.822 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 21.699 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 21.490 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 21.472 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 21.399 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 21.371 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 21.359 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 21.321 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 21.299 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 21.239 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 21.199 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 21.167 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 21.164 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 21.100 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 21.086 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 20.905 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 20.881 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 20.801 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 20.709 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 20.680 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 20.403 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 10.621 ns  ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 10.245 ns  ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 10.177 ns  ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 9.891 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 9.516 ns   ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.370 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 9.290 ns   ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.238 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 8.921 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 8.639 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 8.545 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 8.495 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 8.298 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 8.242 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 8.227 ns   ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 8.178 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 8.177 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 8.094 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
; N/A   ; None         ; 8.092 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 8.055 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 8.015 ns   ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 7.950 ns   ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 7.855 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 7.838 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 7.593 ns   ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
; N/A   ; None         ; 7.544 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 7.219 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+------------+--------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                  ; To Clock ;
+---------------+-------------+------------+--------------+---------------------+----------+
; N/A           ; None        ; -4.365 ns  ; function_btn ; lfsr_rst            ; clk      ;
; N/A           ; None        ; -4.549 ns  ; left_btn     ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -4.549 ns  ; left_btn     ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -4.774 ns  ; right_btn    ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -4.774 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -4.953 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A           ; None        ; -5.032 ns  ; function_btn ; screen_state.0000   ; clk      ;
; N/A           ; None        ; -5.033 ns  ; function_btn ; screen_state.0010   ; clk      ;
; N/A           ; None        ; -5.405 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A           ; None        ; -5.406 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A           ; None        ; -5.406 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A           ; None        ; -5.439 ns  ; function_btn ; za_warudo           ; clk      ;
; N/A           ; None        ; -5.533 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -5.533 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -5.647 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A           ; None        ; -6.055 ns  ; function_btn ; screen_state.0011   ; clk      ;
; N/A           ; None        ; -6.062 ns  ; function_btn ; screen_state.0001   ; clk      ;
; N/A           ; None        ; -6.222 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A           ; None        ; -6.226 ns  ; function_btn ; screen_state.0101   ; clk      ;
; N/A           ; None        ; -6.640 ns  ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A           ; None        ; -6.687 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -6.928 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -6.946 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A           ; None        ; -7.221 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A           ; None        ; -7.417 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -7.488 ns  ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A           ; None        ; -7.535 ns  ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A           ; None        ; -7.535 ns  ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A           ; None        ; -7.535 ns  ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A           ; None        ; -7.535 ns  ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A           ; None        ; -7.572 ns  ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A           ; None        ; -7.572 ns  ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A           ; None        ; -7.572 ns  ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A           ; None        ; -7.572 ns  ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A           ; None        ; -7.572 ns  ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A           ; None        ; -7.572 ns  ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A           ; None        ; -7.649 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[3]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[2]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[1]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[0]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[4]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[5]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[6]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[7]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[8]        ; clk      ;
; N/A           ; None        ; -7.654 ns  ; function_btn ; t_counter[9]        ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A           ; None        ; -7.777 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A           ; None        ; -7.816 ns  ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A           ; None        ; -7.841 ns  ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A           ; None        ; -7.841 ns  ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A           ; None        ; -7.841 ns  ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A           ; None        ; -7.915 ns  ; function_btn ; t_tens[1]           ; clk      ;
; N/A           ; None        ; -8.078 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -8.080 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -8.182 ns  ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A           ; None        ; -8.186 ns  ; left_btn     ; human_col[0]        ; clk      ;
; N/A           ; None        ; -8.186 ns  ; left_btn     ; human_col[1]        ; clk      ;
; N/A           ; None        ; -8.186 ns  ; left_btn     ; human_col[2]        ; clk      ;
; N/A           ; None        ; -8.186 ns  ; left_btn     ; human_col[3]        ; clk      ;
; N/A           ; None        ; -8.195 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A           ; None        ; -8.195 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A           ; None        ; -8.195 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A           ; None        ; -8.195 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A           ; None        ; -8.195 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A           ; None        ; -8.310 ns  ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A           ; None        ; -8.314 ns  ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A           ; None        ; -8.314 ns  ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A           ; None        ; -8.383 ns  ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A           ; None        ; -8.387 ns  ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A           ; None        ; -8.495 ns  ; left_btn     ; human_col[4]        ; clk      ;
; N/A           ; None        ; -8.515 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A           ; None        ; -8.619 ns  ; function_btn ; t_tens[2]           ; clk      ;
; N/A           ; None        ; -8.624 ns  ; function_btn ; t_tens[0]           ; clk      ;
; N/A           ; None        ; -8.626 ns  ; function_btn ; t_tens[3]           ; clk      ;
; N/A           ; None        ; -8.676 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -8.678 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -8.894 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -8.896 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -9.196 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -9.280 ns  ; function_btn ; t_units[1]          ; clk      ;
; N/A           ; None        ; -9.283 ns  ; function_btn ; t_units[0]          ; clk      ;
; N/A           ; None        ; -9.287 ns  ; function_btn ; t_units[2]          ; clk      ;
; N/A           ; None        ; -9.428 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -9.806 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A           ; None        ; -9.806 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A           ; None        ; -9.806 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A           ; None        ; -9.806 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A           ; None        ; -9.900 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -9.977 ns  ; function_btn ; t_units[3]          ; clk      ;
; N/A           ; None        ; -10.115 ns ; function_btn ; human_col[4]        ; clk      ;
; N/A           ; None        ; -10.132 ns ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -11.340 ns ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -11.344 ns ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -12.044 ns ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -12.048 ns ; right_btn    ; LCD_state.0100      ; clk      ;
+---------------+-------------+------------+--------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Dec 21 17:26:25 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 49 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector541~2" as buffer
    Info: Detected gated clock "comb~3" as buffer
    Info: Detected gated clock "Equal131~2" as buffer
    Info: Detected gated clock "Equal128~2" as buffer
    Info: Detected gated clock "Equal133~0" as buffer
    Info: Detected gated clock "Equal132~1" as buffer
    Info: Detected gated clock "Equal136~0" as buffer
    Info: Detected gated clock "Equal134~0" as buffer
    Info: Detected gated clock "Equal132~0" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal125~1" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "Selector602~2" as buffer
    Info: Detected gated clock "Equal123~1" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected gated clock "Equal135~1" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal128~1" as buffer
    Info: Detected gated clock "Equal129~1" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal135~0" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "comb~4" as buffer
    Info: Detected gated clock "Equal131~1" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal4~1" as buffer
    Info: Detected gated clock "Equal4~0" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected gated clock "Equal4~2" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
Info: Clock "clk" has Internal fmax of 37.35 MHz between source register "LFSR_5bit:M1|D123456789[5]" and destination register "LCD_state.0000" (period= 26.773 ns)
    Info: + Longest register to register delay is 19.815 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y9_N8; Fanout = 2; REG Node = 'LFSR_5bit:M1|D123456789[5]'
        Info: 2: + IC(0.750 ns) + CELL(0.114 ns) = 0.864 ns; Loc. = LC_X11_Y9_N5; Fanout = 8; COMB Node = 'knife~2554'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 1.160 ns; Loc. = LC_X11_Y9_N6; Fanout = 11; COMB Node = 'knife~2558'
        Info: 4: + IC(0.437 ns) + CELL(0.114 ns) = 1.711 ns; Loc. = LC_X11_Y9_N3; Fanout = 4; COMB Node = 'knife~2559'
        Info: 5: + IC(0.429 ns) + CELL(0.114 ns) = 2.254 ns; Loc. = LC_X11_Y9_N0; Fanout = 12; COMB Node = 'knife~2560'
        Info: 6: + IC(0.182 ns) + CELL(0.114 ns) = 2.550 ns; Loc. = LC_X11_Y9_N1; Fanout = 11; COMB Node = 'knife~2561'
        Info: 7: + IC(0.182 ns) + CELL(0.114 ns) = 2.846 ns; Loc. = LC_X11_Y9_N2; Fanout = 4; COMB Node = 'knife~2562'
        Info: 8: + IC(2.031 ns) + CELL(0.114 ns) = 4.991 ns; Loc. = LC_X20_Y11_N9; Fanout = 11; COMB Node = 'knife~2563'
        Info: 9: + IC(0.461 ns) + CELL(0.292 ns) = 5.744 ns; Loc. = LC_X20_Y11_N1; Fanout = 7; COMB Node = 'Equal107~1'
        Info: 10: + IC(1.794 ns) + CELL(0.292 ns) = 7.830 ns; Loc. = LC_X15_Y14_N9; Fanout = 5; COMB Node = 'knife~2565'
        Info: 11: + IC(1.335 ns) + CELL(0.292 ns) = 9.457 ns; Loc. = LC_X15_Y13_N5; Fanout = 1; COMB Node = 'Equal110~0'
        Info: 12: + IC(0.182 ns) + CELL(0.114 ns) = 9.753 ns; Loc. = LC_X15_Y13_N6; Fanout = 3; COMB Node = 'Equal110~1'
        Info: 13: + IC(0.773 ns) + CELL(0.292 ns) = 10.818 ns; Loc. = LC_X15_Y13_N4; Fanout = 1; COMB Node = 'screen_state~1112'
        Info: 14: + IC(1.271 ns) + CELL(0.114 ns) = 12.203 ns; Loc. = LC_X16_Y14_N1; Fanout = 2; COMB Node = 'screen_state~1114'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 12.499 ns; Loc. = LC_X16_Y14_N2; Fanout = 2; COMB Node = 'screen_state~1116'
        Info: 16: + IC(0.454 ns) + CELL(0.292 ns) = 13.245 ns; Loc. = LC_X16_Y14_N4; Fanout = 1; COMB Node = 'Selector448~0'
        Info: 17: + IC(0.340 ns) + CELL(0.114 ns) = 13.699 ns; Loc. = LC_X16_Y14_N5; Fanout = 1; COMB Node = 'Selector450~9'
        Info: 18: + IC(0.182 ns) + CELL(0.114 ns) = 13.995 ns; Loc. = LC_X16_Y14_N6; Fanout = 2; COMB Node = 'Selector450~12'
        Info: 19: + IC(1.955 ns) + CELL(0.292 ns) = 16.242 ns; Loc. = LC_X11_Y15_N2; Fanout = 4; COMB Node = 'Selector450~42'
        Info: 20: + IC(0.728 ns) + CELL(0.292 ns) = 17.262 ns; Loc. = LC_X10_Y15_N8; Fanout = 1; COMB Node = 'Selector446~1'
        Info: 21: + IC(0.182 ns) + CELL(0.114 ns) = 17.558 ns; Loc. = LC_X10_Y15_N9; Fanout = 1; COMB Node = 'Selector446~2'
        Info: 22: + IC(1.233 ns) + CELL(0.292 ns) = 19.083 ns; Loc. = LC_X10_Y12_N5; Fanout = 2; COMB Node = 'Selector446~3'
        Info: 23: + IC(0.423 ns) + CELL(0.309 ns) = 19.815 ns; Loc. = LC_X10_Y12_N2; Fanout = 11; REG Node = 'LCD_state.0000'
        Info: Total cell delay = 4.127 ns ( 20.83 % )
        Info: Total interconnect delay = 15.688 ns ( 79.17 % )
    Info: - Smallest clock skew is -6.697 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 301; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X10_Y12_N2; Fanout = 11; REG Node = 'LCD_state.0000'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
        Info: - Longest clock path from clock "clk" to source register is 9.622 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 301; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X3_Y13_N2; Fanout = 9; REG Node = 'screen_row[6]~reg0'
            Info: 3: + IC(1.183 ns) + CELL(0.590 ns) = 4.951 ns; Loc. = LC_X7_Y13_N2; Fanout = 10; COMB Node = 'comb~3'
            Info: 4: + IC(3.960 ns) + CELL(0.711 ns) = 9.622 ns; Loc. = LC_X12_Y9_N8; Fanout = 2; REG Node = 'LFSR_5bit:M1|D123456789[5]'
            Info: Total cell delay = 3.705 ns ( 38.51 % )
            Info: Total interconnect delay = 5.917 ns ( 61.49 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_state.0011" and destination pin or register "screen_col[22]$latch" for clock "clk" (Hold time is 11.16 ns)
    Info: + Largest clock skew is 14.028 ns
        Info: + Longest clock path from clock "clk" to destination register is 16.982 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 301; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X5_Y13_N2; Fanout = 8; REG Node = 'screen_row[3]~reg0'
            Info: 3: + IC(0.544 ns) + CELL(0.590 ns) = 4.312 ns; Loc. = LC_X5_Y13_N0; Fanout = 5; COMB Node = 'Equal124~0'
            Info: 4: + IC(0.720 ns) + CELL(0.442 ns) = 5.474 ns; Loc. = LC_X4_Y13_N6; Fanout = 3; COMB Node = 'Equal128~0'
            Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 5.770 ns; Loc. = LC_X4_Y13_N7; Fanout = 3; COMB Node = 'Equal4~0'
            Info: 6: + IC(0.182 ns) + CELL(0.114 ns) = 6.066 ns; Loc. = LC_X4_Y13_N8; Fanout = 4; COMB Node = 'Equal4~1'
            Info: 7: + IC(0.182 ns) + CELL(0.114 ns) = 6.362 ns; Loc. = LC_X4_Y13_N9; Fanout = 3; COMB Node = 'Equal132~0'
            Info: 8: + IC(1.531 ns) + CELL(0.114 ns) = 8.007 ns; Loc. = LC_X9_Y13_N9; Fanout = 11; COMB Node = 'Equal133~0'
            Info: 9: + IC(1.141 ns) + CELL(0.442 ns) = 9.590 ns; Loc. = LC_X6_Y13_N0; Fanout = 23; COMB Node = 'Selector570~0'
            Info: 10: + IC(0.427 ns) + CELL(0.442 ns) = 10.459 ns; Loc. = LC_X6_Y13_N8; Fanout = 2; COMB Node = 'WideOr68~1'
            Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 10.755 ns; Loc. = LC_X6_Y13_N9; Fanout = 29; COMB Node = 'WideNor0'
            Info: 12: + IC(1.588 ns) + CELL(0.114 ns) = 12.457 ns; Loc. = LC_X8_Y10_N8; Fanout = 32; COMB Node = 'Selector541~2'
            Info: 13: + IC(4.411 ns) + CELL(0.114 ns) = 16.982 ns; Loc. = LC_X6_Y15_N0; Fanout = 1; REG Node = 'screen_col[22]$latch'
            Info: Total cell delay = 5.118 ns ( 30.14 % )
            Info: Total interconnect delay = 11.864 ns ( 69.86 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.954 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 301; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X7_Y14_N8; Fanout = 9; REG Node = 'screen_state.0011'
            Info: Total cell delay = 2.180 ns ( 73.80 % )
            Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 2.644 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y14_N8; Fanout = 9; REG Node = 'screen_state.0011'
        Info: 2: + IC(1.317 ns) + CELL(0.292 ns) = 1.609 ns; Loc. = LC_X6_Y15_N1; Fanout = 1; COMB Node = 'Selector569~8'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 1.905 ns; Loc. = LC_X6_Y15_N2; Fanout = 1; COMB Node = 'Selector569~10'
        Info: 4: + IC(0.447 ns) + CELL(0.292 ns) = 2.644 ns; Loc. = LC_X6_Y15_N0; Fanout = 1; REG Node = 'screen_col[22]$latch'
        Info: Total cell delay = 0.698 ns ( 26.40 % )
        Info: Total interconnect delay = 1.946 ns ( 73.60 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "LCD_state.0000" (data pin = "function_btn", clock pin = "clk") is 22.103 ns
    Info: + Longest pin to register delay is 24.991 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_226; Fanout = 24; PIN Node = 'function_btn'
        Info: 2: + IC(8.002 ns) + CELL(0.590 ns) = 10.067 ns; Loc. = LC_X7_Y2_N6; Fanout = 7; COMB Node = 'Selector450~45'
        Info: 3: + IC(3.348 ns) + CELL(0.442 ns) = 13.857 ns; Loc. = LC_X9_Y16_N4; Fanout = 2; COMB Node = 'Selector450~59'
        Info: 4: + IC(0.446 ns) + CELL(0.292 ns) = 14.595 ns; Loc. = LC_X9_Y16_N8; Fanout = 1; COMB Node = 'Selector450~103'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 14.891 ns; Loc. = LC_X9_Y16_N9; Fanout = 1; COMB Node = 'Selector450~104'
        Info: 6: + IC(1.693 ns) + CELL(0.114 ns) = 16.698 ns; Loc. = LC_X10_Y8_N9; Fanout = 1; COMB Node = 'Selector450~105'
        Info: 7: + IC(0.437 ns) + CELL(0.292 ns) = 17.427 ns; Loc. = LC_X10_Y8_N1; Fanout = 1; COMB Node = 'Selector450~106'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 17.723 ns; Loc. = LC_X10_Y8_N2; Fanout = 1; COMB Node = 'Selector450~107'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 18.019 ns; Loc. = LC_X10_Y8_N3; Fanout = 1; COMB Node = 'Selector450~108'
        Info: 10: + IC(0.419 ns) + CELL(0.114 ns) = 18.552 ns; Loc. = LC_X10_Y8_N0; Fanout = 1; COMB Node = 'Selector450~109'
        Info: 11: + IC(0.424 ns) + CELL(0.114 ns) = 19.090 ns; Loc. = LC_X10_Y8_N5; Fanout = 1; COMB Node = 'Selector450~110'
        Info: 12: + IC(0.182 ns) + CELL(0.114 ns) = 19.386 ns; Loc. = LC_X10_Y8_N6; Fanout = 1; COMB Node = 'Selector450~111'
        Info: 13: + IC(0.182 ns) + CELL(0.114 ns) = 19.682 ns; Loc. = LC_X10_Y8_N7; Fanout = 1; COMB Node = 'Selector450~112'
        Info: 14: + IC(0.182 ns) + CELL(0.114 ns) = 19.978 ns; Loc. = LC_X10_Y8_N8; Fanout = 1; COMB Node = 'Selector450~113'
        Info: 15: + IC(0.699 ns) + CELL(0.114 ns) = 20.791 ns; Loc. = LC_X9_Y8_N7; Fanout = 1; COMB Node = 'Selector450~114'
        Info: 16: + IC(0.182 ns) + CELL(0.114 ns) = 21.087 ns; Loc. = LC_X9_Y8_N8; Fanout = 1; COMB Node = 'Selector450~115'
        Info: 17: + IC(1.236 ns) + CELL(0.114 ns) = 22.437 ns; Loc. = LC_X10_Y12_N3; Fanout = 1; COMB Node = 'Selector450~116'
        Info: 18: + IC(0.421 ns) + CELL(0.114 ns) = 22.972 ns; Loc. = LC_X10_Y12_N0; Fanout = 1; COMB Node = 'Selector450~117'
        Info: 19: + IC(0.182 ns) + CELL(0.114 ns) = 23.268 ns; Loc. = LC_X10_Y12_N1; Fanout = 1; COMB Node = 'Selector450~118'
        Info: 20: + IC(0.423 ns) + CELL(0.114 ns) = 23.805 ns; Loc. = LC_X10_Y12_N4; Fanout = 1; COMB Node = 'Selector450~123'
        Info: 21: + IC(0.340 ns) + CELL(0.114 ns) = 24.259 ns; Loc. = LC_X10_Y12_N5; Fanout = 2; COMB Node = 'Selector446~3'
        Info: 22: + IC(0.423 ns) + CELL(0.309 ns) = 24.991 ns; Loc. = LC_X10_Y12_N2; Fanout = 11; REG Node = 'LCD_state.0000'
        Info: Total cell delay = 5.224 ns ( 20.90 % )
        Info: Total interconnect delay = 19.767 ns ( 79.10 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.925 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 301; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X10_Y12_N2; Fanout = 11; REG Node = 'LCD_state.0000'
        Info: Total cell delay = 2.180 ns ( 74.53 % )
        Info: Total interconnect delay = 0.745 ns ( 25.47 % )
Info: tco from clock "clk" to destination pin "screen_col[7]" through register "screen_col[7]$latch" is 24.305 ns
    Info: + Longest clock path from clock "clk" to source register is 16.958 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 301; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X5_Y13_N2; Fanout = 8; REG Node = 'screen_row[3]~reg0'
        Info: 3: + IC(0.544 ns) + CELL(0.590 ns) = 4.312 ns; Loc. = LC_X5_Y13_N0; Fanout = 5; COMB Node = 'Equal124~0'
        Info: 4: + IC(0.720 ns) + CELL(0.442 ns) = 5.474 ns; Loc. = LC_X4_Y13_N6; Fanout = 3; COMB Node = 'Equal128~0'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 5.770 ns; Loc. = LC_X4_Y13_N7; Fanout = 3; COMB Node = 'Equal4~0'
        Info: 6: + IC(0.182 ns) + CELL(0.114 ns) = 6.066 ns; Loc. = LC_X4_Y13_N8; Fanout = 4; COMB Node = 'Equal4~1'
        Info: 7: + IC(0.182 ns) + CELL(0.114 ns) = 6.362 ns; Loc. = LC_X4_Y13_N9; Fanout = 3; COMB Node = 'Equal132~0'
        Info: 8: + IC(1.531 ns) + CELL(0.114 ns) = 8.007 ns; Loc. = LC_X9_Y13_N9; Fanout = 11; COMB Node = 'Equal133~0'
        Info: 9: + IC(1.141 ns) + CELL(0.442 ns) = 9.590 ns; Loc. = LC_X6_Y13_N0; Fanout = 23; COMB Node = 'Selector570~0'
        Info: 10: + IC(0.427 ns) + CELL(0.442 ns) = 10.459 ns; Loc. = LC_X6_Y13_N8; Fanout = 2; COMB Node = 'WideOr68~1'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 10.755 ns; Loc. = LC_X6_Y13_N9; Fanout = 29; COMB Node = 'WideNor0'
        Info: 12: + IC(1.588 ns) + CELL(0.114 ns) = 12.457 ns; Loc. = LC_X8_Y10_N8; Fanout = 32; COMB Node = 'Selector541~2'
        Info: 13: + IC(4.387 ns) + CELL(0.114 ns) = 16.958 ns; Loc. = LC_X25_Y13_N0; Fanout = 1; REG Node = 'screen_col[7]$latch'
        Info: Total cell delay = 5.118 ns ( 30.18 % )
        Info: Total interconnect delay = 11.840 ns ( 69.82 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 7.347 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X25_Y13_N0; Fanout = 1; REG Node = 'screen_col[7]$latch'
        Info: 2: + IC(5.223 ns) + CELL(2.124 ns) = 7.347 ns; Loc. = PIN_53; Fanout = 0; PIN Node = 'screen_col[7]'
        Info: Total cell delay = 2.124 ns ( 28.91 % )
        Info: Total interconnect delay = 5.223 ns ( 71.09 % )
Info: th for register "lfsr_rst" (data pin = "function_btn", clock pin = "clk") is -4.365 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 301; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X7_Y15_N8; Fanout = 10; REG Node = 'lfsr_rst'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.334 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_226; Fanout = 24; PIN Node = 'function_btn'
        Info: 2: + IC(5.550 ns) + CELL(0.309 ns) = 7.334 ns; Loc. = LC_X7_Y15_N8; Fanout = 10; REG Node = 'lfsr_rst'
        Info: Total cell delay = 1.784 ns ( 24.33 % )
        Info: Total interconnect delay = 5.550 ns ( 75.67 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Mon Dec 21 17:26:25 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


