+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; VGA_CTRL_INST                                                                             ; 18    ; 8              ; 0            ; 8              ; 43     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_WR_INST                                                  ; 54    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_RD_ISNT                                                  ; 54    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_AREF_INST                                                ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAN_ARBIT_INST                                               ; 102   ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_INIT_INST                                                ; 2     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST                                                                ; 88    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|wrfull_eq_comp   ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rdfull_eq_comp   ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rdempty_eq_comp  ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_dgrp|dffpipe8 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_dgrp          ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_bwp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_brp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_dgwp|dffpipe5 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_dgwp          ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_bwp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_brp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|fifo_ram         ; 46    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|wrptr_g1p        ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rdptr_g1p        ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_dgrp_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|wrptr_g_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_dgwp_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rdptr_g_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated                  ; 21    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd                                                  ; 21    ; 2              ; 0            ; 2              ; 29     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|wrfull_eq_comp   ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rdfull_eq_comp   ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rdempty_eq_comp  ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_dgrp|dffpipe8 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_dgrp          ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_bwp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_brp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_dgwp|dffpipe5 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_dgwp          ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_bwp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_brp           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|fifo_ram         ; 46    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|wrptr_g1p        ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rdptr_g1p        ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_dgrp_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|wrptr_g_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_dgwp_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rdptr_g_gray2bin ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated                  ; 21    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr                                                  ; 21    ; 2              ; 0            ; 2              ; 29     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST                                                                ; 160   ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST                                                                                ; 141   ; 127            ; 0            ; 127            ; 39     ; 127             ; 127           ; 127             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; UART_RX_INST                                                                              ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLK_VGA_inst|altpll_component|auto_generated                                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLK_VGA_inst                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLK_GEN_inst|altpll_component|auto_generated                                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLK_GEN_inst                                                                              ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
