+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; stage|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|rst_controller_001                                                                                                                                                                    ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|rst_controller|alt_rst_sync_uq1                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|rst_controller                                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|irq_mapper                                                                                                                                                                            ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                               ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|avalon_st_adapter                                                                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_cmd_width_adapter                                                                                                                                           ; 125   ; 3              ; 0            ; 3              ; 102    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_rsp_width_adapter|uncompressor                                                                                                                              ; 43    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_rsp_width_adapter                                                                                                                                           ; 107   ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                               ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                     ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_mux_001                                                                                                                                                         ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                   ; 44    ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_mux|arb                                                                                                                                                         ; 15    ; 0              ; 4            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_mux                                                                                                                                                             ; 1312  ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_010                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_009                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_008                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_007                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_006                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_005                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_004                                                                                                                                                       ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_003                                                                                                                                                       ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_002                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux_001                                                                                                                                                       ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|rsp_demux                                                                                                                                                           ; 122   ; 1              ; 2            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_010                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_009                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_008                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_007                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_006                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_005                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_004                                                                                                                                                         ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_003                                                                                                                                                         ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_002                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux_001                                                                                                                                                         ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_mux                                                                                                                                                             ; 122   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_demux_001                                                                                                                                                       ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|cmd_demux                                                                                                                                                           ; 132   ; 121            ; 2            ; 121            ; 1310   ; 121             ; 121           ; 121             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                                   ; 104   ; 3              ; 5            ; 3              ; 102    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_burst_adapter                                                                                                                                               ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_012|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_012                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_011|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_011                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_010|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_010                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_009|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_009                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_008|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_008                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_007|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_007                                                                                                                                                          ; 93    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_006|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_006                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_005|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_005                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_004|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_004                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_003|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_003                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_002|the_default_decode                                                                                                                                       ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_002                                                                                                                                                          ; 111   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_001|the_default_decode                                                                                                                                       ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router_001                                                                                                                                                          ; 111   ; 0              ; 6            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router|the_default_decode                                                                                                                                           ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|router                                                                                                                                                              ; 111   ; 0              ; 6            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|gpio_s1_agent_rsp_fifo                                                                                                                                              ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|gpio_s1_agent|uncompressor                                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|gpio_s1_agent                                                                                                                                                       ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_1_s1_agent_rsp_fifo                                                                                                                                           ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_1_s1_agent|uncompressor                                                                                                                                       ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_1_s1_agent                                                                                                                                                    ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                           ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                       ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                    ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|ledr_s1_agent_rsp_fifo                                                                                                                                              ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|ledr_s1_agent|uncompressor                                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|ledr_s1_agent                                                                                                                                                       ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sw_s1_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sw_s1_agent|uncompressor                                                                                                                                            ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sw_s1_agent                                                                                                                                                         ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_agent_rdata_fifo                                                                                                                                            ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_agent_rsp_fifo                                                                                                                                              ; 133   ; 39             ; 0            ; 39             ; 92     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_agent|uncompressor                                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_agent                                                                                                                                                       ; 238   ; 22             ; 32           ; 22             ; 254    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|imem_s1_agent_rsp_fifo                                                                                                                                              ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|imem_s1_agent|uncompressor                                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|imem_s1_agent                                                                                                                                                       ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                         ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                                     ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                                  ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                           ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                                                       ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                                                    ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                        ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                    ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                                 ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|adc_0_adc_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|adc_0_adc_slave_agent|uncompressor                                                                                                                                  ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|adc_0_adc_slave_agent                                                                                                                                               ; 306   ; 39             ; 48           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                               ; 192   ; 39             ; 88           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                                      ; 192   ; 39             ; 88           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|gpio_s1_translator                                                                                                                                                  ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_1_s1_translator                                                                                                                                               ; 94    ; 22             ; 43           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|timer_0_s1_translator                                                                                                                                               ; 94    ; 22             ; 43           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|ledr_s1_translator                                                                                                                                                  ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sw_s1_translator                                                                                                                                                    ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|dram_s1_translator                                                                                                                                                  ; 75    ; 4              ; 2            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|imem_s1_translator                                                                                                                                                  ; 110   ; 7              ; 11           ; 7              ; 89     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                                             ; 110   ; 5              ; 18           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                                               ; 110   ; 6              ; 26           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                            ; 110   ; 5              ; 29           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|adc_0_adc_slave_translator                                                                                                                                          ; 110   ; 5              ; 24           ; 5              ; 71     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                                          ; 111   ; 51             ; 0            ; 51             ; 103    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                                 ; 111   ; 12             ; 0            ; 12             ; 103    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|mm_interconnect_0                                                                                                                                                                     ; 406   ; 0              ; 0            ; 0              ; 405    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|timer_1                                                                                                                                                                               ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|timer_0                                                                                                                                                                               ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|sysid_qsys_0                                                                                                                                                                          ; 3     ; 19             ; 2            ; 19             ; 32     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|sys_sdram_pll_0|reset_from_locked                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|sys_sdram_pll_0|sys_pll                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|sys_sdram_pll_0                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_debug_slave_wrapper|the_niosiisystem_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_debug_slave_wrapper|the_niosiisystem_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_debug_slave_wrapper                                                                    ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_ocimem|niosiisystem_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_ocimem|niosiisystem_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_ocimem                                                                           ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_avalon_reg                                                                       ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_im                                                                           ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_pib                                                                          ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_fifo|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_fifo|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_fifo|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_fifo                                                                         ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_dtrace|niosiisystem_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                       ; 112   ; 0              ; 101          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_itrace                                                                       ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                         ; 97    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                         ; 63    ; 5              ; 60           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_break                                                                        ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci_debug                                                                        ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_nios2_oci                                                                                                                          ; 174   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|niosiisystem_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|niosiisystem_nios2_gen2_0_cpu_register_bank_b                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|niosiisystem_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|niosiisystem_nios2_gen2_0_cpu_register_bank_a                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu|the_niosiisystem_nios2_gen2_0_cpu_test_bench                                                                                                                         ; 315   ; 3              ; 281          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0|cpu                                                                                                                                                                      ; 149   ; 1              ; 29           ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|nios2_gen2_0                                                                                                                                                                          ; 149   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_r                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0|the_niosiisystem_jtag_uart_0_scfifo_w                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|jtag_uart_0                                                                                                                                                                           ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|adc_0|ADC_CTRL                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|adc_0                                                                                                                                                                                 ; 40    ; 19             ; 31           ; 19             ; 36     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|sw                                                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|ledr                                                                                                                                                                                  ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|imem|the_altsyncram|auto_generated|mux2                                                                                                                                               ; 227   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|imem|the_altsyncram|auto_generated|decode3                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|imem|the_altsyncram|auto_generated                                                                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|imem                                                                                                                                                                                  ; 59    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|gpio                                                                                                                                                                                  ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|dram|the_niosiisystem_DRAM_input_efifo_module                                                                                                                                         ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage|dram                                                                                                                                                                                  ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; stage                                                                                                                                                                                       ; 13    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
