# üìÇ Proyectos y Laboratorios: Implementaci√≥n de Firmware

Este directorio es el n√∫cleo pr√°ctico del repositorio. Aqu√≠ se documenta la transici√≥n del conocimiento te√≥rico hacia la implementaci√≥n f√≠sica sobre el **LPC4337**, utilizando el modelo de **3 Capas de Software** y garantizando la **Soberan√≠a T√©cnica**.

## üéØ Objetivo Principal
Desarrollar un set de drivers y aplicaciones de grado industrial que permitan dominar la complejidad de la arquitectura **Cortex-M4/M0**, priorizando la eficiencia del silicio, la robustez del c√≥digo y la independencia de herramientas propietarias.

---

## üèóÔ∏è Roadmap de Aprendizaje (Estructura de Niveles)

### üü¢ Nivel 01: Fundamentos y Gesti√≥n de GPIO
* **SCU & Digital I/O:** Configuraci√≥n de la matriz de conmutaci√≥n (System Control Unit), pull-ups/downs y modos de drenador abierto.
* **L√≥gica de Control:** Implementaci√≥n de M√°quinas de Estado Finitas (**MEF**) y t√©cnicas de **Debounce No Bloqueante**.

### üü° Nivel 02: Perif√©ricos de Precisi√≥n y Conectividad
Este nivel se divide en cuatro fases cr√≠ticas para el dominio del hardware as√≠ncrono y la autonom√≠a de los perif√©ricos:

#### **Fase 1: Timers Avanzados**
* **Modos de Operaci√≥n:** Implementaci√≥n de **Match & Capture**, generaci√≥n de **PWM** para control de potencia y el uso del **SCTimer/PWM** (State Configurable Timer) para tareas de temporizaci√≥n complejas.

#### **Fase 2: Adquisici√≥n Anal√≥gica (ADC & DAC)**
* **ADC Mastery:** Configuraci√≥n en todos sus modos: **Burst Mode** (muestreo continuo), **Scan Mode** y sincronizaci√≥n por hardware mediante Timers.
* **DAC:** Generaci√≥n de se√±ales anal√≥gicas y control de niveles de tensi√≥n para aplicaciones de audio o control.

#### **Fase 3: Conectividad y Protocolos Serie**
* **UART/USART:** Implementaci√≥n con **Ring Buffers** e interrupciones para telemetr√≠a robusta.
* **I2C:** Comunicaci√≥n con sensores externos (EEPROM, RTC) gestionando colisiones y estados del bus.
* **SPI:** Transferencia de datos a alta velocidad para memorias o displays gr√°ficos.
* **CAN Bus:** Introducci√≥n a protocolos industriales, manejo de filtros y buzones de mensajes (Mailboxes).

### üî¥ Nivel 03: Arquitectura de Alto Rendimiento
* **DMA Mastery:** Transferencia masiva de datos (M2P, P2M, M2M) con **Zero CPU Load**.
* **Dual-Core Orchestration:** Multiprocesamiento asim√©trico utilizando el n√∫cleo **Cortex-M0** para tareas de E/S mientras el **M4** procesa algoritmos.
* **RTOS & DSP:** Gesti√≥n de tareas en tiempo real con **FreeRTOS** y procesamiento digital de se√±ales.

---

## üèõÔ∏è Est√°ndar de Documentaci√≥n de Proyectos

Cada laboratorio dentro de este directorio sigue una estructura estricta para garantizar la claridad t√©cnica:

1.  **T√≠tulo y Objetivos:** Perif√©rico atacado y meta de aprendizaje.
2.  **Teor√≠a de Operaci√≥n:** Detalle del bloque de hardware y sus modos espec√≠ficos (ej. Modo Burst en ADC).
3.  **Arquitectura del Software:** Desglose de las **3 Capas** y fragmentos de c√≥digo clave.
4.  **Detalles de Robustez:** T√©cnicas aplicadas (Histeresis, Timers Maestro/Esclavo, Bit-shifting).
5.  **Mapeo de Hardware:** Tabla de pines y conexi√≥n f√≠sica en la **EDU-CIAA**.

---

## üìã Tabla de Laboratorios Planeados

| Nivel | Proyecto | Perif√©ricos / Modos Clave |
| :--- | :--- | :--- |
| **B√°sico** | [01_GPIO_SCU](./projects/01_GPIO) | SCU, GPIO, MEF. |

---
üíª **Desarrollo de Sistemas Embebidos Profesionales | LPC4337 - NXP**