<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1584848069">
  <File Type="PA-TCL" Name="genericALU.tcl"/>
  <File Type="REPORTS-TCL" Name="genericALU_reports.tcl"/>
  <File Type="RDS-RDS" Name="genericALU.vds"/>
  <File Type="RDS-UTIL" Name="genericALU_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="genericALU_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="genericALU.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/full_adder.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Lab4/Lab4.srcs/sources_1/imports/new/full_adder.vhd"/>
        <Attr Name="ImportTime" Val="1581985296"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/lookahead_2bit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Lab4/Lab4.srcs/sources_1/imports/new/lookahead_2bit.vhd"/>
        <Attr Name="ImportTime" Val="1582387806"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/generic_full_adder_subtractor_lookahead.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Lab4/Lab4.srcs/sources_1/imports/new/generic_full_adder_subtractor_lookahead.vhd"/>
        <Attr Name="ImportTime" Val="1583374655"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/genericLogicUnit.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/genericShifter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Lab5/Lab5.srcs/sources_1/new/genericShifter.vhd"/>
        <Attr Name="ImportTime" Val="1583036424"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/genericALU.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="genericALU"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/ALU4Bit_constraint.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/ALU8Bit_constraint.xdc">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
