行政院國家科學委員會專題研究計畫成果期末報告 
混合式錯誤更正碼晶片設計研究 
Study of Chip Design for Error-Correcting-Code Employing  
Mixed Signal 
計畫編號： NSC 97-2221-E-027-101-MY2 
執行期間：97年8月1日 至 99年10月31日 
主持人：李文達 台北科技大學電子工程系 副教授 
一、 中文摘要 
本計畫主要在設計混合式低密度同位檢查碼解碼
器架構，予以類比積體化，以達到低成本低功率的訴
求。我們將主要以兩個部份分別來探討類比錯誤更正碼
晶片研究。在類比電路方面，如需做如此龐大的運算，
電壓式運算需要大量的加、乘法器，而以電流式運算似
乎比較能符合，此計畫的宗旨。因此在第一個部份中，
我們將提出一新型類比決策晶片電路架構，整個架構
中，無須使用類比/數位的轉換器。即可與類比式通道
解碼器的前端處理電路進行解碼運算，如此可解決功率
與面積的問題。而第二個部份解碼中，則提出以類比方
式設計 LDPC 錯誤更正碼晶片，提出針對類比式 LDPC
電路架構，設計所需要的電路功能，並且經由理論與模
擬實驗驗證之。最後在本計畫中，我們也探討類比錯誤
更正碼晶片的理論與實務，並且利用 TSMC .35μm 
2p4m 製程來實現，希望藉由編碼理論與超大型積體電
路設計的整合，達成學術研究與產業應用的雙重目的。 
 
關鍵字：低成本、低功率、類比決策晶片、LDPC 錯誤更
正碼晶片 
 
PART I 
ABSTRACT 
In project part I, an analog decision device chip using 
QAM demodulator is presented. This chip is based on the 
model of analog integrated circuit which can process the 
analog signal without the aid of DSP. It can directly 
demodulate the analog signals without A/D converter and 
generate the digital signals that can be used as input by 
the channel decoders (such as the LDPC decoder and 
Turbo decoder). Finally, the functionality of the proposed 
circuits is verified by implementing an analog decision 
device for 16-QAM in TSMC 0.35μm CMOS process, 
operating with 3.3V power supply. The power 
consumption is 11.5mw when the working frequency 
operates at 100Mb/s. The chip area of the analog decision 
is 0.907×0.907mm2. This chip has the advantages of 
low-power, small-area, low-cost and can be applied to the 
RF front-end receiver. 
Keywords: Low power, Analog decision device, LDPC 
decoder 
二、 計畫的緣由與目的 
從過去到現在，通訊的重要性一直跟我們生活有
著密不可分的關係，尤其是在科技發展突飛猛進的時
代，有關通訊產品的應用以及研究更是日新月異，特
別是在近十年來我們生活起居普遍接觸到的民生消費
電子產品大部份都朝向具備通訊傳輸的功能，然而產
品的低成本與低功率，卻是目前電子產業中，炙手可
熱的議題。若以現今的無線通訊硬體製作步驟，都避
免不了要使用一顆高解析度與高速度的類比/數位地
轉換器，但此轉換器主要只負責將類比訊號轉成數位
訊號(digital information)，以使得 DSP 晶片讀取輸入訊
號。且現今所使用的解調變[1][2]方式，都是透過一顆
DSP 晶片來加以運算。因此本計畫提出一種新型架
構，而此架構主要是使用類比晶片之設計模式，設計
出一顆能直接對於接收端所收到的類比訊號作運算的
類比式解調變裝置；而且能在不使用類比/數位的轉換
器的情況下，就能直接將接收到的類比訊號做解調
變，且使用類比式解調變器[3]將能把類比訊號完整地
傳輸給後端類比式的通道解碼器，進而完成整體通道
解碼(channel decoder)[4-6]的運算單元。 
三、研究方法及成果 
1. 類比解調變裝置 
儘管QAM (Quadrature Amplitude Modulation)解調
變系統已經是成為現今傳統數位通訊的主流，且設計
技術已經相當成熟。但是以目前的消耗性電子產品而
言，勢必將要不斷地追求功率低、面積小、速度高，
等多項目標；若以現今最常被使用的數位電路設計模
式，將可能無法大幅度地改良上述目標；因此現今研
究的方向都把焦點放在如何使用類比電路取代數位電
路，使用類比積體電路所建構而成的傳輸架構將具有
比採用數位電路設計模式而成的傳輸方式有較多上述
目標的優點。所以我們將提出以一種新型架構的類比
式解調變器，而且將以數位通訊中的 QAM 為主要地
設計理念。 
2. 類比式決策裝置晶片設計 
整體類比決策裝置的電路方塊圖，將包含有比較
器、邏輯編碼器與選擇輸出級。其整體架構如圖一所
合，我們將可以完成一類比式決策裝置。 
 
圖四 二對一的傳輸多工器電路 
3. 電路模擬結果 
本計畫中的類比式決策裝置，將採用 H-Spice 軟
體模擬分析。模擬結果將包含有比較器、編碼電路與
多工選擇輸出級，最後針對不同輸入的參考電壓分析
輸整個系統之影響結果。 
3.1 比較器模擬結果 
當比較器 Vin+端輸入一訊號為 5MHz 、Vpp=1 伏
特的正弦波訊號，並且在比較器的 Vin-端，輸入一個直
流 1.0 伏特的訊號，當比較器之參考電壓使用。其比
較器的輸出波形將顯示在圖五。圖中我們將可以發現
到；比較器的訊號輸出端分別能呈現高電位與低電
位，我利用輸出端的結果來做編碼動作，以符合 QAM
的系統符號。 
 
圖五 比較器的輸出波型 
3.2 編碼器模擬結果 
QAM 的系統符號在單一個向量空間必須呈現四
種狀態，因此我必須要設計出符合系統符號的編碼
器，其中系統符號“11”和“00”，我利用比較器的輸出
的高低電位來編碼，所以我只要設計“10”編碼器 1、
“01”編碼器 2。如圖六、圖七為“10”和“01”的 QAM 系
統符號；此系統符號使以兩個位元當作一個符號，我
所設計的編碼器之最大操作頻率能達到 100Mb/s。 
 
圖六 編碼器 1 的輸出波形模擬圖 
 
圖七 編碼器 2 的輸出波形模擬圖 
3.3 多工選擇輸出級模擬結果 
由上述的模擬結果將可以發現，我們已經創造出
能符合 QAM 的系統符號。接下來我們必須要在多種
組合中，找尋出最佳最有可能地狀態；再藉由多工選
擇輸出級作最後的篩選，選出最有可能的一種狀態當
作輸出級的最後輸出訊號。 
 正半週期訊號及負半週多工輸出級模擬結果 
    正半週期訊號及負半週訊號主要觀察的訊號端如
圖一裡的 Mux1 及 Mux2 兩個輸入端訊號、一個輸出
端訊號與一個位址線選擇端訊號；上述的所有訊號將
在圖八、圖九裡完整地顯示出來，而且我們將可發現
在正半週期訊號中的多工輸出選擇級只負責“11”與編
碼器 1(“10”)的訊號選擇與傳遞之功能，而負半週期訊
號中的多工輸出選擇級只負責編碼器 2(“01”)與”00”的
訊號選擇與傳遞之功能。 
 
圖八 Mux1 輸出訊號波形 
 
圖九 Mux2 輸出訊號波形 
3.4 整體類比決策裝置在使用不同參考電壓的模擬
結果與比較 
由於在通訊傳輸過程中，發射端將可能會因為雜
訊過高或是為了減少傳輸消耗功率；而針對發射訊號
的資料傳輸的位元能量大小有所調整。在接收端這邊
我們就要因應不同大小的位元能量，而對於參考電壓
地設定值來有所調整；接下來我們將顯示出幾種不同
 
(b)  
 
(c) 
圖十二 晶片量測結果(a) MUX1 (b) MUX2 (c) MUX3 
 
圖十三 類比決策電路的顯微照相圖 
Comparator
C
IO Pad IO Pad
IO PadIO Pad
Inv Encoder
MUX
MUX
 
圖十四 類比決策電路的電路佈局配置圖 
PART II 
ABSTRACT 
In this project, a regulated cascode current mirror 
scheme is utilized for LDPC codes of VLSI architecture 
design. The analog LDPC decoder is devised based on 
min sum algorithm. Current mirrors are one of the key 
elements for implementing the architecture. Functionality 
of the current mirror is passing messages in the decoder. 
The (8,4) min sum LDPC decoder is fabricated in TSMC 
0.18μm 1P6M technology, and furthermore to improve 
the performance of the decoder by enhances the accuracy 
of the decoder messages. 
Keywords: cascade current mirror, LDPC, RGC, high 
accuracy 
二、 計畫的緣由與目的 
新型的錯誤更正碼為低密度奇偶檢查碼(LDPC 
Code)及疊代解碼演算法，它也在近年來廣受注意，早
在 1963 年就由 Gallager[1]所提出，不過在將近 20 年
內，很少被注意。直到 1981 年，Tanner[2]以圖形方式
來表示 LDPC，此圖被稱為 Tanner 圖(Tanner graph)，
如圖四所示。1995 年左右，MacKay[3-4]等人注意到了
LDPC 的一些特性，並加以闡述與分析。此編碼除了
有逼近夏濃極限的優異特性外，它的描述方式與實現
方法均屬於單純，易於理論分析與研究。LDPC 屬於
錯誤更正碼中的區塊碼，所以有許多的術語是承襲區
塊碼而來，從硬體觀點上分析，它可實行平行化操作，
故適合硬體實現。 
Check nodes
Variable nodes
 
圖一 LDPC 之 Tanner 圖 
目前的消費性電子產品，不斷追求低功率、面積
小、速度高等等目標，而最常見的基頻訊號系統接收
端內包含通道解碼與數位解調變系統兩部分，此兩部
分都是使用數位電路達到基頻訊號處理模式。在現今
的無線通訊傳輸系統中，低密度奇偶校驗解碼器將是
未來在通道編解碼上處於領先的地位。主要是它對於
高斯雜訊具有一定的錯誤更正能力，而且比渦輪碼擁
有較快的解碼速度及較低的複雜度。 
1.2. 簡單電流鏡(Simple Current Mirror, SCM) 
整個電路架構如圖六所示，其中 MOS 均操作在飽
和區，若忽略通道長度調變效應 (Channel Length 
Modulation)，可得到： 
1
1
2
2
)(
)(
I
L
W
L
W
I =
 
從(1)式可看出，假設 μn、Cox、VTH參數都一致，
如果要 I1=I2，只要 MOS 的 W 與 L 尺寸一致便可達到，
此組態的關鍵特性在於其允許精確電流複製。但實際
上通道長度調變效應(Channel Length Modulation, λ)會
在電流鏡在複製電流時，導致一嚴重誤差，尤其是利
用一最小長度電晶體來將其寬度和電流源之輸出電容
最小化時。此一效應使特性方程式改寫成下式： 
)1()(
)1()(
11
22
1
2
DS
DS
V
L
W
V
L
W
I
I
λ
λ
+
+
=
                                                 
由(1)式知，輸出電流不在受到閘極電壓控制，同
時也受到汲極(Drain)和源極(Source)之電壓差 VDS 控
制，也就是說從汲極看進去的輸出電阻由原先(1)式中
之無限大到(2)式中之 ro有限制值。 
其中
n
Moout n
rR λ
1
)( 2
==  
如圖七為電流鏡輸出電壓對輸入電流的 I-V 特性
曲線，觀察輸出電壓節點從 0~3.3V 的變化及輸入電流
從 0~9μA 的變化。 
 
圖六 簡單電流鏡 
 
圖七 SCM 的 I-V 特性曲線 
1.3. 疊接式電流鏡(Cascode Current Mirror, CCM) 
由於一般基本簡單電流鏡(SCM)常不敷高精準度
的需求，所以為了抑制通道長度調變效應，可以利用
疊接技巧，疊接一電晶體，以改善輸出阻抗不足問題，
電路結構如圖八所示。比較發現疊接式電流鏡有較高
的輸出阻抗。 
)()()( 424 nnn MoMoMmout
rrgR ≈
 
所以使用疊接式電流鏡可以改善簡單電流鏡複製
電流的誤差，使 I1 近似 I2，同時也解決其輸出阻抗不
夠高的問題，不過卻犠牲 Mn4 之電壓範圍來得到一具
有高輸出阻抗及高精確之電流源，造成輸入輸出端佔
據大量的電壓頭部空間(Voltage Headroom)，降低了輸
出入操作電壓的空間。 
如圖九為電流鏡輸出電壓對輸入電流的 I-V 特性
曲線，觀察輸出電壓節點從 0~3.3V 的變化及輸入電流
從 0~9μA 的變化。 
 
圖八 疊接式電流鏡 
 
圖九 CCM 的 I-V 特性曲線 
2. 變數節點電路 (Variable Nodes Circuit) 
如圖十所示，顯示出第一組變數節點 V1 方塊圖，
由式(5)我們發現變數節點主要是在做加法運算，因此
我們可以利用克希荷夫電流定律之特性，達到電流相
加減的動作並使用電流緩衝器實現它。為了使電流緩
衝器有良好的精確度，因此使用疊接式電流鏡組成電
流緩衝器， 同時在設計上因為 P 型電晶體的電洞漂移
率比 N 型電晶電子漂移率低，因此一般而言 P 型電晶
體的 )(
L
W 值要大於 N 型電晶體，使電流緩衝器有最佳
的輸出阻抗。 
(1)
(2)
(3)
(4)
Iin |Iin|
Iin Sign
Cin
1:1
1:1
1:1
 
(a)絕對值電路        (b)符號擷取電路 
圖十四 RTAS 模組 
如圖十五所示，為 RTAS 電路架構，在此架構為
了能更有效的抑制通道長度調變效應，因此部分電流
緩衝器使用 AFCCM 電流鏡，使得到一精準的輸出電
流值。  
 
圖十五 RTAS 電路架構 
RTAS 電路功能為接收變數節點電路傳遞過來的
訊息電流值，將其轉成絕對電流值。假設 RTAS 電路
的模擬條件是輸入訊號頻率為 250KHz，Vp-p=9μA 的三
角波電流，如圖十六所示，為 RTAS 電路模擬，當輸
入訊號電流，在經過 RTAS 電路之後會得到一組絕對
值的三角波電流 | | 9P PV Aμ− = ，而輸出 sign bit 會根據輸
入三角波電流訊號之正負產生“0”或“1”的狀態，即當
輸入訊息電流為正，sign bit 產生“0”；反之，輸入電流
訊息為負，sign bit 產生“1”。 
 
圖十六 RTAS 電路模擬結果 
3.2. 最小值勝者為贏電路(Min WTA) 
我們利用贏者通吃電路為基礎，設計了一個低功
率最小值贏者通吃電路，如圖十七所示。其工作原理
與贏者通吃電路類似，為了方便描述動作原理，我們
假設 1 2 3in in inI I I> > ，MP 會根據最小的輸入電流產生
一個參考電流源 Iref，Iref 與 Iin 相減後，會得到: 
3 2 1( ) ( ) ( )
,
F F FGS M GS M GS M
V V V>        （6） 
3( )FGS M
V 會決定 MF3 進入飽和區，迫使 MF1 及
MF2 進入截止區(
1 2( ) ( )
, 0
F FGS M GS M
V V < )，而 ISUB3 會複
製到 ISUBOUT，最後 Iref 與 ISUBOUT 相減得到 Iin3
＝Iout，故此電路可以有效地取得最小的輸入值，並且
將其複製於輸出端。此電路最大的優點為，Iref 會隨著
不同的輸入電流而變化，根據克西荷夫電流定律
(Kirchhoff’s Law)，若 Iin > Iref，則 Iin 會被迫下降至
Iref，以有效的節省平均的功率損耗。 
VBias
Min{Iin1,Iin2,Iin3}Iin1 Iin2 Iin3
IrefIrefIrefIref
MF4 MF5 MF6
MP1
MP2 MP3 MPO
MF1 MF2 MF3
MO1
MO2MN
IBias
MI1
MI2
MI3
MI4
MI5
MI6
ISUB1 ISUB2
ISUB3
ISUBOUT
Iout
圖十七 低功率電流式贏者通吃電路 
表一 為我們所提出的低功率最小值贏者通吃電
路與其他文獻的比較表，輸入條件為 Iin1＝1u，Iin2＝
1.2u，Iin3＝1.4u。 
表一 最小值贏者通吃電路之規格比較表 
 Spec 
 
Reference 
Voltage 
Supply
Error Ratio 
%100
(min)
(min) ×−
in
inout
I
II  Power 
Consumption
[8] 3.3V 2.6% 65.7μW 
[9] 1.8V 24% 18.3μW 
[10] 1.8V 1.3% 31μW 
Our Proposed 1.8V 1.4% 19.5μW 
圖十八為我們所提出的最小值贏者通吃電路之模
擬，我們在分別在 Iin1、Iin2 及 Iin3 輸入一個 3μAp-p
的三角波頻率為 333KHz 的交流電流訊號，可觀察出
輸出訊息會沿著最小的電流軌跡作為輸出訊號，而達
到取出最小值輸入電流的功能。 
 
圖十八 電流式最小值贏者通吃電路之模擬 
  Iin3   Iin1   Iin2 
Iin=10μAP-P 
Sign Bit 
Iout(Our Proposed)=5μAP-P 
Iout(Ref[11])=5μAP-P 
 
(a) 
 
(b) 
圖二十五 (a)二對一多工器 (b)八對一多工器 
3.6. 量測結果 (Measured Results) 
我們已經先行完成了一顆 (8,4)LDPC 解碼器晶
片，其量測環境與晶片微影圖構如圖二十六與圖二十
七，我們會利用元件可程式邏輯閘陣列(FPGA, Field 
Programmable Gate Array) VIRTEX-V (Xilinx)驗證晶片
在錯誤更正解碼的效能，首先使用 C 語言產生 AWGN
的待測資料，將每 dB 值所產生的模擬資料送入外部的
輸入緩衝區，此緩衝區記憶體是由 Xilinx Coregen IP 所
產生，使用此 IP 所產生的輸入緩衝區記憶體可以利
用.coe 檔來定義其初設值，我們將 Xilinx ISE 最後所產
生的燒錄檔案，透過下載纜線燒錄進入 FPGA 晶片。
接下來我們會自行建構與待測 LDPC 解碼器晶片的匯
流排 bus 來傳送訊號，我們是利用訊號擷取器(NI 
PXI-5600)將解碼的輸出結果記錄下來，訊號擷取器可
以將輸出的波形轉換成文字檔，之後再利用 Matlab 讀
取這個文字檔，以進一步來比對解碼資料的正確性，是
否達成錯誤更正的效果。 
 
圖二十六 晶片量測環境 
 
圖二十七 (8,4) LDPC晶片微影圖 
 
圖二十八 解碼輸出結果(輸入碼字錯誤一位元) 
.  
圖二十九 解碼輸出結果(輸入碼字錯誤二位元) 
 
表二 類比式(8,4)LDPC 解碼器晶片規格表 
CKT name Analog (8,4) LDPC Decoder 
Power Supply 1.8 V 
Technology TSMC 0.18-μm 1P6M CMOS 
Core Size 0.214×0.129mm2  
Chip Size 1.148×1.148mm2 
Throughput 4Mbps 
Transistor/Gate Count 2268 
Power Consumption 0.96mW  
Current Reference Range  －2.9μA~2.9μA  
Input/Output Signal Digital/Digital  
H-Matrix 4×8 
Input codeword 11001000 
110110 00
Input codeword 01010001 
1 1 1100 0 0
frequency synthesizer,” in Proc. of International 
Conference on High-Speed Circuits and Design, Taiwan, 
28-29 Oct. 2010, pp. 90-93. 
[16] 李文達、王渝頻、廖宜楨，「運用電流式元件組合新
型二階多功能電壓式濾波器晶片設計」，2010系統雛
型與電路設計創新應用研討會，清雲科技大學，2010
年10月，第49-52頁。 
[17] 李文達、鄭國村、邱凱增，「應用於1MHz ～ 2GHz 萬
用頻率合成器之晶片設計」，2010系統雛型與電路設
計創新應用研討會，清雲科技大學，2010年10月，第
246-250頁。 
 
 
表 Y04 
內容應包括下列各項： 
一、 參加會議經過 
 
2010年 電路/系統、電腦技術研討會議（2010 ITC-CSCC）。
該一會議為國際重要電路/系統、電腦技術研討會，本次共計有26
個國家及地區，較優的424篇論文發表。本人於7月3日於中正國際
機場出發，經約3.5小時之飛行先抵達曼谷機場，立即前往位於芭
達雅中心國際會議中心，至大會註冊，參加研討會，和來至世界
各地專家及學者交流。本次發表論文為： 
 
Wen-Ta Lee, Kai-Tzeng Chiou, “Chip design of new low power flash ADC 
employing voltage reference-selection method,” in Proc. of International 
Technical Conference on Circuits/Systems, Computers and Communications,  
Pattaya, July 2010, pp. 672-675. 
 
參加泰國芭達雅2010 ITC-CSCC會議之議場紀錄 
 
 
二、 與會心得 
本研究室在七月初完成論文發表。會議內容主要是在今年世
界各地電路、系統、電腦與通訊技術，特別是在VLSI電路之最新
研究成果及未來發展趨勢。本人主要專注於混合式通訊IC之論文
發表場次，在會場中本人與來至世界各地專家學者當面討論相關
IC設計，獲得諸多建議與經驗，除通訊IC主題外，也對電腦通信
及網路等相關領域進行研討，相信本會議對學術交流與提升將具
有一定之貢獻。 
 
表 Y04 
 
 
 
 
 
 
 
 
 
 
發表於 
The 25th International Technical 
Conference on Circuits/Systems, 
Computers and Communications 
之論文 
 
Voltage Reference-Selection and Encoder 
2 Bit 
Flash ADC
4 Bit 
Flash ADCMUX 
 Vref
Vref
4
3
4
2
Vref41
refV64
3
refV64
1ref
V64
2
refV64
4 ref
V64
5ref
V64
6 ref
V64
7
refV64
9
refV64
11
refV64
13
refV64
15
refV64
8
refV64
10
refV64
12
refV64
14
63
64 refV
61
64 refV
62
64 refV
60
64 refV
D5
D4
D3
D2
D1
D0
Master
Slave
D Latch
Vin
B5
B4
B3
B2
B1
B0
Fig. 2 A modified low-power 6-bit flash ADC 
A decimal to binary code are shown in Table. I in which 
the resolution of flash ADC can be found to be 6 bits, B5 
and B4 are divided into four sections (00, 01, 10, 11). These 
four sections represent a 6-bit analog to digital converter 
input voltage reference. The first section provides 1/64Vref ~ 
15/64Vref to 4-bit flash ADC. The second section provides 
17/64Vref ~ 31/64Vref to 4-bit flash ADC. The third section 
provides 33/64Vref ~ 47/64Vref. The fourth section provides 
49/64Vref ~ 63/64Vref. In any period, only one section is 
allowed to operate by using analog multiplexer. 
TABLE I 
Decimal to binary code 
The analog multiplexer which is used to achieve the 
voltage reference-selection architecture is composed of a 
16-to-4 multiplexer, as shown in Fig. 5(a), and a 12-to-3 
multiplexer, shown in Fig. 5(b). For the purpose of reducing 
the second-order effects of N-type MOSFET, 
complementary transmission gates are used. Moreover, they 
can also increase the accuracy of voltage transmission. To 
make the output stable of the (2 + 4)-bit flash ADC with 
applicable accuracy, we use master slave D latch to stabilize 
the outputs of the (2 + 4)-bit flash ADC, when the clock at 
low level, the outputs of the (2 + 4)-bit flash ADC is hold. 
On the contrast, when the clock at high level, the outputs of 
the (2 + 4)-bit flash ADC pass through the latch-circuit. The 
circuit of master-slave D latch is shown in Fig. 6. 
DecoderS1S0
D0
D1
D2
D3
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
Decoder
D0
D1
D2
A0
B0
C0
A1
B1
D0
C1
D1
A2
B2
C2
D2
S1
S0
Fig. 5 An analog multiplexer 
 (a) 16-to-4 multiplexer (b) 12-to-3 multiplexer 
Fig. 6 Master-Slave D Latch 
2.2. 2-bit and 4-bit flash  ADCs 
The traditional flash ADC architectures use 2n-1 
comparators which has high conversion rate, but high 
complexity and high power consumption. A 2-bit and 4-bit 
flash ADC, as shown in Fig. 7 and Fig. 8, was used instead 
ITC-CSCC 2010 673
Table 1 Comparison of ADCs 
Fig. 11 The simulation results of 6-bit flash ADC  
(Vin = 1MHz ramp wave, Delay 100ns) 
Fig. 12 The experimental results of 6-bit flash ADC 
(Vin = 0~2V sine-wave signal) 
Fig. 13 The DNL & INL of proposed Flash ADC  
4. CONCLUSIONS 
A 6-bit ADC with voltage reference-selection method is 
presented. The specifications of the proposed flash ADC are 
shown in Table III. This ADC uses analog multipliers to 
reduce power dissipation and the number of comparators 
effectively. The nonlinearity of the proposed ADC is well
controlled withinʳ ±1LSB. It can reduce 92% power 
consumption in comparison with traditional flash ADC. 
This ADC can be applied to high speed and low power 
applications.
TABLE III 
Specifications of proposed flash ADC 
5. ACKNOWLEDGEMENT 
The authors would like to thank the National Science 
Council and Chip Implementation Center of Taiwan, ROC, 
for financial and technical supporting. The work was 
sponsored by NSC 97-2221-E-027-101-MY2. 
6. REFERENCES 
[1]Y.-D. Jeon, S.-C. Lee, K.-D. Kim, J.-K. Kwon, and J. Kim, “ A 
4.7-mW 0.32mm2 10b 30MS/s Pipelined ADC Without a Front-
End S/H in 90nm CMOS,” in proc. of ISSCC. Dig. Tech. 
Papers, pp. 456-457, Feb, 2007. 
[2]Yen-Chuan Huang and Tai-Cheng Lee, “ A 10b 100MS/s 
4.5mW pipelined ADC with a time sharing technique,”  in proc. 
of  ISSCC. Dig. Tech. Papers, pp. 300-301, Feb., 2010. 
[3]Chun-Cheng Liu, Soon-Jyh Chang, Guan-Ying Huang, and 
Ying-Zu Lin, “ A 10-bit 50-MS/s SAR ADC With a Monotonic 
Capacitor Switching Procedure,” in proc. of  IEEE J. Solid-
State Circuits, vol. 45, no. 4, pp. 731–740,  2010. 
[4]Wen-Ta Lee, Po-Hsiang Huang, Yi-Zhen Liao and Yuh-Shyan 
Huang, “ A New Low Power Flash ADC Using Multiple-
Selection Method,” in proc. of IEEE Conference on Electron 
Devices and Solid-State Circuits, pp. 341-344, Dec 2007. 
[5]Hui-Chin Tseng and Hsin-Hung Ou, “ A low-power rail-to-rail 
6-bit flash ADC based on a novel complementary average-value 
approach,” in Proc. of the 2004 International Symposium on 
Low Power Electronics and Design, 9-11 Aug. pp. 252-256, 
2004.
[6]Yuh-Shyan Hwang, Po-Hsiang Huang, Bo-Han Hwang,  Jiann-
Jong Chen and Wen-Ta Lee, “ An efficient power reduction 
technique for CMOS flash analog-to-digital converters,” in proc. 
of  IEEE International SoC Conference, pp. 43-46, 2007.
[7]J.E. Proesel and  L.T. Pileggi, “A 0.6-to-1V inverter-based 5-bit 
flash ADC in 90nm digital CMOS,”  in proc. of IEEE Custom 
Integrated Circuits Conference, 153-156, 2008. 
Power Supply 3.3V 
Reference Voltage 2V 
Input Range 0~2V 
Sample Rate 400MHz 
INL 0.616LSB/-0.394LSB
DNL 0.616LSB/-0.495LSB
SNDR 35.5dB 
ENOB 5.61bit 
Power Consumption 7.83mW 
Chip Area(With Pads) 1.13*1.13mm2
V
oltage 
B4 
B5 
B3 
B2 
B1 
B0 
3.3 
2
0
3.3 
2
0
3.3 
2
0
3.3 
2
0
3.3 
2
0
3.3 
2
0
1u 2u 3u 4u 0u 5u 
Time 
2
1
0
(V)
3.3 
2
0
3.3 
2
0
3.3 
2
0
3.3 
2
0
3.3 
2
0
3.3 
2
0
B5 
B4 
B3 
B2 
B1 
B0 
Vin 
0 200n 400n 600n 800n 1u(s) 
ITC-CSCC 2010 675
97年度專題研究計畫研究成果彙整表 
計畫主持人：李文達 計畫編號：97-2221-E-027-101-MY2 
計畫名稱：混合式錯誤更正碼晶片設計研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 2 2 100%  
研討會論文 4 4 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 1 1 100%  
博士後研究員 1 1 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 3 2 67%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 1 1 100%  
博士後研究員 1 1 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
