============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:43:51 pm
  Module:                 ms_serial_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
ms_serial_by4_mul_synth       321       1286         0        1286    <none> (D) 
  TOP                         321       1286         0        1286    <none> (D) 
    genblk2.stoch2bin         128        694         0         694    <none> (D) 
      ctr                     101        532         0         532    <none> (D) 
        add_55_25              20        174         0         174    <none> (D) 
      par_ctr                  22        150         0         150    <none> (D) 
        p1                      9         59         0          59    <none> (D) 
          p1                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
          p0                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
        p0                      9         59         0          59    <none> (D) 
          p1                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
          p0                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
    genblk1[3].genblk1.sng     41        132         0         132    <none> (D) 
      ctr                      18         82         0          82    <none> (D) 
    genblk1[2].genblk1.sng     40        130         0         130    <none> (D) 
      ctr                      17         79         0          79    <none> (D) 
    genblk1[1].genblk1.sng     40        130         0         130    <none> (D) 
      ctr                      17         79         0          79    <none> (D) 
    genblk1[0].genblk1.sng     40        130         0         130    <none> (D) 
      ctr                      17         79         0          79    <none> (D) 

 (D) = wireload is default in technology library
