TimeQuest Timing Analyzer report for problem1
Sat Dec 02 15:57:09 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; problem1                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 168.07 MHz ; 168.07 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.950 ; -40.572       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.664 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                              ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.950 ; latch1:inst1|Q[1]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.992      ;
; -4.898 ; latch1:inst1|Q[2]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.940      ;
; -4.817 ; latch2:inst10|Q[0] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.859      ;
; -4.759 ; latch2:inst10|Q[3] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.801      ;
; -4.742 ; latch2:inst10|Q[1] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.784      ;
; -4.735 ; latch1:inst1|Q[1]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.771      ;
; -4.688 ; latch1:inst1|Q[3]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.730      ;
; -4.687 ; latch1:inst1|Q[1]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.729      ;
; -4.683 ; latch1:inst1|Q[2]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.719      ;
; -4.642 ; latch2:inst10|Q[2] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.684      ;
; -4.635 ; latch1:inst1|Q[2]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.677      ;
; -4.602 ; latch2:inst10|Q[0] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.638      ;
; -4.570 ; latch1:inst1|Q[0]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.612      ;
; -4.554 ; latch2:inst10|Q[0] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.596      ;
; -4.552 ; latch2:inst10|Q[6] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.594      ;
; -4.544 ; latch2:inst10|Q[3] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.580      ;
; -4.527 ; latch2:inst10|Q[1] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.563      ;
; -4.506 ; latch1:inst1|Q[1]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.541      ;
; -4.496 ; latch2:inst10|Q[3] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.538      ;
; -4.484 ; latch1:inst1|Q[1]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.526      ;
; -4.479 ; latch2:inst10|Q[1] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.521      ;
; -4.473 ; latch1:inst1|Q[3]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.509      ;
; -4.454 ; latch1:inst1|Q[2]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.489      ;
; -4.432 ; latch1:inst1|Q[2]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.474      ;
; -4.429 ; latch1:inst1|Q[4]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.471      ;
; -4.427 ; latch2:inst10|Q[2] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.463      ;
; -4.425 ; latch1:inst1|Q[3]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.467      ;
; -4.409 ; latch2:inst10|Q[4] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.451      ;
; -4.379 ; latch2:inst10|Q[2] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.421      ;
; -4.376 ; latch2:inst10|Q[5] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.418      ;
; -4.373 ; latch2:inst10|Q[0] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.408      ;
; -4.355 ; latch1:inst1|Q[0]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.391      ;
; -4.351 ; latch2:inst10|Q[0] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.393      ;
; -4.337 ; latch2:inst10|Q[6] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.373      ;
; -4.315 ; latch2:inst10|Q[3] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.350      ;
; -4.307 ; latch1:inst1|Q[0]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.349      ;
; -4.298 ; latch2:inst10|Q[1] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.333      ;
; -4.293 ; latch2:inst10|Q[3] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.335      ;
; -4.289 ; latch2:inst10|Q[6] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.331      ;
; -4.276 ; latch2:inst10|Q[1] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.318      ;
; -4.275 ; latch1:inst1|Q[1]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.310      ;
; -4.244 ; latch1:inst1|Q[3]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.279      ;
; -4.223 ; latch1:inst1|Q[2]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.258      ;
; -4.222 ; latch1:inst1|Q[3]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.264      ;
; -4.214 ; latch1:inst1|Q[4]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.250      ;
; -4.211 ; latch1:inst1|Q[1]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.246      ;
; -4.198 ; latch2:inst10|Q[2] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.233      ;
; -4.194 ; latch2:inst10|Q[4] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.230      ;
; -4.176 ; latch2:inst10|Q[2] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.218      ;
; -4.166 ; latch1:inst1|Q[4]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.208      ;
; -4.161 ; latch2:inst10|Q[5] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 5.197      ;
; -4.159 ; latch1:inst1|Q[2]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.194      ;
; -4.146 ; latch2:inst10|Q[4] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.188      ;
; -4.142 ; latch2:inst10|Q[0] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.177      ;
; -4.139 ; latch1:inst1|Q[5]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.181      ;
; -4.126 ; latch1:inst1|Q[0]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.161      ;
; -4.113 ; latch2:inst10|Q[5] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.155      ;
; -4.108 ; latch2:inst10|Q[6] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.143      ;
; -4.104 ; latch1:inst1|Q[0]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.146      ;
; -4.086 ; latch2:inst10|Q[6] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.128      ;
; -4.084 ; latch2:inst10|Q[3] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.119      ;
; -4.078 ; latch2:inst10|Q[0] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.113      ;
; -4.068 ; latch1:inst1|Q[6]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.110      ;
; -4.067 ; latch2:inst10|Q[1] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.102      ;
; -4.020 ; latch2:inst10|Q[3] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.055      ;
; -4.013 ; latch1:inst1|Q[3]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.048      ;
; -4.003 ; latch2:inst10|Q[1] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.038      ;
; -3.985 ; latch1:inst1|Q[4]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.020      ;
; -3.967 ; latch2:inst10|Q[2] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.002      ;
; -3.965 ; latch2:inst10|Q[4] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.000      ;
; -3.963 ; latch1:inst1|Q[4]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 5.005      ;
; -3.949 ; latch1:inst1|Q[3]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.984      ;
; -3.943 ; latch2:inst10|Q[4] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.985      ;
; -3.932 ; latch2:inst10|Q[5] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.967      ;
; -3.924 ; latch1:inst1|Q[5]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.960      ;
; -3.920 ; latch1:inst1|Q[0]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.955      ;
; -3.910 ; latch2:inst10|Q[5] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.952      ;
; -3.903 ; latch2:inst10|Q[2] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.938      ;
; -3.877 ; latch2:inst10|Q[6] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.912      ;
; -3.876 ; latch1:inst1|Q[5]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.918      ;
; -3.854 ; latch1:inst1|Q[4]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.889      ;
; -3.853 ; latch1:inst1|Q[6]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.889      ;
; -3.842 ; latch2:inst10|Q[7] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.884      ;
; -3.831 ; latch1:inst1|Q[0]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.866      ;
; -3.813 ; latch2:inst10|Q[6] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.848      ;
; -3.805 ; latch1:inst1|Q[6]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.847      ;
; -3.734 ; latch2:inst10|Q[4] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.769      ;
; -3.718 ; latch1:inst1|Q[1]  ; ALU:inst|Result[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.760      ;
; -3.701 ; latch2:inst10|Q[5] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.736      ;
; -3.695 ; latch1:inst1|Q[5]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.730      ;
; -3.690 ; latch1:inst1|Q[4]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.725      ;
; -3.673 ; latch1:inst1|Q[5]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.715      ;
; -3.670 ; latch2:inst10|Q[4] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.705      ;
; -3.666 ; latch1:inst1|Q[2]  ; ALU:inst|Result[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.708      ;
; -3.654 ; latch1:inst1|Q[7]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.696      ;
; -3.637 ; latch2:inst10|Q[5] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.672      ;
; -3.627 ; latch2:inst10|Q[7] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.663      ;
; -3.624 ; latch1:inst1|Q[6]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.659      ;
; -3.602 ; latch1:inst1|Q[6]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 4.644      ;
; -3.600 ; latch1:inst1|Q[5]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 4.635      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                              ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.664 ; lab5:inst3|yfsm.s0 ; lab5:inst3|yfsm.s1 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.677 ; lab5:inst3|yfsm.s2 ; lab5:inst3|yfsm.s3 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.689 ; lab5:inst3|yfsm.s8 ; lab5:inst3|yfsm.s0 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.955      ;
; 0.824 ; lab5:inst3|yfsm.s8 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.869 ; lab5:inst3|yfsm.s6 ; lab5:inst3|yfsm.s7 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.872 ; lab5:inst3|yfsm.s4 ; lab5:inst3|yfsm.s5 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.138      ;
; 1.043 ; lab5:inst3|yfsm.s7 ; lab5:inst3|yfsm.s8 ; clock        ; clock       ; 0.000        ; -0.007     ; 1.302      ;
; 1.058 ; lab5:inst3|yfsm.s0 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.324      ;
; 1.165 ; lab5:inst3|yfsm.s1 ; lab5:inst3|yfsm.s2 ; clock        ; clock       ; 0.000        ; 0.007      ; 1.438      ;
; 1.168 ; lab5:inst3|yfsm.s1 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.434      ;
; 1.371 ; ALU:inst|Neg       ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.637      ;
; 1.375 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.641      ;
; 1.481 ; lab5:inst3|yfsm.s5 ; lab5:inst3|yfsm.s6 ; clock        ; clock       ; 0.000        ; 0.006      ; 1.753      ;
; 1.499 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.772      ;
; 1.515 ; latch1:inst1|Q[3]  ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.780      ;
; 1.530 ; lab5:inst3|yfsm.s4 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.802      ;
; 1.583 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.849      ;
; 1.642 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.908      ;
; 1.655 ; lab5:inst3|yfsm.s3 ; lab5:inst3|yfsm.s4 ; clock        ; clock       ; 0.000        ; -0.006     ; 1.915      ;
; 1.670 ; latch1:inst1|Q[6]  ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.935      ;
; 1.683 ; latch2:inst10|Q[6] ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.948      ;
; 1.705 ; latch2:inst10|Q[1] ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.977      ;
; 1.715 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.981      ;
; 1.716 ; latch2:inst10|Q[3] ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.981      ;
; 1.788 ; latch1:inst1|Q[4]  ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.060      ;
; 1.799 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.065      ;
; 1.835 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 2.102      ;
; 1.843 ; lab5:inst3|yfsm.s5 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 2.108      ;
; 1.844 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.844 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.110      ;
; 1.868 ; latch1:inst1|Q[2]  ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.134      ;
; 1.869 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.128      ;
; 1.876 ; latch1:inst1|Q[5]  ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.148      ;
; 1.919 ; lab5:inst3|yfsm.s7 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 2.178      ;
; 1.929 ; latch2:inst10|Q[2] ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.195      ;
; 1.947 ; latch2:inst10|Q[7] ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.001     ; 2.212      ;
; 1.953 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.219      ;
; 1.977 ; latch1:inst1|Q[7]  ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.001     ; 2.242      ;
; 1.991 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.007      ; 2.264      ;
; 2.015 ; latch1:inst1|Q[7]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 2.280      ;
; 2.022 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.281      ;
; 2.049 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.315      ;
; 2.069 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.335      ;
; 2.081 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.347      ;
; 2.115 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.374      ;
; 2.131 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.390      ;
; 2.194 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.007      ; 2.467      ;
; 2.201 ; lab5:inst3|yfsm.s4 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 2.466      ;
; 2.203 ; latch2:inst10|Q[7] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 2.468      ;
; 2.209 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.468      ;
; 2.211 ; latch2:inst10|Q[4] ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.483      ;
; 2.228 ; latch1:inst1|Q[1]  ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.500      ;
; 2.231 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.007      ; 2.504      ;
; 2.251 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.517      ;
; 2.254 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.513      ;
; 2.274 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.546      ;
; 2.284 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.007      ; 2.557      ;
; 2.290 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; -0.006     ; 2.550      ;
; 2.290 ; latch1:inst1|Q[1]  ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.556      ;
; 2.319 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.007      ; 2.592      ;
; 2.349 ; latch1:inst1|Q[0]  ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.621      ;
; 2.356 ; lab5:inst3|yfsm.s6 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 2.615      ;
; 2.362 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.621      ;
; 2.376 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.635      ;
; 2.383 ; latch2:inst10|Q[5] ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.006      ; 2.655      ;
; 2.429 ; latch1:inst1|Q[6]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 2.694      ;
; 2.430 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 2.695      ;
; 2.447 ; lab5:inst3|yfsm.s3 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 2.706      ;
; 2.452 ; latch2:inst10|Q[0] ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.718      ;
; 2.483 ; latch1:inst1|Q[0]  ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.749      ;
; 2.485 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.751      ;
; 2.500 ; latch1:inst1|Q[5]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 2.765      ;
; 2.512 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.778      ;
; 2.556 ; lab5:inst3|yfsm.s2 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 2.815      ;
; 2.601 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.860      ;
; 2.623 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.007     ; 2.882      ;
; 2.659 ; lab5:inst3|yfsm.s4 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 2.924      ;
; 2.725 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.991      ;
; 2.726 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.992      ;
; 2.737 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.003      ;
; 2.737 ; latch2:inst10|Q[5] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 3.002      ;
; 2.739 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.005      ;
; 2.770 ; latch2:inst10|Q[4] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 3.035      ;
; 2.770 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.001     ; 3.035      ;
; 2.790 ; latch1:inst1|Q[4]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 3.055      ;
; 2.793 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; -0.006     ; 3.053      ;
; 2.804 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.001     ; 3.069      ;
; 2.814 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 3.073      ;
; 2.824 ; latch2:inst10|Q[6] ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.001     ; 3.089      ;
; 2.840 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.106      ;
; 2.848 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.007     ; 3.107      ;
; 2.861 ; latch1:inst1|Q[6]  ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.001     ; 3.126      ;
; 2.862 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.007      ; 3.135      ;
; 2.912 ; latch2:inst10|Q[1] ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.178      ;
; 2.913 ; latch2:inst10|Q[6] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 3.178      ;
; 2.924 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.190      ;
; 2.931 ; latch1:inst1|Q[0]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 3.196      ;
; 2.948 ; latch2:inst10|Q[5] ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.001     ; 3.213      ;
; 2.955 ; latch2:inst10|Q[0] ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 3.227      ;
; 2.968 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.234      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Neg                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Neg                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s7          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s7          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s8          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s8          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[7]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|Q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; clock      ; 0.865  ; 0.865  ; Rise       ; clock           ;
;  A[0]          ; clock      ; 0.663  ; 0.663  ; Rise       ; clock           ;
;  A[1]          ; clock      ; 0.659  ; 0.659  ; Rise       ; clock           ;
;  A[2]          ; clock      ; 0.715  ; 0.715  ; Rise       ; clock           ;
;  A[3]          ; clock      ; 0.479  ; 0.479  ; Rise       ; clock           ;
;  A[4]          ; clock      ; 0.773  ; 0.773  ; Rise       ; clock           ;
;  A[5]          ; clock      ; 0.865  ; 0.865  ; Rise       ; clock           ;
;  A[6]          ; clock      ; 0.727  ; 0.727  ; Rise       ; clock           ;
;  A[7]          ; clock      ; 0.175  ; 0.175  ; Rise       ; clock           ;
; B[*]           ; clock      ; 5.035  ; 5.035  ; Rise       ; clock           ;
;  B[0]          ; clock      ; -0.364 ; -0.364 ; Rise       ; clock           ;
;  B[1]          ; clock      ; -0.336 ; -0.336 ; Rise       ; clock           ;
;  B[2]          ; clock      ; 0.596  ; 0.596  ; Rise       ; clock           ;
;  B[3]          ; clock      ; 0.541  ; 0.541  ; Rise       ; clock           ;
;  B[4]          ; clock      ; 0.698  ; 0.698  ; Rise       ; clock           ;
;  B[5]          ; clock      ; 4.671  ; 4.671  ; Rise       ; clock           ;
;  B[6]          ; clock      ; 5.035  ; 5.035  ; Rise       ; clock           ;
;  B[7]          ; clock      ; 4.952  ; 4.952  ; Rise       ; clock           ;
; Enable_Decoder ; clock      ; 6.604  ; 6.604  ; Rise       ; clock           ;
; data_in        ; clock      ; 5.818  ; 5.818  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; clock      ; 0.055  ; 0.055  ; Rise       ; clock           ;
;  A[0]          ; clock      ; -0.433 ; -0.433 ; Rise       ; clock           ;
;  A[1]          ; clock      ; -0.429 ; -0.429 ; Rise       ; clock           ;
;  A[2]          ; clock      ; -0.485 ; -0.485 ; Rise       ; clock           ;
;  A[3]          ; clock      ; -0.249 ; -0.249 ; Rise       ; clock           ;
;  A[4]          ; clock      ; -0.543 ; -0.543 ; Rise       ; clock           ;
;  A[5]          ; clock      ; -0.635 ; -0.635 ; Rise       ; clock           ;
;  A[6]          ; clock      ; -0.497 ; -0.497 ; Rise       ; clock           ;
;  A[7]          ; clock      ; 0.055  ; 0.055  ; Rise       ; clock           ;
; B[*]           ; clock      ; 0.594  ; 0.594  ; Rise       ; clock           ;
;  B[0]          ; clock      ; 0.594  ; 0.594  ; Rise       ; clock           ;
;  B[1]          ; clock      ; 0.566  ; 0.566  ; Rise       ; clock           ;
;  B[2]          ; clock      ; -0.366 ; -0.366 ; Rise       ; clock           ;
;  B[3]          ; clock      ; -0.311 ; -0.311 ; Rise       ; clock           ;
;  B[4]          ; clock      ; -0.468 ; -0.468 ; Rise       ; clock           ;
;  B[5]          ; clock      ; -4.441 ; -4.441 ; Rise       ; clock           ;
;  B[6]          ; clock      ; -4.805 ; -4.805 ; Rise       ; clock           ;
;  B[7]          ; clock      ; -4.722 ; -4.722 ; Rise       ; clock           ;
; Enable_Decoder ; clock      ; -4.415 ; -4.415 ; Rise       ; clock           ;
; data_in        ; clock      ; -5.072 ; -5.072 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; R_firstfour[*]  ; clock      ; 8.335 ; 8.335 ; Rise       ; clock           ;
;  R_firstfour[0] ; clock      ; 8.335 ; 8.335 ; Rise       ; clock           ;
;  R_firstfour[1] ; clock      ; 8.106 ; 8.106 ; Rise       ; clock           ;
;  R_firstfour[2] ; clock      ; 8.092 ; 8.092 ; Rise       ; clock           ;
;  R_firstfour[3] ; clock      ; 8.126 ; 8.126 ; Rise       ; clock           ;
;  R_firstfour[4] ; clock      ; 8.327 ; 8.327 ; Rise       ; clock           ;
;  R_firstfour[5] ; clock      ; 8.330 ; 8.330 ; Rise       ; clock           ;
;  R_firstfour[6] ; clock      ; 8.122 ; 8.122 ; Rise       ; clock           ;
; R_last_four[*]  ; clock      ; 8.165 ; 8.165 ; Rise       ; clock           ;
;  R_last_four[0] ; clock      ; 7.666 ; 7.666 ; Rise       ; clock           ;
;  R_last_four[1] ; clock      ; 8.058 ; 8.058 ; Rise       ; clock           ;
;  R_last_four[2] ; clock      ; 7.678 ; 7.678 ; Rise       ; clock           ;
;  R_last_four[3] ; clock      ; 7.685 ; 7.685 ; Rise       ; clock           ;
;  R_last_four[4] ; clock      ; 8.165 ; 8.165 ; Rise       ; clock           ;
;  R_last_four[5] ; clock      ; 8.123 ; 8.123 ; Rise       ; clock           ;
;  R_last_four[6] ; clock      ; 7.672 ; 7.672 ; Rise       ; clock           ;
; sign[*]         ; clock      ; 6.688 ; 6.688 ; Rise       ; clock           ;
;  sign[6]        ; clock      ; 6.688 ; 6.688 ; Rise       ; clock           ;
; student_id[*]   ; clock      ; 8.415 ; 8.415 ; Rise       ; clock           ;
;  student_id[0]  ; clock      ; 8.278 ; 8.278 ; Rise       ; clock           ;
;  student_id[1]  ; clock      ; 8.342 ; 8.342 ; Rise       ; clock           ;
;  student_id[2]  ; clock      ; 7.858 ; 7.858 ; Rise       ; clock           ;
;  student_id[3]  ; clock      ; 8.345 ; 8.345 ; Rise       ; clock           ;
;  student_id[4]  ; clock      ; 7.846 ; 7.846 ; Rise       ; clock           ;
;  student_id[5]  ; clock      ; 8.415 ; 8.415 ; Rise       ; clock           ;
;  student_id[6]  ; clock      ; 8.405 ; 8.405 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; R_firstfour[*]  ; clock      ; 7.698 ; 7.698 ; Rise       ; clock           ;
;  R_firstfour[0] ; clock      ; 7.956 ; 7.956 ; Rise       ; clock           ;
;  R_firstfour[1] ; clock      ; 7.714 ; 7.714 ; Rise       ; clock           ;
;  R_firstfour[2] ; clock      ; 7.698 ; 7.698 ; Rise       ; clock           ;
;  R_firstfour[3] ; clock      ; 7.746 ; 7.746 ; Rise       ; clock           ;
;  R_firstfour[4] ; clock      ; 7.949 ; 7.949 ; Rise       ; clock           ;
;  R_firstfour[5] ; clock      ; 7.943 ; 7.943 ; Rise       ; clock           ;
;  R_firstfour[6] ; clock      ; 7.741 ; 7.741 ; Rise       ; clock           ;
; R_last_four[*]  ; clock      ; 7.304 ; 7.304 ; Rise       ; clock           ;
;  R_last_four[0] ; clock      ; 7.304 ; 7.304 ; Rise       ; clock           ;
;  R_last_four[1] ; clock      ; 7.692 ; 7.692 ; Rise       ; clock           ;
;  R_last_four[2] ; clock      ; 7.315 ; 7.315 ; Rise       ; clock           ;
;  R_last_four[3] ; clock      ; 7.318 ; 7.318 ; Rise       ; clock           ;
;  R_last_four[4] ; clock      ; 7.798 ; 7.798 ; Rise       ; clock           ;
;  R_last_four[5] ; clock      ; 7.756 ; 7.756 ; Rise       ; clock           ;
;  R_last_four[6] ; clock      ; 7.305 ; 7.305 ; Rise       ; clock           ;
; sign[*]         ; clock      ; 6.688 ; 6.688 ; Rise       ; clock           ;
;  sign[6]        ; clock      ; 6.688 ; 6.688 ; Rise       ; clock           ;
; student_id[*]   ; clock      ; 7.565 ; 7.565 ; Rise       ; clock           ;
;  student_id[0]  ; clock      ; 7.832 ; 7.832 ; Rise       ; clock           ;
;  student_id[1]  ; clock      ; 7.832 ; 7.832 ; Rise       ; clock           ;
;  student_id[2]  ; clock      ; 7.569 ; 7.569 ; Rise       ; clock           ;
;  student_id[3]  ; clock      ; 7.605 ; 7.605 ; Rise       ; clock           ;
;  student_id[4]  ; clock      ; 7.565 ; 7.565 ; Rise       ; clock           ;
;  student_id[5]  ; clock      ; 7.666 ; 7.666 ; Rise       ; clock           ;
;  student_id[6]  ; clock      ; 7.656 ; 7.656 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.610 ; -11.665       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.294 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                              ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.610 ; latch1:inst1|Q[1]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.648      ;
; -1.572 ; latch1:inst1|Q[2]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.610      ;
; -1.548 ; latch2:inst10|Q[0] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.586      ;
; -1.511 ; latch2:inst10|Q[1] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.549      ;
; -1.504 ; latch1:inst1|Q[1]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.537      ;
; -1.497 ; latch2:inst10|Q[3] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.535      ;
; -1.483 ; latch1:inst1|Q[1]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.521      ;
; -1.466 ; latch1:inst1|Q[2]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.499      ;
; -1.462 ; latch1:inst1|Q[3]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.500      ;
; -1.462 ; latch2:inst10|Q[2] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.500      ;
; -1.445 ; latch1:inst1|Q[2]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.483      ;
; -1.442 ; latch2:inst10|Q[0] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.475      ;
; -1.438 ; latch1:inst1|Q[0]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.476      ;
; -1.421 ; latch2:inst10|Q[0] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.459      ;
; -1.408 ; latch1:inst1|Q[1]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.440      ;
; -1.405 ; latch2:inst10|Q[1] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.438      ;
; -1.394 ; latch2:inst10|Q[6] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.432      ;
; -1.392 ; latch1:inst1|Q[1]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.430      ;
; -1.391 ; latch2:inst10|Q[3] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.424      ;
; -1.384 ; latch2:inst10|Q[1] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.422      ;
; -1.370 ; latch2:inst10|Q[3] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.408      ;
; -1.370 ; latch1:inst1|Q[2]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.402      ;
; -1.356 ; latch1:inst1|Q[3]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.389      ;
; -1.356 ; latch2:inst10|Q[2] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.389      ;
; -1.354 ; latch1:inst1|Q[2]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.392      ;
; -1.346 ; latch2:inst10|Q[0] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.378      ;
; -1.342 ; latch1:inst1|Q[4]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.380      ;
; -1.336 ; latch2:inst10|Q[4] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.374      ;
; -1.335 ; latch1:inst1|Q[3]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.373      ;
; -1.335 ; latch2:inst10|Q[2] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.373      ;
; -1.332 ; latch1:inst1|Q[0]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.365      ;
; -1.330 ; latch2:inst10|Q[0] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.368      ;
; -1.322 ; latch1:inst1|Q[1]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.353      ;
; -1.315 ; latch2:inst10|Q[5] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.353      ;
; -1.311 ; latch1:inst1|Q[0]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.349      ;
; -1.309 ; latch2:inst10|Q[1] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.341      ;
; -1.295 ; latch2:inst10|Q[3] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.327      ;
; -1.293 ; latch2:inst10|Q[1] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.331      ;
; -1.288 ; latch2:inst10|Q[6] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.321      ;
; -1.284 ; latch1:inst1|Q[1]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.316      ;
; -1.284 ; latch1:inst1|Q[2]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.315      ;
; -1.279 ; latch2:inst10|Q[3] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.317      ;
; -1.267 ; latch2:inst10|Q[6] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.305      ;
; -1.260 ; latch1:inst1|Q[3]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -1.260 ; latch2:inst10|Q[2] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.292      ;
; -1.260 ; latch2:inst10|Q[0] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.246 ; latch1:inst1|Q[2]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.278      ;
; -1.244 ; latch1:inst1|Q[3]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.282      ;
; -1.244 ; latch2:inst10|Q[2] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.282      ;
; -1.236 ; latch1:inst1|Q[4]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.269      ;
; -1.236 ; latch1:inst1|Q[0]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.268      ;
; -1.230 ; latch2:inst10|Q[4] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.263      ;
; -1.223 ; latch2:inst10|Q[1] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.254      ;
; -1.222 ; latch2:inst10|Q[0] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.254      ;
; -1.220 ; latch1:inst1|Q[0]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.258      ;
; -1.215 ; latch1:inst1|Q[4]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.253      ;
; -1.213 ; latch1:inst1|Q[5]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.251      ;
; -1.209 ; latch2:inst10|Q[5] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.242      ;
; -1.209 ; latch2:inst10|Q[4] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; latch2:inst10|Q[3] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.240      ;
; -1.192 ; latch2:inst10|Q[6] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.224      ;
; -1.188 ; latch2:inst10|Q[5] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.226      ;
; -1.185 ; latch2:inst10|Q[1] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.217      ;
; -1.176 ; latch2:inst10|Q[6] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.214      ;
; -1.174 ; latch1:inst1|Q[6]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.212      ;
; -1.174 ; latch1:inst1|Q[3]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.205      ;
; -1.174 ; latch2:inst10|Q[2] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.205      ;
; -1.171 ; latch2:inst10|Q[3] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.203      ;
; -1.150 ; latch1:inst1|Q[0]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.181      ;
; -1.140 ; latch1:inst1|Q[4]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.172      ;
; -1.136 ; latch1:inst1|Q[3]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.168      ;
; -1.136 ; latch2:inst10|Q[2] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.168      ;
; -1.134 ; latch2:inst10|Q[4] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.166      ;
; -1.124 ; latch1:inst1|Q[4]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.162      ;
; -1.118 ; latch2:inst10|Q[4] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.156      ;
; -1.116 ; latch2:inst10|Q[7] ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.154      ;
; -1.113 ; latch2:inst10|Q[5] ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.145      ;
; -1.112 ; latch1:inst1|Q[0]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.144      ;
; -1.107 ; latch1:inst1|Q[5]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.140      ;
; -1.106 ; latch2:inst10|Q[6] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.137      ;
; -1.097 ; latch2:inst10|Q[5] ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.135      ;
; -1.094 ; latch1:inst1|Q[4]  ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.125      ;
; -1.086 ; latch1:inst1|Q[5]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.124      ;
; -1.078 ; latch1:inst1|Q[1]  ; ALU:inst|Result[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.116      ;
; -1.068 ; latch1:inst1|Q[6]  ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.101      ;
; -1.068 ; latch2:inst10|Q[6] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.100      ;
; -1.048 ; latch2:inst10|Q[4] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.079      ;
; -1.047 ; latch1:inst1|Q[6]  ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.085      ;
; -1.040 ; latch1:inst1|Q[2]  ; ALU:inst|Result[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.078      ;
; -1.038 ; latch1:inst1|Q[7]  ; ALU:inst|Result[4] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.076      ;
; -1.027 ; latch2:inst10|Q[5] ; ALU:inst|Result[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 2.058      ;
; -1.026 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.059      ;
; -1.016 ; latch1:inst1|Q[4]  ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; latch2:inst10|Q[0] ; ALU:inst|Result[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.054      ;
; -1.011 ; latch1:inst1|Q[5]  ; ALU:inst|Result[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.043      ;
; -1.010 ; latch2:inst10|Q[7] ; ALU:inst|Result[2] ; clock        ; clock       ; 1.000        ; 0.001      ; 2.043      ;
; -1.010 ; latch2:inst10|Q[4] ; ALU:inst|Result[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.042      ;
; -0.999 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 2.038      ;
; -0.995 ; latch1:inst1|Q[5]  ; ALU:inst|Result[5] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.033      ;
; -0.989 ; latch2:inst10|Q[7] ; ALU:inst|Result[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.027      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                              ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; lab5:inst3|yfsm.s0 ; lab5:inst3|yfsm.s1 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.446      ;
; 0.310 ; lab5:inst3|yfsm.s8 ; lab5:inst3|yfsm.s0 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.338 ; lab5:inst3|yfsm.s2 ; lab5:inst3|yfsm.s3 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.388 ; lab5:inst3|yfsm.s8 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.421 ; lab5:inst3|yfsm.s6 ; lab5:inst3|yfsm.s7 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.573      ;
; 0.425 ; lab5:inst3|yfsm.s4 ; lab5:inst3|yfsm.s5 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.577      ;
; 0.458 ; lab5:inst3|yfsm.s0 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.610      ;
; 0.480 ; lab5:inst3|yfsm.s7 ; lab5:inst3|yfsm.s8 ; clock        ; clock       ; 0.000        ; -0.007     ; 0.625      ;
; 0.524 ; lab5:inst3|yfsm.s1 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.676      ;
; 0.554 ; lab5:inst3|yfsm.s1 ; lab5:inst3|yfsm.s2 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.713      ;
; 0.606 ; ALU:inst|Neg       ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.665 ; lab5:inst3|yfsm.s4 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.823      ;
; 0.666 ; latch1:inst1|Q[3]  ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.007      ; 0.826      ;
; 0.698 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.850      ;
; 0.713 ; lab5:inst3|yfsm.s5 ; lab5:inst3|yfsm.s6 ; clock        ; clock       ; 0.000        ; 0.006      ; 0.871      ;
; 0.718 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.870      ;
; 0.748 ; latch1:inst1|Q[6]  ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.899      ;
; 0.752 ; latch2:inst10|Q[1] ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.910      ;
; 0.755 ; latch2:inst10|Q[6] ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.906      ;
; 0.763 ; latch2:inst10|Q[3] ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.767 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.920      ;
; 0.775 ; lab5:inst3|yfsm.s3 ; lab5:inst3|yfsm.s4 ; clock        ; clock       ; 0.000        ; -0.006     ; 0.921      ;
; 0.785 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.938      ;
; 0.786 ; latch1:inst1|Q[4]  ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.944      ;
; 0.813 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.965      ;
; 0.814 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.966      ;
; 0.816 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.970      ;
; 0.819 ; latch1:inst1|Q[2]  ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.972      ;
; 0.831 ; lab5:inst3|yfsm.s5 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 0.982      ;
; 0.835 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 0.980      ;
; 0.836 ; latch1:inst1|Q[5]  ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.994      ;
; 0.848 ; latch2:inst10|Q[2] ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.001      ;
; 0.852 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.004      ;
; 0.868 ; latch1:inst1|Q[7]  ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.020      ;
; 0.872 ; latch2:inst10|Q[7] ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.024      ;
; 0.887 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.039      ;
; 0.888 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.047      ;
; 0.891 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 1.036      ;
; 0.892 ; latch1:inst1|Q[7]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.043      ;
; 0.892 ; lab5:inst3|yfsm.s7 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 1.037      ;
; 0.906 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.924 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.929 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 1.074      ;
; 0.945 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.091      ;
; 0.967 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.126      ;
; 0.970 ; latch2:inst10|Q[7] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.121      ;
; 0.979 ; latch1:inst1|Q[1]  ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.132      ;
; 0.980 ; latch2:inst10|Q[4] ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.138      ;
; 0.982 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.134      ;
; 0.986 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.132      ;
; 0.989 ; latch1:inst1|Q[1]  ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.147      ;
; 0.990 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.149      ;
; 0.996 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.142      ;
; 0.996 ; lab5:inst3|yfsm.s8 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.155      ;
; 1.004 ; lab5:inst3|yfsm.s4 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.155      ;
; 1.010 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.168      ;
; 1.027 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.174      ;
; 1.028 ; latch1:inst1|Q[6]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.179      ;
; 1.031 ; latch1:inst1|Q[0]  ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.189      ;
; 1.038 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.184      ;
; 1.040 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.199      ;
; 1.057 ; latch2:inst10|Q[5] ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.215      ;
; 1.060 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.206      ;
; 1.063 ; latch2:inst10|Q[0] ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.216      ;
; 1.067 ; latch1:inst1|Q[5]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.218      ;
; 1.074 ; latch1:inst1|Q[0]  ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.227      ;
; 1.080 ; lab5:inst3|yfsm.s6 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 1.225      ;
; 1.082 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.233      ;
; 1.097 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.249      ;
; 1.104 ; lab5:inst3|yfsm.s3 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 1.249      ;
; 1.107 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.259      ;
; 1.142 ; lab5:inst3|yfsm.s2 ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.007     ; 1.287      ;
; 1.153 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.299      ;
; 1.153 ; lab5:inst3|yfsm.s2 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.299      ;
; 1.166 ; lab5:inst3|yfsm.s4 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.317      ;
; 1.169 ; latch2:inst10|Q[5] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.320      ;
; 1.190 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.342      ;
; 1.190 ; latch2:inst10|Q[4] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.341      ;
; 1.196 ; latch1:inst1|Q[4]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.347      ;
; 1.207 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.359      ;
; 1.209 ; latch2:inst10|Q[6] ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.361      ;
; 1.209 ; lab5:inst3|yfsm.s7 ; ALU:inst|Result[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.361      ;
; 1.214 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.367      ;
; 1.223 ; latch1:inst1|Q[6]  ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.375      ;
; 1.226 ; lab5:inst3|yfsm.s3 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.373      ;
; 1.233 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.385      ;
; 1.242 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[6] ; clock        ; clock       ; 0.000        ; -0.007     ; 1.387      ;
; 1.242 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.394      ;
; 1.246 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; -0.006     ; 1.392      ;
; 1.248 ; latch2:inst10|Q[6] ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.399      ;
; 1.251 ; lab5:inst3|yfsm.s1 ; ALU:inst|Result[5] ; clock        ; clock       ; 0.000        ; 0.007      ; 1.410      ;
; 1.257 ; latch2:inst10|Q[1] ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.410      ;
; 1.271 ; lab5:inst3|yfsm.s6 ; ALU:inst|Result[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.423      ;
; 1.273 ; lab5:inst3|yfsm.s5 ; ALU:inst|Result[2] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.426      ;
; 1.275 ; latch2:inst10|Q[5] ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.427      ;
; 1.285 ; latch1:inst1|Q[4]  ; ALU:inst|Result[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.437      ;
; 1.292 ; latch1:inst1|Q[0]  ; ALU:inst|Neg       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.443      ;
; 1.306 ; latch2:inst10|Q[0] ; ALU:inst|Result[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.464      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Neg                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Neg                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; ALU:inst|Result[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; ALU:inst|Result[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s7          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s7          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; lab5:inst3|yfsm.s8          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; lab5:inst3|yfsm.s8          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; latch2:inst10|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; latch2:inst10|Q[7]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst10|Q[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst10|Q[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|Q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; clock      ; 0.299  ; 0.299  ; Rise       ; clock           ;
;  A[0]          ; clock      ; 0.126  ; 0.126  ; Rise       ; clock           ;
;  A[1]          ; clock      ; 0.116  ; 0.116  ; Rise       ; clock           ;
;  A[2]          ; clock      ; 0.157  ; 0.157  ; Rise       ; clock           ;
;  A[3]          ; clock      ; 0.017  ; 0.017  ; Rise       ; clock           ;
;  A[4]          ; clock      ; 0.149  ; 0.149  ; Rise       ; clock           ;
;  A[5]          ; clock      ; 0.299  ; 0.299  ; Rise       ; clock           ;
;  A[6]          ; clock      ; 0.125  ; 0.125  ; Rise       ; clock           ;
;  A[7]          ; clock      ; -0.139 ; -0.139 ; Rise       ; clock           ;
; B[*]           ; clock      ; 2.773  ; 2.773  ; Rise       ; clock           ;
;  B[0]          ; clock      ; -0.445 ; -0.445 ; Rise       ; clock           ;
;  B[1]          ; clock      ; -0.411 ; -0.411 ; Rise       ; clock           ;
;  B[2]          ; clock      ; 0.078  ; 0.078  ; Rise       ; clock           ;
;  B[3]          ; clock      ; 0.045  ; 0.045  ; Rise       ; clock           ;
;  B[4]          ; clock      ; 0.141  ; 0.141  ; Rise       ; clock           ;
;  B[5]          ; clock      ; 2.590  ; 2.590  ; Rise       ; clock           ;
;  B[6]          ; clock      ; 2.773  ; 2.773  ; Rise       ; clock           ;
;  B[7]          ; clock      ; 2.715  ; 2.715  ; Rise       ; clock           ;
; Enable_Decoder ; clock      ; 3.407  ; 3.407  ; Rise       ; clock           ;
; data_in        ; clock      ; 3.184  ; 3.184  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
;  A[0]          ; clock      ; -0.006 ; -0.006 ; Rise       ; clock           ;
;  A[1]          ; clock      ; 0.004  ; 0.004  ; Rise       ; clock           ;
;  A[2]          ; clock      ; -0.037 ; -0.037 ; Rise       ; clock           ;
;  A[3]          ; clock      ; 0.103  ; 0.103  ; Rise       ; clock           ;
;  A[4]          ; clock      ; -0.029 ; -0.029 ; Rise       ; clock           ;
;  A[5]          ; clock      ; -0.179 ; -0.179 ; Rise       ; clock           ;
;  A[6]          ; clock      ; -0.005 ; -0.005 ; Rise       ; clock           ;
;  A[7]          ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
; B[*]           ; clock      ; 0.565  ; 0.565  ; Rise       ; clock           ;
;  B[0]          ; clock      ; 0.565  ; 0.565  ; Rise       ; clock           ;
;  B[1]          ; clock      ; 0.531  ; 0.531  ; Rise       ; clock           ;
;  B[2]          ; clock      ; 0.042  ; 0.042  ; Rise       ; clock           ;
;  B[3]          ; clock      ; 0.075  ; 0.075  ; Rise       ; clock           ;
;  B[4]          ; clock      ; -0.021 ; -0.021 ; Rise       ; clock           ;
;  B[5]          ; clock      ; -2.470 ; -2.470 ; Rise       ; clock           ;
;  B[6]          ; clock      ; -2.653 ; -2.653 ; Rise       ; clock           ;
;  B[7]          ; clock      ; -2.595 ; -2.595 ; Rise       ; clock           ;
; Enable_Decoder ; clock      ; -2.426 ; -2.426 ; Rise       ; clock           ;
; data_in        ; clock      ; -2.838 ; -2.838 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; R_firstfour[*]  ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  R_firstfour[0] ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  R_firstfour[1] ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  R_firstfour[2] ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  R_firstfour[3] ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  R_firstfour[4] ; clock      ; 4.505 ; 4.505 ; Rise       ; clock           ;
;  R_firstfour[5] ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  R_firstfour[6] ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
; R_last_four[*]  ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  R_last_four[0] ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  R_last_four[1] ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  R_last_four[2] ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
;  R_last_four[3] ; clock      ; 4.224 ; 4.224 ; Rise       ; clock           ;
;  R_last_four[4] ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  R_last_four[5] ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  R_last_four[6] ; clock      ; 4.213 ; 4.213 ; Rise       ; clock           ;
; sign[*]         ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  sign[6]        ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
; student_id[*]   ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  student_id[0]  ; clock      ; 4.480 ; 4.480 ; Rise       ; clock           ;
;  student_id[1]  ; clock      ; 4.521 ; 4.521 ; Rise       ; clock           ;
;  student_id[2]  ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  student_id[3]  ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
;  student_id[4]  ; clock      ; 4.313 ; 4.313 ; Rise       ; clock           ;
;  student_id[5]  ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  student_id[6]  ; clock      ; 4.536 ; 4.536 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; R_firstfour[*]  ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  R_firstfour[0] ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
;  R_firstfour[1] ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  R_firstfour[2] ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  R_firstfour[3] ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  R_firstfour[4] ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  R_firstfour[5] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  R_firstfour[6] ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
; R_last_four[*]  ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  R_last_four[0] ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  R_last_four[1] ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  R_last_four[2] ; clock      ; 4.078 ; 4.078 ; Rise       ; clock           ;
;  R_last_four[3] ; clock      ; 4.079 ; 4.079 ; Rise       ; clock           ;
;  R_last_four[4] ; clock      ; 4.297 ; 4.297 ; Rise       ; clock           ;
;  R_last_four[5] ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
;  R_last_four[6] ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
; sign[*]         ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  sign[6]        ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
; student_id[*]   ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  student_id[0]  ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  student_id[1]  ; clock      ; 4.309 ; 4.309 ; Rise       ; clock           ;
;  student_id[2]  ; clock      ; 4.191 ; 4.191 ; Rise       ; clock           ;
;  student_id[3]  ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  student_id[4]  ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  student_id[5]  ; clock      ; 4.233 ; 4.233 ; Rise       ; clock           ;
;  student_id[6]  ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.950  ; 0.294 ; N/A      ; N/A     ; -1.222              ;
;  clock           ; -4.950  ; 0.294 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -40.572 ; 0.0   ; 0.0      ; 0.0     ; -35.222             ;
;  clock           ; -40.572 ; 0.000 ; N/A      ; N/A     ; -35.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; clock      ; 0.865  ; 0.865  ; Rise       ; clock           ;
;  A[0]          ; clock      ; 0.663  ; 0.663  ; Rise       ; clock           ;
;  A[1]          ; clock      ; 0.659  ; 0.659  ; Rise       ; clock           ;
;  A[2]          ; clock      ; 0.715  ; 0.715  ; Rise       ; clock           ;
;  A[3]          ; clock      ; 0.479  ; 0.479  ; Rise       ; clock           ;
;  A[4]          ; clock      ; 0.773  ; 0.773  ; Rise       ; clock           ;
;  A[5]          ; clock      ; 0.865  ; 0.865  ; Rise       ; clock           ;
;  A[6]          ; clock      ; 0.727  ; 0.727  ; Rise       ; clock           ;
;  A[7]          ; clock      ; 0.175  ; 0.175  ; Rise       ; clock           ;
; B[*]           ; clock      ; 5.035  ; 5.035  ; Rise       ; clock           ;
;  B[0]          ; clock      ; -0.364 ; -0.364 ; Rise       ; clock           ;
;  B[1]          ; clock      ; -0.336 ; -0.336 ; Rise       ; clock           ;
;  B[2]          ; clock      ; 0.596  ; 0.596  ; Rise       ; clock           ;
;  B[3]          ; clock      ; 0.541  ; 0.541  ; Rise       ; clock           ;
;  B[4]          ; clock      ; 0.698  ; 0.698  ; Rise       ; clock           ;
;  B[5]          ; clock      ; 4.671  ; 4.671  ; Rise       ; clock           ;
;  B[6]          ; clock      ; 5.035  ; 5.035  ; Rise       ; clock           ;
;  B[7]          ; clock      ; 4.952  ; 4.952  ; Rise       ; clock           ;
; Enable_Decoder ; clock      ; 6.604  ; 6.604  ; Rise       ; clock           ;
; data_in        ; clock      ; 5.818  ; 5.818  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
;  A[0]          ; clock      ; -0.006 ; -0.006 ; Rise       ; clock           ;
;  A[1]          ; clock      ; 0.004  ; 0.004  ; Rise       ; clock           ;
;  A[2]          ; clock      ; -0.037 ; -0.037 ; Rise       ; clock           ;
;  A[3]          ; clock      ; 0.103  ; 0.103  ; Rise       ; clock           ;
;  A[4]          ; clock      ; -0.029 ; -0.029 ; Rise       ; clock           ;
;  A[5]          ; clock      ; -0.179 ; -0.179 ; Rise       ; clock           ;
;  A[6]          ; clock      ; -0.005 ; -0.005 ; Rise       ; clock           ;
;  A[7]          ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
; B[*]           ; clock      ; 0.594  ; 0.594  ; Rise       ; clock           ;
;  B[0]          ; clock      ; 0.594  ; 0.594  ; Rise       ; clock           ;
;  B[1]          ; clock      ; 0.566  ; 0.566  ; Rise       ; clock           ;
;  B[2]          ; clock      ; 0.042  ; 0.042  ; Rise       ; clock           ;
;  B[3]          ; clock      ; 0.075  ; 0.075  ; Rise       ; clock           ;
;  B[4]          ; clock      ; -0.021 ; -0.021 ; Rise       ; clock           ;
;  B[5]          ; clock      ; -2.470 ; -2.470 ; Rise       ; clock           ;
;  B[6]          ; clock      ; -2.653 ; -2.653 ; Rise       ; clock           ;
;  B[7]          ; clock      ; -2.595 ; -2.595 ; Rise       ; clock           ;
; Enable_Decoder ; clock      ; -2.426 ; -2.426 ; Rise       ; clock           ;
; data_in        ; clock      ; -2.838 ; -2.838 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; R_firstfour[*]  ; clock      ; 8.335 ; 8.335 ; Rise       ; clock           ;
;  R_firstfour[0] ; clock      ; 8.335 ; 8.335 ; Rise       ; clock           ;
;  R_firstfour[1] ; clock      ; 8.106 ; 8.106 ; Rise       ; clock           ;
;  R_firstfour[2] ; clock      ; 8.092 ; 8.092 ; Rise       ; clock           ;
;  R_firstfour[3] ; clock      ; 8.126 ; 8.126 ; Rise       ; clock           ;
;  R_firstfour[4] ; clock      ; 8.327 ; 8.327 ; Rise       ; clock           ;
;  R_firstfour[5] ; clock      ; 8.330 ; 8.330 ; Rise       ; clock           ;
;  R_firstfour[6] ; clock      ; 8.122 ; 8.122 ; Rise       ; clock           ;
; R_last_four[*]  ; clock      ; 8.165 ; 8.165 ; Rise       ; clock           ;
;  R_last_four[0] ; clock      ; 7.666 ; 7.666 ; Rise       ; clock           ;
;  R_last_four[1] ; clock      ; 8.058 ; 8.058 ; Rise       ; clock           ;
;  R_last_four[2] ; clock      ; 7.678 ; 7.678 ; Rise       ; clock           ;
;  R_last_four[3] ; clock      ; 7.685 ; 7.685 ; Rise       ; clock           ;
;  R_last_four[4] ; clock      ; 8.165 ; 8.165 ; Rise       ; clock           ;
;  R_last_four[5] ; clock      ; 8.123 ; 8.123 ; Rise       ; clock           ;
;  R_last_four[6] ; clock      ; 7.672 ; 7.672 ; Rise       ; clock           ;
; sign[*]         ; clock      ; 6.688 ; 6.688 ; Rise       ; clock           ;
;  sign[6]        ; clock      ; 6.688 ; 6.688 ; Rise       ; clock           ;
; student_id[*]   ; clock      ; 8.415 ; 8.415 ; Rise       ; clock           ;
;  student_id[0]  ; clock      ; 8.278 ; 8.278 ; Rise       ; clock           ;
;  student_id[1]  ; clock      ; 8.342 ; 8.342 ; Rise       ; clock           ;
;  student_id[2]  ; clock      ; 7.858 ; 7.858 ; Rise       ; clock           ;
;  student_id[3]  ; clock      ; 8.345 ; 8.345 ; Rise       ; clock           ;
;  student_id[4]  ; clock      ; 7.846 ; 7.846 ; Rise       ; clock           ;
;  student_id[5]  ; clock      ; 8.415 ; 8.415 ; Rise       ; clock           ;
;  student_id[6]  ; clock      ; 8.405 ; 8.405 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; R_firstfour[*]  ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  R_firstfour[0] ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
;  R_firstfour[1] ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  R_firstfour[2] ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  R_firstfour[3] ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  R_firstfour[4] ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  R_firstfour[5] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  R_firstfour[6] ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
; R_last_four[*]  ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  R_last_four[0] ; clock      ; 4.067 ; 4.067 ; Rise       ; clock           ;
;  R_last_four[1] ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  R_last_four[2] ; clock      ; 4.078 ; 4.078 ; Rise       ; clock           ;
;  R_last_four[3] ; clock      ; 4.079 ; 4.079 ; Rise       ; clock           ;
;  R_last_four[4] ; clock      ; 4.297 ; 4.297 ; Rise       ; clock           ;
;  R_last_four[5] ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
;  R_last_four[6] ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
; sign[*]         ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  sign[6]        ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
; student_id[*]   ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  student_id[0]  ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  student_id[1]  ; clock      ; 4.309 ; 4.309 ; Rise       ; clock           ;
;  student_id[2]  ; clock      ; 4.191 ; 4.191 ; Rise       ; clock           ;
;  student_id[3]  ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  student_id[4]  ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  student_id[5]  ; clock      ; 4.233 ; 4.233 ; Rise       ; clock           ;
;  student_id[6]  ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 768      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 768      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 02 15:57:08 2023
Info: Command: quartus_sta problem1 -c problem1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'problem1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.950
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.950       -40.572 clock 
Info (332146): Worst-case hold slack is 0.664
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.664         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.610       -11.665 clock 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.294         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Sat Dec 02 15:57:09 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


