5.5 FREE ADDRESS MANAGER(FAM)
Free Address Manager(FAM)负责管理空闲缓存、帧内链表、组播ID和组播权重。
5.5.1 Main Features
FAM的主要特性如下：
 管理片内6K个cell地址，片外32K个cell地址。
 支持缓存链表管理，片内缓存1条链表，片外缓存分为8条链表（每条链表对应DDR的1个BANK）；9条链表共享1块链表RAM。
 响应IPS/PE/EQM的申请缓存请求，IPS/PE申请片内缓存，EQM申请片外缓存。在分配片外缓存时，从8个BANK中轮流分配；
 响应IPS/PE/EQM的建链申请，保存帧内链表，与空闲缓存链表共享1块链表RAM。
 响应PQM/EQM/EPS的帧内链的释放请求。
 响应PQM/ EQM/EPS的帧内链查询请求。
 支持2K个MCID的管理，每个MCID有5bit的IFB权重值和5bit的EFB权重值。
 支持将内置缓存划分为PLB、PEB、IFB三个逻辑空间，支持静态配置这三个逻辑空间的最大可用缓存个数；
 支持统计缓存的总体占用情况；
 支持统计每个源端口进来的报文占用的cell数，可以配置每个端口的流控产生门限和取消门限，并根据配置门限产生流控指示。
 支持CPU间接访问链表RAM（只读）。
5.5.2 Terminology
The following terms have specific meanings in this section of the document.
Term Description
IFB Internal Frame Buffer
PLB Packet Latency Buffer
PEB Packet Edit Buffer
EFB External Frame Buffer
FAM Free Address Manager
IPS Ingress Port Schedule
EPS Egress Port Schedule
PE Packet Edit
PQM Packet Queue Manager
EQM Egress Queue Manager
Table 5.5-1 FAM Terminology
5.5.3 FAM Overview
5.5.3.1 链表结构
FAM需要维护32K 个外置cell 和6K 个内置cell 地址，因此链表深度为32K+6K，地址位
宽为16bit。地址0~7FFF 为外置缓存空间，8000~97FF 为内置缓存空间。
5.5.3.2 EFB 地址映射
为提高DDR 带宽利用率，将EFB 按DDR bank 划分为8 条空闲链，以EFB Cell 地址的低
3bit 来区分不同的bank。申请时轮询8 条链分配空闲地址，释放回收地址是按地址低3bit
来回收到各自bank。这样，当一个报文占用多个cell 时，占用多个bank 的概率就很大，
读写DDR 会交织bank 读写。
因为共支持32K Cell，所以EFB Cell 地址空间：0~7FFF ，其中
 Bank0 Cell 地址：0~8~16~24~32…（共4K 个）
 Bank1 Cell 地址：1~9~17~25~33…（共4K 个）
 .
 .
 .
 Bank2 Cell 地址：7~15~23~31~39…（共4K 个）
EFB Cell 大小可配置为512B 或者1024B，所以Cell 内地址宽度为9/10bit。
5.5.3.3 权重管理
Figure 5.5-2 MCID_MAP 表和WGT_TAB 示意图
对于组播报文，为节省缓存空间占用，以及从PLB 到PEB，从PEB 到EFB 的搬运动作，
所以对于组播只进行Head 编辑的情况下，只有组播第一个报文，才会搬运整个报文（包
括Head 和Body），组播中间报文和尾报文，仅搬运Head，并和首报文的Body 链接在一
起，Body 不再搬运。
另外，因为组播报文，可能存在部分叶子报文在IFB，部分叶子报文在EFB 的情况，为
了避免内外置缓存的交叉链接（交叉链接会导致EPS 等模块处理复杂），每个组播报文
在IFB 或者EFB 中的第一份叶子报文会整包搬运（携带Body），后面的叶子报文只搬运
Head，和第一份叶子报文的Body 进行链接。
Cell 链表RAM中每个地址条目没有权重值，为保证组播报文的地址不被提前释放而造成
组播报文丢失，通过MCID 进行组播权重管理。MCID 共支持2K 个，每个MCID 有6bit
的IFB 权重和6bit 的EFB 权重。权重值由0~32 代表权重0~32。
5.5.3.4 帧内链表建立
一个报文可能会占用多个地址，地址之间通过帧内链表链接在一起。帧内链表与空闲链表
共享CID_TABLE。
IPS/PE/EQM在存储一个CELL后会发起建链请求：IPS/PE/EQM给出当前地址和下一跳地址到FAM。FAM根据当前地址和下一跳地址建立帧内链表。如果指示报文只有一个cell，则不需要建链，只做统计。
5.5.3.5 帧内链表查询
PQM/EQM/EPS会查询帧内链表， FAM查询CID_Table返回帧内链的下一跳地址。
5.5.3.6 缓存地址申请
IPS/PE申请缓存时，FAM固定分配内置缓存地址，需要更新内置缓存链表信息。EQM申请缓存时，FAM固定分配EFB地址，FAM会轮流分配8个BANK的地址给EQM。
5.5.3.7 缓存地址释放
收到PQM的释放请求时，FAM直接更新链表头、尾信息，并更新链表RAM内容。
收到EPS/EQM的释放请求时，根据权重指示释放。
5.5.3.8 统计
FAM支持以下统计：
 PLB占用数量（计数器PLB_USED_CNT）；
 PEB占用数量（计数器PEB_USED_CNT）；
 IFB占用数量（计数器IFB_USED_CNT）；
 EFB占用数量（计数器EFB_USED_CNT）；
 IFB（内置）空闲CELL数量（计数器IFB_IDLE_CNT）；
 8个BANK的EFB空闲CELL数量（计数器EFB0~7_USED_CNT）；
 每个源端口收到的报文占用的CELL的数量（计数器IGR0~31_USED_CNT）；
 MCID的占用数量（计数器MCID_USED_CNT）；
5.5.3.9 流控和低功耗指示
FAM可以统计各源端口收到的报文占用的PLB/IFB/EFB缓存数量，在建链请求和释放请求时统计。10GE/GE端口支持源端口流控功能。当从10GE/GE收到的报文占用的缓存数量(可配置是PLB或者EFB+IFB或仅EFB)超过流控产生门限时，产生流控指示；当从10GE/GE收到的报文占用的缓存数量低于流控撤销门限时，取消流控指示。
FAM可以分别统计IFB/PLB/EFB的总占用数量（计数器USED_CNT）。IQM和协议通路中的报文体现在FAM的PLB统计中。可配置三级比较门限与计数器比较，比较结果送给CRG用于请求不同的时钟频率。计数器IFB/EFB_USED_CNT仅用于调试目的。
5.5.4 Table Structure
5.5.4.1 寻址方式
采用间接寻址方式访问链表和权重RAM（只读），间接访问控制寄存器在FAM寄存器列表中有描述。主要包括FAM_TAB_CFG（tab_op_start、tab_op_err、tab_addr）和读数据所存寄存器FAM_TAB_RDATA。软件操作前要访问tab_op_start这个bit，如果为0才能开始一次操作；tab_op_err指示访问地址错误。
5.5.4.2 CID Table
链表RAM，维护：由逻辑维护，CPU只读，初始化为0。
5.5.4.2.1 表格基本描述 表格名称
CID Table 起始地址
N/A 地址范围
N/A 表项数目
38912 每项宽度
22bits 寻址方式
索引方式为CELL地址
Table 5.5-2 CID Table基本描述
5.5.4.2.2 表项数据结构 Bit Name Description
21:6
nxt_ptr
下一跳指针
5:0
Ecc
Ecc计算值
Table 5.5-3 CID Table数据结构
报文链表的有效长度通过报文描述符中的头尾地址、报文长度来获取。通过头尾地址、报文长度来界定报文链的起始点、结束点，即报文链表的有效cell数。
5.5.4.3 WGT Table
权重RAM，维护：由逻辑维护，CPU只读，IFB权重值初始化为32，EFB权重值初始化为0。
5.5.4.3.1 表格基本描述 表格名称
WGT Table 起始地址
N/A 地址范围
N/A 表项数目
2048 每项宽度
12bits（不包括ecc校验码） 寻址方式
索引方式为MCID值
Table 5.5-4 WGT Table基本描述
5.5.4.3.2 表项数据结构 Bit Name Description
10:5
wgt_efb
外置缓存权重
5:0
wgt_ifb
内置缓存权重
Table 5.5-5 WGT Table数据结构
5.5.5 Capacity
支持6K（6114）个cell的内置缓存管理。
支持32K个外置cell缓存管理。
支持2K个MCID。并分别支持IFB和EFB的权重管理。
5.5.6 Performance
5.5.6.1 Throughput
下表为走内置缓存情况下，不同包长的报文访问FAM的CID Table的访问率，FAM采用DP的250MHz时钟可以满足性能需求。
Figure 5.5-3 数据走IFB 性能分析
下表为走外置缓存情况下，不同包长的报文访问FAM的CID Table 的访问率，FAM采用
DP 的250MHz 时钟可以满足性能需求。
Figure 5.5-4 数据走EFB 性能分析
5.5.6.2 Latency
缓存申请，建链，查询，释放都表现为对链表CID-RAM的读写操作，通过调度方式每次
仲裁出一个操作命令以防止访问冲突。采用SP 调度方式，读写优先级为：初始化写>建
链写>查询读>申请读>释放读写>cpu 间接读，详细表现为：
初始化写
>IPS 建链>PE 建链>EQM建链（除IPS 外，其他建链暂存在FIFO 中）
>EPS 查询>EQM查询>PE 查询>PQM查询（最快6 拍）
>IPS 申请>PE 申请>EQM申请（先申请16 个放各个外部FIFO 中）
>释放请求>释放时查询（EFB） （EPS、EQM、PE 等模块的释放请求首先按SP 调度快速写入FIFO 中，串行输出）
>CPU 间接访问
缓存申请采用预申请放入FIFO备用的方式（每个需求接口都有独立的FIFO），缓存释放采用暂存FIFO的方式，所以只要FAM总体性能满足需求，则延迟很小。缓存释放有4个接口，SP调度写入FIFO，进行依次释放。
IPS的建链请求优先级最高，1拍完成（无ack返回信号）；因IPS存在连续建链的情况，所以其它模块的请求可以暂存在FIFO中，FAM通常在2拍内响应建链请求；通常PE/EQM各自最快10拍发起一次建链请求。
FAM响应查询请求有固定的时序，最小延迟为6拍；通常情况下，每个模块的建链和查询请求间隔最小为10拍（所有建链和查询接口共6个），所以查询请求通常可以在16拍内响应；考虑到IPS建链请求的不确定性，如8个输入接口连续建链的时候，则可能导致查询的延迟大于16拍，所以要求PQM/EQM/EPS能够接受大于16拍响应的情况。
5.5.7 Initialization
系统复位时对空闲链状态寄存器和和链表RAM进行初始化。
5.5.7.1 链表RAM初始化：
 EFB空间：0~7FFF，存储单元初始化为{addr[14:3] +1，addr[2:0]}。
 IFB空间：8000~97FF，存储单元初始化为{addr[14:0]+1}。
初始化结果：
 链表0: 0~8~16~24~32…
 链表1：1~9~17~25~33…
 .
 .
 .
 链表7：7~15~23~31~39…
 链表8：8000~8001~…~97FF.
EFB链表状态寄存器：
 链表0：efb_idle_head0 = 0，efb_idle_tail0 = 7FF8，efb_idle_vld0 = 1；
 链表1：efb_idle_head1 = 1，efb_idle_tail1 = 7FF9，efb_idle_vld1 = 1；
 链表2：efb_idle_head2 = 2，efb_idle_tail2 = 7FFA，efb_idle_vld2 = 1；
 链表3：efb_idle_head3 = 3，efb_idle_tail3 = 7FFB，efb_idle_vld3 = 1；
 链表4：efb_idle_head4 = 4，efb_idle_tail4 = 7FFC，efb_idle_vld4 = 1；
 链表5：efb_idle_head5 = 5，efb_idle_tail5 = 7FFD，efb_idle_vld5 = 1；
 链表6：efb_idle_head6 = 6，efb_idle_tail6 = 7FFE，efb_idle_vld6 = 1；
 链表7：efb_idle_head7 = 7，efb_idle_tail7 = 7FFF，efb_idle_vld7 = 1。
IFB链表状态寄存器：
 链表8：ifb_idle_head = 8000，ifb_idle_tail = 97FF，ifb_idle_vld = 1。
5.5.7.2 Mcid_map表寄存器初始化：
初始化结果：全1。
5.5.8 CPU Access
支持CPU间接访问（只读）链表RAM和权重RAM，用于Debug。
间接访问寄存器如下：
寄存器名称 属性 描述 tab_op_start
RWSC
cpu间接访问启动命令。
0：访问结束，此时可以进行写1启动操作。
1：正在进行访问，不能进行写1操作。此位可以自清，一次访问结束后自动清零。
注意：此寄存器为自清寄存器，写1之后，本次表项访问结束之后会自清为0，如果由于内部异常，导致该bit一直为1，则软件可以直接写0。 tab_idx
RW
表项操作选择索引：
0：链表RAM；
1：权重RAM tab_addr[15:0]
RW
RAM偏移地址。
当访问链表RAM时，tab_addr取值范围为0~38911；
当访问权重RAM时，tab_addr取值范围为0~2047。 tab_rdata[31:0]
RO
表项间接访问读数据。 tab_op_err
RO
间接访问地址超出链表RAM偏移地址范围。只在tab_op_start为0时有效。
Table 5.5-6 间接访问寄存器
5.5.9 DFx Features
支持缓存占用、空闲数量统计（参见5.5.3.8）；
支持各模块操作次数统计；
支持ECC错误记录、中断；分别记录ECC 2bit错误和1bit错误的次数；ECC 1bit错误时反馈纠错后的数据。
CID-TAB校验有2bit错误的情况，链表一定会出现混乱，产生中断，建议系统复位；
WGT-TAG校验有2bit错误的情况，权重可能无法释放或者读出的body数据错误。
