/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t> RISCVInstPrinter::getMnemonic(const MCInst *MI) {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "vsext.vf2\t\0"
  /* 11 */ "vzext.vf2\t\0"
  /* 22 */ "c.srai64\t\0"
  /* 32 */ "c.slli64\t\0"
  /* 42 */ "c.srli64\t\0"
  /* 52 */ "vsext.vf4\t\0"
  /* 63 */ "vzext.vf4\t\0"
  /* 74 */ "vsext.vf8\t\0"
  /* 85 */ "vzext.vf8\t\0"
  /* 96 */ "rev8\t\0"
  /* 102 */ "lla\t\0"
  /* 107 */ "sfence.vma\t\0"
  /* 119 */ "sra\t\0"
  /* 124 */ "crc32.b\t\0"
  /* 133 */ "crc32c.b\t\0"
  /* 143 */ "orc.b\t\0"
  /* 150 */ "xperm.b\t\0"
  /* 159 */ "sext.b\t\0"
  /* 167 */ "lb\t\0"
  /* 171 */ "sb\t\0"
  /* 175 */ "c.sub\t\0"
  /* 182 */ "auipc\t\0"
  /* 189 */ "gorc\t\0"
  /* 195 */ "csrrc\t\0"
  /* 202 */ "crc32.d\t\0"
  /* 211 */ "fsub.d\t\0"
  /* 219 */ "fmsub.d\t\0"
  /* 228 */ "fnmsub.d\t\0"
  /* 238 */ "crc32c.d\t\0"
  /* 248 */ "sc.d\t\0"
  /* 254 */ "fadd.d\t\0"
  /* 262 */ "fmadd.d\t\0"
  /* 271 */ "fnmadd.d\t\0"
  /* 281 */ "amoadd.d\t\0"
  /* 291 */ "amoand.d\t\0"
  /* 301 */ "fle.d\t\0"
  /* 308 */ "fcvt.h.d\t\0"
  /* 318 */ "fsgnj.d\t\0"
  /* 327 */ "fcvt.l.d\t\0"
  /* 337 */ "fmul.d\t\0"
  /* 345 */ "fmin.d\t\0"
  /* 353 */ "amomin.d\t\0"
  /* 363 */ "fsgnjn.d\t\0"
  /* 373 */ "amoswap.d\t\0"
  /* 384 */ "feq.d\t\0"
  /* 391 */ "lr.d\t\0"
  /* 397 */ "amoor.d\t\0"
  /* 406 */ "amoxor.d\t\0"
  /* 416 */ "fcvt.s.d\t\0"
  /* 426 */ "fclass.d\t\0"
  /* 436 */ "flt.d\t\0"
  /* 443 */ "fsqrt.d\t\0"
  /* 452 */ "fcvt.lu.d\t\0"
  /* 463 */ "amominu.d\t\0"
  /* 474 */ "fcvt.wu.d\t\0"
  /* 485 */ "amomaxu.d\t\0"
  /* 496 */ "fdiv.d\t\0"
  /* 504 */ "fcvt.w.d\t\0"
  /* 514 */ "fmv.x.d\t\0"
  /* 523 */ "fmax.d\t\0"
  /* 531 */ "amomax.d\t\0"
  /* 541 */ "fsgnjx.d\t\0"
  /* 551 */ "c.add\t\0"
  /* 558 */ "sh1add\t\0"
  /* 566 */ "sh2add\t\0"
  /* 574 */ "sh3add\t\0"
  /* 582 */ "la.tls.gd\t\0"
  /* 593 */ "c.ld\t\0"
  /* 599 */ "c.fld\t\0"
  /* 606 */ "c.and\t\0"
  /* 613 */ "c.sd\t\0"
  /* 619 */ "c.fsd\t\0"
  /* 626 */ "fence\t\0"
  /* 633 */ "bge\t\0"
  /* 638 */ "la.tls.ie\t\0"
  /* 649 */ "bne\t\0"
  /* 654 */ "vfmv.s.f\t\0"
  /* 664 */ "vfmv.v.f\t\0"
  /* 674 */ "vfsub.vf\t\0"
  /* 684 */ "vfmsub.vf\t\0"
  /* 695 */ "vfnmsub.vf\t\0"
  /* 707 */ "vfrsub.vf\t\0"
  /* 718 */ "vfwsub.vf\t\0"
  /* 729 */ "vfmsac.vf\t\0"
  /* 740 */ "vfnmsac.vf\t\0"
  /* 752 */ "vfwnmsac.vf\t\0"
  /* 765 */ "vfwmsac.vf\t\0"
  /* 777 */ "vfmacc.vf\t\0"
  /* 788 */ "vfnmacc.vf\t\0"
  /* 800 */ "vfwnmacc.vf\t\0"
  /* 813 */ "vfwmacc.vf\t\0"
  /* 825 */ "vfadd.vf\t\0"
  /* 835 */ "vfmadd.vf\t\0"
  /* 846 */ "vfnmadd.vf\t\0"
  /* 858 */ "vfwadd.vf\t\0"
  /* 869 */ "vmfge.vf\t\0"
  /* 879 */ "vmfle.vf\t\0"
  /* 889 */ "vmfne.vf\t\0"
  /* 899 */ "vfsgnj.vf\t\0"
  /* 910 */ "vfmul.vf\t\0"
  /* 920 */ "vfwmul.vf\t\0"
  /* 931 */ "vfmin.vf\t\0"
  /* 941 */ "vfsgnjn.vf\t\0"
  /* 953 */ "vfslide1down.vf\t\0"
  /* 970 */ "vfslide1up.vf\t\0"
  /* 985 */ "vmfeq.vf\t\0"
  /* 995 */ "vmfgt.vf\t\0"
  /* 1005 */ "vmflt.vf\t\0"
  /* 1015 */ "vfdiv.vf\t\0"
  /* 1025 */ "vfrdiv.vf\t\0"
  /* 1036 */ "vfmax.vf\t\0"
  /* 1046 */ "vfsgnjx.vf\t\0"
  /* 1058 */ "vfwsub.wf\t\0"
  /* 1069 */ "vfwadd.wf\t\0"
  /* 1080 */ "c.neg\t\0"
  /* 1087 */ "crc32.h\t\0"
  /* 1096 */ "fsub.h\t\0"
  /* 1104 */ "fmsub.h\t\0"
  /* 1113 */ "fnmsub.h\t\0"
  /* 1123 */ "crc32c.h\t\0"
  /* 1133 */ "fcvt.d.h\t\0"
  /* 1143 */ "fadd.h\t\0"
  /* 1151 */ "fmadd.h\t\0"
  /* 1160 */ "fnmadd.h\t\0"
  /* 1170 */ "fle.h\t\0"
  /* 1177 */ "fsgnj.h\t\0"
  /* 1186 */ "fcvt.l.h\t\0"
  /* 1196 */ "fmul.h\t\0"
  /* 1204 */ "xperm.h\t\0"
  /* 1213 */ "fmin.h\t\0"
  /* 1221 */ "fsgnjn.h\t\0"
  /* 1231 */ "feq.h\t\0"
  /* 1238 */ "fcvt.s.h\t\0"
  /* 1248 */ "fclass.h\t\0"
  /* 1258 */ "flt.h\t\0"
  /* 1265 */ "fsqrt.h\t\0"
  /* 1274 */ "sext.h\t\0"
  /* 1282 */ "zext.h\t\0"
  /* 1290 */ "fcvt.lu.h\t\0"
  /* 1301 */ "fcvt.wu.h\t\0"
  /* 1312 */ "fdiv.h\t\0"
  /* 1320 */ "fcvt.w.h\t\0"
  /* 1330 */ "fmv.x.h\t\0"
  /* 1339 */ "fmax.h\t\0"
  /* 1347 */ "fsgnjx.h\t\0"
  /* 1357 */ "packh\t\0"
  /* 1364 */ "flh\t\0"
  /* 1369 */ "clmulh\t\0"
  /* 1377 */ "fsh\t\0"
  /* 1382 */ "fence.i\t\0"
  /* 1391 */ "vmv.v.i\t\0"
  /* 1400 */ "c.srai\t\0"
  /* 1408 */ "gorci\t\0"
  /* 1415 */ "csrrci\t\0"
  /* 1423 */ "c.addi\t\0"
  /* 1431 */ "c.andi\t\0"
  /* 1439 */ "wfi\t\0"
  /* 1444 */ "c.li\t\0"
  /* 1450 */ "unshfli\t\0"
  /* 1459 */ "c.slli\t\0"
  /* 1467 */ "c.srli\t\0"
  /* 1475 */ "vsetivli\t\0"
  /* 1485 */ "vsetvli\t\0"
  /* 1494 */ "bclri\t\0"
  /* 1501 */ "rori\t\0"
  /* 1507 */ "xori\t\0"
  /* 1513 */ "fsri\t\0"
  /* 1519 */ "csrrsi\t\0"
  /* 1527 */ "bseti\t\0"
  /* 1534 */ "slti\t\0"
  /* 1540 */ "bexti\t\0"
  /* 1547 */ "c.lui\t\0"
  /* 1554 */ "vssra.vi\t\0"
  /* 1564 */ "vsra.vi\t\0"
  /* 1573 */ "vrsub.vi\t\0"
  /* 1583 */ "vmadc.vi\t\0"
  /* 1593 */ "vsadd.vi\t\0"
  /* 1603 */ "vadd.vi\t\0"
  /* 1612 */ "vand.vi\t\0"
  /* 1621 */ "vmsge.vi\t\0"
  /* 1631 */ "vmsle.vi\t\0"
  /* 1641 */ "vmsne.vi\t\0"
  /* 1651 */ "vsll.vi\t\0"
  /* 1660 */ "vssrl.vi\t\0"
  /* 1670 */ "vsrl.vi\t\0"
  /* 1679 */ "vslidedown.vi\t\0"
  /* 1694 */ "vslideup.vi\t\0"
  /* 1707 */ "vmseq.vi\t\0"
  /* 1717 */ "vrgather.vi\t\0"
  /* 1730 */ "vor.vi\t\0"
  /* 1738 */ "vxor.vi\t\0"
  /* 1747 */ "vmsgt.vi\t\0"
  /* 1757 */ "vmslt.vi\t\0"
  /* 1767 */ "vsaddu.vi\t\0"
  /* 1778 */ "vmsgeu.vi\t\0"
  /* 1789 */ "vmsleu.vi\t\0"
  /* 1800 */ "vmsgtu.vi\t\0"
  /* 1811 */ "vmsltu.vi\t\0"
  /* 1822 */ "grevi\t\0"
  /* 1829 */ "binvi\t\0"
  /* 1836 */ "vnsra.wi\t\0"
  /* 1846 */ "vnsrl.wi\t\0"
  /* 1856 */ "vnclip.wi\t\0"
  /* 1867 */ "vnclipu.wi\t\0"
  /* 1879 */ "csrrwi\t\0"
  /* 1887 */ "c.j\t\0"
  /* 1892 */ "c.ebreak\t\0"
  /* 1902 */ "pack\t\0"
  /* 1908 */ "fcvt.d.l\t\0"
  /* 1918 */ "fcvt.h.l\t\0"
  /* 1928 */ "fcvt.s.l\t\0"
  /* 1938 */ "c.jal\t\0"
  /* 1945 */ "unshfl\t\0"
  /* 1953 */ "tail\t\0"
  /* 1959 */ "ecall\t\0"
  /* 1966 */ "sll\t\0"
  /* 1971 */ "rol\t\0"
  /* 1976 */ "sc.d.rl\t\0"
  /* 1985 */ "amoadd.d.rl\t\0"
  /* 1998 */ "amoand.d.rl\t\0"
  /* 2011 */ "amomin.d.rl\t\0"
  /* 2024 */ "amoswap.d.rl\t\0"
  /* 2038 */ "lr.d.rl\t\0"
  /* 2047 */ "amoor.d.rl\t\0"
  /* 2059 */ "amoxor.d.rl\t\0"
  /* 2072 */ "amominu.d.rl\t\0"
  /* 2086 */ "amomaxu.d.rl\t\0"
  /* 2100 */ "amomax.d.rl\t\0"
  /* 2113 */ "sc.w.rl\t\0"
  /* 2122 */ "amoadd.w.rl\t\0"
  /* 2135 */ "amoand.w.rl\t\0"
  /* 2148 */ "amomin.w.rl\t\0"
  /* 2161 */ "amoswap.w.rl\t\0"
  /* 2175 */ "lr.w.rl\t\0"
  /* 2184 */ "amoor.w.rl\t\0"
  /* 2196 */ "amoxor.w.rl\t\0"
  /* 2209 */ "amominu.w.rl\t\0"
  /* 2223 */ "amomaxu.w.rl\t\0"
  /* 2237 */ "amomax.w.rl\t\0"
  /* 2250 */ "sc.d.aqrl\t\0"
  /* 2261 */ "amoadd.d.aqrl\t\0"
  /* 2276 */ "amoand.d.aqrl\t\0"
  /* 2291 */ "amomin.d.aqrl\t\0"
  /* 2306 */ "amoswap.d.aqrl\t\0"
  /* 2322 */ "lr.d.aqrl\t\0"
  /* 2333 */ "amoor.d.aqrl\t\0"
  /* 2347 */ "amoxor.d.aqrl\t\0"
  /* 2362 */ "amominu.d.aqrl\t\0"
  /* 2378 */ "amomaxu.d.aqrl\t\0"
  /* 2394 */ "amomax.d.aqrl\t\0"
  /* 2409 */ "sc.w.aqrl\t\0"
  /* 2420 */ "amoadd.w.aqrl\t\0"
  /* 2435 */ "amoand.w.aqrl\t\0"
  /* 2450 */ "amomin.w.aqrl\t\0"
  /* 2465 */ "amoswap.w.aqrl\t\0"
  /* 2481 */ "lr.w.aqrl\t\0"
  /* 2492 */ "amoor.w.aqrl\t\0"
  /* 2506 */ "amoxor.w.aqrl\t\0"
  /* 2521 */ "amominu.w.aqrl\t\0"
  /* 2537 */ "amomaxu.w.aqrl\t\0"
  /* 2553 */ "amomax.w.aqrl\t\0"
  /* 2568 */ "srl\t\0"
  /* 2573 */ "fsl\t\0"
  /* 2578 */ "clmul\t\0"
  /* 2585 */ "vsetvl\t\0"
  /* 2593 */ "viota.m\t\0"
  /* 2602 */ "vpopc.m\t\0"
  /* 2611 */ "vmsbf.m\t\0"
  /* 2620 */ "vmsif.m\t\0"
  /* 2629 */ "vmsof.m\t\0"
  /* 2638 */ "vfirst.m\t\0"
  /* 2648 */ "rem\t\0"
  /* 2653 */ "vfmerge.vfm\t\0"
  /* 2666 */ "vmadc.vim\t\0"
  /* 2677 */ "vadc.vim\t\0"
  /* 2687 */ "vmerge.vim\t\0"
  /* 2699 */ "vmand.mm\t\0"
  /* 2709 */ "vmnand.mm\t\0"
  /* 2720 */ "vmor.mm\t\0"
  /* 2729 */ "vmnor.mm\t\0"
  /* 2739 */ "vmxnor.mm\t\0"
  /* 2750 */ "vmxor.mm\t\0"
  /* 2760 */ "vmandnot.mm\t\0"
  /* 2773 */ "vmornot.mm\t\0"
  /* 2785 */ "vcompress.vm\t\0"
  /* 2799 */ "vmsbc.vvm\t\0"
  /* 2810 */ "vsbc.vvm\t\0"
  /* 2820 */ "vmadc.vvm\t\0"
  /* 2831 */ "vadc.vvm\t\0"
  /* 2841 */ "vmerge.vvm\t\0"
  /* 2853 */ "vmsbc.vxm\t\0"
  /* 2864 */ "vsbc.vxm\t\0"
  /* 2874 */ "vmadc.vxm\t\0"
  /* 2885 */ "vadc.vxm\t\0"
  /* 2895 */ "vmerge.vxm\t\0"
  /* 2907 */ "xperm.n\t\0"
  /* 2916 */ "andn\t\0"
  /* 2922 */ "min\t\0"
  /* 2927 */ "c.addi4spn\t\0"
  /* 2939 */ "orn\t\0"
  /* 2944 */ "fence.tso\t\0"
  /* 2955 */ "bfp\t\0"
  /* 2960 */ "bmatflip\t\0"
  /* 2970 */ "c.unimp\t\0"
  /* 2979 */ "jump\t\0"
  /* 2985 */ "c.nop\t\0"
  /* 2992 */ "cpop\t\0"
  /* 2998 */ "c.addi16sp\t\0"
  /* 3010 */ "c.ldsp\t\0"
  /* 3018 */ "c.fldsp\t\0"
  /* 3027 */ "c.sdsp\t\0"
  /* 3035 */ "c.fsdsp\t\0"
  /* 3044 */ "c.lwsp\t\0"
  /* 3052 */ "c.flwsp\t\0"
  /* 3061 */ "c.swsp\t\0"
  /* 3069 */ "c.fswsp\t\0"
  /* 3078 */ "sc.d.aq\t\0"
  /* 3087 */ "amoadd.d.aq\t\0"
  /* 3100 */ "amoand.d.aq\t\0"
  /* 3113 */ "amomin.d.aq\t\0"
  /* 3126 */ "amoswap.d.aq\t\0"
  /* 3140 */ "lr.d.aq\t\0"
  /* 3149 */ "amoor.d.aq\t\0"
  /* 3161 */ "amoxor.d.aq\t\0"
  /* 3174 */ "amominu.d.aq\t\0"
  /* 3188 */ "amomaxu.d.aq\t\0"
  /* 3202 */ "amomax.d.aq\t\0"
  /* 3215 */ "sc.w.aq\t\0"
  /* 3224 */ "amoadd.w.aq\t\0"
  /* 3237 */ "amoand.w.aq\t\0"
  /* 3250 */ "amomin.w.aq\t\0"
  /* 3263 */ "amoswap.w.aq\t\0"
  /* 3277 */ "lr.w.aq\t\0"
  /* 3286 */ "amoor.w.aq\t\0"
  /* 3298 */ "amoxor.w.aq\t\0"
  /* 3311 */ "amominu.w.aq\t\0"
  /* 3325 */ "amomaxu.w.aq\t\0"
  /* 3339 */ "amomax.w.aq\t\0"
  /* 3352 */ "beq\t\0"
  /* 3357 */ "c.jr\t\0"
  /* 3363 */ "c.jalr\t\0"
  /* 3371 */ "bclr\t\0"
  /* 3377 */ "clmulr\t\0"
  /* 3385 */ "c.or\t\0"
  /* 3391 */ "xnor\t\0"
  /* 3397 */ "ror\t\0"
  /* 3402 */ "bmator\t\0"
  /* 3410 */ "c.xor\t\0"
  /* 3417 */ "bmatxor\t\0"
  /* 3426 */ "fsr\t\0"
  /* 3431 */ "fsub.s\t\0"
  /* 3439 */ "fmsub.s\t\0"
  /* 3448 */ "fnmsub.s\t\0"
  /* 3458 */ "fcvt.d.s\t\0"
  /* 3468 */ "fadd.s\t\0"
  /* 3476 */ "fmadd.s\t\0"
  /* 3485 */ "fnmadd.s\t\0"
  /* 3495 */ "fle.s\t\0"
  /* 3502 */ "vfmv.f.s\t\0"
  /* 3512 */ "fcvt.h.s\t\0"
  /* 3522 */ "fsgnj.s\t\0"
  /* 3531 */ "fcvt.l.s\t\0"
  /* 3541 */ "fmul.s\t\0"
  /* 3549 */ "fmin.s\t\0"
  /* 3557 */ "fsgnjn.s\t\0"
  /* 3567 */ "feq.s\t\0"
  /* 3574 */ "fclass.s\t\0"
  /* 3584 */ "flt.s\t\0"
  /* 3591 */ "fsqrt.s\t\0"
  /* 3600 */ "fcvt.lu.s\t\0"
  /* 3611 */ "fcvt.wu.s\t\0"
  /* 3622 */ "fdiv.s\t\0"
  /* 3630 */ "fcvt.w.s\t\0"
  /* 3640 */ "vmv.x.s\t\0"
  /* 3649 */ "fmax.s\t\0"
  /* 3657 */ "fsgnjx.s\t\0"
  /* 3667 */ "csrrs\t\0"
  /* 3674 */ "bcompress\t\0"
  /* 3685 */ "bdecompress\t\0"
  /* 3698 */ "vredand.vs\t\0"
  /* 3710 */ "vfredsum.vs\t\0"
  /* 3723 */ "vredsum.vs\t\0"
  /* 3735 */ "vfwredsum.vs\t\0"
  /* 3749 */ "vwredsum.vs\t\0"
  /* 3762 */ "vfredosum.vs\t\0"
  /* 3776 */ "vfwredosum.vs\t\0"
  /* 3791 */ "vfredmin.vs\t\0"
  /* 3804 */ "vredmin.vs\t\0"
  /* 3816 */ "vredor.vs\t\0"
  /* 3827 */ "vredxor.vs\t\0"
  /* 3839 */ "vwredsumu.vs\t\0"
  /* 3853 */ "vredminu.vs\t\0"
  /* 3866 */ "vredmaxu.vs\t\0"
  /* 3879 */ "vfredmax.vs\t\0"
  /* 3892 */ "vredmax.vs\t\0"
  /* 3904 */ "dret\t\0"
  /* 3910 */ "mret\t\0"
  /* 3916 */ "sret\t\0"
  /* 3922 */ "uret\t\0"
  /* 3928 */ "bset\t\0"
  /* 3934 */ "blt\t\0"
  /* 3939 */ "slt\t\0"
  /* 3944 */ "c.not\t\0"
  /* 3951 */ "bext\t\0"
  /* 3957 */ "lbu\t\0"
  /* 3962 */ "bgeu\t\0"
  /* 3968 */ "mulhu\t\0"
  /* 3975 */ "sltiu\t\0"
  /* 3982 */ "packu\t\0"
  /* 3989 */ "fcvt.d.lu\t\0"
  /* 4000 */ "fcvt.h.lu\t\0"
  /* 4011 */ "fcvt.s.lu\t\0"
  /* 4022 */ "remu\t\0"
  /* 4028 */ "minu\t\0"
  /* 4034 */ "mulhsu\t\0"
  /* 4042 */ "bltu\t\0"
  /* 4048 */ "sltu\t\0"
  /* 4054 */ "divu\t\0"
  /* 4060 */ "fcvt.d.wu\t\0"
  /* 4071 */ "fcvt.h.wu\t\0"
  /* 4082 */ "fcvt.s.wu\t\0"
  /* 4093 */ "lwu\t\0"
  /* 4098 */ "maxu\t\0"
  /* 4104 */ "vle1.v\t\0"
  /* 4112 */ "vse1.v\t\0"
  /* 4120 */ "vlseg2e32.v\t\0"
  /* 4133 */ "vlsseg2e32.v\t\0"
  /* 4147 */ "vssseg2e32.v\t\0"
  /* 4161 */ "vsseg2e32.v\t\0"
  /* 4174 */ "vlseg3e32.v\t\0"
  /* 4187 */ "vlsseg3e32.v\t\0"
  /* 4201 */ "vssseg3e32.v\t\0"
  /* 4215 */ "vsseg3e32.v\t\0"
  /* 4228 */ "vlseg4e32.v\t\0"
  /* 4241 */ "vlsseg4e32.v\t\0"
  /* 4255 */ "vssseg4e32.v\t\0"
  /* 4269 */ "vsseg4e32.v\t\0"
  /* 4282 */ "vlseg5e32.v\t\0"
  /* 4295 */ "vlsseg5e32.v\t\0"
  /* 4309 */ "vssseg5e32.v\t\0"
  /* 4323 */ "vsseg5e32.v\t\0"
  /* 4336 */ "vlseg6e32.v\t\0"
  /* 4349 */ "vlsseg6e32.v\t\0"
  /* 4363 */ "vssseg6e32.v\t\0"
  /* 4377 */ "vsseg6e32.v\t\0"
  /* 4390 */ "vlseg7e32.v\t\0"
  /* 4403 */ "vlsseg7e32.v\t\0"
  /* 4417 */ "vssseg7e32.v\t\0"
  /* 4431 */ "vsseg7e32.v\t\0"
  /* 4444 */ "vlseg8e32.v\t\0"
  /* 4457 */ "vlsseg8e32.v\t\0"
  /* 4471 */ "vssseg8e32.v\t\0"
  /* 4485 */ "vsseg8e32.v\t\0"
  /* 4498 */ "vle32.v\t\0"
  /* 4507 */ "vl1re32.v\t\0"
  /* 4518 */ "vl2re32.v\t\0"
  /* 4529 */ "vl4re32.v\t\0"
  /* 4540 */ "vl8re32.v\t\0"
  /* 4551 */ "vlse32.v\t\0"
  /* 4561 */ "vsse32.v\t\0"
  /* 4571 */ "vse32.v\t\0"
  /* 4580 */ "vloxseg2ei32.v\t\0"
  /* 4596 */ "vsoxseg2ei32.v\t\0"
  /* 4612 */ "vluxseg2ei32.v\t\0"
  /* 4628 */ "vsuxseg2ei32.v\t\0"
  /* 4644 */ "vloxseg3ei32.v\t\0"
  /* 4660 */ "vsoxseg3ei32.v\t\0"
  /* 4676 */ "vluxseg3ei32.v\t\0"
  /* 4692 */ "vsuxseg3ei32.v\t\0"
  /* 4708 */ "vloxseg4ei32.v\t\0"
  /* 4724 */ "vsoxseg4ei32.v\t\0"
  /* 4740 */ "vluxseg4ei32.v\t\0"
  /* 4756 */ "vsuxseg4ei32.v\t\0"
  /* 4772 */ "vloxseg5ei32.v\t\0"
  /* 4788 */ "vsoxseg5ei32.v\t\0"
  /* 4804 */ "vluxseg5ei32.v\t\0"
  /* 4820 */ "vsuxseg5ei32.v\t\0"
  /* 4836 */ "vloxseg6ei32.v\t\0"
  /* 4852 */ "vsoxseg6ei32.v\t\0"
  /* 4868 */ "vluxseg6ei32.v\t\0"
  /* 4884 */ "vsuxseg6ei32.v\t\0"
  /* 4900 */ "vloxseg7ei32.v\t\0"
  /* 4916 */ "vsoxseg7ei32.v\t\0"
  /* 4932 */ "vluxseg7ei32.v\t\0"
  /* 4948 */ "vsuxseg7ei32.v\t\0"
  /* 4964 */ "vloxseg8ei32.v\t\0"
  /* 4980 */ "vsoxseg8ei32.v\t\0"
  /* 4996 */ "vluxseg8ei32.v\t\0"
  /* 5012 */ "vsuxseg8ei32.v\t\0"
  /* 5028 */ "vamoaddei32.v\t\0"
  /* 5043 */ "vamoandei32.v\t\0"
  /* 5058 */ "vamominei32.v\t\0"
  /* 5073 */ "vamoswapei32.v\t\0"
  /* 5089 */ "vamoorei32.v\t\0"
  /* 5103 */ "vamoxorei32.v\t\0"
  /* 5118 */ "vamominuei32.v\t\0"
  /* 5134 */ "vamomaxuei32.v\t\0"
  /* 5150 */ "vamomaxei32.v\t\0"
  /* 5165 */ "vloxei32.v\t\0"
  /* 5177 */ "vsoxei32.v\t\0"
  /* 5189 */ "vluxei32.v\t\0"
  /* 5201 */ "vsuxei32.v\t\0"
  /* 5213 */ "vlseg2e64.v\t\0"
  /* 5226 */ "vlsseg2e64.v\t\0"
  /* 5240 */ "vssseg2e64.v\t\0"
  /* 5254 */ "vsseg2e64.v\t\0"
  /* 5267 */ "vlseg3e64.v\t\0"
  /* 5280 */ "vlsseg3e64.v\t\0"
  /* 5294 */ "vssseg3e64.v\t\0"
  /* 5308 */ "vsseg3e64.v\t\0"
  /* 5321 */ "vlseg4e64.v\t\0"
  /* 5334 */ "vlsseg4e64.v\t\0"
  /* 5348 */ "vssseg4e64.v\t\0"
  /* 5362 */ "vsseg4e64.v\t\0"
  /* 5375 */ "vlseg5e64.v\t\0"
  /* 5388 */ "vlsseg5e64.v\t\0"
  /* 5402 */ "vssseg5e64.v\t\0"
  /* 5416 */ "vsseg5e64.v\t\0"
  /* 5429 */ "vlseg6e64.v\t\0"
  /* 5442 */ "vlsseg6e64.v\t\0"
  /* 5456 */ "vssseg6e64.v\t\0"
  /* 5470 */ "vsseg6e64.v\t\0"
  /* 5483 */ "vlseg7e64.v\t\0"
  /* 5496 */ "vlsseg7e64.v\t\0"
  /* 5510 */ "vssseg7e64.v\t\0"
  /* 5524 */ "vsseg7e64.v\t\0"
  /* 5537 */ "vlseg8e64.v\t\0"
  /* 5550 */ "vlsseg8e64.v\t\0"
  /* 5564 */ "vssseg8e64.v\t\0"
  /* 5578 */ "vsseg8e64.v\t\0"
  /* 5591 */ "vle64.v\t\0"
  /* 5600 */ "vl1re64.v\t\0"
  /* 5611 */ "vl2re64.v\t\0"
  /* 5622 */ "vl4re64.v\t\0"
  /* 5633 */ "vl8re64.v\t\0"
  /* 5644 */ "vlse64.v\t\0"
  /* 5654 */ "vsse64.v\t\0"
  /* 5664 */ "vse64.v\t\0"
  /* 5673 */ "vloxseg2ei64.v\t\0"
  /* 5689 */ "vsoxseg2ei64.v\t\0"
  /* 5705 */ "vluxseg2ei64.v\t\0"
  /* 5721 */ "vsuxseg2ei64.v\t\0"
  /* 5737 */ "vloxseg3ei64.v\t\0"
  /* 5753 */ "vsoxseg3ei64.v\t\0"
  /* 5769 */ "vluxseg3ei64.v\t\0"
  /* 5785 */ "vsuxseg3ei64.v\t\0"
  /* 5801 */ "vloxseg4ei64.v\t\0"
  /* 5817 */ "vsoxseg4ei64.v\t\0"
  /* 5833 */ "vluxseg4ei64.v\t\0"
  /* 5849 */ "vsuxseg4ei64.v\t\0"
  /* 5865 */ "vloxseg5ei64.v\t\0"
  /* 5881 */ "vsoxseg5ei64.v\t\0"
  /* 5897 */ "vluxseg5ei64.v\t\0"
  /* 5913 */ "vsuxseg5ei64.v\t\0"
  /* 5929 */ "vloxseg6ei64.v\t\0"
  /* 5945 */ "vsoxseg6ei64.v\t\0"
  /* 5961 */ "vluxseg6ei64.v\t\0"
  /* 5977 */ "vsuxseg6ei64.v\t\0"
  /* 5993 */ "vloxseg7ei64.v\t\0"
  /* 6009 */ "vsoxseg7ei64.v\t\0"
  /* 6025 */ "vluxseg7ei64.v\t\0"
  /* 6041 */ "vsuxseg7ei64.v\t\0"
  /* 6057 */ "vloxseg8ei64.v\t\0"
  /* 6073 */ "vsoxseg8ei64.v\t\0"
  /* 6089 */ "vluxseg8ei64.v\t\0"
  /* 6105 */ "vsuxseg8ei64.v\t\0"
  /* 6121 */ "vamoaddei64.v\t\0"
  /* 6136 */ "vamoandei64.v\t\0"
  /* 6151 */ "vamominei64.v\t\0"
  /* 6166 */ "vamoswapei64.v\t\0"
  /* 6182 */ "vamoorei64.v\t\0"
  /* 6196 */ "vamoxorei64.v\t\0"
  /* 6211 */ "vamominuei64.v\t\0"
  /* 6227 */ "vamomaxuei64.v\t\0"
  /* 6243 */ "vamomaxei64.v\t\0"
  /* 6258 */ "vloxei64.v\t\0"
  /* 6270 */ "vsoxei64.v\t\0"
  /* 6282 */ "vluxei64.v\t\0"
  /* 6294 */ "vsuxei64.v\t\0"
  /* 6306 */ "vlseg2e16.v\t\0"
  /* 6319 */ "vlsseg2e16.v\t\0"
  /* 6333 */ "vssseg2e16.v\t\0"
  /* 6347 */ "vsseg2e16.v\t\0"
  /* 6360 */ "vlseg3e16.v\t\0"
  /* 6373 */ "vlsseg3e16.v\t\0"
  /* 6387 */ "vssseg3e16.v\t\0"
  /* 6401 */ "vsseg3e16.v\t\0"
  /* 6414 */ "vlseg4e16.v\t\0"
  /* 6427 */ "vlsseg4e16.v\t\0"
  /* 6441 */ "vssseg4e16.v\t\0"
  /* 6455 */ "vsseg4e16.v\t\0"
  /* 6468 */ "vlseg5e16.v\t\0"
  /* 6481 */ "vlsseg5e16.v\t\0"
  /* 6495 */ "vssseg5e16.v\t\0"
  /* 6509 */ "vsseg5e16.v\t\0"
  /* 6522 */ "vlseg6e16.v\t\0"
  /* 6535 */ "vlsseg6e16.v\t\0"
  /* 6549 */ "vssseg6e16.v\t\0"
  /* 6563 */ "vsseg6e16.v\t\0"
  /* 6576 */ "vlseg7e16.v\t\0"
  /* 6589 */ "vlsseg7e16.v\t\0"
  /* 6603 */ "vssseg7e16.v\t\0"
  /* 6617 */ "vsseg7e16.v\t\0"
  /* 6630 */ "vlseg8e16.v\t\0"
  /* 6643 */ "vlsseg8e16.v\t\0"
  /* 6657 */ "vssseg8e16.v\t\0"
  /* 6671 */ "vsseg8e16.v\t\0"
  /* 6684 */ "vle16.v\t\0"
  /* 6693 */ "vl1re16.v\t\0"
  /* 6704 */ "vl2re16.v\t\0"
  /* 6715 */ "vl4re16.v\t\0"
  /* 6726 */ "vl8re16.v\t\0"
  /* 6737 */ "vlse16.v\t\0"
  /* 6747 */ "vsse16.v\t\0"
  /* 6757 */ "vse16.v\t\0"
  /* 6766 */ "vloxseg2ei16.v\t\0"
  /* 6782 */ "vsoxseg2ei16.v\t\0"
  /* 6798 */ "vluxseg2ei16.v\t\0"
  /* 6814 */ "vsuxseg2ei16.v\t\0"
  /* 6830 */ "vloxseg3ei16.v\t\0"
  /* 6846 */ "vsoxseg3ei16.v\t\0"
  /* 6862 */ "vluxseg3ei16.v\t\0"
  /* 6878 */ "vsuxseg3ei16.v\t\0"
  /* 6894 */ "vloxseg4ei16.v\t\0"
  /* 6910 */ "vsoxseg4ei16.v\t\0"
  /* 6926 */ "vluxseg4ei16.v\t\0"
  /* 6942 */ "vsuxseg4ei16.v\t\0"
  /* 6958 */ "vloxseg5ei16.v\t\0"
  /* 6974 */ "vsoxseg5ei16.v\t\0"
  /* 6990 */ "vluxseg5ei16.v\t\0"
  /* 7006 */ "vsuxseg5ei16.v\t\0"
  /* 7022 */ "vloxseg6ei16.v\t\0"
  /* 7038 */ "vsoxseg6ei16.v\t\0"
  /* 7054 */ "vluxseg6ei16.v\t\0"
  /* 7070 */ "vsuxseg6ei16.v\t\0"
  /* 7086 */ "vloxseg7ei16.v\t\0"
  /* 7102 */ "vsoxseg7ei16.v\t\0"
  /* 7118 */ "vluxseg7ei16.v\t\0"
  /* 7134 */ "vsuxseg7ei16.v\t\0"
  /* 7150 */ "vloxseg8ei16.v\t\0"
  /* 7166 */ "vsoxseg8ei16.v\t\0"
  /* 7182 */ "vluxseg8ei16.v\t\0"
  /* 7198 */ "vsuxseg8ei16.v\t\0"
  /* 7214 */ "vamoaddei16.v\t\0"
  /* 7229 */ "vamoandei16.v\t\0"
  /* 7244 */ "vamominei16.v\t\0"
  /* 7259 */ "vamoswapei16.v\t\0"
  /* 7275 */ "vamoorei16.v\t\0"
  /* 7289 */ "vamoxorei16.v\t\0"
  /* 7304 */ "vamominuei16.v\t\0"
  /* 7320 */ "vamomaxuei16.v\t\0"
  /* 7336 */ "vamomaxei16.v\t\0"
  /* 7351 */ "vloxei16.v\t\0"
  /* 7363 */ "vsoxei16.v\t\0"
  /* 7375 */ "vluxei16.v\t\0"
  /* 7387 */ "vsuxei16.v\t\0"
  /* 7399 */ "vfrec7.v\t\0"
  /* 7409 */ "vfrsqrt7.v\t\0"
  /* 7421 */ "vlseg2e8.v\t\0"
  /* 7433 */ "vlsseg2e8.v\t\0"
  /* 7446 */ "vssseg2e8.v\t\0"
  /* 7459 */ "vsseg2e8.v\t\0"
  /* 7471 */ "vlseg3e8.v\t\0"
  /* 7483 */ "vlsseg3e8.v\t\0"
  /* 7496 */ "vssseg3e8.v\t\0"
  /* 7509 */ "vsseg3e8.v\t\0"
  /* 7521 */ "vlseg4e8.v\t\0"
  /* 7533 */ "vlsseg4e8.v\t\0"
  /* 7546 */ "vssseg4e8.v\t\0"
  /* 7559 */ "vsseg4e8.v\t\0"
  /* 7571 */ "vlseg5e8.v\t\0"
  /* 7583 */ "vlsseg5e8.v\t\0"
  /* 7596 */ "vssseg5e8.v\t\0"
  /* 7609 */ "vsseg5e8.v\t\0"
  /* 7621 */ "vlseg6e8.v\t\0"
  /* 7633 */ "vlsseg6e8.v\t\0"
  /* 7646 */ "vssseg6e8.v\t\0"
  /* 7659 */ "vsseg6e8.v\t\0"
  /* 7671 */ "vlseg7e8.v\t\0"
  /* 7683 */ "vlsseg7e8.v\t\0"
  /* 7696 */ "vssseg7e8.v\t\0"
  /* 7709 */ "vsseg7e8.v\t\0"
  /* 7721 */ "vlseg8e8.v\t\0"
  /* 7733 */ "vlsseg8e8.v\t\0"
  /* 7746 */ "vssseg8e8.v\t\0"
  /* 7759 */ "vsseg8e8.v\t\0"
  /* 7771 */ "vle8.v\t\0"
  /* 7779 */ "vl1re8.v\t\0"
  /* 7789 */ "vl2re8.v\t\0"
  /* 7799 */ "vl4re8.v\t\0"
  /* 7809 */ "vl8re8.v\t\0"
  /* 7819 */ "vlse8.v\t\0"
  /* 7828 */ "vsse8.v\t\0"
  /* 7837 */ "vse8.v\t\0"
  /* 7845 */ "vloxseg2ei8.v\t\0"
  /* 7860 */ "vsoxseg2ei8.v\t\0"
  /* 7875 */ "vluxseg2ei8.v\t\0"
  /* 7890 */ "vsuxseg2ei8.v\t\0"
  /* 7905 */ "vloxseg3ei8.v\t\0"
  /* 7920 */ "vsoxseg3ei8.v\t\0"
  /* 7935 */ "vluxseg3ei8.v\t\0"
  /* 7950 */ "vsuxseg3ei8.v\t\0"
  /* 7965 */ "vloxseg4ei8.v\t\0"
  /* 7980 */ "vsoxseg4ei8.v\t\0"
  /* 7995 */ "vluxseg4ei8.v\t\0"
  /* 8010 */ "vsuxseg4ei8.v\t\0"
  /* 8025 */ "vloxseg5ei8.v\t\0"
  /* 8040 */ "vsoxseg5ei8.v\t\0"
  /* 8055 */ "vluxseg5ei8.v\t\0"
  /* 8070 */ "vsuxseg5ei8.v\t\0"
  /* 8085 */ "vloxseg6ei8.v\t\0"
  /* 8100 */ "vsoxseg6ei8.v\t\0"
  /* 8115 */ "vluxseg6ei8.v\t\0"
  /* 8130 */ "vsuxseg6ei8.v\t\0"
  /* 8145 */ "vloxseg7ei8.v\t\0"
  /* 8160 */ "vsoxseg7ei8.v\t\0"
  /* 8175 */ "vluxseg7ei8.v\t\0"
  /* 8190 */ "vsuxseg7ei8.v\t\0"
  /* 8205 */ "vloxseg8ei8.v\t\0"
  /* 8220 */ "vsoxseg8ei8.v\t\0"
  /* 8235 */ "vluxseg8ei8.v\t\0"
  /* 8250 */ "vsuxseg8ei8.v\t\0"
  /* 8265 */ "vamoaddei8.v\t\0"
  /* 8279 */ "vamoandei8.v\t\0"
  /* 8293 */ "vamominei8.v\t\0"
  /* 8307 */ "vamoswapei8.v\t\0"
  /* 8322 */ "vamoorei8.v\t\0"
  /* 8335 */ "vamoxorei8.v\t\0"
  /* 8349 */ "vamominuei8.v\t\0"
  /* 8364 */ "vamomaxuei8.v\t\0"
  /* 8379 */ "vamomaxei8.v\t\0"
  /* 8393 */ "vloxei8.v\t\0"
  /* 8404 */ "vsoxei8.v\t\0"
  /* 8415 */ "vluxei8.v\t\0"
  /* 8426 */ "vsuxei8.v\t\0"
  /* 8437 */ "vid.v\t\0"
  /* 8444 */ "vfwcvt.f.f.v\t\0"
  /* 8458 */ "vfcvt.xu.f.v\t\0"
  /* 8472 */ "vfwcvt.xu.f.v\t\0"
  /* 8487 */ "vfcvt.rtz.xu.f.v\t\0"
  /* 8505 */ "vfwcvt.rtz.xu.f.v\t\0"
  /* 8524 */ "vfcvt.x.f.v\t\0"
  /* 8537 */ "vfwcvt.x.f.v\t\0"
  /* 8551 */ "vfcvt.rtz.x.f.v\t\0"
  /* 8568 */ "vfwcvt.rtz.x.f.v\t\0"
  /* 8586 */ "vlseg2e32ff.v\t\0"
  /* 8601 */ "vlseg3e32ff.v\t\0"
  /* 8616 */ "vlseg4e32ff.v\t\0"
  /* 8631 */ "vlseg5e32ff.v\t\0"
  /* 8646 */ "vlseg6e32ff.v\t\0"
  /* 8661 */ "vlseg7e32ff.v\t\0"
  /* 8676 */ "vlseg8e32ff.v\t\0"
  /* 8691 */ "vle32ff.v\t\0"
  /* 8702 */ "vlseg2e64ff.v\t\0"
  /* 8717 */ "vlseg3e64ff.v\t\0"
  /* 8732 */ "vlseg4e64ff.v\t\0"
  /* 8747 */ "vlseg5e64ff.v\t\0"
  /* 8762 */ "vlseg6e64ff.v\t\0"
  /* 8777 */ "vlseg7e64ff.v\t\0"
  /* 8792 */ "vlseg8e64ff.v\t\0"
  /* 8807 */ "vle64ff.v\t\0"
  /* 8818 */ "vlseg2e16ff.v\t\0"
  /* 8833 */ "vlseg3e16ff.v\t\0"
  /* 8848 */ "vlseg4e16ff.v\t\0"
  /* 8863 */ "vlseg5e16ff.v\t\0"
  /* 8878 */ "vlseg6e16ff.v\t\0"
  /* 8893 */ "vlseg7e16ff.v\t\0"
  /* 8908 */ "vlseg8e16ff.v\t\0"
  /* 8923 */ "vle16ff.v\t\0"
  /* 8934 */ "vlseg2e8ff.v\t\0"
  /* 8948 */ "vlseg3e8ff.v\t\0"
  /* 8962 */ "vlseg4e8ff.v\t\0"
  /* 8976 */ "vlseg5e8ff.v\t\0"
  /* 8990 */ "vlseg6e8ff.v\t\0"
  /* 9004 */ "vlseg7e8ff.v\t\0"
  /* 9018 */ "vlseg8e8ff.v\t\0"
  /* 9032 */ "vle8ff.v\t\0"
  /* 9042 */ "vs1r.v\t\0"
  /* 9050 */ "vmv1r.v\t\0"
  /* 9059 */ "vs2r.v\t\0"
  /* 9067 */ "vmv2r.v\t\0"
  /* 9076 */ "vs4r.v\t\0"
  /* 9084 */ "vmv4r.v\t\0"
  /* 9093 */ "vs8r.v\t\0"
  /* 9101 */ "vmv8r.v\t\0"
  /* 9110 */ "vfclass.v\t\0"
  /* 9121 */ "vfsqrt.v\t\0"
  /* 9131 */ "vfcvt.f.xu.v\t\0"
  /* 9145 */ "vfwcvt.f.xu.v\t\0"
  /* 9160 */ "vmv.v.v\t\0"
  /* 9169 */ "vfcvt.f.x.v\t\0"
  /* 9182 */ "vfwcvt.f.x.v\t\0"
  /* 9196 */ "grev\t\0"
  /* 9202 */ "div\t\0"
  /* 9207 */ "c.mv\t\0"
  /* 9213 */ "binv\t\0"
  /* 9219 */ "cmov\t\0"
  /* 9225 */ "vrgatherei16.vv\t\0"
  /* 9242 */ "vssra.vv\t\0"
  /* 9252 */ "vsra.vv\t\0"
  /* 9261 */ "vasub.vv\t\0"
  /* 9271 */ "vfsub.vv\t\0"
  /* 9281 */ "vfmsub.vv\t\0"
  /* 9292 */ "vfnmsub.vv\t\0"
  /* 9304 */ "vnmsub.vv\t\0"
  /* 9315 */ "vssub.vv\t\0"
  /* 9325 */ "vsub.vv\t\0"
  /* 9334 */ "vfwsub.vv\t\0"
  /* 9345 */ "vwsub.vv\t\0"
  /* 9355 */ "vfmsac.vv\t\0"
  /* 9366 */ "vfnmsac.vv\t\0"
  /* 9378 */ "vnmsac.vv\t\0"
  /* 9389 */ "vfwnmsac.vv\t\0"
  /* 9402 */ "vfwmsac.vv\t\0"
  /* 9414 */ "vmsbc.vv\t\0"
  /* 9424 */ "vfmacc.vv\t\0"
  /* 9435 */ "vfnmacc.vv\t\0"
  /* 9447 */ "vfwnmacc.vv\t\0"
  /* 9460 */ "vmacc.vv\t\0"
  /* 9470 */ "vfwmacc.vv\t\0"
  /* 9482 */ "vwmacc.vv\t\0"
  /* 9493 */ "vmadc.vv\t\0"
  /* 9503 */ "vaadd.vv\t\0"
  /* 9513 */ "vfadd.vv\t\0"
  /* 9523 */ "vfmadd.vv\t\0"
  /* 9534 */ "vfnmadd.vv\t\0"
  /* 9546 */ "vmadd.vv\t\0"
  /* 9556 */ "vsadd.vv\t\0"
  /* 9566 */ "vadd.vv\t\0"
  /* 9575 */ "vfwadd.vv\t\0"
  /* 9586 */ "vwadd.vv\t\0"
  /* 9596 */ "vand.vv\t\0"
  /* 9605 */ "vmfle.vv\t\0"
  /* 9615 */ "vmsle.vv\t\0"
  /* 9625 */ "vmfne.vv\t\0"
  /* 9635 */ "vmsne.vv\t\0"
  /* 9645 */ "vmulh.vv\t\0"
  /* 9655 */ "vfsgnj.vv\t\0"
  /* 9666 */ "vsll.vv\t\0"
  /* 9675 */ "vssrl.vv\t\0"
  /* 9685 */ "vsrl.vv\t\0"
  /* 9694 */ "vfmul.vv\t\0"
  /* 9704 */ "vsmul.vv\t\0"
  /* 9714 */ "vmul.vv\t\0"
  /* 9723 */ "vfwmul.vv\t\0"
  /* 9734 */ "vwmul.vv\t\0"
  /* 9744 */ "vrem.vv\t\0"
  /* 9753 */ "vfmin.vv\t\0"
  /* 9763 */ "vmin.vv\t\0"
  /* 9772 */ "vfsgnjn.vv\t\0"
  /* 9784 */ "vmfeq.vv\t\0"
  /* 9794 */ "vmseq.vv\t\0"
  /* 9804 */ "vrgather.vv\t\0"
  /* 9817 */ "vor.vv\t\0"
  /* 9825 */ "vxor.vv\t\0"
  /* 9834 */ "vmflt.vv\t\0"
  /* 9844 */ "vmslt.vv\t\0"
  /* 9854 */ "vasubu.vv\t\0"
  /* 9865 */ "vssubu.vv\t\0"
  /* 9876 */ "vwsubu.vv\t\0"
  /* 9887 */ "vwmaccu.vv\t\0"
  /* 9899 */ "vaaddu.vv\t\0"
  /* 9910 */ "vsaddu.vv\t\0"
  /* 9921 */ "vwaddu.vv\t\0"
  /* 9932 */ "vmsleu.vv\t\0"
  /* 9943 */ "vmulhu.vv\t\0"
  /* 9954 */ "vwmulu.vv\t\0"
  /* 9965 */ "vremu.vv\t\0"
  /* 9975 */ "vminu.vv\t\0"
  /* 9985 */ "vwmaccsu.vv\t\0"
  /* 9998 */ "vmulhsu.vv\t\0"
  /* 10010 */ "vwmulsu.vv\t\0"
  /* 10022 */ "vmsltu.vv\t\0"
  /* 10033 */ "vdivu.vv\t\0"
  /* 10043 */ "vmaxu.vv\t\0"
  /* 10053 */ "vfdiv.vv\t\0"
  /* 10063 */ "vdiv.vv\t\0"
  /* 10072 */ "vfmax.vv\t\0"
  /* 10082 */ "vmax.vv\t\0"
  /* 10091 */ "vfsgnjx.vv\t\0"
  /* 10103 */ "vnsra.wv\t\0"
  /* 10113 */ "vfwsub.wv\t\0"
  /* 10124 */ "vwsub.wv\t\0"
  /* 10134 */ "vfwadd.wv\t\0"
  /* 10145 */ "vwadd.wv\t\0"
  /* 10155 */ "vnsrl.wv\t\0"
  /* 10165 */ "vnclip.wv\t\0"
  /* 10176 */ "vwsubu.wv\t\0"
  /* 10187 */ "vwaddu.wv\t\0"
  /* 10198 */ "vnclipu.wv\t\0"
  /* 10210 */ "crc32.w\t\0"
  /* 10219 */ "crc32c.w\t\0"
  /* 10229 */ "sc.w\t\0"
  /* 10235 */ "fcvt.d.w\t\0"
  /* 10245 */ "amoadd.w\t\0"
  /* 10255 */ "amoand.w\t\0"
  /* 10265 */ "vfncvt.rod.f.f.w\t\0"
  /* 10283 */ "vfncvt.f.f.w\t\0"
  /* 10297 */ "vfncvt.xu.f.w\t\0"
  /* 10312 */ "vfncvt.rtz.xu.f.w\t\0"
  /* 10331 */ "vfncvt.x.f.w\t\0"
  /* 10345 */ "vfncvt.rtz.x.f.w\t\0"
  /* 10363 */ "fcvt.h.w\t\0"
  /* 10373 */ "xperm.w\t\0"
  /* 10382 */ "amomin.w\t\0"
  /* 10392 */ "amoswap.w\t\0"
  /* 10403 */ "lr.w\t\0"
  /* 10409 */ "amoor.w\t\0"
  /* 10418 */ "amoxor.w\t\0"
  /* 10428 */ "fcvt.s.w\t\0"
  /* 10438 */ "c.zext.w\t\0"
  /* 10448 */ "amominu.w\t\0"
  /* 10459 */ "vfncvt.f.xu.w\t\0"
  /* 10474 */ "amomaxu.w\t\0"
  /* 10485 */ "vfncvt.f.x.w\t\0"
  /* 10499 */ "fmv.x.w\t\0"
  /* 10508 */ "amomax.w\t\0"
  /* 10518 */ "sraw\t\0"
  /* 10524 */ "c.subw\t\0"
  /* 10532 */ "gorcw\t\0"
  /* 10539 */ "c.addw\t\0"
  /* 10547 */ "sraiw\t\0"
  /* 10554 */ "gorciw\t\0"
  /* 10562 */ "c.addiw\t\0"
  /* 10571 */ "slliw\t\0"
  /* 10578 */ "srliw\t\0"
  /* 10585 */ "bclriw\t\0"
  /* 10593 */ "roriw\t\0"
  /* 10600 */ "fsriw\t\0"
  /* 10607 */ "bsetiw\t\0"
  /* 10615 */ "greviw\t\0"
  /* 10623 */ "binviw\t\0"
  /* 10631 */ "packw\t\0"
  /* 10638 */ "c.lw\t\0"
  /* 10644 */ "c.flw\t\0"
  /* 10651 */ "unshflw\t\0"
  /* 10660 */ "sllw\t\0"
  /* 10666 */ "rolw\t\0"
  /* 10672 */ "srlw\t\0"
  /* 10678 */ "fslw\t\0"
  /* 10684 */ "mulw\t\0"
  /* 10690 */ "remw\t\0"
  /* 10696 */ "bfpw\t\0"
  /* 10702 */ "cpopw\t\0"
  /* 10709 */ "bclrw\t\0"
  /* 10716 */ "rorw\t\0"
  /* 10722 */ "csrrw\t\0"
  /* 10729 */ "fsrw\t\0"
  /* 10735 */ "c.sw\t\0"
  /* 10741 */ "c.fsw\t\0"
  /* 10748 */ "bcompressw\t\0"
  /* 10760 */ "bdecompressw\t\0"
  /* 10774 */ "bsetw\t\0"
  /* 10781 */ "bextw\t\0"
  /* 10788 */ "sh1add.uw\t\0"
  /* 10799 */ "sh2add.uw\t\0"
  /* 10810 */ "sh3add.uw\t\0"
  /* 10821 */ "slli.uw\t\0"
  /* 10830 */ "packuw\t\0"
  /* 10838 */ "remuw\t\0"
  /* 10845 */ "divuw\t\0"
  /* 10852 */ "grevw\t\0"
  /* 10859 */ "divw\t\0"
  /* 10865 */ "binvw\t\0"
  /* 10872 */ "clzw\t\0"
  /* 10878 */ "ctzw\t\0"
  /* 10884 */ "fmv.d.x\t\0"
  /* 10893 */ "fmv.h.x\t\0"
  /* 10902 */ "vmv.s.x\t\0"
  /* 10911 */ "vmv.v.x\t\0"
  /* 10920 */ "fmv.w.x\t\0"
  /* 10929 */ "max\t\0"
  /* 10934 */ "cmix\t\0"
  /* 10940 */ "vssra.vx\t\0"
  /* 10950 */ "vsra.vx\t\0"
  /* 10959 */ "vasub.vx\t\0"
  /* 10969 */ "vnmsub.vx\t\0"
  /* 10980 */ "vrsub.vx\t\0"
  /* 10990 */ "vssub.vx\t\0"
  /* 11000 */ "vsub.vx\t\0"
  /* 11009 */ "vwsub.vx\t\0"
  /* 11019 */ "vnmsac.vx\t\0"
  /* 11030 */ "vmsbc.vx\t\0"
  /* 11040 */ "vmacc.vx\t\0"
  /* 11050 */ "vwmacc.vx\t\0"
  /* 11061 */ "vmadc.vx\t\0"
  /* 11071 */ "vaadd.vx\t\0"
  /* 11081 */ "vmadd.vx\t\0"
  /* 11091 */ "vsadd.vx\t\0"
  /* 11101 */ "vadd.vx\t\0"
  /* 11110 */ "vwadd.vx\t\0"
  /* 11120 */ "vand.vx\t\0"
  /* 11129 */ "vmsge.vx\t\0"
  /* 11139 */ "vmsle.vx\t\0"
  /* 11149 */ "vmsne.vx\t\0"
  /* 11159 */ "vmulh.vx\t\0"
  /* 11169 */ "vsll.vx\t\0"
  /* 11178 */ "vssrl.vx\t\0"
  /* 11188 */ "vsrl.vx\t\0"
  /* 11197 */ "vsmul.vx\t\0"
  /* 11207 */ "vmul.vx\t\0"
  /* 11216 */ "vwmul.vx\t\0"
  /* 11226 */ "vrem.vx\t\0"
  /* 11235 */ "vmin.vx\t\0"
  /* 11244 */ "vslide1down.vx\t\0"
  /* 11260 */ "vslidedown.vx\t\0"
  /* 11275 */ "vslide1up.vx\t\0"
  /* 11289 */ "vslideup.vx\t\0"
  /* 11302 */ "vmseq.vx\t\0"
  /* 11312 */ "vrgather.vx\t\0"
  /* 11325 */ "vor.vx\t\0"
  /* 11333 */ "vxor.vx\t\0"
  /* 11342 */ "vwmaccus.vx\t\0"
  /* 11355 */ "vmsgt.vx\t\0"
  /* 11365 */ "vmslt.vx\t\0"
  /* 11375 */ "vasubu.vx\t\0"
  /* 11386 */ "vssubu.vx\t\0"
  /* 11397 */ "vwsubu.vx\t\0"
  /* 11408 */ "vwmaccu.vx\t\0"
  /* 11420 */ "vaaddu.vx\t\0"
  /* 11431 */ "vsaddu.vx\t\0"
  /* 11442 */ "vwaddu.vx\t\0"
  /* 11453 */ "vmsgeu.vx\t\0"
  /* 11464 */ "vmsleu.vx\t\0"
  /* 11475 */ "vmulhu.vx\t\0"
  /* 11486 */ "vwmulu.vx\t\0"
  /* 11497 */ "vremu.vx\t\0"
  /* 11507 */ "vminu.vx\t\0"
  /* 11517 */ "vwmaccsu.vx\t\0"
  /* 11530 */ "vmulhsu.vx\t\0"
  /* 11542 */ "vwmulsu.vx\t\0"
  /* 11554 */ "vmsgtu.vx\t\0"
  /* 11565 */ "vmsltu.vx\t\0"
  /* 11576 */ "vdivu.vx\t\0"
  /* 11586 */ "vmaxu.vx\t\0"
  /* 11596 */ "vdiv.vx\t\0"
  /* 11605 */ "vmax.vx\t\0"
  /* 11614 */ "vnsra.wx\t\0"
  /* 11624 */ "vwsub.wx\t\0"
  /* 11634 */ "vwadd.wx\t\0"
  /* 11644 */ "vnsrl.wx\t\0"
  /* 11654 */ "vnclip.wx\t\0"
  /* 11665 */ "vwsubu.wx\t\0"
  /* 11676 */ "vwaddu.wx\t\0"
  /* 11687 */ "vnclipu.wx\t\0"
  /* 11699 */ "c.bnez\t\0"
  /* 11707 */ "clz\t\0"
  /* 11712 */ "c.beqz\t\0"
  /* 11720 */ "ctz\t\0"
  /* 11725 */ "vamoaddei32.v\tx0, (\0"
  /* 11745 */ "vamoandei32.v\tx0, (\0"
  /* 11765 */ "vamominei32.v\tx0, (\0"
  /* 11785 */ "vamoswapei32.v\tx0, (\0"
  /* 11806 */ "vamoorei32.v\tx0, (\0"
  /* 11825 */ "vamoxorei32.v\tx0, (\0"
  /* 11845 */ "vamominuei32.v\tx0, (\0"
  /* 11866 */ "vamomaxuei32.v\tx0, (\0"
  /* 11887 */ "vamomaxei32.v\tx0, (\0"
  /* 11907 */ "vamoaddei64.v\tx0, (\0"
  /* 11927 */ "vamoandei64.v\tx0, (\0"
  /* 11947 */ "vamominei64.v\tx0, (\0"
  /* 11967 */ "vamoswapei64.v\tx0, (\0"
  /* 11988 */ "vamoorei64.v\tx0, (\0"
  /* 12007 */ "vamoxorei64.v\tx0, (\0"
  /* 12027 */ "vamominuei64.v\tx0, (\0"
  /* 12048 */ "vamomaxuei64.v\tx0, (\0"
  /* 12069 */ "vamomaxei64.v\tx0, (\0"
  /* 12089 */ "vamoaddei16.v\tx0, (\0"
  /* 12109 */ "vamoandei16.v\tx0, (\0"
  /* 12129 */ "vamominei16.v\tx0, (\0"
  /* 12149 */ "vamoswapei16.v\tx0, (\0"
  /* 12170 */ "vamoorei16.v\tx0, (\0"
  /* 12189 */ "vamoxorei16.v\tx0, (\0"
  /* 12209 */ "vamominuei16.v\tx0, (\0"
  /* 12230 */ "vamomaxuei16.v\tx0, (\0"
  /* 12251 */ "vamomaxei16.v\tx0, (\0"
  /* 12271 */ "vamoaddei8.v\tx0, (\0"
  /* 12290 */ "vamoandei8.v\tx0, (\0"
  /* 12309 */ "vamominei8.v\tx0, (\0"
  /* 12328 */ "vamoswapei8.v\tx0, (\0"
  /* 12348 */ "vamoorei8.v\tx0, (\0"
  /* 12366 */ "vamoxorei8.v\tx0, (\0"
  /* 12385 */ "vamominuei8.v\tx0, (\0"
  /* 12405 */ "vamomaxuei8.v\tx0, (\0"
  /* 12425 */ "vamomaxei8.v\tx0, (\0"
  /* 12444 */ "# XRay Function Patchable RET.\0"
  /* 12475 */ "# XRay Typed Event Log.\0"
  /* 12499 */ "# XRay Custom Event Log.\0"
  /* 12524 */ "# XRay Function Enter.\0"
  /* 12547 */ "# XRay Tail Call Exit.\0"
  /* 12570 */ "# XRay Function Exit.\0"
  /* 12592 */ "LIFETIME_END\0"
  /* 12605 */ "PSEUDO_PROBE\0"
  /* 12618 */ "BUNDLE\0"
  /* 12625 */ "DBG_VALUE\0"
  /* 12635 */ "DBG_INSTR_REF\0"
  /* 12649 */ "DBG_LABEL\0"
  /* 12659 */ "LIFETIME_START\0"
  /* 12674 */ "# FEntry call\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    12626U,	// DBG_VALUE
    12636U,	// DBG_INSTR_REF
    12650U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    12619U,	// BUNDLE
    12660U,	// LIFETIME_START
    12593U,	// LIFETIME_END
    12606U,	// PSEUDO_PROBE
    0U,	// STACKMAP
    12675U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    12525U,	// PATCHABLE_FUNCTION_ENTER
    12445U,	// PATCHABLE_RET
    12571U,	// PATCHABLE_FUNCTION_EXIT
    12548U,	// PATCHABLE_TAIL_CALL
    12500U,	// PATCHABLE_EVENT_CALL
    12476U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    10U,	// ADJCALLSTACKDOWN
    10U,	// ADJCALLSTACKUP
    10U,	// BuildPairF64Pseudo
    16938U,	// PseudoAddTPRel
    10U,	// PseudoAtomicLoadNand32
    10U,	// PseudoAtomicLoadNand64
    10U,	// PseudoBR
    10U,	// PseudoBRIND
    149417U,	// PseudoCALL
    10U,	// PseudoCALLIndirect
    8406953U,	// PseudoCALLReg
    10U,	// PseudoCmpXchg32
    10U,	// PseudoCmpXchg64
    605045338U,	// PseudoFLD
    605046101U,	// PseudoFLH
    605055383U,	// PseudoFLW
    605045358U,	// PseudoFSD
    605046114U,	// PseudoFSH
    605055480U,	// PseudoFSW
    2132900U,	// PseudoJump
    8405096U,	// PseudoLA
    8405575U,	// PseudoLA_TLS_GD
    8405631U,	// PseudoLA_TLS_IE
    8405160U,	// PseudoLB
    8408950U,	// PseudoLBU
    8405588U,	// PseudoLD
    8406358U,	// PseudoLH
    8408963U,	// PseudoLHU
    8406439U,	// PseudoLI
    8405095U,	// PseudoLLA
    8415633U,	// PseudoLW
    8409086U,	// PseudoLWU
    10U,	// PseudoMaskedAtomicLoadAdd32
    10U,	// PseudoMaskedAtomicLoadMax32
    10U,	// PseudoMaskedAtomicLoadMin32
    10U,	// PseudoMaskedAtomicLoadNand32
    10U,	// PseudoMaskedAtomicLoadSub32
    10U,	// PseudoMaskedAtomicLoadUMax32
    10U,	// PseudoMaskedAtomicLoadUMin32
    10U,	// PseudoMaskedAtomicSwap32
    10U,	// PseudoMaskedCmpXchg32
    10U,	// PseudoRET
    10U,	// PseudoReadVL
    10U,	// PseudoReadVLENB
    605044908U,	// PseudoSB
    605045352U,	// PseudoSD
    8405152U,	// PseudoSEXT_B
    8406267U,	// PseudoSEXT_H
    605046115U,	// PseudoSH
    605055474U,	// PseudoSW
    149410U,	// PseudoTAIL
    10U,	// PseudoTAILIndirect
    10U,	// PseudoVAADDU_VV_M1
    10U,	// PseudoVAADDU_VV_M1_MASK
    10U,	// PseudoVAADDU_VV_M2
    10U,	// PseudoVAADDU_VV_M2_MASK
    10U,	// PseudoVAADDU_VV_M4
    10U,	// PseudoVAADDU_VV_M4_MASK
    10U,	// PseudoVAADDU_VV_M8
    10U,	// PseudoVAADDU_VV_M8_MASK
    10U,	// PseudoVAADDU_VV_MF2
    10U,	// PseudoVAADDU_VV_MF2_MASK
    10U,	// PseudoVAADDU_VV_MF4
    10U,	// PseudoVAADDU_VV_MF4_MASK
    10U,	// PseudoVAADDU_VV_MF8
    10U,	// PseudoVAADDU_VV_MF8_MASK
    10U,	// PseudoVAADDU_VX_M1
    10U,	// PseudoVAADDU_VX_M1_MASK
    10U,	// PseudoVAADDU_VX_M2
    10U,	// PseudoVAADDU_VX_M2_MASK
    10U,	// PseudoVAADDU_VX_M4
    10U,	// PseudoVAADDU_VX_M4_MASK
    10U,	// PseudoVAADDU_VX_M8
    10U,	// PseudoVAADDU_VX_M8_MASK
    10U,	// PseudoVAADDU_VX_MF2
    10U,	// PseudoVAADDU_VX_MF2_MASK
    10U,	// PseudoVAADDU_VX_MF4
    10U,	// PseudoVAADDU_VX_MF4_MASK
    10U,	// PseudoVAADDU_VX_MF8
    10U,	// PseudoVAADDU_VX_MF8_MASK
    10U,	// PseudoVAADD_VV_M1
    10U,	// PseudoVAADD_VV_M1_MASK
    10U,	// PseudoVAADD_VV_M2
    10U,	// PseudoVAADD_VV_M2_MASK
    10U,	// PseudoVAADD_VV_M4
    10U,	// PseudoVAADD_VV_M4_MASK
    10U,	// PseudoVAADD_VV_M8
    10U,	// PseudoVAADD_VV_M8_MASK
    10U,	// PseudoVAADD_VV_MF2
    10U,	// PseudoVAADD_VV_MF2_MASK
    10U,	// PseudoVAADD_VV_MF4
    10U,	// PseudoVAADD_VV_MF4_MASK
    10U,	// PseudoVAADD_VV_MF8
    10U,	// PseudoVAADD_VV_MF8_MASK
    10U,	// PseudoVAADD_VX_M1
    10U,	// PseudoVAADD_VX_M1_MASK
    10U,	// PseudoVAADD_VX_M2
    10U,	// PseudoVAADD_VX_M2_MASK
    10U,	// PseudoVAADD_VX_M4
    10U,	// PseudoVAADD_VX_M4_MASK
    10U,	// PseudoVAADD_VX_M8
    10U,	// PseudoVAADD_VX_M8_MASK
    10U,	// PseudoVAADD_VX_MF2
    10U,	// PseudoVAADD_VX_MF2_MASK
    10U,	// PseudoVAADD_VX_MF4
    10U,	// PseudoVAADD_VX_MF4_MASK
    10U,	// PseudoVAADD_VX_MF8
    10U,	// PseudoVAADD_VX_MF8_MASK
    10U,	// PseudoVADC_VIM_M1
    10U,	// PseudoVADC_VIM_M2
    10U,	// PseudoVADC_VIM_M4
    10U,	// PseudoVADC_VIM_M8
    10U,	// PseudoVADC_VIM_MF2
    10U,	// PseudoVADC_VIM_MF4
    10U,	// PseudoVADC_VIM_MF8
    10U,	// PseudoVADC_VVM_M1
    10U,	// PseudoVADC_VVM_M2
    10U,	// PseudoVADC_VVM_M4
    10U,	// PseudoVADC_VVM_M8
    10U,	// PseudoVADC_VVM_MF2
    10U,	// PseudoVADC_VVM_MF4
    10U,	// PseudoVADC_VVM_MF8
    10U,	// PseudoVADC_VXM_M1
    10U,	// PseudoVADC_VXM_M2
    10U,	// PseudoVADC_VXM_M4
    10U,	// PseudoVADC_VXM_M8
    10U,	// PseudoVADC_VXM_MF2
    10U,	// PseudoVADC_VXM_MF4
    10U,	// PseudoVADC_VXM_MF8
    10U,	// PseudoVADD_VI_M1
    10U,	// PseudoVADD_VI_M1_MASK
    10U,	// PseudoVADD_VI_M2
    10U,	// PseudoVADD_VI_M2_MASK
    10U,	// PseudoVADD_VI_M4
    10U,	// PseudoVADD_VI_M4_MASK
    10U,	// PseudoVADD_VI_M8
    10U,	// PseudoVADD_VI_M8_MASK
    10U,	// PseudoVADD_VI_MF2
    10U,	// PseudoVADD_VI_MF2_MASK
    10U,	// PseudoVADD_VI_MF4
    10U,	// PseudoVADD_VI_MF4_MASK
    10U,	// PseudoVADD_VI_MF8
    10U,	// PseudoVADD_VI_MF8_MASK
    10U,	// PseudoVADD_VV_M1
    10U,	// PseudoVADD_VV_M1_MASK
    10U,	// PseudoVADD_VV_M2
    10U,	// PseudoVADD_VV_M2_MASK
    10U,	// PseudoVADD_VV_M4
    10U,	// PseudoVADD_VV_M4_MASK
    10U,	// PseudoVADD_VV_M8
    10U,	// PseudoVADD_VV_M8_MASK
    10U,	// PseudoVADD_VV_MF2
    10U,	// PseudoVADD_VV_MF2_MASK
    10U,	// PseudoVADD_VV_MF4
    10U,	// PseudoVADD_VV_MF4_MASK
    10U,	// PseudoVADD_VV_MF8
    10U,	// PseudoVADD_VV_MF8_MASK
    10U,	// PseudoVADD_VX_M1
    10U,	// PseudoVADD_VX_M1_MASK
    10U,	// PseudoVADD_VX_M2
    10U,	// PseudoVADD_VX_M2_MASK
    10U,	// PseudoVADD_VX_M4
    10U,	// PseudoVADD_VX_M4_MASK
    10U,	// PseudoVADD_VX_M8
    10U,	// PseudoVADD_VX_M8_MASK
    10U,	// PseudoVADD_VX_MF2
    10U,	// PseudoVADD_VX_MF2_MASK
    10U,	// PseudoVADD_VX_MF4
    10U,	// PseudoVADD_VX_MF4_MASK
    10U,	// PseudoVADD_VX_MF8
    10U,	// PseudoVADD_VX_MF8_MASK
    10U,	// PseudoVAMOADDEI16_WD_M1_MF2
    10U,	// PseudoVAMOADDEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M1_MF4
    10U,	// PseudoVAMOADDEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOADDEI16_WD_M2_M1
    10U,	// PseudoVAMOADDEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOADDEI16_WD_M2_MF2
    10U,	// PseudoVAMOADDEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M4_M1
    10U,	// PseudoVAMOADDEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOADDEI16_WD_M4_M2
    10U,	// PseudoVAMOADDEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M8_M2
    10U,	// PseudoVAMOADDEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M8_M4
    10U,	// PseudoVAMOADDEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOADDEI16_WD_MF2_MF4
    10U,	// PseudoVAMOADDEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOADDEI32_WD_M1_M1
    10U,	// PseudoVAMOADDEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOADDEI32_WD_M1_MF2
    10U,	// PseudoVAMOADDEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOADDEI32_WD_M2_M1
    10U,	// PseudoVAMOADDEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOADDEI32_WD_M2_M2
    10U,	// PseudoVAMOADDEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOADDEI32_WD_M4_M2
    10U,	// PseudoVAMOADDEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOADDEI32_WD_M4_M4
    10U,	// PseudoVAMOADDEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOADDEI32_WD_M8_M4
    10U,	// PseudoVAMOADDEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOADDEI32_WD_M8_M8
    10U,	// PseudoVAMOADDEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOADDEI32_WD_MF2_MF2
    10U,	// PseudoVAMOADDEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOADDEI64_WD_M1_M1
    10U,	// PseudoVAMOADDEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOADDEI64_WD_M1_M2
    10U,	// PseudoVAMOADDEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOADDEI64_WD_M2_M2
    10U,	// PseudoVAMOADDEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOADDEI64_WD_M2_M4
    10U,	// PseudoVAMOADDEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOADDEI64_WD_M4_M4
    10U,	// PseudoVAMOADDEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOADDEI64_WD_M4_M8
    10U,	// PseudoVAMOADDEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOADDEI64_WD_M8_M8
    10U,	// PseudoVAMOADDEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOADDEI64_WD_MF2_M1
    10U,	// PseudoVAMOADDEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOADDEI8_WD_M1_MF4
    10U,	// PseudoVAMOADDEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOADDEI8_WD_M1_MF8
    10U,	// PseudoVAMOADDEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOADDEI8_WD_M2_MF2
    10U,	// PseudoVAMOADDEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOADDEI8_WD_M2_MF4
    10U,	// PseudoVAMOADDEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOADDEI8_WD_M4_M1
    10U,	// PseudoVAMOADDEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOADDEI8_WD_M4_MF2
    10U,	// PseudoVAMOADDEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOADDEI8_WD_M8_M1
    10U,	// PseudoVAMOADDEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOADDEI8_WD_M8_M2
    10U,	// PseudoVAMOADDEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOADDEI8_WD_MF2_MF8
    10U,	// PseudoVAMOADDEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOANDEI16_WD_M1_MF2
    10U,	// PseudoVAMOANDEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M1_MF4
    10U,	// PseudoVAMOANDEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOANDEI16_WD_M2_M1
    10U,	// PseudoVAMOANDEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOANDEI16_WD_M2_MF2
    10U,	// PseudoVAMOANDEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M4_M1
    10U,	// PseudoVAMOANDEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOANDEI16_WD_M4_M2
    10U,	// PseudoVAMOANDEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M8_M2
    10U,	// PseudoVAMOANDEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M8_M4
    10U,	// PseudoVAMOANDEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOANDEI16_WD_MF2_MF4
    10U,	// PseudoVAMOANDEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOANDEI32_WD_M1_M1
    10U,	// PseudoVAMOANDEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOANDEI32_WD_M1_MF2
    10U,	// PseudoVAMOANDEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOANDEI32_WD_M2_M1
    10U,	// PseudoVAMOANDEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOANDEI32_WD_M2_M2
    10U,	// PseudoVAMOANDEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOANDEI32_WD_M4_M2
    10U,	// PseudoVAMOANDEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOANDEI32_WD_M4_M4
    10U,	// PseudoVAMOANDEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOANDEI32_WD_M8_M4
    10U,	// PseudoVAMOANDEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOANDEI32_WD_M8_M8
    10U,	// PseudoVAMOANDEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOANDEI32_WD_MF2_MF2
    10U,	// PseudoVAMOANDEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOANDEI64_WD_M1_M1
    10U,	// PseudoVAMOANDEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOANDEI64_WD_M1_M2
    10U,	// PseudoVAMOANDEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOANDEI64_WD_M2_M2
    10U,	// PseudoVAMOANDEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOANDEI64_WD_M2_M4
    10U,	// PseudoVAMOANDEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOANDEI64_WD_M4_M4
    10U,	// PseudoVAMOANDEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOANDEI64_WD_M4_M8
    10U,	// PseudoVAMOANDEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOANDEI64_WD_M8_M8
    10U,	// PseudoVAMOANDEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOANDEI64_WD_MF2_M1
    10U,	// PseudoVAMOANDEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOANDEI8_WD_M1_MF4
    10U,	// PseudoVAMOANDEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOANDEI8_WD_M1_MF8
    10U,	// PseudoVAMOANDEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOANDEI8_WD_M2_MF2
    10U,	// PseudoVAMOANDEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOANDEI8_WD_M2_MF4
    10U,	// PseudoVAMOANDEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOANDEI8_WD_M4_M1
    10U,	// PseudoVAMOANDEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOANDEI8_WD_M4_MF2
    10U,	// PseudoVAMOANDEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOANDEI8_WD_M8_M1
    10U,	// PseudoVAMOANDEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOANDEI8_WD_M8_M2
    10U,	// PseudoVAMOANDEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOANDEI8_WD_MF2_MF8
    10U,	// PseudoVAMOANDEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF2
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF4
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M2_M1
    10U,	// PseudoVAMOMAXEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M2_MF2
    10U,	// PseudoVAMOMAXEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M4_M1
    10U,	// PseudoVAMOMAXEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M4_M2
    10U,	// PseudoVAMOMAXEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M8_M2
    10U,	// PseudoVAMOMAXEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M8_M4
    10U,	// PseudoVAMOMAXEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMAXEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M1_M1
    10U,	// PseudoVAMOMAXEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M1_MF2
    10U,	// PseudoVAMOMAXEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M2_M1
    10U,	// PseudoVAMOMAXEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M2_M2
    10U,	// PseudoVAMOMAXEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M4_M2
    10U,	// PseudoVAMOMAXEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M4_M4
    10U,	// PseudoVAMOMAXEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M8_M4
    10U,	// PseudoVAMOMAXEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M8_M8
    10U,	// PseudoVAMOMAXEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMAXEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M1_M1
    10U,	// PseudoVAMOMAXEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M1_M2
    10U,	// PseudoVAMOMAXEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M2_M2
    10U,	// PseudoVAMOMAXEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M2_M4
    10U,	// PseudoVAMOMAXEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M4_M4
    10U,	// PseudoVAMOMAXEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M4_M8
    10U,	// PseudoVAMOMAXEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M8_M8
    10U,	// PseudoVAMOMAXEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXEI64_WD_MF2_M1
    10U,	// PseudoVAMOMAXEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF4
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF8
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF2
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF4
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M4_M1
    10U,	// PseudoVAMOMAXEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M4_MF2
    10U,	// PseudoVAMOMAXEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M8_M1
    10U,	// PseudoVAMOMAXEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M8_M2
    10U,	// PseudoVAMOMAXEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMAXEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF2
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF4
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M2_M1
    10U,	// PseudoVAMOMAXUEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M2_MF2
    10U,	// PseudoVAMOMAXUEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M1
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M2
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M2
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M4
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M1_M1
    10U,	// PseudoVAMOMAXUEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M1_MF2
    10U,	// PseudoVAMOMAXUEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M1
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M2
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M2
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M4
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M4
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M8
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M1
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M2
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M2
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M4
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M4
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M8
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M8_M8
    10U,	// PseudoVAMOMAXUEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_MF2_M1
    10U,	// PseudoVAMOMAXUEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF4
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF8
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF2
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF4
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M4_M1
    10U,	// PseudoVAMOMAXUEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M4_MF2
    10U,	// PseudoVAMOMAXUEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M1
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M2
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMINEI16_WD_M1_MF2
    10U,	// PseudoVAMOMINEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M1_MF4
    10U,	// PseudoVAMOMINEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINEI16_WD_M2_M1
    10U,	// PseudoVAMOMINEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINEI16_WD_M2_MF2
    10U,	// PseudoVAMOMINEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M4_M1
    10U,	// PseudoVAMOMINEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINEI16_WD_M4_M2
    10U,	// PseudoVAMOMINEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M8_M2
    10U,	// PseudoVAMOMINEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M8_M4
    10U,	// PseudoVAMOMINEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMINEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMINEI32_WD_M1_M1
    10U,	// PseudoVAMOMINEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINEI32_WD_M1_MF2
    10U,	// PseudoVAMOMINEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINEI32_WD_M2_M1
    10U,	// PseudoVAMOMINEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINEI32_WD_M2_M2
    10U,	// PseudoVAMOMINEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINEI32_WD_M4_M2
    10U,	// PseudoVAMOMINEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINEI32_WD_M4_M4
    10U,	// PseudoVAMOMINEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINEI32_WD_M8_M4
    10U,	// PseudoVAMOMINEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINEI32_WD_M8_M8
    10U,	// PseudoVAMOMINEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMINEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMINEI64_WD_M1_M1
    10U,	// PseudoVAMOMINEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINEI64_WD_M1_M2
    10U,	// PseudoVAMOMINEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMINEI64_WD_M2_M2
    10U,	// PseudoVAMOMINEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINEI64_WD_M2_M4
    10U,	// PseudoVAMOMINEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMINEI64_WD_M4_M4
    10U,	// PseudoVAMOMINEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINEI64_WD_M4_M8
    10U,	// PseudoVAMOMINEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMINEI64_WD_M8_M8
    10U,	// PseudoVAMOMINEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINEI64_WD_MF2_M1
    10U,	// PseudoVAMOMINEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMINEI8_WD_M1_MF4
    10U,	// PseudoVAMOMINEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINEI8_WD_M1_MF8
    10U,	// PseudoVAMOMINEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMINEI8_WD_M2_MF2
    10U,	// PseudoVAMOMINEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINEI8_WD_M2_MF4
    10U,	// PseudoVAMOMINEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMINEI8_WD_M4_M1
    10U,	// PseudoVAMOMINEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINEI8_WD_M4_MF2
    10U,	// PseudoVAMOMINEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMINEI8_WD_M8_M1
    10U,	// PseudoVAMOMINEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMINEI8_WD_M8_M2
    10U,	// PseudoVAMOMINEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMINEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF2
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF4
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M2_M1
    10U,	// PseudoVAMOMINUEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M2_MF2
    10U,	// PseudoVAMOMINUEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M4_M1
    10U,	// PseudoVAMOMINUEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M4_M2
    10U,	// PseudoVAMOMINUEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M8_M2
    10U,	// PseudoVAMOMINUEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M8_M4
    10U,	// PseudoVAMOMINUEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINUEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMINUEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M1_M1
    10U,	// PseudoVAMOMINUEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M1_MF2
    10U,	// PseudoVAMOMINUEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M2_M1
    10U,	// PseudoVAMOMINUEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M2_M2
    10U,	// PseudoVAMOMINUEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M4_M2
    10U,	// PseudoVAMOMINUEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M4_M4
    10U,	// PseudoVAMOMINUEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M8_M4
    10U,	// PseudoVAMOMINUEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M8_M8
    10U,	// PseudoVAMOMINUEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINUEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMINUEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M1_M1
    10U,	// PseudoVAMOMINUEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M1_M2
    10U,	// PseudoVAMOMINUEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M2_M2
    10U,	// PseudoVAMOMINUEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M2_M4
    10U,	// PseudoVAMOMINUEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M4_M4
    10U,	// PseudoVAMOMINUEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M4_M8
    10U,	// PseudoVAMOMINUEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M8_M8
    10U,	// PseudoVAMOMINUEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINUEI64_WD_MF2_M1
    10U,	// PseudoVAMOMINUEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF4
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF8
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF2
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF4
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M4_M1
    10U,	// PseudoVAMOMINUEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M4_MF2
    10U,	// PseudoVAMOMINUEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M8_M1
    10U,	// PseudoVAMOMINUEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M8_M2
    10U,	// PseudoVAMOMINUEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINUEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMINUEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOOREI16_WD_M1_MF2
    10U,	// PseudoVAMOOREI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOOREI16_WD_M1_MF4
    10U,	// PseudoVAMOOREI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOOREI16_WD_M2_M1
    10U,	// PseudoVAMOOREI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOOREI16_WD_M2_MF2
    10U,	// PseudoVAMOOREI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOOREI16_WD_M4_M1
    10U,	// PseudoVAMOOREI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOOREI16_WD_M4_M2
    10U,	// PseudoVAMOOREI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOOREI16_WD_M8_M2
    10U,	// PseudoVAMOOREI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOOREI16_WD_M8_M4
    10U,	// PseudoVAMOOREI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOOREI16_WD_MF2_MF4
    10U,	// PseudoVAMOOREI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOOREI32_WD_M1_M1
    10U,	// PseudoVAMOOREI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOOREI32_WD_M1_MF2
    10U,	// PseudoVAMOOREI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOOREI32_WD_M2_M1
    10U,	// PseudoVAMOOREI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOOREI32_WD_M2_M2
    10U,	// PseudoVAMOOREI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOOREI32_WD_M4_M2
    10U,	// PseudoVAMOOREI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOOREI32_WD_M4_M4
    10U,	// PseudoVAMOOREI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOOREI32_WD_M8_M4
    10U,	// PseudoVAMOOREI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOOREI32_WD_M8_M8
    10U,	// PseudoVAMOOREI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOOREI32_WD_MF2_MF2
    10U,	// PseudoVAMOOREI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOOREI64_WD_M1_M1
    10U,	// PseudoVAMOOREI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOOREI64_WD_M1_M2
    10U,	// PseudoVAMOOREI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOOREI64_WD_M2_M2
    10U,	// PseudoVAMOOREI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOOREI64_WD_M2_M4
    10U,	// PseudoVAMOOREI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOOREI64_WD_M4_M4
    10U,	// PseudoVAMOOREI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOOREI64_WD_M4_M8
    10U,	// PseudoVAMOOREI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOOREI64_WD_M8_M8
    10U,	// PseudoVAMOOREI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOOREI64_WD_MF2_M1
    10U,	// PseudoVAMOOREI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOOREI8_WD_M1_MF4
    10U,	// PseudoVAMOOREI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOOREI8_WD_M1_MF8
    10U,	// PseudoVAMOOREI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOOREI8_WD_M2_MF2
    10U,	// PseudoVAMOOREI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOOREI8_WD_M2_MF4
    10U,	// PseudoVAMOOREI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOOREI8_WD_M4_M1
    10U,	// PseudoVAMOOREI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOOREI8_WD_M4_MF2
    10U,	// PseudoVAMOOREI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOOREI8_WD_M8_M1
    10U,	// PseudoVAMOOREI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOOREI8_WD_M8_M2
    10U,	// PseudoVAMOOREI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOOREI8_WD_MF2_MF8
    10U,	// PseudoVAMOOREI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF2
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF4
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M2_M1
    10U,	// PseudoVAMOSWAPEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M2_MF2
    10U,	// PseudoVAMOSWAPEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M1
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M2
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M2
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M4
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4
    10U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M1_M1
    10U,	// PseudoVAMOSWAPEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M1_MF2
    10U,	// PseudoVAMOSWAPEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M1
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M2
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M2
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M4
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M4
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M8
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2
    10U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M1
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M2
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M2
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M4
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M4
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M8
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M8_M8
    10U,	// PseudoVAMOSWAPEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_MF2_M1
    10U,	// PseudoVAMOSWAPEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF4
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF8
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF2
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF4
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M4_M1
    10U,	// PseudoVAMOSWAPEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M4_MF2
    10U,	// PseudoVAMOSWAPEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M1
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M2
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8
    10U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOXOREI16_WD_M1_MF2
    10U,	// PseudoVAMOXOREI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M1_MF4
    10U,	// PseudoVAMOXOREI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOXOREI16_WD_M2_M1
    10U,	// PseudoVAMOXOREI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOXOREI16_WD_M2_MF2
    10U,	// PseudoVAMOXOREI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M4_M1
    10U,	// PseudoVAMOXOREI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOXOREI16_WD_M4_M2
    10U,	// PseudoVAMOXOREI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M8_M2
    10U,	// PseudoVAMOXOREI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M8_M4
    10U,	// PseudoVAMOXOREI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOXOREI16_WD_MF2_MF4
    10U,	// PseudoVAMOXOREI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOXOREI32_WD_M1_M1
    10U,	// PseudoVAMOXOREI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOXOREI32_WD_M1_MF2
    10U,	// PseudoVAMOXOREI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOXOREI32_WD_M2_M1
    10U,	// PseudoVAMOXOREI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOXOREI32_WD_M2_M2
    10U,	// PseudoVAMOXOREI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOXOREI32_WD_M4_M2
    10U,	// PseudoVAMOXOREI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOXOREI32_WD_M4_M4
    10U,	// PseudoVAMOXOREI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOXOREI32_WD_M8_M4
    10U,	// PseudoVAMOXOREI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOXOREI32_WD_M8_M8
    10U,	// PseudoVAMOXOREI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOXOREI32_WD_MF2_MF2
    10U,	// PseudoVAMOXOREI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOXOREI64_WD_M1_M1
    10U,	// PseudoVAMOXOREI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOXOREI64_WD_M1_M2
    10U,	// PseudoVAMOXOREI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOXOREI64_WD_M2_M2
    10U,	// PseudoVAMOXOREI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOXOREI64_WD_M2_M4
    10U,	// PseudoVAMOXOREI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOXOREI64_WD_M4_M4
    10U,	// PseudoVAMOXOREI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOXOREI64_WD_M4_M8
    10U,	// PseudoVAMOXOREI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOXOREI64_WD_M8_M8
    10U,	// PseudoVAMOXOREI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOXOREI64_WD_MF2_M1
    10U,	// PseudoVAMOXOREI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOXOREI8_WD_M1_MF4
    10U,	// PseudoVAMOXOREI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOXOREI8_WD_M1_MF8
    10U,	// PseudoVAMOXOREI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOXOREI8_WD_M2_MF2
    10U,	// PseudoVAMOXOREI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOXOREI8_WD_M2_MF4
    10U,	// PseudoVAMOXOREI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOXOREI8_WD_M4_M1
    10U,	// PseudoVAMOXOREI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOXOREI8_WD_M4_MF2
    10U,	// PseudoVAMOXOREI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOXOREI8_WD_M8_M1
    10U,	// PseudoVAMOXOREI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOXOREI8_WD_M8_M2
    10U,	// PseudoVAMOXOREI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOXOREI8_WD_MF2_MF8
    10U,	// PseudoVAMOXOREI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAND_VI_M1
    10U,	// PseudoVAND_VI_M1_MASK
    10U,	// PseudoVAND_VI_M2
    10U,	// PseudoVAND_VI_M2_MASK
    10U,	// PseudoVAND_VI_M4
    10U,	// PseudoVAND_VI_M4_MASK
    10U,	// PseudoVAND_VI_M8
    10U,	// PseudoVAND_VI_M8_MASK
    10U,	// PseudoVAND_VI_MF2
    10U,	// PseudoVAND_VI_MF2_MASK
    10U,	// PseudoVAND_VI_MF4
    10U,	// PseudoVAND_VI_MF4_MASK
    10U,	// PseudoVAND_VI_MF8
    10U,	// PseudoVAND_VI_MF8_MASK
    10U,	// PseudoVAND_VV_M1
    10U,	// PseudoVAND_VV_M1_MASK
    10U,	// PseudoVAND_VV_M2
    10U,	// PseudoVAND_VV_M2_MASK
    10U,	// PseudoVAND_VV_M4
    10U,	// PseudoVAND_VV_M4_MASK
    10U,	// PseudoVAND_VV_M8
    10U,	// PseudoVAND_VV_M8_MASK
    10U,	// PseudoVAND_VV_MF2
    10U,	// PseudoVAND_VV_MF2_MASK
    10U,	// PseudoVAND_VV_MF4
    10U,	// PseudoVAND_VV_MF4_MASK
    10U,	// PseudoVAND_VV_MF8
    10U,	// PseudoVAND_VV_MF8_MASK
    10U,	// PseudoVAND_VX_M1
    10U,	// PseudoVAND_VX_M1_MASK
    10U,	// PseudoVAND_VX_M2
    10U,	// PseudoVAND_VX_M2_MASK
    10U,	// PseudoVAND_VX_M4
    10U,	// PseudoVAND_VX_M4_MASK
    10U,	// PseudoVAND_VX_M8
    10U,	// PseudoVAND_VX_M8_MASK
    10U,	// PseudoVAND_VX_MF2
    10U,	// PseudoVAND_VX_MF2_MASK
    10U,	// PseudoVAND_VX_MF4
    10U,	// PseudoVAND_VX_MF4_MASK
    10U,	// PseudoVAND_VX_MF8
    10U,	// PseudoVAND_VX_MF8_MASK
    10U,	// PseudoVASUBU_VV_M1
    10U,	// PseudoVASUBU_VV_M1_MASK
    10U,	// PseudoVASUBU_VV_M2
    10U,	// PseudoVASUBU_VV_M2_MASK
    10U,	// PseudoVASUBU_VV_M4
    10U,	// PseudoVASUBU_VV_M4_MASK
    10U,	// PseudoVASUBU_VV_M8
    10U,	// PseudoVASUBU_VV_M8_MASK
    10U,	// PseudoVASUBU_VV_MF2
    10U,	// PseudoVASUBU_VV_MF2_MASK
    10U,	// PseudoVASUBU_VV_MF4
    10U,	// PseudoVASUBU_VV_MF4_MASK
    10U,	// PseudoVASUBU_VV_MF8
    10U,	// PseudoVASUBU_VV_MF8_MASK
    10U,	// PseudoVASUBU_VX_M1
    10U,	// PseudoVASUBU_VX_M1_MASK
    10U,	// PseudoVASUBU_VX_M2
    10U,	// PseudoVASUBU_VX_M2_MASK
    10U,	// PseudoVASUBU_VX_M4
    10U,	// PseudoVASUBU_VX_M4_MASK
    10U,	// PseudoVASUBU_VX_M8
    10U,	// PseudoVASUBU_VX_M8_MASK
    10U,	// PseudoVASUBU_VX_MF2
    10U,	// PseudoVASUBU_VX_MF2_MASK
    10U,	// PseudoVASUBU_VX_MF4
    10U,	// PseudoVASUBU_VX_MF4_MASK
    10U,	// PseudoVASUBU_VX_MF8
    10U,	// PseudoVASUBU_VX_MF8_MASK
    10U,	// PseudoVASUB_VV_M1
    10U,	// PseudoVASUB_VV_M1_MASK
    10U,	// PseudoVASUB_VV_M2
    10U,	// PseudoVASUB_VV_M2_MASK
    10U,	// PseudoVASUB_VV_M4
    10U,	// PseudoVASUB_VV_M4_MASK
    10U,	// PseudoVASUB_VV_M8
    10U,	// PseudoVASUB_VV_M8_MASK
    10U,	// PseudoVASUB_VV_MF2
    10U,	// PseudoVASUB_VV_MF2_MASK
    10U,	// PseudoVASUB_VV_MF4
    10U,	// PseudoVASUB_VV_MF4_MASK
    10U,	// PseudoVASUB_VV_MF8
    10U,	// PseudoVASUB_VV_MF8_MASK
    10U,	// PseudoVASUB_VX_M1
    10U,	// PseudoVASUB_VX_M1_MASK
    10U,	// PseudoVASUB_VX_M2
    10U,	// PseudoVASUB_VX_M2_MASK
    10U,	// PseudoVASUB_VX_M4
    10U,	// PseudoVASUB_VX_M4_MASK
    10U,	// PseudoVASUB_VX_M8
    10U,	// PseudoVASUB_VX_M8_MASK
    10U,	// PseudoVASUB_VX_MF2
    10U,	// PseudoVASUB_VX_MF2_MASK
    10U,	// PseudoVASUB_VX_MF4
    10U,	// PseudoVASUB_VX_MF4_MASK
    10U,	// PseudoVASUB_VX_MF8
    10U,	// PseudoVASUB_VX_MF8_MASK
    10U,	// PseudoVCOMPRESS_VM_M1
    10U,	// PseudoVCOMPRESS_VM_M2
    10U,	// PseudoVCOMPRESS_VM_M4
    10U,	// PseudoVCOMPRESS_VM_M8
    10U,	// PseudoVCOMPRESS_VM_MF2
    10U,	// PseudoVCOMPRESS_VM_MF4
    10U,	// PseudoVCOMPRESS_VM_MF8
    10U,	// PseudoVDIVU_VV_M1
    10U,	// PseudoVDIVU_VV_M1_MASK
    10U,	// PseudoVDIVU_VV_M2
    10U,	// PseudoVDIVU_VV_M2_MASK
    10U,	// PseudoVDIVU_VV_M4
    10U,	// PseudoVDIVU_VV_M4_MASK
    10U,	// PseudoVDIVU_VV_M8
    10U,	// PseudoVDIVU_VV_M8_MASK
    10U,	// PseudoVDIVU_VV_MF2
    10U,	// PseudoVDIVU_VV_MF2_MASK
    10U,	// PseudoVDIVU_VV_MF4
    10U,	// PseudoVDIVU_VV_MF4_MASK
    10U,	// PseudoVDIVU_VV_MF8
    10U,	// PseudoVDIVU_VV_MF8_MASK
    10U,	// PseudoVDIVU_VX_M1
    10U,	// PseudoVDIVU_VX_M1_MASK
    10U,	// PseudoVDIVU_VX_M2
    10U,	// PseudoVDIVU_VX_M2_MASK
    10U,	// PseudoVDIVU_VX_M4
    10U,	// PseudoVDIVU_VX_M4_MASK
    10U,	// PseudoVDIVU_VX_M8
    10U,	// PseudoVDIVU_VX_M8_MASK
    10U,	// PseudoVDIVU_VX_MF2
    10U,	// PseudoVDIVU_VX_MF2_MASK
    10U,	// PseudoVDIVU_VX_MF4
    10U,	// PseudoVDIVU_VX_MF4_MASK
    10U,	// PseudoVDIVU_VX_MF8
    10U,	// PseudoVDIVU_VX_MF8_MASK
    10U,	// PseudoVDIV_VV_M1
    10U,	// PseudoVDIV_VV_M1_MASK
    10U,	// PseudoVDIV_VV_M2
    10U,	// PseudoVDIV_VV_M2_MASK
    10U,	// PseudoVDIV_VV_M4
    10U,	// PseudoVDIV_VV_M4_MASK
    10U,	// PseudoVDIV_VV_M8
    10U,	// PseudoVDIV_VV_M8_MASK
    10U,	// PseudoVDIV_VV_MF2
    10U,	// PseudoVDIV_VV_MF2_MASK
    10U,	// PseudoVDIV_VV_MF4
    10U,	// PseudoVDIV_VV_MF4_MASK
    10U,	// PseudoVDIV_VV_MF8
    10U,	// PseudoVDIV_VV_MF8_MASK
    10U,	// PseudoVDIV_VX_M1
    10U,	// PseudoVDIV_VX_M1_MASK
    10U,	// PseudoVDIV_VX_M2
    10U,	// PseudoVDIV_VX_M2_MASK
    10U,	// PseudoVDIV_VX_M4
    10U,	// PseudoVDIV_VX_M4_MASK
    10U,	// PseudoVDIV_VX_M8
    10U,	// PseudoVDIV_VX_M8_MASK
    10U,	// PseudoVDIV_VX_MF2
    10U,	// PseudoVDIV_VX_MF2_MASK
    10U,	// PseudoVDIV_VX_MF4
    10U,	// PseudoVDIV_VX_MF4_MASK
    10U,	// PseudoVDIV_VX_MF8
    10U,	// PseudoVDIV_VX_MF8_MASK
    10U,	// PseudoVFADD_VF16_M1
    10U,	// PseudoVFADD_VF16_M1_MASK
    10U,	// PseudoVFADD_VF16_M2
    10U,	// PseudoVFADD_VF16_M2_MASK
    10U,	// PseudoVFADD_VF16_M4
    10U,	// PseudoVFADD_VF16_M4_MASK
    10U,	// PseudoVFADD_VF16_M8
    10U,	// PseudoVFADD_VF16_M8_MASK
    10U,	// PseudoVFADD_VF16_MF2
    10U,	// PseudoVFADD_VF16_MF2_MASK
    10U,	// PseudoVFADD_VF16_MF4
    10U,	// PseudoVFADD_VF16_MF4_MASK
    10U,	// PseudoVFADD_VF16_MF8
    10U,	// PseudoVFADD_VF16_MF8_MASK
    10U,	// PseudoVFADD_VF32_M1
    10U,	// PseudoVFADD_VF32_M1_MASK
    10U,	// PseudoVFADD_VF32_M2
    10U,	// PseudoVFADD_VF32_M2_MASK
    10U,	// PseudoVFADD_VF32_M4
    10U,	// PseudoVFADD_VF32_M4_MASK
    10U,	// PseudoVFADD_VF32_M8
    10U,	// PseudoVFADD_VF32_M8_MASK
    10U,	// PseudoVFADD_VF32_MF2
    10U,	// PseudoVFADD_VF32_MF2_MASK
    10U,	// PseudoVFADD_VF32_MF4
    10U,	// PseudoVFADD_VF32_MF4_MASK
    10U,	// PseudoVFADD_VF32_MF8
    10U,	// PseudoVFADD_VF32_MF8_MASK
    10U,	// PseudoVFADD_VF64_M1
    10U,	// PseudoVFADD_VF64_M1_MASK
    10U,	// PseudoVFADD_VF64_M2
    10U,	// PseudoVFADD_VF64_M2_MASK
    10U,	// PseudoVFADD_VF64_M4
    10U,	// PseudoVFADD_VF64_M4_MASK
    10U,	// PseudoVFADD_VF64_M8
    10U,	// PseudoVFADD_VF64_M8_MASK
    10U,	// PseudoVFADD_VF64_MF2
    10U,	// PseudoVFADD_VF64_MF2_MASK
    10U,	// PseudoVFADD_VF64_MF4
    10U,	// PseudoVFADD_VF64_MF4_MASK
    10U,	// PseudoVFADD_VF64_MF8
    10U,	// PseudoVFADD_VF64_MF8_MASK
    10U,	// PseudoVFADD_VV_M1
    10U,	// PseudoVFADD_VV_M1_MASK
    10U,	// PseudoVFADD_VV_M2
    10U,	// PseudoVFADD_VV_M2_MASK
    10U,	// PseudoVFADD_VV_M4
    10U,	// PseudoVFADD_VV_M4_MASK
    10U,	// PseudoVFADD_VV_M8
    10U,	// PseudoVFADD_VV_M8_MASK
    10U,	// PseudoVFADD_VV_MF2
    10U,	// PseudoVFADD_VV_MF2_MASK
    10U,	// PseudoVFADD_VV_MF4
    10U,	// PseudoVFADD_VV_MF4_MASK
    10U,	// PseudoVFADD_VV_MF8
    10U,	// PseudoVFADD_VV_MF8_MASK
    10U,	// PseudoVFCLASS_V_M1
    10U,	// PseudoVFCLASS_V_M1_MASK
    10U,	// PseudoVFCLASS_V_M2
    10U,	// PseudoVFCLASS_V_M2_MASK
    10U,	// PseudoVFCLASS_V_M4
    10U,	// PseudoVFCLASS_V_M4_MASK
    10U,	// PseudoVFCLASS_V_M8
    10U,	// PseudoVFCLASS_V_M8_MASK
    10U,	// PseudoVFCLASS_V_MF2
    10U,	// PseudoVFCLASS_V_MF2_MASK
    10U,	// PseudoVFCLASS_V_MF4
    10U,	// PseudoVFCLASS_V_MF4_MASK
    10U,	// PseudoVFCLASS_V_MF8
    10U,	// PseudoVFCLASS_V_MF8_MASK
    10U,	// PseudoVFCVT_F_XU_V_M1
    10U,	// PseudoVFCVT_F_XU_V_M1_MASK
    10U,	// PseudoVFCVT_F_XU_V_M2
    10U,	// PseudoVFCVT_F_XU_V_M2_MASK
    10U,	// PseudoVFCVT_F_XU_V_M4
    10U,	// PseudoVFCVT_F_XU_V_M4_MASK
    10U,	// PseudoVFCVT_F_XU_V_M8
    10U,	// PseudoVFCVT_F_XU_V_M8_MASK
    10U,	// PseudoVFCVT_F_XU_V_MF2
    10U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    10U,	// PseudoVFCVT_F_XU_V_MF4
    10U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    10U,	// PseudoVFCVT_F_XU_V_MF8
    10U,	// PseudoVFCVT_F_XU_V_MF8_MASK
    10U,	// PseudoVFCVT_F_X_V_M1
    10U,	// PseudoVFCVT_F_X_V_M1_MASK
    10U,	// PseudoVFCVT_F_X_V_M2
    10U,	// PseudoVFCVT_F_X_V_M2_MASK
    10U,	// PseudoVFCVT_F_X_V_M4
    10U,	// PseudoVFCVT_F_X_V_M4_MASK
    10U,	// PseudoVFCVT_F_X_V_M8
    10U,	// PseudoVFCVT_F_X_V_M8_MASK
    10U,	// PseudoVFCVT_F_X_V_MF2
    10U,	// PseudoVFCVT_F_X_V_MF2_MASK
    10U,	// PseudoVFCVT_F_X_V_MF4
    10U,	// PseudoVFCVT_F_X_V_MF4_MASK
    10U,	// PseudoVFCVT_F_X_V_MF8
    10U,	// PseudoVFCVT_F_X_V_MF8_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF8
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF8_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M1
    10U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M2
    10U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M4
    10U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M8
    10U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF8
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF8_MASK
    10U,	// PseudoVFCVT_XU_F_V_M1
    10U,	// PseudoVFCVT_XU_F_V_M1_MASK
    10U,	// PseudoVFCVT_XU_F_V_M2
    10U,	// PseudoVFCVT_XU_F_V_M2_MASK
    10U,	// PseudoVFCVT_XU_F_V_M4
    10U,	// PseudoVFCVT_XU_F_V_M4_MASK
    10U,	// PseudoVFCVT_XU_F_V_M8
    10U,	// PseudoVFCVT_XU_F_V_M8_MASK
    10U,	// PseudoVFCVT_XU_F_V_MF2
    10U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    10U,	// PseudoVFCVT_XU_F_V_MF4
    10U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    10U,	// PseudoVFCVT_XU_F_V_MF8
    10U,	// PseudoVFCVT_XU_F_V_MF8_MASK
    10U,	// PseudoVFCVT_X_F_V_M1
    10U,	// PseudoVFCVT_X_F_V_M1_MASK
    10U,	// PseudoVFCVT_X_F_V_M2
    10U,	// PseudoVFCVT_X_F_V_M2_MASK
    10U,	// PseudoVFCVT_X_F_V_M4
    10U,	// PseudoVFCVT_X_F_V_M4_MASK
    10U,	// PseudoVFCVT_X_F_V_M8
    10U,	// PseudoVFCVT_X_F_V_M8_MASK
    10U,	// PseudoVFCVT_X_F_V_MF2
    10U,	// PseudoVFCVT_X_F_V_MF2_MASK
    10U,	// PseudoVFCVT_X_F_V_MF4
    10U,	// PseudoVFCVT_X_F_V_MF4_MASK
    10U,	// PseudoVFCVT_X_F_V_MF8
    10U,	// PseudoVFCVT_X_F_V_MF8_MASK
    10U,	// PseudoVFDIV_VF16_M1
    10U,	// PseudoVFDIV_VF16_M1_MASK
    10U,	// PseudoVFDIV_VF16_M2
    10U,	// PseudoVFDIV_VF16_M2_MASK
    10U,	// PseudoVFDIV_VF16_M4
    10U,	// PseudoVFDIV_VF16_M4_MASK
    10U,	// PseudoVFDIV_VF16_M8
    10U,	// PseudoVFDIV_VF16_M8_MASK
    10U,	// PseudoVFDIV_VF16_MF2
    10U,	// PseudoVFDIV_VF16_MF2_MASK
    10U,	// PseudoVFDIV_VF16_MF4
    10U,	// PseudoVFDIV_VF16_MF4_MASK
    10U,	// PseudoVFDIV_VF16_MF8
    10U,	// PseudoVFDIV_VF16_MF8_MASK
    10U,	// PseudoVFDIV_VF32_M1
    10U,	// PseudoVFDIV_VF32_M1_MASK
    10U,	// PseudoVFDIV_VF32_M2
    10U,	// PseudoVFDIV_VF32_M2_MASK
    10U,	// PseudoVFDIV_VF32_M4
    10U,	// PseudoVFDIV_VF32_M4_MASK
    10U,	// PseudoVFDIV_VF32_M8
    10U,	// PseudoVFDIV_VF32_M8_MASK
    10U,	// PseudoVFDIV_VF32_MF2
    10U,	// PseudoVFDIV_VF32_MF2_MASK
    10U,	// PseudoVFDIV_VF32_MF4
    10U,	// PseudoVFDIV_VF32_MF4_MASK
    10U,	// PseudoVFDIV_VF32_MF8
    10U,	// PseudoVFDIV_VF32_MF8_MASK
    10U,	// PseudoVFDIV_VF64_M1
    10U,	// PseudoVFDIV_VF64_M1_MASK
    10U,	// PseudoVFDIV_VF64_M2
    10U,	// PseudoVFDIV_VF64_M2_MASK
    10U,	// PseudoVFDIV_VF64_M4
    10U,	// PseudoVFDIV_VF64_M4_MASK
    10U,	// PseudoVFDIV_VF64_M8
    10U,	// PseudoVFDIV_VF64_M8_MASK
    10U,	// PseudoVFDIV_VF64_MF2
    10U,	// PseudoVFDIV_VF64_MF2_MASK
    10U,	// PseudoVFDIV_VF64_MF4
    10U,	// PseudoVFDIV_VF64_MF4_MASK
    10U,	// PseudoVFDIV_VF64_MF8
    10U,	// PseudoVFDIV_VF64_MF8_MASK
    10U,	// PseudoVFDIV_VV_M1
    10U,	// PseudoVFDIV_VV_M1_MASK
    10U,	// PseudoVFDIV_VV_M2
    10U,	// PseudoVFDIV_VV_M2_MASK
    10U,	// PseudoVFDIV_VV_M4
    10U,	// PseudoVFDIV_VV_M4_MASK
    10U,	// PseudoVFDIV_VV_M8
    10U,	// PseudoVFDIV_VV_M8_MASK
    10U,	// PseudoVFDIV_VV_MF2
    10U,	// PseudoVFDIV_VV_MF2_MASK
    10U,	// PseudoVFDIV_VV_MF4
    10U,	// PseudoVFDIV_VV_MF4_MASK
    10U,	// PseudoVFDIV_VV_MF8
    10U,	// PseudoVFDIV_VV_MF8_MASK
    10U,	// PseudoVFIRST_M_B1
    10U,	// PseudoVFIRST_M_B16
    10U,	// PseudoVFIRST_M_B16_MASK
    10U,	// PseudoVFIRST_M_B1_MASK
    10U,	// PseudoVFIRST_M_B2
    10U,	// PseudoVFIRST_M_B2_MASK
    10U,	// PseudoVFIRST_M_B32
    10U,	// PseudoVFIRST_M_B32_MASK
    10U,	// PseudoVFIRST_M_B4
    10U,	// PseudoVFIRST_M_B4_MASK
    10U,	// PseudoVFIRST_M_B64
    10U,	// PseudoVFIRST_M_B64_MASK
    10U,	// PseudoVFIRST_M_B8
    10U,	// PseudoVFIRST_M_B8_MASK
    10U,	// PseudoVFMACC_VF16_M1
    10U,	// PseudoVFMACC_VF16_M1_MASK
    10U,	// PseudoVFMACC_VF16_M2
    10U,	// PseudoVFMACC_VF16_M2_MASK
    10U,	// PseudoVFMACC_VF16_M4
    10U,	// PseudoVFMACC_VF16_M4_MASK
    10U,	// PseudoVFMACC_VF16_M8
    10U,	// PseudoVFMACC_VF16_M8_MASK
    10U,	// PseudoVFMACC_VF16_MF2
    10U,	// PseudoVFMACC_VF16_MF2_MASK
    10U,	// PseudoVFMACC_VF16_MF4
    10U,	// PseudoVFMACC_VF16_MF4_MASK
    10U,	// PseudoVFMACC_VF16_MF8
    10U,	// PseudoVFMACC_VF16_MF8_MASK
    10U,	// PseudoVFMACC_VF32_M1
    10U,	// PseudoVFMACC_VF32_M1_MASK
    10U,	// PseudoVFMACC_VF32_M2
    10U,	// PseudoVFMACC_VF32_M2_MASK
    10U,	// PseudoVFMACC_VF32_M4
    10U,	// PseudoVFMACC_VF32_M4_MASK
    10U,	// PseudoVFMACC_VF32_M8
    10U,	// PseudoVFMACC_VF32_M8_MASK
    10U,	// PseudoVFMACC_VF32_MF2
    10U,	// PseudoVFMACC_VF32_MF2_MASK
    10U,	// PseudoVFMACC_VF32_MF4
    10U,	// PseudoVFMACC_VF32_MF4_MASK
    10U,	// PseudoVFMACC_VF32_MF8
    10U,	// PseudoVFMACC_VF32_MF8_MASK
    10U,	// PseudoVFMACC_VF64_M1
    10U,	// PseudoVFMACC_VF64_M1_MASK
    10U,	// PseudoVFMACC_VF64_M2
    10U,	// PseudoVFMACC_VF64_M2_MASK
    10U,	// PseudoVFMACC_VF64_M4
    10U,	// PseudoVFMACC_VF64_M4_MASK
    10U,	// PseudoVFMACC_VF64_M8
    10U,	// PseudoVFMACC_VF64_M8_MASK
    10U,	// PseudoVFMACC_VF64_MF2
    10U,	// PseudoVFMACC_VF64_MF2_MASK
    10U,	// PseudoVFMACC_VF64_MF4
    10U,	// PseudoVFMACC_VF64_MF4_MASK
    10U,	// PseudoVFMACC_VF64_MF8
    10U,	// PseudoVFMACC_VF64_MF8_MASK
    10U,	// PseudoVFMACC_VV_M1
    10U,	// PseudoVFMACC_VV_M1_MASK
    10U,	// PseudoVFMACC_VV_M2
    10U,	// PseudoVFMACC_VV_M2_MASK
    10U,	// PseudoVFMACC_VV_M4
    10U,	// PseudoVFMACC_VV_M4_MASK
    10U,	// PseudoVFMACC_VV_M8
    10U,	// PseudoVFMACC_VV_M8_MASK
    10U,	// PseudoVFMACC_VV_MF2
    10U,	// PseudoVFMACC_VV_MF2_MASK
    10U,	// PseudoVFMACC_VV_MF4
    10U,	// PseudoVFMACC_VV_MF4_MASK
    10U,	// PseudoVFMACC_VV_MF8
    10U,	// PseudoVFMACC_VV_MF8_MASK
    10U,	// PseudoVFMADD_VF16_M1
    10U,	// PseudoVFMADD_VF16_M1_MASK
    10U,	// PseudoVFMADD_VF16_M2
    10U,	// PseudoVFMADD_VF16_M2_MASK
    10U,	// PseudoVFMADD_VF16_M4
    10U,	// PseudoVFMADD_VF16_M4_MASK
    10U,	// PseudoVFMADD_VF16_M8
    10U,	// PseudoVFMADD_VF16_M8_MASK
    10U,	// PseudoVFMADD_VF16_MF2
    10U,	// PseudoVFMADD_VF16_MF2_MASK
    10U,	// PseudoVFMADD_VF16_MF4
    10U,	// PseudoVFMADD_VF16_MF4_MASK
    10U,	// PseudoVFMADD_VF16_MF8
    10U,	// PseudoVFMADD_VF16_MF8_MASK
    10U,	// PseudoVFMADD_VF32_M1
    10U,	// PseudoVFMADD_VF32_M1_MASK
    10U,	// PseudoVFMADD_VF32_M2
    10U,	// PseudoVFMADD_VF32_M2_MASK
    10U,	// PseudoVFMADD_VF32_M4
    10U,	// PseudoVFMADD_VF32_M4_MASK
    10U,	// PseudoVFMADD_VF32_M8
    10U,	// PseudoVFMADD_VF32_M8_MASK
    10U,	// PseudoVFMADD_VF32_MF2
    10U,	// PseudoVFMADD_VF32_MF2_MASK
    10U,	// PseudoVFMADD_VF32_MF4
    10U,	// PseudoVFMADD_VF32_MF4_MASK
    10U,	// PseudoVFMADD_VF32_MF8
    10U,	// PseudoVFMADD_VF32_MF8_MASK
    10U,	// PseudoVFMADD_VF64_M1
    10U,	// PseudoVFMADD_VF64_M1_MASK
    10U,	// PseudoVFMADD_VF64_M2
    10U,	// PseudoVFMADD_VF64_M2_MASK
    10U,	// PseudoVFMADD_VF64_M4
    10U,	// PseudoVFMADD_VF64_M4_MASK
    10U,	// PseudoVFMADD_VF64_M8
    10U,	// PseudoVFMADD_VF64_M8_MASK
    10U,	// PseudoVFMADD_VF64_MF2
    10U,	// PseudoVFMADD_VF64_MF2_MASK
    10U,	// PseudoVFMADD_VF64_MF4
    10U,	// PseudoVFMADD_VF64_MF4_MASK
    10U,	// PseudoVFMADD_VF64_MF8
    10U,	// PseudoVFMADD_VF64_MF8_MASK
    10U,	// PseudoVFMADD_VV_M1
    10U,	// PseudoVFMADD_VV_M1_MASK
    10U,	// PseudoVFMADD_VV_M2
    10U,	// PseudoVFMADD_VV_M2_MASK
    10U,	// PseudoVFMADD_VV_M4
    10U,	// PseudoVFMADD_VV_M4_MASK
    10U,	// PseudoVFMADD_VV_M8
    10U,	// PseudoVFMADD_VV_M8_MASK
    10U,	// PseudoVFMADD_VV_MF2
    10U,	// PseudoVFMADD_VV_MF2_MASK
    10U,	// PseudoVFMADD_VV_MF4
    10U,	// PseudoVFMADD_VV_MF4_MASK
    10U,	// PseudoVFMADD_VV_MF8
    10U,	// PseudoVFMADD_VV_MF8_MASK
    10U,	// PseudoVFMAX_VF16_M1
    10U,	// PseudoVFMAX_VF16_M1_MASK
    10U,	// PseudoVFMAX_VF16_M2
    10U,	// PseudoVFMAX_VF16_M2_MASK
    10U,	// PseudoVFMAX_VF16_M4
    10U,	// PseudoVFMAX_VF16_M4_MASK
    10U,	// PseudoVFMAX_VF16_M8
    10U,	// PseudoVFMAX_VF16_M8_MASK
    10U,	// PseudoVFMAX_VF16_MF2
    10U,	// PseudoVFMAX_VF16_MF2_MASK
    10U,	// PseudoVFMAX_VF16_MF4
    10U,	// PseudoVFMAX_VF16_MF4_MASK
    10U,	// PseudoVFMAX_VF16_MF8
    10U,	// PseudoVFMAX_VF16_MF8_MASK
    10U,	// PseudoVFMAX_VF32_M1
    10U,	// PseudoVFMAX_VF32_M1_MASK
    10U,	// PseudoVFMAX_VF32_M2
    10U,	// PseudoVFMAX_VF32_M2_MASK
    10U,	// PseudoVFMAX_VF32_M4
    10U,	// PseudoVFMAX_VF32_M4_MASK
    10U,	// PseudoVFMAX_VF32_M8
    10U,	// PseudoVFMAX_VF32_M8_MASK
    10U,	// PseudoVFMAX_VF32_MF2
    10U,	// PseudoVFMAX_VF32_MF2_MASK
    10U,	// PseudoVFMAX_VF32_MF4
    10U,	// PseudoVFMAX_VF32_MF4_MASK
    10U,	// PseudoVFMAX_VF32_MF8
    10U,	// PseudoVFMAX_VF32_MF8_MASK
    10U,	// PseudoVFMAX_VF64_M1
    10U,	// PseudoVFMAX_VF64_M1_MASK
    10U,	// PseudoVFMAX_VF64_M2
    10U,	// PseudoVFMAX_VF64_M2_MASK
    10U,	// PseudoVFMAX_VF64_M4
    10U,	// PseudoVFMAX_VF64_M4_MASK
    10U,	// PseudoVFMAX_VF64_M8
    10U,	// PseudoVFMAX_VF64_M8_MASK
    10U,	// PseudoVFMAX_VF64_MF2
    10U,	// PseudoVFMAX_VF64_MF2_MASK
    10U,	// PseudoVFMAX_VF64_MF4
    10U,	// PseudoVFMAX_VF64_MF4_MASK
    10U,	// PseudoVFMAX_VF64_MF8
    10U,	// PseudoVFMAX_VF64_MF8_MASK
    10U,	// PseudoVFMAX_VV_M1
    10U,	// PseudoVFMAX_VV_M1_MASK
    10U,	// PseudoVFMAX_VV_M2
    10U,	// PseudoVFMAX_VV_M2_MASK
    10U,	// PseudoVFMAX_VV_M4
    10U,	// PseudoVFMAX_VV_M4_MASK
    10U,	// PseudoVFMAX_VV_M8
    10U,	// PseudoVFMAX_VV_M8_MASK
    10U,	// PseudoVFMAX_VV_MF2
    10U,	// PseudoVFMAX_VV_MF2_MASK
    10U,	// PseudoVFMAX_VV_MF4
    10U,	// PseudoVFMAX_VV_MF4_MASK
    10U,	// PseudoVFMAX_VV_MF8
    10U,	// PseudoVFMAX_VV_MF8_MASK
    10U,	// PseudoVFMERGE_VF16M_M1
    10U,	// PseudoVFMERGE_VF16M_M2
    10U,	// PseudoVFMERGE_VF16M_M4
    10U,	// PseudoVFMERGE_VF16M_M8
    10U,	// PseudoVFMERGE_VF16M_MF2
    10U,	// PseudoVFMERGE_VF16M_MF4
    10U,	// PseudoVFMERGE_VF16M_MF8
    10U,	// PseudoVFMERGE_VF32M_M1
    10U,	// PseudoVFMERGE_VF32M_M2
    10U,	// PseudoVFMERGE_VF32M_M4
    10U,	// PseudoVFMERGE_VF32M_M8
    10U,	// PseudoVFMERGE_VF32M_MF2
    10U,	// PseudoVFMERGE_VF32M_MF4
    10U,	// PseudoVFMERGE_VF32M_MF8
    10U,	// PseudoVFMERGE_VF64M_M1
    10U,	// PseudoVFMERGE_VF64M_M2
    10U,	// PseudoVFMERGE_VF64M_M4
    10U,	// PseudoVFMERGE_VF64M_M8
    10U,	// PseudoVFMERGE_VF64M_MF2
    10U,	// PseudoVFMERGE_VF64M_MF4
    10U,	// PseudoVFMERGE_VF64M_MF8
    10U,	// PseudoVFMIN_VF16_M1
    10U,	// PseudoVFMIN_VF16_M1_MASK
    10U,	// PseudoVFMIN_VF16_M2
    10U,	// PseudoVFMIN_VF16_M2_MASK
    10U,	// PseudoVFMIN_VF16_M4
    10U,	// PseudoVFMIN_VF16_M4_MASK
    10U,	// PseudoVFMIN_VF16_M8
    10U,	// PseudoVFMIN_VF16_M8_MASK
    10U,	// PseudoVFMIN_VF16_MF2
    10U,	// PseudoVFMIN_VF16_MF2_MASK
    10U,	// PseudoVFMIN_VF16_MF4
    10U,	// PseudoVFMIN_VF16_MF4_MASK
    10U,	// PseudoVFMIN_VF16_MF8
    10U,	// PseudoVFMIN_VF16_MF8_MASK
    10U,	// PseudoVFMIN_VF32_M1
    10U,	// PseudoVFMIN_VF32_M1_MASK
    10U,	// PseudoVFMIN_VF32_M2
    10U,	// PseudoVFMIN_VF32_M2_MASK
    10U,	// PseudoVFMIN_VF32_M4
    10U,	// PseudoVFMIN_VF32_M4_MASK
    10U,	// PseudoVFMIN_VF32_M8
    10U,	// PseudoVFMIN_VF32_M8_MASK
    10U,	// PseudoVFMIN_VF32_MF2
    10U,	// PseudoVFMIN_VF32_MF2_MASK
    10U,	// PseudoVFMIN_VF32_MF4
    10U,	// PseudoVFMIN_VF32_MF4_MASK
    10U,	// PseudoVFMIN_VF32_MF8
    10U,	// PseudoVFMIN_VF32_MF8_MASK
    10U,	// PseudoVFMIN_VF64_M1
    10U,	// PseudoVFMIN_VF64_M1_MASK
    10U,	// PseudoVFMIN_VF64_M2
    10U,	// PseudoVFMIN_VF64_M2_MASK
    10U,	// PseudoVFMIN_VF64_M4
    10U,	// PseudoVFMIN_VF64_M4_MASK
    10U,	// PseudoVFMIN_VF64_M8
    10U,	// PseudoVFMIN_VF64_M8_MASK
    10U,	// PseudoVFMIN_VF64_MF2
    10U,	// PseudoVFMIN_VF64_MF2_MASK
    10U,	// PseudoVFMIN_VF64_MF4
    10U,	// PseudoVFMIN_VF64_MF4_MASK
    10U,	// PseudoVFMIN_VF64_MF8
    10U,	// PseudoVFMIN_VF64_MF8_MASK
    10U,	// PseudoVFMIN_VV_M1
    10U,	// PseudoVFMIN_VV_M1_MASK
    10U,	// PseudoVFMIN_VV_M2
    10U,	// PseudoVFMIN_VV_M2_MASK
    10U,	// PseudoVFMIN_VV_M4
    10U,	// PseudoVFMIN_VV_M4_MASK
    10U,	// PseudoVFMIN_VV_M8
    10U,	// PseudoVFMIN_VV_M8_MASK
    10U,	// PseudoVFMIN_VV_MF2
    10U,	// PseudoVFMIN_VV_MF2_MASK
    10U,	// PseudoVFMIN_VV_MF4
    10U,	// PseudoVFMIN_VV_MF4_MASK
    10U,	// PseudoVFMIN_VV_MF8
    10U,	// PseudoVFMIN_VV_MF8_MASK
    10U,	// PseudoVFMSAC_VF16_M1
    10U,	// PseudoVFMSAC_VF16_M1_MASK
    10U,	// PseudoVFMSAC_VF16_M2
    10U,	// PseudoVFMSAC_VF16_M2_MASK
    10U,	// PseudoVFMSAC_VF16_M4
    10U,	// PseudoVFMSAC_VF16_M4_MASK
    10U,	// PseudoVFMSAC_VF16_M8
    10U,	// PseudoVFMSAC_VF16_M8_MASK
    10U,	// PseudoVFMSAC_VF16_MF2
    10U,	// PseudoVFMSAC_VF16_MF2_MASK
    10U,	// PseudoVFMSAC_VF16_MF4
    10U,	// PseudoVFMSAC_VF16_MF4_MASK
    10U,	// PseudoVFMSAC_VF16_MF8
    10U,	// PseudoVFMSAC_VF16_MF8_MASK
    10U,	// PseudoVFMSAC_VF32_M1
    10U,	// PseudoVFMSAC_VF32_M1_MASK
    10U,	// PseudoVFMSAC_VF32_M2
    10U,	// PseudoVFMSAC_VF32_M2_MASK
    10U,	// PseudoVFMSAC_VF32_M4
    10U,	// PseudoVFMSAC_VF32_M4_MASK
    10U,	// PseudoVFMSAC_VF32_M8
    10U,	// PseudoVFMSAC_VF32_M8_MASK
    10U,	// PseudoVFMSAC_VF32_MF2
    10U,	// PseudoVFMSAC_VF32_MF2_MASK
    10U,	// PseudoVFMSAC_VF32_MF4
    10U,	// PseudoVFMSAC_VF32_MF4_MASK
    10U,	// PseudoVFMSAC_VF32_MF8
    10U,	// PseudoVFMSAC_VF32_MF8_MASK
    10U,	// PseudoVFMSAC_VF64_M1
    10U,	// PseudoVFMSAC_VF64_M1_MASK
    10U,	// PseudoVFMSAC_VF64_M2
    10U,	// PseudoVFMSAC_VF64_M2_MASK
    10U,	// PseudoVFMSAC_VF64_M4
    10U,	// PseudoVFMSAC_VF64_M4_MASK
    10U,	// PseudoVFMSAC_VF64_M8
    10U,	// PseudoVFMSAC_VF64_M8_MASK
    10U,	// PseudoVFMSAC_VF64_MF2
    10U,	// PseudoVFMSAC_VF64_MF2_MASK
    10U,	// PseudoVFMSAC_VF64_MF4
    10U,	// PseudoVFMSAC_VF64_MF4_MASK
    10U,	// PseudoVFMSAC_VF64_MF8
    10U,	// PseudoVFMSAC_VF64_MF8_MASK
    10U,	// PseudoVFMSAC_VV_M1
    10U,	// PseudoVFMSAC_VV_M1_MASK
    10U,	// PseudoVFMSAC_VV_M2
    10U,	// PseudoVFMSAC_VV_M2_MASK
    10U,	// PseudoVFMSAC_VV_M4
    10U,	// PseudoVFMSAC_VV_M4_MASK
    10U,	// PseudoVFMSAC_VV_M8
    10U,	// PseudoVFMSAC_VV_M8_MASK
    10U,	// PseudoVFMSAC_VV_MF2
    10U,	// PseudoVFMSAC_VV_MF2_MASK
    10U,	// PseudoVFMSAC_VV_MF4
    10U,	// PseudoVFMSAC_VV_MF4_MASK
    10U,	// PseudoVFMSAC_VV_MF8
    10U,	// PseudoVFMSAC_VV_MF8_MASK
    10U,	// PseudoVFMSUB_VF16_M1
    10U,	// PseudoVFMSUB_VF16_M1_MASK
    10U,	// PseudoVFMSUB_VF16_M2
    10U,	// PseudoVFMSUB_VF16_M2_MASK
    10U,	// PseudoVFMSUB_VF16_M4
    10U,	// PseudoVFMSUB_VF16_M4_MASK
    10U,	// PseudoVFMSUB_VF16_M8
    10U,	// PseudoVFMSUB_VF16_M8_MASK
    10U,	// PseudoVFMSUB_VF16_MF2
    10U,	// PseudoVFMSUB_VF16_MF2_MASK
    10U,	// PseudoVFMSUB_VF16_MF4
    10U,	// PseudoVFMSUB_VF16_MF4_MASK
    10U,	// PseudoVFMSUB_VF16_MF8
    10U,	// PseudoVFMSUB_VF16_MF8_MASK
    10U,	// PseudoVFMSUB_VF32_M1
    10U,	// PseudoVFMSUB_VF32_M1_MASK
    10U,	// PseudoVFMSUB_VF32_M2
    10U,	// PseudoVFMSUB_VF32_M2_MASK
    10U,	// PseudoVFMSUB_VF32_M4
    10U,	// PseudoVFMSUB_VF32_M4_MASK
    10U,	// PseudoVFMSUB_VF32_M8
    10U,	// PseudoVFMSUB_VF32_M8_MASK
    10U,	// PseudoVFMSUB_VF32_MF2
    10U,	// PseudoVFMSUB_VF32_MF2_MASK
    10U,	// PseudoVFMSUB_VF32_MF4
    10U,	// PseudoVFMSUB_VF32_MF4_MASK
    10U,	// PseudoVFMSUB_VF32_MF8
    10U,	// PseudoVFMSUB_VF32_MF8_MASK
    10U,	// PseudoVFMSUB_VF64_M1
    10U,	// PseudoVFMSUB_VF64_M1_MASK
    10U,	// PseudoVFMSUB_VF64_M2
    10U,	// PseudoVFMSUB_VF64_M2_MASK
    10U,	// PseudoVFMSUB_VF64_M4
    10U,	// PseudoVFMSUB_VF64_M4_MASK
    10U,	// PseudoVFMSUB_VF64_M8
    10U,	// PseudoVFMSUB_VF64_M8_MASK
    10U,	// PseudoVFMSUB_VF64_MF2
    10U,	// PseudoVFMSUB_VF64_MF2_MASK
    10U,	// PseudoVFMSUB_VF64_MF4
    10U,	// PseudoVFMSUB_VF64_MF4_MASK
    10U,	// PseudoVFMSUB_VF64_MF8
    10U,	// PseudoVFMSUB_VF64_MF8_MASK
    10U,	// PseudoVFMSUB_VV_M1
    10U,	// PseudoVFMSUB_VV_M1_MASK
    10U,	// PseudoVFMSUB_VV_M2
    10U,	// PseudoVFMSUB_VV_M2_MASK
    10U,	// PseudoVFMSUB_VV_M4
    10U,	// PseudoVFMSUB_VV_M4_MASK
    10U,	// PseudoVFMSUB_VV_M8
    10U,	// PseudoVFMSUB_VV_M8_MASK
    10U,	// PseudoVFMSUB_VV_MF2
    10U,	// PseudoVFMSUB_VV_MF2_MASK
    10U,	// PseudoVFMSUB_VV_MF4
    10U,	// PseudoVFMSUB_VV_MF4_MASK
    10U,	// PseudoVFMSUB_VV_MF8
    10U,	// PseudoVFMSUB_VV_MF8_MASK
    10U,	// PseudoVFMUL_VF16_M1
    10U,	// PseudoVFMUL_VF16_M1_MASK
    10U,	// PseudoVFMUL_VF16_M2
    10U,	// PseudoVFMUL_VF16_M2_MASK
    10U,	// PseudoVFMUL_VF16_M4
    10U,	// PseudoVFMUL_VF16_M4_MASK
    10U,	// PseudoVFMUL_VF16_M8
    10U,	// PseudoVFMUL_VF16_M8_MASK
    10U,	// PseudoVFMUL_VF16_MF2
    10U,	// PseudoVFMUL_VF16_MF2_MASK
    10U,	// PseudoVFMUL_VF16_MF4
    10U,	// PseudoVFMUL_VF16_MF4_MASK
    10U,	// PseudoVFMUL_VF16_MF8
    10U,	// PseudoVFMUL_VF16_MF8_MASK
    10U,	// PseudoVFMUL_VF32_M1
    10U,	// PseudoVFMUL_VF32_M1_MASK
    10U,	// PseudoVFMUL_VF32_M2
    10U,	// PseudoVFMUL_VF32_M2_MASK
    10U,	// PseudoVFMUL_VF32_M4
    10U,	// PseudoVFMUL_VF32_M4_MASK
    10U,	// PseudoVFMUL_VF32_M8
    10U,	// PseudoVFMUL_VF32_M8_MASK
    10U,	// PseudoVFMUL_VF32_MF2
    10U,	// PseudoVFMUL_VF32_MF2_MASK
    10U,	// PseudoVFMUL_VF32_MF4
    10U,	// PseudoVFMUL_VF32_MF4_MASK
    10U,	// PseudoVFMUL_VF32_MF8
    10U,	// PseudoVFMUL_VF32_MF8_MASK
    10U,	// PseudoVFMUL_VF64_M1
    10U,	// PseudoVFMUL_VF64_M1_MASK
    10U,	// PseudoVFMUL_VF64_M2
    10U,	// PseudoVFMUL_VF64_M2_MASK
    10U,	// PseudoVFMUL_VF64_M4
    10U,	// PseudoVFMUL_VF64_M4_MASK
    10U,	// PseudoVFMUL_VF64_M8
    10U,	// PseudoVFMUL_VF64_M8_MASK
    10U,	// PseudoVFMUL_VF64_MF2
    10U,	// PseudoVFMUL_VF64_MF2_MASK
    10U,	// PseudoVFMUL_VF64_MF4
    10U,	// PseudoVFMUL_VF64_MF4_MASK
    10U,	// PseudoVFMUL_VF64_MF8
    10U,	// PseudoVFMUL_VF64_MF8_MASK
    10U,	// PseudoVFMUL_VV_M1
    10U,	// PseudoVFMUL_VV_M1_MASK
    10U,	// PseudoVFMUL_VV_M2
    10U,	// PseudoVFMUL_VV_M2_MASK
    10U,	// PseudoVFMUL_VV_M4
    10U,	// PseudoVFMUL_VV_M4_MASK
    10U,	// PseudoVFMUL_VV_M8
    10U,	// PseudoVFMUL_VV_M8_MASK
    10U,	// PseudoVFMUL_VV_MF2
    10U,	// PseudoVFMUL_VV_MF2_MASK
    10U,	// PseudoVFMUL_VV_MF4
    10U,	// PseudoVFMUL_VV_MF4_MASK
    10U,	// PseudoVFMUL_VV_MF8
    10U,	// PseudoVFMUL_VV_MF8_MASK
    10U,	// PseudoVFMV_F16_S_M1
    10U,	// PseudoVFMV_F16_S_M2
    10U,	// PseudoVFMV_F16_S_M4
    10U,	// PseudoVFMV_F16_S_M8
    10U,	// PseudoVFMV_F16_S_MF2
    10U,	// PseudoVFMV_F16_S_MF4
    10U,	// PseudoVFMV_F16_S_MF8
    10U,	// PseudoVFMV_F32_S_M1
    10U,	// PseudoVFMV_F32_S_M2
    10U,	// PseudoVFMV_F32_S_M4
    10U,	// PseudoVFMV_F32_S_M8
    10U,	// PseudoVFMV_F32_S_MF2
    10U,	// PseudoVFMV_F32_S_MF4
    10U,	// PseudoVFMV_F32_S_MF8
    10U,	// PseudoVFMV_F64_S_M1
    10U,	// PseudoVFMV_F64_S_M2
    10U,	// PseudoVFMV_F64_S_M4
    10U,	// PseudoVFMV_F64_S_M8
    10U,	// PseudoVFMV_F64_S_MF2
    10U,	// PseudoVFMV_F64_S_MF4
    10U,	// PseudoVFMV_F64_S_MF8
    10U,	// PseudoVFMV_S_F16_M1
    10U,	// PseudoVFMV_S_F16_M2
    10U,	// PseudoVFMV_S_F16_M4
    10U,	// PseudoVFMV_S_F16_M8
    10U,	// PseudoVFMV_S_F16_MF2
    10U,	// PseudoVFMV_S_F16_MF4
    10U,	// PseudoVFMV_S_F16_MF8
    10U,	// PseudoVFMV_S_F32_M1
    10U,	// PseudoVFMV_S_F32_M2
    10U,	// PseudoVFMV_S_F32_M4
    10U,	// PseudoVFMV_S_F32_M8
    10U,	// PseudoVFMV_S_F32_MF2
    10U,	// PseudoVFMV_S_F32_MF4
    10U,	// PseudoVFMV_S_F32_MF8
    10U,	// PseudoVFMV_S_F64_M1
    10U,	// PseudoVFMV_S_F64_M2
    10U,	// PseudoVFMV_S_F64_M4
    10U,	// PseudoVFMV_S_F64_M8
    10U,	// PseudoVFMV_S_F64_MF2
    10U,	// PseudoVFMV_S_F64_MF4
    10U,	// PseudoVFMV_S_F64_MF8
    10U,	// PseudoVFMV_V_F16_M1
    10U,	// PseudoVFMV_V_F16_M2
    10U,	// PseudoVFMV_V_F16_M4
    10U,	// PseudoVFMV_V_F16_M8
    10U,	// PseudoVFMV_V_F16_MF2
    10U,	// PseudoVFMV_V_F16_MF4
    10U,	// PseudoVFMV_V_F16_MF8
    10U,	// PseudoVFMV_V_F32_M1
    10U,	// PseudoVFMV_V_F32_M2
    10U,	// PseudoVFMV_V_F32_M4
    10U,	// PseudoVFMV_V_F32_M8
    10U,	// PseudoVFMV_V_F32_MF2
    10U,	// PseudoVFMV_V_F32_MF4
    10U,	// PseudoVFMV_V_F32_MF8
    10U,	// PseudoVFMV_V_F64_M1
    10U,	// PseudoVFMV_V_F64_M2
    10U,	// PseudoVFMV_V_F64_M4
    10U,	// PseudoVFMV_V_F64_M8
    10U,	// PseudoVFMV_V_F64_MF2
    10U,	// PseudoVFMV_V_F64_MF4
    10U,	// PseudoVFMV_V_F64_MF8
    10U,	// PseudoVFNCVT_F_F_W_M1
    10U,	// PseudoVFNCVT_F_F_W_M1_MASK
    10U,	// PseudoVFNCVT_F_F_W_M2
    10U,	// PseudoVFNCVT_F_F_W_M2_MASK
    10U,	// PseudoVFNCVT_F_F_W_M4
    10U,	// PseudoVFNCVT_F_F_W_M4_MASK
    10U,	// PseudoVFNCVT_F_F_W_MF2
    10U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_F_F_W_MF4
    10U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_F_F_W_MF8
    10U,	// PseudoVFNCVT_F_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_F_XU_W_M1
    10U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    10U,	// PseudoVFNCVT_F_XU_W_M2
    10U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    10U,	// PseudoVFNCVT_F_XU_W_M4
    10U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    10U,	// PseudoVFNCVT_F_XU_W_MF2
    10U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    10U,	// PseudoVFNCVT_F_XU_W_MF4
    10U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    10U,	// PseudoVFNCVT_F_XU_W_MF8
    10U,	// PseudoVFNCVT_F_XU_W_MF8_MASK
    10U,	// PseudoVFNCVT_F_X_W_M1
    10U,	// PseudoVFNCVT_F_X_W_M1_MASK
    10U,	// PseudoVFNCVT_F_X_W_M2
    10U,	// PseudoVFNCVT_F_X_W_M2_MASK
    10U,	// PseudoVFNCVT_F_X_W_M4
    10U,	// PseudoVFNCVT_F_X_W_M4_MASK
    10U,	// PseudoVFNCVT_F_X_W_MF2
    10U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    10U,	// PseudoVFNCVT_F_X_W_MF4
    10U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    10U,	// PseudoVFNCVT_F_X_W_MF8
    10U,	// PseudoVFNCVT_F_X_W_MF8_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_M1
    10U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_M2
    10U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_M4
    10U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF8
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_XU_F_W_M1
    10U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    10U,	// PseudoVFNCVT_XU_F_W_M2
    10U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    10U,	// PseudoVFNCVT_XU_F_W_M4
    10U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    10U,	// PseudoVFNCVT_XU_F_W_MF2
    10U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_XU_F_W_MF4
    10U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_XU_F_W_MF8
    10U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_X_F_W_M1
    10U,	// PseudoVFNCVT_X_F_W_M1_MASK
    10U,	// PseudoVFNCVT_X_F_W_M2
    10U,	// PseudoVFNCVT_X_F_W_M2_MASK
    10U,	// PseudoVFNCVT_X_F_W_M4
    10U,	// PseudoVFNCVT_X_F_W_M4_MASK
    10U,	// PseudoVFNCVT_X_F_W_MF2
    10U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_X_F_W_MF4
    10U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_X_F_W_MF8
    10U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    10U,	// PseudoVFNMACC_VF16_M1
    10U,	// PseudoVFNMACC_VF16_M1_MASK
    10U,	// PseudoVFNMACC_VF16_M2
    10U,	// PseudoVFNMACC_VF16_M2_MASK
    10U,	// PseudoVFNMACC_VF16_M4
    10U,	// PseudoVFNMACC_VF16_M4_MASK
    10U,	// PseudoVFNMACC_VF16_M8
    10U,	// PseudoVFNMACC_VF16_M8_MASK
    10U,	// PseudoVFNMACC_VF16_MF2
    10U,	// PseudoVFNMACC_VF16_MF2_MASK
    10U,	// PseudoVFNMACC_VF16_MF4
    10U,	// PseudoVFNMACC_VF16_MF4_MASK
    10U,	// PseudoVFNMACC_VF16_MF8
    10U,	// PseudoVFNMACC_VF16_MF8_MASK
    10U,	// PseudoVFNMACC_VF32_M1
    10U,	// PseudoVFNMACC_VF32_M1_MASK
    10U,	// PseudoVFNMACC_VF32_M2
    10U,	// PseudoVFNMACC_VF32_M2_MASK
    10U,	// PseudoVFNMACC_VF32_M4
    10U,	// PseudoVFNMACC_VF32_M4_MASK
    10U,	// PseudoVFNMACC_VF32_M8
    10U,	// PseudoVFNMACC_VF32_M8_MASK
    10U,	// PseudoVFNMACC_VF32_MF2
    10U,	// PseudoVFNMACC_VF32_MF2_MASK
    10U,	// PseudoVFNMACC_VF32_MF4
    10U,	// PseudoVFNMACC_VF32_MF4_MASK
    10U,	// PseudoVFNMACC_VF32_MF8
    10U,	// PseudoVFNMACC_VF32_MF8_MASK
    10U,	// PseudoVFNMACC_VF64_M1
    10U,	// PseudoVFNMACC_VF64_M1_MASK
    10U,	// PseudoVFNMACC_VF64_M2
    10U,	// PseudoVFNMACC_VF64_M2_MASK
    10U,	// PseudoVFNMACC_VF64_M4
    10U,	// PseudoVFNMACC_VF64_M4_MASK
    10U,	// PseudoVFNMACC_VF64_M8
    10U,	// PseudoVFNMACC_VF64_M8_MASK
    10U,	// PseudoVFNMACC_VF64_MF2
    10U,	// PseudoVFNMACC_VF64_MF2_MASK
    10U,	// PseudoVFNMACC_VF64_MF4
    10U,	// PseudoVFNMACC_VF64_MF4_MASK
    10U,	// PseudoVFNMACC_VF64_MF8
    10U,	// PseudoVFNMACC_VF64_MF8_MASK
    10U,	// PseudoVFNMACC_VV_M1
    10U,	// PseudoVFNMACC_VV_M1_MASK
    10U,	// PseudoVFNMACC_VV_M2
    10U,	// PseudoVFNMACC_VV_M2_MASK
    10U,	// PseudoVFNMACC_VV_M4
    10U,	// PseudoVFNMACC_VV_M4_MASK
    10U,	// PseudoVFNMACC_VV_M8
    10U,	// PseudoVFNMACC_VV_M8_MASK
    10U,	// PseudoVFNMACC_VV_MF2
    10U,	// PseudoVFNMACC_VV_MF2_MASK
    10U,	// PseudoVFNMACC_VV_MF4
    10U,	// PseudoVFNMACC_VV_MF4_MASK
    10U,	// PseudoVFNMACC_VV_MF8
    10U,	// PseudoVFNMACC_VV_MF8_MASK
    10U,	// PseudoVFNMADD_VF16_M1
    10U,	// PseudoVFNMADD_VF16_M1_MASK
    10U,	// PseudoVFNMADD_VF16_M2
    10U,	// PseudoVFNMADD_VF16_M2_MASK
    10U,	// PseudoVFNMADD_VF16_M4
    10U,	// PseudoVFNMADD_VF16_M4_MASK
    10U,	// PseudoVFNMADD_VF16_M8
    10U,	// PseudoVFNMADD_VF16_M8_MASK
    10U,	// PseudoVFNMADD_VF16_MF2
    10U,	// PseudoVFNMADD_VF16_MF2_MASK
    10U,	// PseudoVFNMADD_VF16_MF4
    10U,	// PseudoVFNMADD_VF16_MF4_MASK
    10U,	// PseudoVFNMADD_VF16_MF8
    10U,	// PseudoVFNMADD_VF16_MF8_MASK
    10U,	// PseudoVFNMADD_VF32_M1
    10U,	// PseudoVFNMADD_VF32_M1_MASK
    10U,	// PseudoVFNMADD_VF32_M2
    10U,	// PseudoVFNMADD_VF32_M2_MASK
    10U,	// PseudoVFNMADD_VF32_M4
    10U,	// PseudoVFNMADD_VF32_M4_MASK
    10U,	// PseudoVFNMADD_VF32_M8
    10U,	// PseudoVFNMADD_VF32_M8_MASK
    10U,	// PseudoVFNMADD_VF32_MF2
    10U,	// PseudoVFNMADD_VF32_MF2_MASK
    10U,	// PseudoVFNMADD_VF32_MF4
    10U,	// PseudoVFNMADD_VF32_MF4_MASK
    10U,	// PseudoVFNMADD_VF32_MF8
    10U,	// PseudoVFNMADD_VF32_MF8_MASK
    10U,	// PseudoVFNMADD_VF64_M1
    10U,	// PseudoVFNMADD_VF64_M1_MASK
    10U,	// PseudoVFNMADD_VF64_M2
    10U,	// PseudoVFNMADD_VF64_M2_MASK
    10U,	// PseudoVFNMADD_VF64_M4
    10U,	// PseudoVFNMADD_VF64_M4_MASK
    10U,	// PseudoVFNMADD_VF64_M8
    10U,	// PseudoVFNMADD_VF64_M8_MASK
    10U,	// PseudoVFNMADD_VF64_MF2
    10U,	// PseudoVFNMADD_VF64_MF2_MASK
    10U,	// PseudoVFNMADD_VF64_MF4
    10U,	// PseudoVFNMADD_VF64_MF4_MASK
    10U,	// PseudoVFNMADD_VF64_MF8
    10U,	// PseudoVFNMADD_VF64_MF8_MASK
    10U,	// PseudoVFNMADD_VV_M1
    10U,	// PseudoVFNMADD_VV_M1_MASK
    10U,	// PseudoVFNMADD_VV_M2
    10U,	// PseudoVFNMADD_VV_M2_MASK
    10U,	// PseudoVFNMADD_VV_M4
    10U,	// PseudoVFNMADD_VV_M4_MASK
    10U,	// PseudoVFNMADD_VV_M8
    10U,	// PseudoVFNMADD_VV_M8_MASK
    10U,	// PseudoVFNMADD_VV_MF2
    10U,	// PseudoVFNMADD_VV_MF2_MASK
    10U,	// PseudoVFNMADD_VV_MF4
    10U,	// PseudoVFNMADD_VV_MF4_MASK
    10U,	// PseudoVFNMADD_VV_MF8
    10U,	// PseudoVFNMADD_VV_MF8_MASK
    10U,	// PseudoVFNMSAC_VF16_M1
    10U,	// PseudoVFNMSAC_VF16_M1_MASK
    10U,	// PseudoVFNMSAC_VF16_M2
    10U,	// PseudoVFNMSAC_VF16_M2_MASK
    10U,	// PseudoVFNMSAC_VF16_M4
    10U,	// PseudoVFNMSAC_VF16_M4_MASK
    10U,	// PseudoVFNMSAC_VF16_M8
    10U,	// PseudoVFNMSAC_VF16_M8_MASK
    10U,	// PseudoVFNMSAC_VF16_MF2
    10U,	// PseudoVFNMSAC_VF16_MF2_MASK
    10U,	// PseudoVFNMSAC_VF16_MF4
    10U,	// PseudoVFNMSAC_VF16_MF4_MASK
    10U,	// PseudoVFNMSAC_VF16_MF8
    10U,	// PseudoVFNMSAC_VF16_MF8_MASK
    10U,	// PseudoVFNMSAC_VF32_M1
    10U,	// PseudoVFNMSAC_VF32_M1_MASK
    10U,	// PseudoVFNMSAC_VF32_M2
    10U,	// PseudoVFNMSAC_VF32_M2_MASK
    10U,	// PseudoVFNMSAC_VF32_M4
    10U,	// PseudoVFNMSAC_VF32_M4_MASK
    10U,	// PseudoVFNMSAC_VF32_M8
    10U,	// PseudoVFNMSAC_VF32_M8_MASK
    10U,	// PseudoVFNMSAC_VF32_MF2
    10U,	// PseudoVFNMSAC_VF32_MF2_MASK
    10U,	// PseudoVFNMSAC_VF32_MF4
    10U,	// PseudoVFNMSAC_VF32_MF4_MASK
    10U,	// PseudoVFNMSAC_VF32_MF8
    10U,	// PseudoVFNMSAC_VF32_MF8_MASK
    10U,	// PseudoVFNMSAC_VF64_M1
    10U,	// PseudoVFNMSAC_VF64_M1_MASK
    10U,	// PseudoVFNMSAC_VF64_M2
    10U,	// PseudoVFNMSAC_VF64_M2_MASK
    10U,	// PseudoVFNMSAC_VF64_M4
    10U,	// PseudoVFNMSAC_VF64_M4_MASK
    10U,	// PseudoVFNMSAC_VF64_M8
    10U,	// PseudoVFNMSAC_VF64_M8_MASK
    10U,	// PseudoVFNMSAC_VF64_MF2
    10U,	// PseudoVFNMSAC_VF64_MF2_MASK
    10U,	// PseudoVFNMSAC_VF64_MF4
    10U,	// PseudoVFNMSAC_VF64_MF4_MASK
    10U,	// PseudoVFNMSAC_VF64_MF8
    10U,	// PseudoVFNMSAC_VF64_MF8_MASK
    10U,	// PseudoVFNMSAC_VV_M1
    10U,	// PseudoVFNMSAC_VV_M1_MASK
    10U,	// PseudoVFNMSAC_VV_M2
    10U,	// PseudoVFNMSAC_VV_M2_MASK
    10U,	// PseudoVFNMSAC_VV_M4
    10U,	// PseudoVFNMSAC_VV_M4_MASK
    10U,	// PseudoVFNMSAC_VV_M8
    10U,	// PseudoVFNMSAC_VV_M8_MASK
    10U,	// PseudoVFNMSAC_VV_MF2
    10U,	// PseudoVFNMSAC_VV_MF2_MASK
    10U,	// PseudoVFNMSAC_VV_MF4
    10U,	// PseudoVFNMSAC_VV_MF4_MASK
    10U,	// PseudoVFNMSAC_VV_MF8
    10U,	// PseudoVFNMSAC_VV_MF8_MASK
    10U,	// PseudoVFNMSUB_VF16_M1
    10U,	// PseudoVFNMSUB_VF16_M1_MASK
    10U,	// PseudoVFNMSUB_VF16_M2
    10U,	// PseudoVFNMSUB_VF16_M2_MASK
    10U,	// PseudoVFNMSUB_VF16_M4
    10U,	// PseudoVFNMSUB_VF16_M4_MASK
    10U,	// PseudoVFNMSUB_VF16_M8
    10U,	// PseudoVFNMSUB_VF16_M8_MASK
    10U,	// PseudoVFNMSUB_VF16_MF2
    10U,	// PseudoVFNMSUB_VF16_MF2_MASK
    10U,	// PseudoVFNMSUB_VF16_MF4
    10U,	// PseudoVFNMSUB_VF16_MF4_MASK
    10U,	// PseudoVFNMSUB_VF16_MF8
    10U,	// PseudoVFNMSUB_VF16_MF8_MASK
    10U,	// PseudoVFNMSUB_VF32_M1
    10U,	// PseudoVFNMSUB_VF32_M1_MASK
    10U,	// PseudoVFNMSUB_VF32_M2
    10U,	// PseudoVFNMSUB_VF32_M2_MASK
    10U,	// PseudoVFNMSUB_VF32_M4
    10U,	// PseudoVFNMSUB_VF32_M4_MASK
    10U,	// PseudoVFNMSUB_VF32_M8
    10U,	// PseudoVFNMSUB_VF32_M8_MASK
    10U,	// PseudoVFNMSUB_VF32_MF2
    10U,	// PseudoVFNMSUB_VF32_MF2_MASK
    10U,	// PseudoVFNMSUB_VF32_MF4
    10U,	// PseudoVFNMSUB_VF32_MF4_MASK
    10U,	// PseudoVFNMSUB_VF32_MF8
    10U,	// PseudoVFNMSUB_VF32_MF8_MASK
    10U,	// PseudoVFNMSUB_VF64_M1
    10U,	// PseudoVFNMSUB_VF64_M1_MASK
    10U,	// PseudoVFNMSUB_VF64_M2
    10U,	// PseudoVFNMSUB_VF64_M2_MASK
    10U,	// PseudoVFNMSUB_VF64_M4
    10U,	// PseudoVFNMSUB_VF64_M4_MASK
    10U,	// PseudoVFNMSUB_VF64_M8
    10U,	// PseudoVFNMSUB_VF64_M8_MASK
    10U,	// PseudoVFNMSUB_VF64_MF2
    10U,	// PseudoVFNMSUB_VF64_MF2_MASK
    10U,	// PseudoVFNMSUB_VF64_MF4
    10U,	// PseudoVFNMSUB_VF64_MF4_MASK
    10U,	// PseudoVFNMSUB_VF64_MF8
    10U,	// PseudoVFNMSUB_VF64_MF8_MASK
    10U,	// PseudoVFNMSUB_VV_M1
    10U,	// PseudoVFNMSUB_VV_M1_MASK
    10U,	// PseudoVFNMSUB_VV_M2
    10U,	// PseudoVFNMSUB_VV_M2_MASK
    10U,	// PseudoVFNMSUB_VV_M4
    10U,	// PseudoVFNMSUB_VV_M4_MASK
    10U,	// PseudoVFNMSUB_VV_M8
    10U,	// PseudoVFNMSUB_VV_M8_MASK
    10U,	// PseudoVFNMSUB_VV_MF2
    10U,	// PseudoVFNMSUB_VV_MF2_MASK
    10U,	// PseudoVFNMSUB_VV_MF4
    10U,	// PseudoVFNMSUB_VV_MF4_MASK
    10U,	// PseudoVFNMSUB_VV_MF8
    10U,	// PseudoVFNMSUB_VV_MF8_MASK
    10U,	// PseudoVFRDIV_VF16_M1
    10U,	// PseudoVFRDIV_VF16_M1_MASK
    10U,	// PseudoVFRDIV_VF16_M2
    10U,	// PseudoVFRDIV_VF16_M2_MASK
    10U,	// PseudoVFRDIV_VF16_M4
    10U,	// PseudoVFRDIV_VF16_M4_MASK
    10U,	// PseudoVFRDIV_VF16_M8
    10U,	// PseudoVFRDIV_VF16_M8_MASK
    10U,	// PseudoVFRDIV_VF16_MF2
    10U,	// PseudoVFRDIV_VF16_MF2_MASK
    10U,	// PseudoVFRDIV_VF16_MF4
    10U,	// PseudoVFRDIV_VF16_MF4_MASK
    10U,	// PseudoVFRDIV_VF16_MF8
    10U,	// PseudoVFRDIV_VF16_MF8_MASK
    10U,	// PseudoVFRDIV_VF32_M1
    10U,	// PseudoVFRDIV_VF32_M1_MASK
    10U,	// PseudoVFRDIV_VF32_M2
    10U,	// PseudoVFRDIV_VF32_M2_MASK
    10U,	// PseudoVFRDIV_VF32_M4
    10U,	// PseudoVFRDIV_VF32_M4_MASK
    10U,	// PseudoVFRDIV_VF32_M8
    10U,	// PseudoVFRDIV_VF32_M8_MASK
    10U,	// PseudoVFRDIV_VF32_MF2
    10U,	// PseudoVFRDIV_VF32_MF2_MASK
    10U,	// PseudoVFRDIV_VF32_MF4
    10U,	// PseudoVFRDIV_VF32_MF4_MASK
    10U,	// PseudoVFRDIV_VF32_MF8
    10U,	// PseudoVFRDIV_VF32_MF8_MASK
    10U,	// PseudoVFRDIV_VF64_M1
    10U,	// PseudoVFRDIV_VF64_M1_MASK
    10U,	// PseudoVFRDIV_VF64_M2
    10U,	// PseudoVFRDIV_VF64_M2_MASK
    10U,	// PseudoVFRDIV_VF64_M4
    10U,	// PseudoVFRDIV_VF64_M4_MASK
    10U,	// PseudoVFRDIV_VF64_M8
    10U,	// PseudoVFRDIV_VF64_M8_MASK
    10U,	// PseudoVFRDIV_VF64_MF2
    10U,	// PseudoVFRDIV_VF64_MF2_MASK
    10U,	// PseudoVFRDIV_VF64_MF4
    10U,	// PseudoVFRDIV_VF64_MF4_MASK
    10U,	// PseudoVFRDIV_VF64_MF8
    10U,	// PseudoVFRDIV_VF64_MF8_MASK
    10U,	// PseudoVFREC7_V_M1
    10U,	// PseudoVFREC7_V_M1_MASK
    10U,	// PseudoVFREC7_V_M2
    10U,	// PseudoVFREC7_V_M2_MASK
    10U,	// PseudoVFREC7_V_M4
    10U,	// PseudoVFREC7_V_M4_MASK
    10U,	// PseudoVFREC7_V_M8
    10U,	// PseudoVFREC7_V_M8_MASK
    10U,	// PseudoVFREC7_V_MF2
    10U,	// PseudoVFREC7_V_MF2_MASK
    10U,	// PseudoVFREC7_V_MF4
    10U,	// PseudoVFREC7_V_MF4_MASK
    10U,	// PseudoVFREC7_V_MF8
    10U,	// PseudoVFREC7_V_MF8_MASK
    10U,	// PseudoVFREDMAX_VS_M1
    10U,	// PseudoVFREDMAX_VS_M1_MASK
    10U,	// PseudoVFREDMAX_VS_M2
    10U,	// PseudoVFREDMAX_VS_M2_MASK
    10U,	// PseudoVFREDMAX_VS_M4
    10U,	// PseudoVFREDMAX_VS_M4_MASK
    10U,	// PseudoVFREDMAX_VS_M8
    10U,	// PseudoVFREDMAX_VS_M8_MASK
    10U,	// PseudoVFREDMAX_VS_MF2
    10U,	// PseudoVFREDMAX_VS_MF2_MASK
    10U,	// PseudoVFREDMAX_VS_MF4
    10U,	// PseudoVFREDMAX_VS_MF4_MASK
    10U,	// PseudoVFREDMAX_VS_MF8
    10U,	// PseudoVFREDMAX_VS_MF8_MASK
    10U,	// PseudoVFREDMIN_VS_M1
    10U,	// PseudoVFREDMIN_VS_M1_MASK
    10U,	// PseudoVFREDMIN_VS_M2
    10U,	// PseudoVFREDMIN_VS_M2_MASK
    10U,	// PseudoVFREDMIN_VS_M4
    10U,	// PseudoVFREDMIN_VS_M4_MASK
    10U,	// PseudoVFREDMIN_VS_M8
    10U,	// PseudoVFREDMIN_VS_M8_MASK
    10U,	// PseudoVFREDMIN_VS_MF2
    10U,	// PseudoVFREDMIN_VS_MF2_MASK
    10U,	// PseudoVFREDMIN_VS_MF4
    10U,	// PseudoVFREDMIN_VS_MF4_MASK
    10U,	// PseudoVFREDMIN_VS_MF8
    10U,	// PseudoVFREDMIN_VS_MF8_MASK
    10U,	// PseudoVFREDOSUM_VS_M1
    10U,	// PseudoVFREDOSUM_VS_M1_MASK
    10U,	// PseudoVFREDOSUM_VS_M2
    10U,	// PseudoVFREDOSUM_VS_M2_MASK
    10U,	// PseudoVFREDOSUM_VS_M4
    10U,	// PseudoVFREDOSUM_VS_M4_MASK
    10U,	// PseudoVFREDOSUM_VS_M8
    10U,	// PseudoVFREDOSUM_VS_M8_MASK
    10U,	// PseudoVFREDOSUM_VS_MF2
    10U,	// PseudoVFREDOSUM_VS_MF2_MASK
    10U,	// PseudoVFREDOSUM_VS_MF4
    10U,	// PseudoVFREDOSUM_VS_MF4_MASK
    10U,	// PseudoVFREDOSUM_VS_MF8
    10U,	// PseudoVFREDOSUM_VS_MF8_MASK
    10U,	// PseudoVFREDSUM_VS_M1
    10U,	// PseudoVFREDSUM_VS_M1_MASK
    10U,	// PseudoVFREDSUM_VS_M2
    10U,	// PseudoVFREDSUM_VS_M2_MASK
    10U,	// PseudoVFREDSUM_VS_M4
    10U,	// PseudoVFREDSUM_VS_M4_MASK
    10U,	// PseudoVFREDSUM_VS_M8
    10U,	// PseudoVFREDSUM_VS_M8_MASK
    10U,	// PseudoVFREDSUM_VS_MF2
    10U,	// PseudoVFREDSUM_VS_MF2_MASK
    10U,	// PseudoVFREDSUM_VS_MF4
    10U,	// PseudoVFREDSUM_VS_MF4_MASK
    10U,	// PseudoVFREDSUM_VS_MF8
    10U,	// PseudoVFREDSUM_VS_MF8_MASK
    10U,	// PseudoVFRSQRT7_V_M1
    10U,	// PseudoVFRSQRT7_V_M1_MASK
    10U,	// PseudoVFRSQRT7_V_M2
    10U,	// PseudoVFRSQRT7_V_M2_MASK
    10U,	// PseudoVFRSQRT7_V_M4
    10U,	// PseudoVFRSQRT7_V_M4_MASK
    10U,	// PseudoVFRSQRT7_V_M8
    10U,	// PseudoVFRSQRT7_V_M8_MASK
    10U,	// PseudoVFRSQRT7_V_MF2
    10U,	// PseudoVFRSQRT7_V_MF2_MASK
    10U,	// PseudoVFRSQRT7_V_MF4
    10U,	// PseudoVFRSQRT7_V_MF4_MASK
    10U,	// PseudoVFRSQRT7_V_MF8
    10U,	// PseudoVFRSQRT7_V_MF8_MASK
    10U,	// PseudoVFRSUB_VF16_M1
    10U,	// PseudoVFRSUB_VF16_M1_MASK
    10U,	// PseudoVFRSUB_VF16_M2
    10U,	// PseudoVFRSUB_VF16_M2_MASK
    10U,	// PseudoVFRSUB_VF16_M4
    10U,	// PseudoVFRSUB_VF16_M4_MASK
    10U,	// PseudoVFRSUB_VF16_M8
    10U,	// PseudoVFRSUB_VF16_M8_MASK
    10U,	// PseudoVFRSUB_VF16_MF2
    10U,	// PseudoVFRSUB_VF16_MF2_MASK
    10U,	// PseudoVFRSUB_VF16_MF4
    10U,	// PseudoVFRSUB_VF16_MF4_MASK
    10U,	// PseudoVFRSUB_VF16_MF8
    10U,	// PseudoVFRSUB_VF16_MF8_MASK
    10U,	// PseudoVFRSUB_VF32_M1
    10U,	// PseudoVFRSUB_VF32_M1_MASK
    10U,	// PseudoVFRSUB_VF32_M2
    10U,	// PseudoVFRSUB_VF32_M2_MASK
    10U,	// PseudoVFRSUB_VF32_M4
    10U,	// PseudoVFRSUB_VF32_M4_MASK
    10U,	// PseudoVFRSUB_VF32_M8
    10U,	// PseudoVFRSUB_VF32_M8_MASK
    10U,	// PseudoVFRSUB_VF32_MF2
    10U,	// PseudoVFRSUB_VF32_MF2_MASK
    10U,	// PseudoVFRSUB_VF32_MF4
    10U,	// PseudoVFRSUB_VF32_MF4_MASK
    10U,	// PseudoVFRSUB_VF32_MF8
    10U,	// PseudoVFRSUB_VF32_MF8_MASK
    10U,	// PseudoVFRSUB_VF64_M1
    10U,	// PseudoVFRSUB_VF64_M1_MASK
    10U,	// PseudoVFRSUB_VF64_M2
    10U,	// PseudoVFRSUB_VF64_M2_MASK
    10U,	// PseudoVFRSUB_VF64_M4
    10U,	// PseudoVFRSUB_VF64_M4_MASK
    10U,	// PseudoVFRSUB_VF64_M8
    10U,	// PseudoVFRSUB_VF64_M8_MASK
    10U,	// PseudoVFRSUB_VF64_MF2
    10U,	// PseudoVFRSUB_VF64_MF2_MASK
    10U,	// PseudoVFRSUB_VF64_MF4
    10U,	// PseudoVFRSUB_VF64_MF4_MASK
    10U,	// PseudoVFRSUB_VF64_MF8
    10U,	// PseudoVFRSUB_VF64_MF8_MASK
    10U,	// PseudoVFSGNJN_VF16_M1
    10U,	// PseudoVFSGNJN_VF16_M1_MASK
    10U,	// PseudoVFSGNJN_VF16_M2
    10U,	// PseudoVFSGNJN_VF16_M2_MASK
    10U,	// PseudoVFSGNJN_VF16_M4
    10U,	// PseudoVFSGNJN_VF16_M4_MASK
    10U,	// PseudoVFSGNJN_VF16_M8
    10U,	// PseudoVFSGNJN_VF16_M8_MASK
    10U,	// PseudoVFSGNJN_VF16_MF2
    10U,	// PseudoVFSGNJN_VF16_MF2_MASK
    10U,	// PseudoVFSGNJN_VF16_MF4
    10U,	// PseudoVFSGNJN_VF16_MF4_MASK
    10U,	// PseudoVFSGNJN_VF16_MF8
    10U,	// PseudoVFSGNJN_VF16_MF8_MASK
    10U,	// PseudoVFSGNJN_VF32_M1
    10U,	// PseudoVFSGNJN_VF32_M1_MASK
    10U,	// PseudoVFSGNJN_VF32_M2
    10U,	// PseudoVFSGNJN_VF32_M2_MASK
    10U,	// PseudoVFSGNJN_VF32_M4
    10U,	// PseudoVFSGNJN_VF32_M4_MASK
    10U,	// PseudoVFSGNJN_VF32_M8
    10U,	// PseudoVFSGNJN_VF32_M8_MASK
    10U,	// PseudoVFSGNJN_VF32_MF2
    10U,	// PseudoVFSGNJN_VF32_MF2_MASK
    10U,	// PseudoVFSGNJN_VF32_MF4
    10U,	// PseudoVFSGNJN_VF32_MF4_MASK
    10U,	// PseudoVFSGNJN_VF32_MF8
    10U,	// PseudoVFSGNJN_VF32_MF8_MASK
    10U,	// PseudoVFSGNJN_VF64_M1
    10U,	// PseudoVFSGNJN_VF64_M1_MASK
    10U,	// PseudoVFSGNJN_VF64_M2
    10U,	// PseudoVFSGNJN_VF64_M2_MASK
    10U,	// PseudoVFSGNJN_VF64_M4
    10U,	// PseudoVFSGNJN_VF64_M4_MASK
    10U,	// PseudoVFSGNJN_VF64_M8
    10U,	// PseudoVFSGNJN_VF64_M8_MASK
    10U,	// PseudoVFSGNJN_VF64_MF2
    10U,	// PseudoVFSGNJN_VF64_MF2_MASK
    10U,	// PseudoVFSGNJN_VF64_MF4
    10U,	// PseudoVFSGNJN_VF64_MF4_MASK
    10U,	// PseudoVFSGNJN_VF64_MF8
    10U,	// PseudoVFSGNJN_VF64_MF8_MASK
    10U,	// PseudoVFSGNJN_VV_M1
    10U,	// PseudoVFSGNJN_VV_M1_MASK
    10U,	// PseudoVFSGNJN_VV_M2
    10U,	// PseudoVFSGNJN_VV_M2_MASK
    10U,	// PseudoVFSGNJN_VV_M4
    10U,	// PseudoVFSGNJN_VV_M4_MASK
    10U,	// PseudoVFSGNJN_VV_M8
    10U,	// PseudoVFSGNJN_VV_M8_MASK
    10U,	// PseudoVFSGNJN_VV_MF2
    10U,	// PseudoVFSGNJN_VV_MF2_MASK
    10U,	// PseudoVFSGNJN_VV_MF4
    10U,	// PseudoVFSGNJN_VV_MF4_MASK
    10U,	// PseudoVFSGNJN_VV_MF8
    10U,	// PseudoVFSGNJN_VV_MF8_MASK
    10U,	// PseudoVFSGNJX_VF16_M1
    10U,	// PseudoVFSGNJX_VF16_M1_MASK
    10U,	// PseudoVFSGNJX_VF16_M2
    10U,	// PseudoVFSGNJX_VF16_M2_MASK
    10U,	// PseudoVFSGNJX_VF16_M4
    10U,	// PseudoVFSGNJX_VF16_M4_MASK
    10U,	// PseudoVFSGNJX_VF16_M8
    10U,	// PseudoVFSGNJX_VF16_M8_MASK
    10U,	// PseudoVFSGNJX_VF16_MF2
    10U,	// PseudoVFSGNJX_VF16_MF2_MASK
    10U,	// PseudoVFSGNJX_VF16_MF4
    10U,	// PseudoVFSGNJX_VF16_MF4_MASK
    10U,	// PseudoVFSGNJX_VF16_MF8
    10U,	// PseudoVFSGNJX_VF16_MF8_MASK
    10U,	// PseudoVFSGNJX_VF32_M1
    10U,	// PseudoVFSGNJX_VF32_M1_MASK
    10U,	// PseudoVFSGNJX_VF32_M2
    10U,	// PseudoVFSGNJX_VF32_M2_MASK
    10U,	// PseudoVFSGNJX_VF32_M4
    10U,	// PseudoVFSGNJX_VF32_M4_MASK
    10U,	// PseudoVFSGNJX_VF32_M8
    10U,	// PseudoVFSGNJX_VF32_M8_MASK
    10U,	// PseudoVFSGNJX_VF32_MF2
    10U,	// PseudoVFSGNJX_VF32_MF2_MASK
    10U,	// PseudoVFSGNJX_VF32_MF4
    10U,	// PseudoVFSGNJX_VF32_MF4_MASK
    10U,	// PseudoVFSGNJX_VF32_MF8
    10U,	// PseudoVFSGNJX_VF32_MF8_MASK
    10U,	// PseudoVFSGNJX_VF64_M1
    10U,	// PseudoVFSGNJX_VF64_M1_MASK
    10U,	// PseudoVFSGNJX_VF64_M2
    10U,	// PseudoVFSGNJX_VF64_M2_MASK
    10U,	// PseudoVFSGNJX_VF64_M4
    10U,	// PseudoVFSGNJX_VF64_M4_MASK
    10U,	// PseudoVFSGNJX_VF64_M8
    10U,	// PseudoVFSGNJX_VF64_M8_MASK
    10U,	// PseudoVFSGNJX_VF64_MF2
    10U,	// PseudoVFSGNJX_VF64_MF2_MASK
    10U,	// PseudoVFSGNJX_VF64_MF4
    10U,	// PseudoVFSGNJX_VF64_MF4_MASK
    10U,	// PseudoVFSGNJX_VF64_MF8
    10U,	// PseudoVFSGNJX_VF64_MF8_MASK
    10U,	// PseudoVFSGNJX_VV_M1
    10U,	// PseudoVFSGNJX_VV_M1_MASK
    10U,	// PseudoVFSGNJX_VV_M2
    10U,	// PseudoVFSGNJX_VV_M2_MASK
    10U,	// PseudoVFSGNJX_VV_M4
    10U,	// PseudoVFSGNJX_VV_M4_MASK
    10U,	// PseudoVFSGNJX_VV_M8
    10U,	// PseudoVFSGNJX_VV_M8_MASK
    10U,	// PseudoVFSGNJX_VV_MF2
    10U,	// PseudoVFSGNJX_VV_MF2_MASK
    10U,	// PseudoVFSGNJX_VV_MF4
    10U,	// PseudoVFSGNJX_VV_MF4_MASK
    10U,	// PseudoVFSGNJX_VV_MF8
    10U,	// PseudoVFSGNJX_VV_MF8_MASK
    10U,	// PseudoVFSGNJ_VF16_M1
    10U,	// PseudoVFSGNJ_VF16_M1_MASK
    10U,	// PseudoVFSGNJ_VF16_M2
    10U,	// PseudoVFSGNJ_VF16_M2_MASK
    10U,	// PseudoVFSGNJ_VF16_M4
    10U,	// PseudoVFSGNJ_VF16_M4_MASK
    10U,	// PseudoVFSGNJ_VF16_M8
    10U,	// PseudoVFSGNJ_VF16_M8_MASK
    10U,	// PseudoVFSGNJ_VF16_MF2
    10U,	// PseudoVFSGNJ_VF16_MF2_MASK
    10U,	// PseudoVFSGNJ_VF16_MF4
    10U,	// PseudoVFSGNJ_VF16_MF4_MASK
    10U,	// PseudoVFSGNJ_VF16_MF8
    10U,	// PseudoVFSGNJ_VF16_MF8_MASK
    10U,	// PseudoVFSGNJ_VF32_M1
    10U,	// PseudoVFSGNJ_VF32_M1_MASK
    10U,	// PseudoVFSGNJ_VF32_M2
    10U,	// PseudoVFSGNJ_VF32_M2_MASK
    10U,	// PseudoVFSGNJ_VF32_M4
    10U,	// PseudoVFSGNJ_VF32_M4_MASK
    10U,	// PseudoVFSGNJ_VF32_M8
    10U,	// PseudoVFSGNJ_VF32_M8_MASK
    10U,	// PseudoVFSGNJ_VF32_MF2
    10U,	// PseudoVFSGNJ_VF32_MF2_MASK
    10U,	// PseudoVFSGNJ_VF32_MF4
    10U,	// PseudoVFSGNJ_VF32_MF4_MASK
    10U,	// PseudoVFSGNJ_VF32_MF8
    10U,	// PseudoVFSGNJ_VF32_MF8_MASK
    10U,	// PseudoVFSGNJ_VF64_M1
    10U,	// PseudoVFSGNJ_VF64_M1_MASK
    10U,	// PseudoVFSGNJ_VF64_M2
    10U,	// PseudoVFSGNJ_VF64_M2_MASK
    10U,	// PseudoVFSGNJ_VF64_M4
    10U,	// PseudoVFSGNJ_VF64_M4_MASK
    10U,	// PseudoVFSGNJ_VF64_M8
    10U,	// PseudoVFSGNJ_VF64_M8_MASK
    10U,	// PseudoVFSGNJ_VF64_MF2
    10U,	// PseudoVFSGNJ_VF64_MF2_MASK
    10U,	// PseudoVFSGNJ_VF64_MF4
    10U,	// PseudoVFSGNJ_VF64_MF4_MASK
    10U,	// PseudoVFSGNJ_VF64_MF8
    10U,	// PseudoVFSGNJ_VF64_MF8_MASK
    10U,	// PseudoVFSGNJ_VV_M1
    10U,	// PseudoVFSGNJ_VV_M1_MASK
    10U,	// PseudoVFSGNJ_VV_M2
    10U,	// PseudoVFSGNJ_VV_M2_MASK
    10U,	// PseudoVFSGNJ_VV_M4
    10U,	// PseudoVFSGNJ_VV_M4_MASK
    10U,	// PseudoVFSGNJ_VV_M8
    10U,	// PseudoVFSGNJ_VV_M8_MASK
    10U,	// PseudoVFSGNJ_VV_MF2
    10U,	// PseudoVFSGNJ_VV_MF2_MASK
    10U,	// PseudoVFSGNJ_VV_MF4
    10U,	// PseudoVFSGNJ_VV_MF4_MASK
    10U,	// PseudoVFSGNJ_VV_MF8
    10U,	// PseudoVFSGNJ_VV_MF8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M1
    10U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M2
    10U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M4
    10U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M8
    10U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF8
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M1
    10U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M2
    10U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M4
    10U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M8
    10U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF4
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF8
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M1
    10U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M2
    10U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M4
    10U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M8
    10U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF2
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF4
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF8
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF8_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M1
    10U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M2
    10U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M4
    10U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M8
    10U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_MF2
    10U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_MF4
    10U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_MF8
    10U,	// PseudoVFSLIDE1UP_VF16_MF8_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M1
    10U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M2
    10U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M4
    10U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M8
    10U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_MF2
    10U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_MF4
    10U,	// PseudoVFSLIDE1UP_VF32_MF4_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_MF8
    10U,	// PseudoVFSLIDE1UP_VF32_MF8_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M1
    10U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M2
    10U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M4
    10U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M8
    10U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_MF2
    10U,	// PseudoVFSLIDE1UP_VF64_MF2_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_MF4
    10U,	// PseudoVFSLIDE1UP_VF64_MF4_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_MF8
    10U,	// PseudoVFSLIDE1UP_VF64_MF8_MASK
    10U,	// PseudoVFSQRT_V_M1
    10U,	// PseudoVFSQRT_V_M1_MASK
    10U,	// PseudoVFSQRT_V_M2
    10U,	// PseudoVFSQRT_V_M2_MASK
    10U,	// PseudoVFSQRT_V_M4
    10U,	// PseudoVFSQRT_V_M4_MASK
    10U,	// PseudoVFSQRT_V_M8
    10U,	// PseudoVFSQRT_V_M8_MASK
    10U,	// PseudoVFSQRT_V_MF2
    10U,	// PseudoVFSQRT_V_MF2_MASK
    10U,	// PseudoVFSQRT_V_MF4
    10U,	// PseudoVFSQRT_V_MF4_MASK
    10U,	// PseudoVFSQRT_V_MF8
    10U,	// PseudoVFSQRT_V_MF8_MASK
    10U,	// PseudoVFSUB_VF16_M1
    10U,	// PseudoVFSUB_VF16_M1_MASK
    10U,	// PseudoVFSUB_VF16_M2
    10U,	// PseudoVFSUB_VF16_M2_MASK
    10U,	// PseudoVFSUB_VF16_M4
    10U,	// PseudoVFSUB_VF16_M4_MASK
    10U,	// PseudoVFSUB_VF16_M8
    10U,	// PseudoVFSUB_VF16_M8_MASK
    10U,	// PseudoVFSUB_VF16_MF2
    10U,	// PseudoVFSUB_VF16_MF2_MASK
    10U,	// PseudoVFSUB_VF16_MF4
    10U,	// PseudoVFSUB_VF16_MF4_MASK
    10U,	// PseudoVFSUB_VF16_MF8
    10U,	// PseudoVFSUB_VF16_MF8_MASK
    10U,	// PseudoVFSUB_VF32_M1
    10U,	// PseudoVFSUB_VF32_M1_MASK
    10U,	// PseudoVFSUB_VF32_M2
    10U,	// PseudoVFSUB_VF32_M2_MASK
    10U,	// PseudoVFSUB_VF32_M4
    10U,	// PseudoVFSUB_VF32_M4_MASK
    10U,	// PseudoVFSUB_VF32_M8
    10U,	// PseudoVFSUB_VF32_M8_MASK
    10U,	// PseudoVFSUB_VF32_MF2
    10U,	// PseudoVFSUB_VF32_MF2_MASK
    10U,	// PseudoVFSUB_VF32_MF4
    10U,	// PseudoVFSUB_VF32_MF4_MASK
    10U,	// PseudoVFSUB_VF32_MF8
    10U,	// PseudoVFSUB_VF32_MF8_MASK
    10U,	// PseudoVFSUB_VF64_M1
    10U,	// PseudoVFSUB_VF64_M1_MASK
    10U,	// PseudoVFSUB_VF64_M2
    10U,	// PseudoVFSUB_VF64_M2_MASK
    10U,	// PseudoVFSUB_VF64_M4
    10U,	// PseudoVFSUB_VF64_M4_MASK
    10U,	// PseudoVFSUB_VF64_M8
    10U,	// PseudoVFSUB_VF64_M8_MASK
    10U,	// PseudoVFSUB_VF64_MF2
    10U,	// PseudoVFSUB_VF64_MF2_MASK
    10U,	// PseudoVFSUB_VF64_MF4
    10U,	// PseudoVFSUB_VF64_MF4_MASK
    10U,	// PseudoVFSUB_VF64_MF8
    10U,	// PseudoVFSUB_VF64_MF8_MASK
    10U,	// PseudoVFSUB_VV_M1
    10U,	// PseudoVFSUB_VV_M1_MASK
    10U,	// PseudoVFSUB_VV_M2
    10U,	// PseudoVFSUB_VV_M2_MASK
    10U,	// PseudoVFSUB_VV_M4
    10U,	// PseudoVFSUB_VV_M4_MASK
    10U,	// PseudoVFSUB_VV_M8
    10U,	// PseudoVFSUB_VV_M8_MASK
    10U,	// PseudoVFSUB_VV_MF2
    10U,	// PseudoVFSUB_VV_MF2_MASK
    10U,	// PseudoVFSUB_VV_MF4
    10U,	// PseudoVFSUB_VV_MF4_MASK
    10U,	// PseudoVFSUB_VV_MF8
    10U,	// PseudoVFSUB_VV_MF8_MASK
    10U,	// PseudoVFWADD_VF16_M1
    10U,	// PseudoVFWADD_VF16_M1_MASK
    10U,	// PseudoVFWADD_VF16_M2
    10U,	// PseudoVFWADD_VF16_M2_MASK
    10U,	// PseudoVFWADD_VF16_M4
    10U,	// PseudoVFWADD_VF16_M4_MASK
    10U,	// PseudoVFWADD_VF16_MF2
    10U,	// PseudoVFWADD_VF16_MF2_MASK
    10U,	// PseudoVFWADD_VF16_MF4
    10U,	// PseudoVFWADD_VF16_MF4_MASK
    10U,	// PseudoVFWADD_VF16_MF8
    10U,	// PseudoVFWADD_VF16_MF8_MASK
    10U,	// PseudoVFWADD_VF32_M1
    10U,	// PseudoVFWADD_VF32_M1_MASK
    10U,	// PseudoVFWADD_VF32_M2
    10U,	// PseudoVFWADD_VF32_M2_MASK
    10U,	// PseudoVFWADD_VF32_M4
    10U,	// PseudoVFWADD_VF32_M4_MASK
    10U,	// PseudoVFWADD_VF32_MF2
    10U,	// PseudoVFWADD_VF32_MF2_MASK
    10U,	// PseudoVFWADD_VF32_MF4
    10U,	// PseudoVFWADD_VF32_MF4_MASK
    10U,	// PseudoVFWADD_VF32_MF8
    10U,	// PseudoVFWADD_VF32_MF8_MASK
    10U,	// PseudoVFWADD_VV_M1
    10U,	// PseudoVFWADD_VV_M1_MASK
    10U,	// PseudoVFWADD_VV_M2
    10U,	// PseudoVFWADD_VV_M2_MASK
    10U,	// PseudoVFWADD_VV_M4
    10U,	// PseudoVFWADD_VV_M4_MASK
    10U,	// PseudoVFWADD_VV_MF2
    10U,	// PseudoVFWADD_VV_MF2_MASK
    10U,	// PseudoVFWADD_VV_MF4
    10U,	// PseudoVFWADD_VV_MF4_MASK
    10U,	// PseudoVFWADD_VV_MF8
    10U,	// PseudoVFWADD_VV_MF8_MASK
    10U,	// PseudoVFWADD_WF16_M1
    10U,	// PseudoVFWADD_WF16_M1_MASK
    10U,	// PseudoVFWADD_WF16_M2
    10U,	// PseudoVFWADD_WF16_M2_MASK
    10U,	// PseudoVFWADD_WF16_M4
    10U,	// PseudoVFWADD_WF16_M4_MASK
    10U,	// PseudoVFWADD_WF16_MF2
    10U,	// PseudoVFWADD_WF16_MF2_MASK
    10U,	// PseudoVFWADD_WF16_MF4
    10U,	// PseudoVFWADD_WF16_MF4_MASK
    10U,	// PseudoVFWADD_WF16_MF8
    10U,	// PseudoVFWADD_WF16_MF8_MASK
    10U,	// PseudoVFWADD_WF32_M1
    10U,	// PseudoVFWADD_WF32_M1_MASK
    10U,	// PseudoVFWADD_WF32_M2
    10U,	// PseudoVFWADD_WF32_M2_MASK
    10U,	// PseudoVFWADD_WF32_M4
    10U,	// PseudoVFWADD_WF32_M4_MASK
    10U,	// PseudoVFWADD_WF32_MF2
    10U,	// PseudoVFWADD_WF32_MF2_MASK
    10U,	// PseudoVFWADD_WF32_MF4
    10U,	// PseudoVFWADD_WF32_MF4_MASK
    10U,	// PseudoVFWADD_WF32_MF8
    10U,	// PseudoVFWADD_WF32_MF8_MASK
    10U,	// PseudoVFWADD_WV_M1
    10U,	// PseudoVFWADD_WV_M1_MASK
    10U,	// PseudoVFWADD_WV_M2
    10U,	// PseudoVFWADD_WV_M2_MASK
    10U,	// PseudoVFWADD_WV_M4
    10U,	// PseudoVFWADD_WV_M4_MASK
    10U,	// PseudoVFWADD_WV_MF2
    10U,	// PseudoVFWADD_WV_MF2_MASK
    10U,	// PseudoVFWADD_WV_MF4
    10U,	// PseudoVFWADD_WV_MF4_MASK
    10U,	// PseudoVFWADD_WV_MF8
    10U,	// PseudoVFWADD_WV_MF8_MASK
    10U,	// PseudoVFWCVT_F_F_V_M1
    10U,	// PseudoVFWCVT_F_F_V_M1_MASK
    10U,	// PseudoVFWCVT_F_F_V_M2
    10U,	// PseudoVFWCVT_F_F_V_M2_MASK
    10U,	// PseudoVFWCVT_F_F_V_M4
    10U,	// PseudoVFWCVT_F_F_V_M4_MASK
    10U,	// PseudoVFWCVT_F_F_V_MF2
    10U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_F_F_V_MF4
    10U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_F_F_V_MF8
    10U,	// PseudoVFWCVT_F_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_F_XU_V_M1
    10U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    10U,	// PseudoVFWCVT_F_XU_V_M2
    10U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    10U,	// PseudoVFWCVT_F_XU_V_M4
    10U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    10U,	// PseudoVFWCVT_F_XU_V_MF2
    10U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    10U,	// PseudoVFWCVT_F_XU_V_MF4
    10U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    10U,	// PseudoVFWCVT_F_XU_V_MF8
    10U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    10U,	// PseudoVFWCVT_F_X_V_M1
    10U,	// PseudoVFWCVT_F_X_V_M1_MASK
    10U,	// PseudoVFWCVT_F_X_V_M2
    10U,	// PseudoVFWCVT_F_X_V_M2_MASK
    10U,	// PseudoVFWCVT_F_X_V_M4
    10U,	// PseudoVFWCVT_F_X_V_M4_MASK
    10U,	// PseudoVFWCVT_F_X_V_MF2
    10U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    10U,	// PseudoVFWCVT_F_X_V_MF4
    10U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    10U,	// PseudoVFWCVT_F_X_V_MF8
    10U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF8
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_XU_F_V_M1
    10U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    10U,	// PseudoVFWCVT_XU_F_V_M2
    10U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    10U,	// PseudoVFWCVT_XU_F_V_M4
    10U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    10U,	// PseudoVFWCVT_XU_F_V_MF2
    10U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_XU_F_V_MF4
    10U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_XU_F_V_MF8
    10U,	// PseudoVFWCVT_XU_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_X_F_V_M1
    10U,	// PseudoVFWCVT_X_F_V_M1_MASK
    10U,	// PseudoVFWCVT_X_F_V_M2
    10U,	// PseudoVFWCVT_X_F_V_M2_MASK
    10U,	// PseudoVFWCVT_X_F_V_M4
    10U,	// PseudoVFWCVT_X_F_V_M4_MASK
    10U,	// PseudoVFWCVT_X_F_V_MF2
    10U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_X_F_V_MF4
    10U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_X_F_V_MF8
    10U,	// PseudoVFWCVT_X_F_V_MF8_MASK
    10U,	// PseudoVFWMACC_VF16_M1
    10U,	// PseudoVFWMACC_VF16_M1_MASK
    10U,	// PseudoVFWMACC_VF16_M2
    10U,	// PseudoVFWMACC_VF16_M2_MASK
    10U,	// PseudoVFWMACC_VF16_M4
    10U,	// PseudoVFWMACC_VF16_M4_MASK
    10U,	// PseudoVFWMACC_VF16_MF2
    10U,	// PseudoVFWMACC_VF16_MF2_MASK
    10U,	// PseudoVFWMACC_VF16_MF4
    10U,	// PseudoVFWMACC_VF16_MF4_MASK
    10U,	// PseudoVFWMACC_VF16_MF8
    10U,	// PseudoVFWMACC_VF16_MF8_MASK
    10U,	// PseudoVFWMACC_VF32_M1
    10U,	// PseudoVFWMACC_VF32_M1_MASK
    10U,	// PseudoVFWMACC_VF32_M2
    10U,	// PseudoVFWMACC_VF32_M2_MASK
    10U,	// PseudoVFWMACC_VF32_M4
    10U,	// PseudoVFWMACC_VF32_M4_MASK
    10U,	// PseudoVFWMACC_VF32_MF2
    10U,	// PseudoVFWMACC_VF32_MF2_MASK
    10U,	// PseudoVFWMACC_VF32_MF4
    10U,	// PseudoVFWMACC_VF32_MF4_MASK
    10U,	// PseudoVFWMACC_VF32_MF8
    10U,	// PseudoVFWMACC_VF32_MF8_MASK
    10U,	// PseudoVFWMACC_VV_M1
    10U,	// PseudoVFWMACC_VV_M1_MASK
    10U,	// PseudoVFWMACC_VV_M2
    10U,	// PseudoVFWMACC_VV_M2_MASK
    10U,	// PseudoVFWMACC_VV_M4
    10U,	// PseudoVFWMACC_VV_M4_MASK
    10U,	// PseudoVFWMACC_VV_MF2
    10U,	// PseudoVFWMACC_VV_MF2_MASK
    10U,	// PseudoVFWMACC_VV_MF4
    10U,	// PseudoVFWMACC_VV_MF4_MASK
    10U,	// PseudoVFWMACC_VV_MF8
    10U,	// PseudoVFWMACC_VV_MF8_MASK
    10U,	// PseudoVFWMSAC_VF16_M1
    10U,	// PseudoVFWMSAC_VF16_M1_MASK
    10U,	// PseudoVFWMSAC_VF16_M2
    10U,	// PseudoVFWMSAC_VF16_M2_MASK
    10U,	// PseudoVFWMSAC_VF16_M4
    10U,	// PseudoVFWMSAC_VF16_M4_MASK
    10U,	// PseudoVFWMSAC_VF16_MF2
    10U,	// PseudoVFWMSAC_VF16_MF2_MASK
    10U,	// PseudoVFWMSAC_VF16_MF4
    10U,	// PseudoVFWMSAC_VF16_MF4_MASK
    10U,	// PseudoVFWMSAC_VF16_MF8
    10U,	// PseudoVFWMSAC_VF16_MF8_MASK
    10U,	// PseudoVFWMSAC_VF32_M1
    10U,	// PseudoVFWMSAC_VF32_M1_MASK
    10U,	// PseudoVFWMSAC_VF32_M2
    10U,	// PseudoVFWMSAC_VF32_M2_MASK
    10U,	// PseudoVFWMSAC_VF32_M4
    10U,	// PseudoVFWMSAC_VF32_M4_MASK
    10U,	// PseudoVFWMSAC_VF32_MF2
    10U,	// PseudoVFWMSAC_VF32_MF2_MASK
    10U,	// PseudoVFWMSAC_VF32_MF4
    10U,	// PseudoVFWMSAC_VF32_MF4_MASK
    10U,	// PseudoVFWMSAC_VF32_MF8
    10U,	// PseudoVFWMSAC_VF32_MF8_MASK
    10U,	// PseudoVFWMSAC_VV_M1
    10U,	// PseudoVFWMSAC_VV_M1_MASK
    10U,	// PseudoVFWMSAC_VV_M2
    10U,	// PseudoVFWMSAC_VV_M2_MASK
    10U,	// PseudoVFWMSAC_VV_M4
    10U,	// PseudoVFWMSAC_VV_M4_MASK
    10U,	// PseudoVFWMSAC_VV_MF2
    10U,	// PseudoVFWMSAC_VV_MF2_MASK
    10U,	// PseudoVFWMSAC_VV_MF4
    10U,	// PseudoVFWMSAC_VV_MF4_MASK
    10U,	// PseudoVFWMSAC_VV_MF8
    10U,	// PseudoVFWMSAC_VV_MF8_MASK
    10U,	// PseudoVFWMUL_VF16_M1
    10U,	// PseudoVFWMUL_VF16_M1_MASK
    10U,	// PseudoVFWMUL_VF16_M2
    10U,	// PseudoVFWMUL_VF16_M2_MASK
    10U,	// PseudoVFWMUL_VF16_M4
    10U,	// PseudoVFWMUL_VF16_M4_MASK
    10U,	// PseudoVFWMUL_VF16_MF2
    10U,	// PseudoVFWMUL_VF16_MF2_MASK
    10U,	// PseudoVFWMUL_VF16_MF4
    10U,	// PseudoVFWMUL_VF16_MF4_MASK
    10U,	// PseudoVFWMUL_VF16_MF8
    10U,	// PseudoVFWMUL_VF16_MF8_MASK
    10U,	// PseudoVFWMUL_VF32_M1
    10U,	// PseudoVFWMUL_VF32_M1_MASK
    10U,	// PseudoVFWMUL_VF32_M2
    10U,	// PseudoVFWMUL_VF32_M2_MASK
    10U,	// PseudoVFWMUL_VF32_M4
    10U,	// PseudoVFWMUL_VF32_M4_MASK
    10U,	// PseudoVFWMUL_VF32_MF2
    10U,	// PseudoVFWMUL_VF32_MF2_MASK
    10U,	// PseudoVFWMUL_VF32_MF4
    10U,	// PseudoVFWMUL_VF32_MF4_MASK
    10U,	// PseudoVFWMUL_VF32_MF8
    10U,	// PseudoVFWMUL_VF32_MF8_MASK
    10U,	// PseudoVFWMUL_VV_M1
    10U,	// PseudoVFWMUL_VV_M1_MASK
    10U,	// PseudoVFWMUL_VV_M2
    10U,	// PseudoVFWMUL_VV_M2_MASK
    10U,	// PseudoVFWMUL_VV_M4
    10U,	// PseudoVFWMUL_VV_M4_MASK
    10U,	// PseudoVFWMUL_VV_MF2
    10U,	// PseudoVFWMUL_VV_MF2_MASK
    10U,	// PseudoVFWMUL_VV_MF4
    10U,	// PseudoVFWMUL_VV_MF4_MASK
    10U,	// PseudoVFWMUL_VV_MF8
    10U,	// PseudoVFWMUL_VV_MF8_MASK
    10U,	// PseudoVFWNMACC_VF16_M1
    10U,	// PseudoVFWNMACC_VF16_M1_MASK
    10U,	// PseudoVFWNMACC_VF16_M2
    10U,	// PseudoVFWNMACC_VF16_M2_MASK
    10U,	// PseudoVFWNMACC_VF16_M4
    10U,	// PseudoVFWNMACC_VF16_M4_MASK
    10U,	// PseudoVFWNMACC_VF16_MF2
    10U,	// PseudoVFWNMACC_VF16_MF2_MASK
    10U,	// PseudoVFWNMACC_VF16_MF4
    10U,	// PseudoVFWNMACC_VF16_MF4_MASK
    10U,	// PseudoVFWNMACC_VF16_MF8
    10U,	// PseudoVFWNMACC_VF16_MF8_MASK
    10U,	// PseudoVFWNMACC_VF32_M1
    10U,	// PseudoVFWNMACC_VF32_M1_MASK
    10U,	// PseudoVFWNMACC_VF32_M2
    10U,	// PseudoVFWNMACC_VF32_M2_MASK
    10U,	// PseudoVFWNMACC_VF32_M4
    10U,	// PseudoVFWNMACC_VF32_M4_MASK
    10U,	// PseudoVFWNMACC_VF32_MF2
    10U,	// PseudoVFWNMACC_VF32_MF2_MASK
    10U,	// PseudoVFWNMACC_VF32_MF4
    10U,	// PseudoVFWNMACC_VF32_MF4_MASK
    10U,	// PseudoVFWNMACC_VF32_MF8
    10U,	// PseudoVFWNMACC_VF32_MF8_MASK
    10U,	// PseudoVFWNMACC_VV_M1
    10U,	// PseudoVFWNMACC_VV_M1_MASK
    10U,	// PseudoVFWNMACC_VV_M2
    10U,	// PseudoVFWNMACC_VV_M2_MASK
    10U,	// PseudoVFWNMACC_VV_M4
    10U,	// PseudoVFWNMACC_VV_M4_MASK
    10U,	// PseudoVFWNMACC_VV_MF2
    10U,	// PseudoVFWNMACC_VV_MF2_MASK
    10U,	// PseudoVFWNMACC_VV_MF4
    10U,	// PseudoVFWNMACC_VV_MF4_MASK
    10U,	// PseudoVFWNMACC_VV_MF8
    10U,	// PseudoVFWNMACC_VV_MF8_MASK
    10U,	// PseudoVFWNMSAC_VF16_M1
    10U,	// PseudoVFWNMSAC_VF16_M1_MASK
    10U,	// PseudoVFWNMSAC_VF16_M2
    10U,	// PseudoVFWNMSAC_VF16_M2_MASK
    10U,	// PseudoVFWNMSAC_VF16_M4
    10U,	// PseudoVFWNMSAC_VF16_M4_MASK
    10U,	// PseudoVFWNMSAC_VF16_MF2
    10U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    10U,	// PseudoVFWNMSAC_VF16_MF4
    10U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    10U,	// PseudoVFWNMSAC_VF16_MF8
    10U,	// PseudoVFWNMSAC_VF16_MF8_MASK
    10U,	// PseudoVFWNMSAC_VF32_M1
    10U,	// PseudoVFWNMSAC_VF32_M1_MASK
    10U,	// PseudoVFWNMSAC_VF32_M2
    10U,	// PseudoVFWNMSAC_VF32_M2_MASK
    10U,	// PseudoVFWNMSAC_VF32_M4
    10U,	// PseudoVFWNMSAC_VF32_M4_MASK
    10U,	// PseudoVFWNMSAC_VF32_MF2
    10U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    10U,	// PseudoVFWNMSAC_VF32_MF4
    10U,	// PseudoVFWNMSAC_VF32_MF4_MASK
    10U,	// PseudoVFWNMSAC_VF32_MF8
    10U,	// PseudoVFWNMSAC_VF32_MF8_MASK
    10U,	// PseudoVFWNMSAC_VV_M1
    10U,	// PseudoVFWNMSAC_VV_M1_MASK
    10U,	// PseudoVFWNMSAC_VV_M2
    10U,	// PseudoVFWNMSAC_VV_M2_MASK
    10U,	// PseudoVFWNMSAC_VV_M4
    10U,	// PseudoVFWNMSAC_VV_M4_MASK
    10U,	// PseudoVFWNMSAC_VV_MF2
    10U,	// PseudoVFWNMSAC_VV_MF2_MASK
    10U,	// PseudoVFWNMSAC_VV_MF4
    10U,	// PseudoVFWNMSAC_VV_MF4_MASK
    10U,	// PseudoVFWNMSAC_VV_MF8
    10U,	// PseudoVFWNMSAC_VV_MF8_MASK
    10U,	// PseudoVFWREDOSUM_VS_M1
    10U,	// PseudoVFWREDOSUM_VS_M1_MASK
    10U,	// PseudoVFWREDOSUM_VS_M2
    10U,	// PseudoVFWREDOSUM_VS_M2_MASK
    10U,	// PseudoVFWREDOSUM_VS_M4
    10U,	// PseudoVFWREDOSUM_VS_M4_MASK
    10U,	// PseudoVFWREDOSUM_VS_M8
    10U,	// PseudoVFWREDOSUM_VS_M8_MASK
    10U,	// PseudoVFWREDOSUM_VS_MF2
    10U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    10U,	// PseudoVFWREDOSUM_VS_MF4
    10U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    10U,	// PseudoVFWREDOSUM_VS_MF8
    10U,	// PseudoVFWREDOSUM_VS_MF8_MASK
    10U,	// PseudoVFWREDSUM_VS_M1
    10U,	// PseudoVFWREDSUM_VS_M1_MASK
    10U,	// PseudoVFWREDSUM_VS_M2
    10U,	// PseudoVFWREDSUM_VS_M2_MASK
    10U,	// PseudoVFWREDSUM_VS_M4
    10U,	// PseudoVFWREDSUM_VS_M4_MASK
    10U,	// PseudoVFWREDSUM_VS_M8
    10U,	// PseudoVFWREDSUM_VS_M8_MASK
    10U,	// PseudoVFWREDSUM_VS_MF2
    10U,	// PseudoVFWREDSUM_VS_MF2_MASK
    10U,	// PseudoVFWREDSUM_VS_MF4
    10U,	// PseudoVFWREDSUM_VS_MF4_MASK
    10U,	// PseudoVFWREDSUM_VS_MF8
    10U,	// PseudoVFWREDSUM_VS_MF8_MASK
    10U,	// PseudoVFWSUB_VF16_M1
    10U,	// PseudoVFWSUB_VF16_M1_MASK
    10U,	// PseudoVFWSUB_VF16_M2
    10U,	// PseudoVFWSUB_VF16_M2_MASK
    10U,	// PseudoVFWSUB_VF16_M4
    10U,	// PseudoVFWSUB_VF16_M4_MASK
    10U,	// PseudoVFWSUB_VF16_MF2
    10U,	// PseudoVFWSUB_VF16_MF2_MASK
    10U,	// PseudoVFWSUB_VF16_MF4
    10U,	// PseudoVFWSUB_VF16_MF4_MASK
    10U,	// PseudoVFWSUB_VF16_MF8
    10U,	// PseudoVFWSUB_VF16_MF8_MASK
    10U,	// PseudoVFWSUB_VF32_M1
    10U,	// PseudoVFWSUB_VF32_M1_MASK
    10U,	// PseudoVFWSUB_VF32_M2
    10U,	// PseudoVFWSUB_VF32_M2_MASK
    10U,	// PseudoVFWSUB_VF32_M4
    10U,	// PseudoVFWSUB_VF32_M4_MASK
    10U,	// PseudoVFWSUB_VF32_MF2
    10U,	// PseudoVFWSUB_VF32_MF2_MASK
    10U,	// PseudoVFWSUB_VF32_MF4
    10U,	// PseudoVFWSUB_VF32_MF4_MASK
    10U,	// PseudoVFWSUB_VF32_MF8
    10U,	// PseudoVFWSUB_VF32_MF8_MASK
    10U,	// PseudoVFWSUB_VV_M1
    10U,	// PseudoVFWSUB_VV_M1_MASK
    10U,	// PseudoVFWSUB_VV_M2
    10U,	// PseudoVFWSUB_VV_M2_MASK
    10U,	// PseudoVFWSUB_VV_M4
    10U,	// PseudoVFWSUB_VV_M4_MASK
    10U,	// PseudoVFWSUB_VV_MF2
    10U,	// PseudoVFWSUB_VV_MF2_MASK
    10U,	// PseudoVFWSUB_VV_MF4
    10U,	// PseudoVFWSUB_VV_MF4_MASK
    10U,	// PseudoVFWSUB_VV_MF8
    10U,	// PseudoVFWSUB_VV_MF8_MASK
    10U,	// PseudoVFWSUB_WF16_M1
    10U,	// PseudoVFWSUB_WF16_M1_MASK
    10U,	// PseudoVFWSUB_WF16_M2
    10U,	// PseudoVFWSUB_WF16_M2_MASK
    10U,	// PseudoVFWSUB_WF16_M4
    10U,	// PseudoVFWSUB_WF16_M4_MASK
    10U,	// PseudoVFWSUB_WF16_MF2
    10U,	// PseudoVFWSUB_WF16_MF2_MASK
    10U,	// PseudoVFWSUB_WF16_MF4
    10U,	// PseudoVFWSUB_WF16_MF4_MASK
    10U,	// PseudoVFWSUB_WF16_MF8
    10U,	// PseudoVFWSUB_WF16_MF8_MASK
    10U,	// PseudoVFWSUB_WF32_M1
    10U,	// PseudoVFWSUB_WF32_M1_MASK
    10U,	// PseudoVFWSUB_WF32_M2
    10U,	// PseudoVFWSUB_WF32_M2_MASK
    10U,	// PseudoVFWSUB_WF32_M4
    10U,	// PseudoVFWSUB_WF32_M4_MASK
    10U,	// PseudoVFWSUB_WF32_MF2
    10U,	// PseudoVFWSUB_WF32_MF2_MASK
    10U,	// PseudoVFWSUB_WF32_MF4
    10U,	// PseudoVFWSUB_WF32_MF4_MASK
    10U,	// PseudoVFWSUB_WF32_MF8
    10U,	// PseudoVFWSUB_WF32_MF8_MASK
    10U,	// PseudoVFWSUB_WV_M1
    10U,	// PseudoVFWSUB_WV_M1_MASK
    10U,	// PseudoVFWSUB_WV_M2
    10U,	// PseudoVFWSUB_WV_M2_MASK
    10U,	// PseudoVFWSUB_WV_M4
    10U,	// PseudoVFWSUB_WV_M4_MASK
    10U,	// PseudoVFWSUB_WV_MF2
    10U,	// PseudoVFWSUB_WV_MF2_MASK
    10U,	// PseudoVFWSUB_WV_MF4
    10U,	// PseudoVFWSUB_WV_MF4_MASK
    10U,	// PseudoVFWSUB_WV_MF8
    10U,	// PseudoVFWSUB_WV_MF8_MASK
    10U,	// PseudoVID_V_M1
    10U,	// PseudoVID_V_M1_MASK
    10U,	// PseudoVID_V_M2
    10U,	// PseudoVID_V_M2_MASK
    10U,	// PseudoVID_V_M4
    10U,	// PseudoVID_V_M4_MASK
    10U,	// PseudoVID_V_M8
    10U,	// PseudoVID_V_M8_MASK
    10U,	// PseudoVID_V_MF2
    10U,	// PseudoVID_V_MF2_MASK
    10U,	// PseudoVID_V_MF4
    10U,	// PseudoVID_V_MF4_MASK
    10U,	// PseudoVID_V_MF8
    10U,	// PseudoVID_V_MF8_MASK
    10U,	// PseudoVIOTA_M_M1
    10U,	// PseudoVIOTA_M_M1_MASK
    10U,	// PseudoVIOTA_M_M2
    10U,	// PseudoVIOTA_M_M2_MASK
    10U,	// PseudoVIOTA_M_M4
    10U,	// PseudoVIOTA_M_M4_MASK
    10U,	// PseudoVIOTA_M_M8
    10U,	// PseudoVIOTA_M_M8_MASK
    10U,	// PseudoVIOTA_M_MF2
    10U,	// PseudoVIOTA_M_MF2_MASK
    10U,	// PseudoVIOTA_M_MF4
    10U,	// PseudoVIOTA_M_MF4_MASK
    10U,	// PseudoVIOTA_M_MF8
    10U,	// PseudoVIOTA_M_MF8_MASK
    10U,	// PseudoVLE16FF_V_M1
    10U,	// PseudoVLE16FF_V_M1_MASK
    10U,	// PseudoVLE16FF_V_M2
    10U,	// PseudoVLE16FF_V_M2_MASK
    10U,	// PseudoVLE16FF_V_M4
    10U,	// PseudoVLE16FF_V_M4_MASK
    10U,	// PseudoVLE16FF_V_M8
    10U,	// PseudoVLE16FF_V_M8_MASK
    10U,	// PseudoVLE16FF_V_MF2
    10U,	// PseudoVLE16FF_V_MF2_MASK
    10U,	// PseudoVLE16FF_V_MF4
    10U,	// PseudoVLE16FF_V_MF4_MASK
    10U,	// PseudoVLE16FF_V_MF8
    10U,	// PseudoVLE16FF_V_MF8_MASK
    10U,	// PseudoVLE16_V_M1
    10U,	// PseudoVLE16_V_M1_MASK
    10U,	// PseudoVLE16_V_M2
    10U,	// PseudoVLE16_V_M2_MASK
    10U,	// PseudoVLE16_V_M4
    10U,	// PseudoVLE16_V_M4_MASK
    10U,	// PseudoVLE16_V_M8
    10U,	// PseudoVLE16_V_M8_MASK
    10U,	// PseudoVLE16_V_MF2
    10U,	// PseudoVLE16_V_MF2_MASK
    10U,	// PseudoVLE16_V_MF4
    10U,	// PseudoVLE16_V_MF4_MASK
    10U,	// PseudoVLE16_V_MF8
    10U,	// PseudoVLE16_V_MF8_MASK
    10U,	// PseudoVLE1_V_B1
    10U,	// PseudoVLE1_V_B16
    10U,	// PseudoVLE1_V_B2
    10U,	// PseudoVLE1_V_B32
    10U,	// PseudoVLE1_V_B4
    10U,	// PseudoVLE1_V_B64
    10U,	// PseudoVLE1_V_B8
    10U,	// PseudoVLE32FF_V_M1
    10U,	// PseudoVLE32FF_V_M1_MASK
    10U,	// PseudoVLE32FF_V_M2
    10U,	// PseudoVLE32FF_V_M2_MASK
    10U,	// PseudoVLE32FF_V_M4
    10U,	// PseudoVLE32FF_V_M4_MASK
    10U,	// PseudoVLE32FF_V_M8
    10U,	// PseudoVLE32FF_V_M8_MASK
    10U,	// PseudoVLE32FF_V_MF2
    10U,	// PseudoVLE32FF_V_MF2_MASK
    10U,	// PseudoVLE32FF_V_MF4
    10U,	// PseudoVLE32FF_V_MF4_MASK
    10U,	// PseudoVLE32FF_V_MF8
    10U,	// PseudoVLE32FF_V_MF8_MASK
    10U,	// PseudoVLE32_V_M1
    10U,	// PseudoVLE32_V_M1_MASK
    10U,	// PseudoVLE32_V_M2
    10U,	// PseudoVLE32_V_M2_MASK
    10U,	// PseudoVLE32_V_M4
    10U,	// PseudoVLE32_V_M4_MASK
    10U,	// PseudoVLE32_V_M8
    10U,	// PseudoVLE32_V_M8_MASK
    10U,	// PseudoVLE32_V_MF2
    10U,	// PseudoVLE32_V_MF2_MASK
    10U,	// PseudoVLE32_V_MF4
    10U,	// PseudoVLE32_V_MF4_MASK
    10U,	// PseudoVLE32_V_MF8
    10U,	// PseudoVLE32_V_MF8_MASK
    10U,	// PseudoVLE64FF_V_M1
    10U,	// PseudoVLE64FF_V_M1_MASK
    10U,	// PseudoVLE64FF_V_M2
    10U,	// PseudoVLE64FF_V_M2_MASK
    10U,	// PseudoVLE64FF_V_M4
    10U,	// PseudoVLE64FF_V_M4_MASK
    10U,	// PseudoVLE64FF_V_M8
    10U,	// PseudoVLE64FF_V_M8_MASK
    10U,	// PseudoVLE64FF_V_MF2
    10U,	// PseudoVLE64FF_V_MF2_MASK
    10U,	// PseudoVLE64FF_V_MF4
    10U,	// PseudoVLE64FF_V_MF4_MASK
    10U,	// PseudoVLE64FF_V_MF8
    10U,	// PseudoVLE64FF_V_MF8_MASK
    10U,	// PseudoVLE64_V_M1
    10U,	// PseudoVLE64_V_M1_MASK
    10U,	// PseudoVLE64_V_M2
    10U,	// PseudoVLE64_V_M2_MASK
    10U,	// PseudoVLE64_V_M4
    10U,	// PseudoVLE64_V_M4_MASK
    10U,	// PseudoVLE64_V_M8
    10U,	// PseudoVLE64_V_M8_MASK
    10U,	// PseudoVLE64_V_MF2
    10U,	// PseudoVLE64_V_MF2_MASK
    10U,	// PseudoVLE64_V_MF4
    10U,	// PseudoVLE64_V_MF4_MASK
    10U,	// PseudoVLE64_V_MF8
    10U,	// PseudoVLE64_V_MF8_MASK
    10U,	// PseudoVLE8FF_V_M1
    10U,	// PseudoVLE8FF_V_M1_MASK
    10U,	// PseudoVLE8FF_V_M2
    10U,	// PseudoVLE8FF_V_M2_MASK
    10U,	// PseudoVLE8FF_V_M4
    10U,	// PseudoVLE8FF_V_M4_MASK
    10U,	// PseudoVLE8FF_V_M8
    10U,	// PseudoVLE8FF_V_M8_MASK
    10U,	// PseudoVLE8FF_V_MF2
    10U,	// PseudoVLE8FF_V_MF2_MASK
    10U,	// PseudoVLE8FF_V_MF4
    10U,	// PseudoVLE8FF_V_MF4_MASK
    10U,	// PseudoVLE8FF_V_MF8
    10U,	// PseudoVLE8FF_V_MF8_MASK
    10U,	// PseudoVLE8_V_M1
    10U,	// PseudoVLE8_V_M1_MASK
    10U,	// PseudoVLE8_V_M2
    10U,	// PseudoVLE8_V_M2_MASK
    10U,	// PseudoVLE8_V_M4
    10U,	// PseudoVLE8_V_M4_MASK
    10U,	// PseudoVLE8_V_M8
    10U,	// PseudoVLE8_V_M8_MASK
    10U,	// PseudoVLE8_V_MF2
    10U,	// PseudoVLE8_V_MF2_MASK
    10U,	// PseudoVLE8_V_MF4
    10U,	// PseudoVLE8_V_MF4_MASK
    10U,	// PseudoVLE8_V_MF8
    10U,	// PseudoVLE8_V_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M1_M1
    10U,	// PseudoVLOXEI16_V_M1_M1_MASK
    10U,	// PseudoVLOXEI16_V_M1_M2
    10U,	// PseudoVLOXEI16_V_M1_M2_MASK
    10U,	// PseudoVLOXEI16_V_M1_M4
    10U,	// PseudoVLOXEI16_V_M1_M4_MASK
    10U,	// PseudoVLOXEI16_V_M1_M8
    10U,	// PseudoVLOXEI16_V_M1_M8_MASK
    10U,	// PseudoVLOXEI16_V_M1_MF2
    10U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M1_MF4
    10U,	// PseudoVLOXEI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M1_MF8
    10U,	// PseudoVLOXEI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M2_M1
    10U,	// PseudoVLOXEI16_V_M2_M1_MASK
    10U,	// PseudoVLOXEI16_V_M2_M2
    10U,	// PseudoVLOXEI16_V_M2_M2_MASK
    10U,	// PseudoVLOXEI16_V_M2_M4
    10U,	// PseudoVLOXEI16_V_M2_M4_MASK
    10U,	// PseudoVLOXEI16_V_M2_M8
    10U,	// PseudoVLOXEI16_V_M2_M8_MASK
    10U,	// PseudoVLOXEI16_V_M2_MF2
    10U,	// PseudoVLOXEI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M2_MF4
    10U,	// PseudoVLOXEI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M2_MF8
    10U,	// PseudoVLOXEI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M4_M1
    10U,	// PseudoVLOXEI16_V_M4_M1_MASK
    10U,	// PseudoVLOXEI16_V_M4_M2
    10U,	// PseudoVLOXEI16_V_M4_M2_MASK
    10U,	// PseudoVLOXEI16_V_M4_M4
    10U,	// PseudoVLOXEI16_V_M4_M4_MASK
    10U,	// PseudoVLOXEI16_V_M4_M8
    10U,	// PseudoVLOXEI16_V_M4_M8_MASK
    10U,	// PseudoVLOXEI16_V_M4_MF2
    10U,	// PseudoVLOXEI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M4_MF4
    10U,	// PseudoVLOXEI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M4_MF8
    10U,	// PseudoVLOXEI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M8_M1
    10U,	// PseudoVLOXEI16_V_M8_M1_MASK
    10U,	// PseudoVLOXEI16_V_M8_M2
    10U,	// PseudoVLOXEI16_V_M8_M2_MASK
    10U,	// PseudoVLOXEI16_V_M8_M4
    10U,	// PseudoVLOXEI16_V_M8_M4_MASK
    10U,	// PseudoVLOXEI16_V_M8_M8
    10U,	// PseudoVLOXEI16_V_M8_M8_MASK
    10U,	// PseudoVLOXEI16_V_M8_MF2
    10U,	// PseudoVLOXEI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M8_MF4
    10U,	// PseudoVLOXEI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M8_MF8
    10U,	// PseudoVLOXEI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M1
    10U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M2
    10U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M4
    10U,	// PseudoVLOXEI16_V_MF2_M4_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M8
    10U,	// PseudoVLOXEI16_V_MF2_M8_MASK
    10U,	// PseudoVLOXEI16_V_MF2_MF2
    10U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXEI16_V_MF2_MF4
    10U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXEI16_V_MF2_MF8
    10U,	// PseudoVLOXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M1
    10U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M2
    10U,	// PseudoVLOXEI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M4
    10U,	// PseudoVLOXEI16_V_MF4_M4_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M8
    10U,	// PseudoVLOXEI16_V_MF4_M8_MASK
    10U,	// PseudoVLOXEI16_V_MF4_MF2
    10U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXEI16_V_MF4_MF4
    10U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXEI16_V_MF4_MF8
    10U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXEI16_V_MF8_M1
    10U,	// PseudoVLOXEI16_V_MF8_M1_MASK
    10U,	// PseudoVLOXEI16_V_MF8_M2
    10U,	// PseudoVLOXEI16_V_MF8_M2_MASK
    10U,	// PseudoVLOXEI16_V_MF8_M4
    10U,	// PseudoVLOXEI16_V_MF8_M4_MASK
    10U,	// PseudoVLOXEI16_V_MF8_M8
    10U,	// PseudoVLOXEI16_V_MF8_M8_MASK
    10U,	// PseudoVLOXEI16_V_MF8_MF2
    10U,	// PseudoVLOXEI16_V_MF8_MF2_MASK
    10U,	// PseudoVLOXEI16_V_MF8_MF4
    10U,	// PseudoVLOXEI16_V_MF8_MF4_MASK
    10U,	// PseudoVLOXEI16_V_MF8_MF8
    10U,	// PseudoVLOXEI16_V_MF8_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M1_M1
    10U,	// PseudoVLOXEI32_V_M1_M1_MASK
    10U,	// PseudoVLOXEI32_V_M1_M2
    10U,	// PseudoVLOXEI32_V_M1_M2_MASK
    10U,	// PseudoVLOXEI32_V_M1_M4
    10U,	// PseudoVLOXEI32_V_M1_M4_MASK
    10U,	// PseudoVLOXEI32_V_M1_M8
    10U,	// PseudoVLOXEI32_V_M1_M8_MASK
    10U,	// PseudoVLOXEI32_V_M1_MF2
    10U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M1_MF4
    10U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M1_MF8
    10U,	// PseudoVLOXEI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M2_M1
    10U,	// PseudoVLOXEI32_V_M2_M1_MASK
    10U,	// PseudoVLOXEI32_V_M2_M2
    10U,	// PseudoVLOXEI32_V_M2_M2_MASK
    10U,	// PseudoVLOXEI32_V_M2_M4
    10U,	// PseudoVLOXEI32_V_M2_M4_MASK
    10U,	// PseudoVLOXEI32_V_M2_M8
    10U,	// PseudoVLOXEI32_V_M2_M8_MASK
    10U,	// PseudoVLOXEI32_V_M2_MF2
    10U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M2_MF4
    10U,	// PseudoVLOXEI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M2_MF8
    10U,	// PseudoVLOXEI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M4_M1
    10U,	// PseudoVLOXEI32_V_M4_M1_MASK
    10U,	// PseudoVLOXEI32_V_M4_M2
    10U,	// PseudoVLOXEI32_V_M4_M2_MASK
    10U,	// PseudoVLOXEI32_V_M4_M4
    10U,	// PseudoVLOXEI32_V_M4_M4_MASK
    10U,	// PseudoVLOXEI32_V_M4_M8
    10U,	// PseudoVLOXEI32_V_M4_M8_MASK
    10U,	// PseudoVLOXEI32_V_M4_MF2
    10U,	// PseudoVLOXEI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M4_MF4
    10U,	// PseudoVLOXEI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M4_MF8
    10U,	// PseudoVLOXEI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M8_M1
    10U,	// PseudoVLOXEI32_V_M8_M1_MASK
    10U,	// PseudoVLOXEI32_V_M8_M2
    10U,	// PseudoVLOXEI32_V_M8_M2_MASK
    10U,	// PseudoVLOXEI32_V_M8_M4
    10U,	// PseudoVLOXEI32_V_M8_M4_MASK
    10U,	// PseudoVLOXEI32_V_M8_M8
    10U,	// PseudoVLOXEI32_V_M8_M8_MASK
    10U,	// PseudoVLOXEI32_V_M8_MF2
    10U,	// PseudoVLOXEI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M8_MF4
    10U,	// PseudoVLOXEI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M8_MF8
    10U,	// PseudoVLOXEI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M1
    10U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M2
    10U,	// PseudoVLOXEI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M4
    10U,	// PseudoVLOXEI32_V_MF2_M4_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M8
    10U,	// PseudoVLOXEI32_V_MF2_M8_MASK
    10U,	// PseudoVLOXEI32_V_MF2_MF2
    10U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXEI32_V_MF2_MF4
    10U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXEI32_V_MF2_MF8
    10U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXEI32_V_MF4_M1
    10U,	// PseudoVLOXEI32_V_MF4_M1_MASK
    10U,	// PseudoVLOXEI32_V_MF4_M2
    10U,	// PseudoVLOXEI32_V_MF4_M2_MASK
    10U,	// PseudoVLOXEI32_V_MF4_M4
    10U,	// PseudoVLOXEI32_V_MF4_M4_MASK
    10U,	// PseudoVLOXEI32_V_MF4_M8
    10U,	// PseudoVLOXEI32_V_MF4_M8_MASK
    10U,	// PseudoVLOXEI32_V_MF4_MF2
    10U,	// PseudoVLOXEI32_V_MF4_MF2_MASK
    10U,	// PseudoVLOXEI32_V_MF4_MF4
    10U,	// PseudoVLOXEI32_V_MF4_MF4_MASK
    10U,	// PseudoVLOXEI32_V_MF4_MF8
    10U,	// PseudoVLOXEI32_V_MF4_MF8_MASK
    10U,	// PseudoVLOXEI32_V_MF8_M1
    10U,	// PseudoVLOXEI32_V_MF8_M1_MASK
    10U,	// PseudoVLOXEI32_V_MF8_M2
    10U,	// PseudoVLOXEI32_V_MF8_M2_MASK
    10U,	// PseudoVLOXEI32_V_MF8_M4
    10U,	// PseudoVLOXEI32_V_MF8_M4_MASK
    10U,	// PseudoVLOXEI32_V_MF8_M8
    10U,	// PseudoVLOXEI32_V_MF8_M8_MASK
    10U,	// PseudoVLOXEI32_V_MF8_MF2
    10U,	// PseudoVLOXEI32_V_MF8_MF2_MASK
    10U,	// PseudoVLOXEI32_V_MF8_MF4
    10U,	// PseudoVLOXEI32_V_MF8_MF4_MASK
    10U,	// PseudoVLOXEI32_V_MF8_MF8
    10U,	// PseudoVLOXEI32_V_MF8_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M1_M1
    10U,	// PseudoVLOXEI64_V_M1_M1_MASK
    10U,	// PseudoVLOXEI64_V_M1_M2
    10U,	// PseudoVLOXEI64_V_M1_M2_MASK
    10U,	// PseudoVLOXEI64_V_M1_M4
    10U,	// PseudoVLOXEI64_V_M1_M4_MASK
    10U,	// PseudoVLOXEI64_V_M1_M8
    10U,	// PseudoVLOXEI64_V_M1_M8_MASK
    10U,	// PseudoVLOXEI64_V_M1_MF2
    10U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M1_MF4
    10U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M1_MF8
    10U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M2_M1
    10U,	// PseudoVLOXEI64_V_M2_M1_MASK
    10U,	// PseudoVLOXEI64_V_M2_M2
    10U,	// PseudoVLOXEI64_V_M2_M2_MASK
    10U,	// PseudoVLOXEI64_V_M2_M4
    10U,	// PseudoVLOXEI64_V_M2_M4_MASK
    10U,	// PseudoVLOXEI64_V_M2_M8
    10U,	// PseudoVLOXEI64_V_M2_M8_MASK
    10U,	// PseudoVLOXEI64_V_M2_MF2
    10U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M2_MF4
    10U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M2_MF8
    10U,	// PseudoVLOXEI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M4_M1
    10U,	// PseudoVLOXEI64_V_M4_M1_MASK
    10U,	// PseudoVLOXEI64_V_M4_M2
    10U,	// PseudoVLOXEI64_V_M4_M2_MASK
    10U,	// PseudoVLOXEI64_V_M4_M4
    10U,	// PseudoVLOXEI64_V_M4_M4_MASK
    10U,	// PseudoVLOXEI64_V_M4_M8
    10U,	// PseudoVLOXEI64_V_M4_M8_MASK
    10U,	// PseudoVLOXEI64_V_M4_MF2
    10U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M4_MF4
    10U,	// PseudoVLOXEI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M4_MF8
    10U,	// PseudoVLOXEI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M8_M1
    10U,	// PseudoVLOXEI64_V_M8_M1_MASK
    10U,	// PseudoVLOXEI64_V_M8_M2
    10U,	// PseudoVLOXEI64_V_M8_M2_MASK
    10U,	// PseudoVLOXEI64_V_M8_M4
    10U,	// PseudoVLOXEI64_V_M8_M4_MASK
    10U,	// PseudoVLOXEI64_V_M8_M8
    10U,	// PseudoVLOXEI64_V_M8_M8_MASK
    10U,	// PseudoVLOXEI64_V_M8_MF2
    10U,	// PseudoVLOXEI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M8_MF4
    10U,	// PseudoVLOXEI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M8_MF8
    10U,	// PseudoVLOXEI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI64_V_MF2_M1
    10U,	// PseudoVLOXEI64_V_MF2_M1_MASK
    10U,	// PseudoVLOXEI64_V_MF2_M2
    10U,	// PseudoVLOXEI64_V_MF2_M2_MASK
    10U,	// PseudoVLOXEI64_V_MF2_M4
    10U,	// PseudoVLOXEI64_V_MF2_M4_MASK
    10U,	// PseudoVLOXEI64_V_MF2_M8
    10U,	// PseudoVLOXEI64_V_MF2_M8_MASK
    10U,	// PseudoVLOXEI64_V_MF2_MF2
    10U,	// PseudoVLOXEI64_V_MF2_MF2_MASK
    10U,	// PseudoVLOXEI64_V_MF2_MF4
    10U,	// PseudoVLOXEI64_V_MF2_MF4_MASK
    10U,	// PseudoVLOXEI64_V_MF2_MF8
    10U,	// PseudoVLOXEI64_V_MF2_MF8_MASK
    10U,	// PseudoVLOXEI64_V_MF4_M1
    10U,	// PseudoVLOXEI64_V_MF4_M1_MASK
    10U,	// PseudoVLOXEI64_V_MF4_M2
    10U,	// PseudoVLOXEI64_V_MF4_M2_MASK
    10U,	// PseudoVLOXEI64_V_MF4_M4
    10U,	// PseudoVLOXEI64_V_MF4_M4_MASK
    10U,	// PseudoVLOXEI64_V_MF4_M8
    10U,	// PseudoVLOXEI64_V_MF4_M8_MASK
    10U,	// PseudoVLOXEI64_V_MF4_MF2
    10U,	// PseudoVLOXEI64_V_MF4_MF2_MASK
    10U,	// PseudoVLOXEI64_V_MF4_MF4
    10U,	// PseudoVLOXEI64_V_MF4_MF4_MASK
    10U,	// PseudoVLOXEI64_V_MF4_MF8
    10U,	// PseudoVLOXEI64_V_MF4_MF8_MASK
    10U,	// PseudoVLOXEI64_V_MF8_M1
    10U,	// PseudoVLOXEI64_V_MF8_M1_MASK
    10U,	// PseudoVLOXEI64_V_MF8_M2
    10U,	// PseudoVLOXEI64_V_MF8_M2_MASK
    10U,	// PseudoVLOXEI64_V_MF8_M4
    10U,	// PseudoVLOXEI64_V_MF8_M4_MASK
    10U,	// PseudoVLOXEI64_V_MF8_M8
    10U,	// PseudoVLOXEI64_V_MF8_M8_MASK
    10U,	// PseudoVLOXEI64_V_MF8_MF2
    10U,	// PseudoVLOXEI64_V_MF8_MF2_MASK
    10U,	// PseudoVLOXEI64_V_MF8_MF4
    10U,	// PseudoVLOXEI64_V_MF8_MF4_MASK
    10U,	// PseudoVLOXEI64_V_MF8_MF8
    10U,	// PseudoVLOXEI64_V_MF8_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M1_M1
    10U,	// PseudoVLOXEI8_V_M1_M1_MASK
    10U,	// PseudoVLOXEI8_V_M1_M2
    10U,	// PseudoVLOXEI8_V_M1_M2_MASK
    10U,	// PseudoVLOXEI8_V_M1_M4
    10U,	// PseudoVLOXEI8_V_M1_M4_MASK
    10U,	// PseudoVLOXEI8_V_M1_M8
    10U,	// PseudoVLOXEI8_V_M1_M8_MASK
    10U,	// PseudoVLOXEI8_V_M1_MF2
    10U,	// PseudoVLOXEI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M1_MF4
    10U,	// PseudoVLOXEI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M1_MF8
    10U,	// PseudoVLOXEI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M2_M1
    10U,	// PseudoVLOXEI8_V_M2_M1_MASK
    10U,	// PseudoVLOXEI8_V_M2_M2
    10U,	// PseudoVLOXEI8_V_M2_M2_MASK
    10U,	// PseudoVLOXEI8_V_M2_M4
    10U,	// PseudoVLOXEI8_V_M2_M4_MASK
    10U,	// PseudoVLOXEI8_V_M2_M8
    10U,	// PseudoVLOXEI8_V_M2_M8_MASK
    10U,	// PseudoVLOXEI8_V_M2_MF2
    10U,	// PseudoVLOXEI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M2_MF4
    10U,	// PseudoVLOXEI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M2_MF8
    10U,	// PseudoVLOXEI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M4_M1
    10U,	// PseudoVLOXEI8_V_M4_M1_MASK
    10U,	// PseudoVLOXEI8_V_M4_M2
    10U,	// PseudoVLOXEI8_V_M4_M2_MASK
    10U,	// PseudoVLOXEI8_V_M4_M4
    10U,	// PseudoVLOXEI8_V_M4_M4_MASK
    10U,	// PseudoVLOXEI8_V_M4_M8
    10U,	// PseudoVLOXEI8_V_M4_M8_MASK
    10U,	// PseudoVLOXEI8_V_M4_MF2
    10U,	// PseudoVLOXEI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M4_MF4
    10U,	// PseudoVLOXEI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M4_MF8
    10U,	// PseudoVLOXEI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M8_M1
    10U,	// PseudoVLOXEI8_V_M8_M1_MASK
    10U,	// PseudoVLOXEI8_V_M8_M2
    10U,	// PseudoVLOXEI8_V_M8_M2_MASK
    10U,	// PseudoVLOXEI8_V_M8_M4
    10U,	// PseudoVLOXEI8_V_M8_M4_MASK
    10U,	// PseudoVLOXEI8_V_M8_M8
    10U,	// PseudoVLOXEI8_V_M8_M8_MASK
    10U,	// PseudoVLOXEI8_V_M8_MF2
    10U,	// PseudoVLOXEI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M8_MF4
    10U,	// PseudoVLOXEI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M8_MF8
    10U,	// PseudoVLOXEI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M1
    10U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M2
    10U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M4
    10U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M8
    10U,	// PseudoVLOXEI8_V_MF2_M8_MASK
    10U,	// PseudoVLOXEI8_V_MF2_MF2
    10U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXEI8_V_MF2_MF4
    10U,	// PseudoVLOXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXEI8_V_MF2_MF8
    10U,	// PseudoVLOXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M1
    10U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M2
    10U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M4
    10U,	// PseudoVLOXEI8_V_MF4_M4_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M8
    10U,	// PseudoVLOXEI8_V_MF4_M8_MASK
    10U,	// PseudoVLOXEI8_V_MF4_MF2
    10U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXEI8_V_MF4_MF4
    10U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXEI8_V_MF4_MF8
    10U,	// PseudoVLOXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M1
    10U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M2
    10U,	// PseudoVLOXEI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M4
    10U,	// PseudoVLOXEI8_V_MF8_M4_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M8
    10U,	// PseudoVLOXEI8_V_MF8_M8_MASK
    10U,	// PseudoVLOXEI8_V_MF8_MF2
    10U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXEI8_V_MF8_MF4
    10U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXEI8_V_MF8_MF8
    10U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_M1
    10U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_M2
    10U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_M4
    10U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_M1
    10U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_M2
    10U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_M4
    10U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_M1
    10U,	// PseudoVLOXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_M2
    10U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_M4
    10U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_M1
    10U,	// PseudoVLOXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_M2
    10U,	// PseudoVLOXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_M4
    10U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M4
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M2
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M4
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_M1
    10U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_M2
    10U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_M4
    10U,	// PseudoVLOXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_M1
    10U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_M2
    10U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_M4
    10U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_M1
    10U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_M2
    10U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_M4
    10U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_M1
    10U,	// PseudoVLOXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_M2
    10U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_M4
    10U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M2
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M4
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_M1
    10U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_M2
    10U,	// PseudoVLOXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_M4
    10U,	// PseudoVLOXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_M1
    10U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_M2
    10U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_M4
    10U,	// PseudoVLOXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_M1
    10U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_M2
    10U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_M4
    10U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_M1
    10U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_M2
    10U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_M4
    10U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_M1
    10U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_M2
    10U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_M4
    10U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_M1
    10U,	// PseudoVLOXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_M2
    10U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_M4
    10U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_M1
    10U,	// PseudoVLOXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_M2
    10U,	// PseudoVLOXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_M4
    10U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_M1
    10U,	// PseudoVLOXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_M2
    10U,	// PseudoVLOXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_M4
    10U,	// PseudoVLOXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M4
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M2
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M4
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_M1
    10U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_M2
    10U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_M1
    10U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_M2
    10U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_M1
    10U,	// PseudoVLOXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_M2
    10U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_M1
    10U,	// PseudoVLOXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_M2
    10U,	// PseudoVLOXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M2
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_M1
    10U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_M2
    10U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_M1
    10U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_M2
    10U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_M1
    10U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_M2
    10U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_M1
    10U,	// PseudoVLOXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_M2
    10U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M2
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_M1
    10U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_M2
    10U,	// PseudoVLOXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_M1
    10U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_M2
    10U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_M1
    10U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_M2
    10U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_M1
    10U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_M2
    10U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_M1
    10U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_M2
    10U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_M1
    10U,	// PseudoVLOXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_M2
    10U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_M1
    10U,	// PseudoVLOXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_M2
    10U,	// PseudoVLOXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_M1
    10U,	// PseudoVLOXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_M2
    10U,	// PseudoVLOXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M2
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_M1
    10U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_M2
    10U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_M1
    10U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_M2
    10U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_M1
    10U,	// PseudoVLOXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_M2
    10U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_M1
    10U,	// PseudoVLOXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_M2
    10U,	// PseudoVLOXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M2
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_M1
    10U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_M2
    10U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_M1
    10U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_M2
    10U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_M1
    10U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_M2
    10U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_M1
    10U,	// PseudoVLOXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_M2
    10U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M2
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_M1
    10U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_M2
    10U,	// PseudoVLOXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_M1
    10U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_M2
    10U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_M1
    10U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_M2
    10U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_M1
    10U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_M2
    10U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_M1
    10U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_M2
    10U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_M1
    10U,	// PseudoVLOXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_M2
    10U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_M1
    10U,	// PseudoVLOXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_M2
    10U,	// PseudoVLOXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_M1
    10U,	// PseudoVLOXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_M2
    10U,	// PseudoVLOXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M2
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_M1
    10U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_M1
    10U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_M1
    10U,	// PseudoVLOXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_M1
    10U,	// PseudoVLOXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_M1
    10U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_M1
    10U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_M1
    10U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_M1
    10U,	// PseudoVLOXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_M1
    10U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_M1
    10U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_M1
    10U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_M1
    10U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_M1
    10U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_M1
    10U,	// PseudoVLOXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_M1
    10U,	// PseudoVLOXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_M1
    10U,	// PseudoVLOXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_M1
    10U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_M1
    10U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_M1
    10U,	// PseudoVLOXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_M1
    10U,	// PseudoVLOXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_M1
    10U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_M1
    10U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_M1
    10U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_M1
    10U,	// PseudoVLOXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_M1
    10U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_M1
    10U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_M1
    10U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_M1
    10U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_M1
    10U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_M1
    10U,	// PseudoVLOXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_M1
    10U,	// PseudoVLOXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_M1
    10U,	// PseudoVLOXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_M1
    10U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_M1
    10U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_M1
    10U,	// PseudoVLOXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_M1
    10U,	// PseudoVLOXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_M1
    10U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_M1
    10U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_M1
    10U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_M1
    10U,	// PseudoVLOXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_M1
    10U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_M1
    10U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_M1
    10U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_M1
    10U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_M1
    10U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_M1
    10U,	// PseudoVLOXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_M1
    10U,	// PseudoVLOXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_M1
    10U,	// PseudoVLOXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_M1
    10U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_M1
    10U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_M1
    10U,	// PseudoVLOXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_M1
    10U,	// PseudoVLOXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_M1
    10U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_M1
    10U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_M1
    10U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_M1
    10U,	// PseudoVLOXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_M1
    10U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_M1
    10U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_M1
    10U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_M1
    10U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_M1
    10U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_M1
    10U,	// PseudoVLOXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_M1
    10U,	// PseudoVLOXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_M1
    10U,	// PseudoVLOXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLSE16_V_M1
    10U,	// PseudoVLSE16_V_M1_MASK
    10U,	// PseudoVLSE16_V_M2
    10U,	// PseudoVLSE16_V_M2_MASK
    10U,	// PseudoVLSE16_V_M4
    10U,	// PseudoVLSE16_V_M4_MASK
    10U,	// PseudoVLSE16_V_M8
    10U,	// PseudoVLSE16_V_M8_MASK
    10U,	// PseudoVLSE16_V_MF2
    10U,	// PseudoVLSE16_V_MF2_MASK
    10U,	// PseudoVLSE16_V_MF4
    10U,	// PseudoVLSE16_V_MF4_MASK
    10U,	// PseudoVLSE16_V_MF8
    10U,	// PseudoVLSE16_V_MF8_MASK
    10U,	// PseudoVLSE32_V_M1
    10U,	// PseudoVLSE32_V_M1_MASK
    10U,	// PseudoVLSE32_V_M2
    10U,	// PseudoVLSE32_V_M2_MASK
    10U,	// PseudoVLSE32_V_M4
    10U,	// PseudoVLSE32_V_M4_MASK
    10U,	// PseudoVLSE32_V_M8
    10U,	// PseudoVLSE32_V_M8_MASK
    10U,	// PseudoVLSE32_V_MF2
    10U,	// PseudoVLSE32_V_MF2_MASK
    10U,	// PseudoVLSE32_V_MF4
    10U,	// PseudoVLSE32_V_MF4_MASK
    10U,	// PseudoVLSE32_V_MF8
    10U,	// PseudoVLSE32_V_MF8_MASK
    10U,	// PseudoVLSE64_V_M1
    10U,	// PseudoVLSE64_V_M1_MASK
    10U,	// PseudoVLSE64_V_M2
    10U,	// PseudoVLSE64_V_M2_MASK
    10U,	// PseudoVLSE64_V_M4
    10U,	// PseudoVLSE64_V_M4_MASK
    10U,	// PseudoVLSE64_V_M8
    10U,	// PseudoVLSE64_V_M8_MASK
    10U,	// PseudoVLSE64_V_MF2
    10U,	// PseudoVLSE64_V_MF2_MASK
    10U,	// PseudoVLSE64_V_MF4
    10U,	// PseudoVLSE64_V_MF4_MASK
    10U,	// PseudoVLSE64_V_MF8
    10U,	// PseudoVLSE64_V_MF8_MASK
    10U,	// PseudoVLSE8_V_M1
    10U,	// PseudoVLSE8_V_M1_MASK
    10U,	// PseudoVLSE8_V_M2
    10U,	// PseudoVLSE8_V_M2_MASK
    10U,	// PseudoVLSE8_V_M4
    10U,	// PseudoVLSE8_V_M4_MASK
    10U,	// PseudoVLSE8_V_M8
    10U,	// PseudoVLSE8_V_M8_MASK
    10U,	// PseudoVLSE8_V_MF2
    10U,	// PseudoVLSE8_V_MF2_MASK
    10U,	// PseudoVLSE8_V_MF4
    10U,	// PseudoVLSE8_V_MF4_MASK
    10U,	// PseudoVLSE8_V_MF8
    10U,	// PseudoVLSE8_V_MF8_MASK
    10U,	// PseudoVLSEG2E16FF_V_M1
    10U,	// PseudoVLSEG2E16FF_V_M1_MASK
    10U,	// PseudoVLSEG2E16FF_V_M2
    10U,	// PseudoVLSEG2E16FF_V_M2_MASK
    10U,	// PseudoVLSEG2E16FF_V_M4
    10U,	// PseudoVLSEG2E16FF_V_M4_MASK
    10U,	// PseudoVLSEG2E16FF_V_MF2
    10U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG2E16FF_V_MF4
    10U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG2E16_V_M1
    10U,	// PseudoVLSEG2E16_V_M1_MASK
    10U,	// PseudoVLSEG2E16_V_M2
    10U,	// PseudoVLSEG2E16_V_M2_MASK
    10U,	// PseudoVLSEG2E16_V_M4
    10U,	// PseudoVLSEG2E16_V_M4_MASK
    10U,	// PseudoVLSEG2E16_V_MF2
    10U,	// PseudoVLSEG2E16_V_MF2_MASK
    10U,	// PseudoVLSEG2E16_V_MF4
    10U,	// PseudoVLSEG2E16_V_MF4_MASK
    10U,	// PseudoVLSEG2E32FF_V_M1
    10U,	// PseudoVLSEG2E32FF_V_M1_MASK
    10U,	// PseudoVLSEG2E32FF_V_M2
    10U,	// PseudoVLSEG2E32FF_V_M2_MASK
    10U,	// PseudoVLSEG2E32FF_V_M4
    10U,	// PseudoVLSEG2E32FF_V_M4_MASK
    10U,	// PseudoVLSEG2E32FF_V_MF2
    10U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG2E32_V_M1
    10U,	// PseudoVLSEG2E32_V_M1_MASK
    10U,	// PseudoVLSEG2E32_V_M2
    10U,	// PseudoVLSEG2E32_V_M2_MASK
    10U,	// PseudoVLSEG2E32_V_M4
    10U,	// PseudoVLSEG2E32_V_M4_MASK
    10U,	// PseudoVLSEG2E32_V_MF2
    10U,	// PseudoVLSEG2E32_V_MF2_MASK
    10U,	// PseudoVLSEG2E64FF_V_M1
    10U,	// PseudoVLSEG2E64FF_V_M1_MASK
    10U,	// PseudoVLSEG2E64FF_V_M2
    10U,	// PseudoVLSEG2E64FF_V_M2_MASK
    10U,	// PseudoVLSEG2E64FF_V_M4
    10U,	// PseudoVLSEG2E64FF_V_M4_MASK
    10U,	// PseudoVLSEG2E64_V_M1
    10U,	// PseudoVLSEG2E64_V_M1_MASK
    10U,	// PseudoVLSEG2E64_V_M2
    10U,	// PseudoVLSEG2E64_V_M2_MASK
    10U,	// PseudoVLSEG2E64_V_M4
    10U,	// PseudoVLSEG2E64_V_M4_MASK
    10U,	// PseudoVLSEG2E8FF_V_M1
    10U,	// PseudoVLSEG2E8FF_V_M1_MASK
    10U,	// PseudoVLSEG2E8FF_V_M2
    10U,	// PseudoVLSEG2E8FF_V_M2_MASK
    10U,	// PseudoVLSEG2E8FF_V_M4
    10U,	// PseudoVLSEG2E8FF_V_M4_MASK
    10U,	// PseudoVLSEG2E8FF_V_MF2
    10U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG2E8FF_V_MF4
    10U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG2E8FF_V_MF8
    10U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG2E8_V_M1
    10U,	// PseudoVLSEG2E8_V_M1_MASK
    10U,	// PseudoVLSEG2E8_V_M2
    10U,	// PseudoVLSEG2E8_V_M2_MASK
    10U,	// PseudoVLSEG2E8_V_M4
    10U,	// PseudoVLSEG2E8_V_M4_MASK
    10U,	// PseudoVLSEG2E8_V_MF2
    10U,	// PseudoVLSEG2E8_V_MF2_MASK
    10U,	// PseudoVLSEG2E8_V_MF4
    10U,	// PseudoVLSEG2E8_V_MF4_MASK
    10U,	// PseudoVLSEG2E8_V_MF8
    10U,	// PseudoVLSEG2E8_V_MF8_MASK
    10U,	// PseudoVLSEG3E16FF_V_M1
    10U,	// PseudoVLSEG3E16FF_V_M1_MASK
    10U,	// PseudoVLSEG3E16FF_V_M2
    10U,	// PseudoVLSEG3E16FF_V_M2_MASK
    10U,	// PseudoVLSEG3E16FF_V_MF2
    10U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG3E16FF_V_MF4
    10U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG3E16_V_M1
    10U,	// PseudoVLSEG3E16_V_M1_MASK
    10U,	// PseudoVLSEG3E16_V_M2
    10U,	// PseudoVLSEG3E16_V_M2_MASK
    10U,	// PseudoVLSEG3E16_V_MF2
    10U,	// PseudoVLSEG3E16_V_MF2_MASK
    10U,	// PseudoVLSEG3E16_V_MF4
    10U,	// PseudoVLSEG3E16_V_MF4_MASK
    10U,	// PseudoVLSEG3E32FF_V_M1
    10U,	// PseudoVLSEG3E32FF_V_M1_MASK
    10U,	// PseudoVLSEG3E32FF_V_M2
    10U,	// PseudoVLSEG3E32FF_V_M2_MASK
    10U,	// PseudoVLSEG3E32FF_V_MF2
    10U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG3E32_V_M1
    10U,	// PseudoVLSEG3E32_V_M1_MASK
    10U,	// PseudoVLSEG3E32_V_M2
    10U,	// PseudoVLSEG3E32_V_M2_MASK
    10U,	// PseudoVLSEG3E32_V_MF2
    10U,	// PseudoVLSEG3E32_V_MF2_MASK
    10U,	// PseudoVLSEG3E64FF_V_M1
    10U,	// PseudoVLSEG3E64FF_V_M1_MASK
    10U,	// PseudoVLSEG3E64FF_V_M2
    10U,	// PseudoVLSEG3E64FF_V_M2_MASK
    10U,	// PseudoVLSEG3E64_V_M1
    10U,	// PseudoVLSEG3E64_V_M1_MASK
    10U,	// PseudoVLSEG3E64_V_M2
    10U,	// PseudoVLSEG3E64_V_M2_MASK
    10U,	// PseudoVLSEG3E8FF_V_M1
    10U,	// PseudoVLSEG3E8FF_V_M1_MASK
    10U,	// PseudoVLSEG3E8FF_V_M2
    10U,	// PseudoVLSEG3E8FF_V_M2_MASK
    10U,	// PseudoVLSEG3E8FF_V_MF2
    10U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG3E8FF_V_MF4
    10U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG3E8FF_V_MF8
    10U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG3E8_V_M1
    10U,	// PseudoVLSEG3E8_V_M1_MASK
    10U,	// PseudoVLSEG3E8_V_M2
    10U,	// PseudoVLSEG3E8_V_M2_MASK
    10U,	// PseudoVLSEG3E8_V_MF2
    10U,	// PseudoVLSEG3E8_V_MF2_MASK
    10U,	// PseudoVLSEG3E8_V_MF4
    10U,	// PseudoVLSEG3E8_V_MF4_MASK
    10U,	// PseudoVLSEG3E8_V_MF8
    10U,	// PseudoVLSEG3E8_V_MF8_MASK
    10U,	// PseudoVLSEG4E16FF_V_M1
    10U,	// PseudoVLSEG4E16FF_V_M1_MASK
    10U,	// PseudoVLSEG4E16FF_V_M2
    10U,	// PseudoVLSEG4E16FF_V_M2_MASK
    10U,	// PseudoVLSEG4E16FF_V_MF2
    10U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG4E16FF_V_MF4
    10U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG4E16_V_M1
    10U,	// PseudoVLSEG4E16_V_M1_MASK
    10U,	// PseudoVLSEG4E16_V_M2
    10U,	// PseudoVLSEG4E16_V_M2_MASK
    10U,	// PseudoVLSEG4E16_V_MF2
    10U,	// PseudoVLSEG4E16_V_MF2_MASK
    10U,	// PseudoVLSEG4E16_V_MF4
    10U,	// PseudoVLSEG4E16_V_MF4_MASK
    10U,	// PseudoVLSEG4E32FF_V_M1
    10U,	// PseudoVLSEG4E32FF_V_M1_MASK
    10U,	// PseudoVLSEG4E32FF_V_M2
    10U,	// PseudoVLSEG4E32FF_V_M2_MASK
    10U,	// PseudoVLSEG4E32FF_V_MF2
    10U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG4E32_V_M1
    10U,	// PseudoVLSEG4E32_V_M1_MASK
    10U,	// PseudoVLSEG4E32_V_M2
    10U,	// PseudoVLSEG4E32_V_M2_MASK
    10U,	// PseudoVLSEG4E32_V_MF2
    10U,	// PseudoVLSEG4E32_V_MF2_MASK
    10U,	// PseudoVLSEG4E64FF_V_M1
    10U,	// PseudoVLSEG4E64FF_V_M1_MASK
    10U,	// PseudoVLSEG4E64FF_V_M2
    10U,	// PseudoVLSEG4E64FF_V_M2_MASK
    10U,	// PseudoVLSEG4E64_V_M1
    10U,	// PseudoVLSEG4E64_V_M1_MASK
    10U,	// PseudoVLSEG4E64_V_M2
    10U,	// PseudoVLSEG4E64_V_M2_MASK
    10U,	// PseudoVLSEG4E8FF_V_M1
    10U,	// PseudoVLSEG4E8FF_V_M1_MASK
    10U,	// PseudoVLSEG4E8FF_V_M2
    10U,	// PseudoVLSEG4E8FF_V_M2_MASK
    10U,	// PseudoVLSEG4E8FF_V_MF2
    10U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG4E8FF_V_MF4
    10U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG4E8FF_V_MF8
    10U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG4E8_V_M1
    10U,	// PseudoVLSEG4E8_V_M1_MASK
    10U,	// PseudoVLSEG4E8_V_M2
    10U,	// PseudoVLSEG4E8_V_M2_MASK
    10U,	// PseudoVLSEG4E8_V_MF2
    10U,	// PseudoVLSEG4E8_V_MF2_MASK
    10U,	// PseudoVLSEG4E8_V_MF4
    10U,	// PseudoVLSEG4E8_V_MF4_MASK
    10U,	// PseudoVLSEG4E8_V_MF8
    10U,	// PseudoVLSEG4E8_V_MF8_MASK
    10U,	// PseudoVLSEG5E16FF_V_M1
    10U,	// PseudoVLSEG5E16FF_V_M1_MASK
    10U,	// PseudoVLSEG5E16FF_V_MF2
    10U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG5E16FF_V_MF4
    10U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG5E16_V_M1
    10U,	// PseudoVLSEG5E16_V_M1_MASK
    10U,	// PseudoVLSEG5E16_V_MF2
    10U,	// PseudoVLSEG5E16_V_MF2_MASK
    10U,	// PseudoVLSEG5E16_V_MF4
    10U,	// PseudoVLSEG5E16_V_MF4_MASK
    10U,	// PseudoVLSEG5E32FF_V_M1
    10U,	// PseudoVLSEG5E32FF_V_M1_MASK
    10U,	// PseudoVLSEG5E32FF_V_MF2
    10U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG5E32_V_M1
    10U,	// PseudoVLSEG5E32_V_M1_MASK
    10U,	// PseudoVLSEG5E32_V_MF2
    10U,	// PseudoVLSEG5E32_V_MF2_MASK
    10U,	// PseudoVLSEG5E64FF_V_M1
    10U,	// PseudoVLSEG5E64FF_V_M1_MASK
    10U,	// PseudoVLSEG5E64_V_M1
    10U,	// PseudoVLSEG5E64_V_M1_MASK
    10U,	// PseudoVLSEG5E8FF_V_M1
    10U,	// PseudoVLSEG5E8FF_V_M1_MASK
    10U,	// PseudoVLSEG5E8FF_V_MF2
    10U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG5E8FF_V_MF4
    10U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG5E8FF_V_MF8
    10U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG5E8_V_M1
    10U,	// PseudoVLSEG5E8_V_M1_MASK
    10U,	// PseudoVLSEG5E8_V_MF2
    10U,	// PseudoVLSEG5E8_V_MF2_MASK
    10U,	// PseudoVLSEG5E8_V_MF4
    10U,	// PseudoVLSEG5E8_V_MF4_MASK
    10U,	// PseudoVLSEG5E8_V_MF8
    10U,	// PseudoVLSEG5E8_V_MF8_MASK
    10U,	// PseudoVLSEG6E16FF_V_M1
    10U,	// PseudoVLSEG6E16FF_V_M1_MASK
    10U,	// PseudoVLSEG6E16FF_V_MF2
    10U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG6E16FF_V_MF4
    10U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG6E16_V_M1
    10U,	// PseudoVLSEG6E16_V_M1_MASK
    10U,	// PseudoVLSEG6E16_V_MF2
    10U,	// PseudoVLSEG6E16_V_MF2_MASK
    10U,	// PseudoVLSEG6E16_V_MF4
    10U,	// PseudoVLSEG6E16_V_MF4_MASK
    10U,	// PseudoVLSEG6E32FF_V_M1
    10U,	// PseudoVLSEG6E32FF_V_M1_MASK
    10U,	// PseudoVLSEG6E32FF_V_MF2
    10U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG6E32_V_M1
    10U,	// PseudoVLSEG6E32_V_M1_MASK
    10U,	// PseudoVLSEG6E32_V_MF2
    10U,	// PseudoVLSEG6E32_V_MF2_MASK
    10U,	// PseudoVLSEG6E64FF_V_M1
    10U,	// PseudoVLSEG6E64FF_V_M1_MASK
    10U,	// PseudoVLSEG6E64_V_M1
    10U,	// PseudoVLSEG6E64_V_M1_MASK
    10U,	// PseudoVLSEG6E8FF_V_M1
    10U,	// PseudoVLSEG6E8FF_V_M1_MASK
    10U,	// PseudoVLSEG6E8FF_V_MF2
    10U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG6E8FF_V_MF4
    10U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG6E8FF_V_MF8
    10U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG6E8_V_M1
    10U,	// PseudoVLSEG6E8_V_M1_MASK
    10U,	// PseudoVLSEG6E8_V_MF2
    10U,	// PseudoVLSEG6E8_V_MF2_MASK
    10U,	// PseudoVLSEG6E8_V_MF4
    10U,	// PseudoVLSEG6E8_V_MF4_MASK
    10U,	// PseudoVLSEG6E8_V_MF8
    10U,	// PseudoVLSEG6E8_V_MF8_MASK
    10U,	// PseudoVLSEG7E16FF_V_M1
    10U,	// PseudoVLSEG7E16FF_V_M1_MASK
    10U,	// PseudoVLSEG7E16FF_V_MF2
    10U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG7E16FF_V_MF4
    10U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG7E16_V_M1
    10U,	// PseudoVLSEG7E16_V_M1_MASK
    10U,	// PseudoVLSEG7E16_V_MF2
    10U,	// PseudoVLSEG7E16_V_MF2_MASK
    10U,	// PseudoVLSEG7E16_V_MF4
    10U,	// PseudoVLSEG7E16_V_MF4_MASK
    10U,	// PseudoVLSEG7E32FF_V_M1
    10U,	// PseudoVLSEG7E32FF_V_M1_MASK
    10U,	// PseudoVLSEG7E32FF_V_MF2
    10U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG7E32_V_M1
    10U,	// PseudoVLSEG7E32_V_M1_MASK
    10U,	// PseudoVLSEG7E32_V_MF2
    10U,	// PseudoVLSEG7E32_V_MF2_MASK
    10U,	// PseudoVLSEG7E64FF_V_M1
    10U,	// PseudoVLSEG7E64FF_V_M1_MASK
    10U,	// PseudoVLSEG7E64_V_M1
    10U,	// PseudoVLSEG7E64_V_M1_MASK
    10U,	// PseudoVLSEG7E8FF_V_M1
    10U,	// PseudoVLSEG7E8FF_V_M1_MASK
    10U,	// PseudoVLSEG7E8FF_V_MF2
    10U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG7E8FF_V_MF4
    10U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG7E8FF_V_MF8
    10U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG7E8_V_M1
    10U,	// PseudoVLSEG7E8_V_M1_MASK
    10U,	// PseudoVLSEG7E8_V_MF2
    10U,	// PseudoVLSEG7E8_V_MF2_MASK
    10U,	// PseudoVLSEG7E8_V_MF4
    10U,	// PseudoVLSEG7E8_V_MF4_MASK
    10U,	// PseudoVLSEG7E8_V_MF8
    10U,	// PseudoVLSEG7E8_V_MF8_MASK
    10U,	// PseudoVLSEG8E16FF_V_M1
    10U,	// PseudoVLSEG8E16FF_V_M1_MASK
    10U,	// PseudoVLSEG8E16FF_V_MF2
    10U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG8E16FF_V_MF4
    10U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG8E16_V_M1
    10U,	// PseudoVLSEG8E16_V_M1_MASK
    10U,	// PseudoVLSEG8E16_V_MF2
    10U,	// PseudoVLSEG8E16_V_MF2_MASK
    10U,	// PseudoVLSEG8E16_V_MF4
    10U,	// PseudoVLSEG8E16_V_MF4_MASK
    10U,	// PseudoVLSEG8E32FF_V_M1
    10U,	// PseudoVLSEG8E32FF_V_M1_MASK
    10U,	// PseudoVLSEG8E32FF_V_MF2
    10U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG8E32_V_M1
    10U,	// PseudoVLSEG8E32_V_M1_MASK
    10U,	// PseudoVLSEG8E32_V_MF2
    10U,	// PseudoVLSEG8E32_V_MF2_MASK
    10U,	// PseudoVLSEG8E64FF_V_M1
    10U,	// PseudoVLSEG8E64FF_V_M1_MASK
    10U,	// PseudoVLSEG8E64_V_M1
    10U,	// PseudoVLSEG8E64_V_M1_MASK
    10U,	// PseudoVLSEG8E8FF_V_M1
    10U,	// PseudoVLSEG8E8FF_V_M1_MASK
    10U,	// PseudoVLSEG8E8FF_V_MF2
    10U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG8E8FF_V_MF4
    10U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG8E8FF_V_MF8
    10U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG8E8_V_M1
    10U,	// PseudoVLSEG8E8_V_M1_MASK
    10U,	// PseudoVLSEG8E8_V_MF2
    10U,	// PseudoVLSEG8E8_V_MF2_MASK
    10U,	// PseudoVLSEG8E8_V_MF4
    10U,	// PseudoVLSEG8E8_V_MF4_MASK
    10U,	// PseudoVLSEG8E8_V_MF8
    10U,	// PseudoVLSEG8E8_V_MF8_MASK
    10U,	// PseudoVLSSEG2E16_V_M1
    10U,	// PseudoVLSSEG2E16_V_M1_MASK
    10U,	// PseudoVLSSEG2E16_V_M2
    10U,	// PseudoVLSSEG2E16_V_M2_MASK
    10U,	// PseudoVLSSEG2E16_V_M4
    10U,	// PseudoVLSSEG2E16_V_M4_MASK
    10U,	// PseudoVLSSEG2E16_V_MF2
    10U,	// PseudoVLSSEG2E16_V_MF2_MASK
    10U,	// PseudoVLSSEG2E16_V_MF4
    10U,	// PseudoVLSSEG2E16_V_MF4_MASK
    10U,	// PseudoVLSSEG2E32_V_M1
    10U,	// PseudoVLSSEG2E32_V_M1_MASK
    10U,	// PseudoVLSSEG2E32_V_M2
    10U,	// PseudoVLSSEG2E32_V_M2_MASK
    10U,	// PseudoVLSSEG2E32_V_M4
    10U,	// PseudoVLSSEG2E32_V_M4_MASK
    10U,	// PseudoVLSSEG2E32_V_MF2
    10U,	// PseudoVLSSEG2E32_V_MF2_MASK
    10U,	// PseudoVLSSEG2E64_V_M1
    10U,	// PseudoVLSSEG2E64_V_M1_MASK
    10U,	// PseudoVLSSEG2E64_V_M2
    10U,	// PseudoVLSSEG2E64_V_M2_MASK
    10U,	// PseudoVLSSEG2E64_V_M4
    10U,	// PseudoVLSSEG2E64_V_M4_MASK
    10U,	// PseudoVLSSEG2E8_V_M1
    10U,	// PseudoVLSSEG2E8_V_M1_MASK
    10U,	// PseudoVLSSEG2E8_V_M2
    10U,	// PseudoVLSSEG2E8_V_M2_MASK
    10U,	// PseudoVLSSEG2E8_V_M4
    10U,	// PseudoVLSSEG2E8_V_M4_MASK
    10U,	// PseudoVLSSEG2E8_V_MF2
    10U,	// PseudoVLSSEG2E8_V_MF2_MASK
    10U,	// PseudoVLSSEG2E8_V_MF4
    10U,	// PseudoVLSSEG2E8_V_MF4_MASK
    10U,	// PseudoVLSSEG2E8_V_MF8
    10U,	// PseudoVLSSEG2E8_V_MF8_MASK
    10U,	// PseudoVLSSEG3E16_V_M1
    10U,	// PseudoVLSSEG3E16_V_M1_MASK
    10U,	// PseudoVLSSEG3E16_V_M2
    10U,	// PseudoVLSSEG3E16_V_M2_MASK
    10U,	// PseudoVLSSEG3E16_V_MF2
    10U,	// PseudoVLSSEG3E16_V_MF2_MASK
    10U,	// PseudoVLSSEG3E16_V_MF4
    10U,	// PseudoVLSSEG3E16_V_MF4_MASK
    10U,	// PseudoVLSSEG3E32_V_M1
    10U,	// PseudoVLSSEG3E32_V_M1_MASK
    10U,	// PseudoVLSSEG3E32_V_M2
    10U,	// PseudoVLSSEG3E32_V_M2_MASK
    10U,	// PseudoVLSSEG3E32_V_MF2
    10U,	// PseudoVLSSEG3E32_V_MF2_MASK
    10U,	// PseudoVLSSEG3E64_V_M1
    10U,	// PseudoVLSSEG3E64_V_M1_MASK
    10U,	// PseudoVLSSEG3E64_V_M2
    10U,	// PseudoVLSSEG3E64_V_M2_MASK
    10U,	// PseudoVLSSEG3E8_V_M1
    10U,	// PseudoVLSSEG3E8_V_M1_MASK
    10U,	// PseudoVLSSEG3E8_V_M2
    10U,	// PseudoVLSSEG3E8_V_M2_MASK
    10U,	// PseudoVLSSEG3E8_V_MF2
    10U,	// PseudoVLSSEG3E8_V_MF2_MASK
    10U,	// PseudoVLSSEG3E8_V_MF4
    10U,	// PseudoVLSSEG3E8_V_MF4_MASK
    10U,	// PseudoVLSSEG3E8_V_MF8
    10U,	// PseudoVLSSEG3E8_V_MF8_MASK
    10U,	// PseudoVLSSEG4E16_V_M1
    10U,	// PseudoVLSSEG4E16_V_M1_MASK
    10U,	// PseudoVLSSEG4E16_V_M2
    10U,	// PseudoVLSSEG4E16_V_M2_MASK
    10U,	// PseudoVLSSEG4E16_V_MF2
    10U,	// PseudoVLSSEG4E16_V_MF2_MASK
    10U,	// PseudoVLSSEG4E16_V_MF4
    10U,	// PseudoVLSSEG4E16_V_MF4_MASK
    10U,	// PseudoVLSSEG4E32_V_M1
    10U,	// PseudoVLSSEG4E32_V_M1_MASK
    10U,	// PseudoVLSSEG4E32_V_M2
    10U,	// PseudoVLSSEG4E32_V_M2_MASK
    10U,	// PseudoVLSSEG4E32_V_MF2
    10U,	// PseudoVLSSEG4E32_V_MF2_MASK
    10U,	// PseudoVLSSEG4E64_V_M1
    10U,	// PseudoVLSSEG4E64_V_M1_MASK
    10U,	// PseudoVLSSEG4E64_V_M2
    10U,	// PseudoVLSSEG4E64_V_M2_MASK
    10U,	// PseudoVLSSEG4E8_V_M1
    10U,	// PseudoVLSSEG4E8_V_M1_MASK
    10U,	// PseudoVLSSEG4E8_V_M2
    10U,	// PseudoVLSSEG4E8_V_M2_MASK
    10U,	// PseudoVLSSEG4E8_V_MF2
    10U,	// PseudoVLSSEG4E8_V_MF2_MASK
    10U,	// PseudoVLSSEG4E8_V_MF4
    10U,	// PseudoVLSSEG4E8_V_MF4_MASK
    10U,	// PseudoVLSSEG4E8_V_MF8
    10U,	// PseudoVLSSEG4E8_V_MF8_MASK
    10U,	// PseudoVLSSEG5E16_V_M1
    10U,	// PseudoVLSSEG5E16_V_M1_MASK
    10U,	// PseudoVLSSEG5E16_V_MF2
    10U,	// PseudoVLSSEG5E16_V_MF2_MASK
    10U,	// PseudoVLSSEG5E16_V_MF4
    10U,	// PseudoVLSSEG5E16_V_MF4_MASK
    10U,	// PseudoVLSSEG5E32_V_M1
    10U,	// PseudoVLSSEG5E32_V_M1_MASK
    10U,	// PseudoVLSSEG5E32_V_MF2
    10U,	// PseudoVLSSEG5E32_V_MF2_MASK
    10U,	// PseudoVLSSEG5E64_V_M1
    10U,	// PseudoVLSSEG5E64_V_M1_MASK
    10U,	// PseudoVLSSEG5E8_V_M1
    10U,	// PseudoVLSSEG5E8_V_M1_MASK
    10U,	// PseudoVLSSEG5E8_V_MF2
    10U,	// PseudoVLSSEG5E8_V_MF2_MASK
    10U,	// PseudoVLSSEG5E8_V_MF4
    10U,	// PseudoVLSSEG5E8_V_MF4_MASK
    10U,	// PseudoVLSSEG5E8_V_MF8
    10U,	// PseudoVLSSEG5E8_V_MF8_MASK
    10U,	// PseudoVLSSEG6E16_V_M1
    10U,	// PseudoVLSSEG6E16_V_M1_MASK
    10U,	// PseudoVLSSEG6E16_V_MF2
    10U,	// PseudoVLSSEG6E16_V_MF2_MASK
    10U,	// PseudoVLSSEG6E16_V_MF4
    10U,	// PseudoVLSSEG6E16_V_MF4_MASK
    10U,	// PseudoVLSSEG6E32_V_M1
    10U,	// PseudoVLSSEG6E32_V_M1_MASK
    10U,	// PseudoVLSSEG6E32_V_MF2
    10U,	// PseudoVLSSEG6E32_V_MF2_MASK
    10U,	// PseudoVLSSEG6E64_V_M1
    10U,	// PseudoVLSSEG6E64_V_M1_MASK
    10U,	// PseudoVLSSEG6E8_V_M1
    10U,	// PseudoVLSSEG6E8_V_M1_MASK
    10U,	// PseudoVLSSEG6E8_V_MF2
    10U,	// PseudoVLSSEG6E8_V_MF2_MASK
    10U,	// PseudoVLSSEG6E8_V_MF4
    10U,	// PseudoVLSSEG6E8_V_MF4_MASK
    10U,	// PseudoVLSSEG6E8_V_MF8
    10U,	// PseudoVLSSEG6E8_V_MF8_MASK
    10U,	// PseudoVLSSEG7E16_V_M1
    10U,	// PseudoVLSSEG7E16_V_M1_MASK
    10U,	// PseudoVLSSEG7E16_V_MF2
    10U,	// PseudoVLSSEG7E16_V_MF2_MASK
    10U,	// PseudoVLSSEG7E16_V_MF4
    10U,	// PseudoVLSSEG7E16_V_MF4_MASK
    10U,	// PseudoVLSSEG7E32_V_M1
    10U,	// PseudoVLSSEG7E32_V_M1_MASK
    10U,	// PseudoVLSSEG7E32_V_MF2
    10U,	// PseudoVLSSEG7E32_V_MF2_MASK
    10U,	// PseudoVLSSEG7E64_V_M1
    10U,	// PseudoVLSSEG7E64_V_M1_MASK
    10U,	// PseudoVLSSEG7E8_V_M1
    10U,	// PseudoVLSSEG7E8_V_M1_MASK
    10U,	// PseudoVLSSEG7E8_V_MF2
    10U,	// PseudoVLSSEG7E8_V_MF2_MASK
    10U,	// PseudoVLSSEG7E8_V_MF4
    10U,	// PseudoVLSSEG7E8_V_MF4_MASK
    10U,	// PseudoVLSSEG7E8_V_MF8
    10U,	// PseudoVLSSEG7E8_V_MF8_MASK
    10U,	// PseudoVLSSEG8E16_V_M1
    10U,	// PseudoVLSSEG8E16_V_M1_MASK
    10U,	// PseudoVLSSEG8E16_V_MF2
    10U,	// PseudoVLSSEG8E16_V_MF2_MASK
    10U,	// PseudoVLSSEG8E16_V_MF4
    10U,	// PseudoVLSSEG8E16_V_MF4_MASK
    10U,	// PseudoVLSSEG8E32_V_M1
    10U,	// PseudoVLSSEG8E32_V_M1_MASK
    10U,	// PseudoVLSSEG8E32_V_MF2
    10U,	// PseudoVLSSEG8E32_V_MF2_MASK
    10U,	// PseudoVLSSEG8E64_V_M1
    10U,	// PseudoVLSSEG8E64_V_M1_MASK
    10U,	// PseudoVLSSEG8E8_V_M1
    10U,	// PseudoVLSSEG8E8_V_M1_MASK
    10U,	// PseudoVLSSEG8E8_V_MF2
    10U,	// PseudoVLSSEG8E8_V_MF2_MASK
    10U,	// PseudoVLSSEG8E8_V_MF4
    10U,	// PseudoVLSSEG8E8_V_MF4_MASK
    10U,	// PseudoVLSSEG8E8_V_MF8
    10U,	// PseudoVLSSEG8E8_V_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M1_M1
    10U,	// PseudoVLUXEI16_V_M1_M1_MASK
    10U,	// PseudoVLUXEI16_V_M1_M2
    10U,	// PseudoVLUXEI16_V_M1_M2_MASK
    10U,	// PseudoVLUXEI16_V_M1_M4
    10U,	// PseudoVLUXEI16_V_M1_M4_MASK
    10U,	// PseudoVLUXEI16_V_M1_M8
    10U,	// PseudoVLUXEI16_V_M1_M8_MASK
    10U,	// PseudoVLUXEI16_V_M1_MF2
    10U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M1_MF4
    10U,	// PseudoVLUXEI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M1_MF8
    10U,	// PseudoVLUXEI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M2_M1
    10U,	// PseudoVLUXEI16_V_M2_M1_MASK
    10U,	// PseudoVLUXEI16_V_M2_M2
    10U,	// PseudoVLUXEI16_V_M2_M2_MASK
    10U,	// PseudoVLUXEI16_V_M2_M4
    10U,	// PseudoVLUXEI16_V_M2_M4_MASK
    10U,	// PseudoVLUXEI16_V_M2_M8
    10U,	// PseudoVLUXEI16_V_M2_M8_MASK
    10U,	// PseudoVLUXEI16_V_M2_MF2
    10U,	// PseudoVLUXEI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M2_MF4
    10U,	// PseudoVLUXEI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M2_MF8
    10U,	// PseudoVLUXEI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M4_M1
    10U,	// PseudoVLUXEI16_V_M4_M1_MASK
    10U,	// PseudoVLUXEI16_V_M4_M2
    10U,	// PseudoVLUXEI16_V_M4_M2_MASK
    10U,	// PseudoVLUXEI16_V_M4_M4
    10U,	// PseudoVLUXEI16_V_M4_M4_MASK
    10U,	// PseudoVLUXEI16_V_M4_M8
    10U,	// PseudoVLUXEI16_V_M4_M8_MASK
    10U,	// PseudoVLUXEI16_V_M4_MF2
    10U,	// PseudoVLUXEI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M4_MF4
    10U,	// PseudoVLUXEI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M4_MF8
    10U,	// PseudoVLUXEI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M8_M1
    10U,	// PseudoVLUXEI16_V_M8_M1_MASK
    10U,	// PseudoVLUXEI16_V_M8_M2
    10U,	// PseudoVLUXEI16_V_M8_M2_MASK
    10U,	// PseudoVLUXEI16_V_M8_M4
    10U,	// PseudoVLUXEI16_V_M8_M4_MASK
    10U,	// PseudoVLUXEI16_V_M8_M8
    10U,	// PseudoVLUXEI16_V_M8_M8_MASK
    10U,	// PseudoVLUXEI16_V_M8_MF2
    10U,	// PseudoVLUXEI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M8_MF4
    10U,	// PseudoVLUXEI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M8_MF8
    10U,	// PseudoVLUXEI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M1
    10U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M2
    10U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M4
    10U,	// PseudoVLUXEI16_V_MF2_M4_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M8
    10U,	// PseudoVLUXEI16_V_MF2_M8_MASK
    10U,	// PseudoVLUXEI16_V_MF2_MF2
    10U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXEI16_V_MF2_MF4
    10U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXEI16_V_MF2_MF8
    10U,	// PseudoVLUXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M1
    10U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M2
    10U,	// PseudoVLUXEI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M4
    10U,	// PseudoVLUXEI16_V_MF4_M4_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M8
    10U,	// PseudoVLUXEI16_V_MF4_M8_MASK
    10U,	// PseudoVLUXEI16_V_MF4_MF2
    10U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXEI16_V_MF4_MF4
    10U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXEI16_V_MF4_MF8
    10U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXEI16_V_MF8_M1
    10U,	// PseudoVLUXEI16_V_MF8_M1_MASK
    10U,	// PseudoVLUXEI16_V_MF8_M2
    10U,	// PseudoVLUXEI16_V_MF8_M2_MASK
    10U,	// PseudoVLUXEI16_V_MF8_M4
    10U,	// PseudoVLUXEI16_V_MF8_M4_MASK
    10U,	// PseudoVLUXEI16_V_MF8_M8
    10U,	// PseudoVLUXEI16_V_MF8_M8_MASK
    10U,	// PseudoVLUXEI16_V_MF8_MF2
    10U,	// PseudoVLUXEI16_V_MF8_MF2_MASK
    10U,	// PseudoVLUXEI16_V_MF8_MF4
    10U,	// PseudoVLUXEI16_V_MF8_MF4_MASK
    10U,	// PseudoVLUXEI16_V_MF8_MF8
    10U,	// PseudoVLUXEI16_V_MF8_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M1_M1
    10U,	// PseudoVLUXEI32_V_M1_M1_MASK
    10U,	// PseudoVLUXEI32_V_M1_M2
    10U,	// PseudoVLUXEI32_V_M1_M2_MASK
    10U,	// PseudoVLUXEI32_V_M1_M4
    10U,	// PseudoVLUXEI32_V_M1_M4_MASK
    10U,	// PseudoVLUXEI32_V_M1_M8
    10U,	// PseudoVLUXEI32_V_M1_M8_MASK
    10U,	// PseudoVLUXEI32_V_M1_MF2
    10U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M1_MF4
    10U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M1_MF8
    10U,	// PseudoVLUXEI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M2_M1
    10U,	// PseudoVLUXEI32_V_M2_M1_MASK
    10U,	// PseudoVLUXEI32_V_M2_M2
    10U,	// PseudoVLUXEI32_V_M2_M2_MASK
    10U,	// PseudoVLUXEI32_V_M2_M4
    10U,	// PseudoVLUXEI32_V_M2_M4_MASK
    10U,	// PseudoVLUXEI32_V_M2_M8
    10U,	// PseudoVLUXEI32_V_M2_M8_MASK
    10U,	// PseudoVLUXEI32_V_M2_MF2
    10U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M2_MF4
    10U,	// PseudoVLUXEI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M2_MF8
    10U,	// PseudoVLUXEI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M4_M1
    10U,	// PseudoVLUXEI32_V_M4_M1_MASK
    10U,	// PseudoVLUXEI32_V_M4_M2
    10U,	// PseudoVLUXEI32_V_M4_M2_MASK
    10U,	// PseudoVLUXEI32_V_M4_M4
    10U,	// PseudoVLUXEI32_V_M4_M4_MASK
    10U,	// PseudoVLUXEI32_V_M4_M8
    10U,	// PseudoVLUXEI32_V_M4_M8_MASK
    10U,	// PseudoVLUXEI32_V_M4_MF2
    10U,	// PseudoVLUXEI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M4_MF4
    10U,	// PseudoVLUXEI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M4_MF8
    10U,	// PseudoVLUXEI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M8_M1
    10U,	// PseudoVLUXEI32_V_M8_M1_MASK
    10U,	// PseudoVLUXEI32_V_M8_M2
    10U,	// PseudoVLUXEI32_V_M8_M2_MASK
    10U,	// PseudoVLUXEI32_V_M8_M4
    10U,	// PseudoVLUXEI32_V_M8_M4_MASK
    10U,	// PseudoVLUXEI32_V_M8_M8
    10U,	// PseudoVLUXEI32_V_M8_M8_MASK
    10U,	// PseudoVLUXEI32_V_M8_MF2
    10U,	// PseudoVLUXEI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M8_MF4
    10U,	// PseudoVLUXEI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M8_MF8
    10U,	// PseudoVLUXEI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M1
    10U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M2
    10U,	// PseudoVLUXEI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M4
    10U,	// PseudoVLUXEI32_V_MF2_M4_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M8
    10U,	// PseudoVLUXEI32_V_MF2_M8_MASK
    10U,	// PseudoVLUXEI32_V_MF2_MF2
    10U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXEI32_V_MF2_MF4
    10U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXEI32_V_MF2_MF8
    10U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXEI32_V_MF4_M1
    10U,	// PseudoVLUXEI32_V_MF4_M1_MASK
    10U,	// PseudoVLUXEI32_V_MF4_M2
    10U,	// PseudoVLUXEI32_V_MF4_M2_MASK
    10U,	// PseudoVLUXEI32_V_MF4_M4
    10U,	// PseudoVLUXEI32_V_MF4_M4_MASK
    10U,	// PseudoVLUXEI32_V_MF4_M8
    10U,	// PseudoVLUXEI32_V_MF4_M8_MASK
    10U,	// PseudoVLUXEI32_V_MF4_MF2
    10U,	// PseudoVLUXEI32_V_MF4_MF2_MASK
    10U,	// PseudoVLUXEI32_V_MF4_MF4
    10U,	// PseudoVLUXEI32_V_MF4_MF4_MASK
    10U,	// PseudoVLUXEI32_V_MF4_MF8
    10U,	// PseudoVLUXEI32_V_MF4_MF8_MASK
    10U,	// PseudoVLUXEI32_V_MF8_M1
    10U,	// PseudoVLUXEI32_V_MF8_M1_MASK
    10U,	// PseudoVLUXEI32_V_MF8_M2
    10U,	// PseudoVLUXEI32_V_MF8_M2_MASK
    10U,	// PseudoVLUXEI32_V_MF8_M4
    10U,	// PseudoVLUXEI32_V_MF8_M4_MASK
    10U,	// PseudoVLUXEI32_V_MF8_M8
    10U,	// PseudoVLUXEI32_V_MF8_M8_MASK
    10U,	// PseudoVLUXEI32_V_MF8_MF2
    10U,	// PseudoVLUXEI32_V_MF8_MF2_MASK
    10U,	// PseudoVLUXEI32_V_MF8_MF4
    10U,	// PseudoVLUXEI32_V_MF8_MF4_MASK
    10U,	// PseudoVLUXEI32_V_MF8_MF8
    10U,	// PseudoVLUXEI32_V_MF8_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M1_M1
    10U,	// PseudoVLUXEI64_V_M1_M1_MASK
    10U,	// PseudoVLUXEI64_V_M1_M2
    10U,	// PseudoVLUXEI64_V_M1_M2_MASK
    10U,	// PseudoVLUXEI64_V_M1_M4
    10U,	// PseudoVLUXEI64_V_M1_M4_MASK
    10U,	// PseudoVLUXEI64_V_M1_M8
    10U,	// PseudoVLUXEI64_V_M1_M8_MASK
    10U,	// PseudoVLUXEI64_V_M1_MF2
    10U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M1_MF4
    10U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M1_MF8
    10U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M2_M1
    10U,	// PseudoVLUXEI64_V_M2_M1_MASK
    10U,	// PseudoVLUXEI64_V_M2_M2
    10U,	// PseudoVLUXEI64_V_M2_M2_MASK
    10U,	// PseudoVLUXEI64_V_M2_M4
    10U,	// PseudoVLUXEI64_V_M2_M4_MASK
    10U,	// PseudoVLUXEI64_V_M2_M8
    10U,	// PseudoVLUXEI64_V_M2_M8_MASK
    10U,	// PseudoVLUXEI64_V_M2_MF2
    10U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M2_MF4
    10U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M2_MF8
    10U,	// PseudoVLUXEI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M4_M1
    10U,	// PseudoVLUXEI64_V_M4_M1_MASK
    10U,	// PseudoVLUXEI64_V_M4_M2
    10U,	// PseudoVLUXEI64_V_M4_M2_MASK
    10U,	// PseudoVLUXEI64_V_M4_M4
    10U,	// PseudoVLUXEI64_V_M4_M4_MASK
    10U,	// PseudoVLUXEI64_V_M4_M8
    10U,	// PseudoVLUXEI64_V_M4_M8_MASK
    10U,	// PseudoVLUXEI64_V_M4_MF2
    10U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M4_MF4
    10U,	// PseudoVLUXEI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M4_MF8
    10U,	// PseudoVLUXEI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M8_M1
    10U,	// PseudoVLUXEI64_V_M8_M1_MASK
    10U,	// PseudoVLUXEI64_V_M8_M2
    10U,	// PseudoVLUXEI64_V_M8_M2_MASK
    10U,	// PseudoVLUXEI64_V_M8_M4
    10U,	// PseudoVLUXEI64_V_M8_M4_MASK
    10U,	// PseudoVLUXEI64_V_M8_M8
    10U,	// PseudoVLUXEI64_V_M8_M8_MASK
    10U,	// PseudoVLUXEI64_V_M8_MF2
    10U,	// PseudoVLUXEI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M8_MF4
    10U,	// PseudoVLUXEI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M8_MF8
    10U,	// PseudoVLUXEI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI64_V_MF2_M1
    10U,	// PseudoVLUXEI64_V_MF2_M1_MASK
    10U,	// PseudoVLUXEI64_V_MF2_M2
    10U,	// PseudoVLUXEI64_V_MF2_M2_MASK
    10U,	// PseudoVLUXEI64_V_MF2_M4
    10U,	// PseudoVLUXEI64_V_MF2_M4_MASK
    10U,	// PseudoVLUXEI64_V_MF2_M8
    10U,	// PseudoVLUXEI64_V_MF2_M8_MASK
    10U,	// PseudoVLUXEI64_V_MF2_MF2
    10U,	// PseudoVLUXEI64_V_MF2_MF2_MASK
    10U,	// PseudoVLUXEI64_V_MF2_MF4
    10U,	// PseudoVLUXEI64_V_MF2_MF4_MASK
    10U,	// PseudoVLUXEI64_V_MF2_MF8
    10U,	// PseudoVLUXEI64_V_MF2_MF8_MASK
    10U,	// PseudoVLUXEI64_V_MF4_M1
    10U,	// PseudoVLUXEI64_V_MF4_M1_MASK
    10U,	// PseudoVLUXEI64_V_MF4_M2
    10U,	// PseudoVLUXEI64_V_MF4_M2_MASK
    10U,	// PseudoVLUXEI64_V_MF4_M4
    10U,	// PseudoVLUXEI64_V_MF4_M4_MASK
    10U,	// PseudoVLUXEI64_V_MF4_M8
    10U,	// PseudoVLUXEI64_V_MF4_M8_MASK
    10U,	// PseudoVLUXEI64_V_MF4_MF2
    10U,	// PseudoVLUXEI64_V_MF4_MF2_MASK
    10U,	// PseudoVLUXEI64_V_MF4_MF4
    10U,	// PseudoVLUXEI64_V_MF4_MF4_MASK
    10U,	// PseudoVLUXEI64_V_MF4_MF8
    10U,	// PseudoVLUXEI64_V_MF4_MF8_MASK
    10U,	// PseudoVLUXEI64_V_MF8_M1
    10U,	// PseudoVLUXEI64_V_MF8_M1_MASK
    10U,	// PseudoVLUXEI64_V_MF8_M2
    10U,	// PseudoVLUXEI64_V_MF8_M2_MASK
    10U,	// PseudoVLUXEI64_V_MF8_M4
    10U,	// PseudoVLUXEI64_V_MF8_M4_MASK
    10U,	// PseudoVLUXEI64_V_MF8_M8
    10U,	// PseudoVLUXEI64_V_MF8_M8_MASK
    10U,	// PseudoVLUXEI64_V_MF8_MF2
    10U,	// PseudoVLUXEI64_V_MF8_MF2_MASK
    10U,	// PseudoVLUXEI64_V_MF8_MF4
    10U,	// PseudoVLUXEI64_V_MF8_MF4_MASK
    10U,	// PseudoVLUXEI64_V_MF8_MF8
    10U,	// PseudoVLUXEI64_V_MF8_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M1_M1
    10U,	// PseudoVLUXEI8_V_M1_M1_MASK
    10U,	// PseudoVLUXEI8_V_M1_M2
    10U,	// PseudoVLUXEI8_V_M1_M2_MASK
    10U,	// PseudoVLUXEI8_V_M1_M4
    10U,	// PseudoVLUXEI8_V_M1_M4_MASK
    10U,	// PseudoVLUXEI8_V_M1_M8
    10U,	// PseudoVLUXEI8_V_M1_M8_MASK
    10U,	// PseudoVLUXEI8_V_M1_MF2
    10U,	// PseudoVLUXEI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M1_MF4
    10U,	// PseudoVLUXEI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M1_MF8
    10U,	// PseudoVLUXEI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M2_M1
    10U,	// PseudoVLUXEI8_V_M2_M1_MASK
    10U,	// PseudoVLUXEI8_V_M2_M2
    10U,	// PseudoVLUXEI8_V_M2_M2_MASK
    10U,	// PseudoVLUXEI8_V_M2_M4
    10U,	// PseudoVLUXEI8_V_M2_M4_MASK
    10U,	// PseudoVLUXEI8_V_M2_M8
    10U,	// PseudoVLUXEI8_V_M2_M8_MASK
    10U,	// PseudoVLUXEI8_V_M2_MF2
    10U,	// PseudoVLUXEI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M2_MF4
    10U,	// PseudoVLUXEI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M2_MF8
    10U,	// PseudoVLUXEI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M4_M1
    10U,	// PseudoVLUXEI8_V_M4_M1_MASK
    10U,	// PseudoVLUXEI8_V_M4_M2
    10U,	// PseudoVLUXEI8_V_M4_M2_MASK
    10U,	// PseudoVLUXEI8_V_M4_M4
    10U,	// PseudoVLUXEI8_V_M4_M4_MASK
    10U,	// PseudoVLUXEI8_V_M4_M8
    10U,	// PseudoVLUXEI8_V_M4_M8_MASK
    10U,	// PseudoVLUXEI8_V_M4_MF2
    10U,	// PseudoVLUXEI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M4_MF4
    10U,	// PseudoVLUXEI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M4_MF8
    10U,	// PseudoVLUXEI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M8_M1
    10U,	// PseudoVLUXEI8_V_M8_M1_MASK
    10U,	// PseudoVLUXEI8_V_M8_M2
    10U,	// PseudoVLUXEI8_V_M8_M2_MASK
    10U,	// PseudoVLUXEI8_V_M8_M4
    10U,	// PseudoVLUXEI8_V_M8_M4_MASK
    10U,	// PseudoVLUXEI8_V_M8_M8
    10U,	// PseudoVLUXEI8_V_M8_M8_MASK
    10U,	// PseudoVLUXEI8_V_M8_MF2
    10U,	// PseudoVLUXEI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M8_MF4
    10U,	// PseudoVLUXEI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M8_MF8
    10U,	// PseudoVLUXEI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M1
    10U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M2
    10U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M4
    10U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M8
    10U,	// PseudoVLUXEI8_V_MF2_M8_MASK
    10U,	// PseudoVLUXEI8_V_MF2_MF2
    10U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXEI8_V_MF2_MF4
    10U,	// PseudoVLUXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXEI8_V_MF2_MF8
    10U,	// PseudoVLUXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M1
    10U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M2
    10U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M4
    10U,	// PseudoVLUXEI8_V_MF4_M4_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M8
    10U,	// PseudoVLUXEI8_V_MF4_M8_MASK
    10U,	// PseudoVLUXEI8_V_MF4_MF2
    10U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXEI8_V_MF4_MF4
    10U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXEI8_V_MF4_MF8
    10U,	// PseudoVLUXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M1
    10U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M2
    10U,	// PseudoVLUXEI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M4
    10U,	// PseudoVLUXEI8_V_MF8_M4_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M8
    10U,	// PseudoVLUXEI8_V_MF8_M8_MASK
    10U,	// PseudoVLUXEI8_V_MF8_MF2
    10U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXEI8_V_MF8_MF4
    10U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXEI8_V_MF8_MF8
    10U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_M1
    10U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_M2
    10U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_M4
    10U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_M1
    10U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_M2
    10U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_M4
    10U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_M1
    10U,	// PseudoVLUXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_M2
    10U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_M4
    10U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_M1
    10U,	// PseudoVLUXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_M2
    10U,	// PseudoVLUXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_M4
    10U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M4
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M2
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M4
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_M1
    10U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_M2
    10U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_M4
    10U,	// PseudoVLUXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_M1
    10U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_M2
    10U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_M4
    10U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_M1
    10U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_M2
    10U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_M4
    10U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_M1
    10U,	// PseudoVLUXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_M2
    10U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_M4
    10U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M2
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M4
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_M1
    10U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_M2
    10U,	// PseudoVLUXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_M4
    10U,	// PseudoVLUXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_M1
    10U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_M2
    10U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_M4
    10U,	// PseudoVLUXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_M1
    10U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_M2
    10U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_M4
    10U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_M1
    10U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_M2
    10U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_M4
    10U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_M1
    10U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_M2
    10U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_M4
    10U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_M1
    10U,	// PseudoVLUXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_M2
    10U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_M4
    10U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_M1
    10U,	// PseudoVLUXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_M2
    10U,	// PseudoVLUXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_M4
    10U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_M1
    10U,	// PseudoVLUXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_M2
    10U,	// PseudoVLUXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_M4
    10U,	// PseudoVLUXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M4
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M2
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M4
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_M1
    10U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_M2
    10U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_M1
    10U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_M2
    10U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_M1
    10U,	// PseudoVLUXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_M2
    10U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_M1
    10U,	// PseudoVLUXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_M2
    10U,	// PseudoVLUXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M2
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_M1
    10U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_M2
    10U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_M1
    10U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_M2
    10U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_M1
    10U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_M2
    10U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_M1
    10U,	// PseudoVLUXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_M2
    10U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M2
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_M1
    10U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_M2
    10U,	// PseudoVLUXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_M1
    10U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_M2
    10U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_M1
    10U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_M2
    10U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_M1
    10U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_M2
    10U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_M1
    10U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_M2
    10U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_M1
    10U,	// PseudoVLUXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_M2
    10U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_M1
    10U,	// PseudoVLUXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_M2
    10U,	// PseudoVLUXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_M1
    10U,	// PseudoVLUXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_M2
    10U,	// PseudoVLUXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M2
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_M1
    10U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_M2
    10U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_M1
    10U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_M2
    10U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_M1
    10U,	// PseudoVLUXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_M2
    10U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_M1
    10U,	// PseudoVLUXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_M2
    10U,	// PseudoVLUXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M2
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_M1
    10U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_M2
    10U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_M1
    10U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_M2
    10U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_M1
    10U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_M2
    10U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_M1
    10U,	// PseudoVLUXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_M2
    10U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M2
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_M1
    10U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_M2
    10U,	// PseudoVLUXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_M1
    10U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_M2
    10U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_M1
    10U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_M2
    10U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_M1
    10U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_M2
    10U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_M1
    10U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_M2
    10U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_M1
    10U,	// PseudoVLUXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_M2
    10U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_M1
    10U,	// PseudoVLUXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_M2
    10U,	// PseudoVLUXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_M1
    10U,	// PseudoVLUXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_M2
    10U,	// PseudoVLUXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M2
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_M1
    10U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_M1
    10U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_M1
    10U,	// PseudoVLUXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_M1
    10U,	// PseudoVLUXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_M1
    10U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_M1
    10U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_M1
    10U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_M1
    10U,	// PseudoVLUXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_M1
    10U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_M1
    10U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_M1
    10U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_M1
    10U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_M1
    10U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_M1
    10U,	// PseudoVLUXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_M1
    10U,	// PseudoVLUXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_M1
    10U,	// PseudoVLUXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_M1
    10U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_M1
    10U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_M1
    10U,	// PseudoVLUXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_M1
    10U,	// PseudoVLUXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_M1
    10U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_M1
    10U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_M1
    10U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_M1
    10U,	// PseudoVLUXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_M1
    10U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_M1
    10U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_M1
    10U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_M1
    10U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_M1
    10U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_M1
    10U,	// PseudoVLUXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_M1
    10U,	// PseudoVLUXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_M1
    10U,	// PseudoVLUXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_M1
    10U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_M1
    10U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_M1
    10U,	// PseudoVLUXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_M1
    10U,	// PseudoVLUXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_M1
    10U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_M1
    10U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_M1
    10U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_M1
    10U,	// PseudoVLUXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_M1
    10U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_M1
    10U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_M1
    10U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_M1
    10U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_M1
    10U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_M1
    10U,	// PseudoVLUXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_M1
    10U,	// PseudoVLUXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_M1
    10U,	// PseudoVLUXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_M1
    10U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_M1
    10U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_M1
    10U,	// PseudoVLUXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_M1
    10U,	// PseudoVLUXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_M1
    10U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_M1
    10U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_M1
    10U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_M1
    10U,	// PseudoVLUXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_M1
    10U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_M1
    10U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_M1
    10U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_M1
    10U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_M1
    10U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_M1
    10U,	// PseudoVLUXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_M1
    10U,	// PseudoVLUXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_M1
    10U,	// PseudoVLUXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVMACC_VV_M1
    10U,	// PseudoVMACC_VV_M1_MASK
    10U,	// PseudoVMACC_VV_M2
    10U,	// PseudoVMACC_VV_M2_MASK
    10U,	// PseudoVMACC_VV_M4
    10U,	// PseudoVMACC_VV_M4_MASK
    10U,	// PseudoVMACC_VV_M8
    10U,	// PseudoVMACC_VV_M8_MASK
    10U,	// PseudoVMACC_VV_MF2
    10U,	// PseudoVMACC_VV_MF2_MASK
    10U,	// PseudoVMACC_VV_MF4
    10U,	// PseudoVMACC_VV_MF4_MASK
    10U,	// PseudoVMACC_VV_MF8
    10U,	// PseudoVMACC_VV_MF8_MASK
    10U,	// PseudoVMACC_VX_M1
    10U,	// PseudoVMACC_VX_M1_MASK
    10U,	// PseudoVMACC_VX_M2
    10U,	// PseudoVMACC_VX_M2_MASK
    10U,	// PseudoVMACC_VX_M4
    10U,	// PseudoVMACC_VX_M4_MASK
    10U,	// PseudoVMACC_VX_M8
    10U,	// PseudoVMACC_VX_M8_MASK
    10U,	// PseudoVMACC_VX_MF2
    10U,	// PseudoVMACC_VX_MF2_MASK
    10U,	// PseudoVMACC_VX_MF4
    10U,	// PseudoVMACC_VX_MF4_MASK
    10U,	// PseudoVMACC_VX_MF8
    10U,	// PseudoVMACC_VX_MF8_MASK
    10U,	// PseudoVMADC_VIM_M1
    10U,	// PseudoVMADC_VIM_M2
    10U,	// PseudoVMADC_VIM_M4
    10U,	// PseudoVMADC_VIM_M8
    10U,	// PseudoVMADC_VIM_MF2
    10U,	// PseudoVMADC_VIM_MF4
    10U,	// PseudoVMADC_VIM_MF8
    10U,	// PseudoVMADC_VI_M1
    10U,	// PseudoVMADC_VI_M2
    10U,	// PseudoVMADC_VI_M4
    10U,	// PseudoVMADC_VI_M8
    10U,	// PseudoVMADC_VI_MF2
    10U,	// PseudoVMADC_VI_MF4
    10U,	// PseudoVMADC_VI_MF8
    10U,	// PseudoVMADC_VVM_M1
    10U,	// PseudoVMADC_VVM_M2
    10U,	// PseudoVMADC_VVM_M4
    10U,	// PseudoVMADC_VVM_M8
    10U,	// PseudoVMADC_VVM_MF2
    10U,	// PseudoVMADC_VVM_MF4
    10U,	// PseudoVMADC_VVM_MF8
    10U,	// PseudoVMADC_VV_M1
    10U,	// PseudoVMADC_VV_M2
    10U,	// PseudoVMADC_VV_M4
    10U,	// PseudoVMADC_VV_M8
    10U,	// PseudoVMADC_VV_MF2
    10U,	// PseudoVMADC_VV_MF4
    10U,	// PseudoVMADC_VV_MF8
    10U,	// PseudoVMADC_VXM_M1
    10U,	// PseudoVMADC_VXM_M2
    10U,	// PseudoVMADC_VXM_M4
    10U,	// PseudoVMADC_VXM_M8
    10U,	// PseudoVMADC_VXM_MF2
    10U,	// PseudoVMADC_VXM_MF4
    10U,	// PseudoVMADC_VXM_MF8
    10U,	// PseudoVMADC_VX_M1
    10U,	// PseudoVMADC_VX_M2
    10U,	// PseudoVMADC_VX_M4
    10U,	// PseudoVMADC_VX_M8
    10U,	// PseudoVMADC_VX_MF2
    10U,	// PseudoVMADC_VX_MF4
    10U,	// PseudoVMADC_VX_MF8
    10U,	// PseudoVMADD_VV_M1
    10U,	// PseudoVMADD_VV_M1_MASK
    10U,	// PseudoVMADD_VV_M2
    10U,	// PseudoVMADD_VV_M2_MASK
    10U,	// PseudoVMADD_VV_M4
    10U,	// PseudoVMADD_VV_M4_MASK
    10U,	// PseudoVMADD_VV_M8
    10U,	// PseudoVMADD_VV_M8_MASK
    10U,	// PseudoVMADD_VV_MF2
    10U,	// PseudoVMADD_VV_MF2_MASK
    10U,	// PseudoVMADD_VV_MF4
    10U,	// PseudoVMADD_VV_MF4_MASK
    10U,	// PseudoVMADD_VV_MF8
    10U,	// PseudoVMADD_VV_MF8_MASK
    10U,	// PseudoVMADD_VX_M1
    10U,	// PseudoVMADD_VX_M1_MASK
    10U,	// PseudoVMADD_VX_M2
    10U,	// PseudoVMADD_VX_M2_MASK
    10U,	// PseudoVMADD_VX_M4
    10U,	// PseudoVMADD_VX_M4_MASK
    10U,	// PseudoVMADD_VX_M8
    10U,	// PseudoVMADD_VX_M8_MASK
    10U,	// PseudoVMADD_VX_MF2
    10U,	// PseudoVMADD_VX_MF2_MASK
    10U,	// PseudoVMADD_VX_MF4
    10U,	// PseudoVMADD_VX_MF4_MASK
    10U,	// PseudoVMADD_VX_MF8
    10U,	// PseudoVMADD_VX_MF8_MASK
    10U,	// PseudoVMANDNOT_MM_M1
    10U,	// PseudoVMANDNOT_MM_M2
    10U,	// PseudoVMANDNOT_MM_M4
    10U,	// PseudoVMANDNOT_MM_M8
    10U,	// PseudoVMANDNOT_MM_MF2
    10U,	// PseudoVMANDNOT_MM_MF4
    10U,	// PseudoVMANDNOT_MM_MF8
    10U,	// PseudoVMAND_MM_M1
    10U,	// PseudoVMAND_MM_M2
    10U,	// PseudoVMAND_MM_M4
    10U,	// PseudoVMAND_MM_M8
    10U,	// PseudoVMAND_MM_MF2
    10U,	// PseudoVMAND_MM_MF4
    10U,	// PseudoVMAND_MM_MF8
    10U,	// PseudoVMAXU_VV_M1
    10U,	// PseudoVMAXU_VV_M1_MASK
    10U,	// PseudoVMAXU_VV_M2
    10U,	// PseudoVMAXU_VV_M2_MASK
    10U,	// PseudoVMAXU_VV_M4
    10U,	// PseudoVMAXU_VV_M4_MASK
    10U,	// PseudoVMAXU_VV_M8
    10U,	// PseudoVMAXU_VV_M8_MASK
    10U,	// PseudoVMAXU_VV_MF2
    10U,	// PseudoVMAXU_VV_MF2_MASK
    10U,	// PseudoVMAXU_VV_MF4
    10U,	// PseudoVMAXU_VV_MF4_MASK
    10U,	// PseudoVMAXU_VV_MF8
    10U,	// PseudoVMAXU_VV_MF8_MASK
    10U,	// PseudoVMAXU_VX_M1
    10U,	// PseudoVMAXU_VX_M1_MASK
    10U,	// PseudoVMAXU_VX_M2
    10U,	// PseudoVMAXU_VX_M2_MASK
    10U,	// PseudoVMAXU_VX_M4
    10U,	// PseudoVMAXU_VX_M4_MASK
    10U,	// PseudoVMAXU_VX_M8
    10U,	// PseudoVMAXU_VX_M8_MASK
    10U,	// PseudoVMAXU_VX_MF2
    10U,	// PseudoVMAXU_VX_MF2_MASK
    10U,	// PseudoVMAXU_VX_MF4
    10U,	// PseudoVMAXU_VX_MF4_MASK
    10U,	// PseudoVMAXU_VX_MF8
    10U,	// PseudoVMAXU_VX_MF8_MASK
    10U,	// PseudoVMAX_VV_M1
    10U,	// PseudoVMAX_VV_M1_MASK
    10U,	// PseudoVMAX_VV_M2
    10U,	// PseudoVMAX_VV_M2_MASK
    10U,	// PseudoVMAX_VV_M4
    10U,	// PseudoVMAX_VV_M4_MASK
    10U,	// PseudoVMAX_VV_M8
    10U,	// PseudoVMAX_VV_M8_MASK
    10U,	// PseudoVMAX_VV_MF2
    10U,	// PseudoVMAX_VV_MF2_MASK
    10U,	// PseudoVMAX_VV_MF4
    10U,	// PseudoVMAX_VV_MF4_MASK
    10U,	// PseudoVMAX_VV_MF8
    10U,	// PseudoVMAX_VV_MF8_MASK
    10U,	// PseudoVMAX_VX_M1
    10U,	// PseudoVMAX_VX_M1_MASK
    10U,	// PseudoVMAX_VX_M2
    10U,	// PseudoVMAX_VX_M2_MASK
    10U,	// PseudoVMAX_VX_M4
    10U,	// PseudoVMAX_VX_M4_MASK
    10U,	// PseudoVMAX_VX_M8
    10U,	// PseudoVMAX_VX_M8_MASK
    10U,	// PseudoVMAX_VX_MF2
    10U,	// PseudoVMAX_VX_MF2_MASK
    10U,	// PseudoVMAX_VX_MF4
    10U,	// PseudoVMAX_VX_MF4_MASK
    10U,	// PseudoVMAX_VX_MF8
    10U,	// PseudoVMAX_VX_MF8_MASK
    10U,	// PseudoVMCLR_M_B1
    10U,	// PseudoVMCLR_M_B16
    10U,	// PseudoVMCLR_M_B2
    10U,	// PseudoVMCLR_M_B32
    10U,	// PseudoVMCLR_M_B4
    10U,	// PseudoVMCLR_M_B64
    10U,	// PseudoVMCLR_M_B8
    10U,	// PseudoVMERGE_VIM_M1
    10U,	// PseudoVMERGE_VIM_M2
    10U,	// PseudoVMERGE_VIM_M4
    10U,	// PseudoVMERGE_VIM_M8
    10U,	// PseudoVMERGE_VIM_MF2
    10U,	// PseudoVMERGE_VIM_MF4
    10U,	// PseudoVMERGE_VIM_MF8
    10U,	// PseudoVMERGE_VVM_M1
    10U,	// PseudoVMERGE_VVM_M2
    10U,	// PseudoVMERGE_VVM_M4
    10U,	// PseudoVMERGE_VVM_M8
    10U,	// PseudoVMERGE_VVM_MF2
    10U,	// PseudoVMERGE_VVM_MF4
    10U,	// PseudoVMERGE_VVM_MF8
    10U,	// PseudoVMERGE_VXM_M1
    10U,	// PseudoVMERGE_VXM_M2
    10U,	// PseudoVMERGE_VXM_M4
    10U,	// PseudoVMERGE_VXM_M8
    10U,	// PseudoVMERGE_VXM_MF2
    10U,	// PseudoVMERGE_VXM_MF4
    10U,	// PseudoVMERGE_VXM_MF8
    10U,	// PseudoVMFEQ_VF16_M1
    10U,	// PseudoVMFEQ_VF16_M1_MASK
    10U,	// PseudoVMFEQ_VF16_M2
    10U,	// PseudoVMFEQ_VF16_M2_MASK
    10U,	// PseudoVMFEQ_VF16_M4
    10U,	// PseudoVMFEQ_VF16_M4_MASK
    10U,	// PseudoVMFEQ_VF16_M8
    10U,	// PseudoVMFEQ_VF16_M8_MASK
    10U,	// PseudoVMFEQ_VF16_MF2
    10U,	// PseudoVMFEQ_VF16_MF2_MASK
    10U,	// PseudoVMFEQ_VF16_MF4
    10U,	// PseudoVMFEQ_VF16_MF4_MASK
    10U,	// PseudoVMFEQ_VF16_MF8
    10U,	// PseudoVMFEQ_VF16_MF8_MASK
    10U,	// PseudoVMFEQ_VF32_M1
    10U,	// PseudoVMFEQ_VF32_M1_MASK
    10U,	// PseudoVMFEQ_VF32_M2
    10U,	// PseudoVMFEQ_VF32_M2_MASK
    10U,	// PseudoVMFEQ_VF32_M4
    10U,	// PseudoVMFEQ_VF32_M4_MASK
    10U,	// PseudoVMFEQ_VF32_M8
    10U,	// PseudoVMFEQ_VF32_M8_MASK
    10U,	// PseudoVMFEQ_VF32_MF2
    10U,	// PseudoVMFEQ_VF32_MF2_MASK
    10U,	// PseudoVMFEQ_VF32_MF4
    10U,	// PseudoVMFEQ_VF32_MF4_MASK
    10U,	// PseudoVMFEQ_VF32_MF8
    10U,	// PseudoVMFEQ_VF32_MF8_MASK
    10U,	// PseudoVMFEQ_VF64_M1
    10U,	// PseudoVMFEQ_VF64_M1_MASK
    10U,	// PseudoVMFEQ_VF64_M2
    10U,	// PseudoVMFEQ_VF64_M2_MASK
    10U,	// PseudoVMFEQ_VF64_M4
    10U,	// PseudoVMFEQ_VF64_M4_MASK
    10U,	// PseudoVMFEQ_VF64_M8
    10U,	// PseudoVMFEQ_VF64_M8_MASK
    10U,	// PseudoVMFEQ_VF64_MF2
    10U,	// PseudoVMFEQ_VF64_MF2_MASK
    10U,	// PseudoVMFEQ_VF64_MF4
    10U,	// PseudoVMFEQ_VF64_MF4_MASK
    10U,	// PseudoVMFEQ_VF64_MF8
    10U,	// PseudoVMFEQ_VF64_MF8_MASK
    10U,	// PseudoVMFEQ_VV_M1
    10U,	// PseudoVMFEQ_VV_M1_MASK
    10U,	// PseudoVMFEQ_VV_M2
    10U,	// PseudoVMFEQ_VV_M2_MASK
    10U,	// PseudoVMFEQ_VV_M4
    10U,	// PseudoVMFEQ_VV_M4_MASK
    10U,	// PseudoVMFEQ_VV_M8
    10U,	// PseudoVMFEQ_VV_M8_MASK
    10U,	// PseudoVMFEQ_VV_MF2
    10U,	// PseudoVMFEQ_VV_MF2_MASK
    10U,	// PseudoVMFEQ_VV_MF4
    10U,	// PseudoVMFEQ_VV_MF4_MASK
    10U,	// PseudoVMFEQ_VV_MF8
    10U,	// PseudoVMFEQ_VV_MF8_MASK
    10U,	// PseudoVMFGE_VF16_M1
    10U,	// PseudoVMFGE_VF16_M1_MASK
    10U,	// PseudoVMFGE_VF16_M2
    10U,	// PseudoVMFGE_VF16_M2_MASK
    10U,	// PseudoVMFGE_VF16_M4
    10U,	// PseudoVMFGE_VF16_M4_MASK
    10U,	// PseudoVMFGE_VF16_M8
    10U,	// PseudoVMFGE_VF16_M8_MASK
    10U,	// PseudoVMFGE_VF16_MF2
    10U,	// PseudoVMFGE_VF16_MF2_MASK
    10U,	// PseudoVMFGE_VF16_MF4
    10U,	// PseudoVMFGE_VF16_MF4_MASK
    10U,	// PseudoVMFGE_VF16_MF8
    10U,	// PseudoVMFGE_VF16_MF8_MASK
    10U,	// PseudoVMFGE_VF32_M1
    10U,	// PseudoVMFGE_VF32_M1_MASK
    10U,	// PseudoVMFGE_VF32_M2
    10U,	// PseudoVMFGE_VF32_M2_MASK
    10U,	// PseudoVMFGE_VF32_M4
    10U,	// PseudoVMFGE_VF32_M4_MASK
    10U,	// PseudoVMFGE_VF32_M8
    10U,	// PseudoVMFGE_VF32_M8_MASK
    10U,	// PseudoVMFGE_VF32_MF2
    10U,	// PseudoVMFGE_VF32_MF2_MASK
    10U,	// PseudoVMFGE_VF32_MF4
    10U,	// PseudoVMFGE_VF32_MF4_MASK
    10U,	// PseudoVMFGE_VF32_MF8
    10U,	// PseudoVMFGE_VF32_MF8_MASK
    10U,	// PseudoVMFGE_VF64_M1
    10U,	// PseudoVMFGE_VF64_M1_MASK
    10U,	// PseudoVMFGE_VF64_M2
    10U,	// PseudoVMFGE_VF64_M2_MASK
    10U,	// PseudoVMFGE_VF64_M4
    10U,	// PseudoVMFGE_VF64_M4_MASK
    10U,	// PseudoVMFGE_VF64_M8
    10U,	// PseudoVMFGE_VF64_M8_MASK
    10U,	// PseudoVMFGE_VF64_MF2
    10U,	// PseudoVMFGE_VF64_MF2_MASK
    10U,	// PseudoVMFGE_VF64_MF4
    10U,	// PseudoVMFGE_VF64_MF4_MASK
    10U,	// PseudoVMFGE_VF64_MF8
    10U,	// PseudoVMFGE_VF64_MF8_MASK
    10U,	// PseudoVMFGT_VF16_M1
    10U,	// PseudoVMFGT_VF16_M1_MASK
    10U,	// PseudoVMFGT_VF16_M2
    10U,	// PseudoVMFGT_VF16_M2_MASK
    10U,	// PseudoVMFGT_VF16_M4
    10U,	// PseudoVMFGT_VF16_M4_MASK
    10U,	// PseudoVMFGT_VF16_M8
    10U,	// PseudoVMFGT_VF16_M8_MASK
    10U,	// PseudoVMFGT_VF16_MF2
    10U,	// PseudoVMFGT_VF16_MF2_MASK
    10U,	// PseudoVMFGT_VF16_MF4
    10U,	// PseudoVMFGT_VF16_MF4_MASK
    10U,	// PseudoVMFGT_VF16_MF8
    10U,	// PseudoVMFGT_VF16_MF8_MASK
    10U,	// PseudoVMFGT_VF32_M1
    10U,	// PseudoVMFGT_VF32_M1_MASK
    10U,	// PseudoVMFGT_VF32_M2
    10U,	// PseudoVMFGT_VF32_M2_MASK
    10U,	// PseudoVMFGT_VF32_M4
    10U,	// PseudoVMFGT_VF32_M4_MASK
    10U,	// PseudoVMFGT_VF32_M8
    10U,	// PseudoVMFGT_VF32_M8_MASK
    10U,	// PseudoVMFGT_VF32_MF2
    10U,	// PseudoVMFGT_VF32_MF2_MASK
    10U,	// PseudoVMFGT_VF32_MF4
    10U,	// PseudoVMFGT_VF32_MF4_MASK
    10U,	// PseudoVMFGT_VF32_MF8
    10U,	// PseudoVMFGT_VF32_MF8_MASK
    10U,	// PseudoVMFGT_VF64_M1
    10U,	// PseudoVMFGT_VF64_M1_MASK
    10U,	// PseudoVMFGT_VF64_M2
    10U,	// PseudoVMFGT_VF64_M2_MASK
    10U,	// PseudoVMFGT_VF64_M4
    10U,	// PseudoVMFGT_VF64_M4_MASK
    10U,	// PseudoVMFGT_VF64_M8
    10U,	// PseudoVMFGT_VF64_M8_MASK
    10U,	// PseudoVMFGT_VF64_MF2
    10U,	// PseudoVMFGT_VF64_MF2_MASK
    10U,	// PseudoVMFGT_VF64_MF4
    10U,	// PseudoVMFGT_VF64_MF4_MASK
    10U,	// PseudoVMFGT_VF64_MF8
    10U,	// PseudoVMFGT_VF64_MF8_MASK
    10U,	// PseudoVMFLE_VF16_M1
    10U,	// PseudoVMFLE_VF16_M1_MASK
    10U,	// PseudoVMFLE_VF16_M2
    10U,	// PseudoVMFLE_VF16_M2_MASK
    10U,	// PseudoVMFLE_VF16_M4
    10U,	// PseudoVMFLE_VF16_M4_MASK
    10U,	// PseudoVMFLE_VF16_M8
    10U,	// PseudoVMFLE_VF16_M8_MASK
    10U,	// PseudoVMFLE_VF16_MF2
    10U,	// PseudoVMFLE_VF16_MF2_MASK
    10U,	// PseudoVMFLE_VF16_MF4
    10U,	// PseudoVMFLE_VF16_MF4_MASK
    10U,	// PseudoVMFLE_VF16_MF8
    10U,	// PseudoVMFLE_VF16_MF8_MASK
    10U,	// PseudoVMFLE_VF32_M1
    10U,	// PseudoVMFLE_VF32_M1_MASK
    10U,	// PseudoVMFLE_VF32_M2
    10U,	// PseudoVMFLE_VF32_M2_MASK
    10U,	// PseudoVMFLE_VF32_M4
    10U,	// PseudoVMFLE_VF32_M4_MASK
    10U,	// PseudoVMFLE_VF32_M8
    10U,	// PseudoVMFLE_VF32_M8_MASK
    10U,	// PseudoVMFLE_VF32_MF2
    10U,	// PseudoVMFLE_VF32_MF2_MASK
    10U,	// PseudoVMFLE_VF32_MF4
    10U,	// PseudoVMFLE_VF32_MF4_MASK
    10U,	// PseudoVMFLE_VF32_MF8
    10U,	// PseudoVMFLE_VF32_MF8_MASK
    10U,	// PseudoVMFLE_VF64_M1
    10U,	// PseudoVMFLE_VF64_M1_MASK
    10U,	// PseudoVMFLE_VF64_M2
    10U,	// PseudoVMFLE_VF64_M2_MASK
    10U,	// PseudoVMFLE_VF64_M4
    10U,	// PseudoVMFLE_VF64_M4_MASK
    10U,	// PseudoVMFLE_VF64_M8
    10U,	// PseudoVMFLE_VF64_M8_MASK
    10U,	// PseudoVMFLE_VF64_MF2
    10U,	// PseudoVMFLE_VF64_MF2_MASK
    10U,	// PseudoVMFLE_VF64_MF4
    10U,	// PseudoVMFLE_VF64_MF4_MASK
    10U,	// PseudoVMFLE_VF64_MF8
    10U,	// PseudoVMFLE_VF64_MF8_MASK
    10U,	// PseudoVMFLE_VV_M1
    10U,	// PseudoVMFLE_VV_M1_MASK
    10U,	// PseudoVMFLE_VV_M2
    10U,	// PseudoVMFLE_VV_M2_MASK
    10U,	// PseudoVMFLE_VV_M4
    10U,	// PseudoVMFLE_VV_M4_MASK
    10U,	// PseudoVMFLE_VV_M8
    10U,	// PseudoVMFLE_VV_M8_MASK
    10U,	// PseudoVMFLE_VV_MF2
    10U,	// PseudoVMFLE_VV_MF2_MASK
    10U,	// PseudoVMFLE_VV_MF4
    10U,	// PseudoVMFLE_VV_MF4_MASK
    10U,	// PseudoVMFLE_VV_MF8
    10U,	// PseudoVMFLE_VV_MF8_MASK
    10U,	// PseudoVMFLT_VF16_M1
    10U,	// PseudoVMFLT_VF16_M1_MASK
    10U,	// PseudoVMFLT_VF16_M2
    10U,	// PseudoVMFLT_VF16_M2_MASK
    10U,	// PseudoVMFLT_VF16_M4
    10U,	// PseudoVMFLT_VF16_M4_MASK
    10U,	// PseudoVMFLT_VF16_M8
    10U,	// PseudoVMFLT_VF16_M8_MASK
    10U,	// PseudoVMFLT_VF16_MF2
    10U,	// PseudoVMFLT_VF16_MF2_MASK
    10U,	// PseudoVMFLT_VF16_MF4
    10U,	// PseudoVMFLT_VF16_MF4_MASK
    10U,	// PseudoVMFLT_VF16_MF8
    10U,	// PseudoVMFLT_VF16_MF8_MASK
    10U,	// PseudoVMFLT_VF32_M1
    10U,	// PseudoVMFLT_VF32_M1_MASK
    10U,	// PseudoVMFLT_VF32_M2
    10U,	// PseudoVMFLT_VF32_M2_MASK
    10U,	// PseudoVMFLT_VF32_M4
    10U,	// PseudoVMFLT_VF32_M4_MASK
    10U,	// PseudoVMFLT_VF32_M8
    10U,	// PseudoVMFLT_VF32_M8_MASK
    10U,	// PseudoVMFLT_VF32_MF2
    10U,	// PseudoVMFLT_VF32_MF2_MASK
    10U,	// PseudoVMFLT_VF32_MF4
    10U,	// PseudoVMFLT_VF32_MF4_MASK
    10U,	// PseudoVMFLT_VF32_MF8
    10U,	// PseudoVMFLT_VF32_MF8_MASK
    10U,	// PseudoVMFLT_VF64_M1
    10U,	// PseudoVMFLT_VF64_M1_MASK
    10U,	// PseudoVMFLT_VF64_M2
    10U,	// PseudoVMFLT_VF64_M2_MASK
    10U,	// PseudoVMFLT_VF64_M4
    10U,	// PseudoVMFLT_VF64_M4_MASK
    10U,	// PseudoVMFLT_VF64_M8
    10U,	// PseudoVMFLT_VF64_M8_MASK
    10U,	// PseudoVMFLT_VF64_MF2
    10U,	// PseudoVMFLT_VF64_MF2_MASK
    10U,	// PseudoVMFLT_VF64_MF4
    10U,	// PseudoVMFLT_VF64_MF4_MASK
    10U,	// PseudoVMFLT_VF64_MF8
    10U,	// PseudoVMFLT_VF64_MF8_MASK
    10U,	// PseudoVMFLT_VV_M1
    10U,	// PseudoVMFLT_VV_M1_MASK
    10U,	// PseudoVMFLT_VV_M2
    10U,	// PseudoVMFLT_VV_M2_MASK
    10U,	// PseudoVMFLT_VV_M4
    10U,	// PseudoVMFLT_VV_M4_MASK
    10U,	// PseudoVMFLT_VV_M8
    10U,	// PseudoVMFLT_VV_M8_MASK
    10U,	// PseudoVMFLT_VV_MF2
    10U,	// PseudoVMFLT_VV_MF2_MASK
    10U,	// PseudoVMFLT_VV_MF4
    10U,	// PseudoVMFLT_VV_MF4_MASK
    10U,	// PseudoVMFLT_VV_MF8
    10U,	// PseudoVMFLT_VV_MF8_MASK
    10U,	// PseudoVMFNE_VF16_M1
    10U,	// PseudoVMFNE_VF16_M1_MASK
    10U,	// PseudoVMFNE_VF16_M2
    10U,	// PseudoVMFNE_VF16_M2_MASK
    10U,	// PseudoVMFNE_VF16_M4
    10U,	// PseudoVMFNE_VF16_M4_MASK
    10U,	// PseudoVMFNE_VF16_M8
    10U,	// PseudoVMFNE_VF16_M8_MASK
    10U,	// PseudoVMFNE_VF16_MF2
    10U,	// PseudoVMFNE_VF16_MF2_MASK
    10U,	// PseudoVMFNE_VF16_MF4
    10U,	// PseudoVMFNE_VF16_MF4_MASK
    10U,	// PseudoVMFNE_VF16_MF8
    10U,	// PseudoVMFNE_VF16_MF8_MASK
    10U,	// PseudoVMFNE_VF32_M1
    10U,	// PseudoVMFNE_VF32_M1_MASK
    10U,	// PseudoVMFNE_VF32_M2
    10U,	// PseudoVMFNE_VF32_M2_MASK
    10U,	// PseudoVMFNE_VF32_M4
    10U,	// PseudoVMFNE_VF32_M4_MASK
    10U,	// PseudoVMFNE_VF32_M8
    10U,	// PseudoVMFNE_VF32_M8_MASK
    10U,	// PseudoVMFNE_VF32_MF2
    10U,	// PseudoVMFNE_VF32_MF2_MASK
    10U,	// PseudoVMFNE_VF32_MF4
    10U,	// PseudoVMFNE_VF32_MF4_MASK
    10U,	// PseudoVMFNE_VF32_MF8
    10U,	// PseudoVMFNE_VF32_MF8_MASK
    10U,	// PseudoVMFNE_VF64_M1
    10U,	// PseudoVMFNE_VF64_M1_MASK
    10U,	// PseudoVMFNE_VF64_M2
    10U,	// PseudoVMFNE_VF64_M2_MASK
    10U,	// PseudoVMFNE_VF64_M4
    10U,	// PseudoVMFNE_VF64_M4_MASK
    10U,	// PseudoVMFNE_VF64_M8
    10U,	// PseudoVMFNE_VF64_M8_MASK
    10U,	// PseudoVMFNE_VF64_MF2
    10U,	// PseudoVMFNE_VF64_MF2_MASK
    10U,	// PseudoVMFNE_VF64_MF4
    10U,	// PseudoVMFNE_VF64_MF4_MASK
    10U,	// PseudoVMFNE_VF64_MF8
    10U,	// PseudoVMFNE_VF64_MF8_MASK
    10U,	// PseudoVMFNE_VV_M1
    10U,	// PseudoVMFNE_VV_M1_MASK
    10U,	// PseudoVMFNE_VV_M2
    10U,	// PseudoVMFNE_VV_M2_MASK
    10U,	// PseudoVMFNE_VV_M4
    10U,	// PseudoVMFNE_VV_M4_MASK
    10U,	// PseudoVMFNE_VV_M8
    10U,	// PseudoVMFNE_VV_M8_MASK
    10U,	// PseudoVMFNE_VV_MF2
    10U,	// PseudoVMFNE_VV_MF2_MASK
    10U,	// PseudoVMFNE_VV_MF4
    10U,	// PseudoVMFNE_VV_MF4_MASK
    10U,	// PseudoVMFNE_VV_MF8
    10U,	// PseudoVMFNE_VV_MF8_MASK
    10U,	// PseudoVMINU_VV_M1
    10U,	// PseudoVMINU_VV_M1_MASK
    10U,	// PseudoVMINU_VV_M2
    10U,	// PseudoVMINU_VV_M2_MASK
    10U,	// PseudoVMINU_VV_M4
    10U,	// PseudoVMINU_VV_M4_MASK
    10U,	// PseudoVMINU_VV_M8
    10U,	// PseudoVMINU_VV_M8_MASK
    10U,	// PseudoVMINU_VV_MF2
    10U,	// PseudoVMINU_VV_MF2_MASK
    10U,	// PseudoVMINU_VV_MF4
    10U,	// PseudoVMINU_VV_MF4_MASK
    10U,	// PseudoVMINU_VV_MF8
    10U,	// PseudoVMINU_VV_MF8_MASK
    10U,	// PseudoVMINU_VX_M1
    10U,	// PseudoVMINU_VX_M1_MASK
    10U,	// PseudoVMINU_VX_M2
    10U,	// PseudoVMINU_VX_M2_MASK
    10U,	// PseudoVMINU_VX_M4
    10U,	// PseudoVMINU_VX_M4_MASK
    10U,	// PseudoVMINU_VX_M8
    10U,	// PseudoVMINU_VX_M8_MASK
    10U,	// PseudoVMINU_VX_MF2
    10U,	// PseudoVMINU_VX_MF2_MASK
    10U,	// PseudoVMINU_VX_MF4
    10U,	// PseudoVMINU_VX_MF4_MASK
    10U,	// PseudoVMINU_VX_MF8
    10U,	// PseudoVMINU_VX_MF8_MASK
    10U,	// PseudoVMIN_VV_M1
    10U,	// PseudoVMIN_VV_M1_MASK
    10U,	// PseudoVMIN_VV_M2
    10U,	// PseudoVMIN_VV_M2_MASK
    10U,	// PseudoVMIN_VV_M4
    10U,	// PseudoVMIN_VV_M4_MASK
    10U,	// PseudoVMIN_VV_M8
    10U,	// PseudoVMIN_VV_M8_MASK
    10U,	// PseudoVMIN_VV_MF2
    10U,	// PseudoVMIN_VV_MF2_MASK
    10U,	// PseudoVMIN_VV_MF4
    10U,	// PseudoVMIN_VV_MF4_MASK
    10U,	// PseudoVMIN_VV_MF8
    10U,	// PseudoVMIN_VV_MF8_MASK
    10U,	// PseudoVMIN_VX_M1
    10U,	// PseudoVMIN_VX_M1_MASK
    10U,	// PseudoVMIN_VX_M2
    10U,	// PseudoVMIN_VX_M2_MASK
    10U,	// PseudoVMIN_VX_M4
    10U,	// PseudoVMIN_VX_M4_MASK
    10U,	// PseudoVMIN_VX_M8
    10U,	// PseudoVMIN_VX_M8_MASK
    10U,	// PseudoVMIN_VX_MF2
    10U,	// PseudoVMIN_VX_MF2_MASK
    10U,	// PseudoVMIN_VX_MF4
    10U,	// PseudoVMIN_VX_MF4_MASK
    10U,	// PseudoVMIN_VX_MF8
    10U,	// PseudoVMIN_VX_MF8_MASK
    10U,	// PseudoVMNAND_MM_M1
    10U,	// PseudoVMNAND_MM_M2
    10U,	// PseudoVMNAND_MM_M4
    10U,	// PseudoVMNAND_MM_M8
    10U,	// PseudoVMNAND_MM_MF2
    10U,	// PseudoVMNAND_MM_MF4
    10U,	// PseudoVMNAND_MM_MF8
    10U,	// PseudoVMNOR_MM_M1
    10U,	// PseudoVMNOR_MM_M2
    10U,	// PseudoVMNOR_MM_M4
    10U,	// PseudoVMNOR_MM_M8
    10U,	// PseudoVMNOR_MM_MF2
    10U,	// PseudoVMNOR_MM_MF4
    10U,	// PseudoVMNOR_MM_MF8
    10U,	// PseudoVMORNOT_MM_M1
    10U,	// PseudoVMORNOT_MM_M2
    10U,	// PseudoVMORNOT_MM_M4
    10U,	// PseudoVMORNOT_MM_M8
    10U,	// PseudoVMORNOT_MM_MF2
    10U,	// PseudoVMORNOT_MM_MF4
    10U,	// PseudoVMORNOT_MM_MF8
    10U,	// PseudoVMOR_MM_M1
    10U,	// PseudoVMOR_MM_M2
    10U,	// PseudoVMOR_MM_M4
    10U,	// PseudoVMOR_MM_M8
    10U,	// PseudoVMOR_MM_MF2
    10U,	// PseudoVMOR_MM_MF4
    10U,	// PseudoVMOR_MM_MF8
    10U,	// PseudoVMSBC_VVM_M1
    10U,	// PseudoVMSBC_VVM_M2
    10U,	// PseudoVMSBC_VVM_M4
    10U,	// PseudoVMSBC_VVM_M8
    10U,	// PseudoVMSBC_VVM_MF2
    10U,	// PseudoVMSBC_VVM_MF4
    10U,	// PseudoVMSBC_VVM_MF8
    10U,	// PseudoVMSBC_VV_M1
    10U,	// PseudoVMSBC_VV_M2
    10U,	// PseudoVMSBC_VV_M4
    10U,	// PseudoVMSBC_VV_M8
    10U,	// PseudoVMSBC_VV_MF2
    10U,	// PseudoVMSBC_VV_MF4
    10U,	// PseudoVMSBC_VV_MF8
    10U,	// PseudoVMSBC_VXM_M1
    10U,	// PseudoVMSBC_VXM_M2
    10U,	// PseudoVMSBC_VXM_M4
    10U,	// PseudoVMSBC_VXM_M8
    10U,	// PseudoVMSBC_VXM_MF2
    10U,	// PseudoVMSBC_VXM_MF4
    10U,	// PseudoVMSBC_VXM_MF8
    10U,	// PseudoVMSBC_VX_M1
    10U,	// PseudoVMSBC_VX_M2
    10U,	// PseudoVMSBC_VX_M4
    10U,	// PseudoVMSBC_VX_M8
    10U,	// PseudoVMSBC_VX_MF2
    10U,	// PseudoVMSBC_VX_MF4
    10U,	// PseudoVMSBC_VX_MF8
    10U,	// PseudoVMSBF_M_B1
    10U,	// PseudoVMSBF_M_B16
    10U,	// PseudoVMSBF_M_B16_MASK
    10U,	// PseudoVMSBF_M_B1_MASK
    10U,	// PseudoVMSBF_M_B2
    10U,	// PseudoVMSBF_M_B2_MASK
    10U,	// PseudoVMSBF_M_B32
    10U,	// PseudoVMSBF_M_B32_MASK
    10U,	// PseudoVMSBF_M_B4
    10U,	// PseudoVMSBF_M_B4_MASK
    10U,	// PseudoVMSBF_M_B64
    10U,	// PseudoVMSBF_M_B64_MASK
    10U,	// PseudoVMSBF_M_B8
    10U,	// PseudoVMSBF_M_B8_MASK
    10U,	// PseudoVMSEQ_VI_M1
    10U,	// PseudoVMSEQ_VI_M1_MASK
    10U,	// PseudoVMSEQ_VI_M2
    10U,	// PseudoVMSEQ_VI_M2_MASK
    10U,	// PseudoVMSEQ_VI_M4
    10U,	// PseudoVMSEQ_VI_M4_MASK
    10U,	// PseudoVMSEQ_VI_M8
    10U,	// PseudoVMSEQ_VI_M8_MASK
    10U,	// PseudoVMSEQ_VI_MF2
    10U,	// PseudoVMSEQ_VI_MF2_MASK
    10U,	// PseudoVMSEQ_VI_MF4
    10U,	// PseudoVMSEQ_VI_MF4_MASK
    10U,	// PseudoVMSEQ_VI_MF8
    10U,	// PseudoVMSEQ_VI_MF8_MASK
    10U,	// PseudoVMSEQ_VV_M1
    10U,	// PseudoVMSEQ_VV_M1_MASK
    10U,	// PseudoVMSEQ_VV_M2
    10U,	// PseudoVMSEQ_VV_M2_MASK
    10U,	// PseudoVMSEQ_VV_M4
    10U,	// PseudoVMSEQ_VV_M4_MASK
    10U,	// PseudoVMSEQ_VV_M8
    10U,	// PseudoVMSEQ_VV_M8_MASK
    10U,	// PseudoVMSEQ_VV_MF2
    10U,	// PseudoVMSEQ_VV_MF2_MASK
    10U,	// PseudoVMSEQ_VV_MF4
    10U,	// PseudoVMSEQ_VV_MF4_MASK
    10U,	// PseudoVMSEQ_VV_MF8
    10U,	// PseudoVMSEQ_VV_MF8_MASK
    10U,	// PseudoVMSEQ_VX_M1
    10U,	// PseudoVMSEQ_VX_M1_MASK
    10U,	// PseudoVMSEQ_VX_M2
    10U,	// PseudoVMSEQ_VX_M2_MASK
    10U,	// PseudoVMSEQ_VX_M4
    10U,	// PseudoVMSEQ_VX_M4_MASK
    10U,	// PseudoVMSEQ_VX_M8
    10U,	// PseudoVMSEQ_VX_M8_MASK
    10U,	// PseudoVMSEQ_VX_MF2
    10U,	// PseudoVMSEQ_VX_MF2_MASK
    10U,	// PseudoVMSEQ_VX_MF4
    10U,	// PseudoVMSEQ_VX_MF4_MASK
    10U,	// PseudoVMSEQ_VX_MF8
    10U,	// PseudoVMSEQ_VX_MF8_MASK
    10U,	// PseudoVMSET_M_B1
    10U,	// PseudoVMSET_M_B16
    10U,	// PseudoVMSET_M_B2
    10U,	// PseudoVMSET_M_B32
    10U,	// PseudoVMSET_M_B4
    10U,	// PseudoVMSET_M_B64
    10U,	// PseudoVMSET_M_B8
    1073759987U,	// PseudoVMSGEU_VI
    536898750U,	// PseudoVMSGEU_VX
    1073769662U,	// PseudoVMSGEU_VX_M
    1745906878U,	// PseudoVMSGEU_VX_M_T
    1073759830U,	// PseudoVMSGE_VI
    536898426U,	// PseudoVMSGE_VX
    1073769338U,	// PseudoVMSGE_VX_M
    1745906554U,	// PseudoVMSGE_VX_M_T
    10U,	// PseudoVMSGTU_VI_M1
    10U,	// PseudoVMSGTU_VI_M1_MASK
    10U,	// PseudoVMSGTU_VI_M2
    10U,	// PseudoVMSGTU_VI_M2_MASK
    10U,	// PseudoVMSGTU_VI_M4
    10U,	// PseudoVMSGTU_VI_M4_MASK
    10U,	// PseudoVMSGTU_VI_M8
    10U,	// PseudoVMSGTU_VI_M8_MASK
    10U,	// PseudoVMSGTU_VI_MF2
    10U,	// PseudoVMSGTU_VI_MF2_MASK
    10U,	// PseudoVMSGTU_VI_MF4
    10U,	// PseudoVMSGTU_VI_MF4_MASK
    10U,	// PseudoVMSGTU_VI_MF8
    10U,	// PseudoVMSGTU_VI_MF8_MASK
    10U,	// PseudoVMSGTU_VX_M1
    10U,	// PseudoVMSGTU_VX_M1_MASK
    10U,	// PseudoVMSGTU_VX_M2
    10U,	// PseudoVMSGTU_VX_M2_MASK
    10U,	// PseudoVMSGTU_VX_M4
    10U,	// PseudoVMSGTU_VX_M4_MASK
    10U,	// PseudoVMSGTU_VX_M8
    10U,	// PseudoVMSGTU_VX_M8_MASK
    10U,	// PseudoVMSGTU_VX_MF2
    10U,	// PseudoVMSGTU_VX_MF2_MASK
    10U,	// PseudoVMSGTU_VX_MF4
    10U,	// PseudoVMSGTU_VX_MF4_MASK
    10U,	// PseudoVMSGTU_VX_MF8
    10U,	// PseudoVMSGTU_VX_MF8_MASK
    10U,	// PseudoVMSGT_VI_M1
    10U,	// PseudoVMSGT_VI_M1_MASK
    10U,	// PseudoVMSGT_VI_M2
    10U,	// PseudoVMSGT_VI_M2_MASK
    10U,	// PseudoVMSGT_VI_M4
    10U,	// PseudoVMSGT_VI_M4_MASK
    10U,	// PseudoVMSGT_VI_M8
    10U,	// PseudoVMSGT_VI_M8_MASK
    10U,	// PseudoVMSGT_VI_MF2
    10U,	// PseudoVMSGT_VI_MF2_MASK
    10U,	// PseudoVMSGT_VI_MF4
    10U,	// PseudoVMSGT_VI_MF4_MASK
    10U,	// PseudoVMSGT_VI_MF8
    10U,	// PseudoVMSGT_VI_MF8_MASK
    10U,	// PseudoVMSGT_VX_M1
    10U,	// PseudoVMSGT_VX_M1_MASK
    10U,	// PseudoVMSGT_VX_M2
    10U,	// PseudoVMSGT_VX_M2_MASK
    10U,	// PseudoVMSGT_VX_M4
    10U,	// PseudoVMSGT_VX_M4_MASK
    10U,	// PseudoVMSGT_VX_M8
    10U,	// PseudoVMSGT_VX_M8_MASK
    10U,	// PseudoVMSGT_VX_MF2
    10U,	// PseudoVMSGT_VX_MF2_MASK
    10U,	// PseudoVMSGT_VX_MF4
    10U,	// PseudoVMSGT_VX_MF4_MASK
    10U,	// PseudoVMSGT_VX_MF8
    10U,	// PseudoVMSGT_VX_MF8_MASK
    10U,	// PseudoVMSIF_M_B1
    10U,	// PseudoVMSIF_M_B16
    10U,	// PseudoVMSIF_M_B16_MASK
    10U,	// PseudoVMSIF_M_B1_MASK
    10U,	// PseudoVMSIF_M_B2
    10U,	// PseudoVMSIF_M_B2_MASK
    10U,	// PseudoVMSIF_M_B32
    10U,	// PseudoVMSIF_M_B32_MASK
    10U,	// PseudoVMSIF_M_B4
    10U,	// PseudoVMSIF_M_B4_MASK
    10U,	// PseudoVMSIF_M_B64
    10U,	// PseudoVMSIF_M_B64_MASK
    10U,	// PseudoVMSIF_M_B8
    10U,	// PseudoVMSIF_M_B8_MASK
    10U,	// PseudoVMSLEU_VI_M1
    10U,	// PseudoVMSLEU_VI_M1_MASK
    10U,	// PseudoVMSLEU_VI_M2
    10U,	// PseudoVMSLEU_VI_M2_MASK
    10U,	// PseudoVMSLEU_VI_M4
    10U,	// PseudoVMSLEU_VI_M4_MASK
    10U,	// PseudoVMSLEU_VI_M8
    10U,	// PseudoVMSLEU_VI_M8_MASK
    10U,	// PseudoVMSLEU_VI_MF2
    10U,	// PseudoVMSLEU_VI_MF2_MASK
    10U,	// PseudoVMSLEU_VI_MF4
    10U,	// PseudoVMSLEU_VI_MF4_MASK
    10U,	// PseudoVMSLEU_VI_MF8
    10U,	// PseudoVMSLEU_VI_MF8_MASK
    10U,	// PseudoVMSLEU_VV_M1
    10U,	// PseudoVMSLEU_VV_M1_MASK
    10U,	// PseudoVMSLEU_VV_M2
    10U,	// PseudoVMSLEU_VV_M2_MASK
    10U,	// PseudoVMSLEU_VV_M4
    10U,	// PseudoVMSLEU_VV_M4_MASK
    10U,	// PseudoVMSLEU_VV_M8
    10U,	// PseudoVMSLEU_VV_M8_MASK
    10U,	// PseudoVMSLEU_VV_MF2
    10U,	// PseudoVMSLEU_VV_MF2_MASK
    10U,	// PseudoVMSLEU_VV_MF4
    10U,	// PseudoVMSLEU_VV_MF4_MASK
    10U,	// PseudoVMSLEU_VV_MF8
    10U,	// PseudoVMSLEU_VV_MF8_MASK
    10U,	// PseudoVMSLEU_VX_M1
    10U,	// PseudoVMSLEU_VX_M1_MASK
    10U,	// PseudoVMSLEU_VX_M2
    10U,	// PseudoVMSLEU_VX_M2_MASK
    10U,	// PseudoVMSLEU_VX_M4
    10U,	// PseudoVMSLEU_VX_M4_MASK
    10U,	// PseudoVMSLEU_VX_M8
    10U,	// PseudoVMSLEU_VX_M8_MASK
    10U,	// PseudoVMSLEU_VX_MF2
    10U,	// PseudoVMSLEU_VX_MF2_MASK
    10U,	// PseudoVMSLEU_VX_MF4
    10U,	// PseudoVMSLEU_VX_MF4_MASK
    10U,	// PseudoVMSLEU_VX_MF8
    10U,	// PseudoVMSLEU_VX_MF8_MASK
    10U,	// PseudoVMSLE_VI_M1
    10U,	// PseudoVMSLE_VI_M1_MASK
    10U,	// PseudoVMSLE_VI_M2
    10U,	// PseudoVMSLE_VI_M2_MASK
    10U,	// PseudoVMSLE_VI_M4
    10U,	// PseudoVMSLE_VI_M4_MASK
    10U,	// PseudoVMSLE_VI_M8
    10U,	// PseudoVMSLE_VI_M8_MASK
    10U,	// PseudoVMSLE_VI_MF2
    10U,	// PseudoVMSLE_VI_MF2_MASK
    10U,	// PseudoVMSLE_VI_MF4
    10U,	// PseudoVMSLE_VI_MF4_MASK
    10U,	// PseudoVMSLE_VI_MF8
    10U,	// PseudoVMSLE_VI_MF8_MASK
    10U,	// PseudoVMSLE_VV_M1
    10U,	// PseudoVMSLE_VV_M1_MASK
    10U,	// PseudoVMSLE_VV_M2
    10U,	// PseudoVMSLE_VV_M2_MASK
    10U,	// PseudoVMSLE_VV_M4
    10U,	// PseudoVMSLE_VV_M4_MASK
    10U,	// PseudoVMSLE_VV_M8
    10U,	// PseudoVMSLE_VV_M8_MASK
    10U,	// PseudoVMSLE_VV_MF2
    10U,	// PseudoVMSLE_VV_MF2_MASK
    10U,	// PseudoVMSLE_VV_MF4
    10U,	// PseudoVMSLE_VV_MF4_MASK
    10U,	// PseudoVMSLE_VV_MF8
    10U,	// PseudoVMSLE_VV_MF8_MASK
    10U,	// PseudoVMSLE_VX_M1
    10U,	// PseudoVMSLE_VX_M1_MASK
    10U,	// PseudoVMSLE_VX_M2
    10U,	// PseudoVMSLE_VX_M2_MASK
    10U,	// PseudoVMSLE_VX_M4
    10U,	// PseudoVMSLE_VX_M4_MASK
    10U,	// PseudoVMSLE_VX_M8
    10U,	// PseudoVMSLE_VX_M8_MASK
    10U,	// PseudoVMSLE_VX_MF2
    10U,	// PseudoVMSLE_VX_MF2_MASK
    10U,	// PseudoVMSLE_VX_MF4
    10U,	// PseudoVMSLE_VX_MF4_MASK
    10U,	// PseudoVMSLE_VX_MF8
    10U,	// PseudoVMSLE_VX_MF8_MASK
    1073760020U,	// PseudoVMSLTU_VI
    10U,	// PseudoVMSLTU_VV_M1
    10U,	// PseudoVMSLTU_VV_M1_MASK
    10U,	// PseudoVMSLTU_VV_M2
    10U,	// PseudoVMSLTU_VV_M2_MASK
    10U,	// PseudoVMSLTU_VV_M4
    10U,	// PseudoVMSLTU_VV_M4_MASK
    10U,	// PseudoVMSLTU_VV_M8
    10U,	// PseudoVMSLTU_VV_M8_MASK
    10U,	// PseudoVMSLTU_VV_MF2
    10U,	// PseudoVMSLTU_VV_MF2_MASK
    10U,	// PseudoVMSLTU_VV_MF4
    10U,	// PseudoVMSLTU_VV_MF4_MASK
    10U,	// PseudoVMSLTU_VV_MF8
    10U,	// PseudoVMSLTU_VV_MF8_MASK
    10U,	// PseudoVMSLTU_VX_M1
    10U,	// PseudoVMSLTU_VX_M1_MASK
    10U,	// PseudoVMSLTU_VX_M2
    10U,	// PseudoVMSLTU_VX_M2_MASK
    10U,	// PseudoVMSLTU_VX_M4
    10U,	// PseudoVMSLTU_VX_M4_MASK
    10U,	// PseudoVMSLTU_VX_M8
    10U,	// PseudoVMSLTU_VX_M8_MASK
    10U,	// PseudoVMSLTU_VX_MF2
    10U,	// PseudoVMSLTU_VX_MF2_MASK
    10U,	// PseudoVMSLTU_VX_MF4
    10U,	// PseudoVMSLTU_VX_MF4_MASK
    10U,	// PseudoVMSLTU_VX_MF8
    10U,	// PseudoVMSLTU_VX_MF8_MASK
    1073759966U,	// PseudoVMSLT_VI
    10U,	// PseudoVMSLT_VV_M1
    10U,	// PseudoVMSLT_VV_M1_MASK
    10U,	// PseudoVMSLT_VV_M2
    10U,	// PseudoVMSLT_VV_M2_MASK
    10U,	// PseudoVMSLT_VV_M4
    10U,	// PseudoVMSLT_VV_M4_MASK
    10U,	// PseudoVMSLT_VV_M8
    10U,	// PseudoVMSLT_VV_M8_MASK
    10U,	// PseudoVMSLT_VV_MF2
    10U,	// PseudoVMSLT_VV_MF2_MASK
    10U,	// PseudoVMSLT_VV_MF4
    10U,	// PseudoVMSLT_VV_MF4_MASK
    10U,	// PseudoVMSLT_VV_MF8
    10U,	// PseudoVMSLT_VV_MF8_MASK
    10U,	// PseudoVMSLT_VX_M1
    10U,	// PseudoVMSLT_VX_M1_MASK
    10U,	// PseudoVMSLT_VX_M2
    10U,	// PseudoVMSLT_VX_M2_MASK
    10U,	// PseudoVMSLT_VX_M4
    10U,	// PseudoVMSLT_VX_M4_MASK
    10U,	// PseudoVMSLT_VX_M8
    10U,	// PseudoVMSLT_VX_M8_MASK
    10U,	// PseudoVMSLT_VX_MF2
    10U,	// PseudoVMSLT_VX_MF2_MASK
    10U,	// PseudoVMSLT_VX_MF4
    10U,	// PseudoVMSLT_VX_MF4_MASK
    10U,	// PseudoVMSLT_VX_MF8
    10U,	// PseudoVMSLT_VX_MF8_MASK
    10U,	// PseudoVMSNE_VI_M1
    10U,	// PseudoVMSNE_VI_M1_MASK
    10U,	// PseudoVMSNE_VI_M2
    10U,	// PseudoVMSNE_VI_M2_MASK
    10U,	// PseudoVMSNE_VI_M4
    10U,	// PseudoVMSNE_VI_M4_MASK
    10U,	// PseudoVMSNE_VI_M8
    10U,	// PseudoVMSNE_VI_M8_MASK
    10U,	// PseudoVMSNE_VI_MF2
    10U,	// PseudoVMSNE_VI_MF2_MASK
    10U,	// PseudoVMSNE_VI_MF4
    10U,	// PseudoVMSNE_VI_MF4_MASK
    10U,	// PseudoVMSNE_VI_MF8
    10U,	// PseudoVMSNE_VI_MF8_MASK
    10U,	// PseudoVMSNE_VV_M1
    10U,	// PseudoVMSNE_VV_M1_MASK
    10U,	// PseudoVMSNE_VV_M2
    10U,	// PseudoVMSNE_VV_M2_MASK
    10U,	// PseudoVMSNE_VV_M4
    10U,	// PseudoVMSNE_VV_M4_MASK
    10U,	// PseudoVMSNE_VV_M8
    10U,	// PseudoVMSNE_VV_M8_MASK
    10U,	// PseudoVMSNE_VV_MF2
    10U,	// PseudoVMSNE_VV_MF2_MASK
    10U,	// PseudoVMSNE_VV_MF4
    10U,	// PseudoVMSNE_VV_MF4_MASK
    10U,	// PseudoVMSNE_VV_MF8
    10U,	// PseudoVMSNE_VV_MF8_MASK
    10U,	// PseudoVMSNE_VX_M1
    10U,	// PseudoVMSNE_VX_M1_MASK
    10U,	// PseudoVMSNE_VX_M2
    10U,	// PseudoVMSNE_VX_M2_MASK
    10U,	// PseudoVMSNE_VX_M4
    10U,	// PseudoVMSNE_VX_M4_MASK
    10U,	// PseudoVMSNE_VX_M8
    10U,	// PseudoVMSNE_VX_M8_MASK
    10U,	// PseudoVMSNE_VX_MF2
    10U,	// PseudoVMSNE_VX_MF2_MASK
    10U,	// PseudoVMSNE_VX_MF4
    10U,	// PseudoVMSNE_VX_MF4_MASK
    10U,	// PseudoVMSNE_VX_MF8
    10U,	// PseudoVMSNE_VX_MF8_MASK
    10U,	// PseudoVMSOF_M_B1
    10U,	// PseudoVMSOF_M_B16
    10U,	// PseudoVMSOF_M_B16_MASK
    10U,	// PseudoVMSOF_M_B1_MASK
    10U,	// PseudoVMSOF_M_B2
    10U,	// PseudoVMSOF_M_B2_MASK
    10U,	// PseudoVMSOF_M_B32
    10U,	// PseudoVMSOF_M_B32_MASK
    10U,	// PseudoVMSOF_M_B4
    10U,	// PseudoVMSOF_M_B4_MASK
    10U,	// PseudoVMSOF_M_B64
    10U,	// PseudoVMSOF_M_B64_MASK
    10U,	// PseudoVMSOF_M_B8
    10U,	// PseudoVMSOF_M_B8_MASK
    10U,	// PseudoVMULHSU_VV_M1
    10U,	// PseudoVMULHSU_VV_M1_MASK
    10U,	// PseudoVMULHSU_VV_M2
    10U,	// PseudoVMULHSU_VV_M2_MASK
    10U,	// PseudoVMULHSU_VV_M4
    10U,	// PseudoVMULHSU_VV_M4_MASK
    10U,	// PseudoVMULHSU_VV_M8
    10U,	// PseudoVMULHSU_VV_M8_MASK
    10U,	// PseudoVMULHSU_VV_MF2
    10U,	// PseudoVMULHSU_VV_MF2_MASK
    10U,	// PseudoVMULHSU_VV_MF4
    10U,	// PseudoVMULHSU_VV_MF4_MASK
    10U,	// PseudoVMULHSU_VV_MF8
    10U,	// PseudoVMULHSU_VV_MF8_MASK
    10U,	// PseudoVMULHSU_VX_M1
    10U,	// PseudoVMULHSU_VX_M1_MASK
    10U,	// PseudoVMULHSU_VX_M2
    10U,	// PseudoVMULHSU_VX_M2_MASK
    10U,	// PseudoVMULHSU_VX_M4
    10U,	// PseudoVMULHSU_VX_M4_MASK
    10U,	// PseudoVMULHSU_VX_M8
    10U,	// PseudoVMULHSU_VX_M8_MASK
    10U,	// PseudoVMULHSU_VX_MF2
    10U,	// PseudoVMULHSU_VX_MF2_MASK
    10U,	// PseudoVMULHSU_VX_MF4
    10U,	// PseudoVMULHSU_VX_MF4_MASK
    10U,	// PseudoVMULHSU_VX_MF8
    10U,	// PseudoVMULHSU_VX_MF8_MASK
    10U,	// PseudoVMULHU_VV_M1
    10U,	// PseudoVMULHU_VV_M1_MASK
    10U,	// PseudoVMULHU_VV_M2
    10U,	// PseudoVMULHU_VV_M2_MASK
    10U,	// PseudoVMULHU_VV_M4
    10U,	// PseudoVMULHU_VV_M4_MASK
    10U,	// PseudoVMULHU_VV_M8
    10U,	// PseudoVMULHU_VV_M8_MASK
    10U,	// PseudoVMULHU_VV_MF2
    10U,	// PseudoVMULHU_VV_MF2_MASK
    10U,	// PseudoVMULHU_VV_MF4
    10U,	// PseudoVMULHU_VV_MF4_MASK
    10U,	// PseudoVMULHU_VV_MF8
    10U,	// PseudoVMULHU_VV_MF8_MASK
    10U,	// PseudoVMULHU_VX_M1
    10U,	// PseudoVMULHU_VX_M1_MASK
    10U,	// PseudoVMULHU_VX_M2
    10U,	// PseudoVMULHU_VX_M2_MASK
    10U,	// PseudoVMULHU_VX_M4
    10U,	// PseudoVMULHU_VX_M4_MASK
    10U,	// PseudoVMULHU_VX_M8
    10U,	// PseudoVMULHU_VX_M8_MASK
    10U,	// PseudoVMULHU_VX_MF2
    10U,	// PseudoVMULHU_VX_MF2_MASK
    10U,	// PseudoVMULHU_VX_MF4
    10U,	// PseudoVMULHU_VX_MF4_MASK
    10U,	// PseudoVMULHU_VX_MF8
    10U,	// PseudoVMULHU_VX_MF8_MASK
    10U,	// PseudoVMULH_VV_M1
    10U,	// PseudoVMULH_VV_M1_MASK
    10U,	// PseudoVMULH_VV_M2
    10U,	// PseudoVMULH_VV_M2_MASK
    10U,	// PseudoVMULH_VV_M4
    10U,	// PseudoVMULH_VV_M4_MASK
    10U,	// PseudoVMULH_VV_M8
    10U,	// PseudoVMULH_VV_M8_MASK
    10U,	// PseudoVMULH_VV_MF2
    10U,	// PseudoVMULH_VV_MF2_MASK
    10U,	// PseudoVMULH_VV_MF4
    10U,	// PseudoVMULH_VV_MF4_MASK
    10U,	// PseudoVMULH_VV_MF8
    10U,	// PseudoVMULH_VV_MF8_MASK
    10U,	// PseudoVMULH_VX_M1
    10U,	// PseudoVMULH_VX_M1_MASK
    10U,	// PseudoVMULH_VX_M2
    10U,	// PseudoVMULH_VX_M2_MASK
    10U,	// PseudoVMULH_VX_M4
    10U,	// PseudoVMULH_VX_M4_MASK
    10U,	// PseudoVMULH_VX_M8
    10U,	// PseudoVMULH_VX_M8_MASK
    10U,	// PseudoVMULH_VX_MF2
    10U,	// PseudoVMULH_VX_MF2_MASK
    10U,	// PseudoVMULH_VX_MF4
    10U,	// PseudoVMULH_VX_MF4_MASK
    10U,	// PseudoVMULH_VX_MF8
    10U,	// PseudoVMULH_VX_MF8_MASK
    10U,	// PseudoVMUL_VV_M1
    10U,	// PseudoVMUL_VV_M1_MASK
    10U,	// PseudoVMUL_VV_M2
    10U,	// PseudoVMUL_VV_M2_MASK
    10U,	// PseudoVMUL_VV_M4
    10U,	// PseudoVMUL_VV_M4_MASK
    10U,	// PseudoVMUL_VV_M8
    10U,	// PseudoVMUL_VV_M8_MASK
    10U,	// PseudoVMUL_VV_MF2
    10U,	// PseudoVMUL_VV_MF2_MASK
    10U,	// PseudoVMUL_VV_MF4
    10U,	// PseudoVMUL_VV_MF4_MASK
    10U,	// PseudoVMUL_VV_MF8
    10U,	// PseudoVMUL_VV_MF8_MASK
    10U,	// PseudoVMUL_VX_M1
    10U,	// PseudoVMUL_VX_M1_MASK
    10U,	// PseudoVMUL_VX_M2
    10U,	// PseudoVMUL_VX_M2_MASK
    10U,	// PseudoVMUL_VX_M4
    10U,	// PseudoVMUL_VX_M4_MASK
    10U,	// PseudoVMUL_VX_M8
    10U,	// PseudoVMUL_VX_M8_MASK
    10U,	// PseudoVMUL_VX_MF2
    10U,	// PseudoVMUL_VX_MF2_MASK
    10U,	// PseudoVMUL_VX_MF4
    10U,	// PseudoVMUL_VX_MF4_MASK
    10U,	// PseudoVMUL_VX_MF8
    10U,	// PseudoVMUL_VX_MF8_MASK
    10U,	// PseudoVMV1R_V
    10U,	// PseudoVMV2R_V
    10U,	// PseudoVMV4R_V
    10U,	// PseudoVMV8R_V
    10U,	// PseudoVMV_S_X_M1
    10U,	// PseudoVMV_S_X_M2
    10U,	// PseudoVMV_S_X_M4
    10U,	// PseudoVMV_S_X_M8
    10U,	// PseudoVMV_S_X_MF2
    10U,	// PseudoVMV_S_X_MF4
    10U,	// PseudoVMV_S_X_MF8
    10U,	// PseudoVMV_V_I_M1
    10U,	// PseudoVMV_V_I_M2
    10U,	// PseudoVMV_V_I_M4
    10U,	// PseudoVMV_V_I_M8
    10U,	// PseudoVMV_V_I_MF2
    10U,	// PseudoVMV_V_I_MF4
    10U,	// PseudoVMV_V_I_MF8
    10U,	// PseudoVMV_V_V_M1
    10U,	// PseudoVMV_V_V_M2
    10U,	// PseudoVMV_V_V_M4
    10U,	// PseudoVMV_V_V_M8
    10U,	// PseudoVMV_V_V_MF2
    10U,	// PseudoVMV_V_V_MF4
    10U,	// PseudoVMV_V_V_MF8
    10U,	// PseudoVMV_V_X_M1
    10U,	// PseudoVMV_V_X_M2
    10U,	// PseudoVMV_V_X_M4
    10U,	// PseudoVMV_V_X_M8
    10U,	// PseudoVMV_V_X_MF2
    10U,	// PseudoVMV_V_X_MF4
    10U,	// PseudoVMV_V_X_MF8
    10U,	// PseudoVMV_X_S_M1
    10U,	// PseudoVMV_X_S_M2
    10U,	// PseudoVMV_X_S_M4
    10U,	// PseudoVMV_X_S_M8
    10U,	// PseudoVMV_X_S_MF2
    10U,	// PseudoVMV_X_S_MF4
    10U,	// PseudoVMV_X_S_MF8
    10U,	// PseudoVMXNOR_MM_M1
    10U,	// PseudoVMXNOR_MM_M2
    10U,	// PseudoVMXNOR_MM_M4
    10U,	// PseudoVMXNOR_MM_M8
    10U,	// PseudoVMXNOR_MM_MF2
    10U,	// PseudoVMXNOR_MM_MF4
    10U,	// PseudoVMXNOR_MM_MF8
    10U,	// PseudoVMXOR_MM_M1
    10U,	// PseudoVMXOR_MM_M2
    10U,	// PseudoVMXOR_MM_M4
    10U,	// PseudoVMXOR_MM_M8
    10U,	// PseudoVMXOR_MM_MF2
    10U,	// PseudoVMXOR_MM_MF4
    10U,	// PseudoVMXOR_MM_MF8
    10U,	// PseudoVNCLIPU_WI_M1
    10U,	// PseudoVNCLIPU_WI_M1_MASK
    10U,	// PseudoVNCLIPU_WI_M2
    10U,	// PseudoVNCLIPU_WI_M2_MASK
    10U,	// PseudoVNCLIPU_WI_M4
    10U,	// PseudoVNCLIPU_WI_M4_MASK
    10U,	// PseudoVNCLIPU_WI_MF2
    10U,	// PseudoVNCLIPU_WI_MF2_MASK
    10U,	// PseudoVNCLIPU_WI_MF4
    10U,	// PseudoVNCLIPU_WI_MF4_MASK
    10U,	// PseudoVNCLIPU_WI_MF8
    10U,	// PseudoVNCLIPU_WI_MF8_MASK
    10U,	// PseudoVNCLIPU_WV_M1
    10U,	// PseudoVNCLIPU_WV_M1_MASK
    10U,	// PseudoVNCLIPU_WV_M2
    10U,	// PseudoVNCLIPU_WV_M2_MASK
    10U,	// PseudoVNCLIPU_WV_M4
    10U,	// PseudoVNCLIPU_WV_M4_MASK
    10U,	// PseudoVNCLIPU_WV_MF2
    10U,	// PseudoVNCLIPU_WV_MF2_MASK
    10U,	// PseudoVNCLIPU_WV_MF4
    10U,	// PseudoVNCLIPU_WV_MF4_MASK
    10U,	// PseudoVNCLIPU_WV_MF8
    10U,	// PseudoVNCLIPU_WV_MF8_MASK
    10U,	// PseudoVNCLIPU_WX_M1
    10U,	// PseudoVNCLIPU_WX_M1_MASK
    10U,	// PseudoVNCLIPU_WX_M2
    10U,	// PseudoVNCLIPU_WX_M2_MASK
    10U,	// PseudoVNCLIPU_WX_M4
    10U,	// PseudoVNCLIPU_WX_M4_MASK
    10U,	// PseudoVNCLIPU_WX_MF2
    10U,	// PseudoVNCLIPU_WX_MF2_MASK
    10U,	// PseudoVNCLIPU_WX_MF4
    10U,	// PseudoVNCLIPU_WX_MF4_MASK
    10U,	// PseudoVNCLIPU_WX_MF8
    10U,	// PseudoVNCLIPU_WX_MF8_MASK
    10U,	// PseudoVNCLIP_WI_M1
    10U,	// PseudoVNCLIP_WI_M1_MASK
    10U,	// PseudoVNCLIP_WI_M2
    10U,	// PseudoVNCLIP_WI_M2_MASK
    10U,	// PseudoVNCLIP_WI_M4
    10U,	// PseudoVNCLIP_WI_M4_MASK
    10U,	// PseudoVNCLIP_WI_MF2
    10U,	// PseudoVNCLIP_WI_MF2_MASK
    10U,	// PseudoVNCLIP_WI_MF4
    10U,	// PseudoVNCLIP_WI_MF4_MASK
    10U,	// PseudoVNCLIP_WI_MF8
    10U,	// PseudoVNCLIP_WI_MF8_MASK
    10U,	// PseudoVNCLIP_WV_M1
    10U,	// PseudoVNCLIP_WV_M1_MASK
    10U,	// PseudoVNCLIP_WV_M2
    10U,	// PseudoVNCLIP_WV_M2_MASK
    10U,	// PseudoVNCLIP_WV_M4
    10U,	// PseudoVNCLIP_WV_M4_MASK
    10U,	// PseudoVNCLIP_WV_MF2
    10U,	// PseudoVNCLIP_WV_MF2_MASK
    10U,	// PseudoVNCLIP_WV_MF4
    10U,	// PseudoVNCLIP_WV_MF4_MASK
    10U,	// PseudoVNCLIP_WV_MF8
    10U,	// PseudoVNCLIP_WV_MF8_MASK
    10U,	// PseudoVNCLIP_WX_M1
    10U,	// PseudoVNCLIP_WX_M1_MASK
    10U,	// PseudoVNCLIP_WX_M2
    10U,	// PseudoVNCLIP_WX_M2_MASK
    10U,	// PseudoVNCLIP_WX_M4
    10U,	// PseudoVNCLIP_WX_M4_MASK
    10U,	// PseudoVNCLIP_WX_MF2
    10U,	// PseudoVNCLIP_WX_MF2_MASK
    10U,	// PseudoVNCLIP_WX_MF4
    10U,	// PseudoVNCLIP_WX_MF4_MASK
    10U,	// PseudoVNCLIP_WX_MF8
    10U,	// PseudoVNCLIP_WX_MF8_MASK
    10U,	// PseudoVNMSAC_VV_M1
    10U,	// PseudoVNMSAC_VV_M1_MASK
    10U,	// PseudoVNMSAC_VV_M2
    10U,	// PseudoVNMSAC_VV_M2_MASK
    10U,	// PseudoVNMSAC_VV_M4
    10U,	// PseudoVNMSAC_VV_M4_MASK
    10U,	// PseudoVNMSAC_VV_M8
    10U,	// PseudoVNMSAC_VV_M8_MASK
    10U,	// PseudoVNMSAC_VV_MF2
    10U,	// PseudoVNMSAC_VV_MF2_MASK
    10U,	// PseudoVNMSAC_VV_MF4
    10U,	// PseudoVNMSAC_VV_MF4_MASK
    10U,	// PseudoVNMSAC_VV_MF8
    10U,	// PseudoVNMSAC_VV_MF8_MASK
    10U,	// PseudoVNMSAC_VX_M1
    10U,	// PseudoVNMSAC_VX_M1_MASK
    10U,	// PseudoVNMSAC_VX_M2
    10U,	// PseudoVNMSAC_VX_M2_MASK
    10U,	// PseudoVNMSAC_VX_M4
    10U,	// PseudoVNMSAC_VX_M4_MASK
    10U,	// PseudoVNMSAC_VX_M8
    10U,	// PseudoVNMSAC_VX_M8_MASK
    10U,	// PseudoVNMSAC_VX_MF2
    10U,	// PseudoVNMSAC_VX_MF2_MASK
    10U,	// PseudoVNMSAC_VX_MF4
    10U,	// PseudoVNMSAC_VX_MF4_MASK
    10U,	// PseudoVNMSAC_VX_MF8
    10U,	// PseudoVNMSAC_VX_MF8_MASK
    10U,	// PseudoVNMSUB_VV_M1
    10U,	// PseudoVNMSUB_VV_M1_MASK
    10U,	// PseudoVNMSUB_VV_M2
    10U,	// PseudoVNMSUB_VV_M2_MASK
    10U,	// PseudoVNMSUB_VV_M4
    10U,	// PseudoVNMSUB_VV_M4_MASK
    10U,	// PseudoVNMSUB_VV_M8
    10U,	// PseudoVNMSUB_VV_M8_MASK
    10U,	// PseudoVNMSUB_VV_MF2
    10U,	// PseudoVNMSUB_VV_MF2_MASK
    10U,	// PseudoVNMSUB_VV_MF4
    10U,	// PseudoVNMSUB_VV_MF4_MASK
    10U,	// PseudoVNMSUB_VV_MF8
    10U,	// PseudoVNMSUB_VV_MF8_MASK
    10U,	// PseudoVNMSUB_VX_M1
    10U,	// PseudoVNMSUB_VX_M1_MASK
    10U,	// PseudoVNMSUB_VX_M2
    10U,	// PseudoVNMSUB_VX_M2_MASK
    10U,	// PseudoVNMSUB_VX_M4
    10U,	// PseudoVNMSUB_VX_M4_MASK
    10U,	// PseudoVNMSUB_VX_M8
    10U,	// PseudoVNMSUB_VX_M8_MASK
    10U,	// PseudoVNMSUB_VX_MF2
    10U,	// PseudoVNMSUB_VX_MF2_MASK
    10U,	// PseudoVNMSUB_VX_MF4
    10U,	// PseudoVNMSUB_VX_MF4_MASK
    10U,	// PseudoVNMSUB_VX_MF8
    10U,	// PseudoVNMSUB_VX_MF8_MASK
    10U,	// PseudoVNSRA_WI_M1
    10U,	// PseudoVNSRA_WI_M1_MASK
    10U,	// PseudoVNSRA_WI_M2
    10U,	// PseudoVNSRA_WI_M2_MASK
    10U,	// PseudoVNSRA_WI_M4
    10U,	// PseudoVNSRA_WI_M4_MASK
    10U,	// PseudoVNSRA_WI_MF2
    10U,	// PseudoVNSRA_WI_MF2_MASK
    10U,	// PseudoVNSRA_WI_MF4
    10U,	// PseudoVNSRA_WI_MF4_MASK
    10U,	// PseudoVNSRA_WI_MF8
    10U,	// PseudoVNSRA_WI_MF8_MASK
    10U,	// PseudoVNSRA_WV_M1
    10U,	// PseudoVNSRA_WV_M1_MASK
    10U,	// PseudoVNSRA_WV_M2
    10U,	// PseudoVNSRA_WV_M2_MASK
    10U,	// PseudoVNSRA_WV_M4
    10U,	// PseudoVNSRA_WV_M4_MASK
    10U,	// PseudoVNSRA_WV_MF2
    10U,	// PseudoVNSRA_WV_MF2_MASK
    10U,	// PseudoVNSRA_WV_MF4
    10U,	// PseudoVNSRA_WV_MF4_MASK
    10U,	// PseudoVNSRA_WV_MF8
    10U,	// PseudoVNSRA_WV_MF8_MASK
    10U,	// PseudoVNSRA_WX_M1
    10U,	// PseudoVNSRA_WX_M1_MASK
    10U,	// PseudoVNSRA_WX_M2
    10U,	// PseudoVNSRA_WX_M2_MASK
    10U,	// PseudoVNSRA_WX_M4
    10U,	// PseudoVNSRA_WX_M4_MASK
    10U,	// PseudoVNSRA_WX_MF2
    10U,	// PseudoVNSRA_WX_MF2_MASK
    10U,	// PseudoVNSRA_WX_MF4
    10U,	// PseudoVNSRA_WX_MF4_MASK
    10U,	// PseudoVNSRA_WX_MF8
    10U,	// PseudoVNSRA_WX_MF8_MASK
    10U,	// PseudoVNSRL_WI_M1
    10U,	// PseudoVNSRL_WI_M1_MASK
    10U,	// PseudoVNSRL_WI_M2
    10U,	// PseudoVNSRL_WI_M2_MASK
    10U,	// PseudoVNSRL_WI_M4
    10U,	// PseudoVNSRL_WI_M4_MASK
    10U,	// PseudoVNSRL_WI_MF2
    10U,	// PseudoVNSRL_WI_MF2_MASK
    10U,	// PseudoVNSRL_WI_MF4
    10U,	// PseudoVNSRL_WI_MF4_MASK
    10U,	// PseudoVNSRL_WI_MF8
    10U,	// PseudoVNSRL_WI_MF8_MASK
    10U,	// PseudoVNSRL_WV_M1
    10U,	// PseudoVNSRL_WV_M1_MASK
    10U,	// PseudoVNSRL_WV_M2
    10U,	// PseudoVNSRL_WV_M2_MASK
    10U,	// PseudoVNSRL_WV_M4
    10U,	// PseudoVNSRL_WV_M4_MASK
    10U,	// PseudoVNSRL_WV_MF2
    10U,	// PseudoVNSRL_WV_MF2_MASK
    10U,	// PseudoVNSRL_WV_MF4
    10U,	// PseudoVNSRL_WV_MF4_MASK
    10U,	// PseudoVNSRL_WV_MF8
    10U,	// PseudoVNSRL_WV_MF8_MASK
    10U,	// PseudoVNSRL_WX_M1
    10U,	// PseudoVNSRL_WX_M1_MASK
    10U,	// PseudoVNSRL_WX_M2
    10U,	// PseudoVNSRL_WX_M2_MASK
    10U,	// PseudoVNSRL_WX_M4
    10U,	// PseudoVNSRL_WX_M4_MASK
    10U,	// PseudoVNSRL_WX_MF2
    10U,	// PseudoVNSRL_WX_MF2_MASK
    10U,	// PseudoVNSRL_WX_MF4
    10U,	// PseudoVNSRL_WX_MF4_MASK
    10U,	// PseudoVNSRL_WX_MF8
    10U,	// PseudoVNSRL_WX_MF8_MASK
    10U,	// PseudoVOR_VI_M1
    10U,	// PseudoVOR_VI_M1_MASK
    10U,	// PseudoVOR_VI_M2
    10U,	// PseudoVOR_VI_M2_MASK
    10U,	// PseudoVOR_VI_M4
    10U,	// PseudoVOR_VI_M4_MASK
    10U,	// PseudoVOR_VI_M8
    10U,	// PseudoVOR_VI_M8_MASK
    10U,	// PseudoVOR_VI_MF2
    10U,	// PseudoVOR_VI_MF2_MASK
    10U,	// PseudoVOR_VI_MF4
    10U,	// PseudoVOR_VI_MF4_MASK
    10U,	// PseudoVOR_VI_MF8
    10U,	// PseudoVOR_VI_MF8_MASK
    10U,	// PseudoVOR_VV_M1
    10U,	// PseudoVOR_VV_M1_MASK
    10U,	// PseudoVOR_VV_M2
    10U,	// PseudoVOR_VV_M2_MASK
    10U,	// PseudoVOR_VV_M4
    10U,	// PseudoVOR_VV_M4_MASK
    10U,	// PseudoVOR_VV_M8
    10U,	// PseudoVOR_VV_M8_MASK
    10U,	// PseudoVOR_VV_MF2
    10U,	// PseudoVOR_VV_MF2_MASK
    10U,	// PseudoVOR_VV_MF4
    10U,	// PseudoVOR_VV_MF4_MASK
    10U,	// PseudoVOR_VV_MF8
    10U,	// PseudoVOR_VV_MF8_MASK
    10U,	// PseudoVOR_VX_M1
    10U,	// PseudoVOR_VX_M1_MASK
    10U,	// PseudoVOR_VX_M2
    10U,	// PseudoVOR_VX_M2_MASK
    10U,	// PseudoVOR_VX_M4
    10U,	// PseudoVOR_VX_M4_MASK
    10U,	// PseudoVOR_VX_M8
    10U,	// PseudoVOR_VX_M8_MASK
    10U,	// PseudoVOR_VX_MF2
    10U,	// PseudoVOR_VX_MF2_MASK
    10U,	// PseudoVOR_VX_MF4
    10U,	// PseudoVOR_VX_MF4_MASK
    10U,	// PseudoVOR_VX_MF8
    10U,	// PseudoVOR_VX_MF8_MASK
    10U,	// PseudoVPOPC_M_B1
    10U,	// PseudoVPOPC_M_B16
    10U,	// PseudoVPOPC_M_B16_MASK
    10U,	// PseudoVPOPC_M_B1_MASK
    10U,	// PseudoVPOPC_M_B2
    10U,	// PseudoVPOPC_M_B2_MASK
    10U,	// PseudoVPOPC_M_B32
    10U,	// PseudoVPOPC_M_B32_MASK
    10U,	// PseudoVPOPC_M_B4
    10U,	// PseudoVPOPC_M_B4_MASK
    10U,	// PseudoVPOPC_M_B64
    10U,	// PseudoVPOPC_M_B64_MASK
    10U,	// PseudoVPOPC_M_B8
    10U,	// PseudoVPOPC_M_B8_MASK
    10U,	// PseudoVREDAND_VS_M1
    10U,	// PseudoVREDAND_VS_M1_MASK
    10U,	// PseudoVREDAND_VS_M2
    10U,	// PseudoVREDAND_VS_M2_MASK
    10U,	// PseudoVREDAND_VS_M4
    10U,	// PseudoVREDAND_VS_M4_MASK
    10U,	// PseudoVREDAND_VS_M8
    10U,	// PseudoVREDAND_VS_M8_MASK
    10U,	// PseudoVREDAND_VS_MF2
    10U,	// PseudoVREDAND_VS_MF2_MASK
    10U,	// PseudoVREDAND_VS_MF4
    10U,	// PseudoVREDAND_VS_MF4_MASK
    10U,	// PseudoVREDAND_VS_MF8
    10U,	// PseudoVREDAND_VS_MF8_MASK
    10U,	// PseudoVREDMAXU_VS_M1
    10U,	// PseudoVREDMAXU_VS_M1_MASK
    10U,	// PseudoVREDMAXU_VS_M2
    10U,	// PseudoVREDMAXU_VS_M2_MASK
    10U,	// PseudoVREDMAXU_VS_M4
    10U,	// PseudoVREDMAXU_VS_M4_MASK
    10U,	// PseudoVREDMAXU_VS_M8
    10U,	// PseudoVREDMAXU_VS_M8_MASK
    10U,	// PseudoVREDMAXU_VS_MF2
    10U,	// PseudoVREDMAXU_VS_MF2_MASK
    10U,	// PseudoVREDMAXU_VS_MF4
    10U,	// PseudoVREDMAXU_VS_MF4_MASK
    10U,	// PseudoVREDMAXU_VS_MF8
    10U,	// PseudoVREDMAXU_VS_MF8_MASK
    10U,	// PseudoVREDMAX_VS_M1
    10U,	// PseudoVREDMAX_VS_M1_MASK
    10U,	// PseudoVREDMAX_VS_M2
    10U,	// PseudoVREDMAX_VS_M2_MASK
    10U,	// PseudoVREDMAX_VS_M4
    10U,	// PseudoVREDMAX_VS_M4_MASK
    10U,	// PseudoVREDMAX_VS_M8
    10U,	// PseudoVREDMAX_VS_M8_MASK
    10U,	// PseudoVREDMAX_VS_MF2
    10U,	// PseudoVREDMAX_VS_MF2_MASK
    10U,	// PseudoVREDMAX_VS_MF4
    10U,	// PseudoVREDMAX_VS_MF4_MASK
    10U,	// PseudoVREDMAX_VS_MF8
    10U,	// PseudoVREDMAX_VS_MF8_MASK
    10U,	// PseudoVREDMINU_VS_M1
    10U,	// PseudoVREDMINU_VS_M1_MASK
    10U,	// PseudoVREDMINU_VS_M2
    10U,	// PseudoVREDMINU_VS_M2_MASK
    10U,	// PseudoVREDMINU_VS_M4
    10U,	// PseudoVREDMINU_VS_M4_MASK
    10U,	// PseudoVREDMINU_VS_M8
    10U,	// PseudoVREDMINU_VS_M8_MASK
    10U,	// PseudoVREDMINU_VS_MF2
    10U,	// PseudoVREDMINU_VS_MF2_MASK
    10U,	// PseudoVREDMINU_VS_MF4
    10U,	// PseudoVREDMINU_VS_MF4_MASK
    10U,	// PseudoVREDMINU_VS_MF8
    10U,	// PseudoVREDMINU_VS_MF8_MASK
    10U,	// PseudoVREDMIN_VS_M1
    10U,	// PseudoVREDMIN_VS_M1_MASK
    10U,	// PseudoVREDMIN_VS_M2
    10U,	// PseudoVREDMIN_VS_M2_MASK
    10U,	// PseudoVREDMIN_VS_M4
    10U,	// PseudoVREDMIN_VS_M4_MASK
    10U,	// PseudoVREDMIN_VS_M8
    10U,	// PseudoVREDMIN_VS_M8_MASK
    10U,	// PseudoVREDMIN_VS_MF2
    10U,	// PseudoVREDMIN_VS_MF2_MASK
    10U,	// PseudoVREDMIN_VS_MF4
    10U,	// PseudoVREDMIN_VS_MF4_MASK
    10U,	// PseudoVREDMIN_VS_MF8
    10U,	// PseudoVREDMIN_VS_MF8_MASK
    10U,	// PseudoVREDOR_VS_M1
    10U,	// PseudoVREDOR_VS_M1_MASK
    10U,	// PseudoVREDOR_VS_M2
    10U,	// PseudoVREDOR_VS_M2_MASK
    10U,	// PseudoVREDOR_VS_M4
    10U,	// PseudoVREDOR_VS_M4_MASK
    10U,	// PseudoVREDOR_VS_M8
    10U,	// PseudoVREDOR_VS_M8_MASK
    10U,	// PseudoVREDOR_VS_MF2
    10U,	// PseudoVREDOR_VS_MF2_MASK
    10U,	// PseudoVREDOR_VS_MF4
    10U,	// PseudoVREDOR_VS_MF4_MASK
    10U,	// PseudoVREDOR_VS_MF8
    10U,	// PseudoVREDOR_VS_MF8_MASK
    10U,	// PseudoVREDSUM_VS_M1
    10U,	// PseudoVREDSUM_VS_M1_MASK
    10U,	// PseudoVREDSUM_VS_M2
    10U,	// PseudoVREDSUM_VS_M2_MASK
    10U,	// PseudoVREDSUM_VS_M4
    10U,	// PseudoVREDSUM_VS_M4_MASK
    10U,	// PseudoVREDSUM_VS_M8
    10U,	// PseudoVREDSUM_VS_M8_MASK
    10U,	// PseudoVREDSUM_VS_MF2
    10U,	// PseudoVREDSUM_VS_MF2_MASK
    10U,	// PseudoVREDSUM_VS_MF4
    10U,	// PseudoVREDSUM_VS_MF4_MASK
    10U,	// PseudoVREDSUM_VS_MF8
    10U,	// PseudoVREDSUM_VS_MF8_MASK
    10U,	// PseudoVREDXOR_VS_M1
    10U,	// PseudoVREDXOR_VS_M1_MASK
    10U,	// PseudoVREDXOR_VS_M2
    10U,	// PseudoVREDXOR_VS_M2_MASK
    10U,	// PseudoVREDXOR_VS_M4
    10U,	// PseudoVREDXOR_VS_M4_MASK
    10U,	// PseudoVREDXOR_VS_M8
    10U,	// PseudoVREDXOR_VS_M8_MASK
    10U,	// PseudoVREDXOR_VS_MF2
    10U,	// PseudoVREDXOR_VS_MF2_MASK
    10U,	// PseudoVREDXOR_VS_MF4
    10U,	// PseudoVREDXOR_VS_MF4_MASK
    10U,	// PseudoVREDXOR_VS_MF8
    10U,	// PseudoVREDXOR_VS_MF8_MASK
    10U,	// PseudoVREMU_VV_M1
    10U,	// PseudoVREMU_VV_M1_MASK
    10U,	// PseudoVREMU_VV_M2
    10U,	// PseudoVREMU_VV_M2_MASK
    10U,	// PseudoVREMU_VV_M4
    10U,	// PseudoVREMU_VV_M4_MASK
    10U,	// PseudoVREMU_VV_M8
    10U,	// PseudoVREMU_VV_M8_MASK
    10U,	// PseudoVREMU_VV_MF2
    10U,	// PseudoVREMU_VV_MF2_MASK
    10U,	// PseudoVREMU_VV_MF4
    10U,	// PseudoVREMU_VV_MF4_MASK
    10U,	// PseudoVREMU_VV_MF8
    10U,	// PseudoVREMU_VV_MF8_MASK
    10U,	// PseudoVREMU_VX_M1
    10U,	// PseudoVREMU_VX_M1_MASK
    10U,	// PseudoVREMU_VX_M2
    10U,	// PseudoVREMU_VX_M2_MASK
    10U,	// PseudoVREMU_VX_M4
    10U,	// PseudoVREMU_VX_M4_MASK
    10U,	// PseudoVREMU_VX_M8
    10U,	// PseudoVREMU_VX_M8_MASK
    10U,	// PseudoVREMU_VX_MF2
    10U,	// PseudoVREMU_VX_MF2_MASK
    10U,	// PseudoVREMU_VX_MF4
    10U,	// PseudoVREMU_VX_MF4_MASK
    10U,	// PseudoVREMU_VX_MF8
    10U,	// PseudoVREMU_VX_MF8_MASK
    10U,	// PseudoVREM_VV_M1
    10U,	// PseudoVREM_VV_M1_MASK
    10U,	// PseudoVREM_VV_M2
    10U,	// PseudoVREM_VV_M2_MASK
    10U,	// PseudoVREM_VV_M4
    10U,	// PseudoVREM_VV_M4_MASK
    10U,	// PseudoVREM_VV_M8
    10U,	// PseudoVREM_VV_M8_MASK
    10U,	// PseudoVREM_VV_MF2
    10U,	// PseudoVREM_VV_MF2_MASK
    10U,	// PseudoVREM_VV_MF4
    10U,	// PseudoVREM_VV_MF4_MASK
    10U,	// PseudoVREM_VV_MF8
    10U,	// PseudoVREM_VV_MF8_MASK
    10U,	// PseudoVREM_VX_M1
    10U,	// PseudoVREM_VX_M1_MASK
    10U,	// PseudoVREM_VX_M2
    10U,	// PseudoVREM_VX_M2_MASK
    10U,	// PseudoVREM_VX_M4
    10U,	// PseudoVREM_VX_M4_MASK
    10U,	// PseudoVREM_VX_M8
    10U,	// PseudoVREM_VX_M8_MASK
    10U,	// PseudoVREM_VX_MF2
    10U,	// PseudoVREM_VX_MF2_MASK
    10U,	// PseudoVREM_VX_MF4
    10U,	// PseudoVREM_VX_MF4_MASK
    10U,	// PseudoVREM_VX_MF8
    10U,	// PseudoVREM_VX_MF8_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_M1
    10U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_M2
    10U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_MF2
    10U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_MF4
    10U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_M1
    10U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_M2
    10U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_M4
    10U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_MF2
    10U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M1
    10U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M2
    10U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M4
    10U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M8
    10U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    10U,	// PseudoVRGATHEREI16_VV_M8_M2
    10U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M8_M4
    10U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M8_M8
    10U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_M1
    10U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    10U,	// PseudoVRGATHER_VI_M1
    10U,	// PseudoVRGATHER_VI_M1_MASK
    10U,	// PseudoVRGATHER_VI_M2
    10U,	// PseudoVRGATHER_VI_M2_MASK
    10U,	// PseudoVRGATHER_VI_M4
    10U,	// PseudoVRGATHER_VI_M4_MASK
    10U,	// PseudoVRGATHER_VI_M8
    10U,	// PseudoVRGATHER_VI_M8_MASK
    10U,	// PseudoVRGATHER_VI_MF2
    10U,	// PseudoVRGATHER_VI_MF2_MASK
    10U,	// PseudoVRGATHER_VI_MF4
    10U,	// PseudoVRGATHER_VI_MF4_MASK
    10U,	// PseudoVRGATHER_VI_MF8
    10U,	// PseudoVRGATHER_VI_MF8_MASK
    10U,	// PseudoVRGATHER_VV_M1
    10U,	// PseudoVRGATHER_VV_M1_MASK
    10U,	// PseudoVRGATHER_VV_M2
    10U,	// PseudoVRGATHER_VV_M2_MASK
    10U,	// PseudoVRGATHER_VV_M4
    10U,	// PseudoVRGATHER_VV_M4_MASK
    10U,	// PseudoVRGATHER_VV_M8
    10U,	// PseudoVRGATHER_VV_M8_MASK
    10U,	// PseudoVRGATHER_VV_MF2
    10U,	// PseudoVRGATHER_VV_MF2_MASK
    10U,	// PseudoVRGATHER_VV_MF4
    10U,	// PseudoVRGATHER_VV_MF4_MASK
    10U,	// PseudoVRGATHER_VV_MF8
    10U,	// PseudoVRGATHER_VV_MF8_MASK
    10U,	// PseudoVRGATHER_VX_M1
    10U,	// PseudoVRGATHER_VX_M1_MASK
    10U,	// PseudoVRGATHER_VX_M2
    10U,	// PseudoVRGATHER_VX_M2_MASK
    10U,	// PseudoVRGATHER_VX_M4
    10U,	// PseudoVRGATHER_VX_M4_MASK
    10U,	// PseudoVRGATHER_VX_M8
    10U,	// PseudoVRGATHER_VX_M8_MASK
    10U,	// PseudoVRGATHER_VX_MF2
    10U,	// PseudoVRGATHER_VX_MF2_MASK
    10U,	// PseudoVRGATHER_VX_MF4
    10U,	// PseudoVRGATHER_VX_MF4_MASK
    10U,	// PseudoVRGATHER_VX_MF8
    10U,	// PseudoVRGATHER_VX_MF8_MASK
    10U,	// PseudoVRSUB_VI_M1
    10U,	// PseudoVRSUB_VI_M1_MASK
    10U,	// PseudoVRSUB_VI_M2
    10U,	// PseudoVRSUB_VI_M2_MASK
    10U,	// PseudoVRSUB_VI_M4
    10U,	// PseudoVRSUB_VI_M4_MASK
    10U,	// PseudoVRSUB_VI_M8
    10U,	// PseudoVRSUB_VI_M8_MASK
    10U,	// PseudoVRSUB_VI_MF2
    10U,	// PseudoVRSUB_VI_MF2_MASK
    10U,	// PseudoVRSUB_VI_MF4
    10U,	// PseudoVRSUB_VI_MF4_MASK
    10U,	// PseudoVRSUB_VI_MF8
    10U,	// PseudoVRSUB_VI_MF8_MASK
    10U,	// PseudoVRSUB_VX_M1
    10U,	// PseudoVRSUB_VX_M1_MASK
    10U,	// PseudoVRSUB_VX_M2
    10U,	// PseudoVRSUB_VX_M2_MASK
    10U,	// PseudoVRSUB_VX_M4
    10U,	// PseudoVRSUB_VX_M4_MASK
    10U,	// PseudoVRSUB_VX_M8
    10U,	// PseudoVRSUB_VX_M8_MASK
    10U,	// PseudoVRSUB_VX_MF2
    10U,	// PseudoVRSUB_VX_MF2_MASK
    10U,	// PseudoVRSUB_VX_MF4
    10U,	// PseudoVRSUB_VX_MF4_MASK
    10U,	// PseudoVRSUB_VX_MF8
    10U,	// PseudoVRSUB_VX_MF8_MASK
    10U,	// PseudoVSADDU_VI_M1
    10U,	// PseudoVSADDU_VI_M1_MASK
    10U,	// PseudoVSADDU_VI_M2
    10U,	// PseudoVSADDU_VI_M2_MASK
    10U,	// PseudoVSADDU_VI_M4
    10U,	// PseudoVSADDU_VI_M4_MASK
    10U,	// PseudoVSADDU_VI_M8
    10U,	// PseudoVSADDU_VI_M8_MASK
    10U,	// PseudoVSADDU_VI_MF2
    10U,	// PseudoVSADDU_VI_MF2_MASK
    10U,	// PseudoVSADDU_VI_MF4
    10U,	// PseudoVSADDU_VI_MF4_MASK
    10U,	// PseudoVSADDU_VI_MF8
    10U,	// PseudoVSADDU_VI_MF8_MASK
    10U,	// PseudoVSADDU_VV_M1
    10U,	// PseudoVSADDU_VV_M1_MASK
    10U,	// PseudoVSADDU_VV_M2
    10U,	// PseudoVSADDU_VV_M2_MASK
    10U,	// PseudoVSADDU_VV_M4
    10U,	// PseudoVSADDU_VV_M4_MASK
    10U,	// PseudoVSADDU_VV_M8
    10U,	// PseudoVSADDU_VV_M8_MASK
    10U,	// PseudoVSADDU_VV_MF2
    10U,	// PseudoVSADDU_VV_MF2_MASK
    10U,	// PseudoVSADDU_VV_MF4
    10U,	// PseudoVSADDU_VV_MF4_MASK
    10U,	// PseudoVSADDU_VV_MF8
    10U,	// PseudoVSADDU_VV_MF8_MASK
    10U,	// PseudoVSADDU_VX_M1
    10U,	// PseudoVSADDU_VX_M1_MASK
    10U,	// PseudoVSADDU_VX_M2
    10U,	// PseudoVSADDU_VX_M2_MASK
    10U,	// PseudoVSADDU_VX_M4
    10U,	// PseudoVSADDU_VX_M4_MASK
    10U,	// PseudoVSADDU_VX_M8
    10U,	// PseudoVSADDU_VX_M8_MASK
    10U,	// PseudoVSADDU_VX_MF2
    10U,	// PseudoVSADDU_VX_MF2_MASK
    10U,	// PseudoVSADDU_VX_MF4
    10U,	// PseudoVSADDU_VX_MF4_MASK
    10U,	// PseudoVSADDU_VX_MF8
    10U,	// PseudoVSADDU_VX_MF8_MASK
    10U,	// PseudoVSADD_VI_M1
    10U,	// PseudoVSADD_VI_M1_MASK
    10U,	// PseudoVSADD_VI_M2
    10U,	// PseudoVSADD_VI_M2_MASK
    10U,	// PseudoVSADD_VI_M4
    10U,	// PseudoVSADD_VI_M4_MASK
    10U,	// PseudoVSADD_VI_M8
    10U,	// PseudoVSADD_VI_M8_MASK
    10U,	// PseudoVSADD_VI_MF2
    10U,	// PseudoVSADD_VI_MF2_MASK
    10U,	// PseudoVSADD_VI_MF4
    10U,	// PseudoVSADD_VI_MF4_MASK
    10U,	// PseudoVSADD_VI_MF8
    10U,	// PseudoVSADD_VI_MF8_MASK
    10U,	// PseudoVSADD_VV_M1
    10U,	// PseudoVSADD_VV_M1_MASK
    10U,	// PseudoVSADD_VV_M2
    10U,	// PseudoVSADD_VV_M2_MASK
    10U,	// PseudoVSADD_VV_M4
    10U,	// PseudoVSADD_VV_M4_MASK
    10U,	// PseudoVSADD_VV_M8
    10U,	// PseudoVSADD_VV_M8_MASK
    10U,	// PseudoVSADD_VV_MF2
    10U,	// PseudoVSADD_VV_MF2_MASK
    10U,	// PseudoVSADD_VV_MF4
    10U,	// PseudoVSADD_VV_MF4_MASK
    10U,	// PseudoVSADD_VV_MF8
    10U,	// PseudoVSADD_VV_MF8_MASK
    10U,	// PseudoVSADD_VX_M1
    10U,	// PseudoVSADD_VX_M1_MASK
    10U,	// PseudoVSADD_VX_M2
    10U,	// PseudoVSADD_VX_M2_MASK
    10U,	// PseudoVSADD_VX_M4
    10U,	// PseudoVSADD_VX_M4_MASK
    10U,	// PseudoVSADD_VX_M8
    10U,	// PseudoVSADD_VX_M8_MASK
    10U,	// PseudoVSADD_VX_MF2
    10U,	// PseudoVSADD_VX_MF2_MASK
    10U,	// PseudoVSADD_VX_MF4
    10U,	// PseudoVSADD_VX_MF4_MASK
    10U,	// PseudoVSADD_VX_MF8
    10U,	// PseudoVSADD_VX_MF8_MASK
    10U,	// PseudoVSBC_VVM_M1
    10U,	// PseudoVSBC_VVM_M2
    10U,	// PseudoVSBC_VVM_M4
    10U,	// PseudoVSBC_VVM_M8
    10U,	// PseudoVSBC_VVM_MF2
    10U,	// PseudoVSBC_VVM_MF4
    10U,	// PseudoVSBC_VVM_MF8
    10U,	// PseudoVSBC_VXM_M1
    10U,	// PseudoVSBC_VXM_M2
    10U,	// PseudoVSBC_VXM_M4
    10U,	// PseudoVSBC_VXM_M8
    10U,	// PseudoVSBC_VXM_MF2
    10U,	// PseudoVSBC_VXM_MF4
    10U,	// PseudoVSBC_VXM_MF8
    10U,	// PseudoVSE16_V_M1
    10U,	// PseudoVSE16_V_M1_MASK
    10U,	// PseudoVSE16_V_M2
    10U,	// PseudoVSE16_V_M2_MASK
    10U,	// PseudoVSE16_V_M4
    10U,	// PseudoVSE16_V_M4_MASK
    10U,	// PseudoVSE16_V_M8
    10U,	// PseudoVSE16_V_M8_MASK
    10U,	// PseudoVSE16_V_MF2
    10U,	// PseudoVSE16_V_MF2_MASK
    10U,	// PseudoVSE16_V_MF4
    10U,	// PseudoVSE16_V_MF4_MASK
    10U,	// PseudoVSE16_V_MF8
    10U,	// PseudoVSE16_V_MF8_MASK
    10U,	// PseudoVSE1_V_B1
    10U,	// PseudoVSE1_V_B16
    10U,	// PseudoVSE1_V_B2
    10U,	// PseudoVSE1_V_B32
    10U,	// PseudoVSE1_V_B4
    10U,	// PseudoVSE1_V_B64
    10U,	// PseudoVSE1_V_B8
    10U,	// PseudoVSE32_V_M1
    10U,	// PseudoVSE32_V_M1_MASK
    10U,	// PseudoVSE32_V_M2
    10U,	// PseudoVSE32_V_M2_MASK
    10U,	// PseudoVSE32_V_M4
    10U,	// PseudoVSE32_V_M4_MASK
    10U,	// PseudoVSE32_V_M8
    10U,	// PseudoVSE32_V_M8_MASK
    10U,	// PseudoVSE32_V_MF2
    10U,	// PseudoVSE32_V_MF2_MASK
    10U,	// PseudoVSE32_V_MF4
    10U,	// PseudoVSE32_V_MF4_MASK
    10U,	// PseudoVSE32_V_MF8
    10U,	// PseudoVSE32_V_MF8_MASK
    10U,	// PseudoVSE64_V_M1
    10U,	// PseudoVSE64_V_M1_MASK
    10U,	// PseudoVSE64_V_M2
    10U,	// PseudoVSE64_V_M2_MASK
    10U,	// PseudoVSE64_V_M4
    10U,	// PseudoVSE64_V_M4_MASK
    10U,	// PseudoVSE64_V_M8
    10U,	// PseudoVSE64_V_M8_MASK
    10U,	// PseudoVSE64_V_MF2
    10U,	// PseudoVSE64_V_MF2_MASK
    10U,	// PseudoVSE64_V_MF4
    10U,	// PseudoVSE64_V_MF4_MASK
    10U,	// PseudoVSE64_V_MF8
    10U,	// PseudoVSE64_V_MF8_MASK
    10U,	// PseudoVSE8_V_M1
    10U,	// PseudoVSE8_V_M1_MASK
    10U,	// PseudoVSE8_V_M2
    10U,	// PseudoVSE8_V_M2_MASK
    10U,	// PseudoVSE8_V_M4
    10U,	// PseudoVSE8_V_M4_MASK
    10U,	// PseudoVSE8_V_M8
    10U,	// PseudoVSE8_V_M8_MASK
    10U,	// PseudoVSE8_V_MF2
    10U,	// PseudoVSE8_V_MF2_MASK
    10U,	// PseudoVSE8_V_MF4
    10U,	// PseudoVSE8_V_MF4_MASK
    10U,	// PseudoVSE8_V_MF8
    10U,	// PseudoVSE8_V_MF8_MASK
    10U,	// PseudoVSETIVLI
    10U,	// PseudoVSETVLI
    10U,	// PseudoVSEXT_VF2_M1
    10U,	// PseudoVSEXT_VF2_M1_MASK
    10U,	// PseudoVSEXT_VF2_M2
    10U,	// PseudoVSEXT_VF2_M2_MASK
    10U,	// PseudoVSEXT_VF2_M4
    10U,	// PseudoVSEXT_VF2_M4_MASK
    10U,	// PseudoVSEXT_VF2_M8
    10U,	// PseudoVSEXT_VF2_M8_MASK
    10U,	// PseudoVSEXT_VF2_MF2
    10U,	// PseudoVSEXT_VF2_MF2_MASK
    10U,	// PseudoVSEXT_VF2_MF4
    10U,	// PseudoVSEXT_VF2_MF4_MASK
    10U,	// PseudoVSEXT_VF4_M1
    10U,	// PseudoVSEXT_VF4_M1_MASK
    10U,	// PseudoVSEXT_VF4_M2
    10U,	// PseudoVSEXT_VF4_M2_MASK
    10U,	// PseudoVSEXT_VF4_M4
    10U,	// PseudoVSEXT_VF4_M4_MASK
    10U,	// PseudoVSEXT_VF4_M8
    10U,	// PseudoVSEXT_VF4_M8_MASK
    10U,	// PseudoVSEXT_VF4_MF2
    10U,	// PseudoVSEXT_VF4_MF2_MASK
    10U,	// PseudoVSEXT_VF8_M1
    10U,	// PseudoVSEXT_VF8_M1_MASK
    10U,	// PseudoVSEXT_VF8_M2
    10U,	// PseudoVSEXT_VF8_M2_MASK
    10U,	// PseudoVSEXT_VF8_M4
    10U,	// PseudoVSEXT_VF8_M4_MASK
    10U,	// PseudoVSEXT_VF8_M8
    10U,	// PseudoVSEXT_VF8_M8_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M1
    10U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M2
    10U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M4
    10U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M8
    10U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_MF2
    10U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_MF4
    10U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_MF8
    10U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    10U,	// PseudoVSLIDE1UP_VX_M1
    10U,	// PseudoVSLIDE1UP_VX_M1_MASK
    10U,	// PseudoVSLIDE1UP_VX_M2
    10U,	// PseudoVSLIDE1UP_VX_M2_MASK
    10U,	// PseudoVSLIDE1UP_VX_M4
    10U,	// PseudoVSLIDE1UP_VX_M4_MASK
    10U,	// PseudoVSLIDE1UP_VX_M8
    10U,	// PseudoVSLIDE1UP_VX_M8_MASK
    10U,	// PseudoVSLIDE1UP_VX_MF2
    10U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    10U,	// PseudoVSLIDE1UP_VX_MF4
    10U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    10U,	// PseudoVSLIDE1UP_VX_MF8
    10U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M1
    10U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M2
    10U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M4
    10U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M8
    10U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    10U,	// PseudoVSLIDEDOWN_VI_MF2
    10U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    10U,	// PseudoVSLIDEDOWN_VI_MF4
    10U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    10U,	// PseudoVSLIDEDOWN_VI_MF8
    10U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M1
    10U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M2
    10U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M4
    10U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M8
    10U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    10U,	// PseudoVSLIDEDOWN_VX_MF2
    10U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    10U,	// PseudoVSLIDEDOWN_VX_MF4
    10U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    10U,	// PseudoVSLIDEDOWN_VX_MF8
    10U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    10U,	// PseudoVSLIDEUP_VI_M1
    10U,	// PseudoVSLIDEUP_VI_M1_MASK
    10U,	// PseudoVSLIDEUP_VI_M2
    10U,	// PseudoVSLIDEUP_VI_M2_MASK
    10U,	// PseudoVSLIDEUP_VI_M4
    10U,	// PseudoVSLIDEUP_VI_M4_MASK
    10U,	// PseudoVSLIDEUP_VI_M8
    10U,	// PseudoVSLIDEUP_VI_M8_MASK
    10U,	// PseudoVSLIDEUP_VI_MF2
    10U,	// PseudoVSLIDEUP_VI_MF2_MASK
    10U,	// PseudoVSLIDEUP_VI_MF4
    10U,	// PseudoVSLIDEUP_VI_MF4_MASK
    10U,	// PseudoVSLIDEUP_VI_MF8
    10U,	// PseudoVSLIDEUP_VI_MF8_MASK
    10U,	// PseudoVSLIDEUP_VX_M1
    10U,	// PseudoVSLIDEUP_VX_M1_MASK
    10U,	// PseudoVSLIDEUP_VX_M2
    10U,	// PseudoVSLIDEUP_VX_M2_MASK
    10U,	// PseudoVSLIDEUP_VX_M4
    10U,	// PseudoVSLIDEUP_VX_M4_MASK
    10U,	// PseudoVSLIDEUP_VX_M8
    10U,	// PseudoVSLIDEUP_VX_M8_MASK
    10U,	// PseudoVSLIDEUP_VX_MF2
    10U,	// PseudoVSLIDEUP_VX_MF2_MASK
    10U,	// PseudoVSLIDEUP_VX_MF4
    10U,	// PseudoVSLIDEUP_VX_MF4_MASK
    10U,	// PseudoVSLIDEUP_VX_MF8
    10U,	// PseudoVSLIDEUP_VX_MF8_MASK
    10U,	// PseudoVSLL_VI_M1
    10U,	// PseudoVSLL_VI_M1_MASK
    10U,	// PseudoVSLL_VI_M2
    10U,	// PseudoVSLL_VI_M2_MASK
    10U,	// PseudoVSLL_VI_M4
    10U,	// PseudoVSLL_VI_M4_MASK
    10U,	// PseudoVSLL_VI_M8
    10U,	// PseudoVSLL_VI_M8_MASK
    10U,	// PseudoVSLL_VI_MF2
    10U,	// PseudoVSLL_VI_MF2_MASK
    10U,	// PseudoVSLL_VI_MF4
    10U,	// PseudoVSLL_VI_MF4_MASK
    10U,	// PseudoVSLL_VI_MF8
    10U,	// PseudoVSLL_VI_MF8_MASK
    10U,	// PseudoVSLL_VV_M1
    10U,	// PseudoVSLL_VV_M1_MASK
    10U,	// PseudoVSLL_VV_M2
    10U,	// PseudoVSLL_VV_M2_MASK
    10U,	// PseudoVSLL_VV_M4
    10U,	// PseudoVSLL_VV_M4_MASK
    10U,	// PseudoVSLL_VV_M8
    10U,	// PseudoVSLL_VV_M8_MASK
    10U,	// PseudoVSLL_VV_MF2
    10U,	// PseudoVSLL_VV_MF2_MASK
    10U,	// PseudoVSLL_VV_MF4
    10U,	// PseudoVSLL_VV_MF4_MASK
    10U,	// PseudoVSLL_VV_MF8
    10U,	// PseudoVSLL_VV_MF8_MASK
    10U,	// PseudoVSLL_VX_M1
    10U,	// PseudoVSLL_VX_M1_MASK
    10U,	// PseudoVSLL_VX_M2
    10U,	// PseudoVSLL_VX_M2_MASK
    10U,	// PseudoVSLL_VX_M4
    10U,	// PseudoVSLL_VX_M4_MASK
    10U,	// PseudoVSLL_VX_M8
    10U,	// PseudoVSLL_VX_M8_MASK
    10U,	// PseudoVSLL_VX_MF2
    10U,	// PseudoVSLL_VX_MF2_MASK
    10U,	// PseudoVSLL_VX_MF4
    10U,	// PseudoVSLL_VX_MF4_MASK
    10U,	// PseudoVSLL_VX_MF8
    10U,	// PseudoVSLL_VX_MF8_MASK
    10U,	// PseudoVSMUL_VV_M1
    10U,	// PseudoVSMUL_VV_M1_MASK
    10U,	// PseudoVSMUL_VV_M2
    10U,	// PseudoVSMUL_VV_M2_MASK
    10U,	// PseudoVSMUL_VV_M4
    10U,	// PseudoVSMUL_VV_M4_MASK
    10U,	// PseudoVSMUL_VV_M8
    10U,	// PseudoVSMUL_VV_M8_MASK
    10U,	// PseudoVSMUL_VV_MF2
    10U,	// PseudoVSMUL_VV_MF2_MASK
    10U,	// PseudoVSMUL_VV_MF4
    10U,	// PseudoVSMUL_VV_MF4_MASK
    10U,	// PseudoVSMUL_VV_MF8
    10U,	// PseudoVSMUL_VV_MF8_MASK
    10U,	// PseudoVSMUL_VX_M1
    10U,	// PseudoVSMUL_VX_M1_MASK
    10U,	// PseudoVSMUL_VX_M2
    10U,	// PseudoVSMUL_VX_M2_MASK
    10U,	// PseudoVSMUL_VX_M4
    10U,	// PseudoVSMUL_VX_M4_MASK
    10U,	// PseudoVSMUL_VX_M8
    10U,	// PseudoVSMUL_VX_M8_MASK
    10U,	// PseudoVSMUL_VX_MF2
    10U,	// PseudoVSMUL_VX_MF2_MASK
    10U,	// PseudoVSMUL_VX_MF4
    10U,	// PseudoVSMUL_VX_MF4_MASK
    10U,	// PseudoVSMUL_VX_MF8
    10U,	// PseudoVSMUL_VX_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M1_M1
    10U,	// PseudoVSOXEI16_V_M1_M1_MASK
    10U,	// PseudoVSOXEI16_V_M1_M2
    10U,	// PseudoVSOXEI16_V_M1_M2_MASK
    10U,	// PseudoVSOXEI16_V_M1_M4
    10U,	// PseudoVSOXEI16_V_M1_M4_MASK
    10U,	// PseudoVSOXEI16_V_M1_M8
    10U,	// PseudoVSOXEI16_V_M1_M8_MASK
    10U,	// PseudoVSOXEI16_V_M1_MF2
    10U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M1_MF4
    10U,	// PseudoVSOXEI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M1_MF8
    10U,	// PseudoVSOXEI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M2_M1
    10U,	// PseudoVSOXEI16_V_M2_M1_MASK
    10U,	// PseudoVSOXEI16_V_M2_M2
    10U,	// PseudoVSOXEI16_V_M2_M2_MASK
    10U,	// PseudoVSOXEI16_V_M2_M4
    10U,	// PseudoVSOXEI16_V_M2_M4_MASK
    10U,	// PseudoVSOXEI16_V_M2_M8
    10U,	// PseudoVSOXEI16_V_M2_M8_MASK
    10U,	// PseudoVSOXEI16_V_M2_MF2
    10U,	// PseudoVSOXEI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M2_MF4
    10U,	// PseudoVSOXEI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M2_MF8
    10U,	// PseudoVSOXEI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M4_M1
    10U,	// PseudoVSOXEI16_V_M4_M1_MASK
    10U,	// PseudoVSOXEI16_V_M4_M2
    10U,	// PseudoVSOXEI16_V_M4_M2_MASK
    10U,	// PseudoVSOXEI16_V_M4_M4
    10U,	// PseudoVSOXEI16_V_M4_M4_MASK
    10U,	// PseudoVSOXEI16_V_M4_M8
    10U,	// PseudoVSOXEI16_V_M4_M8_MASK
    10U,	// PseudoVSOXEI16_V_M4_MF2
    10U,	// PseudoVSOXEI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M4_MF4
    10U,	// PseudoVSOXEI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M4_MF8
    10U,	// PseudoVSOXEI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M8_M1
    10U,	// PseudoVSOXEI16_V_M8_M1_MASK
    10U,	// PseudoVSOXEI16_V_M8_M2
    10U,	// PseudoVSOXEI16_V_M8_M2_MASK
    10U,	// PseudoVSOXEI16_V_M8_M4
    10U,	// PseudoVSOXEI16_V_M8_M4_MASK
    10U,	// PseudoVSOXEI16_V_M8_M8
    10U,	// PseudoVSOXEI16_V_M8_M8_MASK
    10U,	// PseudoVSOXEI16_V_M8_MF2
    10U,	// PseudoVSOXEI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M8_MF4
    10U,	// PseudoVSOXEI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M8_MF8
    10U,	// PseudoVSOXEI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M1
    10U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M2
    10U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M4
    10U,	// PseudoVSOXEI16_V_MF2_M4_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M8
    10U,	// PseudoVSOXEI16_V_MF2_M8_MASK
    10U,	// PseudoVSOXEI16_V_MF2_MF2
    10U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXEI16_V_MF2_MF4
    10U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXEI16_V_MF2_MF8
    10U,	// PseudoVSOXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M1
    10U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M2
    10U,	// PseudoVSOXEI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M4
    10U,	// PseudoVSOXEI16_V_MF4_M4_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M8
    10U,	// PseudoVSOXEI16_V_MF4_M8_MASK
    10U,	// PseudoVSOXEI16_V_MF4_MF2
    10U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXEI16_V_MF4_MF4
    10U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXEI16_V_MF4_MF8
    10U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXEI16_V_MF8_M1
    10U,	// PseudoVSOXEI16_V_MF8_M1_MASK
    10U,	// PseudoVSOXEI16_V_MF8_M2
    10U,	// PseudoVSOXEI16_V_MF8_M2_MASK
    10U,	// PseudoVSOXEI16_V_MF8_M4
    10U,	// PseudoVSOXEI16_V_MF8_M4_MASK
    10U,	// PseudoVSOXEI16_V_MF8_M8
    10U,	// PseudoVSOXEI16_V_MF8_M8_MASK
    10U,	// PseudoVSOXEI16_V_MF8_MF2
    10U,	// PseudoVSOXEI16_V_MF8_MF2_MASK
    10U,	// PseudoVSOXEI16_V_MF8_MF4
    10U,	// PseudoVSOXEI16_V_MF8_MF4_MASK
    10U,	// PseudoVSOXEI16_V_MF8_MF8
    10U,	// PseudoVSOXEI16_V_MF8_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M1_M1
    10U,	// PseudoVSOXEI32_V_M1_M1_MASK
    10U,	// PseudoVSOXEI32_V_M1_M2
    10U,	// PseudoVSOXEI32_V_M1_M2_MASK
    10U,	// PseudoVSOXEI32_V_M1_M4
    10U,	// PseudoVSOXEI32_V_M1_M4_MASK
    10U,	// PseudoVSOXEI32_V_M1_M8
    10U,	// PseudoVSOXEI32_V_M1_M8_MASK
    10U,	// PseudoVSOXEI32_V_M1_MF2
    10U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M1_MF4
    10U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M1_MF8
    10U,	// PseudoVSOXEI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M2_M1
    10U,	// PseudoVSOXEI32_V_M2_M1_MASK
    10U,	// PseudoVSOXEI32_V_M2_M2
    10U,	// PseudoVSOXEI32_V_M2_M2_MASK
    10U,	// PseudoVSOXEI32_V_M2_M4
    10U,	// PseudoVSOXEI32_V_M2_M4_MASK
    10U,	// PseudoVSOXEI32_V_M2_M8
    10U,	// PseudoVSOXEI32_V_M2_M8_MASK
    10U,	// PseudoVSOXEI32_V_M2_MF2
    10U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M2_MF4
    10U,	// PseudoVSOXEI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M2_MF8
    10U,	// PseudoVSOXEI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M4_M1
    10U,	// PseudoVSOXEI32_V_M4_M1_MASK
    10U,	// PseudoVSOXEI32_V_M4_M2
    10U,	// PseudoVSOXEI32_V_M4_M2_MASK
    10U,	// PseudoVSOXEI32_V_M4_M4
    10U,	// PseudoVSOXEI32_V_M4_M4_MASK
    10U,	// PseudoVSOXEI32_V_M4_M8
    10U,	// PseudoVSOXEI32_V_M4_M8_MASK
    10U,	// PseudoVSOXEI32_V_M4_MF2
    10U,	// PseudoVSOXEI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M4_MF4
    10U,	// PseudoVSOXEI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M4_MF8
    10U,	// PseudoVSOXEI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M8_M1
    10U,	// PseudoVSOXEI32_V_M8_M1_MASK
    10U,	// PseudoVSOXEI32_V_M8_M2
    10U,	// PseudoVSOXEI32_V_M8_M2_MASK
    10U,	// PseudoVSOXEI32_V_M8_M4
    10U,	// PseudoVSOXEI32_V_M8_M4_MASK
    10U,	// PseudoVSOXEI32_V_M8_M8
    10U,	// PseudoVSOXEI32_V_M8_M8_MASK
    10U,	// PseudoVSOXEI32_V_M8_MF2
    10U,	// PseudoVSOXEI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M8_MF4
    10U,	// PseudoVSOXEI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M8_MF8
    10U,	// PseudoVSOXEI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M1
    10U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M2
    10U,	// PseudoVSOXEI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M4
    10U,	// PseudoVSOXEI32_V_MF2_M4_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M8
    10U,	// PseudoVSOXEI32_V_MF2_M8_MASK
    10U,	// PseudoVSOXEI32_V_MF2_MF2
    10U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXEI32_V_MF2_MF4
    10U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXEI32_V_MF2_MF8
    10U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXEI32_V_MF4_M1
    10U,	// PseudoVSOXEI32_V_MF4_M1_MASK
    10U,	// PseudoVSOXEI32_V_MF4_M2
    10U,	// PseudoVSOXEI32_V_MF4_M2_MASK
    10U,	// PseudoVSOXEI32_V_MF4_M4
    10U,	// PseudoVSOXEI32_V_MF4_M4_MASK
    10U,	// PseudoVSOXEI32_V_MF4_M8
    10U,	// PseudoVSOXEI32_V_MF4_M8_MASK
    10U,	// PseudoVSOXEI32_V_MF4_MF2
    10U,	// PseudoVSOXEI32_V_MF4_MF2_MASK
    10U,	// PseudoVSOXEI32_V_MF4_MF4
    10U,	// PseudoVSOXEI32_V_MF4_MF4_MASK
    10U,	// PseudoVSOXEI32_V_MF4_MF8
    10U,	// PseudoVSOXEI32_V_MF4_MF8_MASK
    10U,	// PseudoVSOXEI32_V_MF8_M1
    10U,	// PseudoVSOXEI32_V_MF8_M1_MASK
    10U,	// PseudoVSOXEI32_V_MF8_M2
    10U,	// PseudoVSOXEI32_V_MF8_M2_MASK
    10U,	// PseudoVSOXEI32_V_MF8_M4
    10U,	// PseudoVSOXEI32_V_MF8_M4_MASK
    10U,	// PseudoVSOXEI32_V_MF8_M8
    10U,	// PseudoVSOXEI32_V_MF8_M8_MASK
    10U,	// PseudoVSOXEI32_V_MF8_MF2
    10U,	// PseudoVSOXEI32_V_MF8_MF2_MASK
    10U,	// PseudoVSOXEI32_V_MF8_MF4
    10U,	// PseudoVSOXEI32_V_MF8_MF4_MASK
    10U,	// PseudoVSOXEI32_V_MF8_MF8
    10U,	// PseudoVSOXEI32_V_MF8_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M1_M1
    10U,	// PseudoVSOXEI64_V_M1_M1_MASK
    10U,	// PseudoVSOXEI64_V_M1_M2
    10U,	// PseudoVSOXEI64_V_M1_M2_MASK
    10U,	// PseudoVSOXEI64_V_M1_M4
    10U,	// PseudoVSOXEI64_V_M1_M4_MASK
    10U,	// PseudoVSOXEI64_V_M1_M8
    10U,	// PseudoVSOXEI64_V_M1_M8_MASK
    10U,	// PseudoVSOXEI64_V_M1_MF2
    10U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M1_MF4
    10U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M1_MF8
    10U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M2_M1
    10U,	// PseudoVSOXEI64_V_M2_M1_MASK
    10U,	// PseudoVSOXEI64_V_M2_M2
    10U,	// PseudoVSOXEI64_V_M2_M2_MASK
    10U,	// PseudoVSOXEI64_V_M2_M4
    10U,	// PseudoVSOXEI64_V_M2_M4_MASK
    10U,	// PseudoVSOXEI64_V_M2_M8
    10U,	// PseudoVSOXEI64_V_M2_M8_MASK
    10U,	// PseudoVSOXEI64_V_M2_MF2
    10U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M2_MF4
    10U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M2_MF8
    10U,	// PseudoVSOXEI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M4_M1
    10U,	// PseudoVSOXEI64_V_M4_M1_MASK
    10U,	// PseudoVSOXEI64_V_M4_M2
    10U,	// PseudoVSOXEI64_V_M4_M2_MASK
    10U,	// PseudoVSOXEI64_V_M4_M4
    10U,	// PseudoVSOXEI64_V_M4_M4_MASK
    10U,	// PseudoVSOXEI64_V_M4_M8
    10U,	// PseudoVSOXEI64_V_M4_M8_MASK
    10U,	// PseudoVSOXEI64_V_M4_MF2
    10U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M4_MF4
    10U,	// PseudoVSOXEI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M4_MF8
    10U,	// PseudoVSOXEI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M8_M1
    10U,	// PseudoVSOXEI64_V_M8_M1_MASK
    10U,	// PseudoVSOXEI64_V_M8_M2
    10U,	// PseudoVSOXEI64_V_M8_M2_MASK
    10U,	// PseudoVSOXEI64_V_M8_M4
    10U,	// PseudoVSOXEI64_V_M8_M4_MASK
    10U,	// PseudoVSOXEI64_V_M8_M8
    10U,	// PseudoVSOXEI64_V_M8_M8_MASK
    10U,	// PseudoVSOXEI64_V_M8_MF2
    10U,	// PseudoVSOXEI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M8_MF4
    10U,	// PseudoVSOXEI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M8_MF8
    10U,	// PseudoVSOXEI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI64_V_MF2_M1
    10U,	// PseudoVSOXEI64_V_MF2_M1_MASK
    10U,	// PseudoVSOXEI64_V_MF2_M2
    10U,	// PseudoVSOXEI64_V_MF2_M2_MASK
    10U,	// PseudoVSOXEI64_V_MF2_M4
    10U,	// PseudoVSOXEI64_V_MF2_M4_MASK
    10U,	// PseudoVSOXEI64_V_MF2_M8
    10U,	// PseudoVSOXEI64_V_MF2_M8_MASK
    10U,	// PseudoVSOXEI64_V_MF2_MF2
    10U,	// PseudoVSOXEI64_V_MF2_MF2_MASK
    10U,	// PseudoVSOXEI64_V_MF2_MF4
    10U,	// PseudoVSOXEI64_V_MF2_MF4_MASK
    10U,	// PseudoVSOXEI64_V_MF2_MF8
    10U,	// PseudoVSOXEI64_V_MF2_MF8_MASK
    10U,	// PseudoVSOXEI64_V_MF4_M1
    10U,	// PseudoVSOXEI64_V_MF4_M1_MASK
    10U,	// PseudoVSOXEI64_V_MF4_M2
    10U,	// PseudoVSOXEI64_V_MF4_M2_MASK
    10U,	// PseudoVSOXEI64_V_MF4_M4
    10U,	// PseudoVSOXEI64_V_MF4_M4_MASK
    10U,	// PseudoVSOXEI64_V_MF4_M8
    10U,	// PseudoVSOXEI64_V_MF4_M8_MASK
    10U,	// PseudoVSOXEI64_V_MF4_MF2
    10U,	// PseudoVSOXEI64_V_MF4_MF2_MASK
    10U,	// PseudoVSOXEI64_V_MF4_MF4
    10U,	// PseudoVSOXEI64_V_MF4_MF4_MASK
    10U,	// PseudoVSOXEI64_V_MF4_MF8
    10U,	// PseudoVSOXEI64_V_MF4_MF8_MASK
    10U,	// PseudoVSOXEI64_V_MF8_M1
    10U,	// PseudoVSOXEI64_V_MF8_M1_MASK
    10U,	// PseudoVSOXEI64_V_MF8_M2
    10U,	// PseudoVSOXEI64_V_MF8_M2_MASK
    10U,	// PseudoVSOXEI64_V_MF8_M4
    10U,	// PseudoVSOXEI64_V_MF8_M4_MASK
    10U,	// PseudoVSOXEI64_V_MF8_M8
    10U,	// PseudoVSOXEI64_V_MF8_M8_MASK
    10U,	// PseudoVSOXEI64_V_MF8_MF2
    10U,	// PseudoVSOXEI64_V_MF8_MF2_MASK
    10U,	// PseudoVSOXEI64_V_MF8_MF4
    10U,	// PseudoVSOXEI64_V_MF8_MF4_MASK
    10U,	// PseudoVSOXEI64_V_MF8_MF8
    10U,	// PseudoVSOXEI64_V_MF8_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M1_M1
    10U,	// PseudoVSOXEI8_V_M1_M1_MASK
    10U,	// PseudoVSOXEI8_V_M1_M2
    10U,	// PseudoVSOXEI8_V_M1_M2_MASK
    10U,	// PseudoVSOXEI8_V_M1_M4
    10U,	// PseudoVSOXEI8_V_M1_M4_MASK
    10U,	// PseudoVSOXEI8_V_M1_M8
    10U,	// PseudoVSOXEI8_V_M1_M8_MASK
    10U,	// PseudoVSOXEI8_V_M1_MF2
    10U,	// PseudoVSOXEI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M1_MF4
    10U,	// PseudoVSOXEI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M1_MF8
    10U,	// PseudoVSOXEI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M2_M1
    10U,	// PseudoVSOXEI8_V_M2_M1_MASK
    10U,	// PseudoVSOXEI8_V_M2_M2
    10U,	// PseudoVSOXEI8_V_M2_M2_MASK
    10U,	// PseudoVSOXEI8_V_M2_M4
    10U,	// PseudoVSOXEI8_V_M2_M4_MASK
    10U,	// PseudoVSOXEI8_V_M2_M8
    10U,	// PseudoVSOXEI8_V_M2_M8_MASK
    10U,	// PseudoVSOXEI8_V_M2_MF2
    10U,	// PseudoVSOXEI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M2_MF4
    10U,	// PseudoVSOXEI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M2_MF8
    10U,	// PseudoVSOXEI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M4_M1
    10U,	// PseudoVSOXEI8_V_M4_M1_MASK
    10U,	// PseudoVSOXEI8_V_M4_M2
    10U,	// PseudoVSOXEI8_V_M4_M2_MASK
    10U,	// PseudoVSOXEI8_V_M4_M4
    10U,	// PseudoVSOXEI8_V_M4_M4_MASK
    10U,	// PseudoVSOXEI8_V_M4_M8
    10U,	// PseudoVSOXEI8_V_M4_M8_MASK
    10U,	// PseudoVSOXEI8_V_M4_MF2
    10U,	// PseudoVSOXEI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M4_MF4
    10U,	// PseudoVSOXEI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M4_MF8
    10U,	// PseudoVSOXEI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M8_M1
    10U,	// PseudoVSOXEI8_V_M8_M1_MASK
    10U,	// PseudoVSOXEI8_V_M8_M2
    10U,	// PseudoVSOXEI8_V_M8_M2_MASK
    10U,	// PseudoVSOXEI8_V_M8_M4
    10U,	// PseudoVSOXEI8_V_M8_M4_MASK
    10U,	// PseudoVSOXEI8_V_M8_M8
    10U,	// PseudoVSOXEI8_V_M8_M8_MASK
    10U,	// PseudoVSOXEI8_V_M8_MF2
    10U,	// PseudoVSOXEI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M8_MF4
    10U,	// PseudoVSOXEI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M8_MF8
    10U,	// PseudoVSOXEI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M1
    10U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M2
    10U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M4
    10U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M8
    10U,	// PseudoVSOXEI8_V_MF2_M8_MASK
    10U,	// PseudoVSOXEI8_V_MF2_MF2
    10U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXEI8_V_MF2_MF4
    10U,	// PseudoVSOXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXEI8_V_MF2_MF8
    10U,	// PseudoVSOXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M1
    10U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M2
    10U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M4
    10U,	// PseudoVSOXEI8_V_MF4_M4_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M8
    10U,	// PseudoVSOXEI8_V_MF4_M8_MASK
    10U,	// PseudoVSOXEI8_V_MF4_MF2
    10U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXEI8_V_MF4_MF4
    10U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXEI8_V_MF4_MF8
    10U,	// PseudoVSOXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M1
    10U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M2
    10U,	// PseudoVSOXEI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M4
    10U,	// PseudoVSOXEI8_V_MF8_M4_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M8
    10U,	// PseudoVSOXEI8_V_MF8_M8_MASK
    10U,	// PseudoVSOXEI8_V_MF8_MF2
    10U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXEI8_V_MF8_MF4
    10U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXEI8_V_MF8_MF8
    10U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_M1
    10U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_M2
    10U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_M4
    10U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_M1
    10U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_M2
    10U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_M4
    10U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_M1
    10U,	// PseudoVSOXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_M2
    10U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_M4
    10U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_M1
    10U,	// PseudoVSOXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_M2
    10U,	// PseudoVSOXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_M4
    10U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M4
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M2
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M4
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_M1
    10U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_M2
    10U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_M4
    10U,	// PseudoVSOXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_M1
    10U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_M2
    10U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_M4
    10U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_M1
    10U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_M2
    10U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_M4
    10U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_M1
    10U,	// PseudoVSOXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_M2
    10U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_M4
    10U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M2
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M4
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_M1
    10U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_M2
    10U,	// PseudoVSOXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_M4
    10U,	// PseudoVSOXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_M1
    10U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_M2
    10U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_M4
    10U,	// PseudoVSOXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_M1
    10U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_M2
    10U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_M4
    10U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_M1
    10U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_M2
    10U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_M4
    10U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_M1
    10U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_M2
    10U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_M4
    10U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_M1
    10U,	// PseudoVSOXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_M2
    10U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_M4
    10U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_M1
    10U,	// PseudoVSOXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_M2
    10U,	// PseudoVSOXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_M4
    10U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_M1
    10U,	// PseudoVSOXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_M2
    10U,	// PseudoVSOXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_M4
    10U,	// PseudoVSOXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M4
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M2
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M4
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_M1
    10U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_M2
    10U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_M1
    10U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_M2
    10U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_M1
    10U,	// PseudoVSOXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_M2
    10U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_M1
    10U,	// PseudoVSOXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_M2
    10U,	// PseudoVSOXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M2
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_M1
    10U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_M2
    10U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_M1
    10U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_M2
    10U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_M1
    10U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_M2
    10U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_M1
    10U,	// PseudoVSOXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_M2
    10U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M2
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_M1
    10U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_M2
    10U,	// PseudoVSOXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_M1
    10U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_M2
    10U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_M1
    10U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_M2
    10U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_M1
    10U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_M2
    10U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_M1
    10U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_M2
    10U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_M1
    10U,	// PseudoVSOXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_M2
    10U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_M1
    10U,	// PseudoVSOXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_M2
    10U,	// PseudoVSOXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_M1
    10U,	// PseudoVSOXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_M2
    10U,	// PseudoVSOXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M2
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_M1
    10U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_M2
    10U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_M1
    10U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_M2
    10U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_M1
    10U,	// PseudoVSOXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_M2
    10U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_M1
    10U,	// PseudoVSOXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_M2
    10U,	// PseudoVSOXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M2
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_M1
    10U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_M2
    10U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_M1
    10U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_M2
    10U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_M1
    10U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_M2
    10U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_M1
    10U,	// PseudoVSOXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_M2
    10U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M2
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_M1
    10U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_M2
    10U,	// PseudoVSOXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_M1
    10U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_M2
    10U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_M1
    10U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_M2
    10U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_M1
    10U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_M2
    10U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_M1
    10U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_M2
    10U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_M1
    10U,	// PseudoVSOXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_M2
    10U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_M1
    10U,	// PseudoVSOXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_M2
    10U,	// PseudoVSOXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_M1
    10U,	// PseudoVSOXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_M2
    10U,	// PseudoVSOXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M2
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_M1
    10U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_M1
    10U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_M1
    10U,	// PseudoVSOXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_M1
    10U,	// PseudoVSOXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_M1
    10U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_M1
    10U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_M1
    10U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_M1
    10U,	// PseudoVSOXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_M1
    10U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_M1
    10U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_M1
    10U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_M1
    10U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_M1
    10U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_M1
    10U,	// PseudoVSOXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_M1
    10U,	// PseudoVSOXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_M1
    10U,	// PseudoVSOXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_M1
    10U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_M1
    10U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_M1
    10U,	// PseudoVSOXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_M1
    10U,	// PseudoVSOXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_M1
    10U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_M1
    10U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_M1
    10U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_M1
    10U,	// PseudoVSOXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_M1
    10U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_M1
    10U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_M1
    10U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_M1
    10U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_M1
    10U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_M1
    10U,	// PseudoVSOXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_M1
    10U,	// PseudoVSOXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_M1
    10U,	// PseudoVSOXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_M1
    10U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_M1
    10U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_M1
    10U,	// PseudoVSOXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_M1
    10U,	// PseudoVSOXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_M1
    10U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_M1
    10U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_M1
    10U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_M1
    10U,	// PseudoVSOXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_M1
    10U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_M1
    10U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_M1
    10U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_M1
    10U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_M1
    10U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_M1
    10U,	// PseudoVSOXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_M1
    10U,	// PseudoVSOXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_M1
    10U,	// PseudoVSOXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_M1
    10U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_M1
    10U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_M1
    10U,	// PseudoVSOXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_M1
    10U,	// PseudoVSOXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_M1
    10U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_M1
    10U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_M1
    10U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_M1
    10U,	// PseudoVSOXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_M1
    10U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_M1
    10U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_M1
    10U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_M1
    10U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_M1
    10U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_M1
    10U,	// PseudoVSOXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_M1
    10U,	// PseudoVSOXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_M1
    10U,	// PseudoVSOXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSRA_VI_M1
    10U,	// PseudoVSRA_VI_M1_MASK
    10U,	// PseudoVSRA_VI_M2
    10U,	// PseudoVSRA_VI_M2_MASK
    10U,	// PseudoVSRA_VI_M4
    10U,	// PseudoVSRA_VI_M4_MASK
    10U,	// PseudoVSRA_VI_M8
    10U,	// PseudoVSRA_VI_M8_MASK
    10U,	// PseudoVSRA_VI_MF2
    10U,	// PseudoVSRA_VI_MF2_MASK
    10U,	// PseudoVSRA_VI_MF4
    10U,	// PseudoVSRA_VI_MF4_MASK
    10U,	// PseudoVSRA_VI_MF8
    10U,	// PseudoVSRA_VI_MF8_MASK
    10U,	// PseudoVSRA_VV_M1
    10U,	// PseudoVSRA_VV_M1_MASK
    10U,	// PseudoVSRA_VV_M2
    10U,	// PseudoVSRA_VV_M2_MASK
    10U,	// PseudoVSRA_VV_M4
    10U,	// PseudoVSRA_VV_M4_MASK
    10U,	// PseudoVSRA_VV_M8
    10U,	// PseudoVSRA_VV_M8_MASK
    10U,	// PseudoVSRA_VV_MF2
    10U,	// PseudoVSRA_VV_MF2_MASK
    10U,	// PseudoVSRA_VV_MF4
    10U,	// PseudoVSRA_VV_MF4_MASK
    10U,	// PseudoVSRA_VV_MF8
    10U,	// PseudoVSRA_VV_MF8_MASK
    10U,	// PseudoVSRA_VX_M1
    10U,	// PseudoVSRA_VX_M1_MASK
    10U,	// PseudoVSRA_VX_M2
    10U,	// PseudoVSRA_VX_M2_MASK
    10U,	// PseudoVSRA_VX_M4
    10U,	// PseudoVSRA_VX_M4_MASK
    10U,	// PseudoVSRA_VX_M8
    10U,	// PseudoVSRA_VX_M8_MASK
    10U,	// PseudoVSRA_VX_MF2
    10U,	// PseudoVSRA_VX_MF2_MASK
    10U,	// PseudoVSRA_VX_MF4
    10U,	// PseudoVSRA_VX_MF4_MASK
    10U,	// PseudoVSRA_VX_MF8
    10U,	// PseudoVSRA_VX_MF8_MASK
    10U,	// PseudoVSRL_VI_M1
    10U,	// PseudoVSRL_VI_M1_MASK
    10U,	// PseudoVSRL_VI_M2
    10U,	// PseudoVSRL_VI_M2_MASK
    10U,	// PseudoVSRL_VI_M4
    10U,	// PseudoVSRL_VI_M4_MASK
    10U,	// PseudoVSRL_VI_M8
    10U,	// PseudoVSRL_VI_M8_MASK
    10U,	// PseudoVSRL_VI_MF2
    10U,	// PseudoVSRL_VI_MF2_MASK
    10U,	// PseudoVSRL_VI_MF4
    10U,	// PseudoVSRL_VI_MF4_MASK
    10U,	// PseudoVSRL_VI_MF8
    10U,	// PseudoVSRL_VI_MF8_MASK
    10U,	// PseudoVSRL_VV_M1
    10U,	// PseudoVSRL_VV_M1_MASK
    10U,	// PseudoVSRL_VV_M2
    10U,	// PseudoVSRL_VV_M2_MASK
    10U,	// PseudoVSRL_VV_M4
    10U,	// PseudoVSRL_VV_M4_MASK
    10U,	// PseudoVSRL_VV_M8
    10U,	// PseudoVSRL_VV_M8_MASK
    10U,	// PseudoVSRL_VV_MF2
    10U,	// PseudoVSRL_VV_MF2_MASK
    10U,	// PseudoVSRL_VV_MF4
    10U,	// PseudoVSRL_VV_MF4_MASK
    10U,	// PseudoVSRL_VV_MF8
    10U,	// PseudoVSRL_VV_MF8_MASK
    10U,	// PseudoVSRL_VX_M1
    10U,	// PseudoVSRL_VX_M1_MASK
    10U,	// PseudoVSRL_VX_M2
    10U,	// PseudoVSRL_VX_M2_MASK
    10U,	// PseudoVSRL_VX_M4
    10U,	// PseudoVSRL_VX_M4_MASK
    10U,	// PseudoVSRL_VX_M8
    10U,	// PseudoVSRL_VX_M8_MASK
    10U,	// PseudoVSRL_VX_MF2
    10U,	// PseudoVSRL_VX_MF2_MASK
    10U,	// PseudoVSRL_VX_MF4
    10U,	// PseudoVSRL_VX_MF4_MASK
    10U,	// PseudoVSRL_VX_MF8
    10U,	// PseudoVSRL_VX_MF8_MASK
    10U,	// PseudoVSSE16_V_M1
    10U,	// PseudoVSSE16_V_M1_MASK
    10U,	// PseudoVSSE16_V_M2
    10U,	// PseudoVSSE16_V_M2_MASK
    10U,	// PseudoVSSE16_V_M4
    10U,	// PseudoVSSE16_V_M4_MASK
    10U,	// PseudoVSSE16_V_M8
    10U,	// PseudoVSSE16_V_M8_MASK
    10U,	// PseudoVSSE16_V_MF2
    10U,	// PseudoVSSE16_V_MF2_MASK
    10U,	// PseudoVSSE16_V_MF4
    10U,	// PseudoVSSE16_V_MF4_MASK
    10U,	// PseudoVSSE16_V_MF8
    10U,	// PseudoVSSE16_V_MF8_MASK
    10U,	// PseudoVSSE32_V_M1
    10U,	// PseudoVSSE32_V_M1_MASK
    10U,	// PseudoVSSE32_V_M2
    10U,	// PseudoVSSE32_V_M2_MASK
    10U,	// PseudoVSSE32_V_M4
    10U,	// PseudoVSSE32_V_M4_MASK
    10U,	// PseudoVSSE32_V_M8
    10U,	// PseudoVSSE32_V_M8_MASK
    10U,	// PseudoVSSE32_V_MF2
    10U,	// PseudoVSSE32_V_MF2_MASK
    10U,	// PseudoVSSE32_V_MF4
    10U,	// PseudoVSSE32_V_MF4_MASK
    10U,	// PseudoVSSE32_V_MF8
    10U,	// PseudoVSSE32_V_MF8_MASK
    10U,	// PseudoVSSE64_V_M1
    10U,	// PseudoVSSE64_V_M1_MASK
    10U,	// PseudoVSSE64_V_M2
    10U,	// PseudoVSSE64_V_M2_MASK
    10U,	// PseudoVSSE64_V_M4
    10U,	// PseudoVSSE64_V_M4_MASK
    10U,	// PseudoVSSE64_V_M8
    10U,	// PseudoVSSE64_V_M8_MASK
    10U,	// PseudoVSSE64_V_MF2
    10U,	// PseudoVSSE64_V_MF2_MASK
    10U,	// PseudoVSSE64_V_MF4
    10U,	// PseudoVSSE64_V_MF4_MASK
    10U,	// PseudoVSSE64_V_MF8
    10U,	// PseudoVSSE64_V_MF8_MASK
    10U,	// PseudoVSSE8_V_M1
    10U,	// PseudoVSSE8_V_M1_MASK
    10U,	// PseudoVSSE8_V_M2
    10U,	// PseudoVSSE8_V_M2_MASK
    10U,	// PseudoVSSE8_V_M4
    10U,	// PseudoVSSE8_V_M4_MASK
    10U,	// PseudoVSSE8_V_M8
    10U,	// PseudoVSSE8_V_M8_MASK
    10U,	// PseudoVSSE8_V_MF2
    10U,	// PseudoVSSE8_V_MF2_MASK
    10U,	// PseudoVSSE8_V_MF4
    10U,	// PseudoVSSE8_V_MF4_MASK
    10U,	// PseudoVSSE8_V_MF8
    10U,	// PseudoVSSE8_V_MF8_MASK
    10U,	// PseudoVSSEG2E16_V_M1
    10U,	// PseudoVSSEG2E16_V_M1_MASK
    10U,	// PseudoVSSEG2E16_V_M2
    10U,	// PseudoVSSEG2E16_V_M2_MASK
    10U,	// PseudoVSSEG2E16_V_M4
    10U,	// PseudoVSSEG2E16_V_M4_MASK
    10U,	// PseudoVSSEG2E16_V_MF2
    10U,	// PseudoVSSEG2E16_V_MF2_MASK
    10U,	// PseudoVSSEG2E16_V_MF4
    10U,	// PseudoVSSEG2E16_V_MF4_MASK
    10U,	// PseudoVSSEG2E32_V_M1
    10U,	// PseudoVSSEG2E32_V_M1_MASK
    10U,	// PseudoVSSEG2E32_V_M2
    10U,	// PseudoVSSEG2E32_V_M2_MASK
    10U,	// PseudoVSSEG2E32_V_M4
    10U,	// PseudoVSSEG2E32_V_M4_MASK
    10U,	// PseudoVSSEG2E32_V_MF2
    10U,	// PseudoVSSEG2E32_V_MF2_MASK
    10U,	// PseudoVSSEG2E64_V_M1
    10U,	// PseudoVSSEG2E64_V_M1_MASK
    10U,	// PseudoVSSEG2E64_V_M2
    10U,	// PseudoVSSEG2E64_V_M2_MASK
    10U,	// PseudoVSSEG2E64_V_M4
    10U,	// PseudoVSSEG2E64_V_M4_MASK
    10U,	// PseudoVSSEG2E8_V_M1
    10U,	// PseudoVSSEG2E8_V_M1_MASK
    10U,	// PseudoVSSEG2E8_V_M2
    10U,	// PseudoVSSEG2E8_V_M2_MASK
    10U,	// PseudoVSSEG2E8_V_M4
    10U,	// PseudoVSSEG2E8_V_M4_MASK
    10U,	// PseudoVSSEG2E8_V_MF2
    10U,	// PseudoVSSEG2E8_V_MF2_MASK
    10U,	// PseudoVSSEG2E8_V_MF4
    10U,	// PseudoVSSEG2E8_V_MF4_MASK
    10U,	// PseudoVSSEG2E8_V_MF8
    10U,	// PseudoVSSEG2E8_V_MF8_MASK
    10U,	// PseudoVSSEG3E16_V_M1
    10U,	// PseudoVSSEG3E16_V_M1_MASK
    10U,	// PseudoVSSEG3E16_V_M2
    10U,	// PseudoVSSEG3E16_V_M2_MASK
    10U,	// PseudoVSSEG3E16_V_MF2
    10U,	// PseudoVSSEG3E16_V_MF2_MASK
    10U,	// PseudoVSSEG3E16_V_MF4
    10U,	// PseudoVSSEG3E16_V_MF4_MASK
    10U,	// PseudoVSSEG3E32_V_M1
    10U,	// PseudoVSSEG3E32_V_M1_MASK
    10U,	// PseudoVSSEG3E32_V_M2
    10U,	// PseudoVSSEG3E32_V_M2_MASK
    10U,	// PseudoVSSEG3E32_V_MF2
    10U,	// PseudoVSSEG3E32_V_MF2_MASK
    10U,	// PseudoVSSEG3E64_V_M1
    10U,	// PseudoVSSEG3E64_V_M1_MASK
    10U,	// PseudoVSSEG3E64_V_M2
    10U,	// PseudoVSSEG3E64_V_M2_MASK
    10U,	// PseudoVSSEG3E8_V_M1
    10U,	// PseudoVSSEG3E8_V_M1_MASK
    10U,	// PseudoVSSEG3E8_V_M2
    10U,	// PseudoVSSEG3E8_V_M2_MASK
    10U,	// PseudoVSSEG3E8_V_MF2
    10U,	// PseudoVSSEG3E8_V_MF2_MASK
    10U,	// PseudoVSSEG3E8_V_MF4
    10U,	// PseudoVSSEG3E8_V_MF4_MASK
    10U,	// PseudoVSSEG3E8_V_MF8
    10U,	// PseudoVSSEG3E8_V_MF8_MASK
    10U,	// PseudoVSSEG4E16_V_M1
    10U,	// PseudoVSSEG4E16_V_M1_MASK
    10U,	// PseudoVSSEG4E16_V_M2
    10U,	// PseudoVSSEG4E16_V_M2_MASK
    10U,	// PseudoVSSEG4E16_V_MF2
    10U,	// PseudoVSSEG4E16_V_MF2_MASK
    10U,	// PseudoVSSEG4E16_V_MF4
    10U,	// PseudoVSSEG4E16_V_MF4_MASK
    10U,	// PseudoVSSEG4E32_V_M1
    10U,	// PseudoVSSEG4E32_V_M1_MASK
    10U,	// PseudoVSSEG4E32_V_M2
    10U,	// PseudoVSSEG4E32_V_M2_MASK
    10U,	// PseudoVSSEG4E32_V_MF2
    10U,	// PseudoVSSEG4E32_V_MF2_MASK
    10U,	// PseudoVSSEG4E64_V_M1
    10U,	// PseudoVSSEG4E64_V_M1_MASK
    10U,	// PseudoVSSEG4E64_V_M2
    10U,	// PseudoVSSEG4E64_V_M2_MASK
    10U,	// PseudoVSSEG4E8_V_M1
    10U,	// PseudoVSSEG4E8_V_M1_MASK
    10U,	// PseudoVSSEG4E8_V_M2
    10U,	// PseudoVSSEG4E8_V_M2_MASK
    10U,	// PseudoVSSEG4E8_V_MF2
    10U,	// PseudoVSSEG4E8_V_MF2_MASK
    10U,	// PseudoVSSEG4E8_V_MF4
    10U,	// PseudoVSSEG4E8_V_MF4_MASK
    10U,	// PseudoVSSEG4E8_V_MF8
    10U,	// PseudoVSSEG4E8_V_MF8_MASK
    10U,	// PseudoVSSEG5E16_V_M1
    10U,	// PseudoVSSEG5E16_V_M1_MASK
    10U,	// PseudoVSSEG5E16_V_MF2
    10U,	// PseudoVSSEG5E16_V_MF2_MASK
    10U,	// PseudoVSSEG5E16_V_MF4
    10U,	// PseudoVSSEG5E16_V_MF4_MASK
    10U,	// PseudoVSSEG5E32_V_M1
    10U,	// PseudoVSSEG5E32_V_M1_MASK
    10U,	// PseudoVSSEG5E32_V_MF2
    10U,	// PseudoVSSEG5E32_V_MF2_MASK
    10U,	// PseudoVSSEG5E64_V_M1
    10U,	// PseudoVSSEG5E64_V_M1_MASK
    10U,	// PseudoVSSEG5E8_V_M1
    10U,	// PseudoVSSEG5E8_V_M1_MASK
    10U,	// PseudoVSSEG5E8_V_MF2
    10U,	// PseudoVSSEG5E8_V_MF2_MASK
    10U,	// PseudoVSSEG5E8_V_MF4
    10U,	// PseudoVSSEG5E8_V_MF4_MASK
    10U,	// PseudoVSSEG5E8_V_MF8
    10U,	// PseudoVSSEG5E8_V_MF8_MASK
    10U,	// PseudoVSSEG6E16_V_M1
    10U,	// PseudoVSSEG6E16_V_M1_MASK
    10U,	// PseudoVSSEG6E16_V_MF2
    10U,	// PseudoVSSEG6E16_V_MF2_MASK
    10U,	// PseudoVSSEG6E16_V_MF4
    10U,	// PseudoVSSEG6E16_V_MF4_MASK
    10U,	// PseudoVSSEG6E32_V_M1
    10U,	// PseudoVSSEG6E32_V_M1_MASK
    10U,	// PseudoVSSEG6E32_V_MF2
    10U,	// PseudoVSSEG6E32_V_MF2_MASK
    10U,	// PseudoVSSEG6E64_V_M1
    10U,	// PseudoVSSEG6E64_V_M1_MASK
    10U,	// PseudoVSSEG6E8_V_M1
    10U,	// PseudoVSSEG6E8_V_M1_MASK
    10U,	// PseudoVSSEG6E8_V_MF2
    10U,	// PseudoVSSEG6E8_V_MF2_MASK
    10U,	// PseudoVSSEG6E8_V_MF4
    10U,	// PseudoVSSEG6E8_V_MF4_MASK
    10U,	// PseudoVSSEG6E8_V_MF8
    10U,	// PseudoVSSEG6E8_V_MF8_MASK
    10U,	// PseudoVSSEG7E16_V_M1
    10U,	// PseudoVSSEG7E16_V_M1_MASK
    10U,	// PseudoVSSEG7E16_V_MF2
    10U,	// PseudoVSSEG7E16_V_MF2_MASK
    10U,	// PseudoVSSEG7E16_V_MF4
    10U,	// PseudoVSSEG7E16_V_MF4_MASK
    10U,	// PseudoVSSEG7E32_V_M1
    10U,	// PseudoVSSEG7E32_V_M1_MASK
    10U,	// PseudoVSSEG7E32_V_MF2
    10U,	// PseudoVSSEG7E32_V_MF2_MASK
    10U,	// PseudoVSSEG7E64_V_M1
    10U,	// PseudoVSSEG7E64_V_M1_MASK
    10U,	// PseudoVSSEG7E8_V_M1
    10U,	// PseudoVSSEG7E8_V_M1_MASK
    10U,	// PseudoVSSEG7E8_V_MF2
    10U,	// PseudoVSSEG7E8_V_MF2_MASK
    10U,	// PseudoVSSEG7E8_V_MF4
    10U,	// PseudoVSSEG7E8_V_MF4_MASK
    10U,	// PseudoVSSEG7E8_V_MF8
    10U,	// PseudoVSSEG7E8_V_MF8_MASK
    10U,	// PseudoVSSEG8E16_V_M1
    10U,	// PseudoVSSEG8E16_V_M1_MASK
    10U,	// PseudoVSSEG8E16_V_MF2
    10U,	// PseudoVSSEG8E16_V_MF2_MASK
    10U,	// PseudoVSSEG8E16_V_MF4
    10U,	// PseudoVSSEG8E16_V_MF4_MASK
    10U,	// PseudoVSSEG8E32_V_M1
    10U,	// PseudoVSSEG8E32_V_M1_MASK
    10U,	// PseudoVSSEG8E32_V_MF2
    10U,	// PseudoVSSEG8E32_V_MF2_MASK
    10U,	// PseudoVSSEG8E64_V_M1
    10U,	// PseudoVSSEG8E64_V_M1_MASK
    10U,	// PseudoVSSEG8E8_V_M1
    10U,	// PseudoVSSEG8E8_V_M1_MASK
    10U,	// PseudoVSSEG8E8_V_MF2
    10U,	// PseudoVSSEG8E8_V_MF2_MASK
    10U,	// PseudoVSSEG8E8_V_MF4
    10U,	// PseudoVSSEG8E8_V_MF4_MASK
    10U,	// PseudoVSSEG8E8_V_MF8
    10U,	// PseudoVSSEG8E8_V_MF8_MASK
    10U,	// PseudoVSSRA_VI_M1
    10U,	// PseudoVSSRA_VI_M1_MASK
    10U,	// PseudoVSSRA_VI_M2
    10U,	// PseudoVSSRA_VI_M2_MASK
    10U,	// PseudoVSSRA_VI_M4
    10U,	// PseudoVSSRA_VI_M4_MASK
    10U,	// PseudoVSSRA_VI_M8
    10U,	// PseudoVSSRA_VI_M8_MASK
    10U,	// PseudoVSSRA_VI_MF2
    10U,	// PseudoVSSRA_VI_MF2_MASK
    10U,	// PseudoVSSRA_VI_MF4
    10U,	// PseudoVSSRA_VI_MF4_MASK
    10U,	// PseudoVSSRA_VI_MF8
    10U,	// PseudoVSSRA_VI_MF8_MASK
    10U,	// PseudoVSSRA_VV_M1
    10U,	// PseudoVSSRA_VV_M1_MASK
    10U,	// PseudoVSSRA_VV_M2
    10U,	// PseudoVSSRA_VV_M2_MASK
    10U,	// PseudoVSSRA_VV_M4
    10U,	// PseudoVSSRA_VV_M4_MASK
    10U,	// PseudoVSSRA_VV_M8
    10U,	// PseudoVSSRA_VV_M8_MASK
    10U,	// PseudoVSSRA_VV_MF2
    10U,	// PseudoVSSRA_VV_MF2_MASK
    10U,	// PseudoVSSRA_VV_MF4
    10U,	// PseudoVSSRA_VV_MF4_MASK
    10U,	// PseudoVSSRA_VV_MF8
    10U,	// PseudoVSSRA_VV_MF8_MASK
    10U,	// PseudoVSSRA_VX_M1
    10U,	// PseudoVSSRA_VX_M1_MASK
    10U,	// PseudoVSSRA_VX_M2
    10U,	// PseudoVSSRA_VX_M2_MASK
    10U,	// PseudoVSSRA_VX_M4
    10U,	// PseudoVSSRA_VX_M4_MASK
    10U,	// PseudoVSSRA_VX_M8
    10U,	// PseudoVSSRA_VX_M8_MASK
    10U,	// PseudoVSSRA_VX_MF2
    10U,	// PseudoVSSRA_VX_MF2_MASK
    10U,	// PseudoVSSRA_VX_MF4
    10U,	// PseudoVSSRA_VX_MF4_MASK
    10U,	// PseudoVSSRA_VX_MF8
    10U,	// PseudoVSSRA_VX_MF8_MASK
    10U,	// PseudoVSSRL_VI_M1
    10U,	// PseudoVSSRL_VI_M1_MASK
    10U,	// PseudoVSSRL_VI_M2
    10U,	// PseudoVSSRL_VI_M2_MASK
    10U,	// PseudoVSSRL_VI_M4
    10U,	// PseudoVSSRL_VI_M4_MASK
    10U,	// PseudoVSSRL_VI_M8
    10U,	// PseudoVSSRL_VI_M8_MASK
    10U,	// PseudoVSSRL_VI_MF2
    10U,	// PseudoVSSRL_VI_MF2_MASK
    10U,	// PseudoVSSRL_VI_MF4
    10U,	// PseudoVSSRL_VI_MF4_MASK
    10U,	// PseudoVSSRL_VI_MF8
    10U,	// PseudoVSSRL_VI_MF8_MASK
    10U,	// PseudoVSSRL_VV_M1
    10U,	// PseudoVSSRL_VV_M1_MASK
    10U,	// PseudoVSSRL_VV_M2
    10U,	// PseudoVSSRL_VV_M2_MASK
    10U,	// PseudoVSSRL_VV_M4
    10U,	// PseudoVSSRL_VV_M4_MASK
    10U,	// PseudoVSSRL_VV_M8
    10U,	// PseudoVSSRL_VV_M8_MASK
    10U,	// PseudoVSSRL_VV_MF2
    10U,	// PseudoVSSRL_VV_MF2_MASK
    10U,	// PseudoVSSRL_VV_MF4
    10U,	// PseudoVSSRL_VV_MF4_MASK
    10U,	// PseudoVSSRL_VV_MF8
    10U,	// PseudoVSSRL_VV_MF8_MASK
    10U,	// PseudoVSSRL_VX_M1
    10U,	// PseudoVSSRL_VX_M1_MASK
    10U,	// PseudoVSSRL_VX_M2
    10U,	// PseudoVSSRL_VX_M2_MASK
    10U,	// PseudoVSSRL_VX_M4
    10U,	// PseudoVSSRL_VX_M4_MASK
    10U,	// PseudoVSSRL_VX_M8
    10U,	// PseudoVSSRL_VX_M8_MASK
    10U,	// PseudoVSSRL_VX_MF2
    10U,	// PseudoVSSRL_VX_MF2_MASK
    10U,	// PseudoVSSRL_VX_MF4
    10U,	// PseudoVSSRL_VX_MF4_MASK
    10U,	// PseudoVSSRL_VX_MF8
    10U,	// PseudoVSSRL_VX_MF8_MASK
    10U,	// PseudoVSSSEG2E16_V_M1
    10U,	// PseudoVSSSEG2E16_V_M1_MASK
    10U,	// PseudoVSSSEG2E16_V_M2
    10U,	// PseudoVSSSEG2E16_V_M2_MASK
    10U,	// PseudoVSSSEG2E16_V_M4
    10U,	// PseudoVSSSEG2E16_V_M4_MASK
    10U,	// PseudoVSSSEG2E16_V_MF2
    10U,	// PseudoVSSSEG2E16_V_MF2_MASK
    10U,	// PseudoVSSSEG2E16_V_MF4
    10U,	// PseudoVSSSEG2E16_V_MF4_MASK
    10U,	// PseudoVSSSEG2E32_V_M1
    10U,	// PseudoVSSSEG2E32_V_M1_MASK
    10U,	// PseudoVSSSEG2E32_V_M2
    10U,	// PseudoVSSSEG2E32_V_M2_MASK
    10U,	// PseudoVSSSEG2E32_V_M4
    10U,	// PseudoVSSSEG2E32_V_M4_MASK
    10U,	// PseudoVSSSEG2E32_V_MF2
    10U,	// PseudoVSSSEG2E32_V_MF2_MASK
    10U,	// PseudoVSSSEG2E64_V_M1
    10U,	// PseudoVSSSEG2E64_V_M1_MASK
    10U,	// PseudoVSSSEG2E64_V_M2
    10U,	// PseudoVSSSEG2E64_V_M2_MASK
    10U,	// PseudoVSSSEG2E64_V_M4
    10U,	// PseudoVSSSEG2E64_V_M4_MASK
    10U,	// PseudoVSSSEG2E8_V_M1
    10U,	// PseudoVSSSEG2E8_V_M1_MASK
    10U,	// PseudoVSSSEG2E8_V_M2
    10U,	// PseudoVSSSEG2E8_V_M2_MASK
    10U,	// PseudoVSSSEG2E8_V_M4
    10U,	// PseudoVSSSEG2E8_V_M4_MASK
    10U,	// PseudoVSSSEG2E8_V_MF2
    10U,	// PseudoVSSSEG2E8_V_MF2_MASK
    10U,	// PseudoVSSSEG2E8_V_MF4
    10U,	// PseudoVSSSEG2E8_V_MF4_MASK
    10U,	// PseudoVSSSEG2E8_V_MF8
    10U,	// PseudoVSSSEG2E8_V_MF8_MASK
    10U,	// PseudoVSSSEG3E16_V_M1
    10U,	// PseudoVSSSEG3E16_V_M1_MASK
    10U,	// PseudoVSSSEG3E16_V_M2
    10U,	// PseudoVSSSEG3E16_V_M2_MASK
    10U,	// PseudoVSSSEG3E16_V_MF2
    10U,	// PseudoVSSSEG3E16_V_MF2_MASK
    10U,	// PseudoVSSSEG3E16_V_MF4
    10U,	// PseudoVSSSEG3E16_V_MF4_MASK
    10U,	// PseudoVSSSEG3E32_V_M1
    10U,	// PseudoVSSSEG3E32_V_M1_MASK
    10U,	// PseudoVSSSEG3E32_V_M2
    10U,	// PseudoVSSSEG3E32_V_M2_MASK
    10U,	// PseudoVSSSEG3E32_V_MF2
    10U,	// PseudoVSSSEG3E32_V_MF2_MASK
    10U,	// PseudoVSSSEG3E64_V_M1
    10U,	// PseudoVSSSEG3E64_V_M1_MASK
    10U,	// PseudoVSSSEG3E64_V_M2
    10U,	// PseudoVSSSEG3E64_V_M2_MASK
    10U,	// PseudoVSSSEG3E8_V_M1
    10U,	// PseudoVSSSEG3E8_V_M1_MASK
    10U,	// PseudoVSSSEG3E8_V_M2
    10U,	// PseudoVSSSEG3E8_V_M2_MASK
    10U,	// PseudoVSSSEG3E8_V_MF2
    10U,	// PseudoVSSSEG3E8_V_MF2_MASK
    10U,	// PseudoVSSSEG3E8_V_MF4
    10U,	// PseudoVSSSEG3E8_V_MF4_MASK
    10U,	// PseudoVSSSEG3E8_V_MF8
    10U,	// PseudoVSSSEG3E8_V_MF8_MASK
    10U,	// PseudoVSSSEG4E16_V_M1
    10U,	// PseudoVSSSEG4E16_V_M1_MASK
    10U,	// PseudoVSSSEG4E16_V_M2
    10U,	// PseudoVSSSEG4E16_V_M2_MASK
    10U,	// PseudoVSSSEG4E16_V_MF2
    10U,	// PseudoVSSSEG4E16_V_MF2_MASK
    10U,	// PseudoVSSSEG4E16_V_MF4
    10U,	// PseudoVSSSEG4E16_V_MF4_MASK
    10U,	// PseudoVSSSEG4E32_V_M1
    10U,	// PseudoVSSSEG4E32_V_M1_MASK
    10U,	// PseudoVSSSEG4E32_V_M2
    10U,	// PseudoVSSSEG4E32_V_M2_MASK
    10U,	// PseudoVSSSEG4E32_V_MF2
    10U,	// PseudoVSSSEG4E32_V_MF2_MASK
    10U,	// PseudoVSSSEG4E64_V_M1
    10U,	// PseudoVSSSEG4E64_V_M1_MASK
    10U,	// PseudoVSSSEG4E64_V_M2
    10U,	// PseudoVSSSEG4E64_V_M2_MASK
    10U,	// PseudoVSSSEG4E8_V_M1
    10U,	// PseudoVSSSEG4E8_V_M1_MASK
    10U,	// PseudoVSSSEG4E8_V_M2
    10U,	// PseudoVSSSEG4E8_V_M2_MASK
    10U,	// PseudoVSSSEG4E8_V_MF2
    10U,	// PseudoVSSSEG4E8_V_MF2_MASK
    10U,	// PseudoVSSSEG4E8_V_MF4
    10U,	// PseudoVSSSEG4E8_V_MF4_MASK
    10U,	// PseudoVSSSEG4E8_V_MF8
    10U,	// PseudoVSSSEG4E8_V_MF8_MASK
    10U,	// PseudoVSSSEG5E16_V_M1
    10U,	// PseudoVSSSEG5E16_V_M1_MASK
    10U,	// PseudoVSSSEG5E16_V_MF2
    10U,	// PseudoVSSSEG5E16_V_MF2_MASK
    10U,	// PseudoVSSSEG5E16_V_MF4
    10U,	// PseudoVSSSEG5E16_V_MF4_MASK
    10U,	// PseudoVSSSEG5E32_V_M1
    10U,	// PseudoVSSSEG5E32_V_M1_MASK
    10U,	// PseudoVSSSEG5E32_V_MF2
    10U,	// PseudoVSSSEG5E32_V_MF2_MASK
    10U,	// PseudoVSSSEG5E64_V_M1
    10U,	// PseudoVSSSEG5E64_V_M1_MASK
    10U,	// PseudoVSSSEG5E8_V_M1
    10U,	// PseudoVSSSEG5E8_V_M1_MASK
    10U,	// PseudoVSSSEG5E8_V_MF2
    10U,	// PseudoVSSSEG5E8_V_MF2_MASK
    10U,	// PseudoVSSSEG5E8_V_MF4
    10U,	// PseudoVSSSEG5E8_V_MF4_MASK
    10U,	// PseudoVSSSEG5E8_V_MF8
    10U,	// PseudoVSSSEG5E8_V_MF8_MASK
    10U,	// PseudoVSSSEG6E16_V_M1
    10U,	// PseudoVSSSEG6E16_V_M1_MASK
    10U,	// PseudoVSSSEG6E16_V_MF2
    10U,	// PseudoVSSSEG6E16_V_MF2_MASK
    10U,	// PseudoVSSSEG6E16_V_MF4
    10U,	// PseudoVSSSEG6E16_V_MF4_MASK
    10U,	// PseudoVSSSEG6E32_V_M1
    10U,	// PseudoVSSSEG6E32_V_M1_MASK
    10U,	// PseudoVSSSEG6E32_V_MF2
    10U,	// PseudoVSSSEG6E32_V_MF2_MASK
    10U,	// PseudoVSSSEG6E64_V_M1
    10U,	// PseudoVSSSEG6E64_V_M1_MASK
    10U,	// PseudoVSSSEG6E8_V_M1
    10U,	// PseudoVSSSEG6E8_V_M1_MASK
    10U,	// PseudoVSSSEG6E8_V_MF2
    10U,	// PseudoVSSSEG6E8_V_MF2_MASK
    10U,	// PseudoVSSSEG6E8_V_MF4
    10U,	// PseudoVSSSEG6E8_V_MF4_MASK
    10U,	// PseudoVSSSEG6E8_V_MF8
    10U,	// PseudoVSSSEG6E8_V_MF8_MASK
    10U,	// PseudoVSSSEG7E16_V_M1
    10U,	// PseudoVSSSEG7E16_V_M1_MASK
    10U,	// PseudoVSSSEG7E16_V_MF2
    10U,	// PseudoVSSSEG7E16_V_MF2_MASK
    10U,	// PseudoVSSSEG7E16_V_MF4
    10U,	// PseudoVSSSEG7E16_V_MF4_MASK
    10U,	// PseudoVSSSEG7E32_V_M1
    10U,	// PseudoVSSSEG7E32_V_M1_MASK
    10U,	// PseudoVSSSEG7E32_V_MF2
    10U,	// PseudoVSSSEG7E32_V_MF2_MASK
    10U,	// PseudoVSSSEG7E64_V_M1
    10U,	// PseudoVSSSEG7E64_V_M1_MASK
    10U,	// PseudoVSSSEG7E8_V_M1
    10U,	// PseudoVSSSEG7E8_V_M1_MASK
    10U,	// PseudoVSSSEG7E8_V_MF2
    10U,	// PseudoVSSSEG7E8_V_MF2_MASK
    10U,	// PseudoVSSSEG7E8_V_MF4
    10U,	// PseudoVSSSEG7E8_V_MF4_MASK
    10U,	// PseudoVSSSEG7E8_V_MF8
    10U,	// PseudoVSSSEG7E8_V_MF8_MASK
    10U,	// PseudoVSSSEG8E16_V_M1
    10U,	// PseudoVSSSEG8E16_V_M1_MASK
    10U,	// PseudoVSSSEG8E16_V_MF2
    10U,	// PseudoVSSSEG8E16_V_MF2_MASK
    10U,	// PseudoVSSSEG8E16_V_MF4
    10U,	// PseudoVSSSEG8E16_V_MF4_MASK
    10U,	// PseudoVSSSEG8E32_V_M1
    10U,	// PseudoVSSSEG8E32_V_M1_MASK
    10U,	// PseudoVSSSEG8E32_V_MF2
    10U,	// PseudoVSSSEG8E32_V_MF2_MASK
    10U,	// PseudoVSSSEG8E64_V_M1
    10U,	// PseudoVSSSEG8E64_V_M1_MASK
    10U,	// PseudoVSSSEG8E8_V_M1
    10U,	// PseudoVSSSEG8E8_V_M1_MASK
    10U,	// PseudoVSSSEG8E8_V_MF2
    10U,	// PseudoVSSSEG8E8_V_MF2_MASK
    10U,	// PseudoVSSSEG8E8_V_MF4
    10U,	// PseudoVSSSEG8E8_V_MF4_MASK
    10U,	// PseudoVSSSEG8E8_V_MF8
    10U,	// PseudoVSSSEG8E8_V_MF8_MASK
    10U,	// PseudoVSSUBU_VV_M1
    10U,	// PseudoVSSUBU_VV_M1_MASK
    10U,	// PseudoVSSUBU_VV_M2
    10U,	// PseudoVSSUBU_VV_M2_MASK
    10U,	// PseudoVSSUBU_VV_M4
    10U,	// PseudoVSSUBU_VV_M4_MASK
    10U,	// PseudoVSSUBU_VV_M8
    10U,	// PseudoVSSUBU_VV_M8_MASK
    10U,	// PseudoVSSUBU_VV_MF2
    10U,	// PseudoVSSUBU_VV_MF2_MASK
    10U,	// PseudoVSSUBU_VV_MF4
    10U,	// PseudoVSSUBU_VV_MF4_MASK
    10U,	// PseudoVSSUBU_VV_MF8
    10U,	// PseudoVSSUBU_VV_MF8_MASK
    10U,	// PseudoVSSUBU_VX_M1
    10U,	// PseudoVSSUBU_VX_M1_MASK
    10U,	// PseudoVSSUBU_VX_M2
    10U,	// PseudoVSSUBU_VX_M2_MASK
    10U,	// PseudoVSSUBU_VX_M4
    10U,	// PseudoVSSUBU_VX_M4_MASK
    10U,	// PseudoVSSUBU_VX_M8
    10U,	// PseudoVSSUBU_VX_M8_MASK
    10U,	// PseudoVSSUBU_VX_MF2
    10U,	// PseudoVSSUBU_VX_MF2_MASK
    10U,	// PseudoVSSUBU_VX_MF4
    10U,	// PseudoVSSUBU_VX_MF4_MASK
    10U,	// PseudoVSSUBU_VX_MF8
    10U,	// PseudoVSSUBU_VX_MF8_MASK
    10U,	// PseudoVSSUB_VV_M1
    10U,	// PseudoVSSUB_VV_M1_MASK
    10U,	// PseudoVSSUB_VV_M2
    10U,	// PseudoVSSUB_VV_M2_MASK
    10U,	// PseudoVSSUB_VV_M4
    10U,	// PseudoVSSUB_VV_M4_MASK
    10U,	// PseudoVSSUB_VV_M8
    10U,	// PseudoVSSUB_VV_M8_MASK
    10U,	// PseudoVSSUB_VV_MF2
    10U,	// PseudoVSSUB_VV_MF2_MASK
    10U,	// PseudoVSSUB_VV_MF4
    10U,	// PseudoVSSUB_VV_MF4_MASK
    10U,	// PseudoVSSUB_VV_MF8
    10U,	// PseudoVSSUB_VV_MF8_MASK
    10U,	// PseudoVSSUB_VX_M1
    10U,	// PseudoVSSUB_VX_M1_MASK
    10U,	// PseudoVSSUB_VX_M2
    10U,	// PseudoVSSUB_VX_M2_MASK
    10U,	// PseudoVSSUB_VX_M4
    10U,	// PseudoVSSUB_VX_M4_MASK
    10U,	// PseudoVSSUB_VX_M8
    10U,	// PseudoVSSUB_VX_M8_MASK
    10U,	// PseudoVSSUB_VX_MF2
    10U,	// PseudoVSSUB_VX_MF2_MASK
    10U,	// PseudoVSSUB_VX_MF4
    10U,	// PseudoVSSUB_VX_MF4_MASK
    10U,	// PseudoVSSUB_VX_MF8
    10U,	// PseudoVSSUB_VX_MF8_MASK
    10U,	// PseudoVSUB_VV_M1
    10U,	// PseudoVSUB_VV_M1_MASK
    10U,	// PseudoVSUB_VV_M2
    10U,	// PseudoVSUB_VV_M2_MASK
    10U,	// PseudoVSUB_VV_M4
    10U,	// PseudoVSUB_VV_M4_MASK
    10U,	// PseudoVSUB_VV_M8
    10U,	// PseudoVSUB_VV_M8_MASK
    10U,	// PseudoVSUB_VV_MF2
    10U,	// PseudoVSUB_VV_MF2_MASK
    10U,	// PseudoVSUB_VV_MF4
    10U,	// PseudoVSUB_VV_MF4_MASK
    10U,	// PseudoVSUB_VV_MF8
    10U,	// PseudoVSUB_VV_MF8_MASK
    10U,	// PseudoVSUB_VX_M1
    10U,	// PseudoVSUB_VX_M1_MASK
    10U,	// PseudoVSUB_VX_M2
    10U,	// PseudoVSUB_VX_M2_MASK
    10U,	// PseudoVSUB_VX_M4
    10U,	// PseudoVSUB_VX_M4_MASK
    10U,	// PseudoVSUB_VX_M8
    10U,	// PseudoVSUB_VX_M8_MASK
    10U,	// PseudoVSUB_VX_MF2
    10U,	// PseudoVSUB_VX_MF2_MASK
    10U,	// PseudoVSUB_VX_MF4
    10U,	// PseudoVSUB_VX_MF4_MASK
    10U,	// PseudoVSUB_VX_MF8
    10U,	// PseudoVSUB_VX_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M1_M1
    10U,	// PseudoVSUXEI16_V_M1_M1_MASK
    10U,	// PseudoVSUXEI16_V_M1_M2
    10U,	// PseudoVSUXEI16_V_M1_M2_MASK
    10U,	// PseudoVSUXEI16_V_M1_M4
    10U,	// PseudoVSUXEI16_V_M1_M4_MASK
    10U,	// PseudoVSUXEI16_V_M1_M8
    10U,	// PseudoVSUXEI16_V_M1_M8_MASK
    10U,	// PseudoVSUXEI16_V_M1_MF2
    10U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M1_MF4
    10U,	// PseudoVSUXEI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M1_MF8
    10U,	// PseudoVSUXEI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M2_M1
    10U,	// PseudoVSUXEI16_V_M2_M1_MASK
    10U,	// PseudoVSUXEI16_V_M2_M2
    10U,	// PseudoVSUXEI16_V_M2_M2_MASK
    10U,	// PseudoVSUXEI16_V_M2_M4
    10U,	// PseudoVSUXEI16_V_M2_M4_MASK
    10U,	// PseudoVSUXEI16_V_M2_M8
    10U,	// PseudoVSUXEI16_V_M2_M8_MASK
    10U,	// PseudoVSUXEI16_V_M2_MF2
    10U,	// PseudoVSUXEI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M2_MF4
    10U,	// PseudoVSUXEI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M2_MF8
    10U,	// PseudoVSUXEI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M4_M1
    10U,	// PseudoVSUXEI16_V_M4_M1_MASK
    10U,	// PseudoVSUXEI16_V_M4_M2
    10U,	// PseudoVSUXEI16_V_M4_M2_MASK
    10U,	// PseudoVSUXEI16_V_M4_M4
    10U,	// PseudoVSUXEI16_V_M4_M4_MASK
    10U,	// PseudoVSUXEI16_V_M4_M8
    10U,	// PseudoVSUXEI16_V_M4_M8_MASK
    10U,	// PseudoVSUXEI16_V_M4_MF2
    10U,	// PseudoVSUXEI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M4_MF4
    10U,	// PseudoVSUXEI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M4_MF8
    10U,	// PseudoVSUXEI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M8_M1
    10U,	// PseudoVSUXEI16_V_M8_M1_MASK
    10U,	// PseudoVSUXEI16_V_M8_M2
    10U,	// PseudoVSUXEI16_V_M8_M2_MASK
    10U,	// PseudoVSUXEI16_V_M8_M4
    10U,	// PseudoVSUXEI16_V_M8_M4_MASK
    10U,	// PseudoVSUXEI16_V_M8_M8
    10U,	// PseudoVSUXEI16_V_M8_M8_MASK
    10U,	// PseudoVSUXEI16_V_M8_MF2
    10U,	// PseudoVSUXEI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M8_MF4
    10U,	// PseudoVSUXEI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M8_MF8
    10U,	// PseudoVSUXEI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M1
    10U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M2
    10U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M4
    10U,	// PseudoVSUXEI16_V_MF2_M4_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M8
    10U,	// PseudoVSUXEI16_V_MF2_M8_MASK
    10U,	// PseudoVSUXEI16_V_MF2_MF2
    10U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXEI16_V_MF2_MF4
    10U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXEI16_V_MF2_MF8
    10U,	// PseudoVSUXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M1
    10U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M2
    10U,	// PseudoVSUXEI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M4
    10U,	// PseudoVSUXEI16_V_MF4_M4_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M8
    10U,	// PseudoVSUXEI16_V_MF4_M8_MASK
    10U,	// PseudoVSUXEI16_V_MF4_MF2
    10U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXEI16_V_MF4_MF4
    10U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXEI16_V_MF4_MF8
    10U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXEI16_V_MF8_M1
    10U,	// PseudoVSUXEI16_V_MF8_M1_MASK
    10U,	// PseudoVSUXEI16_V_MF8_M2
    10U,	// PseudoVSUXEI16_V_MF8_M2_MASK
    10U,	// PseudoVSUXEI16_V_MF8_M4
    10U,	// PseudoVSUXEI16_V_MF8_M4_MASK
    10U,	// PseudoVSUXEI16_V_MF8_M8
    10U,	// PseudoVSUXEI16_V_MF8_M8_MASK
    10U,	// PseudoVSUXEI16_V_MF8_MF2
    10U,	// PseudoVSUXEI16_V_MF8_MF2_MASK
    10U,	// PseudoVSUXEI16_V_MF8_MF4
    10U,	// PseudoVSUXEI16_V_MF8_MF4_MASK
    10U,	// PseudoVSUXEI16_V_MF8_MF8
    10U,	// PseudoVSUXEI16_V_MF8_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M1_M1
    10U,	// PseudoVSUXEI32_V_M1_M1_MASK
    10U,	// PseudoVSUXEI32_V_M1_M2
    10U,	// PseudoVSUXEI32_V_M1_M2_MASK
    10U,	// PseudoVSUXEI32_V_M1_M4
    10U,	// PseudoVSUXEI32_V_M1_M4_MASK
    10U,	// PseudoVSUXEI32_V_M1_M8
    10U,	// PseudoVSUXEI32_V_M1_M8_MASK
    10U,	// PseudoVSUXEI32_V_M1_MF2
    10U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M1_MF4
    10U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M1_MF8
    10U,	// PseudoVSUXEI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M2_M1
    10U,	// PseudoVSUXEI32_V_M2_M1_MASK
    10U,	// PseudoVSUXEI32_V_M2_M2
    10U,	// PseudoVSUXEI32_V_M2_M2_MASK
    10U,	// PseudoVSUXEI32_V_M2_M4
    10U,	// PseudoVSUXEI32_V_M2_M4_MASK
    10U,	// PseudoVSUXEI32_V_M2_M8
    10U,	// PseudoVSUXEI32_V_M2_M8_MASK
    10U,	// PseudoVSUXEI32_V_M2_MF2
    10U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M2_MF4
    10U,	// PseudoVSUXEI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M2_MF8
    10U,	// PseudoVSUXEI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M4_M1
    10U,	// PseudoVSUXEI32_V_M4_M1_MASK
    10U,	// PseudoVSUXEI32_V_M4_M2
    10U,	// PseudoVSUXEI32_V_M4_M2_MASK
    10U,	// PseudoVSUXEI32_V_M4_M4
    10U,	// PseudoVSUXEI32_V_M4_M4_MASK
    10U,	// PseudoVSUXEI32_V_M4_M8
    10U,	// PseudoVSUXEI32_V_M4_M8_MASK
    10U,	// PseudoVSUXEI32_V_M4_MF2
    10U,	// PseudoVSUXEI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M4_MF4
    10U,	// PseudoVSUXEI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M4_MF8
    10U,	// PseudoVSUXEI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M8_M1
    10U,	// PseudoVSUXEI32_V_M8_M1_MASK
    10U,	// PseudoVSUXEI32_V_M8_M2
    10U,	// PseudoVSUXEI32_V_M8_M2_MASK
    10U,	// PseudoVSUXEI32_V_M8_M4
    10U,	// PseudoVSUXEI32_V_M8_M4_MASK
    10U,	// PseudoVSUXEI32_V_M8_M8
    10U,	// PseudoVSUXEI32_V_M8_M8_MASK
    10U,	// PseudoVSUXEI32_V_M8_MF2
    10U,	// PseudoVSUXEI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M8_MF4
    10U,	// PseudoVSUXEI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M8_MF8
    10U,	// PseudoVSUXEI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M1
    10U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M2
    10U,	// PseudoVSUXEI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M4
    10U,	// PseudoVSUXEI32_V_MF2_M4_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M8
    10U,	// PseudoVSUXEI32_V_MF2_M8_MASK
    10U,	// PseudoVSUXEI32_V_MF2_MF2
    10U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXEI32_V_MF2_MF4
    10U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXEI32_V_MF2_MF8
    10U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXEI32_V_MF4_M1
    10U,	// PseudoVSUXEI32_V_MF4_M1_MASK
    10U,	// PseudoVSUXEI32_V_MF4_M2
    10U,	// PseudoVSUXEI32_V_MF4_M2_MASK
    10U,	// PseudoVSUXEI32_V_MF4_M4
    10U,	// PseudoVSUXEI32_V_MF4_M4_MASK
    10U,	// PseudoVSUXEI32_V_MF4_M8
    10U,	// PseudoVSUXEI32_V_MF4_M8_MASK
    10U,	// PseudoVSUXEI32_V_MF4_MF2
    10U,	// PseudoVSUXEI32_V_MF4_MF2_MASK
    10U,	// PseudoVSUXEI32_V_MF4_MF4
    10U,	// PseudoVSUXEI32_V_MF4_MF4_MASK
    10U,	// PseudoVSUXEI32_V_MF4_MF8
    10U,	// PseudoVSUXEI32_V_MF4_MF8_MASK
    10U,	// PseudoVSUXEI32_V_MF8_M1
    10U,	// PseudoVSUXEI32_V_MF8_M1_MASK
    10U,	// PseudoVSUXEI32_V_MF8_M2
    10U,	// PseudoVSUXEI32_V_MF8_M2_MASK
    10U,	// PseudoVSUXEI32_V_MF8_M4
    10U,	// PseudoVSUXEI32_V_MF8_M4_MASK
    10U,	// PseudoVSUXEI32_V_MF8_M8
    10U,	// PseudoVSUXEI32_V_MF8_M8_MASK
    10U,	// PseudoVSUXEI32_V_MF8_MF2
    10U,	// PseudoVSUXEI32_V_MF8_MF2_MASK
    10U,	// PseudoVSUXEI32_V_MF8_MF4
    10U,	// PseudoVSUXEI32_V_MF8_MF4_MASK
    10U,	// PseudoVSUXEI32_V_MF8_MF8
    10U,	// PseudoVSUXEI32_V_MF8_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M1_M1
    10U,	// PseudoVSUXEI64_V_M1_M1_MASK
    10U,	// PseudoVSUXEI64_V_M1_M2
    10U,	// PseudoVSUXEI64_V_M1_M2_MASK
    10U,	// PseudoVSUXEI64_V_M1_M4
    10U,	// PseudoVSUXEI64_V_M1_M4_MASK
    10U,	// PseudoVSUXEI64_V_M1_M8
    10U,	// PseudoVSUXEI64_V_M1_M8_MASK
    10U,	// PseudoVSUXEI64_V_M1_MF2
    10U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M1_MF4
    10U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M1_MF8
    10U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M2_M1
    10U,	// PseudoVSUXEI64_V_M2_M1_MASK
    10U,	// PseudoVSUXEI64_V_M2_M2
    10U,	// PseudoVSUXEI64_V_M2_M2_MASK
    10U,	// PseudoVSUXEI64_V_M2_M4
    10U,	// PseudoVSUXEI64_V_M2_M4_MASK
    10U,	// PseudoVSUXEI64_V_M2_M8
    10U,	// PseudoVSUXEI64_V_M2_M8_MASK
    10U,	// PseudoVSUXEI64_V_M2_MF2
    10U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M2_MF4
    10U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M2_MF8
    10U,	// PseudoVSUXEI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M4_M1
    10U,	// PseudoVSUXEI64_V_M4_M1_MASK
    10U,	// PseudoVSUXEI64_V_M4_M2
    10U,	// PseudoVSUXEI64_V_M4_M2_MASK
    10U,	// PseudoVSUXEI64_V_M4_M4
    10U,	// PseudoVSUXEI64_V_M4_M4_MASK
    10U,	// PseudoVSUXEI64_V_M4_M8
    10U,	// PseudoVSUXEI64_V_M4_M8_MASK
    10U,	// PseudoVSUXEI64_V_M4_MF2
    10U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M4_MF4
    10U,	// PseudoVSUXEI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M4_MF8
    10U,	// PseudoVSUXEI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M8_M1
    10U,	// PseudoVSUXEI64_V_M8_M1_MASK
    10U,	// PseudoVSUXEI64_V_M8_M2
    10U,	// PseudoVSUXEI64_V_M8_M2_MASK
    10U,	// PseudoVSUXEI64_V_M8_M4
    10U,	// PseudoVSUXEI64_V_M8_M4_MASK
    10U,	// PseudoVSUXEI64_V_M8_M8
    10U,	// PseudoVSUXEI64_V_M8_M8_MASK
    10U,	// PseudoVSUXEI64_V_M8_MF2
    10U,	// PseudoVSUXEI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M8_MF4
    10U,	// PseudoVSUXEI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M8_MF8
    10U,	// PseudoVSUXEI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI64_V_MF2_M1
    10U,	// PseudoVSUXEI64_V_MF2_M1_MASK
    10U,	// PseudoVSUXEI64_V_MF2_M2
    10U,	// PseudoVSUXEI64_V_MF2_M2_MASK
    10U,	// PseudoVSUXEI64_V_MF2_M4
    10U,	// PseudoVSUXEI64_V_MF2_M4_MASK
    10U,	// PseudoVSUXEI64_V_MF2_M8
    10U,	// PseudoVSUXEI64_V_MF2_M8_MASK
    10U,	// PseudoVSUXEI64_V_MF2_MF2
    10U,	// PseudoVSUXEI64_V_MF2_MF2_MASK
    10U,	// PseudoVSUXEI64_V_MF2_MF4
    10U,	// PseudoVSUXEI64_V_MF2_MF4_MASK
    10U,	// PseudoVSUXEI64_V_MF2_MF8
    10U,	// PseudoVSUXEI64_V_MF2_MF8_MASK
    10U,	// PseudoVSUXEI64_V_MF4_M1
    10U,	// PseudoVSUXEI64_V_MF4_M1_MASK
    10U,	// PseudoVSUXEI64_V_MF4_M2
    10U,	// PseudoVSUXEI64_V_MF4_M2_MASK
    10U,	// PseudoVSUXEI64_V_MF4_M4
    10U,	// PseudoVSUXEI64_V_MF4_M4_MASK
    10U,	// PseudoVSUXEI64_V_MF4_M8
    10U,	// PseudoVSUXEI64_V_MF4_M8_MASK
    10U,	// PseudoVSUXEI64_V_MF4_MF2
    10U,	// PseudoVSUXEI64_V_MF4_MF2_MASK
    10U,	// PseudoVSUXEI64_V_MF4_MF4
    10U,	// PseudoVSUXEI64_V_MF4_MF4_MASK
    10U,	// PseudoVSUXEI64_V_MF4_MF8
    10U,	// PseudoVSUXEI64_V_MF4_MF8_MASK
    10U,	// PseudoVSUXEI64_V_MF8_M1
    10U,	// PseudoVSUXEI64_V_MF8_M1_MASK
    10U,	// PseudoVSUXEI64_V_MF8_M2
    10U,	// PseudoVSUXEI64_V_MF8_M2_MASK
    10U,	// PseudoVSUXEI64_V_MF8_M4
    10U,	// PseudoVSUXEI64_V_MF8_M4_MASK
    10U,	// PseudoVSUXEI64_V_MF8_M8
    10U,	// PseudoVSUXEI64_V_MF8_M8_MASK
    10U,	// PseudoVSUXEI64_V_MF8_MF2
    10U,	// PseudoVSUXEI64_V_MF8_MF2_MASK
    10U,	// PseudoVSUXEI64_V_MF8_MF4
    10U,	// PseudoVSUXEI64_V_MF8_MF4_MASK
    10U,	// PseudoVSUXEI64_V_MF8_MF8
    10U,	// PseudoVSUXEI64_V_MF8_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M1_M1
    10U,	// PseudoVSUXEI8_V_M1_M1_MASK
    10U,	// PseudoVSUXEI8_V_M1_M2
    10U,	// PseudoVSUXEI8_V_M1_M2_MASK
    10U,	// PseudoVSUXEI8_V_M1_M4
    10U,	// PseudoVSUXEI8_V_M1_M4_MASK
    10U,	// PseudoVSUXEI8_V_M1_M8
    10U,	// PseudoVSUXEI8_V_M1_M8_MASK
    10U,	// PseudoVSUXEI8_V_M1_MF2
    10U,	// PseudoVSUXEI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M1_MF4
    10U,	// PseudoVSUXEI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M1_MF8
    10U,	// PseudoVSUXEI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M2_M1
    10U,	// PseudoVSUXEI8_V_M2_M1_MASK
    10U,	// PseudoVSUXEI8_V_M2_M2
    10U,	// PseudoVSUXEI8_V_M2_M2_MASK
    10U,	// PseudoVSUXEI8_V_M2_M4
    10U,	// PseudoVSUXEI8_V_M2_M4_MASK
    10U,	// PseudoVSUXEI8_V_M2_M8
    10U,	// PseudoVSUXEI8_V_M2_M8_MASK
    10U,	// PseudoVSUXEI8_V_M2_MF2
    10U,	// PseudoVSUXEI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M2_MF4
    10U,	// PseudoVSUXEI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M2_MF8
    10U,	// PseudoVSUXEI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M4_M1
    10U,	// PseudoVSUXEI8_V_M4_M1_MASK
    10U,	// PseudoVSUXEI8_V_M4_M2
    10U,	// PseudoVSUXEI8_V_M4_M2_MASK
    10U,	// PseudoVSUXEI8_V_M4_M4
    10U,	// PseudoVSUXEI8_V_M4_M4_MASK
    10U,	// PseudoVSUXEI8_V_M4_M8
    10U,	// PseudoVSUXEI8_V_M4_M8_MASK
    10U,	// PseudoVSUXEI8_V_M4_MF2
    10U,	// PseudoVSUXEI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M4_MF4
    10U,	// PseudoVSUXEI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M4_MF8
    10U,	// PseudoVSUXEI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M8_M1
    10U,	// PseudoVSUXEI8_V_M8_M1_MASK
    10U,	// PseudoVSUXEI8_V_M8_M2
    10U,	// PseudoVSUXEI8_V_M8_M2_MASK
    10U,	// PseudoVSUXEI8_V_M8_M4
    10U,	// PseudoVSUXEI8_V_M8_M4_MASK
    10U,	// PseudoVSUXEI8_V_M8_M8
    10U,	// PseudoVSUXEI8_V_M8_M8_MASK
    10U,	// PseudoVSUXEI8_V_M8_MF2
    10U,	// PseudoVSUXEI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M8_MF4
    10U,	// PseudoVSUXEI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M8_MF8
    10U,	// PseudoVSUXEI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M1
    10U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M2
    10U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M4
    10U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M8
    10U,	// PseudoVSUXEI8_V_MF2_M8_MASK
    10U,	// PseudoVSUXEI8_V_MF2_MF2
    10U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXEI8_V_MF2_MF4
    10U,	// PseudoVSUXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXEI8_V_MF2_MF8
    10U,	// PseudoVSUXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M1
    10U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M2
    10U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M4
    10U,	// PseudoVSUXEI8_V_MF4_M4_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M8
    10U,	// PseudoVSUXEI8_V_MF4_M8_MASK
    10U,	// PseudoVSUXEI8_V_MF4_MF2
    10U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXEI8_V_MF4_MF4
    10U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXEI8_V_MF4_MF8
    10U,	// PseudoVSUXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M1
    10U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M2
    10U,	// PseudoVSUXEI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M4
    10U,	// PseudoVSUXEI8_V_MF8_M4_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M8
    10U,	// PseudoVSUXEI8_V_MF8_M8_MASK
    10U,	// PseudoVSUXEI8_V_MF8_MF2
    10U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXEI8_V_MF8_MF4
    10U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXEI8_V_MF8_MF8
    10U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_M1
    10U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_M2
    10U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_M4
    10U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_M1
    10U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_M2
    10U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_M4
    10U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_M1
    10U,	// PseudoVSUXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_M2
    10U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_M4
    10U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_M1
    10U,	// PseudoVSUXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_M2
    10U,	// PseudoVSUXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_M4
    10U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M4
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M2
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M4
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_M1
    10U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_M2
    10U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_M4
    10U,	// PseudoVSUXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_M1
    10U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_M2
    10U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_M4
    10U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_M1
    10U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_M2
    10U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_M4
    10U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_M1
    10U,	// PseudoVSUXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_M2
    10U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_M4
    10U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M2
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M4
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_M1
    10U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_M2
    10U,	// PseudoVSUXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_M4
    10U,	// PseudoVSUXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_M1
    10U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_M2
    10U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_M4
    10U,	// PseudoVSUXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_M1
    10U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_M2
    10U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_M4
    10U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_M1
    10U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_M2
    10U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_M4
    10U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_M1
    10U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_M2
    10U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_M4
    10U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_M1
    10U,	// PseudoVSUXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_M2
    10U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_M4
    10U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_M1
    10U,	// PseudoVSUXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_M2
    10U,	// PseudoVSUXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_M4
    10U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_M1
    10U,	// PseudoVSUXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_M2
    10U,	// PseudoVSUXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_M4
    10U,	// PseudoVSUXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M4
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M2
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M4
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_M1
    10U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_M2
    10U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_M1
    10U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_M2
    10U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_M1
    10U,	// PseudoVSUXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_M2
    10U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_M1
    10U,	// PseudoVSUXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_M2
    10U,	// PseudoVSUXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M2
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_M1
    10U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_M2
    10U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_M1
    10U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_M2
    10U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_M1
    10U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_M2
    10U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_M1
    10U,	// PseudoVSUXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_M2
    10U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M2
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_M1
    10U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_M2
    10U,	// PseudoVSUXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_M1
    10U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_M2
    10U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_M1
    10U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_M2
    10U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_M1
    10U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_M2
    10U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_M1
    10U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_M2
    10U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_M1
    10U,	// PseudoVSUXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_M2
    10U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_M1
    10U,	// PseudoVSUXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_M2
    10U,	// PseudoVSUXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_M1
    10U,	// PseudoVSUXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_M2
    10U,	// PseudoVSUXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M2
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_M1
    10U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_M2
    10U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_M1
    10U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_M2
    10U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_M1
    10U,	// PseudoVSUXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_M2
    10U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_M1
    10U,	// PseudoVSUXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_M2
    10U,	// PseudoVSUXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M2
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_M1
    10U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_M2
    10U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_M1
    10U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_M2
    10U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_M1
    10U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_M2
    10U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_M1
    10U,	// PseudoVSUXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_M2
    10U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M2
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_M1
    10U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_M2
    10U,	// PseudoVSUXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_M1
    10U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_M2
    10U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_M1
    10U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_M2
    10U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_M1
    10U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_M2
    10U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_M1
    10U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_M2
    10U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_M1
    10U,	// PseudoVSUXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_M2
    10U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_M1
    10U,	// PseudoVSUXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_M2
    10U,	// PseudoVSUXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_M1
    10U,	// PseudoVSUXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_M2
    10U,	// PseudoVSUXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M2
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_M1
    10U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_M1
    10U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_M1
    10U,	// PseudoVSUXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_M1
    10U,	// PseudoVSUXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_M1
    10U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_M1
    10U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_M1
    10U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_M1
    10U,	// PseudoVSUXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_M1
    10U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_M1
    10U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_M1
    10U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_M1
    10U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_M1
    10U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_M1
    10U,	// PseudoVSUXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_M1
    10U,	// PseudoVSUXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_M1
    10U,	// PseudoVSUXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_M1
    10U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_M1
    10U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_M1
    10U,	// PseudoVSUXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_M1
    10U,	// PseudoVSUXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_M1
    10U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_M1
    10U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_M1
    10U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_M1
    10U,	// PseudoVSUXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_M1
    10U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_M1
    10U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_M1
    10U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_M1
    10U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_M1
    10U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_M1
    10U,	// PseudoVSUXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_M1
    10U,	// PseudoVSUXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_M1
    10U,	// PseudoVSUXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_M1
    10U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_M1
    10U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_M1
    10U,	// PseudoVSUXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_M1
    10U,	// PseudoVSUXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_M1
    10U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_M1
    10U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_M1
    10U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_M1
    10U,	// PseudoVSUXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_M1
    10U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_M1
    10U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_M1
    10U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_M1
    10U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_M1
    10U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_M1
    10U,	// PseudoVSUXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_M1
    10U,	// PseudoVSUXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_M1
    10U,	// PseudoVSUXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_M1
    10U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_M1
    10U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_M1
    10U,	// PseudoVSUXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_M1
    10U,	// PseudoVSUXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_M1
    10U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_M1
    10U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_M1
    10U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_M1
    10U,	// PseudoVSUXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_M1
    10U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_M1
    10U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_M1
    10U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_M1
    10U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_M1
    10U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_M1
    10U,	// PseudoVSUXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_M1
    10U,	// PseudoVSUXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_M1
    10U,	// PseudoVSUXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVWADDU_VV_M1
    10U,	// PseudoVWADDU_VV_M1_MASK
    10U,	// PseudoVWADDU_VV_M2
    10U,	// PseudoVWADDU_VV_M2_MASK
    10U,	// PseudoVWADDU_VV_M4
    10U,	// PseudoVWADDU_VV_M4_MASK
    10U,	// PseudoVWADDU_VV_MF2
    10U,	// PseudoVWADDU_VV_MF2_MASK
    10U,	// PseudoVWADDU_VV_MF4
    10U,	// PseudoVWADDU_VV_MF4_MASK
    10U,	// PseudoVWADDU_VV_MF8
    10U,	// PseudoVWADDU_VV_MF8_MASK
    10U,	// PseudoVWADDU_VX_M1
    10U,	// PseudoVWADDU_VX_M1_MASK
    10U,	// PseudoVWADDU_VX_M2
    10U,	// PseudoVWADDU_VX_M2_MASK
    10U,	// PseudoVWADDU_VX_M4
    10U,	// PseudoVWADDU_VX_M4_MASK
    10U,	// PseudoVWADDU_VX_MF2
    10U,	// PseudoVWADDU_VX_MF2_MASK
    10U,	// PseudoVWADDU_VX_MF4
    10U,	// PseudoVWADDU_VX_MF4_MASK
    10U,	// PseudoVWADDU_VX_MF8
    10U,	// PseudoVWADDU_VX_MF8_MASK
    10U,	// PseudoVWADDU_WV_M1
    10U,	// PseudoVWADDU_WV_M1_MASK
    10U,	// PseudoVWADDU_WV_M2
    10U,	// PseudoVWADDU_WV_M2_MASK
    10U,	// PseudoVWADDU_WV_M4
    10U,	// PseudoVWADDU_WV_M4_MASK
    10U,	// PseudoVWADDU_WV_MF2
    10U,	// PseudoVWADDU_WV_MF2_MASK
    10U,	// PseudoVWADDU_WV_MF4
    10U,	// PseudoVWADDU_WV_MF4_MASK
    10U,	// PseudoVWADDU_WV_MF8
    10U,	// PseudoVWADDU_WV_MF8_MASK
    10U,	// PseudoVWADDU_WX_M1
    10U,	// PseudoVWADDU_WX_M1_MASK
    10U,	// PseudoVWADDU_WX_M2
    10U,	// PseudoVWADDU_WX_M2_MASK
    10U,	// PseudoVWADDU_WX_M4
    10U,	// PseudoVWADDU_WX_M4_MASK
    10U,	// PseudoVWADDU_WX_MF2
    10U,	// PseudoVWADDU_WX_MF2_MASK
    10U,	// PseudoVWADDU_WX_MF4
    10U,	// PseudoVWADDU_WX_MF4_MASK
    10U,	// PseudoVWADDU_WX_MF8
    10U,	// PseudoVWADDU_WX_MF8_MASK
    10U,	// PseudoVWADD_VV_M1
    10U,	// PseudoVWADD_VV_M1_MASK
    10U,	// PseudoVWADD_VV_M2
    10U,	// PseudoVWADD_VV_M2_MASK
    10U,	// PseudoVWADD_VV_M4
    10U,	// PseudoVWADD_VV_M4_MASK
    10U,	// PseudoVWADD_VV_MF2
    10U,	// PseudoVWADD_VV_MF2_MASK
    10U,	// PseudoVWADD_VV_MF4
    10U,	// PseudoVWADD_VV_MF4_MASK
    10U,	// PseudoVWADD_VV_MF8
    10U,	// PseudoVWADD_VV_MF8_MASK
    10U,	// PseudoVWADD_VX_M1
    10U,	// PseudoVWADD_VX_M1_MASK
    10U,	// PseudoVWADD_VX_M2
    10U,	// PseudoVWADD_VX_M2_MASK
    10U,	// PseudoVWADD_VX_M4
    10U,	// PseudoVWADD_VX_M4_MASK
    10U,	// PseudoVWADD_VX_MF2
    10U,	// PseudoVWADD_VX_MF2_MASK
    10U,	// PseudoVWADD_VX_MF4
    10U,	// PseudoVWADD_VX_MF4_MASK
    10U,	// PseudoVWADD_VX_MF8
    10U,	// PseudoVWADD_VX_MF8_MASK
    10U,	// PseudoVWADD_WV_M1
    10U,	// PseudoVWADD_WV_M1_MASK
    10U,	// PseudoVWADD_WV_M2
    10U,	// PseudoVWADD_WV_M2_MASK
    10U,	// PseudoVWADD_WV_M4
    10U,	// PseudoVWADD_WV_M4_MASK
    10U,	// PseudoVWADD_WV_MF2
    10U,	// PseudoVWADD_WV_MF2_MASK
    10U,	// PseudoVWADD_WV_MF4
    10U,	// PseudoVWADD_WV_MF4_MASK
    10U,	// PseudoVWADD_WV_MF8
    10U,	// PseudoVWADD_WV_MF8_MASK
    10U,	// PseudoVWADD_WX_M1
    10U,	// PseudoVWADD_WX_M1_MASK
    10U,	// PseudoVWADD_WX_M2
    10U,	// PseudoVWADD_WX_M2_MASK
    10U,	// PseudoVWADD_WX_M4
    10U,	// PseudoVWADD_WX_M4_MASK
    10U,	// PseudoVWADD_WX_MF2
    10U,	// PseudoVWADD_WX_MF2_MASK
    10U,	// PseudoVWADD_WX_MF4
    10U,	// PseudoVWADD_WX_MF4_MASK
    10U,	// PseudoVWADD_WX_MF8
    10U,	// PseudoVWADD_WX_MF8_MASK
    10U,	// PseudoVWMACCSU_VV_M1
    10U,	// PseudoVWMACCSU_VV_M1_MASK
    10U,	// PseudoVWMACCSU_VV_M2
    10U,	// PseudoVWMACCSU_VV_M2_MASK
    10U,	// PseudoVWMACCSU_VV_M4
    10U,	// PseudoVWMACCSU_VV_M4_MASK
    10U,	// PseudoVWMACCSU_VV_MF2
    10U,	// PseudoVWMACCSU_VV_MF2_MASK
    10U,	// PseudoVWMACCSU_VV_MF4
    10U,	// PseudoVWMACCSU_VV_MF4_MASK
    10U,	// PseudoVWMACCSU_VV_MF8
    10U,	// PseudoVWMACCSU_VV_MF8_MASK
    10U,	// PseudoVWMACCSU_VX_M1
    10U,	// PseudoVWMACCSU_VX_M1_MASK
    10U,	// PseudoVWMACCSU_VX_M2
    10U,	// PseudoVWMACCSU_VX_M2_MASK
    10U,	// PseudoVWMACCSU_VX_M4
    10U,	// PseudoVWMACCSU_VX_M4_MASK
    10U,	// PseudoVWMACCSU_VX_MF2
    10U,	// PseudoVWMACCSU_VX_MF2_MASK
    10U,	// PseudoVWMACCSU_VX_MF4
    10U,	// PseudoVWMACCSU_VX_MF4_MASK
    10U,	// PseudoVWMACCSU_VX_MF8
    10U,	// PseudoVWMACCSU_VX_MF8_MASK
    10U,	// PseudoVWMACCUS_VX_M1
    10U,	// PseudoVWMACCUS_VX_M1_MASK
    10U,	// PseudoVWMACCUS_VX_M2
    10U,	// PseudoVWMACCUS_VX_M2_MASK
    10U,	// PseudoVWMACCUS_VX_M4
    10U,	// PseudoVWMACCUS_VX_M4_MASK
    10U,	// PseudoVWMACCUS_VX_MF2
    10U,	// PseudoVWMACCUS_VX_MF2_MASK
    10U,	// PseudoVWMACCUS_VX_MF4
    10U,	// PseudoVWMACCUS_VX_MF4_MASK
    10U,	// PseudoVWMACCUS_VX_MF8
    10U,	// PseudoVWMACCUS_VX_MF8_MASK
    10U,	// PseudoVWMACCU_VV_M1
    10U,	// PseudoVWMACCU_VV_M1_MASK
    10U,	// PseudoVWMACCU_VV_M2
    10U,	// PseudoVWMACCU_VV_M2_MASK
    10U,	// PseudoVWMACCU_VV_M4
    10U,	// PseudoVWMACCU_VV_M4_MASK
    10U,	// PseudoVWMACCU_VV_MF2
    10U,	// PseudoVWMACCU_VV_MF2_MASK
    10U,	// PseudoVWMACCU_VV_MF4
    10U,	// PseudoVWMACCU_VV_MF4_MASK
    10U,	// PseudoVWMACCU_VV_MF8
    10U,	// PseudoVWMACCU_VV_MF8_MASK
    10U,	// PseudoVWMACCU_VX_M1
    10U,	// PseudoVWMACCU_VX_M1_MASK
    10U,	// PseudoVWMACCU_VX_M2
    10U,	// PseudoVWMACCU_VX_M2_MASK
    10U,	// PseudoVWMACCU_VX_M4
    10U,	// PseudoVWMACCU_VX_M4_MASK
    10U,	// PseudoVWMACCU_VX_MF2
    10U,	// PseudoVWMACCU_VX_MF2_MASK
    10U,	// PseudoVWMACCU_VX_MF4
    10U,	// PseudoVWMACCU_VX_MF4_MASK
    10U,	// PseudoVWMACCU_VX_MF8
    10U,	// PseudoVWMACCU_VX_MF8_MASK
    10U,	// PseudoVWMACC_VV_M1
    10U,	// PseudoVWMACC_VV_M1_MASK
    10U,	// PseudoVWMACC_VV_M2
    10U,	// PseudoVWMACC_VV_M2_MASK
    10U,	// PseudoVWMACC_VV_M4
    10U,	// PseudoVWMACC_VV_M4_MASK
    10U,	// PseudoVWMACC_VV_MF2
    10U,	// PseudoVWMACC_VV_MF2_MASK
    10U,	// PseudoVWMACC_VV_MF4
    10U,	// PseudoVWMACC_VV_MF4_MASK
    10U,	// PseudoVWMACC_VV_MF8
    10U,	// PseudoVWMACC_VV_MF8_MASK
    10U,	// PseudoVWMACC_VX_M1
    10U,	// PseudoVWMACC_VX_M1_MASK
    10U,	// PseudoVWMACC_VX_M2
    10U,	// PseudoVWMACC_VX_M2_MASK
    10U,	// PseudoVWMACC_VX_M4
    10U,	// PseudoVWMACC_VX_M4_MASK
    10U,	// PseudoVWMACC_VX_MF2
    10U,	// PseudoVWMACC_VX_MF2_MASK
    10U,	// PseudoVWMACC_VX_MF4
    10U,	// PseudoVWMACC_VX_MF4_MASK
    10U,	// PseudoVWMACC_VX_MF8
    10U,	// PseudoVWMACC_VX_MF8_MASK
    10U,	// PseudoVWMULSU_VV_M1
    10U,	// PseudoVWMULSU_VV_M1_MASK
    10U,	// PseudoVWMULSU_VV_M2
    10U,	// PseudoVWMULSU_VV_M2_MASK
    10U,	// PseudoVWMULSU_VV_M4
    10U,	// PseudoVWMULSU_VV_M4_MASK
    10U,	// PseudoVWMULSU_VV_MF2
    10U,	// PseudoVWMULSU_VV_MF2_MASK
    10U,	// PseudoVWMULSU_VV_MF4
    10U,	// PseudoVWMULSU_VV_MF4_MASK
    10U,	// PseudoVWMULSU_VV_MF8
    10U,	// PseudoVWMULSU_VV_MF8_MASK
    10U,	// PseudoVWMULSU_VX_M1
    10U,	// PseudoVWMULSU_VX_M1_MASK
    10U,	// PseudoVWMULSU_VX_M2
    10U,	// PseudoVWMULSU_VX_M2_MASK
    10U,	// PseudoVWMULSU_VX_M4
    10U,	// PseudoVWMULSU_VX_M4_MASK
    10U,	// PseudoVWMULSU_VX_MF2
    10U,	// PseudoVWMULSU_VX_MF2_MASK
    10U,	// PseudoVWMULSU_VX_MF4
    10U,	// PseudoVWMULSU_VX_MF4_MASK
    10U,	// PseudoVWMULSU_VX_MF8
    10U,	// PseudoVWMULSU_VX_MF8_MASK
    10U,	// PseudoVWMULU_VV_M1
    10U,	// PseudoVWMULU_VV_M1_MASK
    10U,	// PseudoVWMULU_VV_M2
    10U,	// PseudoVWMULU_VV_M2_MASK
    10U,	// PseudoVWMULU_VV_M4
    10U,	// PseudoVWMULU_VV_M4_MASK
    10U,	// PseudoVWMULU_VV_MF2
    10U,	// PseudoVWMULU_VV_MF2_MASK
    10U,	// PseudoVWMULU_VV_MF4
    10U,	// PseudoVWMULU_VV_MF4_MASK
    10U,	// PseudoVWMULU_VV_MF8
    10U,	// PseudoVWMULU_VV_MF8_MASK
    10U,	// PseudoVWMULU_VX_M1
    10U,	// PseudoVWMULU_VX_M1_MASK
    10U,	// PseudoVWMULU_VX_M2
    10U,	// PseudoVWMULU_VX_M2_MASK
    10U,	// PseudoVWMULU_VX_M4
    10U,	// PseudoVWMULU_VX_M4_MASK
    10U,	// PseudoVWMULU_VX_MF2
    10U,	// PseudoVWMULU_VX_MF2_MASK
    10U,	// PseudoVWMULU_VX_MF4
    10U,	// PseudoVWMULU_VX_MF4_MASK
    10U,	// PseudoVWMULU_VX_MF8
    10U,	// PseudoVWMULU_VX_MF8_MASK
    10U,	// PseudoVWMUL_VV_M1
    10U,	// PseudoVWMUL_VV_M1_MASK
    10U,	// PseudoVWMUL_VV_M2
    10U,	// PseudoVWMUL_VV_M2_MASK
    10U,	// PseudoVWMUL_VV_M4
    10U,	// PseudoVWMUL_VV_M4_MASK
    10U,	// PseudoVWMUL_VV_MF2
    10U,	// PseudoVWMUL_VV_MF2_MASK
    10U,	// PseudoVWMUL_VV_MF4
    10U,	// PseudoVWMUL_VV_MF4_MASK
    10U,	// PseudoVWMUL_VV_MF8
    10U,	// PseudoVWMUL_VV_MF8_MASK
    10U,	// PseudoVWMUL_VX_M1
    10U,	// PseudoVWMUL_VX_M1_MASK
    10U,	// PseudoVWMUL_VX_M2
    10U,	// PseudoVWMUL_VX_M2_MASK
    10U,	// PseudoVWMUL_VX_M4
    10U,	// PseudoVWMUL_VX_M4_MASK
    10U,	// PseudoVWMUL_VX_MF2
    10U,	// PseudoVWMUL_VX_MF2_MASK
    10U,	// PseudoVWMUL_VX_MF4
    10U,	// PseudoVWMUL_VX_MF4_MASK
    10U,	// PseudoVWMUL_VX_MF8
    10U,	// PseudoVWMUL_VX_MF8_MASK
    10U,	// PseudoVWREDSUMU_VS_M1
    10U,	// PseudoVWREDSUMU_VS_M1_MASK
    10U,	// PseudoVWREDSUMU_VS_M2
    10U,	// PseudoVWREDSUMU_VS_M2_MASK
    10U,	// PseudoVWREDSUMU_VS_M4
    10U,	// PseudoVWREDSUMU_VS_M4_MASK
    10U,	// PseudoVWREDSUMU_VS_M8
    10U,	// PseudoVWREDSUMU_VS_M8_MASK
    10U,	// PseudoVWREDSUMU_VS_MF2
    10U,	// PseudoVWREDSUMU_VS_MF2_MASK
    10U,	// PseudoVWREDSUMU_VS_MF4
    10U,	// PseudoVWREDSUMU_VS_MF4_MASK
    10U,	// PseudoVWREDSUMU_VS_MF8
    10U,	// PseudoVWREDSUMU_VS_MF8_MASK
    10U,	// PseudoVWREDSUM_VS_M1
    10U,	// PseudoVWREDSUM_VS_M1_MASK
    10U,	// PseudoVWREDSUM_VS_M2
    10U,	// PseudoVWREDSUM_VS_M2_MASK
    10U,	// PseudoVWREDSUM_VS_M4
    10U,	// PseudoVWREDSUM_VS_M4_MASK
    10U,	// PseudoVWREDSUM_VS_M8
    10U,	// PseudoVWREDSUM_VS_M8_MASK
    10U,	// PseudoVWREDSUM_VS_MF2
    10U,	// PseudoVWREDSUM_VS_MF2_MASK
    10U,	// PseudoVWREDSUM_VS_MF4
    10U,	// PseudoVWREDSUM_VS_MF4_MASK
    10U,	// PseudoVWREDSUM_VS_MF8
    10U,	// PseudoVWREDSUM_VS_MF8_MASK
    10U,	// PseudoVWSUBU_VV_M1
    10U,	// PseudoVWSUBU_VV_M1_MASK
    10U,	// PseudoVWSUBU_VV_M2
    10U,	// PseudoVWSUBU_VV_M2_MASK
    10U,	// PseudoVWSUBU_VV_M4
    10U,	// PseudoVWSUBU_VV_M4_MASK
    10U,	// PseudoVWSUBU_VV_MF2
    10U,	// PseudoVWSUBU_VV_MF2_MASK
    10U,	// PseudoVWSUBU_VV_MF4
    10U,	// PseudoVWSUBU_VV_MF4_MASK
    10U,	// PseudoVWSUBU_VV_MF8
    10U,	// PseudoVWSUBU_VV_MF8_MASK
    10U,	// PseudoVWSUBU_VX_M1
    10U,	// PseudoVWSUBU_VX_M1_MASK
    10U,	// PseudoVWSUBU_VX_M2
    10U,	// PseudoVWSUBU_VX_M2_MASK
    10U,	// PseudoVWSUBU_VX_M4
    10U,	// PseudoVWSUBU_VX_M4_MASK
    10U,	// PseudoVWSUBU_VX_MF2
    10U,	// PseudoVWSUBU_VX_MF2_MASK
    10U,	// PseudoVWSUBU_VX_MF4
    10U,	// PseudoVWSUBU_VX_MF4_MASK
    10U,	// PseudoVWSUBU_VX_MF8
    10U,	// PseudoVWSUBU_VX_MF8_MASK
    10U,	// PseudoVWSUBU_WV_M1
    10U,	// PseudoVWSUBU_WV_M1_MASK
    10U,	// PseudoVWSUBU_WV_M2
    10U,	// PseudoVWSUBU_WV_M2_MASK
    10U,	// PseudoVWSUBU_WV_M4
    10U,	// PseudoVWSUBU_WV_M4_MASK
    10U,	// PseudoVWSUBU_WV_MF2
    10U,	// PseudoVWSUBU_WV_MF2_MASK
    10U,	// PseudoVWSUBU_WV_MF4
    10U,	// PseudoVWSUBU_WV_MF4_MASK
    10U,	// PseudoVWSUBU_WV_MF8
    10U,	// PseudoVWSUBU_WV_MF8_MASK
    10U,	// PseudoVWSUBU_WX_M1
    10U,	// PseudoVWSUBU_WX_M1_MASK
    10U,	// PseudoVWSUBU_WX_M2
    10U,	// PseudoVWSUBU_WX_M2_MASK
    10U,	// PseudoVWSUBU_WX_M4
    10U,	// PseudoVWSUBU_WX_M4_MASK
    10U,	// PseudoVWSUBU_WX_MF2
    10U,	// PseudoVWSUBU_WX_MF2_MASK
    10U,	// PseudoVWSUBU_WX_MF4
    10U,	// PseudoVWSUBU_WX_MF4_MASK
    10U,	// PseudoVWSUBU_WX_MF8
    10U,	// PseudoVWSUBU_WX_MF8_MASK
    10U,	// PseudoVWSUB_VV_M1
    10U,	// PseudoVWSUB_VV_M1_MASK
    10U,	// PseudoVWSUB_VV_M2
    10U,	// PseudoVWSUB_VV_M2_MASK
    10U,	// PseudoVWSUB_VV_M4
    10U,	// PseudoVWSUB_VV_M4_MASK
    10U,	// PseudoVWSUB_VV_MF2
    10U,	// PseudoVWSUB_VV_MF2_MASK
    10U,	// PseudoVWSUB_VV_MF4
    10U,	// PseudoVWSUB_VV_MF4_MASK
    10U,	// PseudoVWSUB_VV_MF8
    10U,	// PseudoVWSUB_VV_MF8_MASK
    10U,	// PseudoVWSUB_VX_M1
    10U,	// PseudoVWSUB_VX_M1_MASK
    10U,	// PseudoVWSUB_VX_M2
    10U,	// PseudoVWSUB_VX_M2_MASK
    10U,	// PseudoVWSUB_VX_M4
    10U,	// PseudoVWSUB_VX_M4_MASK
    10U,	// PseudoVWSUB_VX_MF2
    10U,	// PseudoVWSUB_VX_MF2_MASK
    10U,	// PseudoVWSUB_VX_MF4
    10U,	// PseudoVWSUB_VX_MF4_MASK
    10U,	// PseudoVWSUB_VX_MF8
    10U,	// PseudoVWSUB_VX_MF8_MASK
    10U,	// PseudoVWSUB_WV_M1
    10U,	// PseudoVWSUB_WV_M1_MASK
    10U,	// PseudoVWSUB_WV_M2
    10U,	// PseudoVWSUB_WV_M2_MASK
    10U,	// PseudoVWSUB_WV_M4
    10U,	// PseudoVWSUB_WV_M4_MASK
    10U,	// PseudoVWSUB_WV_MF2
    10U,	// PseudoVWSUB_WV_MF2_MASK
    10U,	// PseudoVWSUB_WV_MF4
    10U,	// PseudoVWSUB_WV_MF4_MASK
    10U,	// PseudoVWSUB_WV_MF8
    10U,	// PseudoVWSUB_WV_MF8_MASK
    10U,	// PseudoVWSUB_WX_M1
    10U,	// PseudoVWSUB_WX_M1_MASK
    10U,	// PseudoVWSUB_WX_M2
    10U,	// PseudoVWSUB_WX_M2_MASK
    10U,	// PseudoVWSUB_WX_M4
    10U,	// PseudoVWSUB_WX_M4_MASK
    10U,	// PseudoVWSUB_WX_MF2
    10U,	// PseudoVWSUB_WX_MF2_MASK
    10U,	// PseudoVWSUB_WX_MF4
    10U,	// PseudoVWSUB_WX_MF4_MASK
    10U,	// PseudoVWSUB_WX_MF8
    10U,	// PseudoVWSUB_WX_MF8_MASK
    10U,	// PseudoVXOR_VI_M1
    10U,	// PseudoVXOR_VI_M1_MASK
    10U,	// PseudoVXOR_VI_M2
    10U,	// PseudoVXOR_VI_M2_MASK
    10U,	// PseudoVXOR_VI_M4
    10U,	// PseudoVXOR_VI_M4_MASK
    10U,	// PseudoVXOR_VI_M8
    10U,	// PseudoVXOR_VI_M8_MASK
    10U,	// PseudoVXOR_VI_MF2
    10U,	// PseudoVXOR_VI_MF2_MASK
    10U,	// PseudoVXOR_VI_MF4
    10U,	// PseudoVXOR_VI_MF4_MASK
    10U,	// PseudoVXOR_VI_MF8
    10U,	// PseudoVXOR_VI_MF8_MASK
    10U,	// PseudoVXOR_VV_M1
    10U,	// PseudoVXOR_VV_M1_MASK
    10U,	// PseudoVXOR_VV_M2
    10U,	// PseudoVXOR_VV_M2_MASK
    10U,	// PseudoVXOR_VV_M4
    10U,	// PseudoVXOR_VV_M4_MASK
    10U,	// PseudoVXOR_VV_M8
    10U,	// PseudoVXOR_VV_M8_MASK
    10U,	// PseudoVXOR_VV_MF2
    10U,	// PseudoVXOR_VV_MF2_MASK
    10U,	// PseudoVXOR_VV_MF4
    10U,	// PseudoVXOR_VV_MF4_MASK
    10U,	// PseudoVXOR_VV_MF8
    10U,	// PseudoVXOR_VV_MF8_MASK
    10U,	// PseudoVXOR_VX_M1
    10U,	// PseudoVXOR_VX_M1_MASK
    10U,	// PseudoVXOR_VX_M2
    10U,	// PseudoVXOR_VX_M2_MASK
    10U,	// PseudoVXOR_VX_M4
    10U,	// PseudoVXOR_VX_M4_MASK
    10U,	// PseudoVXOR_VX_M8
    10U,	// PseudoVXOR_VX_M8_MASK
    10U,	// PseudoVXOR_VX_MF2
    10U,	// PseudoVXOR_VX_MF2_MASK
    10U,	// PseudoVXOR_VX_MF4
    10U,	// PseudoVXOR_VX_MF4_MASK
    10U,	// PseudoVXOR_VX_MF8
    10U,	// PseudoVXOR_VX_MF8_MASK
    10U,	// PseudoVZEXT_VF2_M1
    10U,	// PseudoVZEXT_VF2_M1_MASK
    10U,	// PseudoVZEXT_VF2_M2
    10U,	// PseudoVZEXT_VF2_M2_MASK
    10U,	// PseudoVZEXT_VF2_M4
    10U,	// PseudoVZEXT_VF2_M4_MASK
    10U,	// PseudoVZEXT_VF2_M8
    10U,	// PseudoVZEXT_VF2_M8_MASK
    10U,	// PseudoVZEXT_VF2_MF2
    10U,	// PseudoVZEXT_VF2_MF2_MASK
    10U,	// PseudoVZEXT_VF2_MF4
    10U,	// PseudoVZEXT_VF2_MF4_MASK
    10U,	// PseudoVZEXT_VF4_M1
    10U,	// PseudoVZEXT_VF4_M1_MASK
    10U,	// PseudoVZEXT_VF4_M2
    10U,	// PseudoVZEXT_VF4_M2_MASK
    10U,	// PseudoVZEXT_VF4_M4
    10U,	// PseudoVZEXT_VF4_M4_MASK
    10U,	// PseudoVZEXT_VF4_M8
    10U,	// PseudoVZEXT_VF4_M8_MASK
    10U,	// PseudoVZEXT_VF4_MF2
    10U,	// PseudoVZEXT_VF4_MF2_MASK
    10U,	// PseudoVZEXT_VF8_M1
    10U,	// PseudoVZEXT_VF8_M1_MASK
    10U,	// PseudoVZEXT_VF8_M2
    10U,	// PseudoVZEXT_VF8_M2_MASK
    10U,	// PseudoVZEXT_VF8_M4
    10U,	// PseudoVZEXT_VF8_M4_MASK
    10U,	// PseudoVZEXT_VF8_M8
    10U,	// PseudoVZEXT_VF8_M8_MASK
    8406275U,	// PseudoZEXT_H
    8415433U,	// PseudoZEXT_W
    10U,	// ReadCycleWide
    10U,	// Select_FPR16_Using_CC_GPR
    10U,	// Select_FPR32_Using_CC_GPR
    10U,	// Select_FPR64_Using_CC_GPR
    10U,	// Select_GPR_Using_CC_GPR
    10U,	// SplitF64Pseudo
    536887850U,	// ADD
    536888722U,	// ADDI
    536897861U,	// ADDIW
    536898088U,	// ADDUW
    536897838U,	// ADDW
    202391834U,	// AMOADD_D
    202394640U,	// AMOADD_D_AQ
    202393814U,	// AMOADD_D_AQ_RL
    202393538U,	// AMOADD_D_RL
    202401798U,	// AMOADD_W
    202394777U,	// AMOADD_W_AQ
    202393973U,	// AMOADD_W_AQ_RL
    202393675U,	// AMOADD_W_RL
    202391844U,	// AMOAND_D
    202394653U,	// AMOAND_D_AQ
    202393829U,	// AMOAND_D_AQ_RL
    202393551U,	// AMOAND_D_RL
    202401808U,	// AMOAND_W
    202394790U,	// AMOAND_W_AQ
    202393988U,	// AMOAND_W_AQ_RL
    202393688U,	// AMOAND_W_RL
    202392038U,	// AMOMAXU_D
    202394741U,	// AMOMAXU_D_AQ
    202393931U,	// AMOMAXU_D_AQ_RL
    202393639U,	// AMOMAXU_D_RL
    202402027U,	// AMOMAXU_W
    202394878U,	// AMOMAXU_W_AQ
    202394090U,	// AMOMAXU_W_AQ_RL
    202393776U,	// AMOMAXU_W_RL
    202392084U,	// AMOMAX_D
    202394755U,	// AMOMAX_D_AQ
    202393947U,	// AMOMAX_D_AQ_RL
    202393653U,	// AMOMAX_D_RL
    202402061U,	// AMOMAX_W
    202394892U,	// AMOMAX_W_AQ
    202394106U,	// AMOMAX_W_AQ_RL
    202393790U,	// AMOMAX_W_RL
    202392016U,	// AMOMINU_D
    202394727U,	// AMOMINU_D_AQ
    202393915U,	// AMOMINU_D_AQ_RL
    202393625U,	// AMOMINU_D_RL
    202402001U,	// AMOMINU_W
    202394864U,	// AMOMINU_W_AQ
    202394074U,	// AMOMINU_W_AQ_RL
    202393762U,	// AMOMINU_W_RL
    202391906U,	// AMOMIN_D
    202394666U,	// AMOMIN_D_AQ
    202393844U,	// AMOMIN_D_AQ_RL
    202393564U,	// AMOMIN_D_RL
    202401935U,	// AMOMIN_W
    202394803U,	// AMOMIN_W_AQ
    202394003U,	// AMOMIN_W_AQ_RL
    202393701U,	// AMOMIN_W_RL
    202391950U,	// AMOOR_D
    202394702U,	// AMOOR_D_AQ
    202393886U,	// AMOOR_D_AQ_RL
    202393600U,	// AMOOR_D_RL
    202401962U,	// AMOOR_W
    202394839U,	// AMOOR_W_AQ
    202394045U,	// AMOOR_W_AQ_RL
    202393737U,	// AMOOR_W_RL
    202391926U,	// AMOSWAP_D
    202394679U,	// AMOSWAP_D_AQ
    202393859U,	// AMOSWAP_D_AQ_RL
    202393577U,	// AMOSWAP_D_RL
    202401945U,	// AMOSWAP_W
    202394816U,	// AMOSWAP_W_AQ
    202394018U,	// AMOSWAP_W_AQ_RL
    202393714U,	// AMOSWAP_W_RL
    202391959U,	// AMOXOR_D
    202394714U,	// AMOXOR_D_AQ
    202393900U,	// AMOXOR_D_AQ_RL
    202393612U,	// AMOXOR_D_RL
    202401971U,	// AMOXOR_W
    202394851U,	// AMOXOR_W_AQ
    202394059U,	// AMOXOR_W_AQ_RL
    202393749U,	// AMOXOR_W_RL
    536887905U,	// AND
    536888730U,	// ANDI
    536890213U,	// ANDN
    8405175U,	// AUIPC
    536890668U,	// BCLR
    536888791U,	// BCLRI
    536897882U,	// BCLRIW
    536898006U,	// BCLRW
    536890971U,	// BCOMPRESS
    536898045U,	// BCOMPRESSW
    536890982U,	// BDECOMPRESS
    536898057U,	// BDECOMPRESSW
    268455193U,	// BEQ
    536891248U,	// BEXT
    536888837U,	// BEXTI
    536898078U,	// BEXTW
    536890252U,	// BFP
    536897993U,	// BFPW
    268452474U,	// BGE
    268455803U,	// BGEU
    536896510U,	// BINV
    536889126U,	// BINVI
    536897920U,	// BINVIW
    536898162U,	// BINVW
    268455775U,	// BLT
    268455883U,	// BLTU
    8407953U,	// BMATFLIP
    536890699U,	// BMATOR
    536890714U,	// BMATXOR
    268452490U,	// BNE
    536891225U,	// BSET
    536888824U,	// BSETI
    536897904U,	// BSETIW
    536898071U,	// BSETW
    536889875U,	// CLMUL
    536888666U,	// CLMULH
    536890674U,	// CLMULR
    8416700U,	// CLZ
    8415865U,	// CLZW
    68184759U,	// CMIX
    68183044U,	// CMOV
    8407985U,	// CPOP
    8415695U,	// CPOPW
    8405117U,	// CRC32B
    8405126U,	// CRC32CB
    8405231U,	// CRC32CD
    8406116U,	// CRC32CH
    8415212U,	// CRC32CW
    8405195U,	// CRC32D
    8406080U,	// CRC32H
    8415203U,	// CRC32W
    3162308U,	// CSRRC
    3163528U,	// CSRRCI
    3165780U,	// CSRRS
    3163632U,	// CSRRSI
    3172835U,	// CSRRW
    3163992U,	// CSRRWI
    8416713U,	// CTZ
    8415871U,	// CTZW
    9470504U,	// C_ADD
    9471376U,	// C_ADDI
    9472951U,	// C_ADDI16SP
    536890224U,	// C_ADDI4SPN
    9480515U,	// C_ADDIW
    9471376U,	// C_ADDI_HINT_IMM_ZERO
    9471376U,	// C_ADDI_HINT_X0
    9471376U,	// C_ADDI_NOP
    9480492U,	// C_ADDW
    9470504U,	// C_ADD_HINT
    9470559U,	// C_AND
    9471384U,	// C_ANDI
    4222401U,	// C_BEQZ
    4222388U,	// C_BNEZ
    1893U,	// C_EBREAK
    17842776U,	// C_FLD
    17845195U,	// C_FLDSP
    17852821U,	// C_FLW
    17845229U,	// C_FLWSP
    17842796U,	// C_FSD
    17845212U,	// C_FSDSP
    17852918U,	// C_FSW
    17845246U,	// C_FSWSP
    51040U,	// C_J
    51091U,	// C_JAL
    150820U,	// C_JALR
    150814U,	// C_JR
    17842770U,	// C_LD
    17845187U,	// C_LDSP
    8406437U,	// C_LI
    8406437U,	// C_LI_HINT
    8406540U,	// C_LUI
    8406540U,	// C_LUI_HINT
    17852815U,	// C_LW
    17845221U,	// C_LWSP
    8414200U,	// C_MV
    8414200U,	// C_MV_HINT
    164921U,	// C_NEG
    2986U,	// C_NOP
    150442U,	// C_NOP_HINT
    167785U,	// C_NOT
    9473338U,	// C_OR
    17842790U,	// C_SD
    17845204U,	// C_SDSP
    9471412U,	// C_SLLI
    163873U,	// C_SLLI64_HINT
    9471412U,	// C_SLLI_HINT
    9471353U,	// C_SRAI
    163863U,	// C_SRAI64_HINT
    9471420U,	// C_SRLI
    163883U,	// C_SRLI64_HINT
    9470128U,	// C_SUB
    9480477U,	// C_SUBW
    17852912U,	// C_SW
    17845238U,	// C_SWSP
    2971U,	// C_UNIMP
    9473363U,	// C_XOR
    174279U,	// C_ZEXTW
    536896499U,	// DIV
    536891351U,	// DIVU
    536898142U,	// DIVUW
    536898156U,	// DIVW
    3905U,	// DRET
    1895U,	// EBREAK
    1960U,	// ECALL
    16639U,	// FADD_D
    17528U,	// FADD_H
    19853U,	// FADD_S
    8405419U,	// FCLASS_D
    8406241U,	// FCLASS_H
    8408567U,	// FCLASS_S
    8406126U,	// FCVT_D_H
    335562613U,	// FCVT_D_L
    335564694U,	// FCVT_D_LU
    8408451U,	// FCVT_D_S
    8415228U,	// FCVT_D_W
    8409053U,	// FCVT_D_WU
    335561013U,	// FCVT_H_D
    335562623U,	// FCVT_H_L
    335564705U,	// FCVT_H_LU
    335564217U,	// FCVT_H_S
    335571068U,	// FCVT_H_W
    335564776U,	// FCVT_H_WU
    335561157U,	// FCVT_LU_D
    335561995U,	// FCVT_LU_H
    335564305U,	// FCVT_LU_S
    335561032U,	// FCVT_L_D
    335561891U,	// FCVT_L_H
    335564236U,	// FCVT_L_S
    335561121U,	// FCVT_S_D
    8406231U,	// FCVT_S_H
    335562633U,	// FCVT_S_L
    335564716U,	// FCVT_S_LU
    335571133U,	// FCVT_S_W
    335564787U,	// FCVT_S_WU
    335561179U,	// FCVT_WU_D
    335562006U,	// FCVT_WU_H
    335564316U,	// FCVT_WU_S
    335561209U,	// FCVT_W_D
    335562025U,	// FCVT_W_H
    335564335U,	// FCVT_W_S
    16881U,	// FDIV_D
    17697U,	// FDIV_H
    20007U,	// FDIV_S
    66163U,	// FENCE
    1383U,	// FENCE_I
    2945U,	// FENCE_TSO
    536887681U,	// FEQ_D
    536888528U,	// FEQ_H
    536890864U,	// FEQ_S
    17842778U,	// FLD
    536887598U,	// FLE_D
    536888467U,	// FLE_H
    536890792U,	// FLE_S
    17843541U,	// FLH
    536887733U,	// FLT_D
    536888555U,	// FLT_H
    536890881U,	// FLT_S
    17852823U,	// FLW
    16647U,	// FMADD_D
    17536U,	// FMADD_H
    19861U,	// FMADD_S
    536887820U,	// FMAX_D
    536888636U,	// FMAX_H
    536890946U,	// FMAX_S
    536887642U,	// FMIN_D
    536888510U,	// FMIN_H
    536890846U,	// FMIN_S
    16604U,	// FMSUB_D
    17489U,	// FMSUB_H
    19824U,	// FMSUB_S
    16722U,	// FMUL_D
    17581U,	// FMUL_H
    19926U,	// FMUL_S
    8415877U,	// FMV_D_X
    8415886U,	// FMV_H_X
    8415913U,	// FMV_W_X
    8405507U,	// FMV_X_D
    8406323U,	// FMV_X_H
    8415492U,	// FMV_X_W
    16656U,	// FNMADD_D
    17545U,	// FNMADD_H
    19870U,	// FNMADD_S
    16613U,	// FNMSUB_D
    17498U,	// FNMSUB_H
    19833U,	// FNMSUB_S
    17842798U,	// FSD
    536887660U,	// FSGNJN_D
    536888518U,	// FSGNJN_H
    536890854U,	// FSGNJN_S
    536887838U,	// FSGNJX_D
    536888644U,	// FSGNJX_H
    536890954U,	// FSGNJX_S
    536887615U,	// FSGNJ_D
    536888474U,	// FSGNJ_H
    536890819U,	// FSGNJ_S
    17843554U,	// FSH
    134236686U,	// FSL
    134244791U,	// FSLW
    335561148U,	// FSQRT_D
    335561970U,	// FSQRT_H
    335564296U,	// FSQRT_S
    134237539U,	// FSR
    17898U,	// FSRI
    26985U,	// FSRIW
    134244842U,	// FSRW
    16596U,	// FSUB_D
    17481U,	// FSUB_H
    19816U,	// FSUB_S
    17852920U,	// FSW
    536887486U,	// GORC
    536888705U,	// GORCI
    536897851U,	// GORCIW
    536897829U,	// GORCW
    536896493U,	// GREV
    536889119U,	// GREVI
    536897912U,	// GREVIW
    536898149U,	// GREVW
    4212629U,	// JAL
    17845542U,	// JALR
    17842344U,	// LB
    17846134U,	// LBU
    17842772U,	// LD
    17843542U,	// LH
    17846147U,	// LHU
    5259656U,	// LR_D
    5262405U,	// LR_D_AQ
    5261587U,	// LR_D_AQ_RL
    5261303U,	// LR_D_RL
    5269668U,	// LR_W
    5262542U,	// LR_W_AQ
    5261746U,	// LR_W_AQ_RL
    5261440U,	// LR_W_RL
    8406542U,	// LUI
    17852817U,	// LW
    17846270U,	// LWU
    536898226U,	// MAX
    536891395U,	// MAXU
    536890219U,	// MIN
    536891325U,	// MINU
    3911U,	// MRET
    536889877U,	// MUL
    536888668U,	// MULH
    536891331U,	// MULHSU
    536891265U,	// MULHU
    536897981U,	// MULW
    536890684U,	// OR
    8405136U,	// ORCB
    536888799U,	// ORI
    536890236U,	// ORN
    536889199U,	// PACK
    536888654U,	// PACKH
    536891279U,	// PACKU
    536898127U,	// PACKUW
    536897928U,	// PACKW
    536889945U,	// REM
    536891319U,	// REMU
    536898135U,	// REMUW
    536897987U,	// REMW
    8405089U,	// REV8_RV32
    8405089U,	// REV8_RV64
    536889268U,	// ROL
    536897963U,	// ROLW
    536890694U,	// ROR
    536888798U,	// RORI
    536897890U,	// RORIW
    536898013U,	// RORW
    17842348U,	// SB
    202391801U,	// SC_D
    202394631U,	// SC_D_AQ
    202393803U,	// SC_D_AQ_RL
    202393529U,	// SC_D_RL
    202401782U,	// SC_W
    202394768U,	// SC_W_AQ
    202393962U,	// SC_W_AQ_RL
    202393666U,	// SC_W_RL
    17842792U,	// SD
    8405152U,	// SEXTB
    8406267U,	// SEXTH
    8405100U,	// SFENCE_VMA
    17843555U,	// SH
    536887855U,	// SH1ADD
    536898085U,	// SH1ADDUW
    536887863U,	// SH2ADD
    536898096U,	// SH2ADDUW
    536887871U,	// SH3ADD
    536898107U,	// SH3ADDUW
    536889244U,	// SHFL
    536888749U,	// SHFLI
    536897950U,	// SHFLW
    536889263U,	// SLL
    536888758U,	// SLLI
    536898118U,	// SLLIUW
    536897868U,	// SLLIW
    536897957U,	// SLLW
    536891236U,	// SLT
    536888831U,	// SLTI
    536891272U,	// SLTIU
    536891345U,	// SLTU
    536887416U,	// SRA
    536888699U,	// SRAI
    536897844U,	// SRAIW
    536897815U,	// SRAW
    3917U,	// SRET
    536889865U,	// SRL
    536888766U,	// SRLI
    536897875U,	// SRLIW
    536897969U,	// SRLW
    536887474U,	// SUB
    536897823U,	// SUBW
    17852914U,	// SW
    2973U,	// UNIMP
    536889242U,	// UNSHFL
    536888747U,	// UNSHFLI
    536897948U,	// UNSHFLW
    3923U,	// URET
    1073768108U,	// VAADDU_VV
    1073769629U,	// VAADDU_VX
    1073767712U,	// VAADD_VV
    1073769280U,	// VAADD_VX
    2147502710U,	// VADC_VIM
    2147502864U,	// VADC_VVM
    2147502918U,	// VADC_VXM
    1073759812U,	// VADD_VI
    1073767775U,	// VADD_VV
    1073769310U,	// VADD_VX
    290618U,	// VAMOADDEI16_UNWD
    1751538735U,	// VAMOADDEI16_WD
    290254U,	// VAMOADDEI32_UNWD
    1751536549U,	// VAMOADDEI32_WD
    290436U,	// VAMOADDEI64_UNWD
    1751537642U,	// VAMOADDEI64_WD
    290800U,	// VAMOADDEI8_UNWD
    1751539786U,	// VAMOADDEI8_WD
    290638U,	// VAMOANDEI16_UNWD
    1751538750U,	// VAMOANDEI16_WD
    290274U,	// VAMOANDEI32_UNWD
    1751536564U,	// VAMOANDEI32_WD
    290456U,	// VAMOANDEI64_UNWD
    1751537657U,	// VAMOANDEI64_WD
    290819U,	// VAMOANDEI8_UNWD
    1751539800U,	// VAMOANDEI8_WD
    290780U,	// VAMOMAXEI16_UNWD
    1751538857U,	// VAMOMAXEI16_WD
    290416U,	// VAMOMAXEI32_UNWD
    1751536671U,	// VAMOMAXEI32_WD
    290598U,	// VAMOMAXEI64_UNWD
    1751537764U,	// VAMOMAXEI64_WD
    290954U,	// VAMOMAXEI8_UNWD
    1751539900U,	// VAMOMAXEI8_WD
    290759U,	// VAMOMAXUEI16_UNWD
    1751538841U,	// VAMOMAXUEI16_WD
    290395U,	// VAMOMAXUEI32_UNWD
    1751536655U,	// VAMOMAXUEI32_WD
    290577U,	// VAMOMAXUEI64_UNWD
    1751537748U,	// VAMOMAXUEI64_WD
    290934U,	// VAMOMAXUEI8_UNWD
    1751539885U,	// VAMOMAXUEI8_WD
    290658U,	// VAMOMINEI16_UNWD
    1751538765U,	// VAMOMINEI16_WD
    290294U,	// VAMOMINEI32_UNWD
    1751536579U,	// VAMOMINEI32_WD
    290476U,	// VAMOMINEI64_UNWD
    1751537672U,	// VAMOMINEI64_WD
    290838U,	// VAMOMINEI8_UNWD
    1751539814U,	// VAMOMINEI8_WD
    290738U,	// VAMOMINUEI16_UNWD
    1751538825U,	// VAMOMINUEI16_WD
    290374U,	// VAMOMINUEI32_UNWD
    1751536639U,	// VAMOMINUEI32_WD
    290556U,	// VAMOMINUEI64_UNWD
    1751537732U,	// VAMOMINUEI64_WD
    290914U,	// VAMOMINUEI8_UNWD
    1751539870U,	// VAMOMINUEI8_WD
    290699U,	// VAMOOREI16_UNWD
    1751538796U,	// VAMOOREI16_WD
    290335U,	// VAMOOREI32_UNWD
    1751536610U,	// VAMOOREI32_WD
    290517U,	// VAMOOREI64_UNWD
    1751537703U,	// VAMOOREI64_WD
    290877U,	// VAMOOREI8_UNWD
    1751539843U,	// VAMOOREI8_WD
    290678U,	// VAMOSWAPEI16_UNWD
    1751538780U,	// VAMOSWAPEI16_WD
    290314U,	// VAMOSWAPEI32_UNWD
    1751536594U,	// VAMOSWAPEI32_WD
    290496U,	// VAMOSWAPEI64_UNWD
    1751537687U,	// VAMOSWAPEI64_WD
    290857U,	// VAMOSWAPEI8_UNWD
    1751539828U,	// VAMOSWAPEI8_WD
    290718U,	// VAMOXOREI16_UNWD
    1751538810U,	// VAMOXOREI16_WD
    290354U,	// VAMOXOREI32_UNWD
    1751536624U,	// VAMOXOREI32_WD
    290536U,	// VAMOXOREI64_UNWD
    1751537717U,	// VAMOXOREI64_WD
    290895U,	// VAMOXOREI8_UNWD
    1751539856U,	// VAMOXOREI8_WD
    1073759821U,	// VAND_VI
    1073767805U,	// VAND_VV
    1073769329U,	// VAND_VX
    1073768063U,	// VASUBU_VV
    1073769584U,	// VASUBU_VX
    1073767470U,	// VASUB_VV
    1073769168U,	// VASUB_VX
    536890082U,	// VCOMPRESS_VM
    1073768242U,	// VDIVU_VV
    1073769785U,	// VDIVU_VX
    1073768272U,	// VDIV_VV
    1073769805U,	// VDIV_VX
    1073759034U,	// VFADD_VF
    1073767722U,	// VFADD_VV
    25191319U,	// VFCLASS_V
    25191340U,	// VFCVT_F_XU_V
    25191378U,	// VFCVT_F_X_V
    25190696U,	// VFCVT_RTZ_XU_F_V
    25190760U,	// VFCVT_RTZ_X_F_V
    25190667U,	// VFCVT_XU_F_V
    25190733U,	// VFCVT_X_F_V
    1073759224U,	// VFDIV_VF
    1073768262U,	// VFDIV_VV
    25184847U,	// VFIRST_M
    1073758986U,	// VFMACC_VF
    1073767633U,	// VFMACC_VV
    1073759044U,	// VFMADD_VF
    1073767732U,	// VFMADD_VV
    1073759245U,	// VFMAX_VF
    1073768281U,	// VFMAX_VV
    2147502686U,	// VFMERGE_VFM
    1073759140U,	// VFMIN_VF
    1073767962U,	// VFMIN_VV
    1073758938U,	// VFMSAC_VF
    1073767564U,	// VFMSAC_VV
    1073758893U,	// VFMSUB_VF
    1073767490U,	// VFMSUB_VV
    1073759119U,	// VFMUL_VF
    1073767903U,	// VFMUL_VV
    8408495U,	// VFMV_F_S
    9470607U,	// VFMV_S_F
    8405657U,	// VFMV_V_F
    25192492U,	// VFNCVT_F_F_W
    25192668U,	// VFNCVT_F_XU_W
    25192694U,	// VFNCVT_F_X_W
    25192474U,	// VFNCVT_ROD_F_F_W
    25192521U,	// VFNCVT_RTZ_XU_F_W
    25192554U,	// VFNCVT_RTZ_X_F_W
    25192506U,	// VFNCVT_XU_F_W
    25192540U,	// VFNCVT_X_F_W
    1073758997U,	// VFNMACC_VF
    1073767644U,	// VFNMACC_VV
    1073759055U,	// VFNMADD_VF
    1073767743U,	// VFNMADD_VV
    1073758949U,	// VFNMSAC_VF
    1073767575U,	// VFNMSAC_VV
    1073758904U,	// VFNMSUB_VF
    1073767501U,	// VFNMSUB_VV
    1073759234U,	// VFRDIV_VF
    25189608U,	// VFREC7_V
    1073762088U,	// VFREDMAX_VS
    1073762000U,	// VFREDMIN_VS
    1073761971U,	// VFREDOSUM_VS
    1073761919U,	// VFREDSUM_VS
    25189618U,	// VFRSQRT7_V
    1073758916U,	// VFRSUB_VF
    1073759150U,	// VFSGNJN_VF
    1073767981U,	// VFSGNJN_VV
    1073759255U,	// VFSGNJX_VF
    1073768300U,	// VFSGNJX_VV
    1073759108U,	// VFSGNJ_VF
    1073767864U,	// VFSGNJ_VV
    1073759162U,	// VFSLIDE1DOWN_VF
    1073759179U,	// VFSLIDE1UP_VF
    25191330U,	// VFSQRT_V
    1073758883U,	// VFSUB_VF
    1073767480U,	// VFSUB_VV
    1073759067U,	// VFWADD_VF
    1073767784U,	// VFWADD_VV
    1073759278U,	// VFWADD_WF
    1073768343U,	// VFWADD_WV
    25190653U,	// VFWCVT_F_F_V
    25191354U,	// VFWCVT_F_XU_V
    25191391U,	// VFWCVT_F_X_V
    25190714U,	// VFWCVT_RTZ_XU_F_V
    25190777U,	// VFWCVT_RTZ_X_F_V
    25190681U,	// VFWCVT_XU_F_V
    25190746U,	// VFWCVT_X_F_V
    1073759022U,	// VFWMACC_VF
    1073767679U,	// VFWMACC_VV
    1073758974U,	// VFWMSAC_VF
    1073767611U,	// VFWMSAC_VV
    1073759129U,	// VFWMUL_VF
    1073767932U,	// VFWMUL_VV
    1073759009U,	// VFWNMACC_VF
    1073767656U,	// VFWNMACC_VV
    1073758961U,	// VFWNMSAC_VF
    1073767598U,	// VFWNMSAC_VV
    1073761985U,	// VFWREDOSUM_VS
    1073761944U,	// VFWREDSUM_VS
    1073758927U,	// VFWSUB_VF
    1073767543U,	// VFWSUB_VV
    1073759267U,	// VFWSUB_WF
    1073768322U,	// VFWSUB_WV
    549110U,	// VID_V
    25184802U,	// VIOTA_M
    16144934U,	// VL1RE16_V
    16142748U,	// VL1RE32_V
    16143841U,	// VL1RE64_V
    16146020U,	// VL1RE8_V
    16144945U,	// VL2RE16_V
    16142759U,	// VL2RE32_V
    16143852U,	// VL2RE64_V
    16146030U,	// VL2RE8_V
    16144956U,	// VL4RE16_V
    16142770U,	// VL4RE32_V
    16143863U,	// VL4RE64_V
    16146040U,	// VL4RE8_V
    16144967U,	// VL8RE16_V
    16142781U,	// VL8RE32_V
    16143874U,	// VL8RE64_V
    16146050U,	// VL8RE8_V
    32924380U,	// VLE16FF_V
    32922141U,	// VLE16_V
    16142345U,	// VLE1_V
    32924148U,	// VLE32FF_V
    32919955U,	// VLE32_V
    32924264U,	// VLE64FF_V
    32921048U,	// VLE64_V
    32924489U,	// VLE8FF_V
    32923228U,	// VLE8_V
    40262840U,	// VLOXEI16_V
    40260654U,	// VLOXEI32_V
    40261747U,	// VLOXEI64_V
    40263882U,	// VLOXEI8_V
    40262255U,	// VLOXSEG2EI16_V
    40260069U,	// VLOXSEG2EI32_V
    40261162U,	// VLOXSEG2EI64_V
    40263334U,	// VLOXSEG2EI8_V
    40262319U,	// VLOXSEG3EI16_V
    40260133U,	// VLOXSEG3EI32_V
    40261226U,	// VLOXSEG3EI64_V
    40263394U,	// VLOXSEG3EI8_V
    40262383U,	// VLOXSEG4EI16_V
    40260197U,	// VLOXSEG4EI32_V
    40261290U,	// VLOXSEG4EI64_V
    40263454U,	// VLOXSEG4EI8_V
    40262447U,	// VLOXSEG5EI16_V
    40260261U,	// VLOXSEG5EI32_V
    40261354U,	// VLOXSEG5EI64_V
    40263514U,	// VLOXSEG5EI8_V
    40262511U,	// VLOXSEG6EI16_V
    40260325U,	// VLOXSEG6EI32_V
    40261418U,	// VLOXSEG6EI64_V
    40263574U,	// VLOXSEG6EI8_V
    40262575U,	// VLOXSEG7EI16_V
    40260389U,	// VLOXSEG7EI32_V
    40261482U,	// VLOXSEG7EI64_V
    40263634U,	// VLOXSEG7EI8_V
    40262639U,	// VLOXSEG8EI16_V
    40260453U,	// VLOXSEG8EI32_V
    40261546U,	// VLOXSEG8EI64_V
    40263694U,	// VLOXSEG8EI8_V
    40262226U,	// VLSE16_V
    40260040U,	// VLSE32_V
    40261133U,	// VLSE64_V
    40263308U,	// VLSE8_V
    32924275U,	// VLSEG2E16FF_V
    32921763U,	// VLSEG2E16_V
    32924043U,	// VLSEG2E32FF_V
    32919577U,	// VLSEG2E32_V
    32924159U,	// VLSEG2E64FF_V
    32920670U,	// VLSEG2E64_V
    32924391U,	// VLSEG2E8FF_V
    32922878U,	// VLSEG2E8_V
    32924290U,	// VLSEG3E16FF_V
    32921817U,	// VLSEG3E16_V
    32924058U,	// VLSEG3E32FF_V
    32919631U,	// VLSEG3E32_V
    32924174U,	// VLSEG3E64FF_V
    32920724U,	// VLSEG3E64_V
    32924405U,	// VLSEG3E8FF_V
    32922928U,	// VLSEG3E8_V
    32924305U,	// VLSEG4E16FF_V
    32921871U,	// VLSEG4E16_V
    32924073U,	// VLSEG4E32FF_V
    32919685U,	// VLSEG4E32_V
    32924189U,	// VLSEG4E64FF_V
    32920778U,	// VLSEG4E64_V
    32924419U,	// VLSEG4E8FF_V
    32922978U,	// VLSEG4E8_V
    32924320U,	// VLSEG5E16FF_V
    32921925U,	// VLSEG5E16_V
    32924088U,	// VLSEG5E32FF_V
    32919739U,	// VLSEG5E32_V
    32924204U,	// VLSEG5E64FF_V
    32920832U,	// VLSEG5E64_V
    32924433U,	// VLSEG5E8FF_V
    32923028U,	// VLSEG5E8_V
    32924335U,	// VLSEG6E16FF_V
    32921979U,	// VLSEG6E16_V
    32924103U,	// VLSEG6E32FF_V
    32919793U,	// VLSEG6E32_V
    32924219U,	// VLSEG6E64FF_V
    32920886U,	// VLSEG6E64_V
    32924447U,	// VLSEG6E8FF_V
    32923078U,	// VLSEG6E8_V
    32924350U,	// VLSEG7E16FF_V
    32922033U,	// VLSEG7E16_V
    32924118U,	// VLSEG7E32FF_V
    32919847U,	// VLSEG7E32_V
    32924234U,	// VLSEG7E64FF_V
    32920940U,	// VLSEG7E64_V
    32924461U,	// VLSEG7E8FF_V
    32923128U,	// VLSEG7E8_V
    32924365U,	// VLSEG8E16FF_V
    32922087U,	// VLSEG8E16_V
    32924133U,	// VLSEG8E32FF_V
    32919901U,	// VLSEG8E32_V
    32924249U,	// VLSEG8E64FF_V
    32920994U,	// VLSEG8E64_V
    32924475U,	// VLSEG8E8FF_V
    32923178U,	// VLSEG8E8_V
    40261808U,	// VLSSEG2E16_V
    40259622U,	// VLSSEG2E32_V
    40260715U,	// VLSSEG2E64_V
    40262922U,	// VLSSEG2E8_V
    40261862U,	// VLSSEG3E16_V
    40259676U,	// VLSSEG3E32_V
    40260769U,	// VLSSEG3E64_V
    40262972U,	// VLSSEG3E8_V
    40261916U,	// VLSSEG4E16_V
    40259730U,	// VLSSEG4E32_V
    40260823U,	// VLSSEG4E64_V
    40263022U,	// VLSSEG4E8_V
    40261970U,	// VLSSEG5E16_V
    40259784U,	// VLSSEG5E32_V
    40260877U,	// VLSSEG5E64_V
    40263072U,	// VLSSEG5E8_V
    40262024U,	// VLSSEG6E16_V
    40259838U,	// VLSSEG6E32_V
    40260931U,	// VLSSEG6E64_V
    40263122U,	// VLSSEG6E8_V
    40262078U,	// VLSSEG7E16_V
    40259892U,	// VLSSEG7E32_V
    40260985U,	// VLSSEG7E64_V
    40263172U,	// VLSSEG7E8_V
    40262132U,	// VLSSEG8E16_V
    40259946U,	// VLSSEG8E32_V
    40261039U,	// VLSSEG8E64_V
    40263222U,	// VLSSEG8E8_V
    40262864U,	// VLUXEI16_V
    40260678U,	// VLUXEI32_V
    40261771U,	// VLUXEI64_V
    40263904U,	// VLUXEI8_V
    40262287U,	// VLUXSEG2EI16_V
    40260101U,	// VLUXSEG2EI32_V
    40261194U,	// VLUXSEG2EI64_V
    40263364U,	// VLUXSEG2EI8_V
    40262351U,	// VLUXSEG3EI16_V
    40260165U,	// VLUXSEG3EI32_V
    40261258U,	// VLUXSEG3EI64_V
    40263424U,	// VLUXSEG3EI8_V
    40262415U,	// VLUXSEG4EI16_V
    40260229U,	// VLUXSEG4EI32_V
    40261322U,	// VLUXSEG4EI64_V
    40263484U,	// VLUXSEG4EI8_V
    40262479U,	// VLUXSEG5EI16_V
    40260293U,	// VLUXSEG5EI32_V
    40261386U,	// VLUXSEG5EI64_V
    40263544U,	// VLUXSEG5EI8_V
    40262543U,	// VLUXSEG6EI16_V
    40260357U,	// VLUXSEG6EI32_V
    40261450U,	// VLUXSEG6EI64_V
    40263604U,	// VLUXSEG6EI8_V
    40262607U,	// VLUXSEG7EI16_V
    40260421U,	// VLUXSEG7EI32_V
    40261514U,	// VLUXSEG7EI64_V
    40263664U,	// VLUXSEG7EI8_V
    40262671U,	// VLUXSEG8EI16_V
    40260485U,	// VLUXSEG8EI32_V
    40261578U,	// VLUXSEG8EI64_V
    40263724U,	// VLUXSEG8EI8_V
    1073767669U,	// VMACC_VV
    1073769249U,	// VMACC_VX
    536888880U,	// VMADC_VI
    2147502699U,	// VMADC_VIM
    536896790U,	// VMADC_VV
    2147502853U,	// VMADC_VVM
    536898358U,	// VMADC_VX
    2147502907U,	// VMADC_VXM
    1073767755U,	// VMADD_VV
    1073769290U,	// VMADD_VX
    536890057U,	// VMANDNOT_MM
    536889996U,	// VMAND_MM
    1073768252U,	// VMAXU_VV
    1073769795U,	// VMAXU_VX
    1073768291U,	// VMAX_VV
    1073769814U,	// VMAX_VX
    2147502720U,	// VMERGE_VIM
    2147502874U,	// VMERGE_VVM
    2147502928U,	// VMERGE_VXM
    1073759194U,	// VMFEQ_VF
    1073767993U,	// VMFEQ_VV
    1073759078U,	// VMFGE_VF
    1073759204U,	// VMFGT_VF
    1073759088U,	// VMFLE_VF
    1073767814U,	// VMFLE_VV
    1073759214U,	// VMFLT_VF
    1073768043U,	// VMFLT_VV
    1073759098U,	// VMFNE_VF
    1073767834U,	// VMFNE_VV
    1073768184U,	// VMINU_VV
    1073769716U,	// VMINU_VX
    1073767972U,	// VMIN_VV
    1073769444U,	// VMIN_VX
    536890006U,	// VMNAND_MM
    536890026U,	// VMNOR_MM
    536890070U,	// VMORNOT_MM
    536890017U,	// VMOR_MM
    536896711U,	// VMSBC_VV
    2147502832U,	// VMSBC_VVM
    536898327U,	// VMSBC_VX
    2147502886U,	// VMSBC_VXM
    25184820U,	// VMSBF_M
    1073759916U,	// VMSEQ_VI
    1073768003U,	// VMSEQ_VV
    1073769511U,	// VMSEQ_VX
    1073760009U,	// VMSGTU_VI
    1073769763U,	// VMSGTU_VX
    1073759956U,	// VMSGT_VI
    1073769564U,	// VMSGT_VX
    25184829U,	// VMSIF_M
    1073759998U,	// VMSLEU_VI
    1073768141U,	// VMSLEU_VV
    1073769673U,	// VMSLEU_VX
    1073759840U,	// VMSLE_VI
    1073767824U,	// VMSLE_VV
    1073769348U,	// VMSLE_VX
    1073768231U,	// VMSLTU_VV
    1073769774U,	// VMSLTU_VX
    1073768053U,	// VMSLT_VV
    1073769574U,	// VMSLT_VX
    1073759850U,	// VMSNE_VI
    1073767844U,	// VMSNE_VV
    1073769358U,	// VMSNE_VX
    25184838U,	// VMSOF_M
    1073768207U,	// VMULHSU_VV
    1073769739U,	// VMULHSU_VX
    1073768152U,	// VMULHU_VV
    1073769684U,	// VMULHU_VX
    1073767854U,	// VMULH_VV
    1073769368U,	// VMULH_VX
    1073767923U,	// VMUL_VV
    1073769416U,	// VMUL_VX
    8414043U,	// VMV1R_V
    8414060U,	// VMV2R_V
    8414077U,	// VMV4R_V
    8414094U,	// VMV8R_V
    9480855U,	// VMV_S_X
    8406384U,	// VMV_V_I
    8414153U,	// VMV_V_V
    8415904U,	// VMV_V_X
    8408633U,	// VMV_X_S
    536890036U,	// VMXNOR_MM
    536890047U,	// VMXOR_MM
    1073760076U,	// VNCLIPU_WI
    1073768407U,	// VNCLIPU_WV
    1073769896U,	// VNCLIPU_WX
    1073760065U,	// VNCLIP_WI
    1073768374U,	// VNCLIP_WV
    1073769863U,	// VNCLIP_WX
    1073767587U,	// VNMSAC_VV
    1073769228U,	// VNMSAC_VX
    1073767513U,	// VNMSUB_VV
    1073769178U,	// VNMSUB_VX
    1073760045U,	// VNSRA_WI
    1073768312U,	// VNSRA_WV
    1073769823U,	// VNSRA_WX
    1073760055U,	// VNSRL_WI
    1073768364U,	// VNSRL_WV
    1073769853U,	// VNSRL_WX
    1073759939U,	// VOR_VI
    1073768026U,	// VOR_VV
    1073769534U,	// VOR_VX
    25184811U,	// VPOPC_M
    1073761907U,	// VREDAND_VS
    1073762075U,	// VREDMAXU_VS
    1073762101U,	// VREDMAX_VS
    1073762062U,	// VREDMINU_VS
    1073762013U,	// VREDMIN_VS
    1073762025U,	// VREDOR_VS
    1073761932U,	// VREDSUM_VS
    1073762036U,	// VREDXOR_VS
    1073768174U,	// VREMU_VV
    1073769706U,	// VREMU_VX
    1073767953U,	// VREM_VV
    1073769435U,	// VREM_VX
    1073767434U,	// VRGATHEREI16_VV
    1073759926U,	// VRGATHER_VI
    1073768013U,	// VRGATHER_VV
    1073769521U,	// VRGATHER_VX
    1073759782U,	// VRSUB_VI
    1073769189U,	// VRSUB_VX
    16147283U,	// VS1R_V
    16147300U,	// VS2R_V
    16147317U,	// VS4R_V
    16147334U,	// VS8R_V
    1073759976U,	// VSADDU_VI
    1073768119U,	// VSADDU_VV
    1073769640U,	// VSADDU_VX
    1073759802U,	// VSADD_VI
    1073767765U,	// VSADD_VV
    1073769300U,	// VSADD_VX
    2147502843U,	// VSBC_VVM
    2147502897U,	// VSBC_VXM
    32922214U,	// VSE16_V
    16142353U,	// VSE1_V
    32920028U,	// VSE32_V
    32921121U,	// VSE64_V
    32923294U,	// VSE8_V
    402671044U,	// VSETIVLI
    536889882U,	// VSETVL
    402671054U,	// VSETVLI
    25182209U,	// VSEXT_VF2
    25182261U,	// VSEXT_VF4
    25182283U,	// VSEXT_VF8
    1073769453U,	// VSLIDE1DOWN_VX
    1073769484U,	// VSLIDE1UP_VX
    1073759888U,	// VSLIDEDOWN_VI
    1073769469U,	// VSLIDEDOWN_VX
    1073759903U,	// VSLIDEUP_VI
    1073769498U,	// VSLIDEUP_VX
    1073759860U,	// VSLL_VI
    1073767875U,	// VSLL_VV
    1073769378U,	// VSLL_VX
    1073767913U,	// VSMUL_VV
    1073769406U,	// VSMUL_VX
    40262852U,	// VSOXEI16_V
    40260666U,	// VSOXEI32_V
    40261759U,	// VSOXEI64_V
    40263893U,	// VSOXEI8_V
    40262271U,	// VSOXSEG2EI16_V
    40260085U,	// VSOXSEG2EI32_V
    40261178U,	// VSOXSEG2EI64_V
    40263349U,	// VSOXSEG2EI8_V
    40262335U,	// VSOXSEG3EI16_V
    40260149U,	// VSOXSEG3EI32_V
    40261242U,	// VSOXSEG3EI64_V
    40263409U,	// VSOXSEG3EI8_V
    40262399U,	// VSOXSEG4EI16_V
    40260213U,	// VSOXSEG4EI32_V
    40261306U,	// VSOXSEG4EI64_V
    40263469U,	// VSOXSEG4EI8_V
    40262463U,	// VSOXSEG5EI16_V
    40260277U,	// VSOXSEG5EI32_V
    40261370U,	// VSOXSEG5EI64_V
    40263529U,	// VSOXSEG5EI8_V
    40262527U,	// VSOXSEG6EI16_V
    40260341U,	// VSOXSEG6EI32_V
    40261434U,	// VSOXSEG6EI64_V
    40263589U,	// VSOXSEG6EI8_V
    40262591U,	// VSOXSEG7EI16_V
    40260405U,	// VSOXSEG7EI32_V
    40261498U,	// VSOXSEG7EI64_V
    40263649U,	// VSOXSEG7EI8_V
    40262655U,	// VSOXSEG8EI16_V
    40260469U,	// VSOXSEG8EI32_V
    40261562U,	// VSOXSEG8EI64_V
    40263709U,	// VSOXSEG8EI8_V
    1073759773U,	// VSRA_VI
    1073767461U,	// VSRA_VV
    1073769159U,	// VSRA_VX
    1073759879U,	// VSRL_VI
    1073767894U,	// VSRL_VV
    1073769397U,	// VSRL_VX
    40262236U,	// VSSE16_V
    40260050U,	// VSSE32_V
    40261143U,	// VSSE64_V
    40263317U,	// VSSE8_V
    32921804U,	// VSSEG2E16_V
    32919618U,	// VSSEG2E32_V
    32920711U,	// VSSEG2E64_V
    32922916U,	// VSSEG2E8_V
    32921858U,	// VSSEG3E16_V
    32919672U,	// VSSEG3E32_V
    32920765U,	// VSSEG3E64_V
    32922966U,	// VSSEG3E8_V
    32921912U,	// VSSEG4E16_V
    32919726U,	// VSSEG4E32_V
    32920819U,	// VSSEG4E64_V
    32923016U,	// VSSEG4E8_V
    32921966U,	// VSSEG5E16_V
    32919780U,	// VSSEG5E32_V
    32920873U,	// VSSEG5E64_V
    32923066U,	// VSSEG5E8_V
    32922020U,	// VSSEG6E16_V
    32919834U,	// VSSEG6E32_V
    32920927U,	// VSSEG6E64_V
    32923116U,	// VSSEG6E8_V
    32922074U,	// VSSEG7E16_V
    32919888U,	// VSSEG7E32_V
    32920981U,	// VSSEG7E64_V
    32923166U,	// VSSEG7E8_V
    32922128U,	// VSSEG8E16_V
    32919942U,	// VSSEG8E32_V
    32921035U,	// VSSEG8E64_V
    32923216U,	// VSSEG8E8_V
    1073759763U,	// VSSRA_VI
    1073767451U,	// VSSRA_VV
    1073769149U,	// VSSRA_VX
    1073759869U,	// VSSRL_VI
    1073767884U,	// VSSRL_VV
    1073769387U,	// VSSRL_VX
    40261822U,	// VSSSEG2E16_V
    40259636U,	// VSSSEG2E32_V
    40260729U,	// VSSSEG2E64_V
    40262935U,	// VSSSEG2E8_V
    40261876U,	// VSSSEG3E16_V
    40259690U,	// VSSSEG3E32_V
    40260783U,	// VSSSEG3E64_V
    40262985U,	// VSSSEG3E8_V
    40261930U,	// VSSSEG4E16_V
    40259744U,	// VSSSEG4E32_V
    40260837U,	// VSSSEG4E64_V
    40263035U,	// VSSSEG4E8_V
    40261984U,	// VSSSEG5E16_V
    40259798U,	// VSSSEG5E32_V
    40260891U,	// VSSSEG5E64_V
    40263085U,	// VSSSEG5E8_V
    40262038U,	// VSSSEG6E16_V
    40259852U,	// VSSSEG6E32_V
    40260945U,	// VSSSEG6E64_V
    40263135U,	// VSSSEG6E8_V
    40262092U,	// VSSSEG7E16_V
    40259906U,	// VSSSEG7E32_V
    40260999U,	// VSSSEG7E64_V
    40263185U,	// VSSSEG7E8_V
    40262146U,	// VSSSEG8E16_V
    40259960U,	// VSSSEG8E32_V
    40261053U,	// VSSSEG8E64_V
    40263235U,	// VSSSEG8E8_V
    1073768074U,	// VSSUBU_VV
    1073769595U,	// VSSUBU_VX
    1073767524U,	// VSSUB_VV
    1073769199U,	// VSSUB_VX
    1073767534U,	// VSUB_VV
    1073769209U,	// VSUB_VX
    40262876U,	// VSUXEI16_V
    40260690U,	// VSUXEI32_V
    40261783U,	// VSUXEI64_V
    40263915U,	// VSUXEI8_V
    40262303U,	// VSUXSEG2EI16_V
    40260117U,	// VSUXSEG2EI32_V
    40261210U,	// VSUXSEG2EI64_V
    40263379U,	// VSUXSEG2EI8_V
    40262367U,	// VSUXSEG3EI16_V
    40260181U,	// VSUXSEG3EI32_V
    40261274U,	// VSUXSEG3EI64_V
    40263439U,	// VSUXSEG3EI8_V
    40262431U,	// VSUXSEG4EI16_V
    40260245U,	// VSUXSEG4EI32_V
    40261338U,	// VSUXSEG4EI64_V
    40263499U,	// VSUXSEG4EI8_V
    40262495U,	// VSUXSEG5EI16_V
    40260309U,	// VSUXSEG5EI32_V
    40261402U,	// VSUXSEG5EI64_V
    40263559U,	// VSUXSEG5EI8_V
    40262559U,	// VSUXSEG6EI16_V
    40260373U,	// VSUXSEG6EI32_V
    40261466U,	// VSUXSEG6EI64_V
    40263619U,	// VSUXSEG6EI8_V
    40262623U,	// VSUXSEG7EI16_V
    40260437U,	// VSUXSEG7EI32_V
    40261530U,	// VSUXSEG7EI64_V
    40263679U,	// VSUXSEG7EI8_V
    40262687U,	// VSUXSEG8EI16_V
    40260501U,	// VSUXSEG8EI32_V
    40261594U,	// VSUXSEG8EI64_V
    40263739U,	// VSUXSEG8EI8_V
    1073768130U,	// VWADDU_VV
    1073769651U,	// VWADDU_VX
    1073768396U,	// VWADDU_WV
    1073769885U,	// VWADDU_WX
    1073767795U,	// VWADD_VV
    1073769319U,	// VWADD_VX
    1073768354U,	// VWADD_WV
    1073769843U,	// VWADD_WX
    1073768194U,	// VWMACCSU_VV
    1073769726U,	// VWMACCSU_VX
    1073769551U,	// VWMACCUS_VX
    1073768096U,	// VWMACCU_VV
    1073769617U,	// VWMACCU_VX
    1073767691U,	// VWMACC_VV
    1073769259U,	// VWMACC_VX
    1073768219U,	// VWMULSU_VV
    1073769751U,	// VWMULSU_VX
    1073768163U,	// VWMULU_VV
    1073769695U,	// VWMULU_VX
    1073767943U,	// VWMUL_VV
    1073769425U,	// VWMUL_VX
    1073762048U,	// VWREDSUMU_VS
    1073761958U,	// VWREDSUM_VS
    1073768085U,	// VWSUBU_VV
    1073769606U,	// VWSUBU_VX
    1073768385U,	// VWSUBU_WV
    1073769874U,	// VWSUBU_WX
    1073767554U,	// VWSUB_VV
    1073769218U,	// VWSUB_VX
    1073768333U,	// VWSUB_WV
    1073769833U,	// VWSUB_WX
    1073759947U,	// VXOR_VI
    1073768034U,	// VXOR_VV
    1073769542U,	// VXOR_VX
    25182220U,	// VZEXT_VF2
    25182272U,	// VZEXT_VF4
    25182294U,	// VZEXT_VF8
    1440U,	// WFI
    536890688U,	// XNOR
    536890709U,	// XOR
    536888804U,	// XORI
    536887447U,	// XPERMB
    536888501U,	// XPERMH
    536890204U,	// XPERMN
    536897670U,	// XPERMW
    8406275U,	// ZEXTH_RV32
    8406275U,	// ZEXTH_RV64
  };

  static const uint8_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_INSTR_REF
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLReg
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    0U,	// PseudoFLD
    0U,	// PseudoFLH
    0U,	// PseudoFLW
    0U,	// PseudoFSD
    0U,	// PseudoFSH
    0U,	// PseudoFSW
    0U,	// PseudoJump
    0U,	// PseudoLA
    0U,	// PseudoLA_TLS_GD
    0U,	// PseudoLA_TLS_IE
    0U,	// PseudoLB
    0U,	// PseudoLBU
    0U,	// PseudoLD
    0U,	// PseudoLH
    0U,	// PseudoLHU
    0U,	// PseudoLI
    0U,	// PseudoLLA
    0U,	// PseudoLW
    0U,	// PseudoLWU
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoRET
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    0U,	// PseudoSB
    0U,	// PseudoSD
    0U,	// PseudoSEXT_B
    0U,	// PseudoSEXT_H
    0U,	// PseudoSH
    0U,	// PseudoSW
    0U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVAMOADDEI16_WD_M1_MF2
    0U,	// PseudoVAMOADDEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M1_MF4
    0U,	// PseudoVAMOADDEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOADDEI16_WD_M2_M1
    0U,	// PseudoVAMOADDEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOADDEI16_WD_M2_MF2
    0U,	// PseudoVAMOADDEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M4_M1
    0U,	// PseudoVAMOADDEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOADDEI16_WD_M4_M2
    0U,	// PseudoVAMOADDEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M8_M2
    0U,	// PseudoVAMOADDEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M8_M4
    0U,	// PseudoVAMOADDEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOADDEI16_WD_MF2_MF4
    0U,	// PseudoVAMOADDEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOADDEI32_WD_M1_M1
    0U,	// PseudoVAMOADDEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOADDEI32_WD_M1_MF2
    0U,	// PseudoVAMOADDEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOADDEI32_WD_M2_M1
    0U,	// PseudoVAMOADDEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOADDEI32_WD_M2_M2
    0U,	// PseudoVAMOADDEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOADDEI32_WD_M4_M2
    0U,	// PseudoVAMOADDEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOADDEI32_WD_M4_M4
    0U,	// PseudoVAMOADDEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOADDEI32_WD_M8_M4
    0U,	// PseudoVAMOADDEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOADDEI32_WD_M8_M8
    0U,	// PseudoVAMOADDEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOADDEI32_WD_MF2_MF2
    0U,	// PseudoVAMOADDEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOADDEI64_WD_M1_M1
    0U,	// PseudoVAMOADDEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOADDEI64_WD_M1_M2
    0U,	// PseudoVAMOADDEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOADDEI64_WD_M2_M2
    0U,	// PseudoVAMOADDEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOADDEI64_WD_M2_M4
    0U,	// PseudoVAMOADDEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOADDEI64_WD_M4_M4
    0U,	// PseudoVAMOADDEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOADDEI64_WD_M4_M8
    0U,	// PseudoVAMOADDEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOADDEI64_WD_M8_M8
    0U,	// PseudoVAMOADDEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOADDEI64_WD_MF2_M1
    0U,	// PseudoVAMOADDEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOADDEI8_WD_M1_MF4
    0U,	// PseudoVAMOADDEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOADDEI8_WD_M1_MF8
    0U,	// PseudoVAMOADDEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOADDEI8_WD_M2_MF2
    0U,	// PseudoVAMOADDEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOADDEI8_WD_M2_MF4
    0U,	// PseudoVAMOADDEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOADDEI8_WD_M4_M1
    0U,	// PseudoVAMOADDEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOADDEI8_WD_M4_MF2
    0U,	// PseudoVAMOADDEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOADDEI8_WD_M8_M1
    0U,	// PseudoVAMOADDEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOADDEI8_WD_M8_M2
    0U,	// PseudoVAMOADDEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOADDEI8_WD_MF2_MF8
    0U,	// PseudoVAMOADDEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOANDEI16_WD_M1_MF2
    0U,	// PseudoVAMOANDEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M1_MF4
    0U,	// PseudoVAMOANDEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOANDEI16_WD_M2_M1
    0U,	// PseudoVAMOANDEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOANDEI16_WD_M2_MF2
    0U,	// PseudoVAMOANDEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M4_M1
    0U,	// PseudoVAMOANDEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOANDEI16_WD_M4_M2
    0U,	// PseudoVAMOANDEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M8_M2
    0U,	// PseudoVAMOANDEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M8_M4
    0U,	// PseudoVAMOANDEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOANDEI16_WD_MF2_MF4
    0U,	// PseudoVAMOANDEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOANDEI32_WD_M1_M1
    0U,	// PseudoVAMOANDEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOANDEI32_WD_M1_MF2
    0U,	// PseudoVAMOANDEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOANDEI32_WD_M2_M1
    0U,	// PseudoVAMOANDEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOANDEI32_WD_M2_M2
    0U,	// PseudoVAMOANDEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOANDEI32_WD_M4_M2
    0U,	// PseudoVAMOANDEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOANDEI32_WD_M4_M4
    0U,	// PseudoVAMOANDEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOANDEI32_WD_M8_M4
    0U,	// PseudoVAMOANDEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOANDEI32_WD_M8_M8
    0U,	// PseudoVAMOANDEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOANDEI32_WD_MF2_MF2
    0U,	// PseudoVAMOANDEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOANDEI64_WD_M1_M1
    0U,	// PseudoVAMOANDEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOANDEI64_WD_M1_M2
    0U,	// PseudoVAMOANDEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOANDEI64_WD_M2_M2
    0U,	// PseudoVAMOANDEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOANDEI64_WD_M2_M4
    0U,	// PseudoVAMOANDEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOANDEI64_WD_M4_M4
    0U,	// PseudoVAMOANDEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOANDEI64_WD_M4_M8
    0U,	// PseudoVAMOANDEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOANDEI64_WD_M8_M8
    0U,	// PseudoVAMOANDEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOANDEI64_WD_MF2_M1
    0U,	// PseudoVAMOANDEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOANDEI8_WD_M1_MF4
    0U,	// PseudoVAMOANDEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOANDEI8_WD_M1_MF8
    0U,	// PseudoVAMOANDEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOANDEI8_WD_M2_MF2
    0U,	// PseudoVAMOANDEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOANDEI8_WD_M2_MF4
    0U,	// PseudoVAMOANDEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOANDEI8_WD_M4_M1
    0U,	// PseudoVAMOANDEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOANDEI8_WD_M4_MF2
    0U,	// PseudoVAMOANDEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOANDEI8_WD_M8_M1
    0U,	// PseudoVAMOANDEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOANDEI8_WD_M8_M2
    0U,	// PseudoVAMOANDEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOANDEI8_WD_MF2_MF8
    0U,	// PseudoVAMOANDEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF2
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF4
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M2_M1
    0U,	// PseudoVAMOMAXEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M2_MF2
    0U,	// PseudoVAMOMAXEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M4_M1
    0U,	// PseudoVAMOMAXEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M4_M2
    0U,	// PseudoVAMOMAXEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M8_M2
    0U,	// PseudoVAMOMAXEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M8_M4
    0U,	// PseudoVAMOMAXEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMAXEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M1_M1
    0U,	// PseudoVAMOMAXEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M1_MF2
    0U,	// PseudoVAMOMAXEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M2_M1
    0U,	// PseudoVAMOMAXEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M2_M2
    0U,	// PseudoVAMOMAXEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M4_M2
    0U,	// PseudoVAMOMAXEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M4_M4
    0U,	// PseudoVAMOMAXEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M8_M4
    0U,	// PseudoVAMOMAXEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M8_M8
    0U,	// PseudoVAMOMAXEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMAXEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M1_M1
    0U,	// PseudoVAMOMAXEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M1_M2
    0U,	// PseudoVAMOMAXEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M2_M2
    0U,	// PseudoVAMOMAXEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M2_M4
    0U,	// PseudoVAMOMAXEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M4_M4
    0U,	// PseudoVAMOMAXEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M4_M8
    0U,	// PseudoVAMOMAXEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M8_M8
    0U,	// PseudoVAMOMAXEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXEI64_WD_MF2_M1
    0U,	// PseudoVAMOMAXEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF4
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF8
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF2
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF4
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M4_M1
    0U,	// PseudoVAMOMAXEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M4_MF2
    0U,	// PseudoVAMOMAXEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M8_M1
    0U,	// PseudoVAMOMAXEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M8_M2
    0U,	// PseudoVAMOMAXEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMAXEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF2
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF4
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M2_M1
    0U,	// PseudoVAMOMAXUEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M2_MF2
    0U,	// PseudoVAMOMAXUEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M1
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M2
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M2
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M4
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M1_M1
    0U,	// PseudoVAMOMAXUEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M1_MF2
    0U,	// PseudoVAMOMAXUEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M1
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M2
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M2
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M4
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M4
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M8
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M1
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M2
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M2
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M4
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M4
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M8
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M8_M8
    0U,	// PseudoVAMOMAXUEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_MF2_M1
    0U,	// PseudoVAMOMAXUEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF4
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF8
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF2
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF4
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M4_M1
    0U,	// PseudoVAMOMAXUEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M4_MF2
    0U,	// PseudoVAMOMAXUEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M1
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M2
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMINEI16_WD_M1_MF2
    0U,	// PseudoVAMOMINEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M1_MF4
    0U,	// PseudoVAMOMINEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINEI16_WD_M2_M1
    0U,	// PseudoVAMOMINEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINEI16_WD_M2_MF2
    0U,	// PseudoVAMOMINEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M4_M1
    0U,	// PseudoVAMOMINEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINEI16_WD_M4_M2
    0U,	// PseudoVAMOMINEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M8_M2
    0U,	// PseudoVAMOMINEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M8_M4
    0U,	// PseudoVAMOMINEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMINEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMINEI32_WD_M1_M1
    0U,	// PseudoVAMOMINEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINEI32_WD_M1_MF2
    0U,	// PseudoVAMOMINEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINEI32_WD_M2_M1
    0U,	// PseudoVAMOMINEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINEI32_WD_M2_M2
    0U,	// PseudoVAMOMINEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINEI32_WD_M4_M2
    0U,	// PseudoVAMOMINEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINEI32_WD_M4_M4
    0U,	// PseudoVAMOMINEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINEI32_WD_M8_M4
    0U,	// PseudoVAMOMINEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINEI32_WD_M8_M8
    0U,	// PseudoVAMOMINEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMINEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMINEI64_WD_M1_M1
    0U,	// PseudoVAMOMINEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINEI64_WD_M1_M2
    0U,	// PseudoVAMOMINEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMINEI64_WD_M2_M2
    0U,	// PseudoVAMOMINEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINEI64_WD_M2_M4
    0U,	// PseudoVAMOMINEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMINEI64_WD_M4_M4
    0U,	// PseudoVAMOMINEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINEI64_WD_M4_M8
    0U,	// PseudoVAMOMINEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMINEI64_WD_M8_M8
    0U,	// PseudoVAMOMINEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINEI64_WD_MF2_M1
    0U,	// PseudoVAMOMINEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMINEI8_WD_M1_MF4
    0U,	// PseudoVAMOMINEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINEI8_WD_M1_MF8
    0U,	// PseudoVAMOMINEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMINEI8_WD_M2_MF2
    0U,	// PseudoVAMOMINEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINEI8_WD_M2_MF4
    0U,	// PseudoVAMOMINEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMINEI8_WD_M4_M1
    0U,	// PseudoVAMOMINEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINEI8_WD_M4_MF2
    0U,	// PseudoVAMOMINEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMINEI8_WD_M8_M1
    0U,	// PseudoVAMOMINEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMINEI8_WD_M8_M2
    0U,	// PseudoVAMOMINEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMINEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF2
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF4
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M2_M1
    0U,	// PseudoVAMOMINUEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M2_MF2
    0U,	// PseudoVAMOMINUEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M4_M1
    0U,	// PseudoVAMOMINUEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M4_M2
    0U,	// PseudoVAMOMINUEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M8_M2
    0U,	// PseudoVAMOMINUEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M8_M4
    0U,	// PseudoVAMOMINUEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINUEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMINUEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M1_M1
    0U,	// PseudoVAMOMINUEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M1_MF2
    0U,	// PseudoVAMOMINUEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M2_M1
    0U,	// PseudoVAMOMINUEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M2_M2
    0U,	// PseudoVAMOMINUEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M4_M2
    0U,	// PseudoVAMOMINUEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M4_M4
    0U,	// PseudoVAMOMINUEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M8_M4
    0U,	// PseudoVAMOMINUEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M8_M8
    0U,	// PseudoVAMOMINUEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINUEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMINUEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M1_M1
    0U,	// PseudoVAMOMINUEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M1_M2
    0U,	// PseudoVAMOMINUEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M2_M2
    0U,	// PseudoVAMOMINUEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M2_M4
    0U,	// PseudoVAMOMINUEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M4_M4
    0U,	// PseudoVAMOMINUEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M4_M8
    0U,	// PseudoVAMOMINUEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M8_M8
    0U,	// PseudoVAMOMINUEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINUEI64_WD_MF2_M1
    0U,	// PseudoVAMOMINUEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF4
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF8
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF2
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF4
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M4_M1
    0U,	// PseudoVAMOMINUEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M4_MF2
    0U,	// PseudoVAMOMINUEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M8_M1
    0U,	// PseudoVAMOMINUEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M8_M2
    0U,	// PseudoVAMOMINUEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINUEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMINUEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOOREI16_WD_M1_MF2
    0U,	// PseudoVAMOOREI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOOREI16_WD_M1_MF4
    0U,	// PseudoVAMOOREI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOOREI16_WD_M2_M1
    0U,	// PseudoVAMOOREI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOOREI16_WD_M2_MF2
    0U,	// PseudoVAMOOREI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOOREI16_WD_M4_M1
    0U,	// PseudoVAMOOREI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOOREI16_WD_M4_M2
    0U,	// PseudoVAMOOREI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOOREI16_WD_M8_M2
    0U,	// PseudoVAMOOREI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOOREI16_WD_M8_M4
    0U,	// PseudoVAMOOREI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOOREI16_WD_MF2_MF4
    0U,	// PseudoVAMOOREI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOOREI32_WD_M1_M1
    0U,	// PseudoVAMOOREI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOOREI32_WD_M1_MF2
    0U,	// PseudoVAMOOREI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOOREI32_WD_M2_M1
    0U,	// PseudoVAMOOREI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOOREI32_WD_M2_M2
    0U,	// PseudoVAMOOREI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOOREI32_WD_M4_M2
    0U,	// PseudoVAMOOREI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOOREI32_WD_M4_M4
    0U,	// PseudoVAMOOREI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOOREI32_WD_M8_M4
    0U,	// PseudoVAMOOREI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOOREI32_WD_M8_M8
    0U,	// PseudoVAMOOREI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOOREI32_WD_MF2_MF2
    0U,	// PseudoVAMOOREI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOOREI64_WD_M1_M1
    0U,	// PseudoVAMOOREI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOOREI64_WD_M1_M2
    0U,	// PseudoVAMOOREI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOOREI64_WD_M2_M2
    0U,	// PseudoVAMOOREI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOOREI64_WD_M2_M4
    0U,	// PseudoVAMOOREI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOOREI64_WD_M4_M4
    0U,	// PseudoVAMOOREI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOOREI64_WD_M4_M8
    0U,	// PseudoVAMOOREI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOOREI64_WD_M8_M8
    0U,	// PseudoVAMOOREI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOOREI64_WD_MF2_M1
    0U,	// PseudoVAMOOREI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOOREI8_WD_M1_MF4
    0U,	// PseudoVAMOOREI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOOREI8_WD_M1_MF8
    0U,	// PseudoVAMOOREI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOOREI8_WD_M2_MF2
    0U,	// PseudoVAMOOREI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOOREI8_WD_M2_MF4
    0U,	// PseudoVAMOOREI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOOREI8_WD_M4_M1
    0U,	// PseudoVAMOOREI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOOREI8_WD_M4_MF2
    0U,	// PseudoVAMOOREI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOOREI8_WD_M8_M1
    0U,	// PseudoVAMOOREI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOOREI8_WD_M8_M2
    0U,	// PseudoVAMOOREI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOOREI8_WD_MF2_MF8
    0U,	// PseudoVAMOOREI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF2
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF4
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M2_M1
    0U,	// PseudoVAMOSWAPEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M2_MF2
    0U,	// PseudoVAMOSWAPEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M1
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M2
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M2
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M4
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4
    0U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M1_M1
    0U,	// PseudoVAMOSWAPEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M1_MF2
    0U,	// PseudoVAMOSWAPEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M1
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M2
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M2
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M4
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M4
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M8
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2
    0U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M1
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M2
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M2
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M4
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M4
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M8
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M8_M8
    0U,	// PseudoVAMOSWAPEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_MF2_M1
    0U,	// PseudoVAMOSWAPEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF4
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF8
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF2
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF4
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M4_M1
    0U,	// PseudoVAMOSWAPEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M4_MF2
    0U,	// PseudoVAMOSWAPEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M1
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M2
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8
    0U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOXOREI16_WD_M1_MF2
    0U,	// PseudoVAMOXOREI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M1_MF4
    0U,	// PseudoVAMOXOREI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOXOREI16_WD_M2_M1
    0U,	// PseudoVAMOXOREI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOXOREI16_WD_M2_MF2
    0U,	// PseudoVAMOXOREI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M4_M1
    0U,	// PseudoVAMOXOREI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOXOREI16_WD_M4_M2
    0U,	// PseudoVAMOXOREI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M8_M2
    0U,	// PseudoVAMOXOREI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M8_M4
    0U,	// PseudoVAMOXOREI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOXOREI16_WD_MF2_MF4
    0U,	// PseudoVAMOXOREI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOXOREI32_WD_M1_M1
    0U,	// PseudoVAMOXOREI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOXOREI32_WD_M1_MF2
    0U,	// PseudoVAMOXOREI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOXOREI32_WD_M2_M1
    0U,	// PseudoVAMOXOREI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOXOREI32_WD_M2_M2
    0U,	// PseudoVAMOXOREI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOXOREI32_WD_M4_M2
    0U,	// PseudoVAMOXOREI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOXOREI32_WD_M4_M4
    0U,	// PseudoVAMOXOREI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOXOREI32_WD_M8_M4
    0U,	// PseudoVAMOXOREI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOXOREI32_WD_M8_M8
    0U,	// PseudoVAMOXOREI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOXOREI32_WD_MF2_MF2
    0U,	// PseudoVAMOXOREI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOXOREI64_WD_M1_M1
    0U,	// PseudoVAMOXOREI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOXOREI64_WD_M1_M2
    0U,	// PseudoVAMOXOREI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOXOREI64_WD_M2_M2
    0U,	// PseudoVAMOXOREI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOXOREI64_WD_M2_M4
    0U,	// PseudoVAMOXOREI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOXOREI64_WD_M4_M4
    0U,	// PseudoVAMOXOREI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOXOREI64_WD_M4_M8
    0U,	// PseudoVAMOXOREI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOXOREI64_WD_M8_M8
    0U,	// PseudoVAMOXOREI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOXOREI64_WD_MF2_M1
    0U,	// PseudoVAMOXOREI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOXOREI8_WD_M1_MF4
    0U,	// PseudoVAMOXOREI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOXOREI8_WD_M1_MF8
    0U,	// PseudoVAMOXOREI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOXOREI8_WD_M2_MF2
    0U,	// PseudoVAMOXOREI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOXOREI8_WD_M2_MF4
    0U,	// PseudoVAMOXOREI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOXOREI8_WD_M4_M1
    0U,	// PseudoVAMOXOREI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOXOREI8_WD_M4_MF2
    0U,	// PseudoVAMOXOREI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOXOREI8_WD_M8_M1
    0U,	// PseudoVAMOXOREI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOXOREI8_WD_M8_M2
    0U,	// PseudoVAMOXOREI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOXOREI8_WD_MF2_MF8
    0U,	// PseudoVAMOXOREI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVCOMPRESS_VM_M1
    0U,	// PseudoVCOMPRESS_VM_M2
    0U,	// PseudoVCOMPRESS_VM_M4
    0U,	// PseudoVCOMPRESS_VM_M8
    0U,	// PseudoVCOMPRESS_VM_MF2
    0U,	// PseudoVCOMPRESS_VM_MF4
    0U,	// PseudoVCOMPRESS_VM_MF8
    0U,	// PseudoVDIVU_VV_M1
    0U,	// PseudoVDIVU_VV_M1_MASK
    0U,	// PseudoVDIVU_VV_M2
    0U,	// PseudoVDIVU_VV_M2_MASK
    0U,	// PseudoVDIVU_VV_M4
    0U,	// PseudoVDIVU_VV_M4_MASK
    0U,	// PseudoVDIVU_VV_M8
    0U,	// PseudoVDIVU_VV_M8_MASK
    0U,	// PseudoVDIVU_VV_MF2
    0U,	// PseudoVDIVU_VV_MF2_MASK
    0U,	// PseudoVDIVU_VV_MF4
    0U,	// PseudoVDIVU_VV_MF4_MASK
    0U,	// PseudoVDIVU_VV_MF8
    0U,	// PseudoVDIVU_VV_MF8_MASK
    0U,	// PseudoVDIVU_VX_M1
    0U,	// PseudoVDIVU_VX_M1_MASK
    0U,	// PseudoVDIVU_VX_M2
    0U,	// PseudoVDIVU_VX_M2_MASK
    0U,	// PseudoVDIVU_VX_M4
    0U,	// PseudoVDIVU_VX_M4_MASK
    0U,	// PseudoVDIVU_VX_M8
    0U,	// PseudoVDIVU_VX_M8_MASK
    0U,	// PseudoVDIVU_VX_MF2
    0U,	// PseudoVDIVU_VX_MF2_MASK
    0U,	// PseudoVDIVU_VX_MF4
    0U,	// PseudoVDIVU_VX_MF4_MASK
    0U,	// PseudoVDIVU_VX_MF8
    0U,	// PseudoVDIVU_VX_MF8_MASK
    0U,	// PseudoVDIV_VV_M1
    0U,	// PseudoVDIV_VV_M1_MASK
    0U,	// PseudoVDIV_VV_M2
    0U,	// PseudoVDIV_VV_M2_MASK
    0U,	// PseudoVDIV_VV_M4
    0U,	// PseudoVDIV_VV_M4_MASK
    0U,	// PseudoVDIV_VV_M8
    0U,	// PseudoVDIV_VV_M8_MASK
    0U,	// PseudoVDIV_VV_MF2
    0U,	// PseudoVDIV_VV_MF2_MASK
    0U,	// PseudoVDIV_VV_MF4
    0U,	// PseudoVDIV_VV_MF4_MASK
    0U,	// PseudoVDIV_VV_MF8
    0U,	// PseudoVDIV_VV_MF8_MASK
    0U,	// PseudoVDIV_VX_M1
    0U,	// PseudoVDIV_VX_M1_MASK
    0U,	// PseudoVDIV_VX_M2
    0U,	// PseudoVDIV_VX_M2_MASK
    0U,	// PseudoVDIV_VX_M4
    0U,	// PseudoVDIV_VX_M4_MASK
    0U,	// PseudoVDIV_VX_M8
    0U,	// PseudoVDIV_VX_M8_MASK
    0U,	// PseudoVDIV_VX_MF2
    0U,	// PseudoVDIV_VX_MF2_MASK
    0U,	// PseudoVDIV_VX_MF4
    0U,	// PseudoVDIV_VX_MF4_MASK
    0U,	// PseudoVDIV_VX_MF8
    0U,	// PseudoVDIV_VX_MF8_MASK
    0U,	// PseudoVFADD_VF16_M1
    0U,	// PseudoVFADD_VF16_M1_MASK
    0U,	// PseudoVFADD_VF16_M2
    0U,	// PseudoVFADD_VF16_M2_MASK
    0U,	// PseudoVFADD_VF16_M4
    0U,	// PseudoVFADD_VF16_M4_MASK
    0U,	// PseudoVFADD_VF16_M8
    0U,	// PseudoVFADD_VF16_M8_MASK
    0U,	// PseudoVFADD_VF16_MF2
    0U,	// PseudoVFADD_VF16_MF2_MASK
    0U,	// PseudoVFADD_VF16_MF4
    0U,	// PseudoVFADD_VF16_MF4_MASK
    0U,	// PseudoVFADD_VF16_MF8
    0U,	// PseudoVFADD_VF16_MF8_MASK
    0U,	// PseudoVFADD_VF32_M1
    0U,	// PseudoVFADD_VF32_M1_MASK
    0U,	// PseudoVFADD_VF32_M2
    0U,	// PseudoVFADD_VF32_M2_MASK
    0U,	// PseudoVFADD_VF32_M4
    0U,	// PseudoVFADD_VF32_M4_MASK
    0U,	// PseudoVFADD_VF32_M8
    0U,	// PseudoVFADD_VF32_M8_MASK
    0U,	// PseudoVFADD_VF32_MF2
    0U,	// PseudoVFADD_VF32_MF2_MASK
    0U,	// PseudoVFADD_VF32_MF4
    0U,	// PseudoVFADD_VF32_MF4_MASK
    0U,	// PseudoVFADD_VF32_MF8
    0U,	// PseudoVFADD_VF32_MF8_MASK
    0U,	// PseudoVFADD_VF64_M1
    0U,	// PseudoVFADD_VF64_M1_MASK
    0U,	// PseudoVFADD_VF64_M2
    0U,	// PseudoVFADD_VF64_M2_MASK
    0U,	// PseudoVFADD_VF64_M4
    0U,	// PseudoVFADD_VF64_M4_MASK
    0U,	// PseudoVFADD_VF64_M8
    0U,	// PseudoVFADD_VF64_M8_MASK
    0U,	// PseudoVFADD_VF64_MF2
    0U,	// PseudoVFADD_VF64_MF2_MASK
    0U,	// PseudoVFADD_VF64_MF4
    0U,	// PseudoVFADD_VF64_MF4_MASK
    0U,	// PseudoVFADD_VF64_MF8
    0U,	// PseudoVFADD_VF64_MF8_MASK
    0U,	// PseudoVFADD_VV_M1
    0U,	// PseudoVFADD_VV_M1_MASK
    0U,	// PseudoVFADD_VV_M2
    0U,	// PseudoVFADD_VV_M2_MASK
    0U,	// PseudoVFADD_VV_M4
    0U,	// PseudoVFADD_VV_M4_MASK
    0U,	// PseudoVFADD_VV_M8
    0U,	// PseudoVFADD_VV_M8_MASK
    0U,	// PseudoVFADD_VV_MF2
    0U,	// PseudoVFADD_VV_MF2_MASK
    0U,	// PseudoVFADD_VV_MF4
    0U,	// PseudoVFADD_VV_MF4_MASK
    0U,	// PseudoVFADD_VV_MF8
    0U,	// PseudoVFADD_VV_MF8_MASK
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCLASS_V_MF8
    0U,	// PseudoVFCLASS_V_MF8_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1
    0U,	// PseudoVFCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2
    0U,	// PseudoVFCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4
    0U,	// PseudoVFCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8
    0U,	// PseudoVFCVT_F_XU_V_M8_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2
    0U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4
    0U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF8
    0U,	// PseudoVFCVT_F_XU_V_MF8_MASK
    0U,	// PseudoVFCVT_F_X_V_M1
    0U,	// PseudoVFCVT_F_X_V_M1_MASK
    0U,	// PseudoVFCVT_F_X_V_M2
    0U,	// PseudoVFCVT_F_X_V_M2_MASK
    0U,	// PseudoVFCVT_F_X_V_M4
    0U,	// PseudoVFCVT_F_X_V_M4_MASK
    0U,	// PseudoVFCVT_F_X_V_M8
    0U,	// PseudoVFCVT_F_X_V_M8_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2
    0U,	// PseudoVFCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4
    0U,	// PseudoVFCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFCVT_F_X_V_MF8
    0U,	// PseudoVFCVT_F_X_V_MF8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF8
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF8_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF8
    0U,	// PseudoVFCVT_XU_F_V_MF8_MASK
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_MF8
    0U,	// PseudoVFCVT_X_F_V_MF8_MASK
    0U,	// PseudoVFDIV_VF16_M1
    0U,	// PseudoVFDIV_VF16_M1_MASK
    0U,	// PseudoVFDIV_VF16_M2
    0U,	// PseudoVFDIV_VF16_M2_MASK
    0U,	// PseudoVFDIV_VF16_M4
    0U,	// PseudoVFDIV_VF16_M4_MASK
    0U,	// PseudoVFDIV_VF16_M8
    0U,	// PseudoVFDIV_VF16_M8_MASK
    0U,	// PseudoVFDIV_VF16_MF2
    0U,	// PseudoVFDIV_VF16_MF2_MASK
    0U,	// PseudoVFDIV_VF16_MF4
    0U,	// PseudoVFDIV_VF16_MF4_MASK
    0U,	// PseudoVFDIV_VF16_MF8
    0U,	// PseudoVFDIV_VF16_MF8_MASK
    0U,	// PseudoVFDIV_VF32_M1
    0U,	// PseudoVFDIV_VF32_M1_MASK
    0U,	// PseudoVFDIV_VF32_M2
    0U,	// PseudoVFDIV_VF32_M2_MASK
    0U,	// PseudoVFDIV_VF32_M4
    0U,	// PseudoVFDIV_VF32_M4_MASK
    0U,	// PseudoVFDIV_VF32_M8
    0U,	// PseudoVFDIV_VF32_M8_MASK
    0U,	// PseudoVFDIV_VF32_MF2
    0U,	// PseudoVFDIV_VF32_MF2_MASK
    0U,	// PseudoVFDIV_VF32_MF4
    0U,	// PseudoVFDIV_VF32_MF4_MASK
    0U,	// PseudoVFDIV_VF32_MF8
    0U,	// PseudoVFDIV_VF32_MF8_MASK
    0U,	// PseudoVFDIV_VF64_M1
    0U,	// PseudoVFDIV_VF64_M1_MASK
    0U,	// PseudoVFDIV_VF64_M2
    0U,	// PseudoVFDIV_VF64_M2_MASK
    0U,	// PseudoVFDIV_VF64_M4
    0U,	// PseudoVFDIV_VF64_M4_MASK
    0U,	// PseudoVFDIV_VF64_M8
    0U,	// PseudoVFDIV_VF64_M8_MASK
    0U,	// PseudoVFDIV_VF64_MF2
    0U,	// PseudoVFDIV_VF64_MF2_MASK
    0U,	// PseudoVFDIV_VF64_MF4
    0U,	// PseudoVFDIV_VF64_MF4_MASK
    0U,	// PseudoVFDIV_VF64_MF8
    0U,	// PseudoVFDIV_VF64_MF8_MASK
    0U,	// PseudoVFDIV_VV_M1
    0U,	// PseudoVFDIV_VV_M1_MASK
    0U,	// PseudoVFDIV_VV_M2
    0U,	// PseudoVFDIV_VV_M2_MASK
    0U,	// PseudoVFDIV_VV_M4
    0U,	// PseudoVFDIV_VV_M4_MASK
    0U,	// PseudoVFDIV_VV_M8
    0U,	// PseudoVFDIV_VV_M8_MASK
    0U,	// PseudoVFDIV_VV_MF2
    0U,	// PseudoVFDIV_VV_MF2_MASK
    0U,	// PseudoVFDIV_VV_MF4
    0U,	// PseudoVFDIV_VV_MF4_MASK
    0U,	// PseudoVFDIV_VV_MF8
    0U,	// PseudoVFDIV_VV_MF8_MASK
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_VF16_M1
    0U,	// PseudoVFMACC_VF16_M1_MASK
    0U,	// PseudoVFMACC_VF16_M2
    0U,	// PseudoVFMACC_VF16_M2_MASK
    0U,	// PseudoVFMACC_VF16_M4
    0U,	// PseudoVFMACC_VF16_M4_MASK
    0U,	// PseudoVFMACC_VF16_M8
    0U,	// PseudoVFMACC_VF16_M8_MASK
    0U,	// PseudoVFMACC_VF16_MF2
    0U,	// PseudoVFMACC_VF16_MF2_MASK
    0U,	// PseudoVFMACC_VF16_MF4
    0U,	// PseudoVFMACC_VF16_MF4_MASK
    0U,	// PseudoVFMACC_VF16_MF8
    0U,	// PseudoVFMACC_VF16_MF8_MASK
    0U,	// PseudoVFMACC_VF32_M1
    0U,	// PseudoVFMACC_VF32_M1_MASK
    0U,	// PseudoVFMACC_VF32_M2
    0U,	// PseudoVFMACC_VF32_M2_MASK
    0U,	// PseudoVFMACC_VF32_M4
    0U,	// PseudoVFMACC_VF32_M4_MASK
    0U,	// PseudoVFMACC_VF32_M8
    0U,	// PseudoVFMACC_VF32_M8_MASK
    0U,	// PseudoVFMACC_VF32_MF2
    0U,	// PseudoVFMACC_VF32_MF2_MASK
    0U,	// PseudoVFMACC_VF32_MF4
    0U,	// PseudoVFMACC_VF32_MF4_MASK
    0U,	// PseudoVFMACC_VF32_MF8
    0U,	// PseudoVFMACC_VF32_MF8_MASK
    0U,	// PseudoVFMACC_VF64_M1
    0U,	// PseudoVFMACC_VF64_M1_MASK
    0U,	// PseudoVFMACC_VF64_M2
    0U,	// PseudoVFMACC_VF64_M2_MASK
    0U,	// PseudoVFMACC_VF64_M4
    0U,	// PseudoVFMACC_VF64_M4_MASK
    0U,	// PseudoVFMACC_VF64_M8
    0U,	// PseudoVFMACC_VF64_M8_MASK
    0U,	// PseudoVFMACC_VF64_MF2
    0U,	// PseudoVFMACC_VF64_MF2_MASK
    0U,	// PseudoVFMACC_VF64_MF4
    0U,	// PseudoVFMACC_VF64_MF4_MASK
    0U,	// PseudoVFMACC_VF64_MF8
    0U,	// PseudoVFMACC_VF64_MF8_MASK
    0U,	// PseudoVFMACC_VV_M1
    0U,	// PseudoVFMACC_VV_M1_MASK
    0U,	// PseudoVFMACC_VV_M2
    0U,	// PseudoVFMACC_VV_M2_MASK
    0U,	// PseudoVFMACC_VV_M4
    0U,	// PseudoVFMACC_VV_M4_MASK
    0U,	// PseudoVFMACC_VV_M8
    0U,	// PseudoVFMACC_VV_M8_MASK
    0U,	// PseudoVFMACC_VV_MF2
    0U,	// PseudoVFMACC_VV_MF2_MASK
    0U,	// PseudoVFMACC_VV_MF4
    0U,	// PseudoVFMACC_VV_MF4_MASK
    0U,	// PseudoVFMACC_VV_MF8
    0U,	// PseudoVFMACC_VV_MF8_MASK
    0U,	// PseudoVFMADD_VF16_M1
    0U,	// PseudoVFMADD_VF16_M1_MASK
    0U,	// PseudoVFMADD_VF16_M2
    0U,	// PseudoVFMADD_VF16_M2_MASK
    0U,	// PseudoVFMADD_VF16_M4
    0U,	// PseudoVFMADD_VF16_M4_MASK
    0U,	// PseudoVFMADD_VF16_M8
    0U,	// PseudoVFMADD_VF16_M8_MASK
    0U,	// PseudoVFMADD_VF16_MF2
    0U,	// PseudoVFMADD_VF16_MF2_MASK
    0U,	// PseudoVFMADD_VF16_MF4
    0U,	// PseudoVFMADD_VF16_MF4_MASK
    0U,	// PseudoVFMADD_VF16_MF8
    0U,	// PseudoVFMADD_VF16_MF8_MASK
    0U,	// PseudoVFMADD_VF32_M1
    0U,	// PseudoVFMADD_VF32_M1_MASK
    0U,	// PseudoVFMADD_VF32_M2
    0U,	// PseudoVFMADD_VF32_M2_MASK
    0U,	// PseudoVFMADD_VF32_M4
    0U,	// PseudoVFMADD_VF32_M4_MASK
    0U,	// PseudoVFMADD_VF32_M8
    0U,	// PseudoVFMADD_VF32_M8_MASK
    0U,	// PseudoVFMADD_VF32_MF2
    0U,	// PseudoVFMADD_VF32_MF2_MASK
    0U,	// PseudoVFMADD_VF32_MF4
    0U,	// PseudoVFMADD_VF32_MF4_MASK
    0U,	// PseudoVFMADD_VF32_MF8
    0U,	// PseudoVFMADD_VF32_MF8_MASK
    0U,	// PseudoVFMADD_VF64_M1
    0U,	// PseudoVFMADD_VF64_M1_MASK
    0U,	// PseudoVFMADD_VF64_M2
    0U,	// PseudoVFMADD_VF64_M2_MASK
    0U,	// PseudoVFMADD_VF64_M4
    0U,	// PseudoVFMADD_VF64_M4_MASK
    0U,	// PseudoVFMADD_VF64_M8
    0U,	// PseudoVFMADD_VF64_M8_MASK
    0U,	// PseudoVFMADD_VF64_MF2
    0U,	// PseudoVFMADD_VF64_MF2_MASK
    0U,	// PseudoVFMADD_VF64_MF4
    0U,	// PseudoVFMADD_VF64_MF4_MASK
    0U,	// PseudoVFMADD_VF64_MF8
    0U,	// PseudoVFMADD_VF64_MF8_MASK
    0U,	// PseudoVFMADD_VV_M1
    0U,	// PseudoVFMADD_VV_M1_MASK
    0U,	// PseudoVFMADD_VV_M2
    0U,	// PseudoVFMADD_VV_M2_MASK
    0U,	// PseudoVFMADD_VV_M4
    0U,	// PseudoVFMADD_VV_M4_MASK
    0U,	// PseudoVFMADD_VV_M8
    0U,	// PseudoVFMADD_VV_M8_MASK
    0U,	// PseudoVFMADD_VV_MF2
    0U,	// PseudoVFMADD_VV_MF2_MASK
    0U,	// PseudoVFMADD_VV_MF4
    0U,	// PseudoVFMADD_VV_MF4_MASK
    0U,	// PseudoVFMADD_VV_MF8
    0U,	// PseudoVFMADD_VV_MF8_MASK
    0U,	// PseudoVFMAX_VF16_M1
    0U,	// PseudoVFMAX_VF16_M1_MASK
    0U,	// PseudoVFMAX_VF16_M2
    0U,	// PseudoVFMAX_VF16_M2_MASK
    0U,	// PseudoVFMAX_VF16_M4
    0U,	// PseudoVFMAX_VF16_M4_MASK
    0U,	// PseudoVFMAX_VF16_M8
    0U,	// PseudoVFMAX_VF16_M8_MASK
    0U,	// PseudoVFMAX_VF16_MF2
    0U,	// PseudoVFMAX_VF16_MF2_MASK
    0U,	// PseudoVFMAX_VF16_MF4
    0U,	// PseudoVFMAX_VF16_MF4_MASK
    0U,	// PseudoVFMAX_VF16_MF8
    0U,	// PseudoVFMAX_VF16_MF8_MASK
    0U,	// PseudoVFMAX_VF32_M1
    0U,	// PseudoVFMAX_VF32_M1_MASK
    0U,	// PseudoVFMAX_VF32_M2
    0U,	// PseudoVFMAX_VF32_M2_MASK
    0U,	// PseudoVFMAX_VF32_M4
    0U,	// PseudoVFMAX_VF32_M4_MASK
    0U,	// PseudoVFMAX_VF32_M8
    0U,	// PseudoVFMAX_VF32_M8_MASK
    0U,	// PseudoVFMAX_VF32_MF2
    0U,	// PseudoVFMAX_VF32_MF2_MASK
    0U,	// PseudoVFMAX_VF32_MF4
    0U,	// PseudoVFMAX_VF32_MF4_MASK
    0U,	// PseudoVFMAX_VF32_MF8
    0U,	// PseudoVFMAX_VF32_MF8_MASK
    0U,	// PseudoVFMAX_VF64_M1
    0U,	// PseudoVFMAX_VF64_M1_MASK
    0U,	// PseudoVFMAX_VF64_M2
    0U,	// PseudoVFMAX_VF64_M2_MASK
    0U,	// PseudoVFMAX_VF64_M4
    0U,	// PseudoVFMAX_VF64_M4_MASK
    0U,	// PseudoVFMAX_VF64_M8
    0U,	// PseudoVFMAX_VF64_M8_MASK
    0U,	// PseudoVFMAX_VF64_MF2
    0U,	// PseudoVFMAX_VF64_MF2_MASK
    0U,	// PseudoVFMAX_VF64_MF4
    0U,	// PseudoVFMAX_VF64_MF4_MASK
    0U,	// PseudoVFMAX_VF64_MF8
    0U,	// PseudoVFMAX_VF64_MF8_MASK
    0U,	// PseudoVFMAX_VV_M1
    0U,	// PseudoVFMAX_VV_M1_MASK
    0U,	// PseudoVFMAX_VV_M2
    0U,	// PseudoVFMAX_VV_M2_MASK
    0U,	// PseudoVFMAX_VV_M4
    0U,	// PseudoVFMAX_VV_M4_MASK
    0U,	// PseudoVFMAX_VV_M8
    0U,	// PseudoVFMAX_VV_M8_MASK
    0U,	// PseudoVFMAX_VV_MF2
    0U,	// PseudoVFMAX_VV_MF2_MASK
    0U,	// PseudoVFMAX_VV_MF4
    0U,	// PseudoVFMAX_VV_MF4_MASK
    0U,	// PseudoVFMAX_VV_MF8
    0U,	// PseudoVFMAX_VV_MF8_MASK
    0U,	// PseudoVFMERGE_VF16M_M1
    0U,	// PseudoVFMERGE_VF16M_M2
    0U,	// PseudoVFMERGE_VF16M_M4
    0U,	// PseudoVFMERGE_VF16M_M8
    0U,	// PseudoVFMERGE_VF16M_MF2
    0U,	// PseudoVFMERGE_VF16M_MF4
    0U,	// PseudoVFMERGE_VF16M_MF8
    0U,	// PseudoVFMERGE_VF32M_M1
    0U,	// PseudoVFMERGE_VF32M_M2
    0U,	// PseudoVFMERGE_VF32M_M4
    0U,	// PseudoVFMERGE_VF32M_M8
    0U,	// PseudoVFMERGE_VF32M_MF2
    0U,	// PseudoVFMERGE_VF32M_MF4
    0U,	// PseudoVFMERGE_VF32M_MF8
    0U,	// PseudoVFMERGE_VF64M_M1
    0U,	// PseudoVFMERGE_VF64M_M2
    0U,	// PseudoVFMERGE_VF64M_M4
    0U,	// PseudoVFMERGE_VF64M_M8
    0U,	// PseudoVFMERGE_VF64M_MF2
    0U,	// PseudoVFMERGE_VF64M_MF4
    0U,	// PseudoVFMERGE_VF64M_MF8
    0U,	// PseudoVFMIN_VF16_M1
    0U,	// PseudoVFMIN_VF16_M1_MASK
    0U,	// PseudoVFMIN_VF16_M2
    0U,	// PseudoVFMIN_VF16_M2_MASK
    0U,	// PseudoVFMIN_VF16_M4
    0U,	// PseudoVFMIN_VF16_M4_MASK
    0U,	// PseudoVFMIN_VF16_M8
    0U,	// PseudoVFMIN_VF16_M8_MASK
    0U,	// PseudoVFMIN_VF16_MF2
    0U,	// PseudoVFMIN_VF16_MF2_MASK
    0U,	// PseudoVFMIN_VF16_MF4
    0U,	// PseudoVFMIN_VF16_MF4_MASK
    0U,	// PseudoVFMIN_VF16_MF8
    0U,	// PseudoVFMIN_VF16_MF8_MASK
    0U,	// PseudoVFMIN_VF32_M1
    0U,	// PseudoVFMIN_VF32_M1_MASK
    0U,	// PseudoVFMIN_VF32_M2
    0U,	// PseudoVFMIN_VF32_M2_MASK
    0U,	// PseudoVFMIN_VF32_M4
    0U,	// PseudoVFMIN_VF32_M4_MASK
    0U,	// PseudoVFMIN_VF32_M8
    0U,	// PseudoVFMIN_VF32_M8_MASK
    0U,	// PseudoVFMIN_VF32_MF2
    0U,	// PseudoVFMIN_VF32_MF2_MASK
    0U,	// PseudoVFMIN_VF32_MF4
    0U,	// PseudoVFMIN_VF32_MF4_MASK
    0U,	// PseudoVFMIN_VF32_MF8
    0U,	// PseudoVFMIN_VF32_MF8_MASK
    0U,	// PseudoVFMIN_VF64_M1
    0U,	// PseudoVFMIN_VF64_M1_MASK
    0U,	// PseudoVFMIN_VF64_M2
    0U,	// PseudoVFMIN_VF64_M2_MASK
    0U,	// PseudoVFMIN_VF64_M4
    0U,	// PseudoVFMIN_VF64_M4_MASK
    0U,	// PseudoVFMIN_VF64_M8
    0U,	// PseudoVFMIN_VF64_M8_MASK
    0U,	// PseudoVFMIN_VF64_MF2
    0U,	// PseudoVFMIN_VF64_MF2_MASK
    0U,	// PseudoVFMIN_VF64_MF4
    0U,	// PseudoVFMIN_VF64_MF4_MASK
    0U,	// PseudoVFMIN_VF64_MF8
    0U,	// PseudoVFMIN_VF64_MF8_MASK
    0U,	// PseudoVFMIN_VV_M1
    0U,	// PseudoVFMIN_VV_M1_MASK
    0U,	// PseudoVFMIN_VV_M2
    0U,	// PseudoVFMIN_VV_M2_MASK
    0U,	// PseudoVFMIN_VV_M4
    0U,	// PseudoVFMIN_VV_M4_MASK
    0U,	// PseudoVFMIN_VV_M8
    0U,	// PseudoVFMIN_VV_M8_MASK
    0U,	// PseudoVFMIN_VV_MF2
    0U,	// PseudoVFMIN_VV_MF2_MASK
    0U,	// PseudoVFMIN_VV_MF4
    0U,	// PseudoVFMIN_VV_MF4_MASK
    0U,	// PseudoVFMIN_VV_MF8
    0U,	// PseudoVFMIN_VV_MF8_MASK
    0U,	// PseudoVFMSAC_VF16_M1
    0U,	// PseudoVFMSAC_VF16_M1_MASK
    0U,	// PseudoVFMSAC_VF16_M2
    0U,	// PseudoVFMSAC_VF16_M2_MASK
    0U,	// PseudoVFMSAC_VF16_M4
    0U,	// PseudoVFMSAC_VF16_M4_MASK
    0U,	// PseudoVFMSAC_VF16_M8
    0U,	// PseudoVFMSAC_VF16_M8_MASK
    0U,	// PseudoVFMSAC_VF16_MF2
    0U,	// PseudoVFMSAC_VF16_MF2_MASK
    0U,	// PseudoVFMSAC_VF16_MF4
    0U,	// PseudoVFMSAC_VF16_MF4_MASK
    0U,	// PseudoVFMSAC_VF16_MF8
    0U,	// PseudoVFMSAC_VF16_MF8_MASK
    0U,	// PseudoVFMSAC_VF32_M1
    0U,	// PseudoVFMSAC_VF32_M1_MASK
    0U,	// PseudoVFMSAC_VF32_M2
    0U,	// PseudoVFMSAC_VF32_M2_MASK
    0U,	// PseudoVFMSAC_VF32_M4
    0U,	// PseudoVFMSAC_VF32_M4_MASK
    0U,	// PseudoVFMSAC_VF32_M8
    0U,	// PseudoVFMSAC_VF32_M8_MASK
    0U,	// PseudoVFMSAC_VF32_MF2
    0U,	// PseudoVFMSAC_VF32_MF2_MASK
    0U,	// PseudoVFMSAC_VF32_MF4
    0U,	// PseudoVFMSAC_VF32_MF4_MASK
    0U,	// PseudoVFMSAC_VF32_MF8
    0U,	// PseudoVFMSAC_VF32_MF8_MASK
    0U,	// PseudoVFMSAC_VF64_M1
    0U,	// PseudoVFMSAC_VF64_M1_MASK
    0U,	// PseudoVFMSAC_VF64_M2
    0U,	// PseudoVFMSAC_VF64_M2_MASK
    0U,	// PseudoVFMSAC_VF64_M4
    0U,	// PseudoVFMSAC_VF64_M4_MASK
    0U,	// PseudoVFMSAC_VF64_M8
    0U,	// PseudoVFMSAC_VF64_M8_MASK
    0U,	// PseudoVFMSAC_VF64_MF2
    0U,	// PseudoVFMSAC_VF64_MF2_MASK
    0U,	// PseudoVFMSAC_VF64_MF4
    0U,	// PseudoVFMSAC_VF64_MF4_MASK
    0U,	// PseudoVFMSAC_VF64_MF8
    0U,	// PseudoVFMSAC_VF64_MF8_MASK
    0U,	// PseudoVFMSAC_VV_M1
    0U,	// PseudoVFMSAC_VV_M1_MASK
    0U,	// PseudoVFMSAC_VV_M2
    0U,	// PseudoVFMSAC_VV_M2_MASK
    0U,	// PseudoVFMSAC_VV_M4
    0U,	// PseudoVFMSAC_VV_M4_MASK
    0U,	// PseudoVFMSAC_VV_M8
    0U,	// PseudoVFMSAC_VV_M8_MASK
    0U,	// PseudoVFMSAC_VV_MF2
    0U,	// PseudoVFMSAC_VV_MF2_MASK
    0U,	// PseudoVFMSAC_VV_MF4
    0U,	// PseudoVFMSAC_VV_MF4_MASK
    0U,	// PseudoVFMSAC_VV_MF8
    0U,	// PseudoVFMSAC_VV_MF8_MASK
    0U,	// PseudoVFMSUB_VF16_M1
    0U,	// PseudoVFMSUB_VF16_M1_MASK
    0U,	// PseudoVFMSUB_VF16_M2
    0U,	// PseudoVFMSUB_VF16_M2_MASK
    0U,	// PseudoVFMSUB_VF16_M4
    0U,	// PseudoVFMSUB_VF16_M4_MASK
    0U,	// PseudoVFMSUB_VF16_M8
    0U,	// PseudoVFMSUB_VF16_M8_MASK
    0U,	// PseudoVFMSUB_VF16_MF2
    0U,	// PseudoVFMSUB_VF16_MF2_MASK
    0U,	// PseudoVFMSUB_VF16_MF4
    0U,	// PseudoVFMSUB_VF16_MF4_MASK
    0U,	// PseudoVFMSUB_VF16_MF8
    0U,	// PseudoVFMSUB_VF16_MF8_MASK
    0U,	// PseudoVFMSUB_VF32_M1
    0U,	// PseudoVFMSUB_VF32_M1_MASK
    0U,	// PseudoVFMSUB_VF32_M2
    0U,	// PseudoVFMSUB_VF32_M2_MASK
    0U,	// PseudoVFMSUB_VF32_M4
    0U,	// PseudoVFMSUB_VF32_M4_MASK
    0U,	// PseudoVFMSUB_VF32_M8
    0U,	// PseudoVFMSUB_VF32_M8_MASK
    0U,	// PseudoVFMSUB_VF32_MF2
    0U,	// PseudoVFMSUB_VF32_MF2_MASK
    0U,	// PseudoVFMSUB_VF32_MF4
    0U,	// PseudoVFMSUB_VF32_MF4_MASK
    0U,	// PseudoVFMSUB_VF32_MF8
    0U,	// PseudoVFMSUB_VF32_MF8_MASK
    0U,	// PseudoVFMSUB_VF64_M1
    0U,	// PseudoVFMSUB_VF64_M1_MASK
    0U,	// PseudoVFMSUB_VF64_M2
    0U,	// PseudoVFMSUB_VF64_M2_MASK
    0U,	// PseudoVFMSUB_VF64_M4
    0U,	// PseudoVFMSUB_VF64_M4_MASK
    0U,	// PseudoVFMSUB_VF64_M8
    0U,	// PseudoVFMSUB_VF64_M8_MASK
    0U,	// PseudoVFMSUB_VF64_MF2
    0U,	// PseudoVFMSUB_VF64_MF2_MASK
    0U,	// PseudoVFMSUB_VF64_MF4
    0U,	// PseudoVFMSUB_VF64_MF4_MASK
    0U,	// PseudoVFMSUB_VF64_MF8
    0U,	// PseudoVFMSUB_VF64_MF8_MASK
    0U,	// PseudoVFMSUB_VV_M1
    0U,	// PseudoVFMSUB_VV_M1_MASK
    0U,	// PseudoVFMSUB_VV_M2
    0U,	// PseudoVFMSUB_VV_M2_MASK
    0U,	// PseudoVFMSUB_VV_M4
    0U,	// PseudoVFMSUB_VV_M4_MASK
    0U,	// PseudoVFMSUB_VV_M8
    0U,	// PseudoVFMSUB_VV_M8_MASK
    0U,	// PseudoVFMSUB_VV_MF2
    0U,	// PseudoVFMSUB_VV_MF2_MASK
    0U,	// PseudoVFMSUB_VV_MF4
    0U,	// PseudoVFMSUB_VV_MF4_MASK
    0U,	// PseudoVFMSUB_VV_MF8
    0U,	// PseudoVFMSUB_VV_MF8_MASK
    0U,	// PseudoVFMUL_VF16_M1
    0U,	// PseudoVFMUL_VF16_M1_MASK
    0U,	// PseudoVFMUL_VF16_M2
    0U,	// PseudoVFMUL_VF16_M2_MASK
    0U,	// PseudoVFMUL_VF16_M4
    0U,	// PseudoVFMUL_VF16_M4_MASK
    0U,	// PseudoVFMUL_VF16_M8
    0U,	// PseudoVFMUL_VF16_M8_MASK
    0U,	// PseudoVFMUL_VF16_MF2
    0U,	// PseudoVFMUL_VF16_MF2_MASK
    0U,	// PseudoVFMUL_VF16_MF4
    0U,	// PseudoVFMUL_VF16_MF4_MASK
    0U,	// PseudoVFMUL_VF16_MF8
    0U,	// PseudoVFMUL_VF16_MF8_MASK
    0U,	// PseudoVFMUL_VF32_M1
    0U,	// PseudoVFMUL_VF32_M1_MASK
    0U,	// PseudoVFMUL_VF32_M2
    0U,	// PseudoVFMUL_VF32_M2_MASK
    0U,	// PseudoVFMUL_VF32_M4
    0U,	// PseudoVFMUL_VF32_M4_MASK
    0U,	// PseudoVFMUL_VF32_M8
    0U,	// PseudoVFMUL_VF32_M8_MASK
    0U,	// PseudoVFMUL_VF32_MF2
    0U,	// PseudoVFMUL_VF32_MF2_MASK
    0U,	// PseudoVFMUL_VF32_MF4
    0U,	// PseudoVFMUL_VF32_MF4_MASK
    0U,	// PseudoVFMUL_VF32_MF8
    0U,	// PseudoVFMUL_VF32_MF8_MASK
    0U,	// PseudoVFMUL_VF64_M1
    0U,	// PseudoVFMUL_VF64_M1_MASK
    0U,	// PseudoVFMUL_VF64_M2
    0U,	// PseudoVFMUL_VF64_M2_MASK
    0U,	// PseudoVFMUL_VF64_M4
    0U,	// PseudoVFMUL_VF64_M4_MASK
    0U,	// PseudoVFMUL_VF64_M8
    0U,	// PseudoVFMUL_VF64_M8_MASK
    0U,	// PseudoVFMUL_VF64_MF2
    0U,	// PseudoVFMUL_VF64_MF2_MASK
    0U,	// PseudoVFMUL_VF64_MF4
    0U,	// PseudoVFMUL_VF64_MF4_MASK
    0U,	// PseudoVFMUL_VF64_MF8
    0U,	// PseudoVFMUL_VF64_MF8_MASK
    0U,	// PseudoVFMUL_VV_M1
    0U,	// PseudoVFMUL_VV_M1_MASK
    0U,	// PseudoVFMUL_VV_M2
    0U,	// PseudoVFMUL_VV_M2_MASK
    0U,	// PseudoVFMUL_VV_M4
    0U,	// PseudoVFMUL_VV_M4_MASK
    0U,	// PseudoVFMUL_VV_M8
    0U,	// PseudoVFMUL_VV_M8_MASK
    0U,	// PseudoVFMUL_VV_MF2
    0U,	// PseudoVFMUL_VV_MF2_MASK
    0U,	// PseudoVFMUL_VV_MF4
    0U,	// PseudoVFMUL_VV_MF4_MASK
    0U,	// PseudoVFMUL_VV_MF8
    0U,	// PseudoVFMUL_VV_MF8_MASK
    0U,	// PseudoVFMV_F16_S_M1
    0U,	// PseudoVFMV_F16_S_M2
    0U,	// PseudoVFMV_F16_S_M4
    0U,	// PseudoVFMV_F16_S_M8
    0U,	// PseudoVFMV_F16_S_MF2
    0U,	// PseudoVFMV_F16_S_MF4
    0U,	// PseudoVFMV_F16_S_MF8
    0U,	// PseudoVFMV_F32_S_M1
    0U,	// PseudoVFMV_F32_S_M2
    0U,	// PseudoVFMV_F32_S_M4
    0U,	// PseudoVFMV_F32_S_M8
    0U,	// PseudoVFMV_F32_S_MF2
    0U,	// PseudoVFMV_F32_S_MF4
    0U,	// PseudoVFMV_F32_S_MF8
    0U,	// PseudoVFMV_F64_S_M1
    0U,	// PseudoVFMV_F64_S_M2
    0U,	// PseudoVFMV_F64_S_M4
    0U,	// PseudoVFMV_F64_S_M8
    0U,	// PseudoVFMV_F64_S_MF2
    0U,	// PseudoVFMV_F64_S_MF4
    0U,	// PseudoVFMV_F64_S_MF8
    0U,	// PseudoVFMV_S_F16_M1
    0U,	// PseudoVFMV_S_F16_M2
    0U,	// PseudoVFMV_S_F16_M4
    0U,	// PseudoVFMV_S_F16_M8
    0U,	// PseudoVFMV_S_F16_MF2
    0U,	// PseudoVFMV_S_F16_MF4
    0U,	// PseudoVFMV_S_F16_MF8
    0U,	// PseudoVFMV_S_F32_M1
    0U,	// PseudoVFMV_S_F32_M2
    0U,	// PseudoVFMV_S_F32_M4
    0U,	// PseudoVFMV_S_F32_M8
    0U,	// PseudoVFMV_S_F32_MF2
    0U,	// PseudoVFMV_S_F32_MF4
    0U,	// PseudoVFMV_S_F32_MF8
    0U,	// PseudoVFMV_S_F64_M1
    0U,	// PseudoVFMV_S_F64_M2
    0U,	// PseudoVFMV_S_F64_M4
    0U,	// PseudoVFMV_S_F64_M8
    0U,	// PseudoVFMV_S_F64_MF2
    0U,	// PseudoVFMV_S_F64_MF4
    0U,	// PseudoVFMV_S_F64_MF8
    0U,	// PseudoVFMV_V_F16_M1
    0U,	// PseudoVFMV_V_F16_M2
    0U,	// PseudoVFMV_V_F16_M4
    0U,	// PseudoVFMV_V_F16_M8
    0U,	// PseudoVFMV_V_F16_MF2
    0U,	// PseudoVFMV_V_F16_MF4
    0U,	// PseudoVFMV_V_F16_MF8
    0U,	// PseudoVFMV_V_F32_M1
    0U,	// PseudoVFMV_V_F32_M2
    0U,	// PseudoVFMV_V_F32_M4
    0U,	// PseudoVFMV_V_F32_M8
    0U,	// PseudoVFMV_V_F32_MF2
    0U,	// PseudoVFMV_V_F32_MF4
    0U,	// PseudoVFMV_V_F32_MF8
    0U,	// PseudoVFMV_V_F64_M1
    0U,	// PseudoVFMV_V_F64_M2
    0U,	// PseudoVFMV_V_F64_M4
    0U,	// PseudoVFMV_V_F64_M8
    0U,	// PseudoVFMV_V_F64_MF2
    0U,	// PseudoVFMV_V_F64_MF4
    0U,	// PseudoVFMV_V_F64_MF8
    0U,	// PseudoVFNCVT_F_F_W_M1
    0U,	// PseudoVFNCVT_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2
    0U,	// PseudoVFNCVT_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4
    0U,	// PseudoVFNCVT_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2
    0U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4
    0U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF8
    0U,	// PseudoVFNCVT_F_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1
    0U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2
    0U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4
    0U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2
    0U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4
    0U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF8
    0U,	// PseudoVFNCVT_F_XU_W_MF8_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1
    0U,	// PseudoVFNCVT_F_X_W_M1_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2
    0U,	// PseudoVFNCVT_F_X_W_M2_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4
    0U,	// PseudoVFNCVT_F_X_W_M4_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2
    0U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4
    0U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF8
    0U,	// PseudoVFNCVT_F_X_W_MF8_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF8
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNMACC_VF16_M1
    0U,	// PseudoVFNMACC_VF16_M1_MASK
    0U,	// PseudoVFNMACC_VF16_M2
    0U,	// PseudoVFNMACC_VF16_M2_MASK
    0U,	// PseudoVFNMACC_VF16_M4
    0U,	// PseudoVFNMACC_VF16_M4_MASK
    0U,	// PseudoVFNMACC_VF16_M8
    0U,	// PseudoVFNMACC_VF16_M8_MASK
    0U,	// PseudoVFNMACC_VF16_MF2
    0U,	// PseudoVFNMACC_VF16_MF2_MASK
    0U,	// PseudoVFNMACC_VF16_MF4
    0U,	// PseudoVFNMACC_VF16_MF4_MASK
    0U,	// PseudoVFNMACC_VF16_MF8
    0U,	// PseudoVFNMACC_VF16_MF8_MASK
    0U,	// PseudoVFNMACC_VF32_M1
    0U,	// PseudoVFNMACC_VF32_M1_MASK
    0U,	// PseudoVFNMACC_VF32_M2
    0U,	// PseudoVFNMACC_VF32_M2_MASK
    0U,	// PseudoVFNMACC_VF32_M4
    0U,	// PseudoVFNMACC_VF32_M4_MASK
    0U,	// PseudoVFNMACC_VF32_M8
    0U,	// PseudoVFNMACC_VF32_M8_MASK
    0U,	// PseudoVFNMACC_VF32_MF2
    0U,	// PseudoVFNMACC_VF32_MF2_MASK
    0U,	// PseudoVFNMACC_VF32_MF4
    0U,	// PseudoVFNMACC_VF32_MF4_MASK
    0U,	// PseudoVFNMACC_VF32_MF8
    0U,	// PseudoVFNMACC_VF32_MF8_MASK
    0U,	// PseudoVFNMACC_VF64_M1
    0U,	// PseudoVFNMACC_VF64_M1_MASK
    0U,	// PseudoVFNMACC_VF64_M2
    0U,	// PseudoVFNMACC_VF64_M2_MASK
    0U,	// PseudoVFNMACC_VF64_M4
    0U,	// PseudoVFNMACC_VF64_M4_MASK
    0U,	// PseudoVFNMACC_VF64_M8
    0U,	// PseudoVFNMACC_VF64_M8_MASK
    0U,	// PseudoVFNMACC_VF64_MF2
    0U,	// PseudoVFNMACC_VF64_MF2_MASK
    0U,	// PseudoVFNMACC_VF64_MF4
    0U,	// PseudoVFNMACC_VF64_MF4_MASK
    0U,	// PseudoVFNMACC_VF64_MF8
    0U,	// PseudoVFNMACC_VF64_MF8_MASK
    0U,	// PseudoVFNMACC_VV_M1
    0U,	// PseudoVFNMACC_VV_M1_MASK
    0U,	// PseudoVFNMACC_VV_M2
    0U,	// PseudoVFNMACC_VV_M2_MASK
    0U,	// PseudoVFNMACC_VV_M4
    0U,	// PseudoVFNMACC_VV_M4_MASK
    0U,	// PseudoVFNMACC_VV_M8
    0U,	// PseudoVFNMACC_VV_M8_MASK
    0U,	// PseudoVFNMACC_VV_MF2
    0U,	// PseudoVFNMACC_VV_MF2_MASK
    0U,	// PseudoVFNMACC_VV_MF4
    0U,	// PseudoVFNMACC_VV_MF4_MASK
    0U,	// PseudoVFNMACC_VV_MF8
    0U,	// PseudoVFNMACC_VV_MF8_MASK
    0U,	// PseudoVFNMADD_VF16_M1
    0U,	// PseudoVFNMADD_VF16_M1_MASK
    0U,	// PseudoVFNMADD_VF16_M2
    0U,	// PseudoVFNMADD_VF16_M2_MASK
    0U,	// PseudoVFNMADD_VF16_M4
    0U,	// PseudoVFNMADD_VF16_M4_MASK
    0U,	// PseudoVFNMADD_VF16_M8
    0U,	// PseudoVFNMADD_VF16_M8_MASK
    0U,	// PseudoVFNMADD_VF16_MF2
    0U,	// PseudoVFNMADD_VF16_MF2_MASK
    0U,	// PseudoVFNMADD_VF16_MF4
    0U,	// PseudoVFNMADD_VF16_MF4_MASK
    0U,	// PseudoVFNMADD_VF16_MF8
    0U,	// PseudoVFNMADD_VF16_MF8_MASK
    0U,	// PseudoVFNMADD_VF32_M1
    0U,	// PseudoVFNMADD_VF32_M1_MASK
    0U,	// PseudoVFNMADD_VF32_M2
    0U,	// PseudoVFNMADD_VF32_M2_MASK
    0U,	// PseudoVFNMADD_VF32_M4
    0U,	// PseudoVFNMADD_VF32_M4_MASK
    0U,	// PseudoVFNMADD_VF32_M8
    0U,	// PseudoVFNMADD_VF32_M8_MASK
    0U,	// PseudoVFNMADD_VF32_MF2
    0U,	// PseudoVFNMADD_VF32_MF2_MASK
    0U,	// PseudoVFNMADD_VF32_MF4
    0U,	// PseudoVFNMADD_VF32_MF4_MASK
    0U,	// PseudoVFNMADD_VF32_MF8
    0U,	// PseudoVFNMADD_VF32_MF8_MASK
    0U,	// PseudoVFNMADD_VF64_M1
    0U,	// PseudoVFNMADD_VF64_M1_MASK
    0U,	// PseudoVFNMADD_VF64_M2
    0U,	// PseudoVFNMADD_VF64_M2_MASK
    0U,	// PseudoVFNMADD_VF64_M4
    0U,	// PseudoVFNMADD_VF64_M4_MASK
    0U,	// PseudoVFNMADD_VF64_M8
    0U,	// PseudoVFNMADD_VF64_M8_MASK
    0U,	// PseudoVFNMADD_VF64_MF2
    0U,	// PseudoVFNMADD_VF64_MF2_MASK
    0U,	// PseudoVFNMADD_VF64_MF4
    0U,	// PseudoVFNMADD_VF64_MF4_MASK
    0U,	// PseudoVFNMADD_VF64_MF8
    0U,	// PseudoVFNMADD_VF64_MF8_MASK
    0U,	// PseudoVFNMADD_VV_M1
    0U,	// PseudoVFNMADD_VV_M1_MASK
    0U,	// PseudoVFNMADD_VV_M2
    0U,	// PseudoVFNMADD_VV_M2_MASK
    0U,	// PseudoVFNMADD_VV_M4
    0U,	// PseudoVFNMADD_VV_M4_MASK
    0U,	// PseudoVFNMADD_VV_M8
    0U,	// PseudoVFNMADD_VV_M8_MASK
    0U,	// PseudoVFNMADD_VV_MF2
    0U,	// PseudoVFNMADD_VV_MF2_MASK
    0U,	// PseudoVFNMADD_VV_MF4
    0U,	// PseudoVFNMADD_VV_MF4_MASK
    0U,	// PseudoVFNMADD_VV_MF8
    0U,	// PseudoVFNMADD_VV_MF8_MASK
    0U,	// PseudoVFNMSAC_VF16_M1
    0U,	// PseudoVFNMSAC_VF16_M1_MASK
    0U,	// PseudoVFNMSAC_VF16_M2
    0U,	// PseudoVFNMSAC_VF16_M2_MASK
    0U,	// PseudoVFNMSAC_VF16_M4
    0U,	// PseudoVFNMSAC_VF16_M4_MASK
    0U,	// PseudoVFNMSAC_VF16_M8
    0U,	// PseudoVFNMSAC_VF16_M8_MASK
    0U,	// PseudoVFNMSAC_VF16_MF2
    0U,	// PseudoVFNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFNMSAC_VF16_MF4
    0U,	// PseudoVFNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFNMSAC_VF16_MF8
    0U,	// PseudoVFNMSAC_VF16_MF8_MASK
    0U,	// PseudoVFNMSAC_VF32_M1
    0U,	// PseudoVFNMSAC_VF32_M1_MASK
    0U,	// PseudoVFNMSAC_VF32_M2
    0U,	// PseudoVFNMSAC_VF32_M2_MASK
    0U,	// PseudoVFNMSAC_VF32_M4
    0U,	// PseudoVFNMSAC_VF32_M4_MASK
    0U,	// PseudoVFNMSAC_VF32_M8
    0U,	// PseudoVFNMSAC_VF32_M8_MASK
    0U,	// PseudoVFNMSAC_VF32_MF2
    0U,	// PseudoVFNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFNMSAC_VF32_MF4
    0U,	// PseudoVFNMSAC_VF32_MF4_MASK
    0U,	// PseudoVFNMSAC_VF32_MF8
    0U,	// PseudoVFNMSAC_VF32_MF8_MASK
    0U,	// PseudoVFNMSAC_VF64_M1
    0U,	// PseudoVFNMSAC_VF64_M1_MASK
    0U,	// PseudoVFNMSAC_VF64_M2
    0U,	// PseudoVFNMSAC_VF64_M2_MASK
    0U,	// PseudoVFNMSAC_VF64_M4
    0U,	// PseudoVFNMSAC_VF64_M4_MASK
    0U,	// PseudoVFNMSAC_VF64_M8
    0U,	// PseudoVFNMSAC_VF64_M8_MASK
    0U,	// PseudoVFNMSAC_VF64_MF2
    0U,	// PseudoVFNMSAC_VF64_MF2_MASK
    0U,	// PseudoVFNMSAC_VF64_MF4
    0U,	// PseudoVFNMSAC_VF64_MF4_MASK
    0U,	// PseudoVFNMSAC_VF64_MF8
    0U,	// PseudoVFNMSAC_VF64_MF8_MASK
    0U,	// PseudoVFNMSAC_VV_M1
    0U,	// PseudoVFNMSAC_VV_M1_MASK
    0U,	// PseudoVFNMSAC_VV_M2
    0U,	// PseudoVFNMSAC_VV_M2_MASK
    0U,	// PseudoVFNMSAC_VV_M4
    0U,	// PseudoVFNMSAC_VV_M4_MASK
    0U,	// PseudoVFNMSAC_VV_M8
    0U,	// PseudoVFNMSAC_VV_M8_MASK
    0U,	// PseudoVFNMSAC_VV_MF2
    0U,	// PseudoVFNMSAC_VV_MF2_MASK
    0U,	// PseudoVFNMSAC_VV_MF4
    0U,	// PseudoVFNMSAC_VV_MF4_MASK
    0U,	// PseudoVFNMSAC_VV_MF8
    0U,	// PseudoVFNMSAC_VV_MF8_MASK
    0U,	// PseudoVFNMSUB_VF16_M1
    0U,	// PseudoVFNMSUB_VF16_M1_MASK
    0U,	// PseudoVFNMSUB_VF16_M2
    0U,	// PseudoVFNMSUB_VF16_M2_MASK
    0U,	// PseudoVFNMSUB_VF16_M4
    0U,	// PseudoVFNMSUB_VF16_M4_MASK
    0U,	// PseudoVFNMSUB_VF16_M8
    0U,	// PseudoVFNMSUB_VF16_M8_MASK
    0U,	// PseudoVFNMSUB_VF16_MF2
    0U,	// PseudoVFNMSUB_VF16_MF2_MASK
    0U,	// PseudoVFNMSUB_VF16_MF4
    0U,	// PseudoVFNMSUB_VF16_MF4_MASK
    0U,	// PseudoVFNMSUB_VF16_MF8
    0U,	// PseudoVFNMSUB_VF16_MF8_MASK
    0U,	// PseudoVFNMSUB_VF32_M1
    0U,	// PseudoVFNMSUB_VF32_M1_MASK
    0U,	// PseudoVFNMSUB_VF32_M2
    0U,	// PseudoVFNMSUB_VF32_M2_MASK
    0U,	// PseudoVFNMSUB_VF32_M4
    0U,	// PseudoVFNMSUB_VF32_M4_MASK
    0U,	// PseudoVFNMSUB_VF32_M8
    0U,	// PseudoVFNMSUB_VF32_M8_MASK
    0U,	// PseudoVFNMSUB_VF32_MF2
    0U,	// PseudoVFNMSUB_VF32_MF2_MASK
    0U,	// PseudoVFNMSUB_VF32_MF4
    0U,	// PseudoVFNMSUB_VF32_MF4_MASK
    0U,	// PseudoVFNMSUB_VF32_MF8
    0U,	// PseudoVFNMSUB_VF32_MF8_MASK
    0U,	// PseudoVFNMSUB_VF64_M1
    0U,	// PseudoVFNMSUB_VF64_M1_MASK
    0U,	// PseudoVFNMSUB_VF64_M2
    0U,	// PseudoVFNMSUB_VF64_M2_MASK
    0U,	// PseudoVFNMSUB_VF64_M4
    0U,	// PseudoVFNMSUB_VF64_M4_MASK
    0U,	// PseudoVFNMSUB_VF64_M8
    0U,	// PseudoVFNMSUB_VF64_M8_MASK
    0U,	// PseudoVFNMSUB_VF64_MF2
    0U,	// PseudoVFNMSUB_VF64_MF2_MASK
    0U,	// PseudoVFNMSUB_VF64_MF4
    0U,	// PseudoVFNMSUB_VF64_MF4_MASK
    0U,	// PseudoVFNMSUB_VF64_MF8
    0U,	// PseudoVFNMSUB_VF64_MF8_MASK
    0U,	// PseudoVFNMSUB_VV_M1
    0U,	// PseudoVFNMSUB_VV_M1_MASK
    0U,	// PseudoVFNMSUB_VV_M2
    0U,	// PseudoVFNMSUB_VV_M2_MASK
    0U,	// PseudoVFNMSUB_VV_M4
    0U,	// PseudoVFNMSUB_VV_M4_MASK
    0U,	// PseudoVFNMSUB_VV_M8
    0U,	// PseudoVFNMSUB_VV_M8_MASK
    0U,	// PseudoVFNMSUB_VV_MF2
    0U,	// PseudoVFNMSUB_VV_MF2_MASK
    0U,	// PseudoVFNMSUB_VV_MF4
    0U,	// PseudoVFNMSUB_VV_MF4_MASK
    0U,	// PseudoVFNMSUB_VV_MF8
    0U,	// PseudoVFNMSUB_VV_MF8_MASK
    0U,	// PseudoVFRDIV_VF16_M1
    0U,	// PseudoVFRDIV_VF16_M1_MASK
    0U,	// PseudoVFRDIV_VF16_M2
    0U,	// PseudoVFRDIV_VF16_M2_MASK
    0U,	// PseudoVFRDIV_VF16_M4
    0U,	// PseudoVFRDIV_VF16_M4_MASK
    0U,	// PseudoVFRDIV_VF16_M8
    0U,	// PseudoVFRDIV_VF16_M8_MASK
    0U,	// PseudoVFRDIV_VF16_MF2
    0U,	// PseudoVFRDIV_VF16_MF2_MASK
    0U,	// PseudoVFRDIV_VF16_MF4
    0U,	// PseudoVFRDIV_VF16_MF4_MASK
    0U,	// PseudoVFRDIV_VF16_MF8
    0U,	// PseudoVFRDIV_VF16_MF8_MASK
    0U,	// PseudoVFRDIV_VF32_M1
    0U,	// PseudoVFRDIV_VF32_M1_MASK
    0U,	// PseudoVFRDIV_VF32_M2
    0U,	// PseudoVFRDIV_VF32_M2_MASK
    0U,	// PseudoVFRDIV_VF32_M4
    0U,	// PseudoVFRDIV_VF32_M4_MASK
    0U,	// PseudoVFRDIV_VF32_M8
    0U,	// PseudoVFRDIV_VF32_M8_MASK
    0U,	// PseudoVFRDIV_VF32_MF2
    0U,	// PseudoVFRDIV_VF32_MF2_MASK
    0U,	// PseudoVFRDIV_VF32_MF4
    0U,	// PseudoVFRDIV_VF32_MF4_MASK
    0U,	// PseudoVFRDIV_VF32_MF8
    0U,	// PseudoVFRDIV_VF32_MF8_MASK
    0U,	// PseudoVFRDIV_VF64_M1
    0U,	// PseudoVFRDIV_VF64_M1_MASK
    0U,	// PseudoVFRDIV_VF64_M2
    0U,	// PseudoVFRDIV_VF64_M2_MASK
    0U,	// PseudoVFRDIV_VF64_M4
    0U,	// PseudoVFRDIV_VF64_M4_MASK
    0U,	// PseudoVFRDIV_VF64_M8
    0U,	// PseudoVFRDIV_VF64_M8_MASK
    0U,	// PseudoVFRDIV_VF64_MF2
    0U,	// PseudoVFRDIV_VF64_MF2_MASK
    0U,	// PseudoVFRDIV_VF64_MF4
    0U,	// PseudoVFRDIV_VF64_MF4_MASK
    0U,	// PseudoVFRDIV_VF64_MF8
    0U,	// PseudoVFRDIV_VF64_MF8_MASK
    0U,	// PseudoVFREC7_V_M1
    0U,	// PseudoVFREC7_V_M1_MASK
    0U,	// PseudoVFREC7_V_M2
    0U,	// PseudoVFREC7_V_M2_MASK
    0U,	// PseudoVFREC7_V_M4
    0U,	// PseudoVFREC7_V_M4_MASK
    0U,	// PseudoVFREC7_V_M8
    0U,	// PseudoVFREC7_V_M8_MASK
    0U,	// PseudoVFREC7_V_MF2
    0U,	// PseudoVFREC7_V_MF2_MASK
    0U,	// PseudoVFREC7_V_MF4
    0U,	// PseudoVFREC7_V_MF4_MASK
    0U,	// PseudoVFREC7_V_MF8
    0U,	// PseudoVFREC7_V_MF8_MASK
    0U,	// PseudoVFREDMAX_VS_M1
    0U,	// PseudoVFREDMAX_VS_M1_MASK
    0U,	// PseudoVFREDMAX_VS_M2
    0U,	// PseudoVFREDMAX_VS_M2_MASK
    0U,	// PseudoVFREDMAX_VS_M4
    0U,	// PseudoVFREDMAX_VS_M4_MASK
    0U,	// PseudoVFREDMAX_VS_M8
    0U,	// PseudoVFREDMAX_VS_M8_MASK
    0U,	// PseudoVFREDMAX_VS_MF2
    0U,	// PseudoVFREDMAX_VS_MF2_MASK
    0U,	// PseudoVFREDMAX_VS_MF4
    0U,	// PseudoVFREDMAX_VS_MF4_MASK
    0U,	// PseudoVFREDMAX_VS_MF8
    0U,	// PseudoVFREDMAX_VS_MF8_MASK
    0U,	// PseudoVFREDMIN_VS_M1
    0U,	// PseudoVFREDMIN_VS_M1_MASK
    0U,	// PseudoVFREDMIN_VS_M2
    0U,	// PseudoVFREDMIN_VS_M2_MASK
    0U,	// PseudoVFREDMIN_VS_M4
    0U,	// PseudoVFREDMIN_VS_M4_MASK
    0U,	// PseudoVFREDMIN_VS_M8
    0U,	// PseudoVFREDMIN_VS_M8_MASK
    0U,	// PseudoVFREDMIN_VS_MF2
    0U,	// PseudoVFREDMIN_VS_MF2_MASK
    0U,	// PseudoVFREDMIN_VS_MF4
    0U,	// PseudoVFREDMIN_VS_MF4_MASK
    0U,	// PseudoVFREDMIN_VS_MF8
    0U,	// PseudoVFREDMIN_VS_MF8_MASK
    0U,	// PseudoVFREDOSUM_VS_M1
    0U,	// PseudoVFREDOSUM_VS_M1_MASK
    0U,	// PseudoVFREDOSUM_VS_M2
    0U,	// PseudoVFREDOSUM_VS_M2_MASK
    0U,	// PseudoVFREDOSUM_VS_M4
    0U,	// PseudoVFREDOSUM_VS_M4_MASK
    0U,	// PseudoVFREDOSUM_VS_M8
    0U,	// PseudoVFREDOSUM_VS_M8_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2
    0U,	// PseudoVFREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4
    0U,	// PseudoVFREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFREDOSUM_VS_MF8
    0U,	// PseudoVFREDOSUM_VS_MF8_MASK
    0U,	// PseudoVFREDSUM_VS_M1
    0U,	// PseudoVFREDSUM_VS_M1_MASK
    0U,	// PseudoVFREDSUM_VS_M2
    0U,	// PseudoVFREDSUM_VS_M2_MASK
    0U,	// PseudoVFREDSUM_VS_M4
    0U,	// PseudoVFREDSUM_VS_M4_MASK
    0U,	// PseudoVFREDSUM_VS_M8
    0U,	// PseudoVFREDSUM_VS_M8_MASK
    0U,	// PseudoVFREDSUM_VS_MF2
    0U,	// PseudoVFREDSUM_VS_MF2_MASK
    0U,	// PseudoVFREDSUM_VS_MF4
    0U,	// PseudoVFREDSUM_VS_MF4_MASK
    0U,	// PseudoVFREDSUM_VS_MF8
    0U,	// PseudoVFREDSUM_VS_MF8_MASK
    0U,	// PseudoVFRSQRT7_V_M1
    0U,	// PseudoVFRSQRT7_V_M1_MASK
    0U,	// PseudoVFRSQRT7_V_M2
    0U,	// PseudoVFRSQRT7_V_M2_MASK
    0U,	// PseudoVFRSQRT7_V_M4
    0U,	// PseudoVFRSQRT7_V_M4_MASK
    0U,	// PseudoVFRSQRT7_V_M8
    0U,	// PseudoVFRSQRT7_V_M8_MASK
    0U,	// PseudoVFRSQRT7_V_MF2
    0U,	// PseudoVFRSQRT7_V_MF2_MASK
    0U,	// PseudoVFRSQRT7_V_MF4
    0U,	// PseudoVFRSQRT7_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_V_MF8
    0U,	// PseudoVFRSQRT7_V_MF8_MASK
    0U,	// PseudoVFRSUB_VF16_M1
    0U,	// PseudoVFRSUB_VF16_M1_MASK
    0U,	// PseudoVFRSUB_VF16_M2
    0U,	// PseudoVFRSUB_VF16_M2_MASK
    0U,	// PseudoVFRSUB_VF16_M4
    0U,	// PseudoVFRSUB_VF16_M4_MASK
    0U,	// PseudoVFRSUB_VF16_M8
    0U,	// PseudoVFRSUB_VF16_M8_MASK
    0U,	// PseudoVFRSUB_VF16_MF2
    0U,	// PseudoVFRSUB_VF16_MF2_MASK
    0U,	// PseudoVFRSUB_VF16_MF4
    0U,	// PseudoVFRSUB_VF16_MF4_MASK
    0U,	// PseudoVFRSUB_VF16_MF8
    0U,	// PseudoVFRSUB_VF16_MF8_MASK
    0U,	// PseudoVFRSUB_VF32_M1
    0U,	// PseudoVFRSUB_VF32_M1_MASK
    0U,	// PseudoVFRSUB_VF32_M2
    0U,	// PseudoVFRSUB_VF32_M2_MASK
    0U,	// PseudoVFRSUB_VF32_M4
    0U,	// PseudoVFRSUB_VF32_M4_MASK
    0U,	// PseudoVFRSUB_VF32_M8
    0U,	// PseudoVFRSUB_VF32_M8_MASK
    0U,	// PseudoVFRSUB_VF32_MF2
    0U,	// PseudoVFRSUB_VF32_MF2_MASK
    0U,	// PseudoVFRSUB_VF32_MF4
    0U,	// PseudoVFRSUB_VF32_MF4_MASK
    0U,	// PseudoVFRSUB_VF32_MF8
    0U,	// PseudoVFRSUB_VF32_MF8_MASK
    0U,	// PseudoVFRSUB_VF64_M1
    0U,	// PseudoVFRSUB_VF64_M1_MASK
    0U,	// PseudoVFRSUB_VF64_M2
    0U,	// PseudoVFRSUB_VF64_M2_MASK
    0U,	// PseudoVFRSUB_VF64_M4
    0U,	// PseudoVFRSUB_VF64_M4_MASK
    0U,	// PseudoVFRSUB_VF64_M8
    0U,	// PseudoVFRSUB_VF64_M8_MASK
    0U,	// PseudoVFRSUB_VF64_MF2
    0U,	// PseudoVFRSUB_VF64_MF2_MASK
    0U,	// PseudoVFRSUB_VF64_MF4
    0U,	// PseudoVFRSUB_VF64_MF4_MASK
    0U,	// PseudoVFRSUB_VF64_MF8
    0U,	// PseudoVFRSUB_VF64_MF8_MASK
    0U,	// PseudoVFSGNJN_VF16_M1
    0U,	// PseudoVFSGNJN_VF16_M1_MASK
    0U,	// PseudoVFSGNJN_VF16_M2
    0U,	// PseudoVFSGNJN_VF16_M2_MASK
    0U,	// PseudoVFSGNJN_VF16_M4
    0U,	// PseudoVFSGNJN_VF16_M4_MASK
    0U,	// PseudoVFSGNJN_VF16_M8
    0U,	// PseudoVFSGNJN_VF16_M8_MASK
    0U,	// PseudoVFSGNJN_VF16_MF2
    0U,	// PseudoVFSGNJN_VF16_MF2_MASK
    0U,	// PseudoVFSGNJN_VF16_MF4
    0U,	// PseudoVFSGNJN_VF16_MF4_MASK
    0U,	// PseudoVFSGNJN_VF16_MF8
    0U,	// PseudoVFSGNJN_VF16_MF8_MASK
    0U,	// PseudoVFSGNJN_VF32_M1
    0U,	// PseudoVFSGNJN_VF32_M1_MASK
    0U,	// PseudoVFSGNJN_VF32_M2
    0U,	// PseudoVFSGNJN_VF32_M2_MASK
    0U,	// PseudoVFSGNJN_VF32_M4
    0U,	// PseudoVFSGNJN_VF32_M4_MASK
    0U,	// PseudoVFSGNJN_VF32_M8
    0U,	// PseudoVFSGNJN_VF32_M8_MASK
    0U,	// PseudoVFSGNJN_VF32_MF2
    0U,	// PseudoVFSGNJN_VF32_MF2_MASK
    0U,	// PseudoVFSGNJN_VF32_MF4
    0U,	// PseudoVFSGNJN_VF32_MF4_MASK
    0U,	// PseudoVFSGNJN_VF32_MF8
    0U,	// PseudoVFSGNJN_VF32_MF8_MASK
    0U,	// PseudoVFSGNJN_VF64_M1
    0U,	// PseudoVFSGNJN_VF64_M1_MASK
    0U,	// PseudoVFSGNJN_VF64_M2
    0U,	// PseudoVFSGNJN_VF64_M2_MASK
    0U,	// PseudoVFSGNJN_VF64_M4
    0U,	// PseudoVFSGNJN_VF64_M4_MASK
    0U,	// PseudoVFSGNJN_VF64_M8
    0U,	// PseudoVFSGNJN_VF64_M8_MASK
    0U,	// PseudoVFSGNJN_VF64_MF2
    0U,	// PseudoVFSGNJN_VF64_MF2_MASK
    0U,	// PseudoVFSGNJN_VF64_MF4
    0U,	// PseudoVFSGNJN_VF64_MF4_MASK
    0U,	// PseudoVFSGNJN_VF64_MF8
    0U,	// PseudoVFSGNJN_VF64_MF8_MASK
    0U,	// PseudoVFSGNJN_VV_M1
    0U,	// PseudoVFSGNJN_VV_M1_MASK
    0U,	// PseudoVFSGNJN_VV_M2
    0U,	// PseudoVFSGNJN_VV_M2_MASK
    0U,	// PseudoVFSGNJN_VV_M4
    0U,	// PseudoVFSGNJN_VV_M4_MASK
    0U,	// PseudoVFSGNJN_VV_M8
    0U,	// PseudoVFSGNJN_VV_M8_MASK
    0U,	// PseudoVFSGNJN_VV_MF2
    0U,	// PseudoVFSGNJN_VV_MF2_MASK
    0U,	// PseudoVFSGNJN_VV_MF4
    0U,	// PseudoVFSGNJN_VV_MF4_MASK
    0U,	// PseudoVFSGNJN_VV_MF8
    0U,	// PseudoVFSGNJN_VV_MF8_MASK
    0U,	// PseudoVFSGNJX_VF16_M1
    0U,	// PseudoVFSGNJX_VF16_M1_MASK
    0U,	// PseudoVFSGNJX_VF16_M2
    0U,	// PseudoVFSGNJX_VF16_M2_MASK
    0U,	// PseudoVFSGNJX_VF16_M4
    0U,	// PseudoVFSGNJX_VF16_M4_MASK
    0U,	// PseudoVFSGNJX_VF16_M8
    0U,	// PseudoVFSGNJX_VF16_M8_MASK
    0U,	// PseudoVFSGNJX_VF16_MF2
    0U,	// PseudoVFSGNJX_VF16_MF2_MASK
    0U,	// PseudoVFSGNJX_VF16_MF4
    0U,	// PseudoVFSGNJX_VF16_MF4_MASK
    0U,	// PseudoVFSGNJX_VF16_MF8
    0U,	// PseudoVFSGNJX_VF16_MF8_MASK
    0U,	// PseudoVFSGNJX_VF32_M1
    0U,	// PseudoVFSGNJX_VF32_M1_MASK
    0U,	// PseudoVFSGNJX_VF32_M2
    0U,	// PseudoVFSGNJX_VF32_M2_MASK
    0U,	// PseudoVFSGNJX_VF32_M4
    0U,	// PseudoVFSGNJX_VF32_M4_MASK
    0U,	// PseudoVFSGNJX_VF32_M8
    0U,	// PseudoVFSGNJX_VF32_M8_MASK
    0U,	// PseudoVFSGNJX_VF32_MF2
    0U,	// PseudoVFSGNJX_VF32_MF2_MASK
    0U,	// PseudoVFSGNJX_VF32_MF4
    0U,	// PseudoVFSGNJX_VF32_MF4_MASK
    0U,	// PseudoVFSGNJX_VF32_MF8
    0U,	// PseudoVFSGNJX_VF32_MF8_MASK
    0U,	// PseudoVFSGNJX_VF64_M1
    0U,	// PseudoVFSGNJX_VF64_M1_MASK
    0U,	// PseudoVFSGNJX_VF64_M2
    0U,	// PseudoVFSGNJX_VF64_M2_MASK
    0U,	// PseudoVFSGNJX_VF64_M4
    0U,	// PseudoVFSGNJX_VF64_M4_MASK
    0U,	// PseudoVFSGNJX_VF64_M8
    0U,	// PseudoVFSGNJX_VF64_M8_MASK
    0U,	// PseudoVFSGNJX_VF64_MF2
    0U,	// PseudoVFSGNJX_VF64_MF2_MASK
    0U,	// PseudoVFSGNJX_VF64_MF4
    0U,	// PseudoVFSGNJX_VF64_MF4_MASK
    0U,	// PseudoVFSGNJX_VF64_MF8
    0U,	// PseudoVFSGNJX_VF64_MF8_MASK
    0U,	// PseudoVFSGNJX_VV_M1
    0U,	// PseudoVFSGNJX_VV_M1_MASK
    0U,	// PseudoVFSGNJX_VV_M2
    0U,	// PseudoVFSGNJX_VV_M2_MASK
    0U,	// PseudoVFSGNJX_VV_M4
    0U,	// PseudoVFSGNJX_VV_M4_MASK
    0U,	// PseudoVFSGNJX_VV_M8
    0U,	// PseudoVFSGNJX_VV_M8_MASK
    0U,	// PseudoVFSGNJX_VV_MF2
    0U,	// PseudoVFSGNJX_VV_MF2_MASK
    0U,	// PseudoVFSGNJX_VV_MF4
    0U,	// PseudoVFSGNJX_VV_MF4_MASK
    0U,	// PseudoVFSGNJX_VV_MF8
    0U,	// PseudoVFSGNJX_VV_MF8_MASK
    0U,	// PseudoVFSGNJ_VF16_M1
    0U,	// PseudoVFSGNJ_VF16_M1_MASK
    0U,	// PseudoVFSGNJ_VF16_M2
    0U,	// PseudoVFSGNJ_VF16_M2_MASK
    0U,	// PseudoVFSGNJ_VF16_M4
    0U,	// PseudoVFSGNJ_VF16_M4_MASK
    0U,	// PseudoVFSGNJ_VF16_M8
    0U,	// PseudoVFSGNJ_VF16_M8_MASK
    0U,	// PseudoVFSGNJ_VF16_MF2
    0U,	// PseudoVFSGNJ_VF16_MF2_MASK
    0U,	// PseudoVFSGNJ_VF16_MF4
    0U,	// PseudoVFSGNJ_VF16_MF4_MASK
    0U,	// PseudoVFSGNJ_VF16_MF8
    0U,	// PseudoVFSGNJ_VF16_MF8_MASK
    0U,	// PseudoVFSGNJ_VF32_M1
    0U,	// PseudoVFSGNJ_VF32_M1_MASK
    0U,	// PseudoVFSGNJ_VF32_M2
    0U,	// PseudoVFSGNJ_VF32_M2_MASK
    0U,	// PseudoVFSGNJ_VF32_M4
    0U,	// PseudoVFSGNJ_VF32_M4_MASK
    0U,	// PseudoVFSGNJ_VF32_M8
    0U,	// PseudoVFSGNJ_VF32_M8_MASK
    0U,	// PseudoVFSGNJ_VF32_MF2
    0U,	// PseudoVFSGNJ_VF32_MF2_MASK
    0U,	// PseudoVFSGNJ_VF32_MF4
    0U,	// PseudoVFSGNJ_VF32_MF4_MASK
    0U,	// PseudoVFSGNJ_VF32_MF8
    0U,	// PseudoVFSGNJ_VF32_MF8_MASK
    0U,	// PseudoVFSGNJ_VF64_M1
    0U,	// PseudoVFSGNJ_VF64_M1_MASK
    0U,	// PseudoVFSGNJ_VF64_M2
    0U,	// PseudoVFSGNJ_VF64_M2_MASK
    0U,	// PseudoVFSGNJ_VF64_M4
    0U,	// PseudoVFSGNJ_VF64_M4_MASK
    0U,	// PseudoVFSGNJ_VF64_M8
    0U,	// PseudoVFSGNJ_VF64_M8_MASK
    0U,	// PseudoVFSGNJ_VF64_MF2
    0U,	// PseudoVFSGNJ_VF64_MF2_MASK
    0U,	// PseudoVFSGNJ_VF64_MF4
    0U,	// PseudoVFSGNJ_VF64_MF4_MASK
    0U,	// PseudoVFSGNJ_VF64_MF8
    0U,	// PseudoVFSGNJ_VF64_MF8_MASK
    0U,	// PseudoVFSGNJ_VV_M1
    0U,	// PseudoVFSGNJ_VV_M1_MASK
    0U,	// PseudoVFSGNJ_VV_M2
    0U,	// PseudoVFSGNJ_VV_M2_MASK
    0U,	// PseudoVFSGNJ_VV_M4
    0U,	// PseudoVFSGNJ_VV_M4_MASK
    0U,	// PseudoVFSGNJ_VV_M8
    0U,	// PseudoVFSGNJ_VV_M8_MASK
    0U,	// PseudoVFSGNJ_VV_MF2
    0U,	// PseudoVFSGNJ_VV_MF2_MASK
    0U,	// PseudoVFSGNJ_VV_MF4
    0U,	// PseudoVFSGNJ_VV_MF4_MASK
    0U,	// PseudoVFSGNJ_VV_MF8
    0U,	// PseudoVFSGNJ_VV_MF8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF8
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF8
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF8
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF8_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M1
    0U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M2
    0U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M4
    0U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M8
    0U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF2
    0U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF4
    0U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF8
    0U,	// PseudoVFSLIDE1UP_VF16_MF8_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M1
    0U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M2
    0U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M4
    0U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M8
    0U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF2
    0U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF4
    0U,	// PseudoVFSLIDE1UP_VF32_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF8
    0U,	// PseudoVFSLIDE1UP_VF32_MF8_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M1
    0U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M2
    0U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M4
    0U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M8
    0U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_MF2
    0U,	// PseudoVFSLIDE1UP_VF64_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_MF4
    0U,	// PseudoVFSLIDE1UP_VF64_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_MF8
    0U,	// PseudoVFSLIDE1UP_VF64_MF8_MASK
    0U,	// PseudoVFSQRT_V_M1
    0U,	// PseudoVFSQRT_V_M1_MASK
    0U,	// PseudoVFSQRT_V_M2
    0U,	// PseudoVFSQRT_V_M2_MASK
    0U,	// PseudoVFSQRT_V_M4
    0U,	// PseudoVFSQRT_V_M4_MASK
    0U,	// PseudoVFSQRT_V_M8
    0U,	// PseudoVFSQRT_V_M8_MASK
    0U,	// PseudoVFSQRT_V_MF2
    0U,	// PseudoVFSQRT_V_MF2_MASK
    0U,	// PseudoVFSQRT_V_MF4
    0U,	// PseudoVFSQRT_V_MF4_MASK
    0U,	// PseudoVFSQRT_V_MF8
    0U,	// PseudoVFSQRT_V_MF8_MASK
    0U,	// PseudoVFSUB_VF16_M1
    0U,	// PseudoVFSUB_VF16_M1_MASK
    0U,	// PseudoVFSUB_VF16_M2
    0U,	// PseudoVFSUB_VF16_M2_MASK
    0U,	// PseudoVFSUB_VF16_M4
    0U,	// PseudoVFSUB_VF16_M4_MASK
    0U,	// PseudoVFSUB_VF16_M8
    0U,	// PseudoVFSUB_VF16_M8_MASK
    0U,	// PseudoVFSUB_VF16_MF2
    0U,	// PseudoVFSUB_VF16_MF2_MASK
    0U,	// PseudoVFSUB_VF16_MF4
    0U,	// PseudoVFSUB_VF16_MF4_MASK
    0U,	// PseudoVFSUB_VF16_MF8
    0U,	// PseudoVFSUB_VF16_MF8_MASK
    0U,	// PseudoVFSUB_VF32_M1
    0U,	// PseudoVFSUB_VF32_M1_MASK
    0U,	// PseudoVFSUB_VF32_M2
    0U,	// PseudoVFSUB_VF32_M2_MASK
    0U,	// PseudoVFSUB_VF32_M4
    0U,	// PseudoVFSUB_VF32_M4_MASK
    0U,	// PseudoVFSUB_VF32_M8
    0U,	// PseudoVFSUB_VF32_M8_MASK
    0U,	// PseudoVFSUB_VF32_MF2
    0U,	// PseudoVFSUB_VF32_MF2_MASK
    0U,	// PseudoVFSUB_VF32_MF4
    0U,	// PseudoVFSUB_VF32_MF4_MASK
    0U,	// PseudoVFSUB_VF32_MF8
    0U,	// PseudoVFSUB_VF32_MF8_MASK
    0U,	// PseudoVFSUB_VF64_M1
    0U,	// PseudoVFSUB_VF64_M1_MASK
    0U,	// PseudoVFSUB_VF64_M2
    0U,	// PseudoVFSUB_VF64_M2_MASK
    0U,	// PseudoVFSUB_VF64_M4
    0U,	// PseudoVFSUB_VF64_M4_MASK
    0U,	// PseudoVFSUB_VF64_M8
    0U,	// PseudoVFSUB_VF64_M8_MASK
    0U,	// PseudoVFSUB_VF64_MF2
    0U,	// PseudoVFSUB_VF64_MF2_MASK
    0U,	// PseudoVFSUB_VF64_MF4
    0U,	// PseudoVFSUB_VF64_MF4_MASK
    0U,	// PseudoVFSUB_VF64_MF8
    0U,	// PseudoVFSUB_VF64_MF8_MASK
    0U,	// PseudoVFSUB_VV_M1
    0U,	// PseudoVFSUB_VV_M1_MASK
    0U,	// PseudoVFSUB_VV_M2
    0U,	// PseudoVFSUB_VV_M2_MASK
    0U,	// PseudoVFSUB_VV_M4
    0U,	// PseudoVFSUB_VV_M4_MASK
    0U,	// PseudoVFSUB_VV_M8
    0U,	// PseudoVFSUB_VV_M8_MASK
    0U,	// PseudoVFSUB_VV_MF2
    0U,	// PseudoVFSUB_VV_MF2_MASK
    0U,	// PseudoVFSUB_VV_MF4
    0U,	// PseudoVFSUB_VV_MF4_MASK
    0U,	// PseudoVFSUB_VV_MF8
    0U,	// PseudoVFSUB_VV_MF8_MASK
    0U,	// PseudoVFWADD_VF16_M1
    0U,	// PseudoVFWADD_VF16_M1_MASK
    0U,	// PseudoVFWADD_VF16_M2
    0U,	// PseudoVFWADD_VF16_M2_MASK
    0U,	// PseudoVFWADD_VF16_M4
    0U,	// PseudoVFWADD_VF16_M4_MASK
    0U,	// PseudoVFWADD_VF16_MF2
    0U,	// PseudoVFWADD_VF16_MF2_MASK
    0U,	// PseudoVFWADD_VF16_MF4
    0U,	// PseudoVFWADD_VF16_MF4_MASK
    0U,	// PseudoVFWADD_VF16_MF8
    0U,	// PseudoVFWADD_VF16_MF8_MASK
    0U,	// PseudoVFWADD_VF32_M1
    0U,	// PseudoVFWADD_VF32_M1_MASK
    0U,	// PseudoVFWADD_VF32_M2
    0U,	// PseudoVFWADD_VF32_M2_MASK
    0U,	// PseudoVFWADD_VF32_M4
    0U,	// PseudoVFWADD_VF32_M4_MASK
    0U,	// PseudoVFWADD_VF32_MF2
    0U,	// PseudoVFWADD_VF32_MF2_MASK
    0U,	// PseudoVFWADD_VF32_MF4
    0U,	// PseudoVFWADD_VF32_MF4_MASK
    0U,	// PseudoVFWADD_VF32_MF8
    0U,	// PseudoVFWADD_VF32_MF8_MASK
    0U,	// PseudoVFWADD_VV_M1
    0U,	// PseudoVFWADD_VV_M1_MASK
    0U,	// PseudoVFWADD_VV_M2
    0U,	// PseudoVFWADD_VV_M2_MASK
    0U,	// PseudoVFWADD_VV_M4
    0U,	// PseudoVFWADD_VV_M4_MASK
    0U,	// PseudoVFWADD_VV_MF2
    0U,	// PseudoVFWADD_VV_MF2_MASK
    0U,	// PseudoVFWADD_VV_MF4
    0U,	// PseudoVFWADD_VV_MF4_MASK
    0U,	// PseudoVFWADD_VV_MF8
    0U,	// PseudoVFWADD_VV_MF8_MASK
    0U,	// PseudoVFWADD_WF16_M1
    0U,	// PseudoVFWADD_WF16_M1_MASK
    0U,	// PseudoVFWADD_WF16_M2
    0U,	// PseudoVFWADD_WF16_M2_MASK
    0U,	// PseudoVFWADD_WF16_M4
    0U,	// PseudoVFWADD_WF16_M4_MASK
    0U,	// PseudoVFWADD_WF16_MF2
    0U,	// PseudoVFWADD_WF16_MF2_MASK
    0U,	// PseudoVFWADD_WF16_MF4
    0U,	// PseudoVFWADD_WF16_MF4_MASK
    0U,	// PseudoVFWADD_WF16_MF8
    0U,	// PseudoVFWADD_WF16_MF8_MASK
    0U,	// PseudoVFWADD_WF32_M1
    0U,	// PseudoVFWADD_WF32_M1_MASK
    0U,	// PseudoVFWADD_WF32_M2
    0U,	// PseudoVFWADD_WF32_M2_MASK
    0U,	// PseudoVFWADD_WF32_M4
    0U,	// PseudoVFWADD_WF32_M4_MASK
    0U,	// PseudoVFWADD_WF32_MF2
    0U,	// PseudoVFWADD_WF32_MF2_MASK
    0U,	// PseudoVFWADD_WF32_MF4
    0U,	// PseudoVFWADD_WF32_MF4_MASK
    0U,	// PseudoVFWADD_WF32_MF8
    0U,	// PseudoVFWADD_WF32_MF8_MASK
    0U,	// PseudoVFWADD_WV_M1
    0U,	// PseudoVFWADD_WV_M1_MASK
    0U,	// PseudoVFWADD_WV_M2
    0U,	// PseudoVFWADD_WV_M2_MASK
    0U,	// PseudoVFWADD_WV_M4
    0U,	// PseudoVFWADD_WV_M4_MASK
    0U,	// PseudoVFWADD_WV_MF2
    0U,	// PseudoVFWADD_WV_MF2_MASK
    0U,	// PseudoVFWADD_WV_MF4
    0U,	// PseudoVFWADD_WV_MF4_MASK
    0U,	// PseudoVFWADD_WV_MF8
    0U,	// PseudoVFWADD_WV_MF8_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1
    0U,	// PseudoVFWCVT_F_F_V_M1_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2
    0U,	// PseudoVFWCVT_F_F_V_M2_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4
    0U,	// PseudoVFWCVT_F_F_V_M4_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2
    0U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4
    0U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF8
    0U,	// PseudoVFWCVT_F_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1
    0U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2
    0U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4
    0U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2
    0U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4
    0U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1
    0U,	// PseudoVFWCVT_F_X_V_M1_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2
    0U,	// PseudoVFWCVT_F_X_V_M2_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4
    0U,	// PseudoVFWCVT_F_X_V_M4_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2
    0U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4
    0U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8
    0U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF8
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF8
    0U,	// PseudoVFWCVT_XU_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF8
    0U,	// PseudoVFWCVT_X_F_V_MF8_MASK
    0U,	// PseudoVFWMACC_VF16_M1
    0U,	// PseudoVFWMACC_VF16_M1_MASK
    0U,	// PseudoVFWMACC_VF16_M2
    0U,	// PseudoVFWMACC_VF16_M2_MASK
    0U,	// PseudoVFWMACC_VF16_M4
    0U,	// PseudoVFWMACC_VF16_M4_MASK
    0U,	// PseudoVFWMACC_VF16_MF2
    0U,	// PseudoVFWMACC_VF16_MF2_MASK
    0U,	// PseudoVFWMACC_VF16_MF4
    0U,	// PseudoVFWMACC_VF16_MF4_MASK
    0U,	// PseudoVFWMACC_VF16_MF8
    0U,	// PseudoVFWMACC_VF16_MF8_MASK
    0U,	// PseudoVFWMACC_VF32_M1
    0U,	// PseudoVFWMACC_VF32_M1_MASK
    0U,	// PseudoVFWMACC_VF32_M2
    0U,	// PseudoVFWMACC_VF32_M2_MASK
    0U,	// PseudoVFWMACC_VF32_M4
    0U,	// PseudoVFWMACC_VF32_M4_MASK
    0U,	// PseudoVFWMACC_VF32_MF2
    0U,	// PseudoVFWMACC_VF32_MF2_MASK
    0U,	// PseudoVFWMACC_VF32_MF4
    0U,	// PseudoVFWMACC_VF32_MF4_MASK
    0U,	// PseudoVFWMACC_VF32_MF8
    0U,	// PseudoVFWMACC_VF32_MF8_MASK
    0U,	// PseudoVFWMACC_VV_M1
    0U,	// PseudoVFWMACC_VV_M1_MASK
    0U,	// PseudoVFWMACC_VV_M2
    0U,	// PseudoVFWMACC_VV_M2_MASK
    0U,	// PseudoVFWMACC_VV_M4
    0U,	// PseudoVFWMACC_VV_M4_MASK
    0U,	// PseudoVFWMACC_VV_MF2
    0U,	// PseudoVFWMACC_VV_MF2_MASK
    0U,	// PseudoVFWMACC_VV_MF4
    0U,	// PseudoVFWMACC_VV_MF4_MASK
    0U,	// PseudoVFWMACC_VV_MF8
    0U,	// PseudoVFWMACC_VV_MF8_MASK
    0U,	// PseudoVFWMSAC_VF16_M1
    0U,	// PseudoVFWMSAC_VF16_M1_MASK
    0U,	// PseudoVFWMSAC_VF16_M2
    0U,	// PseudoVFWMSAC_VF16_M2_MASK
    0U,	// PseudoVFWMSAC_VF16_M4
    0U,	// PseudoVFWMSAC_VF16_M4_MASK
    0U,	// PseudoVFWMSAC_VF16_MF2
    0U,	// PseudoVFWMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWMSAC_VF16_MF4
    0U,	// PseudoVFWMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWMSAC_VF16_MF8
    0U,	// PseudoVFWMSAC_VF16_MF8_MASK
    0U,	// PseudoVFWMSAC_VF32_M1
    0U,	// PseudoVFWMSAC_VF32_M1_MASK
    0U,	// PseudoVFWMSAC_VF32_M2
    0U,	// PseudoVFWMSAC_VF32_M2_MASK
    0U,	// PseudoVFWMSAC_VF32_M4
    0U,	// PseudoVFWMSAC_VF32_M4_MASK
    0U,	// PseudoVFWMSAC_VF32_MF2
    0U,	// PseudoVFWMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWMSAC_VF32_MF4
    0U,	// PseudoVFWMSAC_VF32_MF4_MASK
    0U,	// PseudoVFWMSAC_VF32_MF8
    0U,	// PseudoVFWMSAC_VF32_MF8_MASK
    0U,	// PseudoVFWMSAC_VV_M1
    0U,	// PseudoVFWMSAC_VV_M1_MASK
    0U,	// PseudoVFWMSAC_VV_M2
    0U,	// PseudoVFWMSAC_VV_M2_MASK
    0U,	// PseudoVFWMSAC_VV_M4
    0U,	// PseudoVFWMSAC_VV_M4_MASK
    0U,	// PseudoVFWMSAC_VV_MF2
    0U,	// PseudoVFWMSAC_VV_MF2_MASK
    0U,	// PseudoVFWMSAC_VV_MF4
    0U,	// PseudoVFWMSAC_VV_MF4_MASK
    0U,	// PseudoVFWMSAC_VV_MF8
    0U,	// PseudoVFWMSAC_VV_MF8_MASK
    0U,	// PseudoVFWMUL_VF16_M1
    0U,	// PseudoVFWMUL_VF16_M1_MASK
    0U,	// PseudoVFWMUL_VF16_M2
    0U,	// PseudoVFWMUL_VF16_M2_MASK
    0U,	// PseudoVFWMUL_VF16_M4
    0U,	// PseudoVFWMUL_VF16_M4_MASK
    0U,	// PseudoVFWMUL_VF16_MF2
    0U,	// PseudoVFWMUL_VF16_MF2_MASK
    0U,	// PseudoVFWMUL_VF16_MF4
    0U,	// PseudoVFWMUL_VF16_MF4_MASK
    0U,	// PseudoVFWMUL_VF16_MF8
    0U,	// PseudoVFWMUL_VF16_MF8_MASK
    0U,	// PseudoVFWMUL_VF32_M1
    0U,	// PseudoVFWMUL_VF32_M1_MASK
    0U,	// PseudoVFWMUL_VF32_M2
    0U,	// PseudoVFWMUL_VF32_M2_MASK
    0U,	// PseudoVFWMUL_VF32_M4
    0U,	// PseudoVFWMUL_VF32_M4_MASK
    0U,	// PseudoVFWMUL_VF32_MF2
    0U,	// PseudoVFWMUL_VF32_MF2_MASK
    0U,	// PseudoVFWMUL_VF32_MF4
    0U,	// PseudoVFWMUL_VF32_MF4_MASK
    0U,	// PseudoVFWMUL_VF32_MF8
    0U,	// PseudoVFWMUL_VF32_MF8_MASK
    0U,	// PseudoVFWMUL_VV_M1
    0U,	// PseudoVFWMUL_VV_M1_MASK
    0U,	// PseudoVFWMUL_VV_M2
    0U,	// PseudoVFWMUL_VV_M2_MASK
    0U,	// PseudoVFWMUL_VV_M4
    0U,	// PseudoVFWMUL_VV_M4_MASK
    0U,	// PseudoVFWMUL_VV_MF2
    0U,	// PseudoVFWMUL_VV_MF2_MASK
    0U,	// PseudoVFWMUL_VV_MF4
    0U,	// PseudoVFWMUL_VV_MF4_MASK
    0U,	// PseudoVFWMUL_VV_MF8
    0U,	// PseudoVFWMUL_VV_MF8_MASK
    0U,	// PseudoVFWNMACC_VF16_M1
    0U,	// PseudoVFWNMACC_VF16_M1_MASK
    0U,	// PseudoVFWNMACC_VF16_M2
    0U,	// PseudoVFWNMACC_VF16_M2_MASK
    0U,	// PseudoVFWNMACC_VF16_M4
    0U,	// PseudoVFWNMACC_VF16_M4_MASK
    0U,	// PseudoVFWNMACC_VF16_MF2
    0U,	// PseudoVFWNMACC_VF16_MF2_MASK
    0U,	// PseudoVFWNMACC_VF16_MF4
    0U,	// PseudoVFWNMACC_VF16_MF4_MASK
    0U,	// PseudoVFWNMACC_VF16_MF8
    0U,	// PseudoVFWNMACC_VF16_MF8_MASK
    0U,	// PseudoVFWNMACC_VF32_M1
    0U,	// PseudoVFWNMACC_VF32_M1_MASK
    0U,	// PseudoVFWNMACC_VF32_M2
    0U,	// PseudoVFWNMACC_VF32_M2_MASK
    0U,	// PseudoVFWNMACC_VF32_M4
    0U,	// PseudoVFWNMACC_VF32_M4_MASK
    0U,	// PseudoVFWNMACC_VF32_MF2
    0U,	// PseudoVFWNMACC_VF32_MF2_MASK
    0U,	// PseudoVFWNMACC_VF32_MF4
    0U,	// PseudoVFWNMACC_VF32_MF4_MASK
    0U,	// PseudoVFWNMACC_VF32_MF8
    0U,	// PseudoVFWNMACC_VF32_MF8_MASK
    0U,	// PseudoVFWNMACC_VV_M1
    0U,	// PseudoVFWNMACC_VV_M1_MASK
    0U,	// PseudoVFWNMACC_VV_M2
    0U,	// PseudoVFWNMACC_VV_M2_MASK
    0U,	// PseudoVFWNMACC_VV_M4
    0U,	// PseudoVFWNMACC_VV_M4_MASK
    0U,	// PseudoVFWNMACC_VV_MF2
    0U,	// PseudoVFWNMACC_VV_MF2_MASK
    0U,	// PseudoVFWNMACC_VV_MF4
    0U,	// PseudoVFWNMACC_VV_MF4_MASK
    0U,	// PseudoVFWNMACC_VV_MF8
    0U,	// PseudoVFWNMACC_VV_MF8_MASK
    0U,	// PseudoVFWNMSAC_VF16_M1
    0U,	// PseudoVFWNMSAC_VF16_M1_MASK
    0U,	// PseudoVFWNMSAC_VF16_M2
    0U,	// PseudoVFWNMSAC_VF16_M2_MASK
    0U,	// PseudoVFWNMSAC_VF16_M4
    0U,	// PseudoVFWNMSAC_VF16_M4_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF2
    0U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF4
    0U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF8
    0U,	// PseudoVFWNMSAC_VF16_MF8_MASK
    0U,	// PseudoVFWNMSAC_VF32_M1
    0U,	// PseudoVFWNMSAC_VF32_M1_MASK
    0U,	// PseudoVFWNMSAC_VF32_M2
    0U,	// PseudoVFWNMSAC_VF32_M2_MASK
    0U,	// PseudoVFWNMSAC_VF32_M4
    0U,	// PseudoVFWNMSAC_VF32_M4_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF2
    0U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF4
    0U,	// PseudoVFWNMSAC_VF32_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF8
    0U,	// PseudoVFWNMSAC_VF32_MF8_MASK
    0U,	// PseudoVFWNMSAC_VV_M1
    0U,	// PseudoVFWNMSAC_VV_M1_MASK
    0U,	// PseudoVFWNMSAC_VV_M2
    0U,	// PseudoVFWNMSAC_VV_M2_MASK
    0U,	// PseudoVFWNMSAC_VV_M4
    0U,	// PseudoVFWNMSAC_VV_M4_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2
    0U,	// PseudoVFWNMSAC_VV_MF2_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4
    0U,	// PseudoVFWNMSAC_VV_MF4_MASK
    0U,	// PseudoVFWNMSAC_VV_MF8
    0U,	// PseudoVFWNMSAC_VV_MF8_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1
    0U,	// PseudoVFWREDOSUM_VS_M1_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2
    0U,	// PseudoVFWREDOSUM_VS_M2_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4
    0U,	// PseudoVFWREDOSUM_VS_M4_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8
    0U,	// PseudoVFWREDOSUM_VS_M8_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2
    0U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4
    0U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF8
    0U,	// PseudoVFWREDOSUM_VS_MF8_MASK
    0U,	// PseudoVFWREDSUM_VS_M1
    0U,	// PseudoVFWREDSUM_VS_M1_MASK
    0U,	// PseudoVFWREDSUM_VS_M2
    0U,	// PseudoVFWREDSUM_VS_M2_MASK
    0U,	// PseudoVFWREDSUM_VS_M4
    0U,	// PseudoVFWREDSUM_VS_M4_MASK
    0U,	// PseudoVFWREDSUM_VS_M8
    0U,	// PseudoVFWREDSUM_VS_M8_MASK
    0U,	// PseudoVFWREDSUM_VS_MF2
    0U,	// PseudoVFWREDSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDSUM_VS_MF4
    0U,	// PseudoVFWREDSUM_VS_MF4_MASK
    0U,	// PseudoVFWREDSUM_VS_MF8
    0U,	// PseudoVFWREDSUM_VS_MF8_MASK
    0U,	// PseudoVFWSUB_VF16_M1
    0U,	// PseudoVFWSUB_VF16_M1_MASK
    0U,	// PseudoVFWSUB_VF16_M2
    0U,	// PseudoVFWSUB_VF16_M2_MASK
    0U,	// PseudoVFWSUB_VF16_M4
    0U,	// PseudoVFWSUB_VF16_M4_MASK
    0U,	// PseudoVFWSUB_VF16_MF2
    0U,	// PseudoVFWSUB_VF16_MF2_MASK
    0U,	// PseudoVFWSUB_VF16_MF4
    0U,	// PseudoVFWSUB_VF16_MF4_MASK
    0U,	// PseudoVFWSUB_VF16_MF8
    0U,	// PseudoVFWSUB_VF16_MF8_MASK
    0U,	// PseudoVFWSUB_VF32_M1
    0U,	// PseudoVFWSUB_VF32_M1_MASK
    0U,	// PseudoVFWSUB_VF32_M2
    0U,	// PseudoVFWSUB_VF32_M2_MASK
    0U,	// PseudoVFWSUB_VF32_M4
    0U,	// PseudoVFWSUB_VF32_M4_MASK
    0U,	// PseudoVFWSUB_VF32_MF2
    0U,	// PseudoVFWSUB_VF32_MF2_MASK
    0U,	// PseudoVFWSUB_VF32_MF4
    0U,	// PseudoVFWSUB_VF32_MF4_MASK
    0U,	// PseudoVFWSUB_VF32_MF8
    0U,	// PseudoVFWSUB_VF32_MF8_MASK
    0U,	// PseudoVFWSUB_VV_M1
    0U,	// PseudoVFWSUB_VV_M1_MASK
    0U,	// PseudoVFWSUB_VV_M2
    0U,	// PseudoVFWSUB_VV_M2_MASK
    0U,	// PseudoVFWSUB_VV_M4
    0U,	// PseudoVFWSUB_VV_M4_MASK
    0U,	// PseudoVFWSUB_VV_MF2
    0U,	// PseudoVFWSUB_VV_MF2_MASK
    0U,	// PseudoVFWSUB_VV_MF4
    0U,	// PseudoVFWSUB_VV_MF4_MASK
    0U,	// PseudoVFWSUB_VV_MF8
    0U,	// PseudoVFWSUB_VV_MF8_MASK
    0U,	// PseudoVFWSUB_WF16_M1
    0U,	// PseudoVFWSUB_WF16_M1_MASK
    0U,	// PseudoVFWSUB_WF16_M2
    0U,	// PseudoVFWSUB_WF16_M2_MASK
    0U,	// PseudoVFWSUB_WF16_M4
    0U,	// PseudoVFWSUB_WF16_M4_MASK
    0U,	// PseudoVFWSUB_WF16_MF2
    0U,	// PseudoVFWSUB_WF16_MF2_MASK
    0U,	// PseudoVFWSUB_WF16_MF4
    0U,	// PseudoVFWSUB_WF16_MF4_MASK
    0U,	// PseudoVFWSUB_WF16_MF8
    0U,	// PseudoVFWSUB_WF16_MF8_MASK
    0U,	// PseudoVFWSUB_WF32_M1
    0U,	// PseudoVFWSUB_WF32_M1_MASK
    0U,	// PseudoVFWSUB_WF32_M2
    0U,	// PseudoVFWSUB_WF32_M2_MASK
    0U,	// PseudoVFWSUB_WF32_M4
    0U,	// PseudoVFWSUB_WF32_M4_MASK
    0U,	// PseudoVFWSUB_WF32_MF2
    0U,	// PseudoVFWSUB_WF32_MF2_MASK
    0U,	// PseudoVFWSUB_WF32_MF4
    0U,	// PseudoVFWSUB_WF32_MF4_MASK
    0U,	// PseudoVFWSUB_WF32_MF8
    0U,	// PseudoVFWSUB_WF32_MF8_MASK
    0U,	// PseudoVFWSUB_WV_M1
    0U,	// PseudoVFWSUB_WV_M1_MASK
    0U,	// PseudoVFWSUB_WV_M2
    0U,	// PseudoVFWSUB_WV_M2_MASK
    0U,	// PseudoVFWSUB_WV_M4
    0U,	// PseudoVFWSUB_WV_M4_MASK
    0U,	// PseudoVFWSUB_WV_MF2
    0U,	// PseudoVFWSUB_WV_MF2_MASK
    0U,	// PseudoVFWSUB_WV_MF4
    0U,	// PseudoVFWSUB_WV_MF4_MASK
    0U,	// PseudoVFWSUB_WV_MF8
    0U,	// PseudoVFWSUB_WV_MF8_MASK
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16FF_V_MF8
    0U,	// PseudoVLE16FF_V_MF8_MASK
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE16_V_MF8
    0U,	// PseudoVLE16_V_MF8_MASK
    0U,	// PseudoVLE1_V_B1
    0U,	// PseudoVLE1_V_B16
    0U,	// PseudoVLE1_V_B2
    0U,	// PseudoVLE1_V_B32
    0U,	// PseudoVLE1_V_B4
    0U,	// PseudoVLE1_V_B64
    0U,	// PseudoVLE1_V_B8
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32FF_V_MF4
    0U,	// PseudoVLE32FF_V_MF4_MASK
    0U,	// PseudoVLE32FF_V_MF8
    0U,	// PseudoVLE32FF_V_MF8_MASK
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE32_V_MF4
    0U,	// PseudoVLE32_V_MF4_MASK
    0U,	// PseudoVLE32_V_MF8
    0U,	// PseudoVLE32_V_MF8_MASK
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64FF_V_MF2
    0U,	// PseudoVLE64FF_V_MF2_MASK
    0U,	// PseudoVLE64FF_V_MF4
    0U,	// PseudoVLE64FF_V_MF4_MASK
    0U,	// PseudoVLE64FF_V_MF8
    0U,	// PseudoVLE64FF_V_MF8_MASK
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE64_V_MF2
    0U,	// PseudoVLE64_V_MF2_MASK
    0U,	// PseudoVLE64_V_MF4
    0U,	// PseudoVLE64_V_MF4_MASK
    0U,	// PseudoVLE64_V_MF8
    0U,	// PseudoVLE64_V_MF8_MASK
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_M8
    0U,	// PseudoVLOXEI16_V_M1_M8_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF4
    0U,	// PseudoVLOXEI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF8
    0U,	// PseudoVLOXEI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M2_MF2
    0U,	// PseudoVLOXEI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M2_MF4
    0U,	// PseudoVLOXEI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M2_MF8
    0U,	// PseudoVLOXEI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M1
    0U,	// PseudoVLOXEI16_V_M4_M1_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_MF2
    0U,	// PseudoVLOXEI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M4_MF4
    0U,	// PseudoVLOXEI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M4_MF8
    0U,	// PseudoVLOXEI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M1
    0U,	// PseudoVLOXEI16_V_M8_M1_MASK
    0U,	// PseudoVLOXEI16_V_M8_M2
    0U,	// PseudoVLOXEI16_V_M8_M2_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_MF2
    0U,	// PseudoVLOXEI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M8_MF4
    0U,	// PseudoVLOXEI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M8_MF8
    0U,	// PseudoVLOXEI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M4
    0U,	// PseudoVLOXEI16_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M8
    0U,	// PseudoVLOXEI16_V_MF2_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF8
    0U,	// PseudoVLOXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M2
    0U,	// PseudoVLOXEI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M4
    0U,	// PseudoVLOXEI16_V_MF4_M4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M8
    0U,	// PseudoVLOXEI16_V_MF4_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI16_V_MF8_M1
    0U,	// PseudoVLOXEI16_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF8_M2
    0U,	// PseudoVLOXEI16_V_MF8_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF8_M4
    0U,	// PseudoVLOXEI16_V_MF8_M4_MASK
    0U,	// PseudoVLOXEI16_V_MF8_M8
    0U,	// PseudoVLOXEI16_V_MF8_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF8_MF2
    0U,	// PseudoVLOXEI16_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF8_MF4
    0U,	// PseudoVLOXEI16_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF8_MF8
    0U,	// PseudoVLOXEI16_V_MF8_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_M4
    0U,	// PseudoVLOXEI32_V_M1_M4_MASK
    0U,	// PseudoVLOXEI32_V_M1_M8
    0U,	// PseudoVLOXEI32_V_M1_M8_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF8
    0U,	// PseudoVLOXEI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M8
    0U,	// PseudoVLOXEI32_V_M2_M8_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF4
    0U,	// PseudoVLOXEI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF8
    0U,	// PseudoVLOXEI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M4_MF2
    0U,	// PseudoVLOXEI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M4_MF4
    0U,	// PseudoVLOXEI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M4_MF8
    0U,	// PseudoVLOXEI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M1
    0U,	// PseudoVLOXEI32_V_M8_M1_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_MF2
    0U,	// PseudoVLOXEI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M8_MF4
    0U,	// PseudoVLOXEI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M8_MF8
    0U,	// PseudoVLOXEI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M2
    0U,	// PseudoVLOXEI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M4
    0U,	// PseudoVLOXEI32_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M8
    0U,	// PseudoVLOXEI32_V_MF2_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI32_V_MF4_M1
    0U,	// PseudoVLOXEI32_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF4_M2
    0U,	// PseudoVLOXEI32_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI32_V_MF4_M4
    0U,	// PseudoVLOXEI32_V_MF4_M4_MASK
    0U,	// PseudoVLOXEI32_V_MF4_M8
    0U,	// PseudoVLOXEI32_V_MF4_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF4_MF2
    0U,	// PseudoVLOXEI32_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF4_MF4
    0U,	// PseudoVLOXEI32_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF4_MF8
    0U,	// PseudoVLOXEI32_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_MF8_M1
    0U,	// PseudoVLOXEI32_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF8_M2
    0U,	// PseudoVLOXEI32_V_MF8_M2_MASK
    0U,	// PseudoVLOXEI32_V_MF8_M4
    0U,	// PseudoVLOXEI32_V_MF8_M4_MASK
    0U,	// PseudoVLOXEI32_V_MF8_M8
    0U,	// PseudoVLOXEI32_V_MF8_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF8_MF2
    0U,	// PseudoVLOXEI32_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF8_MF4
    0U,	// PseudoVLOXEI32_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF8_MF8
    0U,	// PseudoVLOXEI32_V_MF8_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_M2
    0U,	// PseudoVLOXEI64_V_M1_M2_MASK
    0U,	// PseudoVLOXEI64_V_M1_M4
    0U,	// PseudoVLOXEI64_V_M1_M4_MASK
    0U,	// PseudoVLOXEI64_V_M1_M8
    0U,	// PseudoVLOXEI64_V_M1_M8_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_M4
    0U,	// PseudoVLOXEI64_V_M2_M4_MASK
    0U,	// PseudoVLOXEI64_V_M2_M8
    0U,	// PseudoVLOXEI64_V_M2_M8_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF8
    0U,	// PseudoVLOXEI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M8
    0U,	// PseudoVLOXEI64_V_M4_M8_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF4
    0U,	// PseudoVLOXEI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF8
    0U,	// PseudoVLOXEI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI64_V_M8_MF2
    0U,	// PseudoVLOXEI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M8_MF4
    0U,	// PseudoVLOXEI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M8_MF8
    0U,	// PseudoVLOXEI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI64_V_MF2_M1
    0U,	// PseudoVLOXEI64_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI64_V_MF2_M2
    0U,	// PseudoVLOXEI64_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI64_V_MF2_M4
    0U,	// PseudoVLOXEI64_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI64_V_MF2_M8
    0U,	// PseudoVLOXEI64_V_MF2_M8_MASK
    0U,	// PseudoVLOXEI64_V_MF2_MF2
    0U,	// PseudoVLOXEI64_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_MF2_MF4
    0U,	// PseudoVLOXEI64_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_MF2_MF8
    0U,	// PseudoVLOXEI64_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_MF4_M1
    0U,	// PseudoVLOXEI64_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI64_V_MF4_M2
    0U,	// PseudoVLOXEI64_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI64_V_MF4_M4
    0U,	// PseudoVLOXEI64_V_MF4_M4_MASK
    0U,	// PseudoVLOXEI64_V_MF4_M8
    0U,	// PseudoVLOXEI64_V_MF4_M8_MASK
    0U,	// PseudoVLOXEI64_V_MF4_MF2
    0U,	// PseudoVLOXEI64_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_MF4_MF4
    0U,	// PseudoVLOXEI64_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI64_V_MF4_MF8
    0U,	// PseudoVLOXEI64_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI64_V_MF8_M1
    0U,	// PseudoVLOXEI64_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI64_V_MF8_M2
    0U,	// PseudoVLOXEI64_V_MF8_M2_MASK
    0U,	// PseudoVLOXEI64_V_MF8_M4
    0U,	// PseudoVLOXEI64_V_MF8_M4_MASK
    0U,	// PseudoVLOXEI64_V_MF8_M8
    0U,	// PseudoVLOXEI64_V_MF8_M8_MASK
    0U,	// PseudoVLOXEI64_V_MF8_MF2
    0U,	// PseudoVLOXEI64_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI64_V_MF8_MF4
    0U,	// PseudoVLOXEI64_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI64_V_MF8_MF8
    0U,	// PseudoVLOXEI64_V_MF8_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_MF2
    0U,	// PseudoVLOXEI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M1_MF4
    0U,	// PseudoVLOXEI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M1_MF8
    0U,	// PseudoVLOXEI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M1
    0U,	// PseudoVLOXEI8_V_M2_M1_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_MF2
    0U,	// PseudoVLOXEI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M2_MF4
    0U,	// PseudoVLOXEI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M2_MF8
    0U,	// PseudoVLOXEI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M1
    0U,	// PseudoVLOXEI8_V_M4_M1_MASK
    0U,	// PseudoVLOXEI8_V_M4_M2
    0U,	// PseudoVLOXEI8_V_M4_M2_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_MF2
    0U,	// PseudoVLOXEI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M4_MF4
    0U,	// PseudoVLOXEI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M4_MF8
    0U,	// PseudoVLOXEI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M1
    0U,	// PseudoVLOXEI8_V_M8_M1_MASK
    0U,	// PseudoVLOXEI8_V_M8_M2
    0U,	// PseudoVLOXEI8_V_M8_M2_MASK
    0U,	// PseudoVLOXEI8_V_M8_M4
    0U,	// PseudoVLOXEI8_V_M8_M4_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_MF2
    0U,	// PseudoVLOXEI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M8_MF4
    0U,	// PseudoVLOXEI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M8_MF8
    0U,	// PseudoVLOXEI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M8
    0U,	// PseudoVLOXEI8_V_MF2_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF4
    0U,	// PseudoVLOXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF8
    0U,	// PseudoVLOXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M4
    0U,	// PseudoVLOXEI8_V_MF4_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M8
    0U,	// PseudoVLOXEI8_V_MF4_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF8
    0U,	// PseudoVLOXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M2
    0U,	// PseudoVLOXEI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M4
    0U,	// PseudoVLOXEI8_V_MF8_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M8
    0U,	// PseudoVLOXEI8_V_MF8_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M1
    0U,	// PseudoVLOXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M1
    0U,	// PseudoVLOXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M2
    0U,	// PseudoVLOXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M4
    0U,	// PseudoVLOXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M1
    0U,	// PseudoVLOXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M2
    0U,	// PseudoVLOXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M4
    0U,	// PseudoVLOXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M4
    0U,	// PseudoVLOXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M1
    0U,	// PseudoVLOXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M1
    0U,	// PseudoVLOXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M2
    0U,	// PseudoVLOXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_M1
    0U,	// PseudoVLOXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_M2
    0U,	// PseudoVLOXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_M4
    0U,	// PseudoVLOXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M1
    0U,	// PseudoVLOXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_M1
    0U,	// PseudoVLOXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_M2
    0U,	// PseudoVLOXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M1
    0U,	// PseudoVLOXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M2
    0U,	// PseudoVLOXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M1
    0U,	// PseudoVLOXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_M1
    0U,	// PseudoVLOXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_M2
    0U,	// PseudoVLOXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_M1
    0U,	// PseudoVLOXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_M2
    0U,	// PseudoVLOXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M1
    0U,	// PseudoVLOXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_M1
    0U,	// PseudoVLOXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_M2
    0U,	// PseudoVLOXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M1
    0U,	// PseudoVLOXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M2
    0U,	// PseudoVLOXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M1
    0U,	// PseudoVLOXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_M1
    0U,	// PseudoVLOXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_M2
    0U,	// PseudoVLOXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_M1
    0U,	// PseudoVLOXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_M2
    0U,	// PseudoVLOXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_M1
    0U,	// PseudoVLOXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_M1
    0U,	// PseudoVLOXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_M1
    0U,	// PseudoVLOXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_M1
    0U,	// PseudoVLOXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_M1
    0U,	// PseudoVLOXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_M1
    0U,	// PseudoVLOXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_M1
    0U,	// PseudoVLOXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_M1
    0U,	// PseudoVLOXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_M1
    0U,	// PseudoVLOXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_M1
    0U,	// PseudoVLOXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_M1
    0U,	// PseudoVLOXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_M1
    0U,	// PseudoVLOXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_M1
    0U,	// PseudoVLOXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_M1
    0U,	// PseudoVLOXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_M1
    0U,	// PseudoVLOXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_M1
    0U,	// PseudoVLOXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_M1
    0U,	// PseudoVLOXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_M1
    0U,	// PseudoVLOXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_M1
    0U,	// PseudoVLOXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_M1
    0U,	// PseudoVLOXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_M1
    0U,	// PseudoVLOXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_M1
    0U,	// PseudoVLOXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_M1
    0U,	// PseudoVLOXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_M1
    0U,	// PseudoVLOXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE16_V_MF8
    0U,	// PseudoVLSE16_V_MF8_MASK
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE32_V_MF4
    0U,	// PseudoVLSE32_V_MF4_MASK
    0U,	// PseudoVLSE32_V_MF8
    0U,	// PseudoVLSE32_V_MF8_MASK
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE64_V_MF2
    0U,	// PseudoVLSE64_V_MF2_MASK
    0U,	// PseudoVLSE64_V_MF4
    0U,	// PseudoVLSE64_V_MF4_MASK
    0U,	// PseudoVLSE64_V_MF8
    0U,	// PseudoVLSE64_V_MF8_MASK
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_M8
    0U,	// PseudoVLUXEI16_V_M1_M8_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF4
    0U,	// PseudoVLUXEI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF8
    0U,	// PseudoVLUXEI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M2_MF2
    0U,	// PseudoVLUXEI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M2_MF4
    0U,	// PseudoVLUXEI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M2_MF8
    0U,	// PseudoVLUXEI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M1
    0U,	// PseudoVLUXEI16_V_M4_M1_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_MF2
    0U,	// PseudoVLUXEI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M4_MF4
    0U,	// PseudoVLUXEI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M4_MF8
    0U,	// PseudoVLUXEI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M1
    0U,	// PseudoVLUXEI16_V_M8_M1_MASK
    0U,	// PseudoVLUXEI16_V_M8_M2
    0U,	// PseudoVLUXEI16_V_M8_M2_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_MF2
    0U,	// PseudoVLUXEI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M8_MF4
    0U,	// PseudoVLUXEI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M8_MF8
    0U,	// PseudoVLUXEI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M4
    0U,	// PseudoVLUXEI16_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M8
    0U,	// PseudoVLUXEI16_V_MF2_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF8
    0U,	// PseudoVLUXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M2
    0U,	// PseudoVLUXEI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M4
    0U,	// PseudoVLUXEI16_V_MF4_M4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M8
    0U,	// PseudoVLUXEI16_V_MF4_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI16_V_MF8_M1
    0U,	// PseudoVLUXEI16_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF8_M2
    0U,	// PseudoVLUXEI16_V_MF8_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF8_M4
    0U,	// PseudoVLUXEI16_V_MF8_M4_MASK
    0U,	// PseudoVLUXEI16_V_MF8_M8
    0U,	// PseudoVLUXEI16_V_MF8_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF8_MF2
    0U,	// PseudoVLUXEI16_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF8_MF4
    0U,	// PseudoVLUXEI16_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF8_MF8
    0U,	// PseudoVLUXEI16_V_MF8_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_M4
    0U,	// PseudoVLUXEI32_V_M1_M4_MASK
    0U,	// PseudoVLUXEI32_V_M1_M8
    0U,	// PseudoVLUXEI32_V_M1_M8_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF8
    0U,	// PseudoVLUXEI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M8
    0U,	// PseudoVLUXEI32_V_M2_M8_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF4
    0U,	// PseudoVLUXEI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF8
    0U,	// PseudoVLUXEI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M4_MF2
    0U,	// PseudoVLUXEI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M4_MF4
    0U,	// PseudoVLUXEI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M4_MF8
    0U,	// PseudoVLUXEI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M1
    0U,	// PseudoVLUXEI32_V_M8_M1_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_MF2
    0U,	// PseudoVLUXEI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M8_MF4
    0U,	// PseudoVLUXEI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M8_MF8
    0U,	// PseudoVLUXEI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M2
    0U,	// PseudoVLUXEI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M4
    0U,	// PseudoVLUXEI32_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M8
    0U,	// PseudoVLUXEI32_V_MF2_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI32_V_MF4_M1
    0U,	// PseudoVLUXEI32_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF4_M2
    0U,	// PseudoVLUXEI32_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI32_V_MF4_M4
    0U,	// PseudoVLUXEI32_V_MF4_M4_MASK
    0U,	// PseudoVLUXEI32_V_MF4_M8
    0U,	// PseudoVLUXEI32_V_MF4_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF4_MF2
    0U,	// PseudoVLUXEI32_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF4_MF4
    0U,	// PseudoVLUXEI32_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF4_MF8
    0U,	// PseudoVLUXEI32_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_MF8_M1
    0U,	// PseudoVLUXEI32_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF8_M2
    0U,	// PseudoVLUXEI32_V_MF8_M2_MASK
    0U,	// PseudoVLUXEI32_V_MF8_M4
    0U,	// PseudoVLUXEI32_V_MF8_M4_MASK
    0U,	// PseudoVLUXEI32_V_MF8_M8
    0U,	// PseudoVLUXEI32_V_MF8_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF8_MF2
    0U,	// PseudoVLUXEI32_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF8_MF4
    0U,	// PseudoVLUXEI32_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF8_MF8
    0U,	// PseudoVLUXEI32_V_MF8_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_M2
    0U,	// PseudoVLUXEI64_V_M1_M2_MASK
    0U,	// PseudoVLUXEI64_V_M1_M4
    0U,	// PseudoVLUXEI64_V_M1_M4_MASK
    0U,	// PseudoVLUXEI64_V_M1_M8
    0U,	// PseudoVLUXEI64_V_M1_M8_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_M4
    0U,	// PseudoVLUXEI64_V_M2_M4_MASK
    0U,	// PseudoVLUXEI64_V_M2_M8
    0U,	// PseudoVLUXEI64_V_M2_M8_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF8
    0U,	// PseudoVLUXEI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M8
    0U,	// PseudoVLUXEI64_V_M4_M8_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF4
    0U,	// PseudoVLUXEI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF8
    0U,	// PseudoVLUXEI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI64_V_M8_MF2
    0U,	// PseudoVLUXEI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M8_MF4
    0U,	// PseudoVLUXEI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M8_MF8
    0U,	// PseudoVLUXEI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI64_V_MF2_M1
    0U,	// PseudoVLUXEI64_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI64_V_MF2_M2
    0U,	// PseudoVLUXEI64_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI64_V_MF2_M4
    0U,	// PseudoVLUXEI64_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI64_V_MF2_M8
    0U,	// PseudoVLUXEI64_V_MF2_M8_MASK
    0U,	// PseudoVLUXEI64_V_MF2_MF2
    0U,	// PseudoVLUXEI64_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_MF2_MF4
    0U,	// PseudoVLUXEI64_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_MF2_MF8
    0U,	// PseudoVLUXEI64_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_MF4_M1
    0U,	// PseudoVLUXEI64_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI64_V_MF4_M2
    0U,	// PseudoVLUXEI64_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI64_V_MF4_M4
    0U,	// PseudoVLUXEI64_V_MF4_M4_MASK
    0U,	// PseudoVLUXEI64_V_MF4_M8
    0U,	// PseudoVLUXEI64_V_MF4_M8_MASK
    0U,	// PseudoVLUXEI64_V_MF4_MF2
    0U,	// PseudoVLUXEI64_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_MF4_MF4
    0U,	// PseudoVLUXEI64_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI64_V_MF4_MF8
    0U,	// PseudoVLUXEI64_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI64_V_MF8_M1
    0U,	// PseudoVLUXEI64_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI64_V_MF8_M2
    0U,	// PseudoVLUXEI64_V_MF8_M2_MASK
    0U,	// PseudoVLUXEI64_V_MF8_M4
    0U,	// PseudoVLUXEI64_V_MF8_M4_MASK
    0U,	// PseudoVLUXEI64_V_MF8_M8
    0U,	// PseudoVLUXEI64_V_MF8_M8_MASK
    0U,	// PseudoVLUXEI64_V_MF8_MF2
    0U,	// PseudoVLUXEI64_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI64_V_MF8_MF4
    0U,	// PseudoVLUXEI64_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI64_V_MF8_MF8
    0U,	// PseudoVLUXEI64_V_MF8_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_MF2
    0U,	// PseudoVLUXEI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M1_MF4
    0U,	// PseudoVLUXEI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M1_MF8
    0U,	// PseudoVLUXEI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M1
    0U,	// PseudoVLUXEI8_V_M2_M1_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_MF2
    0U,	// PseudoVLUXEI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M2_MF4
    0U,	// PseudoVLUXEI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M2_MF8
    0U,	// PseudoVLUXEI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M1
    0U,	// PseudoVLUXEI8_V_M4_M1_MASK
    0U,	// PseudoVLUXEI8_V_M4_M2
    0U,	// PseudoVLUXEI8_V_M4_M2_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_MF2
    0U,	// PseudoVLUXEI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M4_MF4
    0U,	// PseudoVLUXEI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M4_MF8
    0U,	// PseudoVLUXEI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M1
    0U,	// PseudoVLUXEI8_V_M8_M1_MASK
    0U,	// PseudoVLUXEI8_V_M8_M2
    0U,	// PseudoVLUXEI8_V_M8_M2_MASK
    0U,	// PseudoVLUXEI8_V_M8_M4
    0U,	// PseudoVLUXEI8_V_M8_M4_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_MF2
    0U,	// PseudoVLUXEI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M8_MF4
    0U,	// PseudoVLUXEI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M8_MF8
    0U,	// PseudoVLUXEI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M8
    0U,	// PseudoVLUXEI8_V_MF2_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF4
    0U,	// PseudoVLUXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF8
    0U,	// PseudoVLUXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M4
    0U,	// PseudoVLUXEI8_V_MF4_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M8
    0U,	// PseudoVLUXEI8_V_MF4_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF8
    0U,	// PseudoVLUXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M2
    0U,	// PseudoVLUXEI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M4
    0U,	// PseudoVLUXEI8_V_MF8_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M8
    0U,	// PseudoVLUXEI8_V_MF8_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M1
    0U,	// PseudoVLUXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M1
    0U,	// PseudoVLUXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M2
    0U,	// PseudoVLUXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M4
    0U,	// PseudoVLUXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M1
    0U,	// PseudoVLUXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M2
    0U,	// PseudoVLUXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M4
    0U,	// PseudoVLUXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M4
    0U,	// PseudoVLUXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M1
    0U,	// PseudoVLUXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M1
    0U,	// PseudoVLUXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M2
    0U,	// PseudoVLUXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_M1
    0U,	// PseudoVLUXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_M2
    0U,	// PseudoVLUXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_M4
    0U,	// PseudoVLUXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M1
    0U,	// PseudoVLUXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_M1
    0U,	// PseudoVLUXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_M2
    0U,	// PseudoVLUXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M1
    0U,	// PseudoVLUXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M2
    0U,	// PseudoVLUXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M1
    0U,	// PseudoVLUXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_M1
    0U,	// PseudoVLUXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_M2
    0U,	// PseudoVLUXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_M1
    0U,	// PseudoVLUXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_M2
    0U,	// PseudoVLUXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M1
    0U,	// PseudoVLUXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_M1
    0U,	// PseudoVLUXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_M2
    0U,	// PseudoVLUXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M1
    0U,	// PseudoVLUXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M2
    0U,	// PseudoVLUXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M1
    0U,	// PseudoVLUXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_M1
    0U,	// PseudoVLUXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_M2
    0U,	// PseudoVLUXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_M1
    0U,	// PseudoVLUXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_M2
    0U,	// PseudoVLUXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_M1
    0U,	// PseudoVLUXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_M1
    0U,	// PseudoVLUXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_M1
    0U,	// PseudoVLUXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_M1
    0U,	// PseudoVLUXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_M1
    0U,	// PseudoVLUXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_M1
    0U,	// PseudoVLUXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_M1
    0U,	// PseudoVLUXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_M1
    0U,	// PseudoVLUXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_M1
    0U,	// PseudoVLUXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_M1
    0U,	// PseudoVLUXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_M1
    0U,	// PseudoVLUXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_M1
    0U,	// PseudoVLUXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_M1
    0U,	// PseudoVLUXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_M1
    0U,	// PseudoVLUXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_M1
    0U,	// PseudoVLUXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_M1
    0U,	// PseudoVLUXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_M1
    0U,	// PseudoVLUXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_M1
    0U,	// PseudoVLUXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_M1
    0U,	// PseudoVLUXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_M1
    0U,	// PseudoVLUXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_M1
    0U,	// PseudoVLUXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_M1
    0U,	// PseudoVLUXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_M1
    0U,	// PseudoVLUXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_M1
    0U,	// PseudoVLUXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDNOT_MM_M1
    0U,	// PseudoVMANDNOT_MM_M2
    0U,	// PseudoVMANDNOT_MM_M4
    0U,	// PseudoVMANDNOT_MM_M8
    0U,	// PseudoVMANDNOT_MM_MF2
    0U,	// PseudoVMANDNOT_MM_MF4
    0U,	// PseudoVMANDNOT_MM_MF8
    0U,	// PseudoVMAND_MM_M1
    0U,	// PseudoVMAND_MM_M2
    0U,	// PseudoVMAND_MM_M4
    0U,	// PseudoVMAND_MM_M8
    0U,	// PseudoVMAND_MM_MF2
    0U,	// PseudoVMAND_MM_MF4
    0U,	// PseudoVMAND_MM_MF8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMFEQ_VF16_M1
    0U,	// PseudoVMFEQ_VF16_M1_MASK
    0U,	// PseudoVMFEQ_VF16_M2
    0U,	// PseudoVMFEQ_VF16_M2_MASK
    0U,	// PseudoVMFEQ_VF16_M4
    0U,	// PseudoVMFEQ_VF16_M4_MASK
    0U,	// PseudoVMFEQ_VF16_M8
    0U,	// PseudoVMFEQ_VF16_M8_MASK
    0U,	// PseudoVMFEQ_VF16_MF2
    0U,	// PseudoVMFEQ_VF16_MF2_MASK
    0U,	// PseudoVMFEQ_VF16_MF4
    0U,	// PseudoVMFEQ_VF16_MF4_MASK
    0U,	// PseudoVMFEQ_VF16_MF8
    0U,	// PseudoVMFEQ_VF16_MF8_MASK
    0U,	// PseudoVMFEQ_VF32_M1
    0U,	// PseudoVMFEQ_VF32_M1_MASK
    0U,	// PseudoVMFEQ_VF32_M2
    0U,	// PseudoVMFEQ_VF32_M2_MASK
    0U,	// PseudoVMFEQ_VF32_M4
    0U,	// PseudoVMFEQ_VF32_M4_MASK
    0U,	// PseudoVMFEQ_VF32_M8
    0U,	// PseudoVMFEQ_VF32_M8_MASK
    0U,	// PseudoVMFEQ_VF32_MF2
    0U,	// PseudoVMFEQ_VF32_MF2_MASK
    0U,	// PseudoVMFEQ_VF32_MF4
    0U,	// PseudoVMFEQ_VF32_MF4_MASK
    0U,	// PseudoVMFEQ_VF32_MF8
    0U,	// PseudoVMFEQ_VF32_MF8_MASK
    0U,	// PseudoVMFEQ_VF64_M1
    0U,	// PseudoVMFEQ_VF64_M1_MASK
    0U,	// PseudoVMFEQ_VF64_M2
    0U,	// PseudoVMFEQ_VF64_M2_MASK
    0U,	// PseudoVMFEQ_VF64_M4
    0U,	// PseudoVMFEQ_VF64_M4_MASK
    0U,	// PseudoVMFEQ_VF64_M8
    0U,	// PseudoVMFEQ_VF64_M8_MASK
    0U,	// PseudoVMFEQ_VF64_MF2
    0U,	// PseudoVMFEQ_VF64_MF2_MASK
    0U,	// PseudoVMFEQ_VF64_MF4
    0U,	// PseudoVMFEQ_VF64_MF4_MASK
    0U,	// PseudoVMFEQ_VF64_MF8
    0U,	// PseudoVMFEQ_VF64_MF8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFEQ_VV_MF8
    0U,	// PseudoVMFEQ_VV_MF8_MASK
    0U,	// PseudoVMFGE_VF16_M1
    0U,	// PseudoVMFGE_VF16_M1_MASK
    0U,	// PseudoVMFGE_VF16_M2
    0U,	// PseudoVMFGE_VF16_M2_MASK
    0U,	// PseudoVMFGE_VF16_M4
    0U,	// PseudoVMFGE_VF16_M4_MASK
    0U,	// PseudoVMFGE_VF16_M8
    0U,	// PseudoVMFGE_VF16_M8_MASK
    0U,	// PseudoVMFGE_VF16_MF2
    0U,	// PseudoVMFGE_VF16_MF2_MASK
    0U,	// PseudoVMFGE_VF16_MF4
    0U,	// PseudoVMFGE_VF16_MF4_MASK
    0U,	// PseudoVMFGE_VF16_MF8
    0U,	// PseudoVMFGE_VF16_MF8_MASK
    0U,	// PseudoVMFGE_VF32_M1
    0U,	// PseudoVMFGE_VF32_M1_MASK
    0U,	// PseudoVMFGE_VF32_M2
    0U,	// PseudoVMFGE_VF32_M2_MASK
    0U,	// PseudoVMFGE_VF32_M4
    0U,	// PseudoVMFGE_VF32_M4_MASK
    0U,	// PseudoVMFGE_VF32_M8
    0U,	// PseudoVMFGE_VF32_M8_MASK
    0U,	// PseudoVMFGE_VF32_MF2
    0U,	// PseudoVMFGE_VF32_MF2_MASK
    0U,	// PseudoVMFGE_VF32_MF4
    0U,	// PseudoVMFGE_VF32_MF4_MASK
    0U,	// PseudoVMFGE_VF32_MF8
    0U,	// PseudoVMFGE_VF32_MF8_MASK
    0U,	// PseudoVMFGE_VF64_M1
    0U,	// PseudoVMFGE_VF64_M1_MASK
    0U,	// PseudoVMFGE_VF64_M2
    0U,	// PseudoVMFGE_VF64_M2_MASK
    0U,	// PseudoVMFGE_VF64_M4
    0U,	// PseudoVMFGE_VF64_M4_MASK
    0U,	// PseudoVMFGE_VF64_M8
    0U,	// PseudoVMFGE_VF64_M8_MASK
    0U,	// PseudoVMFGE_VF64_MF2
    0U,	// PseudoVMFGE_VF64_MF2_MASK
    0U,	// PseudoVMFGE_VF64_MF4
    0U,	// PseudoVMFGE_VF64_MF4_MASK
    0U,	// PseudoVMFGE_VF64_MF8
    0U,	// PseudoVMFGE_VF64_MF8_MASK
    0U,	// PseudoVMFGT_VF16_M1
    0U,	// PseudoVMFGT_VF16_M1_MASK
    0U,	// PseudoVMFGT_VF16_M2
    0U,	// PseudoVMFGT_VF16_M2_MASK
    0U,	// PseudoVMFGT_VF16_M4
    0U,	// PseudoVMFGT_VF16_M4_MASK
    0U,	// PseudoVMFGT_VF16_M8
    0U,	// PseudoVMFGT_VF16_M8_MASK
    0U,	// PseudoVMFGT_VF16_MF2
    0U,	// PseudoVMFGT_VF16_MF2_MASK
    0U,	// PseudoVMFGT_VF16_MF4
    0U,	// PseudoVMFGT_VF16_MF4_MASK
    0U,	// PseudoVMFGT_VF16_MF8
    0U,	// PseudoVMFGT_VF16_MF8_MASK
    0U,	// PseudoVMFGT_VF32_M1
    0U,	// PseudoVMFGT_VF32_M1_MASK
    0U,	// PseudoVMFGT_VF32_M2
    0U,	// PseudoVMFGT_VF32_M2_MASK
    0U,	// PseudoVMFGT_VF32_M4
    0U,	// PseudoVMFGT_VF32_M4_MASK
    0U,	// PseudoVMFGT_VF32_M8
    0U,	// PseudoVMFGT_VF32_M8_MASK
    0U,	// PseudoVMFGT_VF32_MF2
    0U,	// PseudoVMFGT_VF32_MF2_MASK
    0U,	// PseudoVMFGT_VF32_MF4
    0U,	// PseudoVMFGT_VF32_MF4_MASK
    0U,	// PseudoVMFGT_VF32_MF8
    0U,	// PseudoVMFGT_VF32_MF8_MASK
    0U,	// PseudoVMFGT_VF64_M1
    0U,	// PseudoVMFGT_VF64_M1_MASK
    0U,	// PseudoVMFGT_VF64_M2
    0U,	// PseudoVMFGT_VF64_M2_MASK
    0U,	// PseudoVMFGT_VF64_M4
    0U,	// PseudoVMFGT_VF64_M4_MASK
    0U,	// PseudoVMFGT_VF64_M8
    0U,	// PseudoVMFGT_VF64_M8_MASK
    0U,	// PseudoVMFGT_VF64_MF2
    0U,	// PseudoVMFGT_VF64_MF2_MASK
    0U,	// PseudoVMFGT_VF64_MF4
    0U,	// PseudoVMFGT_VF64_MF4_MASK
    0U,	// PseudoVMFGT_VF64_MF8
    0U,	// PseudoVMFGT_VF64_MF8_MASK
    0U,	// PseudoVMFLE_VF16_M1
    0U,	// PseudoVMFLE_VF16_M1_MASK
    0U,	// PseudoVMFLE_VF16_M2
    0U,	// PseudoVMFLE_VF16_M2_MASK
    0U,	// PseudoVMFLE_VF16_M4
    0U,	// PseudoVMFLE_VF16_M4_MASK
    0U,	// PseudoVMFLE_VF16_M8
    0U,	// PseudoVMFLE_VF16_M8_MASK
    0U,	// PseudoVMFLE_VF16_MF2
    0U,	// PseudoVMFLE_VF16_MF2_MASK
    0U,	// PseudoVMFLE_VF16_MF4
    0U,	// PseudoVMFLE_VF16_MF4_MASK
    0U,	// PseudoVMFLE_VF16_MF8
    0U,	// PseudoVMFLE_VF16_MF8_MASK
    0U,	// PseudoVMFLE_VF32_M1
    0U,	// PseudoVMFLE_VF32_M1_MASK
    0U,	// PseudoVMFLE_VF32_M2
    0U,	// PseudoVMFLE_VF32_M2_MASK
    0U,	// PseudoVMFLE_VF32_M4
    0U,	// PseudoVMFLE_VF32_M4_MASK
    0U,	// PseudoVMFLE_VF32_M8
    0U,	// PseudoVMFLE_VF32_M8_MASK
    0U,	// PseudoVMFLE_VF32_MF2
    0U,	// PseudoVMFLE_VF32_MF2_MASK
    0U,	// PseudoVMFLE_VF32_MF4
    0U,	// PseudoVMFLE_VF32_MF4_MASK
    0U,	// PseudoVMFLE_VF32_MF8
    0U,	// PseudoVMFLE_VF32_MF8_MASK
    0U,	// PseudoVMFLE_VF64_M1
    0U,	// PseudoVMFLE_VF64_M1_MASK
    0U,	// PseudoVMFLE_VF64_M2
    0U,	// PseudoVMFLE_VF64_M2_MASK
    0U,	// PseudoVMFLE_VF64_M4
    0U,	// PseudoVMFLE_VF64_M4_MASK
    0U,	// PseudoVMFLE_VF64_M8
    0U,	// PseudoVMFLE_VF64_M8_MASK
    0U,	// PseudoVMFLE_VF64_MF2
    0U,	// PseudoVMFLE_VF64_MF2_MASK
    0U,	// PseudoVMFLE_VF64_MF4
    0U,	// PseudoVMFLE_VF64_MF4_MASK
    0U,	// PseudoVMFLE_VF64_MF8
    0U,	// PseudoVMFLE_VF64_MF8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLE_VV_MF8
    0U,	// PseudoVMFLE_VV_MF8_MASK
    0U,	// PseudoVMFLT_VF16_M1
    0U,	// PseudoVMFLT_VF16_M1_MASK
    0U,	// PseudoVMFLT_VF16_M2
    0U,	// PseudoVMFLT_VF16_M2_MASK
    0U,	// PseudoVMFLT_VF16_M4
    0U,	// PseudoVMFLT_VF16_M4_MASK
    0U,	// PseudoVMFLT_VF16_M8
    0U,	// PseudoVMFLT_VF16_M8_MASK
    0U,	// PseudoVMFLT_VF16_MF2
    0U,	// PseudoVMFLT_VF16_MF2_MASK
    0U,	// PseudoVMFLT_VF16_MF4
    0U,	// PseudoVMFLT_VF16_MF4_MASK
    0U,	// PseudoVMFLT_VF16_MF8
    0U,	// PseudoVMFLT_VF16_MF8_MASK
    0U,	// PseudoVMFLT_VF32_M1
    0U,	// PseudoVMFLT_VF32_M1_MASK
    0U,	// PseudoVMFLT_VF32_M2
    0U,	// PseudoVMFLT_VF32_M2_MASK
    0U,	// PseudoVMFLT_VF32_M4
    0U,	// PseudoVMFLT_VF32_M4_MASK
    0U,	// PseudoVMFLT_VF32_M8
    0U,	// PseudoVMFLT_VF32_M8_MASK
    0U,	// PseudoVMFLT_VF32_MF2
    0U,	// PseudoVMFLT_VF32_MF2_MASK
    0U,	// PseudoVMFLT_VF32_MF4
    0U,	// PseudoVMFLT_VF32_MF4_MASK
    0U,	// PseudoVMFLT_VF32_MF8
    0U,	// PseudoVMFLT_VF32_MF8_MASK
    0U,	// PseudoVMFLT_VF64_M1
    0U,	// PseudoVMFLT_VF64_M1_MASK
    0U,	// PseudoVMFLT_VF64_M2
    0U,	// PseudoVMFLT_VF64_M2_MASK
    0U,	// PseudoVMFLT_VF64_M4
    0U,	// PseudoVMFLT_VF64_M4_MASK
    0U,	// PseudoVMFLT_VF64_M8
    0U,	// PseudoVMFLT_VF64_M8_MASK
    0U,	// PseudoVMFLT_VF64_MF2
    0U,	// PseudoVMFLT_VF64_MF2_MASK
    0U,	// PseudoVMFLT_VF64_MF4
    0U,	// PseudoVMFLT_VF64_MF4_MASK
    0U,	// PseudoVMFLT_VF64_MF8
    0U,	// PseudoVMFLT_VF64_MF8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFLT_VV_MF8
    0U,	// PseudoVMFLT_VV_MF8_MASK
    0U,	// PseudoVMFNE_VF16_M1
    0U,	// PseudoVMFNE_VF16_M1_MASK
    0U,	// PseudoVMFNE_VF16_M2
    0U,	// PseudoVMFNE_VF16_M2_MASK
    0U,	// PseudoVMFNE_VF16_M4
    0U,	// PseudoVMFNE_VF16_M4_MASK
    0U,	// PseudoVMFNE_VF16_M8
    0U,	// PseudoVMFNE_VF16_M8_MASK
    0U,	// PseudoVMFNE_VF16_MF2
    0U,	// PseudoVMFNE_VF16_MF2_MASK
    0U,	// PseudoVMFNE_VF16_MF4
    0U,	// PseudoVMFNE_VF16_MF4_MASK
    0U,	// PseudoVMFNE_VF16_MF8
    0U,	// PseudoVMFNE_VF16_MF8_MASK
    0U,	// PseudoVMFNE_VF32_M1
    0U,	// PseudoVMFNE_VF32_M1_MASK
    0U,	// PseudoVMFNE_VF32_M2
    0U,	// PseudoVMFNE_VF32_M2_MASK
    0U,	// PseudoVMFNE_VF32_M4
    0U,	// PseudoVMFNE_VF32_M4_MASK
    0U,	// PseudoVMFNE_VF32_M8
    0U,	// PseudoVMFNE_VF32_M8_MASK
    0U,	// PseudoVMFNE_VF32_MF2
    0U,	// PseudoVMFNE_VF32_MF2_MASK
    0U,	// PseudoVMFNE_VF32_MF4
    0U,	// PseudoVMFNE_VF32_MF4_MASK
    0U,	// PseudoVMFNE_VF32_MF8
    0U,	// PseudoVMFNE_VF32_MF8_MASK
    0U,	// PseudoVMFNE_VF64_M1
    0U,	// PseudoVMFNE_VF64_M1_MASK
    0U,	// PseudoVMFNE_VF64_M2
    0U,	// PseudoVMFNE_VF64_M2_MASK
    0U,	// PseudoVMFNE_VF64_M4
    0U,	// PseudoVMFNE_VF64_M4_MASK
    0U,	// PseudoVMFNE_VF64_M8
    0U,	// PseudoVMFNE_VF64_M8_MASK
    0U,	// PseudoVMFNE_VF64_MF2
    0U,	// PseudoVMFNE_VF64_MF2_MASK
    0U,	// PseudoVMFNE_VF64_MF4
    0U,	// PseudoVMFNE_VF64_MF4_MASK
    0U,	// PseudoVMFNE_VF64_MF8
    0U,	// PseudoVMFNE_VF64_MF8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMFNE_VV_MF8
    0U,	// PseudoVMFNE_VV_MF8_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMNAND_MM_M1
    0U,	// PseudoVMNAND_MM_M2
    0U,	// PseudoVMNAND_MM_M4
    0U,	// PseudoVMNAND_MM_M8
    0U,	// PseudoVMNAND_MM_MF2
    0U,	// PseudoVMNAND_MM_MF4
    0U,	// PseudoVMNAND_MM_MF8
    0U,	// PseudoVMNOR_MM_M1
    0U,	// PseudoVMNOR_MM_M2
    0U,	// PseudoVMNOR_MM_M4
    0U,	// PseudoVMNOR_MM_M8
    0U,	// PseudoVMNOR_MM_MF2
    0U,	// PseudoVMNOR_MM_MF4
    0U,	// PseudoVMNOR_MM_MF8
    0U,	// PseudoVMORNOT_MM_M1
    0U,	// PseudoVMORNOT_MM_M2
    0U,	// PseudoVMORNOT_MM_M4
    0U,	// PseudoVMORNOT_MM_M8
    0U,	// PseudoVMORNOT_MM_MF2
    0U,	// PseudoVMORNOT_MM_MF4
    0U,	// PseudoVMORNOT_MM_MF8
    0U,	// PseudoVMOR_MM_M1
    0U,	// PseudoVMOR_MM_M2
    0U,	// PseudoVMOR_MM_M4
    0U,	// PseudoVMOR_MM_M8
    0U,	// PseudoVMOR_MM_MF2
    0U,	// PseudoVMOR_MM_MF4
    0U,	// PseudoVMOR_MM_MF8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    0U,	// PseudoVMSGEU_VI
    0U,	// PseudoVMSGEU_VX
    0U,	// PseudoVMSGEU_VX_M
    1U,	// PseudoVMSGEU_VX_M_T
    0U,	// PseudoVMSGE_VI
    0U,	// PseudoVMSGE_VX
    0U,	// PseudoVMSGE_VX_M
    1U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    0U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    0U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMV1R_V
    0U,	// PseudoVMV2R_V
    0U,	// PseudoVMV4R_V
    0U,	// PseudoVMV8R_V
    0U,	// PseudoVMV_S_X_M1
    0U,	// PseudoVMV_S_X_M2
    0U,	// PseudoVMV_S_X_M4
    0U,	// PseudoVMV_S_X_M8
    0U,	// PseudoVMV_S_X_MF2
    0U,	// PseudoVMV_S_X_MF4
    0U,	// PseudoVMV_S_X_MF8
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_X_S_M1
    0U,	// PseudoVMV_X_S_M2
    0U,	// PseudoVMV_X_S_M4
    0U,	// PseudoVMV_X_S_M8
    0U,	// PseudoVMV_X_S_MF2
    0U,	// PseudoVMV_X_S_MF4
    0U,	// PseudoVMV_X_S_MF8
    0U,	// PseudoVMXNOR_MM_M1
    0U,	// PseudoVMXNOR_MM_M2
    0U,	// PseudoVMXNOR_MM_M4
    0U,	// PseudoVMXNOR_MM_M8
    0U,	// PseudoVMXNOR_MM_MF2
    0U,	// PseudoVMXNOR_MM_MF4
    0U,	// PseudoVMXNOR_MM_MF8
    0U,	// PseudoVMXOR_MM_M1
    0U,	// PseudoVMXOR_MM_M2
    0U,	// PseudoVMXOR_MM_M4
    0U,	// PseudoVMXOR_MM_M8
    0U,	// PseudoVMXOR_MM_MF2
    0U,	// PseudoVMXOR_MM_MF4
    0U,	// PseudoVMXOR_MM_MF8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVPOPC_M_B1
    0U,	// PseudoVPOPC_M_B16
    0U,	// PseudoVPOPC_M_B16_MASK
    0U,	// PseudoVPOPC_M_B1_MASK
    0U,	// PseudoVPOPC_M_B2
    0U,	// PseudoVPOPC_M_B2_MASK
    0U,	// PseudoVPOPC_M_B32
    0U,	// PseudoVPOPC_M_B32_MASK
    0U,	// PseudoVPOPC_M_B4
    0U,	// PseudoVPOPC_M_B4_MASK
    0U,	// PseudoVPOPC_M_B64
    0U,	// PseudoVPOPC_M_B64_MASK
    0U,	// PseudoVPOPC_M_B8
    0U,	// PseudoVPOPC_M_B8_MASK
    0U,	// PseudoVREDAND_VS_M1
    0U,	// PseudoVREDAND_VS_M1_MASK
    0U,	// PseudoVREDAND_VS_M2
    0U,	// PseudoVREDAND_VS_M2_MASK
    0U,	// PseudoVREDAND_VS_M4
    0U,	// PseudoVREDAND_VS_M4_MASK
    0U,	// PseudoVREDAND_VS_M8
    0U,	// PseudoVREDAND_VS_M8_MASK
    0U,	// PseudoVREDAND_VS_MF2
    0U,	// PseudoVREDAND_VS_MF2_MASK
    0U,	// PseudoVREDAND_VS_MF4
    0U,	// PseudoVREDAND_VS_MF4_MASK
    0U,	// PseudoVREDAND_VS_MF8
    0U,	// PseudoVREDAND_VS_MF8_MASK
    0U,	// PseudoVREDMAXU_VS_M1
    0U,	// PseudoVREDMAXU_VS_M1_MASK
    0U,	// PseudoVREDMAXU_VS_M2
    0U,	// PseudoVREDMAXU_VS_M2_MASK
    0U,	// PseudoVREDMAXU_VS_M4
    0U,	// PseudoVREDMAXU_VS_M4_MASK
    0U,	// PseudoVREDMAXU_VS_M8
    0U,	// PseudoVREDMAXU_VS_M8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2
    0U,	// PseudoVREDMAXU_VS_MF2_MASK
    0U,	// PseudoVREDMAXU_VS_MF4
    0U,	// PseudoVREDMAXU_VS_MF4_MASK
    0U,	// PseudoVREDMAXU_VS_MF8
    0U,	// PseudoVREDMAXU_VS_MF8_MASK
    0U,	// PseudoVREDMAX_VS_M1
    0U,	// PseudoVREDMAX_VS_M1_MASK
    0U,	// PseudoVREDMAX_VS_M2
    0U,	// PseudoVREDMAX_VS_M2_MASK
    0U,	// PseudoVREDMAX_VS_M4
    0U,	// PseudoVREDMAX_VS_M4_MASK
    0U,	// PseudoVREDMAX_VS_M8
    0U,	// PseudoVREDMAX_VS_M8_MASK
    0U,	// PseudoVREDMAX_VS_MF2
    0U,	// PseudoVREDMAX_VS_MF2_MASK
    0U,	// PseudoVREDMAX_VS_MF4
    0U,	// PseudoVREDMAX_VS_MF4_MASK
    0U,	// PseudoVREDMAX_VS_MF8
    0U,	// PseudoVREDMAX_VS_MF8_MASK
    0U,	// PseudoVREDMINU_VS_M1
    0U,	// PseudoVREDMINU_VS_M1_MASK
    0U,	// PseudoVREDMINU_VS_M2
    0U,	// PseudoVREDMINU_VS_M2_MASK
    0U,	// PseudoVREDMINU_VS_M4
    0U,	// PseudoVREDMINU_VS_M4_MASK
    0U,	// PseudoVREDMINU_VS_M8
    0U,	// PseudoVREDMINU_VS_M8_MASK
    0U,	// PseudoVREDMINU_VS_MF2
    0U,	// PseudoVREDMINU_VS_MF2_MASK
    0U,	// PseudoVREDMINU_VS_MF4
    0U,	// PseudoVREDMINU_VS_MF4_MASK
    0U,	// PseudoVREDMINU_VS_MF8
    0U,	// PseudoVREDMINU_VS_MF8_MASK
    0U,	// PseudoVREDMIN_VS_M1
    0U,	// PseudoVREDMIN_VS_M1_MASK
    0U,	// PseudoVREDMIN_VS_M2
    0U,	// PseudoVREDMIN_VS_M2_MASK
    0U,	// PseudoVREDMIN_VS_M4
    0U,	// PseudoVREDMIN_VS_M4_MASK
    0U,	// PseudoVREDMIN_VS_M8
    0U,	// PseudoVREDMIN_VS_M8_MASK
    0U,	// PseudoVREDMIN_VS_MF2
    0U,	// PseudoVREDMIN_VS_MF2_MASK
    0U,	// PseudoVREDMIN_VS_MF4
    0U,	// PseudoVREDMIN_VS_MF4_MASK
    0U,	// PseudoVREDMIN_VS_MF8
    0U,	// PseudoVREDMIN_VS_MF8_MASK
    0U,	// PseudoVREDOR_VS_M1
    0U,	// PseudoVREDOR_VS_M1_MASK
    0U,	// PseudoVREDOR_VS_M2
    0U,	// PseudoVREDOR_VS_M2_MASK
    0U,	// PseudoVREDOR_VS_M4
    0U,	// PseudoVREDOR_VS_M4_MASK
    0U,	// PseudoVREDOR_VS_M8
    0U,	// PseudoVREDOR_VS_M8_MASK
    0U,	// PseudoVREDOR_VS_MF2
    0U,	// PseudoVREDOR_VS_MF2_MASK
    0U,	// PseudoVREDOR_VS_MF4
    0U,	// PseudoVREDOR_VS_MF4_MASK
    0U,	// PseudoVREDOR_VS_MF8
    0U,	// PseudoVREDOR_VS_MF8_MASK
    0U,	// PseudoVREDSUM_VS_M1
    0U,	// PseudoVREDSUM_VS_M1_MASK
    0U,	// PseudoVREDSUM_VS_M2
    0U,	// PseudoVREDSUM_VS_M2_MASK
    0U,	// PseudoVREDSUM_VS_M4
    0U,	// PseudoVREDSUM_VS_M4_MASK
    0U,	// PseudoVREDSUM_VS_M8
    0U,	// PseudoVREDSUM_VS_M8_MASK
    0U,	// PseudoVREDSUM_VS_MF2
    0U,	// PseudoVREDSUM_VS_MF2_MASK
    0U,	// PseudoVREDSUM_VS_MF4
    0U,	// PseudoVREDSUM_VS_MF4_MASK
    0U,	// PseudoVREDSUM_VS_MF8
    0U,	// PseudoVREDSUM_VS_MF8_MASK
    0U,	// PseudoVREDXOR_VS_M1
    0U,	// PseudoVREDXOR_VS_M1_MASK
    0U,	// PseudoVREDXOR_VS_M2
    0U,	// PseudoVREDXOR_VS_M2_MASK
    0U,	// PseudoVREDXOR_VS_M4
    0U,	// PseudoVREDXOR_VS_M4_MASK
    0U,	// PseudoVREDXOR_VS_M8
    0U,	// PseudoVREDXOR_VS_M8_MASK
    0U,	// PseudoVREDXOR_VS_MF2
    0U,	// PseudoVREDXOR_VS_MF2_MASK
    0U,	// PseudoVREDXOR_VS_MF4
    0U,	// PseudoVREDXOR_VS_MF4_MASK
    0U,	// PseudoVREDXOR_VS_MF8
    0U,	// PseudoVREDXOR_VS_MF8_MASK
    0U,	// PseudoVREMU_VV_M1
    0U,	// PseudoVREMU_VV_M1_MASK
    0U,	// PseudoVREMU_VV_M2
    0U,	// PseudoVREMU_VV_M2_MASK
    0U,	// PseudoVREMU_VV_M4
    0U,	// PseudoVREMU_VV_M4_MASK
    0U,	// PseudoVREMU_VV_M8
    0U,	// PseudoVREMU_VV_M8_MASK
    0U,	// PseudoVREMU_VV_MF2
    0U,	// PseudoVREMU_VV_MF2_MASK
    0U,	// PseudoVREMU_VV_MF4
    0U,	// PseudoVREMU_VV_MF4_MASK
    0U,	// PseudoVREMU_VV_MF8
    0U,	// PseudoVREMU_VV_MF8_MASK
    0U,	// PseudoVREMU_VX_M1
    0U,	// PseudoVREMU_VX_M1_MASK
    0U,	// PseudoVREMU_VX_M2
    0U,	// PseudoVREMU_VX_M2_MASK
    0U,	// PseudoVREMU_VX_M4
    0U,	// PseudoVREMU_VX_M4_MASK
    0U,	// PseudoVREMU_VX_M8
    0U,	// PseudoVREMU_VX_M8_MASK
    0U,	// PseudoVREMU_VX_MF2
    0U,	// PseudoVREMU_VX_MF2_MASK
    0U,	// PseudoVREMU_VX_MF4
    0U,	// PseudoVREMU_VX_MF4_MASK
    0U,	// PseudoVREMU_VX_MF8
    0U,	// PseudoVREMU_VX_MF8_MASK
    0U,	// PseudoVREM_VV_M1
    0U,	// PseudoVREM_VV_M1_MASK
    0U,	// PseudoVREM_VV_M2
    0U,	// PseudoVREM_VV_M2_MASK
    0U,	// PseudoVREM_VV_M4
    0U,	// PseudoVREM_VV_M4_MASK
    0U,	// PseudoVREM_VV_M8
    0U,	// PseudoVREM_VV_M8_MASK
    0U,	// PseudoVREM_VV_MF2
    0U,	// PseudoVREM_VV_MF2_MASK
    0U,	// PseudoVREM_VV_MF4
    0U,	// PseudoVREM_VV_MF4_MASK
    0U,	// PseudoVREM_VV_MF8
    0U,	// PseudoVREM_VV_MF8_MASK
    0U,	// PseudoVREM_VX_M1
    0U,	// PseudoVREM_VX_M1_MASK
    0U,	// PseudoVREM_VX_M2
    0U,	// PseudoVREM_VX_M2_MASK
    0U,	// PseudoVREM_VX_M4
    0U,	// PseudoVREM_VX_M4_MASK
    0U,	// PseudoVREM_VX_M8
    0U,	// PseudoVREM_VX_M8_MASK
    0U,	// PseudoVREM_VX_MF2
    0U,	// PseudoVREM_VX_MF2_MASK
    0U,	// PseudoVREM_VX_MF4
    0U,	// PseudoVREM_VX_MF4_MASK
    0U,	// PseudoVREM_VX_MF8
    0U,	// PseudoVREM_VX_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VV_M1
    0U,	// PseudoVRGATHER_VV_M1_MASK
    0U,	// PseudoVRGATHER_VV_M2
    0U,	// PseudoVRGATHER_VV_M2_MASK
    0U,	// PseudoVRGATHER_VV_M4
    0U,	// PseudoVRGATHER_VV_M4_MASK
    0U,	// PseudoVRGATHER_VV_M8
    0U,	// PseudoVRGATHER_VV_M8_MASK
    0U,	// PseudoVRGATHER_VV_MF2
    0U,	// PseudoVRGATHER_VV_MF2_MASK
    0U,	// PseudoVRGATHER_VV_MF4
    0U,	// PseudoVRGATHER_VV_MF4_MASK
    0U,	// PseudoVRGATHER_VV_MF8
    0U,	// PseudoVRGATHER_VV_MF8_MASK
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE16_V_MF8
    0U,	// PseudoVSE16_V_MF8_MASK
    0U,	// PseudoVSE1_V_B1
    0U,	// PseudoVSE1_V_B16
    0U,	// PseudoVSE1_V_B2
    0U,	// PseudoVSE1_V_B32
    0U,	// PseudoVSE1_V_B4
    0U,	// PseudoVSE1_V_B64
    0U,	// PseudoVSE1_V_B8
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE32_V_MF4
    0U,	// PseudoVSE32_V_MF4_MASK
    0U,	// PseudoVSE32_V_MF8
    0U,	// PseudoVSE32_V_MF8_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE64_V_MF2
    0U,	// PseudoVSE64_V_MF2_MASK
    0U,	// PseudoVSE64_V_MF4
    0U,	// PseudoVSE64_V_MF4_MASK
    0U,	// PseudoVSE64_V_MF8
    0U,	// PseudoVSE64_V_MF8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_M8
    0U,	// PseudoVSOXEI16_V_M1_M8_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF4
    0U,	// PseudoVSOXEI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF8
    0U,	// PseudoVSOXEI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M2_MF2
    0U,	// PseudoVSOXEI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_MF4
    0U,	// PseudoVSOXEI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M2_MF8
    0U,	// PseudoVSOXEI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M1
    0U,	// PseudoVSOXEI16_V_M4_M1_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_MF2
    0U,	// PseudoVSOXEI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M4_MF4
    0U,	// PseudoVSOXEI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M4_MF8
    0U,	// PseudoVSOXEI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M1
    0U,	// PseudoVSOXEI16_V_M8_M1_MASK
    0U,	// PseudoVSOXEI16_V_M8_M2
    0U,	// PseudoVSOXEI16_V_M8_M2_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_MF2
    0U,	// PseudoVSOXEI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M8_MF4
    0U,	// PseudoVSOXEI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M8_MF8
    0U,	// PseudoVSOXEI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M4
    0U,	// PseudoVSOXEI16_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M8
    0U,	// PseudoVSOXEI16_V_MF2_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF8
    0U,	// PseudoVSOXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M2
    0U,	// PseudoVSOXEI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M4
    0U,	// PseudoVSOXEI16_V_MF4_M4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M8
    0U,	// PseudoVSOXEI16_V_MF4_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI16_V_MF8_M1
    0U,	// PseudoVSOXEI16_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF8_M2
    0U,	// PseudoVSOXEI16_V_MF8_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF8_M4
    0U,	// PseudoVSOXEI16_V_MF8_M4_MASK
    0U,	// PseudoVSOXEI16_V_MF8_M8
    0U,	// PseudoVSOXEI16_V_MF8_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF8_MF2
    0U,	// PseudoVSOXEI16_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF8_MF4
    0U,	// PseudoVSOXEI16_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF8_MF8
    0U,	// PseudoVSOXEI16_V_MF8_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_M4
    0U,	// PseudoVSOXEI32_V_M1_M4_MASK
    0U,	// PseudoVSOXEI32_V_M1_M8
    0U,	// PseudoVSOXEI32_V_M1_M8_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF8
    0U,	// PseudoVSOXEI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M8
    0U,	// PseudoVSOXEI32_V_M2_M8_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF4
    0U,	// PseudoVSOXEI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF8
    0U,	// PseudoVSOXEI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M4_MF2
    0U,	// PseudoVSOXEI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_MF4
    0U,	// PseudoVSOXEI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M4_MF8
    0U,	// PseudoVSOXEI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M1
    0U,	// PseudoVSOXEI32_V_M8_M1_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_MF2
    0U,	// PseudoVSOXEI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M8_MF4
    0U,	// PseudoVSOXEI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M8_MF8
    0U,	// PseudoVSOXEI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M2
    0U,	// PseudoVSOXEI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M4
    0U,	// PseudoVSOXEI32_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M8
    0U,	// PseudoVSOXEI32_V_MF2_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI32_V_MF4_M1
    0U,	// PseudoVSOXEI32_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF4_M2
    0U,	// PseudoVSOXEI32_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI32_V_MF4_M4
    0U,	// PseudoVSOXEI32_V_MF4_M4_MASK
    0U,	// PseudoVSOXEI32_V_MF4_M8
    0U,	// PseudoVSOXEI32_V_MF4_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF4_MF2
    0U,	// PseudoVSOXEI32_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF4_MF4
    0U,	// PseudoVSOXEI32_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF4_MF8
    0U,	// PseudoVSOXEI32_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_MF8_M1
    0U,	// PseudoVSOXEI32_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF8_M2
    0U,	// PseudoVSOXEI32_V_MF8_M2_MASK
    0U,	// PseudoVSOXEI32_V_MF8_M4
    0U,	// PseudoVSOXEI32_V_MF8_M4_MASK
    0U,	// PseudoVSOXEI32_V_MF8_M8
    0U,	// PseudoVSOXEI32_V_MF8_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF8_MF2
    0U,	// PseudoVSOXEI32_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF8_MF4
    0U,	// PseudoVSOXEI32_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF8_MF8
    0U,	// PseudoVSOXEI32_V_MF8_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_M2
    0U,	// PseudoVSOXEI64_V_M1_M2_MASK
    0U,	// PseudoVSOXEI64_V_M1_M4
    0U,	// PseudoVSOXEI64_V_M1_M4_MASK
    0U,	// PseudoVSOXEI64_V_M1_M8
    0U,	// PseudoVSOXEI64_V_M1_M8_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_M4
    0U,	// PseudoVSOXEI64_V_M2_M4_MASK
    0U,	// PseudoVSOXEI64_V_M2_M8
    0U,	// PseudoVSOXEI64_V_M2_M8_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF8
    0U,	// PseudoVSOXEI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M8
    0U,	// PseudoVSOXEI64_V_M4_M8_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF4
    0U,	// PseudoVSOXEI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF8
    0U,	// PseudoVSOXEI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI64_V_M8_MF2
    0U,	// PseudoVSOXEI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_MF4
    0U,	// PseudoVSOXEI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M8_MF8
    0U,	// PseudoVSOXEI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI64_V_MF2_M1
    0U,	// PseudoVSOXEI64_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI64_V_MF2_M2
    0U,	// PseudoVSOXEI64_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI64_V_MF2_M4
    0U,	// PseudoVSOXEI64_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI64_V_MF2_M8
    0U,	// PseudoVSOXEI64_V_MF2_M8_MASK
    0U,	// PseudoVSOXEI64_V_MF2_MF2
    0U,	// PseudoVSOXEI64_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_MF2_MF4
    0U,	// PseudoVSOXEI64_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_MF2_MF8
    0U,	// PseudoVSOXEI64_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_MF4_M1
    0U,	// PseudoVSOXEI64_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI64_V_MF4_M2
    0U,	// PseudoVSOXEI64_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI64_V_MF4_M4
    0U,	// PseudoVSOXEI64_V_MF4_M4_MASK
    0U,	// PseudoVSOXEI64_V_MF4_M8
    0U,	// PseudoVSOXEI64_V_MF4_M8_MASK
    0U,	// PseudoVSOXEI64_V_MF4_MF2
    0U,	// PseudoVSOXEI64_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_MF4_MF4
    0U,	// PseudoVSOXEI64_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI64_V_MF4_MF8
    0U,	// PseudoVSOXEI64_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI64_V_MF8_M1
    0U,	// PseudoVSOXEI64_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI64_V_MF8_M2
    0U,	// PseudoVSOXEI64_V_MF8_M2_MASK
    0U,	// PseudoVSOXEI64_V_MF8_M4
    0U,	// PseudoVSOXEI64_V_MF8_M4_MASK
    0U,	// PseudoVSOXEI64_V_MF8_M8
    0U,	// PseudoVSOXEI64_V_MF8_M8_MASK
    0U,	// PseudoVSOXEI64_V_MF8_MF2
    0U,	// PseudoVSOXEI64_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI64_V_MF8_MF4
    0U,	// PseudoVSOXEI64_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI64_V_MF8_MF8
    0U,	// PseudoVSOXEI64_V_MF8_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_MF2
    0U,	// PseudoVSOXEI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M1_MF4
    0U,	// PseudoVSOXEI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M1_MF8
    0U,	// PseudoVSOXEI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M1
    0U,	// PseudoVSOXEI8_V_M2_M1_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_MF2
    0U,	// PseudoVSOXEI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M2_MF4
    0U,	// PseudoVSOXEI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M2_MF8
    0U,	// PseudoVSOXEI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M1
    0U,	// PseudoVSOXEI8_V_M4_M1_MASK
    0U,	// PseudoVSOXEI8_V_M4_M2
    0U,	// PseudoVSOXEI8_V_M4_M2_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_MF2
    0U,	// PseudoVSOXEI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M4_MF4
    0U,	// PseudoVSOXEI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M4_MF8
    0U,	// PseudoVSOXEI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M1
    0U,	// PseudoVSOXEI8_V_M8_M1_MASK
    0U,	// PseudoVSOXEI8_V_M8_M2
    0U,	// PseudoVSOXEI8_V_M8_M2_MASK
    0U,	// PseudoVSOXEI8_V_M8_M4
    0U,	// PseudoVSOXEI8_V_M8_M4_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_MF2
    0U,	// PseudoVSOXEI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M8_MF4
    0U,	// PseudoVSOXEI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M8_MF8
    0U,	// PseudoVSOXEI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M8
    0U,	// PseudoVSOXEI8_V_MF2_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF4
    0U,	// PseudoVSOXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF8
    0U,	// PseudoVSOXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M4
    0U,	// PseudoVSOXEI8_V_MF4_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M8
    0U,	// PseudoVSOXEI8_V_MF4_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF8
    0U,	// PseudoVSOXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M2
    0U,	// PseudoVSOXEI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M4
    0U,	// PseudoVSOXEI8_V_MF8_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M8
    0U,	// PseudoVSOXEI8_V_MF8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M1
    0U,	// PseudoVSOXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M1
    0U,	// PseudoVSOXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M2
    0U,	// PseudoVSOXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M4
    0U,	// PseudoVSOXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M1
    0U,	// PseudoVSOXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M2
    0U,	// PseudoVSOXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M4
    0U,	// PseudoVSOXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M4
    0U,	// PseudoVSOXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M1
    0U,	// PseudoVSOXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M1
    0U,	// PseudoVSOXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M2
    0U,	// PseudoVSOXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_M1
    0U,	// PseudoVSOXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_M2
    0U,	// PseudoVSOXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_M4
    0U,	// PseudoVSOXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M1
    0U,	// PseudoVSOXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_M1
    0U,	// PseudoVSOXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_M2
    0U,	// PseudoVSOXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M1
    0U,	// PseudoVSOXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M2
    0U,	// PseudoVSOXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M1
    0U,	// PseudoVSOXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_M1
    0U,	// PseudoVSOXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_M2
    0U,	// PseudoVSOXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_M1
    0U,	// PseudoVSOXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_M2
    0U,	// PseudoVSOXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M1
    0U,	// PseudoVSOXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_M1
    0U,	// PseudoVSOXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_M2
    0U,	// PseudoVSOXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M1
    0U,	// PseudoVSOXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M2
    0U,	// PseudoVSOXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M1
    0U,	// PseudoVSOXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_M1
    0U,	// PseudoVSOXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_M2
    0U,	// PseudoVSOXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_M1
    0U,	// PseudoVSOXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_M2
    0U,	// PseudoVSOXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_M1
    0U,	// PseudoVSOXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_M1
    0U,	// PseudoVSOXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_M1
    0U,	// PseudoVSOXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_M1
    0U,	// PseudoVSOXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_M1
    0U,	// PseudoVSOXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_M1
    0U,	// PseudoVSOXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_M1
    0U,	// PseudoVSOXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_M1
    0U,	// PseudoVSOXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_M1
    0U,	// PseudoVSOXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_M1
    0U,	// PseudoVSOXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_M1
    0U,	// PseudoVSOXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_M1
    0U,	// PseudoVSOXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_M1
    0U,	// PseudoVSOXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_M1
    0U,	// PseudoVSOXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_M1
    0U,	// PseudoVSOXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_M1
    0U,	// PseudoVSOXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_M1
    0U,	// PseudoVSOXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_M1
    0U,	// PseudoVSOXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_M1
    0U,	// PseudoVSOXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_M1
    0U,	// PseudoVSOXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_M1
    0U,	// PseudoVSOXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_M1
    0U,	// PseudoVSOXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_M1
    0U,	// PseudoVSOXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_M1
    0U,	// PseudoVSOXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE16_V_MF8
    0U,	// PseudoVSSE16_V_MF8_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE32_V_MF4
    0U,	// PseudoVSSE32_V_MF4_MASK
    0U,	// PseudoVSSE32_V_MF8
    0U,	// PseudoVSSE32_V_MF8_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE64_V_MF2
    0U,	// PseudoVSSE64_V_MF2_MASK
    0U,	// PseudoVSSE64_V_MF4
    0U,	// PseudoVSSE64_V_MF4_MASK
    0U,	// PseudoVSSE64_V_MF8
    0U,	// PseudoVSSE64_V_MF8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_M8
    0U,	// PseudoVSUXEI16_V_M1_M8_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF4
    0U,	// PseudoVSUXEI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF8
    0U,	// PseudoVSUXEI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M2_MF2
    0U,	// PseudoVSUXEI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_MF4
    0U,	// PseudoVSUXEI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M2_MF8
    0U,	// PseudoVSUXEI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M1
    0U,	// PseudoVSUXEI16_V_M4_M1_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_MF2
    0U,	// PseudoVSUXEI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M4_MF4
    0U,	// PseudoVSUXEI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M4_MF8
    0U,	// PseudoVSUXEI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M1
    0U,	// PseudoVSUXEI16_V_M8_M1_MASK
    0U,	// PseudoVSUXEI16_V_M8_M2
    0U,	// PseudoVSUXEI16_V_M8_M2_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_MF2
    0U,	// PseudoVSUXEI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M8_MF4
    0U,	// PseudoVSUXEI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M8_MF8
    0U,	// PseudoVSUXEI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M4
    0U,	// PseudoVSUXEI16_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M8
    0U,	// PseudoVSUXEI16_V_MF2_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF8
    0U,	// PseudoVSUXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M2
    0U,	// PseudoVSUXEI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M4
    0U,	// PseudoVSUXEI16_V_MF4_M4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M8
    0U,	// PseudoVSUXEI16_V_MF4_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI16_V_MF8_M1
    0U,	// PseudoVSUXEI16_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF8_M2
    0U,	// PseudoVSUXEI16_V_MF8_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF8_M4
    0U,	// PseudoVSUXEI16_V_MF8_M4_MASK
    0U,	// PseudoVSUXEI16_V_MF8_M8
    0U,	// PseudoVSUXEI16_V_MF8_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF8_MF2
    0U,	// PseudoVSUXEI16_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF8_MF4
    0U,	// PseudoVSUXEI16_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF8_MF8
    0U,	// PseudoVSUXEI16_V_MF8_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_M4
    0U,	// PseudoVSUXEI32_V_M1_M4_MASK
    0U,	// PseudoVSUXEI32_V_M1_M8
    0U,	// PseudoVSUXEI32_V_M1_M8_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF8
    0U,	// PseudoVSUXEI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M8
    0U,	// PseudoVSUXEI32_V_M2_M8_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF4
    0U,	// PseudoVSUXEI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF8
    0U,	// PseudoVSUXEI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M4_MF2
    0U,	// PseudoVSUXEI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_MF4
    0U,	// PseudoVSUXEI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M4_MF8
    0U,	// PseudoVSUXEI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M1
    0U,	// PseudoVSUXEI32_V_M8_M1_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_MF2
    0U,	// PseudoVSUXEI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M8_MF4
    0U,	// PseudoVSUXEI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M8_MF8
    0U,	// PseudoVSUXEI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M2
    0U,	// PseudoVSUXEI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M4
    0U,	// PseudoVSUXEI32_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M8
    0U,	// PseudoVSUXEI32_V_MF2_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI32_V_MF4_M1
    0U,	// PseudoVSUXEI32_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF4_M2
    0U,	// PseudoVSUXEI32_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI32_V_MF4_M4
    0U,	// PseudoVSUXEI32_V_MF4_M4_MASK
    0U,	// PseudoVSUXEI32_V_MF4_M8
    0U,	// PseudoVSUXEI32_V_MF4_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF4_MF2
    0U,	// PseudoVSUXEI32_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF4_MF4
    0U,	// PseudoVSUXEI32_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF4_MF8
    0U,	// PseudoVSUXEI32_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_MF8_M1
    0U,	// PseudoVSUXEI32_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF8_M2
    0U,	// PseudoVSUXEI32_V_MF8_M2_MASK
    0U,	// PseudoVSUXEI32_V_MF8_M4
    0U,	// PseudoVSUXEI32_V_MF8_M4_MASK
    0U,	// PseudoVSUXEI32_V_MF8_M8
    0U,	// PseudoVSUXEI32_V_MF8_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF8_MF2
    0U,	// PseudoVSUXEI32_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF8_MF4
    0U,	// PseudoVSUXEI32_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF8_MF8
    0U,	// PseudoVSUXEI32_V_MF8_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_M2
    0U,	// PseudoVSUXEI64_V_M1_M2_MASK
    0U,	// PseudoVSUXEI64_V_M1_M4
    0U,	// PseudoVSUXEI64_V_M1_M4_MASK
    0U,	// PseudoVSUXEI64_V_M1_M8
    0U,	// PseudoVSUXEI64_V_M1_M8_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_M4
    0U,	// PseudoVSUXEI64_V_M2_M4_MASK
    0U,	// PseudoVSUXEI64_V_M2_M8
    0U,	// PseudoVSUXEI64_V_M2_M8_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF8
    0U,	// PseudoVSUXEI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M8
    0U,	// PseudoVSUXEI64_V_M4_M8_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF4
    0U,	// PseudoVSUXEI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF8
    0U,	// PseudoVSUXEI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI64_V_M8_MF2
    0U,	// PseudoVSUXEI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_MF4
    0U,	// PseudoVSUXEI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M8_MF8
    0U,	// PseudoVSUXEI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI64_V_MF2_M1
    0U,	// PseudoVSUXEI64_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI64_V_MF2_M2
    0U,	// PseudoVSUXEI64_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI64_V_MF2_M4
    0U,	// PseudoVSUXEI64_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI64_V_MF2_M8
    0U,	// PseudoVSUXEI64_V_MF2_M8_MASK
    0U,	// PseudoVSUXEI64_V_MF2_MF2
    0U,	// PseudoVSUXEI64_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_MF2_MF4
    0U,	// PseudoVSUXEI64_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_MF2_MF8
    0U,	// PseudoVSUXEI64_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_MF4_M1
    0U,	// PseudoVSUXEI64_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI64_V_MF4_M2
    0U,	// PseudoVSUXEI64_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI64_V_MF4_M4
    0U,	// PseudoVSUXEI64_V_MF4_M4_MASK
    0U,	// PseudoVSUXEI64_V_MF4_M8
    0U,	// PseudoVSUXEI64_V_MF4_M8_MASK
    0U,	// PseudoVSUXEI64_V_MF4_MF2
    0U,	// PseudoVSUXEI64_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_MF4_MF4
    0U,	// PseudoVSUXEI64_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI64_V_MF4_MF8
    0U,	// PseudoVSUXEI64_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI64_V_MF8_M1
    0U,	// PseudoVSUXEI64_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI64_V_MF8_M2
    0U,	// PseudoVSUXEI64_V_MF8_M2_MASK
    0U,	// PseudoVSUXEI64_V_MF8_M4
    0U,	// PseudoVSUXEI64_V_MF8_M4_MASK
    0U,	// PseudoVSUXEI64_V_MF8_M8
    0U,	// PseudoVSUXEI64_V_MF8_M8_MASK
    0U,	// PseudoVSUXEI64_V_MF8_MF2
    0U,	// PseudoVSUXEI64_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI64_V_MF8_MF4
    0U,	// PseudoVSUXEI64_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI64_V_MF8_MF8
    0U,	// PseudoVSUXEI64_V_MF8_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_MF2
    0U,	// PseudoVSUXEI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M1_MF4
    0U,	// PseudoVSUXEI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M1_MF8
    0U,	// PseudoVSUXEI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M1
    0U,	// PseudoVSUXEI8_V_M2_M1_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_MF2
    0U,	// PseudoVSUXEI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M2_MF4
    0U,	// PseudoVSUXEI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M2_MF8
    0U,	// PseudoVSUXEI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M1
    0U,	// PseudoVSUXEI8_V_M4_M1_MASK
    0U,	// PseudoVSUXEI8_V_M4_M2
    0U,	// PseudoVSUXEI8_V_M4_M2_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_MF2
    0U,	// PseudoVSUXEI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M4_MF4
    0U,	// PseudoVSUXEI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M4_MF8
    0U,	// PseudoVSUXEI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M1
    0U,	// PseudoVSUXEI8_V_M8_M1_MASK
    0U,	// PseudoVSUXEI8_V_M8_M2
    0U,	// PseudoVSUXEI8_V_M8_M2_MASK
    0U,	// PseudoVSUXEI8_V_M8_M4
    0U,	// PseudoVSUXEI8_V_M8_M4_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_MF2
    0U,	// PseudoVSUXEI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M8_MF4
    0U,	// PseudoVSUXEI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M8_MF8
    0U,	// PseudoVSUXEI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M8
    0U,	// PseudoVSUXEI8_V_MF2_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF4
    0U,	// PseudoVSUXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF8
    0U,	// PseudoVSUXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M4
    0U,	// PseudoVSUXEI8_V_MF4_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M8
    0U,	// PseudoVSUXEI8_V_MF4_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF8
    0U,	// PseudoVSUXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M2
    0U,	// PseudoVSUXEI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M4
    0U,	// PseudoVSUXEI8_V_MF8_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M8
    0U,	// PseudoVSUXEI8_V_MF8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M1
    0U,	// PseudoVSUXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M1
    0U,	// PseudoVSUXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M2
    0U,	// PseudoVSUXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M4
    0U,	// PseudoVSUXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M1
    0U,	// PseudoVSUXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M2
    0U,	// PseudoVSUXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M4
    0U,	// PseudoVSUXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M4
    0U,	// PseudoVSUXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M1
    0U,	// PseudoVSUXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M1
    0U,	// PseudoVSUXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M2
    0U,	// PseudoVSUXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_M1
    0U,	// PseudoVSUXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_M2
    0U,	// PseudoVSUXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_M4
    0U,	// PseudoVSUXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M1
    0U,	// PseudoVSUXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_M1
    0U,	// PseudoVSUXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_M2
    0U,	// PseudoVSUXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M1
    0U,	// PseudoVSUXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M2
    0U,	// PseudoVSUXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M1
    0U,	// PseudoVSUXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_M1
    0U,	// PseudoVSUXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_M2
    0U,	// PseudoVSUXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_M1
    0U,	// PseudoVSUXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_M2
    0U,	// PseudoVSUXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M1
    0U,	// PseudoVSUXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_M1
    0U,	// PseudoVSUXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_M2
    0U,	// PseudoVSUXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M1
    0U,	// PseudoVSUXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M2
    0U,	// PseudoVSUXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M1
    0U,	// PseudoVSUXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_M1
    0U,	// PseudoVSUXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_M2
    0U,	// PseudoVSUXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_M1
    0U,	// PseudoVSUXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_M2
    0U,	// PseudoVSUXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_M1
    0U,	// PseudoVSUXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_M1
    0U,	// PseudoVSUXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_M1
    0U,	// PseudoVSUXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_M1
    0U,	// PseudoVSUXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_M1
    0U,	// PseudoVSUXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_M1
    0U,	// PseudoVSUXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_M1
    0U,	// PseudoVSUXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_M1
    0U,	// PseudoVSUXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_M1
    0U,	// PseudoVSUXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_M1
    0U,	// PseudoVSUXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_M1
    0U,	// PseudoVSUXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_M1
    0U,	// PseudoVSUXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_M1
    0U,	// PseudoVSUXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_M1
    0U,	// PseudoVSUXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_M1
    0U,	// PseudoVSUXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_M1
    0U,	// PseudoVSUXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_M1
    0U,	// PseudoVSUXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_M1
    0U,	// PseudoVSUXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_M1
    0U,	// PseudoVSUXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_M1
    0U,	// PseudoVSUXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_M1
    0U,	// PseudoVSUXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_M1
    0U,	// PseudoVSUXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_M1
    0U,	// PseudoVSUXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_M1
    0U,	// PseudoVSUXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWREDSUMU_VS_M1
    0U,	// PseudoVWREDSUMU_VS_M1_MASK
    0U,	// PseudoVWREDSUMU_VS_M2
    0U,	// PseudoVWREDSUMU_VS_M2_MASK
    0U,	// PseudoVWREDSUMU_VS_M4
    0U,	// PseudoVWREDSUMU_VS_M4_MASK
    0U,	// PseudoVWREDSUMU_VS_M8
    0U,	// PseudoVWREDSUMU_VS_M8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2
    0U,	// PseudoVWREDSUMU_VS_MF2_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4
    0U,	// PseudoVWREDSUMU_VS_MF4_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8
    0U,	// PseudoVWREDSUMU_VS_MF8_MASK
    0U,	// PseudoVWREDSUM_VS_M1
    0U,	// PseudoVWREDSUM_VS_M1_MASK
    0U,	// PseudoVWREDSUM_VS_M2
    0U,	// PseudoVWREDSUM_VS_M2_MASK
    0U,	// PseudoVWREDSUM_VS_M4
    0U,	// PseudoVWREDSUM_VS_M4_MASK
    0U,	// PseudoVWREDSUM_VS_M8
    0U,	// PseudoVWREDSUM_VS_M8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2
    0U,	// PseudoVWREDSUM_VS_MF2_MASK
    0U,	// PseudoVWREDSUM_VS_MF4
    0U,	// PseudoVWREDSUM_VS_MF4_MASK
    0U,	// PseudoVWREDSUM_VS_MF8
    0U,	// PseudoVWREDSUM_VS_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    0U,	// PseudoZEXT_H
    0U,	// PseudoZEXT_W
    0U,	// ReadCycleWide
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// SplitF64Pseudo
    0U,	// ADD
    0U,	// ADDI
    0U,	// ADDIW
    0U,	// ADDUW
    0U,	// ADDW
    0U,	// AMOADD_D
    0U,	// AMOADD_D_AQ
    0U,	// AMOADD_D_AQ_RL
    0U,	// AMOADD_D_RL
    0U,	// AMOADD_W
    0U,	// AMOADD_W_AQ
    0U,	// AMOADD_W_AQ_RL
    0U,	// AMOADD_W_RL
    0U,	// AMOAND_D
    0U,	// AMOAND_D_AQ
    0U,	// AMOAND_D_AQ_RL
    0U,	// AMOAND_D_RL
    0U,	// AMOAND_W
    0U,	// AMOAND_W_AQ
    0U,	// AMOAND_W_AQ_RL
    0U,	// AMOAND_W_RL
    0U,	// AMOMAXU_D
    0U,	// AMOMAXU_D_AQ
    0U,	// AMOMAXU_D_AQ_RL
    0U,	// AMOMAXU_D_RL
    0U,	// AMOMAXU_W
    0U,	// AMOMAXU_W_AQ
    0U,	// AMOMAXU_W_AQ_RL
    0U,	// AMOMAXU_W_RL
    0U,	// AMOMAX_D
    0U,	// AMOMAX_D_AQ
    0U,	// AMOMAX_D_AQ_RL
    0U,	// AMOMAX_D_RL
    0U,	// AMOMAX_W
    0U,	// AMOMAX_W_AQ
    0U,	// AMOMAX_W_AQ_RL
    0U,	// AMOMAX_W_RL
    0U,	// AMOMINU_D
    0U,	// AMOMINU_D_AQ
    0U,	// AMOMINU_D_AQ_RL
    0U,	// AMOMINU_D_RL
    0U,	// AMOMINU_W
    0U,	// AMOMINU_W_AQ
    0U,	// AMOMINU_W_AQ_RL
    0U,	// AMOMINU_W_RL
    0U,	// AMOMIN_D
    0U,	// AMOMIN_D_AQ
    0U,	// AMOMIN_D_AQ_RL
    0U,	// AMOMIN_D_RL
    0U,	// AMOMIN_W
    0U,	// AMOMIN_W_AQ
    0U,	// AMOMIN_W_AQ_RL
    0U,	// AMOMIN_W_RL
    0U,	// AMOOR_D
    0U,	// AMOOR_D_AQ
    0U,	// AMOOR_D_AQ_RL
    0U,	// AMOOR_D_RL
    0U,	// AMOOR_W
    0U,	// AMOOR_W_AQ
    0U,	// AMOOR_W_AQ_RL
    0U,	// AMOOR_W_RL
    0U,	// AMOSWAP_D
    0U,	// AMOSWAP_D_AQ
    0U,	// AMOSWAP_D_AQ_RL
    0U,	// AMOSWAP_D_RL
    0U,	// AMOSWAP_W
    0U,	// AMOSWAP_W_AQ
    0U,	// AMOSWAP_W_AQ_RL
    0U,	// AMOSWAP_W_RL
    0U,	// AMOXOR_D
    0U,	// AMOXOR_D_AQ
    0U,	// AMOXOR_D_AQ_RL
    0U,	// AMOXOR_D_RL
    0U,	// AMOXOR_W
    0U,	// AMOXOR_W_AQ
    0U,	// AMOXOR_W_AQ_RL
    0U,	// AMOXOR_W_RL
    0U,	// AND
    0U,	// ANDI
    0U,	// ANDN
    0U,	// AUIPC
    0U,	// BCLR
    0U,	// BCLRI
    0U,	// BCLRIW
    0U,	// BCLRW
    0U,	// BCOMPRESS
    0U,	// BCOMPRESSW
    0U,	// BDECOMPRESS
    0U,	// BDECOMPRESSW
    0U,	// BEQ
    0U,	// BEXT
    0U,	// BEXTI
    0U,	// BEXTW
    0U,	// BFP
    0U,	// BFPW
    0U,	// BGE
    0U,	// BGEU
    0U,	// BINV
    0U,	// BINVI
    0U,	// BINVIW
    0U,	// BINVW
    0U,	// BLT
    0U,	// BLTU
    0U,	// BMATFLIP
    0U,	// BMATOR
    0U,	// BMATXOR
    0U,	// BNE
    0U,	// BSET
    0U,	// BSETI
    0U,	// BSETIW
    0U,	// BSETW
    0U,	// CLMUL
    0U,	// CLMULH
    0U,	// CLMULR
    0U,	// CLZ
    0U,	// CLZW
    0U,	// CMIX
    0U,	// CMOV
    0U,	// CPOP
    0U,	// CPOPW
    0U,	// CRC32B
    0U,	// CRC32CB
    0U,	// CRC32CD
    0U,	// CRC32CH
    0U,	// CRC32CW
    0U,	// CRC32D
    0U,	// CRC32H
    0U,	// CRC32W
    0U,	// CSRRC
    0U,	// CSRRCI
    0U,	// CSRRS
    0U,	// CSRRSI
    0U,	// CSRRW
    0U,	// CSRRWI
    0U,	// CTZ
    0U,	// CTZW
    0U,	// C_ADD
    0U,	// C_ADDI
    0U,	// C_ADDI16SP
    0U,	// C_ADDI4SPN
    0U,	// C_ADDIW
    0U,	// C_ADDI_HINT_IMM_ZERO
    0U,	// C_ADDI_HINT_X0
    0U,	// C_ADDI_NOP
    0U,	// C_ADDW
    0U,	// C_ADD_HINT
    0U,	// C_AND
    0U,	// C_ANDI
    0U,	// C_BEQZ
    0U,	// C_BNEZ
    0U,	// C_EBREAK
    0U,	// C_FLD
    0U,	// C_FLDSP
    0U,	// C_FLW
    0U,	// C_FLWSP
    0U,	// C_FSD
    0U,	// C_FSDSP
    0U,	// C_FSW
    0U,	// C_FSWSP
    0U,	// C_J
    0U,	// C_JAL
    0U,	// C_JALR
    0U,	// C_JR
    0U,	// C_LD
    0U,	// C_LDSP
    0U,	// C_LI
    0U,	// C_LI_HINT
    0U,	// C_LUI
    0U,	// C_LUI_HINT
    0U,	// C_LW
    0U,	// C_LWSP
    0U,	// C_MV
    0U,	// C_MV_HINT
    0U,	// C_NEG
    0U,	// C_NOP
    0U,	// C_NOP_HINT
    0U,	// C_NOT
    0U,	// C_OR
    0U,	// C_SD
    0U,	// C_SDSP
    0U,	// C_SLLI
    0U,	// C_SLLI64_HINT
    0U,	// C_SLLI_HINT
    0U,	// C_SRAI
    0U,	// C_SRAI64_HINT
    0U,	// C_SRLI
    0U,	// C_SRLI64_HINT
    0U,	// C_SUB
    0U,	// C_SUBW
    0U,	// C_SW
    0U,	// C_SWSP
    0U,	// C_UNIMP
    0U,	// C_XOR
    0U,	// C_ZEXTW
    0U,	// DIV
    0U,	// DIVU
    0U,	// DIVUW
    0U,	// DIVW
    0U,	// DRET
    0U,	// EBREAK
    0U,	// ECALL
    2U,	// FADD_D
    2U,	// FADD_H
    2U,	// FADD_S
    0U,	// FCLASS_D
    0U,	// FCLASS_H
    0U,	// FCLASS_S
    0U,	// FCVT_D_H
    0U,	// FCVT_D_L
    0U,	// FCVT_D_LU
    0U,	// FCVT_D_S
    0U,	// FCVT_D_W
    0U,	// FCVT_D_WU
    0U,	// FCVT_H_D
    0U,	// FCVT_H_L
    0U,	// FCVT_H_LU
    0U,	// FCVT_H_S
    0U,	// FCVT_H_W
    0U,	// FCVT_H_WU
    0U,	// FCVT_LU_D
    0U,	// FCVT_LU_H
    0U,	// FCVT_LU_S
    0U,	// FCVT_L_D
    0U,	// FCVT_L_H
    0U,	// FCVT_L_S
    0U,	// FCVT_S_D
    0U,	// FCVT_S_H
    0U,	// FCVT_S_L
    0U,	// FCVT_S_LU
    0U,	// FCVT_S_W
    0U,	// FCVT_S_WU
    0U,	// FCVT_WU_D
    0U,	// FCVT_WU_H
    0U,	// FCVT_WU_S
    0U,	// FCVT_W_D
    0U,	// FCVT_W_H
    0U,	// FCVT_W_S
    2U,	// FDIV_D
    2U,	// FDIV_H
    2U,	// FDIV_S
    0U,	// FENCE
    0U,	// FENCE_I
    0U,	// FENCE_TSO
    0U,	// FEQ_D
    0U,	// FEQ_H
    0U,	// FEQ_S
    0U,	// FLD
    0U,	// FLE_D
    0U,	// FLE_H
    0U,	// FLE_S
    0U,	// FLH
    0U,	// FLT_D
    0U,	// FLT_H
    0U,	// FLT_S
    0U,	// FLW
    8U,	// FMADD_D
    8U,	// FMADD_H
    8U,	// FMADD_S
    0U,	// FMAX_D
    0U,	// FMAX_H
    0U,	// FMAX_S
    0U,	// FMIN_D
    0U,	// FMIN_H
    0U,	// FMIN_S
    8U,	// FMSUB_D
    8U,	// FMSUB_H
    8U,	// FMSUB_S
    2U,	// FMUL_D
    2U,	// FMUL_H
    2U,	// FMUL_S
    0U,	// FMV_D_X
    0U,	// FMV_H_X
    0U,	// FMV_W_X
    0U,	// FMV_X_D
    0U,	// FMV_X_H
    0U,	// FMV_X_W
    8U,	// FNMADD_D
    8U,	// FNMADD_H
    8U,	// FNMADD_S
    8U,	// FNMSUB_D
    8U,	// FNMSUB_H
    8U,	// FNMSUB_S
    0U,	// FSD
    0U,	// FSGNJN_D
    0U,	// FSGNJN_H
    0U,	// FSGNJN_S
    0U,	// FSGNJX_D
    0U,	// FSGNJX_H
    0U,	// FSGNJX_S
    0U,	// FSGNJ_D
    0U,	// FSGNJ_H
    0U,	// FSGNJ_S
    0U,	// FSH
    3U,	// FSL
    3U,	// FSLW
    0U,	// FSQRT_D
    0U,	// FSQRT_H
    0U,	// FSQRT_S
    3U,	// FSR
    0U,	// FSRI
    0U,	// FSRIW
    3U,	// FSRW
    2U,	// FSUB_D
    2U,	// FSUB_H
    2U,	// FSUB_S
    0U,	// FSW
    0U,	// GORC
    0U,	// GORCI
    0U,	// GORCIW
    0U,	// GORCW
    0U,	// GREV
    0U,	// GREVI
    0U,	// GREVIW
    0U,	// GREVW
    0U,	// JAL
    0U,	// JALR
    0U,	// LB
    0U,	// LBU
    0U,	// LD
    0U,	// LH
    0U,	// LHU
    0U,	// LR_D
    0U,	// LR_D_AQ
    0U,	// LR_D_AQ_RL
    0U,	// LR_D_RL
    0U,	// LR_W
    0U,	// LR_W_AQ
    0U,	// LR_W_AQ_RL
    0U,	// LR_W_RL
    0U,	// LUI
    0U,	// LW
    0U,	// LWU
    0U,	// MAX
    0U,	// MAXU
    0U,	// MIN
    0U,	// MINU
    0U,	// MRET
    0U,	// MUL
    0U,	// MULH
    0U,	// MULHSU
    0U,	// MULHU
    0U,	// MULW
    0U,	// OR
    0U,	// ORCB
    0U,	// ORI
    0U,	// ORN
    0U,	// PACK
    0U,	// PACKH
    0U,	// PACKU
    0U,	// PACKUW
    0U,	// PACKW
    0U,	// REM
    0U,	// REMU
    0U,	// REMUW
    0U,	// REMW
    0U,	// REV8_RV32
    0U,	// REV8_RV64
    0U,	// ROL
    0U,	// ROLW
    0U,	// ROR
    0U,	// RORI
    0U,	// RORIW
    0U,	// RORW
    0U,	// SB
    0U,	// SC_D
    0U,	// SC_D_AQ
    0U,	// SC_D_AQ_RL
    0U,	// SC_D_RL
    0U,	// SC_W
    0U,	// SC_W_AQ
    0U,	// SC_W_AQ_RL
    0U,	// SC_W_RL
    0U,	// SD
    0U,	// SEXTB
    0U,	// SEXTH
    0U,	// SFENCE_VMA
    0U,	// SH
    0U,	// SH1ADD
    0U,	// SH1ADDUW
    0U,	// SH2ADD
    0U,	// SH2ADDUW
    0U,	// SH3ADD
    0U,	// SH3ADDUW
    0U,	// SHFL
    0U,	// SHFLI
    0U,	// SHFLW
    0U,	// SLL
    0U,	// SLLI
    0U,	// SLLIUW
    0U,	// SLLIW
    0U,	// SLLW
    0U,	// SLT
    0U,	// SLTI
    0U,	// SLTIU
    0U,	// SLTU
    0U,	// SRA
    0U,	// SRAI
    0U,	// SRAIW
    0U,	// SRAW
    0U,	// SRET
    0U,	// SRL
    0U,	// SRLI
    0U,	// SRLIW
    0U,	// SRLW
    0U,	// SUB
    0U,	// SUBW
    0U,	// SW
    0U,	// UNIMP
    0U,	// UNSHFL
    0U,	// UNSHFLI
    0U,	// UNSHFLW
    0U,	// URET
    0U,	// VAADDU_VV
    0U,	// VAADDU_VX
    0U,	// VAADD_VV
    0U,	// VAADD_VX
    0U,	// VADC_VIM
    0U,	// VADC_VVM
    0U,	// VADC_VXM
    0U,	// VADD_VI
    0U,	// VADD_VV
    0U,	// VADD_VX
    0U,	// VAMOADDEI16_UNWD
    4U,	// VAMOADDEI16_WD
    0U,	// VAMOADDEI32_UNWD
    4U,	// VAMOADDEI32_WD
    0U,	// VAMOADDEI64_UNWD
    4U,	// VAMOADDEI64_WD
    0U,	// VAMOADDEI8_UNWD
    4U,	// VAMOADDEI8_WD
    0U,	// VAMOANDEI16_UNWD
    4U,	// VAMOANDEI16_WD
    0U,	// VAMOANDEI32_UNWD
    4U,	// VAMOANDEI32_WD
    0U,	// VAMOANDEI64_UNWD
    4U,	// VAMOANDEI64_WD
    0U,	// VAMOANDEI8_UNWD
    4U,	// VAMOANDEI8_WD
    0U,	// VAMOMAXEI16_UNWD
    4U,	// VAMOMAXEI16_WD
    0U,	// VAMOMAXEI32_UNWD
    4U,	// VAMOMAXEI32_WD
    0U,	// VAMOMAXEI64_UNWD
    4U,	// VAMOMAXEI64_WD
    0U,	// VAMOMAXEI8_UNWD
    4U,	// VAMOMAXEI8_WD
    0U,	// VAMOMAXUEI16_UNWD
    4U,	// VAMOMAXUEI16_WD
    0U,	// VAMOMAXUEI32_UNWD
    4U,	// VAMOMAXUEI32_WD
    0U,	// VAMOMAXUEI64_UNWD
    4U,	// VAMOMAXUEI64_WD
    0U,	// VAMOMAXUEI8_UNWD
    4U,	// VAMOMAXUEI8_WD
    0U,	// VAMOMINEI16_UNWD
    4U,	// VAMOMINEI16_WD
    0U,	// VAMOMINEI32_UNWD
    4U,	// VAMOMINEI32_WD
    0U,	// VAMOMINEI64_UNWD
    4U,	// VAMOMINEI64_WD
    0U,	// VAMOMINEI8_UNWD
    4U,	// VAMOMINEI8_WD
    0U,	// VAMOMINUEI16_UNWD
    4U,	// VAMOMINUEI16_WD
    0U,	// VAMOMINUEI32_UNWD
    4U,	// VAMOMINUEI32_WD
    0U,	// VAMOMINUEI64_UNWD
    4U,	// VAMOMINUEI64_WD
    0U,	// VAMOMINUEI8_UNWD
    4U,	// VAMOMINUEI8_WD
    0U,	// VAMOOREI16_UNWD
    4U,	// VAMOOREI16_WD
    0U,	// VAMOOREI32_UNWD
    4U,	// VAMOOREI32_WD
    0U,	// VAMOOREI64_UNWD
    4U,	// VAMOOREI64_WD
    0U,	// VAMOOREI8_UNWD
    4U,	// VAMOOREI8_WD
    0U,	// VAMOSWAPEI16_UNWD
    4U,	// VAMOSWAPEI16_WD
    0U,	// VAMOSWAPEI32_UNWD
    4U,	// VAMOSWAPEI32_WD
    0U,	// VAMOSWAPEI64_UNWD
    4U,	// VAMOSWAPEI64_WD
    0U,	// VAMOSWAPEI8_UNWD
    4U,	// VAMOSWAPEI8_WD
    0U,	// VAMOXOREI16_UNWD
    4U,	// VAMOXOREI16_WD
    0U,	// VAMOXOREI32_UNWD
    4U,	// VAMOXOREI32_WD
    0U,	// VAMOXOREI64_UNWD
    4U,	// VAMOXOREI64_WD
    0U,	// VAMOXOREI8_UNWD
    4U,	// VAMOXOREI8_WD
    0U,	// VAND_VI
    0U,	// VAND_VV
    0U,	// VAND_VX
    0U,	// VASUBU_VV
    0U,	// VASUBU_VX
    0U,	// VASUB_VV
    0U,	// VASUB_VX
    0U,	// VCOMPRESS_VM
    0U,	// VDIVU_VV
    0U,	// VDIVU_VX
    0U,	// VDIV_VV
    0U,	// VDIV_VX
    0U,	// VFADD_VF
    0U,	// VFADD_VV
    0U,	// VFCLASS_V
    0U,	// VFCVT_F_XU_V
    0U,	// VFCVT_F_X_V
    0U,	// VFCVT_RTZ_XU_F_V
    0U,	// VFCVT_RTZ_X_F_V
    0U,	// VFCVT_XU_F_V
    0U,	// VFCVT_X_F_V
    0U,	// VFDIV_VF
    0U,	// VFDIV_VV
    0U,	// VFIRST_M
    0U,	// VFMACC_VF
    0U,	// VFMACC_VV
    0U,	// VFMADD_VF
    0U,	// VFMADD_VV
    0U,	// VFMAX_VF
    0U,	// VFMAX_VV
    0U,	// VFMERGE_VFM
    0U,	// VFMIN_VF
    0U,	// VFMIN_VV
    0U,	// VFMSAC_VF
    0U,	// VFMSAC_VV
    0U,	// VFMSUB_VF
    0U,	// VFMSUB_VV
    0U,	// VFMUL_VF
    0U,	// VFMUL_VV
    0U,	// VFMV_F_S
    0U,	// VFMV_S_F
    0U,	// VFMV_V_F
    0U,	// VFNCVT_F_F_W
    0U,	// VFNCVT_F_XU_W
    0U,	// VFNCVT_F_X_W
    0U,	// VFNCVT_ROD_F_F_W
    0U,	// VFNCVT_RTZ_XU_F_W
    0U,	// VFNCVT_RTZ_X_F_W
    0U,	// VFNCVT_XU_F_W
    0U,	// VFNCVT_X_F_W
    0U,	// VFNMACC_VF
    0U,	// VFNMACC_VV
    0U,	// VFNMADD_VF
    0U,	// VFNMADD_VV
    0U,	// VFNMSAC_VF
    0U,	// VFNMSAC_VV
    0U,	// VFNMSUB_VF
    0U,	// VFNMSUB_VV
    0U,	// VFRDIV_VF
    0U,	// VFREC7_V
    0U,	// VFREDMAX_VS
    0U,	// VFREDMIN_VS
    0U,	// VFREDOSUM_VS
    0U,	// VFREDSUM_VS
    0U,	// VFRSQRT7_V
    0U,	// VFRSUB_VF
    0U,	// VFSGNJN_VF
    0U,	// VFSGNJN_VV
    0U,	// VFSGNJX_VF
    0U,	// VFSGNJX_VV
    0U,	// VFSGNJ_VF
    0U,	// VFSGNJ_VV
    0U,	// VFSLIDE1DOWN_VF
    0U,	// VFSLIDE1UP_VF
    0U,	// VFSQRT_V
    0U,	// VFSUB_VF
    0U,	// VFSUB_VV
    0U,	// VFWADD_VF
    0U,	// VFWADD_VV
    0U,	// VFWADD_WF
    0U,	// VFWADD_WV
    0U,	// VFWCVT_F_F_V
    0U,	// VFWCVT_F_XU_V
    0U,	// VFWCVT_F_X_V
    0U,	// VFWCVT_RTZ_XU_F_V
    0U,	// VFWCVT_RTZ_X_F_V
    0U,	// VFWCVT_XU_F_V
    0U,	// VFWCVT_X_F_V
    0U,	// VFWMACC_VF
    0U,	// VFWMACC_VV
    0U,	// VFWMSAC_VF
    0U,	// VFWMSAC_VV
    0U,	// VFWMUL_VF
    0U,	// VFWMUL_VV
    0U,	// VFWNMACC_VF
    0U,	// VFWNMACC_VV
    0U,	// VFWNMSAC_VF
    0U,	// VFWNMSAC_VV
    0U,	// VFWREDOSUM_VS
    0U,	// VFWREDSUM_VS
    0U,	// VFWSUB_VF
    0U,	// VFWSUB_VV
    0U,	// VFWSUB_WF
    0U,	// VFWSUB_WV
    0U,	// VID_V
    0U,	// VIOTA_M
    0U,	// VL1RE16_V
    0U,	// VL1RE32_V
    0U,	// VL1RE64_V
    0U,	// VL1RE8_V
    0U,	// VL2RE16_V
    0U,	// VL2RE32_V
    0U,	// VL2RE64_V
    0U,	// VL2RE8_V
    0U,	// VL4RE16_V
    0U,	// VL4RE32_V
    0U,	// VL4RE64_V
    0U,	// VL4RE8_V
    0U,	// VL8RE16_V
    0U,	// VL8RE32_V
    0U,	// VL8RE64_V
    0U,	// VL8RE8_V
    0U,	// VLE16FF_V
    0U,	// VLE16_V
    0U,	// VLE1_V
    0U,	// VLE32FF_V
    0U,	// VLE32_V
    0U,	// VLE64FF_V
    0U,	// VLE64_V
    0U,	// VLE8FF_V
    0U,	// VLE8_V
    0U,	// VLOXEI16_V
    0U,	// VLOXEI32_V
    0U,	// VLOXEI64_V
    0U,	// VLOXEI8_V
    0U,	// VLOXSEG2EI16_V
    0U,	// VLOXSEG2EI32_V
    0U,	// VLOXSEG2EI64_V
    0U,	// VLOXSEG2EI8_V
    0U,	// VLOXSEG3EI16_V
    0U,	// VLOXSEG3EI32_V
    0U,	// VLOXSEG3EI64_V
    0U,	// VLOXSEG3EI8_V
    0U,	// VLOXSEG4EI16_V
    0U,	// VLOXSEG4EI32_V
    0U,	// VLOXSEG4EI64_V
    0U,	// VLOXSEG4EI8_V
    0U,	// VLOXSEG5EI16_V
    0U,	// VLOXSEG5EI32_V
    0U,	// VLOXSEG5EI64_V
    0U,	// VLOXSEG5EI8_V
    0U,	// VLOXSEG6EI16_V
    0U,	// VLOXSEG6EI32_V
    0U,	// VLOXSEG6EI64_V
    0U,	// VLOXSEG6EI8_V
    0U,	// VLOXSEG7EI16_V
    0U,	// VLOXSEG7EI32_V
    0U,	// VLOXSEG7EI64_V
    0U,	// VLOXSEG7EI8_V
    0U,	// VLOXSEG8EI16_V
    0U,	// VLOXSEG8EI32_V
    0U,	// VLOXSEG8EI64_V
    0U,	// VLOXSEG8EI8_V
    0U,	// VLSE16_V
    0U,	// VLSE32_V
    0U,	// VLSE64_V
    0U,	// VLSE8_V
    0U,	// VLSEG2E16FF_V
    0U,	// VLSEG2E16_V
    0U,	// VLSEG2E32FF_V
    0U,	// VLSEG2E32_V
    0U,	// VLSEG2E64FF_V
    0U,	// VLSEG2E64_V
    0U,	// VLSEG2E8FF_V
    0U,	// VLSEG2E8_V
    0U,	// VLSEG3E16FF_V
    0U,	// VLSEG3E16_V
    0U,	// VLSEG3E32FF_V
    0U,	// VLSEG3E32_V
    0U,	// VLSEG3E64FF_V
    0U,	// VLSEG3E64_V
    0U,	// VLSEG3E8FF_V
    0U,	// VLSEG3E8_V
    0U,	// VLSEG4E16FF_V
    0U,	// VLSEG4E16_V
    0U,	// VLSEG4E32FF_V
    0U,	// VLSEG4E32_V
    0U,	// VLSEG4E64FF_V
    0U,	// VLSEG4E64_V
    0U,	// VLSEG4E8FF_V
    0U,	// VLSEG4E8_V
    0U,	// VLSEG5E16FF_V
    0U,	// VLSEG5E16_V
    0U,	// VLSEG5E32FF_V
    0U,	// VLSEG5E32_V
    0U,	// VLSEG5E64FF_V
    0U,	// VLSEG5E64_V
    0U,	// VLSEG5E8FF_V
    0U,	// VLSEG5E8_V
    0U,	// VLSEG6E16FF_V
    0U,	// VLSEG6E16_V
    0U,	// VLSEG6E32FF_V
    0U,	// VLSEG6E32_V
    0U,	// VLSEG6E64FF_V
    0U,	// VLSEG6E64_V
    0U,	// VLSEG6E8FF_V
    0U,	// VLSEG6E8_V
    0U,	// VLSEG7E16FF_V
    0U,	// VLSEG7E16_V
    0U,	// VLSEG7E32FF_V
    0U,	// VLSEG7E32_V
    0U,	// VLSEG7E64FF_V
    0U,	// VLSEG7E64_V
    0U,	// VLSEG7E8FF_V
    0U,	// VLSEG7E8_V
    0U,	// VLSEG8E16FF_V
    0U,	// VLSEG8E16_V
    0U,	// VLSEG8E32FF_V
    0U,	// VLSEG8E32_V
    0U,	// VLSEG8E64FF_V
    0U,	// VLSEG8E64_V
    0U,	// VLSEG8E8FF_V
    0U,	// VLSEG8E8_V
    0U,	// VLSSEG2E16_V
    0U,	// VLSSEG2E32_V
    0U,	// VLSSEG2E64_V
    0U,	// VLSSEG2E8_V
    0U,	// VLSSEG3E16_V
    0U,	// VLSSEG3E32_V
    0U,	// VLSSEG3E64_V
    0U,	// VLSSEG3E8_V
    0U,	// VLSSEG4E16_V
    0U,	// VLSSEG4E32_V
    0U,	// VLSSEG4E64_V
    0U,	// VLSSEG4E8_V
    0U,	// VLSSEG5E16_V
    0U,	// VLSSEG5E32_V
    0U,	// VLSSEG5E64_V
    0U,	// VLSSEG5E8_V
    0U,	// VLSSEG6E16_V
    0U,	// VLSSEG6E32_V
    0U,	// VLSSEG6E64_V
    0U,	// VLSSEG6E8_V
    0U,	// VLSSEG7E16_V
    0U,	// VLSSEG7E32_V
    0U,	// VLSSEG7E64_V
    0U,	// VLSSEG7E8_V
    0U,	// VLSSEG8E16_V
    0U,	// VLSSEG8E32_V
    0U,	// VLSSEG8E64_V
    0U,	// VLSSEG8E8_V
    0U,	// VLUXEI16_V
    0U,	// VLUXEI32_V
    0U,	// VLUXEI64_V
    0U,	// VLUXEI8_V
    0U,	// VLUXSEG2EI16_V
    0U,	// VLUXSEG2EI32_V
    0U,	// VLUXSEG2EI64_V
    0U,	// VLUXSEG2EI8_V
    0U,	// VLUXSEG3EI16_V
    0U,	// VLUXSEG3EI32_V
    0U,	// VLUXSEG3EI64_V
    0U,	// VLUXSEG3EI8_V
    0U,	// VLUXSEG4EI16_V
    0U,	// VLUXSEG4EI32_V
    0U,	// VLUXSEG4EI64_V
    0U,	// VLUXSEG4EI8_V
    0U,	// VLUXSEG5EI16_V
    0U,	// VLUXSEG5EI32_V
    0U,	// VLUXSEG5EI64_V
    0U,	// VLUXSEG5EI8_V
    0U,	// VLUXSEG6EI16_V
    0U,	// VLUXSEG6EI32_V
    0U,	// VLUXSEG6EI64_V
    0U,	// VLUXSEG6EI8_V
    0U,	// VLUXSEG7EI16_V
    0U,	// VLUXSEG7EI32_V
    0U,	// VLUXSEG7EI64_V
    0U,	// VLUXSEG7EI8_V
    0U,	// VLUXSEG8EI16_V
    0U,	// VLUXSEG8EI32_V
    0U,	// VLUXSEG8EI64_V
    0U,	// VLUXSEG8EI8_V
    0U,	// VMACC_VV
    0U,	// VMACC_VX
    0U,	// VMADC_VI
    0U,	// VMADC_VIM
    0U,	// VMADC_VV
    0U,	// VMADC_VVM
    0U,	// VMADC_VX
    0U,	// VMADC_VXM
    0U,	// VMADD_VV
    0U,	// VMADD_VX
    0U,	// VMANDNOT_MM
    0U,	// VMAND_MM
    0U,	// VMAXU_VV
    0U,	// VMAXU_VX
    0U,	// VMAX_VV
    0U,	// VMAX_VX
    0U,	// VMERGE_VIM
    0U,	// VMERGE_VVM
    0U,	// VMERGE_VXM
    0U,	// VMFEQ_VF
    0U,	// VMFEQ_VV
    0U,	// VMFGE_VF
    0U,	// VMFGT_VF
    0U,	// VMFLE_VF
    0U,	// VMFLE_VV
    0U,	// VMFLT_VF
    0U,	// VMFLT_VV
    0U,	// VMFNE_VF
    0U,	// VMFNE_VV
    0U,	// VMINU_VV
    0U,	// VMINU_VX
    0U,	// VMIN_VV
    0U,	// VMIN_VX
    0U,	// VMNAND_MM
    0U,	// VMNOR_MM
    0U,	// VMORNOT_MM
    0U,	// VMOR_MM
    0U,	// VMSBC_VV
    0U,	// VMSBC_VVM
    0U,	// VMSBC_VX
    0U,	// VMSBC_VXM
    0U,	// VMSBF_M
    0U,	// VMSEQ_VI
    0U,	// VMSEQ_VV
    0U,	// VMSEQ_VX
    0U,	// VMSGTU_VI
    0U,	// VMSGTU_VX
    0U,	// VMSGT_VI
    0U,	// VMSGT_VX
    0U,	// VMSIF_M
    0U,	// VMSLEU_VI
    0U,	// VMSLEU_VV
    0U,	// VMSLEU_VX
    0U,	// VMSLE_VI
    0U,	// VMSLE_VV
    0U,	// VMSLE_VX
    0U,	// VMSLTU_VV
    0U,	// VMSLTU_VX
    0U,	// VMSLT_VV
    0U,	// VMSLT_VX
    0U,	// VMSNE_VI
    0U,	// VMSNE_VV
    0U,	// VMSNE_VX
    0U,	// VMSOF_M
    0U,	// VMULHSU_VV
    0U,	// VMULHSU_VX
    0U,	// VMULHU_VV
    0U,	// VMULHU_VX
    0U,	// VMULH_VV
    0U,	// VMULH_VX
    0U,	// VMUL_VV
    0U,	// VMUL_VX
    0U,	// VMV1R_V
    0U,	// VMV2R_V
    0U,	// VMV4R_V
    0U,	// VMV8R_V
    0U,	// VMV_S_X
    0U,	// VMV_V_I
    0U,	// VMV_V_V
    0U,	// VMV_V_X
    0U,	// VMV_X_S
    0U,	// VMXNOR_MM
    0U,	// VMXOR_MM
    0U,	// VNCLIPU_WI
    0U,	// VNCLIPU_WV
    0U,	// VNCLIPU_WX
    0U,	// VNCLIP_WI
    0U,	// VNCLIP_WV
    0U,	// VNCLIP_WX
    0U,	// VNMSAC_VV
    0U,	// VNMSAC_VX
    0U,	// VNMSUB_VV
    0U,	// VNMSUB_VX
    0U,	// VNSRA_WI
    0U,	// VNSRA_WV
    0U,	// VNSRA_WX
    0U,	// VNSRL_WI
    0U,	// VNSRL_WV
    0U,	// VNSRL_WX
    0U,	// VOR_VI
    0U,	// VOR_VV
    0U,	// VOR_VX
    0U,	// VPOPC_M
    0U,	// VREDAND_VS
    0U,	// VREDMAXU_VS
    0U,	// VREDMAX_VS
    0U,	// VREDMINU_VS
    0U,	// VREDMIN_VS
    0U,	// VREDOR_VS
    0U,	// VREDSUM_VS
    0U,	// VREDXOR_VS
    0U,	// VREMU_VV
    0U,	// VREMU_VX
    0U,	// VREM_VV
    0U,	// VREM_VX
    0U,	// VRGATHEREI16_VV
    0U,	// VRGATHER_VI
    0U,	// VRGATHER_VV
    0U,	// VRGATHER_VX
    0U,	// VRSUB_VI
    0U,	// VRSUB_VX
    0U,	// VS1R_V
    0U,	// VS2R_V
    0U,	// VS4R_V
    0U,	// VS8R_V
    0U,	// VSADDU_VI
    0U,	// VSADDU_VV
    0U,	// VSADDU_VX
    0U,	// VSADD_VI
    0U,	// VSADD_VV
    0U,	// VSADD_VX
    0U,	// VSBC_VVM
    0U,	// VSBC_VXM
    0U,	// VSE16_V
    0U,	// VSE1_V
    0U,	// VSE32_V
    0U,	// VSE64_V
    0U,	// VSE8_V
    0U,	// VSETIVLI
    0U,	// VSETVL
    0U,	// VSETVLI
    0U,	// VSEXT_VF2
    0U,	// VSEXT_VF4
    0U,	// VSEXT_VF8
    0U,	// VSLIDE1DOWN_VX
    0U,	// VSLIDE1UP_VX
    0U,	// VSLIDEDOWN_VI
    0U,	// VSLIDEDOWN_VX
    0U,	// VSLIDEUP_VI
    0U,	// VSLIDEUP_VX
    0U,	// VSLL_VI
    0U,	// VSLL_VV
    0U,	// VSLL_VX
    0U,	// VSMUL_VV
    0U,	// VSMUL_VX
    0U,	// VSOXEI16_V
    0U,	// VSOXEI32_V
    0U,	// VSOXEI64_V
    0U,	// VSOXEI8_V
    0U,	// VSOXSEG2EI16_V
    0U,	// VSOXSEG2EI32_V
    0U,	// VSOXSEG2EI64_V
    0U,	// VSOXSEG2EI8_V
    0U,	// VSOXSEG3EI16_V
    0U,	// VSOXSEG3EI32_V
    0U,	// VSOXSEG3EI64_V
    0U,	// VSOXSEG3EI8_V
    0U,	// VSOXSEG4EI16_V
    0U,	// VSOXSEG4EI32_V
    0U,	// VSOXSEG4EI64_V
    0U,	// VSOXSEG4EI8_V
    0U,	// VSOXSEG5EI16_V
    0U,	// VSOXSEG5EI32_V
    0U,	// VSOXSEG5EI64_V
    0U,	// VSOXSEG5EI8_V
    0U,	// VSOXSEG6EI16_V
    0U,	// VSOXSEG6EI32_V
    0U,	// VSOXSEG6EI64_V
    0U,	// VSOXSEG6EI8_V
    0U,	// VSOXSEG7EI16_V
    0U,	// VSOXSEG7EI32_V
    0U,	// VSOXSEG7EI64_V
    0U,	// VSOXSEG7EI8_V
    0U,	// VSOXSEG8EI16_V
    0U,	// VSOXSEG8EI32_V
    0U,	// VSOXSEG8EI64_V
    0U,	// VSOXSEG8EI8_V
    0U,	// VSRA_VI
    0U,	// VSRA_VV
    0U,	// VSRA_VX
    0U,	// VSRL_VI
    0U,	// VSRL_VV
    0U,	// VSRL_VX
    0U,	// VSSE16_V
    0U,	// VSSE32_V
    0U,	// VSSE64_V
    0U,	// VSSE8_V
    0U,	// VSSEG2E16_V
    0U,	// VSSEG2E32_V
    0U,	// VSSEG2E64_V
    0U,	// VSSEG2E8_V
    0U,	// VSSEG3E16_V
    0U,	// VSSEG3E32_V
    0U,	// VSSEG3E64_V
    0U,	// VSSEG3E8_V
    0U,	// VSSEG4E16_V
    0U,	// VSSEG4E32_V
    0U,	// VSSEG4E64_V
    0U,	// VSSEG4E8_V
    0U,	// VSSEG5E16_V
    0U,	// VSSEG5E32_V
    0U,	// VSSEG5E64_V
    0U,	// VSSEG5E8_V
    0U,	// VSSEG6E16_V
    0U,	// VSSEG6E32_V
    0U,	// VSSEG6E64_V
    0U,	// VSSEG6E8_V
    0U,	// VSSEG7E16_V
    0U,	// VSSEG7E32_V
    0U,	// VSSEG7E64_V
    0U,	// VSSEG7E8_V
    0U,	// VSSEG8E16_V
    0U,	// VSSEG8E32_V
    0U,	// VSSEG8E64_V
    0U,	// VSSEG8E8_V
    0U,	// VSSRA_VI
    0U,	// VSSRA_VV
    0U,	// VSSRA_VX
    0U,	// VSSRL_VI
    0U,	// VSSRL_VV
    0U,	// VSSRL_VX
    0U,	// VSSSEG2E16_V
    0U,	// VSSSEG2E32_V
    0U,	// VSSSEG2E64_V
    0U,	// VSSSEG2E8_V
    0U,	// VSSSEG3E16_V
    0U,	// VSSSEG3E32_V
    0U,	// VSSSEG3E64_V
    0U,	// VSSSEG3E8_V
    0U,	// VSSSEG4E16_V
    0U,	// VSSSEG4E32_V
    0U,	// VSSSEG4E64_V
    0U,	// VSSSEG4E8_V
    0U,	// VSSSEG5E16_V
    0U,	// VSSSEG5E32_V
    0U,	// VSSSEG5E64_V
    0U,	// VSSSEG5E8_V
    0U,	// VSSSEG6E16_V
    0U,	// VSSSEG6E32_V
    0U,	// VSSSEG6E64_V
    0U,	// VSSSEG6E8_V
    0U,	// VSSSEG7E16_V
    0U,	// VSSSEG7E32_V
    0U,	// VSSSEG7E64_V
    0U,	// VSSSEG7E8_V
    0U,	// VSSSEG8E16_V
    0U,	// VSSSEG8E32_V
    0U,	// VSSSEG8E64_V
    0U,	// VSSSEG8E8_V
    0U,	// VSSUBU_VV
    0U,	// VSSUBU_VX
    0U,	// VSSUB_VV
    0U,	// VSSUB_VX
    0U,	// VSUB_VV
    0U,	// VSUB_VX
    0U,	// VSUXEI16_V
    0U,	// VSUXEI32_V
    0U,	// VSUXEI64_V
    0U,	// VSUXEI8_V
    0U,	// VSUXSEG2EI16_V
    0U,	// VSUXSEG2EI32_V
    0U,	// VSUXSEG2EI64_V
    0U,	// VSUXSEG2EI8_V
    0U,	// VSUXSEG3EI16_V
    0U,	// VSUXSEG3EI32_V
    0U,	// VSUXSEG3EI64_V
    0U,	// VSUXSEG3EI8_V
    0U,	// VSUXSEG4EI16_V
    0U,	// VSUXSEG4EI32_V
    0U,	// VSUXSEG4EI64_V
    0U,	// VSUXSEG4EI8_V
    0U,	// VSUXSEG5EI16_V
    0U,	// VSUXSEG5EI32_V
    0U,	// VSUXSEG5EI64_V
    0U,	// VSUXSEG5EI8_V
    0U,	// VSUXSEG6EI16_V
    0U,	// VSUXSEG6EI32_V
    0U,	// VSUXSEG6EI64_V
    0U,	// VSUXSEG6EI8_V
    0U,	// VSUXSEG7EI16_V
    0U,	// VSUXSEG7EI32_V
    0U,	// VSUXSEG7EI64_V
    0U,	// VSUXSEG7EI8_V
    0U,	// VSUXSEG8EI16_V
    0U,	// VSUXSEG8EI32_V
    0U,	// VSUXSEG8EI64_V
    0U,	// VSUXSEG8EI8_V
    0U,	// VWADDU_VV
    0U,	// VWADDU_VX
    0U,	// VWADDU_WV
    0U,	// VWADDU_WX
    0U,	// VWADD_VV
    0U,	// VWADD_VX
    0U,	// VWADD_WV
    0U,	// VWADD_WX
    0U,	// VWMACCSU_VV
    0U,	// VWMACCSU_VX
    0U,	// VWMACCUS_VX
    0U,	// VWMACCU_VV
    0U,	// VWMACCU_VX
    0U,	// VWMACC_VV
    0U,	// VWMACC_VX
    0U,	// VWMULSU_VV
    0U,	// VWMULSU_VX
    0U,	// VWMULU_VV
    0U,	// VWMULU_VX
    0U,	// VWMUL_VV
    0U,	// VWMUL_VX
    0U,	// VWREDSUMU_VS
    0U,	// VWREDSUM_VS
    0U,	// VWSUBU_VV
    0U,	// VWSUBU_VX
    0U,	// VWSUBU_WV
    0U,	// VWSUBU_WX
    0U,	// VWSUB_VV
    0U,	// VWSUB_VX
    0U,	// VWSUB_WV
    0U,	// VWSUB_WX
    0U,	// VXOR_VI
    0U,	// VXOR_VV
    0U,	// VXOR_VX
    0U,	// VZEXT_VF2
    0U,	// VZEXT_VF4
    0U,	// VZEXT_VF8
    0U,	// WFI
    0U,	// XNOR
    0U,	// XOR
    0U,	// XORI
    0U,	// XPERMB
    0U,	// XPERMH
    0U,	// XPERMN
    0U,	// XPERMW
    0U,	// ZEXTH_RV32
    0U,	// ZEXTH_RV64
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
  return {AsmStrs+(Bits & 16383)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 14) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_INSTR_REF, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_...
    return;
    break;
  case 1:
    // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoFLD, PseudoFLH, Pseud...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoJump, C_ADD, C_ADDI, C_ADDI16SP, C_ADDIW, C_ADDI_HINT_IMM_ZERO, ...
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // C_J, C_JAL
    printBranchOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 4:
    // FENCE
    printFenceArg(MI, 0, STI, O);
    O << ", ";
    printFenceArg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 1 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 17) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo...
    O << ", ";
    break;
  case 1:
    // PseudoCALL, PseudoTAIL, C_JALR, C_JR, C_NEG, C_NOP_HINT, C_NOT, C_SLLI...
    return;
    break;
  case 2:
    // VAMOADDEI16_UNWD, VAMOADDEI32_UNWD, VAMOADDEI64_UNWD, VAMOADDEI8_UNWD,...
    O << "), ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // VAMOADDEI16_WD, VAMOADDEI32_WD, VAMOADDEI64_WD, VAMOADDEI8_WD, VAMOAND...
    O << ", (";
    printOperand(MI, 1, STI, O);
    break;
  case 4:
    // VID_V
    printVMaskReg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 2 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 20) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // PseudoJump
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 3:
    // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI
    printCSRSystemRegister(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // C_BEQZ, C_BNEZ, JAL
    printBranchOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 5:
    // LR_D, LR_D_AQ, LR_D_AQ_RL, LR_D_RL, LR_W, LR_W_AQ, LR_W_AQ_RL, LR_W_RL
    printAtomicMemOp(MI, 1, STI, O);
    return;
    break;
  case 6:
    // VAMOADDEI16_WD, VAMOADDEI32_WD, VAMOADDEI64_WD, VAMOADDEI8_WD, VAMOAND...
    O << "), ";
    printOperand(MI, 2, STI, O);
    break;
  case 7:
    // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE...
    O << ')';
    break;
  }


  // Fragment 3 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 23) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,...
    O << ", ";
    break;
  case 1:
    // PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS_IE, PseudoLB, P...
    return;
    break;
  case 2:
    // C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP, C_LD, ...
    O << '(';
    printOperand(MI, 1, STI, O);
    O << ')';
    return;
    break;
  case 3:
    // VFCLASS_V, VFCVT_F_XU_V, VFCVT_F_X_V, VFCVT_RTZ_XU_F_V, VFCVT_RTZ_X_F_...
    printVMaskReg(MI, 2, STI, O);
    return;
    break;
  case 4:
    // VLOXEI16_V, VLOXEI32_V, VLOXEI64_V, VLOXEI8_V, VLOXSEG2EI16_V, VLOXSEG...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 26) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P...
    printOperand(MI, 2, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 1, STI, O);
    break;
  case 2:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, FSL, FSLW, FSR, FSRW, VAMOADD...
    printOperand(MI, 3, STI, O);
    break;
  case 3:
    // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W...
    printAtomicMemOp(MI, 1, STI, O);
    return;
    break;
  case 4:
    // BEQ, BGE, BGEU, BLT, BLTU, BNE
    printBranchOperand(MI, Address, 2, STI, O);
    return;
    break;
  case 5:
    // FCVT_D_L, FCVT_D_LU, FCVT_H_D, FCVT_H_L, FCVT_H_LU, FCVT_H_S, FCVT_H_W...
    printFRMArg(MI, 2, STI, O);
    return;
    break;
  case 6:
    // VSETIVLI, VSETVLI
    printVTypeI(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 5 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 29) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, CMIX, CMOV, FADD_D, FADD_H, FADD_S, FDIV_D, FDIV_H, FD...
    O << ", ";
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    return;
    break;
  case 2:
    // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, VAMOADDEI16_WD, VAMOADDEI32_W...
    printVMaskReg(MI, 4, STI, O);
    break;
  case 4:
    // VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC...
    O << ", v0";
    return;
    break;
  }


  // Fragment 6 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 32) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, CMIX, CMOV, FMADD_D, FMADD_H, FMADD_S, FMSUB_D, FMSUB_...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 2:
    // FADD_D, FADD_H, FADD_S, FDIV_D, FDIV_H, FDIV_S, FMUL_D, FMUL_H, FMUL_S...
    printFRMArg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // FSL, FSLW, FSR, FSRW
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // VAMOADDEI16_WD, VAMOADDEI32_WD, VAMOADDEI64_WD, VAMOADDEI8_WD, VAMOAND...
    return;
    break;
  }


  // Fragment 7 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 35) & 1) {
    // FMADD_D, FMADD_H, FMADD_S, FMSUB_D, FMSUB_H, FMSUB_S, FNMADD_D, FNMADD...
    O << ", ";
    printFRMArg(MI, 4, STI, O);
    return;
  } else {
    // PseudoAddTPRel, CMIX, CMOV, FSRI, FSRIW
    return;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *RISCVInstPrinter::
getRegisterName(unsigned RegNo, unsigned AltIdx) {
  assert(RegNo && RegNo < 438 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsABIRegAltName[] = {
  /* 0 */ "fs10\0"
  /* 5 */ "ft10\0"
  /* 10 */ "v10\0"
  /* 14 */ "v20\0"
  /* 18 */ "v30\0"
  /* 22 */ "fa0\0"
  /* 26 */ "fs0\0"
  /* 30 */ "ft0\0"
  /* 34 */ "v0\0"
  /* 37 */ "fs11\0"
  /* 42 */ "ft11\0"
  /* 47 */ "v11\0"
  /* 51 */ "v21\0"
  /* 55 */ "v31\0"
  /* 59 */ "fa1\0"
  /* 63 */ "fs1\0"
  /* 67 */ "ft1\0"
  /* 71 */ "v1\0"
  /* 74 */ "v12\0"
  /* 78 */ "v22\0"
  /* 82 */ "fa2\0"
  /* 86 */ "fs2\0"
  /* 90 */ "ft2\0"
  /* 94 */ "v2\0"
  /* 97 */ "v13\0"
  /* 101 */ "v23\0"
  /* 105 */ "fa3\0"
  /* 109 */ "fs3\0"
  /* 113 */ "ft3\0"
  /* 117 */ "v3\0"
  /* 120 */ "v14\0"
  /* 124 */ "v24\0"
  /* 128 */ "fa4\0"
  /* 132 */ "fs4\0"
  /* 136 */ "ft4\0"
  /* 140 */ "v4\0"
  /* 143 */ "v15\0"
  /* 147 */ "v25\0"
  /* 151 */ "fa5\0"
  /* 155 */ "fs5\0"
  /* 159 */ "ft5\0"
  /* 163 */ "v5\0"
  /* 166 */ "v16\0"
  /* 170 */ "v26\0"
  /* 174 */ "fa6\0"
  /* 178 */ "fs6\0"
  /* 182 */ "ft6\0"
  /* 186 */ "v6\0"
  /* 189 */ "v17\0"
  /* 193 */ "v27\0"
  /* 197 */ "fa7\0"
  /* 201 */ "fs7\0"
  /* 205 */ "ft7\0"
  /* 209 */ "v7\0"
  /* 212 */ "v18\0"
  /* 216 */ "v28\0"
  /* 220 */ "fs8\0"
  /* 224 */ "ft8\0"
  /* 228 */ "v8\0"
  /* 231 */ "v19\0"
  /* 235 */ "v29\0"
  /* 239 */ "fs9\0"
  /* 243 */ "ft9\0"
  /* 247 */ "v9\0"
  /* 250 */ "ra\0"
  /* 253 */ "vtype\0"
  /* 259 */ "vl\0"
  /* 262 */ "vxrm\0"
  /* 267 */ "zero\0"
  /* 272 */ "gp\0"
  /* 275 */ "sp\0"
  /* 278 */ "tp\0"
  /* 281 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetABIRegAltName[] = {
    259, 253, 262, 281, 34, 71, 94, 117, 140, 163, 186, 209, 228, 247, 
    10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 51, 78, 101, 
    124, 147, 170, 193, 216, 235, 18, 55, 267, 250, 275, 272, 278, 31, 
    68, 91, 27, 64, 23, 60, 83, 106, 129, 152, 175, 198, 87, 110, 
    133, 156, 179, 202, 221, 240, 1, 38, 114, 137, 160, 183, 30, 67, 
    90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 82, 105, 128, 151, 
    174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 0, 37, 224, 243, 
    5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 
    82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 
    0, 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 
    26, 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 
    178, 201, 220, 239, 0, 37, 224, 243, 5, 42, 34, 34, 34, 94, 
    140, 140, 186, 228, 228, 228, 10, 74, 74, 120, 166, 166, 166, 212, 
    14, 14, 78, 124, 124, 124, 170, 216, 216, 18, 34, 71, 94, 117, 
    140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 
    212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 235, 18, 34, 
    94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 170, 216, 
    34, 140, 228, 74, 166, 14, 124, 34, 71, 94, 117, 140, 163, 186, 
    209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 
    51, 78, 101, 124, 147, 170, 193, 216, 235, 34, 94, 140, 186, 228, 
    10, 74, 120, 166, 212, 14, 78, 124, 170, 34, 71, 94, 117, 140, 
    163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 
    231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 34, 94, 140, 186, 
    228, 10, 74, 120, 166, 212, 14, 78, 124, 34, 71, 94, 117, 140, 
    163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 
    231, 14, 51, 78, 101, 124, 147, 170, 193, 34, 71, 94, 117, 140, 
    163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 
    231, 14, 51, 78, 101, 124, 147, 170, 34, 71, 94, 117, 140, 163, 
    186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 
    14, 51, 78, 101, 124, 147, 34, 71, 94, 117, 140, 163, 186, 209, 
    228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 51, 
    78, 101, 124, 
  };


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0"
  /* 25 */ "f10\0"
  /* 29 */ "v10\0"
  /* 33 */ "x10\0"
  /* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0"
  /* 69 */ "f20\0"
  /* 73 */ "v20\0"
  /* 77 */ "x20\0"
  /* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0"
  /* 113 */ "f30\0"
  /* 117 */ "v30\0"
  /* 121 */ "x30\0"
  /* 125 */ "f0\0"
  /* 128 */ "v0\0"
  /* 131 */ "x0\0"
  /* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0"
  /* 160 */ "f11\0"
  /* 164 */ "v11\0"
  /* 168 */ "x11\0"
  /* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0"
  /* 204 */ "f21\0"
  /* 208 */ "v21\0"
  /* 212 */ "x21\0"
  /* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0"
  /* 248 */ "f31\0"
  /* 252 */ "v31\0"
  /* 256 */ "x31\0"
  /* 260 */ "V0_V1\0"
  /* 266 */ "f1\0"
  /* 269 */ "v1\0"
  /* 272 */ "x1\0"
  /* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0"
  /* 302 */ "f12\0"
  /* 306 */ "v12\0"
  /* 310 */ "x12\0"
  /* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0"
  /* 346 */ "f22\0"
  /* 350 */ "v22\0"
  /* 354 */ "x22\0"
  /* 358 */ "V4M2_V6M2_V8M2_V10M2\0"
  /* 379 */ "V14M2_V16M2_V18M2_V20M2\0"
  /* 403 */ "V24M2_V26M2_V28M2_V30M2\0"
  /* 427 */ "V6M2_V8M2_V10M2_V12M2\0"
  /* 449 */ "V16M2_V18M2_V20M2_V22M2\0"
  /* 473 */ "V0M2_V2M2\0"
  /* 483 */ "V8M2_V10M2_V12M2_V14M2\0"
  /* 506 */ "V18M2_V20M2_V22M2_V24M2\0"
  /* 530 */ "V0M2_V2M2_V4M2\0"
  /* 545 */ "V10M2_V12M2_V14M2_V16M2\0"
  /* 569 */ "V20M2_V22M2_V24M2_V26M2\0"
  /* 593 */ "V0M2_V2M2_V4M2_V6M2\0"
  /* 613 */ "V12M2_V14M2_V16M2_V18M2\0"
  /* 637 */ "V22M2_V24M2_V26M2_V28M2\0"
  /* 661 */ "V2M2_V4M2_V6M2_V8M2\0"
  /* 681 */ "V0_V1_V2\0"
  /* 690 */ "f2\0"
  /* 693 */ "v2\0"
  /* 696 */ "x2\0"
  /* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0"
  /* 727 */ "f13\0"
  /* 731 */ "v13\0"
  /* 735 */ "x13\0"
  /* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0"
  /* 771 */ "f23\0"
  /* 775 */ "v23\0"
  /* 779 */ "x23\0"
  /* 783 */ "V0_V1_V2_V3\0"
  /* 795 */ "f3\0"
  /* 798 */ "v3\0"
  /* 801 */ "x3\0"
  /* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0"
  /* 833 */ "f14\0"
  /* 837 */ "v14\0"
  /* 841 */ "x14\0"
  /* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0"
  /* 877 */ "f24\0"
  /* 881 */ "v24\0"
  /* 885 */ "x24\0"
  /* 889 */ "V16M4_V20M4\0"
  /* 901 */ "V8M4_V12M4\0"
  /* 912 */ "V20M4_V24M4\0"
  /* 924 */ "V0M4_V4M4\0"
  /* 934 */ "V12M4_V16M4\0"
  /* 946 */ "V24M4_V28M4\0"
  /* 958 */ "V4M4_V8M4\0"
  /* 968 */ "V0_V1_V2_V3_V4\0"
  /* 983 */ "f4\0"
  /* 986 */ "v4\0"
  /* 989 */ "x4\0"
  /* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0"
  /* 1022 */ "f15\0"
  /* 1026 */ "v15\0"
  /* 1030 */ "x15\0"
  /* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0"
  /* 1066 */ "f25\0"
  /* 1070 */ "v25\0"
  /* 1074 */ "x25\0"
  /* 1078 */ "V0_V1_V2_V3_V4_V5\0"
  /* 1096 */ "f5\0"
  /* 1099 */ "v5\0"
  /* 1102 */ "x5\0"
  /* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0"
  /* 1136 */ "f16\0"
  /* 1140 */ "v16\0"
  /* 1144 */ "x16\0"
  /* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0"
  /* 1180 */ "f26\0"
  /* 1184 */ "v26\0"
  /* 1188 */ "x26\0"
  /* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0"
  /* 1213 */ "f6\0"
  /* 1216 */ "v6\0"
  /* 1219 */ "x6\0"
  /* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0"
  /* 1254 */ "f17\0"
  /* 1258 */ "v17\0"
  /* 1262 */ "x17\0"
  /* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0"
  /* 1298 */ "f27\0"
  /* 1302 */ "v27\0"
  /* 1306 */ "x27\0"
  /* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0"
  /* 1334 */ "f7\0"
  /* 1337 */ "v7\0"
  /* 1340 */ "x7\0"
  /* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0"
  /* 1375 */ "f18\0"
  /* 1379 */ "v18\0"
  /* 1383 */ "x18\0"
  /* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0"
  /* 1419 */ "f28\0"
  /* 1423 */ "v28\0"
  /* 1427 */ "x28\0"
  /* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0"
  /* 1455 */ "f8\0"
  /* 1458 */ "v8\0"
  /* 1461 */ "x8\0"
  /* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0"
  /* 1496 */ "f19\0"
  /* 1500 */ "v19\0"
  /* 1504 */ "x19\0"
  /* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0"
  /* 1540 */ "f29\0"
  /* 1544 */ "v29\0"
  /* 1548 */ "x29\0"
  /* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0"
  /* 1576 */ "f9\0"
  /* 1579 */ "v9\0"
  /* 1582 */ "x9\0"
  /* 1585 */ "vtype\0"
  /* 1591 */ "vl\0"
  /* 1594 */ "vxrm\0"
  /* 1599 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetNoRegAltName[] = {
    1591, 1585, 1594, 1599, 128, 269, 693, 798, 986, 1099, 1216, 1337, 1458, 1579, 
    29, 164, 306, 731, 837, 1026, 1140, 1258, 1379, 1500, 73, 208, 350, 775, 
    881, 1070, 1184, 1302, 1423, 1544, 117, 252, 131, 272, 696, 801, 989, 1102, 
    1219, 1340, 1461, 1582, 33, 168, 310, 735, 841, 1030, 1144, 1262, 1383, 1504, 
    77, 212, 354, 779, 885, 1074, 1188, 1306, 1427, 1548, 121, 256, 125, 266, 
    690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 
    1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 
    113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 
    302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 
    1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 
    1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 
    346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 128, 128, 128, 693, 
    986, 986, 1216, 1458, 1458, 1458, 29, 306, 306, 837, 1140, 1140, 1140, 1379, 
    73, 73, 350, 881, 881, 881, 1184, 1423, 1423, 117, 260, 684, 789, 977, 
    1090, 1207, 1328, 1449, 1570, 18, 152, 294, 719, 825, 1014, 1128, 1246, 1367, 
    1488, 61, 196, 338, 763, 869, 1058, 1172, 1290, 1411, 1532, 105, 240, 473, 
    535, 603, 671, 368, 437, 494, 557, 625, 391, 461, 518, 581, 649, 415, 
    924, 958, 901, 934, 889, 912, 946, 681, 786, 974, 1087, 1204, 1325, 1446, 
    1567, 15, 149, 290, 715, 821, 1010, 1124, 1242, 1363, 1484, 57, 192, 334, 
    759, 865, 1054, 1168, 1286, 1407, 1528, 101, 236, 530, 598, 666, 363, 432, 
    488, 551, 619, 385, 455, 512, 575, 643, 409, 783, 971, 1084, 1201, 1322, 
    1443, 1564, 12, 146, 287, 711, 817, 1006, 1120, 1238, 1359, 1480, 53, 188, 
    330, 755, 861, 1050, 1164, 1282, 1403, 1524, 97, 232, 593, 661, 358, 427, 
    483, 545, 613, 379, 449, 506, 569, 637, 403, 968, 1081, 1198, 1319, 1440, 
    1561, 9, 143, 284, 708, 813, 1002, 1116, 1234, 1355, 1476, 49, 184, 326, 
    751, 857, 1046, 1160, 1278, 1399, 1520, 93, 228, 1078, 1195, 1316, 1437, 1558, 
    6, 140, 281, 705, 810, 998, 1112, 1230, 1351, 1472, 45, 180, 322, 747, 
    853, 1042, 1156, 1274, 1395, 1516, 89, 224, 1192, 1313, 1434, 1555, 3, 137, 
    278, 702, 807, 995, 1108, 1226, 1347, 1468, 41, 176, 318, 743, 849, 1038, 
    1152, 1270, 1391, 1512, 85, 220, 1310, 1431, 1552, 0, 134, 275, 699, 804, 
    992, 1105, 1222, 1343, 1464, 37, 172, 314, 739, 845, 1034, 1148, 1266, 1387, 
    1508, 81, 216, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case RISCV::ABIRegAltName:
    assert(*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
  case RISCV::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex);
bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {RISCV::ADDI, 0, 2 },
    {RISCV::ADDIW, 2, 1 },
    {RISCV::ADDUW, 3, 1 },
    {RISCV::BEQ, 4, 1 },
    {RISCV::BGE, 5, 2 },
    {RISCV::BLT, 7, 2 },
    {RISCV::BNE, 9, 1 },
    {RISCV::CSRRC, 10, 1 },
    {RISCV::CSRRCI, 11, 1 },
    {RISCV::CSRRS, 12, 11 },
    {RISCV::CSRRSI, 23, 1 },
    {RISCV::CSRRW, 24, 7 },
    {RISCV::CSRRWI, 31, 5 },
    {RISCV::FADD_D, 36, 1 },
    {RISCV::FADD_H, 37, 1 },
    {RISCV::FADD_S, 38, 1 },
    {RISCV::FCVT_D_L, 39, 1 },
    {RISCV::FCVT_D_LU, 40, 1 },
    {RISCV::FCVT_H_D, 41, 1 },
    {RISCV::FCVT_H_L, 42, 1 },
    {RISCV::FCVT_H_LU, 43, 1 },
    {RISCV::FCVT_H_S, 44, 1 },
    {RISCV::FCVT_H_W, 45, 1 },
    {RISCV::FCVT_H_WU, 46, 1 },
    {RISCV::FCVT_LU_D, 47, 1 },
    {RISCV::FCVT_LU_H, 48, 1 },
    {RISCV::FCVT_LU_S, 49, 1 },
    {RISCV::FCVT_L_D, 50, 1 },
    {RISCV::FCVT_L_H, 51, 1 },
    {RISCV::FCVT_L_S, 52, 1 },
    {RISCV::FCVT_S_D, 53, 1 },
    {RISCV::FCVT_S_L, 54, 1 },
    {RISCV::FCVT_S_LU, 55, 1 },
    {RISCV::FCVT_S_W, 56, 1 },
    {RISCV::FCVT_S_WU, 57, 1 },
    {RISCV::FCVT_WU_D, 58, 1 },
    {RISCV::FCVT_WU_H, 59, 1 },
    {RISCV::FCVT_WU_S, 60, 1 },
    {RISCV::FCVT_W_D, 61, 1 },
    {RISCV::FCVT_W_H, 62, 1 },
    {RISCV::FCVT_W_S, 63, 1 },
    {RISCV::FDIV_D, 64, 1 },
    {RISCV::FDIV_H, 65, 1 },
    {RISCV::FDIV_S, 66, 1 },
    {RISCV::FENCE, 67, 1 },
    {RISCV::FMADD_D, 68, 1 },
    {RISCV::FMADD_H, 69, 1 },
    {RISCV::FMADD_S, 70, 1 },
    {RISCV::FMSUB_D, 71, 1 },
    {RISCV::FMSUB_H, 72, 1 },
    {RISCV::FMSUB_S, 73, 1 },
    {RISCV::FMUL_D, 74, 1 },
    {RISCV::FMUL_H, 75, 1 },
    {RISCV::FMUL_S, 76, 1 },
    {RISCV::FNMADD_D, 77, 1 },
    {RISCV::FNMADD_H, 78, 1 },
    {RISCV::FNMADD_S, 79, 1 },
    {RISCV::FNMSUB_D, 80, 1 },
    {RISCV::FNMSUB_H, 81, 1 },
    {RISCV::FNMSUB_S, 82, 1 },
    {RISCV::FSGNJN_D, 83, 1 },
    {RISCV::FSGNJN_H, 84, 1 },
    {RISCV::FSGNJN_S, 85, 1 },
    {RISCV::FSGNJX_D, 86, 1 },
    {RISCV::FSGNJX_H, 87, 1 },
    {RISCV::FSGNJX_S, 88, 1 },
    {RISCV::FSGNJ_D, 89, 1 },
    {RISCV::FSGNJ_H, 90, 1 },
    {RISCV::FSGNJ_S, 91, 1 },
    {RISCV::FSQRT_D, 92, 1 },
    {RISCV::FSQRT_H, 93, 1 },
    {RISCV::FSQRT_S, 94, 1 },
    {RISCV::FSUB_D, 95, 1 },
    {RISCV::FSUB_H, 96, 1 },
    {RISCV::FSUB_S, 97, 1 },
    {RISCV::GORCI, 98, 25 },
    {RISCV::GREVI, 123, 24 },
    {RISCV::JAL, 147, 2 },
    {RISCV::JALR, 149, 6 },
    {RISCV::SFENCE_VMA, 155, 2 },
    {RISCV::SHFLI, 157, 19 },
    {RISCV::SLT, 176, 2 },
    {RISCV::SLTIU, 178, 1 },
    {RISCV::SLTU, 179, 1 },
    {RISCV::SUB, 180, 1 },
    {RISCV::SUBW, 181, 1 },
    {RISCV::UNSHFLI, 182, 19 },
    {RISCV::VFSGNJN_VV, 201, 1 },
    {RISCV::VL1RE8_V, 202, 1 },
    {RISCV::VL2RE8_V, 203, 1 },
    {RISCV::VL4RE8_V, 204, 1 },
    {RISCV::VL8RE8_V, 205, 1 },
    {RISCV::VMAND_MM, 206, 1 },
    {RISCV::VMNAND_MM, 207, 1 },
    {RISCV::VMXNOR_MM, 208, 1 },
    {RISCV::VMXOR_MM, 209, 1 },
    {RISCV::VNSRL_WX, 210, 1 },
    {RISCV::VRSUB_VX, 211, 1 },
    {RISCV::VWADDU_VX, 212, 1 },
    {RISCV::VWADD_VX, 213, 1 },
    {RISCV::VXOR_VI, 214, 1 },
    {RISCV::XORI, 215, 1 },
  };

  static const AliasPattern Patterns[] = {
    // RISCV::ADDI - 0
    {0, 0, 3, 3 },
    {4, 3, 3, 3 },
    // RISCV::ADDIW - 2
    {14, 6, 3, 4 },
    // RISCV::ADDUW - 3
    {28, 10, 3, 5 },
    // RISCV::BEQ - 4
    {42, 15, 3, 3 },
    // RISCV::BGE - 5
    {56, 18, 3, 3 },
    {70, 21, 3, 3 },
    // RISCV::BLT - 7
    {84, 24, 3, 3 },
    {98, 27, 3, 3 },
    // RISCV::BNE - 9
    {112, 30, 3, 3 },
    // RISCV::CSRRC - 10
    {126, 33, 3, 3 },
    // RISCV::CSRRCI - 11
    {140, 36, 3, 2 },
    // RISCV::CSRRS - 12
    {155, 38, 3, 4 },
    {164, 42, 3, 4 },
    {172, 46, 3, 4 },
    {183, 50, 3, 3 },
    {196, 53, 3, 3 },
    {207, 56, 3, 3 },
    {217, 59, 3, 4 },
    {231, 63, 3, 4 },
    {243, 67, 3, 4 },
    {254, 71, 3, 3 },
    {268, 74, 3, 3 },
    // RISCV::CSRRSI - 23
    {282, 77, 3, 2 },
    // RISCV::CSRRW - 24
    {297, 79, 3, 4 },
    {306, 83, 3, 4 },
    {314, 87, 3, 4 },
    {325, 91, 3, 3 },
    {339, 94, 3, 4 },
    {352, 98, 3, 4 },
    {364, 102, 3, 4 },
    // RISCV::CSRRWI - 31
    {379, 106, 3, 3 },
    {388, 109, 3, 3 },
    {400, 112, 3, 2 },
    {415, 114, 3, 3 },
    {428, 117, 3, 3 },
    // RISCV::FADD_D - 36
    {444, 120, 4, 5 },
    // RISCV::FADD_H - 37
    {462, 125, 4, 5 },
    // RISCV::FADD_S - 38
    {480, 130, 4, 5 },
    // RISCV::FCVT_D_L - 39
    {498, 135, 3, 5 },
    // RISCV::FCVT_D_LU - 40
    {514, 140, 3, 5 },
    // RISCV::FCVT_H_D - 41
    {531, 145, 3, 5 },
    // RISCV::FCVT_H_L - 42
    {547, 150, 3, 5 },
    // RISCV::FCVT_H_LU - 43
    {563, 155, 3, 5 },
    // RISCV::FCVT_H_S - 44
    {580, 160, 3, 4 },
    // RISCV::FCVT_H_W - 45
    {596, 164, 3, 4 },
    // RISCV::FCVT_H_WU - 46
    {612, 168, 3, 4 },
    // RISCV::FCVT_LU_D - 47
    {629, 172, 3, 5 },
    // RISCV::FCVT_LU_H - 48
    {646, 177, 3, 5 },
    // RISCV::FCVT_LU_S - 49
    {663, 182, 3, 5 },
    // RISCV::FCVT_L_D - 50
    {680, 187, 3, 5 },
    // RISCV::FCVT_L_H - 51
    {696, 192, 3, 5 },
    // RISCV::FCVT_L_S - 52
    {712, 197, 3, 5 },
    // RISCV::FCVT_S_D - 53
    {728, 202, 3, 4 },
    // RISCV::FCVT_S_L - 54
    {744, 206, 3, 5 },
    // RISCV::FCVT_S_LU - 55
    {760, 211, 3, 5 },
    // RISCV::FCVT_S_W - 56
    {777, 216, 3, 4 },
    // RISCV::FCVT_S_WU - 57
    {793, 220, 3, 4 },
    // RISCV::FCVT_WU_D - 58
    {810, 224, 3, 4 },
    // RISCV::FCVT_WU_H - 59
    {827, 228, 3, 4 },
    // RISCV::FCVT_WU_S - 60
    {844, 232, 3, 4 },
    // RISCV::FCVT_W_D - 61
    {861, 236, 3, 4 },
    // RISCV::FCVT_W_H - 62
    {877, 240, 3, 4 },
    // RISCV::FCVT_W_S - 63
    {893, 244, 3, 4 },
    // RISCV::FDIV_D - 64
    {909, 248, 4, 5 },
    // RISCV::FDIV_H - 65
    {927, 253, 4, 5 },
    // RISCV::FDIV_S - 66
    {945, 258, 4, 5 },
    // RISCV::FENCE - 67
    {963, 263, 2, 2 },
    // RISCV::FMADD_D - 68
    {969, 265, 5, 6 },
    // RISCV::FMADD_H - 69
    {992, 271, 5, 6 },
    // RISCV::FMADD_S - 70
    {1015, 277, 5, 6 },
    // RISCV::FMSUB_D - 71
    {1038, 283, 5, 6 },
    // RISCV::FMSUB_H - 72
    {1061, 289, 5, 6 },
    // RISCV::FMSUB_S - 73
    {1084, 295, 5, 6 },
    // RISCV::FMUL_D - 74
    {1107, 301, 4, 5 },
    // RISCV::FMUL_H - 75
    {1125, 306, 4, 5 },
    // RISCV::FMUL_S - 76
    {1143, 311, 4, 5 },
    // RISCV::FNMADD_D - 77
    {1161, 316, 5, 6 },
    // RISCV::FNMADD_H - 78
    {1185, 322, 5, 6 },
    // RISCV::FNMADD_S - 79
    {1209, 328, 5, 6 },
    // RISCV::FNMSUB_D - 80
    {1233, 334, 5, 6 },
    // RISCV::FNMSUB_H - 81
    {1257, 340, 5, 6 },
    // RISCV::FNMSUB_S - 82
    {1281, 346, 5, 6 },
    // RISCV::FSGNJN_D - 83
    {1305, 352, 3, 4 },
    // RISCV::FSGNJN_H - 84
    {1319, 356, 3, 4 },
    // RISCV::FSGNJN_S - 85
    {1333, 360, 3, 4 },
    // RISCV::FSGNJX_D - 86
    {1347, 364, 3, 4 },
    // RISCV::FSGNJX_H - 87
    {1361, 368, 3, 4 },
    // RISCV::FSGNJX_S - 88
    {1375, 372, 3, 4 },
    // RISCV::FSGNJ_D - 89
    {1389, 376, 3, 4 },
    // RISCV::FSGNJ_H - 90
    {1402, 380, 3, 4 },
    // RISCV::FSGNJ_S - 91
    {1415, 384, 3, 4 },
    // RISCV::FSQRT_D - 92
    {1428, 388, 3, 4 },
    // RISCV::FSQRT_H - 93
    {1443, 392, 3, 4 },
    // RISCV::FSQRT_S - 94
    {1458, 396, 3, 4 },
    // RISCV::FSUB_D - 95
    {1473, 400, 4, 5 },
    // RISCV::FSUB_H - 96
    {1491, 405, 4, 5 },
    // RISCV::FSUB_S - 97
    {1509, 410, 4, 5 },
    // RISCV::GORCI - 98
    {1527, 415, 3, 4 },
    {1540, 419, 3, 4 },
    {1554, 423, 3, 4 },
    {1567, 427, 3, 4 },
    {1581, 431, 3, 4 },
    {1595, 435, 3, 4 },
    {1609, 439, 3, 4 },
    {1623, 443, 3, 4 },
    {1637, 447, 3, 4 },
    {1650, 451, 3, 5 },
    {1663, 456, 3, 5 },
    {1675, 461, 3, 5 },
    {1687, 466, 3, 5 },
    {1699, 471, 3, 5 },
    {1710, 476, 3, 5 },
    {1725, 481, 3, 5 },
    {1739, 486, 3, 5 },
    {1753, 491, 3, 5 },
    {1767, 496, 3, 5 },
    {1780, 501, 3, 5 },
    {1650, 506, 3, 5 },
    {1663, 511, 3, 5 },
    {1675, 516, 3, 5 },
    {1687, 521, 3, 5 },
    {1699, 526, 3, 5 },
    // RISCV::GREVI - 123
    {1793, 531, 3, 4 },
    {1806, 535, 3, 4 },
    {1820, 539, 3, 4 },
    {1833, 543, 3, 4 },
    {1847, 547, 3, 4 },
    {1861, 551, 3, 4 },
    {1874, 555, 3, 4 },
    {1888, 559, 3, 4 },
    {1902, 563, 3, 4 },
    {1916, 567, 3, 4 },
    {1929, 571, 3, 5 },
    {1942, 576, 3, 5 },
    {1954, 581, 3, 5 },
    {1966, 586, 3, 5 },
    {1977, 591, 3, 5 },
    {1992, 596, 3, 5 },
    {2006, 601, 3, 5 },
    {2020, 606, 3, 5 },
    {2034, 611, 3, 5 },
    {2047, 616, 3, 5 },
    {1929, 621, 3, 5 },
    {1942, 626, 3, 5 },
    {1954, 631, 3, 5 },
    {1966, 636, 3, 5 },
    // RISCV::JAL - 147
    {2060, 641, 2, 2 },
    {2067, 643, 2, 2 },
    // RISCV::JALR - 149
    {2076, 645, 3, 3 },
    {2080, 648, 3, 3 },
    {2086, 651, 3, 3 },
    {2094, 654, 3, 3 },
    {2106, 657, 3, 3 },
    {2116, 660, 3, 3 },
    // RISCV::SFENCE_VMA - 155
    {2128, 663, 2, 2 },
    {2139, 665, 2, 2 },
    // RISCV::SHFLI - 157
    {2153, 667, 3, 4 },
    {2166, 671, 3, 4 },
    {2180, 675, 3, 4 },
    {2193, 679, 3, 4 },
    {2207, 683, 3, 4 },
    {2221, 687, 3, 4 },
    {2234, 691, 3, 5 },
    {2246, 696, 3, 5 },
    {2258, 701, 3, 5 },
    {2270, 706, 3, 5 },
    {2281, 711, 3, 5 },
    {2295, 716, 3, 5 },
    {2309, 721, 3, 5 },
    {2323, 726, 3, 5 },
    {2336, 731, 3, 5 },
    {2234, 736, 3, 5 },
    {2246, 741, 3, 5 },
    {2258, 746, 3, 5 },
    {2270, 751, 3, 5 },
    // RISCV::SLT - 176
    {2349, 756, 3, 3 },
    {2361, 759, 3, 3 },
    // RISCV::SLTIU - 178
    {2373, 762, 3, 3 },
    // RISCV::SLTU - 179
    {2385, 765, 3, 3 },
    // RISCV::SUB - 180
    {2397, 768, 3, 3 },
    // RISCV::SUBW - 181
    {2408, 771, 3, 4 },
    // RISCV::UNSHFLI - 182
    {2420, 775, 3, 4 },
    {2435, 779, 3, 4 },
    {2451, 783, 3, 4 },
    {2466, 787, 3, 4 },
    {2482, 791, 3, 4 },
    {2498, 795, 3, 4 },
    {2513, 799, 3, 5 },
    {2527, 804, 3, 5 },
    {2541, 809, 3, 5 },
    {2555, 814, 3, 5 },
    {2568, 819, 3, 5 },
    {2584, 824, 3, 5 },
    {2600, 829, 3, 5 },
    {2616, 834, 3, 5 },
    {2631, 839, 3, 5 },
    {2513, 844, 3, 5 },
    {2527, 849, 3, 5 },
    {2541, 854, 3, 5 },
    {2555, 859, 3, 5 },
    // RISCV::VFSGNJN_VV - 201
    {2646, 864, 4, 6 },
    // RISCV::VL1RE8_V - 202
    {2665, 870, 2, 3 },
    // RISCV::VL2RE8_V - 203
    {2681, 873, 2, 3 },
    // RISCV::VL4RE8_V - 204
    {2697, 876, 2, 3 },
    // RISCV::VL8RE8_V - 205
    {2713, 879, 2, 3 },
    // RISCV::VMAND_MM - 206
    {2729, 882, 3, 4 },
    // RISCV::VMNAND_MM - 207
    {2743, 886, 3, 4 },
    // RISCV::VMXNOR_MM - 208
    {2758, 890, 3, 4 },
    // RISCV::VMXOR_MM - 209
    {2769, 894, 3, 4 },
    // RISCV::VNSRL_WX - 210
    {2780, 898, 4, 5 },
    // RISCV::VRSUB_VX - 211
    {2803, 903, 4, 5 },
    // RISCV::VWADDU_VX - 212
    {2821, 908, 4, 5 },
    // RISCV::VWADD_VX - 213
    {2845, 913, 4, 5 },
    // RISCV::VXOR_VI - 214
    {2868, 918, 4, 5 },
    // RISCV::XORI - 215
    {2886, 923, 3, 3 },
  };

  static const AliasPatternCond Conds[] = {
    // (ADDI X0, X0, 0) - 0
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDI GPR:$rd, GPR:$rs, 0) - 3
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDIW GPR:$rd, GPR:$rs, 0) - 6
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (ADDUW GPR:$rd, GPR:$rs, X0) - 10
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZba},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 15
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 18
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 21
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 24
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 27
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 30
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 33
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 36
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 38
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 42
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 46
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 50
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3074)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 53
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3072)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 56
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3073)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 59
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3202)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 63
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3200)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 67
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3201)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 71
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 74
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 77
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 79
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 83
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 87
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 91
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 94
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 98
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 102
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 106
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 109
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 112
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 114
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 117
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 120
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 125
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 130
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_D_L FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 135
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_D_LU FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 140
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_D FPR16:$rd, FPR64:$rs1, { 1, 1, 1 }) - 145
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_H_L FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 150
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_LU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 155
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_S FPR16:$rd, FPR32:$rs1, { 1, 1, 1 }) - 160
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_H_W FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 164
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_H_WU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 168
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_LU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 172
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 177
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 182
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 187
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 192
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 197
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_D FPR32:$rd, FPR64:$rs1, { 1, 1, 1 }) - 202
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_S_L FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 206
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_LU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 211
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_W FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 216
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_S_WU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 220
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_WU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 224
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_WU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 228
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_WU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 232
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_W_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 236
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_W_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 240
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_W_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 244
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FDIV_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 248
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FDIV_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 253
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FDIV_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 258
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FENCE 15, 15) - 263
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    // (FMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 265
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 271
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 277
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 283
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 289
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 295
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FMUL_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 301
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMUL_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 306
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FMUL_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 311
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FNMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 316
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FNMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 322
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FNMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 328
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FNMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 334
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FNMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 340
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FNMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 346
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 352
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 356
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 360
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 364
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 368
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 372
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 376
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 380
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 384
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSQRT_D FPR64:$rd, FPR64:$rs1, { 1, 1, 1 }) - 388
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSQRT_H FPR16:$rd, FPR16:$rs1, { 1, 1, 1 }) - 392
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSQRT_S FPR32:$rd, FPR32:$rs1, { 1, 1, 1 }) - 396
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 400
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 405
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 410
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 0, 1 }) - 415
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 0 }) - 419
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 1 }) - 423
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 1, 0, 0 }) - 427
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 0 }) - 431
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 435
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 439
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 443
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 447
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 451
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 456
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 461
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 466
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 471
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0, 0 }) - 476
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0, 0 }) - 481
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0, 0 }) - 486
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 0 }) - 491
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 1 }) - 496
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0, 0 }) - 501
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(32)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0, 0 }) - 506
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(48)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0, 0 }) - 511
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(56)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0, 0 }) - 516
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(60)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 0 }) - 521
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(62)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 1 }) - 526
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(63)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 0, 1 }) - 531
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 0 }) - 535
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 1 }) - 539
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 0, 0 }) - 543
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 0 }) - 547
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 1 }) - 551
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 555
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 559
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 563
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 567
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 571
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 576
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 581
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 586
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0, 0 }) - 591
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0, 0 }) - 596
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0, 0 }) - 601
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 0 }) - 606
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 1 }) - 611
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0, 0 }) - 616
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(32)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0, 0 }) - 621
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(48)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0, 0 }) - 626
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(60)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 0 }) - 631
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(62)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 1 }) - 636
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(63)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (JAL X0, simm21_lsb0_jal:$offset) - 641
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (JAL X1, simm21_lsb0_jal:$offset) - 643
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Custom, 2},
    // (JALR X0, X1, 0) - 645
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, 0) - 648
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X1, GPR:$rs, 0) - 651
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR GPR:$rd, GPR:$rs, 0) - 654
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, simm12:$offset) - 657
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 3},
    // (JALR X1, GPR:$rs, simm12:$offset) - 660
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 3},
    // (SFENCE_VMA X0, X0) - 663
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SFENCE_VMA GPR:$rs, X0) - 665
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 0, 1 }) - 667
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 0 }) - 671
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 1 }) - 675
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0 }) - 679
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0 }) - 683
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1 }) - 687
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0 }) - 691
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0 }) - 696
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0 }) - 701
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1 }) - 706
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 711
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 716
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 721
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 726
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 731
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 736
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 741
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 746
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 751
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SLT GPR:$rd, GPR:$rs, X0) - 756
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SLT GPR:$rd, X0, GPR:$rs) - 759
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SLTIU GPR:$rd, GPR:$rs, 1) - 762
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    // (SLTU GPR:$rd, X0, GPR:$rs) - 765
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUB GPR:$rd, X0, GPR:$rs) - 768
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUBW GPR:$rd, X0, GPR:$rs) - 771
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 0, 1 }) - 775
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 0 }) - 779
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 1 }) - 783
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0 }) - 787
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0 }) - 791
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1 }) - 795
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0 }) - 799
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0 }) - 804
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0 }) - 809
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1 }) - 814
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 819
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 824
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 829
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 834
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 839
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 844
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 849
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 854
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 859
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 864
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (VL1RE8_V VR:$vd, GPR:$rs1) - 870
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VL2RE8_V VR:$vd, GPR:$rs1) - 873
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VL4RE8_V VR:$vd, GPR:$rs1) - 876
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VL8RE8_V VR:$vd, GPR:$rs1) - 879
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 882
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 886
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 890
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 894
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 898
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 903
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 908
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 913
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 918
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (XORI GPR:$rd, GPR:$rs, -1) - 923
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
  };

  static const char AsmStrings[] =
    /* 0 */ "nop\0"
    /* 4 */ "mv $\x01, $\x02\0"
    /* 14 */ "sext.w $\x01, $\x02\0"
    /* 28 */ "zext.w $\x01, $\x02\0"
    /* 42 */ "beqz $\x01, $\xFF\x03\x01\0"
    /* 56 */ "blez $\x02, $\xFF\x03\x01\0"
    /* 70 */ "bgez $\x01, $\xFF\x03\x01\0"
    /* 84 */ "bltz $\x01, $\xFF\x03\x01\0"
    /* 98 */ "bgtz $\x02, $\xFF\x03\x01\0"
    /* 112 */ "bnez $\x01, $\xFF\x03\x01\0"
    /* 126 */ "csrc $\xFF\x02\x02, $\x03\0"
    /* 140 */ "csrci $\xFF\x02\x02, $\x03\0"
    /* 155 */ "frcsr $\x01\0"
    /* 164 */ "frrm $\x01\0"
    /* 172 */ "frflags $\x01\0"
    /* 183 */ "rdinstret $\x01\0"
    /* 196 */ "rdcycle $\x01\0"
    /* 207 */ "rdtime $\x01\0"
    /* 217 */ "rdinstreth $\x01\0"
    /* 231 */ "rdcycleh $\x01\0"
    /* 243 */ "rdtimeh $\x01\0"
    /* 254 */ "csrr $\x01, $\xFF\x02\x02\0"
    /* 268 */ "csrs $\xFF\x02\x02, $\x03\0"
    /* 282 */ "csrsi $\xFF\x02\x02, $\x03\0"
    /* 297 */ "fscsr $\x03\0"
    /* 306 */ "fsrm $\x03\0"
    /* 314 */ "fsflags $\x03\0"
    /* 325 */ "csrw $\xFF\x02\x02, $\x03\0"
    /* 339 */ "fscsr $\x01, $\x03\0"
    /* 352 */ "fsrm $\x01, $\x03\0"
    /* 364 */ "fsflags $\x01, $\x03\0"
    /* 379 */ "fsrmi $\x03\0"
    /* 388 */ "fsflagsi $\x03\0"
    /* 400 */ "csrwi $\xFF\x02\x02, $\x03\0"
    /* 415 */ "fsrmi $\x01, $\x03\0"
    /* 428 */ "fsflagsi $\x01, $\x03\0"
    /* 444 */ "fadd.d $\x01, $\x02, $\x03\0"
    /* 462 */ "fadd.h $\x01, $\x02, $\x03\0"
    /* 480 */ "fadd.s $\x01, $\x02, $\x03\0"
    /* 498 */ "fcvt.d.l $\x01, $\x02\0"
    /* 514 */ "fcvt.d.lu $\x01, $\x02\0"
    /* 531 */ "fcvt.h.d $\x01, $\x02\0"
    /* 547 */ "fcvt.h.l $\x01, $\x02\0"
    /* 563 */ "fcvt.h.lu $\x01, $\x02\0"
    /* 580 */ "fcvt.h.s $\x01, $\x02\0"
    /* 596 */ "fcvt.h.w $\x01, $\x02\0"
    /* 612 */ "fcvt.h.wu $\x01, $\x02\0"
    /* 629 */ "fcvt.lu.d $\x01, $\x02\0"
    /* 646 */ "fcvt.lu.h $\x01, $\x02\0"
    /* 663 */ "fcvt.lu.s $\x01, $\x02\0"
    /* 680 */ "fcvt.l.d $\x01, $\x02\0"
    /* 696 */ "fcvt.l.h $\x01, $\x02\0"
    /* 712 */ "fcvt.l.s $\x01, $\x02\0"
    /* 728 */ "fcvt.s.d $\x01, $\x02\0"
    /* 744 */ "fcvt.s.l $\x01, $\x02\0"
    /* 760 */ "fcvt.s.lu $\x01, $\x02\0"
    /* 777 */ "fcvt.s.w $\x01, $\x02\0"
    /* 793 */ "fcvt.s.wu $\x01, $\x02\0"
    /* 810 */ "fcvt.wu.d $\x01, $\x02\0"
    /* 827 */ "fcvt.wu.h $\x01, $\x02\0"
    /* 844 */ "fcvt.wu.s $\x01, $\x02\0"
    /* 861 */ "fcvt.w.d $\x01, $\x02\0"
    /* 877 */ "fcvt.w.h $\x01, $\x02\0"
    /* 893 */ "fcvt.w.s $\x01, $\x02\0"
    /* 909 */ "fdiv.d $\x01, $\x02, $\x03\0"
    /* 927 */ "fdiv.h $\x01, $\x02, $\x03\0"
    /* 945 */ "fdiv.s $\x01, $\x02, $\x03\0"
    /* 963 */ "fence\0"
    /* 969 */ "fmadd.d $\x01, $\x02, $\x03, $\x04\0"
    /* 992 */ "fmadd.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1015 */ "fmadd.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1038 */ "fmsub.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1061 */ "fmsub.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1084 */ "fmsub.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1107 */ "fmul.d $\x01, $\x02, $\x03\0"
    /* 1125 */ "fmul.h $\x01, $\x02, $\x03\0"
    /* 1143 */ "fmul.s $\x01, $\x02, $\x03\0"
    /* 1161 */ "fnmadd.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1185 */ "fnmadd.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1209 */ "fnmadd.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1233 */ "fnmsub.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1257 */ "fnmsub.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1281 */ "fnmsub.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1305 */ "fneg.d $\x01, $\x02\0"
    /* 1319 */ "fneg.h $\x01, $\x02\0"
    /* 1333 */ "fneg.s $\x01, $\x02\0"
    /* 1347 */ "fabs.d $\x01, $\x02\0"
    /* 1361 */ "fabs.h $\x01, $\x02\0"
    /* 1375 */ "fabs.s $\x01, $\x02\0"
    /* 1389 */ "fmv.d $\x01, $\x02\0"
    /* 1402 */ "fmv.h $\x01, $\x02\0"
    /* 1415 */ "fmv.s $\x01, $\x02\0"
    /* 1428 */ "fsqrt.d $\x01, $\x02\0"
    /* 1443 */ "fsqrt.h $\x01, $\x02\0"
    /* 1458 */ "fsqrt.s $\x01, $\x02\0"
    /* 1473 */ "fsub.d $\x01, $\x02, $\x03\0"
    /* 1491 */ "fsub.h $\x01, $\x02, $\x03\0"
    /* 1509 */ "fsub.s $\x01, $\x02, $\x03\0"
    /* 1527 */ "orc.p $\x01, $\x02\0"
    /* 1540 */ "orc2.n $\x01, $\x02\0"
    /* 1554 */ "orc.n $\x01, $\x02\0"
    /* 1567 */ "orc4.b $\x01, $\x02\0"
    /* 1581 */ "orc2.b $\x01, $\x02\0"
    /* 1595 */ "orc8.h $\x01, $\x02\0"
    /* 1609 */ "orc4.h $\x01, $\x02\0"
    /* 1623 */ "orc2.h $\x01, $\x02\0"
    /* 1637 */ "orc.h $\x01, $\x02\0"
    /* 1650 */ "orc16 $\x01, $\x02\0"
    /* 1663 */ "orc8 $\x01, $\x02\0"
    /* 1675 */ "orc4 $\x01, $\x02\0"
    /* 1687 */ "orc2 $\x01, $\x02\0"
    /* 1699 */ "orc $\x01, $\x02\0"
    /* 1710 */ "orc16.w $\x01, $\x02\0"
    /* 1725 */ "orc8.w $\x01, $\x02\0"
    /* 1739 */ "orc4.w $\x01, $\x02\0"
    /* 1753 */ "orc2.w $\x01, $\x02\0"
    /* 1767 */ "orc.w $\x01, $\x02\0"
    /* 1780 */ "orc32 $\x01, $\x02\0"
    /* 1793 */ "rev.p $\x01, $\x02\0"
    /* 1806 */ "rev2.n $\x01, $\x02\0"
    /* 1820 */ "rev.n $\x01, $\x02\0"
    /* 1833 */ "rev4.b $\x01, $\x02\0"
    /* 1847 */ "rev2.b $\x01, $\x02\0"
    /* 1861 */ "rev.b $\x01, $\x02\0"
    /* 1874 */ "rev8.h $\x01, $\x02\0"
    /* 1888 */ "rev4.h $\x01, $\x02\0"
    /* 1902 */ "rev2.h $\x01, $\x02\0"
    /* 1916 */ "rev.h $\x01, $\x02\0"
    /* 1929 */ "rev16 $\x01, $\x02\0"
    /* 1942 */ "rev4 $\x01, $\x02\0"
    /* 1954 */ "rev2 $\x01, $\x02\0"
    /* 1966 */ "rev $\x01, $\x02\0"
    /* 1977 */ "rev16.w $\x01, $\x02\0"
    /* 1992 */ "rev8.w $\x01, $\x02\0"
    /* 2006 */ "rev4.w $\x01, $\x02\0"
    /* 2020 */ "rev2.w $\x01, $\x02\0"
    /* 2034 */ "rev.w $\x01, $\x02\0"
    /* 2047 */ "rev32 $\x01, $\x02\0"
    /* 2060 */ "j $\xFF\x02\x01\0"
    /* 2067 */ "jal $\xFF\x02\x01\0"
    /* 2076 */ "ret\0"
    /* 2080 */ "jr $\x02\0"
    /* 2086 */ "jalr $\x02\0"
    /* 2094 */ "jalr $\x01, $\x02\0"
    /* 2106 */ "jr $\x03($\x02)\0"
    /* 2116 */ "jalr $\x03($\x02)\0"
    /* 2128 */ "sfence.vma\0"
    /* 2139 */ "sfence.vma $\x01\0"
    /* 2153 */ "zip.n $\x01, $\x02\0"
    /* 2166 */ "zip2.b $\x01, $\x02\0"
    /* 2180 */ "zip.b $\x01, $\x02\0"
    /* 2193 */ "zip4.h $\x01, $\x02\0"
    /* 2207 */ "zip2.h $\x01, $\x02\0"
    /* 2221 */ "zip.h $\x01, $\x02\0"
    /* 2234 */ "zip8 $\x01, $\x02\0"
    /* 2246 */ "zip4 $\x01, $\x02\0"
    /* 2258 */ "zip2 $\x01, $\x02\0"
    /* 2270 */ "zip $\x01, $\x02\0"
    /* 2281 */ "zip8.w $\x01, $\x02\0"
    /* 2295 */ "zip4.w $\x01, $\x02\0"
    /* 2309 */ "zip2.w $\x01, $\x02\0"
    /* 2323 */ "zip.w $\x01, $\x02\0"
    /* 2336 */ "zip16 $\x01, $\x02\0"
    /* 2349 */ "sltz $\x01, $\x02\0"
    /* 2361 */ "sgtz $\x01, $\x03\0"
    /* 2373 */ "seqz $\x01, $\x02\0"
    /* 2385 */ "snez $\x01, $\x03\0"
    /* 2397 */ "neg $\x01, $\x03\0"
    /* 2408 */ "negw $\x01, $\x03\0"
    /* 2420 */ "unzip.n $\x01, $\x02\0"
    /* 2435 */ "unzip2.b $\x01, $\x02\0"
    /* 2451 */ "unzip.b $\x01, $\x02\0"
    /* 2466 */ "unzip4.h $\x01, $\x02\0"
    /* 2482 */ "unzip2.h $\x01, $\x02\0"
    /* 2498 */ "unzip.h $\x01, $\x02\0"
    /* 2513 */ "unzip8 $\x01, $\x02\0"
    /* 2527 */ "unzip4 $\x01, $\x02\0"
    /* 2541 */ "unzip2 $\x01, $\x02\0"
    /* 2555 */ "unzip $\x01, $\x02\0"
    /* 2568 */ "unzip8.w $\x01, $\x02\0"
    /* 2584 */ "unzip4.w $\x01, $\x02\0"
    /* 2600 */ "unzip2.w $\x01, $\x02\0"
    /* 2616 */ "unzip.w $\x01, $\x02\0"
    /* 2631 */ "unzip16 $\x01, $\x02\0"
    /* 2646 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2665 */ "vl1r.v $\x01, ($\x02)\0"
    /* 2681 */ "vl2r.v $\x01, ($\x02)\0"
    /* 2697 */ "vl4r.v $\x01, ($\x02)\0"
    /* 2713 */ "vl8r.v $\x01, ($\x02)\0"
    /* 2729 */ "vmmv.m $\x01, $\x02\0"
    /* 2743 */ "vmnot.m $\x01, $\x02\0"
    /* 2758 */ "vmset.m $\x01\0"
    /* 2769 */ "vmclr.m $\x01\0"
    /* 2780 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0"
    /* 2803 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2821 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2845 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2868 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2886 */ "not $\x01, $\x02\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    makeArrayRef(OpToPatterns),
    makeArrayRef(Patterns),
    makeArrayRef(Conds),
    StringRef(AsmStrings, array_lengthof(AsmStrings)),
    &RISCVInstPrinterValidateMCOperand,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void RISCVInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printBranchOperand(MI, Address, OpIdx, STI, OS);
    break;
  case 1:
    printCSRSystemRegister(MI, OpIdx, STI, OS);
    break;
  case 2:
    printVMaskReg(MI, OpIdx, STI, OS);
    break;
  }
}

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex) {
  switch (PredicateIndex) {
  default:
    llvm_unreachable("Unknown MCOperandPredicate kind");
    break;
  case 1: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<12, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 2: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<20, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 3: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isInt<12>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  }
}

#endif // PRINT_ALIAS_INSTR
