//Description: IF/ID模块：用来暂时保存取指阶段取得的指令

`include "defines.v"

module if_id (
    input  wire           clk,
    input  wire           rst,

    // 来自取指阶段的信号，其中宏定义 InstBus 表示指令宽度，为 32
    input  wire [`InstAddrBus] if_pc,
    input  wire [`InstBus]   if_inst,

    // 对应译码阶段的信号
    output reg [`InstAddrBus] id_pc,
    output reg [`InstBus]     id_inst
);

always @(posedge clk) begin
    if (rst == `RstEnable) begin
        id_pc <= `ZeroWord;      // 复位的时候 pc 为 0
        id_inst <= `ZeroWord;    // 复位的时候指令也为 0，实际就是空指令
    end else begin
        id_pc <= if_pc;          // 其余时刻向下传递取指阶段的值
        id_inst <= if_inst;
    end
end

endmodule