# Chisel入门测试
在这个仓库里你将使用Chisel完成一个寄存器堆（RegFile）的编写，生成RTL并做简单的验证。  
请填写`src/main/scala/regfile/RegFile.scala`中`RegFile`模块的实现，模块的接口和参数均已给出，**不要修改它们**，否则测试可能无法正常进行。

***

寄存器堆模块**必须**包含下面这些特性：  
**写优先**：当写口和读口同时访问一个地址时，读口将得到写口的数据，而不是寄存器内的数据；  
**多读口支持**：可以支持任意数量（至少为1）的读口同时读；  
**多写口支持**：可以支持任意数量（至少为1）的写口同时写；  
**数据类型可配**：可以将数据配置为不同数据类型和位宽，以使代码具有更好的可重用性；  
**注意**：这个寄存器堆将**不会**工作在多个写口同时写一个地址的情况下，不必考虑写口之间的优先级。

***

当你创作完成后，在`build.sc`所在目录下运行：
```
make rtl
```
以产生RTL文件，以检查是否有语法错误；接着你可以运行：
```
make test
```
以执行一个简单的单元测试，这个单元测试将会随机生成一些不同读写口数和数据位宽的寄存器堆模块，并做一些读写测试。
