asm_test::atomic_memcpy_store_align16::release:
 lw      a2, 28(a1)
 lw      a3, 24(a1)
 lw      a4, 20(a1)
 lw      a5, 16(a1)
 sw      a2, 28(sp)
 sw      a3, 24(sp)
 sw      a4, 20(sp)
 sw      a5, 16(sp)
 lw      a2, 12(a1)
 lw      a3, 8(a1)
 lw      a4, 4(a1)
 lw      a1, 0(a1)
 sw      a2, 12(sp)
 sw      a3, 8(sp)
 sw      a4, 4(sp)
 sw      a1, 0(sp)
 fence   rw, w
 lw      a1, 28(sp)
 lw      a2, 24(sp)
 lw      a3, 20(sp)
 lw      a4, 16(sp)
 sw      a1, 60(sp)
 sw      a2, 56(sp)
 sw      a3, 52(sp)
 sw      a4, 48(sp)
 lw      a1, 12(sp)
 lw      a2, 8(sp)
 lw      a3, 4(sp)
 lw      a4, 0(sp)
 sw      a1, 44(sp)
 sw      a2, 40(sp)
 sw      a3, 36(sp)
 sw      a4, 32(sp)
 addi    a6, sp, 36
 addi    a7, sp, 40
 addi    t0, sp, 44
 addi    a4, sp, 48
 addi    a5, sp, 52
 addi    a1, sp, 56
 addi    a2, sp, 60
 addi    a3, a0, 28
 #APP
 lw      a2, 0(a2)
 sw      a2, 0(a3)
 #NO_APP
 addi    a2, a0, 24
 #APP
 lw      a1, 0(a1)
 sw      a1, 0(a2)
 #NO_APP
 addi    a1, a0, 20
 #APP
 lw      a2, 0(a5)
 sw      a2, 0(a1)
 #NO_APP
 addi    a1, a0, 16
 #APP
 lw      a2, 0(a4)
 sw      a2, 0(a1)
 #NO_APP
 addi    a1, a0, 12
 #APP
 lw      a2, 0(t0)
 sw      a2, 0(a1)
 #NO_APP
 addi    a1, a0, 8
 #APP
 lw      a2, 0(a7)
 sw      a2, 0(a1)
 #NO_APP
 addi    a1, a0, 4
 #APP
 lw      a2, 0(a6)
 sw      a2, 0(a1)
 #NO_APP
 addi    a1, sp, 32
 #APP
 lw      a1, 0(a1)
 sw      a1, 0(a0)
 #NO_APP
 addi    sp, sp, 64
 ret
asm_test::atomic_memcpy_store_align16::write_volatile_release_fence:
 fence   rw, w
 lw      a2, 0(a1)
 lw      a3, 16(a1)
 lw      a4, 4(a1)
 lw      a5, 20(a1)
 sw      a2, 0(sp)
 sw      a3, 16(sp)
 sw      a4, 4(sp)
 sw      a5, 20(sp)
 lw      a2, 8(a1)
 lw      a3, 24(a1)
 lw      a4, 12(a1)
 lw      a1, 28(a1)
 sw      a2, 8(sp)
 sw      a3, 24(sp)
 sw      a4, 12(sp)
 sw      a1, 28(sp)
 lw      a1, 0(sp)
 sw      a1, 0(a0)
 lw      a1, 4(sp)
 sw      a1, 4(a0)
 lw      a1, 8(sp)
 sw      a1, 8(a0)
 lw      a1, 12(sp)
 sw      a1, 12(a0)
 lw      a1, 16(sp)
 sw      a1, 16(a0)
 lw      a1, 20(sp)
 sw      a1, 20(a0)
 lw      a1, 24(sp)
 sw      a1, 24(a0)
 lw      a1, 28(sp)
 sw      a1, 28(a0)
 addi    sp, sp, 32
 ret
