+++title = "Documentação arquitetural para o Simulador Didático de SystemVerilog" date = 2021-04-15 tags = [] categories = [] +++***Esse documento descreve a arquitetura do projeto Simulador Didático de SystemVerilog***# Autores Este documento foi produzido por Matheus de Souza Coutinho- Matrícula: 116111247- Contato: Matheus.coutinho@ccc.ufcg.edu.br- Projeto documentado: https://github.com/learn-systemverilog/learn-systemverilog.github.io# Descrição ArquiteturialEste documento foi produzido para a disciplina de Arquitetura de Software da UFCG, descreve a arquitetura do projeto [Simulador Didático de SystemVerilog] (https://github.com/learn-systemverilog/learn-systemverilog.github.io) e usando como descrição principalmente o modelo [C4](https://c4model.com/).## Descrição Geral sobre o ProjetoO LearnSystemVerilog tem como principal objetivo tornar o aprendizado e a prática da programação em SystemVeriLog em placas FPGA mais acessível e de forma mais intuitiva, de forma a simular os mesmo resultados e a mesma execução de uma placa física real, obtendo a vantagem de ter a compilação mais rápida em relação as placas físicas e poder ser acessada de qualquer lugar, a qualquer momento utilizando dispositivos móveis.## O Simulador Didático### Objetivo GeralImplementar um sistema que compile código em SystemVerilog e execute as operações em um modelo de placa FPGA virtual, mantendo todas as funcionalidades de uma placa física. ### Objetivos EspecíficosSimular códigos de SystemVerilog em uma placa FPGA virtual com qualidade e eficiência, buscando um melhor desempenho e um tempo de compilação menor que as placas físicas que por sua vez, tendem a demorar para realizar a compilação do código.  Além disso, buscar ampliar a acessibilidade ao aprendizado dessa linguagem através de uma aplicação Web, podendo ser acessada em qualquer lugar do mundo com um computador ou celular.