<DOC>
<DOCNO>
EP-0017668
</DOCNO>
<TEXT>
<DATE>
19801029
</DATE>
<IPC-CLASSIFICATIONS>
H03K-19/20 H01L-27/10 <main>H03K-19/091</main> H01L-27/08 H03K-19/177 H01L-27/102 H01L-21/8229 H01L-21/70 
</IPC-CLASSIFICATIONS>
<TITLE>
programmable logic circuitry.
</TITLE>
<APPLICANT>
ibmus<sep>international business machines corporation  <sep>international business machines corporationold orchard roadarmonk, n.y. 10504us<sep>international business machines corporation <sep>
</APPLICANT>
<INVENTOR>
davis james w<sep>jones frank d<sep>davis, james w.<sep>jones, frank d.<sep>davis, james w.881 sw 16th st.boca raton, floridaus<sep>jones, frank d.17 kings drivewallkill, new york 12589us<sep>davis, james w. <sep>jones, frank d.<sep>davis, james w.881 sw 16th st.boca raton, floridaus<sep>jones, frank d.17 kings drivewallkill, new york 12589us<sep>
</INVENTOR>
<ABSTRACT>
1.  integrated pla, consisting of an or array (30) with an associated current source (40'), and a search group array (32), the circuits of the or array, of the search group array, as well as of the current source consisting of bipolar transistors, characterized in that each block (30, 32) is isolated in its own epitaxial region in the semiconductor substrate which is used as a common collector for the bipolar transistors, that the emitters of the bipolar transistors are selectively connected in each of the two arrays (30, 32) to an emitter line (22', 33) common for the array, that the emitter line (22') of the or array (30) is connected to the current source (40'), that the emitter line (33) of the search group array (32) is connected to the common collector region of the or array (30), and that an output (35) is connected to the common collector region of the search group array (32) so that the logic function of the or array (30) and that of the search group array (32) are combined at the output (35) of the search group array (32). 
</ABSTRACT>
<DESCRIPTION>
programmierbare logische schaltungsanordnung die erfindung betrifft eine kaskadenförmig angeordnete programmierbare logische schaltung nach dem oberbegriff des anspruchs 1. eine bekannte programmierbare logische schaltung ist in fig. 1 dargestellt; sie ist gegenstand des ibm-tdbs, vol.18, nr. 10, märz 76, seite 3245. in der schaltung ist jeder oder-block 2 und 8 der suchgruppe 1 mit einer eigenen stromquelle 40 oder 41 verbunden. im oder-block 2, dargestellt in fig. 1b, sind die transistoren 20 und 21 in einer emitterkopplungsschaltung mit dem transistor 26 verbunden, dessen kollektor der ausgangspunkt für diesen oder-block ist. der oder-block-ausgang muss vom inverter 4 invertiert werden, der wiederum seine eigene stromquelle 42 hat, und der invertierte ausgang wird mit dem entsprechenden ausgang des oder-blockes 8 oder verknüpft. für diese in fig. 1a gezeigte herkömmliche schaltung werden fünf stromquellen 40, 41, 42, 43 und 44, zwei inverter 4 und 10 und eine separate gruppe aus oder-schaltungen 6 benötigt, um die pla-funktion auszuführen. die kollektorspannung vcc wird an die epitaxiale mulde, die als gemeinsamer kollektor für den oderblock 2 dient, und über einen widerstand an den kollektor des referenztransistors 26 angelegt. die aufgabe der vorliegenden erfindung besteht daher darin, die anzahl der in einer bipolaren pla-schaltung erforderlichen stromquellen sowie die von dieser schaltung für die ausführung einer gegebenen funktion belegte gesamtfläche zu reduzieren und das geschwindigkeits/leistungsprodukt für diese schaltung zu erhöhen. diese aufgabe wird gelöst durch eine kaskadenförmig angeordnete integrierte programmierbare logische schaltung aus bipolaren transistoren, wobei jede schaltungsanordnung einen ersten und einen zweiten epitaxialen bereich in einem halbleitersubstrat enthält, die voneinander isoliert sind. im ersten epitaxialen bereich sind mehrere bipolare transistoren mit gemeinsamem kollektor ausgebildet, von denen einige mit ihrem emitter gemeinsam an eine erste stromquelle angeschlossen sind. im zweiten epitaxialen bereich sind ebenfalls mehrere bipolare transistoren mit gemeinsamem kollektor ausgebildet, von denen einige mit ihrem emitter gemeinsam an den ersten epitaxialen bereich angeschlossen sind. die basen der entsprechenden transistorpaare aus dem ersten und zweiten epitaxialen bereich sind gemeinsam an eine eingangssignalquelle angeschlossen. der zweite epitaxiale bereich ist an einen ausgangsknotenpunkt angeschlossen. auf diese weise wird eine kaskadenförmig geschaltete programmierbare logische schaltung gebildet, in der weitere in herk#mmlichen schaltungen erforderliche stromquellen entfallen. die durch die schaltung gebildete phantom-oder schaltung mischt effektiv die herkömmliche oder-schaltungsgruppe mit der suchgruppe. ein ausführungsbeispiel der erfindung ist in den beigefügten zeichnungen dargestellt und wird angeschliessend näher beschrieben. es zeigen: fig. 1a eine bekannte pla-schaltung, fig. 1b das schaltbild der in fig. 1a gezeigten schaltung, fig. 2a das schaltbild der erfindungsgemäss kaskaden förmig verbundenen pla-schaltung, fig. 2b in einem schaltbild im einzelnen die emitter kopplung der in fig. 2a gezeigten schaltung und fig. 2e in einem logischen blockdiagramm die in fig. 2a dargestellte schaltung. die erfindungsgemässe kaskadenförmige pla-schaltung ist in den fign. 2a, 2b und 2c dargestellt. in fig. 2a sind diejenigen transistoren, die logische funktionen entsprechend denen der herkömmlichen schaltung in fig. 1a übernehmen, mit einem kleinen strich versehen, ansonsten entspricht die transistornummerierung der in fig. 1a. in fig. 2a ist jeder oder-block 30 und 32 in seiner eigenen epitaxialen mulde isoliert, die als gemeinsamer
</DESCRIPTION>
<CLAIMS>
   patentanspruche      1. programmierbare logische schaltungsanordnung (pla), bestehend aus einem oder-block und einer suchgruppe mit dazugehörigen stromquellen, wobei sowohl die schal tungen des oder-blocks, der suchgruppe als auch der stromquellen aus bipolaren transistoren bestehen und hochintegriert sind, dadurch gekennzeichnet, dass die bipolaren transistoren in den oder- und such gruppen-blöcken kaskadenförmig angeordnet sind, dass jeder block (30 und 32) für sich in einem epitaxialen bereich im halbleitersubstrat angeordnet ist, und voneinander isoliert ist.   2. programmierbare logische schaltungsanordnung nach an spruch 1, dadurch gekennzeichnet, dass jeder oder-block (30 und 32) in seiner eigenen epitaxialen mulde isoliert angeordnet ist, die als gemeinsamer kollektor für die bipolaren transistoren dient, dass die emitter der bipolaren transistoren in min destens einem der oder-blöcke (30 und/oder 32) selek tiv mit einer emitterleitung (33) verbunden sind, die als stromquellenverbindung dient und kaskaden förmig mit einer gemeinsamen kollektormulde des oder-blocks (30) verbindbar ist, und dass die logische funktion des oder-blocks (30) und diejenige des oder-blocks (32) an einem ausgang (35) des oder-blocks (32) kombiniert ist.   3. programmierbare logische schaltungsanordnung nach den ansprüchen 1 und 2, dadurch gekennzeichnet, dass die kaskadenförmige anordnung der bipolaren tran sistoren eine stromgeschaltete logische verbindung bil det, worin eine parallele gruppe von transistoren (20', 21'   und    50) im unteren oder-block (30) mit einer  parallelen gruppe von transistoren (23', 24' und 52) im oberen oder-block (32) in reihe geschaltet ist.   4. programmierbare logische schaltungsanordnung nach den ansprüchen 1 bis 3, dadurch gekennzeichnet, dass im ersten epitaxialen bereich (30) mehrere bipolare transistoren mit gemeinsamem kollektor ausgebildet sind, von denen einige mit ihrem emitter gemeinsam an eine erste stromquelle angeschlossen sind, dass im zweiten epitaxialen bereich (32) ebenfalls mehrere bipolare transistoren mit gemeinsamem kollek tor ausgebildet sind, von denen einige mit ihrem emit ter gemeinsam an den ersten epitaxialen bereich (30) angeschlossen sind, und dass die basen der entsprechenden transistorpaare aus dem ersten und zweiten epitaxialen bereich gemeinsam an eine eingangssignalquelle angeschlossen sind, während der zweite epitaxiale bereich an den ausgangs knotenpunkt (35) angeschlossen ist.    5. programmierbare logische schaltungsanordnung nach an spruch 4, dadurch gekennzeichnet, dass zur bildung von referenzspannungen (ref1 und ref2) bipolare transistoren (25' und 26') in einer dritten isolierten epitaxialen mulde (34) angeordnet sind.   6. programmierbare logische schaltungsanordnung nach den ansprüchen 1 bis 5, dadurch gekennzeichnet, dass wenigstens ein transistor im unteren oder-block  (30) und wenigstens einer im oberen oder-block (32) leitend ist, bevor strom von der quelle (vcc) über einen lastwiderstand (l) durch die beiden oder blöcke fliesst.  
</CLAIMS>
</TEXT>
</DOC>
