headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
Rapidus、千歳で製造した2nm GAAトランジスタの試作品を初展示（EE Times Japan）,https://news.yahoo.co.jp/articles/233a2943e172367965163bfc403077430b2aa86b,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251224-00000017-it_eetimes-000-1-view.jpg?exp=10800,2025-12-24T12:30:13+09:00,2025-12-24T12:30:13+09:00,EE Times Japan,it_eetimes,EE Times Japan,1061,"2nm GAAトランジスタの試作品
Rapidusは「SEMICON Japan 2025」（2025年12月17～19日）に出展し、北海道千歳市の開発／製造拠点「IIM（イーム）」で製造した2nm GAA（Gate All Around）トランジスタや600mm角 再配線層（RDL）インターポーザーパネルの試作品を展示した。
トランジスタの構造 出所：Rapidus
2nm GAAトランジスタの消費電力は7nm FinFETの4分の1
Rapidusは2025年6月16日、北海道千歳市に構える開発／製造拠点「IIM（イーム）」の前工程パイロットラインに初めてウエハーを投入。同月28日には最初の2nm GAAトランジスタの試作品が完成し、動作を確認した。IIMで製造した試作品の実物を展示会などで展示するのは初めてだといい、ブースには人だかりができていた。

　ブースでは試作品の実物展示に加えて、ディスプレイで2nmプロセスやGAA構造の利点の解説も行った。2008年ごろの最先端プロセスだった40nmのプレーナー型トランジスタと比べると、2nm GAAトランジスタは消費電力を約20分の1まで削減できる。2018年ごろの最先端プロセスだった7nmのFinFETと比べても約4分の1だ。
60mm角RDLインターポーザーパネルの試作品も展示
後工程では、チップレットパッケージに用いるRDLインターポーザーの開発を行っている。82mm角のインターポーザーの取り数は、300mmウエハーでは4枚だが、600mm角パネルでは49枚と、10倍以上に増加する。そのため、Rapidusは600mm角のRDLインターポーザーパネルの開発を行っていて、ブースではその試作品の実物や、チップレットパッケージの構造模型などを展示した。

　RDLインターポーザーの製造においては、ガラスキャリア上に配線を形成し、必要に応じて微細配線用のチップであるブリッジチップを埋め込んだ後、上層配線を形成する。その後、上層と下層を接合するためのピラー形成、ブリッジチップ搭載、樹脂封止、研磨、配線層形成、パッド形成を行い完成となる。その後さらに、RDLインターポーザーにロジックやメモリを搭載後、ガラスキャリアを剥がして有機基板に接続し、モールドで封止して、RDLインターポーザーのチップ実装工程は完了だ。

　Rapidusは、2027年に前工程の、2027年後半～2028年前半に後工程の量産開始を目指す。
EE Times Japan",[],[]
