Partition Merge report for R32V2020
Thu May 30 06:33:16 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu May 30 06:33:16 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; R32V2020                                    ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 3,942                                       ;
;     Total combinational functions  ; 3,050                                       ;
;     Dedicated logic registers      ; 1,670                                       ;
; Total registers                    ; 1670                                        ;
; Total pins                         ; 39                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 87,168                                      ;
; Embedded Multiplier 9-bit elements ; 6                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                    ;
+------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+------------------------------------------------------------+---------+
; Name                                                       ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                          ; Details ;
+------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+------------------------------------------------------------+---------+
; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[0] ; post-fitting ; connected ; Top                            ; post-synthesis    ; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[0] ; N/A     ;
; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[1] ; post-fitting ; connected ; Top                            ; post-synthesis    ; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[1] ; N/A     ;
; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[2] ; post-fitting ; connected ; Top                            ; post-synthesis    ; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[2] ; N/A     ;
; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[3] ; post-fitting ; connected ; Top                            ; post-synthesis    ; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[3] ; N/A     ;
; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[4] ; post-fitting ; connected ; Top                            ; post-synthesis    ; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[4] ; N/A     ;
; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[5] ; post-fitting ; connected ; Top                            ; post-synthesis    ; R32V2020:RISC_CPU|OneHotStateMachine:StateMachine|Pre_Q[5] ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[0]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[0]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[10]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[10]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[11]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[11]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[12]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[12]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[13]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[13]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[14]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[14]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[15]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[15]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[16]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[16]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[17]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[17]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[18]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[18]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[19]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[19]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[1]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[1]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[20]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[20]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[21]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[21]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[22]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[22]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[23]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[23]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[24]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[24]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[25]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[25]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[26]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[26]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[27]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[27]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[28]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[28]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[29]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[29]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[2]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[2]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[30]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[30]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[31]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[31]                 ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[3]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[3]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[4]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[4]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[5]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[5]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[6]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[6]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[7]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[7]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[8]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[8]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[9]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[9]                  ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                       ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; i_CLOCK_50                                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; i_CLOCK_50                                                 ; N/A     ;
; i_switch[0]                                                ; post-fitting ; connected ; Top                            ; post-synthesis    ; i_switch[0]                                                ; N/A     ;
; i_switch[1]                                                ; post-fitting ; connected ; Top                            ; post-synthesis    ; i_switch[1]                                                ; N/A     ;
; i_switch[2]                                                ; post-fitting ; connected ; Top                            ; post-synthesis    ; i_switch[2]                                                ; N/A     ;
; n_reset                                                    ; post-fitting ; connected ; Top                            ; post-synthesis    ; n_reset                                                    ; N/A     ;
; n_reset                                                    ; post-fitting ; connected ; Top                            ; post-synthesis    ; n_reset                                                    ; N/A     ;
; w_dataFromPeripherals[0]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[0]                                   ; N/A     ;
; w_dataFromPeripherals[10]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[10]                                  ; N/A     ;
; w_dataFromPeripherals[11]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[11]                                  ; N/A     ;
; w_dataFromPeripherals[12]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[12]                                  ; N/A     ;
; w_dataFromPeripherals[13]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[13]                                  ; N/A     ;
; w_dataFromPeripherals[14]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[14]                                  ; N/A     ;
; w_dataFromPeripherals[15]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[15]                                  ; N/A     ;
; w_dataFromPeripherals[16]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[16]                                  ; N/A     ;
; w_dataFromPeripherals[17]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[17]                                  ; N/A     ;
; w_dataFromPeripherals[18]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[18]                                  ; N/A     ;
; w_dataFromPeripherals[19]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[19]                                  ; N/A     ;
; w_dataFromPeripherals[1]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[1]                                   ; N/A     ;
; w_dataFromPeripherals[20]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[20]                                  ; N/A     ;
; w_dataFromPeripherals[21]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[21]                                  ; N/A     ;
; w_dataFromPeripherals[22]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[22]                                  ; N/A     ;
; w_dataFromPeripherals[23]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[23]                                  ; N/A     ;
; w_dataFromPeripherals[24]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[24]                                  ; N/A     ;
; w_dataFromPeripherals[25]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[25]                                  ; N/A     ;
; w_dataFromPeripherals[26]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[26]                                  ; N/A     ;
; w_dataFromPeripherals[27]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[27]                                  ; N/A     ;
; w_dataFromPeripherals[28]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[28]                                  ; N/A     ;
; w_dataFromPeripherals[29]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[29]                                  ; N/A     ;
; w_dataFromPeripherals[2]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[2]                                   ; N/A     ;
; w_dataFromPeripherals[30]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[30]                                  ; N/A     ;
; w_dataFromPeripherals[31]                                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[31]                                  ; N/A     ;
; w_dataFromPeripherals[3]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[3]                                   ; N/A     ;
; w_dataFromPeripherals[4]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[4]                                   ; N/A     ;
; w_dataFromPeripherals[5]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[5]                                   ; N/A     ;
; w_dataFromPeripherals[6]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[6]                                   ; N/A     ;
; w_dataFromPeripherals[7]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[7]                                   ; N/A     ;
; w_dataFromPeripherals[8]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[8]                                   ; N/A     ;
; w_dataFromPeripherals[9]                                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; w_dataFromPeripherals[9]                                   ; N/A     ;
+------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2856  ; 238              ; 880                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 2432  ; 220              ; 398                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1743  ; 85               ; 109                            ; 0                              ;
;     -- 3 input functions                    ; 466   ; 90               ; 168                            ; 0                              ;
;     -- <=2 input functions                  ; 223   ; 45               ; 121                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 2179  ; 211              ; 321                            ; 0                              ;
;     -- arithmetic mode                      ; 253   ; 9                ; 77                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 769   ; 138              ; 763                            ; 0                              ;
;     -- Dedicated logic registers            ; 769   ; 138              ; 763                            ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 39    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 49280 ; 0                ; 37888                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 360   ; 208              ; 1232                           ; 2                              ;
;     -- Registered Input Connections         ; 186   ; 148              ; 866                            ; 0                              ;
;     -- Output Connections                   ; 1388  ; 355              ; 35                             ; 24                             ;
;     -- Registered Output Connections        ; 54    ; 355              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 15269 ; 1538             ; 5039                           ; 27                             ;
;     -- Registered Connections               ; 6877  ; 1097             ; 3565                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 398   ; 332              ; 992                            ; 26                             ;
;     -- sld_hub:auto_hub                     ; 332   ; 20               ; 211                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 992   ; 211              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 26    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 47    ; 111              ; 218                            ; 2                              ;
;     -- Output Ports                         ; 50    ; 128              ; 90                             ; 1                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 81                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 81               ; 76                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 12                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 32               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 20                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 71               ; 78                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 76               ; 92                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 65               ; 78                             ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                             ;
+---------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                            ; Partition ; Type          ; Location ; Status      ;
+---------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; altera_reserved_tck                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tdi                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tdo                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tms                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; i_CLOCK_50                                                                      ; Top       ; Input Port    ; n/a      ;             ;
;     -- i_CLOCK_50                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- i_CLOCK_50~input                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; i_SerRxd                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;     -- i_SerRxd                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- i_SerRxd~input                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; i_ps2Clk                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;     -- i_ps2Clk                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- i_ps2Clk~input                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; i_ps2Data                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;     -- i_ps2Data                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- i_ps2Data~input                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; i_switch[0]                                                                     ; Top       ; Input Port    ; n/a      ;             ;
;     -- i_switch[0]                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- i_switch[0]~input                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; i_switch[1]                                                                     ; Top       ; Input Port    ; n/a      ;             ;
;     -- i_switch[1]                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- i_switch[1]~input                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; i_switch[2]                                                                     ; Top       ; Input Port    ; n/a      ;             ;
;     -- i_switch[2]                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- i_switch[2]~input                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Data_RAM_altsyncram_component_auto_generated_mgl_prim2_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; n_reset                                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- n_reset                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- n_reset~input                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_Anode_Activate[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_Anode_Activate[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_Anode_Activate[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_Anode_Activate[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_Anode_Activate[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_Anode_Activate[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_Anode_Activate[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_Anode_Activate[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_Anode_Activate[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_Anode_Activate[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_Anode_Activate[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_Anode_Activate[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_BUZZER                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_BUZZER                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_BUZZER~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_LED_out[0]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_LED_out[0]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_LED_out[0]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_LED_out[1]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_LED_out[1]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_LED_out[1]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_LED_out[2]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_LED_out[2]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_LED_out[2]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_LED_out[3]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_LED_out[3]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_LED_out[3]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_LED_out[4]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_LED_out[4]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_LED_out[4]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_LED_out[5]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_LED_out[5]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_LED_out[5]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_LED_out[6]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_LED_out[6]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_LED_out[6]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_SerTxd                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_SerTxd                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_SerTxd~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[0]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[0]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[0]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[10]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[10]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[10]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[11]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[11]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[11]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[12]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[12]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[12]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[13]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[13]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[13]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[14]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[14]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[14]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[15]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[15]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[15]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[16]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[16]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[16]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[17]                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[17]                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[17]~output                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[1]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[1]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[1]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[2]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[2]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[2]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[3]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[3]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[3]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[4]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[4]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[4]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[5]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[5]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[5]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[6]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[6]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[6]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[7]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[7]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[7]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[8]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[8]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[8]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; o_VideoVect[9]                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- o_VideoVect[9]                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- o_VideoVect[9]~output                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
+---------------------------------------------------------------------------------+-----------+---------------+----------+-------------+


+----------------------------------------------------------------+
; Partition Merge Resource Usage Summary                         ;
+---------------------------------------------+------------------+
; Resource                                    ; Usage            ;
+---------------------------------------------+------------------+
; Estimated Total logic elements              ; 3,942            ;
;                                             ;                  ;
; Total combinational functions               ; 3050             ;
; Logic element usage by number of LUT inputs ;                  ;
;     -- 4 input functions                    ; 1937             ;
;     -- 3 input functions                    ; 724              ;
;     -- <=2 input functions                  ; 389              ;
;                                             ;                  ;
; Logic elements by mode                      ;                  ;
;     -- normal mode                          ; 2711             ;
;     -- arithmetic mode                      ; 339              ;
;                                             ;                  ;
; Total registers                             ; 1670             ;
;     -- Dedicated logic registers            ; 1670             ;
;     -- I/O registers                        ; 0                ;
;                                             ;                  ;
; I/O pins                                    ; 39               ;
; Total memory bits                           ; 87168            ;
;                                             ;                  ;
; Embedded Multiplier 9-bit elements          ; 6                ;
;                                             ;                  ;
; Total PLLs                                  ; 1                ;
;     -- PLLs                                 ; 1                ;
;                                             ;                  ;
; Maximum fan-out node                        ; i_CLOCK_50~input ;
; Maximum fan-out                             ; 1273             ;
; Total fan-out                               ; 20114            ;
; Average fan-out                             ; 4.02             ;
+---------------------------------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------------------------+
; BlockRam_Data:Data_RAM|altsyncram:altsyncram_component|altsyncram_gsr3:auto_generated|altsyncram_9bp2:altsyncram1|ALTSYNCRAM                                                                          ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192  ; None                                                         ;
; BlockRam_Stack:Stack_RAM|altsyncram:altsyncram_component|altsyncram_d7p3:auto_generated|ALTSYNCRAM                                                                                                    ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; None                                                         ;
; BlockRom_Instruction:Instr_ROM|altsyncram:altsyncram_component|altsyncram_gv24:auto_generated|altsyncram_ee33:altsyncram1|ALTSYNCRAM                                                                  ; AUTO ; True Dual Port   ; 512          ; 32           ; 512          ; 32           ; 16384 ; ../../Programs/C017-7Seg_Switches/C017-7Seg_Switches_ins.HEX ;
; PeripheralInterface:Peripherals|Mem_Mapped_SVGA:SVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_b0q3:auto_generated|ALTSYNCRAM                                                ; AUTO ; True Dual Port   ; 2048         ; 8            ; 2048         ; 8            ; 16384 ; None                                                         ;
; PeripheralInterface:Peripherals|bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 8            ; 16           ; 8            ; 128   ; None                                                         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_a524:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 74           ; 512          ; 74           ; 37888 ; None                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 3           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 6           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 3           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu May 30 06:33:15 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off R32V2020 -c R32V2020 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 108 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "PeripheralInterface:Peripherals|VideoClk_SVGA_800x600:clockGen|altpll:altpll_component|VideoClk_SVGA_800x600_altpll:auto_generated|pll1" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: C:/Users/HPz420/Documents/GitHub/R32V2020/VHDL/Top_Level_Builds/R32V2020_Build_V001/db/videoclk_svga_800x600_altpll.v Line: 46
Info (21057): Implemented 4276 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 11 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 4039 logic cells
    Info (21064): Implemented 186 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 6 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4721 megabytes
    Info: Processing ended: Thu May 30 06:33:17 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


