<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>Verilog与PC机接口电路设计[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="Verilog与PC机接口电路设计"/><meta name="description" content="Verilog与PC机接口电路设计pdf下载文件大小为64MB,PDF页数为357页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">Verilog与PC机接口电路设计PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/33/30106629.jpg" alt="Verilog与PC机接口电路设计"></div><div class="b-info"><ul><li>高明伦主编；胡永华等编著 著</li><li>出版社： 合肥：安徽科学技术出版社</li><li>ISBN：7533725816</li><li>出版时间：2002</li><li>标注页数：343页</li><li>文件大小：64MB</li><li>文件页数：357页</li><li>主题词：</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/92169.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/00/30106629.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/00/30106629.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/03/30106629.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('fa928c838ac6a94d4574050c95eeb235')">点击复制MD5值：fa928c838ac6a94d4574050c95eeb235</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>Verilog与PC机接口电路设计PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第一章 微电子设计的基础知识1</p><p>1.1快速发展的微电子技术1</p><p>1.1.1快速发展的微电子技术1</p><p>1.1.2高速发展的微电子设计及其目前状况2</p><p>1.1.3多媒体计算机的接口电路4</p><p>1.1.4为什么需要硬件描述语言4</p><p>1.1.5本书的写作目的和结构特点5</p><p>1.2VerilogHDL的基础知识6</p><p>1.2.1功能模块6</p><p>1.2.1.1电路描述的抽象层次6</p><p>1.2.1.2模块的映射8</p><p>1.2.1.3模块的测试9</p><p>1.2.1.4示例10</p><p>1.2.2数据类型12</p><p>1.2.2.1物理型变量13</p><p>1.2.2.2抽象型数据13</p><p>1.2.2.3数据类型说明14</p><p>1.2.2.4表达式15</p><p>1.2.2.5不定态x和高阻态z的若干问题17</p><p>1.2.2.6负数18</p><p>1.2.3语句18</p><p>1.2.3.1赋值语句18</p><p>1.2.3.2控制语句21</p><p>1.2.4几个重要的概念24</p><p>1.2.4.1时间（time）和事件（event）的概念24</p><p>1.2.4.2并行的概念27</p><p>1.2.4.3函数和任务28</p><p>1.3典型功能模块的Verilog描述28</p><p>1.3.1组合电路设计示例29</p><p>1.3.1.1数据分配器29</p><p>1.3.1.2译码电路和编码电路31</p><p>1.3.2时序电路设计示例35</p><p>1.3.2.1同步计数器35</p><p>1.3.2.2移位寄存器37</p><p>1.3.3有限状态机38</p><p>1.3.3.1有限状态机的定义及分类38</p><p>1.3.3.2状态机的状态图及状态表39</p><p>1.3.3.3简单状态机分析40</p><p>1.3.4复杂逻辑电路设计43</p><p>1.4与综合相关的问题45</p><p>1.4.1综合46</p><p>1.4.1.1综合与可综合性46</p><p>1.4.1.2HDL综合47</p><p>1.4.2可重复使用功能块、IP产业和SOC48</p><p>1.4.3验证49</p><p>1.4.4深亚微米/超深亚微米设计中的新问题52</p><p>1.5可编程逻辑器件55</p><p>1.5.1可编程逻辑器件综述55</p><p>1.5.1.1可编程逻辑器件的发展概况56</p><p>1.5.1.2可编程逻辑器件的分类57</p><p>1.5.1.3可编程ASIC的发展趋势57</p><p>1.5.2可编程逻辑器件（PLD）简介58</p><p>1.5.2.1PLD器件的逻辑约定58</p><p>1.5.2.2PLD的基本结构60</p><p>1.5.3FPGA/CPLD简介62</p><p>1.5.3.1FPGA简介62</p><p>1.5.3.2CPLD简介63</p><p>1.5.3.3FPGA/CPLD优点63</p><p>1.5.4可编程逻辑结构64</p><p>1.5.4.1可编程的逻辑块66</p><p>1.5.4.2输入/输出功能块66</p><p>1.5.4.3可编程的内部连线资源67</p><p>1.5.4.4片内RAM67</p><p>1.5.5FPGA/CPLD设计流程68</p><p>1.5.6FPGA/CPLD开发系统69</p><p>1.5.6.1时序约束70</p><p>1.5.6.2静态时序分析71</p><p>1.5.6.3Xilinx FPGA的开发系统Xilinx XACT71</p><p>1.5.7各种FPGA/CPLD的特性、限制与设计上的问题73</p><p>1.5.7.1等效的门容量73</p><p>1.5.7.2FPGA/CPLD的速度和时延特性74</p><p>1.5.7.3FPGA/CPLD的速度比较75</p><p>1.5.7.4各FPGA/CPLD的特性与设计上常见的问题75</p><p>第二章 IIC总线接口的设计77</p><p>2.1IIC总线简介78</p><p>2.1.1IIC总线的基本概念78</p><p>2.1.2IIC总线协议简介79</p><p>2.2IIC接口的顶层设计82</p><p>2.2.1内部通讯协议83</p><p>2.2.2IIC接口的顶层与模块划分85</p><p>2.2.3控制寄存器87</p><p>2.2.4数据缓存器87</p><p>2.3IIC接口的第二层88</p><p>2.3.1状态定义88</p><p>2.3.2正常数据传输的状态转移设计89</p><p>2.3.3传输过程中的安全考虑89</p><p>2.3.4状态转移的Verilog描述90</p><p>2.3.5典型操作的时序设计94</p><p>2.4IIC接口的第三层设计95</p><p>2.4.1内部通讯功能块的设计95</p><p>2.4.1.1算法设计96</p><p>2.4.1.2RTL描述96</p><p>2.4.2控制寄存器的设计97</p><p>2.4.2.1算法设计98</p><p>2.4.2.2RTL描述99</p><p>2.4.3数据缓存器的设计101</p><p>2.4.3.1算法设计101</p><p>2.4.3.2RTL描述102</p><p>2.4.4外部时钟功能块的设计105</p><p>2.4.4.1算法设计105</p><p>2.4.4.2RTL描述107</p><p>2.4.5读写指针功能块的设计110</p><p>2.4.5.1算法设计110</p><p>2.4.5.2RTL描述110</p><p>2.4.6数据转换功能块的设计112</p><p>2.4.6.1算法设计112</p><p>2.4.6.2RTL描述112</p><p>2.4.7传输位计数功能块的设计114</p><p>2.4.7.1算法设计114</p><p>2.4.7.2RTL描述115</p><p>2.4.8外部通讯功能块的设计117</p><p>2.4.8.1握手功能117</p><p>2.4.8.2主IIC数据传输功能119</p><p>2.4.8.3错误检测功能122</p><p>2.5IIC总线接口的仿真平台“硬件”环境122</p><p>结束语124</p><p>第三章 IIS总线接口的设计125</p><p>3.1IIS总线协议简介125</p><p>3.1.1IIS总线的基本概念126</p><p>3.1.1.1数据发送端和数据接收端126</p><p>3.1.1.2主IIS和从IIS126</p><p>3.1.2IIS总线协议简介126</p><p>3.2IIS总线接口的顶层设计127</p><p>3.2.1内部通讯协议设计128</p><p>3.2.2IIS接口的顶层设计与模块划分130</p><p>3.2.3寄存器的设计132</p><p>3.3IIS接口的第二层设计133</p><p>3.3.1接收器的设计133</p><p>3.3.1.1声道启动信号的设计133</p><p>3.3.1.2移位寄存器与隔离寄存器的设计135</p><p>3.3.2组合器的设计138</p><p>3.3.3发送器功能块的设计147</p><p>3.3.3.1PCI-Master通讯协议的状态机实现147</p><p>3.3.3.2FIFO动态调整的设计151</p><p>3.3.3.38×32位FIFO的设计153</p><p>3.3.4寄存器功能块的设计156</p><p>3.4IIS总线接口的仿真160</p><p>3.4.1仿真“硬件”环境的建立160</p><p>3.4.2IIS总线接口的功能仿真项目167</p><p>结束语167</p><p>第四章 PCI总线接口的设计168</p><p>4.1PCI总线协议简介168</p><p>4.1.1PCI总线信号的定义169</p><p>4.1.1.1系统信号169</p><p>4.1.1.2地址/数据总线169</p><p>4.1.1.3接口控制信号170</p><p>4.1.1.4仲裁信号（只用于主PCI）170</p><p>4.1.1.5错误报告信号170</p><p>4.1.2PCI总线命令171</p><p>4.1.3PCI总线的编址空间172</p><p>4.1.3.1I/O地址空间172</p><p>4.1.3.2内存地址空间172</p><p>4.1.3.3配置地址空间172</p><p>4.1.4PCI总线读写的基本协议173</p><p>4.1.5PCI总线上的一些时间约定174</p><p>4.1.6PCI总线的结束方式174</p><p>4.1.6.1主PCI终止进程174</p><p>4.1.6.2从PCI终止进程请求175</p><p>4.2PCI总线接口的顶层设计177</p><p>4.2.1PCI接口设计的总体考虑178</p><p>4.2.2PCI接口内侧协议180</p><p>4.2.2.1从PCI内侧协议180</p><p>4.2.2.2主PCI内侧协议181</p><p>4.2.3PCI接口的顶层185</p><p>4.2.4PCI接口寄存器186</p><p>4.2.4.1配置寄存器186</p><p>4.2.4.2控制寄存器187</p><p>4.3PDA模块188</p><p>4.4从PCI模块191</p><p>4.4.1从PCI的总体设计192</p><p>4.4.2从PCI接口的第二层设计194</p><p>4.4.2.1内、外状态机的状态定义194</p><p>4.4.2.2内、外状态机的状态转移195</p><p>4.4.2.3内、外状态机的HDL描述197</p><p>4.4.3从PCI总线接口的第三层设计207</p><p>4.4.3.1命令译码功能块的设计207</p><p>4.4.3.2缓存器功能块的设计209</p><p>4.4.3.3安全性所需要的控制信号设计212</p><p>4.5主PCI215</p><p>4.5.1主PCI的总体设计216</p><p>4.5.2主PCI的第二层设计217</p><p>4.5.2.1状态定义217</p><p>4.5.2.2状态转移218</p><p>4.5.2.3状态机的HDL描述219</p><p>4.5.3主PCI的第三层设计222</p><p>4.5.3.1Master Time与Devsel Timer的设计223</p><p>4.5.3.2缓存器的设计225</p><p>4.6ARB模块231</p><p>4.6.1ARB的总体设计232</p><p>4.6.2ARB模块的第二层设计234</p><p>4.6.2.1状态定义与状态说明234</p><p>4.6.2.2状态转移及HDL描述234</p><p>4.6.3ARB模块的第三层设计239</p><p>4.7PAR模块的设计245</p><p>结束语248</p><p>第五章 VMI总线接口的设计249</p><p>5.1VMI总线协议简介250</p><p>5.1.1VMI总线信号250</p><p>5.1.2VMI总线时序251</p><p>5.2VMI总线接口的顶层254</p><p>5.2.1内部通讯协议255</p><p>5.2.2数据传输模式的设计256</p><p>5.2.2.1直接数据传输模式256</p><p>5.2.2.2间接-1型传输模式257</p><p>5.2.2.3间接-2型传输模式257</p><p>5.2.2.4DMA数据传输模式257</p><p>5.2.3VMI外设通讯时钟和进程终止258</p><p>5.2.3.1VMI总线时钟的发生258</p><p>5.2.3.2进程终止方式258</p><p>5.2.4VMI总线接口的顶层设计与模块划分259</p><p>5.2.5寄存器的设计261</p><p>5.3VMI总线接口的第二层设计263</p><p>5.3.1状态定义与状态转移图263</p><p>5.3.2状态机的HDL描述265</p><p>5.3.3关键控制信号的设计269</p><p>5.4VMI总线接口的第三层设计275</p><p>5.4.1寄存器模块的设计275</p><p>5.4.1.1寄存器模块的功能分析与算法级设计275</p><p>5.4.1.2寄存器模块的RTL设计276</p><p>5.4.2数据通道模块的设计286</p><p>5.4.2.1数据通道模块的算法设计286</p><p>5.4.2.2数据通道功能块的RTL描述287</p><p>结束语291</p><p>第六章 SGRAM总线接口SBI的设计292</p><p>6.1SGRAM接口通讯协议简介292</p><p>6.1.1存储器的分类与特点292</p><p>6.1.1.1动态随机存储器（DRAM，Dynamic RAM）293</p><p>6.1.1.2静态随机存储器（SRAM，Static RAM）293</p><p>6.1.1.3快闪存储器（Flash Memory）和铁电体随机存储器（Ferroelectric RAM）293</p><p>6.1.2SGRAM总线通讯协议简介294</p><p>6.1.2.1SGRAM总线信号294</p><p>6.1.2.2SGRAM总线典型读写时序295</p><p>6.2SGRAM总线接口的顶层设计295</p><p>6.2.1SBI在待设计芯片中的位置和总体考虑296</p><p>6.2.2SBI接口内部通讯协议297</p><p>6.2.2.1SBI内侧协议的制定规则298</p><p>6.2.2.2SBI接口内侧协议时序299</p><p>6.2.2.3SBI接口内侧协议的设计技巧302</p><p>6.2.3SBI接口的总体设计302</p><p>6.2.4SBI接口的控制寄存器304</p><p>6.3SGRAM传输接口的第二层设计304</p><p>6.3.1读时钟选择模块的设计305</p><p>6.3.1.1读周期同步问题的提出305</p><p>6.3.1.2虚拟时钟相位空间的设计方法305</p><p>6.3.1.3读时钟选择模块的RTL级设计307</p><p>6.3.2用户仲裁器的设计308</p><p>6.3.2.1静-动态混合优先级算法309</p><p>6.3.2.2状态定义309</p><p>6.3.2.3状态转移图310</p><p>6.3.2.4RTL描述310</p><p>6.3.3时序控制器的设计315</p><p>6.3.3.1初始化期间的状态定义和状态转移317</p><p>6.3.3.2正常数据传输的状态定义和状态转移317</p><p>6.3.3.3出错处理的状态定义和状态转移318</p><p>6.3.3.4状态机及控制信号的RTL级设计319</p><p>6.3.3.5读计数器的RTL级设计325</p><p>6.4SGRAM总线接口的第三层设计327</p><p>6.4.1数据选择器模块的RTL设计327</p><p>6.4.2地址译码器模块的RTL设计334</p><p>结束语336</p><p>专业名词英汉对照表337</p><p>索引340</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/3687982.html">3687982.html</a></li><li><a href="/book/3886041.html">3886041.html</a></li><li><a href="/book/2123063.html">2123063.html</a></li><li><a href="/book/342.html">342.html</a></li><li><a href="/book/1665271.html">1665271.html</a></li><li><a href="/book/1066167.html">1066167.html</a></li><li><a href="/book/3272204.html">3272204.html</a></li><li><a href="/book/1262716.html">1262716.html</a></li><li><a href="/book/2876159.html">2876159.html</a></li><li><a href="/book/9353.html">9353.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>