TimeQuest Timing Analyzer report for GR8RAM
Mon Sep 02 01:41:42 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Fmax Summary
  5. Setup Summary
  6. Hold Summary
  7. Recovery Summary
  8. Removal Summary
  9. Minimum Pulse Width Summary
 10. Setup: 'C7M'
 11. Setup: 'C7M_2'
 12. Hold: 'C7M_2'
 13. Hold: 'C7M'
 14. Minimum Pulse Width: 'C7M_2'
 15. Minimum Pulse Width: 'C7M'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Setup Transfers
 27. Hold Transfers
 28. Report TCCS
 29. Report RSKM
 30. Unconstrained Paths
 31. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128SLC84-15                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; C7M        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C7M }   ;
; C7M_2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C7M_2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.83 MHz ; 20.83 MHz       ; C7M        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; C7M   ; -47.000 ; -1763.000     ;
; C7M_2 ; -27.500 ; -33.000       ;
+-------+---------+---------------+


+--------------------------------+
; Hold Summary                   ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C7M_2 ; -1.500 ; -3.000        ;
; C7M   ; 5.000  ; 0.000         ;
+-------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C7M_2 ; -5.500 ; -22.000       ;
; C7M   ; -4.500 ; -432.000      ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Setup: 'C7M'                                                                                          ;
+---------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -47.000 ; REGEN     ; RAMSELreg ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[0]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[1]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[2]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[18]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[10]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[11]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[19]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[3]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[4]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[12]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[13]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[5]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[6]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[14]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[15]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[7]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[8]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; ASel      ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; RASr      ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; CASr      ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[0]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[1]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[2]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[3]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[4]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[5]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[6]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[7]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -25.000 ; S[0]      ; REGEN     ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; REGEN     ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; REGEN     ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; CSDBEN    ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; IOROMEN   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; IOROMEN   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; IOROMEN   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IOROMEN   ; IOROMEN   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; RAMSELreg ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; RAMSELreg ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; RAMSELreg ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; RAMSELreg ; RAMSELreg ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[0]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[0]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[0]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[0]   ; Addr[0]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; RAMSELreg ; Addr[0]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[9]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[8]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[7]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[6]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[5]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[4]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[3]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[2]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[1]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[0]   ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; RAMSELreg ; Addr[9]   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[16]  ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[15]  ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[14]  ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[13]  ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[12]  ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[11]  ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[10]  ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[9]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[8]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[7]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[6]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[5]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[4]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[3]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[2]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[1]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[0]   ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; RAMSELreg ; Addr[16]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[17]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[16]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[15]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[14]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[13]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[12]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[11]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[10]  ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[9]   ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[8]   ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[7]   ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[6]   ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[5]   ; Addr[17]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
+---------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup: 'C7M_2'                                                                                                          ;
+---------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -27.500 ; REGEN                         ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 44.000     ;
; -5.500  ; S[2]                          ; CASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; S[1]                          ; CASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; S[0]                          ; CASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; S[2]                          ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; S[1]                          ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; lpm_counter:Ref_rtl_0|dffs[3] ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; lpm_counter:Ref_rtl_0|dffs[2] ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; lpm_counter:Ref_rtl_0|dffs[1] ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; lpm_counter:Ref_rtl_0|dffs[0] ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
; -5.500  ; S[0]                          ; RASf    ; C7M          ; C7M_2       ; 0.500        ; 20.000     ; 22.000     ;
+---------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold: 'C7M_2'                                                                                                          ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -1.500 ; S[2]                          ; CASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; S[1]                          ; CASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; S[0]                          ; CASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; S[2]                          ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; S[1]                          ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; lpm_counter:Ref_rtl_0|dffs[3] ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; lpm_counter:Ref_rtl_0|dffs[2] ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; lpm_counter:Ref_rtl_0|dffs[1] ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; lpm_counter:Ref_rtl_0|dffs[0] ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; -1.500 ; S[0]                          ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 22.000     ;
; 20.500 ; REGEN                         ; RASf    ; C7M          ; C7M_2       ; -0.500       ; 20.000     ; 44.000     ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'C7M'                                                                                                                                  ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 5.000  ; PHI1reg                       ; S[1]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI0seen                      ; S[1]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; S[1]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; S[1]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; S[1]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI1reg                       ; S[2]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI0seen                      ; S[2]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; S[2]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; S[2]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; S[2]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI1reg                       ; S[0]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI0seen                      ; S[0]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; S[0]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; S[0]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; S[0]                          ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; IOROMEN                       ; IOROMEN                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; RAMSELreg                     ; RAMSELreg                     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[0]                       ; Addr[0]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[9]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[16]                      ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[17]                      ; Addr[17]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[1]                       ; Addr[1]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[2]                       ; Addr[2]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[18]                      ; Addr[18]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[10]                      ; Addr[10]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[11]                      ; Addr[11]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[19]                      ; Addr[19]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[3]                       ; Addr[3]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[4]                       ; Addr[4]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[12]                      ; Addr[12]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[13]                      ; Addr[13]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[5]                       ; Addr[5]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[6]                       ; Addr[6]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[14]                      ; Addr[14]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[15]                      ; Addr[15]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[7]                       ; Addr[7]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[8]                       ; Addr[8]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[2] ; lpm_counter:Ref_rtl_0|dffs[2] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[3] ; lpm_counter:Ref_rtl_0|dffs[2] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[1] ; lpm_counter:Ref_rtl_0|dffs[2] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[0] ; lpm_counter:Ref_rtl_0|dffs[2] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; lpm_counter:Ref_rtl_0|dffs[2] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; lpm_counter:Ref_rtl_0|dffs[2] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; lpm_counter:Ref_rtl_0|dffs[2] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[1] ; lpm_counter:Ref_rtl_0|dffs[1] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[3] ; lpm_counter:Ref_rtl_0|dffs[1] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[0] ; lpm_counter:Ref_rtl_0|dffs[1] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[2] ; lpm_counter:Ref_rtl_0|dffs[1] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; lpm_counter:Ref_rtl_0|dffs[1] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; lpm_counter:Ref_rtl_0|dffs[1] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; lpm_counter:Ref_rtl_0|dffs[1] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[1] ; lpm_counter:Ref_rtl_0|dffs[3] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[0] ; lpm_counter:Ref_rtl_0|dffs[3] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[2] ; lpm_counter:Ref_rtl_0|dffs[3] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[3] ; lpm_counter:Ref_rtl_0|dffs[3] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; lpm_counter:Ref_rtl_0|dffs[3] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; lpm_counter:Ref_rtl_0|dffs[3] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; lpm_counter:Ref_rtl_0|dffs[3] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[0] ; lpm_counter:Ref_rtl_0|dffs[0] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[3] ; lpm_counter:Ref_rtl_0|dffs[0] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:Ref_rtl_0|dffs[2] ; lpm_counter:Ref_rtl_0|dffs[0] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]                          ; lpm_counter:Ref_rtl_0|dffs[0] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]                          ; lpm_counter:Ref_rtl_0|dffs[0] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]                          ; lpm_counter:Ref_rtl_0|dffs[0] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 18.000 ; S[0]                          ; REGEN                         ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; REGEN                         ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; REGEN                         ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; CSDBEN                        ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; IOROMEN                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; IOROMEN                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; IOROMEN                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; RAMSELreg                     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; RAMSELreg                     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; RAMSELreg                     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; Addr[0]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; Addr[0]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; Addr[0]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; RAMSELreg                     ; Addr[0]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[8]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[7]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[6]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[5]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[4]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[3]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[2]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[1]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[0]                       ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; RAMSELreg                     ; Addr[9]                       ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]                          ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]                          ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]                          ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[15]                      ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[14]                      ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[13]                      ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[12]                      ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[11]                      ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[10]                      ; Addr[16]                      ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C7M_2'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; C7M_2 ; Fall       ; CASf          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; C7M_2 ; Fall       ; CASf          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; C7M_2 ; Fall       ; RASf          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; C7M_2 ; Fall       ; RASf          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M_2 ; Rise       ; C7M_2|dataout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M_2 ; Rise       ; C7M_2|dataout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M_2 ; Rise       ; CASf|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M_2 ; Rise       ; CASf|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M_2 ; Rise       ; RASf|[8]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M_2 ; Rise       ; RASf|[8]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C7M'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; ASel                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; ASel                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[0]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[0]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[10]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[10]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[11]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[11]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[12]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[12]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[13]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[13]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[14]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[14]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[15]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[15]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[16]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[16]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[17]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[17]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[18]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[18]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[19]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[19]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[1]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[1]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[20]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[20]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[21]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[21]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[22]                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[22]                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[2]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[2]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[3]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[3]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[4]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[4]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[5]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[5]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[6]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[6]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[7]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[7]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[8]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[8]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[9]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[9]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[0]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[0]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[1]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[1]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[2]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[2]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[3]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[3]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[4]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[4]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[5]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[5]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[6]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[6]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[7]                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[7]                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; CASr                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; CASr                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; CSDBEN                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; CSDBEN                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; IOBank0                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; IOBank0                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; IOROMEN                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; IOROMEN                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; PHI0seen                      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; PHI0seen                      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; PHI1reg                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; PHI1reg                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; RAMSELreg                     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; RAMSELreg                     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; RASr                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; RASr                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; REGEN                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; REGEN                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; S[0]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; S[0]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; S[1]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; S[1]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; S[2]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; S[2]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[0] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[0] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[1] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[1] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[2] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[2] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[3] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; lpm_counter:Ref_rtl_0|dffs[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; ASel|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; ASel|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[0]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; A[*]      ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[0]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[1]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[2]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[3]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[4]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  A[5]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  A[6]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  A[7]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  A[8]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  A[9]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  A[10]    ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
; D[*]      ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
; PHI1in    ; C7M        ; 101.000 ; 101.000 ; Rise       ; C7M             ;
; nDEVSEL   ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
; nIOSEL    ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
; nIOSTRB   ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
; nWE       ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
; A[*]      ; C7M_2      ; 26.000  ; 26.000  ; Fall       ; C7M_2           ;
;  A[0]     ; C7M_2      ; 26.000  ; 26.000  ; Fall       ; C7M_2           ;
;  A[1]     ; C7M_2      ; 26.000  ; 26.000  ; Fall       ; C7M_2           ;
;  A[2]     ; C7M_2      ; 26.000  ; 26.000  ; Fall       ; C7M_2           ;
;  A[3]     ; C7M_2      ; 26.000  ; 26.000  ; Fall       ; C7M_2           ;
; nDEVSEL   ; C7M_2      ; 26.000  ; 26.000  ; Fall       ; C7M_2           ;
; nWE       ; C7M_2      ; 4.000   ; 4.000   ; Fall       ; C7M_2           ;
+-----------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; A[*]      ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[0]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[1]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[2]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[3]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[4]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[5]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[6]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[7]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[8]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[9]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  A[10]    ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; D[*]      ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; PHI1in    ; C7M        ; -12.000 ; -12.000 ; Rise       ; C7M             ;
; nDEVSEL   ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; nIOSEL    ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; nIOSTRB   ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; nWE       ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; A[*]      ; C7M_2      ; -18.000 ; -18.000 ; Fall       ; C7M_2           ;
;  A[0]     ; C7M_2      ; -18.000 ; -18.000 ; Fall       ; C7M_2           ;
;  A[1]     ; C7M_2      ; -18.000 ; -18.000 ; Fall       ; C7M_2           ;
;  A[2]     ; C7M_2      ; -18.000 ; -18.000 ; Fall       ; C7M_2           ;
;  A[3]     ; C7M_2      ; -18.000 ; -18.000 ; Fall       ; C7M_2           ;
; nDEVSEL   ; C7M_2      ; -18.000 ; -18.000 ; Fall       ; C7M_2           ;
; nWE       ; C7M_2      ; 4.000   ; 4.000   ; Fall       ; C7M_2           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; RA[*]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[0]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[1]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[2]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[3]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[4]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[5]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[6]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[7]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[8]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[9]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[10]   ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; nCAS0     ; C7M        ; 43.000 ; 43.000 ; Rise       ; C7M             ;
; nCAS1     ; C7M        ; 43.000 ; 43.000 ; Rise       ; C7M             ;
; nRAS      ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; nRCS      ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; C7Mout    ; C7M_2      ; 19.000 ; 19.000 ; Rise       ; C7M_2           ;
; C7Mout    ; C7M_2      ; 19.000 ; 19.000 ; Fall       ; C7M_2           ;
; nCAS0     ; C7M_2      ; 41.000 ; 41.000 ; Fall       ; C7M_2           ;
; nCAS1     ; C7M_2      ; 41.000 ; 41.000 ; Fall       ; C7M_2           ;
; nRAS      ; C7M_2      ; 41.000 ; 41.000 ; Fall       ; C7M_2           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; RA[*]     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[0]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[1]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[2]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[3]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[4]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[5]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[6]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[7]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[8]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[9]    ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
;  RA[10]   ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; nCAS0     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; nCAS1     ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; nRAS      ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; nRCS      ; C7M        ; 21.000 ; 21.000 ; Rise       ; C7M             ;
; C7Mout    ; C7M_2      ; 19.000 ; 19.000 ; Rise       ; C7M_2           ;
; C7Mout    ; C7M_2      ; 19.000 ; 19.000 ; Fall       ; C7M_2           ;
; nCAS0     ; C7M_2      ; 41.000 ; 41.000 ; Fall       ; C7M_2           ;
; nCAS1     ; C7M_2      ; 41.000 ; 41.000 ; Fall       ; C7M_2           ;
; nRAS      ; C7M_2      ; 41.000 ; 41.000 ; Fall       ; C7M_2           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------+---------+--------+--------+---------+
; Input Port ; Output Port ; RR      ; RF     ; FR     ; FF      ;
+------------+-------------+---------+--------+--------+---------+
; A[0]       ; D[0]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; D[1]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; D[2]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; D[3]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; D[4]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; D[5]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; D[6]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; D[7]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[0]       ; nCAS0       ; 41.000  ;        ;        ; 41.000  ;
; A[0]       ; nCAS1       ; 41.000  ;        ;        ; 41.000  ;
; A[1]       ; D[0]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; D[1]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; D[2]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; D[3]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; D[4]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; D[5]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; D[6]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; D[7]        ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; A[1]       ; nCAS0       ; 41.000  ;        ;        ; 41.000  ;
; A[1]       ; nCAS1       ; 41.000  ;        ;        ; 41.000  ;
; A[2]       ; D[0]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; D[1]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; D[2]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; D[3]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; D[4]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; D[5]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; D[6]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; D[7]        ;         ; 19.000 ; 19.000 ;         ;
; A[2]       ; nCAS0       ;         ; 41.000 ; 41.000 ;         ;
; A[2]       ; nCAS1       ;         ; 41.000 ; 41.000 ;         ;
; A[3]       ; D[0]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; D[1]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; D[2]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; D[3]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; D[4]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; D[5]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; D[6]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; D[7]        ;         ; 19.000 ; 19.000 ;         ;
; A[3]       ; nCAS0       ;         ; 41.000 ; 41.000 ;         ;
; A[3]       ; nCAS1       ;         ; 41.000 ; 41.000 ;         ;
; D[0]       ; RD[0]       ; 19.000  ;        ;        ; 19.000  ;
; D[1]       ; RD[1]       ; 19.000  ;        ;        ; 19.000  ;
; D[2]       ; RD[2]       ; 19.000  ;        ;        ; 19.000  ;
; D[3]       ; RD[3]       ; 19.000  ;        ;        ; 19.000  ;
; D[4]       ; RD[4]       ; 19.000  ;        ;        ; 19.000  ;
; D[5]       ; RD[5]       ; 19.000  ;        ;        ; 19.000  ;
; D[6]       ; RD[6]       ; 19.000  ;        ;        ; 19.000  ;
; D[7]       ; RD[7]       ; 19.000  ;        ;        ; 19.000  ;
; PHI1in     ; PHI1out     ; 100.000 ;        ;        ; 100.000 ;
; RD[0]      ; D[0]        ; 19.000  ;        ;        ; 19.000  ;
; RD[1]      ; D[1]        ; 19.000  ;        ;        ; 19.000  ;
; RD[2]      ; D[2]        ; 19.000  ;        ;        ; 19.000  ;
; RD[3]      ; D[3]        ; 19.000  ;        ;        ; 19.000  ;
; RD[4]      ; D[4]        ; 19.000  ;        ;        ; 19.000  ;
; RD[5]      ; D[5]        ; 19.000  ;        ;        ; 19.000  ;
; RD[6]      ; D[6]        ; 19.000  ;        ;        ; 19.000  ;
; RD[7]      ; D[7]        ; 19.000  ;        ;        ; 19.000  ;
; nDEVSEL    ; D[0]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; D[1]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; D[2]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; D[3]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; D[4]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; D[5]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; D[6]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; D[7]        ; 19.000  ; 26.000 ; 26.000 ; 19.000  ;
; nDEVSEL    ; nCAS0       ;         ; 41.000 ; 41.000 ;         ;
; nDEVSEL    ; nCAS1       ;         ; 41.000 ; 41.000 ;         ;
; nDEVSEL    ; nRWE        ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; D[0]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; D[1]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; D[2]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; D[3]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; D[4]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; D[5]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; D[6]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; D[7]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSEL     ; RA[0]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; RA[1]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; RA[2]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; RA[3]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; RA[4]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; RA[5]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; RA[6]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; RA[7]       ; 19.000  ;        ;        ; 19.000  ;
; nIOSEL     ; nRCS        ;         ; 19.000 ; 19.000 ;         ;
; nIOSEL     ; nRWE        ; 19.000  ;        ;        ; 19.000  ;
; nIOSTRB    ; D[0]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; D[1]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; D[2]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; D[3]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; D[4]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; D[5]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; D[6]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; D[7]        ;         ; 26.000 ; 26.000 ;         ;
; nIOSTRB    ; RA[0]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; RA[1]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; RA[2]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; RA[3]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; RA[4]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; RA[5]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; RA[6]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; RA[7]       ; 19.000  ; 19.000 ; 19.000 ; 19.000  ;
; nIOSTRB    ; nRCS        ;         ; 19.000 ; 19.000 ;         ;
; nIOSTRB    ; nRWE        ; 19.000  ;        ;        ; 19.000  ;
; nWE        ; D[0]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; D[1]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; D[2]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; D[3]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; D[4]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; D[5]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; D[6]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; D[7]        ; 26.000  ;        ;        ; 26.000  ;
; nWE        ; RD[0]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; RD[1]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; RD[2]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; RD[3]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; RD[4]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; RD[5]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; RD[6]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; RD[7]       ;         ; 26.000 ; 26.000 ;         ;
; nWE        ; nROE        ;         ; 19.000 ; 19.000 ;         ;
; nWE        ; nRWE        ; 19.000  ;        ;        ; 19.000  ;
+------------+-------------+---------+--------+--------+---------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; D[0]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; D[1]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; D[2]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; D[3]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; D[4]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; D[5]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; D[6]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; D[7]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[0]       ; nCAS0       ; 41.000 ;        ;        ; 41.000 ;
; A[0]       ; nCAS1       ; 41.000 ;        ;        ; 41.000 ;
; A[1]       ; D[0]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; D[1]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; D[2]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; D[3]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; D[4]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; D[5]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; D[6]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; D[7]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[1]       ; nCAS0       ; 41.000 ;        ;        ; 41.000 ;
; A[1]       ; nCAS1       ; 41.000 ;        ;        ; 41.000 ;
; A[2]       ; D[0]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; D[1]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; D[2]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; D[3]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; D[4]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; D[5]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; D[6]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; D[7]        ;        ; 19.000 ; 19.000 ;        ;
; A[2]       ; nCAS0       ;        ; 41.000 ; 41.000 ;        ;
; A[2]       ; nCAS1       ;        ; 41.000 ; 41.000 ;        ;
; A[3]       ; D[0]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; D[1]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; D[2]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; D[3]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; D[4]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; D[5]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; D[6]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; D[7]        ;        ; 19.000 ; 19.000 ;        ;
; A[3]       ; nCAS0       ;        ; 41.000 ; 41.000 ;        ;
; A[3]       ; nCAS1       ;        ; 41.000 ; 41.000 ;        ;
; D[0]       ; RD[0]       ; 19.000 ;        ;        ; 19.000 ;
; D[1]       ; RD[1]       ; 19.000 ;        ;        ; 19.000 ;
; D[2]       ; RD[2]       ; 19.000 ;        ;        ; 19.000 ;
; D[3]       ; RD[3]       ; 19.000 ;        ;        ; 19.000 ;
; D[4]       ; RD[4]       ; 19.000 ;        ;        ; 19.000 ;
; D[5]       ; RD[5]       ; 19.000 ;        ;        ; 19.000 ;
; D[6]       ; RD[6]       ; 19.000 ;        ;        ; 19.000 ;
; D[7]       ; RD[7]       ; 19.000 ;        ;        ; 19.000 ;
; PHI1in     ; PHI1out     ; 19.000 ;        ;        ; 19.000 ;
; RD[0]      ; D[0]        ; 19.000 ;        ;        ; 19.000 ;
; RD[1]      ; D[1]        ; 19.000 ;        ;        ; 19.000 ;
; RD[2]      ; D[2]        ; 19.000 ;        ;        ; 19.000 ;
; RD[3]      ; D[3]        ; 19.000 ;        ;        ; 19.000 ;
; RD[4]      ; D[4]        ; 19.000 ;        ;        ; 19.000 ;
; RD[5]      ; D[5]        ; 19.000 ;        ;        ; 19.000 ;
; RD[6]      ; D[6]        ; 19.000 ;        ;        ; 19.000 ;
; RD[7]      ; D[7]        ; 19.000 ;        ;        ; 19.000 ;
; nDEVSEL    ; D[0]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; D[1]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; D[2]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; D[3]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; D[4]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; D[5]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; D[6]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; D[7]        ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nDEVSEL    ; nCAS0       ;        ; 41.000 ; 41.000 ;        ;
; nDEVSEL    ; nCAS1       ;        ; 41.000 ; 41.000 ;        ;
; nDEVSEL    ; nRWE        ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; D[0]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; D[1]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; D[2]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; D[3]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; D[4]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; D[5]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; D[6]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; D[7]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSEL     ; RA[0]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; RA[1]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; RA[2]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; RA[3]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; RA[4]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; RA[5]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; RA[6]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; RA[7]       ; 19.000 ;        ;        ; 19.000 ;
; nIOSEL     ; nRCS        ;        ; 19.000 ; 19.000 ;        ;
; nIOSEL     ; nRWE        ; 19.000 ;        ;        ; 19.000 ;
; nIOSTRB    ; D[0]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; D[1]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; D[2]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; D[3]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; D[4]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; D[5]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; D[6]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; D[7]        ;        ; 26.000 ; 26.000 ;        ;
; nIOSTRB    ; RA[0]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; RA[1]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; RA[2]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; RA[3]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; RA[4]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; RA[5]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; RA[6]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; RA[7]       ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; nIOSTRB    ; nRCS        ;        ; 19.000 ; 19.000 ;        ;
; nIOSTRB    ; nRWE        ; 19.000 ;        ;        ; 19.000 ;
; nWE        ; D[0]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; D[1]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; D[2]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; D[3]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; D[4]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; D[5]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; D[6]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; D[7]        ; 26.000 ;        ;        ; 26.000 ;
; nWE        ; RD[0]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; RD[1]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; RD[2]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; RD[3]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; RD[4]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; RD[5]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; RD[6]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; RD[7]       ;        ; 26.000 ; 26.000 ;        ;
; nWE        ; nROE        ;        ; 19.000 ; 19.000 ;        ;
; nWE        ; nRWE        ; 19.000 ;        ;        ; 19.000 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 28.000 ;      ; Rise       ; C7M             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 28.000    ;           ; Rise       ; C7M             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C7M        ; C7M      ; 706      ; 0        ; 0        ; 0        ;
; C7M        ; C7M_2    ; 0        ; 0        ; 14       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C7M        ; C7M      ; 706      ; 0        ; 0        ; 0        ;
; C7M        ; C7M_2    ; 0        ; 0        ; 14       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 428   ; 428  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 264   ; 264  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 02 01:41:37 2019
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C7M C7M
    Info (332105): create_clock -period 1.000 -name C7M_2 C7M_2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -47.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -47.000     -1763.000 C7M 
    Info (332119):   -27.500       -33.000 C7M_2 
Info (332146): Worst-case hold slack is -1.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.500        -3.000 C7M_2 
    Info (332119):     5.000         0.000 C7M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -5.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.500       -22.000 C7M_2 
    Info (332119):    -4.500      -432.000 C7M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 263 megabytes
    Info: Processing ended: Mon Sep 02 01:41:42 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


