index 5
DMU 50
input 2
output 2
instance 5
DMU   i1   i2   o1   o2   eff  err
  1   11   23   31   30    93   15
  2   21   20   26   26    78   10
  3   24   48   28   27    68    4
  4   31   44   39   38    80    9
  5   34   18   24   25    83    2
  6   31   20   25   26    83    4
  7   17   20   14   14    61    3
  8   24   46   38   36    97    4
  9   39   38   43   43    67   17
 10   20   29   38   37    82   18
 11   49   35   46   47    92    7
 12   10   17   18   18    99    5
 13   20   25   22   22    76    5
 14   46   34   57   58    95   19
 15   13   21   30   30    67   19
 16   11   36   29   28    65   14
 17   43   33   39   40    61   16
 18   15   24   31   30    83   15
 19   17   12   14   15    91    1
 20   15   25   35   34    79   19
 21   38   23   44   45    92   16
 22   36   35   46   46    98   11
 23   29   16   33   34    70   17
 24   39   37   41   41    68   15
 25   19   31   23   22    65    7
 26   22   43   32   31    61   12
 27   20   25   24   24    98    2
 28   13   22   24   24    64   13
 29   17   33   27   26    73    9
 30   38   24   34   35    78   10
 31   13   29   31   30    82   14
 32   12   30   23   22    69    9
 33   30   15   32   33    73   15
 34   11   23   27   26    85   13
 35   50   37   61   62    96   19
 36   26   30   36   36    66   18
 37   48   32   48   49    75   18
 38   36   31   35   35    79    8
 39   27   30   32   32    94    5
 40   28   14   24   25    99    3
 41   30   40   31   30    66    8
 42   46   23   46   48    98   12
 43   48   28   50   51    80   19
 44   25   26   20   20    72    2
 45   22   15   23   24    71   10
 46   31   32   42   42    88   14
 47   18   26   32   32    89   13
 48   38   40   40   40    85    7
 49   12   32   26   25    65   12
 50   29   28   38   38    65   19
