Fitter report for SoC_Brain
Tue Jul 24 17:40:31 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 24 17:40:31 2018      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; SoC_Brain                                  ;
; Top-level Entity Name              ; FPGA_Processing                            ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE75U19I7                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,783 / 75,408 ( 2 % )                     ;
;     Total combinational functions  ; 1,710 / 75,408 ( 2 % )                     ;
;     Dedicated logic registers      ; 310 / 75,408 ( < 1 % )                     ;
; Total registers                    ; 310                                        ;
; Total pins                         ; 60 / 293 ( 20 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 1,048,576 / 2,810,880 ( 37 % )             ;
; Embedded Multiplier 9-bit elements ; 19 / 400 ( 5 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE75U19I7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.47        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  47.4%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; AMAmem_waitx    ; Missing drive strength and slew rate ;
; AMAmem_irq0     ; Missing drive strength and slew rate ;
; AMAmem_irq1     ; Missing drive strength and slew rate ;
; led_test        ; Missing drive strength and slew rate ;
; AMAmem_data[0]  ; Missing drive strength and slew rate ;
; AMAmem_data[1]  ; Missing drive strength and slew rate ;
; AMAmem_data[2]  ; Missing drive strength and slew rate ;
; AMAmem_data[3]  ; Missing drive strength and slew rate ;
; AMAmem_data[4]  ; Missing drive strength and slew rate ;
; AMAmem_data[5]  ; Missing drive strength and slew rate ;
; AMAmem_data[6]  ; Missing drive strength and slew rate ;
; AMAmem_data[7]  ; Missing drive strength and slew rate ;
; AMAmem_data[8]  ; Missing drive strength and slew rate ;
; AMAmem_data[9]  ; Missing drive strength and slew rate ;
; AMAmem_data[10] ; Missing drive strength and slew rate ;
; AMAmem_data[11] ; Missing drive strength and slew rate ;
; AMAmem_data[12] ; Missing drive strength and slew rate ;
; AMAmem_data[13] ; Missing drive strength and slew rate ;
; AMAmem_data[14] ; Missing drive strength and slew rate ;
; AMAmem_data[15] ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2324 ) ; 0.00 % ( 0 / 2324 )        ; 0.00 % ( 0 / 2324 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2324 ) ; 0.00 % ( 0 / 2324 )        ; 0.00 % ( 0 / 2324 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2312 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/tony9/Desktop/GitHub/SoC_2018/FPGA/output_files/SoC_Brain.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 1,783 / 75,408 ( 2 % )         ;
;     -- Combinational with no register       ; 1473                           ;
;     -- Register only                        ; 73                             ;
;     -- Combinational with a register        ; 237                            ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 490                            ;
;     -- 3 input functions                    ; 905                            ;
;     -- <=2 input functions                  ; 315                            ;
;     -- Register only                        ; 73                             ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 984                            ;
;     -- arithmetic mode                      ; 726                            ;
;                                             ;                                ;
; Total registers*                            ; 310 / 76,801 ( < 1 % )         ;
;     -- Dedicated logic registers            ; 310 / 75,408 ( < 1 % )         ;
;     -- I/O registers                        ; 0 / 1,393 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 132 / 4,713 ( 3 % )            ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 60 / 293 ( 20 % )              ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                  ;
;                                             ;                                ;
; Global signals                              ; 5                              ;
; M9Ks                                        ; 128 / 305 ( 42 % )             ;
; Total block memory bits                     ; 1,048,576 / 2,810,880 ( 37 % ) ;
; Total block memory implementation bits      ; 1,179,648 / 2,810,880 ( 42 % ) ;
; Embedded Multiplier 9-bit elements          ; 19 / 400 ( 5 % )               ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global clocks                               ; 5 / 20 ( 25 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                   ;
; Peak interconnect usage (total/H/V)         ; 17% / 17% / 17%                ;
; Maximum fan-out                             ; 269                            ;
; Highest non-global fan-out                  ; 254                            ;
; Total fan-out                               ; 8870                           ;
; Average fan-out                             ; 3.74                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1783 / 75408 ( 2 % )  ; 0 / 75408 ( 0 % )              ;
;     -- Combinational with no register       ; 1473                  ; 0                              ;
;     -- Register only                        ; 73                    ; 0                              ;
;     -- Combinational with a register        ; 237                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 490                   ; 0                              ;
;     -- 3 input functions                    ; 905                   ; 0                              ;
;     -- <=2 input functions                  ; 315                   ; 0                              ;
;     -- Register only                        ; 73                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 984                   ; 0                              ;
;     -- arithmetic mode                      ; 726                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 310                   ; 0                              ;
;     -- Dedicated logic registers            ; 310 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 132 / 4713 ( 3 % )    ; 0 / 4713 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 60                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 19 / 400 ( 5 % )      ; 0 / 400 ( 0 % )                ;
; Total memory bits                           ; 1048576               ; 0                              ;
; Total RAM block bits                        ; 1179648               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 128 / 305 ( 41 % )    ; 0 / 305 ( 0 % )                ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 285                   ; 1                              ;
;     -- Registered Input Connections         ; 269                   ; 0                              ;
;     -- Output Connections                   ; 17                    ; 269                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9251                  ; 277                            ;
;     -- Registered Connections               ; 2233                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 270                            ;
;     -- hard_block:auto_generated_inst       ; 270                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 40                    ; 1                              ;
;     -- Output Ports                         ; 4                     ; 1                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AMAmem_adr[0]  ; B2    ; 1        ; 0            ; 57           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[10] ; H1    ; 1        ; 0            ; 41           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[11] ; H2    ; 1        ; 0            ; 42           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[12] ; H3    ; 1        ; 0            ; 50           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[13] ; H4    ; 1        ; 0            ; 50           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[14] ; H6    ; 1        ; 0            ; 52           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[1]  ; C1    ; 1        ; 0            ; 55           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[2]  ; C2    ; 1        ; 0            ; 55           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[3]  ; D2    ; 1        ; 0            ; 54           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[4]  ; E1    ; 1        ; 0            ; 49           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[5]  ; E3    ; 1        ; 0            ; 56           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[6]  ; F1    ; 1        ; 0            ; 47           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[7]  ; F2    ; 1        ; 0            ; 48           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[8]  ; G3    ; 1        ; 0            ; 58           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_adr[9]  ; G4    ; 1        ; 0            ; 58           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_csx     ; AA10  ; 3        ; 47           ; 0            ; 7            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_rdx     ; AA7   ; 3        ; 18           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; AMAmem_wrx     ; AA8   ; 3        ; 36           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_llc        ; T21   ; 5        ; 94           ; 31           ; 14           ; 141                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_llc2       ; G21   ; 6        ; 94           ; 31           ; 0            ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; href           ; AA12  ; 4        ; 49           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; odd            ; A11   ; 8        ; 47           ; 62           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; resetx         ; T16   ; 4        ; 88           ; 0            ; 0            ; 254                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[0]         ; C21   ; 6        ; 94           ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[10]        ; H20   ; 6        ; 94           ; 45           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[11]        ; H21   ; 6        ; 94           ; 40           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[12]        ; H22   ; 6        ; 94           ; 39           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[13]        ; J18   ; 6        ; 94           ; 41           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[14]        ; J19   ; 6        ; 94           ; 44           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[15]        ; J20   ; 6        ; 94           ; 43           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[1]         ; C22   ; 6        ; 94           ; 53           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[2]         ; D21   ; 6        ; 94           ; 49           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[3]         ; D22   ; 6        ; 94           ; 49           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[4]         ; F17   ; 6        ; 94           ; 58           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[5]         ; F19   ; 6        ; 94           ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[6]         ; F21   ; 6        ; 94           ; 43           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[7]         ; F22   ; 6        ; 94           ; 42           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[8]         ; H17   ; 6        ; 94           ; 50           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vpo[9]         ; H19   ; 6        ; 94           ; 45           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vref           ; AA11  ; 3        ; 49           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AMAmem_irq0  ; AB10  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMAmem_irq1  ; AB5   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMAmem_waitx ; AA9   ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_test     ; AA19  ; 4        ; 76           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; AMAmem_data[0]  ; V4    ; 2        ; 0            ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[10] ; N2    ; 2        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[11] ; N5    ; 2        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[12] ; N6    ; 2        ; 0            ; 18           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[13] ; P1    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[14] ; P2    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[15] ; P3    ; 2        ; 0            ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[1]  ; V3    ; 2        ; 0            ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[2]  ; AA1   ; 2        ; 0            ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[3]  ; L6    ; 2        ; 0            ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[4]  ; M1    ; 2        ; 0            ; 28           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[5]  ; M2    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[6]  ; M3    ; 2        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[7]  ; M4    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[8]  ; M6    ; 2        ; 0            ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
; AMAmem_data[9]  ; N1    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; AMAmem_csx~input     ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R19n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R9p                  ; Use as regular IO        ; vpo[5]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 19 / 31 ( 61 % ) ; 2.5V          ; --           ;
; 2        ; 16 / 37 ( 43 % ) ; 2.5V          ; --           ;
; 3        ; 7 / 36 ( 19 % )  ; 2.5V          ; --           ;
; 4        ; 3 / 40 ( 8 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 38 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 18 / 35 ( 51 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 38 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 1 / 38 ( 3 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 422        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 416        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 410        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 401        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 399        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 397        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 390        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 388        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 384        ; 8        ; odd                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 382        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 339        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 90         ; 2        ; AMAmem_data[2]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 127        ; 3        ; AMAmem_rdx                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 144        ; 3        ; AMAmem_wrx                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 146        ; 3        ; AMAmem_waitx                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 158        ; 3        ; AMAmem_csx                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 160        ; 3        ; vref                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 162        ; 4        ; href                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 201        ; 4        ; led_test                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 119        ; 3        ; AMAmem_irq1                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 159        ; 3        ; AMAmem_irq0                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 161        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 163        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 2          ; 1        ; AMAmem_adr[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 423        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 417        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 411        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 402        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 400        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 398        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 391        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 389        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 385        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 383        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 340        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1        ; AMAmem_adr[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 7          ; 1        ; AMAmem_adr[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 414        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 406        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 405        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 394        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 337        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 313        ; 6        ; vpo[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 312        ; 6        ; vpo[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; AMAmem_adr[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 415        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 386        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 334        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 333        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 338        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 305        ; 6        ; vpo[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 304        ; 6        ; vpo[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 17         ; 1        ; AMAmem_adr[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; AMAmem_adr[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 403        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 327        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; AMAmem_adr[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AMAmem_adr[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 418        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 413        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 330        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 328        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 323        ; 6        ; vpo[4]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 307        ; 6        ; vpo[5]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 294        ; 6        ; vpo[6]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 293        ; 6        ; vpo[7]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 53         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; AMAmem_adr[8]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 0          ; 1        ; AMAmem_adr[9]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 273        ; 6        ; clk_llc2                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 272        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; AMAmem_adr[10]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 29         ; 1        ; AMAmem_adr[11]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 15         ; 1        ; AMAmem_adr[12]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; AMAmem_adr[13]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; AMAmem_adr[14]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ; 309        ; 6        ; vpo[8]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 299        ; 6        ; vpo[9]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 298        ; 6        ; vpo[10]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 288        ; 6        ; vpo[11]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 287        ; 6        ; vpo[12]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ; 290        ; 6        ; vpo[13]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 296        ; 6        ; vpo[14]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 295        ; 6        ; vpo[15]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 45         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 44         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 46         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 278        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 283        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 49         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 48         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 51         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 50         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 47         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 56         ; 2        ; AMAmem_data[3]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 277        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 276        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 60         ; 2        ; AMAmem_data[4]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 59         ; 2        ; AMAmem_data[5]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 62         ; 2        ; AMAmem_data[6]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 61         ; 2        ; AMAmem_data[7]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 57         ; 2        ; AMAmem_data[8]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 275        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 274        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 64         ; 2        ; AMAmem_data[9]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 63         ; 2        ; AMAmem_data[10]                                           ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 72         ; 2        ; AMAmem_data[11]                                           ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 80         ; 2        ; AMAmem_data[12]                                           ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 68         ; 2        ; AMAmem_data[13]                                           ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 2        ; AMAmem_data[14]                                           ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 74         ; 2        ; AMAmem_data[15]                                           ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 55         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 54         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 215        ; 4        ; resetx                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 271        ; 5        ; clk_llc                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 270        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 92         ; 2        ; AMAmem_data[1]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 91         ; 2        ; AMAmem_data[0]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V8       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 27.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 9.0 MHz                                                             ;
; Nominal VCO frequency         ; 900.0 MHz                                                           ;
; VCO post scale K counter      ; --                                                                  ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 138 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 18.01 MHz                                                           ;
; Freq max lock                 ; 39.01 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 100                                                                 ;
; N value                       ; 3                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 19                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 450 kHz to 560 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_2                                                               ;
; Inclk0 signal                 ; clk_llc                                                             ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 100  ; 27  ; 100.0 MHz        ; 0 (0 ps)    ; 5.00 (138 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                 ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; |FPGA_Processing                            ; 1783 (939)  ; 310 (302)                 ; 0 (0)         ; 1048576     ; 128  ; 19           ; 5       ; 7         ; 60   ; 0            ; 1473 (639)   ; 73 (73)           ; 237 (227)        ; |FPGA_Processing                                                                                                    ; work         ;
;    |RAM:RAM_inst|                           ; 101 (0)     ; 8 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 8 (0)            ; |FPGA_Processing|RAM:RAM_inst                                                                                       ; work         ;
;       |altsyncram:altsyncram_component|     ; 101 (0)     ; 8 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 8 (0)            ; |FPGA_Processing|RAM:RAM_inst|altsyncram:altsyncram_component                                                       ; work         ;
;          |altsyncram_59g1:auto_generated|   ; 101 (8)     ; 8 (8)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 8 (5)            ; |FPGA_Processing|RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated                        ; work         ;
;             |decode_rsa:decode3|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3     ; work         ;
;             |decode_rsa:rden_decode|        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode ; work         ;
;             |mux_qob:mux2|                  ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 3 (3)            ; |FPGA_Processing|RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2           ; work         ;
;    |lpm_divide:Div0|                        ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_divide:Div0                                                                                    ; work         ;
;       |lpm_divide_5jm:auto_generated|       ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_divide:Div0|lpm_divide_5jm:auto_generated                                                      ; work         ;
;          |sign_div_unsign_tlh:divider|      ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider                          ; work         ;
;             |alt_u_div_d7f:divider|         ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (188)    ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider    ; work         ;
;    |lpm_divide:Div1|                        ; 527 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 524 (0)      ; 0 (0)             ; 3 (0)            ; |FPGA_Processing|lpm_divide:Div1                                                                                    ; work         ;
;       |lpm_divide_4jm:auto_generated|       ; 527 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 524 (0)      ; 0 (0)             ; 3 (0)            ; |FPGA_Processing|lpm_divide:Div1|lpm_divide_4jm:auto_generated                                                      ; work         ;
;          |sign_div_unsign_slh:divider|      ; 527 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 524 (0)      ; 0 (0)             ; 3 (0)            ; |FPGA_Processing|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider                          ; work         ;
;             |alt_u_div_c7f:divider|         ; 527 (527)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 524 (524)    ; 0 (0)             ; 3 (3)            ; |FPGA_Processing|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider    ; work         ;
;    |lpm_mult:Mult0|                         ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |FPGA_Processing|lpm_mult:Mult0                                                                                     ; work         ;
;       |mult_6ft:auto_generated|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |FPGA_Processing|lpm_mult:Mult0|mult_6ft:auto_generated                                                             ; work         ;
;    |lpm_mult:Mult10|                        ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult10                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult10|multcore:mult_core                                                                 ; work         ;
;          |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                |add_sub_jgh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated ; work         ;
;    |lpm_mult:Mult5|                         ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult5                                                                                     ; work         ;
;       |mult_6ft:auto_generated|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult5|mult_6ft:auto_generated                                                             ; work         ;
;    |lpm_mult:Mult6|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult6                                                                                     ; work         ;
;       |mult_6ft:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult6|mult_6ft:auto_generated                                                             ; work         ;
;    |lpm_mult:Mult7|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult7                                                                                     ; work         ;
;       |mult_dft:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult7|mult_dft:auto_generated                                                             ; work         ;
;    |lpm_mult:Mult8|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult8                                                                                     ; work         ;
;       |mult_bft:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult8|mult_bft:auto_generated                                                             ; work         ;
;    |lpm_mult:Mult9|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult9                                                                                     ; work         ;
;       |mult_fgt:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|lpm_mult:Mult9|mult_fgt:auto_generated                                                             ; work         ;
;    |pll:pll_inst|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|pll:pll_inst                                                                                       ; work         ;
;       |altpll:altpll_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|pll:pll_inst|altpll:altpll_component                                                               ; work         ;
;          |pll_altpll:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_Processing|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                     ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; vpo[0]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vpo[1]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vpo[2]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vpo[3]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vpo[4]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vpo[5]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vpo[6]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vpo[7]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_waitx    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_irq0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_irq1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_test        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_data[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AMAmem_csx      ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; resetx          ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; odd             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; vref            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_llc         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; href            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; AMAmem_rdx      ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_wrx      ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; clk_llc2        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[1]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[0]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[3]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AMAmem_adr[2]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AMAmem_adr[5]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[4]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[7]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AMAmem_adr[6]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[9]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AMAmem_adr[8]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AMAmem_adr[11]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[10]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AMAmem_adr[13]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AMAmem_adr[12]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AMAmem_adr[14]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; vpo[14]         ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; vpo[13]         ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; vpo[12]         ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; vpo[11]         ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; vpo[10]         ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; vpo[9]          ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; vpo[8]          ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; vpo[15]         ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                              ;
+-------------------------------+-------------------+---------+
; Source Pin / Fanout           ; Pad To Core Index ; Setting ;
+-------------------------------+-------------------+---------+
; vpo[0]                        ;                   ;         ;
; vpo[1]                        ;                   ;         ;
; vpo[2]                        ;                   ;         ;
; vpo[3]                        ;                   ;         ;
; vpo[4]                        ;                   ;         ;
; vpo[5]                        ;                   ;         ;
; vpo[6]                        ;                   ;         ;
; vpo[7]                        ;                   ;         ;
; AMAmem_data[0]                ;                   ;         ;
; AMAmem_data[1]                ;                   ;         ;
; AMAmem_data[2]                ;                   ;         ;
; AMAmem_data[3]                ;                   ;         ;
; AMAmem_data[4]                ;                   ;         ;
; AMAmem_data[5]                ;                   ;         ;
; AMAmem_data[6]                ;                   ;         ;
; AMAmem_data[7]                ;                   ;         ;
; AMAmem_data[8]                ;                   ;         ;
; AMAmem_data[9]                ;                   ;         ;
; AMAmem_data[10]               ;                   ;         ;
; AMAmem_data[11]               ;                   ;         ;
; AMAmem_data[12]               ;                   ;         ;
; AMAmem_data[13]               ;                   ;         ;
; AMAmem_data[14]               ;                   ;         ;
; AMAmem_data[15]               ;                   ;         ;
; AMAmem_csx                    ;                   ;         ;
;      - AMAmem_data[0]~output  ; 0                 ; 6       ;
;      - AMAmem_data[1]~output  ; 0                 ; 6       ;
;      - AMAmem_data[2]~output  ; 0                 ; 6       ;
;      - AMAmem_data[3]~output  ; 0                 ; 6       ;
;      - AMAmem_data[4]~output  ; 0                 ; 6       ;
;      - AMAmem_data[5]~output  ; 0                 ; 6       ;
;      - AMAmem_data[6]~output  ; 0                 ; 6       ;
;      - AMAmem_data[7]~output  ; 0                 ; 6       ;
;      - AMAmem_data[8]~output  ; 0                 ; 6       ;
;      - AMAmem_data[9]~output  ; 0                 ; 6       ;
;      - AMAmem_data[10]~output ; 0                 ; 6       ;
;      - AMAmem_data[11]~output ; 0                 ; 6       ;
;      - AMAmem_data[12]~output ; 0                 ; 6       ;
;      - AMAmem_data[13]~output ; 0                 ; 6       ;
;      - AMAmem_data[14]~output ; 0                 ; 6       ;
;      - AMAmem_data[15]~output ; 0                 ; 6       ;
;      - waitx                  ; 0                 ; 6       ;
;      - Selector1~0            ; 0                 ; 6       ;
;      - Selector3~2            ; 0                 ; 6       ;
;      - always26~0             ; 0                 ; 6       ;
; resetx                        ;                   ;         ;
;      - vadr[15]               ; 0                 ; 6       ;
;      - oddframe_d1            ; 0                 ; 6       ;
;      - oddframe_d3            ; 0                 ; 6       ;
;      - cs[1]                  ; 0                 ; 6       ;
;      - cs[2]                  ; 0                 ; 6       ;
;      - waitx_d1               ; 0                 ; 6       ;
;      - waitx_d2               ; 0                 ; 6       ;
;      - waitx_d3               ; 0                 ; 6       ;
;      - waitx_d4               ; 0                 ; 6       ;
;      - waitx_d5               ; 0                 ; 6       ;
;      - waitx_d6               ; 0                 ; 6       ;
;      - waitx_d7               ; 0                 ; 6       ;
;      - waitx_d8               ; 0                 ; 6       ;
;      - waitx_d9               ; 0                 ; 6       ;
;      - waitx_d10              ; 0                 ; 6       ;
;      - led_blink[5]           ; 0                 ; 6       ;
;      - vadr[14]               ; 0                 ; 6       ;
;      - led_blink[4]           ; 0                 ; 6       ;
;      - vadr[13]               ; 0                 ; 6       ;
;      - led_blink[3]           ; 0                 ; 6       ;
;      - vadr[12]               ; 0                 ; 6       ;
;      - led_blink[2]           ; 0                 ; 6       ;
;      - vadr[11]               ; 0                 ; 6       ;
;      - led_blink[1]           ; 0                 ; 6       ;
;      - vadr[10]               ; 0                 ; 6       ;
;      - vadr[0]                ; 0                 ; 6       ;
;      - vadr[1]                ; 0                 ; 6       ;
;      - vadr[2]                ; 0                 ; 6       ;
;      - vadr[3]                ; 0                 ; 6       ;
;      - vadr[4]                ; 0                 ; 6       ;
;      - vadr[5]                ; 0                 ; 6       ;
;      - vadr[6]                ; 0                 ; 6       ;
;      - vadr[7]                ; 0                 ; 6       ;
;      - vadr[8]                ; 0                 ; 6       ;
;      - vadr[9]                ; 0                 ; 6       ;
;      - R_int[17]              ; 0                 ; 6       ;
;      - R_int[20]              ; 0                 ; 6       ;
;      - R_int[18]              ; 0                 ; 6       ;
;      - R_int[19]              ; 0                 ; 6       ;
;      - R_int[16]              ; 0                 ; 6       ;
;      - B_int[17]              ; 0                 ; 6       ;
;      - B_int[20]              ; 0                 ; 6       ;
;      - B_int[18]              ; 0                 ; 6       ;
;      - B_int[19]              ; 0                 ; 6       ;
;      - B_int[16]              ; 0                 ; 6       ;
;      - R_int[15]              ; 0                 ; 6       ;
;      - B_int[15]              ; 0                 ; 6       ;
;      - R_int[14]              ; 0                 ; 6       ;
;      - B_int[14]              ; 0                 ; 6       ;
;      - R_int[13]              ; 0                 ; 6       ;
;      - B_int[13]              ; 0                 ; 6       ;
;      - G_int[17]              ; 0                 ; 6       ;
;      - G_int[20]              ; 0                 ; 6       ;
;      - G_int[18]              ; 0                 ; 6       ;
;      - G_int[19]              ; 0                 ; 6       ;
;      - G_int[16]              ; 0                 ; 6       ;
;      - G_int[15]              ; 0                 ; 6       ;
;      - G_int[14]              ; 0                 ; 6       ;
;      - G_int[13]              ; 0                 ; 6       ;
;      - G_int[12]              ; 0                 ; 6       ;
;      - max[7]                 ; 0                 ; 6       ;
;      - max[0]                 ; 0                 ; 6       ;
;      - min[0]                 ; 0                 ; 6       ;
;      - max[1]                 ; 0                 ; 6       ;
;      - min[1]                 ; 0                 ; 6       ;
;      - max[2]                 ; 0                 ; 6       ;
;      - min[2]                 ; 0                 ; 6       ;
;      - max[3]                 ; 0                 ; 6       ;
;      - min[3]                 ; 0                 ; 6       ;
;      - max[4]                 ; 0                 ; 6       ;
;      - min[4]                 ; 0                 ; 6       ;
;      - max[5]                 ; 0                 ; 6       ;
;      - min[5]                 ; 0                 ; 6       ;
;      - max[6]                 ; 0                 ; 6       ;
;      - min[6]                 ; 0                 ; 6       ;
;      - min[7]                 ; 0                 ; 6       ;
;      - A_int[20]              ; 0                 ; 6       ;
;      - A_int[19]              ; 0                 ; 6       ;
;      - A_int[18]              ; 0                 ; 6       ;
;      - C_int[20]              ; 0                 ; 6       ;
;      - C_int[19]              ; 0                 ; 6       ;
;      - C_int[18]              ; 0                 ; 6       ;
;      - B1_int[20]             ; 0                 ; 6       ;
;      - B1_int[19]             ; 0                 ; 6       ;
;      - B1_int[18]             ; 0                 ; 6       ;
;      - B2_int[20]             ; 0                 ; 6       ;
;      - B2_int[19]             ; 0                 ; 6       ;
;      - B2_int[18]             ; 0                 ; 6       ;
;      - vpo_wrxd1              ; 0                 ; 6       ;
;      - vpo_wrxd3              ; 0                 ; 6       ;
;      - cs[6]                  ; 0                 ; 6       ;
;      - cs[4]                  ; 0                 ; 6       ;
;      - cs[3]                  ; 0                 ; 6       ;
;      - cs[5]                  ; 0                 ; 6       ;
;      - cs[0]                  ; 0                 ; 6       ;
;      - oddframe_d2            ; 0                 ; 6       ;
;      - led_blink[0]           ; 0                 ; 6       ;
;      - vpo_wrxd2              ; 0                 ; 6       ;
;      - clk_div[1]             ; 0                 ; 6       ;
;      - href2                  ; 0                 ; 6       ;
;      - clk_div[0]             ; 0                 ; 6       ;
;      - ram_state[0]           ; 0                 ; 6       ;
;      - ram_state[2]           ; 0                 ; 6       ;
;      - ram_state[1]           ; 0                 ; 6       ;
;      - ram_state[4]           ; 0                 ; 6       ;
;      - ram_state[3]           ; 0                 ; 6       ;
;      - ram_R[11]~10           ; 0                 ; 6       ;
;      - A_addr                 ; 0                 ; 6       ;
;      - vdata[0]               ; 0                 ; 6       ;
;      - ram_R[0]~41            ; 0                 ; 6       ;
;      - Adr[8]~0               ; 0                 ; 6       ;
;      - vdata[10]              ; 0                 ; 6       ;
;      - ram_G[5]~51            ; 0                 ; 6       ;
;      - vdata[13]              ; 0                 ; 6       ;
;      - vdata[11]              ; 0                 ; 6       ;
;      - b[4]                   ; 0                 ; 6       ;
;      - g[4]                   ; 0                 ; 6       ;
;      - r[2]                   ; 0                 ; 6       ;
;      - g[5]                   ; 0                 ; 6       ;
;      - h_dividend[5]          ; 0                 ; 6       ;
;      - h_dividend[7]          ; 0                 ; 6       ;
;      - h_dividend[6]          ; 0                 ; 6       ;
;      - h_dividend[4]          ; 0                 ; 6       ;
;      - h_dividend[3]          ; 0                 ; 6       ;
;      - h_dividend[2]          ; 0                 ; 6       ;
;      - h_dividend[1]          ; 0                 ; 6       ;
;      - h_dividend[0]          ; 0                 ; 6       ;
;      - h_divisor[1]           ; 0                 ; 6       ;
;      - h_divisor[0]           ; 0                 ; 6       ;
;      - h_divisor[7]           ; 0                 ; 6       ;
;      - h_divisor[4]           ; 0                 ; 6       ;
;      - h_divisor[5]           ; 0                 ; 6       ;
;      - h_divisor[6]           ; 0                 ; 6       ;
;      - h_divisor[2]           ; 0                 ; 6       ;
;      - h_divisor[3]           ; 0                 ; 6       ;
;      - h_add[6]               ; 0                 ; 6       ;
;      - h_add[7]               ; 0                 ; 6       ;
;      - h_add[0]               ; 0                 ; 6       ;
;      - v[4]                   ; 0                 ; 6       ;
;      - v[3]                   ; 0                 ; 6       ;
;      - v[2]                   ; 0                 ; 6       ;
;      - v[5]                   ; 0                 ; 6       ;
;      - v[7]                   ; 0                 ; 6       ;
;      - v[6]                   ; 0                 ; 6       ;
;      - s_dividend[0]          ; 0                 ; 6       ;
;      - s_divisor[0]           ; 0                 ; 6       ;
;      - s_divisor[2]           ; 0                 ; 6       ;
;      - s_divisor[7]           ; 0                 ; 6       ;
;      - s_divisor[4]           ; 0                 ; 6       ;
;      - s_divisor[5]           ; 0                 ; 6       ;
;      - s_divisor[6]           ; 0                 ; 6       ;
;      - s_divisor[3]           ; 0                 ; 6       ;
;      - s_divisor[1]           ; 0                 ; 6       ;
;      - v[1]                   ; 0                 ; 6       ;
;      - X_int[18]              ; 0                 ; 6       ;
;      - X_int[17]              ; 0                 ; 6       ;
;      - C_int[17]              ; 0                 ; 6       ;
;      - X_int[16]              ; 0                 ; 6       ;
;      - C_int[16]              ; 0                 ; 6       ;
;      - X_int[15]              ; 0                 ; 6       ;
;      - C_int[15]              ; 0                 ; 6       ;
;      - X_int[14]              ; 0                 ; 6       ;
;      - C_int[14]              ; 0                 ; 6       ;
;      - X_int[13]              ; 0                 ; 6       ;
;      - C_int[13]              ; 0                 ; 6       ;
;      - X_int[12]              ; 0                 ; 6       ;
;      - C_int[12]              ; 0                 ; 6       ;
;      - X_int[11]              ; 0                 ; 6       ;
;      - C_int[11]              ; 0                 ; 6       ;
;      - X_int[10]              ; 0                 ; 6       ;
;      - C_int[10]              ; 0                 ; 6       ;
;      - X_int[9]               ; 0                 ; 6       ;
;      - C_int[9]               ; 0                 ; 6       ;
;      - X_int[8]               ; 0                 ; 6       ;
;      - C_int[8]               ; 0                 ; 6       ;
;      - X_int[7]               ; 0                 ; 6       ;
;      - C_int[7]               ; 0                 ; 6       ;
;      - X_int[6]               ; 0                 ; 6       ;
;      - B2_int[6]              ; 0                 ; 6       ;
;      - X_int[5]               ; 0                 ; 6       ;
;      - B2_int[5]              ; 0                 ; 6       ;
;      - X_int[4]               ; 0                 ; 6       ;
;      - B2_int[4]              ; 0                 ; 6       ;
;      - CodeCnt[1]             ; 0                 ; 6       ;
;      - X_int[19]              ; 0                 ; 6       ;
;      - X_int[20]              ; 0                 ; 6       ;
;      - B1_int[17]             ; 0                 ; 6       ;
;      - B1_int[16]             ; 0                 ; 6       ;
;      - B1_int[15]             ; 0                 ; 6       ;
;      - B1_int[14]             ; 0                 ; 6       ;
;      - B1_int[13]             ; 0                 ; 6       ;
;      - B1_int[12]             ; 0                 ; 6       ;
;      - B1_int[11]             ; 0                 ; 6       ;
;      - B1_int[10]             ; 0                 ; 6       ;
;      - B1_int[9]              ; 0                 ; 6       ;
;      - B1_int[8]              ; 0                 ; 6       ;
;      - B1_int[7]              ; 0                 ; 6       ;
;      - A_int[5]               ; 0                 ; 6       ;
;      - B2_int[17]             ; 0                 ; 6       ;
;      - B2_int[16]             ; 0                 ; 6       ;
;      - B2_int[15]             ; 0                 ; 6       ;
;      - B2_int[14]             ; 0                 ; 6       ;
;      - B2_int[13]             ; 0                 ; 6       ;
;      - B2_int[12]             ; 0                 ; 6       ;
;      - B2_int[11]             ; 0                 ; 6       ;
;      - B2_int[10]             ; 0                 ; 6       ;
;      - B2_int[9]              ; 0                 ; 6       ;
;      - B2_int[8]              ; 0                 ; 6       ;
;      - B2_int[7]              ; 0                 ; 6       ;
;      - A_int[17]              ; 0                 ; 6       ;
;      - A_int[16]              ; 0                 ; 6       ;
;      - A_int[15]              ; 0                 ; 6       ;
;      - A_int[14]              ; 0                 ; 6       ;
;      - A_int[13]              ; 0                 ; 6       ;
;      - A_int[12]              ; 0                 ; 6       ;
;      - A_int[11]              ; 0                 ; 6       ;
;      - A_int[10]              ; 0                 ; 6       ;
;      - A_int[9]               ; 0                 ; 6       ;
;      - A_int[8]               ; 0                 ; 6       ;
;      - A_int[7]               ; 0                 ; 6       ;
;      - A_int[6]               ; 0                 ; 6       ;
;      - CodeCnt[0]             ; 0                 ; 6       ;
;      - Cb_Data1[6]            ; 0                 ; 6       ;
;      - Cb_Data1[5]            ; 0                 ; 6       ;
;      - Cb_Data1[4]            ; 0                 ; 6       ;
;      - Cb_Data1[3]            ; 0                 ; 6       ;
;      - Cb_Data1[2]            ; 0                 ; 6       ;
;      - Cb_Data1[1]            ; 0                 ; 6       ;
;      - Y_Data2[1]             ; 0                 ; 6       ;
;      - Y_Data1[1]             ; 0                 ; 6       ;
;      - Cb_Data1[0]            ; 0                 ; 6       ;
;      - Cr_Data1[1]            ; 0                 ; 6       ;
;      - Cr_Data1[0]            ; 0                 ; 6       ;
;      - Y_Data1[7]             ; 0                 ; 6       ;
;      - Y_Data1[6]             ; 0                 ; 6       ;
;      - Y_Data1[5]             ; 0                 ; 6       ;
;      - Y_Data1[4]             ; 0                 ; 6       ;
;      - Y_Data1[0]             ; 0                 ; 6       ;
;      - Y_Data1[2]             ; 0                 ; 6       ;
;      - Y_Data1[3]             ; 0                 ; 6       ;
;      - Y_Data2[7]             ; 0                 ; 6       ;
;      - Y_Data2[6]             ; 0                 ; 6       ;
;      - Y_Data2[5]             ; 0                 ; 6       ;
;      - Y_Data2[4]             ; 0                 ; 6       ;
;      - Y_Data2[0]             ; 0                 ; 6       ;
;      - Y_Data2[2]             ; 0                 ; 6       ;
;      - Y_Data2[3]             ; 0                 ; 6       ;
;      - Cb_Data1[7]            ; 0                 ; 6       ;
;      - Cr_Data1[7]            ; 0                 ; 6       ;
;      - Cr_Data1[2]            ; 0                 ; 6       ;
;      - Cr_Data1[3]            ; 0                 ; 6       ;
;      - Cr_Data1[4]            ; 0                 ; 6       ;
;      - Cr_Data1[5]            ; 0                 ; 6       ;
;      - Cr_Data1[6]            ; 0                 ; 6       ;
; odd                           ;                   ;         ;
; vref                          ;                   ;         ;
; clk_llc                       ;                   ;         ;
; href                          ;                   ;         ;
; AMAmem_rdx                    ;                   ;         ;
;      - ns[6]~1                ; 0                 ; 6       ;
;      - Selector0~0            ; 0                 ; 6       ;
;      - always26~0             ; 0                 ; 6       ;
; AMAmem_wrx                    ;                   ;         ;
;      - ns[4]~2                ; 1                 ; 6       ;
;      - Selector1~1            ; 1                 ; 6       ;
;      - Selector3~2            ; 1                 ; 6       ;
; clk_llc2                      ;                   ;         ;
; AMAmem_adr[1]                 ;                   ;         ;
;      - Equal11~0              ; 0                 ; 6       ;
;      - vmem_addr[1]~4         ; 0                 ; 6       ;
;      - Adr[1]~feeder          ; 0                 ; 6       ;
; AMAmem_adr[0]                 ;                   ;         ;
;      - Adr[0]                 ; 0                 ; 6       ;
;      - Equal11~0              ; 0                 ; 6       ;
;      - vmem_addr[0]~3         ; 0                 ; 6       ;
; AMAmem_adr[3]                 ;                   ;         ;
;      - Equal11~1              ; 1                 ; 6       ;
;      - vmem_addr[3]~6         ; 1                 ; 6       ;
;      - Adr[3]~feeder          ; 1                 ; 6       ;
; AMAmem_adr[2]                 ;                   ;         ;
;      - Adr[2]                 ; 1                 ; 6       ;
;      - Equal11~1              ; 1                 ; 6       ;
;      - vmem_addr[2]~5         ; 1                 ; 6       ;
; AMAmem_adr[5]                 ;                   ;         ;
;      - Equal11~2              ; 0                 ; 6       ;
;      - vmem_addr[5]~8         ; 0                 ; 6       ;
;      - Adr[5]~feeder          ; 0                 ; 6       ;
; AMAmem_adr[4]                 ;                   ;         ;
;      - Adr[4]                 ; 0                 ; 6       ;
;      - Equal11~2              ; 0                 ; 6       ;
;      - vmem_addr[4]~7         ; 0                 ; 6       ;
; AMAmem_adr[7]                 ;                   ;         ;
;      - Adr[7]                 ; 1                 ; 6       ;
;      - Equal11~3              ; 1                 ; 6       ;
;      - vmem_addr[7]~10        ; 1                 ; 6       ;
; AMAmem_adr[6]                 ;                   ;         ;
;      - Adr[6]                 ; 0                 ; 6       ;
;      - Equal11~3              ; 0                 ; 6       ;
;      - vmem_addr[6]~9         ; 0                 ; 6       ;
; AMAmem_adr[9]                 ;                   ;         ;
;      - Equal11~5              ; 1                 ; 6       ;
;      - vmem_addr[9]~12        ; 1                 ; 6       ;
;      - Adr[9]~feeder          ; 1                 ; 6       ;
; AMAmem_adr[8]                 ;                   ;         ;
;      - Adr[8]                 ; 1                 ; 6       ;
;      - Equal11~5              ; 1                 ; 6       ;
;      - vmem_addr[8]~11        ; 1                 ; 6       ;
; AMAmem_adr[11]                ;                   ;         ;
;      - Adr[11]                ; 0                 ; 6       ;
;      - Equal11~6              ; 0                 ; 6       ;
;      - vmem_addr[11]~14       ; 0                 ; 6       ;
; AMAmem_adr[10]                ;                   ;         ;
;      - Adr[10]                ; 0                 ; 6       ;
;      - Equal11~6              ; 0                 ; 6       ;
;      - vmem_addr[10]~13       ; 0                 ; 6       ;
; AMAmem_adr[13]                ;                   ;         ;
;      - Equal11~7              ; 1                 ; 6       ;
;      - vmem_addr[13]~2        ; 1                 ; 6       ;
;      - Adr[13]~feeder         ; 1                 ; 6       ;
; AMAmem_adr[12]                ;                   ;         ;
;      - Adr[12]                ; 1                 ; 6       ;
;      - Equal11~7              ; 1                 ; 6       ;
;      - vmem_addr[12]~15       ; 1                 ; 6       ;
; AMAmem_adr[14]                ;                   ;         ;
;      - Adr[14]                ; 1                 ; 6       ;
;      - Equal11~8              ; 1                 ; 6       ;
;      - vmem_addr[14]~0        ; 1                 ; 6       ;
; vpo[14]                       ;                   ;         ;
;      - Cb_Data1[6]            ; 0                 ; 6       ;
;      - Y_Data1[6]             ; 0                 ; 6       ;
;      - Y_Data2[6]             ; 0                 ; 6       ;
;      - Cr_Data1[6]            ; 0                 ; 6       ;
; vpo[13]                       ;                   ;         ;
;      - Y_Data1[5]             ; 1                 ; 6       ;
;      - Y_Data2[5]             ; 1                 ; 6       ;
;      - Cr_Data1[5]~feeder     ; 1                 ; 6       ;
;      - Cb_Data1[5]~feeder     ; 1                 ; 6       ;
; vpo[12]                       ;                   ;         ;
;      - Y_Data1[4]             ; 0                 ; 6       ;
;      - Y_Data2[4]             ; 0                 ; 6       ;
;      - Cr_Data1[4]~feeder     ; 0                 ; 6       ;
;      - Cb_Data1[4]~feeder     ; 0                 ; 6       ;
; vpo[11]                       ;                   ;         ;
;      - Y_Data1[3]             ; 1                 ; 6       ;
;      - Y_Data2[3]             ; 1                 ; 6       ;
;      - Cr_Data1[3]~feeder     ; 1                 ; 6       ;
;      - Cb_Data1[3]~feeder     ; 1                 ; 6       ;
; vpo[10]                       ;                   ;         ;
;      - Y_Data1[2]             ; 0                 ; 6       ;
;      - Y_Data2[2]             ; 0                 ; 6       ;
;      - Cb_Data1[2]~feeder     ; 0                 ; 6       ;
;      - Cr_Data1[2]~feeder     ; 0                 ; 6       ;
; vpo[9]                        ;                   ;         ;
;      - Cr_Data1[1]            ; 0                 ; 6       ;
;      - Cb_Data1[1]            ; 0                 ; 6       ;
;      - Y_Data1[1]~feeder      ; 0                 ; 6       ;
;      - Y_Data2[1]~feeder      ; 0                 ; 6       ;
; vpo[8]                        ;                   ;         ;
;      - Cr_Data1[0]            ; 0                 ; 6       ;
;      - Cb_Data1[0]            ; 0                 ; 6       ;
;      - Y_Data1[0]             ; 0                 ; 6       ;
;      - Y_Data2[0]             ; 0                 ; 6       ;
; vpo[15]                       ;                   ;         ;
;      - Y_Data2[7]             ; 1                 ; 6       ;
;      - Y_Data1[7]             ; 1                 ; 6       ;
;      - Cb_Data1[7]~feeder     ; 1                 ; 6       ;
;      - Cr_Data1[7]~feeder     ; 1                 ; 6       ;
+-------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; AMAmem_csx                                                                                                        ; PIN_AA10           ; 20      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; Adr[8]~0                                                                                                          ; LCCOMB_X48_Y36_N12 ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; CodeCnt[1]                                                                                                        ; FF_X50_Y38_N21     ; 125     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal0~0                                                                                                          ; LCCOMB_X56_Y44_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal1~0                                                                                                          ; LCCOMB_X63_Y40_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal1~1                                                                                                          ; LCCOMB_X58_Y41_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal1~2                                                                                                          ; LCCOMB_X63_Y41_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode826w[3]~0   ; LCCOMB_X47_Y38_N10 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode843w[3]~0   ; LCCOMB_X47_Y38_N16 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode853w[3]~0   ; LCCOMB_X47_Y38_N0  ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode863w[3]~0   ; LCCOMB_X47_Y38_N28 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode873w[3]~0   ; LCCOMB_X47_Y38_N2  ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode883w[3]~0   ; LCCOMB_X47_Y38_N30 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode893w[3]~0   ; LCCOMB_X47_Y38_N18 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode903w[3]~0   ; LCCOMB_X47_Y38_N4  ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode826w[3] ; LCCOMB_X48_Y38_N4  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode843w[3] ; LCCOMB_X48_Y38_N24 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode853w[3] ; LCCOMB_X48_Y38_N14 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode863w[3] ; LCCOMB_X48_Y38_N18 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode873w[3] ; LCCOMB_X48_Y38_N28 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode883w[3] ; LCCOMB_X48_Y38_N2  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode893w[3] ; LCCOMB_X48_Y38_N12 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode903w[3] ; LCCOMB_X48_Y38_N6  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk_div[1]                                                                                                        ; FF_X52_Y47_N29     ; 19      ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clk_llc                                                                                                           ; PIN_T21            ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_llc                                                                                                           ; PIN_T21            ; 140     ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clk_llc2                                                                                                          ; PIN_G21            ; 2       ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cs[5]                                                                                                             ; FF_X49_Y39_N19     ; 136     ; Clock enable, Read enable ; no     ; --                   ; --               ; --                        ;
; h_add~2                                                                                                           ; LCCOMB_X53_Y47_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; h_dividend[0]~3                                                                                                   ; LCCOMB_X54_Y44_N18 ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; href                                                                                                              ; PIN_AA12           ; 4       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; href2_wr~0                                                                                                        ; LCCOMB_X50_Y38_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; max~8                                                                                                             ; LCCOMB_X53_Y42_N14 ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; min~12                                                                                                            ; LCCOMB_X52_Y42_N4  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; odd                                                                                                               ; PIN_A11            ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; oddframe~0                                                                                                        ; LCCOMB_X48_Y38_N16 ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                   ; PLL_2              ; 269     ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; ram_R[0]~41                                                                                                       ; LCCOMB_X48_Y36_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_R[11]~12                                                                                                      ; LCCOMB_X52_Y36_N4  ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_R[4]~32                                                                                                       ; LCCOMB_X52_Y36_N24 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; resetx                                                                                                            ; PIN_T16            ; 254     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; vadr[14]                                                                                                          ; FF_X49_Y38_N31     ; 6       ; Clock                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; vadr~45                                                                                                           ; LCCOMB_X50_Y38_N24 ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_div[1]                                                                      ; FF_X52_Y47_N29 ; 19      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk_llc                                                                         ; PIN_T21        ; 140     ; 19                                   ; Global Clock         ; GCLK9            ; --                        ;
; clk_llc2                                                                        ; PIN_G21        ; 2       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2          ; 269     ; 49                                   ; Global Clock         ; GCLK8            ; --                        ;
; vadr[14]                                                                        ; FF_X49_Y38_N31 ; 6       ; 1                                    ; Global Clock         ; GCLK13           ; --                        ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; resetx~input                                                                                                                ; 254     ;
; cs[5]                                                                                                                       ; 136     ;
; vmem_addr[12]~15                                                                                                            ; 128     ;
; vmem_addr[11]~14                                                                                                            ; 128     ;
; vmem_addr[10]~13                                                                                                            ; 128     ;
; vmem_addr[9]~12                                                                                                             ; 128     ;
; vmem_addr[8]~11                                                                                                             ; 128     ;
; vmem_addr[7]~10                                                                                                             ; 128     ;
; vmem_addr[6]~9                                                                                                              ; 128     ;
; vmem_addr[5]~8                                                                                                              ; 128     ;
; vmem_addr[4]~7                                                                                                              ; 128     ;
; vmem_addr[3]~6                                                                                                              ; 128     ;
; vmem_addr[2]~5                                                                                                              ; 128     ;
; vmem_addr[1]~4                                                                                                              ; 128     ;
; vmem_addr[0]~3                                                                                                              ; 128     ;
; CodeCnt[1]                                                                                                                  ; 125     ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]                            ; 48      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1]                            ; 48      ;
; ram_state[0]                                                                                                                ; 43      ;
; vdata[10]                                                                                                                   ; 40      ;
; vdata[0]                                                                                                                    ; 40      ;
; s_divisor[7]                                                                                                                ; 35      ;
; ram_R[9]~3                                                                                                                  ; 34      ;
; s_divisor[2]                                                                                                                ; 32      ;
; s_divisor[0]                                                                                                                ; 32      ;
; s_divisor[1]                                                                                                                ; 31      ;
; s_divisor[3]                                                                                                                ; 31      ;
; G2[1]~0                                                                                                                     ; 30      ;
; cs[1]                                                                                                                       ; 30      ;
; Equal7~4                                                                                                                    ; 29      ;
; B2[2]~1                                                                                                                     ; 29      ;
; s_divisor[6]                                                                                                                ; 29      ;
; s_divisor[5]                                                                                                                ; 29      ;
; s_divisor[4]                                                                                                                ; 29      ;
; ram_R[9]~7                                                                                                                  ; 29      ;
; h_dividend[0]~3                                                                                                             ; 28      ;
; G2[0]~1                                                                                                                     ; 28      ;
; Add21~18                                                                                                                    ; 28      ;
; R2[1]~1                                                                                                                     ; 27      ;
; R2[2]~0                                                                                                                     ; 27      ;
; ram_R[9]~4                                                                                                                  ; 27      ;
; B2[1]~0                                                                                                                     ; 26      ;
; R2[0]~2                                                                                                                     ; 25      ;
; B2[0]~2                                                                                                                     ; 25      ;
; Cr_Data1[7]                                                                                                                 ; 24      ;
; Cb_Data1[7]                                                                                                                 ; 24      ;
; vdata[13]                                                                                                                   ; 24      ;
; ram_R[4]~29                                                                                                                 ; 24      ;
; CodeCnt[0]                                                                                                                  ; 23      ;
; ram_R[11]~12                                                                                                                ; 21      ;
; ram_state[4]                                                                                                                ; 21      ;
; AMAmem_csx~input                                                                                                            ; 20      ;
; G[1]~0                                                                                                                      ; 20      ;
; h_divisor[7]                                                                                                                ; 20      ;
; G[2]~1                                                                                                                      ; 19      ;
; ram_state[1]                                                                                                                ; 19      ;
; ram_state[2]                                                                                                                ; 19      ;
; ram_state[3]                                                                                                                ; 18      ;
; cs[2]                                                                                                                       ; 18      ;
; R[0]~0                                                                                                                      ; 17      ;
; G[3]~2                                                                                                                      ; 17      ;
; B[0]~1                                                                                                                      ; 17      ;
; B[1]~0                                                                                                                      ; 17      ;
; ~GND                                                                                                                        ; 16      ;
; always13~1                                                                                                                  ; 16      ;
; R[1]~1                                                                                                                      ; 16      ;
; h_divisor[1]                                                                                                                ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode863w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode863w[3]~0             ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode826w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode826w[3]~0             ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode853w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode853w[3]~0             ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode843w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode843w[3]~0             ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode903w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode903w[3]~0             ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode873w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode873w[3]~0             ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode883w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode883w[3]~0             ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:rden_decode|w_anode893w[3]           ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode893w[3]~0             ; 16      ;
; ram_R[9]~2                                                                                                                  ; 16      ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]                            ; 16      ;
; oddframe~0                                                                                                                  ; 16      ;
; h_divisor[3]                                                                                                                ; 15      ;
; h_divisor[2]                                                                                                                ; 15      ;
; Adr[8]~0                                                                                                                    ; 15      ;
; vadr~45                                                                                                                     ; 15      ;
; h_dividend[0]~0                                                                                                             ; 14      ;
; Equal9~4                                                                                                                    ; 14      ;
; h_divisor[0]                                                                                                                ; 14      ;
; G[0]~3                                                                                                                      ; 13      ;
; h_divisor[6]                                                                                                                ; 13      ;
; h_divisor[5]                                                                                                                ; 13      ;
; h_divisor[4]                                                                                                                ; 13      ;
; ram_R[4]~32                                                                                                                 ; 12      ;
; vadr[15]                                                                                                                    ; 12      ;
; Add5~0                                                                                                                      ; 11      ;
; Add2~0                                                                                                                      ; 11      ;
; LessThan8~7                                                                                                                 ; 11      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_29_result_int[9]~18 ; 11      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_28_result_int[9]~18 ; 11      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_27_result_int[9]~18 ; 11      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_26_result_int[9]~18 ; 11      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_25_result_int[9]~18 ; 11      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_24_result_int[9]~18 ; 11      ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_11_result_int[9]~18 ; 11      ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_10_result_int[9]~18 ; 11      ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_9_result_int[9]~18  ; 11      ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_8_result_int[9]~18  ; 11      ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_7_result_int[8]~16  ; 11      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_30_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_23_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_22_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_21_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_20_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_19_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_18_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_17_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_16_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_15_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_14_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_13_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_12_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_11_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_10_result_int[9]~18 ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_9_result_int[9]~18  ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_8_result_int[9]~18  ; 10      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_7_result_int[8]~16  ; 10      ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_12_result_int[9]~18 ; 10      ;
; vadr[13]                                                                                                                    ; 10      ;
; vadr[14]                                                                                                                    ; 10      ;
; LessThan3~6                                                                                                                 ; 9       ;
; vmem_addr[13]~2                                                                                                             ; 9       ;
; vmem_addr[15]~1                                                                                                             ; 9       ;
; vmem_addr[14]~0                                                                                                             ; 9       ;
; Equal11~9                                                                                                                   ; 9       ;
; Add20~16                                                                                                                    ; 9       ;
; Equal1~2                                                                                                                    ; 8       ;
; Equal1~1                                                                                                                    ; 8       ;
; Equal0~0                                                                                                                    ; 8       ;
; Equal1~0                                                                                                                    ; 8       ;
; min~12                                                                                                                      ; 8       ;
; max~8                                                                                                                       ; 8       ;
; h_add~2                                                                                                                     ; 8       ;
; always13~0                                                                                                                  ; 8       ;
; h_dividend[0]                                                                                                               ; 8       ;
; h_dividend[1]                                                                                                               ; 8       ;
; vdata[11]                                                                                                                   ; 8       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|_~0                                             ; 8       ;
; ram_G[5]                                                                                                                    ; 8       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_6_result_int[7]~14  ; 8       ;
; h_dividend[2]                                                                                                               ; 7       ;
; h_dividend[4]                                                                                                               ; 7       ;
; h_dividend[6]                                                                                                               ; 7       ;
; h_dividend[5]                                                                                                               ; 7       ;
; max[6]                                                                                                                      ; 7       ;
; max[7]                                                                                                                      ; 7       ;
; max[5]                                                                                                                      ; 7       ;
; max[4]                                                                                                                      ; 7       ;
; max[3]                                                                                                                      ; 7       ;
; max[2]                                                                                                                      ; 7       ;
; max[1]                                                                                                                      ; 7       ;
; G_int[20]                                                                                                                   ; 7       ;
; G_int[19]                                                                                                                   ; 7       ;
; G_int[18]                                                                                                                   ; 7       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_6_result_int[7]~14  ; 7       ;
; Add19~12                                                                                                                    ; 7       ;
; Add19~10                                                                                                                    ; 7       ;
; Add19~8                                                                                                                     ; 7       ;
; Equal8~4                                                                                                                    ; 6       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|selnose[165]~3              ; 6       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|selnose[99]~0               ; 6       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|selnose[75]                 ; 6       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|selnose[45]~0               ; 6       ;
; h_dividend[3]                                                                                                               ; 6       ;
; h_dividend[7]                                                                                                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~79                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~74                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~69                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~64                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~59                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~54                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~49                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~44                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~39                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~34                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~29                               ; 6       ;
; ram_R[9]~8                                                                                                                  ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~24                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~19                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~14                               ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~9                                ; 6       ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|mux_qob:mux2|_~4                                ; 6       ;
; ram_B[11]                                                                                                                   ; 6       ;
; ram_B[10]                                                                                                                   ; 6       ;
; ram_B[9]                                                                                                                    ; 6       ;
; ram_B[8]                                                                                                                    ; 6       ;
; ram_B[7]                                                                                                                    ; 6       ;
; ram_G[12]                                                                                                                   ; 6       ;
; ram_G[11]                                                                                                                   ; 6       ;
; ram_G[10]                                                                                                                   ; 6       ;
; ram_G[9]                                                                                                                    ; 6       ;
; ram_G[8]                                                                                                                    ; 6       ;
; ram_G[7]                                                                                                                    ; 6       ;
; ram_R[11]                                                                                                                   ; 6       ;
; ram_R[10]                                                                                                                   ; 6       ;
; ram_R[9]                                                                                                                    ; 6       ;
; ram_R[8]                                                                                                                    ; 6       ;
; ram_R[7]                                                                                                                    ; 6       ;
; href2_wr~0                                                                                                                  ; 6       ;
; vpo_wrxd1                                                                                                                   ; 6       ;
; max[0]                                                                                                                      ; 6       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_5_result_int[6]~12  ; 6       ;
; odd~input                                                                                                                   ; 5       ;
; Y_Data2[4]                                                                                                                  ; 5       ;
; Y_Data1[4]                                                                                                                  ; 5       ;
; always14~5                                                                                                                  ; 5       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|selnose[132]~2              ; 5       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|selnose[60]                 ; 5       ;
; ram_G[0]~37                                                                                                                 ; 5       ;
; ram_R~23                                                                                                                    ; 5       ;
; ram_B[5]                                                                                                                    ; 5       ;
; ram_B[6]                                                                                                                    ; 5       ;
; ram_G[6]                                                                                                                    ; 5       ;
; ram_R[5]                                                                                                                    ; 5       ;
; ram_R[6]                                                                                                                    ; 5       ;
; cs[0]                                                                                                                       ; 5       ;
; vpo_wrxd3                                                                                                                   ; 5       ;
; R_int[20]                                                                                                                   ; 5       ;
; R_int[19]                                                                                                                   ; 5       ;
; R_int[18]                                                                                                                   ; 5       ;
; B_int[20]                                                                                                                   ; 5       ;
; B_int[19]                                                                                                                   ; 5       ;
; B_int[18]                                                                                                                   ; 5       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_4_result_int[5]~10  ; 5       ;
; Add19~14                                                                                                                    ; 5       ;
; Add19~6                                                                                                                     ; 5       ;
; Add19~4                                                                                                                     ; 5       ;
; vpo[15]~input                                                                                                               ; 4       ;
; vpo[8]~input                                                                                                                ; 4       ;
; vpo[9]~input                                                                                                                ; 4       ;
; vpo[10]~input                                                                                                               ; 4       ;
; vpo[11]~input                                                                                                               ; 4       ;
; vpo[12]~input                                                                                                               ; 4       ;
; vpo[13]~input                                                                                                               ; 4       ;
; vpo[14]~input                                                                                                               ; 4       ;
; href~input                                                                                                                  ; 4       ;
; vref~input                                                                                                                  ; 4       ;
; Y_Data2[5]                                                                                                                  ; 4       ;
; Y_Data1[5]                                                                                                                  ; 4       ;
; always14~29                                                                                                                 ; 4       ;
; r[2]~0                                                                                                                      ; 4       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|selnose[66]~1               ; 4       ;
; h_add[7]                                                                                                                    ; 4       ;
; ram_G[0]~38                                                                                                                 ; 4       ;
; ram_R[9]~28                                                                                                                 ; 4       ;
; ram_B[1]                                                                                                                    ; 4       ;
; ram_B[2]                                                                                                                    ; 4       ;
; ram_B[3]                                                                                                                    ; 4       ;
; ram_B[4]                                                                                                                    ; 4       ;
; ram_G[1]                                                                                                                    ; 4       ;
; ram_G[2]                                                                                                                    ; 4       ;
; ram_G[3]                                                                                                                    ; 4       ;
; ram_G[4]                                                                                                                    ; 4       ;
; ram_R[1]                                                                                                                    ; 4       ;
; ram_R[2]                                                                                                                    ; 4       ;
; ram_R[3]                                                                                                                    ; 4       ;
; ram_R[4]                                                                                                                    ; 4       ;
; href2                                                                                                                       ; 4       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_3_result_int[4]~8   ; 4       ;
; Add19~2                                                                                                                     ; 4       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_3_result_int[4]~8   ; 4       ;
; AMAmem_adr[14]~input                                                                                                        ; 3       ;
; AMAmem_adr[12]~input                                                                                                        ; 3       ;
; AMAmem_adr[13]~input                                                                                                        ; 3       ;
; AMAmem_adr[10]~input                                                                                                        ; 3       ;
; AMAmem_adr[11]~input                                                                                                        ; 3       ;
; AMAmem_adr[8]~input                                                                                                         ; 3       ;
; AMAmem_adr[9]~input                                                                                                         ; 3       ;
; AMAmem_adr[6]~input                                                                                                         ; 3       ;
; AMAmem_adr[7]~input                                                                                                         ; 3       ;
; AMAmem_adr[4]~input                                                                                                         ; 3       ;
; AMAmem_adr[5]~input                                                                                                         ; 3       ;
; AMAmem_adr[2]~input                                                                                                         ; 3       ;
; AMAmem_adr[3]~input                                                                                                         ; 3       ;
; AMAmem_adr[0]~input                                                                                                         ; 3       ;
; AMAmem_adr[1]~input                                                                                                         ; 3       ;
; AMAmem_wrx~input                                                                                                            ; 3       ;
; AMAmem_rdx~input                                                                                                            ; 3       ;
; Y_Data2[6]                                                                                                                  ; 3       ;
; Y_Data1[6]                                                                                                                  ; 3       ;
; Cr_Data1[0]                                                                                                                 ; 3       ;
; Cr_Data1[1]                                                                                                                 ; 3       ;
; Cb_Data1[0]                                                                                                                 ; 3       ;
; Cb_Data1[1]                                                                                                                 ; 3       ;
; Cb_Data1[2]                                                                                                                 ; 3       ;
; Cb_Data1[3]                                                                                                                 ; 3       ;
; Cb_Data1[4]                                                                                                                 ; 3       ;
; Cb_Data1[5]                                                                                                                 ; 3       ;
; Cb_Data1[6]                                                                                                                 ; 3       ;
; X_int[20]                                                                                                                   ; 3       ;
; X_int[19]                                                                                                                   ; 3       ;
; X_int[5]                                                                                                                    ; 3       ;
; X_int[6]                                                                                                                    ; 3       ;
; X_int[7]                                                                                                                    ; 3       ;
; X_int[8]                                                                                                                    ; 3       ;
; X_int[9]                                                                                                                    ; 3       ;
; X_int[10]                                                                                                                   ; 3       ;
; X_int[11]                                                                                                                   ; 3       ;
; X_int[12]                                                                                                                   ; 3       ;
; X_int[13]                                                                                                                   ; 3       ;
; X_int[14]                                                                                                                   ; 3       ;
; X_int[15]                                                                                                                   ; 3       ;
; X_int[16]                                                                                                                   ; 3       ;
; X_int[17]                                                                                                                   ; 3       ;
; X_int[18]                                                                                                                   ; 3       ;
; LessThan2~5                                                                                                                 ; 3       ;
; always14~23                                                                                                                 ; 3       ;
; LessThan11~3                                                                                                                ; 3       ;
; LessThan11~1                                                                                                                ; 3       ;
; LessThan10~2                                                                                                                ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[257]~245           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[248]~237           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[239]~229           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[230]~221           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[221]~213           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[212]~205           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[203]~197           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[194]~187           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[185]~186           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[176]~177           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[167]~168           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[158]~159           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[149]~150           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[140]~141           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[131]~133           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[122]~123           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[113]~122           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[104]~113           ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[95]~104            ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[86]~95             ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[77]~86             ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[68]~77             ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[59]~68             ; 3       ;
; s_dividend[0]                                                                                                               ; 3       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[95]~70             ; 3       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[86]~62             ; 3       ;
; h_add[6]                                                                                                                    ; 3       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[77]~54             ; 3       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[68]~46             ; 3       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[59]~36             ; 3       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|selnose[30]                 ; 3       ;
; ram_state[4]~5                                                                                                              ; 3       ;
; ram_R[0]~41                                                                                                                 ; 3       ;
; ram_B[0]                                                                                                                    ; 3       ;
; ram_G[0]                                                                                                                    ; 3       ;
; ram_R[0]                                                                                                                    ; 3       ;
; cs[3]                                                                                                                       ; 3       ;
; oddframe_d1                                                                                                                 ; 3       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_2_result_int[3]~6   ; 3       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~18                  ; 3       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[20]~91             ; 2       ;
; Cr_Data1[6]                                                                                                                 ; 2       ;
; Cr_Data1[5]                                                                                                                 ; 2       ;
; Cr_Data1[4]                                                                                                                 ; 2       ;
; Cr_Data1[3]                                                                                                                 ; 2       ;
; Cr_Data1[2]                                                                                                                 ; 2       ;
; Y_Data2[7]                                                                                                                  ; 2       ;
; Y_Data1[7]                                                                                                                  ; 2       ;
; Y_Data1[1]                                                                                                                  ; 2       ;
; Y_Data2[1]                                                                                                                  ; 2       ;
; A_int[5]                                                                                                                    ; 2       ;
; B2_int[4]                                                                                                                   ; 2       ;
; X_int[4]                                                                                                                    ; 2       ;
; B2_int[5]                                                                                                                   ; 2       ;
; B2_int[6]                                                                                                                   ; 2       ;
; LessThan8~3                                                                                                                 ; 2       ;
; LessThan7~1                                                                                                                 ; 2       ;
; b~0                                                                                                                         ; 2       ;
; LessThan30~0                                                                                                                ; 2       ;
; g[5]~4                                                                                                                      ; 2       ;
; always14~20                                                                                                                 ; 2       ;
; always14~19                                                                                                                 ; 2       ;
; LessThan9~3                                                                                                                 ; 2       ;
; LessThan9~2                                                                                                                 ; 2       ;
; LessThan9~1                                                                                                                 ; 2       ;
; LessThan25~1                                                                                                                ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[261]~258           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[262]~257           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[263]~256           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[264]~255           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[265]~254           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[266]~253           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[252]~250           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[253]~249           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[254]~248           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[255]~247           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[256]~246           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[243]~242           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[244]~241           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[245]~240           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[246]~239           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[247]~238           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[234]~234           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[235]~233           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[236]~232           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[237]~231           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[238]~230           ; 2       ;
; LessThan25~0                                                                                                                ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[225]~226           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[226]~225           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[227]~224           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[228]~223           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[229]~222           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[216]~218           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[217]~217           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[218]~216           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[219]~215           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[220]~214           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[207]~210           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[208]~209           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[209]~208           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[210]~207           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[211]~206           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[198]~202           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[199]~201           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[200]~200           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[201]~199           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[202]~198           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[189]~192           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[190]~191           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[191]~190           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[192]~189           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[193]~188           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[180]~183           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[181]~182           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[182]~181           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[183]~180           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[184]~179           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[175]~178           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[171]~174           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[172]~173           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[173]~172           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[174]~171           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[165]~170           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[166]~169           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[162]~165           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[163]~164           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[164]~163           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[155]~162           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[156]~161           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[157]~160           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[153]~156           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[154]~155           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[145]~154           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[146]~153           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[147]~152           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[148]~151           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[144]~147           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[135]~146           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[136]~145           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[137]~144           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[138]~143           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[139]~142           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[126]~138           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[127]~137           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[128]~136           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[129]~135           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[130]~134           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[117]~128           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[118]~127           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[119]~126           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[120]~125           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[121]~124           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[108]~119           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[109]~118           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[110]~117           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[111]~116           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[112]~115           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[103]~114           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[99]~110            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[100]~109           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[101]~108           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[102]~107           ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[93]~106            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[94]~105            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[90]~101            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[91]~100            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[92]~99             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[83]~98             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[84]~97             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[85]~96             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[81]~92             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[82]~91             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[73]~90             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[74]~89             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[75]~88             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[76]~87             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[72]~83             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[63]~82             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[64]~81             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[65]~80             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[66]~79             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[67]~78             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[54]~73             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[55]~72             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[56]~71             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[57]~70             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[58]~69             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[60]~67             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[45]~66             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[46]~65             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[47]~64             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[48]~63             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[49]~62             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[50]~61             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[36]~60             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[37]~59             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[38]~58             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[39]~57             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[40]~56             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[27]~55             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[28]~54             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[29]~53             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[30]~52             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[18]~51             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[19]~50             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[20]~49             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[9]~48              ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[10]~47             ; 2       ;
; v[6]                                                                                                                        ; 2       ;
; v[7]                                                                                                                        ; 2       ;
; v[5]                                                                                                                        ; 2       ;
; v[2]                                                                                                                        ; 2       ;
; v[3]                                                                                                                        ; 2       ;
; v[4]                                                                                                                        ; 2       ;
; always14~4                                                                                                                  ; 2       ;
; always14~2                                                                                                                  ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[99]~83             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[100]~82            ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[101]~81            ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[102]~80            ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[103]~79            ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[104]~78            ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|romout[0][2]~11                                                                          ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[90]~75             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[91]~74             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[92]~73             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[93]~72             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[94]~71             ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|romout[0][3]~10                                                                          ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[81]~67             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[82]~66             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[83]~65             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[84]~64             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[85]~63             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[72]~59             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[73]~58             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[74]~57             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[75]~56             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[76]~55             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[63]~51             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[64]~50             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[65]~49             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[66]~48             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[67]~47             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[60]~42             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[54]~41             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[55]~40             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[56]~39             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[57]~38             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[58]~37             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[50]~35             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[45]~34             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[46]~33             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[47]~32             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[48]~31             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[49]~30             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[40]~29             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[36]~28             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[37]~27             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[38]~26             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[39]~25             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[30]~24             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[27]~23             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[28]~22             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[29]~21             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[18]~20             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[19]~19             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[10]~17             ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[9]~16              ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[10]~15             ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|romout[0][6]~8                                                                           ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|romout[1][4]~2                                                                           ; 2       ;
; ram_G~47                                                                                                                    ; 2       ;
; ram_G~42                                                                                                                    ; 2       ;
; ram_R[9]~11                                                                                                                 ; 2       ;
; ram_R[11]~10                                                                                                                ; 2       ;
; ram_R[9]~1                                                                                                                  ; 2       ;
; ram_R[9]~0                                                                                                                  ; 2       ;
; clk_div[0]                                                                                                                  ; 2       ;
; always26~0                                                                                                                  ; 2       ;
; Selector3~2                                                                                                                 ; 2       ;
; clk_div[1]                                                                                                                  ; 2       ;
; led_blink[0]                                                                                                                ; 2       ;
; Selector2~1                                                                                                                 ; 2       ;
; Selector2~0                                                                                                                 ; 2       ;
; AMAmem_irq1~0                                                                                                               ; 2       ;
; oddframe_d3                                                                                                                 ; 2       ;
; waitx_d9                                                                                                                    ; 2       ;
; waitx_d8                                                                                                                    ; 2       ;
; waitx_d7                                                                                                                    ; 2       ;
; waitx_d6                                                                                                                    ; 2       ;
; waitx_d5                                                                                                                    ; 2       ;
; waitx_d4                                                                                                                    ; 2       ;
; waitx_d3                                                                                                                    ; 2       ;
; waitx_d2                                                                                                                    ; 2       ;
; waitx_d1                                                                                                                    ; 2       ;
; waitx                                                                                                                       ; 2       ;
; Add18~0                                                                                                                     ; 2       ;
; min[6]                                                                                                                      ; 2       ;
; min[7]                                                                                                                      ; 2       ;
; min[4]                                                                                                                      ; 2       ;
; min[5]                                                                                                                      ; 2       ;
; min[2]                                                                                                                      ; 2       ;
; min[3]                                                                                                                      ; 2       ;
; min[0]                                                                                                                      ; 2       ;
; min[1]                                                                                                                      ; 2       ;
; G_int[15]                                                                                                                   ; 2       ;
; G_int[16]                                                                                                                   ; 2       ;
; G_int[17]                                                                                                                   ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_31_result_int[9]~18 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_29_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_28_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_27_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_26_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_25_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_24_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_23_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_22_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_21_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_20_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_19_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_18_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_17_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_16_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_15_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_14_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_13_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_12_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_11_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_10_result_int[6]~12 ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_9_result_int[6]~12  ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_8_result_int[6]~12  ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|add_sub_7_result_int[6]~12  ; 2       ;
; Add21~16                                                                                                                    ; 2       ;
; Add21~14                                                                                                                    ; 2       ;
; Add21~12                                                                                                                    ; 2       ;
; Add21~10                                                                                                                    ; 2       ;
; Add21~8                                                                                                                     ; 2       ;
; Add21~6                                                                                                                     ; 2       ;
; Add21~4                                                                                                                     ; 2       ;
; Add21~2                                                                                                                     ; 2       ;
; Add21~0                                                                                                                     ; 2       ;
; Add20~12                                                                                                                    ; 2       ;
; Add20~10                                                                                                                    ; 2       ;
; Add20~8                                                                                                                     ; 2       ;
; Add20~6                                                                                                                     ; 2       ;
; Add20~4                                                                                                                     ; 2       ;
; Add20~2                                                                                                                     ; 2       ;
; Add20~0                                                                                                                     ; 2       ;
; Add19~0                                                                                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_11_result_int[6]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_10_result_int[6]~12 ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_9_result_int[6]~12  ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_8_result_int[6]~12  ; 2       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|add_sub_7_result_int[6]~12  ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~16                  ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~14                  ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~12                  ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~10                  ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~8                   ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                   ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                   ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                   ; 2       ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                   ; 2       ;
; vadr[0]                                                                                                                     ; 2       ;
; vadr[1]                                                                                                                     ; 2       ;
; vadr[2]                                                                                                                     ; 2       ;
; vadr[3]                                                                                                                     ; 2       ;
; vadr[4]                                                                                                                     ; 2       ;
; vadr[5]                                                                                                                     ; 2       ;
; vadr[6]                                                                                                                     ; 2       ;
; vadr[7]                                                                                                                     ; 2       ;
; vadr[8]                                                                                                                     ; 2       ;
; vadr[9]                                                                                                                     ; 2       ;
; vadr[10]                                                                                                                    ; 2       ;
; vadr[11]                                                                                                                    ; 2       ;
; vadr[12]                                                                                                                    ; 2       ;
; led_blink[5]                                                                                                                ; 2       ;
; clk_llc~input                                                                                                               ; 1       ;
; clk_div[0]~1                                                                                                                ; 1       ;
; href2~0                                                                                                                     ; 1       ;
; led_blink[0]~15                                                                                                             ; 1       ;
; vadr[15]~46                                                                                                                 ; 1       ;
; ram_R[0]~43                                                                                                                 ; 1       ;
; ram_R[0]~42                                                                                                                 ; 1       ;
; ram_G~72                                                                                                                    ; 1       ;
; X_int~22                                                                                                                    ; 1       ;
; X_int~21                                                                                                                    ; 1       ;
; X_int~20                                                                                                                    ; 1       ;
; g~6                                                                                                                         ; 1       ;
; always14~31                                                                                                                 ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[277]~289           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[268]~288           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[259]~287           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[250]~286           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[241]~285           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[232]~284           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[223]~283           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[214]~282           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[205]~281           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[196]~280           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[187]~279           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[178]~278           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[169]~277           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[160]~276           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[151]~275           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[142]~274           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[133]~273           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[124]~272           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[115]~271           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[106]~270           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[97]~269            ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[88]~268            ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[79]~267            ; 1       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[108]~97            ; 1       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[115]~96            ; 1       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[106]~95            ; 1       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[97]~94             ; 1       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[88]~93             ; 1       ;
; lpm_divide:Div0|lpm_divide_5jm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_d7f:divider|StageOut[79]~92             ; 1       ;
; Add46~48                                                                                                                    ; 1       ;
; Add46~47                                                                                                                    ; 1       ;
; Add46~46                                                                                                                    ; 1       ;
; Add46~45                                                                                                                    ; 1       ;
; ram_G~71                                                                                                                    ; 1       ;
; ram_G~70                                                                                                                    ; 1       ;
; ram_G~69                                                                                                                    ; 1       ;
; ram_G~68                                                                                                                    ; 1       ;
; Add44~48                                                                                                                    ; 1       ;
; Add44~47                                                                                                                    ; 1       ;
; Add44~46                                                                                                                    ; 1       ;
; Add44~45                                                                                                                    ; 1       ;
; Add46~44                                                                                                                    ; 1       ;
; Add46~43                                                                                                                    ; 1       ;
; Add46~42                                                                                                                    ; 1       ;
; Add46~41                                                                                                                    ; 1       ;
; Add46~40                                                                                                                    ; 1       ;
; ram_G~67                                                                                                                    ; 1       ;
; ram_G~66                                                                                                                    ; 1       ;
; ram_G~65                                                                                                                    ; 1       ;
; ram_G~64                                                                                                                    ; 1       ;
; ram_G~63                                                                                                                    ; 1       ;
; ram_G~62                                                                                                                    ; 1       ;
; Add44~44                                                                                                                    ; 1       ;
; Add44~43                                                                                                                    ; 1       ;
; Add44~42                                                                                                                    ; 1       ;
; Add44~41                                                                                                                    ; 1       ;
; Add44~40                                                                                                                    ; 1       ;
; Selector3~4                                                                                                                 ; 1       ;
; Add5~3                                                                                                                      ; 1       ;
; Add5~2                                                                                                                      ; 1       ;
; Add5~1                                                                                                                      ; 1       ;
; Y_Data2[3]                                                                                                                  ; 1       ;
; Y_Data2[2]                                                                                                                  ; 1       ;
; Y_Data2[0]                                                                                                                  ; 1       ;
; Add2~3                                                                                                                      ; 1       ;
; Add2~2                                                                                                                      ; 1       ;
; Add2~1                                                                                                                      ; 1       ;
; Y_Data1[3]                                                                                                                  ; 1       ;
; Y_Data1[2]                                                                                                                  ; 1       ;
; Y_Data1[0]                                                                                                                  ; 1       ;
; CodeCnt~2                                                                                                                   ; 1       ;
; CodeCnt~1                                                                                                                   ; 1       ;
; CodeCnt~0                                                                                                                   ; 1       ;
; X_int~19                                                                                                                    ; 1       ;
; X_int~18                                                                                                                    ; 1       ;
; X_int~17                                                                                                                    ; 1       ;
; X_int~16                                                                                                                    ; 1       ;
; X_int~15                                                                                                                    ; 1       ;
; X_int~14                                                                                                                    ; 1       ;
; X_int~13                                                                                                                    ; 1       ;
; X_int~12                                                                                                                    ; 1       ;
; X_int~11                                                                                                                    ; 1       ;
; X_int~10                                                                                                                    ; 1       ;
; X_int~9                                                                                                                     ; 1       ;
; X_int~8                                                                                                                     ; 1       ;
; X_int~7                                                                                                                     ; 1       ;
; X_int~6                                                                                                                     ; 1       ;
; min~11                                                                                                                      ; 1       ;
; min~10                                                                                                                      ; 1       ;
; min~9                                                                                                                       ; 1       ;
; min~8                                                                                                                       ; 1       ;
; LessThan5~7                                                                                                                 ; 1       ;
; LessThan5~6                                                                                                                 ; 1       ;
; LessThan5~5                                                                                                                 ; 1       ;
; LessThan5~4                                                                                                                 ; 1       ;
; LessThan5~3                                                                                                                 ; 1       ;
; LessThan5~2                                                                                                                 ; 1       ;
; LessThan5~1                                                                                                                 ; 1       ;
; LessThan5~0                                                                                                                 ; 1       ;
; LessThan3~5                                                                                                                 ; 1       ;
; LessThan3~4                                                                                                                 ; 1       ;
; LessThan3~3                                                                                                                 ; 1       ;
; LessThan3~2                                                                                                                 ; 1       ;
; LessThan3~1                                                                                                                 ; 1       ;
; LessThan3~0                                                                                                                 ; 1       ;
; A_int[6]                                                                                                                    ; 1       ;
; A_int[7]                                                                                                                    ; 1       ;
; A_int[8]                                                                                                                    ; 1       ;
; A_int[9]                                                                                                                    ; 1       ;
; A_int[10]                                                                                                                   ; 1       ;
; A_int[11]                                                                                                                   ; 1       ;
; A_int[12]                                                                                                                   ; 1       ;
; A_int[13]                                                                                                                   ; 1       ;
; A_int[14]                                                                                                                   ; 1       ;
; A_int[15]                                                                                                                   ; 1       ;
; A_int[16]                                                                                                                   ; 1       ;
; A_int[17]                                                                                                                   ; 1       ;
; B2_int[7]                                                                                                                   ; 1       ;
; B2_int[8]                                                                                                                   ; 1       ;
; B2_int[9]                                                                                                                   ; 1       ;
; B2_int[10]                                                                                                                  ; 1       ;
; B2_int[11]                                                                                                                  ; 1       ;
; B2_int[12]                                                                                                                  ; 1       ;
; B2_int[13]                                                                                                                  ; 1       ;
; B2_int[14]                                                                                                                  ; 1       ;
; B2_int[15]                                                                                                                  ; 1       ;
; B2_int[16]                                                                                                                  ; 1       ;
; B2_int[17]                                                                                                                  ; 1       ;
; B1_int[7]                                                                                                                   ; 1       ;
; B1_int[8]                                                                                                                   ; 1       ;
; B1_int[9]                                                                                                                   ; 1       ;
; B1_int[10]                                                                                                                  ; 1       ;
; B1_int[11]                                                                                                                  ; 1       ;
; B1_int[12]                                                                                                                  ; 1       ;
; B1_int[13]                                                                                                                  ; 1       ;
; B1_int[14]                                                                                                                  ; 1       ;
; B1_int[15]                                                                                                                  ; 1       ;
; B1_int[16]                                                                                                                  ; 1       ;
; B1_int[17]                                                                                                                  ; 1       ;
; C_int[7]                                                                                                                    ; 1       ;
; C_int[8]                                                                                                                    ; 1       ;
; C_int[9]                                                                                                                    ; 1       ;
; C_int[10]                                                                                                                   ; 1       ;
; C_int[11]                                                                                                                   ; 1       ;
; C_int[12]                                                                                                                   ; 1       ;
; C_int[13]                                                                                                                   ; 1       ;
; C_int[14]                                                                                                                   ; 1       ;
; C_int[15]                                                                                                                   ; 1       ;
; C_int[16]                                                                                                                   ; 1       ;
; C_int[17]                                                                                                                   ; 1       ;
; s_divisor~7                                                                                                                 ; 1       ;
; s_divisor~6                                                                                                                 ; 1       ;
; s_divisor~5                                                                                                                 ; 1       ;
; s_divisor~4                                                                                                                 ; 1       ;
; s_divisor~3                                                                                                                 ; 1       ;
; s_divisor~2                                                                                                                 ; 1       ;
; s_divisor~1                                                                                                                 ; 1       ;
; s_divisor~0                                                                                                                 ; 1       ;
; s_dividend~7                                                                                                                ; 1       ;
; h_add~1                                                                                                                     ; 1       ;
; h_add~0                                                                                                                     ; 1       ;
; s_dividend~6                                                                                                                ; 1       ;
; s_dividend~5                                                                                                                ; 1       ;
; s_dividend~4                                                                                                                ; 1       ;
; s_dividend~3                                                                                                                ; 1       ;
; s_dividend~2                                                                                                                ; 1       ;
; s_dividend~1                                                                                                                ; 1       ;
; h_divisor~0                                                                                                                 ; 1       ;
; s_dividend~0                                                                                                                ; 1       ;
; Add13~31                                                                                                                    ; 1       ;
; Add13~30                                                                                                                    ; 1       ;
; h_dividend~17                                                                                                               ; 1       ;
; h_dividend~16                                                                                                               ; 1       ;
; Add13~29                                                                                                                    ; 1       ;
; Add13~28                                                                                                                    ; 1       ;
; h_dividend~15                                                                                                               ; 1       ;
; h_dividend~14                                                                                                               ; 1       ;
; Add13~27                                                                                                                    ; 1       ;
; Add13~26                                                                                                                    ; 1       ;
; h_dividend~13                                                                                                               ; 1       ;
; h_dividend~12                                                                                                               ; 1       ;
; Add13~25                                                                                                                    ; 1       ;
; Add13~24                                                                                                                    ; 1       ;
; h_dividend~11                                                                                                               ; 1       ;
; h_dividend~10                                                                                                               ; 1       ;
; Add13~23                                                                                                                    ; 1       ;
; Add13~22                                                                                                                    ; 1       ;
; h_dividend~9                                                                                                                ; 1       ;
; h_dividend~8                                                                                                                ; 1       ;
; Add13~21                                                                                                                    ; 1       ;
; Add13~20                                                                                                                    ; 1       ;
; h_dividend~7                                                                                                                ; 1       ;
; h_dividend~6                                                                                                                ; 1       ;
; Add13~19                                                                                                                    ; 1       ;
; Add13~18                                                                                                                    ; 1       ;
; h_dividend~5                                                                                                                ; 1       ;
; h_dividend~4                                                                                                                ; 1       ;
; Equal10~4                                                                                                                   ; 1       ;
; Equal10~3                                                                                                                   ; 1       ;
; Equal10~2                                                                                                                   ; 1       ;
; Equal10~1                                                                                                                   ; 1       ;
; Equal10~0                                                                                                                   ; 1       ;
; Add13~13                                                                                                                    ; 1       ;
; Equal7~3                                                                                                                    ; 1       ;
; Equal7~2                                                                                                                    ; 1       ;
; Equal7~1                                                                                                                    ; 1       ;
; Equal7~0                                                                                                                    ; 1       ;
; Add13~12                                                                                                                    ; 1       ;
; LessThan2~4                                                                                                                 ; 1       ;
; LessThan2~3                                                                                                                 ; 1       ;
; LessThan2~2                                                                                                                 ; 1       ;
; LessThan2~1                                                                                                                 ; 1       ;
; LessThan2~0                                                                                                                 ; 1       ;
; Equal8~3                                                                                                                    ; 1       ;
; Equal8~2                                                                                                                    ; 1       ;
; Equal8~1                                                                                                                    ; 1       ;
; Equal8~0                                                                                                                    ; 1       ;
; h_dividend~2                                                                                                                ; 1       ;
; h_dividend~1                                                                                                                ; 1       ;
; Equal9~3                                                                                                                    ; 1       ;
; Equal9~2                                                                                                                    ; 1       ;
; Equal9~1                                                                                                                    ; 1       ;
; Equal9~0                                                                                                                    ; 1       ;
; LessThan8~6                                                                                                                 ; 1       ;
; LessThan8~5                                                                                                                 ; 1       ;
; LessThan8~4                                                                                                                 ; 1       ;
; LessThan8~2                                                                                                                 ; 1       ;
; LessThan8~1                                                                                                                 ; 1       ;
; LessThan8~0                                                                                                                 ; 1       ;
; LessThan7~0                                                                                                                 ; 1       ;
; g~5                                                                                                                         ; 1       ;
; r~2                                                                                                                         ; 1       ;
; r~1                                                                                                                         ; 1       ;
; always14~30                                                                                                                 ; 1       ;
; b~1                                                                                                                         ; 1       ;
; always14~28                                                                                                                 ; 1       ;
; always14~27                                                                                                                 ; 1       ;
; always14~26                                                                                                                 ; 1       ;
; always14~25                                                                                                                 ; 1       ;
; LessThan26~0                                                                                                                ; 1       ;
; v[1]                                                                                                                        ; 1       ;
; always14~24                                                                                                                 ; 1       ;
; g[5]~3                                                                                                                      ; 1       ;
; g[5]~2                                                                                                                      ; 1       ;
; always14~22                                                                                                                 ; 1       ;
; always14~21                                                                                                                 ; 1       ;
; always14~18                                                                                                                 ; 1       ;
; always14~17                                                                                                                 ; 1       ;
; always14~16                                                                                                                 ; 1       ;
; always14~15                                                                                                                 ; 1       ;
; always14~14                                                                                                                 ; 1       ;
; always14~13                                                                                                                 ; 1       ;
; LessThan9~0                                                                                                                 ; 1       ;
; always14~12                                                                                                                 ; 1       ;
; always14~11                                                                                                                 ; 1       ;
; LessThan11~2                                                                                                                ; 1       ;
; LessThan11~0                                                                                                                ; 1       ;
; always14~10                                                                                                                 ; 1       ;
; always14~9                                                                                                                  ; 1       ;
; LessThan16~1                                                                                                                ; 1       ;
; LessThan16~0                                                                                                                ; 1       ;
; always14~8                                                                                                                  ; 1       ;
; always14~7                                                                                                                  ; 1       ;
; always14~6                                                                                                                  ; 1       ;
; LessThan10~1                                                                                                                ; 1       ;
; LessThan10~0                                                                                                                ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[270]~266           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[271]~265           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[272]~264           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[273]~263           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[274]~262           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[275]~261           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[276]~260           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[277]~259           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[267]~252           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[268]~251           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[258]~244           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[259]~243           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[249]~236           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[250]~235           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[240]~228           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[241]~227           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[231]~220           ; 1       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_c7f:divider|StageOut[232]~219           ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                   ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1048576 ; 65536                       ; 16                          ; --                          ; --                          ; 1048576             ; 128  ; None ; M9K_X33_Y20_N0, M9K_X75_Y25_N0, M9K_X87_Y30_N0, M9K_X75_Y49_N0, M9K_X55_Y28_N0, M9K_X87_Y39_N0, M9K_X33_Y32_N0, M9K_X75_Y46_N0, M9K_X55_Y21_N0, M9K_X33_Y33_N0, M9K_X55_Y22_N0, M9K_X33_Y49_N0, M9K_X55_Y46_N0, M9K_X55_Y24_N0, M9K_X15_Y27_N0, M9K_X15_Y32_N0, M9K_X15_Y35_N0, M9K_X15_Y24_N0, M9K_X33_Y35_N0, M9K_X55_Y19_N0, M9K_X55_Y49_N0, M9K_X15_Y39_N0, M9K_X75_Y19_N0, M9K_X55_Y35_N0, M9K_X15_Y37_N0, M9K_X33_Y39_N0, M9K_X33_Y37_N0, M9K_X75_Y41_N0, M9K_X15_Y33_N0, M9K_X33_Y29_N0, M9K_X33_Y28_N0, M9K_X33_Y44_N0, M9K_X33_Y30_N0, M9K_X75_Y39_N0, M9K_X33_Y34_N0, M9K_X33_Y25_N0, M9K_X55_Y36_N0, M9K_X15_Y30_N0, M9K_X55_Y20_N0, M9K_X75_Y36_N0, M9K_X15_Y25_N0, M9K_X75_Y42_N0, M9K_X87_Y41_N0, M9K_X33_Y21_N0, M9K_X87_Y42_N0, M9K_X55_Y41_N0, M9K_X75_Y21_N0, M9K_X55_Y43_N0, M9K_X15_Y41_N0, M9K_X33_Y24_N0, M9K_X33_Y43_N0, M9K_X33_Y23_N0, M9K_X55_Y48_N0, M9K_X33_Y41_N0, M9K_X87_Y37_N0, M9K_X33_Y42_N0, M9K_X75_Y44_N0, M9K_X33_Y36_N0, M9K_X15_Y44_N0, M9K_X87_Y36_N0, M9K_X75_Y33_N0, M9K_X15_Y36_N0, M9K_X75_Y20_N0, M9K_X55_Y47_N0, M9K_X33_Y22_N0, M9K_X75_Y29_N0, M9K_X55_Y39_N0, M9K_X75_Y18_N0, M9K_X75_Y30_N0, M9K_X75_Y31_N0, M9K_X33_Y19_N0, M9K_X75_Y35_N0, M9K_X15_Y42_N0, M9K_X33_Y26_N0, M9K_X75_Y40_N0, M9K_X75_Y48_N0, M9K_X33_Y48_N0, M9K_X33_Y45_N0, M9K_X15_Y40_N0, M9K_X33_Y46_N0, M9K_X87_Y40_N0, M9K_X75_Y37_N0, M9K_X33_Y40_N0, M9K_X33_Y31_N0, M9K_X87_Y43_N0, M9K_X75_Y38_N0, M9K_X55_Y40_N0, M9K_X33_Y38_N0, M9K_X75_Y45_N0, M9K_X15_Y38_N0, M9K_X55_Y23_N0, M9K_X15_Y31_N0, M9K_X55_Y50_N0, M9K_X55_Y37_N0, M9K_X75_Y24_N0, M9K_X75_Y43_N0, M9K_X55_Y44_N0, M9K_X55_Y38_N0, M9K_X55_Y30_N0, M9K_X75_Y23_N0, M9K_X33_Y47_N0, M9K_X75_Y34_N0, M9K_X75_Y26_N0, M9K_X87_Y35_N0, M9K_X55_Y45_N0, M9K_X55_Y42_N0, M9K_X55_Y27_N0, M9K_X75_Y50_N0, M9K_X87_Y34_N0, M9K_X15_Y34_N0, M9K_X55_Y34_N0, M9K_X87_Y38_N0, M9K_X87_Y44_N0, M9K_X75_Y32_N0, M9K_X55_Y31_N0, M9K_X87_Y33_N0, M9K_X75_Y28_N0, M9K_X55_Y32_N0, M9K_X55_Y33_N0, M9K_X55_Y29_N0, M9K_X75_Y22_N0, M9K_X75_Y27_N0, M9K_X87_Y32_N0, M9K_X55_Y18_N0, M9K_X75_Y47_N0, M9K_X55_Y25_N0, M9K_X33_Y27_N0, M9K_X55_Y26_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 5           ; 2                   ; 400               ;
; Simple Multipliers (18-bit)           ; 7           ; 1                   ; 200               ;
; Embedded Multiplier Blocks            ; 10          ; --                  ; 200               ;
; Embedded Multiplier 9-bit elements    ; 19          ; 2                   ; 400               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 12          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_6ft:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X64_Y38_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_6ft:auto_generated|mac_mult3 ;                            ; DSPMULT_X64_Y38_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_6ft:auto_generated|w144w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_6ft:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult5|mult_6ft:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X64_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult5|mult_6ft:auto_generated|mac_mult3 ;                            ; DSPMULT_X64_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult5|mult_6ft:auto_generated|w144w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult5|mult_6ft:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y40_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult9|mult_fgt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult9|mult_fgt:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y43_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult9|mult_fgt:auto_generated|w150w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult9|mult_fgt:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y45_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult7|mult_dft:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X64_Y39_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult7|mult_dft:auto_generated|mac_mult3 ;                            ; DSPMULT_X64_Y39_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult7|mult_dft:auto_generated|w138w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult7|mult_dft:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y43_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult8|mult_bft:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult8|mult_bft:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y44_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult8|mult_bft:auto_generated|w132w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult8|mult_bft:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y44_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult6|mult_6ft:auto_generated|w144w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X64_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult6|mult_6ft:auto_generated|mac_mult1 ;                            ; DSPMULT_X64_Y42_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult6|mult_6ft:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X64_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult6|mult_6ft:auto_generated|mac_mult3 ;                            ; DSPMULT_X64_Y39_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,908 / 238,469 ( 2 % ) ;
; C16 interconnects     ; 322 / 7,238 ( 4 % )     ;
; C4 interconnects      ; 2,373 / 146,424 ( 2 % ) ;
; Direct links          ; 473 / 238,469 ( < 1 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )         ;
; Local interconnects   ; 773 / 81,264 ( < 1 % )  ;
; R24 interconnects     ; 547 / 7,153 ( 8 % )     ;
; R4 interconnects      ; 3,270 / 201,722 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.51) ; Number of LABs  (Total = 132) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 5                             ;
; 3                                           ; 2                             ;
; 4                                           ; 4                             ;
; 5                                           ; 4                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 1                             ;
; 11                                          ; 3                             ;
; 12                                          ; 2                             ;
; 13                                          ; 3                             ;
; 14                                          ; 7                             ;
; 15                                          ; 15                            ;
; 16                                          ; 79                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.05) ; Number of LABs  (Total = 132) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 38                            ;
; 1 Clock                            ; 54                            ;
; 1 Clock enable                     ; 41                            ;
; 1 Sync. clear                      ; 1                             ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.05) ; Number of LABs  (Total = 132) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 0                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 34                            ;
; 16                                           ; 25                            ;
; 17                                           ; 8                             ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 1                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 0                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.67) ; Number of LABs  (Total = 132) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 11                            ;
; 2                                               ; 3                             ;
; 3                                               ; 6                             ;
; 4                                               ; 12                            ;
; 5                                               ; 6                             ;
; 6                                               ; 4                             ;
; 7                                               ; 3                             ;
; 8                                               ; 7                             ;
; 9                                               ; 27                            ;
; 10                                              ; 10                            ;
; 11                                              ; 6                             ;
; 12                                              ; 11                            ;
; 13                                              ; 5                             ;
; 14                                              ; 5                             ;
; 15                                              ; 6                             ;
; 16                                              ; 9                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.06) ; Number of LABs  (Total = 132) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 7                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 6                             ;
; 11                                           ; 9                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 1                             ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 4                             ;
; 20                                           ; 2                             ;
; 21                                           ; 4                             ;
; 22                                           ; 7                             ;
; 23                                           ; 19                            ;
; 24                                           ; 9                             ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 5                             ;
; 30                                           ; 0                             ;
; 31                                           ; 2                             ;
; 32                                           ; 5                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 60        ; 0            ; 60        ; 0            ; 0            ; 60        ; 60        ; 0            ; 60        ; 60        ; 0            ; 20           ; 0            ; 0            ; 56           ; 0            ; 20           ; 56           ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 60        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 60           ; 0         ; 60           ; 60           ; 0         ; 0         ; 60           ; 0         ; 0         ; 60           ; 40           ; 60           ; 60           ; 4            ; 60           ; 40           ; 4            ; 60           ; 60           ; 60           ; 40           ; 60           ; 60           ; 60           ; 60           ; 60           ; 0         ; 60           ; 60           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; vpo[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_waitx       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_irq0        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_irq1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_test           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[8]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[9]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[10]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[11]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[12]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[13]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[14]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_data[15]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_csx         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; resetx             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; odd                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vref               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_llc            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; href               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_rdx         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_wrx         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_llc2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMAmem_adr[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vpo[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                   ;
+------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------------------+----------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]           ; 4.1               ;
; clk_div[1]                                           ; clk_div[1]           ; 2.9               ;
; clk_llc2                                             ; clk_llc2             ; 2.2               ;
; clk_llc2                                             ; clk_llc              ; 1.0               ;
+------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; vadr[14]        ; vadr[14]             ; 2.859             ;
; clk_div[1]      ; clk_div[1]           ; 2.245             ;
; href            ; CodeCnt[1]           ; 0.500             ;
; odd             ; CodeCnt[1]           ; 0.480             ;
; vref            ; CodeCnt[0]           ; 0.480             ;
; href2           ; CodeCnt[0]           ; 0.480             ;
; CodeCnt[0]      ; CodeCnt[1]           ; 0.240             ;
; CodeCnt[1]      ; CodeCnt[1]           ; 0.240             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE75U19I7 for design "SoC_Brain"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 100, clock division of 27, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40U19I7 is compatible
    Info (176445): Device EP4CE40U19A7 is compatible
    Info (176445): Device EP4CE30U19A7 is compatible
    Info (176445): Device EP4CE55U19I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoC_Brain.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_llc~input (placed in PIN T21 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node clk_llc2~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node clk_div[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node comb~0
        Info (176357): Destination node clk_div[1]~0
Info (176353): Automatically promoted node vadr[14] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vadr[14]~43
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode893w[3]~0
        Info (176357): Destination node vmem_addr[14]~0
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode883w[3]~0
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode873w[3]~0
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode903w[3]~0
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode843w[3]~0
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode853w[3]~0
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode826w[3]~0
        Info (176357): Destination node RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|decode_rsa:decode3|w_anode863w[3]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X47_Y37 to location X58_Y49
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.86 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/tony9/Desktop/GitHub/SoC_2018/FPGA/output_files/SoC_Brain.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5390 megabytes
    Info: Processing ended: Tue Jul 24 17:40:33 2018
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/tony9/Desktop/GitHub/SoC_2018/FPGA/output_files/SoC_Brain.fit.smsg.


