TimeQuest Timing Analyzer report for controlador_vertical1
Thu Apr 03 21:44:29 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; controlador_vertical1                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 276.63 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.615 ; -50.465            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -37.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                               ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.615 ; piso_act_reg[2] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.900      ;
; -2.614 ; piso_act_reg[2] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.899      ;
; -2.512 ; piso_act_reg[1] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.798      ;
; -2.511 ; piso_act_reg[1] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.797      ;
; -2.494 ; piso_act_reg[0] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.779      ;
; -2.493 ; piso_act_reg[0] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.778      ;
; -2.335 ; piso_act_reg[1] ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.268      ;
; -2.315 ; piso_act_reg[1] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.249      ;
; -2.283 ; piso_act_reg[2] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.216      ;
; -2.191 ; piso_act_reg[1] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.125      ;
; -2.162 ; piso_act_reg[0] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.095      ;
; -2.143 ; destino_int[1]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.709      ;
; -2.128 ; destino_int[1]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.695      ;
; -2.054 ; piso_act_reg[0] ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.986      ;
; -2.034 ; piso_act_reg[0] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.967      ;
; -2.022 ; contador[25]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.589      ;
; -2.021 ; contador[25]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.588      ;
; -2.020 ; contador[7]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.954      ;
; -2.019 ; contador[7]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -1.953 ; contador[25]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.520      ;
; -1.951 ; contador[7]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.885      ;
; -1.939 ; destino_int[0]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.872      ;
; -1.924 ; destino_int[0]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.858      ;
; -1.922 ; contador[1]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.855      ;
; -1.918 ; contador[0]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.851      ;
; -1.917 ; contador[23]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.484      ;
; -1.916 ; contador[23]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.483      ;
; -1.906 ; contador[21]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.840      ;
; -1.905 ; contador[21]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.839      ;
; -1.903 ; contador[1]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.836      ;
; -1.889 ; contador[2]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.822      ;
; -1.888 ; contador[2]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.821      ;
; -1.883 ; contador[5]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.816      ;
; -1.882 ; contador[5]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.815      ;
; -1.871 ; contador[7]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.805      ;
; -1.855 ; contador[1]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.788      ;
; -1.852 ; contador[0]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.785      ;
; -1.848 ; contador[23]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.415      ;
; -1.837 ; contador[1]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.770      ;
; -1.837 ; contador[21]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.771      ;
; -1.836 ; contador[0]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.121      ;
; -1.835 ; contador[1]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.120      ;
; -1.833 ; contador[0]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.823 ; contador[1]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.108      ;
; -1.823 ; contador[1]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.756      ;
; -1.821 ; contador[0]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.754      ;
; -1.820 ; contador[2]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.753      ;
; -1.814 ; contador[0]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; contador[5]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.813 ; contador[1]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.746      ;
; -1.805 ; contador[7]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.739      ;
; -1.804 ; contador[3]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; contador[0]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.803 ; contador[7]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.291      ; 3.089      ;
; -1.801 ; contador[1]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.086      ;
; -1.797 ; contador[0]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.082      ;
; -1.791 ; contador[7]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.291      ; 3.077      ;
; -1.785 ; contador[3]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.718      ;
; -1.784 ; contador[4]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.717      ;
; -1.783 ; destino_int[2]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.350      ;
; -1.783 ; contador[4]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.716      ;
; -1.780 ; destino_int[1]  ; piso_act_reg[0] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.347      ;
; -1.771 ; contador[22]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.338      ;
; -1.770 ; contador[22]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.337      ;
; -1.769 ; contador[7]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.291      ; 3.055      ;
; -1.762 ; contador[13]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.329      ;
; -1.753 ; contador[10]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.686      ;
; -1.752 ; contador[10]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.685      ;
; -1.741 ; contador[0]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.026      ;
; -1.738 ; contador[14]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.305      ;
; -1.738 ; contador[2]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.671      ;
; -1.737 ; contador[14]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.304      ;
; -1.737 ; contador[3]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.670      ;
; -1.731 ; contador[20]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.298      ;
; -1.730 ; contador[20]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.297      ;
; -1.725 ; destino_int[2]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.291      ;
; -1.724 ; piso_act_reg[0] ; piso_act_reg[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.657      ;
; -1.722 ; contador[2]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.007      ;
; -1.719 ; contador[6]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.652      ;
; -1.719 ; contador[3]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.652      ;
; -1.719 ; contador[2]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.652      ;
; -1.718 ; contador[6]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.651      ;
; -1.717 ; contador[3]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.290      ; 3.002      ;
; -1.715 ; contador[4]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.648      ;
; -1.714 ; contador[1]     ; contador[20]    ; clk          ; clk         ; 1.000        ; 0.290      ; 2.999      ;
; -1.712 ; contador[24]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.279      ;
; -1.711 ; contador[18]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.645      ;
; -1.711 ; contador[24]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.278      ;
; -1.711 ; contador[25]    ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.428     ; 2.278      ;
; -1.711 ; contador[13]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.278      ;
; -1.710 ; contador[18]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.644      ;
; -1.710 ; contador[2]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.643      ;
; -1.709 ; contador[7]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.643      ;
; -1.705 ; contador[25]    ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.272      ;
; -1.705 ; contador[3]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.290      ; 2.990      ;
; -1.702 ; contador[22]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.269      ;
; -1.697 ; contador[25]    ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.428     ; 2.264      ;
; -1.695 ; contador[3]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.628      ;
; -1.690 ; contador[3]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.623      ;
; -1.683 ; contador[3]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.290      ; 2.968      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; piso_act_reg[0] ; piso_act_reg[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; piso_act_reg[2] ; piso_act_reg[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; piso_act_reg[1] ; piso_act_reg[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.557 ; contador[24]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; contador[9]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; contador[3]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; contador[8]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; contador[2]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; contador[1]     ; contador[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; contador[5]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.563 ; contador[6]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; contador[4]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.570 ; contador[10]    ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; contador[16]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; contador[11]    ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; contador[18]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.575 ; contador[0]     ; contador[0]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.592 ; piso_act_reg[1] ; destino_int[1]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.178      ;
; 0.592 ; contador[21]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.177      ;
; 0.664 ; piso_act_reg[2] ; destino_int[2]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.249      ;
; 0.704 ; contador[19]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.289      ;
; 0.719 ; contador[18]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.304      ;
; 0.830 ; contador[16]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.415      ;
; 0.832 ; contador[9]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833 ; contador[3]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.834 ; contador[1]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; contador[5]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.845 ; contador[0]     ; contador[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.847 ; contador[25]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; contador[2]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; contador[8]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; contador[0]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.849 ; contador[8]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; contador[2]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; contador[4]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; contador[6]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.852 ; contador[4]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.858 ; contador[10]    ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.861 ; contador[16]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.865 ; contador[19]    ; contador[19]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; contador[21]    ; contador[21]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.884 ; enable          ; destino_int[1]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.468      ;
; 0.884 ; enable          ; destino_int[2]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.468      ;
; 0.902 ; contador[21]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.487      ;
; 0.910 ; contador[19]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.495      ;
; 0.925 ; contador[18]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.510      ;
; 0.932 ; enable          ; piso_act_reg[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.150      ;
; 0.942 ; contador[9]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.943 ; contador[3]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.944 ; contador[1]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945 ; contador[3]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946 ; contador[1]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.947 ; contador[5]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.951 ; contador[17]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.536      ;
; 0.957 ; contador[0]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.959 ; contador[8]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; contador[2]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; contador[0]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.961 ; contador[2]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.962 ; contador[6]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.180      ;
; 0.964 ; contador[6]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.182      ;
; 0.964 ; contador[4]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.182      ;
; 0.971 ; contador[23]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.204      ;
; 0.980 ; contador[12]    ; enable          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.198      ;
; 0.982 ; contador[17]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.200      ;
; 0.983 ; contador[12]    ; contador[13]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.568      ;
; 0.994 ; contador[21]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.579      ;
; 0.997 ; piso_act_reg[0] ; piso_act_reg[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 1.014 ; contador[19]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.599      ;
; 1.024 ; contador[15]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.242      ;
; 1.024 ; contador[22]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.257      ;
; 1.029 ; contador[21]    ; contador[23]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.614      ;
; 1.029 ; contador[18]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.614      ;
; 1.031 ; contador[11]    ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.427      ; 1.615      ;
; 1.036 ; contador[16]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.621      ;
; 1.046 ; contador[10]    ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.427      ; 1.630      ;
; 1.056 ; contador[1]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.274      ;
; 1.057 ; contador[5]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.057 ; contador[3]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.058 ; contador[1]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.276      ;
; 1.059 ; contador[5]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.277      ;
; 1.069 ; contador[0]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.287      ;
; 1.070 ; contador[11]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.287      ;
; 1.071 ; contador[0]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.289      ;
; 1.073 ; contador[2]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.291      ;
; 1.074 ; contador[6]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.292      ;
; 1.074 ; contador[4]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.292      ;
; 1.076 ; contador[4]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.294      ;
; 1.081 ; piso_act_reg[2] ; llegada_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.300      ;
; 1.085 ; contador[10]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.302      ;
; 1.105 ; contador[15]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.690      ;
; 1.106 ; contador[19]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.691      ;
; 1.121 ; contador[18]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.706      ;
; 1.127 ; contador[17]    ; contador[17]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.345      ;
; 1.130 ; contador[9]     ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.427      ; 1.714      ;
; 1.132 ; contador[20]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.365      ;
; 1.136 ; contador[15]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.354      ;
; 1.137 ; contador[24]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.370      ;
; 1.140 ; contador[16]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.428      ; 1.725      ;
; 1.140 ; contador[23]    ; contador[23]    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.373      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enable              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; llegada_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[2]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[13]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[14]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[20]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[22]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[23]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[24]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[25]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[1]      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[2]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[0]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[10]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[11]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[12]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[15]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[16]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[17]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[18]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[19]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[1]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[21]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[2]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[3]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[4]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[5]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[6]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[7]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[8]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[9]         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[0]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enable              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; llegada_reg         ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[0]     ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[1]     ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[2]     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[13]|clk    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[14]|clk    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[20]|clk    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[22]|clk    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[23]|clk    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[24]|clk    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[25]|clk    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[1]|clk  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[2]|clk  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; llegada_reg|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[0]|clk ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[1]|clk ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[2]|clk ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[0]|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[10]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[11]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[12]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[15]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[16]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[17]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[18]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[19]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[1]|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[21]|clk    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[2]|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[3]|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[4]|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[5]|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[6]|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[7]|clk     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; hall_call_down[*]  ; clk        ; 5.279 ; 5.789 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; 5.279 ; 5.789 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; 4.911 ; 5.402 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; 4.035 ; 4.499 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; 3.337 ; 3.851 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; 5.763 ; 6.237 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; 5.325 ; 5.985 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; 5.763 ; 6.237 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; 5.461 ; 5.972 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; 4.569 ; 5.087 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; 3.490 ; 3.887 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; 3.274 ; 3.674 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; 3.386 ; 3.887 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; 3.490 ; 3.834 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; 3.375 ; 3.758 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; 3.134 ; 3.531 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; hall_call_down[*]  ; clk        ; -2.123 ; -2.601 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; -3.008 ; -3.544 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; -2.743 ; -3.164 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; -2.328 ; -2.799 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; -2.123 ; -2.601 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; -2.470 ; -2.981 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; -2.492 ; -3.085 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; -2.470 ; -2.981 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; -2.954 ; -3.485 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; -3.015 ; -3.500 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; -1.805 ; -2.198 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; -1.805 ; -2.198 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; -1.829 ; -2.200 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; -2.371 ; -2.686 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; -2.243 ; -2.662 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; -2.166 ; -2.622 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 5.878 ; 5.920 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 7.426 ; 7.467 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 7.050 ; 7.077 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 5.906 ; 5.932 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 7.133 ; 7.209 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 7.076 ; 7.104 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 7.006 ; 7.047 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 7.190 ; 7.187 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 7.426 ; 7.467 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 5.976 ; 5.988 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 5.976 ; 5.988 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 5.927 ; 5.931 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 5.666 ; 5.695 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 5.753 ; 5.793 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 5.773 ; 5.796 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 6.460 ; 6.473 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 5.773 ; 5.796 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 6.626 ; 6.599 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 6.486 ; 6.499 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 6.430 ; 6.495 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 6.609 ; 6.581 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 6.822 ; 6.845 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 5.550 ; 5.578 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 5.848 ; 5.859 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 5.801 ; 5.804 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 5.550 ; 5.578 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 306.65 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.261 ; -41.359           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -37.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.261 ; piso_act_reg[2] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.521      ;
; -2.260 ; piso_act_reg[2] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.520      ;
; -2.158 ; piso_act_reg[1] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.266      ; 3.419      ;
; -2.157 ; piso_act_reg[1] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.266      ; 3.418      ;
; -2.131 ; piso_act_reg[0] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.391      ;
; -2.130 ; piso_act_reg[0] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.390      ;
; -2.002 ; piso_act_reg[1] ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.943      ;
; -1.994 ; piso_act_reg[1] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.936      ;
; -1.972 ; piso_act_reg[2] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.912      ;
; -1.867 ; piso_act_reg[1] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.808      ;
; -1.842 ; piso_act_reg[0] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.782      ;
; -1.833 ; destino_int[1]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 2.440      ;
; -1.825 ; destino_int[1]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.387     ; 2.433      ;
; -1.725 ; contador[7]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.665      ;
; -1.725 ; piso_act_reg[0] ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.665      ;
; -1.724 ; contador[7]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.664      ;
; -1.708 ; piso_act_reg[0] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.649      ;
; -1.697 ; contador[25]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.304      ;
; -1.697 ; contador[25]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.304      ;
; -1.651 ; contador[7]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.591      ;
; -1.648 ; destino_int[0]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.588      ;
; -1.642 ; contador[25]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.249      ;
; -1.640 ; destino_int[0]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.581      ;
; -1.603 ; contador[23]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.210      ;
; -1.603 ; contador[23]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.210      ;
; -1.584 ; contador[1]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.523      ;
; -1.573 ; contador[21]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.513      ;
; -1.573 ; contador[21]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.513      ;
; -1.571 ; contador[0]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.510      ;
; -1.567 ; contador[0]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.506      ;
; -1.565 ; contador[7]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.505      ;
; -1.562 ; contador[2]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.501      ;
; -1.562 ; contador[2]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.501      ;
; -1.556 ; contador[5]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.495      ;
; -1.556 ; contador[5]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.495      ;
; -1.555 ; contador[1]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.494      ;
; -1.548 ; contador[23]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.155      ;
; -1.524 ; contador[1]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.463      ;
; -1.518 ; contador[21]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.458      ;
; -1.518 ; contador[0]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.457      ;
; -1.517 ; destino_int[1]  ; piso_act_reg[0] ; clk          ; clk         ; 1.000        ; -0.387     ; 2.125      ;
; -1.513 ; contador[1]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.452      ;
; -1.511 ; destino_int[2]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.387     ; 2.119      ;
; -1.507 ; contador[2]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.446      ;
; -1.501 ; contador[5]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.440      ;
; -1.500 ; contador[0]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.759      ;
; -1.499 ; contador[0]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.438      ;
; -1.498 ; contador[0]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.437      ;
; -1.495 ; contador[1]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.434      ;
; -1.486 ; contador[1]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.745      ;
; -1.483 ; contador[3]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.422      ;
; -1.480 ; contador[10]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.479 ; contador[10]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.418      ;
; -1.478 ; contador[22]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.085      ;
; -1.478 ; contador[22]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.085      ;
; -1.476 ; contador[7]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.416      ;
; -1.474 ; contador[4]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.413      ;
; -1.474 ; contador[4]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.413      ;
; -1.472 ; contador[0]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.411      ;
; -1.470 ; contador[1]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.729      ;
; -1.469 ; contador[2]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.408      ;
; -1.467 ; contador[7]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.265      ; 2.727      ;
; -1.465 ; contador[1]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.404      ;
; -1.454 ; contador[3]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.393      ;
; -1.451 ; contador[0]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.710      ;
; -1.451 ; contador[24]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.058      ;
; -1.451 ; contador[7]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.265      ; 2.711      ;
; -1.450 ; contador[24]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.057      ;
; -1.449 ; destino_int[2]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 2.056      ;
; -1.443 ; piso_act_reg[0] ; piso_act_reg[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.384      ;
; -1.441 ; contador[7]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.381      ;
; -1.438 ; contador[14]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.045      ;
; -1.438 ; contador[14]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.045      ;
; -1.434 ; contador[1]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.693      ;
; -1.432 ; contador[20]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.039      ;
; -1.432 ; contador[20]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.039      ;
; -1.432 ; contador[13]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.039      ;
; -1.432 ; contador[25]    ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.388     ; 2.039      ;
; -1.425 ; contador[18]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.365      ;
; -1.425 ; contador[18]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.365      ;
; -1.424 ; contador[2]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.363      ;
; -1.424 ; contador[25]    ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.031      ;
; -1.423 ; contador[22]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.030      ;
; -1.423 ; contador[3]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.362      ;
; -1.420 ; contador[0]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.679      ;
; -1.419 ; contador[4]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.358      ;
; -1.417 ; contador[25]    ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.024      ;
; -1.416 ; contador[13]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.388     ; 2.023      ;
; -1.415 ; contador[7]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.265      ; 2.675      ;
; -1.414 ; contador[6]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.353      ;
; -1.414 ; contador[6]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.353      ;
; -1.402 ; piso_act_reg[2] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.343      ;
; -1.402 ; contador[2]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.661      ;
; -1.401 ; contador[2]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.340      ;
; -1.397 ; contador[1]     ; contador[20]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.656      ;
; -1.394 ; contador[3]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.333      ;
; -1.388 ; contador[5]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.327      ;
; -1.385 ; contador[3]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.644      ;
; -1.383 ; contador[14]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.388     ; 1.990      ;
; -1.381 ; contador[24]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.388     ; 1.988      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; piso_act_reg[0] ; piso_act_reg[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; piso_act_reg[2] ; piso_act_reg[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; piso_act_reg[1] ; piso_act_reg[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.500 ; contador[24]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; contador[8]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; contador[3]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; contador[9]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; contador[5]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; contador[2]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; contador[1]     ; contador[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.504 ; contador[6]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; contador[4]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.511 ; contador[10]    ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; contador[16]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; contador[11]    ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; contador[18]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; contador[0]     ; contador[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.523 ; contador[21]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.055      ;
; 0.552 ; piso_act_reg[1] ; destino_int[1]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.084      ;
; 0.611 ; piso_act_reg[2] ; destino_int[2]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.142      ;
; 0.616 ; contador[19]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.148      ;
; 0.628 ; contador[18]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.160      ;
; 0.723 ; contador[16]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.255      ;
; 0.744 ; contador[3]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.747 ; contador[1]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.747 ; contador[5]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.747 ; contador[9]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.749 ; contador[8]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.749 ; contador[0]     ; contador[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.751 ; contador[2]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.754 ; contador[4]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.756 ; contador[0]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; contador[8]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.758 ; contador[2]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; contador[6]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; contador[10]    ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; contador[4]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.765 ; contador[25]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.977      ;
; 0.768 ; contador[16]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.781 ; contador[19]    ; contador[19]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.980      ;
; 0.782 ; contador[21]    ; contador[21]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.981      ;
; 0.807 ; enable          ; destino_int[1]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.338      ;
; 0.807 ; enable          ; destino_int[2]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.338      ;
; 0.815 ; contador[19]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.347      ;
; 0.819 ; contador[21]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.351      ;
; 0.827 ; contador[18]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.359      ;
; 0.833 ; contador[3]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.836 ; contador[1]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.035      ;
; 0.836 ; contador[9]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.035      ;
; 0.840 ; contador[3]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.843 ; contador[1]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.843 ; contador[5]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.845 ; contador[0]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; contador[8]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.847 ; contador[17]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.379      ;
; 0.847 ; contador[2]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.849 ; contador[6]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.852 ; contador[0]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.854 ; contador[2]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; enable          ; piso_act_reg[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.856 ; contador[6]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.857 ; contador[4]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.876 ; contador[21]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.408      ;
; 0.880 ; contador[23]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.092      ;
; 0.884 ; contador[12]    ; contador[13]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.416      ;
; 0.892 ; contador[12]    ; enable          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.091      ;
; 0.892 ; contador[17]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.091      ;
; 0.910 ; contador[21]    ; contador[23]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.442      ;
; 0.912 ; contador[19]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.444      ;
; 0.918 ; piso_act_reg[0] ; piso_act_reg[1] ; clk          ; clk         ; 0.000        ; 0.053      ; 1.115      ;
; 0.922 ; contador[16]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.454      ;
; 0.924 ; contador[18]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.456      ;
; 0.927 ; contador[11]    ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.387      ; 1.458      ;
; 0.930 ; contador[15]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.129      ;
; 0.930 ; contador[22]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.142      ;
; 0.932 ; contador[1]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.131      ;
; 0.932 ; contador[5]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.131      ;
; 0.936 ; contador[3]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.135      ;
; 0.937 ; contador[10]    ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.387      ; 1.468      ;
; 0.939 ; contador[1]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.138      ;
; 0.939 ; contador[5]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.138      ;
; 0.941 ; contador[0]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.140      ;
; 0.945 ; contador[6]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.144      ;
; 0.946 ; contador[4]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.145      ;
; 0.948 ; contador[0]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.147      ;
; 0.950 ; contador[11]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.148      ;
; 0.950 ; contador[2]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.149      ;
; 0.953 ; contador[4]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.152      ;
; 0.960 ; contador[10]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.158      ;
; 0.969 ; contador[19]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.501      ;
; 0.971 ; piso_act_reg[2] ; llegada_reg     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.169      ;
; 0.981 ; contador[15]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.513      ;
; 0.981 ; contador[18]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.513      ;
; 1.001 ; contador[11]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.387      ; 1.532      ;
; 1.003 ; contador[19]    ; contador[23]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.535      ;
; 1.011 ; contador[10]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.387      ; 1.542      ;
; 1.013 ; contador[24]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.225      ;
; 1.013 ; contador[9]     ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.387      ; 1.544      ;
; 1.015 ; contador[18]    ; contador[23]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.547      ;
; 1.019 ; contador[16]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.388      ; 1.551      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enable             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; llegada_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[2]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[13]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[14]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[20]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[22]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[23]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[24]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[25]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[1]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[2]     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[0]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[10]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[11]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[12]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[15]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[16]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[17]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[18]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[19]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[1]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[21]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[2]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[3]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[4]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[5]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[6]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[7]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[8]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[9]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[0]     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enable             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; llegada_reg        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[0]    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[1]    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[2]    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o        ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[13]|clk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[14]|clk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[20]|clk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[22]|clk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[23]|clk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[24]|clk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[25]|clk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[1]|clk ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[2]|clk ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[0]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[10]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[11]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[12]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[15]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[16]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[17]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[18]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[19]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[1]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[21]|clk   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[2]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[3]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[4]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[5]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[6]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[7]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[8]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[9]|clk    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[0]|clk ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; enable|clk         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; hall_call_down[*]  ; clk        ; 4.665 ; 5.068 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; 4.665 ; 5.068 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; 4.343 ; 4.726 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; 3.539 ; 3.937 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; 2.918 ; 3.339 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; 5.112 ; 5.482 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; 4.735 ; 5.243 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; 5.112 ; 5.482 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; 4.841 ; 5.238 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; 4.033 ; 4.454 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; 3.047 ; 3.370 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; 2.850 ; 3.190 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; 2.968 ; 3.370 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; 3.047 ; 3.331 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; 2.943 ; 3.253 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; 2.730 ; 3.054 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; hall_call_down[*]  ; clk        ; -1.831 ; -2.235 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; -2.647 ; -3.060 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; -2.386 ; -2.757 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; -2.015 ; -2.418 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; -1.831 ; -2.235 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; -2.153 ; -2.584 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; -2.192 ; -2.655 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; -2.153 ; -2.584 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; -2.582 ; -3.038 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; -2.625 ; -3.062 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; -1.543 ; -1.853 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; -1.543 ; -1.853 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; -1.561 ; -1.869 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; -2.034 ; -2.312 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; -1.940 ; -2.274 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; -1.868 ; -2.218 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 5.599 ; 5.582 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 6.938 ; 7.009 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 6.605 ; 6.643 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 5.601 ; 5.592 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 6.731 ; 6.737 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 6.630 ; 6.669 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 6.559 ; 6.619 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 6.750 ; 6.723 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 6.938 ; 7.009 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 5.685 ; 5.671 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 5.685 ; 5.671 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 5.648 ; 5.622 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 5.406 ; 5.385 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 5.489 ; 5.472 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 5.482 ; 5.472 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 6.082 ; 6.114 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 5.482 ; 5.472 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 6.261 ; 6.194 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 6.106 ; 6.139 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 6.048 ; 6.136 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 6.245 ; 6.184 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 6.401 ; 6.465 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 5.304 ; 5.283 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 5.572 ; 5.558 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 5.536 ; 5.510 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 5.304 ; 5.283 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.989 ; -14.545           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -39.155                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.989 ; piso_act_reg[2] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.129      ;
; -0.988 ; piso_act_reg[2] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.128      ;
; -0.955 ; piso_act_reg[0] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.095      ;
; -0.954 ; piso_act_reg[0] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.094      ;
; -0.938 ; piso_act_reg[1] ; destino_int[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 2.079      ;
; -0.937 ; piso_act_reg[1] ; destino_int[2]  ; clk          ; clk         ; 1.000        ; 0.154      ; 2.078      ;
; -0.863 ; piso_act_reg[1] ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.815      ;
; -0.857 ; piso_act_reg[1] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.809      ;
; -0.815 ; piso_act_reg[2] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.765 ; piso_act_reg[1] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.717      ;
; -0.764 ; piso_act_reg[0] ; destino_int[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.715      ;
; -0.742 ; destino_int[1]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.496      ;
; -0.730 ; piso_act_reg[0] ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.681      ;
; -0.729 ; destino_int[1]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.483      ;
; -0.724 ; piso_act_reg[0] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.675      ;
; -0.700 ; contador[7]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.652      ;
; -0.699 ; contador[7]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.651      ;
; -0.687 ; contador[25]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.441      ;
; -0.686 ; contador[25]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.440      ;
; -0.665 ; contador[1]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.659 ; contador[7]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.611      ;
; -0.649 ; contador[0]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.600      ;
; -0.648 ; contador[2]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.599      ;
; -0.648 ; contador[5]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.599      ;
; -0.647 ; contador[2]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.598      ;
; -0.647 ; contador[5]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.598      ;
; -0.646 ; contador[25]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.400      ;
; -0.642 ; contador[21]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.593      ;
; -0.641 ; contador[1]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; contador[21]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.633 ; contador[1]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.773      ;
; -0.630 ; contador[1]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.581      ;
; -0.626 ; contador[7]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.578      ;
; -0.623 ; destino_int[0]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.574      ;
; -0.620 ; destino_int[0]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.571      ;
; -0.619 ; contador[23]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.373      ;
; -0.618 ; contador[23]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.372      ;
; -0.618 ; contador[7]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.154      ; 1.759      ;
; -0.617 ; contador[1]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.568      ;
; -0.617 ; contador[0]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.757      ;
; -0.615 ; contador[1]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.755      ;
; -0.614 ; contador[0]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.611 ; contador[1]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.610 ; contador[1]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.750      ;
; -0.607 ; contador[2]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.558      ;
; -0.607 ; contador[5]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.558      ;
; -0.602 ; contador[1]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.553      ;
; -0.601 ; contador[21]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.552      ;
; -0.600 ; contador[7]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.154      ; 1.741      ;
; -0.596 ; contador[7]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.548      ;
; -0.595 ; contador[0]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; contador[7]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.154      ; 1.736      ;
; -0.594 ; contador[3]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.545      ;
; -0.594 ; contador[0]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.734      ;
; -0.591 ; contador[0]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.542      ;
; -0.586 ; contador[0]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.537      ;
; -0.584 ; contador[4]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.583 ; contador[4]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.582 ; contador[0]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.578 ; contador[23]    ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.332      ;
; -0.570 ; contador[3]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.521      ;
; -0.565 ; contador[0]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.705      ;
; -0.562 ; destino_int[2]  ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.316      ;
; -0.562 ; contador[3]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.702      ;
; -0.559 ; contador[3]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.556 ; contador[6]     ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.507      ;
; -0.555 ; contador[6]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.554 ; piso_act_reg[0] ; piso_act_reg[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; contador[13]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.308      ;
; -0.551 ; contador[2]     ; contador[23]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.691      ;
; -0.549 ; contador[1]     ; contador[20]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.689      ;
; -0.548 ; contador[2]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.499      ;
; -0.544 ; contador[3]     ; contador[22]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.684      ;
; -0.543 ; contador[4]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.494      ;
; -0.540 ; contador[3]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.539 ; contador[3]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.679      ;
; -0.535 ; contador[22]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.289      ;
; -0.535 ; destino_int[1]  ; piso_act_reg[0] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.289      ;
; -0.534 ; destino_int[2]  ; piso_act_reg[1] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.288      ;
; -0.534 ; contador[22]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.288      ;
; -0.534 ; contador[7]     ; contador[20]    ; clk          ; clk         ; 1.000        ; 0.154      ; 1.675      ;
; -0.531 ; contador[3]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.530 ; piso_act_reg[2] ; piso_act_reg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.481      ;
; -0.529 ; contador[2]     ; contador[15]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.480      ;
; -0.528 ; contador[2]     ; contador[25]    ; clk          ; clk         ; 1.000        ; 0.153      ; 1.668      ;
; -0.528 ; contador[10]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.527 ; contador[14]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.281      ;
; -0.527 ; contador[20]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.281      ;
; -0.527 ; contador[3]     ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; contador[10]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.478      ;
; -0.526 ; contador[14]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.280      ;
; -0.526 ; contador[2]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; contador[20]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.280      ;
; -0.522 ; contador[13]    ; contador[23]    ; clk          ; clk         ; 1.000        ; -0.044     ; 1.465      ;
; -0.522 ; contador[7]     ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.474      ;
; -0.515 ; contador[6]     ; contador[17]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.466      ;
; -0.509 ; contador[13]    ; contador[19]    ; clk          ; clk         ; 1.000        ; -0.233     ; 1.263      ;
; -0.509 ; contador[25]    ; contador[7]     ; clk          ; clk         ; 1.000        ; -0.233     ; 1.263      ;
; -0.505 ; contador[5]     ; contador[12]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.456      ;
; -0.504 ; contador[18]    ; contador[21]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.455      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; piso_act_reg[0] ; piso_act_reg[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; piso_act_reg[2] ; piso_act_reg[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; piso_act_reg[1] ; piso_act_reg[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.298 ; contador[24]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; contador[3]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299 ; contador[9]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; contador[8]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; contador[5]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; contador[2]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; contador[1]     ; contador[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; contador[6]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; contador[4]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.305 ; contador[16]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; contador[18]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador[11]    ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; contador[10]    ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.308 ; contador[0]     ; contador[0]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.315 ; piso_act_reg[1] ; destino_int[1]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.632      ;
; 0.325 ; contador[21]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.642      ;
; 0.350 ; piso_act_reg[2] ; destino_int[2]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.667      ;
; 0.390 ; contador[19]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.707      ;
; 0.402 ; contador[18]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.719      ;
; 0.447 ; contador[3]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448 ; contador[25]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.576      ;
; 0.448 ; contador[5]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; contador[9]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; contador[1]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.457 ; contador[8]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; contador[0]     ; contador[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; contador[19]    ; contador[19]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; contador[2]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; contador[21]    ; contador[21]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; contador[4]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; contador[8]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; contador[0]     ; contador[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; contador[2]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462 ; contador[6]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.462 ; contador[4]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464 ; contador[10]    ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.466 ; contador[16]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; contador[16]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.784      ;
; 0.469 ; enable          ; destino_int[1]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.785      ;
; 0.469 ; enable          ; destino_int[2]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.785      ;
; 0.476 ; contador[21]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.793      ;
; 0.479 ; contador[19]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.796      ;
; 0.490 ; enable          ; piso_act_reg[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.609      ;
; 0.491 ; contador[18]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.808      ;
; 0.510 ; contador[3]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.511 ; contador[12]    ; enable          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.511 ; contador[9]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.512 ; contador[1]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513 ; contador[3]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.514 ; contador[5]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.515 ; contador[1]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.516 ; contador[23]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.644      ;
; 0.517 ; contador[12]    ; contador[13]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.834      ;
; 0.522 ; contador[17]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; contador[17]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.840      ;
; 0.523 ; contador[8]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; contador[0]     ; contador[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; contador[2]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525 ; contador[6]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; contador[0]     ; contador[4]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.527 ; piso_act_reg[0] ; piso_act_reg[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527 ; contador[2]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.528 ; contador[6]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.528 ; contador[4]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.539 ; contador[21]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.856      ;
; 0.541 ; contador[19]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.858      ;
; 0.542 ; contador[15]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.546 ; contador[22]    ; contador[24]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.674      ;
; 0.548 ; contador[21]    ; contador[23]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.865      ;
; 0.549 ; contador[11]    ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.865      ;
; 0.553 ; contador[18]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.870      ;
; 0.556 ; contador[16]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.873      ;
; 0.561 ; contador[10]    ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.877      ;
; 0.575 ; piso_act_reg[2] ; llegada_reg     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.577 ; contador[5]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.696      ;
; 0.578 ; contador[1]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.697      ;
; 0.579 ; contador[3]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.698      ;
; 0.580 ; contador[5]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.699      ;
; 0.581 ; contador[1]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.700      ;
; 0.587 ; contador[11]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.589 ; contador[0]     ; contador[5]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.590 ; contador[17]    ; contador[17]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.591 ; contador[6]     ; contador[11]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; contador[4]     ; contador[9]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.710      ;
; 0.592 ; contador[0]     ; contador[6]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.711      ;
; 0.593 ; contador[23]    ; contador[23]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.721      ;
; 0.593 ; contador[2]     ; contador[8]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.594 ; contador[4]     ; contador[10]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.599 ; contador[10]    ; contador[16]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.718      ;
; 0.602 ; contador[22]    ; contador[22]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.730      ;
; 0.603 ; contador[20]    ; contador[20]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.731      ;
; 0.604 ; contador[19]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.921      ;
; 0.606 ; contador[14]    ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.734      ;
; 0.607 ; contador[24]    ; contador[25]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.735      ;
; 0.607 ; contador[11]    ; contador[13]    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.923      ;
; 0.608 ; contador[15]    ; contador[18]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.728      ;
; 0.608 ; contador[9]     ; contador[14]    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.924      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; contador[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; destino_int[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enable              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; llegada_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; piso_act_reg[2]     ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[24]        ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[25]        ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[1]      ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[2]      ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[13]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[14]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[20]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[22]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[23]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[0]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[10]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[11]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[12]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[15]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[17]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[1]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[2]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[3]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[4]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[5]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[6]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[7]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[8]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[9]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enable              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; llegada_reg         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[0]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[1]     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[2]     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[16]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[18]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[19]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; contador[21]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; destino_int[0]      ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[13]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[14]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[20]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[22]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[23]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[24]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[25]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[1]|clk  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[2]|clk  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[16]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[18]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[19]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[21]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; destino_int[0]|clk  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; llegada_reg|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[0]|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; piso_act_reg[2]|clk ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[0]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[10]|clk    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[11]|clk    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[12]|clk    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[15]|clk    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[17]|clk    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[1]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[2]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[3]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[4]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[5]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[6]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; contador[7]|clk     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; hall_call_down[*]  ; clk        ; 2.933 ; 3.612 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; 2.933 ; 3.612 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; 2.765 ; 3.389 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; 2.259 ; 2.884 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; 1.884 ; 2.540 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; 3.222 ; 3.896 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; 2.964 ; 3.738 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; 3.222 ; 3.896 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; 3.049 ; 3.718 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; 2.562 ; 3.246 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; 1.922 ; 2.485 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; 1.778 ; 2.354 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; 1.844 ; 2.485 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; 1.922 ; 2.431 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; 1.875 ; 2.392 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; 1.696 ; 2.294 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; hall_call_down[*]  ; clk        ; -1.217 ; -1.841 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; -1.667 ; -2.383 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; -1.563 ; -2.109 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; -1.320 ; -1.925 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; -1.217 ; -1.841 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; -1.414 ; -2.074 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; -1.414 ; -2.147 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; -1.433 ; -2.074 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; -1.678 ; -2.314 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; -1.715 ; -2.322 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; -0.945 ; -1.551 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; -0.945 ; -1.553 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; -0.992 ; -1.551 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; -1.295 ; -1.802 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; -1.225 ; -1.790 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; -1.156 ; -1.803 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 3.548 ; 3.607 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 4.518 ; 4.415 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 4.274 ; 4.193 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 3.498 ; 3.603 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 4.173 ; 4.358 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 4.297 ; 4.216 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 4.236 ; 4.184 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 4.245 ; 4.344 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 4.518 ; 4.415 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 3.608 ; 3.677 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 3.608 ; 3.677 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 3.578 ; 3.640 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 3.436 ; 3.473 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 3.476 ; 3.533 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 3.421 ; 3.521 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 3.909 ; 3.812 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 3.421 ; 3.521 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 3.895 ; 3.983 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 3.931 ; 3.834 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 3.886 ; 3.850 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 3.884 ; 3.976 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 4.141 ; 4.022 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 3.370 ; 3.404 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 3.535 ; 3.600 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 3.507 ; 3.566 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 3.370 ; 3.404 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.615  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.615  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -50.465 ; 0.0   ; 0.0      ; 0.0     ; -39.155             ;
;  clk             ; -50.465 ; 0.000 ; N/A      ; N/A     ; -39.155             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; hall_call_down[*]  ; clk        ; 5.279 ; 5.789 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; 5.279 ; 5.789 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; 4.911 ; 5.402 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; 4.035 ; 4.499 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; 3.337 ; 3.851 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; 5.763 ; 6.237 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; 5.325 ; 5.985 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; 5.763 ; 6.237 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; 5.461 ; 5.972 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; 4.569 ; 5.087 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; 3.490 ; 3.887 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; 3.274 ; 3.674 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; 3.386 ; 3.887 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; 3.490 ; 3.834 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; 3.375 ; 3.758 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; 3.134 ; 3.531 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; hall_call_down[*]  ; clk        ; -1.217 ; -1.841 ; Rise       ; clk             ;
;  hall_call_down[1] ; clk        ; -1.667 ; -2.383 ; Rise       ; clk             ;
;  hall_call_down[2] ; clk        ; -1.563 ; -2.109 ; Rise       ; clk             ;
;  hall_call_down[3] ; clk        ; -1.320 ; -1.925 ; Rise       ; clk             ;
;  hall_call_down[4] ; clk        ; -1.217 ; -1.841 ; Rise       ; clk             ;
; hall_call_up[*]    ; clk        ; -1.414 ; -2.074 ; Rise       ; clk             ;
;  hall_call_up[0]   ; clk        ; -1.414 ; -2.147 ; Rise       ; clk             ;
;  hall_call_up[1]   ; clk        ; -1.433 ; -2.074 ; Rise       ; clk             ;
;  hall_call_up[2]   ; clk        ; -1.678 ; -2.314 ; Rise       ; clk             ;
;  hall_call_up[3]   ; clk        ; -1.715 ; -2.322 ; Rise       ; clk             ;
; piso_destino[*]    ; clk        ; -0.945 ; -1.551 ; Rise       ; clk             ;
;  piso_destino[0]   ; clk        ; -0.945 ; -1.553 ; Rise       ; clk             ;
;  piso_destino[1]   ; clk        ; -0.992 ; -1.551 ; Rise       ; clk             ;
;  piso_destino[2]   ; clk        ; -1.295 ; -1.802 ; Rise       ; clk             ;
;  piso_destino[3]   ; clk        ; -1.225 ; -1.790 ; Rise       ; clk             ;
;  piso_destino[4]   ; clk        ; -1.156 ; -1.803 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 5.878 ; 5.920 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 7.426 ; 7.467 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 7.050 ; 7.077 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 5.906 ; 5.932 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 7.133 ; 7.209 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 7.076 ; 7.104 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 7.006 ; 7.047 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 7.190 ; 7.187 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 7.426 ; 7.467 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 5.976 ; 5.988 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 5.976 ; 5.988 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 5.927 ; 5.931 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 5.666 ; 5.695 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; llegada         ; clk        ; 3.476 ; 3.533 ; Rise       ; clk             ;
; piso_7seg[*]    ; clk        ; 3.421 ; 3.521 ; Rise       ; clk             ;
;  piso_7seg[0]   ; clk        ; 3.909 ; 3.812 ; Rise       ; clk             ;
;  piso_7seg[1]   ; clk        ; 3.421 ; 3.521 ; Rise       ; clk             ;
;  piso_7seg[2]   ; clk        ; 3.895 ; 3.983 ; Rise       ; clk             ;
;  piso_7seg[3]   ; clk        ; 3.931 ; 3.834 ; Rise       ; clk             ;
;  piso_7seg[4]   ; clk        ; 3.886 ; 3.850 ; Rise       ; clk             ;
;  piso_7seg[5]   ; clk        ; 3.884 ; 3.976 ; Rise       ; clk             ;
;  piso_7seg[6]   ; clk        ; 4.141 ; 4.022 ; Rise       ; clk             ;
; piso_actual[*]  ; clk        ; 3.370 ; 3.404 ; Rise       ; clk             ;
;  piso_actual[0] ; clk        ; 3.535 ; 3.600 ; Rise       ; clk             ;
;  piso_actual[1] ; clk        ; 3.507 ; 3.566 ; Rise       ; clk             ;
;  piso_actual[2] ; clk        ; 3.370 ; 3.404 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; piso_actual[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_actual[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_actual[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_7seg[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_7seg[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_7seg[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_7seg[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_7seg[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_7seg[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piso_7seg[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; llegada        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; hall_call_up[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_down[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_down[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_up[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_up[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_up[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_down[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_up[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_down[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hall_call_down[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; piso_actual[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; piso_actual[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; piso_actual[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; llegada        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; piso_actual[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; piso_actual[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; piso_actual[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; piso_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; piso_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; llegada        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1212     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1212     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Apr 03 21:44:24 2025
Info: Command: quartus_sta controlador_vertical1 -c controlador_vertical1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'controlador_vertical1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.615
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.615             -50.465 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.261             -41.359 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.989
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.989             -14.545 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.155 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4621 megabytes
    Info: Processing ended: Thu Apr 03 21:44:29 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


