---
layout: post
title: 二十二、STM32——H7系列内存和总线
categories: STM32
tags: [STM32]
---

## 1 STM32H723内存映射

这部分内容可以在下面文档中找到：

![alt text](/assets/ST/22_H7xxx/image-5.png)

以下是STM32H723/733系列内存映射图，MPU内存保护单元默认的类型和属性就是表中的Type和Atrributes。

1. 除了TCM RAM之外，其他内存都需要开启Cache才能达到最大性能。（TCM是直连CPU内核）。

2. 有些内存默认参数就是开启Cache达到了最大性能。比如：内部FLASH（0x800 0000）也不需自行配置MPU，因为默认参数Cache已经是最大性能。

![alt text](/assets/ST/22_H7xxx/image-6.png)

![alt text](/assets/ST/22_H7xxx/image-7.png)

![alt text](/assets/ST/22_H7xxx/image-8.png)

### 1.1 SRAM

STM32H7的SRAM不是连续的，分成了以下几类：

- TCM RAM：Tightly Coupled Memory（TCM，紧耦合内存），<font color="red">TCM时钟频率跟CPU频率一样，不需要再使用Cache进行加速。所以MPU不需要配置这个区域的内存。</font>

    - ITCM RAM（指令）：ITCM 是用于存放指令的高速内存，CPU 从这里抓取指令执行。（通常是只读，CPU从这里执行代码，不写入）
    
    - DTCM RAM（数据）：DTCM 是用于存放数据的高速内存，供 CPU 进行数据读写。

    ![alt text](/assets/ST/22_H7xxx/image-9.png)


- RAM shared between ITCM and AXI：可以通过ITCM和AXI访问，这部分是共享内存，双核中常用。<font color="red">达到最大性能需要开启Cache</font>

- SRAM：<font color="red">这部分内存不是跟CPU直接连接，都是在其他总线下，达到最大性能需要开启Cache</font>

    - SRAM mapped onto AXI bus：

    - SRAM1（D2 domain）：
    
    - SRAM2（D2 domain）：
    
    - SRAM4（D3 domain）：


![alt text](/assets/ST/22_H7xxx/image-12.png)

## 2 STM32H723架构

STM32H723xE/G block diagram 图是在数据手册中可以找到

![alt text](/assets/ST/22_H7xxx/image-3.png)


### 2.1 STM32H723总线主设备与总线从设备互连

从下表就可以看到哪些主从设备看互连。

![alt text](/assets/ST/22_H7xxx/image-10.png)

![alt text](/assets/ST/22_H7xxx/image-11.png)


### 2.1 内部FLASH


![alt text](/assets/ST/22_H7xxx/image-4.png)


### 2.2 CubeMX中定时器时钟


下面是总线架构图，可以看出高级定时器是在APB2总线，基本和通用定时器是在APB1总线。

![alt text](/assets/ST/22_H7xxx/image-1.png)

![alt text](/assets/ST/22_H7xxx/image-2.png)

外设的最高频率是 `137.5MHz`，但是给定时器提供的时钟会2倍频，所以是 `275MHz`

- To APB1 Timer Clocks(MHz)：这是给定时器提供的时钟源最大频率

- To APB1 Peripheral Clocks（MHz）：这是给外设提供的时钟源最大频率

![alt text](/assets/ST/22_H7xxx/image.png)

