---
title: 仿真实验
categories:
  - 计算机基础
  - 体系结构
tags:
  - 计算机基础
  - 体系结构
abbrlink: 3460157908
date: 2023-04-16 10:28:07
---

[TOC]



<!--more-->

# 计算机仿真实验

## 目标——从逻辑门到流水CPU

- 组合逻辑电路-同步时序逻辑电路-小型数字系统

- 运算器，存储器，控制器，处理各种冲突冒险的五段流水CPU

设计课程

- 数字逻辑

  - 正向计数——运动码表

    ![image-20230416104910258](2-仿真实验-logisim/image-20230416104910258.png)

    组合逻辑电路设计

    同步时序电路设计

    寄存器数据传输

- 计算机组成原理

  - 硬布线控制器&微程序控制器——MIP单周期，多周期CPU

    ![image-20230416105248978](2-仿真实验-logisim/image-20230416105248978.png)

    运算器

    存储器

    控制器

- 计算机体系结构

  - 处理冲突冒险——五段流水CPU

    ![image-20230416105335746](2-仿真实验-logisim/image-20230416105335746.png)

    资源相关，分支相关，数据相关

    中断

    动态分支预测

- 逻辑与计算机系统设计基础

![image-20230416104553203](2-仿真实验-logisim/image-20230416104553203.png)

## logisim

> 采用原理图方式对电路图进行仿真

### 工作区

点阵（显示消除）：

![image-20230416105706186](2-仿真实验-logisim/image-20230416105706186.png)

工作区（放大缩小）：

![image-20230416105804130](2-仿真实验-logisim/image-20230416105804130.png)

### 工具栏

![image-20230416105958760](2-仿真实验-logisim/image-20230416105958760.png)

组件的调用关系

![image-20230416203105090](2-仿真实验-logisim/image-20230416203105090.png)

### 侧边栏为组件库

#### 引脚

方向键，决定组件的引脚方向

- 左键，则引脚在左

数据位宽，决定引脚输入位数

- Alt+数字键
- 按住 Alt+3+2表示32位输入

标签：

- 引脚文字说明

#### 与门

输入：

- 数字键切换引脚数，3+2表示32位引脚 

#### 数据选择器（多选一）

> 复用器-数据选择器

![image-20230416193734324](2-仿真实验-logisim/image-20230416193734324.png)

输入端：长边引脚

输出端：一个

使能端：长线

控制端：短线

![image-20230416193947503](2-仿真实验-logisim/image-20230416193947503.png)

#### 探针

用于查看线路当前值

![image-20230416194415816](2-仿真实验-logisim/image-20230416194415816.png)

#### 线路颜色

约定：

- 亮绿：高电平

- 深绿：低电平

- 蓝色：未知状态

  尽量消除

- 灰色：飞线

  两端并未连接

- 红色：信号冲突

  ![image-20230416201607933](2-仿真实验-logisim/image-20230416201607933.png)

- 黑色：多位总线

- 橙色：数据宽度不兼容

  ![image-20230416201634350](2-仿真实验-logisim/image-20230416201634350.png)

### 封装

**子电路布局**

![image-20230416110940366](2-仿真实验-logisim/image-20230416110940366.png)

**封装子电路外观**

![image-20230416111006998](2-仿真实验-logisim/image-20230416111006998.png)

- 引脚朝向决定芯片上的位置

![image-20230416194631907](2-仿真实验-logisim/image-20230416194631907.png)

- 拖动可以改变引脚位置

### 电路工程

点击电路工程可以复用到其他电路工程

![image-20230416195245463](2-仿真实验-logisim/image-20230416195245463.png)

![image-20230416195559609](2-仿真实验-logisim/image-20230416195559609.png)

- 点击组件，悬浮会得到电路相应标签

### 菜单栏

#### 分析电路

![image-20230416204115668](2-仿真实验-logisim/image-20230416204115668.png)

![image-20230416204143665](2-仿真实验-logisim/image-20230416204143665.png)

可以通过表达式修改电路组件

![image-20230416204312707](2-仿真实验-logisim/image-20230416204312707.png)

##### 电路简化——最小式

![image-20230416204541372](2-仿真实验-logisim/image-20230416204541372.png)

![image-20230416204603400](2-仿真实验-logisim/image-20230416204603400.png)

#### 选项

##### 仿真

- 振荡频率

- 对于未定义的引脚如何处理

##### 工具栏

工具栏项目

#### 模拟

##### 信号模拟

直接输出最终结果

##### 重置模拟器

将电路中所有带有存储状态的组件复位为0

##### 时钟前进一步

时钟信号前进

- 关闭信号模拟，可以用于单步调试

##### 启用时钟模拟

自动完成时钟的翻转

##### 时钟频率

指定时钟模拟的翻转频率 

##### 记录器

对所有引脚，探针做日志记录

#### 自动生成电路

logisim

- 只能自动生成组合逻辑电路
- 输入引脚只能是一位
- 输入引脚的个数最多只有8个

##### 一位全加器

输入：x y cin

输出：sum(求和) cout(进位)

表达式：

- `sum = x ^ y ^ cin`
- `cout=x y + x cin + y cin` 

### logisim组件有延迟

> logisim不能精准仿真所有组件的延迟，在系统中所有硬件延迟都是相等的

![image-20230417100633869](2-仿真实验-logisim/image-20230417100633869.png)

如图所示的电路，由于与门的两个输入端有差异，一个输入端存在一个非门的硬件延迟，会造成计数器累计——输出端险像

#### 解决

1. 增加一个缓冲器，使各个输入端信号的传播路径一致，消除信号的竞争

   ![image-20230417101254822](2-仿真实验-logisim/image-20230417101254822.png)

2. 反转与门引脚（实际不可取）

   ![image-20230417134342702](2-仿真实验-logisim/image-20230417134342702.png)

### logisim中的震荡现象

> 电路由于反馈回路的存在，无法进入稳态

- logisim的一种保护机制，避免仿真系统进入死循环

![image-20230417135538029](2-仿真实验-logisim/image-20230417135538029.png)



![image-20230417140047860](2-仿真实验-logisim/image-20230417140047860.png)

#### 解决

- 修改引脚值
- 排除法：断开一些关键路径，若震荡消失，则这一路径中存在反馈回路

### 工具库

**组件公共属性**

| #    | 属性     | 描述                             | 快捷键     |
| ---- | -------- | -------------------------------- | ---------- |
| 1    | 朝向     | 组件在画布中放置的方向           | 方向键     |
| 2    | 数据位宽 | 引脚对应的数据宽度               | Alt+数字键 |
| 3    | 引脚数   | 逻辑门电路输入的引脚数           | 数字键     |
| 4    | 外观     | 调整组件外观                     |            |
| 5    | 尺寸     | 逻辑门电路可以设置组件大小       |            |
| 6    | 标签     | 与组件相关联的标签文字，用于注释 |            |
| 7    | 标签位置 | 标签在组件上的显示位置           |            |
| 8    | 标签字体 | 组件标签文字的字体               |            |

#### 线路库

##### 分线器

> 将多位宽线路中的某些位分离出来，也可以将多位数据合成一个数据

- 无时间延迟
- 无方向特性

![image-20230417142207493](2-仿真实验-logisim/image-20230417142207493.png)

| 属性       | 功能                          |
| ---------- | ----------------------------- |
| 朝向       | 分线端的期间方向              |
| 输出fanout | 分线端端口数                  |
| 位宽       | 汇聚端位宽                    |
| 外观       | 外观选择                      |
| 位x        | 汇聚端第x位映射至分线端端口号 |

![image-20230417142556905](2-仿真实验-logisim/image-20230417142556905.png)

- 默认将汇聚端位宽平均分配到每一个输出端口

##### 引脚

> 子电路输入输出接口

- 输入端口：子电路封装的左侧
- 输出端口：子电路封装的右侧

![image-20230417144203970](2-仿真实验-logisim/image-20230417144203970.png)

| 属性       | 功能                                 |
| ---------- | ------------------------------------ |
| 朝向       | 期间方向                             |
| 输出       | 输入/输出                            |
| 数据位宽   | 引脚的数据bit数                      |
| 三态       | 是否有三态值(0-1-x高阻)              |
| 未定义处理 | 未连接时的默认值<br />不变/上拉/下拉 |

##### 探针

> 动态检测线路值

- 用于调试

![image-20230417150411258](2-仿真实验-logisim/image-20230417150411258.png)

##### 隧道

> 远程线路连接，具有相同标签名的隧道，逻辑上是连接在一起的

![image-20230417150628775](2-仿真实验-logisim/image-20230417150628775.png)

##### 上/下拉电阻

> 处理线路中的悬浮态、不确定值
>
> - 强制将所有x变为电阻相应的方向

![image-20230417151201622](2-仿真实验-logisim/image-20230417151201622.png)

- 无位宽属性

##### 时钟

> 提供时钟源

![image-20230417151423567](2-仿真实验-logisim/image-20230417151423567.png)

启用时钟模拟后，会按照设定的时钟频率自动跳变

##### 常量

> 可定义位宽

![image-20230417151537203](2-仿真实验-logisim/image-20230417151537203.png)

##### 电源，接地

##### 位扩展器

> 数据位宽扩展（输入位宽小于输出位宽，则扩展）或截断（输入位宽大于输出位宽，则截断）

输入位宽：

输出位宽：

扩展方式：

![image-20230417152211599](2-仿真实验-logisim/image-20230417152211599.png)

#### 逻辑门库

##### 与或非，与非，或非，异或，异或非

##### 奇偶校验

##### 三态门、三态非门

> 控制开关，用于总线传输方向控制

![image-20230417152639235](2-仿真实验-logisim/image-20230417152639235.png)

#### 复用器库

##### 多路选择器

> 从多路输入中选择一路输出

选择数据宽度：选择信号宽度为2，表示有从 $2^2=4$ 个输入中选一个

数据位宽：每个输入的位宽

![image-20230417155051934](2-仿真实验-logisim/image-20230417155051934.png)

- 使能端默认为1

选择端不能使用多路选择器

##### 解复用器

> 将一路输入选择某一路输出——与多路选择器功能相反

选择数据长度：选择信号宽度为2，表示有从 $2^2=4$ 个输出中选一个

![image-20230417155418115](2-仿真实验-logisim/image-20230417155418115.png)

##### 解码器

> 用于地址译码，将选择端的输入，转变为一位的输出

![image-20230417155704675](2-仿真实验-logisim/image-20230417155704675.png)

##### 优先编码器

> 获得输入信号的编码——与解码器相反

- 输出最高位1的最大输入引脚编号
- 通常用于中断请求的中断优先判断

![image-20230417192443210](2-仿真实验-logisim/image-20230417192443210.png)

#### 运算器库

##### 带进位加法器

![image-20230417194943799](2-仿真实验-logisim/image-20230417194943799.png)

##### 带借位减法器

![image-20230417204754569](2-仿真实验-logisim/image-20230417204754569.png)

##### 无符号乘法器

![image-20230417205009406](2-仿真实验-logisim/image-20230417205009406.png)

##### 无符号除法器

![image-20230417205138952](2-仿真实验-logisim/image-20230417205138952.png)

##### 求补码器

> 符号位取反，其余位取反加一

![image-20230417205229786](2-仿真实验-logisim/image-20230417205229786.png)

![image-20230417205259010](2-仿真实验-logisim/image-20230417205259010.png)

##### 比较器

![image-20230417205705378](2-仿真实验-logisim/image-20230417205705378.png)

##### 移位器

![image-20230417205858363](2-仿真实验-logisim/image-20230417205858363.png)

#### 存储库

##### 触发器

异步：电平敏感

![image-20230417213257687](2-仿真实验-logisim/image-20230417213257687.png)

- 异步置位：当变为1时，所有触发器Q端为1
  - 此时异步清零端需为0（失效）
- 异步清零：当变为0时，所有触发器Q端为0
  - 此时异步置位端需为0（失效）

##### 寄存器

> 多个D触发器并行构成

![image-20230417211607623](2-仿真实验-logisim/image-20230417211607623.png)

当时钟信号到来时，可以将数据锁存在Q端

清零：

- 异步信号：在异步清零信号为1时，将寄存器清零

- 同步信号：在时钟信号到来时，将寄存器清零

  ![image-20230417213652321](2-仿真实验-logisim/image-20230417213652321.png)

  当异步清零失效，且同步清零有效时，通过多路选择器，将0输入到D端，时钟信号到来时，Q端锁存为0

##### 计数器

![image-20230417214654160](2-仿真实验-logisim/image-20230417214654160.png)

- 异步清零：电平为1，则清零
- Carry：当计数器达到最大值，则进位1

![image-20230417215425149](2-仿真实验-logisim/image-20230417215425149.png)

##### 随机数生成器



##### RAM

![image-20230417220234497](2-仿真实验-logisim/image-20230417220234497.png)

- 通常使用输入输出分离同步模式

双向输入输出同步模式

![image-20230417220357542](2-仿真实验-logisim/image-20230417220357542.png)

- 写使能失效，三态门输出端无数据，待写数据不能写入D端

  在非门作用下，读信号有效，寄存器中值从D端输出

输入输出端分离同步模式

![image-20230417221125863](2-仿真实验-logisim/image-20230417221125863.png)

##### ROM

![image-20230417220123953](2-仿真实验-logisim/image-20230417220123953.png)

#### 输入输出库

##### 键盘，哑终端

![image-20230417223047970](2-仿真实验-logisim/image-20230417223047970.png)

- 键盘预设输入，并转化为ASCII

  当一个时钟信号来时，将一个8bit的ASCII数据输出

  文字终端进行显示

#### 数码管

![image-20230417223220859](2-仿真实验-logisim/image-20230417223220859.png)

### logisim应用实验

#### 1

- 自动生成电路

任务：

- LED计数电路
- 构建一个数据编码器
- 设计7段数码管显示电路板

![image-20230418082443764](2-仿真实验-logisim/image-20230418082443764.png)

![image-20230418083035112](2-仿真实验-logisim/image-20230418083035112.png)

![image-20230418083333751](2-仿真实验-logisim/image-20230418083333751.png)

#### 2

![image-20230418083400240](2-仿真实验-logisim/image-20230418083400240.png)

> 编码器

![image-20230418083346501](2-仿真实验-logisim/image-20230418083346501.png)

![image-20230418083823415](2-仿真实验-logisim/image-20230418083823415.png)

![image-20230418084635493](2-仿真实验-logisim/image-20230418084635493.png)

![image-20230418084610352](2-仿真实验-logisim/image-20230418084610352.png)

![image-20230418084944234](2-仿真实验-logisim/image-20230418084944234.png)



Out1: `In5+In3&~In4&~In5+In1&~In2&~In3&~In4&~In5`

## MIPS

### CPU设计

#### 概念

##### CPU类型

单周期：定长指令周期

- 所有指令在一个时钟周期内完成，CPI=1
- 性能取决于最慢的指令，时钟周期过长

多周期：变长指令周期

- 缩短时钟周期，复用器件和数据通路

##### 指令格式

![image-20230418085850084](2-仿真实验-logisim/image-20230418085850084.png)

![image-20230418090149310](2-仿真实验-logisim/image-20230418090149310.png)

![image-20230418090208098](2-仿真实验-logisim/image-20230418090208098.png)

##### 数据通路

**取指**

$Mem[PC++]\rightarrow IR$

- 单周期不能设计 `AR` , `DR` ，`IR` 寄存器

  由于一个时钟周期内完成取指操作，所以直接用PC内容取内存内容

- 程序和数据分开存放——哈佛结构

  由于取指令与取操作数都要访问主存，存在资源冲突

- 运算器和PC累加器分离‘

![image-20230418091022396](2-仿真实验-logisim/image-20230418091022396.png)

![image-20230418091222528](2-仿真实验-logisim/image-20230418091222528.png)

![image-20230418091320354](2-仿真实验-logisim/image-20230418091320354.png)

![image-20230418091413530](2-仿真实验-logisim/image-20230418091413530.png)
