---
author: ainski
time: 2025-12-10
teacher: qgf
note: 这一份cpu未借鉴任何学长代码，还请放心食用
---

# 流水线CPU设计项目
## 项目概述

这是一个用Verilog实现的流水线MIPS样CPU。设计遵循经典的5级流水线架构（IF：指令获取，ID：指令译码，EX：执行，MEM：内存访问，WB：写回），各阶段之间有各种流水线寄存器来存储中间结果。

我知道，理解了原理之后的cpu完全是能够做出来的，然而，巨大的工作量和期末考试压力让我不堪重负，所以请注意，这一份代码是完全不能运行的，如果后人有精力，完全可以在这个基础上接力我没有完成的工作。参与计算机科学与技术学院的迎新晚会之后，我完全没有时间继续开发这个cpu。

这个cpu完成了搭建了基于张冬冬老师提供的测试数据的测试平台。这个平台需要继续设计的模块是div模块以及mul模块与cpu的同步问题。我提供了纯组合逻辑的div和mul模块，能够尽可能地缩短周期。

此外，设计还需要完成基于老师上课讲的Tomasulo算法或者记分牌算法的内容设计的PipelineControlUnit模块。这个模块需要设计好流水线的调度策略，包括分支预测、指令调度、资源分配等。

如果有后人完成了这个cpu，家祭无忘告乃翁！！！

流水线cpu的模板参考与qgf老师的实验指导书给出的模板，感谢qgf老师的指导！！！