Command: Synthesize for spec spec-arm32.spec output to <stdout>; log to blah.log
Output to: 
Log to: blah.log
DEDUCTIVE ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

ADDING PLAN:
CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051526s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000054s
Iter 1 Guessing...	Guessing Time: 0.000638s
Iter 1 Checking...	Checking Time: 0.006862s
Iter 2 Guessing...	Guessing Time: 0.000033s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000000)
	4 (0x00000004) : (bitvec 0x00000001)
	8 (0x00000008) : (bitvec 0x00000002)
	12 (0x0000000c) : (bitvec 0x00000003)
	16 (0x00000010) : (bitvec 0x00000004)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00110) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00000007) : 32 len
R14 : (bitvec 0x00000008) : 32 len
R2 : (bitvec 0x00000009) : 32 len
R3 : (bitvec 0x0000000a) : 32 len
R4 : (bitvec 0x0000000b) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051771s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.002364s
Iter 1 Guessing...	Guessing Time: 0.000887s
Iter 1 Checking...	Checking Time: 0.019246s
Iter 2 Guessing...	Guessing Time: 0.041545s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000001b5)
	4 (0x00000004) : (bitvec 0x000001b6)
	8 (0x00000008) : (bitvec 0x000001b7)
	12 (0x0000000c) : (bitvec 0x000001b8)
	16 (0x00000010) : (bitvec 0x000001b9)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b11011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x000001bc) : 32 len
R14 : (bitvec 0x000001bd) : 32 len
R2 : (bitvec 0x000001be) : 32 len
R3 : (bitvec 0x000001bf) : 32 len
R4 : (bitvec 0x000001c0) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| CEGIS 1
| CEGIS 1
COST:200
ADDING PLAN:
MOVE R0
| CEGIS 1
| CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.040494s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
Found value dependencies in: 0.000122s
Iter 1 Guessing...	Guessing Time: 0.001129s
Iter 1 Checking...	Checking Time: 0.006561s
Iter 2 Guessing...	Guessing Time: 0.000041s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000001c1)
	4 (0x00000004) : (bitvec 0x000001c2)
	8 (0x00000008) : (bitvec 0x000001c3)
	12 (0x0000000c) : (bitvec 0x000001c4)
	16 (0x00000010) : (bitvec 0x000001c5)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x000001ca) : 32 len
R14 : (bitvec 0x000001cb) : 32 len
R2 : (bitvec 0x000001cc) : 32 len
R3 : (bitvec 0x000001cd) : 32 len
R4 : (bitvec 0x000001ce) : 32 len
R5 : (bitvec 0x000001cf) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.040958s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
Found value dependencies in: 0.003066s
Iter 1 Guessing...	Guessing Time: 0.001205s
Iter 1 Checking...	Checking Time: 0.013663s
Iter 2 Guessing...	Guessing Time: 0.047747s
Iter 2 Checking...	Checking Time: 0.015173s
Iter 3 Guessing...	Guessing Time: 0.035524s
Iter 3 Checking...	Checking Time: 0.017624s
ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051461s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000087s
Iter 1 Guessing...	Guessing Time: 0.001227s
Iter 1 Checking...	Checking Time: 0.008614s
Iter 2 Guessing...	Guessing Time: 0.000049s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000003da)
	4 (0x00000004) : (bitvec 0x000003db)
	8 (0x00000008) : (bitvec 0x000003dc)
	12 (0x0000000c) : (bitvec 0x000003dd)
	16 (0x00000010) : (bitvec 0x000003de)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00000) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000003da) : 32 len
R1 : (bitvec 0x000003e1) : 32 len
R14 : (bitvec 0x000003e2) : 32 len
R2 : (bitvec 0x000003e3) : 32 len
R3 : (bitvec 0x000003e4) : 32 len
R4 : (bitvec 0x000003e5) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.054470s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.008003s
Iter 1 Guessing...	Guessing Time: 0.001365s
Iter 1 Checking...	Checking Time: 0.026210s
Iter 2 Guessing...	Guessing Time: 0.019440s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000058f)
	4 (0x00000004) : (bitvec 0x00000590)
	8 (0x00000008) : (bitvec 0x00000591)
	12 (0x0000000c) : (bitvec 0x00000592)
	16 (0x00000010) : (bitvec 0x00000593)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000058f) : 32 len
R1 : (bitvec 0x00000596) : 32 len
R14 : (bitvec 0x00000597) : 32 len
R2 : (bitvec 0x00000598) : 32 len
R3 : (bitvec 0x00000599) : 32 len
R4 : (bitvec 0x0000059a) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| CEGIS 2
COST:10000
ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | CEGIS 1
| | CEGIS 1
COST:200
ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| MOVE R1
| | CEGIS 1
| | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.046595s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000100s
Iter 1 Guessing...	Guessing Time: 0.001125s
Iter 1 Checking...	Checking Time: 0.007670s
Iter 2 Guessing...	Guessing Time: 0.000045s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000059b)
	4 (0x00000004) : (bitvec 0x0000059c)
	8 (0x00000008) : (bitvec 0x0000059d)
	12 (0x0000000c) : (bitvec 0x0000059e)
	16 (0x00000010) : (bitvec 0x0000059f)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x0000059b) : 32 len
R1 : (bitvec 0x000005a4) : 32 len
R14 : (bitvec 0x000005a5) : 32 len
R2 : (bitvec 0x000005a6) : 32 len
R3 : (bitvec 0x000005a7) : 32 len
R4 : (bitvec 0x000005a8) : 32 len
R5 : (bitvec 0x000005a9) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.049215s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
Found value dependencies in: 0.008187s
Iter 1 Guessing...	Guessing Time: 0.001478s
Iter 1 Checking...	Checking Time: 0.015215s
Iter 2 Guessing...	Guessing Time: 0.024194s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000755)
	4 (0x00000004) : (bitvec 0x00000756)
	8 (0x00000008) : (bitvec 0x00000757)
	12 (0x0000000c) : (bitvec 0x00000758)
	16 (0x00000010) : (bitvec 0x00000759)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00000755) : 32 len
R1 : (bitvec 0x0000075e) : 32 len
R14 : (bitvec 0x0000075f) : 32 len
R2 : (bitvec 0x00000760) : 32 len
R3 : (bitvec 0x00000761) : 32 len
R4 : (bitvec 0x00000762) : 32 len
R5 : (bitvec 0x00000763) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| MOVE R1
| | CEGIS 2
| | CEGIS 1
COST:10100
ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| MOVE R1
| | LOAD Mem 4
| | | CEGIS 1
| | | CEGIS 1
| | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_2 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.049284s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_2:0b00010
R0:0b00001
Found value dependencies in: 0.000110s
Iter 1 Guessing...	Guessing Time: 0.001453s
Iter 1 Checking...	Checking Time: 0.008020s
Iter 2 Guessing...	Guessing Time: 0.000048s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000766)
	4 (0x00000004) : (bitvec 0x00000767)
	8 (0x00000008) : (bitvec 0x00000768)
	12 (0x0000000c) : (bitvec 0x00000769)
	16 (0x00000010) : (bitvec 0x0000076a)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_2 : (bitvec 0x0000076c) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01110) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00000766) : 32 len
R1 : (bitvec 0x00000770) : 32 len
R14 : (bitvec 0x00000771) : 32 len
R2 : (bitvec 0x00000772) : 32 len
R3 : (bitvec 0x00000773) : 32 len
R4 : (bitvec 0x00000774) : 32 len
R5 : (bitvec 0x00000775) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_2 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.050946s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_2:0b00010
R0:0b00001
Found value dependencies in: 0.016945s
Iter 1 Guessing...	Guessing Time: 0.001578s
Iter 1 Checking...	Checking Time: 0.013383s
Iter 2 Guessing...	Guessing Time: 0.026830s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000095b)
	4 (0x00000004) : (bitvec 0x0000095c)
	8 (0x00000008) : (bitvec 0x0000095d)
	12 (0x0000000c) : (bitvec 0x0000095e)
	16 (0x00000010) : (bitvec 0x0000095f)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_2 : (bitvec 0x00000961) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000095b) : 32 len
R1 : (bitvec 0x00000965) : 32 len
R14 : (bitvec 0x00000966) : 32 len
R2 : (bitvec 0x00000967) : 32 len
R3 : (bitvec 0x00000968) : 32 len
R4 : (bitvec 0x00000969) : 32 len
R5 : (bitvec 0x0000096a) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | CEGIS 2
| | CEGIS 1
COST:10100
ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | LOAD Mem 8
| | | CEGIS 1
| | | CEGIS 1
| | CEGIS 1
COST:300
ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | MOVE FRESH_2
| | | CEGIS 1
| | | CEGIS 1
| | CEGIS 1
COST:300
ADDING PLAN:
MOVE R0
| DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | MOVE FRESH_5
| | | CEGIS 1
| | | CEGIS 1
| | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.042374s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
R0:0b00000
Found value dependencies in: 0.000099s
Iter 1 Guessing...	Guessing Time: 0.001581s
Iter 1 Checking...	Checking Time: 0.007280s
Iter 2 Guessing...	Guessing Time: 0.000039s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000096d)
	4 (0x00000004) : (bitvec 0x0000096e)
	8 (0x00000008) : (bitvec 0x0000096f)
	12 (0x0000000c) : (bitvec 0x00000970)
	16 (0x00000010) : (bitvec 0x00000971)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00000973) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00000977) : 32 len
R14 : (bitvec 0x00000978) : 32 len
R2 : (bitvec 0x00000979) : 32 len
R3 : (bitvec 0x0000097a) : 32 len
R4 : (bitvec 0x0000097b) : 32 len
R5 : (bitvec 0x0000097c) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.043870s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
R0:0b00000
Found value dependencies in: 0.003415s
Iter 1 Guessing...	Guessing Time: 0.001601s
Iter 1 Checking...	Checking Time: 0.022415s
Iter 2 Guessing...	Guessing Time: 0.061142s
Iter 2 Checking...	Checking Time: 0.021570s
Iter 3 Guessing...	Guessing Time: 0.040870s
Iter 3 Checking...	Checking Time: 0.020679s
Iter 4 Guessing...	Guessing Time: 0.031283s
Iter 4 Checking...	Checking Time: 0.023232s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051775s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000142s
Iter 1 Guessing...	Guessing Time: 0.001854s
Iter 1 Checking...	Checking Time: 0.009158s
Iter 2 Guessing...	Guessing Time: 0.000048s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000bef)
	4 (0x00000004) : (bitvec 0x00000bf0)
	8 (0x00000008) : (bitvec 0x00000bf1)
	12 (0x0000000c) : (bitvec 0x00000bf2)
	16 (0x00000010) : (bitvec 0x00000bf3)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00000bef) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00000bf6) : 32 len
R14 : (bitvec 0x00000bf7) : 32 len
R2 : (bitvec 0x00000bf8) : 32 len
R3 : (bitvec 0x00000bf9) : 32 len
R4 : (bitvec 0x00000bfa) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.054606s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.019741s
Iter 1 Guessing...	Guessing Time: 0.001920s
Iter 1 Checking...	Checking Time: 0.040626s
Iter 2 Guessing...	Guessing Time: 0.056381s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000000)
	4 (0x00000004) : (bitvec 0x00000dde)
	8 (0x00000008) : (bitvec 0x00000ddf)
	12 (0x0000000c) : (bitvec 0x00000de0)
	16 (0x00000010) : (bitvec 0x00000de1)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00000000) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00000de4) : 32 len
R14 : (bitvec 0x00000000) : 32 len
R2 : (bitvec 0x00000de5) : 32 len
R3 : (bitvec 0x00000de6) : 32 len
R4 : (bitvec 0x00000de7) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | CEGIS 1
| | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | CEGIS 1
| | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.052016s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
R0:0b00001
Found value dependencies in: 0.000138s
Iter 1 Guessing...	Guessing Time: 0.002123s
Iter 1 Checking...	Checking Time: 0.008863s
Iter 2 Guessing...	Guessing Time: 0.000042s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000de8)
	4 (0x00000004) : (bitvec 0x00000de9)
	8 (0x00000008) : (bitvec 0x00000dea)
	12 (0x0000000c) : (bitvec 0x00000deb)
	16 (0x00000010) : (bitvec 0x00000dec)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00000de8) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00000df1) : 32 len
R14 : (bitvec 0x00000df2) : 32 len
R2 : (bitvec 0x00000df3) : 32 len
R3 : (bitvec 0x00000df4) : 32 len
R4 : (bitvec 0x00000df5) : 32 len
R5 : (bitvec 0x00000df6) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.047860s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
R0:0b00001
Found value dependencies in: 0.015804s
Iter 1 Guessing...	Guessing Time: 0.002290s
Iter 1 Checking...	Checking Time: 0.021763s
Iter 2 Guessing...	Guessing Time: 0.069277s
Iter 2 Checking...	Checking Time: 0.027341s
Iter 3 Guessing...	Guessing Time: 0.084579s
Iter 3 Checking...	Checking Time: 0.020842s
Iter 4 Guessing...	Guessing Time: 0.076161s
Iter 4 Checking...	Checking Time: 0.022151s
Iter 5 Guessing...	Guessing Time: 0.067077s
Iter 5 Checking...	Checking Time: 0.026982s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050376s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000192s
Iter 1 Guessing...	Guessing Time: 0.002410s
Iter 1 Checking...	Checking Time: 0.010535s
Iter 2 Guessing...	Guessing Time: 0.000043s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000108f)
	4 (0x00000004) : (bitvec 0x00001090)
	8 (0x00000008) : (bitvec 0x00001091)
	12 (0x0000000c) : (bitvec 0x00001092)
	16 (0x00000010) : (bitvec 0x00001093)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000108f) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000108f) : 32 len
R1 : (bitvec 0x00001096) : 32 len
R14 : (bitvec 0x00001097) : 32 len
R2 : (bitvec 0x00001098) : 32 len
R3 : (bitvec 0x00001099) : 32 len
R4 : (bitvec 0x0000109a) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.054312s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.024432s
Iter 1 Guessing...	Guessing Time: 0.002650s
Iter 1 Checking...	Checking Time: 0.022304s
Iter 2 Guessing...	Guessing Time: 0.021635s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000000)
	4 (0x00000004) : (bitvec 0x0000127e)
	8 (0x00000008) : (bitvec 0x0000127f)
	12 (0x0000000c) : (bitvec 0x00001280)
	16 (0x00000010) : (bitvec 0x00001281)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00000000) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00011) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00000000) : 32 len
R1 : (bitvec 0x00001284) : 32 len
R14 : (bitvec 0x00001285) : 32 len
R2 : (bitvec 0x00001286) : 32 len
R3 : (bitvec 0x00001287) : 32 len
R4 : (bitvec 0x00001288) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | LOAD Mem 4
| | | CEGIS 1
| | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | MOVE R1
| | | CEGIS 1
| | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.055090s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000131s
Iter 1 Guessing...	Guessing Time: 0.002724s
Iter 1 Checking...	Checking Time: 0.010521s
Iter 2 Guessing...	Guessing Time: 0.000047s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00001289)
	4 (0x00000004) : (bitvec 0x0000128a)
	8 (0x00000008) : (bitvec 0x0000128b)
	12 (0x0000000c) : (bitvec 0x0000128c)
	16 (0x00000010) : (bitvec 0x0000128d)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00001289) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00001289) : 32 len
R1 : (bitvec 0x00001292) : 32 len
R14 : (bitvec 0x00001293) : 32 len
R2 : (bitvec 0x00001294) : 32 len
R3 : (bitvec 0x00001295) : 32 len
R4 : (bitvec 0x00001296) : 32 len
R5 : (bitvec 0x00001297) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.054375s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
R0:0b00001
R1:0b00010
Found value dependencies in: 0.011312s
Iter 1 Guessing...	Guessing Time: 0.002744s
Iter 1 Checking...	Checking Time: 0.016403s
Iter 2 Guessing...	Guessing Time: 0.027440s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000147d)
	4 (0x00000004) : (bitvec 0x0000147e)
	8 (0x00000008) : (bitvec 0x0000147f)
	12 (0x0000000c) : (bitvec 0x00001480)
	16 (0x00000010) : (bitvec 0x00001481)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000147d) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x0000147d) : 32 len
R1 : (bitvec 0x00001486) : 32 len
R14 : (bitvec 0x00001487) : 32 len
R2 : (bitvec 0x00001488) : 32 len
R3 : (bitvec 0x00001489) : 32 len
R4 : (bitvec 0x0000148a) : 32 len
R5 : (bitvec 0x0000148b) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | MOVE R1
| | | CEGIS 2
| | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | MOVE R1
| | | LOAD Mem 4
| | | | CEGIS 1
| | | | CEGIS 1
| | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_7 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.054019s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_7:0b00010
R0:0b00001
Found value dependencies in: 0.000136s
Iter 1 Guessing...	Guessing Time: 0.002656s
Iter 1 Checking...	Checking Time: 0.010591s
Iter 2 Guessing...	Guessing Time: 0.000051s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000148e)
	4 (0x00000004) : (bitvec 0x0000148f)
	8 (0x00000008) : (bitvec 0x00001490)
	12 (0x0000000c) : (bitvec 0x00001491)
	16 (0x00000010) : (bitvec 0x00001492)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x0000148e) : 32 len
FRESH_7 : (bitvec 0x00001494) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10110) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x0000148e) : 32 len
R1 : (bitvec 0x00001498) : 32 len
R14 : (bitvec 0x00001499) : 32 len
R2 : (bitvec 0x0000149a) : 32 len
R3 : (bitvec 0x0000149b) : 32 len
R4 : (bitvec 0x0000149c) : 32 len
R5 : (bitvec 0x0000149d) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_7 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.055620s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_7:0b00010
R0:0b00001
Found value dependencies in: 0.015562s
Iter 1 Guessing...	Guessing Time: 0.002748s
Iter 1 Checking...	Checking Time: 0.047703s
Iter 2 Guessing...	Guessing Time: 0.029052s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000016bd)
	4 (0x00000004) : (bitvec 0x000016be)
	8 (0x00000008) : (bitvec 0x000016bf)
	12 (0x0000000c) : (bitvec 0x000016c0)
	16 (0x00000010) : (bitvec 0x000016c1)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000016bd) : 32 len
FRESH_7 : (bitvec 0x000016c3) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000016bd) : 32 len
R1 : (bitvec 0x000016c7) : 32 len
R14 : (bitvec 0x000016c8) : 32 len
R2 : (bitvec 0x000016c9) : 32 len
R3 : (bitvec 0x000016ca) : 32 len
R4 : (bitvec 0x000016cb) : 32 len
R5 : (bitvec 0x000016cc) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | LOAD Mem 4
| | | CEGIS 2
| | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | LOAD Mem 4
| | | LOAD Mem 8
| | | | CEGIS 1
| | | | CEGIS 1
| | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | LOAD Mem 4
| | | MOVE FRESH_7
| | | | CEGIS 1
| | | | CEGIS 1
| | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| MOVE R0
| | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | LOAD Mem 4
| | | MOVE FRESH_10
| | | | CEGIS 1
| | | | CEGIS 1
| | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.048871s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.000147s
Iter 1 Guessing...	Guessing Time: 0.002800s
Iter 1 Checking...	Checking Time: 0.010164s
Iter 2 Guessing...	Guessing Time: 0.000042s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000016cf)
	4 (0x00000004) : (bitvec 0x000016d0)
	8 (0x00000008) : (bitvec 0x000016d1)
	12 (0x0000000c) : (bitvec 0x000016d2)
	16 (0x00000010) : (bitvec 0x000016d3)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000016cf) : 32 len
FRESH_6 : (bitvec 0x000016d5) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x000016d9) : 32 len
R14 : (bitvec 0x000016da) : 32 len
R2 : (bitvec 0x000016db) : 32 len
R3 : (bitvec 0x000016dc) : 32 len
R4 : (bitvec 0x000016dd) : 32 len
R5 : (bitvec 0x000016de) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.051529s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.020096s
Iter 1 Guessing...	Guessing Time: 0.002903s
Iter 1 Checking...	Checking Time: 0.022621s
Iter 2 Guessing...	Guessing Time: 0.071569s
Iter 2 Checking...	Checking Time: 0.031868s
Iter 3 Guessing...	Guessing Time: 0.061688s
Iter 3 Checking...	Checking Time: 0.027715s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051002s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000174s
Iter 1 Guessing...	Guessing Time: 0.002990s
Iter 1 Checking...	Checking Time: 0.012135s
Iter 2 Guessing...	Guessing Time: 0.000020s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000195c)
	4 (0x00000004) : (bitvec 0x0000195d)
	8 (0x00000008) : (bitvec 0x0000195e)
	12 (0x0000000c) : (bitvec 0x0000195f)
	16 (0x00000010) : (bitvec 0x00001960)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000195c) : 32 len
FRESH_6 : (bitvec 0x0000195d) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00010) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00001963) : 32 len
R14 : (bitvec 0x00001964) : 32 len
R2 : (bitvec 0x00001965) : 32 len
R3 : (bitvec 0x00001966) : 32 len
R4 : (bitvec 0x00001967) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051374s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.019831s
Iter 1 Guessing...	Guessing Time: 0.003183s
Iter 1 Checking...	Checking Time: 0.034548s
Iter 2 Guessing...	Guessing Time: 0.067017s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00001b85)
	4 (0x00000004) : (bitvec 0x00001b86)
	8 (0x00000008) : (bitvec 0x00001b87)
	12 (0x0000000c) : (bitvec 0x00001b88)
	16 (0x00000010) : (bitvec 0x00001b89)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00001b85) : 32 len
FRESH_6 : (bitvec 0x00001b86) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00001b8c) : 32 len
R14 : (bitvec 0x00001b8d) : 32 len
R2 : (bitvec 0x00001b8e) : 32 len
R3 : (bitvec 0x00001b8f) : 32 len
R4 : (bitvec 0x00001b90) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | CEGIS 1
| | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | CEGIS 1
| | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.056778s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.000187s
Iter 1 Guessing...	Guessing Time: 0.003618s
Iter 1 Checking...	Checking Time: 0.012031s
Iter 2 Guessing...	Guessing Time: 0.000047s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00001b91)
	4 (0x00000004) : (bitvec 0x00001b92)
	8 (0x00000008) : (bitvec 0x00001b93)
	12 (0x0000000c) : (bitvec 0x00001b94)
	16 (0x00000010) : (bitvec 0x00001b95)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00001b91) : 32 len
FRESH_6 : (bitvec 0x00001b92) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00001b9a) : 32 len
R14 : (bitvec 0x00001b9b) : 32 len
R2 : (bitvec 0x00001b9c) : 32 len
R3 : (bitvec 0x00001b9d) : 32 len
R4 : (bitvec 0x00001b9e) : 32 len
R5 : (bitvec 0x00001b9f) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.056235s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.026982s
Iter 1 Guessing...	Guessing Time: 0.003677s
Iter 1 Checking...	Checking Time: 0.036199s
Iter 2 Guessing...	Guessing Time: 0.069788s
Iter 2 Checking...	Checking Time: 0.025022s
Iter 3 Guessing...	Guessing Time: 0.089039s
Iter 3 Checking...	Checking Time: 0.026019s
Iter 4 Guessing...	Guessing Time: 0.078851s
Iter 4 Checking...	Checking Time: 0.026232s
Iter 5 Guessing...	Guessing Time: 0.080168s
Iter 5 Checking...	Checking Time: 0.031342s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.052865s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000152s
Iter 1 Guessing...	Guessing Time: 0.004073s
Iter 1 Checking...	Checking Time: 0.014015s
Iter 2 Guessing...	Guessing Time: 0.000059s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00001e7a)
	4 (0x00000004) : (bitvec 0x00001e7b)
	8 (0x00000008) : (bitvec 0x00001e7c)
	12 (0x0000000c) : (bitvec 0x00001e7d)
	16 (0x00000010) : (bitvec 0x00001e7e)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00001e7a) : 32 len
FRESH_6 : (bitvec 0x00001e7b) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00000) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00001e7a) : 32 len
R1 : (bitvec 0x00001e81) : 32 len
R14 : (bitvec 0x00001e82) : 32 len
R2 : (bitvec 0x00001e83) : 32 len
R3 : (bitvec 0x00001e84) : 32 len
R4 : (bitvec 0x00001e85) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051952s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.018474s
Iter 1 Guessing...	Guessing Time: 0.004201s
Iter 1 Checking...	Checking Time: 0.036191s
Iter 2 Guessing...	Guessing Time: 0.022634s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000020a3)
	4 (0x00000004) : (bitvec 0x000020a4)
	8 (0x00000008) : (bitvec 0x000020a5)
	12 (0x0000000c) : (bitvec 0x000020a6)
	16 (0x00000010) : (bitvec 0x000020a7)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000020a3) : 32 len
FRESH_6 : (bitvec 0x000020a4) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01001) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000020a3) : 32 len
R1 : (bitvec 0x000020aa) : 32 len
R14 : (bitvec 0x000020ab) : 32 len
R2 : (bitvec 0x000020ac) : 32 len
R3 : (bitvec 0x000020ad) : 32 len
R4 : (bitvec 0x000020ae) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | LOAD Mem 8
| | | | CEGIS 1
| | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | CEGIS 1
| | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.060617s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000144s
Iter 1 Guessing...	Guessing Time: 0.004371s
Iter 1 Checking...	Checking Time: 0.013112s
Iter 2 Guessing...	Guessing Time: 0.000043s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000020af)
	4 (0x00000004) : (bitvec 0x000020b0)
	8 (0x00000008) : (bitvec 0x000020b1)
	12 (0x0000000c) : (bitvec 0x000020b2)
	16 (0x00000010) : (bitvec 0x000020b3)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000020af) : 32 len
FRESH_6 : (bitvec 0x000020b0) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10110) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x000020af) : 32 len
R1 : (bitvec 0x000020b8) : 32 len
R14 : (bitvec 0x000020b9) : 32 len
R2 : (bitvec 0x000020ba) : 32 len
R3 : (bitvec 0x000020bb) : 32 len
R4 : (bitvec 0x000020bc) : 32 len
R5 : (bitvec 0x000020bd) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.061144s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.015496s
Iter 1 Guessing...	Guessing Time: 0.004458s
Iter 1 Checking...	Checking Time: 0.042985s
Iter 2 Guessing...	Guessing Time: 0.046092s
Iter 2 Checking...	Checking Time: 0.019912s
Iter 3 Guessing...	Guessing Time: 0.057213s
Iter 3 Checking...	Checking Time: 0.018230s
Iter 4 Guessing...	Guessing Time: 0.046259s
Iter 4 Checking...	Checking Time: 0.024484s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050023s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000122s
Iter 1 Guessing...	Guessing Time: 0.004351s
Iter 1 Checking...	Checking Time: 0.014171s
Iter 2 Guessing...	Guessing Time: 0.000045s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000247e)
	4 (0x00000004) : (bitvec 0x0000247f)
	8 (0x00000008) : (bitvec 0x00002480)
	12 (0x0000000c) : (bitvec 0x00002481)
	16 (0x00000010) : (bitvec 0x00002482)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000247e) : 32 len
FRESH_6 : (bitvec 0x0000247f) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000247e) : 32 len
R1 : (bitvec 0x0000247f) : 32 len
R14 : (bitvec 0x00002485) : 32 len
R2 : (bitvec 0x00002486) : 32 len
R3 : (bitvec 0x00002487) : 32 len
R4 : (bitvec 0x00002488) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.053256s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.017165s
Iter 1 Guessing...	Guessing Time: 0.004480s
Iter 1 Checking...	Checking Time: 0.033579s
Iter 2 Guessing...	Guessing Time: 0.023157s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000026a6)
	4 (0x00000004) : (bitvec 0x000026a7)
	8 (0x00000008) : (bitvec 0x000026a8)
	12 (0x0000000c) : (bitvec 0x000026a9)
	16 (0x00000010) : (bitvec 0x000026aa)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000026a6) : 32 len
FRESH_6 : (bitvec 0x000026a7) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000026a6) : 32 len
R1 : (bitvec 0x000026a7) : 32 len
R14 : (bitvec 0x000026ad) : 32 len
R2 : (bitvec 0x000026ae) : 32 len
R3 : (bitvec 0x000026af) : 32 len
R4 : (bitvec 0x000026b0) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | LOAD Mem 8
| | | | | CEGIS 1
| | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | MOVE R2
| | | | | CEGIS 1
| | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.068593s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.000162s
Iter 1 Guessing...	Guessing Time: 0.004551s
Iter 1 Checking...	Checking Time: 0.014018s
Iter 2 Guessing...	Guessing Time: 0.000048s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000026b1)
	4 (0x00000004) : (bitvec 0x000026b2)
	8 (0x00000008) : (bitvec 0x000026b3)
	12 (0x0000000c) : (bitvec 0x000026b4)
	16 (0x00000010) : (bitvec 0x000026b5)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000026b1) : 32 len
FRESH_6 : (bitvec 0x000026b2) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x000026b1) : 32 len
R1 : (bitvec 0x000026b2) : 32 len
R14 : (bitvec 0x000026ba) : 32 len
R2 : (bitvec 0x000026bb) : 32 len
R3 : (bitvec 0x000026bc) : 32 len
R4 : (bitvec 0x000026bd) : 32 len
R5 : (bitvec 0x000026be) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.069501s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.017267s
Iter 1 Guessing...	Guessing Time: 0.004509s
Iter 1 Checking...	Checking Time: 0.025294s
Iter 2 Guessing...	Guessing Time: 0.028655s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000028de)
	4 (0x00000004) : (bitvec 0x000028df)
	8 (0x00000008) : (bitvec 0x000028e0)
	12 (0x0000000c) : (bitvec 0x000028e1)
	16 (0x00000010) : (bitvec 0x000028e2)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x000028de) : 32 len
FRESH_6 : (bitvec 0x000028df) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000028de) : 32 len
R1 : (bitvec 0x000028df) : 32 len
R14 : (bitvec 0x000028e7) : 32 len
R2 : (bitvec 0x000028e8) : 32 len
R3 : (bitvec 0x000028e9) : 32 len
R4 : (bitvec 0x000028ea) : 32 len
R5 : (bitvec 0x000028eb) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | MOVE R2
| | | | | CEGIS 2
| | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | MOVE R2
| | | | | LOAD Mem 8
| | | | | | CEGIS 1
| | | | | | CEGIS 1
| | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_13 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.065539s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_13:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000194s
Iter 1 Guessing...	Guessing Time: 0.004491s
Iter 1 Checking...	Checking Time: 0.013398s
Iter 2 Guessing...	Guessing Time: 0.000043s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000028ee)
	4 (0x00000004) : (bitvec 0x000028ef)
	8 (0x00000008) : (bitvec 0x000028f0)
	12 (0x0000000c) : (bitvec 0x000028f1)
	16 (0x00000010) : (bitvec 0x000028f2)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x000028ee) : 32 len
FRESH_13 : (bitvec 0x000028f4) : 32 len
FRESH_6 : (bitvec 0x000028ef) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10110) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x000028ee) : 32 len
R1 : (bitvec 0x000028ef) : 32 len
R14 : (bitvec 0x000028f8) : 32 len
R2 : (bitvec 0x000028f9) : 32 len
R3 : (bitvec 0x000028fa) : 32 len
R4 : (bitvec 0x000028fb) : 32 len
R5 : (bitvec 0x000028fc) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_13 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.070000s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_13:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.017642s
Iter 1 Guessing...	Guessing Time: 0.004625s
Iter 1 Checking...	Checking Time: 0.022808s
Iter 2 Guessing...	Guessing Time: 0.032289s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000000)
	4 (0x00000004) : (bitvec 0x00002b56)
	8 (0x00000008) : (bitvec 0x00000000)
	12 (0x0000000c) : (bitvec 0x00002b57)
	16 (0x00000010) : (bitvec 0x00002b58)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00000000) : 32 len
FRESH_13 : (bitvec 0x00000000) : 32 len
FRESH_6 : (bitvec 0x00002b56) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00000000) : 32 len
R1 : (bitvec 0x00002b56) : 32 len
R14 : (bitvec 0x00002b5b) : 32 len
R2 : (bitvec 0x00002b5c) : 32 len
R3 : (bitvec 0x00002b5d) : 32 len
R4 : (bitvec 0x00002b5e) : 32 len
R5 : (bitvec 0x00002b5f) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | LOAD Mem 8
| | | | | CEGIS 2
| | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | LOAD Mem 8
| | | | | LOAD Mem 12
| | | | | | CEGIS 1
| | | | | | CEGIS 1
| | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | LOAD Mem 8
| | | | | MOVE FRESH_13
| | | | | | CEGIS 1
| | | | | | CEGIS 1
| | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | MOVE R1
| | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | LOAD Mem 8
| | | | | MOVE FRESH_16
| | | | | | CEGIS 1
| | | | | | CEGIS 1
| | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_12 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.062161s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_12:0b00100
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.000145s
Iter 1 Guessing...	Guessing Time: 0.004651s
Iter 1 Checking...	Checking Time: 0.012283s
Iter 2 Guessing...	Guessing Time: 0.000036s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00002b60)
	4 (0x00000004) : (bitvec 0x00002b61)
	8 (0x00000008) : (bitvec 0x00002b62)
	12 (0x0000000c) : (bitvec 0x00002b63)
	16 (0x00000010) : (bitvec 0x00002b64)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00002b60) : 32 len
FRESH_12 : (bitvec 0x00002b66) : 32 len
FRESH_6 : (bitvec 0x00002b61) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00002b60) : 32 len
R1 : (bitvec 0x00002b6a) : 32 len
R14 : (bitvec 0x00002b6b) : 32 len
R2 : (bitvec 0x00002b6c) : 32 len
R3 : (bitvec 0x00002b6d) : 32 len
R4 : (bitvec 0x00002b6e) : 32 len
R5 : (bitvec 0x00002b6f) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_12 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.060500s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_12:0b00100
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.017063s
Iter 1 Guessing...	Guessing Time: 0.004804s
Iter 1 Checking...	Checking Time: 0.024575s
Iter 2 Guessing...	Guessing Time: 0.031971s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000400)
	4 (0x00000004) : (bitvec 0x00002dc9)
	8 (0x00000008) : (bitvec 0x00000000)
	12 (0x0000000c) : (bitvec 0x00002dca)
	16 (0x00000010) : (bitvec 0x00002dcb)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00000400) : 32 len
FRESH_12 : (bitvec 0x00000000) : 32 len
FRESH_6 : (bitvec 0x00002dc9) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00000400) : 32 len
R1 : (bitvec 0x00002dcf) : 32 len
R14 : (bitvec 0x00002dd0) : 32 len
R2 : (bitvec 0x00002dd1) : 32 len
R3 : (bitvec 0x00002dd2) : 32 len
R4 : (bitvec 0x00002dd3) : 32 len
R5 : (bitvec 0x00002dd4) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | LOAD Mem 8
| | | | CEGIS 2
| | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | LOAD Mem 8
| | | | LOAD Mem 12
| | | | | CEGIS 1
| | | | | CEGIS 1
| | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | LOAD Mem 8
| | | | MOVE FRESH_12
| | | | | CEGIS 1
| | | | | CEGIS 1
| | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | MOVE R0
| | | DONE (MOV_reg R0 FRESH_1 0b1110)
| | | LOAD Mem 8
| | | | MOVE FRESH_18
| | | | | CEGIS 1
| | | | | CEGIS 1
| | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.056851s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.000156s
Iter 1 Guessing...	Guessing Time: 0.004953s
Iter 1 Checking...	Checking Time: 0.014430s
Iter 2 Guessing...	Guessing Time: 0.000049s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00002dd7)
	4 (0x00000004) : (bitvec 0x00002dd8)
	8 (0x00000008) : (bitvec 0x00002dd9)
	12 (0x0000000c) : (bitvec 0x00002dda)
	16 (0x00000010) : (bitvec 0x00002ddb)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00002dd7) : 32 len
FRESH_11 : (bitvec 0x00002ddd) : 32 len
FRESH_6 : (bitvec 0x00002dd8) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b11111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00002de1) : 32 len
R14 : (bitvec 0x00002de2) : 32 len
R2 : (bitvec 0x00002de3) : 32 len
R3 : (bitvec 0x00002de4) : 32 len
R4 : (bitvec 0x00002de5) : 32 len
R5 : (bitvec 0x00002de6) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.058234s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.034463s
Iter 1 Guessing...	Guessing Time: 0.004922s
Iter 1 Checking...	Checking Time: 0.053979s
Iter 2 Guessing...	Guessing Time: 0.089503s
Iter 2 Checking...	Checking Time: 0.041172s
Iter 3 Guessing...	Guessing Time: 0.056509s
Iter 3 Checking...	Checking Time: 0.029633s
Iter 4 Guessing...	Guessing Time: 0.039783s
Iter 4 Checking...	Checking Time: 0.027612s
Iter 5 Guessing...	Guessing Time: 0.039116s
Iter 5 Checking...	Checking Time: 0.027401s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.054861s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000156s
Iter 1 Guessing...	Guessing Time: 0.004874s
Iter 1 Checking...	Checking Time: 0.014788s
Iter 2 Guessing...	Guessing Time: 0.000046s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000030f0)
	4 (0x00000004) : (bitvec 0x000030f1)
	8 (0x00000008) : (bitvec 0x000030f2)
	12 (0x0000000c) : (bitvec 0x000030f3)
	16 (0x00000010) : (bitvec 0x000030f4)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000030f0) : 32 len
FRESH_11 : (bitvec 0x000030f2) : 32 len
FRESH_6 : (bitvec 0x000030f1) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10110) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x000030f7) : 32 len
R14 : (bitvec 0x000030f8) : 32 len
R2 : (bitvec 0x000030f9) : 32 len
R3 : (bitvec 0x000030fa) : 32 len
R4 : (bitvec 0x000030fb) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051598s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.029312s
Iter 1 Guessing...	Guessing Time: 0.004943s
Iter 1 Checking...	Checking Time: 0.039980s
Iter 2 Guessing...	Guessing Time: 0.075860s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00003353)
	4 (0x00000004) : (bitvec 0x00003354)
	8 (0x00000008) : (bitvec 0x00003355)
	12 (0x0000000c) : (bitvec 0x00003356)
	16 (0x00000010) : (bitvec 0x00003357)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00003353) : 32 len
FRESH_11 : (bitvec 0x00003355) : 32 len
FRESH_6 : (bitvec 0x00003354) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b11001) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x0000335a) : 32 len
R14 : (bitvec 0x0000335b) : 32 len
R2 : (bitvec 0x0000335c) : 32 len
R3 : (bitvec 0x0000335d) : 32 len
R4 : (bitvec 0x0000335e) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | CEGIS 1
| | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | CEGIS 1
| | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.062587s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.000193s
Iter 1 Guessing...	Guessing Time: 0.005013s
Iter 1 Checking...	Checking Time: 0.014407s
Iter 2 Guessing...	Guessing Time: 0.000054s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000335f)
	4 (0x00000004) : (bitvec 0x00003360)
	8 (0x00000008) : (bitvec 0x00003361)
	12 (0x0000000c) : (bitvec 0x00003362)
	16 (0x00000010) : (bitvec 0x00003363)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000335f) : 32 len
FRESH_11 : (bitvec 0x00003361) : 32 len
FRESH_6 : (bitvec 0x00003360) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00110) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00003368) : 32 len
R14 : (bitvec 0x00003369) : 32 len
R2 : (bitvec 0x0000336a) : 32 len
R3 : (bitvec 0x0000336b) : 32 len
R4 : (bitvec 0x0000336c) : 32 len
R5 : (bitvec 0x0000336d) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.060943s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.035882s
Iter 1 Guessing...	Guessing Time: 0.005090s
Iter 1 Checking...	Checking Time: 0.041385s
Iter 2 Guessing...	Guessing Time: 0.089550s
Iter 2 Checking...	Checking Time: 0.040751s
Iter 3 Guessing...	Guessing Time: 0.099460s
Iter 3 Checking...	Checking Time: 0.029860s
Iter 4 Guessing...	Guessing Time: 0.083365s
Iter 4 Checking...	Checking Time: 0.030760s
Iter 5 Guessing...	Guessing Time: 0.095688s
Iter 5 Checking...	Checking Time: 0.031216s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051589s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000186s
Iter 1 Guessing...	Guessing Time: 0.005902s
Iter 1 Checking...	Checking Time: 0.014916s
Iter 2 Guessing...	Guessing Time: 0.000055s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00003682)
	4 (0x00000004) : (bitvec 0x00003683)
	8 (0x00000008) : (bitvec 0x00003684)
	12 (0x0000000c) : (bitvec 0x00003685)
	16 (0x00000010) : (bitvec 0x00003686)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00003682) : 32 len
FRESH_11 : (bitvec 0x00003684) : 32 len
FRESH_6 : (bitvec 0x00003683) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01000) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00003682) : 32 len
R1 : (bitvec 0x00003689) : 32 len
R14 : (bitvec 0x0000368a) : 32 len
R2 : (bitvec 0x0000368b) : 32 len
R3 : (bitvec 0x0000368c) : 32 len
R4 : (bitvec 0x0000368d) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.053309s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.068378s
Iter 1 Guessing...	Guessing Time: 0.005933s
Iter 1 Checking...	Checking Time: 0.029914s
Iter 2 Guessing...	Guessing Time: 0.026136s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000038e5)
	4 (0x00000004) : (bitvec 0x000038e6)
	8 (0x00000008) : (bitvec 0x000038e7)
	12 (0x0000000c) : (bitvec 0x000038e8)
	16 (0x00000010) : (bitvec 0x000038e9)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000038e5) : 32 len
FRESH_11 : (bitvec 0x000038e7) : 32 len
FRESH_6 : (bitvec 0x000038e6) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000038e5) : 32 len
R1 : (bitvec 0x000038ec) : 32 len
R14 : (bitvec 0x000038ed) : 32 len
R2 : (bitvec 0x000038ee) : 32 len
R3 : (bitvec 0x000038ef) : 32 len
R4 : (bitvec 0x000038f0) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | LOAD Mem 12
| | | | | CEGIS 1
| | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | CEGIS 1
| | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.065592s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000161s
Iter 1 Guessing...	Guessing Time: 0.004309s
Iter 1 Checking...	Checking Time: 0.016441s
Iter 2 Guessing...	Guessing Time: 0.000055s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000038f1)
	4 (0x00000004) : (bitvec 0x000038f2)
	8 (0x00000008) : (bitvec 0x000038f3)
	12 (0x0000000c) : (bitvec 0x000038f4)
	16 (0x00000010) : (bitvec 0x000038f5)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000038f1) : 32 len
FRESH_11 : (bitvec 0x000038f3) : 32 len
FRESH_6 : (bitvec 0x000038f2) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x000038f1) : 32 len
R1 : (bitvec 0x000038fa) : 32 len
R14 : (bitvec 0x000038fb) : 32 len
R2 : (bitvec 0x000038fc) : 32 len
R3 : (bitvec 0x000038fd) : 32 len
R4 : (bitvec 0x000038fe) : 32 len
R5 : (bitvec 0x000038ff) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.070325s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.023734s
Iter 1 Guessing...	Guessing Time: 0.005860s
Iter 1 Checking...	Checking Time: 0.034065s
Iter 2 Guessing...	Guessing Time: 0.054421s
Iter 2 Checking...	Checking Time: 0.026528s
Iter 3 Guessing...	Guessing Time: 0.060069s
Iter 3 Checking...	Checking Time: 0.031379s
Iter 4 Guessing...	Guessing Time: 0.058627s
Iter 4 Checking...	Checking Time: 0.027507s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.053049s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000167s
Iter 1 Guessing...	Guessing Time: 0.006042s
Iter 1 Checking...	Checking Time: 0.017807s
Iter 2 Guessing...	Guessing Time: 0.000044s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00003d26)
	4 (0x00000004) : (bitvec 0x00003d27)
	8 (0x00000008) : (bitvec 0x00003d28)
	12 (0x0000000c) : (bitvec 0x00003d29)
	16 (0x00000010) : (bitvec 0x00003d2a)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00003d26) : 32 len
FRESH_11 : (bitvec 0x00003d28) : 32 len
FRESH_6 : (bitvec 0x00003d27) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00003d26) : 32 len
R1 : (bitvec 0x00003d27) : 32 len
R14 : (bitvec 0x00003d2d) : 32 len
R2 : (bitvec 0x00003d2e) : 32 len
R3 : (bitvec 0x00003d2f) : 32 len
R4 : (bitvec 0x00003d30) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.052314s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.021597s
Iter 1 Guessing...	Guessing Time: 0.006018s
Iter 1 Checking...	Checking Time: 0.041592s
Iter 2 Guessing...	Guessing Time: 0.026289s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000000)
	4 (0x00000004) : (bitvec 0x00003f88)
	8 (0x00000008) : (bitvec 0x00000000)
	12 (0x0000000c) : (bitvec 0x00003f89)
	16 (0x00000010) : (bitvec 0x00003f8a)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00000000) : 32 len
FRESH_11 : (bitvec 0x00000000) : 32 len
FRESH_6 : (bitvec 0x00003f88) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00000000) : 32 len
R1 : (bitvec 0x00003f88) : 32 len
R14 : (bitvec 0x00003f8d) : 32 len
R2 : (bitvec 0x00003f8e) : 32 len
R3 : (bitvec 0x00003f8f) : 32 len
R4 : (bitvec 0x00003f90) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | LOAD Mem 12
| | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.075783s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.000183s
Iter 1 Guessing...	Guessing Time: 0.006226s
Iter 1 Checking...	Checking Time: 0.015978s
Iter 2 Guessing...	Guessing Time: 0.000054s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00003f91)
	4 (0x00000004) : (bitvec 0x00003f92)
	8 (0x00000008) : (bitvec 0x00003f93)
	12 (0x0000000c) : (bitvec 0x00003f94)
	16 (0x00000010) : (bitvec 0x00003f95)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00003f91) : 32 len
FRESH_11 : (bitvec 0x00003f93) : 32 len
FRESH_6 : (bitvec 0x00003f92) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00003f91) : 32 len
R1 : (bitvec 0x00003f92) : 32 len
R14 : (bitvec 0x00003f9a) : 32 len
R2 : (bitvec 0x00003f9b) : 32 len
R3 : (bitvec 0x00003f9c) : 32 len
R4 : (bitvec 0x00003f9d) : 32 len
R5 : (bitvec 0x00003f9e) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.077344s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.018299s
Iter 1 Guessing...	Guessing Time: 0.006041s
Iter 1 Checking...	Checking Time: 0.023423s
Iter 2 Guessing...	Guessing Time: 0.056439s
Iter 2 Checking...	Checking Time: 0.022525s
Iter 3 Guessing...	Guessing Time: 0.061801s
Iter 3 Checking...	Checking Time: 0.021864s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050435s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000141s
Iter 1 Guessing...	Guessing Time: 0.006634s
Iter 1 Checking...	Checking Time: 0.016799s
Iter 2 Guessing...	Guessing Time: 0.000066s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00004329)
	4 (0x00000004) : (bitvec 0x0000432a)
	8 (0x00000008) : (bitvec 0x0000432b)
	12 (0x0000000c) : (bitvec 0x0000432c)
	16 (0x00000010) : (bitvec 0x0000432d)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00004329) : 32 len
FRESH_11 : (bitvec 0x0000432b) : 32 len
FRESH_6 : (bitvec 0x0000432a) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00004329) : 32 len
R1 : (bitvec 0x0000432a) : 32 len
R14 : (bitvec 0x00004330) : 32 len
R2 : (bitvec 0x0000432b) : 32 len
R3 : (bitvec 0x00004331) : 32 len
R4 : (bitvec 0x00004332) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.052143s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.061741s
Iter 1 Guessing...	Guessing Time: 0.006215s
Iter 1 Checking...	Checking Time: 0.031759s
Iter 2 Guessing...	Guessing Time: 0.025977s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000000)
	4 (0x00000004) : (bitvec 0x0000458a)
	8 (0x00000008) : (bitvec 0x00000000)
	12 (0x0000000c) : (bitvec 0x0000458b)
	16 (0x00000010) : (bitvec 0x0000458c)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00000000) : 32 len
FRESH_11 : (bitvec 0x00000000) : 32 len
FRESH_6 : (bitvec 0x0000458a) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00000000) : 32 len
R1 : (bitvec 0x0000458a) : 32 len
R14 : (bitvec 0x00004591) : 32 len
R2 : (bitvec 0x00000000) : 32 len
R3 : (bitvec 0x00004592) : 32 len
R4 : (bitvec 0x00004593) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | LOAD Mem 12
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | MOVE R3
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.081149s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.000282s
Iter 1 Guessing...	Guessing Time: 0.006123s
Iter 1 Checking...	Checking Time: 0.016312s
Iter 2 Guessing...	Guessing Time: 0.000062s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00004596)
	4 (0x00000004) : (bitvec 0x00004597)
	8 (0x00000008) : (bitvec 0x00004598)
	12 (0x0000000c) : (bitvec 0x00004599)
	16 (0x00000010) : (bitvec 0x0000459a)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00004596) : 32 len
FRESH_11 : (bitvec 0x00004598) : 32 len
FRESH_6 : (bitvec 0x00004597) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b11101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00004596) : 32 len
R1 : (bitvec 0x00004597) : 32 len
R14 : (bitvec 0x0000459f) : 32 len
R2 : (bitvec 0x00004598) : 32 len
R3 : (bitvec 0x000045a0) : 32 len
R4 : (bitvec 0x000045a1) : 32 len
R5 : (bitvec 0x000045a2) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.081939s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.020772s
Iter 1 Guessing...	Guessing Time: 0.006074s
Iter 1 Checking...	Checking Time: 0.025337s
Iter 2 Guessing...	Guessing Time: 0.033856s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000047fc)
	4 (0x00000004) : (bitvec 0x000047fd)
	8 (0x00000008) : (bitvec 0x000047fe)
	12 (0x0000000c) : (bitvec 0x000047ff)
	16 (0x00000010) : (bitvec 0x00004800)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x000047fc) : 32 len
FRESH_11 : (bitvec 0x000047fe) : 32 len
FRESH_6 : (bitvec 0x000047fd) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000047fc) : 32 len
R1 : (bitvec 0x000047fd) : 32 len
R14 : (bitvec 0x00004805) : 32 len
R2 : (bitvec 0x000047fe) : 32 len
R3 : (bitvec 0x00004806) : 32 len
R4 : (bitvec 0x00004807) : 32 len
R5 : (bitvec 0x00004808) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | MOVE R3
| | | | | | | CEGIS 2
| | | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | MOVE R3
| | | | | | | LOAD Mem 12
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_22 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.081167s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_22:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.000192s
Iter 1 Guessing...	Guessing Time: 0.006859s
Iter 1 Checking...	Checking Time: 0.014661s
Iter 2 Guessing...	Guessing Time: 0.000049s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000480b)
	4 (0x00000004) : (bitvec 0x0000480c)
	8 (0x00000008) : (bitvec 0x0000480d)
	12 (0x0000000c) : (bitvec 0x0000480e)
	16 (0x00000010) : (bitvec 0x0000480f)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000480b) : 32 len
FRESH_11 : (bitvec 0x0000480d) : 32 len
FRESH_22 : (bitvec 0x00004811) : 32 len
FRESH_6 : (bitvec 0x0000480c) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000480b) : 32 len
R1 : (bitvec 0x0000480c) : 32 len
R14 : (bitvec 0x00004815) : 32 len
R2 : (bitvec 0x0000480d) : 32 len
R3 : (bitvec 0x00004816) : 32 len
R4 : (bitvec 0x00004817) : 32 len
R5 : (bitvec 0x00004818) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_22 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.083874s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_22:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.027941s
Iter 1 Guessing...	Guessing Time: 0.006841s
Iter 1 Checking...	Checking Time: 0.032197s
Iter 2 Guessing...	Guessing Time: 0.033350s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00004aac)
	4 (0x00000004) : (bitvec 0x00004aad)
	8 (0x00000008) : (bitvec 0x00004aae)
	12 (0x0000000c) : (bitvec 0x00004aaf)
	16 (0x00000010) : (bitvec 0x00004ab0)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00004aac) : 32 len
FRESH_11 : (bitvec 0x00004aae) : 32 len
FRESH_22 : (bitvec 0x00004ab2) : 32 len
FRESH_6 : (bitvec 0x00004aad) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00004aac) : 32 len
R1 : (bitvec 0x00004aad) : 32 len
R14 : (bitvec 0x00004ab6) : 32 len
R2 : (bitvec 0x00004aae) : 32 len
R3 : (bitvec 0x00004ab7) : 32 len
R4 : (bitvec 0x00004ab8) : 32 len
R5 : (bitvec 0x00004ab9) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | LOAD Mem 12
| | | | | | | CEGIS 2
| | | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | LOAD Mem 12
| | | | | | | LOAD Mem 16
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | LOAD Mem 12
| | | | | | | MOVE FRESH_22
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | MOVE R2
| | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | LOAD Mem 12
| | | | | | | MOVE FRESH_25
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_21 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.074289s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_21:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000213s
Iter 1 Guessing...	Guessing Time: 0.006414s
Iter 1 Checking...	Checking Time: 0.017043s
Iter 2 Guessing...	Guessing Time: 0.000033s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00004abc)
	4 (0x00000004) : (bitvec 0x00004abd)
	8 (0x00000008) : (bitvec 0x00004abe)
	12 (0x0000000c) : (bitvec 0x00004abf)
	16 (0x00000010) : (bitvec 0x00004ac0)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00004abc) : 32 len
FRESH_11 : (bitvec 0x00004abe) : 32 len
FRESH_21 : (bitvec 0x00004ac2) : 32 len
FRESH_6 : (bitvec 0x00004abd) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00004abc) : 32 len
R1 : (bitvec 0x00004abd) : 32 len
R14 : (bitvec 0x00004ac6) : 32 len
R2 : (bitvec 0x00004ac7) : 32 len
R3 : (bitvec 0x00004ac8) : 32 len
R4 : (bitvec 0x00004ac9) : 32 len
R5 : (bitvec 0x00004aca) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_21 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.075636s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_21:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.026599s
Iter 1 Guessing...	Guessing Time: 0.006911s
Iter 1 Checking...	Checking Time: 0.034206s
Iter 2 Guessing...	Guessing Time: 0.034002s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00004d5e)
	4 (0x00000004) : (bitvec 0x00004d5f)
	8 (0x00000008) : (bitvec 0x00004d60)
	12 (0x0000000c) : (bitvec 0x00004d61)
	16 (0x00000010) : (bitvec 0x00004d62)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00004d5e) : 32 len
FRESH_11 : (bitvec 0x00004d60) : 32 len
FRESH_21 : (bitvec 0x00004d64) : 32 len
FRESH_6 : (bitvec 0x00004d5f) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00110) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00004d5e) : 32 len
R1 : (bitvec 0x00004d5f) : 32 len
R14 : (bitvec 0x00004d68) : 32 len
R2 : (bitvec 0x00004d69) : 32 len
R3 : (bitvec 0x00004d6a) : 32 len
R4 : (bitvec 0x00004d6b) : 32 len
R5 : (bitvec 0x00004d6c) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | LOAD Mem 12
| | | | | | CEGIS 2
| | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | LOAD Mem 12
| | | | | | LOAD Mem 16
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | LOAD Mem 12
| | | | | | MOVE FRESH_21
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | MOVE R1
| | | | | DONE (SUB_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | LOAD Mem 12
| | | | | | MOVE FRESH_27
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_20 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.065294s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_20:0b01000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.000179s
Iter 1 Guessing...	Guessing Time: 0.006811s
Iter 1 Checking...	Checking Time: 0.017861s
Iter 2 Guessing...	Guessing Time: 0.000046s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00004d6f)
	4 (0x00000004) : (bitvec 0x00004d70)
	8 (0x00000008) : (bitvec 0x00004d71)
	12 (0x0000000c) : (bitvec 0x00004d72)
	16 (0x00000010) : (bitvec 0x00004d73)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00004d6f) : 32 len
FRESH_11 : (bitvec 0x00004d71) : 32 len
FRESH_20 : (bitvec 0x00004d75) : 32 len
FRESH_6 : (bitvec 0x00004d70) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00004d6f) : 32 len
R1 : (bitvec 0x00004d79) : 32 len
R14 : (bitvec 0x00004d7a) : 32 len
R2 : (bitvec 0x00004d7b) : 32 len
R3 : (bitvec 0x00004d7c) : 32 len
R4 : (bitvec 0x00004d7d) : 32 len
R5 : (bitvec 0x00004d7e) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_20 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.068894s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_20:0b01000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.023887s
Iter 1 Guessing...	Guessing Time: 0.006943s
Iter 1 Checking...	Checking Time: 0.030128s
Iter 2 Guessing...	Guessing Time: 0.033795s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00005012)
	4 (0x00000004) : (bitvec 0x00005013)
	8 (0x00000008) : (bitvec 0x00005014)
	12 (0x0000000c) : (bitvec 0x00005015)
	16 (0x00000010) : (bitvec 0x00005016)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00005012) : 32 len
FRESH_11 : (bitvec 0x00005014) : 32 len
FRESH_20 : (bitvec 0x00005018) : 32 len
FRESH_6 : (bitvec 0x00005013) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00005012) : 32 len
R1 : (bitvec 0x0000501c) : 32 len
R14 : (bitvec 0x0000501d) : 32 len
R2 : (bitvec 0x0000501e) : 32 len
R3 : (bitvec 0x0000501f) : 32 len
R4 : (bitvec 0x00005020) : 32 len
R5 : (bitvec 0x00005021) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | LOAD Mem 12
| | | | | CEGIS 2
| | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | LOAD Mem 12
| | | | | LOAD Mem 16
| | | | | | CEGIS 1
| | | | | | CEGIS 1
| | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | LOAD Mem 12
| | | | | MOVE FRESH_20
| | | | | | CEGIS 1
| | | | | | CEGIS 1
| | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | MOVE R0
| | | | DONE (SUB_imm R0 FRESH_1 0b0000 0b00000000 0b1111)
| | | | LOAD Mem 12
| | | | | MOVE FRESH_29
| | | | | | CEGIS 1
| | | | | | CEGIS 1
| | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.066381s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.000207s
Iter 1 Guessing...	Guessing Time: 0.007323s
Iter 1 Checking...	Checking Time: 0.016003s
Iter 2 Guessing...	Guessing Time: 0.000047s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00005024)
	4 (0x00000004) : (bitvec 0x00005025)
	8 (0x00000008) : (bitvec 0x00005026)
	12 (0x0000000c) : (bitvec 0x00005027)
	16 (0x00000010) : (bitvec 0x00005028)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00005024) : 32 len
FRESH_11 : (bitvec 0x00005026) : 32 len
FRESH_19 : (bitvec 0x0000502a) : 32 len
FRESH_6 : (bitvec 0x00005025) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x0000502e) : 32 len
R14 : (bitvec 0x0000502f) : 32 len
R2 : (bitvec 0x00005030) : 32 len
R3 : (bitvec 0x00005031) : 32 len
R4 : (bitvec 0x00005032) : 32 len
R5 : (bitvec 0x00005033) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.064044s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.036371s
Iter 1 Guessing...	Guessing Time: 0.007459s
Iter 1 Checking...	Checking Time: 0.033713s
Iter 2 Guessing...	Guessing Time: 0.101208s
Iter 2 Checking...	Checking Time: 0.033631s
Iter 3 Guessing...	Guessing Time: 0.059989s
Iter 3 Checking...	Checking Time: 0.035023s
Iter 4 Guessing...	Guessing Time: 0.019594s
Iter 4 Checking...	Checking Time: 0.055733s
Iter 5 Guessing...	Guessing Time: 0.007648s
Iter 5 Checking...	Checking Time: 0.044385s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050560s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000153s
Iter 1 Guessing...	Guessing Time: 0.008423s
Iter 1 Checking...	Checking Time: 0.020097s
Iter 2 Guessing...	Guessing Time: 0.000053s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000537f)
	4 (0x00000004) : (bitvec 0x00005380)
	8 (0x00000008) : (bitvec 0x00005381)
	12 (0x0000000c) : (bitvec 0x00005382)
	16 (0x00000010) : (bitvec 0x00005383)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000537f) : 32 len
FRESH_11 : (bitvec 0x00005381) : 32 len
FRESH_19 : (bitvec 0x00005382) : 32 len
FRESH_6 : (bitvec 0x00005380) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00005386) : 32 len
R14 : (bitvec 0x00005387) : 32 len
R2 : (bitvec 0x00005388) : 32 len
R3 : (bitvec 0x00005389) : 32 len
R4 : (bitvec 0x0000538a) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.052808s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.043576s
Iter 1 Guessing...	Guessing Time: 0.008205s
Iter 1 Checking...	Checking Time: 0.060081s
Iter 2 Guessing...	Guessing Time: 0.090279s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000561c)
	4 (0x00000004) : (bitvec 0x0000561d)
	8 (0x00000008) : (bitvec 0x0000561e)
	12 (0x0000000c) : (bitvec 0x0000561f)
	16 (0x00000010) : (bitvec 0x00005620)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000561c) : 32 len
FRESH_11 : (bitvec 0x0000561e) : 32 len
FRESH_19 : (bitvec 0x0000561f) : 32 len
FRESH_6 : (bitvec 0x0000561d) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00010) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00005623) : 32 len
R14 : (bitvec 0x00005624) : 32 len
R2 : (bitvec 0x00005625) : 32 len
R3 : (bitvec 0x00005626) : 32 len
R4 : (bitvec 0x00005627) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | CEGIS 1
| | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | CEGIS 1
| | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.067314s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.000165s
Iter 1 Guessing...	Guessing Time: 0.008665s
Iter 1 Checking...	Checking Time: 0.017808s
Iter 2 Guessing...	Guessing Time: 0.000054s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00005628)
	4 (0x00000004) : (bitvec 0x00005629)
	8 (0x00000008) : (bitvec 0x0000562a)
	12 (0x0000000c) : (bitvec 0x0000562b)
	16 (0x00000010) : (bitvec 0x0000562c)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00005628) : 32 len
FRESH_11 : (bitvec 0x0000562a) : 32 len
FRESH_19 : (bitvec 0x0000562b) : 32 len
FRESH_6 : (bitvec 0x00005629) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00005631) : 32 len
R14 : (bitvec 0x00005632) : 32 len
R2 : (bitvec 0x00005633) : 32 len
R3 : (bitvec 0x00005634) : 32 len
R4 : (bitvec 0x00005635) : 32 len
R5 : (bitvec 0x00005636) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.069027s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.038915s
Iter 1 Guessing...	Guessing Time: 0.008106s
Iter 1 Checking...	Checking Time: 0.037933s
Iter 2 Guessing...	Guessing Time: 0.092794s
Iter 2 Checking...	Checking Time: 0.039175s
Iter 3 Guessing...	Guessing Time: 0.119802s
Iter 3 Checking...	Checking Time: 0.037398s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050327s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000156s
Iter 1 Guessing...	Guessing Time: 0.006411s
Iter 1 Checking...	Checking Time: 0.019673s
Iter 2 Guessing...	Guessing Time: 0.000049s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00005928)
	4 (0x00000004) : (bitvec 0x00005929)
	8 (0x00000008) : (bitvec 0x0000592a)
	12 (0x0000000c) : (bitvec 0x0000592b)
	16 (0x00000010) : (bitvec 0x0000592c)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00005928) : 32 len
FRESH_11 : (bitvec 0x0000592a) : 32 len
FRESH_19 : (bitvec 0x0000592b) : 32 len
FRESH_6 : (bitvec 0x00005929) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01110) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00005928) : 32 len
R1 : (bitvec 0x0000592f) : 32 len
R14 : (bitvec 0x00005930) : 32 len
R2 : (bitvec 0x00005931) : 32 len
R3 : (bitvec 0x00005932) : 32 len
R4 : (bitvec 0x00005933) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.052993s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.025956s
Iter 1 Guessing...	Guessing Time: 0.008405s
Iter 1 Checking...	Checking Time: 0.038203s
Iter 2 Guessing...	Guessing Time: 0.028189s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00005bc5)
	4 (0x00000004) : (bitvec 0x00005bc6)
	8 (0x00000008) : (bitvec 0x00005bc7)
	12 (0x0000000c) : (bitvec 0x00005bc8)
	16 (0x00000010) : (bitvec 0x00005bc9)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00005bc5) : 32 len
FRESH_11 : (bitvec 0x00005bc7) : 32 len
FRESH_19 : (bitvec 0x00005bc8) : 32 len
FRESH_6 : (bitvec 0x00005bc6) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00005bc5) : 32 len
R1 : (bitvec 0x00005bcc) : 32 len
R14 : (bitvec 0x00005bcd) : 32 len
R2 : (bitvec 0x00005bce) : 32 len
R3 : (bitvec 0x00005bcf) : 32 len
R4 : (bitvec 0x00005bd0) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | LOAD Mem 16
| | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.074957s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000219s
Iter 1 Guessing...	Guessing Time: 0.009393s
Iter 1 Checking...	Checking Time: 0.019848s
Iter 2 Guessing...	Guessing Time: 0.000045s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00005bd1)
	4 (0x00000004) : (bitvec 0x00005bd2)
	8 (0x00000008) : (bitvec 0x00005bd3)
	12 (0x0000000c) : (bitvec 0x00005bd4)
	16 (0x00000010) : (bitvec 0x00005bd5)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00005bd1) : 32 len
FRESH_11 : (bitvec 0x00005bd3) : 32 len
FRESH_19 : (bitvec 0x00005bd4) : 32 len
FRESH_6 : (bitvec 0x00005bd2) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00005bd1) : 32 len
R1 : (bitvec 0x00005bda) : 32 len
R14 : (bitvec 0x00005bdb) : 32 len
R2 : (bitvec 0x00005bdc) : 32 len
R3 : (bitvec 0x00005bdd) : 32 len
R4 : (bitvec 0x00005bde) : 32 len
R5 : (bitvec 0x00005bdf) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.076506s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.024844s
Iter 1 Guessing...	Guessing Time: 0.008642s
Iter 1 Checking...	Checking Time: 0.038302s
Iter 2 Guessing...	Guessing Time: 0.062664s
Iter 2 Checking...	Checking Time: 0.033986s
Iter 3 Guessing...	Guessing Time: 0.067897s
Iter 3 Checking...	Checking Time: 0.034677s
Iter 4 Guessing...	Guessing Time: 0.052133s
Iter 4 Checking...	Checking Time: 0.030185s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050766s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000160s
Iter 1 Guessing...	Guessing Time: 0.007555s
Iter 1 Checking...	Checking Time: 0.021631s
Iter 2 Guessing...	Guessing Time: 0.000057s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000606e)
	4 (0x00000004) : (bitvec 0x0000606f)
	8 (0x00000008) : (bitvec 0x00006070)
	12 (0x0000000c) : (bitvec 0x00006071)
	16 (0x00000010) : (bitvec 0x00006072)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000606e) : 32 len
FRESH_11 : (bitvec 0x00006070) : 32 len
FRESH_19 : (bitvec 0x00006071) : 32 len
FRESH_6 : (bitvec 0x0000606f) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000606e) : 32 len
R1 : (bitvec 0x0000606f) : 32 len
R14 : (bitvec 0x00006075) : 32 len
R2 : (bitvec 0x00006076) : 32 len
R3 : (bitvec 0x00006077) : 32 len
R4 : (bitvec 0x00006078) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.054949s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.026802s
Iter 1 Guessing...	Guessing Time: 0.009668s
Iter 1 Checking...	Checking Time: 0.047319s
Iter 2 Guessing...	Guessing Time: 0.028307s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000630a)
	4 (0x00000004) : (bitvec 0x0000630b)
	8 (0x00000008) : (bitvec 0x0000630c)
	12 (0x0000000c) : (bitvec 0x0000630d)
	16 (0x00000010) : (bitvec 0x0000630e)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000630a) : 32 len
FRESH_11 : (bitvec 0x0000630c) : 32 len
FRESH_19 : (bitvec 0x0000630d) : 32 len
FRESH_6 : (bitvec 0x0000630b) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10000) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000630a) : 32 len
R1 : (bitvec 0x0000630b) : 32 len
R14 : (bitvec 0x00006311) : 32 len
R2 : (bitvec 0x00006312) : 32 len
R3 : (bitvec 0x00006313) : 32 len
R4 : (bitvec 0x00006314) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | LOAD Mem 16
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.085064s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.000197s
Iter 1 Guessing...	Guessing Time: 0.007853s
Iter 1 Checking...	Checking Time: 0.020533s
Iter 2 Guessing...	Guessing Time: 0.000068s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00006315)
	4 (0x00000004) : (bitvec 0x00006316)
	8 (0x00000008) : (bitvec 0x00006317)
	12 (0x0000000c) : (bitvec 0x00006318)
	16 (0x00000010) : (bitvec 0x00006319)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00006315) : 32 len
FRESH_11 : (bitvec 0x00006317) : 32 len
FRESH_19 : (bitvec 0x00006318) : 32 len
FRESH_6 : (bitvec 0x00006316) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00006315) : 32 len
R1 : (bitvec 0x00006316) : 32 len
R14 : (bitvec 0x0000631e) : 32 len
R2 : (bitvec 0x0000631f) : 32 len
R3 : (bitvec 0x00006320) : 32 len
R4 : (bitvec 0x00006321) : 32 len
R5 : (bitvec 0x00006322) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.086427s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.024485s
Iter 1 Guessing...	Guessing Time: 0.009416s
Iter 1 Checking...	Checking Time: 0.027718s
Iter 2 Guessing...	Guessing Time: 0.060405s
Iter 2 Checking...	Checking Time: 0.027459s
Iter 3 Guessing...	Guessing Time: 0.067753s
Iter 3 Checking...	Checking Time: 0.027211s
Iter 4 Guessing...	Guessing Time: 0.050625s
Iter 4 Checking...	Checking Time: 0.026590s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.053035s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000168s
Iter 1 Guessing...	Guessing Time: 0.008015s
Iter 1 Checking...	Checking Time: 0.020349s
Iter 2 Guessing...	Guessing Time: 0.000043s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000067ae)
	4 (0x00000004) : (bitvec 0x000067af)
	8 (0x00000008) : (bitvec 0x000067b0)
	12 (0x0000000c) : (bitvec 0x000067b1)
	16 (0x00000010) : (bitvec 0x000067b2)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000067ae) : 32 len
FRESH_11 : (bitvec 0x000067b0) : 32 len
FRESH_19 : (bitvec 0x000067b1) : 32 len
FRESH_6 : (bitvec 0x000067af) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000067ae) : 32 len
R1 : (bitvec 0x000067af) : 32 len
R14 : (bitvec 0x000067b5) : 32 len
R2 : (bitvec 0x000067b0) : 32 len
R3 : (bitvec 0x000067b6) : 32 len
R4 : (bitvec 0x000067b7) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.053812s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.024486s
Iter 1 Guessing...	Guessing Time: 0.009307s
Iter 1 Checking...	Checking Time: 0.036248s
Iter 2 Guessing...	Guessing Time: 0.028110s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00006a49)
	4 (0x00000004) : (bitvec 0x00006a4a)
	8 (0x00000008) : (bitvec 0x00006a4b)
	12 (0x0000000c) : (bitvec 0x00006a4c)
	16 (0x00000010) : (bitvec 0x00006a4d)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00006a49) : 32 len
FRESH_11 : (bitvec 0x00006a4b) : 32 len
FRESH_19 : (bitvec 0x00006a4c) : 32 len
FRESH_6 : (bitvec 0x00006a4a) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00006a49) : 32 len
R1 : (bitvec 0x00006a4a) : 32 len
R14 : (bitvec 0x00006a50) : 32 len
R2 : (bitvec 0x00006a4b) : 32 len
R3 : (bitvec 0x00006a51) : 32 len
R4 : (bitvec 0x00006a52) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | LOAD Mem 16
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.090897s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.000223s
Iter 1 Guessing...	Guessing Time: 0.009636s
Iter 1 Checking...	Checking Time: 0.021372s
Iter 2 Guessing...	Guessing Time: 0.000119s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00006a53)
	4 (0x00000004) : (bitvec 0x00006a54)
	8 (0x00000008) : (bitvec 0x00006a55)
	12 (0x0000000c) : (bitvec 0x00006a56)
	16 (0x00000010) : (bitvec 0x00006a57)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00006a53) : 32 len
FRESH_11 : (bitvec 0x00006a55) : 32 len
FRESH_19 : (bitvec 0x00006a56) : 32 len
FRESH_6 : (bitvec 0x00006a54) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00006a53) : 32 len
R1 : (bitvec 0x00006a54) : 32 len
R14 : (bitvec 0x00006a5c) : 32 len
R2 : (bitvec 0x00006a55) : 32 len
R3 : (bitvec 0x00006a5d) : 32 len
R4 : (bitvec 0x00006a5e) : 32 len
R5 : (bitvec 0x00006a5f) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.088466s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.025512s
Iter 1 Guessing...	Guessing Time: 0.009351s
Iter 1 Checking...	Checking Time: 0.030246s
Iter 2 Guessing...	Guessing Time: 0.052175s
Iter 2 Checking...	Checking Time: 0.027781s
Iter 3 Guessing...	Guessing Time: 0.077557s
Iter 3 Checking...	Checking Time: 0.028237s
Iter 4 Guessing...	Guessing Time: 0.059778s
Iter 4 Checking...	Checking Time: 0.027661s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050371s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000158s
Iter 1 Guessing...	Guessing Time: 0.007641s
Iter 1 Checking...	Checking Time: 0.021850s
Iter 2 Guessing...	Guessing Time: 0.000045s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00006ee8)
	4 (0x00000004) : (bitvec 0x00006ee9)
	8 (0x00000008) : (bitvec 0x00006eea)
	12 (0x0000000c) : (bitvec 0x00006eeb)
	16 (0x00000010) : (bitvec 0x00006eec)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00006ee8) : 32 len
FRESH_11 : (bitvec 0x00006eea) : 32 len
FRESH_19 : (bitvec 0x00006eeb) : 32 len
FRESH_6 : (bitvec 0x00006ee9) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01110) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00006ee8) : 32 len
R1 : (bitvec 0x00006ee9) : 32 len
R14 : (bitvec 0x00006eef) : 32 len
R2 : (bitvec 0x00006eea) : 32 len
R3 : (bitvec 0x00006eeb) : 32 len
R4 : (bitvec 0x00006ef0) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.052539s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.025030s
Iter 1 Guessing...	Guessing Time: 0.009445s
Iter 1 Checking...	Checking Time: 0.037462s
Iter 2 Guessing...	Guessing Time: 0.028632s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007182)
	4 (0x00000004) : (bitvec 0x00007183)
	8 (0x00000008) : (bitvec 0x00007184)
	12 (0x0000000c) : (bitvec 0x00007185)
	16 (0x00000010) : (bitvec 0x00007186)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00007182) : 32 len
FRESH_11 : (bitvec 0x00007184) : 32 len
FRESH_19 : (bitvec 0x00007185) : 32 len
FRESH_6 : (bitvec 0x00007183) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01000) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00007182) : 32 len
R1 : (bitvec 0x00007183) : 32 len
R14 : (bitvec 0x00007189) : 32 len
R2 : (bitvec 0x00007184) : 32 len
R3 : (bitvec 0x00007185) : 32 len
R4 : (bitvec 0x0000718a) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | LOAD Mem 16
| | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
COST:200
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | MOVE R4
| | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.094805s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000231s
Iter 1 Guessing...	Guessing Time: 0.007919s
Iter 1 Checking...	Checking Time: 0.020894s
Iter 2 Guessing...	Guessing Time: 0.000083s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000718b)
	4 (0x00000004) : (bitvec 0x0000718c)
	8 (0x00000008) : (bitvec 0x0000718d)
	12 (0x0000000c) : (bitvec 0x0000718e)
	16 (0x00000010) : (bitvec 0x0000718f)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000718b) : 32 len
FRESH_11 : (bitvec 0x0000718d) : 32 len
FRESH_19 : (bitvec 0x0000718e) : 32 len
FRESH_6 : (bitvec 0x0000718c) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x0000718b) : 32 len
R1 : (bitvec 0x0000718c) : 32 len
R14 : (bitvec 0x00007194) : 32 len
R2 : (bitvec 0x0000718d) : 32 len
R3 : (bitvec 0x0000718e) : 32 len
R4 : (bitvec 0x00007195) : 32 len
R5 : (bitvec 0x00007196) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.097112s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.034234s
Iter 1 Guessing...	Guessing Time: 0.009530s
Iter 1 Checking...	Checking Time: 0.051401s
Iter 2 Guessing...	Guessing Time: 0.035277s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000742a)
	4 (0x00000004) : (bitvec 0x0000742b)
	8 (0x00000008) : (bitvec 0x0000742c)
	12 (0x0000000c) : (bitvec 0x0000742d)
	16 (0x00000010) : (bitvec 0x0000742e)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x0000742a) : 32 len
FRESH_11 : (bitvec 0x0000742c) : 32 len
FRESH_19 : (bitvec 0x0000742d) : 32 len
FRESH_6 : (bitvec 0x0000742b) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10001) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x0000742a) : 32 len
R1 : (bitvec 0x0000742b) : 32 len
R14 : (bitvec 0x00007433) : 32 len
R2 : (bitvec 0x0000742c) : 32 len
R3 : (bitvec 0x0000742d) : 32 len
R4 : (bitvec 0x00007434) : 32 len
R5 : (bitvec 0x00007435) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | MOVE R4
| | | | | | | | | CEGIS 2
| | | | | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | MOVE R4
| | | | | | | | | LOAD Mem 16
| | | | | | | | | | CEGIS 1
| | | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_34 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.093214s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_34:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.000239s
Iter 1 Guessing...	Guessing Time: 0.007375s
Iter 1 Checking...	Checking Time: 0.021131s
Iter 2 Guessing...	Guessing Time: 0.000054s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007438)
	4 (0x00000004) : (bitvec 0x00007439)
	8 (0x00000008) : (bitvec 0x0000743a)
	12 (0x0000000c) : (bitvec 0x0000743b)
	16 (0x00000010) : (bitvec 0x0000743c)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00007438) : 32 len
FRESH_11 : (bitvec 0x0000743a) : 32 len
FRESH_19 : (bitvec 0x0000743b) : 32 len
FRESH_34 : (bitvec 0x0000743e) : 32 len
FRESH_6 : (bitvec 0x00007439) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00007438) : 32 len
R1 : (bitvec 0x00007439) : 32 len
R14 : (bitvec 0x00007442) : 32 len
R2 : (bitvec 0x0000743a) : 32 len
R3 : (bitvec 0x0000743b) : 32 len
R4 : (bitvec 0x00007443) : 32 len
R5 : (bitvec 0x00007444) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_34 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.099365s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_34:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.036876s
Iter 1 Guessing...	Guessing Time: 0.009455s
Iter 1 Checking...	Checking Time: 0.044409s
Iter 2 Guessing...	Guessing Time: 0.037465s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007712)
	4 (0x00000004) : (bitvec 0x00007713)
	8 (0x00000008) : (bitvec 0x00007714)
	12 (0x0000000c) : (bitvec 0x00007715)
	16 (0x00000010) : (bitvec 0x00007716)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00007712) : 32 len
FRESH_11 : (bitvec 0x00007714) : 32 len
FRESH_19 : (bitvec 0x00007715) : 32 len
FRESH_34 : (bitvec 0x00007718) : 32 len
FRESH_6 : (bitvec 0x00007713) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00007712) : 32 len
R1 : (bitvec 0x00007713) : 32 len
R14 : (bitvec 0x0000771c) : 32 len
R2 : (bitvec 0x00007714) : 32 len
R3 : (bitvec 0x00007715) : 32 len
R4 : (bitvec 0x0000771d) : 32 len
R5 : (bitvec 0x0000771e) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | LOAD Mem 16
| | | | | | | | | CEGIS 2
| | | | | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | LOAD Mem 16
| | | | | | | | | MOVE FRESH_34
| | | | | | | | | | CEGIS 1
| | | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | MOVE R3
| | | | | | | | DONE (ADD_imm R3 FRESH_19 0b0000 0b00000000 0b1110)
| | | | | | | | LOAD Mem 16
| | | | | | | | | MOVE FRESH_36
| | | | | | | | | | CEGIS 1
| | | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_33 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.086069s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_33:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.000236s
Iter 1 Guessing...	Guessing Time: 0.007979s
Iter 1 Checking...	Checking Time: 0.021408s
Iter 2 Guessing...	Guessing Time: 0.000056s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007721)
	4 (0x00000004) : (bitvec 0x00007722)
	8 (0x00000008) : (bitvec 0x00007723)
	12 (0x0000000c) : (bitvec 0x00007724)
	16 (0x00000010) : (bitvec 0x00007725)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00007721) : 32 len
FRESH_11 : (bitvec 0x00007723) : 32 len
FRESH_19 : (bitvec 0x00007724) : 32 len
FRESH_33 : (bitvec 0x00007727) : 32 len
FRESH_6 : (bitvec 0x00007722) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b01001) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00007721) : 32 len
R1 : (bitvec 0x00007722) : 32 len
R14 : (bitvec 0x0000772b) : 32 len
R2 : (bitvec 0x00007723) : 32 len
R3 : (bitvec 0x0000772c) : 32 len
R4 : (bitvec 0x0000772d) : 32 len
R5 : (bitvec 0x0000772e) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_33 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.089376s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_33:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.037948s
Iter 1 Guessing...	Guessing Time: 0.009749s
Iter 1 Checking...	Checking Time: 0.045345s
Iter 2 Guessing...	Guessing Time: 0.037480s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000079fc)
	4 (0x00000004) : (bitvec 0x000079fd)
	8 (0x00000008) : (bitvec 0x000079fe)
	12 (0x0000000c) : (bitvec 0x000079ff)
	16 (0x00000010) : (bitvec 0x00007a00)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x000079fc) : 32 len
FRESH_11 : (bitvec 0x000079fe) : 32 len
FRESH_19 : (bitvec 0x000079ff) : 32 len
FRESH_33 : (bitvec 0x00007a02) : 32 len
FRESH_6 : (bitvec 0x000079fd) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x000079fc) : 32 len
R1 : (bitvec 0x000079fd) : 32 len
R14 : (bitvec 0x00007a06) : 32 len
R2 : (bitvec 0x000079fe) : 32 len
R3 : (bitvec 0x00007a07) : 32 len
R4 : (bitvec 0x00007a08) : 32 len
R5 : (bitvec 0x00007a09) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | LOAD Mem 16
| | | | | | | | CEGIS 2
| | | | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | LOAD Mem 16
| | | | | | | | MOVE FRESH_33
| | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | MOVE R2
| | | | | | | DONE (MOV_reg R2 FRESH_11 0b1110)
| | | | | | | LOAD Mem 16
| | | | | | | | MOVE FRESH_37
| | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_32 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.085970s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_32:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000211s
Iter 1 Guessing...	Guessing Time: 0.010142s
Iter 1 Checking...	Checking Time: 0.022193s
Iter 2 Guessing...	Guessing Time: 0.000057s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007a0c)
	4 (0x00000004) : (bitvec 0x00007a0d)
	8 (0x00000008) : (bitvec 0x00007a0e)
	12 (0x0000000c) : (bitvec 0x00007a0f)
	16 (0x00000010) : (bitvec 0x00007a10)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00007a0c) : 32 len
FRESH_11 : (bitvec 0x00007a0e) : 32 len
FRESH_19 : (bitvec 0x00007a0f) : 32 len
FRESH_32 : (bitvec 0x00007a12) : 32 len
FRESH_6 : (bitvec 0x00007a0d) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10100) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00007a0c) : 32 len
R1 : (bitvec 0x00007a0d) : 32 len
R14 : (bitvec 0x00007a16) : 32 len
R2 : (bitvec 0x00007a17) : 32 len
R3 : (bitvec 0x00007a18) : 32 len
R4 : (bitvec 0x00007a19) : 32 len
R5 : (bitvec 0x00007a1a) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_32 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.083023s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_32:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.034167s
Iter 1 Guessing...	Guessing Time: 0.010285s
Iter 1 Checking...	Checking Time: 0.042259s
Iter 2 Guessing...	Guessing Time: 0.036970s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007ce8)
	4 (0x00000004) : (bitvec 0x00007ce9)
	8 (0x00000008) : (bitvec 0x00007cea)
	12 (0x0000000c) : (bitvec 0x00007ceb)
	16 (0x00000010) : (bitvec 0x00007cec)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00007ce8) : 32 len
FRESH_11 : (bitvec 0x00007cea) : 32 len
FRESH_19 : (bitvec 0x00007ceb) : 32 len
FRESH_32 : (bitvec 0x00007cee) : 32 len
FRESH_6 : (bitvec 0x00007ce9) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00007ce8) : 32 len
R1 : (bitvec 0x00007ce9) : 32 len
R14 : (bitvec 0x00007cf2) : 32 len
R2 : (bitvec 0x00007cf3) : 32 len
R3 : (bitvec 0x00007cf4) : 32 len
R4 : (bitvec 0x00007cf5) : 32 len
R5 : (bitvec 0x00007cf6) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | LOAD Mem 16
| | | | | | | CEGIS 2
| | | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | LOAD Mem 16
| | | | | | | MOVE FRESH_32
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | MOVE R1
| | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1111)
| | | | | | LOAD Mem 16
| | | | | | | MOVE FRESH_38
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_31 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.074162s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_31:0b10000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.000250s
Iter 1 Guessing...	Guessing Time: 0.008517s
Iter 1 Checking...	Checking Time: 0.022151s
Iter 2 Guessing...	Guessing Time: 0.000062s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007cf9)
	4 (0x00000004) : (bitvec 0x00007cfa)
	8 (0x00000008) : (bitvec 0x00007cfb)
	12 (0x0000000c) : (bitvec 0x00007cfc)
	16 (0x00000010) : (bitvec 0x00007cfd)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00007cf9) : 32 len
FRESH_11 : (bitvec 0x00007cfb) : 32 len
FRESH_19 : (bitvec 0x00007cfc) : 32 len
FRESH_31 : (bitvec 0x00007cff) : 32 len
FRESH_6 : (bitvec 0x00007cfa) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00001) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00007cf9) : 32 len
R1 : (bitvec 0x00007d03) : 32 len
R14 : (bitvec 0x00007d04) : 32 len
R2 : (bitvec 0x00007d05) : 32 len
R3 : (bitvec 0x00007d06) : 32 len
R4 : (bitvec 0x00007d07) : 32 len
R5 : (bitvec 0x00007d08) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_31 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.076751s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_31:0b10000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.030346s
Iter 1 Guessing...	Guessing Time: 0.010447s
Iter 1 Checking...	Checking Time: 0.032229s
Iter 2 Guessing...	Guessing Time: 0.036812s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007fd6)
	4 (0x00000004) : (bitvec 0x00007fd7)
	8 (0x00000008) : (bitvec 0x00007fd8)
	12 (0x0000000c) : (bitvec 0x00007fd9)
	16 (0x00000010) : (bitvec 0x00007fda)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00007fd6) : 32 len
FRESH_11 : (bitvec 0x00007fd8) : 32 len
FRESH_19 : (bitvec 0x00007fd9) : 32 len
FRESH_31 : (bitvec 0x00007fdc) : 32 len
FRESH_6 : (bitvec 0x00007fd7) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11110) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00007fd6) : 32 len
R1 : (bitvec 0x00007fe0) : 32 len
R14 : (bitvec 0x00007fe1) : 32 len
R2 : (bitvec 0x00007fe2) : 32 len
R3 : (bitvec 0x00007fe3) : 32 len
R4 : (bitvec 0x00007fe4) : 32 len
R5 : (bitvec 0x00007fe5) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | LOAD Mem 16
| | | | | | CEGIS 2
| | | | | | CEGIS 1
COST:10100
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | LOAD Mem 16
| | | | | | MOVE FRESH_31
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:300
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | MOVE R0
| | | | | DONE (LDR_imm R0 R0 0b000000000000 0b1110)
| | | | | LOAD Mem 16
| | | | | | MOVE FRESH_39
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:300
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.072775s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.000245s
Iter 1 Guessing...	Guessing Time: 0.008944s
Iter 1 Checking...	Checking Time: 0.020097s
Iter 2 Guessing...	Guessing Time: 0.000049s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00007fe8)
	4 (0x00000004) : (bitvec 0x00007fe9)
	8 (0x00000008) : (bitvec 0x00007fea)
	12 (0x0000000c) : (bitvec 0x00007feb)
	16 (0x00000010) : (bitvec 0x00007fec)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00007fe8) : 32 len
FRESH_11 : (bitvec 0x00007fea) : 32 len
FRESH_19 : (bitvec 0x00007feb) : 32 len
FRESH_30 : (bitvec 0x00007fee) : 32 len
FRESH_6 : (bitvec 0x00007fe9) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00007ff2) : 32 len
R14 : (bitvec 0x00007ff3) : 32 len
R2 : (bitvec 0x00007ff4) : 32 len
R3 : (bitvec 0x00007ff5) : 32 len
R4 : (bitvec 0x00007ff6) : 32 len
R5 : (bitvec 0x00007ff7) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.070496s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00000
Found value dependencies in: 0.045450s
Iter 1 Guessing...	Guessing Time: 0.010783s
Iter 1 Checking...	Checking Time: 0.044036s
Iter 2 Guessing...	Guessing Time: 0.114770s
Iter 2 Checking...	Checking Time: 0.043906s
Iter 3 Guessing...	Guessing Time: 0.067924s
Iter 3 Checking...	Checking Time: 0.044565s
Iter 4 Guessing...	Guessing Time: 0.020202s
Iter 4 Checking...	Checking Time: 0.044291s
Iter 5 Guessing...	Guessing Time: 0.008104s
Iter 5 Checking...	Checking Time: 0.043260s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050650s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000157s
Iter 1 Guessing...	Guessing Time: 0.009294s
Iter 1 Checking...	Checking Time: 0.022423s
Iter 2 Guessing...	Guessing Time: 0.000052s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000837e)
	4 (0x00000004) : (bitvec 0x0000837f)
	8 (0x00000008) : (bitvec 0x00008380)
	12 (0x0000000c) : (bitvec 0x00008381)
	16 (0x00000010) : (bitvec 0x00008382)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000837e) : 32 len
FRESH_11 : (bitvec 0x00008380) : 32 len
FRESH_19 : (bitvec 0x00008381) : 32 len
FRESH_30 : (bitvec 0x00008382) : 32 len
FRESH_6 : (bitvec 0x0000837f) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x00008385) : 32 len
R14 : (bitvec 0x00008386) : 32 len
R2 : (bitvec 0x00008387) : 32 len
R3 : (bitvec 0x00008388) : 32 len
R4 : (bitvec 0x00008389) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.053418s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.052625s
Iter 1 Guessing...	Guessing Time: 0.010974s
Iter 1 Checking...	Checking Time: 0.085598s
Iter 2 Guessing...	Guessing Time: 0.105787s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00008655)
	4 (0x00000004) : (bitvec 0x00008656)
	8 (0x00000008) : (bitvec 0x00008657)
	12 (0x0000000c) : (bitvec 0x00008658)
	16 (0x00000010) : (bitvec 0x00008659)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00008655) : 32 len
FRESH_11 : (bitvec 0x00008657) : 32 len
FRESH_19 : (bitvec 0x00008658) : 32 len
FRESH_30 : (bitvec 0x00008659) : 32 len
FRESH_6 : (bitvec 0x00008656) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b11011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x0000865c) : 32 len
R14 : (bitvec 0x0000865d) : 32 len
R2 : (bitvec 0x0000865e) : 32 len
R3 : (bitvec 0x0000865f) : 32 len
R4 : (bitvec 0x00008660) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | CEGIS 1
| | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.078915s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.000204s
Iter 1 Guessing...	Guessing Time: 0.010875s
Iter 1 Checking...	Checking Time: 0.024310s
Iter 2 Guessing...	Guessing Time: 0.000055s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00008661)
	4 (0x00000004) : (bitvec 0x00008662)
	8 (0x00000008) : (bitvec 0x00008663)
	12 (0x0000000c) : (bitvec 0x00008664)
	16 (0x00000010) : (bitvec 0x00008665)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00008661) : 32 len
FRESH_11 : (bitvec 0x00008663) : 32 len
FRESH_19 : (bitvec 0x00008664) : 32 len
FRESH_30 : (bitvec 0x00008665) : 32 len
FRESH_6 : (bitvec 0x00008662) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01000) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
R1 : (bitvec 0x0000866a) : 32 len
R14 : (bitvec 0x0000866b) : 32 len
R2 : (bitvec 0x0000866c) : 32 len
R3 : (bitvec 0x0000866d) : 32 len
R4 : (bitvec 0x0000866e) : 32 len
R5 : (bitvec 0x0000866f) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitptr [Mem:0x00000000]) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.073742s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
Found value dependencies in: 0.052791s
Iter 1 Guessing...	Guessing Time: 0.011792s
Iter 1 Checking...	Checking Time: 0.050543s
Iter 2 Guessing...	Guessing Time: 0.114267s
Iter 2 Checking...	Checking Time: 0.041833s
Iter 3 Guessing...	Guessing Time: 0.129094s
Iter 3 Checking...	Checking Time: 0.041669s
Iter 4 Guessing...	Guessing Time: 0.104145s
Iter 4 Checking...	Checking Time: 0.044631s
Iter 5 Guessing...	Guessing Time: 0.121967s
Iter 5 Checking...	Checking Time: 0.043416s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.054388s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000186s
Iter 1 Guessing...	Guessing Time: 0.012032s
Iter 1 Checking...	Checking Time: 0.027634s
Iter 2 Guessing...	Guessing Time: 0.000064s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x000089f8)
	4 (0x00000004) : (bitvec 0x000089f9)
	8 (0x00000008) : (bitvec 0x000089fa)
	12 (0x0000000c) : (bitvec 0x000089fb)
	16 (0x00000010) : (bitvec 0x000089fc)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x000089f8) : 32 len
FRESH_11 : (bitvec 0x000089fa) : 32 len
FRESH_19 : (bitvec 0x000089fb) : 32 len
FRESH_30 : (bitvec 0x000089fc) : 32 len
FRESH_6 : (bitvec 0x000089f9) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11110) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x000089f8) : 32 len
R1 : (bitvec 0x000089ff) : 32 len
R14 : (bitvec 0x00008a00) : 32 len
R2 : (bitvec 0x00008a01) : 32 len
R3 : (bitvec 0x00008a02) : 32 len
R4 : (bitvec 0x00008a03) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.053594s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.031192s
Iter 1 Guessing...	Guessing Time: 0.012350s
Iter 1 Checking...	Checking Time: 0.044995s
Iter 2 Guessing...	Guessing Time: 0.032828s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00008ccf)
	4 (0x00000004) : (bitvec 0x00008cd0)
	8 (0x00000008) : (bitvec 0x00008cd1)
	12 (0x0000000c) : (bitvec 0x00008cd2)
	16 (0x00000010) : (bitvec 0x00008cd3)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00008ccf) : 32 len
FRESH_11 : (bitvec 0x00008cd1) : 32 len
FRESH_19 : (bitvec 0x00008cd2) : 32 len
FRESH_30 : (bitvec 0x00008cd3) : 32 len
FRESH_6 : (bitvec 0x00008cd0) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10101) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00008ccf) : 32 len
R1 : (bitvec 0x00008cd6) : 32 len
R14 : (bitvec 0x00008cd7) : 32 len
R2 : (bitvec 0x00008cd8) : 32 len
R3 : (bitvec 0x00008cd9) : 32 len
R4 : (bitvec 0x00008cda) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | CEGIS 1
| | | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.084120s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.000209s
Iter 1 Guessing...	Guessing Time: 0.011787s
Iter 1 Checking...	Checking Time: 0.025579s
Iter 2 Guessing...	Guessing Time: 0.000057s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00008cdb)
	4 (0x00000004) : (bitvec 0x00008cdc)
	8 (0x00000008) : (bitvec 0x00008cdd)
	12 (0x0000000c) : (bitvec 0x00008cde)
	16 (0x00000010) : (bitvec 0x00008cdf)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00008cdb) : 32 len
FRESH_11 : (bitvec 0x00008cdd) : 32 len
FRESH_19 : (bitvec 0x00008cde) : 32 len
FRESH_30 : (bitvec 0x00008cdf) : 32 len
FRESH_6 : (bitvec 0x00008cdc) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b00010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x00008cdb) : 32 len
R1 : (bitvec 0x00008ce4) : 32 len
R14 : (bitvec 0x00008ce5) : 32 len
R2 : (bitvec 0x00008ce6) : 32 len
R3 : (bitvec 0x00008ce7) : 32 len
R4 : (bitvec 0x00008ce8) : 32 len
R5 : (bitvec 0x00008ce9) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b1) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.084223s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
Found value dependencies in: 0.031385s
Iter 1 Guessing...	Guessing Time: 0.013087s
Iter 1 Checking...	Checking Time: 0.037034s
Iter 2 Guessing...	Guessing Time: 0.069329s
Iter 2 Checking...	Checking Time: 0.036758s
Iter 3 Guessing...	Guessing Time: 0.068926s
Iter 3 Checking...	Checking Time: 0.034966s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.055292s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000194s
Iter 1 Guessing...	Guessing Time: 0.013154s
Iter 1 Checking...	Checking Time: 0.027048s
Iter 2 Guessing...	Guessing Time: 0.000062s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00009128)
	4 (0x00000004) : (bitvec 0x00009129)
	8 (0x00000008) : (bitvec 0x0000912a)
	12 (0x0000000c) : (bitvec 0x0000912b)
	16 (0x00000010) : (bitvec 0x0000912c)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00009128) : 32 len
FRESH_11 : (bitvec 0x0000912a) : 32 len
FRESH_19 : (bitvec 0x0000912b) : 32 len
FRESH_30 : (bitvec 0x0000912c) : 32 len
FRESH_6 : (bitvec 0x00009129) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01110) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00009128) : 32 len
R1 : (bitvec 0x00009129) : 32 len
R14 : (bitvec 0x0000912f) : 32 len
R2 : (bitvec 0x00009130) : 32 len
R3 : (bitvec 0x00009131) : 32 len
R4 : (bitvec 0x00009132) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.054840s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.032793s
Iter 1 Guessing...	Guessing Time: 0.012521s
Iter 1 Checking...	Checking Time: 0.050113s
Iter 2 Guessing...	Guessing Time: 0.039126s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00000000)
	4 (0x00000004) : (bitvec 0x000093fe)
	8 (0x00000008) : (bitvec 0xfffffffe)
	12 (0x0000000c) : (bitvec 0x000093ff)
	16 (0x00000010) : (bitvec 0x00009400)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00000000) : 32 len
FRESH_11 : (bitvec 0xfffffffe) : 32 len
FRESH_19 : (bitvec 0x000093ff) : 32 len
FRESH_30 : (bitvec 0x00009400) : 32 len
FRESH_6 : (bitvec 0x000093fe) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b00011) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00000000) : 32 len
R1 : (bitvec 0x000093fe) : 32 len
R14 : (bitvec 0x00009405) : 32 len
R2 : (bitvec 0x00009406) : 32 len
R3 : (bitvec 0x00009407) : 32 len
R4 : (bitvec 0x00009408) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | MOVE R2
| | | | | | | | CEGIS 1
| | | | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.088177s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.000322s
Iter 1 Guessing...	Guessing Time: 0.013540s
Iter 1 Checking...	Checking Time: 0.026826s
Iter 2 Guessing...	Guessing Time: 0.000058s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x0000940b)
	4 (0x00000004) : (bitvec 0x0000940c)
	8 (0x00000008) : (bitvec 0x0000940d)
	12 (0x0000000c) : (bitvec 0x0000940e)
	16 (0x00000010) : (bitvec 0x0000940f)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x0000940b) : 32 len
FRESH_11 : (bitvec 0x0000940d) : 32 len
FRESH_19 : (bitvec 0x0000940e) : 32 len
FRESH_30 : (bitvec 0x0000940f) : 32 len
FRESH_6 : (bitvec 0x0000940c) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b10010) : 5 len
N : (bitvec 0b1) : 1 len
R0 : (bitvec 0x0000940b) : 32 len
R1 : (bitvec 0x0000940c) : 32 len
R14 : (bitvec 0x00009414) : 32 len
R2 : (bitvec 0x00009415) : 32 len
R3 : (bitvec 0x00009416) : 32 len
R4 : (bitvec 0x00009417) : 32 len
R5 : (bitvec 0x00009418) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.094269s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
Found value dependencies in: 0.041421s
Iter 1 Guessing...	Guessing Time: 0.013393s
Iter 1 Checking...	Checking Time: 0.059203s
Iter 2 Guessing...	Guessing Time: 0.075297s
Iter 2 Checking...	Checking Time: 0.039365s
Iter 3 Guessing...	Guessing Time: 0.074992s
Iter 3 Checking...	Checking Time: 0.038468s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | MOVE R2
| | | | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.050545s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000183s
Iter 1 Guessing...	Guessing Time: 0.012011s
Iter 1 Checking...	Checking Time: 0.033637s
Iter 2 Guessing...	Guessing Time: 0.000059s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00009853)
	4 (0x00000004) : (bitvec 0x00009854)
	8 (0x00000008) : (bitvec 0x00009855)
	12 (0x0000000c) : (bitvec 0x00009856)
	16 (0x00000010) : (bitvec 0x00009857)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00009853) : 32 len
FRESH_11 : (bitvec 0x00009855) : 32 len
FRESH_19 : (bitvec 0x00009856) : 32 len
FRESH_30 : (bitvec 0x00009857) : 32 len
FRESH_6 : (bitvec 0x00009854) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b11001) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00009853) : 32 len
R1 : (bitvec 0x00009854) : 32 len
R14 : (bitvec 0x0000985a) : 32 len
R2 : (bitvec 0x00009855) : 32 len
R3 : (bitvec 0x0000985b) : 32 len
R4 : (bitvec 0x0000985c) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.055429s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.032215s
Iter 1 Guessing...	Guessing Time: 0.012631s
Iter 1 Checking...	Checking Time: 0.062472s
Iter 2 Guessing...	Guessing Time: 0.035211s
Synthesis with 1 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x70000000)
	4 (0x00000004) : (bitvec 0x00009b28)
	8 (0x00000008) : (bitvec 0x70000000)
	12 (0x0000000c) : (bitvec 0x00009b29)
	16 (0x00000010) : (bitvec 0x00009b2a)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x70000000) : 32 len
FRESH_11 : (bitvec 0x70000000) : 32 len
FRESH_19 : (bitvec 0x00009b29) : 32 len
FRESH_30 : (bitvec 0x00009b2a) : 32 len
FRESH_6 : (bitvec 0x00009b28) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b01100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x70000000) : 32 len
R1 : (bitvec 0x00009b28) : 32 len
R14 : (bitvec 0x00009b2d) : 32 len
R2 : (bitvec 0x70000000) : 32 len
R3 : (bitvec 0x00009b2e) : 32 len
R4 : (bitvec 0x00009b2f) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | MOVE R2
| | | | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | | | CEGIS 2
COST:10000
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | MOVE R2
| | | | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | | | MOVE R3
| | | | | | | | | CEGIS 1
| | | | | | | | | CEGIS 1
COST:200
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.097144s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.000237s
Iter 1 Guessing...	Guessing Time: 0.012127s
Iter 1 Checking...	Checking Time: 0.026767s
Iter 2 Guessing...	Guessing Time: 0.000063s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00009b30)
	4 (0x00000004) : (bitvec 0x00009b31)
	8 (0x00000008) : (bitvec 0x00009b32)
	12 (0x0000000c) : (bitvec 0x00009b33)
	16 (0x00000010) : (bitvec 0x00009b34)
REGISTERS:
============
C : (bitvec 0b1) : 1 len
FRESH_1 : (bitvec 0x00009b30) : 32 len
FRESH_11 : (bitvec 0x00009b32) : 32 len
FRESH_19 : (bitvec 0x00009b33) : 32 len
FRESH_30 : (bitvec 0x00009b34) : 32 len
FRESH_6 : (bitvec 0x00009b31) : 32 len
I : (bitvec 0b0) : 1 len
M : (bitvec 0b10111) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00009b30) : 32 len
R1 : (bitvec 0x00009b31) : 32 len
R14 : (bitvec 0x00009b39) : 32 len
R2 : (bitvec 0x00009b32) : 32 len
R3 : (bitvec 0x00009b3a) : 32 len
R4 : (bitvec 0x00009b3b) : 32 len
R5 : (bitvec 0x00009b3c) : 32 len
V : (bitvec 0b1) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
Found dependencies in: 0.099175s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
FRESH_1:0b00001
FRESH_11:0b00100
FRESH_19:0b01000
FRESH_30:0b10000
FRESH_6:0b00010
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
Found value dependencies in: 0.035483s
Iter 1 Guessing...	Guessing Time: 0.012902s
Iter 1 Checking...	Checking Time: 0.041689s
Iter 2 Guessing...	Guessing Time: 0.262629s
Iter 2 Checking...	Checking Time: 0.041677s
Iter 3 Guessing...	Guessing Time: 0.573285s
Iter 3 Checking...	Checking Time: 0.041604s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | MOVE R2
| | | | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | | | MOVE R3
| | | | | | | | | DONE (SUB_imm R3 FRESH_19 0b1110 0b00000000 0b1110)
| | | | | | | | | CEGIS 1
COST:100
Synthesis with 0 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.051766s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.000906s
Iter 1 Guessing...	Guessing Time: 0.012026s
Iter 1 Checking...	Checking Time: 0.027942s
Iter 2 Guessing...	Guessing Time: 0.000071s
Synthesis with 0 insts failed with 1 candidates, 1 counterexamples!
With counterexamples:
MEMORY:
============
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec 0x00009f76)
	4 (0x00000004) : (bitvec 0x00009f77)
	8 (0x00000008) : (bitvec 0x00009f78)
	12 (0x0000000c) : (bitvec 0x00009f79)
	16 (0x00000010) : (bitvec 0x00009f7a)
REGISTERS:
============
C : (bitvec 0b0) : 1 len
FRESH_1 : (bitvec 0x00009f76) : 32 len
FRESH_11 : (bitvec 0x00009f78) : 32 len
FRESH_19 : (bitvec 0x00009f79) : 32 len
FRESH_30 : (bitvec 0x00009f7a) : 32 len
FRESH_6 : (bitvec 0x00009f77) : 32 len
I : (bitvec 0b1) : 1 len
M : (bitvec 0b11100) : 5 len
N : (bitvec 0b0) : 1 len
R0 : (bitvec 0x00009f76) : 32 len
R1 : (bitvec 0x00009f77) : 32 len
R14 : (bitvec 0x00009f7d) : 32 len
R2 : (bitvec 0x00009f78) : 32 len
R3 : (bitvec 0x00009f79) : 32 len
R4 : (bitvec 0x00009f7e) : 32 len
R5 : (bitvec 0x00000000) : 32 len
V : (bitvec 0b0) : 1 len
Z : (bitvec 0b0) : 1 len
CONTEXT:
============
()
NEXT PC:
============
0

Synthesis with 1 insts starting
CEGIS ON SPEC:
PRE:
============
PURE: true
REG:
======
FRESH_1 : (bitvec bv_32$20) : 32 len
FRESH_11 : (bitvec bv_32$24) : 32 len
FRESH_19 : (bitvec bv_32$26) : 32 len
FRESH_30 : (bitvec bv_32$28) : 32 len
FRESH_6 : (bitvec bv_32$22) : 32 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
MEM:
======
REGION Mem with 32 len, 5 size :
	0 (0x00000000) : (bitvec bv_32$20)
	4 (0x00000004) : (bitvec bv_32$22)
	8 (0x00000008) : (bitvec bv_32$24)
	12 (0x0000000c) : (bitvec bv_32$26)
	16 (0x00000010) : (bitvec bv_32$28)
POST:
============
PURE: true
REG:
======
C : (bitvec bv_1$48) : 1 len
N : (bitvec bv_1$51) : 1 len
R0 : (bitvec bv_32$20) : 32 len
R1 : (bitvec bv_32$22) : 32 len
R2 : (bitvec bv_32$24) : 32 len
R3 : (bitvec bv_32$26) : 32 len
R4 : (bitvec bv_32$28) : 32 len
R5 : (ite bool$18 (bitvec bv_32$64) (bitptr [Mem:bv_32$65])) : 32 len
V : (bitvec bv_1$66) : 1 len
Z : (bitvec bv_1$67) : 1 len
MEM:
======

Found dependencies in: 0.052574s
DEPENDENCIES:
OFFSETS:
WIDTH: 5
INTS: 
BOOLS: 
VECS: 20:0 22:1 24:2 26:3 28:4
REG:
R0:0b00001
R1:0b00010
R2:0b00100
R3:0b01000
R4:0b10000
Found value dependencies in: 0.037439s
Iter 1 Guessing...	Guessing Time: 0.013106s
Iter 1 Checking...	Checking Time: 0.057347s
Iter 2 Guessing...	Guessing Time: 0.053415s
Iter 2 Checking...	Checking Time: 0.048123s
Iter 3 Guessing...	Guessing Time: 0.078115s
Iter 3 Checking...	Checking Time: 0.045307s
ADDING PLAN:
LOAD Mem 0
| DONE (LDR_imm FRESH_1 R0 0b000000000000 0b1110)
| LOAD Mem 4
| | DONE (LDR_imm FRESH_6 R0 0b000000000100 0b1111)
| | LOAD Mem 8
| | | DONE (LDR_imm FRESH_11 R0 0b000000001000 0b1111)
| | | LOAD Mem 12
| | | | DONE (LDR_imm FRESH_19 R0 0b000000001100 0b1111)
| | | | LOAD Mem 16
| | | | | DONE (LDR_imm FRESH_30 R0 0b000000010000 0b1111)
| | | | | MOVE R0
| | | | | | DONE (MOV_reg R0 FRESH_1 0b1111)
| | | | | | MOVE R1
| | | | | | | DONE (ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
| | | | | | | MOVE R2
| | | | | | | | DONE (MOV_reg R2 FRESH_11 0b1111)
| | | | | | | | MOVE R3
| | | | | | | | | DONE (SUB_imm R3 FRESH_19 0b1110 0b00000000 0b1110)
| | | | | | | | | DONE (MOV_reg R4 FRESH_30 0b1111)
COST:-10000000
Deductive synthesis succeeded! Prog:
(LDR_imm FRESH_1 R0 0b000000000000 0b1110)
(LDR_imm FRESH_6 R0 0b000000000100 0b1111)
(LDR_imm FRESH_11 R0 0b000000001000 0b1111)
(LDR_imm FRESH_19 R0 0b000000001100 0b1111)
(LDR_imm FRESH_30 R0 0b000000010000 0b1111)
(MOV_reg R0 FRESH_1 0b1111)
(ADD_imm R1 FRESH_6 0b0000 0b00000000 0b1110)
(MOV_reg R2 FRESH_11 0b1111)
(SUB_imm R3 FRESH_19 0b1110 0b00000000 0b1110)
(MOV_reg R4 FRESH_30 0b1111)
	Execution Time: 50.989246s
