Fitter report for T_CORE
Mon Aug  3 14:03:32 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Aug  3 14:03:32 2020       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; T_CORE                                      ;
; Top-level Entity Name              ; T_CORE                                      ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 16,867 / 49,760 ( 34 % )                    ;
;     Total combinational functions  ; 15,300 / 49,760 ( 31 % )                    ;
;     Dedicated logic registers      ; 7,130 / 49,760 ( 14 % )                     ;
; Total registers                    ; 7130                                        ;
; Total pins                         ; 57 / 360 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,048,576 / 1,677,312 ( 63 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.48        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.2%      ;
;     Processor 3            ;  16.1%      ;
;     Processor 4            ;  15.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 22727 ) ; 0.00 % ( 0 / 22727 )       ; 0.00 % ( 0 / 22727 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 22727 ) ; 0.00 % ( 0 / 22727 )       ; 0.00 % ( 0 / 22727 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22707 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/output_files/T_CORE.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 16,867 / 49,760 ( 34 % )       ;
;     -- Combinational with no register       ; 9737                           ;
;     -- Register only                        ; 1567                           ;
;     -- Combinational with a register        ; 5563                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 10527                          ;
;     -- 3 input functions                    ; 2915                           ;
;     -- <=2 input functions                  ; 1858                           ;
;     -- Register only                        ; 1567                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 14399                          ;
;     -- arithmetic mode                      ; 901                            ;
;                                             ;                                ;
; Total registers*                            ; 7,130 / 51,509 ( 14 % )        ;
;     -- Dedicated logic registers            ; 7,130 / 49,760 ( 14 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,371 / 3,110 ( 44 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 57 / 360 ( 16 % )              ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                 ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                ;
;                                             ;                                ;
; M9Ks                                        ; 128 / 182 ( 70 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,048,576 / 1,677,312 ( 63 % ) ;
; Total block memory implementation bits      ; 1,179,648 / 1,677,312 ( 70 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )                ;
; PLLs                                        ; 2 / 4 ( 50 % )                 ;
; Global signals                              ; 14                             ;
;     -- Global clocks                        ; 14 / 20 ( 70 % )               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 15.3% / 14.3% / 16.8%          ;
; Peak interconnect usage (total/H/V)         ; 58.3% / 53.1% / 65.6%          ;
; Maximum fan-out                             ; 6069                           ;
; Highest non-global fan-out                  ; 254                            ;
; Total fan-out                               ; 82638                          ;
; Average fan-out                             ; 3.47                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 16867 / 49760 ( 34 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 9737                   ; 0                              ;
;     -- Register only                        ; 1567                   ; 0                              ;
;     -- Combinational with a register        ; 5563                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 10527                  ; 0                              ;
;     -- 3 input functions                    ; 2915                   ; 0                              ;
;     -- <=2 input functions                  ; 1858                   ; 0                              ;
;     -- Register only                        ; 1567                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 14399                  ; 0                              ;
;     -- arithmetic mode                      ; 901                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 7130                   ; 0                              ;
;     -- Dedicated logic registers            ; 7130 / 49760 ( 14 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1371 / 3110 ( 44 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 57                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 1048576                ; 0                              ;
; Total RAM block bits                        ; 1179648                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 128 / 182 ( 70 % )     ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 12 / 24 ( 50 % )       ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 6113                   ; 2                              ;
;     -- Registered Input Connections         ; 5951                   ; 0                              ;
;     -- Output Connections                   ; 32                     ; 6083                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 84304                  ; 6097                           ;
;     -- Registered Connections               ; 29181                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 60                     ; 6085                           ;
;     -- hard_block:auto_generated_inst       ; 6085                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 14                     ; 2                              ;
;     -- Output Ports                         ; 13                     ; 4                              ;
;     -- Bidir Ports                          ; 30                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_CLK_10     ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; KEY[0]         ; AB9   ; 3        ; 34           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; KEY[1]         ; AA9   ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50  ; P11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50  ; N14   ; 6        ; 78           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; RISCV_JTAG_TCK ; C7    ; 8        ; 34           ; 39           ; 0            ; 197                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; RISCV_JTAG_TDI ; B7    ; 8        ; 34           ; 39           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; RISCV_JTAG_TMS ; C8    ; 8        ; 36           ; 39           ; 28           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SIF_SPI_MISO   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SIF_UART_RX    ; AB6   ; 3        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[0]          ; AB16  ; 4        ; 54           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[1]          ; Y16   ; 4        ; 54           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[2]          ; V16   ; 4        ; 56           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[3]          ; AB17  ; 4        ; 69           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; EX_LED_RGB_D    ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]          ; AA16  ; 4        ; 56           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]          ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]          ; AA15  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]          ; AA14  ; 4        ; 51           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OB_LED_RGB_D    ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; QSPI_FLASH_CE_n ; L22   ; 5        ; 78           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; QSPI_FLASH_SCLK ; P19   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RISCV_JTAG_TDO  ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SIF_SPI_CS      ; AB7   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SIF_SPI_MOSI    ; AA8   ; 3        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SIF_SPI_SCK     ; AA7   ; 3        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SIF_UART_TX     ; AA5   ; 3        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GPIO[0]            ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[10]           ; Y4    ; 3        ; 24           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[11]           ; AA1   ; 3        ; 18           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[12]           ; Y3    ; 3        ; 24           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[13]           ; Y2    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[14]           ; Y1    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[15]           ; AA2   ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[16]           ; T22   ; 5        ; 78           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[17]           ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[18]           ; T21   ; 5        ; 78           ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[19]           ; T19   ; 5        ; 78           ; 20           ; 22           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[1]            ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[20]           ; U22   ; 5        ; 78           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[21]           ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[22]           ; U21   ; 5        ; 78           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[23]           ; T20   ; 5        ; 78           ; 20           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[2]            ; J21   ; 6        ; 78           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[3]            ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[4]            ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[5]            ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[6]            ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[7]            ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[8]            ; E21   ; 6        ; 78           ; 33           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; GPIO[9]            ; E22   ; 6        ; 78           ; 33           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                  ;
; QSPI_FLASH_DATA[0] ; P21   ; 5        ; 78           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|io_port_dq_0_oe (inverted)   ;
; QSPI_FLASH_DATA[1] ; P18   ; 5        ; 78           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|io_port_dq_1_oe~0 (inverted) ;
; QSPI_FLASH_DATA[2] ; R18   ; 5        ; 78           ; 24           ; 22           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|io_port_dq_2_oe (inverted)   ;
; QSPI_FLASH_DATA[3] ; P20   ; 5        ; 78           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|io_port_dq_2_oe (inverted)   ;
; SIF_I2C_SCL        ; AB5   ; 3        ; 29           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                                ;
; SIF_I2C_SDA        ; AA6   ; 3        ; 29           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen                                ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 17 / 48 ( 35 % ) ; 3.3V          ; --           ;
; 4        ; 8 / 48 ( 17 % )  ; 3.3V          ; --           ;
; 5        ; 14 / 40 ( 35 % ) ; 3.3V          ; --           ;
; 6        ; 13 / 60 ( 22 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 8 / 36 ( 22 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RISCV_JTAG_TDO                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; GPIO[11]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; GPIO[15]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; SIF_UART_TX                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; SIF_I2C_SDA                                    ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; SIF_SPI_SCK                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; SIF_SPI_MOSI                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; KEY[1]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; LED[3]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; LED[2]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; LED[0]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; GPIO[17]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; GPIO[21]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; SIF_I2C_SCL                                    ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; SIF_UART_RX                                    ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; SIF_SPI_CS                                     ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; SIF_SPI_MISO                                   ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; KEY[0]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; LED[1]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; SW[0]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; SW[3]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RISCV_JTAG_TDI                                 ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RISCV_JTAG_TCK                                 ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 465        ; 8        ; RISCV_JTAG_TMS                                 ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; EX_LED_RGB_D                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; OB_LED_RGB_D                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; GPIO[8]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; GPIO[9]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; GPIO[6]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; GPIO[4]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; GPIO[5]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; GPIO[7]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; GPIO[0]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; GPIO[1]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; GPIO[2]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; GPIO[3]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; QSPI_FLASH_CE_n                                ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                                     ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                                  ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; QSPI_FLASH_DATA[1]                             ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; QSPI_FLASH_SCLK                                ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; QSPI_FLASH_DATA[3]                             ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; QSPI_FLASH_DATA[0]                             ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; QSPI_FLASH_DATA[2]                             ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; GPIO[19]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; GPIO[23]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; GPIO[18]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; GPIO[16]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; GPIO[22]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; GPIO[20]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; SW[2]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; GPIO[14]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; GPIO[13]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; GPIO[12]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; GPIO[10]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; SW[1]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                             ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; Name                          ; pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated|pll1 ; pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; SDC pin name                  ; pll_16m_inst|altpll_component|auto_generated|pll1                               ; pll_8m388_inst|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                          ; Normal                                                                                ;
; Compensate clock              ; clock0                                                                          ; clock0                                                                                ;
; Compensated input/output pins ; --                                                                              ; --                                                                                    ;
; Switchover type               ; --                                                                              ; --                                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                                        ; 50.0 MHz                                                                              ;
; Input frequency 1             ; --                                                                              ; --                                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                                        ; 12.5 MHz                                                                              ;
; Nominal VCO frequency         ; 400.0 MHz                                                                       ; 637.5 MHz                                                                             ;
; VCO post scale K counter      ; 2                                                                               ; 2                                                                                     ;
; VCO frequency control         ; Auto                                                                            ; Auto                                                                                  ;
; VCO phase shift step          ; 312 ps                                                                          ; 196 ps                                                                                ;
; VCO multiply                  ; --                                                                              ; --                                                                                    ;
; VCO divide                    ; --                                                                              ; --                                                                                    ;
; Freq min lock                 ; 37.5 MHz                                                                        ; 23.53 MHz                                                                             ;
; Freq max lock                 ; 81.27 MHz                                                                       ; 51.0 MHz                                                                              ;
; M VCO Tap                     ; 0                                                                               ; 0                                                                                     ;
; M Initial                     ; 1                                                                               ; 1                                                                                     ;
; M value                       ; 8                                                                               ; 51                                                                                    ;
; N value                       ; 1                                                                               ; 4                                                                                     ;
; Charge pump current           ; setting 1                                                                       ; setting 1                                                                             ;
; Loop filter resistance        ; setting 27                                                                      ; setting 19                                                                            ;
; Loop filter capacitance       ; setting 0                                                                       ; setting 0                                                                             ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                            ; 450 kHz to 560 kHz                                                                    ;
; Bandwidth type                ; Medium                                                                          ; Medium                                                                                ;
; Real time reconfigurable      ; Off                                                                             ; Off                                                                                   ;
; Scan chain MIF file           ; --                                                                              ; --                                                                                    ;
; Preserve PLL counter order    ; Off                                                                             ; Off                                                                                   ;
; PLL location                  ; PLL_1                                                                           ; PLL_4                                                                                 ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                   ; MAX10_CLK2_50                                                                         ;
; Inclk1 signal                 ; --                                                                              ; --                                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ; Dedicated Pin                                                                         ;
; Inclk1 signal type            ; --                                                                              ; --                                                                                    ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+
; Name                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                               ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+
; pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated|wire_pll1_clk[0]       ; clock0       ; 8    ; 25  ; 16.0 MHz         ; 0 (0 ps)    ; 1.80 (312 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; pll_16m_inst|altpll_component|auto_generated|pll1|clk[0]   ;
; pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 51   ; 304 ; 8.39 MHz         ; 0 (0 ps)    ; 0.59 (196 ps)    ; 50/50      ; C0      ; 76            ; 38/38 Even ; --            ; 1       ; 0       ; pll_8m388_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+--------------------+--------------------------------------+
; Pin Name           ; Reason                               ;
+--------------------+--------------------------------------+
; LED[0]             ; Missing drive strength               ;
; LED[1]             ; Missing drive strength               ;
; LED[2]             ; Missing drive strength               ;
; LED[3]             ; Missing drive strength               ;
; SIF_UART_TX        ; Missing drive strength               ;
; SIF_SPI_CS         ; Missing drive strength               ;
; SIF_SPI_SCK        ; Missing drive strength               ;
; SIF_SPI_MOSI       ; Missing drive strength               ;
; EX_LED_RGB_D       ; Missing drive strength               ;
; OB_LED_RGB_D       ; Missing drive strength               ;
; QSPI_FLASH_SCLK    ; Missing drive strength               ;
; QSPI_FLASH_CE_n    ; Missing drive strength               ;
; RISCV_JTAG_TDO     ; Missing drive strength and slew rate ;
; GPIO[0]            ; Missing drive strength               ;
; GPIO[1]            ; Missing drive strength               ;
; GPIO[2]            ; Missing drive strength               ;
; GPIO[3]            ; Missing drive strength               ;
; GPIO[4]            ; Missing drive strength               ;
; GPIO[5]            ; Missing drive strength               ;
; GPIO[6]            ; Missing drive strength               ;
; GPIO[7]            ; Missing drive strength               ;
; GPIO[8]            ; Missing drive strength               ;
; GPIO[9]            ; Missing drive strength               ;
; GPIO[10]           ; Missing drive strength               ;
; GPIO[11]           ; Missing drive strength               ;
; GPIO[12]           ; Missing drive strength               ;
; GPIO[13]           ; Missing drive strength               ;
; GPIO[14]           ; Missing drive strength               ;
; GPIO[15]           ; Missing drive strength               ;
; GPIO[16]           ; Missing drive strength               ;
; GPIO[17]           ; Missing drive strength               ;
; GPIO[18]           ; Missing drive strength               ;
; GPIO[19]           ; Missing drive strength               ;
; GPIO[20]           ; Missing drive strength               ;
; GPIO[21]           ; Missing drive strength               ;
; GPIO[22]           ; Missing drive strength               ;
; GPIO[23]           ; Missing drive strength               ;
; SIF_I2C_SCL        ; Missing drive strength               ;
; SIF_I2C_SDA        ; Missing drive strength               ;
; QSPI_FLASH_DATA[0] ; Missing drive strength               ;
; QSPI_FLASH_DATA[1] ; Missing drive strength               ;
; QSPI_FLASH_DATA[2] ; Missing drive strength               ;
; QSPI_FLASH_DATA[3] ; Missing drive strength               ;
+--------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name               ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |T_CORE                                                                                                 ; 16867 (2)   ; 7130 (1)                  ; 0 (0)         ; 1048576     ; 128  ; 1          ; 0            ; 0       ; 0         ; 57   ; 0            ; 9737 (1)     ; 1567 (0)          ; 5563 (3)         ; 0          ; |T_CORE                                                                                                                                                                                                                                                                                                                                                                                ; T_CORE                    ; work         ;
;    |clkdivider:slowclkgen|                                                                              ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0          ; |T_CORE|clkdivider:slowclkgen                                                                                                                                                                                                                                                                                                                                                          ; clkdivider                ; work         ;
;    |e203_soc:e203_soc_inst|                                                                             ; 16853 (0)   ; 7120 (0)                  ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9733 (0)     ; 1567 (0)          ; 5553 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst                                                                                                                                                                                                                                                                                                                                                         ; e203_soc                  ; work         ;
;       |e203_soc_top:e203_soc_top_inst|                                                                  ; 16853 (3)   ; 7120 (0)                  ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9733 (3)     ; 1567 (0)          ; 5553 (14)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst                                                                                                                                                                                                                                                                                                                          ; e203_soc_top              ; work         ;
;          |e203_subsys_top:u_e203_subsys_top|                                                            ; 16850 (0)   ; 7120 (0)                  ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9730 (0)     ; 1567 (0)          ; 5553 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top                                                                                                                                                                                                                                                                                        ; e203_subsys_top           ; work         ;
;             |e203_subsys_main:u_e203_subsys_main|                                                       ; 14313 (0)   ; 5558 (0)                  ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8723 (0)     ; 1069 (0)          ; 4521 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main                                                                                                                                                                                                                                                    ; e203_subsys_main          ; work         ;
;                |e203_cpu_top:u_e203_cpu_top|                                                            ; 7005 (0)    ; 2061 (0)                  ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4845 (0)     ; 394 (0)           ; 1766 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top                                                                                                                                                                                                                        ; e203_cpu_top              ; work         ;
;                   |e203_cpu:u_e203_cpu|                                                                 ; 6912 (0)    ; 1930 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4807 (0)     ; 367 (0)           ; 1738 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu                                                                                                                                                                                                    ; e203_cpu                  ; work         ;
;                      |e203_core:u_e203_core|                                                            ; 6645 (0)    ; 1802 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4740 (0)     ; 361 (0)           ; 1544 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core                                                                                                                                                                              ; e203_core                 ; work         ;
;                         |e203_biu:u_e203_biu|                                                           ; 288 (14)    ; 116 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (11)     ; 0 (0)             ; 182 (5)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu                                                                                                                                                          ; e203_biu                  ; work         ;
;                            |sirv_gnrl_icb_arbt:u_biu_icb_arbt|                                          ; 78 (74)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 72 (70)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt                                                                                                                        ; sirv_gnrl_icb_arbt        ; work         ;
;                               |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|      ; 4 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                                     ; sirv_gnrl_pipe_stage      ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                    ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                   ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|                                ; 114 (0)     ; 107 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 107 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer                                                                                                              ; sirv_gnrl_icb_buffer      ; work         ;
;                               |sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|                                     ; 76 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 72 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo                                                                          ; sirv_gnrl_fifo            ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 70 (70)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                            ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                      ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                     ; sirv_gnrl_dfflrs          ; work         ;
;                               |sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|                                     ; 38 (2)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 35 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo                                                                          ; sirv_gnrl_fifo            ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                            ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                      ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                     ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_icb_splt:u_biu_icb_splt|                                          ; 188 (179)   ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (80)      ; 0 (0)             ; 106 (100)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt                                                                                                                        ; sirv_gnrl_icb_splt        ; work         ;
;                               |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo| ; 9 (2)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                ; sirv_gnrl_pipe_stage      ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr               ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr              ; sirv_gnrl_dfflr           ; work         ;
;                         |e203_exu:u_e203_exu|                                                           ; 5412 (0)    ; 1432 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3852 (0)     ; 331 (0)           ; 1229 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu                                                                                                                                                          ; e203_exu                  ; work         ;
;                            |e203_exu_alu:u_e203_exu_alu|                                                ; 2162 (378)  ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2024 (376)   ; 0 (0)             ; 138 (2)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu                                                                                                                              ; e203_exu_alu              ; work         ;
;                               |e203_exu_alu_bjp:u_e203_exu_alu_bjp|                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_bjp:u_e203_exu_alu_bjp                                                                                          ; e203_exu_alu_bjp          ; work         ;
;                               |e203_exu_alu_csrctrl:u_e203_exu_alu_csrctrl|                             ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 24 (24)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_csrctrl:u_e203_exu_alu_csrctrl                                                                                  ; e203_exu_alu_csrctrl      ; work         ;
;                               |e203_exu_alu_dpath:u_e203_exu_alu_dpath|                                 ; 1206 (1137) ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1138 (1135)  ; 0 (0)             ; 68 (36)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath                                                                                      ; e203_exu_alu_dpath        ; work         ;
;                                  |sirv_gnrl_dffl:sbf_0_dffl|                                            ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sirv_gnrl_dffl:sbf_0_dffl                                                            ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dffl:sbf_1_dffl|                                            ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sirv_gnrl_dffl:sbf_1_dffl                                                            ; sirv_gnrl_dffl            ; work         ;
;                               |e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|                               ; 120 (110)   ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (110)    ; 0 (0)             ; 5 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu                                                                                    ; e203_exu_alu_lsuagu       ; work         ;
;                                  |sirv_gnrl_dfflr:icb_leftover_err_dfflr|                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|sirv_gnrl_dfflr:icb_leftover_err_dfflr                                             ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflr:icb_state_dfflr|                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|sirv_gnrl_dfflr:icb_state_dfflr                                                    ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflr:unalgn_flg_dffl|                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|sirv_gnrl_dfflr:unalgn_flg_dffl                                                    ; sirv_gnrl_dfflr           ; work         ;
;                               |e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|                               ; 312 (296)   ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (296)    ; 0 (0)             ; 12 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv                                                                                    ; e203_exu_alu_muldiv       ; work         ;
;                                  |sirv_gnrl_dfflr:exec_cnt_dfflr|                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:exec_cnt_dfflr                                                     ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflr:flushed_dfflr|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:flushed_dfflr                                                      ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflr:muldiv_state_dfflr|                                   ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:muldiv_state_dfflr                                                 ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflr:part_prdt_sft1_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:part_prdt_sft1_dfflr                                               ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflr:part_remd_sft1_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:part_remd_sft1_dfflr                                               ; sirv_gnrl_dfflr           ; work         ;
;                               |e203_exu_alu_rglr:u_e203_exu_alu_rglr|                                   ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 27 (27)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_rglr:u_e203_exu_alu_rglr                                                                                        ; e203_exu_alu_rglr         ; work         ;
;                            |e203_exu_commit:u_e203_exu_commit|                                          ; 299 (3)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (3)      ; 0 (0)             ; 38 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit                                                                                                                        ; e203_exu_commit           ; work         ;
;                               |e203_exu_branchslv:u_e203_exu_branchslv|                                 ; 242 (242)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 213 (213)    ; 0 (0)             ; 29 (29)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_branchslv:u_e203_exu_branchslv                                                                                ; e203_exu_branchslv        ; work         ;
;                               |e203_exu_excp:u_e203_exu_excp|                                           ; 54 (51)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (44)      ; 0 (0)             ; 9 (7)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp                                                                                          ; e203_exu_excp             ; work         ;
;                                  |sirv_gnrl_dfflr:step_req_dfflr|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|sirv_gnrl_dfflr:step_req_dfflr                                                           ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflr:wfi_halt_req_dfflr|                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|sirv_gnrl_dfflr:wfi_halt_req_dfflr                                                       ; sirv_gnrl_dfflr           ; work         ;
;                            |e203_exu_csr:u_e203_exu_csr|                                                ; 733 (450)   ; 275 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 420 (413)    ; 6 (0)             ; 307 (131)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr                                                                                                                              ; e203_exu_csr              ; work         ;
;                               |sirv_gnrl_dfflr:badaddr_dfflr|                                           ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:badaddr_dfflr                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:cause_dfflr|                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:cause_dfflr                                                                                                  ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:counterstop_dfflr|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:counterstop_dfflr                                                                                            ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:epc_dfflr|                                               ; 33 (33)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 31 (31)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:epc_dfflr                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:itcmnohold_dfflr|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:itcmnohold_dfflr                                                                                             ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:mcgstop_dfflr|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mcgstop_dfflr                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:mcycle_dfflr|                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mcycle_dfflr                                                                                                 ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:mcycleh_dfflr|                                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mcycleh_dfflr                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:mdvnob2b_dfflr|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mdvnob2b_dfflr                                                                                               ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:mie_dfflr|                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mie_dfflr                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:minstret_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:minstret_dfflr                                                                                               ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:minstreth_dfflr|                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:minstreth_dfflr                                                                                              ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:mscratch_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mscratch_dfflr                                                                                               ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:mtvec_dfflr|                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mtvec_dfflr                                                                                                  ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:status_mie_dfflr|                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:status_mie_dfflr                                                                                             ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:status_mpie_dfflr|                                       ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:status_mpie_dfflr                                                                                            ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dffr:meip_dffr|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dffr:meip_dffr                                                                                                     ; sirv_gnrl_dffr            ; work         ;
;                               |sirv_gnrl_dffr:msip_dffr|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dffr:msip_dffr                                                                                                     ; sirv_gnrl_dffr            ; work         ;
;                               |sirv_gnrl_dffr:mtip_dffr|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dffr:mtip_dffr                                                                                                     ; sirv_gnrl_dffr            ; work         ;
;                            |e203_exu_decode:u_e203_exu_decode|                                          ; 413 (413)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 382 (382)    ; 0 (0)             ; 31 (31)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_decode:u_e203_exu_decode                                                                                                                        ; e203_exu_decode           ; work         ;
;                            |e203_exu_disp:u_e203_exu_disp|                                              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_disp:u_e203_exu_disp                                                                                                                            ; e203_exu_disp             ; work         ;
;                            |e203_exu_longpwbck:u_e203_exu_longpwbck|                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_longpwbck:u_e203_exu_longpwbck                                                                                                                  ; e203_exu_longpwbck        ; work         ;
;                            |e203_exu_oitf:u_e203_exu_oitf|                                              ; 103 (23)    ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 47 (0)            ; 33 (5)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf                                                                                                                            ; e203_exu_oitf             ; work         ;
;                               |sirv_gnrl_dffl:oitf_entries[0].pc_dfflrs|                                ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 16 (16)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[0].pc_dfflrs                                                                                   ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:oitf_entries[0].rdidx_dfflrs|                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[0].rdidx_dfflrs                                                                                ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:oitf_entries[0].rdwen_dfflrs|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[0].rdwen_dfflrs                                                                                ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:oitf_entries[1].pc_dfflrs|                                ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[1].pc_dfflrs                                                                                   ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:oitf_entries[1].rdidx_dfflrs|                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[1].rdidx_dfflrs                                                                                ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:oitf_entries[1].rdwen_dfflrs|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[1].rdwen_dfflrs                                                                                ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dfflr:depth_gt1.alc_ptr_dfflrs|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.alc_ptr_dfflrs                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:depth_gt1.alc_ptr_flg_dfflrs|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.alc_ptr_flg_dfflrs                                                                               ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:depth_gt1.ret_ptr_dfflrs|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.ret_ptr_dfflrs                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:depth_gt1.ret_ptr_flg_dfflrs|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.ret_ptr_flg_dfflrs                                                                               ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:oitf_entries[0].vld_dfflrs|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:oitf_entries[0].vld_dfflrs                                                                                 ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:oitf_entries[1].vld_dfflrs|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:oitf_entries[1].vld_dfflrs                                                                                 ; sirv_gnrl_dfflr           ; work         ;
;                            |e203_exu_regfile:u_e203_exu_regfile|                                        ; 1651 (659)  ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 659 (659)    ; 278 (0)           ; 714 (686)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile                                                                                                                      ; e203_exu_regfile          ; work         ;
;                               |sirv_gnrl_dffl:regfile[10].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[10].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[11].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[11].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[12].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[12].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[13].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[13].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[14].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[14].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[15].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[15].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[16].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[16].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[17].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[17].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[18].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[18].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[19].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[19].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[1].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[1].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[20].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[20].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[21].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[21].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[22].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[22].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[23].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[23].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[24].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[24].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[25].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[25].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[26].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[26].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[27].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[27].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[28].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[28].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[29].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[29].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[2].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[2].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[30].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[30].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[31].rfno0.rf_dffl|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[31].rfno0.rf_dffl                                                                             ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[3].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[3].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[4].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[4].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[5].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[5].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[6].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[6].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[7].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[7].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[8].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[8].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:regfile[9].rfno0.rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 12 (12)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[9].rfno0.rf_dffl                                                                              ; sirv_gnrl_dffl            ; work         ;
;                            |e203_exu_wbck:u_e203_exu_wbck|                                              ; 93 (93)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 27 (27)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_wbck:u_e203_exu_wbck                                                                                                                            ; e203_exu_wbck             ; work         ;
;                         |e203_ifu:u_e203_ifu|                                                           ; 727 (0)     ; 177 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 520 (0)      ; 10 (0)            ; 197 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu                                                                                                                                                          ; e203_ifu                  ; work         ;
;                            |e203_ifu_ifetch:u_e203_ifu_ifetch|                                          ; 333 (149)   ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (120)    ; 10 (0)            ; 134 (34)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch                                                                                                                        ; e203_ifu_ifetch           ; work         ;
;                               |e203_ifu_litebpu:u_e203_ifu_litebpu|                                     ; 14 (13)     ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_litebpu:u_e203_ifu_litebpu                                                                                    ; e203_ifu_litebpu          ; work         ;
;                                  |sirv_gnrl_dfflr:rs1xn_rdrf_dfflrs|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_litebpu:u_e203_ifu_litebpu|sirv_gnrl_dfflr:rs1xn_rdrf_dfflrs                                                  ; sirv_gnrl_dfflr           ; work         ;
;                               |e203_ifu_minidec:u_e203_ifu_minidec|                                     ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_minidec:u_e203_ifu_minidec                                                                                    ; e203_ifu_minidec          ; work         ;
;                                  |e203_exu_decode:u_e203_exu_decode|                                    ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 8 (8)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_minidec:u_e203_ifu_minidec|e203_exu_decode:u_e203_exu_decode                                                  ; e203_exu_decode           ; work         ;
;                               |sirv_gnrl_dfflr:dly_flush_dfflr|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:dly_flush_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ifu_err_dfflr|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_err_dfflr                                                                                          ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ifu_hi_ir_dfflr|                                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_hi_ir_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ifu_lo_ir_dfflr|                                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_lo_ir_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ifu_pc_dfflr|                                            ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 29 (29)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_pc_dfflr                                                                                           ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ifu_prdt_taken_dfflr|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_prdt_taken_dfflr                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ir_muldiv_b2b_dfflr|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_muldiv_b2b_dfflr                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ir_pc_vld_dfflr|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_pc_vld_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ir_rs1idx_dfflr|                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_rs1idx_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ir_rs2idx_dfflr|                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_rs2idx_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:ir_valid_dfflr|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_valid_dfflr                                                                                         ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:out_flag_dfflr|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:out_flag_dfflr                                                                                         ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:pc_dfflr|                                                ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 29 (29)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:pc_dfflr                                                                                               ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:pc_newpend_dfflr|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:pc_newpend_dfflr                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:reset_req_dfflr|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:reset_req_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dffrs:reset_flag_dffrs|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dffrs:reset_flag_dffrs                                                                                       ; sirv_gnrl_dffrs           ; work         ;
;                            |e203_ifu_ift2icb:u_e203_ifu_ift2icb|                                        ; 394 (291)   ; 62 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (290)    ; 0 (0)             ; 63 (56)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb                                                                                                                      ; e203_ifu_ift2icb          ; work         ;
;                               |sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|                               ; 72 (34)     ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (34)      ; 0 (0)             ; 35 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf                                                                            ; sirv_gnrl_bypbuf          ; work         ;
;                                  |sirv_gnrl_fifo:u_bypbuf_fifo|                                         ; 38 (1)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 35 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo                                               ; sirv_gnrl_fifo            ; work         ;
;                                     |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                     ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl ; sirv_gnrl_dffl            ; work         ;
;                                     |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr           ; sirv_gnrl_dfflr           ; work         ;
;                                     |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs          ; sirv_gnrl_dfflrs          ; work         ;
;                               |sirv_gnrl_dffl:icb_addr_2_1_dffl|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dffl:icb_addr_2_1_dffl                                                                                     ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dffl:leftover_dffl|                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dffl:leftover_dffl                                                                                         ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dfflr:icb2itcm_dfflr|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:icb2itcm_dfflr                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:icb2mem_dfflr|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:icb2mem_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:icb_state_dfflr|                                         ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:icb_state_dfflr                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:leftover_err_dfflr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:leftover_err_dfflr                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:req_lane_cross_dfflr|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_lane_cross_dfflr                                                                                 ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:req_need_0uop_dfflr|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_need_0uop_dfflr                                                                                  ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:req_need_2uop_dfflr|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_need_2uop_dfflr                                                                                  ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:req_same_cross_holdup_dfflr|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_same_cross_holdup_dfflr                                                                          ; sirv_gnrl_dfflr           ; work         ;
;                         |e203_lsu:u_e203_lsu|                                                           ; 342 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (0)      ; 20 (0)            ; 60 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu                                                                                                                                                          ; e203_lsu                  ; work         ;
;                            |e203_lsu_ctrl:u_e203_lsu_ctrl|                                              ; 342 (234)   ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (231)    ; 20 (0)            ; 60 (23)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl                                                                                                                            ; e203_lsu_ctrl             ; work         ;
;                               |sirv_gnrl_dfflr:excl_addr_dffl|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_dfflr:excl_addr_dffl                                                                                             ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_dfflr:excl_flg_dffl|                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_dfflr:excl_flg_dffl                                                                                              ; sirv_gnrl_dfflr           ; work         ;
;                               |sirv_gnrl_icb_arbt:u_lsu_icb_arbt|                                       ; 54 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (26)      ; 0 (0)             ; 26 (26)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_icb_arbt:u_lsu_icb_arbt                                                                                          ; sirv_gnrl_icb_arbt        ; work         ;
;                                  |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_icb_arbt:u_lsu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                       ; sirv_gnrl_pipe_stage      ; work         ;
;                               |sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage|                              ; 45 (1)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (0)             ; 35 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage                                                                                 ; sirv_gnrl_pipe_stage      ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 43 (43)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 34 (34)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                               ; sirv_gnrl_dfflr           ; work         ;
;                      |e203_dtcm_ctrl:u_e203_dtcm_ctrl|                                                  ; 106 (0)     ; 55 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 101 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl                                                                                                                                                                    ; e203_dtcm_ctrl            ; work         ;
;                         |sirv_gnrl_icb_arbt:u_dtcm_icb_arbt|                                            ; 54 (52)     ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 52 (51)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_gnrl_icb_arbt:u_dtcm_icb_arbt                                                                                                                                 ; sirv_gnrl_icb_arbt        ; work         ;
;                            |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|         ; 2 (1)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_gnrl_icb_arbt:u_dtcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                                              ; sirv_gnrl_pipe_stage      ; work         ;
;                               |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_gnrl_icb_arbt:u_dtcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                            ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_sram_icb_ctrl:u_sram_icb_ctrl|                                            ; 103 (0)     ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 100 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl                                                                                                                                 ; sirv_sram_icb_ctrl        ; work         ;
;                            |sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl                                                                                       ; sirv_1cyc_sram_ctrl       ; work         ;
;                               |sirv_gnrl_pipe_stage:u_e1_stage|                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage                                                       ; sirv_gnrl_pipe_stage      ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                     ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|                                         ; 101 (46)    ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 99 (46)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf                                                                                              ; sirv_gnrl_bypbuf          ; work         ;
;                               |sirv_gnrl_fifo:u_bypbuf_fifo|                                            ; 55 (1)      ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 53 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo                                                                 ; sirv_gnrl_fifo            ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 51 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 51 (51)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                   ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                             ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                            ; sirv_gnrl_dfflrs          ; work         ;
;                      |e203_irq_sync:u_e203_irq_sync|                                                    ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 4 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync                                                                                                                                                                      ; e203_irq_sync             ; work         ;
;                         |sirv_gnrl_sync:master_gen.u_dbg_irq_sync|                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_dbg_irq_sync                                                                                                                             ; sirv_gnrl_sync            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_dbg_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                 ; sirv_gnrl_dffr            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_dbg_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                             ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_sync:master_gen.u_ext_irq_sync|                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_ext_irq_sync                                                                                                                             ; sirv_gnrl_sync            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_ext_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                 ; sirv_gnrl_dffr            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_ext_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                             ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_sync:master_gen.u_sft_irq_sync|                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_sft_irq_sync                                                                                                                             ; sirv_gnrl_sync            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_sft_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                 ; sirv_gnrl_dffr            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_sft_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                             ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_sync:master_gen.u_tmr_irq_sync|                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_tmr_irq_sync                                                                                                                             ; sirv_gnrl_sync            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_tmr_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                 ; sirv_gnrl_dffr            ; work         ;
;                            |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_tmr_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                             ; sirv_gnrl_dffr            ; work         ;
;                      |e203_itcm_ctrl:u_e203_itcm_ctrl|                                                  ; 154 (17)    ; 63 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (17)      ; 1 (0)             ; 91 (55)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl                                                                                                                                                                    ; e203_itcm_ctrl            ; work         ;
;                         |sirv_gnrl_dfflr:ifu_holdup_dffl|                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_dfflr:ifu_holdup_dffl                                                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_icb_arbt:u_itcm_icb_arbt|                                            ; 4 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_arbt:u_itcm_icb_arbt                                                                                                                                 ; sirv_gnrl_icb_arbt        ; work         ;
;                            |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|         ; 4 (1)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_arbt:u_itcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                                              ; sirv_gnrl_pipe_stage      ; work         ;
;                               |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_arbt:u_itcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                            ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|                                     ; 8 (5)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w                                                                                                                          ; sirv_gnrl_icb_n2w         ; work         ;
;                            |sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo|                        ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo                                                                      ; sirv_gnrl_pipe_stage      ; work         ;
;                               |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                     ; sirv_gnrl_dffl            ; work         ;
;                               |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                    ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_sram_icb_ctrl:u_sram_icb_ctrl|                                            ; 124 (0)     ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 88 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl                                                                                                                                 ; sirv_sram_icb_ctrl        ; work         ;
;                            |sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|                                  ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl                                                                                       ; sirv_1cyc_sram_ctrl       ; work         ;
;                               |sirv_gnrl_pipe_stage:u_e1_stage|                                         ; 5 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage                                                       ; sirv_gnrl_pipe_stage      ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                      ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                     ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|                                         ; 120 (60)    ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (30)      ; 0 (0)             ; 87 (30)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf                                                                                              ; sirv_gnrl_bypbuf          ; work         ;
;                               |sirv_gnrl_fifo:u_bypbuf_fifo|                                            ; 60 (1)      ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 57 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo                                                                 ; sirv_gnrl_fifo            ; work         ;
;                                  |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 55 (55)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 55 (55)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                   ; sirv_gnrl_dffl            ; work         ;
;                                  |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                             ; sirv_gnrl_dfflr           ; work         ;
;                                  |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                            ; sirv_gnrl_dfflrs          ; work         ;
;                      |e203_reset_ctrl:u_e203_reset_ctrl|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_reset_ctrl:u_e203_reset_ctrl                                                                                                                                                                  ; e203_reset_ctrl           ; work         ;
;                   |e203_srams:u_e203_srams|                                                             ; 169 (0)     ; 131 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 27 (0)            ; 104 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams                                                                                                                                                                                                ; e203_srams                ; work         ;
;                      |e203_dtcm_ram:u_e203_dtcm_ram|                                                    ; 81 (0)      ; 65 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 6 (0)             ; 59 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram                                                                                                                                                                  ; e203_dtcm_ram             ; work         ;
;                         |sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|                                            ; 81 (0)      ; 65 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 6 (0)             ; 59 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram                                                                                                                               ; sirv_gnrl_ram             ; work         ;
;                            |sirv_sim_ram:u_sirv_sim_ram|                                                ; 81 (72)     ; 65 (64)                   ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 6 (6)             ; 59 (58)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram                                                                                                   ; sirv_sim_ram              ; work         ;
;                               |altsyncram:mem_r[0][15]__11|                                             ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11                                                                       ; altsyncram                ; work         ;
;                                  |altsyncram_j0i1:auto_generated|                                       ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_j0i1:auto_generated                                        ; altsyncram_j0i1           ; work         ;
;                                     |decode_97a:decode2|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_j0i1:auto_generated|decode_97a:decode2                     ; decode_97a                ; work         ;
;                               |altsyncram:mem_r[0][23]__10|                                             ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10                                                                       ; altsyncram                ; work         ;
;                                  |altsyncram_j0i1:auto_generated|                                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_j0i1:auto_generated                                        ; altsyncram_j0i1           ; work         ;
;                                     |decode_97a:decode2|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_j0i1:auto_generated|decode_97a:decode2                     ; decode_97a                ; work         ;
;                               |altsyncram:mem_r[0][31]__9|                                              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_j0i1:auto_generated|                                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_j0i1:auto_generated                                         ; altsyncram_j0i1           ; work         ;
;                                     |decode_97a:decode2|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_j0i1:auto_generated|decode_97a:decode2                      ; decode_97a                ; work         ;
;                               |altsyncram:mem_r[0][7]__12|                                              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_j0i1:auto_generated|                                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_j0i1:auto_generated                                         ; altsyncram_j0i1           ; work         ;
;                                     |decode_97a:decode2|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_j0i1:auto_generated|decode_97a:decode2                      ; decode_97a                ; work         ;
;                      |e203_itcm_ram:u_e203_itcm_ram|                                                    ; 88 (0)      ; 66 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 21 (0)            ; 45 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram                                                                                                                                                                  ; e203_itcm_ram             ; work         ;
;                         |sirv_gnrl_ram:u_e203_itcm_gnrl_ram|                                            ; 88 (0)      ; 66 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 21 (0)            ; 45 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram                                                                                                                               ; sirv_gnrl_ram             ; work         ;
;                            |sirv_sim_ram:u_sirv_sim_ram|                                                ; 88 (88)     ; 66 (66)                   ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 21 (21)           ; 45 (45)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram                                                                                                   ; sirv_sim_ram              ; work         ;
;                               |altsyncram:mem_r[0][15]__7|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__7                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__7|altsyncram_dth1:auto_generated                                         ; altsyncram_dth1           ; work         ;
;                               |altsyncram:mem_r[0][23]__6|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__6                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__6|altsyncram_dth1:auto_generated                                         ; altsyncram_dth1           ; work         ;
;                               |altsyncram:mem_r[0][31]__5|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__5                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__5|altsyncram_dth1:auto_generated                                         ; altsyncram_dth1           ; work         ;
;                               |altsyncram:mem_r[0][39]__4|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][39]__4                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][39]__4|altsyncram_dth1:auto_generated                                         ; altsyncram_dth1           ; work         ;
;                               |altsyncram:mem_r[0][47]__3|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][47]__3                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][47]__3|altsyncram_dth1:auto_generated                                         ; altsyncram_dth1           ; work         ;
;                               |altsyncram:mem_r[0][55]__2|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][55]__2                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][55]__2|altsyncram_dth1:auto_generated                                         ; altsyncram_dth1           ; work         ;
;                               |altsyncram:mem_r[0][63]__1|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][63]__1                                                                        ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][63]__1|altsyncram_dth1:auto_generated                                         ; altsyncram_dth1           ; work         ;
;                               |altsyncram:mem_r[0][7]__8|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__8                                                                         ; altsyncram                ; work         ;
;                                  |altsyncram_dth1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__8|altsyncram_dth1:auto_generated                                          ; altsyncram_dth1           ; work         ;
;                |e203_subsys_clint:u_e203_subsys_clint|                                                  ; 394 (1)     ; 132 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (1)      ; 1 (0)             ; 131 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint                                                                                                                                                                                                              ; e203_subsys_clint         ; work         ;
;                   |sirv_clint_top:u_sirv_clint_top|                                                     ; 391 (0)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (0)      ; 0 (0)             ; 130 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top                                                                                                                                                                              ; sirv_clint_top            ; work         ;
;                      |sirv_clint:u_sirv_clint|                                                          ; 391 (391)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (261)    ; 0 (0)             ; 130 (130)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint                                                                                                                                                      ; sirv_clint                ; work         ;
;                      |sirv_gnrl_dffr:io_rtcToggle_dffr|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_gnrl_dffr:io_rtcToggle_dffr                                                                                                                                             ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_sync:u_aon_rtctoggle_sync|                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_gnrl_sync:u_aon_rtctoggle_sync                                                                                                                                                                          ; sirv_gnrl_sync            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_gnrl_sync:u_aon_rtctoggle_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                              ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_gnrl_sync:u_aon_rtctoggle_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                          ; sirv_gnrl_dffr            ; work         ;
;                |e203_subsys_mems:u_e203_subsys_mems|                                                    ; 443 (0)     ; 246 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 64 (0)            ; 225 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems                                                                                                                                                                                                                ; e203_subsys_mems          ; work         ;
;                   |sirv_gnrl_icb2axi:u_expl_axi_icb2axi|                                                ; 49 (0)      ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 29 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi                                                                                                                                                                           ; sirv_gnrl_icb2axi         ; work         ;
;                      |sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|                                      ; 25 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer                                                                                                                               ; sirv_gnrl_axi_buffer      ; work         ;
;                         |sirv_gnrl_fifo:o_axi_ar_fifo|                                                  ; 7 (4)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo                                                                                                  ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                              ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                             ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:o_axi_aw_fifo|                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_aw_fifo                                                                                                  ; sirv_gnrl_fifo            ; work         ;
;                         |sirv_gnrl_fifo:o_axi_bresp_fifo|                                               ; 6 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo                                                                                               ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                           ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                          ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:o_axi_rdata_fifo|                                               ; 7 (3)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo                                                                                               ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                           ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                          ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:o_axi_wdata_fifo|                                               ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo                                                                                               ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                           ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                          ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|                                               ; 24 (7)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 17 (10)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo                                                                                                                                        ; sirv_gnrl_fifo            ; work         ;
;                         |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                          ; sirv_gnrl_dffl            ; work         ;
;                         |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                                                          ; sirv_gnrl_dffl            ; work         ;
;                         |sirv_gnrl_dffl:dp_gt0.fifo_rf[2].fifo_rf_dffl|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[2].fifo_rf_dffl                                                                                          ; sirv_gnrl_dffl            ; work         ;
;                         |sirv_gnrl_dffl:dp_gt0.fifo_rf[3].fifo_rf_dffl|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[3].fifo_rf_dffl                                                                                          ; sirv_gnrl_dffl            ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                                                              ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                   ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                                                              ; sirv_gnrl_dfflrs          ; work         ;
;                   |sirv_icb1to8_bus:u_sirv_mem_fab|                                                     ; 389 (14)    ; 217 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (13)     ; 64 (0)            ; 196 (3)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab                                                                                                                                                                                ; sirv_icb1to8_bus          ; work         ;
;                      |sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|                                      ; 218 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 64 (0)            ; 146 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer                                                                                                                                    ; sirv_gnrl_icb_buffer      ; work         ;
;                         |sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|                                           ; 141 (4)     ; 137 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 64 (0)            ; 73 (35)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo                                                                                                ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 65 (65)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (65)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                  ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 65 (65)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                  ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                            ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                           ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|                                           ; 77 (4)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 73 (4)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo                                                                                                ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                  ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                  ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                            ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                           ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_icb_splt:u_i_icb_splt|                                                  ; 194 (185)   ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (106)    ; 0 (0)             ; 86 (82)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt                                                                                                                                                ; sirv_gnrl_icb_splt        ; work         ;
;                         |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|       ; 9 (2)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                                        ; sirv_gnrl_pipe_stage      ; work         ;
;                            |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                       ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                      ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_mrom_top:u_sirv_mrom_top|                                                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_mrom_top:u_sirv_mrom_top                                                                                                                                                                                  ; sirv_mrom_top             ; work         ;
;                      |sirv_mrom:u_sirv_mrom|                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_mrom_top:u_sirv_mrom_top|sirv_mrom:u_sirv_mrom                                                                                                                                                            ; sirv_mrom                 ; work         ;
;                |e203_subsys_perips:u_e203_subsys_perips|                                                ; 5456 (0)    ; 2688 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2730 (0)     ; 531 (0)           ; 2195 (0)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips                                                                                                                                                                                                            ; e203_subsys_perips        ; work         ;
;                   |i2c_master_top:u_i2c_master_top|                                                     ; 244 (98)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (44)     ; 11 (7)            ; 118 (47)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top                                                                                                                                                                            ; i2c_master_top            ; work         ;
;                      |i2c_master_byte_ctrl:byte_controller|                                             ; 146 (47)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (21)      ; 4 (0)             ; 71 (26)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller                                                                                                                                       ; i2c_master_byte_ctrl      ; work         ;
;                         |i2c_master_bit_ctrl:bit_controller|                                            ; 99 (99)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 4 (4)             ; 45 (45)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                    ; i2c_master_bit_ctrl       ; work         ;
;                   |sirv_flash_qspi_top:u_sirv_qspi0_top|                                                ; 832 (0)     ; 421 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 406 (0)      ; 77 (0)            ; 349 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top                                                                                                                                                                       ; sirv_flash_qspi_top       ; work         ;
;                      |sirv_flash_qspi:u_sirv_flash_qspi|                                                ; 757 (224)   ; 358 (133)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 387 (92)     ; 76 (7)            ; 294 (94)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi                                                                                                                                     ; sirv_flash_qspi           ; work         ;
;                         |sirv_qspi_arbiter:arb|                                                         ; 48 (48)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 12 (12)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_arbiter:arb                                                                                                               ; sirv_qspi_arbiter         ; work         ;
;                         |sirv_qspi_fifo:fifo|                                                           ; 204 (23)    ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (12)      ; 55 (1)            ; 98 (10)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo                                                                                                                 ; sirv_qspi_fifo            ; work         ;
;                            |sirv_queue_1:rxq|                                                           ; 89 (89)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 24 (24)           ; 47 (47)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq                                                                                                ; sirv_queue_1              ; work         ;
;                            |sirv_queue_1:txq|                                                           ; 92 (92)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 30 (30)           ; 41 (41)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq                                                                                                ; sirv_queue_1              ; work         ;
;                         |sirv_qspi_flashmap:flash|                                                      ; 94 (94)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 20 (20)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_flashmap:flash                                                                                                            ; sirv_qspi_flashmap        ; work         ;
;                         |sirv_qspi_media:mac|                                                           ; 229 (63)    ; 69 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (40)     ; 14 (0)            ; 81 (23)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac                                                                                                                 ; sirv_qspi_media           ; work         ;
;                            |sirv_qspi_physical:phy|                                                     ; 166 (166)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 14 (14)           ; 58 (58)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy                                                                                          ; sirv_qspi_physical        ; work         ;
;                      |sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|                                     ; 85 (28)     ; 37 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (13)      ; 0 (0)             ; 71 (15)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1                                                                                                                          ; sirv_tlfragmenter_qspi_1  ; work         ;
;                         |sirv_repeater_6:u_repeater|                                                    ; 57 (57)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 56 (56)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|sirv_repeater_6:u_repeater                                                                                               ; sirv_repeater_6           ; work         ;
;                      |sirv_tlwidthwidget_qspi:qspi_TLWidthWidget|                                       ; 31 (31)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 25 (25)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlwidthwidget_qspi:qspi_TLWidthWidget                                                                                                                            ; sirv_tlwidthwidget_qspi   ; work         ;
;                   |sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|                                                   ; 38 (1)      ; 37 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (0)             ; 34 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx                                                                                                                                                                          ; sirv_gnrl_cdc_rx          ; work         ;
;                      |sirv_gnrl_dfflr:buf_dat_dfflr|                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                            ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:buf_vld_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                            ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:i_rdy_dfflr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                              ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dffr:i_vld_sync_dffr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                           ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_sync:u_i_vld_sync|                                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                              ; sirv_gnrl_sync            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                              ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|                                                   ; 54 (1)      ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (0)            ; 15 (1)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx                                                                                                                                                                          ; sirv_gnrl_cdc_tx          ; work         ;
;                      |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                           ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:dat_dfflr|                                                        ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 12 (12)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:vld_dfflr|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                           ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_sync:u_o_rdy_sync|                                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                              ; sirv_gnrl_sync            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                              ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_icb2apb:u_expl_apb_icb2apb|                                                ; 6 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_expl_apb_icb2apb                                                                                                                                                                       ; sirv_gnrl_icb2apb         ; work         ;
;                      |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_expl_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_expl_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                             ; sirv_gnrl_fifo            ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_expl_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                         ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_expl_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                        ; sirv_gnrl_dfflrs          ; work         ;
;                   |sirv_gnrl_icb2axi:u_expl_axi_icb2axi|                                                ; 27 (1)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (1)       ; 0 (0)             ; 15 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi                                                                                                                                                                       ; sirv_gnrl_icb2axi         ; work         ;
;                      |sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|                                      ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer                                                                                                                           ; sirv_gnrl_axi_buffer      ; work         ;
;                         |sirv_gnrl_fifo:o_axi_ar_fifo|                                                  ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo                                                                                              ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                          ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                         ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:o_axi_aw_fifo|                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_aw_fifo                                                                                              ; sirv_gnrl_fifo            ; work         ;
;                         |sirv_gnrl_fifo:o_axi_bresp_fifo|                                               ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo                                                                                           ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                       ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:o_axi_rdata_fifo|                                               ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo                                                                                           ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                       ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:o_axi_wdata_fifo|                                               ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo                                                                                           ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                       ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|                                               ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo                                                                                                                                    ; sirv_gnrl_fifo            ; work         ;
;                         |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                      ; sirv_gnrl_dffl            ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                               ; sirv_gnrl_dfflrs          ; work         ;
;                   |sirv_gnrl_icb32towishb8:u_i2c_wishb_icb32towishb8|                                   ; 68 (32)     ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (26)      ; 0 (0)             ; 40 (38)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb32towishb8:u_i2c_wishb_icb32towishb8                                                                                                                                                          ; sirv_gnrl_icb32towishb8   ; work         ;
;                      |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 36 (2)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 34 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb32towishb8:u_i2c_wishb_icb32towishb8|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                ; sirv_gnrl_fifo            ; work         ;
;                         |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb32towishb8:u_i2c_wishb_icb32towishb8|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                  ; sirv_gnrl_dffl            ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb32towishb8:u_i2c_wishb_icb32towishb8|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                            ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb32towishb8:u_i2c_wishb_icb32towishb8|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                           ; sirv_gnrl_dfflrs          ; work         ;
;                   |sirv_gpio_top:u_sirv_gpio_top|                                                       ; 716 (0)     ; 520 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 61 (0)            ; 492 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top                                                                                                                                                                              ; sirv_gpio_top             ; work         ;
;                      |sirv_gpio:u_sirv_gpio|                                                            ; 716 (589)   ; 520 (392)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 61 (37)           ; 492 (469)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio                                                                                                                                                        ; sirv_gpio                 ; work         ;
;                         |sirv_AsyncResetRegVec_67:u_ieReg|                                              ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 24 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg                                                                                                                       ; sirv_AsyncResetRegVec_67  ; work         ;
;                            |sirv_AsyncResetReg:u_reg_0|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_0                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_10|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_10                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_11|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_11                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_12|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_12                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_13|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_13                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_14|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_14                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_15|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_15                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_16|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_16                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_17|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_17                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_18|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_18                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_19|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_19                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_1|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_1                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_20|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_20                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_21|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_21                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_22|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_22                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_23|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_23                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_24|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_24                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_25|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_25                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_26|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_26                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_27|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_27                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_28|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_28                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_29|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_29                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_2|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_2                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_30|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_30                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_31|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_31                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_3|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_3                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_4|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_4                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_5|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_5                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_6|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_6                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_7|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_7                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_8|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_8                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_9|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_ieReg|sirv_AsyncResetReg:u_reg_9                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetRegVec_67:u_iofEnReg|                                           ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 17 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg                                                                                                                    ; sirv_AsyncResetRegVec_67  ; work         ;
;                            |sirv_AsyncResetReg:u_reg_0|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_0                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_10|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_10                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_11|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_11                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_12|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_12                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_13|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_13                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_14|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_14                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_15|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_15                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_16|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_16                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_17|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_17                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_18|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_18                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_19|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_19                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_1|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_1                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_20|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_20                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_21|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_21                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_22|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_22                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_23|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_23                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_24|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_24                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_25|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_25                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_26|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_26                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_27|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_27                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_28|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_28                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_29|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_29                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_2|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_2                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_30|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_30                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_31|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_31                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_3|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_3                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_4|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_4                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_5|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_5                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_6|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_6                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_7|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_7                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_8|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_8                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_9|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_iofEnReg|sirv_AsyncResetReg:u_reg_9                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetRegVec_67:u_oeReg|                                              ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg                                                                                                                       ; sirv_AsyncResetRegVec_67  ; work         ;
;                            |sirv_AsyncResetReg:u_reg_0|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_0                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_10|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_10                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_11|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_11                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_12|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_12                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_13|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_13                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_14|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_14                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_15|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_15                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_16|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_16                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_17|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_17                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_18|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_18                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_19|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_19                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_1|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_1                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_20|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_20                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_21|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_21                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_22|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_22                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_23|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_23                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_24|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_24                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_25|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_25                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_26|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_26                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_27|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_27                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_28|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_28                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_29|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_29                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_2|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_2                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_30|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_30                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_31|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_31                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_3|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_3                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_4|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_4                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_5|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_5                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_6|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_6                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_7|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_7                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_8|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_8                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_9|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_oeReg|sirv_AsyncResetReg:u_reg_9                                                                                            ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetRegVec_67:u_pueReg|                                             ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 31 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg                                                                                                                      ; sirv_AsyncResetRegVec_67  ; work         ;
;                            |sirv_AsyncResetReg:u_reg_0|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_0                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_10|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_10                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_11|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_11                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_12|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_12                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_13|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_13                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_14|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_14                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_15|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_15                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_16|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_16                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_17|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_17                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_18|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_18                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_19|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_19                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_1|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_1                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_20|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_20                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_21|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_21                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_22|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_22                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_23|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_23                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_24|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_24                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_25|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_25                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_26|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_26                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_27|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_27                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_28|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_28                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_29|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_29                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_2|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_2                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_30|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_30                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_31|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_31                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_3|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_3                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_4|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_4                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_5|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_5                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_6|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_6                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_7|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_7                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_8|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_8                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                            |sirv_AsyncResetReg:u_reg_9|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|sirv_AsyncResetRegVec_67:u_pueReg|sirv_AsyncResetReg:u_reg_9                                                                                           ; sirv_AsyncResetReg        ; work         ;
;                   |sirv_hclkgen_regs:u_sirv_hclkgen_regs|                                               ; 38 (12)     ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 26 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs                                                                                                                                                                      ; sirv_hclkgen_regs         ; work         ;
;                      |sirv_gnrl_dfflr:pll_ASLEEP_dfflrs|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_ASLEEP_dfflrs                                                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_M_0_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_0_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_M_2_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_2_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_M_3_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_3_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_M_6_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_6_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_M_7_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_7_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_N_0_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_N_0_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_N_42_dfflr|                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_N_42_dfflr                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_OD_0_dfflr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_OD_0_dfflr                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:pll_RESET_dfflrs|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_RESET_dfflrs                                                                                                                                     ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:plloutdiv_dfflr|                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:plloutdiv_dfflr                                                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflrs:hfxoscen_dfflrs|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:hfxoscen_dfflrs                                                                                                                                     ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_dfflrs:pll_M_1_dfflr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_M_1_dfflr                                                                                                                                       ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_dfflrs:pll_M_4_dfflr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_M_4_dfflr                                                                                                                                       ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_dfflrs:pll_M_5_dfflr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_M_5_dfflr                                                                                                                                       ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_dfflrs:pll_N_1_dfflr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_N_1_dfflr                                                                                                                                       ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_dfflrs:pll_OD_1_dfflrs|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_OD_1_dfflrs                                                                                                                                     ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_dfflrs:pllbypass_dfflrs|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pllbypass_dfflrs                                                                                                                                    ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_dfflrs:plloutdivby1_dfflrs|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:plloutdivby1_dfflrs                                                                                                                                 ; sirv_gnrl_dfflrs          ; work         ;
;                   |sirv_icb1to16_bus:u_sirv_ppi_fab|                                                    ; 985 (43)    ; 235 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 506 (39)     ; 85 (0)            ; 394 (15)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab                                                                                                                                                                           ; sirv_icb1to16_bus         ; work         ;
;                      |sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|                                      ; 242 (0)     ; 218 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 84 (0)            ; 145 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer                                                                                                                               ; sirv_gnrl_icb_buffer      ; work         ;
;                         |sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|                                           ; 165 (20)    ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 84 (0)            ; 72 (56)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo                                                                                           ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 69 (69)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 40 (40)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                             ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 69 (69)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 55 (55)           ; 14 (14)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                             ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                           ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                           ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                       ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                 ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                 ; sirv_gnrl_dfflrs          ; work         ;
;                         |sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|                                           ; 77 (4)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 73 (4)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo                                                                                           ; sirv_gnrl_fifo            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                             ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                             ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                           ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                           ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                       ; sirv_gnrl_dfflr           ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                 ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                      ; sirv_gnrl_dfflrs          ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                 ; sirv_gnrl_dfflrs          ; work         ;
;                      |sirv_gnrl_icb_splt:u_buf_icb_splt|                                                ; 736 (717)   ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 454 (452)    ; 1 (0)             ; 281 (272)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt                                                                                                                                         ; sirv_gnrl_icb_splt        ; work         ;
;                         |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|       ; 19 (2)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 16 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                                 ; sirv_gnrl_pipe_stage      ; work         ;
;                            |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                               ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_pwm16_top:u_sirv_pwm1_top|                                                      ; 435 (0)     ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (0)      ; 16 (0)            ; 101 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top                                                                                                                                                                             ; sirv_pwm16_top            ; work         ;
;                      |sirv_pwm16:u_sirv_pwm16|                                                          ; 435 (42)    ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (42)     ; 16 (0)            ; 101 (29)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16                                                                                                                                                     ; sirv_pwm16                ; work         ;
;                         |sirv_pwm16_core:pwm|                                                           ; 393 (393)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 16 (16)           ; 101 (101)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16|sirv_pwm16_core:pwm                                                                                                                                 ; sirv_pwm16_core           ; work         ;
;                   |sirv_pwm16_top:u_sirv_pwm2_top|                                                      ; 435 (0)     ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (0)      ; 13 (0)            ; 104 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top                                                                                                                                                                             ; sirv_pwm16_top            ; work         ;
;                      |sirv_pwm16:u_sirv_pwm16|                                                          ; 435 (42)    ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 318 (42)     ; 13 (0)            ; 104 (31)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16                                                                                                                                                     ; sirv_pwm16                ; work         ;
;                         |sirv_pwm16_core:pwm|                                                           ; 393 (393)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 13 (13)           ; 104 (104)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16|sirv_pwm16_core:pwm                                                                                                                                 ; sirv_pwm16_core           ; work         ;
;                   |sirv_pwm8_top:u_sirv_pwm0_top|                                                       ; 270 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (0)      ; 2 (0)             ; 76 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top                                                                                                                                                                              ; sirv_pwm8_top             ; work         ;
;                      |sirv_pwm8:u_sirv_pwm8|                                                            ; 270 (25)    ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (25)     ; 2 (0)             ; 76 (19)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8                                                                                                                                                        ; sirv_pwm8                 ; work         ;
;                         |sirv_pwm8_core:pwm|                                                            ; 245 (245)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 2 (2)             ; 76 (76)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8|sirv_pwm8_core:pwm                                                                                                                                     ; sirv_pwm8_core            ; work         ;
;                   |sirv_qspi_1cs_top:u_sirv_qspi2_top|                                                  ; 526 (0)     ; 279 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (0)      ; 79 (0)            ; 201 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top                                                                                                                                                                         ; sirv_qspi_1cs_top         ; work         ;
;                      |sirv_qspi_1cs:u_sirv_qspi_1cs|                                                    ; 526 (144)   ; 279 (68)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (75)     ; 79 (9)            ; 201 (43)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs                                                                                                                                           ; sirv_qspi_1cs             ; work         ;
;                         |sirv_qspi_fifo:fifo|                                                           ; 199 (23)    ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (11)      ; 60 (0)            ; 94 (12)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo                                                                                                                       ; sirv_qspi_fifo            ; work         ;
;                            |sirv_queue_1:rxq|                                                           ; 89 (89)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 29 (29)           ; 42 (42)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq                                                                                                      ; sirv_queue_1              ; work         ;
;                            |sirv_queue_1:txq|                                                           ; 87 (87)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 31 (31)           ; 40 (40)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq                                                                                                      ; sirv_queue_1              ; work         ;
;                         |sirv_qspi_media_2:mac|                                                         ; 203 (58)    ; 66 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (39)     ; 10 (0)            ; 67 (19)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac                                                                                                                     ; sirv_qspi_media_2         ; work         ;
;                            |sirv_qspi_physical_2:phy|                                                   ; 145 (145)   ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 10 (10)           ; 48 (48)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac|sirv_qspi_physical_2:phy                                                                                            ; sirv_qspi_physical_2      ; work         ;
;                   |sirv_qspi_4cs_top:u_sirv_qspi1_top|                                                  ; 525 (0)     ; 284 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (0)      ; 70 (0)            ; 217 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top                                                                                                                                                                         ; sirv_qspi_4cs_top         ; work         ;
;                      |sirv_qspi_4cs:u_sirv_qspi_4cs|                                                    ; 525 (151)   ; 284 (72)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (78)     ; 70 (9)            ; 217 (45)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs                                                                                                                                           ; sirv_qspi_4cs             ; work         ;
;                         |sirv_qspi_fifo:fifo|                                                           ; 199 (23)    ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (14)      ; 51 (0)            ; 100 (9)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo                                                                                                                       ; sirv_qspi_fifo            ; work         ;
;                            |sirv_queue_1:rxq|                                                           ; 89 (89)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 24 (24)           ; 47 (47)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq                                                                                                      ; sirv_queue_1              ; work         ;
;                            |sirv_queue_1:txq|                                                           ; 87 (87)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 27 (27)           ; 44 (44)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq                                                                                                      ; sirv_queue_1              ; work         ;
;                         |sirv_qspi_media_1:mac|                                                         ; 207 (68)    ; 67 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (42)     ; 10 (0)            ; 85 (26)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac                                                                                                                     ; sirv_qspi_media_1         ; work         ;
;                            |sirv_qspi_physical_1:phy|                                                   ; 139 (139)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 10 (10)           ; 59 (59)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|sirv_qspi_physical_1:phy                                                                                            ; sirv_qspi_physical_1      ; work         ;
;                   |sirv_spigpioport_2:u_dedicated_qspi0_pins|                                           ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_spigpioport_2:u_dedicated_qspi0_pins                                                                                                                                                                  ; sirv_spigpioport_2        ; work         ;
;                   |sirv_uart_top:u_sirv_uart0_top|                                                      ; 335 (0)     ; 239 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 67 (0)            ; 173 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top                                                                                                                                                                             ; sirv_uart_top             ; work         ;
;                      |sirv_uart:u_sirv_uart|                                                            ; 335 (49)    ; 239 (29)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (18)      ; 67 (3)            ; 173 (29)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart                                                                                                                                                       ; sirv_uart                 ; work         ;
;                         |sirv_queue_1:u_rxq|                                                            ; 88 (88)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 28 (28)           ; 43 (43)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq                                                                                                                                    ; sirv_queue_1              ; work         ;
;                         |sirv_queue_1:u_txq|                                                            ; 85 (85)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 26 (26)           ; 45 (45)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq                                                                                                                                    ; sirv_queue_1              ; work         ;
;                         |sirv_uartrx:u_rxm|                                                             ; 72 (72)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 10 (10)           ; 28 (28)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm                                                                                                                                     ; sirv_uartrx               ; work         ;
;                         |sirv_uarttx:u_txm|                                                             ; 43 (43)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 31 (31)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm                                                                                                                                     ; sirv_uarttx               ; work         ;
;                   |sirv_uart_top:u_sirv_uart1_top|                                                      ; 168 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 4 (0)             ; 87 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top                                                                                                                                                                             ; sirv_uart_top             ; work         ;
;                      |sirv_uart:u_sirv_uart|                                                            ; 168 (51)    ; 90 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (21)      ; 4 (4)             ; 87 (26)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart                                                                                                                                                       ; sirv_uart                 ; work         ;
;                         |sirv_queue_1:u_rxq|                                                            ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq                                                                                                                                    ; sirv_queue_1              ; work         ;
;                         |sirv_queue_1:u_txq|                                                            ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq                                                                                                                                    ; sirv_queue_1              ; work         ;
;                         |sirv_uartrx:u_rxm|                                                             ; 57 (57)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 27 (27)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm                                                                                                                                     ; sirv_uartrx               ; work         ;
;                         |sirv_uarttx:u_txm|                                                             ; 28 (28)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (20)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm                                                                                                                                     ; sirv_uarttx               ; work         ;
;                |e203_subsys_plic:u_e203_subsys_plic|                                                    ; 1144 (0)    ; 411 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 732 (0)      ; 60 (0)            ; 352 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic                                                                                                                                                                                                                ; e203_subsys_plic          ; work         ;
;                   |sirv_gnrl_sync:u_rtc_irq_sync|                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_rtc_irq_sync                                                                                                                                                                                  ; sirv_gnrl_sync            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_rtc_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                      ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_rtc_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_sync:u_wdg_irq_sync|                                                       ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_wdg_irq_sync                                                                                                                                                                                  ; sirv_gnrl_sync            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_wdg_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                      ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_wdg_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_plic_top:u_sirv_plic_top|                                                       ; 1140 (0)    ; 407 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 732 (0)      ; 56 (0)            ; 352 (0)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top                                                                                                                                                                                  ; sirv_plic_top             ; work         ;
;                      |sirv_plic_man:u_sirv_plic_man|                                                    ; 1140 (680)  ; 407 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 732 (679)    ; 56 (0)            ; 352 (199)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man                                                                                                                                                    ; sirv_plic_man             ; work         ;
;                         |sirv_LevelGateway:source_gen[10].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[10].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[11].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[11].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[12].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[12].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[13].u_LevelGateway_1_1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[13].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[14].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[14].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[15].u_LevelGateway_1_1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[15].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[16].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[16].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[17].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[17].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[18].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[18].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[19].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[19].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[1].u_LevelGateway_1_1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[1].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[20].u_LevelGateway_1_1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[20].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[21].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[21].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[22].u_LevelGateway_1_1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[22].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[23].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[23].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[24].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[24].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[25].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[25].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[26].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[26].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[27].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[27].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[28].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[28].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[29].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[29].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[2].u_LevelGateway_1_1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[2].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[30].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[30].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[31].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[31].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[32].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[32].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[33].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[33].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[34].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[34].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[35].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[35].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[36].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[36].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[37].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[37].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[38].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[38].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[39].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[39].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[3].u_LevelGateway_1_1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[3].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[40].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[40].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[41].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[41].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[42].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[42].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[43].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[43].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[44].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[44].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[45].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[45].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[46].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[46].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[47].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[47].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[48].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[48].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[49].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[49].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[4].u_LevelGateway_1_1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[4].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[50].u_LevelGateway_1_1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[50].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[51].u_LevelGateway_1_1|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[51].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[52].u_LevelGateway_1_1|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[52].u_LevelGateway_1_1                                                                                                ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[5].u_LevelGateway_1_1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[5].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[6].u_LevelGateway_1_1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[6].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[7].u_LevelGateway_1_1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[7].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[8].u_LevelGateway_1_1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[8].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_LevelGateway:source_gen[9].u_LevelGateway_1_1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[9].u_LevelGateway_1_1                                                                                                 ; sirv_LevelGateway         ; work         ;
;                         |sirv_gnrl_dfflr:enab_r_i[0].irq_enab_dfflr|                                    ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 17 (17)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:enab_r_i[0].irq_enab_dfflr                                                                                                         ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:enab_r_i[1].irq_enab_dfflr|                                    ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 14 (14)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:enab_r_i[1].irq_enab_dfflr                                                                                                         ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:irq_thod_dfflr|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:irq_thod_dfflr                                                                                                                     ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[10].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[10].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[10].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[10].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[11].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[11].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[11].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[11].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[12].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[12].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[12].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[12].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[13].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[13].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[13].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[13].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[14].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[14].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[14].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[14].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[15].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[15].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[15].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[15].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[16].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[16].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[16].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[16].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[17].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[17].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[17].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[17].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[18].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[18].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[18].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[18].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[19].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[19].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[19].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[19].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[1].irq_pend_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[1].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[1].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[1].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[20].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[20].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[20].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[20].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[21].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[21].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[21].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[21].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[22].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[22].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[22].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[22].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[23].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[23].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[23].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[23].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[24].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[24].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[24].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[24].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[25].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[25].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[25].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[25].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[26].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[26].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[26].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[26].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[27].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[27].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[27].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[27].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[28].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[28].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[28].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[28].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[29].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[29].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[29].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[29].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[2].irq_pend_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[2].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[2].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[2].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[30].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[30].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[30].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[30].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[31].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[31].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[31].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[31].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[32].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[32].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[32].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[32].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[33].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[33].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[33].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[33].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[34].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[34].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[34].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[34].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[35].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[35].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[35].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[35].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[36].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[36].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[36].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[36].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[37].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[37].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[37].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[37].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[38].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[38].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[38].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[38].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[39].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[39].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[39].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[39].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[3].irq_pend_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[3].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[3].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[3].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[40].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[40].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[40].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[40].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[41].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[41].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[41].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[41].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[42].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[42].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[42].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[42].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[43].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[43].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[43].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[43].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[44].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[44].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[44].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[44].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[45].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[45].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[45].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[45].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[46].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[46].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[46].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[46].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[47].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[47].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[47].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[47].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[48].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[48].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[48].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[48].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[49].irq_pend_dfflr|                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[49].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[49].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[49].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[4].irq_pend_dfflr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[4].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[4].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[4].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[50].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[50].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[50].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[50].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[51].irq_pend_dfflr|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[51].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[51].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[51].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[52].irq_pend_dfflr|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[52].irq_pend_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[52].irq_prio_dfflr|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[52].irq_prio_dfflr                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[5].irq_pend_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[5].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[5].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[5].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[6].irq_pend_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[6].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[6].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[6].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[7].irq_pend_dfflr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[7].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[7].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[7].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[8].irq_pend_dfflr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[8].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[8].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[8].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[9].irq_pend_dfflr|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[9].irq_pend_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dfflr:source_gen[9].irq_prio_dfflr|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[9].irq_prio_dfflr                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                         |sirv_gnrl_dffr:flop_i_irq.plic_irq_i_dffr|                                     ; 52 (52)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 44 (44)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dffr:flop_i_irq.plic_irq_i_dffr                                                                                                          ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_dffr:flop_o_irq.plic_irq_id_dffr|                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dffr:flop_o_irq.plic_irq_id_dffr                                                                                                         ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_dffr:flop_o_irq.plic_irq_o_dffr|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dffr:flop_o_irq.plic_irq_o_dffr                                                                                                          ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|                           ; 34 (1)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf                                                                                                ; sirv_gnrl_pipe_stage      ; work         ;
;                            |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                               ; sirv_gnrl_dffl            ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                                              ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|                                  ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1                                                                                                                                                                                              ; sirv_ResetCatchAndSync_2  ; work         ;
;                   |sirv_AsyncResetRegVec_129:reset_n_catch_reg|                                         ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg                                                                                                                                                  ; sirv_AsyncResetRegVec_129 ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_10|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_10                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_11|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_11                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_12|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_12                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_13|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_13                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_14|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_14                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_15|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_15                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_16|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_16                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_17|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_17                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_18|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_18                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_19|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_19                                                                                                                        ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_1|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_2|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_3|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_3                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_4|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_4                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_5|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_5                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_6|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_6                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_7|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_7                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_8|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_8                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_9|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_9                                                                                                                         ; sirv_AsyncResetReg        ; work         ;
;             |sirv_aon_top:u_sirv_aon_top|                                                               ; 1864 (0)    ; 982 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 881 (0)      ; 282 (0)           ; 701 (50)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top                                                                                                                                                                                                                                                            ; sirv_aon_top              ; work         ;
;                |sirv_aon_lclkgen_regs:u_aon_lclkgen_regs|                                               ; 5 (3)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 2 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_lclkgen_regs:u_aon_lclkgen_regs                                                                                                                                                                                                                   ; sirv_aon_lclkgen_regs     ; work         ;
;                   |sirv_gnrl_dfflrs:lfxoscen_dfflrs|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_lclkgen_regs:u_aon_lclkgen_regs|sirv_gnrl_dfflrs:lfxoscen_dfflrs                                                                                                                                                                                  ; sirv_gnrl_dfflrs          ; work         ;
;                |sirv_aon_wrapper:u_sirv_aon_wrapper|                                                    ; 1724 (1)    ; 889 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (1)      ; 280 (0)           ; 611 (1)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper                                                                                                                                                                                                                        ; sirv_aon_wrapper          ; work         ;
;                   |sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1                                                                                                                                                                           ; sirv_ResetCatchAndSync    ; work         ;
;                      |sirv_AsyncResetRegVec_36:reset_n_catch_reg|                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg                                                                                                                                ; sirv_AsyncResetRegVec_36  ; work         ;
;                         |sirv_AsyncResetReg:reg_0|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                       ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetReg:reg_1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                       ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetReg:reg_2|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                       ; sirv_AsyncResetReg        ; work         ;
;                   |sirv_ResetCatchAndSync:aonrst_catch|                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch                                                                                                                                                                                    ; sirv_ResetCatchAndSync    ; work         ;
;                      |sirv_AsyncResetRegVec_36:reset_n_catch_reg|                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg                                                                                                                                         ; sirv_AsyncResetRegVec_36  ; work         ;
;                         |sirv_AsyncResetReg:reg_0|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                                ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetReg:reg_1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                                ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetReg:reg_2|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                                ; sirv_AsyncResetReg        ; work         ;
;                   |sirv_aon:u_sirv_aon|                                                                 ; 1715 (865)  ; 882 (512)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 832 (354)    ; 276 (253)         ; 607 (321)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon                                                                                                                                                                                                    ; sirv_aon                  ; work         ;
;                      |sirv_pmu:u_sirv_pmu|                                                              ; 269 (8)     ; 180 (8)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 17 (2)            ; 163 (6)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu                                                                                                                                                                                ; sirv_pmu                  ; work         ;
;                         |sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|                                  ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1                                                                                                                                   ; sirv_AsyncResetRegVec_1   ; work         ;
;                            |sirv_AsyncResetReg:reg_3|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3                                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_pmu_core:u_pmu_core|                                                      ; 260 (260)   ; 171 (171)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 15 (15)           ; 156 (156)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core                                                                                                                                                       ; sirv_pmu_core             ; work         ;
;                      |sirv_queue:u_queue_1|                                                             ; 46 (46)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 45 (45)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_queue:u_queue_1                                                                                                                                                                               ; sirv_queue                ; work         ;
;                      |sirv_rtc:rtc|                                                                     ; 331 (330)   ; 86 (85)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 244 (244)    ; 3 (3)             ; 84 (83)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc                                                                                                                                                                                       ; sirv_rtc                  ; work         ;
;                         |sirv_AsyncResetRegVec:AsyncResetRegVec_1|                                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|sirv_AsyncResetRegVec:AsyncResetRegVec_1                                                                                                                                              ; sirv_AsyncResetRegVec     ; work         ;
;                            |sirv_AsyncResetReg:reg_0|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|sirv_AsyncResetRegVec:AsyncResetRegVec_1|sirv_AsyncResetReg:reg_0                                                                                                                     ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_wdog:wdog|                                                                   ; 205 (196)   ; 60 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (140)    ; 3 (3)             ; 58 (53)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog                                                                                                                                                                                     ; sirv_wdog                 ; work         ;
;                         |sirv_AsyncResetRegVec:AsyncResetRegVec_2_1|                                    ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_2_1                                                                                                                                          ; sirv_AsyncResetRegVec     ; work         ;
;                            |sirv_AsyncResetReg:reg_0|                                                   ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_2_1|sirv_AsyncResetReg:reg_0                                                                                                                 ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetRegVec:AsyncResetRegVec_3_1|                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_3_1                                                                                                                                          ; sirv_AsyncResetRegVec     ; work         ;
;                            |sirv_AsyncResetReg:reg_0|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_3_1|sirv_AsyncResetReg:reg_0                                                                                                                 ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetRegVec:AsyncResetRegVec_4_1|                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_4_1                                                                                                                                          ; sirv_AsyncResetRegVec     ; work         ;
;                            |sirv_AsyncResetReg:reg_0|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_4_1|sirv_AsyncResetReg:reg_0                                                                                                                 ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetRegVec:AsyncResetRegVec_5_1|                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_5_1                                                                                                                                          ; sirv_AsyncResetRegVec     ; work         ;
;                            |sirv_AsyncResetReg:reg_0|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_5_1|sirv_AsyncResetReg:reg_0                                                                                                                 ; sirv_AsyncResetReg        ; work         ;
;                         |sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1                                                                                                                                          ; sirv_AsyncResetRegVec     ; work         ;
;                            |sirv_AsyncResetReg:reg_0|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|sirv_AsyncResetReg:reg_0                                                                                                                 ; sirv_AsyncResetReg        ; work         ;
;                   |sirv_gnrl_dffr:io_rtc_dffr|                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_gnrl_dffr:io_rtc_dffr                                                                                                                                                                                             ; sirv_gnrl_dffr            ; work         ;
;                |sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|                                                      ; 54 (1)      ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 53 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx                                                                                                                                                                                                                          ; sirv_gnrl_cdc_rx          ; work         ;
;                   |sirv_gnrl_dfflr:buf_dat_dfflr|                                                       ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                                                                            ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:buf_vld_dfflr|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                                                                            ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:i_rdy_dfflr|                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                                                                              ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dffr:i_vld_sync_dffr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                                                                           ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_sync:u_i_vld_sync|                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                                                                              ; sirv_gnrl_sync            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                              ; sirv_gnrl_dffr            ; work         ;
;                |sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|                                                      ; 39 (1)      ; 37 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 2 (0)             ; 35 (1)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx                                                                                                                                                                                                                          ; sirv_gnrl_cdc_tx          ; work         ;
;                   |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                                                                           ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:dat_dfflr|                                                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:vld_dfflr|                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                                                                           ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_sync:u_o_rdy_sync|                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                                                                              ; sirv_gnrl_sync            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                              ; sirv_gnrl_dffr            ; work         ;
;                |sirv_icb1to2_bus:u_aon_1to2_icb|                                                        ; 119 (2)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (2)       ; 0 (0)             ; 77 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb                                                                                                                                                                                                                            ; sirv_icb1to2_bus          ; work         ;
;                   |sirv_gnrl_icb_splt:u_i_icb_splt|                                                     ; 117 (114)   ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (39)      ; 0 (0)             ; 77 (75)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt                                                                                                                                                                                            ; sirv_gnrl_icb_splt        ; work         ;
;                      |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|          ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                                                                                    ; sirv_gnrl_pipe_stage      ; work         ;
;                         |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                                                   ; sirv_gnrl_dffl            ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                                                                  ; sirv_gnrl_dfflr           ; work         ;
;             |sirv_debug_module:u_sirv_debug_module|                                                     ; 737 (55)    ; 580 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (23)     ; 216 (0)           ; 395 (102)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module                                                                                                                                                                                                                                                  ; sirv_debug_module         ; work         ;
;                |sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1                                                                                                                                                                                              ; sirv_ResetCatchAndSync    ; work         ;
;                   |sirv_AsyncResetRegVec_36:reset_n_catch_reg|                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg                                                                                                                                                   ; sirv_AsyncResetRegVec_36  ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_1|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                      |sirv_AsyncResetReg:reg_2|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                                          ; sirv_AsyncResetReg        ; work         ;
;                |sirv_debug_csr:u_sirv_debug_csr|                                                        ; 71 (2)      ; 69 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (0)             ; 64 (31)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr                                                                                                                                                                                                                  ; sirv_debug_csr            ; work         ;
;                   |sirv_gnrl_dfflr:dcause_dfflr|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:dcause_dfflr                                                                                                                                                                                     ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:dpc_dfflr|                                                           ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:dpc_dfflr                                                                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:dscratch_dfflr|                                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:dscratch_dfflr                                                                                                                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:ebreakm_dfflr|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:ebreakm_dfflr                                                                                                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:halt_dfflr|                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:halt_dfflr                                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:step_dfflr|                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:step_dfflr                                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_debug_ram:u_sirv_debug_ram|                                                        ; 253 (29)    ; 224 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 88 (0)            ; 137 (113)        ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram                                                                                                                                                                                                                  ; sirv_debug_ram            ; work         ;
;                   |sirv_gnrl_dfflr:debug_ram_gen[0].ram_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[0].ram_dfflr                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:debug_ram_gen[1].ram_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[1].ram_dfflr                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:debug_ram_gen[2].ram_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[2].ram_dfflr                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:debug_ram_gen[3].ram_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[3].ram_dfflr                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:debug_ram_gen[4].ram_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[4].ram_dfflr                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:debug_ram_gen[5].ram_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[5].ram_dfflr                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:debug_ram_gen[6].ram_dfflr|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[6].ram_dfflr                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_debug_rom:u_sirv_debug_rom|                                                        ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_rom:u_sirv_debug_rom                                                                                                                                                                                                                  ; sirv_debug_rom            ; work         ;
;                |sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|                                                       ; 47 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 27 (0)            ; 19 (1)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx                                                                                                                                                                                                                 ; sirv_gnrl_cdc_rx          ; work         ;
;                   |sirv_gnrl_dfflr:buf_dat_dfflr|                                                       ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 14 (14)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:buf_vld_dfflr|                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:i_rdy_dfflr|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                                                                     ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dffr:i_vld_sync_dffr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_sync:u_i_vld_sync|                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                                                                     ; sirv_gnrl_sync            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                         ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                     ; sirv_gnrl_dffr            ; work         ;
;                |sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|                                                       ; 40 (1)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 37 (1)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx                                                                                                                                                                                                                 ; sirv_gnrl_cdc_tx          ; work         ;
;                   |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:dat_dfflr|                                                           ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dfflr:vld_dfflr|                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                                                                       ; sirv_gnrl_dfflr           ; work         ;
;                   |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                                                                  ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_sync:u_o_rdy_sync|                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                                                                     ; sirv_gnrl_sync            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                         ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                     ; sirv_gnrl_dffr            ; work         ;
;                |sirv_gnrl_dfflr:cleardebint_dfflr|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:cleardebint_dfflr                                                                                                                                                                                                                ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_debint_dfflr|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_debint_dfflr                                                                                                                                                                                               ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_haltnot_dfflr|                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_haltnot_dfflr                                                                                                                                                                                              ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_gnrl_dfflr:dm_hartid_dfflr|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:dm_hartid_dfflr                                                                                                                                                                                                                  ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_gnrl_dfflr:sethaltnot_dfflr|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:sethaltnot_dfflr                                                                                                                                                                                                                 ; sirv_gnrl_dfflr           ; work         ;
;                |sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|                                             ; 229 (143)   ; 194 (109)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (32)      ; 92 (41)           ; 103 (99)         ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm                                                                                                                                                                                                       ; sirv_jtag_dtm             ; work         ;
;                   |sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|                                                ; 40 (1)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (0)             ; 32 (0)           ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx                                                                                                                                                                  ; sirv_gnrl_cdc_rx          ; work         ;
;                      |sirv_gnrl_dfflr:buf_dat_dfflr|                                                    ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 30 (30)          ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:buf_vld_dfflr|                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                    ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:i_rdy_dfflr|                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                      ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dffr:i_vld_sync_dffr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                   ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_sync:u_i_vld_sync|                                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                      ; sirv_gnrl_sync            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                          ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                      ; sirv_gnrl_dffr            ; work         ;
;                   |sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|                                                ; 48 (1)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 44 (0)            ; 3 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx                                                                                                                                                                  ; sirv_gnrl_cdc_tx          ; work         ;
;                      |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                   ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:dat_dfflr|                                                        ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dfflr:vld_dfflr|                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                        ; sirv_gnrl_dfflr           ; work         ;
;                      |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                   ; sirv_gnrl_dffr            ; work         ;
;                      |sirv_gnrl_sync:u_o_rdy_sync|                                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                      ; sirv_gnrl_sync            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                          ; sirv_gnrl_dffr            ; work         ;
;                         |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |T_CORE|e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                      ; sirv_gnrl_dffr            ; work         ;
;    |pll_16m:pll_16m_inst|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|pll_16m:pll_16m_inst                                                                                                                                                                                                                                                                                                                                                           ; pll_16m                   ; work         ;
;       |altpll:altpll_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|pll_16m:pll_16m_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                   ; altpll                    ; work         ;
;          |pll_16m_altpll:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated                                                                                                                                                                                                                                                                                                     ; pll_16m_altpll            ; work         ;
;    |pll_8m388:pll_8m388_inst|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|pll_8m388:pll_8m388_inst                                                                                                                                                                                                                                                                                                                                                       ; pll_8m388                 ; work         ;
;       |altpll:altpll_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|pll_8m388:pll_8m388_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                               ; altpll                    ; work         ;
;          |pll_8m388_altpll:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |T_CORE|pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated                                                                                                                                                                                                                                                                                               ; pll_8m388_altpll          ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_CLK_10         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SIF_UART_TX        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SIF_SPI_CS         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SIF_SPI_SCK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SIF_SPI_MOSI       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EX_LED_RGB_D       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OB_LED_RGB_D       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; QSPI_FLASH_SCLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; QSPI_FLASH_CE_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RISCV_JTAG_TDO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[19]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[20]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[21]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[22]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[23]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SIF_I2C_SCL        ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SIF_I2C_SDA        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; QSPI_FLASH_DATA[0] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; QSPI_FLASH_DATA[1] ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; QSPI_FLASH_DATA[2] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; QSPI_FLASH_DATA[3] ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; MAX10_CLK1_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; RISCV_JTAG_TCK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RISCV_JTAG_TDI     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; RISCV_JTAG_TMS     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MAX10_CLK2_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]             ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[0]              ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[2]              ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[3]              ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SIF_SPI_MISO       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SIF_UART_RX        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; KEY[1]             ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[1]              ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; GPIO[0]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[1]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[2]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[3]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[4]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[5]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[6]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[7]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[8]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[9]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; GPIO[10]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[11]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[12]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[13]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[14]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[15]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[16]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[17]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[18]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[19]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[20]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[21]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[22]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO[23]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; SIF_I2C_SCL                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - test_scl_pad_i                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
; SIF_I2C_SDA                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - test_sda_pad_i                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
; QSPI_FLASH_DATA[0]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~11                                                                                                                                                                                                                                       ; 1                 ; 6       ;
; QSPI_FLASH_DATA[1]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~12                                                                                                                                                                                                                                       ; 1                 ; 6       ;
; QSPI_FLASH_DATA[2]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~9                                                                                                                                                                                                                                        ; 0                 ; 6       ;
; QSPI_FLASH_DATA[3]                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~10                                                                                                                                                                                                                                       ; 0                 ; 6       ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                              ;                   ;         ;
; RISCV_JTAG_TCK                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[0]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtag_DRV_TDO                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtag_TDO                                                                                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.SHIFT_DR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.SHIFT_IR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.SELECT_DR                                                                                                     ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.UPDATE_IR                                                                                                     ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.UPDATE_DR                                                                                                     ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.PAUSE_DR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.PAUSE_IR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.RUN_TEST_IDLE                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.EXIT1_IR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.EXIT1_DR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                             ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|stickyBusyReg                                                                                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|busyReg                                                                                                                    ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr|qout_r[0]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|irReg[4]                                                                                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|irReg[3]                                                                                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|irReg[2]                                                                                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|irReg[1]                                                                                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|irReg[0]                                                                                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.CAPTURE_DR                                                                                                    ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[1]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.CAPTURE_IR                                                                                                    ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.EXIT2_DR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.EXIT2_IR                                                                                                      ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_1|q                                             ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[16]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusValidReg                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|qout_r[0] ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr|qout_r[0]                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[4]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.TEST_LOGIC_RESET                                                                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[3]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[2]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.SELECT_IR                                                                                                     ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_2|q                                             ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[17]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[16]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|skipOpReg                                                                                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr|qout_r[0]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|qout_r[0] ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr|qout_r[0]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|qout_r[0]     ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr|qout_r[0]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[4]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[5]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[3]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[2]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[18]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[17]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|qout_r[0]     ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[5]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[6]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[38]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[39]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[40]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[36]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[37]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[19]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[18]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[6]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[7]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[35]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[1]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[0]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[18]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[38]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[39]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[40]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[36]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[37]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[2]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[10]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[3]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[5]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[6]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[4]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[19]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[11]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[20]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[12]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[21]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[13]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[8]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[7]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[17]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[15]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[9]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[16]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[33]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[14]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[22]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[32]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[31]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[30]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[29]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[28]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[27]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[26]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[25]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[24]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[23]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[20]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[19]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[8]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[7]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[35]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[1]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[0]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[18]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[38]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:vld_dfflr|qout_r[0]                                                   ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[39]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[40]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[36]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[37]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[2]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[10]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[3]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[5]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[6]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[4]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[19]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[11]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[20]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[12]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[21]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[13]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[8]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[7]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[17]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[15]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[9]                                                                                                                 ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[16]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[33]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[14]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[22]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[32]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[31]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[30]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[29]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[28]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[27]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[26]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[25]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[24]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[23]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[21]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[20]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[9]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[8]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr|qout_r[34]                                                  ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[35]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[10]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[11]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[12]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[13]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[15]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[33]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[14]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[22]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[32]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[31]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[30]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[29]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[28]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[27]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[26]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[25]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[24]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[23]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[21]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[9]                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[34]                                                                                                                ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[35]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[10]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[11]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[12]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[13]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[15]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|shiftReg[34]                                                                                                               ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[33]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[14]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[22]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[32]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[31]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[30]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[29]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[28]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[27]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[26]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[25]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[24]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[23]                                              ; 0                 ; 0       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr|qout_r[34]                                              ; 0                 ; 0       ;
; RISCV_JTAG_TDI                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|Selector84~3                                                                                                               ; 1                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|Selector80~3                                                                                                               ; 1                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|Selector44~0                                                                                                               ; 1                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|Selector53~2                                                                                                               ; 1                 ; 6       ;
; RISCV_JTAG_TMS                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.SHIFT_DR                                                                                                      ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.SHIFT_IR                                                                                                      ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.SELECT_DR                                                                                                     ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.UPDATE_IR                                                                                                     ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.UPDATE_DR                                                                                                     ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.PAUSE_DR                                                                                                      ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.PAUSE_IR                                                                                                      ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.RUN_TEST_IDLE                                                                                                 ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.EXIT1_IR                                                                                                      ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg.EXIT1_DR                                                                                                      ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg~24                                                                                                            ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg~25                                                                                                            ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg~26                                                                                                            ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg~27                                                                                                            ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|Selector0~0                                                                                                                ; 0                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtagStateReg~28                                                                                                            ; 0                 ; 6       ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - always0~0                                                                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~14                                                                                                                                                                                                                                       ; 1                 ; 6       ;
; SW[0]                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~1                                                                                                                                                                                                                                        ; 1                 ; 6       ;
; SW[2]                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~4                                                                                                                                                                                                                                        ; 1                 ; 6       ;
; SW[3]                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~6                                                                                                                                                                                                                                        ; 1                 ; 6       ;
; SIF_SPI_MISO                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~8                                                                                                                                                                                                                                        ; 1                 ; 6       ;
; SIF_UART_RX                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~13                                                                                                                                                                                                                                       ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~15                                                                                                                                                                                                                                       ; 1                 ; 6       ;
; SW[1]                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|comb~16                                                                                                                                                                                                                                       ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                       ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                              ; PIN_P11            ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                                              ; PIN_N14            ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RISCV_JTAG_TCK                                                                                                                                                                                                                                                                                                                                                             ; PIN_C7             ; 197     ; Clock         ; no     ; --                   ; --               ; --                        ;
; RISCV_JTAG_TMS                                                                                                                                                                                                                                                                                                                                                             ; PIN_C8             ; 16      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; clkdivider:slowclkgen|clk_out                                                                                                                                                                                                                                                                                                                                              ; FF_X1_Y38_N11      ; 982     ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clkdivider:slowclkgen|counter[4]~10                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X1_Y38_N4   ; 8       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~0                               ; LCCOMB_X26_Y20_N28 ; 72      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|rspid_fifo_ren~0                                                                                                   ; LCCOMB_X42_Y23_N14 ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~1                          ; LCCOMB_X39_Y23_N10 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sbf_0_ena~2                                                                      ; LCCOMB_X22_Y15_N22 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sbf_1_ena~1                                                                      ; LCCOMB_X22_Y15_N4  ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|comb~5                                                                         ; LCCOMB_X23_Y15_N30 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|state_exec_enter_ena~0                                                         ; LCCOMB_X23_Y15_N28 ; 7       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|o_sel_mdv~1                                                                                                              ; LCCOMB_X17_Y12_N18 ; 237     ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|cmt_cause_ena~0                                                                      ; LCCOMB_X15_Y17_N26 ; 10      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|cmt_dcause_ena                                                                       ; LCCOMB_X16_Y19_N18 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|badaddr_ena                                                                                                              ; LCCOMB_X14_Y18_N14 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|cause_ena                                                                                                                ; LCCOMB_X14_Y17_N16 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|counterstop_ena                                                                                                          ; LCCOMB_X11_Y17_N20 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|epc_ena                                                                                                                  ; LCCOMB_X14_Y17_N6  ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcgstop_ena                                                                                                              ; LCCOMB_X14_Y16_N14 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycle_ena                                                                                                               ; LCCOMB_X11_Y17_N0  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycle_wr_ena                                                                                                            ; LCCOMB_X11_Y17_N14 ; 32      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycleh_ena                                                                                                              ; LCCOMB_X9_Y21_N10  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycleh_wr_ena                                                                                                           ; LCCOMB_X11_Y16_N0  ; 33      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mie_ena                                                                                                                  ; LCCOMB_X13_Y17_N10 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstret_ena                                                                                                             ; LCCOMB_X11_Y16_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstret_wr_ena                                                                                                          ; LCCOMB_X11_Y16_N28 ; 32      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstreth_ena                                                                                                            ; LCCOMB_X11_Y19_N24 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstreth_wr_ena                                                                                                         ; LCCOMB_X11_Y16_N2  ; 33      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mscratch_ena                                                                                                             ; LCCOMB_X12_Y17_N24 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mtvec_ena                                                                                                                ; LCCOMB_X11_Y17_N12 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:status_mpie_dfflr|qout_r[0]~1                                                                            ; LCCOMB_X14_Y17_N8  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|wr_dcsr_ena~0                                                                                                            ; LCCOMB_X13_Y16_N24 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|wr_dscratch_ena~0                                                                                                        ; LCCOMB_X13_Y16_N14 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|depth_gt1.alc_ptr_flg_ena                                                                                              ; LCCOMB_X17_Y16_N22 ; 39      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|vld_set[0]                                                                                                             ; LCCOMB_X17_Y16_N24 ; 38      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~45                                                                                                        ; LCCOMB_X12_Y28_N0  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~48                                                                                                        ; LCCOMB_X10_Y28_N12 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~50                                                                                                        ; LCCOMB_X10_Y28_N16 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~53                                                                                                        ; LCCOMB_X12_Y28_N26 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~54                                                                                                        ; LCCOMB_X11_Y28_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~55                                                                                                        ; LCCOMB_X12_Y28_N12 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~56                                                                                                        ; LCCOMB_X12_Y28_N14 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~58                                                                                                        ; LCCOMB_X10_Y28_N4  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~59                                                                                                        ; LCCOMB_X10_Y28_N22 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~61                                                                                                        ; LCCOMB_X10_Y28_N18 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~62                                                                                                        ; LCCOMB_X10_Y28_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~63                                                                                                        ; LCCOMB_X10_Y28_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~64                                                                                                        ; LCCOMB_X12_Y28_N8  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~65                                                                                                        ; LCCOMB_X10_Y28_N24 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~66                                                                                                        ; LCCOMB_X10_Y28_N26 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~69                                                                                                        ; LCCOMB_X11_Y28_N12 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~70                                                                                                        ; LCCOMB_X12_Y28_N10 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~71                                                                                                        ; LCCOMB_X11_Y28_N6  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~72                                                                                                        ; LCCOMB_X12_Y28_N28 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~73                                                                                                        ; LCCOMB_X11_Y28_N0  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~75                                                                                                        ; LCCOMB_X12_Y28_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~76                                                                                                        ; LCCOMB_X12_Y28_N24 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~78                                                                                                        ; LCCOMB_X12_Y28_N18 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~79                                                                                                        ; LCCOMB_X12_Y28_N4  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~80                                                                                                        ; LCCOMB_X12_Y28_N6  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~81                                                                                                        ; LCCOMB_X11_Y28_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~82                                                                                                        ; LCCOMB_X12_Y28_N16 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~83                                                                                                        ; LCCOMB_X12_Y28_N2  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~84                                                                                                        ; LCCOMB_X12_Y28_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~85                                                                                                        ; LCCOMB_X12_Y28_N22 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~86                                                                                                        ; LCCOMB_X11_Y28_N14 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_hi_ena                                                                                                          ; LCCOMB_X17_Y14_N30 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_pc_vld_set                                                                                                      ; LCCOMB_X18_Y19_N14 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_rs1idx_ena~8                                                                                                    ; LCCOMB_X20_Y22_N10 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_rs2idx_ena~7                                                                                                    ; LCCOMB_X18_Y23_N14 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_valid_set~4                                                                                                     ; LCCOMB_X14_Y12_N22 ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|out_flag_set                                                                                                       ; LCCOMB_X27_Y20_N18 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|pc_ena                                                                                                             ; LCCOMB_X27_Y20_N26 ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|icb_cmd_addr_2_1_ena                                                                                             ; LCCOMB_X27_Y20_N14 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|ifu_icb_cmd_hsked                                                                                                ; LCCOMB_X27_Y20_N20 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|leftover_ena                                                                                                     ; LCCOMB_X27_Y20_N0  ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|dp_gt0.wen~4                              ; LCCOMB_X31_Y19_N14 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|excl_addr_ena~0                                                                                                        ; LCCOMB_X25_Y21_N20 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_icb_arbt:u_lsu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~3 ; LCCOMB_X30_Y22_N20 ; 43      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|dp_gt0.wen~0                                                ; LCCOMB_X43_Y19_N18 ; 52      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage|dp_gt_0.vld_set~0                                 ; LCCOMB_X27_Y19_N18 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|dp_gt0.wen~0                                                ; LCCOMB_X31_Y22_N28 ; 55      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_reset_ctrl:u_e203_reset_ctrl|rst_sync_r[1]                                                                                                                                                ; FF_X52_Y30_N27     ; 484     ; Async. clear  ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[0]      ; LCCOMB_X54_Y22_N12 ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[1]      ; LCCOMB_X54_Y22_N26 ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[0]      ; LCCOMB_X54_Y22_N22 ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[1]      ; LCCOMB_X54_Y22_N4  ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[0]       ; LCCOMB_X54_Y22_N24 ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[1]       ; LCCOMB_X54_Y22_N6  ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[0]       ; LCCOMB_X54_Y22_N2  ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_j0i1:auto_generated|decode_97a:decode2|eq_node[1]       ; LCCOMB_X54_Y22_N0  ; 8       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|ren~0                                                                                         ; LCCOMB_X44_Y21_N20 ; 79      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|ren~3                                                                                         ; LCCOMB_X32_Y22_N14 ; 77      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[0]~23                                                                                     ; LCCOMB_X32_Y22_N28 ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[1]~27                                                                                     ; LCCOMB_X32_Y22_N16 ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[2]~33                                                                                     ; LCCOMB_X30_Y22_N16 ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[3]~29                                                                                     ; LCCOMB_X32_Y22_N2  ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[4]~17                                                                                     ; LCCOMB_X32_Y22_N8  ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[5]~25                                                                                     ; LCCOMB_X32_Y22_N30 ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[6]~19                                                                                     ; LCCOMB_X32_Y22_N26 ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[7]~31                                                                                     ; LCCOMB_X32_Y22_N4  ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|T_1746~0                                                                                                                                         ; LCCOMB_X38_Y17_N10 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|T_1766~0                                                                                                                                         ; LCCOMB_X38_Y17_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|time_0[23]~2                                                                                                                                     ; LCCOMB_X35_Y15_N6  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|time_1[29]~34                                                                                                                                    ; LCCOMB_X35_Y13_N28 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|dp_gt0.vec_en                                                                                ; LCCOMB_X42_Y15_N28 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|dp_gt0.vec_en                                                                             ; LCCOMB_X39_Y15_N8  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|dp_gt0.vec_en                                                                             ; LCCOMB_X39_Y15_N12 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|dp_gt0.vec_en                                                                             ; LCCOMB_X41_Y15_N6  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|dp_gt0.ren~3                                                                                                                       ; LCCOMB_X40_Y15_N2  ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|dp_gt0.vec_en                                                                                                                      ; LCCOMB_X40_Y15_N8  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|dp_gt0.wen~3                                                                                                                       ; LCCOMB_X45_Y18_N28 ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[0]                                                                       ; LCCOMB_X44_Y19_N14 ; 65      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[1]                                                                       ; LCCOMB_X44_Y19_N10 ; 65      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.vec_en                                                                              ; LCCOMB_X46_Y19_N16 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.wen~2                                                                               ; LCCOMB_X43_Y23_N20 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[0]                                                                       ; LCCOMB_X45_Y19_N6  ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[1]                                                                       ; LCCOMB_X45_Y19_N26 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.ren                                                                                 ; LCCOMB_X42_Y23_N30 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.vec_en                                                                              ; LCCOMB_X45_Y19_N12 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|rspid_fifo_ren                                                                                                                             ; LCCOMB_X45_Y19_N14 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~6                                                  ; LCCOMB_X46_Y19_N18 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~7                                                  ; LCCOMB_X46_Y19_N20 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|Decoder0~0                                                                                                                                                             ; LCCOMB_X51_Y19_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|Decoder0~1                                                                                                                                                             ; LCCOMB_X51_Y19_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|Decoder0~2                                                                                                                                                             ; LCCOMB_X52_Y20_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|Decoder0~3                                                                                                                                                             ; LCCOMB_X52_Y19_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|cr[2]~8                                                                                                                                                                ; LCCOMB_X52_Y20_N8  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|cr~3                                                                                                                                                                   ; LCCOMB_X51_Y21_N30 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~3                                                                                                                     ; LCCOMB_X50_Y21_N28 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|dcnt[0]~0                                                                                                                         ; LCCOMB_X50_Y20_N14 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                             ; FF_X47_Y20_N25     ; 38      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en~0                                                                                       ; LCCOMB_X47_Y20_N26 ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|i2c_master_top:u_i2c_master_top|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~6                                                                                      ; LCCOMB_X47_Y20_N28 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_1935~0                                                                                                                        ; LCCOMB_X45_Y24_N28 ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_4906~0                                                                                                                        ; LCCOMB_X63_Y32_N8  ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_4926~1                                                                                                                        ; LCCOMB_X65_Y31_N8  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5026~3                                                                                                                        ; LCCOMB_X63_Y32_N16 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5106~0                                                                                                                        ; LCCOMB_X65_Y31_N18 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5126~1                                                                                                                        ; LCCOMB_X65_Y31_N16 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5226                                                                                                                          ; LCCOMB_X63_Y32_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5306~0                                                                                                                        ; LCCOMB_X62_Y31_N26 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5326~0                                                                                                                        ; LCCOMB_X64_Y29_N14 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5406                                                                                                                          ; LCCOMB_X63_Y32_N14 ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5466~5                                                                                                                        ; LCCOMB_X63_Y32_N26 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_arbiter:arb|T_450~1                                                                                                   ; LCCOMB_X67_Y28_N14 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~100                                                                                    ; LCCOMB_X67_Y29_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~101                                                                                    ; LCCOMB_X67_Y29_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~102                                                                                    ; LCCOMB_X67_Y29_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~103                                                                                    ; LCCOMB_X67_Y29_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~96                                                                                     ; LCCOMB_X67_Y29_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~97                                                                                     ; LCCOMB_X67_Y29_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~98                                                                                     ; LCCOMB_X67_Y29_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~99                                                                                     ; LCCOMB_X67_Y29_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~102                                                                                    ; LCCOMB_X66_Y28_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~103                                                                                    ; LCCOMB_X66_Y28_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~104                                                                                    ; LCCOMB_X66_Y28_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~105                                                                                    ; LCCOMB_X66_Y28_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~106                                                                                    ; LCCOMB_X66_Y28_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~107                                                                                    ; LCCOMB_X66_Y28_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~108                                                                                    ; LCCOMB_X66_Y28_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~109                                                                                    ; LCCOMB_X66_Y28_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_flashmap:flash|T_187~1                                                                                                ; LCCOMB_X47_Y18_N18 ; 36      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_flashmap:flash|cnt[1]~2                                                                                               ; LCCOMB_X63_Y30_N12 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|GEN_60~2                                                                             ; LCCOMB_X72_Y28_N2  ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|buffer~11                                                                            ; LCCOMB_X69_Y26_N2  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|buffer~46                                                                            ; LCCOMB_X66_Y26_N14 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|ctrl_sck_div[1]~2                                                                    ; LCCOMB_X71_Y28_N2  ; 10      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|ctrl_sck_pol~4                                                                       ; LCCOMB_X71_Y28_N4  ; 14      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|ctrl_sck_pol~5                                                                       ; LCCOMB_X71_Y28_N30 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|io_port_dq_0_oe                                                                      ; LCCOMB_X74_Y25_N8  ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|io_port_dq_1_oe~0                                                                    ; LCCOMB_X74_Y25_N10 ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|io_port_dq_2_oe                                                                      ; LCCOMB_X74_Y25_N28 ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|scnt[4]~4                                                                            ; LCCOMB_X69_Y29_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|Equal0~1                                                                                                             ; LCCOMB_X47_Y19_N0  ; 6       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|sirv_repeater_6:u_repeater|T_90~0                                                                                    ; LCCOMB_X45_Y24_N14 ; 28      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|buf_vld_set~0                                                                                                                                                        ; LCCOMB_X56_Y21_N30 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|vld_set                                                                                                                                                              ; LCCOMB_X50_Y23_N6  ; 49      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|dp_gt0.vec_en                                                                            ; LCCOMB_X57_Y19_N16 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|dp_gt0.vec_en                                                                         ; LCCOMB_X56_Y19_N16 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|dp_gt0.vec_en                                                                         ; LCCOMB_X57_Y19_N28 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|dp_gt0.vec_en                                                                         ; LCCOMB_X55_Y22_N26 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb32towishb8:u_i2c_wishb_icb32towishb8|sirv_gnrl_fifo:u_rsp_fifo|dp_gt0.wen~0                                                                                                               ; LCCOMB_X52_Y22_N6  ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5433~2                                                                                                                                           ; LCCOMB_X61_Y32_N16 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5453~1                                                                                                                                           ; LCCOMB_X61_Y32_N0  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5473~0                                                                                                                                           ; LCCOMB_X61_Y32_N4  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5493~1                                                                                                                                           ; LCCOMB_X61_Y32_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5513~0                                                                                                                                           ; LCCOMB_X61_Y32_N6  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5533~1                                                                                                                                           ; LCCOMB_X61_Y32_N24 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5573                                                                                                                                             ; LCCOMB_X60_Y27_N2  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5613~0                                                                                                                                           ; LCCOMB_X56_Y25_N0  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5653~0                                                                                                                                           ; LCCOMB_X62_Y30_N8  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5693~4                                                                                                                                           ; LCCOMB_X62_Y30_N6  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5713~2                                                                                                                                           ; LCCOMB_X62_Y30_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|T_5733                                                                                                                                             ; LCCOMB_X61_Y32_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_0_o_oe~0                                                                                                                              ; LCCOMB_X64_Y27_N18 ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_17_o_oe~0                                                                                                                             ; LCCOMB_X57_Y24_N8  ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_1_o_oe~0                                                                                                                              ; LCCOMB_X59_Y28_N2  ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_26_o_oe~0                                                                                                                             ; LCCOMB_X57_Y24_N26 ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_27_o_oe~1                                                                                                                             ; LCCOMB_X56_Y26_N26 ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_29_o_oe~0                                                                                                                             ; LCCOMB_X58_Y28_N26 ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_2_o_oe~0                                                                                                                              ; LCCOMB_X58_Y26_N20 ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gpio_top:u_sirv_gpio_top|sirv_gpio:u_sirv_gpio|io_port_pins_3_o_oe~1                                                                                                                              ; LCCOMB_X58_Y29_N28 ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|icb_wr_en_pllcfg~0                                                                                                                                               ; LCCOMB_X52_Y33_N6  ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|plloutdivby1_ena~0                                                                                                                                               ; LCCOMB_X52_Y33_N12 ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[0]                                                                  ; LCCOMB_X46_Y22_N8  ; 69      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[1]                                                                  ; LCCOMB_X46_Y22_N4  ; 69      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.vec_en                                                                         ; LCCOMB_X45_Y23_N10 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.wen~0                                                                          ; LCCOMB_X45_Y23_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[0]                                                                  ; LCCOMB_X47_Y28_N0  ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[1]                                                                  ; LCCOMB_X47_Y28_N20 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.ren                                                                            ; LCCOMB_X42_Y23_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.vec_en                                                                         ; LCCOMB_X42_Y23_N2  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|rspid_fifo_ren                                                                                                                      ; LCCOMB_X51_Y29_N22 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~4                                           ; LCCOMB_X45_Y23_N8  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~5                                           ; LCCOMB_X47_Y28_N2  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16|T_2169~0                                                                                                                                        ; LCCOMB_X55_Y37_N18 ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16|T_2329                                                                                                                                          ; LCCOMB_X55_Y37_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16|T_2349~0                                                                                                                                        ; LCCOMB_X55_Y37_N10 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16|T_2369~0                                                                                                                                        ; LCCOMB_X55_Y37_N12 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16|T_2389~0                                                                                                                                        ; LCCOMB_X55_Y37_N16 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm1_top|sirv_pwm16:u_sirv_pwm16|sirv_pwm16_core:pwm|T_199[23]~0                                                                                                                 ; LCCOMB_X54_Y41_N22 ; 26      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16|T_2169~0                                                                                                                                        ; LCCOMB_X55_Y37_N6  ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16|T_2329                                                                                                                                          ; LCCOMB_X55_Y37_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16|T_2349~0                                                                                                                                        ; LCCOMB_X54_Y37_N24 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16|T_2369~0                                                                                                                                        ; LCCOMB_X55_Y37_N28 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16|T_2389~0                                                                                                                                        ; LCCOMB_X55_Y33_N16 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm16_top:u_sirv_pwm2_top|sirv_pwm16:u_sirv_pwm16|sirv_pwm16_core:pwm|T_199[22]~0                                                                                                                 ; LCCOMB_X62_Y39_N18 ; 26      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8|T_2169~0                                                                                                                                           ; LCCOMB_X52_Y28_N2  ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8|T_2329                                                                                                                                             ; LCCOMB_X52_Y28_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8|T_2349~0                                                                                                                                           ; LCCOMB_X52_Y28_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8|T_2369~3                                                                                                                                           ; LCCOMB_X52_Y28_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8|T_2389~0                                                                                                                                           ; LCCOMB_X52_Y28_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_pwm8_top:u_sirv_pwm0_top|sirv_pwm8:u_sirv_pwm8|sirv_pwm8_core:pwm|T_199[9]~0                                                                                                                      ; LCCOMB_X52_Y25_N22 ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3526~0                                                                                                                              ; LCCOMB_X54_Y36_N26 ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3546~0                                                                                                                              ; LCCOMB_X50_Y36_N8  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3646~0                                                                                                                              ; LCCOMB_X54_Y36_N0  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3726~0                                                                                                                              ; LCCOMB_X50_Y36_N16 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3746~0                                                                                                                              ; LCCOMB_X50_Y36_N28 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3846                                                                                                                                ; LCCOMB_X50_Y36_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3926~0                                                                                                                              ; LCCOMB_X51_Y36_N28 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_3946~0                                                                                                                              ; LCCOMB_X52_Y36_N26 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|T_4086~1                                                                                                                              ; LCCOMB_X50_Y36_N12 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~100                                                                                          ; LCCOMB_X49_Y36_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~101                                                                                          ; LCCOMB_X49_Y36_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~102                                                                                          ; LCCOMB_X49_Y36_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~103                                                                                          ; LCCOMB_X49_Y36_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~104                                                                                          ; LCCOMB_X49_Y36_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~105                                                                                          ; LCCOMB_X49_Y36_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~98                                                                                           ; LCCOMB_X49_Y36_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~99                                                                                           ; LCCOMB_X49_Y36_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~88                                                                                           ; LCCOMB_X47_Y39_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~89                                                                                           ; LCCOMB_X47_Y39_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~90                                                                                           ; LCCOMB_X47_Y39_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~91                                                                                           ; LCCOMB_X47_Y39_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~92                                                                                           ; LCCOMB_X47_Y39_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~93                                                                                           ; LCCOMB_X47_Y39_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~94                                                                                           ; LCCOMB_X47_Y39_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~95                                                                                           ; LCCOMB_X47_Y39_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac|sirv_qspi_physical_2:phy|buffer~18                                                                              ; LCCOMB_X51_Y37_N28 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac|sirv_qspi_physical_2:phy|buffer~32                                                                              ; LCCOMB_X50_Y35_N2  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac|sirv_qspi_physical_2:phy|ctrl_sck_div[11]~6                                                                     ; LCCOMB_X50_Y37_N4  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac|sirv_qspi_physical_2:phy|ctrl_sck_div[11]~7                                                                     ; LCCOMB_X50_Y37_N6  ; 14      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac|sirv_qspi_physical_2:phy|ctrl_sck_pol~0                                                                         ; LCCOMB_X47_Y35_N24 ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_1cs_top:u_sirv_qspi2_top|sirv_qspi_1cs:u_sirv_qspi_1cs|sirv_qspi_media_2:mac|sirv_qspi_physical_2:phy|scnt[3]~4                                                                              ; LCCOMB_X46_Y38_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3661~0                                                                                                                              ; LCCOMB_X56_Y36_N4  ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3681~0                                                                                                                              ; LCCOMB_X58_Y35_N14 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3741~1                                                                                                                              ; LCCOMB_X58_Y35_N18 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3761~0                                                                                                                              ; LCCOMB_X58_Y35_N22 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3781~0                                                                                                                              ; LCCOMB_X59_Y35_N10 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3861~0                                                                                                                              ; LCCOMB_X56_Y35_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3881~0                                                                                                                              ; LCCOMB_X56_Y36_N24 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_3981                                                                                                                                ; LCCOMB_X56_Y36_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_4061~0                                                                                                                              ; LCCOMB_X58_Y35_N10 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_4081~0                                                                                                                              ; LCCOMB_X58_Y35_N12 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|T_4221~0                                                                                                                              ; LCCOMB_X55_Y35_N28 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~100                                                                                          ; LCCOMB_X60_Y35_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~101                                                                                          ; LCCOMB_X60_Y35_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~102                                                                                          ; LCCOMB_X60_Y35_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~103                                                                                          ; LCCOMB_X60_Y35_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~96                                                                                           ; LCCOMB_X60_Y35_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~97                                                                                           ; LCCOMB_X60_Y35_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~98                                                                                           ; LCCOMB_X60_Y35_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~99                                                                                           ; LCCOMB_X60_Y35_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~88                                                                                           ; LCCOMB_X57_Y35_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~89                                                                                           ; LCCOMB_X57_Y35_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~90                                                                                           ; LCCOMB_X57_Y35_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~91                                                                                           ; LCCOMB_X57_Y35_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~92                                                                                           ; LCCOMB_X57_Y35_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~93                                                                                           ; LCCOMB_X57_Y35_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~94                                                                                           ; LCCOMB_X57_Y35_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~95                                                                                           ; LCCOMB_X57_Y35_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|cs_dflt_0~4                                                                                                     ; LCCOMB_X57_Y39_N10 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|phy_io_op_bits_cnt[4]~0                                                                                         ; LCCOMB_X59_Y38_N0  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|sirv_qspi_physical_1:phy|buffer~14                                                                              ; LCCOMB_X62_Y37_N8  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|sirv_qspi_physical_1:phy|buffer~31                                                                              ; LCCOMB_X61_Y34_N16 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|sirv_qspi_physical_1:phy|ctrl_fmt_proto[1]~0                                                                    ; LCCOMB_X59_Y38_N16 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|sirv_qspi_physical_1:phy|ctrl_sck_div[11]~0                                                                     ; LCCOMB_X59_Y38_N30 ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|sirv_qspi_physical_1:phy|scnt[1]~4                                                                              ; LCCOMB_X60_Y38_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|state.10                                                                                                        ; FF_X60_Y38_N19     ; 17      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_qspi_4cs_top:u_sirv_qspi1_top|sirv_qspi_4cs:u_sirv_qspi_4cs|sirv_qspi_media_1:mac|state~13                                                                                                        ; LCCOMB_X60_Y38_N0  ; 11      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|T_2251                                                                                                                                            ; LCCOMB_X59_Y23_N8  ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|T_2271~1                                                                                                                                          ; LCCOMB_X58_Y23_N10 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|T_2291                                                                                                                                            ; LCCOMB_X59_Y23_N10 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|T_2331                                                                                                                                            ; LCCOMB_X59_Y23_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~100                                                                                                                        ; LCCOMB_X59_Y22_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~101                                                                                                                        ; LCCOMB_X59_Y22_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~102                                                                                                                        ; LCCOMB_X59_Y22_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~103                                                                                                                        ; LCCOMB_X59_Y22_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~96                                                                                                                         ; LCCOMB_X59_Y22_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~97                                                                                                                         ; LCCOMB_X59_Y22_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~98                                                                                                                         ; LCCOMB_X59_Y22_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_rxq|ram~99                                                                                                                         ; LCCOMB_X59_Y22_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~68                                                                                                                         ; LCCOMB_X61_Y20_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~69                                                                                                                         ; LCCOMB_X61_Y20_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~70                                                                                                                         ; LCCOMB_X61_Y20_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~71                                                                                                                         ; LCCOMB_X61_Y20_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~72                                                                                                                         ; LCCOMB_X61_Y20_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~73                                                                                                                         ; LCCOMB_X61_Y20_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~74                                                                                                                         ; LCCOMB_X61_Y20_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_queue_1:u_txq|ram~75                                                                                                                         ; LCCOMB_X61_Y20_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|counter[2]~1                                                                                                                    ; LCCOMB_X64_Y21_N30 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|prescaler[11]~15                                                                                                                ; LCCOMB_X64_Y22_N30 ; 12      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|pulse                                                                                                                           ; LCCOMB_X65_Y22_N4  ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|shifter[0]~4                                                                                                                    ; LCCOMB_X65_Y22_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|timer[2]~7                                                                                                                      ; LCCOMB_X65_Y21_N4  ; 5       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|timer[2]~8                                                                                                                      ; LCCOMB_X65_Y22_N16 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm|Equal0~4                                                                                                                        ; LCCOMB_X61_Y23_N2  ; 20      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm|Equal1~0                                                                                                                        ; LCCOMB_X61_Y23_N20 ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm|T_56                                                                                                                            ; LCCOMB_X62_Y23_N6  ; 12      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart0_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm|counter[1]~0                                                                                                                    ; LCCOMB_X62_Y23_N16 ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|T_2251                                                                                                                                            ; LCCOMB_X50_Y28_N22 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|T_2271~3                                                                                                                                          ; LCCOMB_X49_Y27_N12 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|T_2291~0                                                                                                                                          ; LCCOMB_X50_Y28_N8  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|T_2331                                                                                                                                            ; LCCOMB_X51_Y28_N28 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|debounce[1]~1                                                                                                                   ; LCCOMB_X49_Y27_N2  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|expire                                                                                                                          ; LCCOMB_X49_Y31_N0  ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|prescaler[11]~52                                                                                                                ; LCCOMB_X51_Y31_N6  ; 12      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|timer[2]~7                                                                                                                      ; LCCOMB_X49_Y31_N8  ; 5       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uartrx:u_rxm|timer[2]~8                                                                                                                      ; LCCOMB_X49_Y31_N10 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm|Equal0~4                                                                                                                        ; LCCOMB_X49_Y32_N18 ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_uart_top:u_sirv_uart1_top|sirv_uart:u_sirv_uart|sirv_uarttx:u_txm|Equal1~0                                                                                                                        ; LCCOMB_X49_Y32_N0  ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|LessThan992~5                                                                                                                                  ; LCCOMB_X34_Y29_N0  ; 9       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_enab_ena[0]                                                                                                                                ; LCCOMB_X42_Y27_N10 ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_enab_ena[1]                                                                                                                                ; LCCOMB_X37_Y27_N16 ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[10]                                                                                                                               ; LCCOMB_X34_Y28_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[11]                                                                                                                               ; LCCOMB_X35_Y28_N26 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[12]                                                                                                                               ; LCCOMB_X36_Y31_N20 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[13]                                                                                                                               ; LCCOMB_X35_Y26_N8  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[14]                                                                                                                               ; LCCOMB_X35_Y26_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[15]                                                                                                                               ; LCCOMB_X36_Y26_N10 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[16]                                                                                                                               ; LCCOMB_X36_Y31_N18 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[17]                                                                                                                               ; LCCOMB_X40_Y26_N12 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[18]                                                                                                                               ; LCCOMB_X40_Y26_N2  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[19]                                                                                                                               ; LCCOMB_X36_Y31_N26 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[1]                                                                                                                                ; LCCOMB_X34_Y28_N4  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[20]                                                                                                                               ; LCCOMB_X38_Y30_N6  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[21]                                                                                                                               ; LCCOMB_X41_Y28_N14 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[22]                                                                                                                               ; LCCOMB_X36_Y31_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[23]                                                                                                                               ; LCCOMB_X41_Y28_N0  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[24]                                                                                                                               ; LCCOMB_X41_Y30_N20 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[25]                                                                                                                               ; LCCOMB_X41_Y29_N8  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[26]                                                                                                                               ; LCCOMB_X42_Y30_N4  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[27]                                                                                                                               ; LCCOMB_X41_Y30_N10 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[28]                                                                                                                               ; LCCOMB_X36_Y31_N24 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[29]                                                                                                                               ; LCCOMB_X34_Y30_N16 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[2]                                                                                                                                ; LCCOMB_X36_Y31_N30 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[30]                                                                                                                               ; LCCOMB_X35_Y25_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[31]                                                                                                                               ; LCCOMB_X36_Y25_N10 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[32]                                                                                                                               ; LCCOMB_X36_Y31_N22 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[33]                                                                                                                               ; LCCOMB_X36_Y31_N6  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[34]                                                                                                                               ; LCCOMB_X38_Y32_N24 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[35]                                                                                                                               ; LCCOMB_X37_Y27_N30 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[36]                                                                                                                               ; LCCOMB_X40_Y32_N10 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[37]                                                                                                                               ; LCCOMB_X39_Y31_N24 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[38]                                                                                                                               ; LCCOMB_X39_Y31_N2  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[39]                                                                                                                               ; LCCOMB_X38_Y31_N22 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[3]                                                                                                                                ; LCCOMB_X32_Y28_N12 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[40]                                                                                                                               ; LCCOMB_X42_Y27_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[41]                                                                                                                               ; LCCOMB_X42_Y27_N6  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[42]                                                                                                                               ; LCCOMB_X35_Y28_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[43]                                                                                                                               ; LCCOMB_X37_Y27_N14 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[44]                                                                                                                               ; LCCOMB_X42_Y27_N14 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[45]                                                                                                                               ; LCCOMB_X42_Y27_N0  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[46]                                                                                                                               ; LCCOMB_X42_Y27_N26 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[47]                                                                                                                               ; LCCOMB_X43_Y28_N0  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[48]                                                                                                                               ; LCCOMB_X43_Y30_N16 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[49]                                                                                                                               ; LCCOMB_X41_Y29_N18 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[4]                                                                                                                                ; LCCOMB_X41_Y28_N18 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[50]                                                                                                                               ; LCCOMB_X42_Y30_N6  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[51]                                                                                                                               ; LCCOMB_X36_Y31_N0  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[52]                                                                                                                               ; LCCOMB_X42_Y30_N16 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[5]                                                                                                                                ; LCCOMB_X36_Y31_N8  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[6]                                                                                                                                ; LCCOMB_X38_Y25_N28 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[7]                                                                                                                                ; LCCOMB_X32_Y28_N30 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[8]                                                                                                                                ; LCCOMB_X34_Y27_N20 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[9]                                                                                                                                ; LCCOMB_X35_Y26_N26 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_thod_ena                                                                                                                                   ; LCCOMB_X34_Y25_N10 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|dp_gt_0.vld_set~0                                                                          ; LCCOMB_X39_Y23_N28 ; 86      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                                   ; FF_X3_Y38_N1       ; 2849    ; Async. clear  ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|ResetCatchAndSync_1_1_reset                                                                                                                                                                                        ; LCCOMB_X72_Y35_N24 ; 3       ; Async. clear  ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|T_1412~0                                                                                                                                                                                                           ; LCCOMB_X77_Y38_N16 ; 3       ; Async. clear  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                 ; FF_X2_Y38_N17      ; 91      ; Async. clear  ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                          ; FF_X72_Y35_N25     ; 152     ; Async. clear  ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2584~2                                                                                                                                                                                       ; LCCOMB_X66_Y12_N26 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2664~0                                                                                                                                                                                       ; LCCOMB_X65_Y10_N22 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2744~0                                                                                                                                                                                       ; LCCOMB_X66_Y12_N28 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2904~2                                                                                                                                                                                       ; LCCOMB_X66_Y12_N0  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2984~2                                                                                                                                                                                       ; LCCOMB_X65_Y10_N8  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3104~1                                                                                                                                                                                       ; LCCOMB_X65_Y10_N4  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3224~2                                                                                                                                                                                       ; LCCOMB_X66_Y12_N12 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3264~0                                                                                                                                                                                       ; LCCOMB_X64_Y10_N8  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3304~0                                                                                                                                                                                       ; LCCOMB_X65_Y10_N10 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3424~0                                                                                                                                                                                       ; LCCOMB_X66_Y12_N14 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3624~2                                                                                                                                                                                       ; LCCOMB_X65_Y10_N18 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3784~0                                                                                                                                                                                       ; LCCOMB_X64_Y10_N18 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3984~2                                                                                                                                                                                       ; LCCOMB_X65_Y10_N28 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_4024~1                                                                                                                                                                                       ; LCCOMB_X65_Y10_N12 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_4224~0                                                                                                                                                                                       ; LCCOMB_X65_Y10_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_4384~0                                                                                                                                                                                       ; LCCOMB_X65_Y14_N12 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|rtc_io_regs_cfg_write_valid~1                                                                                                                                                                  ; LCCOMB_X60_Y11_N22 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|rtc_io_regs_cmp_0_write_valid~1                                                                                                                                                                ; LCCOMB_X61_Y8_N28  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|rtc_io_regs_countHi_write_valid~2                                                                                                                                                              ; LCCOMB_X60_Y11_N0  ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|T_356                                                                                                                                                                      ; FF_X44_Y1_N9       ; 171     ; Async. clear  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|rstcause_wdog_ena                                                                                                                                                          ; LCCOMB_X60_Y10_N30 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3|q                                                                                                    ; FF_X64_Y7_N17      ; 23      ; Async. clear  ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_394                                                                                                                                             ; LCCOMB_X64_Y10_N0  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_570                                                                                                                                             ; LCCOMB_X63_Y6_N14  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_571                                                                                                                                             ; LCCOMB_X66_Y7_N30  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_572~1                                                                                                                                           ; LCCOMB_X65_Y9_N0   ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_573~0                                                                                                                                           ; LCCOMB_X64_Y8_N16  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_574                                                                                                                                             ; LCCOMB_X63_Y6_N18  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_575                                                                                                                                             ; LCCOMB_X66_Y9_N2   ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_576                                                                                                                                             ; LCCOMB_X63_Y6_N8   ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_577                                                                                                                                             ; LCCOMB_X63_Y6_N20  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_578                                                                                                                                             ; LCCOMB_X64_Y5_N28  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_579                                                                                                                                             ; LCCOMB_X66_Y7_N16  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_580~0                                                                                                                                           ; LCCOMB_X66_Y7_N26  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_581~0                                                                                                                                           ; LCCOMB_X66_Y7_N20  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_582                                                                                                                                             ; LCCOMB_X63_Y6_N28  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_583                                                                                                                                             ; LCCOMB_X67_Y8_N26  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_584                                                                                                                                             ; LCCOMB_X63_Y6_N26  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_585                                                                                                                                             ; LCCOMB_X67_Y8_N20  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|run                                                                                                                                               ; FF_X64_Y7_N3       ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_queue:u_queue_1|T_66~0                                                                                                                                                                    ; LCCOMB_X56_Y15_N4  ; 43      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|T_148[25]~1                                                                                                                                                                       ; LCCOMB_X60_Y11_N24 ; 26      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|T_148[26]~0                                                                                                                                                                       ; LCCOMB_X60_Y11_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|AsyncResetRegVec_5_1_io_en                                                                                                                                                      ; LCCOMB_X66_Y7_N8   ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|T_152                                                                                                                                                                           ; LCCOMB_X66_Y7_N22  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|T_167[24]~74                                                                                                                                                                    ; LCCOMB_X67_Y13_N2  ; 26      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|T_172                                                                                                                                                                           ; LCCOMB_X66_Y7_N2   ; 32      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|countReset                                                                                                                                                                      ; LCCOMB_X66_Y10_N8  ; 32      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|sirv_AsyncResetReg:reg_0|q                                                                                                           ; FF_X69_Y16_N1      ; 2       ; Async. clear  ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|buf_vld_set~0                                                                                                                                                                                                        ; LCCOMB_X56_Y16_N0  ; 49      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|vld_set~0                                                                                                                                                                                                            ; LCCOMB_X56_Y15_N8  ; 35      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                                    ; FF_X44_Y48_N17     ; 153     ; Async. clear  ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|dpc_ena~0                                                                                                                                                                                                    ; LCCOMB_X13_Y16_N4  ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~10                                                                                                                                                                                                    ; LCCOMB_X47_Y13_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~4                                                                                                                                                                                                     ; LCCOMB_X47_Y13_N26 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~5                                                                                                                                                                                                     ; LCCOMB_X47_Y13_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~6                                                                                                                                                                                                     ; LCCOMB_X47_Y13_N22 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~7                                                                                                                                                                                                     ; LCCOMB_X47_Y13_N16 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~8                                                                                                                                                                                                     ; LCCOMB_X47_Y13_N2  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~9                                                                                                                                                                                                     ; LCCOMB_X47_Y13_N28 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|buf_vld_set~0                                                                                                                                                                                               ; LCCOMB_X43_Y12_N14 ; 41      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|vld_set~0                                                                                                                                                                                                   ; LCCOMB_X43_Y12_N4  ; 37      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|WideNor0                                                                                                                                                                                          ; LCCOMB_X40_Y13_N10 ; 41      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[38]~0                                                                                                                                                                                     ; LCCOMB_X39_Y13_N24 ; 42      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|irReg[1]~1                                                                                                                                                                                        ; LCCOMB_X39_Y10_N28 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|jtag_DRV_TDO                                                                                                                                                                                      ; FF_X40_Y13_N21     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|buf_vld_set~0                                                                                                                                                ; LCCOMB_X37_Y11_N18 ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|vld_set                                                                                                                                                      ; LCCOMB_X40_Y11_N20 ; 42      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                ; PLL_1              ; 6069    ; Clock         ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                          ; PLL_4              ; 10      ; Clock         ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; reset_n                                                                                                                                                                                                                                                                                                                                                                    ; FF_X1_Y38_N29      ; 2       ; Async. clear  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clkdivider:slowclkgen|clk_out                                                                                                                                                                                                                                              ; FF_X1_Y38_N11      ; 982     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_reset_ctrl:u_e203_reset_ctrl|rst_sync_r[1]                                                ; FF_X52_Y30_N27     ; 484     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                   ; FF_X3_Y38_N1       ; 2849    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|ResetCatchAndSync_1_1_reset                                                                                        ; LCCOMB_X72_Y35_N24 ; 3       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|T_1412~0                                                                                                           ; LCCOMB_X77_Y38_N16 ; 3       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q ; FF_X2_Y38_N17      ; 91      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q          ; FF_X72_Y35_N25     ; 152     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|T_356                                                                      ; FF_X44_Y1_N9       ; 171     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3|q    ; FF_X64_Y7_N17      ; 23      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|sirv_AsyncResetReg:reg_0|q           ; FF_X69_Y16_N1      ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                    ; FF_X44_Y48_N17     ; 153     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                ; PLL_1              ; 6069    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                          ; PLL_4              ; 10      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; reset_n                                                                                                                                                                                                                                                                    ; FF_X1_Y38_N29      ; 2       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_j0i1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X53_Y42_N0, M9K_X53_Y41_N0, M9K_X53_Y44_N0, M9K_X53_Y40_N0, M9K_X53_Y29_N0, M9K_X53_Y27_N0, M9K_X73_Y29_N0, M9K_X73_Y25_N0, M9K_X73_Y31_N0, M9K_X73_Y39_N0, M9K_X73_Y33_N0, M9K_X73_Y30_N0, M9K_X53_Y36_N0, M9K_X53_Y39_N0, M9K_X73_Y37_N0, M9K_X53_Y37_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_j0i1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X73_Y7_N0, M9K_X73_Y14_N0, M9K_X73_Y19_N0, M9K_X73_Y16_N0, M9K_X53_Y26_N0, M9K_X73_Y26_N0, M9K_X73_Y28_N0, M9K_X73_Y27_N0, M9K_X53_Y9_N0, M9K_X53_Y8_N0, M9K_X53_Y13_N0, M9K_X73_Y24_N0, M9K_X73_Y8_N0, M9K_X53_Y6_N0, M9K_X53_Y7_N0, M9K_X73_Y6_N0        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_j0i1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X73_Y17_N0, M9K_X73_Y20_N0, M9K_X53_Y10_N0, M9K_X53_Y11_N0, M9K_X73_Y10_N0, M9K_X73_Y13_N0, M9K_X73_Y21_N0, M9K_X73_Y23_N0, M9K_X53_Y30_N0, M9K_X53_Y15_N0, M9K_X73_Y9_N0, M9K_X73_Y12_N0, M9K_X73_Y11_N0, M9K_X53_Y12_N0, M9K_X73_Y22_N0, M9K_X73_Y15_N0  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_j0i1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X73_Y34_N0, M9K_X53_Y34_N0, M9K_X53_Y35_N0, M9K_X53_Y31_N0, M9K_X73_Y18_N0, M9K_X53_Y18_N0, M9K_X73_Y35_N0, M9K_X73_Y32_N0, M9K_X53_Y24_N0, M9K_X53_Y32_N0, M9K_X53_Y14_N0, M9K_X53_Y17_N0, M9K_X53_Y33_N0, M9K_X53_Y38_N0, M9K_X73_Y36_N0, M9K_X73_Y38_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__7|altsyncram_dth1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X5_Y28_N0, M9K_X5_Y27_N0, M9K_X33_Y36_N0, M9K_X33_Y37_N0, M9K_X5_Y25_N0, M9K_X5_Y26_N0, M9K_X33_Y23_N0, M9K_X5_Y19_N0                                                                                                                                      ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__6|altsyncram_dth1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X33_Y3_N0, M9K_X5_Y15_N0, M9K_X5_Y14_N0, M9K_X33_Y5_N0, M9K_X33_Y14_N0, M9K_X33_Y18_N0, M9K_X5_Y16_N0, M9K_X33_Y6_N0                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__5|altsyncram_dth1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X53_Y20_N0, M9K_X33_Y25_N0, M9K_X53_Y22_N0, M9K_X33_Y34_N0, M9K_X33_Y35_N0, M9K_X5_Y22_N0, M9K_X33_Y32_N0, M9K_X33_Y21_N0                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][39]__4|altsyncram_dth1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X5_Y18_N0, M9K_X33_Y8_N0, M9K_X53_Y16_N0, M9K_X53_Y25_N0, M9K_X53_Y4_N0, M9K_X33_Y7_N0, M9K_X5_Y20_N0, M9K_X33_Y26_N0                                                                                                                                      ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][47]__3|altsyncram_dth1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X33_Y4_N0, M9K_X33_Y22_N0, M9K_X33_Y28_N0, M9K_X5_Y29_N0, M9K_X33_Y10_N0, M9K_X5_Y24_N0, M9K_X33_Y29_N0, M9K_X33_Y16_N0                                                                                                                                    ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][55]__2|altsyncram_dth1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X53_Y19_N0, M9K_X53_Y5_N0, M9K_X33_Y17_N0, M9K_X5_Y21_N0, M9K_X53_Y21_N0, M9K_X33_Y2_N0, M9K_X33_Y20_N0, M9K_X5_Y13_N0                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][63]__1|altsyncram_dth1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X33_Y31_N0, M9K_X33_Y30_N0, M9K_X33_Y15_N0, M9K_X33_Y13_N0, M9K_X33_Y33_N0, M9K_X53_Y28_N0, M9K_X33_Y27_N0, M9K_X53_Y23_N0                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__8|altsyncram_dth1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X5_Y17_N0, M9K_X33_Y11_N0, M9K_X33_Y19_N0, M9K_X33_Y24_N0, M9K_X5_Y5_N0, M9K_X33_Y12_N0, M9K_X5_Y23_N0, M9K_X33_Y9_N0                                                                                                                                      ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 29,296 / 148,641 ( 20 % ) ;
; C16 interconnects     ; 505 / 5,382 ( 9 % )       ;
; C4 interconnects      ; 17,780 / 106,704 ( 17 % ) ;
; Direct links          ; 3,010 / 148,641 ( 2 % )   ;
; Global clocks         ; 14 / 20 ( 70 % )          ;
; Local interconnects   ; 8,953 / 49,760 ( 18 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 609 / 5,406 ( 11 % )      ;
; R4 interconnects      ; 20,449 / 147,764 ( 14 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.30) ; Number of LABs  (Total = 1371) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 83                             ;
; 2                                           ; 63                             ;
; 3                                           ; 34                             ;
; 4                                           ; 35                             ;
; 5                                           ; 21                             ;
; 6                                           ; 27                             ;
; 7                                           ; 20                             ;
; 8                                           ; 25                             ;
; 9                                           ; 24                             ;
; 10                                          ; 20                             ;
; 11                                          ; 32                             ;
; 12                                          ; 45                             ;
; 13                                          ; 63                             ;
; 14                                          ; 106                            ;
; 15                                          ; 170                            ;
; 16                                          ; 603                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.92) ; Number of LABs  (Total = 1371) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 635                            ;
; 1 Clock                            ; 1049                           ;
; 1 Clock enable                     ; 359                            ;
; 1 Sync. clear                      ; 7                              ;
; 1 Sync. load                       ; 32                             ;
; 2 Async. clears                    ; 21                             ;
; 2 Clock enables                    ; 526                            ;
; 2 Clocks                           ; 7                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 16.95) ; Number of LABs  (Total = 1371) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 4                              ;
; 1                                            ; 63                             ;
; 2                                            ; 37                             ;
; 3                                            ; 42                             ;
; 4                                            ; 28                             ;
; 5                                            ; 17                             ;
; 6                                            ; 35                             ;
; 7                                            ; 18                             ;
; 8                                            ; 19                             ;
; 9                                            ; 23                             ;
; 10                                           ; 19                             ;
; 11                                           ; 11                             ;
; 12                                           ; 18                             ;
; 13                                           ; 27                             ;
; 14                                           ; 50                             ;
; 15                                           ; 82                             ;
; 16                                           ; 151                            ;
; 17                                           ; 63                             ;
; 18                                           ; 65                             ;
; 19                                           ; 63                             ;
; 20                                           ; 82                             ;
; 21                                           ; 58                             ;
; 22                                           ; 60                             ;
; 23                                           ; 35                             ;
; 24                                           ; 51                             ;
; 25                                           ; 31                             ;
; 26                                           ; 30                             ;
; 27                                           ; 29                             ;
; 28                                           ; 28                             ;
; 29                                           ; 24                             ;
; 30                                           ; 24                             ;
; 31                                           ; 14                             ;
; 32                                           ; 70                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.44) ; Number of LABs  (Total = 1371) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 4                              ;
; 1                                               ; 110                            ;
; 2                                               ; 81                             ;
; 3                                               ; 54                             ;
; 4                                               ; 88                             ;
; 5                                               ; 82                             ;
; 6                                               ; 94                             ;
; 7                                               ; 100                            ;
; 8                                               ; 132                            ;
; 9                                               ; 89                             ;
; 10                                              ; 95                             ;
; 11                                              ; 87                             ;
; 12                                              ; 73                             ;
; 13                                              ; 67                             ;
; 14                                              ; 44                             ;
; 15                                              ; 34                             ;
; 16                                              ; 79                             ;
; 17                                              ; 11                             ;
; 18                                              ; 8                              ;
; 19                                              ; 3                              ;
; 20                                              ; 9                              ;
; 21                                              ; 8                              ;
; 22                                              ; 4                              ;
; 23                                              ; 4                              ;
; 24                                              ; 3                              ;
; 25                                              ; 1                              ;
; 26                                              ; 1                              ;
; 27                                              ; 2                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 3                              ;
; 31                                              ; 0                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.04) ; Number of LABs  (Total = 1371) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 11                             ;
; 3                                            ; 32                             ;
; 4                                            ; 52                             ;
; 5                                            ; 19                             ;
; 6                                            ; 41                             ;
; 7                                            ; 21                             ;
; 8                                            ; 25                             ;
; 9                                            ; 42                             ;
; 10                                           ; 33                             ;
; 11                                           ; 28                             ;
; 12                                           ; 38                             ;
; 13                                           ; 47                             ;
; 14                                           ; 35                             ;
; 15                                           ; 57                             ;
; 16                                           ; 43                             ;
; 17                                           ; 52                             ;
; 18                                           ; 40                             ;
; 19                                           ; 57                             ;
; 20                                           ; 68                             ;
; 21                                           ; 59                             ;
; 22                                           ; 57                             ;
; 23                                           ; 55                             ;
; 24                                           ; 57                             ;
; 25                                           ; 48                             ;
; 26                                           ; 46                             ;
; 27                                           ; 52                             ;
; 28                                           ; 31                             ;
; 29                                           ; 45                             ;
; 30                                           ; 27                             ;
; 31                                           ; 38                             ;
; 32                                           ; 37                             ;
; 33                                           ; 26                             ;
; 34                                           ; 21                             ;
; 35                                           ; 13                             ;
; 36                                           ; 6                              ;
; 37                                           ; 7                              ;
; 38                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 57        ; 57        ; 0            ; 0            ; 57        ; 57        ; 0            ; 0            ; 0            ; 0            ; 26           ; 1            ; 0            ; 0            ; 0            ; 0            ; 53           ; 1            ; 0            ; 53           ; 0            ; 0            ; 1            ; 0            ; 57        ; 57        ; 57        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 57           ; 0         ; 0         ; 57           ; 57           ; 0         ; 0         ; 57           ; 57           ; 57           ; 57           ; 31           ; 56           ; 57           ; 57           ; 57           ; 57           ; 4            ; 56           ; 57           ; 4            ; 57           ; 57           ; 56           ; 57           ; 0         ; 0         ; 0         ; 57           ; 57           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; ADC_CLK_10         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_UART_TX        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_SPI_CS         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_SPI_SCK        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_SPI_MOSI       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EX_LED_RGB_D       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OB_LED_RGB_D       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_FLASH_SCLK    ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_FLASH_CE_n    ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RISCV_JTAG_TDO     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_I2C_SCL        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_I2C_SDA        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_FLASH_DATA[0] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_FLASH_DATA[1] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_FLASH_DATA[2] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_FLASH_DATA[3] ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RISCV_JTAG_TCK     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RISCV_JTAG_TDI     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RISCV_JTAG_TMS     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_SPI_MISO       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SIF_UART_RX        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "T_CORE"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/db/pll_16m_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 8, clock division of 25, and phase shift of 0 degrees (0 ps) for pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated|wire_pll1_clk[0] port File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/db/pll_16m_altpll.v Line: 51
Info (15535): Implemented PLL "pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/db/pll_8m388_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 51, clock division of 304, and phase shift of 0 degrees (0 ps) for pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated|wire_pll1_clk[0] port File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/db/pll_8m388_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'T_CORE.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_16m_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 8 -duty_cycle 50.00 -name {pll_16m_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_16m_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_8m388_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 304 -multiply_by 51 -duty_cycle 50.00 -name {pll_8m388_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_8m388_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clkdivider:slowclkgen|clk_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3|q is being clocked by clkdivider:slowclkgen|clk_out
Warning (332060): Node: RISCV_JTAG_TCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:vld_dfflr|qout_r[0] is being clocked by RISCV_JTAG_TCK
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):  119.215 pll_8m388_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   62.500 pll_16m_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node pll_8m388:pll_8m388_inst|altpll:altpll_component|pll_8m388_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/db/pll_8m388_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pll_16m:pll_16m_inst|altpll:altpll_component|pll_16m_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/db/pll_16m_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clkdivider:slowclkgen|clk_out  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/clkdivider.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdivider:slowclkgen|clk_out~0 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/clkdivider.v Line: 7
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_reset_ctrl:u_e203_reset_ctrl|rst_sync_r[1]  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/core/e203_reset_ctrl.v Line: 75
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|T_356  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_pmu.v Line: 547
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|ResetCatchAndSync_1_1_reset File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_wrapper.v Line: 160
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3|q  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3|q~0 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[47]~0 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[46]~1 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[45]~2 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[44]~3 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[42]~4 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[43]~5 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[41]~6 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[7]~7 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|isl_icb_cmd_pack[35]~8 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_top.v Line: 167
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|ResetCatchAndSync_1_1_reset  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_aon_wrapper.v Line: 160
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|T_1412~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|sirv_AsyncResetReg:reg_0|q  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|T_1412~0
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|sirv_AsyncResetReg:reg_0|q~0 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/rtl/perips/sirv_AsyncResetReg.v Line: 21
Info (176353): Automatically promoted node reset_n  File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 117
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_soc:e203_soc_inst|e203_soc_top:e203_soc_top_inst|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|T_1412~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:14
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 51% of the available device resources in the region that extends from location X11_Y11 to location X21_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 6.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (169177): 49 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at N5 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 39
    Info (169178): Pin LED[0] uses I/O standard 3.3-V LVTTL at AA16 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 50
    Info (169178): Pin LED[1] uses I/O standard 3.3-V LVTTL at AB15 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 50
    Info (169178): Pin LED[2] uses I/O standard 3.3-V LVTTL at AA15 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 50
    Info (169178): Pin LED[3] uses I/O standard 3.3-V LVTTL at AA14 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 50
    Info (169178): Pin SIF_UART_TX uses I/O standard 3.3-V LVTTL at AA5 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 57
    Info (169178): Pin SIF_SPI_CS uses I/O standard 3.3-V LVTTL at AB7 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 63
    Info (169178): Pin SIF_SPI_SCK uses I/O standard 3.3-V LVTTL at AA7 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 64
    Info (169178): Pin SIF_SPI_MOSI uses I/O standard 3.3-V LVTTL at AA8 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 65
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at H21 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at H22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at J21 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at J22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at G19 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at G20 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at F22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at G22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at E21 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at E22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at Y4 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AA1 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at Y3 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at Y2 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at Y1 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AA2 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at T22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AA21 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at T21 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at T19 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at U22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AA22 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at U21 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at T20 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169178): Pin SIF_I2C_SCL uses I/O standard 3.3-V LVTTL at AB5 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 60
    Info (169178): Pin SIF_I2C_SDA uses I/O standard 3.3-V LVTTL at AA6 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 61
    Info (169178): Pin QSPI_FLASH_DATA[0] uses I/O standard 3.3-V LVTTL at P21 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 77
    Info (169178): Pin QSPI_FLASH_DATA[1] uses I/O standard 3.3-V LVTTL at P18 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 77
    Info (169178): Pin QSPI_FLASH_DATA[2] uses I/O standard 3.3-V LVTTL at R18 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 77
    Info (169178): Pin QSPI_FLASH_DATA[3] uses I/O standard 3.3-V LVTTL at P20 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 77
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 40
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at N14 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 41
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at AB9 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 44
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB16 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 47
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at V16 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 47
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AB17 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 47
    Info (169178): Pin SIF_SPI_MISO uses I/O standard 3.3-V LVTTL at AB8 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 66
    Info (169178): Pin SIF_UART_RX uses I/O standard 3.3-V LVTTL at AB6 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 58
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at AA9 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 44
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at Y16 File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 47
Warning (169064): Following 24 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[3] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[4] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[5] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[6] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[7] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/T_CORE.v Line: 53
Info (144001): Generated suppressed messages file /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/output_files/T_CORE.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1867 megabytes
    Info: Processing ended: Mon Aug  3 14:03:35 2020
    Info: Elapsed time: 00:01:21
    Info: Total CPU time (on all processors): 00:02:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/terasic/Desktop/TCORE-RISCV-E203/Quartus_Project/TCORE_E203/output_files/T_CORE.fit.smsg.


