41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 39 212 98 193 0
sel
19 78 304 137 285 0
update
19 124 482 183 463 0
clear
22 330 54 443 34 0 \NUL
Register 0 Part A
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
5 195 497 244 448 0
20 294 312 353 293 0
reg0_0
24 232 354 281 282 1 1 1
19 12 410 71 391 0
wadr_1
19 13 382 72 363 0
wadr_0
31 150 402 199 317 0 2
4 84 411 133 362 0 1
19 37 188 96 169 0
kpad_0
14 105 451 154 402
14 64 354 113 305
19 39 158 98 139 0
alu_0
31 108 218 157 133 0 2
15 196 300 245 251
14 63 269 112 220
19 425 219 484 200 0
sel
19 445 318 504 299 0
update
19 518 454 577 435 0
clear
5 582 469 631 420 0
20 672 324 731 305 0
reg0_1
24 612 366 661 294 1 1 1
19 350 422 409 403 0
wadr_1
19 351 394 410 375 0
wadr_0
31 504 414 553 329 0 2
4 415 423 464 374 0 1
19 422 195 481 176 0
kpad_1
14 454 506 503 457
14 415 369 464 320
19 423 173 482 154 0
alu_1
31 497 225 546 140 0 2
15 574 312 623 263
14 451 273 500 224
22 69 576 717 556 0 \NUL
Circuitry for Register 0 with Write Register Select (WRS) and Store Select logic (first and second bit)
22 411 132 560 112 0 \NUL
Store Select logic Mux
22 360 455 464 435 0 \NUL
WRS Logic (00)
22 253 266 355 246 0 \NUL
Mux for first bit
22 638 284 762 264 0 \NUL
Mux for second bit
22 146 518 219 498 0 \NUL
Clear logic
1 196 472 180 472
1 246 350 241 472
1 85 372 69 372
1 85 400 68 400
1 151 426 151 398
1 130 386 151 386
1 278 302 295 302
1 134 294 151 356
1 233 320 196 356
1 110 329 151 362
1 242 275 246 284
1 109 202 95 202
1 109 214 109 244
1 95 148 109 172
1 93 178 109 178
1 233 302 154 172
1 583 444 574 444
1 626 362 628 444
1 416 384 407 384
1 416 412 406 412
1 500 481 505 410
1 461 398 505 398
1 658 314 673 314
1 501 308 505 368
1 613 332 550 368
1 461 344 505 374
1 620 287 626 296
1 498 209 481 209
1 498 221 497 248
1 479 163 498 179
1 478 185 498 185
1 613 314 543 179
38 3
19 78 318 137 299 0
update
19 147 495 206 476 0
clear
22 330 54 445 34 0 \NUL
Register 0 Part B
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
5 222 510 271 461 0
20 318 312 377 293 0
reg0_2
24 258 354 307 282 1 1 1
19 12 419 71 400 0
wadr_1
19 16 391 75 372 0
wadr_0
31 150 402 199 317 0 2
4 84 420 133 371 0 1
14 101 457 150 408
14 27 360 76 311
15 218 297 267 248
19 431 179 490 160 0
sel
19 437 294 496 275 0
update
19 505 476 564 457 0
clear
5 569 491 618 442 0
20 672 324 731 305 0
reg0_3
24 612 366 661 294 1 1 1
19 376 395 435 376 0
wadr_1
19 375 367 434 348 0
wadr_0
31 509 378 558 293 0 2
4 443 396 492 347 0 1
19 432 155 491 136 0
kpad_3
14 456 437 505 388
14 401 336 450 287
19 432 123 491 104 0
alu_3
31 507 185 556 100 0 2
15 573 309 622 260
14 457 240 506 191
14 33 268 82 219
31 102 221 151 136 0 2
19 30 162 89 143 0
alu_2
19 30 191 89 172 0
kpad_2
19 29 215 88 196 0
sel
22 152 574 644 554 0 \NUL
Circuitry for Register 0 with WRS and Store Select logic (third and fourth bit)
22 282 275 388 255 0 \NUL
Mux for third bit
22 641 282 755 262 0 \NUL
Mux for fourth bit
1 223 485 203 485
1 272 350 268 485
1 85 381 72 381
1 85 409 68 409
1 147 432 151 398
1 130 395 151 386
1 304 302 319 302
1 134 308 151 356
1 259 320 196 356
1 73 335 151 362
1 264 272 272 284
1 570 466 561 466
1 626 362 615 466
1 444 357 431 357
1 444 385 432 385
1 502 412 510 374
1 489 371 510 362
1 658 314 673 314
1 493 284 510 332
1 613 332 555 332
1 447 311 510 338
1 619 284 626 296
1 508 169 487 169
1 508 181 503 215
1 488 113 508 139
1 488 145 508 145
1 613 314 553 139
1 259 302 148 175
1 86 181 103 181
1 86 152 103 175
1 103 217 79 243
1 103 205 85 205
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
20 322 257 381 238 0
reg1_0
19 130 305 189 286 0
update
19 144 502 203 483 0
clear
5 212 517 261 468 0
24 262 299 311 227 1 1 1
31 196 407 245 322 0 2
14 141 456 190 407
19 22 387 81 368 0
wadr_1
19 22 415 81 396 0
wadr_0
3 142 416 191 367 0 0
5 87 402 136 353 0
14 88 347 137 298
22 330 54 443 34 0 \NUL
Register 1 Part A
15 220 245 269 196
19 76 197 135 178 0
sel
19 76 173 135 154 0
kpad_0
19 75 146 134 127 0
alu_0
31 148 203 197 118 0 2
14 87 245 136 196
20 713 246 772 227 0
reg1_1
19 521 294 580 275 0
update
19 522 489 581 470 0
clear
5 593 504 642 455 0
24 653 288 702 216 1 1 1
31 587 396 636 311 0 2
14 533 444 582 395
19 410 376 469 357 0
wadr_1
19 409 404 468 385 0
wadr_0
3 533 405 582 356 0 0
5 476 391 525 342 0
14 479 336 528 287
15 616 229 665 180
19 454 186 513 167 0
sel
19 456 162 515 143 0
kpad_1
19 455 134 514 115 0
alu_1
31 539 192 588 107 0 2
14 468 236 517 187
22 152 574 650 554 0 \NUL
Circuitry for Register 1 with WRS and Store Select logic (first and second bit)
22 417 441 521 421 0 \NUL
WRS Logic (01)
1 213 492 200 492
1 276 295 258 492
1 187 431 197 403
1 186 295 197 361
1 263 265 242 361
1 323 247 308 247
1 188 391 197 391
1 133 377 143 377
1 197 367 134 322
1 88 377 78 377
1 78 405 143 405
1 276 229 266 220
1 149 187 132 187
1 149 199 133 220
1 131 136 149 157
1 132 163 149 163
1 263 247 194 157
1 594 479 578 479
1 667 284 639 479
1 579 419 588 392
1 577 284 588 350
1 654 254 633 350
1 714 236 699 236
1 579 380 588 380
1 522 366 534 366
1 588 356 525 311
1 477 366 466 366
1 465 394 534 394
1 667 218 662 204
1 540 176 510 176
1 540 188 514 211
1 511 124 540 146
1 512 152 540 152
1 654 236 585 146
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
20 322 264 381 245 0
reg1_2
19 120 287 179 268 0
update
19 145 479 204 460 0
clear
5 216 494 265 445 0
24 262 306 311 234 1 1 1
31 186 389 235 304 0 2
14 132 437 181 388
19 11 369 70 350 0
wadr_1
19 11 397 70 378 0
wadr_0
3 132 398 181 349 0 0
5 76 384 125 335 0
14 78 329 127 280
22 330 54 445 34 0 \NUL
Register 1 Part B
15 229 247 278 198
19 73 194 132 175 0
sel
19 73 170 132 151 0
kpad_2
19 72 144 131 125 0
alu_2
31 148 200 197 115 0 2
14 87 246 136 197
20 706 259 765 240 0
reg1_3
19 501 286 560 267 0
update
19 535 476 594 457 0
clear
5 605 491 654 442 0
24 646 301 695 229 1 1 1
31 567 390 616 305 0 2
14 509 441 558 392
19 391 370 450 351 0
wadr_1
19 392 398 451 379 0
wadr_0
3 512 399 561 350 0 0
5 457 385 506 336 0
14 459 330 508 281
15 610 229 659 180
19 448 189 507 170 0
sel
19 448 165 507 146 0
kpad_3
19 447 139 506 120 0
alu_3
31 532 195 581 110 0 2
14 477 243 526 194
22 152 574 644 554 0 \NUL
Circuitry for Register 1 with WRS and Store Select logic (third and fourth bit)
1 217 469 201 469
1 276 302 262 469
1 178 412 187 385
1 176 277 187 343
1 263 272 232 343
1 323 254 308 254
1 178 373 187 373
1 122 359 133 359
1 187 349 124 304
1 77 359 67 359
1 67 387 133 387
1 276 236 275 222
1 149 184 129 184
1 149 196 133 221
1 128 134 149 154
1 129 160 149 160
1 263 254 194 154
1 606 466 591 466
1 660 297 651 466
1 555 416 568 386
1 557 276 568 344
1 647 267 613 344
1 707 249 692 249
1 558 374 568 374
1 503 360 513 360
1 568 350 505 305
1 458 360 447 360
1 448 388 513 388
1 660 231 656 204
1 533 179 504 179
1 533 191 523 218
1 503 129 533 149
1 504 155 533 155
1 647 249 578 149
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
20 336 296 395 277 0
reg2_0
19 137 316 196 297 0
update
19 145 516 204 497 0
clear
5 223 531 272 482 0
24 276 338 325 266 1 1 1
31 207 422 256 337 0 2
14 162 460 211 411
3 139 431 188 382 0 0
5 79 417 128 368 0
19 12 430 71 411 0
wadr_1
19 10 402 69 383 0
wadr_0
14 113 365 162 316
15 236 278 285 229
19 66 206 125 187 0
sel
19 68 182 127 163 0
kpad_0
19 69 154 128 135 0
alu_0
31 143 212 192 127 0 2
14 91 257 140 208
22 330 54 443 34 0 \NUL
Register 2 Part A
20 724 289 783 270 0
reg2_1
19 502 305 561 286 0
update
19 526 500 585 481 0
clear
5 603 515 652 466 0
24 664 331 713 259 1 1 1
31 592 415 641 330 0 2
14 547 452 596 403
3 532 424 581 375 0 0
5 472 410 521 361 0
19 401 423 460 404 0
wadr_1
19 401 395 460 376 0
wadr_0
14 492 355 541 306
15 624 276 673 227
19 445 183 504 164 0
sel
19 446 159 505 140 0
kpad_1
19 445 134 504 115 0
alu_1
31 525 189 574 104 0 2
14 472 232 521 183
22 152 574 650 554 0 \NUL
Circuitry for Register 2 with WRS and Store Select logic (first and second bit)
22 420 458 524 438 0 \NUL
WRS Logic (10)
1 290 334 269 506
1 208 435 208 418
1 193 306 208 376
1 277 304 253 376
1 185 406 208 406
1 125 392 140 392
1 322 286 337 286
1 201 506 224 506
1 208 382 159 340
1 80 392 66 392
1 68 420 140 420
1 144 196 122 196
1 144 208 137 232
1 125 144 144 166
1 124 172 144 172
1 290 268 282 253
1 277 286 189 166
1 678 327 649 490
1 593 427 593 411
1 558 295 593 369
1 665 297 638 369
1 578 399 593 399
1 518 385 533 385
1 710 279 725 279
1 582 490 604 490
1 593 375 538 330
1 473 385 457 385
1 457 413 533 413
1 526 173 501 173
1 526 185 518 207
1 501 124 526 143
1 502 149 526 149
1 678 261 670 251
1 665 279 571 143
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
20 336 291 395 272 0
reg2_2
19 137 309 196 290 0
update
19 168 512 227 493 0
clear
5 239 527 288 478 0
24 276 333 325 261 1 1 1
31 222 417 271 332 0 2
14 170 469 219 420
3 162 426 211 377 0 0
5 102 412 151 363 0
19 26 425 85 406 0
wadr_1
19 29 397 88 378 0
wadr_0
14 103 353 152 304
15 241 274 290 225
19 65 201 124 182 0
sel
19 66 177 125 158 0
kpad_2
19 65 152 124 133 0
alu_2
31 143 207 192 122 0 2
14 92 251 141 202
22 330 54 445 34 0 \NUL
Register 2 Part B
20 707 293 766 274 0
reg2_3
19 511 307 570 288 0
update
19 544 519 603 500 0
clear
5 614 534 663 485 0
24 647 335 696 263 1 1 1
31 593 419 642 334 0 2
14 544 467 593 418
3 533 428 582 379 0 0
5 473 414 522 365 0
19 404 427 463 408 0
wadr_1
19 402 399 461 380 0
wadr_0
14 491 353 540 304
15 614 275 663 226
19 431 186 490 167 0
sel
19 430 162 489 143 0
kpad_3
19 430 138 489 119 0
alu_3
31 509 192 558 107 0 2
14 462 233 511 184
22 152 574 644 554 0 \NUL
Circuitry for Register 2 with WRS and Store Select logic (third and fourth bit)
1 290 329 285 502
1 216 444 223 413
1 193 299 223 371
1 277 299 268 371
1 208 401 223 401
1 148 387 163 387
1 322 281 337 281
1 224 502 240 502
1 223 377 149 328
1 103 387 85 387
1 82 415 163 415
1 144 191 121 191
1 144 203 138 226
1 121 142 144 161
1 122 167 144 167
1 290 263 287 249
1 277 281 189 161
1 661 331 660 509
1 590 442 594 415
1 567 297 594 373
1 648 301 639 373
1 579 403 594 403
1 519 389 534 389
1 693 283 708 283
1 600 509 615 509
1 594 379 537 328
1 474 389 458 389
1 460 417 534 417
1 510 176 487 176
1 510 188 508 208
1 486 128 510 146
1 486 152 510 152
1 661 265 660 250
1 648 283 555 146
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
20 289 247 348 228 0
reg3_0
19 85 280 144 261 0
update
19 115 469 174 450 0
clear
5 187 484 236 435 0
24 229 289 278 217 1 1 1
19 13 385 72 366 0
wadr_1
19 13 357 72 338 0
wadr_0
31 145 377 194 292 0 2
14 98 436 147 387
3 85 386 134 337 0 0
14 47 330 96 281
22 330 54 443 34 0 \NUL
Register 3 Part A
15 196 235 245 186
19 54 198 113 179 0
sel
19 53 174 112 155 0
kpad_0
19 53 151 112 132 0
alu_0
31 118 204 167 119 0 2
14 73 244 122 195
20 696 241 755 222 0
reg3_1
19 491 292 550 273 0
update
19 518 480 577 461 0
clear
5 590 495 639 446 0
24 624 289 673 217 1 1 1
19 422 399 481 380 0
wadr_1
19 423 371 482 352 0
wadr_0
31 552 391 601 306 0 2
14 505 439 554 390
3 492 400 541 351 0 0
14 462 343 511 294
15 592 232 641 183
19 445 178 504 159 0
sel
19 443 154 502 135 0
kpad_1
19 446 130 505 111 0
alu_1
31 513 184 562 99 0 2
14 468 236 517 187
22 152 574 650 554 0 \NUL
Circuitry for Register 3 with WRS and Store Select logic (first and second bit)
22 299 387 403 367 0 \NUL
WRS Logic (11)
1 188 459 171 459
1 243 285 233 459
1 144 411 146 373
1 141 270 146 331
1 230 255 191 331
1 290 237 275 237
1 69 347 86 347
1 86 375 69 375
1 131 361 146 361
1 146 337 93 305
1 119 188 110 188
1 119 200 119 219
1 109 141 119 158
1 109 164 119 164
1 242 210 243 219
1 164 158 230 237
1 591 470 574 470
1 638 285 636 470
1 551 414 553 387
1 547 282 553 345
1 625 255 598 345
1 697 231 670 237
1 479 361 493 361
1 493 389 478 389
1 538 375 553 375
1 553 351 508 318
1 514 168 501 168
1 514 180 514 211
1 502 120 514 138
1 499 144 514 144
1 638 207 638 219
1 559 138 625 237
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
20 285 238 344 219 0
reg3_2
19 89 285 148 266 0
update
19 116 474 175 455 0
clear
5 184 489 233 440 0
24 223 280 272 208 1 1 1
19 26 390 85 371 0
wadr_1
19 26 362 85 343 0
wadr_0
31 151 382 200 297 0 2
14 103 436 152 387
3 91 391 140 342 0 0
14 58 334 107 285
22 330 54 445 34 0 \NUL
Register 3 Part B
15 187 222 236 173
19 40 195 99 176 0
sel
19 40 171 99 152 0
kpad_2
19 40 145 99 126 0
alu_2
31 109 201 158 116 0 2
14 61 247 110 198
20 687 238 746 219 0
reg3_3
19 491 288 550 269 0
update
19 509 476 568 457 0
clear
5 582 491 631 442 0
24 626 280 675 208 1 1 1
19 422 390 481 371 0
wadr_1
19 421 362 480 343 0
wadr_0
31 554 382 603 297 0 2
14 506 435 555 386
3 493 391 542 342 0 0
14 463 337 512 288
15 592 223 641 174
19 463 195 522 176 0
sel
19 463 171 522 152 0
kpad_3
19 463 146 522 127 0
alu_3
31 534 201 583 116 0 2
14 488 245 537 196
22 152 574 644 554 0 \NUL
Circuitry for Register 3 with WRS and Store Select logic (third and fourth bit)
1 185 464 172 464
1 237 276 230 464
1 149 411 152 378
1 145 275 152 336
1 224 246 197 336
1 286 228 269 228
1 82 352 92 352
1 92 380 82 380
1 137 366 152 366
1 152 342 104 309
1 110 185 96 185
1 110 197 107 222
1 96 135 110 155
1 96 161 110 161
1 233 197 237 210
1 155 155 224 228
1 583 466 565 466
1 640 276 628 466
1 552 410 555 378
1 547 278 555 336
1 627 246 600 336
1 688 228 672 228
1 477 352 494 352
1 494 380 478 380
1 539 366 555 366
1 555 342 509 312
1 535 185 519 185
1 535 197 534 220
1 519 136 535 155
1 519 161 535 161
1 638 198 640 210
1 580 155 627 228
38 10
22 322 49 446 29 0 \NUL
ALU Input 1 reader
20 636 384 695 365 0
in1_3
20 280 378 339 359 0
in1_2
20 317 163 376 144 0
in1_0
19 132 215 191 196 0
adr1_1
19 141 243 200 224 0
adr1_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
31 251 199 300 114 0 1
14 194 286 243 237
19 99 401 158 382 0
reg0_2
19 462 409 521 390 0
reg0_3
19 127 187 186 168 0
reg0_0
19 452 190 511 171 0
reg0_1
20 638 166 697 147 0
in1_1
19 102 378 161 359 0
reg1_2
19 462 384 521 365 0
reg1_3
19 125 163 184 144 0
reg1_0
19 457 166 516 147 0
reg1_1
19 101 356 160 337 0
reg2_2
19 462 360 521 341 0
reg2_3
19 134 139 193 120 0
reg2_0
19 475 139 534 120 0
reg2_1
19 132 332 191 313 0
reg3_2
19 488 334 547 315 0
reg3_3
19 161 113 220 94 0
reg3_0
19 498 113 557 94 0
reg3_1
19 96 450 155 431 0
adr1_1
19 113 474 172 455 0
adr1_0
31 219 414 268 329 0 1
14 170 516 219 467
19 458 217 517 198 0
adr1_1
19 468 245 527 226 0
adr1_0
31 580 202 629 117 0 1
14 528 287 577 238
19 468 434 527 415 0
adr1_1
19 474 462 533 443 0
adr1_0
31 578 420 627 335 0 1
14 532 509 581 460
22 152 574 620 554 0 \NUL
Circuitry for ALU Input 1 reader with Reading Address logic (all four bits)
22 350 489 502 469 0 \NUL
Read Register 1 Logic 
22 233 96 318 76 0 \NUL
First bit mux
22 563 92 667 72 0 \NUL
Second bit mux
22 220 322 309 302 0 \NUL
Third bit mux
22 576 320 673 300 0 \NUL
Fourth bit mux
1 240 261 252 195
1 297 153 318 153
1 183 177 252 159
1 181 153 252 153
1 190 129 252 147
1 217 103 252 141
1 216 491 220 410
1 574 262 581 198
1 578 484 579 416
1 626 156 639 156
1 265 368 281 368
1 624 374 637 374
1 508 180 581 162
1 155 391 220 374
1 518 399 579 380
1 554 103 581 144
1 531 129 581 150
1 581 156 513 156
1 220 356 188 322
1 220 362 157 346
1 158 368 220 368
1 544 324 579 362
1 518 350 579 368
1 518 374 579 374
1 220 392 152 440
1 220 398 169 464
1 579 398 524 424
1 579 404 530 452
1 581 180 514 207
1 581 186 524 235
1 252 177 188 205
1 252 183 197 233
38 11
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
20 674 376 733 357 0
in2_3
20 305 378 364 359 0
in2_2
20 665 157 724 138 0
in2_1
20 306 151 365 132 0
in2_0
22 315 58 439 38 0 \NUL
ALU Input 2 reader
19 485 209 544 190 0
adr2_1
19 497 235 556 216 0
adr2_0
31 251 187 300 102 0 1
14 199 279 248 230
19 106 404 165 385 0
reg0_2
19 481 402 540 383 0
reg0_3
19 136 181 195 162 0
reg0_0
19 481 184 540 165 0
reg0_1
19 124 378 183 359 0
reg1_2
19 483 376 542 357 0
reg1_3
19 140 151 199 132 0
reg1_0
19 488 157 547 138 0
reg1_1
19 132 352 191 333 0
reg2_2
19 494 345 553 326 0
reg2_3
19 165 122 224 103 0
reg2_0
19 498 128 557 109 0
reg2_1
19 152 323 211 304 0
reg3_2
19 524 320 583 301 0
reg3_3
19 180 93 239 74 0
reg3_0
19 523 101 582 82 0
reg3_1
31 242 414 291 329 0 1
14 192 504 241 455
31 604 193 653 108 0 1
14 554 280 603 231
31 612 412 661 327 0 1
14 564 506 613 457
19 488 431 547 412 0
adr2_1
19 509 459 568 440 0
adr2_0
19 145 205 204 186 0
adr2_1
19 156 234 215 215 0
adr2_0
19 123 427 182 408 0
adr2_1
19 135 455 194 436 0
adr2_0
22 152 574 620 554 0 \NUL
Circuitry for ALU Input 2 reader with Reading Address logic (all four bits)
22 378 488 530 468 0 \NUL
Read Register 2 Logic 
1 245 254 252 183
1 192 171 252 147
1 196 141 252 141
1 221 112 252 135
1 236 83 252 129
1 238 479 243 410
1 600 255 605 189
1 610 481 613 408
1 537 174 605 153
1 162 394 243 374
1 537 392 613 372
1 579 91 605 135
1 554 118 605 141
1 605 147 544 147
1 243 356 208 313
1 243 362 188 342
1 180 368 243 368
1 580 310 613 354
1 550 335 613 360
1 539 366 613 366
1 650 147 666 147
1 297 141 307 141
1 288 368 306 368
1 658 366 675 366
1 544 421 613 390
1 565 449 613 396
1 179 417 243 392
1 191 445 243 398
1 201 195 252 165
1 212 224 252 171
1 541 199 605 171
1 553 225 605 177
38 12
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
22 201 54 569 34 0 \NUL
Arithmetic Left Shift Calculation (Circuitry for ALU Output)
19 143 281 202 262 0
in1_2
19 141 248 200 229 0
in1_3
19 145 352 204 333 0
in1_0
19 144 315 203 296 0
in1_1
19 439 158 498 139 0
in2_0
31 499 316 548 231 0 2
20 559 280 618 261 0
alu_0
14 424 280 473 231
3 382 325 431 276 2 0
5 335 263 384 214 0
5 232 296 281 247 0
5 282 330 331 281 0
5 334 367 383 318 0
22 335 102 423 82 0 \NUL
First bit logic
4 453 416 502 367 0 0
19 386 415 445 396 0
in1_2
19 387 387 446 368 0
in1_3
22 343 450 608 430 0 \NUL
Turn off mux when shift is greater than 3
22 170 211 358 191 0 \NUL
When shift (ALU Input 1) is 0
1 495 148 500 270
1 470 255 500 276
1 428 300 500 300
1 383 286 381 238
1 383 295 278 271
1 383 305 328 305
1 380 342 383 314
1 200 305 283 305
1 199 271 233 271
1 197 238 336 238
1 201 342 335 342
1 499 391 500 312
1 443 377 454 377
1 454 405 442 405
1 545 270 560 270
38 13
20 722 283 781 264 0
alu_1
19 388 194 447 175 0
in2_1
31 668 319 717 234 0 2
19 343 325 402 306 0
in1_2
5 428 340 477 291 0
5 478 365 527 316 0
5 427 390 476 341 0
14 580 304 629 255
31 455 224 504 139 0 2
3 541 365 590 316 1 0
19 345 375 404 356 0
in1_1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
19 344 350 403 331 0
in1_3
19 15 213 74 194 0
in1_2
19 14 177 73 158 0
in1_3
19 95 277 154 258 0
in1_0
19 15 242 74 223 0
in1_1
3 287 233 336 184 2 0
5 242 192 291 143 0
5 147 228 196 179 0
5 97 257 146 208 0
19 387 169 446 150 0
in2_0
4 408 272 457 223 0 0
19 339 271 398 252 0
in1_2
19 340 243 399 224 0
in1_3
4 621 549 670 500 0 0
19 549 548 608 529 0
in1_2
19 549 520 608 501 0
in1_3
22 201 54 569 34 0 \NUL
Arithmetic Left Shift Calculation (Circuitry for ALU Output)
22 380 416 511 396 0 \NUL
When shift is 0 or 1
22 83 306 185 286 0 \NUL
When shift is 1
22 335 102 442 82 0 \NUL
Second bit logic
1 714 273 723 273
1 399 315 429 315
1 401 365 428 365
1 542 326 474 315
1 542 340 524 340
1 473 365 542 354
1 626 279 669 279
1 669 303 587 340
1 501 178 669 273
1 400 340 479 340
1 288 194 288 167
1 288 203 193 203
1 288 213 143 232
1 71 232 98 232
1 71 203 148 203
1 70 167 243 167
1 333 208 456 208
1 151 267 288 222
1 444 184 456 184
1 456 178 443 159
1 396 233 409 233
1 409 261 395 261
1 454 247 456 220
1 605 510 622 510
1 622 538 605 538
1 667 524 669 315
38 14
20 730 452 789 433 0
alu_2
19 557 518 616 499 0
in1_3
19 556 546 615 527 0
in1_2
4 623 547 672 498 0 0
19 414 376 473 357 0
in1_3
19 414 404 473 385 0
in1_2
4 480 405 529 356 0 0
19 288 215 347 196 0
in1_3
19 288 243 347 224 0
in1_2
4 354 244 403 195 0 0
19 334 141 393 122 0
in2_1
19 335 166 394 147 0
in2_0
5 102 236 151 187 0
5 145 200 194 151 0
5 191 166 240 117 0
3 237 205 286 156 2 0
19 15 221 74 202 0
in1_1
19 176 246 235 227 0
in1_0
19 17 151 76 132 0
in1_3
19 16 185 75 166 0
in1_2
31 400 196 449 111 0 2
19 471 109 530 90 0
in2_2
5 293 429 342 380 0
5 239 397 288 348 0
5 187 366 236 317 0
5 101 335 150 286 0
3 411 349 460 300 2 0
19 16 382 75 363 0
in1_1
19 18 414 77 395 0
in1_0
19 14 320 73 301 0
in1_3
19 15 351 74 332 0
in1_2
31 523 340 572 255 0 2
19 404 510 463 491 0
in1_1
19 404 538 463 519 0
in1_0
19 403 455 462 436 0
in1_3
19 404 482 463 463 0
in1_2
3 474 539 523 490 0 0
4 524 497 573 448 1 0
14 624 395 673 346
31 670 488 719 403 0 2
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
22 12 54 64 34 0 \NUL
bquang
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 78 52 58 0 \NUL
Lab 2
22 201 54 569 34 0 \NUL
Arithmetic Left Shift Calculation (Circuitry for ALU Output)
22 358 573 542 553 0 \NUL
When shift is greater than 2
22 335 102 427 82 0 \NUL
Third bit logic
22 105 440 207 420 0 \NUL
When shift is 0
22 24 264 126 244 0 \NUL
When shift is 1
1 671 484 669 522
1 526 380 524 336
1 624 536 612 536
1 613 508 624 508
1 481 394 470 394
1 470 366 481 366
1 400 219 401 192
1 355 233 344 233
1 344 205 355 205
1 390 131 401 150
1 391 156 401 156
1 283 180 401 180
1 232 236 238 194
1 73 141 192 141
1 72 175 146 175
1 71 211 103 211
1 238 185 148 211
1 238 175 191 175
1 238 166 237 141
1 446 150 524 300
1 527 99 524 294
1 457 324 524 324
1 74 404 294 404
1 70 310 102 310
1 71 341 188 341
1 72 372 240 372
1 339 404 412 338
1 412 329 285 372
1 412 319 233 341
1 412 310 147 310
1 569 294 671 448
1 716 442 731 442
1 670 370 671 442
1 459 445 525 458
1 460 472 525 472
1 460 500 475 500
1 460 528 475 528
1 570 472 671 472
1 520 514 525 486
38 15
20 609 406 668 387 0
alu_3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 128 10 0 \NUL
Quang, Benjamin
22 12 54 64 34 0 \NUL
bquang
22 12 102 131 82 0 \NUL
CSE 12, Fall 2020
31 546 442 595 357 0 2
14 500 390 549 341
3 370 451 419 402 2 0
19 175 414 234 395 0
in1_2
19 174 385 233 366 0
in1_3
19 176 475 235 456 0
in1_0
19 175 441 234 422 0
in1_1
5 323 400 372 351 0
5 271 456 320 407 0
5 318 490 367 441 0
31 378 263 427 178 0 1
19 294 276 353 257 0
in1_0
19 293 251 352 232 0
in1_1
19 214 233 273 214 0
in2_3
19 233 207 292 188 0
in2_2
19 255 180 314 161 0
in2_1
19 279 154 338 135 0
in2_0
4 334 340 383 291 0 0
19 266 339 325 320 0
in1_2
19 267 311 326 292 0
in1_3
4 493 504 542 455 0 0
19 426 503 485 484 0
in1_2
19 427 475 486 456 0
in1_3
22 201 54 569 34 0 \NUL
Arithmetic Left Shift Calculation (Circuitry for ALU Output)
22 335 102 435 82 0 \NUL
Fourth bit logic
22 38 265 278 245 0 \NUL
When shift is 0-3 (ALU Input 1 00-11)
22 220 512 322 492 0 \NUL
When shift is 4
1 592 396 610 396
1 546 365 547 396
1 416 426 547 426
1 364 465 371 440
1 317 431 371 431
1 231 431 272 431
1 232 465 319 465
1 369 375 371 412
1 230 375 324 375
1 371 421 231 404
1 547 402 424 217
1 379 217 289 197
1 379 223 270 223
1 379 241 349 241
1 379 247 350 266
1 379 211 311 170
1 379 205 335 144
1 323 301 335 301
1 335 329 322 329
1 483 465 494 465
1 539 479 547 438
1 380 315 379 259
1 482 493 494 493
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
