TimeQuest Timing Analyzer report for processador
Sat Dec  9 02:20:19 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; processador                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C5T144C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.57 MHz ; 236.57 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.227 ; -61.970       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -44.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                              ;
+--------+-------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.227 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 4.262      ;
; -3.170 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 4.203      ;
; -3.085 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 4.120      ;
; -3.028 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 4.061      ;
; -3.012 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 4.047      ;
; -2.963 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 3.996      ;
; -2.955 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 3.988      ;
; -2.915 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.951      ;
; -2.889 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.924      ;
; -2.821 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 3.854      ;
; -2.773 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.809      ;
; -2.748 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.003     ; 3.781      ;
; -2.747 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.782      ;
; -2.694 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.729      ;
; -2.693 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.729      ;
; -2.680 ; ctrl:controller|Alu_SW[1]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 3.718      ;
; -2.626 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 3.664      ;
; -2.610 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.645      ;
; -2.551 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.587      ;
; -2.533 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.568      ;
; -2.519 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.001      ; 3.556      ;
; -2.480 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.515      ;
; -2.478 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.514      ;
; -2.468 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.503      ;
; -2.395 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.430      ;
; -2.356 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 3.394      ;
; -2.338 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.373      ;
; -2.317 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.006      ; 3.359      ;
; -2.289 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.324      ;
; -2.210 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.245      ;
; -2.198 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.005      ; 3.239      ;
; -2.192 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.228      ;
; -2.166 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[2]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 3.212      ;
; -2.166 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[3]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 3.212      ;
; -2.133 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|state.done                    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.169      ;
; -2.124 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.159      ;
; -2.119 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[2]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 3.165      ;
; -2.119 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[3]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 3.165      ;
; -2.103 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.001      ; 3.140      ;
; -2.095 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|state.done                    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.131      ;
; -2.047 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.006      ; 3.089      ;
; -2.026 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.062      ;
; -2.012 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|state.done                    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.048      ;
; -2.003 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[2]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 3.049      ;
; -2.003 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[3]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 3.049      ;
; -1.969 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 3.004      ;
; -1.966 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|SW_In_ACC[0]                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.007      ;
; -1.955 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.001      ; 2.992      ;
; -1.939 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[0]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 2.981      ;
; -1.931 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[1]                     ; clk          ; clk         ; 1.000        ; 0.005      ; 2.972      ;
; -1.928 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.005      ; 2.969      ;
; -1.928 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[0]                  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.969      ;
; -1.912 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|imm[1]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.955      ;
; -1.912 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|imm[2]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.955      ;
; -1.902 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|Alu_SW[0]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 2.944      ;
; -1.894 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|Alu_SW[1]                     ; clk          ; clk         ; 1.000        ; 0.005      ; 2.935      ;
; -1.866 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[0]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.906      ;
; -1.866 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[1]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.906      ;
; -1.863 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[2]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 2.909      ;
; -1.863 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[3]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 2.909      ;
; -1.861 ; ctrl:controller|Alu_SW[1]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 2.899      ;
; -1.860 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.done                    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.896      ;
; -1.855 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|imm[1]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.898      ;
; -1.855 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|imm[2]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.898      ;
; -1.819 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[0]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.859      ;
; -1.819 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[1]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.859      ;
; -1.796 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|PC[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.832      ;
; -1.790 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|imm[1]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.833      ;
; -1.790 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|imm[2]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.833      ;
; -1.769 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[0]                  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.810      ;
; -1.761 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.758 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|PC[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.794      ;
; -1.744 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[0]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 2.786      ;
; -1.736 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[1]                     ; clk          ; clk         ; 1.000        ; 0.005      ; 2.777      ;
; -1.731 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.001      ; 2.768      ;
; -1.703 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[0]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.743      ;
; -1.703 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[1]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.743      ;
; -1.695 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|SW_In_ACC[1]                  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.733      ;
; -1.692 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.005      ; 2.733      ;
; -1.683 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|PC[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.719      ;
; -1.670 ; ctrl:controller|Alu_SW[1]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 2.708      ;
; -1.657 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[1]                  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.695      ;
; -1.653 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|SW_In_ACC[0]                  ; clk          ; clk         ; 1.000        ; 0.005      ; 2.694      ;
; -1.649 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|imm[1]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.692      ;
; -1.649 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|imm[2]                        ; clk          ; clk         ; 1.000        ; 0.007      ; 2.692      ;
; -1.627 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|Alu_SW[0]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 2.669      ;
; -1.619 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|Alu_SW[1]                     ; clk          ; clk         ; 1.000        ; 0.005      ; 2.660      ;
; -1.614 ; ctrl:controller|state.Decod                           ; ctrl:controller|acc_ld                        ; clk          ; clk         ; 1.000        ; 0.010      ; 2.660      ;
; -1.613 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_wr                         ; clk          ; clk         ; 1.000        ; 0.010      ; 2.659      ;
; -1.611 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_rd                         ; clk          ; clk         ; 1.000        ; 0.010      ; 2.657      ;
; -1.611 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.006      ; 2.653      ;
; -1.597 ; ctrl:controller|state.Decod                           ; ctrl:controller|now_inst[2]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 2.643      ;
; -1.597 ; ctrl:controller|state.Decod                           ; ctrl:controller|now_inst[3]                   ; clk          ; clk         ; 1.000        ; 0.010      ; 2.643      ;
; -1.577 ; ctrl:controller|state.done                            ; ctrl:controller|acc_ld                        ; clk          ; clk         ; 1.000        ; 0.010      ; 2.623      ;
; -1.576 ; ctrl:controller|state.done                            ; ctrl:controller|RF_wr                         ; clk          ; clk         ; 1.000        ; 0.010      ; 2.622      ;
; -1.574 ; ctrl:controller|state.done                            ; ctrl:controller|RF_rd                         ; clk          ; clk         ; 1.000        ; 0.010      ; 2.620      ;
; -1.564 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 2.599      ;
; -1.563 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[0]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.603      ;
; -1.563 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[1]                   ; clk          ; clk         ; 1.000        ; 0.004      ; 2.603      ;
; -1.562 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.002      ; 2.600      ;
+--------+-------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ctrl:controller|state.init                            ; ctrl:controller|state.init                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[2]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|acc_ld                                ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_rd                                 ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_W_addr[0]                          ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_wr                                 ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; ctrl:controller|state.init                            ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.569 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.835      ;
; 0.572 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.574 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.840      ;
; 0.575 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.577 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.650 ; ctrl:controller|PC[2]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.654 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.660 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.681 ; ctrl:controller|PC[2]                                 ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.696 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.962      ;
; 0.815 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; ctrl:controller|ADDRESS[0]                            ; ctrl:controller|imm[0]                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.084      ;
; 0.870 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.137      ;
; 0.871 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.138      ;
; 0.909 ; ctrl:controller|PC[0]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.175      ;
; 0.917 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.184      ;
; 0.922 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.189      ;
; 0.931 ; ctrl:controller|state.done                            ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.949 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.964 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.232      ;
; 1.004 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 0.000        ; 0.005      ; 1.275      ;
; 1.009 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.006      ; 1.281      ;
; 1.016 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.020 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.286      ;
; 1.023 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.044 ; ctrl:controller|PC[0]                                 ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.049 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; ctrl:controller|PC[0]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.054 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.322      ;
; 1.055 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.323      ;
; 1.068 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.334      ;
; 1.075 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|imm[2]                                ; clk          ; clk         ; 0.000        ; 0.007      ; 1.348      ;
; 1.079 ; ctrl:controller|state.fetch                           ; ctrl:controller|state.Decod                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.086 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.354      ;
; 1.097 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.367      ;
; 1.100 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.370      ;
; 1.112 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.141 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.408      ;
; 1.144 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 1.411      ;
; 1.154 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 0.000        ; 0.007      ; 1.427      ;
; 1.185 ; ctrl:controller|imm[2]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.199 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.222 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.490      ;
; 1.223 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.493      ;
; 1.224 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.494      ;
; 1.250 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 0.000        ; 0.010      ; 1.526      ;
; 1.250 ; ctrl:controller|imm[0]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.006      ; 1.522      ;
; 1.253 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.521      ;
; 1.255 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.010      ; 1.531      ;
; 1.256 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.010      ; 1.532      ;
; 1.258 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.006      ; 1.530      ;
; 1.264 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 0.000        ; 0.005      ; 1.535      ;
; 1.288 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.006      ; 1.560      ;
; 1.289 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 0.000        ; 0.010      ; 1.565      ;
; 1.337 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.600      ;
; 1.337 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.600      ;
; 1.337 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.600      ;
; 1.337 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.600      ;
; 1.352 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.622      ;
; 1.352 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.622      ;
; 1.355 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.623      ;
; 1.388 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.005      ; 1.659      ;
; 1.396 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.005      ; 1.667      ;
; 1.402 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.668      ;
; 1.404 ; ctrl:controller|state.done                            ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.670      ;
; 1.406 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.672      ;
; 1.409 ; ctrl:controller|state.done                            ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.675      ;
; 1.443 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.711      ;
; 1.451 ; ctrl:controller|imm[1]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.460 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 0.000        ; 0.005      ; 1.731      ;
; 1.462 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.728      ;
; 1.510 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.776      ;
; 1.514 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.010      ; 1.790      ;
; 1.519 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.010      ; 1.795      ;
; 1.526 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.791      ;
; 1.533 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.005      ; 1.804      ;
; 1.549 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[1]                             ; clk          ; clk         ; 0.000        ; 0.005      ; 1.820      ;
; 1.551 ; ctrl:controller|state.fetch                           ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.556 ; ctrl:controller|state.fetch                           ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.822      ;
; 1.559 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.584 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.598 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.010      ; 1.874      ;
; 1.616 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.642 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; 0.010      ; 1.918      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[3]|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.226 ; 0.226 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.150 ; 0.150 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 6.923 ; 6.923 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 6.923 ; 6.923 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 6.659 ; 6.659 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 7.790 ; 7.790 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 7.569 ; 7.569 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 7.790 ; 7.790 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 7.735 ; 7.735 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 7.536 ; 7.536 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 7.767 ; 7.767 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 8.382 ; 8.382 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 8.382 ; 8.382 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 8.382 ; 8.382 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.392 ; 6.392 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 6.923 ; 6.923 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 6.659 ; 6.659 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 7.305 ; 7.305 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 7.267 ; 7.267 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 7.215 ; 7.215 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 7.217 ; 7.217 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.392 ; 6.392 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.841 ; -9.778        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -44.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.841 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.872      ;
; -0.829 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.859      ;
; -0.784 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.815      ;
; -0.772 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.802      ;
; -0.761 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.792      ;
; -0.749 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.779      ;
; -0.738 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.768      ;
; -0.701 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.733      ;
; -0.693 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.724      ;
; -0.666 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.696      ;
; -0.644 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.676      ;
; -0.643 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.673      ;
; -0.636 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.667      ;
; -0.624 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.655      ;
; -0.618 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.650      ;
; -0.615 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; ctrl:controller|Alu_SW[1]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.593 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.624      ;
; -0.579 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.610      ;
; -0.561 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.593      ;
; -0.542 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.573      ;
; -0.541 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.575      ;
; -0.537 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.569      ;
; -0.536 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.567      ;
; -0.513 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.544      ;
; -0.494 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.535      ;
; -0.494 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.535      ;
; -0.487 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.520      ;
; -0.485 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.516      ;
; -0.479 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.005      ; 1.516      ;
; -0.477 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.518      ;
; -0.477 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.518      ;
; -0.476 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.507      ;
; -0.438 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|state.done                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.470      ;
; -0.430 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|state.done                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.462      ;
; -0.429 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.004      ; 1.465      ;
; -0.428 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.459      ;
; -0.422 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.454      ;
; -0.422 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.463      ;
; -0.422 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.463      ;
; -0.412 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.443      ;
; -0.402 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 1.000        ; 0.006      ; 1.440      ;
; -0.397 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 1.000        ; 0.005      ; 1.434      ;
; -0.394 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.433      ;
; -0.394 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|imm[2]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.433      ;
; -0.392 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|state.done                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.424      ;
; -0.390 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[1]                             ; clk          ; clk         ; 1.000        ; 0.006      ; 1.428      ;
; -0.388 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 1.000        ; 0.006      ; 1.426      ;
; -0.384 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 1.000        ; 0.005      ; 1.421      ;
; -0.378 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.417      ;
; -0.378 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|imm[2]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.417      ;
; -0.377 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|Alu_SW[1]                             ; clk          ; clk         ; 1.000        ; 0.006      ; 1.415      ;
; -0.369 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.410      ;
; -0.369 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.410      ;
; -0.364 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.398      ;
; -0.361 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.396      ;
; -0.361 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.396      ;
; -0.351 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.005      ; 1.388      ;
; -0.344 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.379      ;
; -0.344 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.379      ;
; -0.340 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.372      ;
; -0.323 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.362      ;
; -0.323 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|imm[2]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.362      ;
; -0.311 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 1.000        ; 0.006      ; 1.349      ;
; -0.307 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 1.000        ; 0.005      ; 1.344      ;
; -0.305 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.339      ;
; -0.305 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.done                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.301 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.004      ; 1.337      ;
; -0.300 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.331      ;
; -0.300 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[1]                             ; clk          ; clk         ; 1.000        ; 0.006      ; 1.338      ;
; -0.289 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.324      ;
; -0.289 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.324      ;
; -0.285 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 1.000        ; 0.003      ; 1.320      ;
; -0.281 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.313      ;
; -0.274 ; ctrl:controller|state.Decod                           ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.315      ;
; -0.274 ; ctrl:controller|state.Decod                           ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 1.000        ; 0.009      ; 1.315      ;
; -0.271 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 1.000        ; 0.003      ; 1.306      ;
; -0.270 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.309      ;
; -0.270 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|imm[2]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.309      ;
; -0.268 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 1.000        ; 0.006      ; 1.306      ;
; -0.268 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.300      ;
; -0.264 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 1.000        ; 0.005      ; 1.301      ;
; -0.263 ; ctrl:controller|Alu_SW[1]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.296      ;
; -0.257 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|Alu_SW[1]                             ; clk          ; clk         ; 1.000        ; 0.006      ; 1.295      ;
; -0.244 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.275      ;
; -0.242 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.274      ;
; -0.236 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.271      ;
; -0.236 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.271      ;
; -0.226 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.260      ;
; -0.220 ; ctrl:controller|state.Decod                           ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.259      ;
; -0.220 ; ctrl:controller|state.Decod                           ; ctrl:controller|imm[2]                                ; clk          ; clk         ; 1.000        ; 0.007      ; 1.259      ;
; -0.218 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[2]                             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.252      ;
; -0.212 ; ctrl:controller|RF_wr                                 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.243      ;
; -0.212 ; ctrl:controller|RF_wr                                 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.243      ;
; -0.212 ; ctrl:controller|RF_wr                                 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.243      ;
; -0.212 ; ctrl:controller|RF_wr                                 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.001     ; 1.243      ;
; -0.209 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.004      ; 1.245      ;
; -0.205 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|Alu_SW[2]                             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.239      ;
; -0.194 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|imm[0]                                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.228      ;
; -0.194 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 1.000        ; 0.003      ; 1.229      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ctrl:controller|state.init                            ; ctrl:controller|state.init                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[2]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|acc_ld                                ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_rd                                 ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_W_addr[0]                          ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_wr                                 ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; ctrl:controller|state.init                            ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.268 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.420      ;
; 0.270 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.422      ;
; 0.272 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.424      ;
; 0.273 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.425      ;
; 0.273 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.425      ;
; 0.308 ; ctrl:controller|PC[2]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.309 ; ctrl:controller|PC[2]                                 ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.309 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.315 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.350 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.397 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.402 ; ctrl:controller|ADDRESS[0]                            ; ctrl:controller|imm[0]                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.556      ;
; 0.415 ; ctrl:controller|PC[0]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.567      ;
; 0.433 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 0.586      ;
; 0.435 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 0.588      ;
; 0.438 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.593      ;
; 0.444 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 0.597      ;
; 0.451 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 0.604      ;
; 0.453 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 0.000        ; 0.006      ; 0.611      ;
; 0.456 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.005      ; 0.613      ;
; 0.461 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.465 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.468 ; ctrl:controller|state.done                            ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.478 ; ctrl:controller|PC[0]                                 ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.479 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.482 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.634      ;
; 0.483 ; ctrl:controller|PC[0]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.635      ;
; 0.483 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.635      ;
; 0.490 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.643      ;
; 0.493 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.646      ;
; 0.493 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.646      ;
; 0.506 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|imm[2]                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.665      ;
; 0.506 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; ctrl:controller|state.fetch                           ; ctrl:controller|state.Decod                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.516 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; 0.003      ; 0.671      ;
; 0.518 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ctrl:controller|OPCODE[1]                             ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 0.000        ; 0.003      ; 0.673      ;
; 0.522 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.532 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.547 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 0.700      ;
; 0.547 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.706      ;
; 0.547 ; ctrl:controller|imm[2]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 0.701      ;
; 0.548 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.703      ;
; 0.554 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.009      ; 0.715      ;
; 0.555 ; ctrl:controller|ADDRESS[2]                            ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.009      ; 0.716      ;
; 0.556 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.711      ;
; 0.558 ; ctrl:controller|imm[0]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.005      ; 0.715      ;
; 0.564 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; 0.003      ; 0.719      ;
; 0.564 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 0.000        ; 0.003      ; 0.719      ;
; 0.565 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 0.000        ; 0.009      ; 0.726      ;
; 0.582 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.005      ; 0.739      ;
; 0.588 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 0.000        ; 0.009      ; 0.749      ;
; 0.619 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.775      ;
; 0.623 ; ctrl:controller|state.done                            ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.626 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.782      ;
; 0.628 ; ctrl:controller|state.done                            ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.632 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.005      ; 0.789      ;
; 0.634 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 0.000        ; 0.006      ; 0.792      ;
; 0.659 ; ctrl:controller|SW_In_ACC[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.812      ;
; 0.659 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.817      ;
; 0.663 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; 0.003      ; 0.818      ;
; 0.663 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|now_inst[1]                           ; clk          ; clk         ; 0.000        ; 0.003      ; 0.818      ;
; 0.671 ; ctrl:controller|imm[1]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.673 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[0]                          ; clk          ; clk         ; 0.000        ; 0.006      ; 0.831      ;
; 0.679 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.009      ; 0.840      ;
; 0.679 ; ctrl:controller|state.fetch                           ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.681 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.009      ; 0.842      ;
; 0.684 ; ctrl:controller|state.fetch                           ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.687 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.839      ;
; 0.690 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.841      ;
; 0.691 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 0.841      ;
; 0.691 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 0.841      ;
; 0.691 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 0.841      ;
; 0.691 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; -0.002     ; 0.841      ;
; 0.693 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|Alu_SW[1]                             ; clk          ; clk         ; 0.000        ; 0.006      ; 0.851      ;
; 0.696 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.852      ;
; 0.719 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.880      ;
; 0.725 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; 0.009      ; 0.886      ;
; 0.729 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.890      ;
; 0.733 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.885      ;
; 0.734 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.886      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[3]|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; start     ; clk        ; -0.127 ; -0.127 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.318 ; 0.318 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.724 ; 3.724 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.528 ; 3.528 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.525 ; 3.525 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.724 ; 3.724 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 3.985 ; 3.985 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 3.948 ; 3.948 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.528 ; 3.528 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.525 ; 3.525 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.227  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -3.227  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -61.97  ; 0.0   ; 0.0      ; 0.0     ; -44.38              ;
;  clk             ; -61.970 ; 0.000 ; N/A      ; N/A     ; -44.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.226 ; 0.226 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.318 ; 0.318 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 6.923 ; 6.923 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 6.923 ; 6.923 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 6.812 ; 6.812 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 6.659 ; 6.659 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 7.790 ; 7.790 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 7.569 ; 7.569 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 7.790 ; 7.790 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 7.735 ; 7.735 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 7.536 ; 7.536 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 7.767 ; 7.767 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 8.382 ; 8.382 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 8.382 ; 8.382 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 8.382 ; 8.382 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.392 ; 6.392 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.724 ; 3.724 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 3.985 ; 3.985 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 3.948 ; 3.948 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.528 ; 3.528 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.525 ; 3.525 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 386      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 386      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Dec  9 02:20:18 2017
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.227       -61.970 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -44.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.841        -9.778 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -44.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Sat Dec  9 02:20:19 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


