<!DOCTYPE HTML>
<html lang="vi" class="sidebar-visible no-js light">
    <head>
        <!-- Book generated using mdBook -->
        <meta charset="UTF-8">
        <title>Virtual Memory - Đắm mình vào hệ thống - Dive into Systems</title>
        <!-- Custom HTML head -->
        <meta content="text/html; charset=utf-8" http-equiv="Content-Type">
        <meta name="description" content="">
        <meta name="viewport" content="width=device-width, initial-scale=1">
        <meta name="theme-color" content="#ffffff" />

        <link rel="icon" href="../favicon.svg">
        <link rel="shortcut icon" href="../favicon.png">
        <link rel="stylesheet" href="../css/variables.css">
        <link rel="stylesheet" href="../css/general.css">
        <link rel="stylesheet" href="../css/chrome.css">
        <link rel="stylesheet" href="../css/print.css" media="print">
        <!-- Fonts -->
        <link rel="stylesheet" href="../FontAwesome/css/font-awesome.css">
        <link rel="stylesheet" href="../fonts/fonts.css">
        <!-- Highlight.js Stylesheets -->
        <link rel="stylesheet" href="../highlight.css">
        <link rel="stylesheet" href="../tomorrow-night.css">
        <link rel="stylesheet" href="../ayu-highlight.css">

        <!-- Custom theme stylesheets -->
        <!-- MathJax -->
        <script async type="text/javascript" src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.1/MathJax.js?config=TeX-AMS-MML_HTMLorMML"></script>
    </head>
    <body>
        <!-- Provide site root to javascript -->
        <script type="text/javascript">
            var path_to_root = "../";
            var default_theme = window.matchMedia("(prefers-color-scheme: dark)").matches ? "navy" : "light";
        </script>

        <!-- Work around some values being stored in localStorage wrapped in quotes -->
        <script type="text/javascript">
            try {
                var theme = localStorage.getItem('mdbook-theme');
                var sidebar = localStorage.getItem('mdbook-sidebar');

                if (theme.startsWith('"') && theme.endsWith('"')) {
                    localStorage.setItem('mdbook-theme', theme.slice(1, theme.length - 1));
                }

                if (sidebar.startsWith('"') && sidebar.endsWith('"')) {
                    localStorage.setItem('mdbook-sidebar', sidebar.slice(1, sidebar.length - 1));
                }
            } catch (e) { }
        </script>

        <!-- Set the theme before any content is loaded, prevents flash -->
        <script type="text/javascript">
            var theme;
            try { theme = localStorage.getItem('mdbook-theme'); } catch(e) { }
            if (theme === null || theme === undefined) { theme = default_theme; }
            var html = document.querySelector('html');
            html.classList.remove('no-js')
            html.classList.remove('light')
            html.classList.add(theme);
            html.classList.add('js');
        </script>

        <!-- Hide / unhide sidebar before it is displayed -->
        <script type="text/javascript">
            var html = document.querySelector('html');
            var sidebar = 'hidden';
            if (document.body.clientWidth >= 1080) {
                try { sidebar = localStorage.getItem('mdbook-sidebar'); } catch(e) { }
                sidebar = sidebar || 'visible';
            }
            html.classList.remove('sidebar-visible');
            html.classList.add("sidebar-" + sidebar);
        </script>

        <nav id="sidebar" class="sidebar" aria-label="Table of contents">
            <div class="sidebar-scrollbox">
                <ol class="chapter"><li class="chapter-item expanded "><a href="../index.html"><strong aria-hidden="true">1.</strong> Home</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../copyright.html"><strong aria-hidden="true">1.1.</strong> Copyright</a></li><li class="chapter-item expanded "><a href="../acknowledgements.html"><strong aria-hidden="true">1.2.</strong> Acknowledgements</a></li><li class="chapter-item expanded "><a href="../preface.html"><strong aria-hidden="true">1.3.</strong> Preface</a></li></ol></li><li class="chapter-item expanded "><a href="../introduction.html"><strong aria-hidden="true">2.</strong> Introduction</a></li><li class="chapter-item expanded "><a href="../C4-Binary/index.html"><strong aria-hidden="true">3.</strong> Binary and Data Representation</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C4-Binary/bases.html"><strong aria-hidden="true">3.1.</strong> Number Bases and Unsigned Integers</a></li><li class="chapter-item expanded "><a href="../C4-Binary/conversion.html"><strong aria-hidden="true">3.2.</strong> Converting Between Bases</a></li><li class="chapter-item expanded "><a href="../C4-Binary/signed.html"><strong aria-hidden="true">3.3.</strong> Signed Binary Integers</a></li><li class="chapter-item expanded "><a href="../C4-Binary/arithmetic.html"><strong aria-hidden="true">3.4.</strong> Binary Integer Arithmetic</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C4-Binary/arithmetic_addition.html"><strong aria-hidden="true">3.4.1.</strong> Addition</a></li><li class="chapter-item expanded "><a href="../C4-Binary/arithmetic_subtraction.html"><strong aria-hidden="true">3.4.2.</strong> Subtraction</a></li><li class="chapter-item expanded "><a href="../C4-Binary/arithmetic_mult_div.html"><strong aria-hidden="true">3.4.3.</strong> Multiplication & Division</a></li></ol></li><li class="chapter-item expanded "><a href="../C4-Binary/overflow.html"><strong aria-hidden="true">3.5.</strong> Overflow</a></li><li class="chapter-item expanded "><a href="../C4-Binary/bitwise.html"><strong aria-hidden="true">3.6.</strong> Bitwise Operators</a></li><li class="chapter-item expanded "><a href="../C4-Binary/byte_order.html"><strong aria-hidden="true">3.7.</strong> Integer Byte Order</a></li><li class="chapter-item expanded "><a href="../C4-Binary/floating_point.html"><strong aria-hidden="true">3.8.</strong> Real Numbers in Binary</a></li><li class="chapter-item expanded "><a href="../C4-Binary/summary.html"><strong aria-hidden="true">3.9.</strong> Summary</a></li></ol></li><li class="chapter-item expanded "><a href="../C5-Arch/index.html"><strong aria-hidden="true">4.</strong> What von Neumann Knew: Computer Architecture</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C5-Arch/hist.html"><strong aria-hidden="true">4.1.</strong> The Origins of Modern Computing</a></li><li class="chapter-item expanded "><a href="../C5-Arch/von.html"><strong aria-hidden="true">4.2.</strong> The von Neumann Architecture</a></li><li class="chapter-item expanded "><a href="../C5-Arch/gates.html"><strong aria-hidden="true">4.3.</strong> Logic Gates</a></li><li class="chapter-item expanded "><a href="../C5-Arch/circuits.html"><strong aria-hidden="true">4.4.</strong> Circuits</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C5-Arch/arithlogiccircs.html"><strong aria-hidden="true">4.4.1.</strong> Arithmetic and Logic Circuits</a></li><li class="chapter-item expanded "><a href="../C5-Arch/controlcircs.html"><strong aria-hidden="true">4.4.2.</strong> Control Circuits</a></li><li class="chapter-item expanded "><a href="../C5-Arch/storagecircs.html"><strong aria-hidden="true">4.4.3.</strong> Storage Circuits</a></li></ol></li><li class="chapter-item expanded "><a href="../C5-Arch/cpu.html"><strong aria-hidden="true">4.5.</strong> Building a Processor</a></li><li class="chapter-item expanded "><a href="../C5-Arch/instrexec.html"><strong aria-hidden="true">4.6.</strong> The Processor’s Execution of Program Instructions</a></li><li class="chapter-item expanded "><a href="../C5-Arch/pipelining.html"><strong aria-hidden="true">4.7.</strong> Pipelining Instruction Execution</a></li><li class="chapter-item expanded "><a href="../C5-Arch/pipelining_advanced.html"><strong aria-hidden="true">4.8.</strong> Advanced Pipelining Considerations</a></li><li class="chapter-item expanded "><a href="../C5-Arch/modern.html"><strong aria-hidden="true">4.9.</strong> Looking Ahead: CPUs Today</a></li><li class="chapter-item expanded "><a href="../C5-Arch/summary.html"><strong aria-hidden="true">4.10.</strong> Summary</a></li></ol></li><li class="chapter-item expanded "><a href="../C6-asm_intro/index.html"><strong aria-hidden="true">5.</strong> Under the C: Dive into Assembly</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/index.html"><strong aria-hidden="true">6.</strong> -bit x86 Assembly</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C7-x86_64/basics.html"><strong aria-hidden="true">6.1.</strong> Assembly Basics</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/common.html"><strong aria-hidden="true">6.2.</strong> Common Instructions</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/arithmetic.html"><strong aria-hidden="true">6.3.</strong> Additional Arithmetic Instructions</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/conditional_control_loops.html"><strong aria-hidden="true">6.4.</strong> Conditional Control and Loops</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C7-x86_64/preliminaries.html"><strong aria-hidden="true">6.4.1.</strong> Preliminaries</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/if_statements.html"><strong aria-hidden="true">6.4.2.</strong> If Statements</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/loops.html"><strong aria-hidden="true">6.4.3.</strong> Loops</a></li></ol></li><li class="chapter-item expanded "><a href="../C7-x86_64/functions.html"><strong aria-hidden="true">6.5.</strong> Functions in Assembly</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/recursion.html"><strong aria-hidden="true">6.6.</strong> Recursion</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/arrays.html"><strong aria-hidden="true">6.7.</strong> Arrays in Assembly</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/matrices.html"><strong aria-hidden="true">6.8.</strong> Matrices in Assembly</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/structs.html"><strong aria-hidden="true">6.9.</strong> Structs in Assembly</a></li><li class="chapter-item expanded "><a href="../C7-x86_64/buffer_overflow.html"><strong aria-hidden="true">6.10.</strong> Buffer Overflows</a></li></ol></li><li class="chapter-item expanded "><a href="../C8-IA32/index.html"><strong aria-hidden="true">7.</strong> 64-bit x86 Assembly</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C8-IA32/basics.html"><strong aria-hidden="true">7.1.</strong> Assembly Basics</a></li><li class="chapter-item expanded "><a href="../C8-IA32/common.html"><strong aria-hidden="true">7.2.</strong> Common Instructions</a></li><li class="chapter-item expanded "><a href="../C8-IA32/arithmetic.html"><strong aria-hidden="true">7.3.</strong> Additional Arithmetic Instructions</a></li><li class="chapter-item expanded "><a href="../C8-IA32/conditional_control_loops.html"><strong aria-hidden="true">7.4.</strong> Conditional Control and Loops</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C8-IA32/preliminaries.html"><strong aria-hidden="true">7.4.1.</strong> Preliminaries</a></li><li class="chapter-item expanded "><a href="../C8-IA32/if_statements.html"><strong aria-hidden="true">7.4.2.</strong> If Statements</a></li><li class="chapter-item expanded "><a href="../C8-IA32/loops.html"><strong aria-hidden="true">7.4.3.</strong> Loops</a></li></ol></li><li class="chapter-item expanded "><a href="../C8-IA32/functions.html"><strong aria-hidden="true">7.5.</strong> Functions in Assembly</a></li><li class="chapter-item expanded "><a href="../C8-IA32/recursion.html"><strong aria-hidden="true">7.6.</strong> Recursion</a></li><li class="chapter-item expanded "><a href="../C8-IA32/arrays.html"><strong aria-hidden="true">7.7.</strong> Arrays in Assembly</a></li><li class="chapter-item expanded "><a href="../C8-IA32/matrices.html"><strong aria-hidden="true">7.8.</strong> Matrices in Assembly</a></li><li class="chapter-item expanded "><a href="../C8-IA32/structs.html"><strong aria-hidden="true">7.9.</strong> Structs in Assembly</a></li><li class="chapter-item expanded "><a href="../C8-IA32/buffer_overflow.html"><strong aria-hidden="true">7.10.</strong> Buffer Overflows</a></li></ol></li><li class="chapter-item expanded "><a href="../C9-ARM64/index.html"><strong aria-hidden="true">8.</strong> ARMv8 Assembly</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C9-ARM64/basics.html"><strong aria-hidden="true">8.1.</strong> Assembly Basics</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/common.html"><strong aria-hidden="true">8.2.</strong> Common Instructions</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/arithmetic.html"><strong aria-hidden="true">8.3.</strong> Arithmetic Instructions</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/conditional_control_loops.html"><strong aria-hidden="true">8.4.</strong> Conditional Control and Loops</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C9-ARM64/preliminaries.html"><strong aria-hidden="true">8.4.1.</strong> Preliminaries</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/if_statements.html"><strong aria-hidden="true">8.4.2.</strong> If Statements</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/loops.html"><strong aria-hidden="true">8.4.3.</strong> Loops</a></li></ol></li><li class="chapter-item expanded "><a href="../C9-ARM64/functions.html"><strong aria-hidden="true">8.5.</strong> Functions in Assembly</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/recursion.html"><strong aria-hidden="true">8.6.</strong> Recursion</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/arrays.html"><strong aria-hidden="true">8.7.</strong> Arrays in Assembly</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/matrices.html"><strong aria-hidden="true">8.8.</strong> Matrices in Assembly</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/structs.html"><strong aria-hidden="true">8.9.</strong> Structs in Assembly</a></li><li class="chapter-item expanded "><a href="../C9-ARM64/buffer_overflow.html"><strong aria-hidden="true">8.10.</strong> Buffer Overflows</a></li></ol></li><li class="chapter-item expanded "><a href="../C10-asm_takeaways/index.html"><strong aria-hidden="true">9.</strong> Key Assembly Takeaways</a></li><li class="chapter-item expanded "><a href="../C11-MemHierarchy/index.html"><strong aria-hidden="true">10.</strong> Storage and the Memory Hierarchy</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C11-MemHierarchy/mem_hierarchy.html"><strong aria-hidden="true">10.1.</strong> The Memory Hierarchy</a></li><li class="chapter-item expanded "><a href="../C11-MemHierarchy/devices.html"><strong aria-hidden="true">10.2.</strong> Storage Devices</a></li><li class="chapter-item expanded "><a href="../C11-MemHierarchy/locality.html"><strong aria-hidden="true">10.3.</strong> Locality</a></li><li class="chapter-item expanded "><a href="../C11-MemHierarchy/caching.html"><strong aria-hidden="true">10.4.</strong> Caching</a></li><li class="chapter-item expanded "><a href="../C11-MemHierarchy/cachegrind.html"><strong aria-hidden="true">10.5.</strong> Cache Analysis and Cachegrind</a></li><li class="chapter-item expanded "><a href="../C11-MemHierarchy/coherency.html"><strong aria-hidden="true">10.6.</strong> Looking Ahead: Caching on Multicore Processors</a></li><li class="chapter-item expanded "><a href="../C11-MemHierarchy/summary.html"><strong aria-hidden="true">10.7.</strong> Summary</a></li></ol></li><li class="chapter-item expanded "><a href="../C12-CodeOpt/index.html"><strong aria-hidden="true">11.</strong> Code Optimization</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C12-CodeOpt/basic.html"><strong aria-hidden="true">11.1.</strong> First Steps</a></li><li class="chapter-item expanded "><a href="../C12-CodeOpt/loops_functions.html"><strong aria-hidden="true">11.2.</strong> Other Compiler Optimizations</a></li><li class="chapter-item expanded "><a href="../C12-CodeOpt/memory_considerations.html"><strong aria-hidden="true">11.3.</strong> Memory Considerations</a></li><li class="chapter-item expanded "><a href="../C12-CodeOpt/summary.html"><strong aria-hidden="true">11.4.</strong> Summary</a></li></ol></li><li class="chapter-item expanded "><a href="../C13-OS/index.html"><strong aria-hidden="true">12.</strong> The Operating System</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C13-OS/impl.html"><strong aria-hidden="true">12.1.</strong> Booting and Running</a></li><li class="chapter-item expanded "><a href="../C13-OS/processes.html"><strong aria-hidden="true">12.2.</strong> Processes</a></li><li class="chapter-item expanded "><a href="../C13-OS/vm.html" class="active"><strong aria-hidden="true">12.3.</strong> Virtual Memory</a></li><li class="chapter-item expanded "><a href="../C13-OS/ipc.html"><strong aria-hidden="true">12.4.</strong> Interprocess Communication</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C13-OS/ipc_signals.html"><strong aria-hidden="true">12.4.1.</strong> Signals</a></li><li class="chapter-item expanded "><a href="../C13-OS/ipc_msging.html"><strong aria-hidden="true">12.4.2.</strong> Message Passing</a></li><li class="chapter-item expanded "><a href="../C13-OS/ipc_shm.html"><strong aria-hidden="true">12.4.3.</strong> Shared Memory</a></li></ol></li><li class="chapter-item expanded "><a href="../C13-OS/advanced.html"><strong aria-hidden="true">12.5.</strong> Summary and Other OS Functionality</a></li></ol></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/index.html"><strong aria-hidden="true">13.</strong> Leveraging Shared Memory in the Multicore Era</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C14-SharedMemory/multicore.html"><strong aria-hidden="true">13.1.</strong> Programming Multicore Systems</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/posix.html"><strong aria-hidden="true">13.2.</strong> POSIX Threads</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/synchronization.html"><strong aria-hidden="true">13.3.</strong> Synchronizing Threads</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C14-SharedMemory/mutex.html"><strong aria-hidden="true">13.3.1.</strong> Mutual Exclusion</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/semaphores.html"><strong aria-hidden="true">13.3.2.</strong> Semaphores</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/other_syncs.html"><strong aria-hidden="true">13.3.3.</strong> Other Synchronization Constructs</a></li></ol></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/performance.html"><strong aria-hidden="true">13.4.</strong> Measuring Parallel Performance</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C14-SharedMemory/performance_basics.html"><strong aria-hidden="true">13.4.1.</strong> Parallel Performance Basics</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/performance_advanced.html"><strong aria-hidden="true">13.4.2.</strong> Advanced Topics</a></li></ol></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/cache_coherence.html"><strong aria-hidden="true">13.5.</strong> Cache Coherence</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/thread_safety.html"><strong aria-hidden="true">13.6.</strong> Thread Safety</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/openmp.html"><strong aria-hidden="true">13.7.</strong> Implicit Threading with OpenMP</a></li><li class="chapter-item expanded "><a href="../C14-SharedMemory/summary.html"><strong aria-hidden="true">13.8.</strong> Summary</a></li></ol></li><li class="chapter-item expanded "><a href="../C15-Parallel/index.html"><strong aria-hidden="true">14.</strong> Looking Ahead: Other Parallel Systems</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../C15-Parallel/gpu.html"><strong aria-hidden="true">14.1.</strong> Hardware Acceleration and CUDA</a></li><li class="chapter-item expanded "><a href="../C15-Parallel/distrmem.html"><strong aria-hidden="true">14.2.</strong> Distributed Memory Systems</a></li><li class="chapter-item expanded "><a href="../C15-Parallel/cloud.html"><strong aria-hidden="true">14.3.</strong> To Exascale and Beyond</a></li></ol></li></ol>
            </div>
            <div id="sidebar-resize-handle" class="sidebar-resize-handle"></div>
        </nav>

        <div id="page-wrapper" class="page-wrapper">

            <div class="page">
                <div id="menu-bar-hover-placeholder"></div>
                <div id="menu-bar" class="menu-bar sticky bordered">
                    <div class="left-buttons">
                        <button id="sidebar-toggle" class="icon-button" type="button" title="Toggle Table of Contents" aria-label="Toggle Table of Contents" aria-controls="sidebar">
                            <i class="fa fa-bars"></i>
                        </button>
                        <button id="theme-toggle" class="icon-button" type="button" title="Change theme" aria-label="Change theme" aria-haspopup="true" aria-expanded="false" aria-controls="theme-list">
                            <i class="fa fa-paint-brush"></i>
                        </button>
                        <ul id="theme-list" class="theme-popup" aria-label="Themes" role="menu">
                            <li role="none"><button role="menuitem" class="theme" id="light">Light (default)</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="rust">Rust</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="coal">Coal</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="navy">Navy</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="ayu">Ayu</button></li>
                        </ul>
                        <button id="search-toggle" class="icon-button" type="button" title="Search. (Shortkey: s)" aria-label="Toggle Searchbar" aria-expanded="false" aria-keyshortcuts="S" aria-controls="searchbar">
                            <i class="fa fa-search"></i>
                        </button>
                    </div>

                    <h1 class="menu-title">Đắm mình vào hệ thống - Dive into Systems</h1>

                    <div class="right-buttons">
                        <a href="../print.html" title="Print this book" aria-label="Print this book">
                            <i id="print-button" class="fa fa-print"></i>
                        </a>
                    </div>
                </div>

                <div id="search-wrapper" class="hidden">
                    <form id="searchbar-outer" class="searchbar-outer">
                        <input type="search" id="searchbar" name="searchbar" placeholder="Search this book ..." aria-controls="searchresults-outer" aria-describedby="searchresults-header">
                    </form>
                    <div id="searchresults-outer" class="searchresults-outer hidden">
                        <div id="searchresults-header" class="searchresults-header"></div>
                        <ul id="searchresults">
                        </ul>
                    </div>
                </div>
                <!-- Apply ARIA attributes after the sidebar and the sidebar toggle button are added to the DOM -->
                <script type="text/javascript">
                    document.getElementById('sidebar-toggle').setAttribute('aria-expanded', sidebar === 'visible');
                    document.getElementById('sidebar').setAttribute('aria-hidden', sidebar !== 'visible');
                    Array.from(document.querySelectorAll('#sidebar a')).forEach(function(link) {
                        link.setAttribute('tabIndex', sidebar === 'visible' ? 0 : -1);
                    });
                </script>

                <div id="content" class="content">
                    <main>
                        <h2 id="133-bộ-nhớ-ảo-virtual-memory"><a class="header" href="#133-bộ-nhớ-ảo-virtual-memory">13.3. Bộ nhớ ảo (Virtual Memory)</a></h2>
<p><strong>Process abstraction</strong> (trừu tượng hóa tiến trình) của OS cung cấp cho mỗi process một <strong>virtual memory space</strong> (không gian bộ nhớ ảo).<br />
<strong>Virtual memory</strong> (bộ nhớ ảo) là một abstraction cung cấp cho mỗi process <strong>một không gian địa chỉ logic riêng tư</strong> để lưu trữ lệnh và dữ liệu của nó.</p>
<p>Không gian địa chỉ ảo của mỗi process có thể được hình dung như một mảng các byte có thể địa chỉ hóa, từ địa chỉ <code>0</code> đến một địa chỉ tối đa nào đó.<br />
Ví dụ: trên hệ thống 32-bit, địa chỉ tối đa là <code>2^32 - 1</code>.<br />
Các process <strong>không thể</strong> truy cập nội dung của không gian địa chỉ của nhau.</p>
<p>Một số phần của không gian địa chỉ ảo của process đến từ <strong>binary executable file</strong> (tệp thực thi nhị phân) mà nó đang chạy (ví dụ: phần <em>text</em> chứa các lệnh chương trình từ tệp <code>a.out</code>).<br />
Các phần khác của không gian địa chỉ ảo được tạo ra <strong>tại thời gian chạy</strong> (runtime) (ví dụ: phần <em>stack</em>).</p>
<p>Hệ điều hành triển khai virtual memory như một phần của abstraction <strong>lone view</strong> (cái nhìn riêng biệt) của process.<br />
Nghĩa là, mỗi process chỉ tương tác với bộ nhớ thông qua <strong>không gian địa chỉ ảo của riêng nó</strong>, thay vì thực tế là nhiều process đang đồng thời chia sẻ bộ nhớ vật lý (RAM) của máy tính.</p>
<p>OS cũng sử dụng cơ chế virtual memory để <strong>bảo vệ</strong> các process khỏi việc truy cập vào bộ nhớ của nhau.</p>
<p>Ví dụ, hãy xem chương trình C đơn giản sau:</p>
<pre><code class="language-c">/* a simple program */
#include &lt;stdio.h&gt;

int main(int argc, char* argv[]) {
    int x, y;

    printf(&quot;enter a value: &quot;);
    scanf(&quot;%d&quot;, &amp;y);

    if (y &gt; 10) {
        x = y;
    } else {
        x = 6;
    }
    printf(&quot;x is %d\n&quot;, x);

    return 0;
}
</code></pre>
<p>Nếu hai process đồng thời thực thi chương trình này, mỗi process sẽ nhận được <strong>bản sao riêng</strong> của bộ nhớ stack như một phần của không gian địa chỉ ảo riêng biệt.<br />
Kết quả là, nếu một process thực thi <code>x = 6</code> thì điều đó <strong>không ảnh hưởng</strong> đến giá trị của <code>x</code> trong process còn lại — mỗi process có bản sao riêng của <code>x</code> trong không gian địa chỉ ảo riêng của mình, như minh họa trong <strong>Hình 1</strong>.</p>
<p><img src="_images/vas.png" alt="virtual address space" /></p>
<p><strong>Hình 1.</strong> Hai lần thực thi <code>a.out</code> tạo ra hai process, mỗi process chạy một instance độc lập của chương trình <code>a.out</code>.<br />
Mỗi process có <strong>không gian địa chỉ ảo riêng</strong>, chứa bản sao của lệnh chương trình, biến toàn cục, và vùng bộ nhớ stack và heap.<br />
Ví dụ: mỗi process có thể có một biến cục bộ <code>x</code> trong phần stack của không gian địa chỉ ảo của nó.</p>
<p>Không gian địa chỉ ảo của một process được chia thành nhiều <strong>section</strong> (phần), mỗi phần lưu trữ một loại dữ liệu khác nhau của process:</p>
<ul>
<li><strong>Phần trên cùng</strong> (ở các địa chỉ thấp nhất) được <strong>dành riêng cho OS</strong> và chỉ có thể truy cập ở <strong>kernel mode</strong>.</li>
<li><strong>Phần text</strong> và <strong>phần data</strong> của không gian địa chỉ ảo được khởi tạo từ tệp thực thi chương trình (<code>a.out</code>):
<ul>
<li><strong>Text section</strong> chứa các lệnh chương trình.</li>
<li><strong>Data section</strong> chứa các biến toàn cục (thực tế phần data được chia thành hai phần: một cho biến toàn cục đã khởi tạo và một cho biến toàn cục chưa khởi tạo).</li>
</ul>
</li>
</ul>
<p><strong>Stack</strong> và <strong>heap</strong> của một process thay đổi kích thước khi process chạy:</p>
<ul>
<li><strong>Stack</strong> tăng khi process thực hiện lời gọi hàm, và giảm khi hàm trả về.</li>
<li><strong>Heap</strong> tăng khi process cấp phát bộ nhớ động (qua <code>malloc</code>), và giảm khi giải phóng bộ nhớ động (qua <code>free</code>).</li>
</ul>
<p>Thông thường, heap và stack được đặt <strong>xa nhau</strong> trong không gian địa chỉ để tối đa hóa dung lượng mà mỗi bên có thể sử dụng.<br />
Thông thường, stack nằm ở <strong>cuối không gian địa chỉ</strong> (gần địa chỉ tối đa) và <strong>tăng ngược xuống</strong> các địa chỉ thấp hơn khi thêm <strong>stack frame</strong> mới vào đỉnh stack khi có lời gọi hàm.</p>
<blockquote>
<p><strong>Về bộ nhớ Heap và Stack</strong></p>
</blockquote>
<p>Tổng dung lượng thực tế của heap và stack <strong>không</strong> thay đổi ở mỗi lần gọi <code>malloc</code>/<code>free</code> hoặc mỗi lần gọi/trả về hàm.<br />
Thay vào đó, các thao tác này thường chỉ thay đổi lượng bộ nhớ heap và stack <strong>đang được sử dụng</strong> trong phần dung lượng đã được cấp phát.</p>
<p>Tuy nhiên, đôi khi các thao tác này <strong>có thể</strong> dẫn đến thay đổi tổng dung lượng heap hoặc stack.</p>
<p>OS chịu trách nhiệm quản lý <strong>virtual address space</strong> của process, bao gồm việc thay đổi tổng dung lượng heap và stack.<br />
Các system call <code>brk</code>, <code>sbrk</code> hoặc <code>mmap</code> có thể được dùng để yêu cầu OS thay đổi tổng dung lượng bộ nhớ heap.</p>
<p>Lập trình viên C thường <strong>không</strong> gọi trực tiếp các system call này.<br />
Thay vào đó, họ gọi <strong>hàm thư viện C chuẩn</strong> <code>malloc</code> (và <code>free</code>) để cấp phát (và giải phóng) bộ nhớ heap.<br />
Bên trong, <strong>user-level heap manager</strong> (bộ quản lý heap ở mức người dùng) của thư viện C chuẩn có thể gọi một trong các system call này để yêu cầu OS thay đổi kích thước bộ nhớ heap nhằm đáp ứng yêu cầu <code>malloc</code>.</p>
<h3 id="1331-Địa-chỉ-bộ-nhớ-memory-addresses"><a class="header" href="#1331-Địa-chỉ-bộ-nhớ-memory-addresses">13.3.1. Địa chỉ bộ nhớ (Memory Addresses)</a></h3>
<p>Vì các <strong>process</strong> (tiến trình) hoạt động trong <strong>virtual address space</strong> (không gian địa chỉ ảo) riêng của chúng, nên <strong>operating system</strong> (OS – hệ điều hành) phải phân biệt rõ giữa hai loại địa chỉ bộ nhớ:</p>
<ul>
<li><strong>Virtual address</strong>: tham chiếu đến vị trí lưu trữ trong không gian địa chỉ ảo của một process.</li>
<li><strong>Physical address</strong>: tham chiếu đến vị trí lưu trữ trong <strong>physical memory</strong> (bộ nhớ vật lý – RAM).</li>
</ul>
<h4 id="physical-memory-ram-và-physical-memory-addresses"><a class="header" href="#physical-memory-ram-và-physical-memory-addresses">Physical Memory (RAM) và Physical Memory Addresses</a></h4>
<p>Như đã đề cập trong <a href="../C11-MemHierarchy/index.html#_storage_and_the_memory_hierarchy">Chương Storage and Memory Hierarchy</a>, <strong>physical memory</strong> (RAM) có thể được xem như một mảng các byte có thể địa chỉ hóa, với địa chỉ từ <code>0</code> đến giá trị địa chỉ tối đa phụ thuộc vào tổng dung lượng RAM.<br />
Ví dụ: trong một hệ thống có 2 gigabyte (GB) RAM, địa chỉ bộ nhớ vật lý sẽ từ <code>0</code> đến <code>2^31 - 1</code> (1 GB = <code>2^30</code> byte, nên 2 GB = <code>2^31</code> byte).</p>
<p>Để CPU chạy một chương trình, <strong>instructions</strong> (lệnh) và <strong>data</strong> (dữ liệu) của chương trình phải được OS nạp vào RAM; CPU không thể truy cập trực tiếp các thiết bị lưu trữ khác (ví dụ: ổ đĩa).<br />
OS quản lý RAM và quyết định vị trí nào trong RAM sẽ lưu nội dung không gian địa chỉ ảo của một process.</p>
<p>Ví dụ: nếu hai process P1 và P2 cùng chạy <a href="#exampleprog">chương trình ví dụ</a> ở trên, thì P1 và P2 sẽ có <strong>bản sao riêng</strong> của biến <code>x</code>, mỗi bản được lưu ở một vị trí khác nhau trong RAM.<br />
Nói cách khác, <code>x</code> của P1 và <code>x</code> của P2 có <strong>physical address</strong> khác nhau.<br />
Nếu OS gán cùng một physical address cho biến <code>x</code> của cả P1 và P2, thì việc P1 gán <code>x = 6</code> sẽ làm thay đổi giá trị <code>x</code> của P2, vi phạm nguyên tắc <strong>private virtual address space</strong> (không gian địa chỉ ảo riêng cho từng process).</p>
<p>Tại bất kỳ thời điểm nào, OS lưu trong RAM nội dung không gian địa chỉ của nhiều process, cũng như code OS có thể được <strong>map</strong> vào không gian địa chỉ ảo của mọi process (code OS thường được nạp bắt đầu từ địa chỉ <code>0x0</code> của RAM).</p>
<p><strong>Hình 2</strong> minh họa ví dụ OS và ba process (P1, P2, P3) được nạp vào RAM.<br />
Mỗi process có vùng lưu trữ vật lý riêng cho nội dung không gian địa chỉ của nó (ngay cả khi P1 và P2 chạy cùng một chương trình, chúng vẫn có vùng lưu trữ vật lý riêng cho biến <code>x</code>).</p>
<p><img src="_images/pa.png" alt="physical addresses" /></p>
<p><strong>Hình 2.</strong> Ví dụ nội dung RAM, với OS được nạp tại địa chỉ <code>0x0</code> và các process được nạp tại các địa chỉ bộ nhớ vật lý khác nhau trong RAM. Nếu P1 và P2 chạy cùng một <code>a.out</code>, physical address của <code>x</code> trong P1 sẽ khác với physical address của <code>x</code> trong P2.</p>
<h4 id="virtual-memory-và-virtual-addresses"><a class="header" href="#virtual-memory-và-virtual-addresses">Virtual Memory và Virtual Addresses</a></h4>
<p><strong>Virtual memory</strong> là góc nhìn của từng process về không gian bộ nhớ của nó, và <strong>virtual address</strong> là địa chỉ trong góc nhìn đó.</p>
<p>Nếu hai process chạy cùng một <strong>binary executable</strong> (tệp thực thi nhị phân), chúng sẽ có <strong>cùng virtual address</strong> cho code hàm và biến toàn cục trong không gian địa chỉ của mình (các địa chỉ ảo của vùng cấp phát động trên heap và biến cục bộ trên stack có thể khác nhau đôi chút do sự khác biệt tại runtime giữa hai lần thực thi).</p>
<p>Nói cách khác, cả hai process sẽ có cùng virtual address cho vị trí hàm <code>main</code>, và cùng virtual address cho vị trí biến toàn cục <code>x</code> trong không gian địa chỉ của chúng, như minh họa trong <strong>Hình 3</strong>.</p>
<p><img src="_images/va.png" alt="virtual addresses for two processes running the same a.out" /></p>
<p><strong>Hình 3.</strong> Ví dụ nội dung virtual memory của hai process chạy cùng một tệp <code>a.out</code>. P1 và P2 có cùng virtual address cho biến toàn cục <code>x</code>.</p>
<h3 id="1332-chuyển-đổi-địa-chỉ-ảo-sang-địa-chỉ-vật-lý-virtual-address-to-physical-address-translation"><a class="header" href="#1332-chuyển-đổi-địa-chỉ-ảo-sang-địa-chỉ-vật-lý-virtual-address-to-physical-address-translation">13.3.2. Chuyển đổi địa chỉ ảo sang địa chỉ vật lý (Virtual Address to Physical Address Translation)</a></h3>
<p><strong>Assembly</strong> và <strong>machine code</strong> của một chương trình tham chiếu đến <strong>virtual address</strong>.<br />
Do đó, nếu hai process thực thi cùng một chương trình <code>a.out</code>, CPU sẽ chạy các lệnh với <strong>virtual address giống hệt nhau</strong> để truy cập các phần tương ứng trong hai không gian địa chỉ ảo riêng biệt của chúng.</p>
<p>Ví dụ: giả sử <code>x</code> nằm tại virtual address <code>0x24100</code>, thì lệnh assembly để gán <code>x = 6</code> có thể như sau:</p>
<pre><code>movl $0x24100, %eax    # nạp 0x24100 vào thanh ghi eax
movl $6, (%eax)        # lưu giá trị 6 vào địa chỉ bộ nhớ 0x24100
</code></pre>
<p>Tại runtime, OS sẽ nạp biến <code>x</code> của mỗi process vào <strong>physical address</strong> khác nhau (tức là ở các vị trí khác nhau trong RAM).<br />
Điều này có nghĩa là bất cứ khi nào CPU thực thi lệnh load hoặc store tới bộ nhớ với virtual address, địa chỉ ảo này phải được <strong>dịch</strong> sang physical address tương ứng trong RAM trước khi đọc hoặc ghi dữ liệu.</p>
<p>Vì virtual memory là một abstraction quan trọng và cốt lõi do OS triển khai, nên <strong>processor</strong> (bộ xử lý) thường cung cấp một số hỗ trợ phần cứng cho virtual memory.<br />
OS có thể tận dụng hỗ trợ phần cứng này để thực hiện việc dịch địa chỉ từ ảo sang vật lý nhanh chóng, tránh việc phải <strong>trap</strong> (ngắt) về OS để xử lý từng lần dịch địa chỉ.</p>
<p>Một OS cụ thể sẽ quyết định mức độ sử dụng hỗ trợ phần cứng cho <strong>paging</strong> (phân trang) trong việc triển khai virtual memory.<br />
Thường tồn tại sự đánh đổi giữa <strong>tốc độ</strong> và <strong>tính linh hoạt</strong> khi lựa chọn giữa tính năng được triển khai bằng phần cứng và tính năng được triển khai bằng phần mềm.</p>
<p><strong>Memory Management Unit</strong> (MMU – đơn vị quản lý bộ nhớ) là phần phần cứng của máy tính thực hiện việc dịch địa chỉ.<br />
MMU và OS phối hợp để dịch địa chỉ ảo sang địa chỉ vật lý khi ứng dụng truy cập bộ nhớ.<br />
Tỷ lệ phân chia công việc giữa phần cứng và phần mềm phụ thuộc vào sự kết hợp cụ thể giữa phần cứng và OS.</p>
<p>Ở mức đầy đủ nhất, phần cứng MMU thực hiện toàn bộ quá trình dịch: nhận một virtual address từ CPU và chuyển nó thành physical address để truy cập RAM (như minh họa trong <strong>Hình 4</strong>).</p>
<p>Bất kể mức độ hỗ trợ phần cứng cho virtual memory đến đâu, vẫn sẽ có một số phép dịch địa chỉ ảo–vật lý mà OS phải xử lý.<br />
Trong phần thảo luận này, chúng ta giả định một MMU hoàn chỉnh, giúp giảm thiểu tối đa sự can thiệp của OS trong quá trình dịch địa chỉ.</p>
<p><img src="_images/mmu.png" alt="mmu maps virtual addresses to physical addresses" /></p>
<p><strong>Hình 4.</strong> <strong>Memory Management Unit</strong> (MMU – đơn vị quản lý bộ nhớ) ánh xạ địa chỉ ảo (<strong>virtual address</strong>) sang địa chỉ vật lý (<strong>physical address</strong>).<br />
Virtual address được sử dụng trong các lệnh do CPU thực thi.<br />
Khi CPU cần nạp dữ liệu từ bộ nhớ vật lý, virtual address trước tiên sẽ được MMU dịch sang physical address, và địa chỉ vật lý này sẽ được dùng để truy cập RAM.</p>
<p>OS duy trì <strong>bảng ánh xạ bộ nhớ ảo</strong> cho từng process để đảm bảo có thể dịch chính xác địa chỉ ảo sang địa chỉ vật lý cho bất kỳ process nào đang chạy trên CPU.<br />
Trong quá trình <strong>context switch</strong> (chuyển ngữ cảnh), OS sẽ cập nhật phần cứng MMU để tham chiếu tới bảng ánh xạ bộ nhớ ảo–vật lý của process vừa được chuyển vào CPU.</p>
<p>OS bảo vệ các process khỏi việc truy cập vào không gian bộ nhớ của nhau bằng cách hoán đổi trạng thái ánh xạ địa chỉ của từng process trong mỗi lần context switch — việc hoán đổi này đảm bảo rằng virtual address của một process sẽ không ánh xạ tới physical address đang lưu trữ không gian địa chỉ ảo của process khác.</p>
<h3 id="1333-phân-trang-paging"><a class="header" href="#1333-phân-trang-paging">13.3.3. Phân trang (Paging)</a></h3>
<p>Mặc dù qua nhiều năm đã có nhiều hệ thống bộ nhớ ảo khác nhau được đề xuất, <strong>paging</strong> hiện là cách triển khai bộ nhớ ảo được sử dụng rộng rãi nhất.<br />
Trong một hệ thống <strong>paged virtual memory</strong> (bộ nhớ ảo phân trang), OS chia không gian địa chỉ ảo của mỗi process thành các khối có kích thước cố định gọi là <strong>page</strong> (trang).<br />
OS định nghĩa kích thước page cho hệ thống.<br />
Ngày nay, trong các hệ điều hành đa dụng, kích thước page thường là vài kilobyte — 4 KB (4.096 byte) là kích thước mặc định trên nhiều hệ thống.</p>
<p>Tương tự, OS cũng chia bộ nhớ vật lý thành các khối có kích thước bằng page, gọi là <strong>frame</strong> (khung).<br />
Vì page và frame có cùng kích thước, nên bất kỳ page nào của bộ nhớ ảo của một process cũng có thể được lưu trữ trong bất kỳ frame nào của RAM vật lý.</p>
<p>Trong một hệ thống phân trang:</p>
<ul>
<li>Page và frame có cùng kích thước, nên bất kỳ page nào của bộ nhớ ảo cũng có thể được nạp vào (lưu tại) bất kỳ frame vật lý nào của RAM.</li>
<li>Các page của một process <strong>không cần</strong> phải được lưu trong các frame RAM liên tiếp (tức là không cần nằm ở các địa chỉ liền kề nhau trong RAM).</li>
<li>Không phải tất cả các page của không gian địa chỉ ảo đều cần được nạp vào RAM để process có thể chạy.</li>
</ul>
<p><strong>Hình 5</strong> minh họa ví dụ cách các page từ không gian địa chỉ ảo của một process có thể ánh xạ tới các frame của RAM vật lý.</p>
<p><img src="_images/frames.png" alt="virtual memory pages map into physical RAM frames" /></p>
<p><strong>Hình 5.</strong> Bộ nhớ ảo phân trang. Các page riêng lẻ của không gian địa chỉ ảo của một process được lưu trong các frame của RAM.<br />
Bất kỳ page nào của không gian địa chỉ ảo cũng có thể được nạp vào (lưu tại) bất kỳ frame nào của bộ nhớ vật lý.<br />
Trong ví dụ này:</p>
<ul>
<li>Virtual page 1000 của P1 được lưu tại physical frame 100, và page 500 của nó nằm ở frame 513.</li>
<li>Virtual page 1000 của P2 được lưu tại physical frame 880, và page 230 của nó nằm ở frame 102.</li>
</ul>
<h4 id="virtual-address-và-physical-address-trong-hệ-thống-phân-trang"><a class="header" href="#virtual-address-và-physical-address-trong-hệ-thống-phân-trang">Virtual Address và Physical Address trong hệ thống phân trang</a></h4>
<p>Hệ thống bộ nhớ ảo phân trang chia các bit của một virtual address thành hai phần:</p>
<ul>
<li><strong>High-order bits</strong> (các bit cao) xác định <strong>page number</strong> (số hiệu trang) mà địa chỉ ảo thuộc về.</li>
<li><strong>Low-order bits</strong> (các bit thấp) xác định <strong>byte offset</strong> (độ lệch byte) trong page (byte nào tính từ đầu trang tương ứng với địa chỉ đó).</li>
</ul>
<p>Tương tự, hệ thống phân trang chia physical address thành hai phần:</p>
<ul>
<li><strong>High-order bits</strong> xác định <strong>frame number</strong> (số hiệu khung) của bộ nhớ vật lý.</li>
<li><strong>Low-order bits</strong> xác định <strong>byte offset</strong> trong frame.</li>
</ul>
<p>Vì frame và page có cùng kích thước, nên các bit <strong>byte offset</strong> trong virtual address <strong>giống hệt</strong> các bit byte offset trong physical address sau khi dịch.<br />
Virtual address và physical address khác nhau ở các bit cao, vốn xác định <strong>virtual page number</strong> và <strong>physical frame number</strong>.</p>
<p><img src="_images/addrbits.png" alt="virtual and physical address bits" /></p>
<p><strong>Hình 6.</strong> Các bit địa chỉ trong <strong>virtual address</strong> và <strong>physical address</strong></p>
<p>Ví dụ, hãy xét một hệ thống (rất nhỏ) với:</p>
<ul>
<li><strong>Virtual address</strong> dài 16 bit</li>
<li><strong>Physical address</strong> dài 14 bit</li>
<li><strong>Page</strong> có kích thước 8 byte</li>
</ul>
<p>Vì kích thước page là 8 byte, nên <strong>3 bit thấp</strong> (low-order bits) của cả physical address và virtual address sẽ xác định <strong>byte offset</strong> (độ lệch byte) trong một page hoặc frame — 3 bit có thể code hóa 8 giá trị byte offset khác nhau, từ 0–7 (vì ( 2^3 = 8 )).</p>
<p>Điều này để lại:</p>
<ul>
<li><strong>13 bit cao</strong> (high-order bits) của virtual address để xác định <strong>page number</strong> (số hiệu trang)</li>
<li><strong>11 bit cao</strong> của physical address để xác định <strong>frame number</strong> (số hiệu khung)</li>
</ul>
<p>Như minh họa trong ví dụ ở <strong>Hình 7</strong>.</p>
<p><img src="_images/expavaaddrbits.png" alt="interpreting address bits in example" /></p>
<p><strong>Hình 7.</strong> Cách chia bit của virtual address và physical address trong một hệ thống ví dụ có virtual address 16 bit, physical address 14 bit, và kích thước page là 8 byte.</p>
<p>Trong ví dụ ở <strong>Hình 7</strong>:</p>
<ul>
<li>Virtual address <code>43357</code> (hệ thập phân) có:
<ul>
<li><strong>Byte offset</strong> là <code>5</code> (<code>0b101</code> trong nhị phân) — 3 bit thấp của địa chỉ.</li>
<li><strong>Page number</strong> là <code>5419</code> (<code>0b1010100101011</code> trong nhị phân) — 13 bit cao của địa chỉ.</li>
</ul>
</li>
</ul>
<p>Điều này có nghĩa là địa chỉ ảo này nằm ở <strong>byte thứ 5</strong> tính từ đầu của <strong>page 5419</strong>.</p>
<p>Nếu page này của bộ nhớ ảo được nạp vào <strong>frame 43</strong> (<code>0b00000101011</code>) của bộ nhớ vật lý, thì <strong>physical address</strong> sẽ là <code>349</code> (<code>0b00000101011101</code>), trong đó:</p>
<ul>
<li><strong>3 bit thấp</strong> (<code>0b101</code>) xác định byte offset.</li>
<li><strong>11 bit cao</strong> (<code>0b00000101011</code>) xác định frame number.</li>
</ul>
<p>Điều này có nghĩa là địa chỉ vật lý này nằm ở <strong>byte thứ 5</strong> tính từ đầu của <strong>frame 43</strong> trong RAM.</p>
<h4 id="page-table-cho-ánh-xạ-từ-virtual-page-sang-physical-frame"><a class="header" href="#page-table-cho-ánh-xạ-từ-virtual-page-sang-physical-frame">Page Table cho ánh xạ từ Virtual Page sang Physical Frame</a></h4>
<p>Vì mỗi page trong <strong>virtual memory space</strong> của một process có thể ánh xạ tới một frame khác nhau trong RAM, OS phải duy trì <strong>bảng ánh xạ</strong> cho từng virtual page trong không gian địa chỉ của process.</p>
<p>OS giữ một <strong>page table</strong> (bảng trang) riêng cho từng process, dùng để lưu ánh xạ từ <strong>virtual page number</strong> sang <strong>physical frame number</strong>.<br />
Page table là một <strong>data structure</strong> (cấu trúc dữ liệu) do OS triển khai và được lưu trong RAM.</p>
<p><strong>Hình 8</strong> minh họa ví dụ OS lưu page table của hai process trong RAM.<br />
Page table của mỗi process lưu ánh xạ từ các virtual page của nó sang các physical frame trong RAM, sao cho bất kỳ page nào của bộ nhớ ảo cũng có thể được lưu ở bất kỳ frame vật lý nào trong RAM.</p>
<p><img src="_images/pagetables.png" alt="two process's page tables stored in RAM" /></p>
<p><strong>Hình 8.</strong> Mỗi process có một page table chứa ánh xạ từ virtual page sang physical frame.<br />
Page table, được lưu trong RAM, được hệ thống dùng để dịch virtual address của process sang physical address để truy cập vị trí trong RAM.<br />
Ví dụ này cho thấy các page table riêng biệt được lưu trong RAM cho P1 và P2, mỗi bảng có ánh xạ riêng từ virtual page sang physical frame.</p>
<p>Với mỗi page của bộ nhớ ảo, page table lưu một <strong>page table entry</strong> (<strong>PTE</strong>) chứa <strong>frame number</strong> của bộ nhớ vật lý (RAM) đang lưu page ảo đó.</p>
<p>Ngoài ra, một PTE có thể chứa các thông tin khác về page ảo, bao gồm <strong>valid bit</strong> (bit hợp lệ) dùng để chỉ ra liệu PTE có lưu một ánh xạ hợp lệ hay không.<br />
Nếu valid bit của một page bằng 0, nghĩa là page đó trong không gian địa chỉ ảo của process hiện <strong>chưa được nạp</strong> vào bộ nhớ vật lý.</p>
<p><img src="_images/pte.png" alt="page table entry" /></p>
<p><strong>Hình 9.</strong> Một <strong>page table entry</strong> (PTE) lưu <strong>frame number</strong> (23) của frame RAM chứa page ảo.<br />
Chúng ta liệt kê frame number (23) ở dạng thập phân, mặc dù thực tế nó được code hóa ở dạng nhị phân trong PTE (<code>0...010111</code>).<br />
Valid bit bằng 1 cho biết entry này lưu một ánh xạ hợp lệ.</p>
<h4 id="sử-dụng-page-table-để-ánh-xạ-từ-virtual-address-sang-physical-address"><a class="header" href="#sử-dụng-page-table-để-ánh-xạ-từ-virtual-address-sang-physical-address">Sử dụng Page Table để ánh xạ từ Virtual Address sang Physical Address</a></h4>
<p>Có <strong>4 bước</strong> để dịch một <strong>virtual address</strong> (địa chỉ ảo) sang <strong>physical address</strong> (địa chỉ vật lý) (minh họa trong <strong>Hình 10</strong>).<br />
Tùy vào sự kết hợp cụ thể giữa <strong>OS</strong> và phần cứng, một phần hoặc toàn bộ các bước này có thể được thực hiện bởi OS hoặc phần cứng.</p>
<p>Trong phần mô tả này, ta giả định một <strong>MMU</strong> (Memory Management Unit – đơn vị quản lý bộ nhớ) đầy đủ tính năng, thực hiện càng nhiều công việc dịch địa chỉ bằng phần cứng càng tốt; tuy nhiên, trên một số hệ thống, OS có thể đảm nhận một phần các bước này.</p>
<ol>
<li>
<p><strong>MMU</strong> chia các bit của virtual address thành hai phần:</p>
<ul>
<li>Với kích thước page là ( 2^k ) byte, <strong>k bit thấp</strong> (VA bit từ (k-1) đến 0) code hóa <strong>byte offset</strong> (<em>d</em>) trong page.</li>
<li><strong>n-k bit cao</strong> (VA bit từ (n-1) đến (k)) code hóa <strong>virtual page number</strong> (<em>p</em>).</li>
</ul>
</li>
<li>
<p><strong>MMU</strong> dùng giá trị page number (<em>p</em>) làm chỉ số để truy cập <strong>PTE</strong> (Page Table Entry – mục trong bảng trang) của page <em>p</em> trong page table.<br />
Hầu hết các kiến trúc đều có <strong>page table base register</strong> (<strong>PTBR</strong>) lưu địa chỉ RAM của page table của process đang chạy.<br />
Giá trị trong PTBR được kết hợp với page number (<em>p</em>) để tính địa chỉ của PTE cho page <em>p</em>.</p>
</li>
<li>
<p>Nếu <strong>valid bit</strong> trong PTE được đặt (bằng 1), thì frame number trong PTE biểu thị một ánh xạ hợp lệ từ VA sang PA.<br />
Nếu valid bit bằng 0, sẽ xảy ra <strong>page fault</strong>, kích hoạt OS xử lý việc dịch địa chỉ này (phần xử lý page fault sẽ được bàn sau).</p>
</li>
<li>
<p><strong>MMU</strong> tạo physical address bằng cách:</p>
<ul>
<li>Lấy các bit frame number (<em>f</em>) từ PTE làm <strong>bit cao</strong>.</li>
<li>Lấy các bit page offset (<em>d</em>) từ VA làm <strong>bit thấp</strong> của physical address.</li>
</ul>
</li>
</ol>
<p><img src="_images/pagingxlation.png" alt="the steps of address translation using PTE" /></p>
<p><strong>Hình 10.</strong> Page table của một process được dùng để dịch từ virtual address sang physical address.<br />
<strong>PTBR</strong> lưu địa chỉ gốc của page table của process đang chạy.</p>
<h4 id="ví-dụ-Ánh-xạ-va-sang-pa-bằng-page-table"><a class="header" href="#ví-dụ-Ánh-xạ-va-sang-pa-bằng-page-table">Ví dụ: Ánh xạ VA sang PA bằng Page Table</a></h4>
<p>Xét một hệ thống phân trang (rất nhỏ) với các thông số:</p>
<ul>
<li>Kích thước page: <strong>4 byte</strong></li>
<li>Virtual address: <strong>6 bit</strong>
<ul>
<li>4 bit cao: <strong>page number</strong></li>
<li>2 bit thấp: <strong>byte offset</strong></li>
</ul>
</li>
<li>Physical address: <strong>7 bit</strong></li>
</ul>
<p>Giả sử page table của process <strong>P1</strong> trong hệ thống này như <strong>Bảng 1</strong> (giá trị ở cả dạng thập phân và nhị phân):</p>
<div class="table-wrapper"><table><thead><tr><th>Entry</th><th>Valid</th><th>Frame #</th></tr></thead><tbody>
<tr><td>0 (0b0000)</td><td>1</td><td>23 (0b10111)</td></tr>
<tr><td>1 (0b0001)</td><td>0</td><td>17 (0b10001)</td></tr>
<tr><td>2 (0b0010)</td><td>1</td><td>11 (0b01011)</td></tr>
<tr><td>3 (0b0011)</td><td>1</td><td>16 (0b10000)</td></tr>
<tr><td>4 (0b0100)</td><td>0</td><td>08 (0b01000)</td></tr>
<tr><td>5 (0b0101)</td><td>1</td><td>14 (0b01110)</td></tr>
<tr><td>...</td><td>...</td><td>...</td></tr>
<tr><td>15 (0b1111)</td><td>1</td><td>30 (0b11110)</td></tr>
</tbody></table>
</div>
<p><strong>Bảng 1.</strong> Page table của process P1</p>
<p>Từ ví dụ này, ta rút ra một số điểm quan trọng về kích thước địa chỉ, các thành phần của địa chỉ và việc dịch địa chỉ:</p>
<ul>
<li>
<p><strong>Kích thước (số lượng entry) của page table</strong> được xác định bởi số bit trong virtual address và kích thước page của hệ thống.<br />
4 bit cao của mỗi virtual address 6 bit xác định page number, nên có tổng cộng ( 2^4 = 16 ) page trong virtual memory.<br />
Vì page table có một entry cho mỗi virtual page, nên mỗi page table của process có 16 PTE.</p>
</li>
<li>
<p><strong>Kích thước của mỗi PTE</strong> phụ thuộc vào số bit trong physical address và kích thước page.<br />
Mỗi PTE lưu một valid bit và một physical frame number.</p>
<ul>
<li>Valid bit cần 1 bit.</li>
<li>Frame number cần 5 bit vì physical address dài 7 bit, trong đó 2 bit thấp là page offset (để địa chỉ hóa 4 byte trong mỗi page), còn lại 5 bit cao là frame number.<br />
→ Mỗi PTE cần 6 bit: 1 bit cho valid bit và 5 bit cho frame number.</li>
</ul>
</li>
<li>
<p><strong>Kích thước tối đa của virtual và physical memory</strong> được xác định bởi số bit trong địa chỉ:</p>
<ul>
<li>Virtual address dài 6 bit → có thể địa chỉ hóa ( 2^6 = 64 ) byte → mỗi process có không gian địa chỉ ảo 64 byte.</li>
<li>Physical address dài 7 bit → kích thước tối đa của physical memory là ( 2^7 = 128 ) byte.</li>
</ul>
</li>
<li>
<p><strong>Kích thước page</strong>, số bit của virtual/physical address, và page table quyết định cách ánh xạ từ VA sang PA.<br />
Ví dụ: nếu process P1 thực thi lệnh load từ virtual address <code>0b001110</code>, page table sẽ được dùng để dịch VA này sang physical address <code>0b1000010</code>, và địa chỉ này sẽ được dùng để truy cập giá trị trong RAM.</p>
</li>
</ul>
<p>Các bước dịch <strong>virtual address</strong> (VA) sang <strong>physical address</strong> (PA) như sau:</p>
<ol>
<li>
<p><strong>Tách các bit của VA</strong> thành hai phần: <strong>page number</strong> (<em>p</em>) và <strong>byte offset</strong> (<em>d</em>).</p>
<ul>
<li>4 bit cao là page number (<code>0b0011</code> hay page 3).</li>
<li>2 bit thấp là byte offset trong page (<code>0b10</code> hay byte thứ 2).</li>
</ul>
</li>
<li>
<p><strong>Dùng page number (3)</strong> làm chỉ số để truy cập <strong>page table</strong> và đọc <strong>PTE</strong> (Page Table Entry) của virtual page 3<br />
(PT[3]: <code>valid:1</code>, <code>frame#:16</code>).</p>
</li>
<li>
<p><strong>Kiểm tra valid bit</strong> để xác định ánh xạ PTE có hợp lệ hay không.<br />
Trong trường hợp này, valid bit = 1, nghĩa là PTE chứa ánh xạ hợp lệ, tức là virtual page 3 đang được lưu trong physical frame 16.</p>
</li>
<li>
<p><strong>Tạo physical address</strong> bằng cách:</p>
<ul>
<li>Lấy 5 bit frame number từ PTE làm <strong>bit cao</strong> của địa chỉ (<code>0b10000</code>).</li>
<li>Lấy 2 bit offset từ VA (<code>0b10</code>) làm <strong>bit thấp</strong>.<br />
→ Physical address là <code>0b1000010</code> (nằm ở frame 16 của RAM, byte offset 2).</li>
</ul>
</li>
</ol>
<h4 id="triển-khai-paging-paging-implementation"><a class="header" href="#triển-khai-paging-paging-implementation">Triển khai Paging (Paging Implementation)</a></h4>
<p>Hầu hết phần cứng máy tính đều hỗ trợ ở mức nào đó cho <strong>paged virtual memory</strong>, và OS cùng phần cứng phối hợp để triển khai paging trên một hệ thống cụ thể.</p>
<p>Tối thiểu, hầu hết các kiến trúc đều cung cấp <strong>page table base register</strong> (<strong>PTBR</strong>) lưu <strong>địa chỉ gốc</strong> của page table của process đang chạy.<br />
Để dịch từ VA sang PA, phần <strong>virtual page number</strong> của VA sẽ được kết hợp với giá trị trong PTBR để tìm PTE của virtual page đó.</p>
<p>Nói cách khác:</p>
<ul>
<li>Virtual page number là <strong>chỉ số</strong> trong page table của process.</li>
<li>Giá trị này kết hợp với PTBR sẽ cho ra <strong>địa chỉ RAM</strong> của PTE cho page <em>p</em><br />
(ví dụ: <code>PTBR + p × (kích thước PTE)</code> là địa chỉ RAM của PTE cho page <em>p</em>).</li>
</ul>
<p>Một số kiến trúc có thể hỗ trợ <strong>tra cứu toàn bộ page table</strong> bằng cách xử lý các bit PTE trong phần cứng.<br />
Nếu không, OS sẽ phải được <strong>ngắt</strong> để xử lý một số phần của quá trình tra cứu page table và truy cập các bit PTE để dịch VA sang PA.</p>
<p>Khi <strong>context switch</strong>, OS sẽ <strong>lưu và khôi phục</strong> giá trị PTBR của các process để đảm bảo rằng khi một process chạy trên CPU, nó sẽ truy cập ánh xạ VA–PA của riêng nó từ page table của chính nó trong RAM.</p>
<p>Đây là một cơ chế giúp OS bảo vệ <strong>virtual address space</strong> của các process khỏi nhau:</p>
<ul>
<li>Việc thay đổi giá trị PTBR khi context switch đảm bảo một process <strong>không thể</strong> truy cập ánh xạ VA–PA của process khác.</li>
<li>Nhờ đó, nó không thể đọc hoặc ghi dữ liệu tại các physical address đang lưu nội dung không gian địa chỉ ảo của bất kỳ process nào khác.</li>
</ul>
<h4 id="ví-dụ-Ánh-xạ-vapa-của-hai-process"><a class="header" href="#ví-dụ-Ánh-xạ-vapa-của-hai-process">Ví dụ: Ánh xạ VA–PA của hai process</a></h4>
<p>Ví dụ, xét một hệ thống với:</p>
<ul>
<li>Kích thước page: <strong>8 byte</strong></li>
<li>Virtual address: <strong>7 bit</strong></li>
<li>Physical address: <strong>6 bit</strong></li>
</ul>
<div class="table-wrapper"><table><thead><tr><th><strong>Bảng trang của P1</strong></th><th></th><th></th><th></th><th><strong>Bảng trang của P2</strong></th><th></th><th></th></tr></thead><tbody>
<tr><td><strong>Entry</strong></td><td>Valid</td><td>Frame #</td><td></td><td><strong>Entry</strong></td><td>Valid</td><td>Frame #</td></tr>
<tr><td>0</td><td>1</td><td>3</td><td></td><td>0</td><td>1</td><td>1</td></tr>
<tr><td>1</td><td>1</td><td>2</td><td></td><td>1</td><td>1</td><td>4</td></tr>
<tr><td>2</td><td>1</td><td>6</td><td></td><td>2</td><td>1</td><td>5</td></tr>
<tr><td>...</td><td>...</td><td>...</td><td></td><td>...</td><td>...</td><td>...</td></tr>
<tr><td>11</td><td>1</td><td>7</td><td></td><td>11</td><td>0</td><td>3</td></tr>
<tr><td>...</td><td>...</td><td>...</td><td></td><td>...</td><td>...</td><td>...</td></tr>
</tbody></table>
</div>
<p><strong>Bảng 2.</strong> Ví dụ bảng trang của các process</p>
<p>Với trạng thái hiện tại (chỉ hiển thị một phần) của bảng trang của hai process (P1 và P2) trong <strong>Bảng 2</strong>,<br />
hãy tính <strong>physical address</strong> cho chuỗi <strong>virtual memory address</strong> sau được CPU tạo ra<br />
(mỗi địa chỉ được ghi kèm tiền tố là process đang chạy trên CPU):</p>
<pre><code>P1: 0000100
P1: 0000000
P1: 0010000
              &lt;---- context switch
P2: 0010000
P2: 0001010
P2: 1011001
              &lt;---- context switch
P1: 1011001
</code></pre>
<p><strong>Bước 1:</strong> Xác định cách chia bit trong virtual address và physical address.<br />
Vì kích thước page là 8 byte, <strong>3 bit thấp</strong> của mỗi địa chỉ code hóa <strong>page offset</strong> (<em>d</em>).<br />
Virtual address dài 7 bit → 3 bit thấp cho page offset, còn lại <strong>4 bit cao</strong> để xác định <strong>page number</strong> (<em>p</em>).<br />
Physical address dài 6 bit → 3 bit thấp cho page offset, <strong>3 bit cao</strong> xác định <strong>frame number</strong>.</p>
<p><strong>Bước 2:</strong> Với mỗi virtual address, dùng các bit page number (<em>p</em>) để tra trong page table của process tương ứng, lấy <strong>PTE</strong> cho page <em>p</em>.<br />
Nếu <strong>valid bit</strong> trong PTE = 1 → dùng <strong>frame number</strong> (<em>f</em>) làm các bit cao của PA.<br />
Các bit thấp của PA lấy từ byte offset (<em>d</em>) của VA.</p>
<p>Kết quả được thể hiện trong <strong>Bảng 3</strong> (lưu ý bảng trang nào được dùng để dịch địa chỉ ở mỗi bước):</p>
<div class="table-wrapper"><table><thead><tr><th>Process</th><th>VirtAddr</th><th>p</th><th>d</th><th>PTE</th><th>f</th><th>d</th><th>PhysAddr</th></tr></thead><tbody>
<tr><td>P1</td><td>0000100</td><td>0000</td><td>100</td><td>PT[0]: 1(v),3(f)</td><td>011</td><td>100</td><td>011100</td></tr>
<tr><td>P1</td><td>0000000</td><td>0000</td><td>000</td><td>PT[0]: 1(v),3(f)</td><td>011</td><td>000</td><td>011000</td></tr>
<tr><td>P1</td><td>0010000</td><td>0010</td><td>000</td><td>PT[2]: 1(v),6(f)</td><td>110</td><td>000</td><td>110000</td></tr>
<tr><td><strong>Context Switch P1 → P2</strong></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr>
<tr><td>P2</td><td>0010000</td><td>0010</td><td>000</td><td>PT[2]: 1(v),5(f)</td><td>101</td><td>000</td><td>101000</td></tr>
<tr><td>P2</td><td>0001010</td><td>0001</td><td>010</td><td>PT[1]: 1(v),4(f)</td><td>100</td><td>010</td><td>100010</td></tr>
<tr><td>P2</td><td>1011001</td><td>1011</td><td>001</td><td>PT[11]: 0(v),3(f)</td><td><strong>page fault (valid bit 0)</strong></td><td></td><td></td></tr>
<tr><td><strong>Context Switch P2 → P1</strong></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr>
<tr><td>P1</td><td>1011001</td><td>1011</td><td>001</td><td>PT[11]: 1(v),7(f)</td><td>111</td><td>001</td><td>111001</td></tr>
</tbody></table>
</div>
<p><strong>Bảng 3.</strong> Ánh xạ địa chỉ cho chuỗi truy cập bộ nhớ ví dụ từ P1 và P2.<br />
Lưu ý rằng <strong>context switch</strong> sẽ thay đổi bảng trang được dùng để dịch địa chỉ.</p>
<p><strong>Ví dụ giải thích:</strong><br />
Xét lần truy cập địa chỉ đầu tiên của P1:</p>
<ul>
<li>P1 truy cập VA = 8 (<code>0b0000100</code>).</li>
<li>Chia địa chỉ: <strong>page number</strong> = 0 (<code>0b0000</code>), <strong>byte offset</strong> = 4 (<code>0b100</code>).</li>
<li>Page number 0 → tra PTE entry 0: <code>valid bit = 1</code> (ánh xạ hợp lệ), <code>frame number = 3</code> (<code>0b011</code>).</li>
<li>PA được tạo: bit cao = <code>0b011</code> (frame number), bit thấp = <code>0b100</code> (offset) → PA = <code>0b011100</code>.</li>
</ul>
<p>Khi P2 được <strong>context switch</strong> lên CPU, bảng trang của P2 sẽ được dùng.<br />
Lưu ý rằng khi P1 và P2 truy cập cùng một VA <code>0b0010000</code>, chúng nhận được <strong>physical address khác nhau</strong>.<br />
Nếu P2 truy cập một PTE có valid bit = 0, sẽ xảy ra <strong>page fault</strong>, yêu cầu OS xử lý.</p>
<p>(TODO)</p>
<h3 id="1334-hiệu-quả-sử-dụng-bộ-nhớ-memory-efficiency"><a class="header" href="#1334-hiệu-quả-sử-dụng-bộ-nhớ-memory-efficiency">13.3.4. Hiệu quả sử dụng bộ nhớ (Memory Efficiency)</a></h3>
<p>Một trong những mục tiêu chính của <strong>operating system</strong> (OS – hệ điều hành) là quản lý hiệu quả các tài nguyên phần cứng.<br />
Hiệu năng của hệ thống phụ thuộc đặc biệt vào cách OS quản lý <strong>memory hierarchy</strong> (hệ thống phân cấp bộ nhớ).<br />
Ví dụ: nếu một <strong>process</strong> truy cập dữ liệu được lưu trong RAM, nó sẽ chạy nhanh hơn nhiều so với khi dữ liệu đó nằm trên đĩa.</p>
<p>OS luôn cố gắng tăng <strong>mức độ multiprogramming</strong> (đa chương trình) trong hệ thống để giữ cho CPU bận rộn thực hiện công việc thực sự, ngay cả khi một số process đang bị <strong>blocked</strong> (chặn) chờ một sự kiện như <strong>disk I/O</strong>.<br />
Tuy nhiên, vì RAM là bộ nhớ có dung lượng cố định, OS phải quyết định process nào sẽ được nạp vào RAM tại mỗi thời điểm, điều này có thể giới hạn mức độ multiprogramming của hệ thống.</p>
<p>Ngay cả những hệ thống có lượng RAM lớn (hàng chục hoặc hàng trăm gigabyte) cũng thường không thể đồng thời lưu trữ toàn bộ <strong>address space</strong> (không gian địa chỉ) của tất cả các process trong hệ thống.<br />
Do đó, OS có thể sử dụng tài nguyên hiệu quả hơn bằng cách chỉ chạy các process với <strong>một phần</strong> không gian địa chỉ ảo của chúng được nạp vào RAM.</p>
<h4 id="triển-khai-virtual-memory-bằng-ram-đĩa-và-thay-thế-trang-page-replacement"><a class="header" href="#triển-khai-virtual-memory-bằng-ram-đĩa-và-thay-thế-trang-page-replacement">Triển khai Virtual Memory bằng RAM, đĩa và thay thế trang (Page Replacement)</a></h4>
<p>Như đã đề cập trong <a href="../C11-MemHierarchy/mem_hierarchy.html#_locality">Chương Memory Hierarchy</a>,<br />
các truy cập bộ nhớ thường thể hiện <strong>tính cục bộ</strong> (locality) rất cao.<br />
Trong ngữ cảnh <strong>paging</strong>, điều này có nghĩa là các process có xu hướng truy cập các <strong>page</strong> trong không gian bộ nhớ của chúng với mức độ <strong>temporal locality</strong> (cục bộ theo thời gian) hoặc <strong>spatial locality</strong> (cục bộ theo không gian) cao.<br />
Nó cũng có nghĩa là tại bất kỳ thời điểm nào trong quá trình thực thi, một process thường <strong>không</strong> truy cập một phạm vi lớn trong không gian địa chỉ của nó.<br />
Trên thực tế, các process thường <strong>không bao giờ</strong> sử dụng hết toàn bộ không gian stack hoặc heap của mình.</p>
<p>Một cách để OS sử dụng hiệu quả cả RAM và CPU là <strong>coi RAM như một bộ nhớ đệm (cache) cho đĩa</strong>.<br />
Bằng cách này, OS cho phép các process chạy trong hệ thống chỉ với <strong>một số</strong> page bộ nhớ ảo của chúng được nạp vào các <strong>physical frame</strong> của RAM.<br />
Các page bộ nhớ ảo khác vẫn nằm trên <strong>secondary storage</strong> (bộ nhớ phụ) như đĩa, và OS chỉ nạp chúng vào RAM khi process truy cập tới địa chỉ thuộc các page đó.</p>
<p>Đây là một phần khác của abstraction <strong>virtual memory</strong> — OS triển khai một góc nhìn về một “bộ nhớ vật lý” lớn duy nhất, được xây dựng từ RAM kết hợp với đĩa hoặc các thiết bị lưu trữ phụ khác.<br />
Lập trình viên <strong>không cần</strong> quản lý thủ công bộ nhớ của chương trình, cũng như không cần xử lý việc di chuyển dữ liệu vào/ra RAM khi chương trình cần.</p>
<p>Bằng cách coi RAM như cache cho đĩa, OS chỉ giữ trong RAM <strong>những page</strong> từ không gian địa chỉ ảo của các process <strong>đang được truy cập</strong> hoặc <strong>vừa được truy cập gần đây</strong>.<br />
Kết quả là:</p>
<ul>
<li>Các page được truy cập thường xuyên sẽ nằm trong RAM nhanh.</li>
<li>Các page ít hoặc không được truy cập sẽ nằm trên đĩa chậm hơn.</li>
</ul>
<p>Điều này giúp sử dụng RAM hiệu quả hơn vì OS chỉ dùng RAM để lưu các page thực sự được dùng, tránh lãng phí dung lượng RAM cho các page sẽ không được truy cập trong thời gian dài hoặc không bao giờ.</p>
<p>Nó cũng giúp CPU hoạt động hiệu quả hơn bằng cách cho phép nhiều process cùng chia sẻ RAM để lưu các page đang hoạt động, từ đó tăng số lượng process ở trạng thái <strong>ready</strong> trong hệ thống, giảm thời gian CPU rảnh do tất cả process đều đang chờ sự kiện như disk I/O.</p>
<p>Tuy nhiên, trong hệ thống virtual memory, đôi khi process cố gắng truy cập một page <strong>chưa được lưu trong RAM</strong> (gây ra <strong>page fault</strong>).<br />
Khi xảy ra page fault, OS cần đọc page đó từ đĩa vào RAM trước khi process có thể tiếp tục thực thi.</p>
<p><strong>MMU</strong> sẽ đọc <strong>valid bit</strong> của <strong>PTE</strong> để xác định có cần kích hoạt <strong>page fault exception</strong> hay không.<br />
Khi gặp một PTE có valid bit = 0, MMU sẽ <strong>trap</strong> (ngắt) về OS, và OS sẽ thực hiện các bước sau:</p>
<ol>
<li><strong>Tìm một frame trống</strong> (ví dụ: frame <em>j</em>) trong RAM để nạp page bị lỗi vào.</li>
<li><strong>Đọc từ đĩa</strong> để nạp page vào frame <em>j</em> của RAM.</li>
<li>Khi việc đọc từ đĩa hoàn tất, <strong>cập nhật PTE</strong>: đặt frame number = <em>j</em> và valid bit = 1 (PTE của page bị lỗi giờ đã có ánh xạ hợp lệ tới frame <em>j</em>).</li>
<li><strong>Khởi động lại process</strong> tại lệnh đã gây ra page fault.<br />
Lúc này, page table đã có ánh xạ hợp lệ cho page bị lỗi, process có thể truy cập địa chỉ bộ nhớ ảo ánh xạ tới offset trong physical frame <em>j</em>.</li>
</ol>
<p>Để xử lý <strong>page fault</strong>, OS cần theo dõi những <strong>RAM frame</strong> nào đang trống để có thể tìm một frame trống và nạp page được đọc từ đĩa vào đó.<br />
Hệ điều hành thường duy trì một <strong>danh sách các frame trống</strong> sẵn sàng để cấp phát khi xảy ra page fault.</p>
<p>Nếu không còn frame RAM trống, OS sẽ chọn một frame đang được sử dụng và <strong>thay thế</strong> page trong đó bằng page bị lỗi.<br />
<strong>PTE</strong> (Page Table Entry) của page bị thay thế sẽ được cập nhật, đặt <strong>valid bit</strong> của nó về 0 (ánh xạ PTE của page này không còn hợp lệ).</p>
<p>Page bị thay thế sẽ được ghi trở lại đĩa nếu nội dung của nó trong RAM <strong>khác</strong> với bản trên đĩa;<br />
nếu process sở hữu page đã ghi dữ liệu vào page khi nó đang nằm trong RAM, thì bản RAM của page cần được ghi ra đĩa trước khi bị thay thế để tránh mất các thay đổi trong page của bộ nhớ ảo.</p>
<p>PTE thường bao gồm một <strong>dirty bit</strong> để cho biết bản sao trong RAM của page đã bị sửa đổi (ghi dữ liệu) hay chưa.<br />
Trong quá trình thay thế trang, nếu dirty bit của page bị thay thế được đặt, page đó cần được ghi ra đĩa trước khi thay bằng page bị lỗi.<br />
Nếu dirty bit = 0, bản trên đĩa của page bị thay thế giống với bản trong RAM, và page không cần ghi ra đĩa khi bị thay thế.</p>
<p>Trong phần thảo luận về <strong>virtual memory</strong>, chúng ta chủ yếu tập trung vào phần <strong>mechanism</strong> (cơ chế) của việc triển khai bộ nhớ ảo phân trang.<br />
Tuy nhiên, còn một phần quan trọng khác là <strong>policy</strong> (chính sách) trong việc triển khai paging của OS.</p>
<p>Khi RAM trống trong hệ thống đã hết, OS cần thực thi <strong>page replacement policy</strong> (chính sách thay thế trang).<br />
Chính sách này sẽ chọn một frame RAM đang được sử dụng và thay nội dung của nó bằng page bị lỗi; page hiện tại sẽ bị <strong>evict</strong> (loại bỏ) khỏi RAM để nhường chỗ cho page bị lỗi.</p>
<p>OS cần triển khai một chính sách thay thế trang tốt để chọn frame nào trong RAM sẽ được ghi ra đĩa nhằm nhường chỗ cho page bị lỗi.<br />
Ví dụ: OS có thể triển khai chính sách <strong>least recently used</strong> (LRU – ít được sử dụng gần đây nhất), thay thế page trong frame RAM mà đã lâu không được truy cập nhất.<br />
LRU hoạt động tốt khi các truy cập bộ nhớ có tính cục bộ cao.<br />
Ngoài ra còn nhiều chính sách khác mà OS có thể lựa chọn để triển khai.<br />
Xem thêm trong giáo trình hệ điều hành để biết chi tiết về các chính sách thay thế trang.</p>
<h4 id="tăng-tốc-độ-truy-cập-trang-making-page-accesses-faster"><a class="header" href="#tăng-tốc-độ-truy-cập-trang-making-page-accesses-faster">Tăng tốc độ truy cập trang (Making Page Accesses Faster)</a></h4>
<p>Mặc dù <strong>paging</strong> có nhiều lợi ích, nó cũng gây ra sự <strong>chậm lại đáng kể</strong> cho mỗi lần truy cập bộ nhớ.<br />
Trong hệ thống bộ nhớ ảo phân trang, mỗi lệnh <strong>load</strong> hoặc <strong>store</strong> tới một địa chỉ bộ nhớ ảo cần <strong>hai</strong> lần truy cập RAM:</p>
<ol>
<li>Lần đầu đọc <strong>PTE</strong> để lấy frame number phục vụ dịch địa chỉ từ ảo sang vật lý.</li>
<li>Lần thứ hai đọc hoặc ghi byte tại địa chỉ RAM vật lý.</li>
</ol>
<p>Do đó, trong hệ thống bộ nhớ ảo phân trang, mỗi lần truy cập bộ nhớ sẽ chậm gấp đôi so với hệ thống hỗ trợ truy cập trực tiếp vào RAM vật lý.</p>
<p>Một cách để giảm chi phí phụ trội của paging là <strong>cache</strong> (lưu tạm) ánh xạ từ virtual page number sang physical frame number.<br />
Khi dịch một virtual address, <strong>MMU</strong> sẽ kiểm tra page number trong cache trước.<br />
Nếu tìm thấy, ánh xạ frame number của page có thể được lấy trực tiếp từ cache entry, tránh được một lần truy cập RAM để đọc PTE.</p>
<p><strong>Translation Look-aside Buffer</strong> (<strong>TLB</strong>) là một <strong>hardware cache</strong> (bộ nhớ đệm phần cứng) lưu trữ các ánh xạ (page number, frame number).<br />
Đây là một cache nhỏ, <strong>fully associative</strong> (liên kết đầy đủ), được tối ưu hóa cho việc tra cứu nhanh trong phần cứng.</p>
<ul>
<li>Khi MMU tìm thấy ánh xạ trong TLB (<strong>TLB hit</strong>), không cần tra cứu page table để dịch địa chỉ ảo sang địa chỉ vật lý, và chỉ cần <strong>một</strong> lần truy cập RAM để thực hiện load hoặc store.</li>
<li>Khi không tìm thấy ánh xạ trong TLB (<strong>TLB miss</strong>), cần thêm một lần truy cập RAM để đọc PTE của page, từ đó tạo địa chỉ vật lý cho thao tác load hoặc store.<br />
Ánh xạ liên quan đến TLB miss sẽ được thêm vào TLB.</li>
</ul>
<p>Với tính cục bộ cao trong các truy cập bộ nhớ, <strong>tỉ lệ hit</strong> trong TLB thường rất cao, giúp truy cập bộ nhớ trong hệ thống bộ nhớ ảo phân trang nhanh hơn nhiều — hầu hết các truy cập bộ nhớ ảo chỉ cần <strong>một</strong> lần truy cập RAM.</p>
<p><img src="_images/tlb.png" alt="TLB lookup for virtual page to physical frame mapping" /></p>
<p><strong>Hình 11.</strong> <strong>Translation Look-aside Buffer</strong> (TLB) là một cache phần cứng nhỏ lưu trữ ánh xạ từ virtual page sang physical frame.<br />
TLB được tìm kiếm trước cho entry của page <em>p</em>. Nếu tìm thấy, không cần tra cứu page table để dịch địa chỉ ảo sang địa chỉ vật lý.</p>

                    </main>

                    <nav class="nav-wrapper" aria-label="Page navigation">
                        <!-- Mobile navigation buttons -->
                            <a rel="prev" href="../C13-OS/processes.html" class="mobile-nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                                <i class="fa fa-angle-left"></i>
                            </a>
                            <a rel="next" href="../C13-OS/ipc.html" class="mobile-nav-chapters next" title="Next chapter" aria-label="Next chapter" aria-keyshortcuts="Right">
                                <i class="fa fa-angle-right"></i>
                            </a>
                        <div style="clear: both"></div>
                    </nav>
                </div>
            </div>

            <nav class="nav-wide-wrapper" aria-label="Page navigation">
                    <a rel="prev" href="../C13-OS/processes.html" class="nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                        <i class="fa fa-angle-left"></i>
                    </a>
                    <a rel="next" href="../C13-OS/ipc.html" class="nav-chapters next" title="Next chapter" aria-label="Next chapter" aria-keyshortcuts="Right">
                        <i class="fa fa-angle-right"></i>
                    </a>
            </nav>

        </div>

        <script type="text/javascript">
            window.playground_copyable = true;
        </script>
        <script src="../elasticlunr.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="../mark.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="../searcher.js" type="text/javascript" charset="utf-8"></script>
        <script src="../clipboard.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="../highlight.js" type="text/javascript" charset="utf-8"></script>
        <script src="../book.js" type="text/javascript" charset="utf-8"></script>

        <!-- Custom JS scripts -->
    </body>
</html>
