數之微分為下次搜尋點之根據，且求得此函
數之計算量不可忽略，故文獻上仍少應用於
多晶片模組構裝之晶片最適化擺置問題上。
啟發規劃法，Kos (1993)曾採用Hopfield類神
經 網 路 法 (Hopfield neural network, 
HNN)(Hopfield, 1982)求得多個不同尺寸及
發熱功率晶片在ㄧ基板上之最適熱源擺置，
但其分析模型為一簡化之基板與發熱源。
Cheng等(2007)提出一結合有限單元法與力
導向配置法之最適化法，惜未能準確預估整
體溫度場。遺傳演算法方面，Jeevan等(2003)
利用遺傳演算法配合有限單元模擬直接求得
多晶片模組構裝不同發熱功率下晶片之最適
化擺置設計，獲得與力導向配置法相似之晶
片最適化擺置及溫度，雖能蒐尋全域最適
解，但局部搜尋的能力較差，且因其演化為
或然率轉換法則，效能受分析問題及演化參
數影響很大。 
為改善傳統遺傳演算法搜尋鄰近局部最
適化解之演算效能，文獻中已有許多研究將
遺傳演算法與其他方法結合而成之混合演算
法，並大量應用各種工程問題。在多晶片模
組構裝方面，Kim 及May (1999)曾利用類神
經網路法並結合局部搜尋法及遺傳演算法來
控制通孔之生成(via formation)，以提高可靠
度及降低製程成本。Beebe 等(1999)利用生物
演化法中之模擬評估法(simulated evaluation) 
(Fogel, 1966)及模擬退火法(simulated anneal-
ing) (Laarhoven及Aarts, 1987)，發展ㄧ物件導
向熱配置法(object-oriented thermal placement 
method)，在熱限制及總線距最小之目標下，
探討多晶片模組構裝之晶片最適化擺置。在
簡化之熱分析模型及邊界條件下，並將Lall
等(1994)單ㄧ晶片發熱下之ㄧ維熱傳導解析
解線性疊加而得到多晶片溫度場。Lei(2005)
所提出之最適化法為結合遺傳演算法及螞蟻
演 算 法 (ant colony optimization) (Dorigo, 
2004)，找出半導體測試圖形(test pattern)，以
測試電路功能和規格符合度。唯上述各種混
合演算法之實際演算效能會隨不同的分析問
題而有很大差異，且未曾探討過多晶片模組
構裝之晶片最適化擺置。 
由相關文獻得，針對晶片擺置最適化分
析，亟需詳細考慮三維多晶片模組構裝之設
計實務，且發展一有效快速最適化法。 
 
三、研究方法 
由於第二年度所提出之混合式最適化法
中，停止條件只能表達累積數據產生之回應
表面用以預估最小總晶片接面溫度值已達穩
定，但回應表面之準確度與產生回應表面之
數據點相關，當變數範圍較大時，遺傳演算
法全域搜尋收斂速率緩慢，每次演化產生之
族群分散在變數範圍內，回應表面在預估晶
片最適化擺置設計下之總晶片接面溫度值可
能不夠準確，故本年度建立之精進型混合式
最適化法乃針對混合式最適化法進行改善。
其流程分成兩大部分，第一部分與混合式最
適化法相似，第二部分在達停止條件I後，再
加入變數設計範圍縮減概念，增加較優解附
近之設計點至原本累積數據，建立新回應表
面，再計算此新回應表面之最小總晶片接面
溫度值，如此重複加點、建立新回應表面及
求取最適化解之步驟，使新產生回應表面逐
漸越能找得晶片擺置最適化設計且準確預估
總晶片接面溫度值。 
 精進型混合式最適化法演算流程圖如圖
一所示：  
第一部分 
第一部分如同混合式最適化法，進行產
生族群、解碼、晶片不可互相重疊限制
條件之判定、熱傳分析、建立相對應之
回應表面、求取最小總晶片接面溫度及
演化等步驟。並採用上節混合式最適化
法之停止條件，停止條件I： 
11 Cdiff ≤ ，                       (1)
1diff 為差異累積曲線的波動量， 為控制1C
第一部分停止之參數。當滿足停止條件I
後，找得一組使總晶片接面溫度小之晶片
擺置，視為較優晶片擺置，程式並接著進
 2
當各晶片發熱功率分別為 0.25W，
0.75W，1.0W及 1.5W時，亦於第四次演化後
於第二部分再迭代二次，累積共計算 90 組
ANSYS®有限單元分析數據量後，能滿足停
止條件II，所求得之晶片最適化擺置設計，亦
與混合式最適化法之結果相同(去年報告之
圖五(b))，回應表面所預估總晶片接面溫度值
為 274.2 0C，與ANSYS®有限單元分析值差異
為 0.9 %。 
五、晶片直接接合型多晶片模組構裝晶片擺
置之最適化分析 
本年度計畫進一步將所提出之混合式及
精進型混合式最適化法應用至晶片直接接
合型多晶片模組構裝之分析，探討其晶片最
適化擺置，並與 Cheng 等 (2007)結合有限單
元法與修正型力導向模型及外部懲罰函數法
之最適化法結果比較，以進一步評估本年度
計畫所發展最適化法之準確性及應用性。 
不同於本計畫以最小總晶片接面溫度為
目標函數，Cheng 等(2007)之目標函數為最
小力函數，由引力及推力組成，引力為單一
晶片構裝之晶片接面溫度，與單一晶片構裝
內之晶片位置相關，而推力為晶片間相互影
響所造成之溫升，為晶片間距離之函數，當
晶片間距離越大，則晶片間相互影響所造成
之溫升越小，力函數則越小。Cheng 等(2007)
求得之力函數與實際用ANSYS®有限單元分
析計算之總晶片接面溫度之最大誤差為
5.0%。 
所探討晶片直接接合型多晶片模組構
裝如圖二所示，主要由不同數目晶片、晶片
黏著層與基板等組成。晶片及基板皆為方
形，晶片長 5.0mm，厚度 0.5 mm，基板長 50.0 
mm，而厚度 5.0 mm，晶片及基板之材料導熱
係數分別為 148W/m-k 及 2.5W/m-k。圖三為
具五塊及六塊任意擺置晶片之三維有限單元
熱傳分析模型，分別共有 8,163 節點與 5,250
單元及 8,235 節點與 5,300 單元。 
5.1 混合式最適化法 
   本節係應用混合式最適化法，探討具五塊
及六塊晶片之晶片直接接合型模組構裝之
晶片最適化擺置，所使用停止條件與前章相
同，即 %0.2≤diff 。 
5.1.1 五塊晶片之晶片直接接合型模組構裝 
當具五塊晶片之直接接合型模組構裝
其晶片發熱功率皆為 1.0W時，經過九次演化
後滿足停止條件，所使用ANSYS®有限單元
分析數據量共 180 組，回應表面所計算得最
小總晶片接面溫度為 436.80C，於最適化晶片
擺置位置，利用ANSYS®有限單元分析之溫
度場如圖四(a)，最小總晶片接面溫度為 527.5 
0C，二者之差異 17.3%。圖五 (a)為利用
ANSYS®有限單元分析，於Cheng等(2007)以
最小力函數求得之晶片最適擺置位置所求得
之溫度場，總晶片接面溫度為 545.7 0C。本計
畫混合式最適化法之結果與Cheng 等 (2007)
所求得之晶片擺置相似，四塊晶片位於基板
之角落，而另一塊晶片位於基板之中心。而
以ANSYS®有限單元分析，於晶片最適擺置
位置之總晶片接面溫度，二者相差約 3.5%，
顯示本計畫混合式最適化法能求得合理之晶
片最適擺置，但所預估之總晶片接面溫度精
度則仍有提升空間。 
5.1.2 六塊晶片之晶片直接接合型模組構裝 
另外，具六塊晶片發熱功率皆為 1.0W之
晶片直接接合型模組構裝，經十三次演化後
可求得晶片最適擺置，此時晶片以構裝中心
對稱分布於晶片可移動範圍之兩側，回應表
面預估之總晶片接面溫度為 582.20C。利用
ANSYS®有限單元分析晶片最適化擺置之溫
度場示於圖四 (b) ，總晶片接面溫度為
682.00C，兩者差異為 14.6%。而於Cheng等
(2007)以最小力函數求得之晶片最適化擺
置，以ANSYS®有限單元分析求得之溫度場
如圖五(b)所示，左側三塊晶片之位置略高於
右側晶片，與本計畫混合式最適化法之結果
略有不同。此外，利用ANSYS®有限單元計
算本計畫混合式最適化法求得之晶片最適擺
置處之總晶片接面溫度與單塊晶片接面溫度
 4
 6
綜上，精進型混合式最適化法結合變數
範圍縮減法概念，比混合適最適化法增加些
許數據便能快速準確求得晶片最適化擺置及
總晶片接面溫度值，與傳統回應表面法及間
接最適化法相較，亦更具實際應用價值。另
外，對於複雜之多晶片構裝問題，亦可透過
適當選取停止條件 I，而快速準確求得晶片最
適化擺置及總晶片接面溫度值。 
 
七、結論 
本三年計畫針對具不同數目及發熱功
率晶片之多晶片模組構裝，成功地提出四種
不同晶片擺置最適化法，進行晶片最適擺置
設計，獲得最佳散熱效能。 
以數種多晶片模組構裝為示例，分別評
比所提出各種晶片擺置最適化法之效能。結
果發現，直接最適化法雖係直接由ANSYS®
有限單元分析求得總晶片接面溫度，因經過
多次演化，而使用大量計算量，但卻只能得
到較優解。間接最適法因以修正型疊加法建
立了包含晶片發熱功率及晶片位置影響之晶
片接面溫度方程式，能快速計算不同晶片擺
置及發熱功率下之晶片接面溫度，不但具傳
統回應表面法之準確性，且能大量減少數據
量，故尚不失為探討多晶片之擺置與發熱功
率對晶片接面溫度影響之好方法，但所需數
據量仍會隨變數增加而倍增。混合式最適化
法利用遺傳演算法之全域搜尋特性，逐漸建
立準確之晶片接面溫度回應表面，並利用序
列二次規劃法快速求得晶片擺置最適化設
計，計算效率遠高於傳統回應表面法、直接
最適化法及間接最適化法，唯所建立回應表
面尚未能準確計算晶片最適擺置下之總晶片
接面溫度。精進型混合式最適化法，結合了
變數範圍縮減概念，雖比混合式最適化法增
加些許數據，但較混合式最適化法更能快
速、準確求得晶片最適擺置及計算總晶片接
面溫度值。以具四塊晶片球柵陣列型模組構
裝為例，精進型混合式最適化法僅需傳統回
應表面法之 33.0%左右數據量，而對具五塊
及六塊晶片之晶片直接接合型模組構裝，所
需數據量(190組與 280組)更僅分別為傳統回
應表面法之 18.2% 及 6.8 %，更遠少於間接
最適化法(7,315 組與 32,968 組)所需數據量，
明顯顯示精進型混合式最適化法之效能遠較
傳統回應表面法、間接最適化法及混合式最
適化法優異。另外透過停止條件I之適當選
取，亦能有效減少演化次數及數據量，增加
求解速率，對具更多數目晶片構裝之擺置設
計，效益更高。 
 
八、計畫成果自評 
本三年計畫成功地提出四種不同晶片擺
置最適化法，針對具不同數目及發熱功率晶
片之多晶片模組構裝，有效快速進行晶片最
適擺置設計，獲得最佳散熱效能，可作為散
熱增益設計之參考。本計畫執行期間，已培
育數位電子構裝散熱最適化分析及設計之高
階研發人才，其部分成果亦已分別整理出二
篇論文，送國際著名學術期刊發表中(Cheng
等及 Cheng 等(2009))。 
 
九、參考文獻 
1. Beebe, C., Carothers, J.D., and Ortega, A., “Ob-
ject-oriented thermal placement using and accurate 
heat model, ” in Proc. the 32nd Hawaii Interna-
tional Conf. on System Science, 1999, pp. 1-10. 
2. Cheng, H.C., Huang, Y.C., and Chen, W.H. “A 
force-directed-based optimization scheme for ther-
mal placement design of MCMs,” IEEE Trans. on 
Advanced Packaging, vol. 30, no. 1, 2007, pp. 56-67. 
3. Cheng, H.C., Chung, I.C. and Chen, W.H. “A re-
sponse surface based optimization approach for 
thermal placement design of chips in multiple-chip 
modules,” submitted for publication in IEEE Trans. 
on Components and Packaging Technologies. 
4. Cheng, H.C., Chung, I.C. and Chen, W.H. “Ther-
mal chip placement in MCMs using a novel hybrid 
optimization algorithm,” IEEE Trans. on Advanced 
Packaging, vol. 32, 2009 (accepted). 
