## 阶段一编码任务

## 当前状态

基础框架已经搭好，最终cpu的框架结构，参考Documents/openmips模块连接关系图。

初步设计**没有**该图中的以下单元

| 单元名 | 功能描述 |
| ------ | -------- |
| LLBIT  | 异常控制 |
| CP0    | 协处理器 |
|        |          |

其余模块均有涉及，与以上两个模块相关的信号量，现阶段可以无视

### 任务介绍

完成流水线cpu的部件基础编码工作，预计编码时间一到两天【max=2.5 days】，完成部件的基础架构工作。

### 任务分配

| 成员 | 任务                                                         | 需要阅读的相关章节【不绝对】 |
| ---- | ------------------------------------------------------------ | ---------------------------- |
| wzl  | 四个流水锁存器模块，寄存器堆栈模块，除法运算模块，HILO模块，CTRL模块 |                              |
| wxz  | EX模块                                                       | 2-9章                        |
| xmf  | MEM模块                                                      | 2-8章                        |
| wsc  | ID模块                                                       | 2-7章                        |

### 任务要求

+ 严格遵守编码规范文件定义与使用变量。

+ <font color=red>自行定义接口与变量，需维护Variable.md文件，格式已在Name&Var文件夹中给出。各模块编写者及时上传文件Var.md文件</font>>

+ WXZ,WAC,XMF所编写的部分均为组合逻辑，不存在时钟周期相关语句

  > 不可以使用
  >
  > + always @ (posedge clk or negedge rst)
  >
  > 仅可以使用
  >
  > + always @(*)
  >
  > + assign

+ 原则上不能修改外部接入接出的接口，若有修改，需进行讨论。
+ 在初步进行定义时，模块接口的变量类型，位宽可能存在错误，在确认后可以修改。
+ <font color=red>各个模块的操作符编码值与操作名称的对应关系生成EXCEL文件（或其他类型）,上传到Name&Var文件夹中。</font>>

### 着重强调

**代码的编写是在认真阅读该书，厘清逻辑的前提下进行的，不可进行无根据编码，按照严格的设计进行编码，准确正确。**

本次开发任务量较大，希望大家积极完成，不要有畏难情绪，不清楚的地方及时讨论，询问助教老师等。