TimeQuest Timing Analyzer report for BoardTest
Wed Apr 11 23:43:42 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 205.21 MHz ; 205.21 MHz      ; clk                             ;                                                       ;
; 412.54 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -5.010 ; -166.474      ;
; clk_div:U_1HzClkDivider|clk_out ; -1.424 ; -8.795        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -131.049      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -13.356       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                              ;
+--------+----------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -5.010 ; counter[4]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.998      ;
; -4.841 ; counter[1]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.829      ;
; -4.798 ; current_State                    ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.786      ;
; -4.644 ; counter[3]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.632      ;
; -4.620 ; counter[5]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.608      ;
; -4.585 ; counter[1]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.573      ;
; -4.569 ; counter[2]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.557      ;
; -4.560 ; counter[1]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.048     ; 4.552      ;
; -4.531 ; counter[3]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.519      ;
; -4.514 ; current_State                    ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.502      ;
; -4.463 ; current_State                    ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.048     ; 4.455      ;
; -4.390 ; counter[3]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.048     ; 4.382      ;
; -4.382 ; counter[1]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.058     ; 4.364      ;
; -4.340 ; counter[4]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.328      ;
; -4.336 ; counter[2]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.324      ;
; -4.310 ; counter[6]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.298      ;
; -4.269 ; counter[6]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.257      ;
; -4.260 ; counter[4]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.048     ; 4.252      ;
; -4.229 ; current_State                    ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.058     ; 4.211      ;
; -4.213 ; counter[5]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 4.201      ;
; -4.189 ; counter[2]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.048     ; 4.181      ;
; -4.175 ; counter[6]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.048     ; 4.167      ;
; -4.127 ; counter[6]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.058     ; 4.109      ;
; -4.120 ; counter[3]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.058     ; 4.102      ;
; -4.098 ; counter[5]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.048     ; 4.090      ;
; -4.053 ; counter[2]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.058     ; 4.035      ;
; -3.882 ; counter[4]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.058     ; 3.864      ;
; -3.873 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.917      ;
; -3.803 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.842      ;
; -3.746 ; counter[5]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.058     ; 3.728      ;
; -3.734 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.779      ;
; -3.707 ; motor_pwm:Motor_1|pulsecount[2]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.747      ;
; -3.675 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.714      ;
; -3.674 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.713      ;
; -3.674 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.713      ;
; -3.647 ; counter[7]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 3.635      ;
; -3.645 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.690      ;
; -3.638 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.678      ;
; -3.631 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.675      ;
; -3.590 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.635      ;
; -3.568 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.603      ;
; -3.567 ; motor_pwm:Motor_1|pulsecount[3]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.607      ;
; -3.525 ; motor_pwm:Motor_1|pulsecount[4]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.565      ;
; -3.517 ; clk_div:U_1HzClkDivider|cnt[2]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.562      ;
; -3.501 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.546      ;
; -3.477 ; motor_pwm:Motor_1|pulsecount[11] ; motor_pwm:Motor_1|pwm           ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.521      ;
; -3.475 ; motor_pwm:Motor_1|pulsecount[0]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.511      ;
; -3.467 ; motor_pwm:Motor_1|pulsecount[1]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.507      ;
; -3.460 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.505      ;
; -3.458 ; motor_pwm:Motor_1|pulsecount[0]  ; motor_pwm:Motor_5|pwm           ; clk                             ; clk         ; 1.000        ; -0.010     ; 4.488      ;
; -3.440 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.475      ;
; -3.439 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.474      ;
; -3.439 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.474      ;
; -3.428 ; clk_div:U_1HzClkDivider|cnt[2]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.473      ;
; -3.418 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[7]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.458      ;
; -3.417 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[6]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.414 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.396 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.436      ;
; -3.390 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.362 ; clk_div:U_1HzClkDivider|cnt[3]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.407      ;
; -3.360 ; clk_div:U_1HzClkDivider|cnt[5]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.404      ;
; -3.337 ; motor_pwm:Motor_1|pulsecount[5]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.377      ;
; -3.323 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[5]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.363      ;
; -3.321 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|clk_out ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.361      ;
; -3.294 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.334      ;
; -3.274 ; clk_div:U_1HzClkDivider|cnt[6]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.318      ;
; -3.273 ; clk_div:U_1HzClkDivider|cnt[3]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.318      ;
; -3.272 ; clk_div:U_1HzClkDivider|cnt[7]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.316      ;
; -3.271 ; clk_div:U_1HzClkDivider|cnt[5]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.315      ;
; -3.265 ; clk_div:U_1HzClkDivider|cnt[15]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.305      ;
; -3.262 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.302      ;
; -3.261 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.301      ;
; -3.261 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.301      ;
; -3.258 ; counter[7]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -1.052     ; 3.246      ;
; -3.257 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.298      ;
; -3.244 ; motor_pwm:Motor_1|pulsecount[10] ; motor_pwm:Motor_1|pwm           ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.288      ;
; -3.230 ; clk_div:U_1HzClkDivider|cnt[4]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.275      ;
; -3.224 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.259      ;
; -3.218 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.263      ;
; -3.195 ; clk_div:U_1HzClkDivider|cnt[15]  ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.230      ;
; -3.185 ; clk_div:U_1HzClkDivider|cnt[6]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.229      ;
; -3.183 ; clk_div:U_1HzClkDivider|cnt[7]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.227      ;
; -3.183 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[7]  ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.219      ;
; -3.182 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[6]  ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.218      ;
; -3.179 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.215      ;
; -3.166 ; motor_pwm:Motor_1|pulsecount[11] ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.206      ;
; -3.150 ; motor_pwm:Motor_1|pulsecount[1]  ; motor_pwm:Motor_5|pwm           ; clk                             ; clk         ; 1.000        ; -0.006     ; 4.184      ;
; -3.141 ; clk_div:U_1HzClkDivider|cnt[4]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 4.186      ;
; -3.124 ; clk_div:U_1HzClkDivider|cnt[14]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.164      ;
; -3.121 ; motor_pwm:Motor_1|pulsecount[1]  ; motor_pwm:Motor_1|pwm           ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.165      ;
; -3.113 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.154      ;
; -3.108 ; motor_pwm:Motor_1|pulsecount[3]  ; motor_pwm:Motor_5|pwm           ; clk                             ; clk         ; 1.000        ; -0.006     ; 4.142      ;
; -3.101 ; clk_div:U_1HzClkDivider|cnt[5]   ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 4.140      ;
; -3.096 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.131      ;
; -3.095 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.135      ;
; -3.095 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.130      ;
; -3.095 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.130      ;
; -3.088 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[5]  ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.124      ;
; -3.086 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|clk_out ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.122      ;
; -3.067 ; clk_div:U_1HzClkDivider|cnt[15]  ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 4.102      ;
+--------+----------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.424 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.464      ;
; -1.384 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.424      ;
; -1.338 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.378      ;
; -1.298 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.338      ;
; -1.270 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.310      ;
; -1.256 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.296      ;
; -1.252 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.292      ;
; -1.212 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.252      ;
; -1.184 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.224      ;
; -1.170 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.210      ;
; -1.166 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.206      ;
; -1.126 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.166      ;
; -1.098 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.138      ;
; -1.098 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.138      ;
; -1.085 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.125      ;
; -1.084 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.124      ;
; -1.080 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.120      ;
; -1.040 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.080      ;
; -1.024 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; -0.039     ; 2.025      ;
; -1.012 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.052      ;
; -1.012 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.052      ;
; -0.999 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.039      ;
; -0.998 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.038      ;
; -0.994 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.034      ;
; -0.954 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.994      ;
; -0.926 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.966      ;
; -0.926 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.966      ;
; -0.926 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.966      ;
; -0.519 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.559      ;
; -0.518 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.558      ;
; -0.517 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.557      ;
; -0.476 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.516      ;
; -0.447 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.487      ;
; -0.447 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.487      ;
; -0.447 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.487      ;
; -0.024 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.064      ;
; 0.235  ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                        ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:Motor_1|pulsecount[0]                ; motor_pwm:Motor_1|pulsecount[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                   ; SPI_Slave:U_PICSPI_Slave|LED                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.749 ; motor_pwm:Motor_1|clockcount[6]                ; motor_pwm:Motor_1|clockcount[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; motor_pwm:Motor_1|pulsecount[11]               ; motor_pwm:Motor_1|pulsecount[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.918 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.224      ;
; 0.924 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 1.034 ; SPI_Slave:U_PICSPI_Slave|byte_received         ; SPI_Slave:U_PICSPI_Slave|LED                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.341      ;
; 1.104 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.410      ;
; 1.159 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.169 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; SPI_Slave:U_PICSPI_Slave|LED                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[5]                ; motor_pwm:Motor_1|clockcount[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[3]                ; motor_pwm:Motor_1|clockcount[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[1]                ; motor_pwm:Motor_1|clockcount[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.176 ; motor_pwm:Motor_1|pulsecount[9]                ; motor_pwm:Motor_1|pulsecount[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; motor_pwm:Motor_1|pulsecount[7]                ; motor_pwm:Motor_1|pulsecount[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[20]                ; clk_div:U_1HzClkDivider|cnt[20]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[18]                ; clk_div:U_1HzClkDivider|cnt[18]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[8]                 ; clk_div:U_1HzClkDivider|cnt[8]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[10]                ; clk_div:U_1HzClkDivider|cnt[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[9]                 ; clk_div:U_1HzClkDivider|cnt[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                ; clk_div:U_1HzClkDivider|cnt[12]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                ; clk_div:U_1HzClkDivider|cnt[13]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[15]                ; clk_div:U_1HzClkDivider|cnt[15]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.185 ; motor_pwm:Motor_1|pulsecount[2]                ; motor_pwm:Motor_1|pulsecount[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.185 ; motor_pwm:Motor_1|pulsecount[1]                ; motor_pwm:Motor_1|pulsecount[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[4]                ; motor_pwm:Motor_1|pulsecount[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.196 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                 ; clk_div:U_1HzClkDivider|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.218 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.225 ; motor_pwm:Motor_1|clockcount[2]                ; motor_pwm:Motor_1|clockcount[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:Motor_1|pulsecount[3]                ; motor_pwm:Motor_1|pulsecount[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:Motor_1|pulsecount[10]               ; motor_pwm:Motor_1|pulsecount[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_div:U_1HzClkDivider|cnt[19]                ; clk_div:U_1HzClkDivider|cnt[19]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; motor_pwm:Motor_1|clockcount[4]                ; motor_pwm:Motor_1|clockcount[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; motor_pwm:Motor_1|clockcount[0]                ; motor_pwm:Motor_1|clockcount[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; clk_div:U_1HzClkDivider|cnt[17]                ; clk_div:U_1HzClkDivider|cnt[17]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; clk_div:U_1HzClkDivider|cnt[16]                ; clk_div:U_1HzClkDivider|cnt[16]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.234 ; motor_pwm:Motor_1|pulsecount[8]                ; motor_pwm:Motor_1|pulsecount[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                ; clk_div:U_1HzClkDivider|cnt[14]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; motor_pwm:Motor_1|pulsecount[6]                ; motor_pwm:Motor_1|pulsecount[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; motor_pwm:Motor_1|pulsecount[5]                ; motor_pwm:Motor_1|pulsecount[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.542      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|pulsecount[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.339 ; clk_div:U_1HzClkDivider|cnt[22]                ; clk_div:U_1HzClkDivider|cnt[22]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.354 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[6]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.663      ;
; 1.354 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[4]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.663      ;
; 1.354 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[5]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.663      ;
; 1.354 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[2]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.663      ;
; 1.354 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[3]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.663      ;
; 1.354 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[1]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.663      ;
; 1.354 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[0]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.663      ;
; 1.367 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.674      ;
; 1.378 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.684      ;
; 1.406 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.712      ;
; 1.420 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.725      ;
; 1.444 ; motor_pwm:Motor_1|clockcount[5]                ; motor_pwm:Motor_1|clocktick                    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.747      ;
; 1.460 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.469 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.776      ;
; 1.488 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.794      ;
; 1.494 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.801      ;
; 1.510 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.817      ;
; 1.520 ; motor_pwm:Motor_1|pulsecount[8]                ; motor_pwm:Motor_2|pwm                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.826      ;
; 1.520 ; motor_pwm:Motor_1|pulsecount[8]                ; motor_pwm:Motor_3|pwm                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.826      ;
; 1.520 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.827      ;
; 1.534 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.841      ;
; 1.546 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.853      ;
; 1.598 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.598 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.598 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.598 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.758 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.064      ;
; 1.181 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.210 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.251 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.557      ;
; 1.252 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.558      ;
; 1.253 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.559      ;
; 1.660 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.966      ;
; 1.688 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.994      ;
; 1.728 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.034      ;
; 1.732 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.038      ;
; 1.733 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.039      ;
; 1.746 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.052      ;
; 1.746 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.052      ;
; 1.758 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; -0.039     ; 2.025      ;
; 1.774 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.080      ;
; 1.814 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.120      ;
; 1.818 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.124      ;
; 1.819 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.125      ;
; 1.832 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.138      ;
; 1.832 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.138      ;
; 1.860 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.166      ;
; 1.900 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.206      ;
; 1.904 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.210      ;
; 1.918 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.224      ;
; 1.946 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.252      ;
; 1.986 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.292      ;
; 1.990 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.296      ;
; 2.004 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.310      ;
; 2.032 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.338      ;
; 2.072 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.378      ;
; 2.118 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.424      ;
; 2.158 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.464      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.455 ; 4.455 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.547 ; 8.547 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.233 ; 8.233 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 8.547 ; 8.547 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.000 ; 8.000 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; -3.977 ; -3.977 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -4.464 ; -4.464 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -4.898 ; -4.898 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -4.639 ; -4.639 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -4.278 ; -4.278 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -4.923 ; -4.923 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.620 ; -4.620 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -3.977 ; -3.977 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -4.189 ; -4.189 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -4.359 ; -4.359 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -3.998 ; -3.998 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -4.566 ; -4.566 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -5.153 ; -5.153 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -5.186 ; -5.186 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -5.153 ; -5.153 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -6.553 ; -6.553 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -5.745 ; -5.745 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]    ; clk                             ; 9.740 ; 9.740 ; Rise       ; clk                             ;
;  BLED_Blue[0]   ; clk                             ; 7.729 ; 7.729 ; Rise       ; clk                             ;
;  BLED_Blue[1]   ; clk                             ; 7.997 ; 7.997 ; Rise       ; clk                             ;
;  BLED_Blue[2]   ; clk                             ; 9.740 ; 9.740 ; Rise       ; clk                             ;
;  BLED_Blue[3]   ; clk                             ; 8.614 ; 8.614 ; Rise       ; clk                             ;
; BLED_Orange[*]  ; clk                             ; 8.604 ; 8.604 ; Rise       ; clk                             ;
;  BLED_Orange[0] ; clk                             ; 8.108 ; 8.108 ; Rise       ; clk                             ;
;  BLED_Orange[1] ; clk                             ; 7.303 ; 7.303 ; Rise       ; clk                             ;
;  BLED_Orange[2] ; clk                             ; 7.692 ; 7.692 ; Rise       ; clk                             ;
;  BLED_Orange[3] ; clk                             ; 8.604 ; 8.604 ; Rise       ; clk                             ;
; Motor_East      ; clk                             ; 7.353 ; 7.353 ; Rise       ; clk                             ;
; Motor_North     ; clk                             ; 7.315 ; 7.315 ; Rise       ; clk                             ;
; Motor_South     ; clk                             ; 7.365 ; 7.365 ; Rise       ; clk                             ;
; Motor_West      ; clk                             ; 7.671 ; 7.671 ; Rise       ; clk                             ;
; PIC_SPI_MISO    ; clk                             ; 7.270 ; 7.270 ; Rise       ; clk                             ;
; TLED_Orange_2   ; clk                             ; 9.140 ; 9.140 ; Rise       ; clk                             ;
; TLED_Orange_1   ; clk_div:U_1HzClkDivider|clk_out ; 8.315 ; 8.315 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]    ; clk                             ; 7.729 ; 7.729 ; Rise       ; clk                             ;
;  BLED_Blue[0]   ; clk                             ; 7.729 ; 7.729 ; Rise       ; clk                             ;
;  BLED_Blue[1]   ; clk                             ; 7.997 ; 7.997 ; Rise       ; clk                             ;
;  BLED_Blue[2]   ; clk                             ; 9.740 ; 9.740 ; Rise       ; clk                             ;
;  BLED_Blue[3]   ; clk                             ; 8.614 ; 8.614 ; Rise       ; clk                             ;
; BLED_Orange[*]  ; clk                             ; 7.303 ; 7.303 ; Rise       ; clk                             ;
;  BLED_Orange[0] ; clk                             ; 8.108 ; 8.108 ; Rise       ; clk                             ;
;  BLED_Orange[1] ; clk                             ; 7.303 ; 7.303 ; Rise       ; clk                             ;
;  BLED_Orange[2] ; clk                             ; 7.692 ; 7.692 ; Rise       ; clk                             ;
;  BLED_Orange[3] ; clk                             ; 8.604 ; 8.604 ; Rise       ; clk                             ;
; Motor_East      ; clk                             ; 7.353 ; 7.353 ; Rise       ; clk                             ;
; Motor_North     ; clk                             ; 7.315 ; 7.315 ; Rise       ; clk                             ;
; Motor_South     ; clk                             ; 7.365 ; 7.365 ; Rise       ; clk                             ;
; Motor_West      ; clk                             ; 7.671 ; 7.671 ; Rise       ; clk                             ;
; PIC_SPI_MISO    ; clk                             ; 7.270 ; 7.270 ; Rise       ; clk                             ;
; TLED_Orange_2   ; clk                             ; 9.140 ; 9.140 ; Rise       ; clk                             ;
; TLED_Orange_1   ; clk_div:U_1HzClkDivider|clk_out ; 8.315 ; 8.315 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.754 ; -11.630       ;
; clk_div:U_1HzClkDivider|clk_out ; 0.180  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -88.380       ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -9.000        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                              ;
+--------+----------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.754 ; counter[1]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.597      ;
; -0.744 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.781      ;
; -0.733 ; counter[4]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.576      ;
; -0.715 ; current_State                    ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.558      ;
; -0.703 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.740      ;
; -0.691 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.728      ;
; -0.682 ; counter[1]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.525      ;
; -0.680 ; counter[1]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.186     ; 1.526      ;
; -0.656 ; clk_div:U_1HzClkDivider|cnt[2]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.693      ;
; -0.650 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.687      ;
; -0.634 ; current_State                    ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.186     ; 1.480      ;
; -0.630 ; counter[2]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.473      ;
; -0.624 ; counter[1]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.194     ; 1.462      ;
; -0.615 ; clk_div:U_1HzClkDivider|cnt[2]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.652      ;
; -0.614 ; counter[3]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.457      ;
; -0.610 ; counter[5]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.453      ;
; -0.610 ; current_State                    ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.453      ;
; -0.605 ; counter[3]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.448      ;
; -0.573 ; clk_div:U_1HzClkDivider|cnt[3]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.610      ;
; -0.571 ; counter[3]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.186     ; 1.417      ;
; -0.564 ; clk_div:U_1HzClkDivider|cnt[5]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.600      ;
; -0.553 ; current_State                    ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.194     ; 1.391      ;
; -0.548 ; counter[4]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.391      ;
; -0.540 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.576      ;
; -0.539 ; counter[2]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.382      ;
; -0.532 ; clk_div:U_1HzClkDivider|cnt[3]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.569      ;
; -0.529 ; clk_div:U_1HzClkDivider|cnt[6]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.565      ;
; -0.527 ; clk_div:U_1HzClkDivider|cnt[4]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.564      ;
; -0.523 ; clk_div:U_1HzClkDivider|cnt[5]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.559      ;
; -0.516 ; counter[3]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.194     ; 1.354      ;
; -0.513 ; counter[4]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.186     ; 1.359      ;
; -0.505 ; counter[2]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.186     ; 1.351      ;
; -0.503 ; clk_div:U_1HzClkDivider|cnt[7]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.539      ;
; -0.499 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.535      ;
; -0.496 ; counter[6]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.339      ;
; -0.495 ; motor_pwm:Motor_1|pulsecount[2]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.527      ;
; -0.488 ; clk_div:U_1HzClkDivider|cnt[6]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.524      ;
; -0.486 ; clk_div:U_1HzClkDivider|cnt[4]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.523      ;
; -0.485 ; counter[6]                       ; motor_pwm:Motor_2|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.328      ;
; -0.482 ; counter[2]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.194     ; 1.320      ;
; -0.481 ; motor_pwm:Motor_1|pulsecount[0]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; -0.003     ; 1.510      ;
; -0.479 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.511      ;
; -0.474 ; counter[5]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.186     ; 1.320      ;
; -0.472 ; motor_pwm:Motor_1|pulsecount[0]  ; motor_pwm:Motor_5|pwm           ; clk                             ; clk         ; 1.000        ; -0.008     ; 1.496      ;
; -0.467 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.498      ;
; -0.467 ; counter[5]                       ; motor_pwm:Motor_3|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.189     ; 1.310      ;
; -0.465 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[20] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.502      ;
; -0.462 ; clk_div:U_1HzClkDivider|cnt[7]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.004      ; 1.498      ;
; -0.456 ; counter[6]                       ; motor_pwm:Motor_1|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.186     ; 1.302      ;
; -0.455 ; counter[6]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.194     ; 1.293      ;
; -0.454 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.481      ;
; -0.448 ; motor_pwm:Motor_1|pulsecount[3]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.480      ;
; -0.447 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.441 ; motor_pwm:Motor_1|pulsecount[1]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.473      ;
; -0.436 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.473      ;
; -0.434 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.465      ;
; -0.430 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[19] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.467      ;
; -0.425 ; motor_pwm:Motor_1|pulsecount[4]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.457      ;
; -0.424 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.456      ;
; -0.421 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.448      ;
; -0.421 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.448      ;
; -0.421 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.448      ;
; -0.412 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[20] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.449      ;
; -0.411 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.443      ;
; -0.405 ; counter[4]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.194     ; 1.243      ;
; -0.394 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; 0.001      ; 1.427      ;
; -0.390 ; motor_pwm:Motor_1|pulsecount[11] ; motor_pwm:Motor_1|pwm           ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.425      ;
; -0.389 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.426      ;
; -0.382 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.414      ;
; -0.378 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; clk_div:U_1HzClkDivider|cnt[8]   ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.410      ;
; -0.377 ; clk_div:U_1HzClkDivider|cnt[2]   ; clk_div:U_1HzClkDivider|cnt[20] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.414      ;
; -0.377 ; clk_div:U_1HzClkDivider|cnt[1]   ; clk_div:U_1HzClkDivider|cnt[19] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.414      ;
; -0.362 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[6]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[7]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.394      ;
; -0.359 ; clk_div:U_1HzClkDivider|cnt[2]   ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; 0.001      ; 1.392      ;
; -0.358 ; motor_pwm:Motor_1|pulsecount[1]  ; motor_pwm:Motor_5|pwm           ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.385      ;
; -0.358 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.390      ;
; -0.357 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[4]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.384      ;
; -0.354 ; clk_div:U_1HzClkDivider|cnt[9]   ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.391      ;
; -0.349 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[6]  ; clk                             ; clk         ; 1.000        ; -0.004     ; 1.377      ;
; -0.349 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[7]  ; clk                             ; clk         ; 1.000        ; -0.004     ; 1.377      ;
; -0.345 ; clk_div:U_1HzClkDivider|cnt[12]  ; clk_div:U_1HzClkDivider|cnt[11] ; clk                             ; clk         ; 1.000        ; -0.004     ; 1.373      ;
; -0.342 ; clk_div:U_1HzClkDivider|cnt[2]   ; clk_div:U_1HzClkDivider|cnt[19] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.379      ;
; -0.340 ; clk_div:U_1HzClkDivider|cnt[15]  ; clk_div:U_1HzClkDivider|cnt[22] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.372      ;
; -0.336 ; clk_div:U_1HzClkDivider|cnt[0]   ; clk_div:U_1HzClkDivider|cnt[18] ; clk                             ; clk         ; 1.000        ; 0.005      ; 1.373      ;
; -0.332 ; counter[5]                       ; motor_pwm:Motor_5|pwm           ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.194     ; 1.170      ;
; -0.330 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|cnt[5]  ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.362      ;
; -0.329 ; motor_pwm:Motor_1|pulsecount[5]  ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.361      ;
; -0.327 ; clk_div:U_1HzClkDivider|cnt[11]  ; clk_div:U_1HzClkDivider|clk_out ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.359      ;
; -0.327 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[21] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.359      ;
; -0.326 ; motor_pwm:Motor_1|pulsecount[1]  ; motor_pwm:Motor_1|pwm           ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.361      ;
; -0.324 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[0]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.351      ;
; -0.324 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[1]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.351      ;
; -0.324 ; clk_div:U_1HzClkDivider|cnt[13]  ; clk_div:U_1HzClkDivider|cnt[2]  ; clk                             ; clk         ; 1.000        ; -0.005     ; 1.351      ;
; -0.321 ; motor_pwm:Motor_1|pulsecount[11] ; motor_pwm:Motor_3|pwm           ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.318 ; motor_pwm:Motor_1|pulsecount[10] ; motor_pwm:Motor_1|pwm           ; clk                             ; clk         ; 1.000        ; 0.003      ; 1.353      ;
+--------+----------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.180 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.852      ;
; 0.189 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.843      ;
; 0.215 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.817      ;
; 0.220 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; -0.040     ; 0.772      ;
; 0.224 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.808      ;
; 0.241 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.791      ;
; 0.250 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.782      ;
; 0.252 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.780      ;
; 0.259 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.773      ;
; 0.276 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.756      ;
; 0.285 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.747      ;
; 0.287 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.745      ;
; 0.294 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.738      ;
; 0.311 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.721      ;
; 0.311 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.721      ;
; 0.320 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.712      ;
; 0.321 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.711      ;
; 0.322 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.710      ;
; 0.329 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.703      ;
; 0.346 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.686      ;
; 0.346 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.686      ;
; 0.355 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.677      ;
; 0.356 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.676      ;
; 0.357 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.675      ;
; 0.364 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.668      ;
; 0.381 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.651      ;
; 0.381 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.651      ;
; 0.381 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.651      ;
; 0.495 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.537      ;
; 0.496 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.536      ;
; 0.497 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.535      ;
; 0.499 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.533      ;
; 0.519 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.513      ;
; 0.636 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                        ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:Motor_1|pulsecount[0]                ; motor_pwm:Motor_1|pulsecount[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|LED                   ; SPI_Slave:U_PICSPI_Slave|LED                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; motor_pwm:Motor_1|clockcount[6]                ; motor_pwm:Motor_1|clockcount[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; motor_pwm:Motor_1|pulsecount[11]               ; motor_pwm:Motor_1|pulsecount[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.293 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.445      ;
; 0.315 ; SPI_Slave:U_PICSPI_Slave|byte_received         ; SPI_Slave:U_PICSPI_Slave|LED                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.469      ;
; 0.333 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.355 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[5]                ; motor_pwm:Motor_1|clockcount[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[3]                ; motor_pwm:Motor_1|clockcount[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[1]                ; motor_pwm:Motor_1|clockcount[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; motor_pwm:Motor_1|pulsecount[9]                ; motor_pwm:Motor_1|pulsecount[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; motor_pwm:Motor_1|pulsecount[7]                ; motor_pwm:Motor_1|pulsecount[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:U_1HzClkDivider|cnt[8]                 ; clk_div:U_1HzClkDivider|cnt[8]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:U_1HzClkDivider|cnt[10]                ; clk_div:U_1HzClkDivider|cnt[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:U_1HzClkDivider|cnt[9]                 ; clk_div:U_1HzClkDivider|cnt[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:U_1HzClkDivider|cnt[12]                ; clk_div:U_1HzClkDivider|cnt[12]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_div:U_1HzClkDivider|cnt[20]                ; clk_div:U_1HzClkDivider|cnt[20]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; motor_pwm:Motor_1|pulsecount[2]                ; motor_pwm:Motor_1|pulsecount[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[18]                ; clk_div:U_1HzClkDivider|cnt[18]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[13]                ; clk_div:U_1HzClkDivider|cnt[13]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[15]                ; clk_div:U_1HzClkDivider|cnt[15]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; motor_pwm:Motor_1|pulsecount[4]                ; motor_pwm:Motor_1|pulsecount[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; SPI_Slave:U_PICSPI_Slave|LED                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; motor_pwm:Motor_1|pulsecount[1]                ; motor_pwm:Motor_1|pulsecount[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                 ; clk_div:U_1HzClkDivider|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; motor_pwm:Motor_1|clockcount[2]                ; motor_pwm:Motor_1|clockcount[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:Motor_1|clockcount[0]                ; motor_pwm:Motor_1|clockcount[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:Motor_1|pulsecount[3]                ; motor_pwm:Motor_1|pulsecount[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:Motor_1|pulsecount[10]               ; motor_pwm:Motor_1|pulsecount[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; motor_pwm:Motor_1|clockcount[4]                ; motor_pwm:Motor_1|clockcount[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_div:U_1HzClkDivider|cnt[19]                ; clk_div:U_1HzClkDivider|cnt[19]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; motor_pwm:Motor_1|pulsecount[8]                ; motor_pwm:Motor_1|pulsecount[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; motor_pwm:Motor_1|pulsecount[6]                ; motor_pwm:Motor_1|pulsecount[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; motor_pwm:Motor_1|pulsecount[5]                ; motor_pwm:Motor_1|pulsecount[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_div:U_1HzClkDivider|cnt[14]                ; clk_div:U_1HzClkDivider|cnt[14]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[17]                ; clk_div:U_1HzClkDivider|cnt[17]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[16]                ; clk_div:U_1HzClkDivider|cnt[16]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.408 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.560      ;
; 0.417 ; clk_div:U_1HzClkDivider|cnt[22]                ; clk_div:U_1HzClkDivider|cnt[22]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.427 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.436 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.444 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.447 ; motor_pwm:Motor_1|clockcount[5]                ; motor_pwm:Motor_1|clocktick                    ; clk          ; clk         ; 0.000        ; -0.003     ; 0.596      ;
; 0.457 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.459 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.613      ;
; 0.466 ; motor_pwm:Motor_1|pulsecount[8]                ; motor_pwm:Motor_2|pwm                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; motor_pwm:Motor_1|pulsecount[8]                ; motor_pwm:Motor_3|pwm                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.469 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ; SPI_Slave:U_PICSPI_Slave|byte_received         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.483 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.635      ;
; 0.488 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.640      ;
; 0.496 ; motor_pwm:Motor_1|clockcount[5]                ; motor_pwm:Motor_1|clockcount[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:Motor_1|clockcount[1]                ; motor_pwm:Motor_1|clockcount[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:Motor_1|clockcount[3]                ; motor_pwm:Motor_1|clockcount[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; motor_pwm:Motor_1|pulsecount[9]                ; motor_pwm:Motor_1|pulsecount[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_div:U_1HzClkDivider|cnt[9]                 ; clk_div:U_1HzClkDivider|cnt[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_div:U_1HzClkDivider|cnt[8]                 ; clk_div:U_1HzClkDivider|cnt[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_div:U_1HzClkDivider|cnt[12]                ; clk_div:U_1HzClkDivider|cnt[13]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; motor_pwm:Motor_1|pulsecount[1]                ; motor_pwm:Motor_1|pulsecount[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; motor_pwm:Motor_1|pulsecount[8]                ; motor_pwm:Motor_1|pwm                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.656      ;
; 0.501 ; motor_pwm:Motor_1|pulsecount[2]                ; motor_pwm:Motor_1|pulsecount[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clk_div:U_1HzClkDivider|cnt[13]                ; clk_div:U_1HzClkDivider|cnt[14]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clk_div:U_1HzClkDivider|cnt[15]                ; clk_div:U_1HzClkDivider|cnt[16]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; motor_pwm:Motor_1|pulsecount[4]                ; motor_pwm:Motor_1|pulsecount[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[6]                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.660      ;
; 0.505 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[4]                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.660      ;
; 0.505 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[5]                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.660      ;
; 0.505 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[2]                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.660      ;
; 0.505 ; motor_pwm:Motor_1|clocktick                    ; motor_pwm:Motor_1|clockcount[3]                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.660      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.396      ;
; 0.361 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.381 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.537      ;
; 0.499 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.516 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.668      ;
; 0.523 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.677      ;
; 0.534 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.551 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.703      ;
; 0.558 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.712      ;
; 0.569 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.586 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.738      ;
; 0.593 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.595 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.604 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.756      ;
; 0.621 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.773      ;
; 0.628 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.782      ;
; 0.639 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.791      ;
; 0.656 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.808      ;
; 0.660 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; -0.040     ; 0.772      ;
; 0.665 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.817      ;
; 0.691 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.843      ;
; 0.700 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.852      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 2.321 ; 2.321 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.150 ; 2.150 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.321 ; 2.321 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.250 ; 2.250 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.050 ; 2.050 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.291 ; 2.291 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.145 ; 2.145 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 1.961 ; 1.961 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.002 ; 2.002 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 2.090 ; 2.090 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 1.988 ; 1.988 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 2.121 ; 2.121 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 3.319 ; 3.319 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 3.055 ; 3.055 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.189 ; 3.189 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 3.319 ; 3.319 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.171 ; 3.171 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.030 ; -2.030 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.201 ; -2.201 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.130 ; -2.130 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.930 ; -1.930 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.171 ; -2.171 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.025 ; -2.025 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.192 ; -2.192 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.192 ; -2.192 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.638 ; -2.638 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.429 ; -2.429 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]    ; clk                             ; 4.305 ; 4.305 ; Rise       ; clk                             ;
;  BLED_Blue[0]   ; clk                             ; 3.615 ; 3.615 ; Rise       ; clk                             ;
;  BLED_Blue[1]   ; clk                             ; 3.753 ; 3.753 ; Rise       ; clk                             ;
;  BLED_Blue[2]   ; clk                             ; 4.305 ; 4.305 ; Rise       ; clk                             ;
;  BLED_Blue[3]   ; clk                             ; 3.942 ; 3.942 ; Rise       ; clk                             ;
; BLED_Orange[*]  ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
;  BLED_Orange[0] ; clk                             ; 3.741 ; 3.741 ; Rise       ; clk                             ;
;  BLED_Orange[1] ; clk                             ; 3.481 ; 3.481 ; Rise       ; clk                             ;
;  BLED_Orange[2] ; clk                             ; 3.603 ; 3.603 ; Rise       ; clk                             ;
;  BLED_Orange[3] ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
; Motor_East      ; clk                             ; 3.502 ; 3.502 ; Rise       ; clk                             ;
; Motor_North     ; clk                             ; 3.474 ; 3.474 ; Rise       ; clk                             ;
; Motor_South     ; clk                             ; 3.513 ; 3.513 ; Rise       ; clk                             ;
; Motor_West      ; clk                             ; 3.587 ; 3.587 ; Rise       ; clk                             ;
; PIC_SPI_MISO    ; clk                             ; 3.461 ; 3.461 ; Rise       ; clk                             ;
; TLED_Orange_2   ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
; TLED_Orange_1   ; clk_div:U_1HzClkDivider|clk_out ; 3.576 ; 3.576 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]    ; clk                             ; 3.615 ; 3.615 ; Rise       ; clk                             ;
;  BLED_Blue[0]   ; clk                             ; 3.615 ; 3.615 ; Rise       ; clk                             ;
;  BLED_Blue[1]   ; clk                             ; 3.753 ; 3.753 ; Rise       ; clk                             ;
;  BLED_Blue[2]   ; clk                             ; 4.305 ; 4.305 ; Rise       ; clk                             ;
;  BLED_Blue[3]   ; clk                             ; 3.942 ; 3.942 ; Rise       ; clk                             ;
; BLED_Orange[*]  ; clk                             ; 3.481 ; 3.481 ; Rise       ; clk                             ;
;  BLED_Orange[0] ; clk                             ; 3.741 ; 3.741 ; Rise       ; clk                             ;
;  BLED_Orange[1] ; clk                             ; 3.481 ; 3.481 ; Rise       ; clk                             ;
;  BLED_Orange[2] ; clk                             ; 3.603 ; 3.603 ; Rise       ; clk                             ;
;  BLED_Orange[3] ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
; Motor_East      ; clk                             ; 3.502 ; 3.502 ; Rise       ; clk                             ;
; Motor_North     ; clk                             ; 3.474 ; 3.474 ; Rise       ; clk                             ;
; Motor_South     ; clk                             ; 3.513 ; 3.513 ; Rise       ; clk                             ;
; Motor_West      ; clk                             ; 3.587 ; 3.587 ; Rise       ; clk                             ;
; PIC_SPI_MISO    ; clk                             ; 3.461 ; 3.461 ; Rise       ; clk                             ;
; TLED_Orange_2   ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
; TLED_Orange_1   ; clk_div:U_1HzClkDivider|clk_out ; 3.576 ; 3.576 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -5.010   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -5.010   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; -1.424   ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -175.269 ; 0.0   ; 0.0      ; 0.0     ; -144.405            ;
;  clk                             ; -166.474 ; 0.000 ; N/A      ; N/A     ; -131.049            ;
;  clk_div:U_1HzClkDivider|clk_out ; -8.795   ; 0.000 ; N/A      ; N/A     ; -13.356             ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.455 ; 4.455 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.547 ; 8.547 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.233 ; 8.233 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 8.547 ; 8.547 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.000 ; 8.000 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.030 ; -2.030 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.201 ; -2.201 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.130 ; -2.130 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.930 ; -1.930 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.171 ; -2.171 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.025 ; -2.025 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.001 ; -2.001 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.192 ; -2.192 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.192 ; -2.192 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.638 ; -2.638 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.429 ; -2.429 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]    ; clk                             ; 9.740 ; 9.740 ; Rise       ; clk                             ;
;  BLED_Blue[0]   ; clk                             ; 7.729 ; 7.729 ; Rise       ; clk                             ;
;  BLED_Blue[1]   ; clk                             ; 7.997 ; 7.997 ; Rise       ; clk                             ;
;  BLED_Blue[2]   ; clk                             ; 9.740 ; 9.740 ; Rise       ; clk                             ;
;  BLED_Blue[3]   ; clk                             ; 8.614 ; 8.614 ; Rise       ; clk                             ;
; BLED_Orange[*]  ; clk                             ; 8.604 ; 8.604 ; Rise       ; clk                             ;
;  BLED_Orange[0] ; clk                             ; 8.108 ; 8.108 ; Rise       ; clk                             ;
;  BLED_Orange[1] ; clk                             ; 7.303 ; 7.303 ; Rise       ; clk                             ;
;  BLED_Orange[2] ; clk                             ; 7.692 ; 7.692 ; Rise       ; clk                             ;
;  BLED_Orange[3] ; clk                             ; 8.604 ; 8.604 ; Rise       ; clk                             ;
; Motor_East      ; clk                             ; 7.353 ; 7.353 ; Rise       ; clk                             ;
; Motor_North     ; clk                             ; 7.315 ; 7.315 ; Rise       ; clk                             ;
; Motor_South     ; clk                             ; 7.365 ; 7.365 ; Rise       ; clk                             ;
; Motor_West      ; clk                             ; 7.671 ; 7.671 ; Rise       ; clk                             ;
; PIC_SPI_MISO    ; clk                             ; 7.270 ; 7.270 ; Rise       ; clk                             ;
; TLED_Orange_2   ; clk                             ; 9.140 ; 9.140 ; Rise       ; clk                             ;
; TLED_Orange_1   ; clk_div:U_1HzClkDivider|clk_out ; 8.315 ; 8.315 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]    ; clk                             ; 3.615 ; 3.615 ; Rise       ; clk                             ;
;  BLED_Blue[0]   ; clk                             ; 3.615 ; 3.615 ; Rise       ; clk                             ;
;  BLED_Blue[1]   ; clk                             ; 3.753 ; 3.753 ; Rise       ; clk                             ;
;  BLED_Blue[2]   ; clk                             ; 4.305 ; 4.305 ; Rise       ; clk                             ;
;  BLED_Blue[3]   ; clk                             ; 3.942 ; 3.942 ; Rise       ; clk                             ;
; BLED_Orange[*]  ; clk                             ; 3.481 ; 3.481 ; Rise       ; clk                             ;
;  BLED_Orange[0] ; clk                             ; 3.741 ; 3.741 ; Rise       ; clk                             ;
;  BLED_Orange[1] ; clk                             ; 3.481 ; 3.481 ; Rise       ; clk                             ;
;  BLED_Orange[2] ; clk                             ; 3.603 ; 3.603 ; Rise       ; clk                             ;
;  BLED_Orange[3] ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
; Motor_East      ; clk                             ; 3.502 ; 3.502 ; Rise       ; clk                             ;
; Motor_North     ; clk                             ; 3.474 ; 3.474 ; Rise       ; clk                             ;
; Motor_South     ; clk                             ; 3.513 ; 3.513 ; Rise       ; clk                             ;
; Motor_West      ; clk                             ; 3.587 ; 3.587 ; Rise       ; clk                             ;
; PIC_SPI_MISO    ; clk                             ; 3.461 ; 3.461 ; Rise       ; clk                             ;
; TLED_Orange_2   ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
; TLED_Orange_1   ; clk_div:U_1HzClkDivider|clk_out ; 3.576 ; 3.576 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 896      ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32       ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 896      ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32       ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Wed Apr 11 23:43:40 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.010
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.010      -166.474 clk 
    Info:    -1.424        -8.795 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -131.049 clk 
    Info:    -0.742       -13.356 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.754
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.754       -11.630 clk 
    Info:     0.180         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -88.380 clk 
    Info:    -0.500        -9.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 249 megabytes
    Info: Processing ended: Wed Apr 11 23:43:42 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


