# EasyComp_PDP-11
FPGA реализация простого PDP-11 компьютера 
* Проект для ISE WebPACK FPGA design solution
* HDL - Verilog
* Основан на реверс-инжиниринг коде 1801ВМ1 процессора: 
http://zx-pk.ru/threads/23978-tsifrovaya-arkheologiya-1801-i-vse-vse-vse.html
