Fitter report for MIPS
Wed Nov 27 21:45:00 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 27 21:45:00 2024           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MIPS                                            ;
; Top-level Entity Name              ; MIPS                                            ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C5F256C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,175 / 5,136 ( 23 % )                          ;
;     Total combinational functions  ; 865 / 5,136 ( 17 % )                            ;
;     Dedicated logic registers      ; 648 / 5,136 ( 13 % )                            ;
; Total registers                    ; 648                                             ;
; Total pins                         ; 18 / 183 ( 10 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 1 / 46 ( 2 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; R0_out[0] ; Incomplete set of assignments ;
; R0_out[1] ; Incomplete set of assignments ;
; R0_out[2] ; Incomplete set of assignments ;
; R0_out[3] ; Incomplete set of assignments ;
; R0_out[4] ; Incomplete set of assignments ;
; R0_out[5] ; Incomplete set of assignments ;
; R0_out[6] ; Incomplete set of assignments ;
; R0_out[7] ; Incomplete set of assignments ;
; R1_out[0] ; Incomplete set of assignments ;
; R1_out[1] ; Incomplete set of assignments ;
; R1_out[2] ; Incomplete set of assignments ;
; R1_out[3] ; Incomplete set of assignments ;
; R1_out[4] ; Incomplete set of assignments ;
; R1_out[5] ; Incomplete set of assignments ;
; R1_out[6] ; Incomplete set of assignments ;
; R1_out[7] ; Incomplete set of assignments ;
; clock     ; Incomplete set of assignments ;
; reset     ; Incomplete set of assignments ;
+-----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1564 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1564 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1554    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/2310100966/Desktop/VHDL-Datapath-micro_processador-MIPS-alike/Datapath/Circuito-MIPS/output_files/MIPS.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,175 / 5,136 ( 23 % ) ;
;     -- Combinational with no register       ; 527                    ;
;     -- Register only                        ; 310                    ;
;     -- Combinational with a register        ; 338                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 771                    ;
;     -- 3 input functions                    ; 61                     ;
;     -- <=2 input functions                  ; 33                     ;
;     -- Register only                        ; 310                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 818                    ;
;     -- arithmetic mode                      ; 47                     ;
;                                             ;                        ;
; Total registers*                            ; 648 / 6,000 ( 11 % )   ;
;     -- Dedicated logic registers            ; 648 / 5,136 ( 13 % )   ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 94 / 321 ( 29 % )      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 18 / 183 ( 10 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 46 ( 0 % )         ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 1 / 46 ( 2 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 2 / 10 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 6%           ;
; Peak interconnect usage (total/H/V)         ; 18% / 17% / 20%        ;
; Maximum fan-out                             ; 648                    ;
; Highest non-global fan-out                  ; 169                    ;
; Total fan-out                               ; 5767                   ;
; Average fan-out                             ; 3.08                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1175 / 5136 ( 23 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 527                  ; 0                              ;
;     -- Register only                        ; 310                  ; 0                              ;
;     -- Combinational with a register        ; 338                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 771                  ; 0                              ;
;     -- 3 input functions                    ; 61                   ; 0                              ;
;     -- <=2 input functions                  ; 33                   ; 0                              ;
;     -- Register only                        ; 310                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 818                  ; 0                              ;
;     -- arithmetic mode                      ; 47                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 648                  ; 0                              ;
;     -- Dedicated logic registers            ; 648 / 5136 ( 13 % )  ; 0 / 5136 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 94 / 321 ( 29 % )    ; 0 / 321 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 18                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 46 ( 2 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5779                 ; 5                              ;
;     -- Registered Connections               ; 898                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 16                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock ; E2    ; 1        ; 0            ; 11           ; 0            ; 648                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset ; E1    ; 1        ; 0            ; 11           ; 7            ; 138                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; R0_out[0] ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[1] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[2] ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[3] ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[4] ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[5] ; F9    ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[6] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[7] ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[0] ; H15   ; 6        ; 34           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[1] ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[2] ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[3] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[4] ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[5] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[6] ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[7] ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; R1_out[4]               ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; R1_out[1]               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 18 ( 39 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 6 / 16 ( 38 % )  ; 2.5V          ; --           ;
; 7        ; 10 / 26 ( 38 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; R1_out[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; R0_out[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; R0_out[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; R1_out[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; R0_out[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; R0_out[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; R0_out[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; R1_out[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 23         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; R0_out[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; R0_out[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; R1_out[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; R0_out[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; R1_out[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; R1_out[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; R1_out[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; R1_out[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 134        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                          ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; |MIPS                           ; 1175 (1142) ; 648 (648)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 18   ; 0            ; 527 (497)    ; 310 (310)         ; 338 (334)        ; |MIPS                                        ; work         ;
;    |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|lpm_mult:Mult0                         ; work         ;
;       |mult_19t:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|lpm_mult:Mult0|mult_19t:auto_generated ; work         ;
;    |lpm_mult:Mult1|             ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 4 (0)            ; |MIPS|lpm_mult:Mult1                         ; work         ;
;       |mult_p8t:auto_generated| ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 4 (4)            ; |MIPS|lpm_mult:Mult1|mult_p8t:auto_generated ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; R0_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                             ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock          ; PIN_E2             ; 648     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mem_d~2605     ; LCCOMB_X25_Y18_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2606     ; LCCOMB_X25_Y18_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2607     ; LCCOMB_X16_Y15_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2608     ; LCCOMB_X17_Y12_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2609     ; LCCOMB_X25_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2610     ; LCCOMB_X16_Y15_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2611     ; LCCOMB_X18_Y19_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2612     ; LCCOMB_X25_Y14_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2613     ; LCCOMB_X25_Y18_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2614     ; LCCOMB_X17_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2615     ; LCCOMB_X18_Y19_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2616     ; LCCOMB_X17_Y16_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2617     ; LCCOMB_X17_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2618     ; LCCOMB_X24_Y19_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2619     ; LCCOMB_X18_Y19_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2620     ; LCCOMB_X17_Y18_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2621     ; LCCOMB_X17_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2622     ; LCCOMB_X17_Y18_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2623     ; LCCOMB_X22_Y13_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2624     ; LCCOMB_X17_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2625     ; LCCOMB_X17_Y16_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2626     ; LCCOMB_X17_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2627     ; LCCOMB_X17_Y18_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2628     ; LCCOMB_X17_Y18_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2629     ; LCCOMB_X25_Y18_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2630     ; LCCOMB_X23_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2631     ; LCCOMB_X23_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2632     ; LCCOMB_X24_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2633     ; LCCOMB_X23_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2634     ; LCCOMB_X25_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2635     ; LCCOMB_X17_Y16_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2636     ; LCCOMB_X25_Y12_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2637     ; LCCOMB_X17_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2638     ; LCCOMB_X17_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2639     ; LCCOMB_X18_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2640     ; LCCOMB_X16_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2641     ; LCCOMB_X23_Y12_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2642     ; LCCOMB_X22_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2643     ; LCCOMB_X21_Y11_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2644     ; LCCOMB_X18_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2645     ; LCCOMB_X24_Y19_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2646     ; LCCOMB_X24_Y19_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2647     ; LCCOMB_X18_Y13_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2648     ; LCCOMB_X18_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2649     ; LCCOMB_X17_Y18_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2650     ; LCCOMB_X18_Y19_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2651     ; LCCOMB_X22_Y13_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2652     ; LCCOMB_X23_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2653     ; LCCOMB_X17_Y12_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2654     ; LCCOMB_X17_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2655     ; LCCOMB_X16_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2656     ; LCCOMB_X17_Y12_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2657     ; LCCOMB_X16_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2658     ; LCCOMB_X19_Y19_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2659     ; LCCOMB_X18_Y18_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2660     ; LCCOMB_X17_Y18_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2661     ; LCCOMB_X23_Y12_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2662     ; LCCOMB_X22_Y12_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2663     ; LCCOMB_X17_Y12_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2664     ; LCCOMB_X23_Y12_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2665     ; LCCOMB_X18_Y18_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2666     ; LCCOMB_X23_Y12_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2667     ; LCCOMB_X17_Y16_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2668     ; LCCOMB_X24_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[0][5]~6   ; LCCOMB_X19_Y16_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[10][1]~8  ; LCCOMB_X22_Y15_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[11][2]~11 ; LCCOMB_X22_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[12][5]~2  ; LCCOMB_X24_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[13][5]~1  ; LCCOMB_X25_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[14][5]~0  ; LCCOMB_X21_Y16_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[15][5]~3  ; LCCOMB_X25_Y16_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[1][4]~5   ; LCCOMB_X24_Y14_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[2][5]~4   ; LCCOMB_X24_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[3][4]~7   ; LCCOMB_X25_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[4][3]~13  ; LCCOMB_X24_Y17_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[5][5]~12  ; LCCOMB_X24_Y17_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[6][1]~15  ; LCCOMB_X24_Y18_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[7][3]~14  ; LCCOMB_X23_Y18_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[8][0]~10  ; LCCOMB_X21_Y16_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[9][4]~9   ; LCCOMB_X21_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset          ; PIN_E1             ; 136     ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_E2   ; 648     ; 287                                  ; Global Clock         ; GCLK4            ; --                        ;
; reset ; PIN_E1   ; 136     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------+
; Non-Global High Fan-Out Signals                            ;
+--------------------------------------------------+---------+
; Name                                             ; Fan-Out ;
+--------------------------------------------------+---------+
; Mux14~1                                          ; 169     ;
; Mux13~1                                          ; 160     ;
; Mux12~1                                          ; 155     ;
; Mux11~1                                          ; 151     ;
; Mux167~0                                         ; 146     ;
; Mux1~1                                           ; 123     ;
; Mux2~1                                           ; 120     ;
; Mux2~0                                           ; 86      ;
; Mux30~9                                          ; 64      ;
; Mux31~9                                          ; 64      ;
; Mux32~9                                          ; 64      ;
; Mux33~9                                          ; 64      ;
; Mux34~9                                          ; 64      ;
; Mux35~9                                          ; 64      ;
; Mux36~9                                          ; 64      ;
; Mux37~9                                          ; 64      ;
; Mux28~1                                          ; 64      ;
; Mux29~1                                          ; 64      ;
; Mux0~1                                           ; 37      ;
; mem_d~2597                                       ; 32      ;
; mem_d~2581                                       ; 32      ;
; Mux168~1                                         ; 30      ;
; Mux169~1                                         ; 26      ;
; Mux1~0                                           ; 22      ;
; Mux167~1                                         ; 19      ;
; Mux0~0                                           ; 18      ;
; Mux39~9                                          ; 16      ;
; Mux42~6                                          ; 16      ;
; Mux43~6                                          ; 16      ;
; Mux44~6                                          ; 16      ;
; Mux45~6                                          ; 16      ;
; Mux46~6                                          ; 16      ;
; Mux40~10                                         ; 16      ;
; Mux41~5                                          ; 16      ;
; PC[3]                                            ; 13      ;
; PC[2]                                            ; 13      ;
; PC[1]                                            ; 13      ;
; Mux7~6                                           ; 12      ;
; Mux8~6                                           ; 12      ;
; Mux9~6                                           ; 12      ;
; Mux10~6                                          ; 12      ;
; PC[0]                                            ; 12      ;
; Mux6~6                                           ; 11      ;
; Mux5~6                                           ; 10      ;
; Mux4~7                                           ; 9       ;
; Mux13~0                                          ; 9       ;
; mem_d~2668                                       ; 8       ;
; mem_d~2667                                       ; 8       ;
; mem_d~2666                                       ; 8       ;
; mem_d~2665                                       ; 8       ;
; mem_d~2664                                       ; 8       ;
; mem_d~2663                                       ; 8       ;
; mem_d~2662                                       ; 8       ;
; mem_d~2661                                       ; 8       ;
; mem_d~2660                                       ; 8       ;
; mem_d~2659                                       ; 8       ;
; mem_d~2658                                       ; 8       ;
; mem_d~2657                                       ; 8       ;
; mem_d~2656                                       ; 8       ;
; mem_d~2655                                       ; 8       ;
; mem_d~2654                                       ; 8       ;
; mem_d~2653                                       ; 8       ;
; mem_d~2652                                       ; 8       ;
; mem_d~2651                                       ; 8       ;
; mem_d~2650                                       ; 8       ;
; mem_d~2649                                       ; 8       ;
; mem_d~2648                                       ; 8       ;
; mem_d~2647                                       ; 8       ;
; mem_d~2646                                       ; 8       ;
; mem_d~2645                                       ; 8       ;
; mem_d~2644                                       ; 8       ;
; mem_d~2643                                       ; 8       ;
; mem_d~2642                                       ; 8       ;
; mem_d~2641                                       ; 8       ;
; mem_d~2640                                       ; 8       ;
; mem_d~2639                                       ; 8       ;
; mem_d~2638                                       ; 8       ;
; mem_d~2637                                       ; 8       ;
; mem_d~2636                                       ; 8       ;
; mem_d~2635                                       ; 8       ;
; mem_d~2634                                       ; 8       ;
; mem_d~2633                                       ; 8       ;
; mem_d~2632                                       ; 8       ;
; mem_d~2631                                       ; 8       ;
; mem_d~2630                                       ; 8       ;
; mem_d~2629                                       ; 8       ;
; mem_d~2628                                       ; 8       ;
; mem_d~2627                                       ; 8       ;
; mem_d~2626                                       ; 8       ;
; mem_d~2625                                       ; 8       ;
; mem_d~2624                                       ; 8       ;
; mem_d~2623                                       ; 8       ;
; mem_d~2622                                       ; 8       ;
; mem_d~2621                                       ; 8       ;
; mem_d~2620                                       ; 8       ;
; mem_d~2619                                       ; 8       ;
; mem_d~2618                                       ; 8       ;
; mem_d~2617                                       ; 8       ;
; mem_d~2616                                       ; 8       ;
; mem_d~2615                                       ; 8       ;
; mem_d~2614                                       ; 8       ;
; mem_d~2613                                       ; 8       ;
; mem_d~2612                                       ; 8       ;
; mem_d~2611                                       ; 8       ;
; mem_d~2610                                       ; 8       ;
; mem_d~2609                                       ; 8       ;
; mem_d~2608                                       ; 8       ;
; mem_d~2607                                       ; 8       ;
; mem_d~2606                                       ; 8       ;
; mem_d~2605                                       ; 8       ;
; Mux3~6                                           ; 8       ;
; regs[6][1]~15                                    ; 8       ;
; regs[7][3]~14                                    ; 8       ;
; regs[4][3]~13                                    ; 8       ;
; regs[5][5]~12                                    ; 8       ;
; regs[11][2]~11                                   ; 8       ;
; regs[8][0]~10                                    ; 8       ;
; regs[9][4]~9                                     ; 8       ;
; regs[10][1]~8                                    ; 8       ;
; regs[3][4]~7                                     ; 8       ;
; regs[0][5]~6                                     ; 8       ;
; regs[1][4]~5                                     ; 8       ;
; regs[2][5]~4                                     ; 8       ;
; regs[15][5]~3                                    ; 8       ;
; regs[12][5]~2                                    ; 8       ;
; regs[13][5]~1                                    ; 8       ;
; regs[14][5]~0                                    ; 8       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|cs1a[1]~8 ; 7       ;
; PC[7]~12                                         ; 7       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|cs2a[1]~0 ; 6       ;
; Mux169~0                                         ; 5       ;
; Mux15~9                                          ; 5       ;
; Mux16~9                                          ; 5       ;
; Mux17~9                                          ; 5       ;
; Mux18~9                                          ; 5       ;
; Mux19~9                                          ; 5       ;
; Mux20~9                                          ; 5       ;
; Mux21~9                                          ; 5       ;
; Mux22~9                                          ; 5       ;
; Mux12~0                                          ; 5       ;
; mem_d~2596                                       ; 4       ;
; mem_d~2595                                       ; 4       ;
; mem_d~2594                                       ; 4       ;
; mem_d~2593                                       ; 4       ;
; mem_d~2592                                       ; 4       ;
; mem_d~2591                                       ; 4       ;
; mem_d~2590                                       ; 4       ;
; mem_d~2589                                       ; 4       ;
; mem_d~2588                                       ; 4       ;
; mem_d~2587                                       ; 4       ;
; mem_d~2586                                       ; 4       ;
; mem_d~2585                                       ; 4       ;
; mem_d~2584                                       ; 4       ;
; mem_d~2583                                       ; 4       ;
; mem_d~2582                                       ; 4       ;
; mem_d~2579                                       ; 4       ;
; mem_d~2262                                       ; 4       ;
; Equal0~4                                         ; 4       ;
; Mux14~0                                          ; 4       ;
; PC[5]                                            ; 4       ;
; PC[6]                                            ; 4       ;
; PC[7]                                            ; 4       ;
; mem_d~2255                                       ; 3       ;
; Mux168~0                                         ; 3       ;
; regs[3][7]                                       ; 3       ;
; regs[0][7]                                       ; 3       ;
; regs[2][7]                                       ; 3       ;
; regs[1][7]                                       ; 3       ;
; regs[15][7]                                      ; 3       ;
; regs[12][7]                                      ; 3       ;
; regs[13][7]                                      ; 3       ;
; regs[14][7]                                      ; 3       ;
; regs[3][6]                                       ; 3       ;
; regs[0][6]                                       ; 3       ;
; regs[2][6]                                       ; 3       ;
; regs[1][6]                                       ; 3       ;
; regs[15][6]                                      ; 3       ;
; regs[12][6]                                      ; 3       ;
; regs[13][6]                                      ; 3       ;
; regs[14][6]                                      ; 3       ;
; regs[3][5]                                       ; 3       ;
; regs[0][5]                                       ; 3       ;
; regs[2][5]                                       ; 3       ;
; regs[1][5]                                       ; 3       ;
; regs[15][5]                                      ; 3       ;
; regs[12][5]                                      ; 3       ;
; regs[13][5]                                      ; 3       ;
; regs[14][5]                                      ; 3       ;
; regs[3][4]                                       ; 3       ;
; regs[0][4]                                       ; 3       ;
; regs[2][4]                                       ; 3       ;
; regs[1][4]                                       ; 3       ;
; regs[15][4]                                      ; 3       ;
; regs[12][4]                                      ; 3       ;
; regs[13][4]                                      ; 3       ;
; regs[14][4]                                      ; 3       ;
; regs[3][3]                                       ; 3       ;
; regs[0][3]                                       ; 3       ;
; regs[1][3]                                       ; 3       ;
; regs[2][3]                                       ; 3       ;
; regs[15][3]                                      ; 3       ;
; regs[12][3]                                      ; 3       ;
; regs[13][3]                                      ; 3       ;
; regs[14][3]                                      ; 3       ;
; regs[3][2]                                       ; 3       ;
; regs[0][2]                                       ; 3       ;
; regs[1][2]                                       ; 3       ;
; regs[2][2]                                       ; 3       ;
; regs[15][2]                                      ; 3       ;
; regs[12][2]                                      ; 3       ;
; regs[13][2]                                      ; 3       ;
; regs[14][2]                                      ; 3       ;
; regs[3][1]                                       ; 3       ;
; regs[0][1]                                       ; 3       ;
; regs[1][1]                                       ; 3       ;
; regs[2][1]                                       ; 3       ;
; regs[15][1]                                      ; 3       ;
; regs[12][1]                                      ; 3       ;
; regs[13][1]                                      ; 3       ;
; regs[14][1]                                      ; 3       ;
; regs[3][0]                                       ; 3       ;
; regs[0][0]                                       ; 3       ;
; regs[1][0]                                       ; 3       ;
; regs[2][0]                                       ; 3       ;
; regs[15][0]                                      ; 3       ;
; regs[12][0]                                      ; 3       ;
; regs[13][0]                                      ; 3       ;
; PC[4]                                            ; 3       ;
; regs[14][0]                                      ; 3       ;
; reset~input                                      ; 2       ;
; mem_d~2580                                       ; 2       ;
; desvio~0                                         ; 2       ;
; regs[9][7]                                       ; 2       ;
; regs[11][7]                                      ; 2       ;
; regs[6][7]                                       ; 2       ;
; regs[4][7]                                       ; 2       ;
; regs[7][7]                                       ; 2       ;
; regs[5][7]                                       ; 2       ;
; regs[8][7]                                       ; 2       ;
; regs[10][7]                                      ; 2       ;
; regs[7][6]                                       ; 2       ;
; regs[4][6]                                       ; 2       ;
; regs[5][6]                                       ; 2       ;
; regs[6][6]                                       ; 2       ;
; regs[11][6]                                      ; 2       ;
; regs[8][6]                                       ; 2       ;
; regs[9][6]                                       ; 2       ;
; regs[10][6]                                      ; 2       ;
; regs[10][5]                                      ; 2       ;
; regs[11][5]                                      ; 2       ;
; regs[4][5]                                       ; 2       ;
; regs[5][5]                                       ; 2       ;
; regs[7][5]                                       ; 2       ;
; regs[6][5]                                       ; 2       ;
; regs[8][5]                                       ; 2       ;
; regs[9][5]                                       ; 2       ;
; regs[9][4]                                       ; 2       ;
; regs[11][4]                                      ; 2       ;
; regs[6][4]                                       ; 2       ;
; regs[4][4]                                       ; 2       ;
; regs[7][4]                                       ; 2       ;
; regs[5][4]                                       ; 2       ;
; regs[8][4]                                       ; 2       ;
; regs[10][4]                                      ; 2       ;
; regs[7][3]                                       ; 2       ;
; regs[4][3]                                       ; 2       ;
; regs[5][3]                                       ; 2       ;
; regs[6][3]                                       ; 2       ;
; regs[11][3]                                      ; 2       ;
; regs[8][3]                                       ; 2       ;
; regs[9][3]                                       ; 2       ;
; regs[10][3]                                      ; 2       ;
; regs[10][2]                                      ; 2       ;
; regs[11][2]                                      ; 2       ;
; regs[5][2]                                       ; 2       ;
; regs[4][2]                                       ; 2       ;
; regs[7][2]                                       ; 2       ;
; regs[6][2]                                       ; 2       ;
; regs[8][2]                                       ; 2       ;
; regs[9][2]                                       ; 2       ;
; regs[9][1]                                       ; 2       ;
; regs[11][1]                                      ; 2       ;
; regs[6][1]                                       ; 2       ;
; regs[4][1]                                       ; 2       ;
; regs[7][1]                                       ; 2       ;
; regs[5][1]                                       ; 2       ;
; regs[8][1]                                       ; 2       ;
; regs[10][1]                                      ; 2       ;
; regs[6][0]                                       ; 2       ;
; regs[7][0]                                       ; 2       ;
; regs[4][0]                                       ; 2       ;
; regs[5][0]                                       ; 2       ;
; Mux11~0                                          ; 2       ;
; regs[11][0]                                      ; 2       ;
; regs[8][0]                                       ; 2       ;
; regs[9][0]                                       ; 2       ;
; regs[10][0]                                      ; 2       ;
; mem_d~2671                                       ; 1       ;
; mem_d~2670                                       ; 1       ;
; mem_d~2669                                       ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[0]   ; 1       ;
; Add4~31                                          ; 1       ;
; Mux40~11                                         ; 1       ;
; Mux41~6                                          ; 1       ;
; mem_d~2604                                       ; 1       ;
; mem_d~2603                                       ; 1       ;
; mem_d~2602                                       ; 1       ;
; mem_d~2601                                       ; 1       ;
; mem_d~2600                                       ; 1       ;
; mem_d~2599                                       ; 1       ;
; PC~21                                            ; 1       ;
; PC~20                                            ; 1       ;
; PC~19                                            ; 1       ;
; PC~18                                            ; 1       ;
; Add4~30                                          ; 1       ;
; PC~17                                            ; 1       ;
; Add4~29                                          ; 1       ;
; PC~16                                            ; 1       ;
; mem_d~2598                                       ; 1       ;
; Mux30~8                                          ; 1       ;
; Mux30~7                                          ; 1       ;
; Mux30~6                                          ; 1       ;
; Mux30~5                                          ; 1       ;
; Mux30~4                                          ; 1       ;
; Mux30~3                                          ; 1       ;
; Mux30~2                                          ; 1       ;
; Mux30~1                                          ; 1       ;
; Mux30~0                                          ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[3]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[5]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[7]   ; 1       ;
; Mux31~8                                          ; 1       ;
; Mux31~7                                          ; 1       ;
; Mux31~6                                          ; 1       ;
; Mux31~5                                          ; 1       ;
; Mux31~4                                          ; 1       ;
; Mux31~3                                          ; 1       ;
; Mux31~2                                          ; 1       ;
; Mux31~1                                          ; 1       ;
; Mux31~0                                          ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[2]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[4]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[6]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[1]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[3]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[5]   ; 1       ;
; Mux32~8                                          ; 1       ;
; Mux32~7                                          ; 1       ;
; Mux32~6                                          ; 1       ;
; Mux32~5                                          ; 1       ;
; Mux32~4                                          ; 1       ;
; Mux32~3                                          ; 1       ;
; Mux32~2                                          ; 1       ;
; Mux32~1                                          ; 1       ;
; Mux32~0                                          ; 1       ;
; Mux33~8                                          ; 1       ;
; Mux33~7                                          ; 1       ;
; Mux33~6                                          ; 1       ;
; Mux33~5                                          ; 1       ;
; Mux33~4                                          ; 1       ;
; Mux33~3                                          ; 1       ;
; Mux33~2                                          ; 1       ;
; Mux33~1                                          ; 1       ;
; Mux33~0                                          ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[0]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[2]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[4]   ; 1       ;
; Mux34~8                                          ; 1       ;
; Mux34~7                                          ; 1       ;
; Mux34~6                                          ; 1       ;
; Mux34~5                                          ; 1       ;
; Mux34~4                                          ; 1       ;
; Mux34~3                                          ; 1       ;
; Mux34~2                                          ; 1       ;
; Mux34~1                                          ; 1       ;
; Mux34~0                                          ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[1]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[3]   ; 1       ;
; Mux35~8                                          ; 1       ;
; Mux35~7                                          ; 1       ;
; Mux35~6                                          ; 1       ;
; Mux35~5                                          ; 1       ;
; Mux35~4                                          ; 1       ;
; Mux35~3                                          ; 1       ;
; Mux35~2                                          ; 1       ;
; Mux35~1                                          ; 1       ;
; Mux35~0                                          ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[0]   ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[2]   ; 1       ;
; Mux36~8                                          ; 1       ;
; Mux36~7                                          ; 1       ;
; Mux36~6                                          ; 1       ;
; Mux36~5                                          ; 1       ;
; Mux36~4                                          ; 1       ;
; Mux36~3                                          ; 1       ;
; Mux36~2                                          ; 1       ;
; Mux36~1                                          ; 1       ;
; Mux36~0                                          ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[1]   ; 1       ;
; Mux37~8                                          ; 1       ;
; Mux37~7                                          ; 1       ;
; Mux37~6                                          ; 1       ;
; Mux37~5                                          ; 1       ;
; Mux37~4                                          ; 1       ;
; Mux37~3                                          ; 1       ;
; Mux37~2                                          ; 1       ;
; Mux37~1                                          ; 1       ;
; Mux37~0                                          ; 1       ;
; Decoder0~15                                      ; 1       ;
; Decoder0~14                                      ; 1       ;
; Decoder0~13                                      ; 1       ;
; Decoder0~12                                      ; 1       ;
; Decoder0~11                                      ; 1       ;
; Decoder0~10                                      ; 1       ;
; Decoder0~9                                       ; 1       ;
; Decoder0~8                                       ; 1       ;
; Mux39~8                                          ; 1       ;
; Mux39~7                                          ; 1       ;
; Mux39~6                                          ; 1       ;
; Mux39~5                                          ; 1       ;
; mem_d~2578                                       ; 1       ;
; mem_d~2577                                       ; 1       ;
; mem_d~240                                        ; 1       ;
; mem_d~2576                                       ; 1       ;
; mem_d~160                                        ; 1       ;
; mem_d~176                                        ; 1       ;
; mem_d~224                                        ; 1       ;
; mem_d~2575                                       ; 1       ;
; mem_d~2574                                       ; 1       ;
; mem_d~112                                        ; 1       ;
; mem_d~2573                                       ; 1       ;
; mem_d~32                                         ; 1       ;
; mem_d~48                                         ; 1       ;
; mem_d~96                                         ; 1       ;
; mem_d~2572                                       ; 1       ;
; mem_d~2571                                       ; 1       ;
; mem_d~272                                        ; 1       ;
; mem_d~208                                        ; 1       ;
; mem_d~2570                                       ; 1       ;
; mem_d~2569                                       ; 1       ;
; mem_d~128                                        ; 1       ;
; mem_d~64                                         ; 1       ;
; mem_d~2568                                       ; 1       ;
; mem_d~256                                        ; 1       ;
; mem_d~192                                        ; 1       ;
; mem_d~2567                                       ; 1       ;
; mem_d~144                                        ; 1       ;
; mem_d~80                                         ; 1       ;
; mem_d~2566                                       ; 1       ;
; mem_d~2565                                       ; 1       ;
; mem_d~2564                                       ; 1       ;
; mem_d~232                                        ; 1       ;
; mem_d~2563                                       ; 1       ;
; mem_d~152                                        ; 1       ;
; mem_d~168                                        ; 1       ;
; mem_d~216                                        ; 1       ;
; mem_d~2562                                       ; 1       ;
; mem_d~2561                                       ; 1       ;
; mem_d~104                                        ; 1       ;
; mem_d~2560                                       ; 1       ;
; mem_d~24                                         ; 1       ;
; mem_d~40                                         ; 1       ;
; mem_d~88                                         ; 1       ;
; mem_d~2559                                       ; 1       ;
; mem_d~2558                                       ; 1       ;
; mem_d~264                                        ; 1       ;
; mem_d~2557                                       ; 1       ;
; mem_d~184                                        ; 1       ;
; mem_d~200                                        ; 1       ;
; mem_d~248                                        ; 1       ;
; mem_d~2556                                       ; 1       ;
; mem_d~136                                        ; 1       ;
; mem_d~2555                                       ; 1       ;
; mem_d~56                                         ; 1       ;
; mem_d~72                                         ; 1       ;
; mem_d~120                                        ; 1       ;
; Mux39~4                                          ; 1       ;
; mem_d~2554                                       ; 1       ;
; mem_d~2553                                       ; 1       ;
; mem_d~1744                                       ; 1       ;
; mem_d~2552                                       ; 1       ;
; mem_d~1704                                       ; 1       ;
; mem_d~1712                                       ; 1       ;
; mem_d~1736                                       ; 1       ;
; mem_d~2551                                       ; 1       ;
; mem_d~2550                                       ; 1       ;
; mem_d~1600                                       ; 1       ;
; mem_d~2549                                       ; 1       ;
; mem_d~1560                                       ; 1       ;
; mem_d~1592                                       ; 1       ;
; mem_d~1568                                       ; 1       ;
; mem_d~2548                                       ; 1       ;
; mem_d~1728                                       ; 1       ;
; mem_d~2547                                       ; 1       ;
; mem_d~1688                                       ; 1       ;
; mem_d~1696                                       ; 1       ;
; mem_d~1720                                       ; 1       ;
; mem_d~2546                                       ; 1       ;
; mem_d~1616                                       ; 1       ;
; mem_d~2545                                       ; 1       ;
; mem_d~1576                                       ; 1       ;
; mem_d~1608                                       ; 1       ;
; mem_d~1584                                       ; 1       ;
; mem_d~2544                                       ; 1       ;
; mem_d~2543                                       ; 1       ;
; mem_d~1808                                       ; 1       ;
; mem_d~2542                                       ; 1       ;
; mem_d~1784                                       ; 1       ;
; mem_d~1792                                       ; 1       ;
; mem_d~1800                                       ; 1       ;
; mem_d~2541                                       ; 1       ;
; mem_d~2540                                       ; 1       ;
; mem_d~1648                                       ; 1       ;
; mem_d~2539                                       ; 1       ;
; mem_d~1624                                       ; 1       ;
; mem_d~1632                                       ; 1       ;
; mem_d~1640                                       ; 1       ;
; mem_d~2538                                       ; 1       ;
; mem_d~1680                                       ; 1       ;
; mem_d~2537                                       ; 1       ;
; mem_d~1656                                       ; 1       ;
; mem_d~1664                                       ; 1       ;
; mem_d~1672                                       ; 1       ;
; mem_d~2536                                       ; 1       ;
; mem_d~1776                                       ; 1       ;
; mem_d~2535                                       ; 1       ;
; mem_d~1752                                       ; 1       ;
; mem_d~1760                                       ; 1       ;
; mem_d~1768                                       ; 1       ;
; Mux11~2                                          ; 1       ;
; Mux39~3                                          ; 1       ;
; Mux39~2                                          ; 1       ;
; Mux40~9                                          ; 1       ;
; Mux40~8                                          ; 1       ;
; Mux40~7                                          ; 1       ;
; Mux40~6                                          ; 1       ;
; Mux40~5                                          ; 1       ;
; mem_d~2534                                       ; 1       ;
; mem_d~231                                        ; 1       ;
; mem_d~2533                                       ; 1       ;
; mem_d~151                                        ; 1       ;
; mem_d~167                                        ; 1       ;
; mem_d~215                                        ; 1       ;
; mem_d~2532                                       ; 1       ;
; mem_d~103                                        ; 1       ;
; mem_d~2531                                       ; 1       ;
; mem_d~23                                         ; 1       ;
; mem_d~39                                         ; 1       ;
; mem_d~87                                         ; 1       ;
; mem_d~2530                                       ; 1       ;
; mem_d~263                                        ; 1       ;
; mem_d~2529                                       ; 1       ;
; mem_d~183                                        ; 1       ;
; mem_d~199                                        ; 1       ;
; mem_d~247                                        ; 1       ;
; mem_d~2528                                       ; 1       ;
; mem_d~135                                        ; 1       ;
; mem_d~2527                                       ; 1       ;
; mem_d~55                                         ; 1       ;
; mem_d~71                                         ; 1       ;
; mem_d~119                                        ; 1       ;
; mem_d~2526                                       ; 1       ;
; mem_d~2525                                       ; 1       ;
; mem_d~271                                        ; 1       ;
; mem_d~2524                                       ; 1       ;
; mem_d~79                                         ; 1       ;
; mem_d~207                                        ; 1       ;
; mem_d~143                                        ; 1       ;
; mem_d~2523                                       ; 1       ;
; mem_d~2522                                       ; 1       ;
; mem_d~255                                        ; 1       ;
; mem_d~2521                                       ; 1       ;
; mem_d~63                                         ; 1       ;
; mem_d~191                                        ; 1       ;
; mem_d~127                                        ; 1       ;
; mem_d~2520                                       ; 1       ;
; mem_d~2519                                       ; 1       ;
; mem_d~239                                        ; 1       ;
; mem_d~2518                                       ; 1       ;
; mem_d~159                                        ; 1       ;
; mem_d~175                                        ; 1       ;
; mem_d~223                                        ; 1       ;
; mem_d~2517                                       ; 1       ;
; mem_d~111                                        ; 1       ;
; mem_d~2516                                       ; 1       ;
; mem_d~31                                         ; 1       ;
; mem_d~47                                         ; 1       ;
; mem_d~95                                         ; 1       ;
; mem_d~2515                                       ; 1       ;
; mem_d~2514                                       ; 1       ;
; mem_d~2513                                       ; 1       ;
; mem_d~1807                                       ; 1       ;
; mem_d~2512                                       ; 1       ;
; mem_d~1767                                       ; 1       ;
; mem_d~1775                                       ; 1       ;
; mem_d~1799                                       ; 1       ;
; mem_d~2511                                       ; 1       ;
; mem_d~1679                                       ; 1       ;
; mem_d~2510                                       ; 1       ;
; mem_d~1639                                       ; 1       ;
; mem_d~1671                                       ; 1       ;
; mem_d~1647                                       ; 1       ;
; mem_d~2509                                       ; 1       ;
; mem_d~2508                                       ; 1       ;
; mem_d~2507                                       ; 1       ;
; mem_d~1727                                       ; 1       ;
; mem_d~2506                                       ; 1       ;
; mem_d~1687                                       ; 1       ;
; mem_d~1719                                       ; 1       ;
; mem_d~1695                                       ; 1       ;
; mem_d~2505                                       ; 1       ;
; mem_d~1599                                       ; 1       ;
; mem_d~2504                                       ; 1       ;
; mem_d~1559                                       ; 1       ;
; mem_d~1567                                       ; 1       ;
; mem_d~1591                                       ; 1       ;
; mem_d~2503                                       ; 1       ;
; mem_d~2502                                       ; 1       ;
; mem_d~1743                                       ; 1       ;
; mem_d~2501                                       ; 1       ;
; mem_d~1703                                       ; 1       ;
; mem_d~1735                                       ; 1       ;
; mem_d~1711                                       ; 1       ;
; mem_d~2500                                       ; 1       ;
; mem_d~1615                                       ; 1       ;
; mem_d~2499                                       ; 1       ;
; mem_d~1575                                       ; 1       ;
; mem_d~1583                                       ; 1       ;
; mem_d~1607                                       ; 1       ;
; mem_d~2498                                       ; 1       ;
; mem_d~2497                                       ; 1       ;
; mem_d~1791                                       ; 1       ;
; mem_d~1663                                       ; 1       ;
; mem_d~2496                                       ; 1       ;
; mem_d~2495                                       ; 1       ;
; mem_d~1751                                       ; 1       ;
; mem_d~1623                                       ; 1       ;
; mem_d~2494                                       ; 1       ;
; mem_d~1759                                       ; 1       ;
; mem_d~1631                                       ; 1       ;
; mem_d~2493                                       ; 1       ;
; mem_d~1783                                       ; 1       ;
; mem_d~1655                                       ; 1       ;
; Mux40~4                                          ; 1       ;
; Mux40~3                                          ; 1       ;
; Mux40~2                                          ; 1       ;
; Mux41~4                                          ; 1       ;
; Mux41~3                                          ; 1       ;
; Mux41~2                                          ; 1       ;
; mem_d~2492                                       ; 1       ;
; mem_d~2491                                       ; 1       ;
; mem_d~2490                                       ; 1       ;
; mem_d~270                                        ; 1       ;
; mem_d~206                                        ; 1       ;
; mem_d~2489                                       ; 1       ;
; mem_d~2488                                       ; 1       ;
; mem_d~126                                        ; 1       ;
; mem_d~62                                         ; 1       ;
; mem_d~2487                                       ; 1       ;
; mem_d~254                                        ; 1       ;
; mem_d~190                                        ; 1       ;
; mem_d~2486                                       ; 1       ;
; mem_d~142                                        ; 1       ;
; mem_d~78                                         ; 1       ;
; mem_d~2485                                       ; 1       ;
; mem_d~2484                                       ; 1       ;
; mem_d~2483                                       ; 1       ;
; mem_d~230                                        ; 1       ;
; mem_d~2482                                       ; 1       ;
; mem_d~150                                        ; 1       ;
; mem_d~166                                        ; 1       ;
; mem_d~214                                        ; 1       ;
; mem_d~2481                                       ; 1       ;
; mem_d~102                                        ; 1       ;
; mem_d~2480                                       ; 1       ;
; mem_d~22                                         ; 1       ;
; mem_d~38                                         ; 1       ;
; mem_d~86                                         ; 1       ;
; mem_d~2479                                       ; 1       ;
; mem_d~2478                                       ; 1       ;
; mem_d~262                                        ; 1       ;
; mem_d~2477                                       ; 1       ;
; mem_d~182                                        ; 1       ;
; mem_d~198                                        ; 1       ;
; mem_d~246                                        ; 1       ;
; mem_d~2476                                       ; 1       ;
; mem_d~2475                                       ; 1       ;
; mem_d~134                                        ; 1       ;
; mem_d~2474                                       ; 1       ;
; mem_d~54                                         ; 1       ;
; mem_d~70                                         ; 1       ;
; mem_d~118                                        ; 1       ;
; mem_d~2473                                       ; 1       ;
; mem_d~2472                                       ; 1       ;
; mem_d~238                                        ; 1       ;
; mem_d~2471                                       ; 1       ;
; mem_d~158                                        ; 1       ;
; mem_d~174                                        ; 1       ;
; mem_d~222                                        ; 1       ;
; mem_d~2470                                       ; 1       ;
; mem_d~110                                        ; 1       ;
; mem_d~2469                                       ; 1       ;
; mem_d~30                                         ; 1       ;
; mem_d~46                                         ; 1       ;
; mem_d~94                                         ; 1       ;
; mem_d~2468                                       ; 1       ;
; mem_d~2467                                       ; 1       ;
; mem_d~2466                                       ; 1       ;
; mem_d~1806                                       ; 1       ;
; mem_d~1798                                       ; 1       ;
; mem_d~2465                                       ; 1       ;
; mem_d~2464                                       ; 1       ;
; mem_d~1646                                       ; 1       ;
; mem_d~1638                                       ; 1       ;
; mem_d~2463                                       ; 1       ;
; mem_d~1678                                       ; 1       ;
; mem_d~1670                                       ; 1       ;
; mem_d~2462                                       ; 1       ;
; mem_d~1774                                       ; 1       ;
; mem_d~1766                                       ; 1       ;
; mem_d~2461                                       ; 1       ;
; mem_d~2460                                       ; 1       ;
; mem_d~2459                                       ; 1       ;
; mem_d~2458                                       ; 1       ;
; mem_d~1726                                       ; 1       ;
; mem_d~2457                                       ; 1       ;
; mem_d~1686                                       ; 1       ;
; mem_d~1718                                       ; 1       ;
; mem_d~1694                                       ; 1       ;
; mem_d~2456                                       ; 1       ;
; mem_d~1598                                       ; 1       ;
; mem_d~2455                                       ; 1       ;
; mem_d~1558                                       ; 1       ;
; mem_d~1566                                       ; 1       ;
; mem_d~1590                                       ; 1       ;
; mem_d~2454                                       ; 1       ;
; mem_d~1742                                       ; 1       ;
; mem_d~2453                                       ; 1       ;
; mem_d~1702                                       ; 1       ;
; mem_d~1734                                       ; 1       ;
; mem_d~1710                                       ; 1       ;
; mem_d~2452                                       ; 1       ;
; mem_d~1614                                       ; 1       ;
; mem_d~2451                                       ; 1       ;
; mem_d~1574                                       ; 1       ;
; mem_d~1582                                       ; 1       ;
; mem_d~1606                                       ; 1       ;
; mem_d~2450                                       ; 1       ;
; mem_d~2449                                       ; 1       ;
; mem_d~1790                                       ; 1       ;
; mem_d~2448                                       ; 1       ;
; mem_d~1630                                       ; 1       ;
; mem_d~1662                                       ; 1       ;
; mem_d~1758                                       ; 1       ;
; mem_d~2447                                       ; 1       ;
; mem_d~1782                                       ; 1       ;
; mem_d~2446                                       ; 1       ;
; mem_d~1622                                       ; 1       ;
; mem_d~1654                                       ; 1       ;
; mem_d~1750                                       ; 1       ;
; Mux42~5                                          ; 1       ;
; Mux42~4                                          ; 1       ;
; mem_d~2445                                       ; 1       ;
; mem_d~2444                                       ; 1       ;
; mem_d~2443                                       ; 1       ;
; mem_d~269                                        ; 1       ;
; mem_d~2442                                       ; 1       ;
; mem_d~77                                         ; 1       ;
; mem_d~205                                        ; 1       ;
; mem_d~141                                        ; 1       ;
; mem_d~2441                                       ; 1       ;
; mem_d~253                                        ; 1       ;
; mem_d~2440                                       ; 1       ;
; mem_d~61                                         ; 1       ;
; mem_d~189                                        ; 1       ;
; mem_d~125                                        ; 1       ;
; mem_d~2439                                       ; 1       ;
; mem_d~2438                                       ; 1       ;
; mem_d~237                                        ; 1       ;
; mem_d~2437                                       ; 1       ;
; mem_d~157                                        ; 1       ;
; mem_d~173                                        ; 1       ;
; mem_d~221                                        ; 1       ;
; mem_d~2436                                       ; 1       ;
; mem_d~109                                        ; 1       ;
; mem_d~2435                                       ; 1       ;
; mem_d~29                                         ; 1       ;
; mem_d~45                                         ; 1       ;
; mem_d~93                                         ; 1       ;
; mem_d~2434                                       ; 1       ;
; mem_d~2433                                       ; 1       ;
; mem_d~2432                                       ; 1       ;
; mem_d~2431                                       ; 1       ;
; mem_d~229                                        ; 1       ;
; mem_d~2430                                       ; 1       ;
; mem_d~149                                        ; 1       ;
; mem_d~165                                        ; 1       ;
; mem_d~213                                        ; 1       ;
; mem_d~2429                                       ; 1       ;
; mem_d~101                                        ; 1       ;
; mem_d~2428                                       ; 1       ;
; mem_d~21                                         ; 1       ;
; mem_d~37                                         ; 1       ;
; mem_d~85                                         ; 1       ;
; mem_d~2427                                       ; 1       ;
; mem_d~261                                        ; 1       ;
; mem_d~2426                                       ; 1       ;
; mem_d~181                                        ; 1       ;
; mem_d~197                                        ; 1       ;
; mem_d~245                                        ; 1       ;
; mem_d~2425                                       ; 1       ;
; mem_d~133                                        ; 1       ;
; mem_d~2424                                       ; 1       ;
; mem_d~53                                         ; 1       ;
; mem_d~69                                         ; 1       ;
; mem_d~117                                        ; 1       ;
; mem_d~2423                                       ; 1       ;
; mem_d~2422                                       ; 1       ;
; mem_d~2421                                       ; 1       ;
; mem_d~1805                                       ; 1       ;
; mem_d~2420                                       ; 1       ;
; mem_d~1765                                       ; 1       ;
; mem_d~1797                                       ; 1       ;
; mem_d~1773                                       ; 1       ;
; mem_d~2419                                       ; 1       ;
; mem_d~2418                                       ; 1       ;
; mem_d~1677                                       ; 1       ;
; mem_d~2417                                       ; 1       ;
; mem_d~1637                                       ; 1       ;
; mem_d~1645                                       ; 1       ;
; mem_d~1669                                       ; 1       ;
; mem_d~2416                                       ; 1       ;
; mem_d~2415                                       ; 1       ;
; mem_d~2414                                       ; 1       ;
; mem_d~1725                                       ; 1       ;
; mem_d~2413                                       ; 1       ;
; mem_d~1685                                       ; 1       ;
; mem_d~1693                                       ; 1       ;
; mem_d~1717                                       ; 1       ;
; mem_d~2412                                       ; 1       ;
; mem_d~1597                                       ; 1       ;
; mem_d~2411                                       ; 1       ;
; mem_d~1557                                       ; 1       ;
; mem_d~1565                                       ; 1       ;
; mem_d~1589                                       ; 1       ;
; mem_d~2410                                       ; 1       ;
; mem_d~2409                                       ; 1       ;
; mem_d~1741                                       ; 1       ;
; mem_d~2408                                       ; 1       ;
; mem_d~1701                                       ; 1       ;
; mem_d~1709                                       ; 1       ;
; mem_d~1733                                       ; 1       ;
; mem_d~2407                                       ; 1       ;
; mem_d~1613                                       ; 1       ;
; mem_d~2406                                       ; 1       ;
; mem_d~1573                                       ; 1       ;
; mem_d~1605                                       ; 1       ;
; mem_d~1581                                       ; 1       ;
; mem_d~2405                                       ; 1       ;
; mem_d~2404                                       ; 1       ;
; mem_d~1789                                       ; 1       ;
; mem_d~1661                                       ; 1       ;
; mem_d~2403                                       ; 1       ;
; mem_d~2402                                       ; 1       ;
; mem_d~1749                                       ; 1       ;
; mem_d~1621                                       ; 1       ;
; mem_d~2401                                       ; 1       ;
; mem_d~1781                                       ; 1       ;
; mem_d~1653                                       ; 1       ;
; mem_d~2400                                       ; 1       ;
; mem_d~1757                                       ; 1       ;
; mem_d~1629                                       ; 1       ;
; Mux42~3                                          ; 1       ;
; Mux42~2                                          ; 1       ;
; Mux43~5                                          ; 1       ;
; Mux43~4                                          ; 1       ;
; mem_d~2399                                       ; 1       ;
; mem_d~2398                                       ; 1       ;
; mem_d~2397                                       ; 1       ;
; mem_d~268                                        ; 1       ;
; mem_d~2396                                       ; 1       ;
; mem_d~108                                        ; 1       ;
; mem_d~140                                        ; 1       ;
; mem_d~236                                        ; 1       ;
; mem_d~2395                                       ; 1       ;
; mem_d~252                                        ; 1       ;
; mem_d~2394                                       ; 1       ;
; mem_d~92                                         ; 1       ;
; mem_d~124                                        ; 1       ;
; mem_d~220                                        ; 1       ;
; mem_d~2393                                       ; 1       ;
; mem_d~2392                                       ; 1       ;
; mem_d~2391                                       ; 1       ;
; mem_d~196                                        ; 1       ;
; mem_d~2390                                       ; 1       ;
; mem_d~148                                        ; 1       ;
; mem_d~164                                        ; 1       ;
; mem_d~180                                        ; 1       ;
; mem_d~2389                                       ; 1       ;
; mem_d~2388                                       ; 1       ;
; mem_d~68                                         ; 1       ;
; mem_d~2387                                       ; 1       ;
; mem_d~20                                         ; 1       ;
; mem_d~36                                         ; 1       ;
; mem_d~52                                         ; 1       ;
; mem_d~2386                                       ; 1       ;
; mem_d~2385                                       ; 1       ;
; mem_d~204                                        ; 1       ;
; mem_d~172                                        ; 1       ;
; mem_d~2384                                       ; 1       ;
; mem_d~2383                                       ; 1       ;
; mem_d~60                                         ; 1       ;
; mem_d~28                                         ; 1       ;
; mem_d~2382                                       ; 1       ;
; mem_d~76                                         ; 1       ;
; mem_d~44                                         ; 1       ;
; mem_d~2381                                       ; 1       ;
; mem_d~188                                        ; 1       ;
; mem_d~156                                        ; 1       ;
; mem_d~2380                                       ; 1       ;
; mem_d~2379                                       ; 1       ;
; mem_d~260                                        ; 1       ;
; mem_d~2378                                       ; 1       ;
; mem_d~212                                        ; 1       ;
; mem_d~228                                        ; 1       ;
; mem_d~244                                        ; 1       ;
; mem_d~2377                                       ; 1       ;
; mem_d~2376                                       ; 1       ;
; mem_d~132                                        ; 1       ;
; mem_d~2375                                       ; 1       ;
; mem_d~84                                         ; 1       ;
; mem_d~116                                        ; 1       ;
; mem_d~100                                        ; 1       ;
; mem_d~2374                                       ; 1       ;
; mem_d~2373                                       ; 1       ;
; mem_d~2372                                       ; 1       ;
; mem_d~1804                                       ; 1       ;
; mem_d~1796                                       ; 1       ;
; mem_d~2371                                       ; 1       ;
; mem_d~2370                                       ; 1       ;
; mem_d~1644                                       ; 1       ;
; mem_d~1636                                       ; 1       ;
; mem_d~2369                                       ; 1       ;
; mem_d~1676                                       ; 1       ;
; mem_d~1668                                       ; 1       ;
; mem_d~2368                                       ; 1       ;
; mem_d~1772                                       ; 1       ;
; mem_d~1764                                       ; 1       ;
; mem_d~2367                                       ; 1       ;
; mem_d~2366                                       ; 1       ;
; mem_d~2365                                       ; 1       ;
; mem_d~1724                                       ; 1       ;
; mem_d~1716                                       ; 1       ;
; mem_d~2364                                       ; 1       ;
; mem_d~2363                                       ; 1       ;
; mem_d~1564                                       ; 1       ;
; mem_d~1556                                       ; 1       ;
; mem_d~2362                                       ; 1       ;
; mem_d~1596                                       ; 1       ;
; mem_d~1588                                       ; 1       ;
; mem_d~2361                                       ; 1       ;
; mem_d~1692                                       ; 1       ;
; mem_d~1684                                       ; 1       ;
; mem_d~2360                                       ; 1       ;
; mem_d~2359                                       ; 1       ;
; mem_d~1740                                       ; 1       ;
; mem_d~2358                                       ; 1       ;
; mem_d~1604                                       ; 1       ;
; mem_d~1732                                       ; 1       ;
; mem_d~1612                                       ; 1       ;
; mem_d~2357                                       ; 1       ;
; mem_d~1708                                       ; 1       ;
; mem_d~2356                                       ; 1       ;
; mem_d~1572                                       ; 1       ;
; mem_d~1700                                       ; 1       ;
; mem_d~1580                                       ; 1       ;
; mem_d~2355                                       ; 1       ;
; mem_d~2354                                       ; 1       ;
; mem_d~1788                                       ; 1       ;
; mem_d~2353                                       ; 1       ;
; mem_d~1748                                       ; 1       ;
; mem_d~1780                                       ; 1       ;
; mem_d~1756                                       ; 1       ;
; mem_d~2352                                       ; 1       ;
; mem_d~1660                                       ; 1       ;
; mem_d~2351                                       ; 1       ;
; mem_d~1620                                       ; 1       ;
; mem_d~1652                                       ; 1       ;
; mem_d~1628                                       ; 1       ;
; Mux43~3                                          ; 1       ;
; Mux43~2                                          ; 1       ;
; Mux44~5                                          ; 1       ;
; Mux44~4                                          ; 1       ;
; mem_d~2350                                       ; 1       ;
; mem_d~2349                                       ; 1       ;
; mem_d~2348                                       ; 1       ;
; mem_d~267                                        ; 1       ;
; mem_d~2347                                       ; 1       ;
; mem_d~227                                        ; 1       ;
; mem_d~259                                        ; 1       ;
+--------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_19t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,269 / 32,401 ( 7 % ) ;
; C16 interconnects           ; 15 / 1,326 ( 1 % )     ;
; C4 interconnects            ; 1,349 / 21,816 ( 6 % ) ;
; Direct links                ; 159 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 462 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 18 / 1,289 ( 1 % )     ;
; R4 interconnects            ; 1,547 / 28,186 ( 5 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.50) ; Number of LABs  (Total = 94) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 4                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 4                            ;
; 11                                          ; 3                            ;
; 12                                          ; 3                            ;
; 13                                          ; 7                            ;
; 14                                          ; 3                            ;
; 15                                          ; 11                           ;
; 16                                          ; 43                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.22) ; Number of LABs  (Total = 94) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 30                           ;
; 1 Clock                            ; 92                           ;
; 1 Clock enable                     ; 27                           ;
; 2 Clock enables                    ; 60                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.39) ; Number of LABs  (Total = 94) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 4                            ;
; 7                                            ; 2                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 7                            ;
; 18                                           ; 7                            ;
; 19                                           ; 6                            ;
; 20                                           ; 4                            ;
; 21                                           ; 6                            ;
; 22                                           ; 3                            ;
; 23                                           ; 5                            ;
; 24                                           ; 4                            ;
; 25                                           ; 4                            ;
; 26                                           ; 6                            ;
; 27                                           ; 5                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.43) ; Number of LABs  (Total = 94) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 6                            ;
; 3                                               ; 4                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 6                            ;
; 10                                              ; 13                           ;
; 11                                              ; 13                           ;
; 12                                              ; 8                            ;
; 13                                              ; 4                            ;
; 14                                              ; 9                            ;
; 15                                              ; 3                            ;
; 16                                              ; 2                            ;
; 17                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.82) ; Number of LABs  (Total = 94) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 3                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 5                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 8                            ;
; 24                                           ; 2                            ;
; 25                                           ; 5                            ;
; 26                                           ; 6                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 6                            ;
; 30                                           ; 2                            ;
; 31                                           ; 5                            ;
; 32                                           ; 7                            ;
; 33                                           ; 8                            ;
; 34                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 2            ; 0            ; 16           ; 2            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 16           ; 18           ; 2            ; 16           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; R0_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP3C5F256C6 for design MIPS
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10F256C6 is compatible
    Info (176445): Device EP3C16F256C6 is compatible
    Info (176445): Device EP3C25F256C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins
    Info (169086): Pin R0_out[0] not assigned to an exact location on the device
    Info (169086): Pin R0_out[1] not assigned to an exact location on the device
    Info (169086): Pin R0_out[2] not assigned to an exact location on the device
    Info (169086): Pin R0_out[3] not assigned to an exact location on the device
    Info (169086): Pin R0_out[4] not assigned to an exact location on the device
    Info (169086): Pin R0_out[5] not assigned to an exact location on the device
    Info (169086): Pin R0_out[6] not assigned to an exact location on the device
    Info (169086): Pin R0_out[7] not assigned to an exact location on the device
    Info (169086): Pin R1_out[0] not assigned to an exact location on the device
    Info (169086): Pin R1_out[1] not assigned to an exact location on the device
    Info (169086): Pin R1_out[2] not assigned to an exact location on the device
    Info (169086): Pin R1_out[3] not assigned to an exact location on the device
    Info (169086): Pin R1_out[4] not assigned to an exact location on the device
    Info (169086): Pin R1_out[5] not assigned to an exact location on the device
    Info (169086): Pin R1_out[6] not assigned to an exact location on the device
    Info (169086): Pin R1_out[7] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN E2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node reset~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mem_d~2581
        Info (176357): Destination node mem_d~2597
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 0 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.61 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/2310100966/Desktop/VHDL-Datapath-micro_processador-MIPS-alike/Datapath/Circuito-MIPS/output_files/MIPS.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 536 megabytes
    Info: Processing ended: Wed Nov 27 21:45:01 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/2310100966/Desktop/VHDL-Datapath-micro_processador-MIPS-alike/Datapath/Circuito-MIPS/output_files/MIPS.fit.smsg.


