# Generated by Yosys 0.7 (git sha1 61f6811, gcc 6.2.0-11ubuntu1 -O2 -fdebug-prefix-map=/build/yosys-OIL3SR/yosys-0.7=. -fstack-protector-strong -fPIC -Os)

.model NRISC_UP
.inputs IDATA_CORE_out[0] IDATA_CORE_out[1] IDATA_CORE_out[2] IDATA_CORE_out[3] IDATA_CORE_out[4] IDATA_CORE_out[5] IDATA_CORE_out[6] IDATA_CORE_out[7] IDATA_CORE_out[8] IDATA_CORE_out[9] IDATA_CORE_out[10] IDATA_CORE_out[11] IDATA_CORE_out[12] IDATA_CORE_out[13] IDATA_CORE_out[14] IDATA_CORE_out[15] IDATA_CORE_out[16] IDATA_CORE_out[17] IDATA_CORE_out[18] IDATA_CORE_out[19] IDATA_CORE_out[20] IDATA_CORE_out[21] IDATA_CORE_out[22] IDATA_CORE_out[23] IDATA_CORE_out[24] IDATA_CORE_out[25] IDATA_CORE_out[26] IDATA_CORE_out[27] IDATA_CORE_out[28] IDATA_CORE_out[29] IDATA_CORE_out[30] IDATA_CORE_out[31] DDATA_CORE_out[0] DDATA_CORE_out[1] DDATA_CORE_out[2] DDATA_CORE_out[3] DDATA_CORE_out[4] DDATA_CORE_out[5] DDATA_CORE_out[6] DDATA_CORE_out[7] DDATA_CORE_out[8] DDATA_CORE_out[9] DDATA_CORE_out[10] DDATA_CORE_out[11] DDATA_CORE_out[12] DDATA_CORE_out[13] DDATA_CORE_out[14] DDATA_CORE_out[15] DDATA_CORE_out[16] DDATA_CORE_out[17] DDATA_CORE_out[18] DDATA_CORE_out[19] DDATA_CORE_out[20] DDATA_CORE_out[21] DDATA_CORE_out[22] DDATA_CORE_out[23] DDATA_CORE_out[24] DDATA_CORE_out[25] DDATA_CORE_out[26] DDATA_CORE_out[27] DDATA_CORE_out[28] DDATA_CORE_out[29] DDATA_CORE_out[30] DDATA_CORE_out[31] CORE_ctrl[0] CORE_ctrl[1] CORE_ctrl[2] INTERRUPT_ch[0] INTERRUPT_ch[1] INTERRUPT_ch[2] INTERRUPT_ch[3] INTERRUPT_ch[4] INTERRUPT_ch[5] INTERRUPT_ch[6] INTERRUPT_ch[7] INTERRUPT_flag clk rst
.outputs IDATA_CORE_addr[0] IDATA_CORE_addr[1] IDATA_CORE_addr[2] IDATA_CORE_addr[3] IDATA_CORE_addr[4] IDATA_CORE_addr[5] IDATA_CORE_addr[6] IDATA_CORE_addr[7] IDATA_CORE_clk DDATA_CORE_addr[0] DDATA_CORE_addr[1] DDATA_CORE_addr[2] DDATA_CORE_addr[3] DDATA_CORE_addr[4] DDATA_CORE_addr[5] DDATA_CORE_addr[6] DDATA_CORE_addr[7] DDATA_CORE_in[0] DDATA_CORE_in[1] DDATA_CORE_in[2] DDATA_CORE_in[3] DDATA_CORE_in[4] DDATA_CORE_in[5] DDATA_CORE_in[6] DDATA_CORE_in[7] DDATA_CORE_in[8] DDATA_CORE_in[9] DDATA_CORE_in[10] DDATA_CORE_in[11] DDATA_CORE_in[12] DDATA_CORE_in[13] DDATA_CORE_in[14] DDATA_CORE_in[15] DDATA_CORE_in[16] DDATA_CORE_in[17] DDATA_CORE_in[18] DDATA_CORE_in[19] DDATA_CORE_in[20] DDATA_CORE_in[21] DDATA_CORE_in[22] DDATA_CORE_in[23] DDATA_CORE_in[24] DDATA_CORE_in[25] DDATA_CORE_in[26] DDATA_CORE_in[27] DDATA_CORE_in[28] DDATA_CORE_in[29] DDATA_CORE_in[30] DDATA_CORE_in[31] DDATA_CORE_load DDATA_CORE_write DDATA_CORE_ctrl[0] DDATA_CORE_ctrl[1] DDATA_CORE_ctrl[2]
.names $false
.names $true
1
.names $undef
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][3] Y=_3486_
.subckt OR2X2 A=_3485_ B=_3486_ Y=_3487_
.subckt OR2X2 A=_3484_ B=_3487_ Y=_3488_
.subckt OR2X2 A=_3488_ B=_3483_ Y=_3489_
.subckt AND2X2 A=_1873_ B=_3396_ Y=_3490_
.subckt AND2X2 A=_1877_ B=_3398_ Y=_3491_
.subckt OR2X2 A=_3491_ B=_3490_ Y=_3492_
.subckt AND2X2 A=_1882_ B=_3401_ Y=_3493_
.subckt AND2X2 A=_1886_ B=_3403_ Y=_3494_
.subckt OR2X2 A=_3494_ B=_3493_ Y=_3495_
.subckt OR2X2 A=_3492_ B=_3495_ Y=_3496_
.subckt AND2X2 A=_3409_ B=_1892_ Y=_3497_
.subckt AND2X2 A=_3411_ B=_1896_ Y=_3498_
.subckt OR2X2 A=_3497_ B=_3498_ Y=_3499_
.subckt AND2X2 A=_1901_ B=_3414_ Y=_3500_
.subckt AND2X2 A=_3416_ B=_1905_ Y=_3501_
.subckt OR2X2 A=_3500_ B=_3501_ Y=_3502_
.subckt OR2X2 A=_3502_ B=_3499_ Y=_3503_
.subckt OR2X2 A=_3496_ B=_3503_ Y=_3504_
.subckt OR2X2 A=_3489_ B=_3504_ Y=REG_A[3]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][4] Y=_3505_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][4] Y=_3506_
.subckt OR2X2 A=_3505_ B=_3506_ Y=_3507_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][4] Y=_3508_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][4] Y=_3509_
.subckt OR2X2 A=_3509_ B=_3508_ Y=_3510_
.subckt OR2X2 A=_3507_ B=_3510_ Y=_3511_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][4] Y=_3512_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][4] Y=_3513_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][4] Y=_3514_
.subckt OR2X2 A=_3513_ B=_3514_ Y=_3515_
.subckt OR2X2 A=_3512_ B=_3515_ Y=_3516_
.subckt OR2X2 A=_3516_ B=_3511_ Y=_3517_
.subckt AND2X2 A=_1925_ B=_3396_ Y=_3518_
.subckt AND2X2 A=_1929_ B=_3398_ Y=_3519_
.subckt OR2X2 A=_3519_ B=_3518_ Y=_3520_
.subckt AND2X2 A=_1934_ B=_3401_ Y=_3521_
.subckt AND2X2 A=_1938_ B=_3403_ Y=_3522_
.subckt OR2X2 A=_3522_ B=_3521_ Y=_3523_
.subckt OR2X2 A=_3520_ B=_3523_ Y=_3524_
.subckt AND2X2 A=_3409_ B=_1944_ Y=_3525_
.subckt AND2X2 A=_3411_ B=_1948_ Y=_3526_
.subckt OR2X2 A=_3525_ B=_3526_ Y=_3527_
.subckt AND2X2 A=_1953_ B=_3414_ Y=_3528_
.subckt AND2X2 A=_3416_ B=_1957_ Y=_3529_
.subckt OR2X2 A=_3528_ B=_3529_ Y=_3530_
.subckt OR2X2 A=_3530_ B=_3527_ Y=_3531_
.subckt OR2X2 A=_3524_ B=_3531_ Y=_3532_
.subckt OR2X2 A=_3517_ B=_3532_ Y=REG_A[4]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][5] Y=_3533_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][5] Y=_3534_
.subckt OR2X2 A=_3533_ B=_3534_ Y=_3535_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][5] Y=_3536_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][5] Y=_3537_
.subckt OR2X2 A=_3537_ B=_3536_ Y=_3538_
.subckt OR2X2 A=_3535_ B=_3538_ Y=_3539_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][5] Y=_3540_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][5] Y=_3541_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][5] Y=_3542_
.subckt OR2X2 A=_3541_ B=_3542_ Y=_3543_
.subckt OR2X2 A=_3540_ B=_3543_ Y=_3544_
.subckt OR2X2 A=_3544_ B=_3539_ Y=_3545_
.subckt AND2X2 A=_1977_ B=_3396_ Y=_3546_
.subckt AND2X2 A=_1981_ B=_3398_ Y=_3547_
.subckt OR2X2 A=_3547_ B=_3546_ Y=_3548_
.subckt AND2X2 A=_1986_ B=_3401_ Y=_3549_
.subckt AND2X2 A=_1990_ B=_3403_ Y=_3550_
.subckt OR2X2 A=_3550_ B=_3549_ Y=_3551_
.subckt OR2X2 A=_3548_ B=_3551_ Y=_3552_
.subckt AND2X2 A=_3409_ B=_1996_ Y=_3553_
.subckt AND2X2 A=_3411_ B=_2000_ Y=_3554_
.subckt OR2X2 A=_3553_ B=_3554_ Y=_3555_
.subckt AND2X2 A=_2005_ B=_3414_ Y=_3556_
.subckt AND2X2 A=_3416_ B=_2009_ Y=_3557_
.subckt OR2X2 A=_3556_ B=_3557_ Y=_3558_
.subckt OR2X2 A=_3558_ B=_3555_ Y=_3559_
.subckt OR2X2 A=_3552_ B=_3559_ Y=_3560_
.subckt OR2X2 A=_3545_ B=_3560_ Y=REG_A[5]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][6] Y=_3561_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][6] Y=_3562_
.subckt OR2X2 A=_3561_ B=_3562_ Y=_3563_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][6] Y=_3564_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][6] Y=_3565_
.subckt OR2X2 A=_3565_ B=_3564_ Y=_3566_
.subckt OR2X2 A=_3563_ B=_3566_ Y=_3567_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][6] Y=_3568_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][6] Y=_3569_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][6] Y=_3570_
.subckt OR2X2 A=_3569_ B=_3570_ Y=_3571_
.subckt OR2X2 A=_3568_ B=_3571_ Y=_3572_
.subckt OR2X2 A=_3572_ B=_3567_ Y=_3573_
.subckt AND2X2 A=_2029_ B=_3396_ Y=_3574_
.subckt AND2X2 A=_2033_ B=_3398_ Y=_3575_
.subckt OR2X2 A=_3575_ B=_3574_ Y=_3576_
.subckt AND2X2 A=_2038_ B=_3401_ Y=_3577_
.subckt AND2X2 A=_2042_ B=_3403_ Y=_3578_
.subckt OR2X2 A=_3578_ B=_3577_ Y=_3579_
.subckt OR2X2 A=_3576_ B=_3579_ Y=_3580_
.subckt AND2X2 A=_3409_ B=_2048_ Y=_3581_
.subckt AND2X2 A=_3411_ B=_2052_ Y=_3582_
.subckt OR2X2 A=_3581_ B=_3582_ Y=_3583_
.subckt AND2X2 A=_2057_ B=_3414_ Y=_3584_
.subckt AND2X2 A=_3416_ B=_2061_ Y=_3585_
.subckt OR2X2 A=_3584_ B=_3585_ Y=_3586_
.subckt OR2X2 A=_3586_ B=_3583_ Y=_3587_
.subckt OR2X2 A=_3580_ B=_3587_ Y=_3588_
.subckt OR2X2 A=_3573_ B=_3588_ Y=REG_A[6]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][7] Y=_3589_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][7] Y=_3590_
.subckt OR2X2 A=_3589_ B=_3590_ Y=_3591_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][7] Y=_3592_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][7] Y=_3593_
.subckt OR2X2 A=_3593_ B=_3592_ Y=_3594_
.subckt OR2X2 A=_3591_ B=_3594_ Y=_3595_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][7] Y=_3596_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][7] Y=_3597_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][7] Y=_3598_
.subckt OR2X2 A=_3597_ B=_3598_ Y=_3599_
.subckt OR2X2 A=_3596_ B=_3599_ Y=_3600_
.subckt OR2X2 A=_3600_ B=_3595_ Y=_3601_
.subckt AND2X2 A=_2081_ B=_3396_ Y=_3602_
.subckt AND2X2 A=_2085_ B=_3398_ Y=_3603_
.subckt OR2X2 A=_3603_ B=_3602_ Y=_3604_
.subckt AND2X2 A=_2090_ B=_3401_ Y=_3605_
.subckt AND2X2 A=_2094_ B=_3403_ Y=_3606_
.subckt OR2X2 A=_3606_ B=_3605_ Y=_3607_
.subckt OR2X2 A=_3604_ B=_3607_ Y=_3608_
.subckt AND2X2 A=_3409_ B=_2100_ Y=_3609_
.subckt AND2X2 A=_3411_ B=_2104_ Y=_3610_
.subckt OR2X2 A=_3609_ B=_3610_ Y=_3611_
.subckt AND2X2 A=_2109_ B=_3414_ Y=_3612_
.subckt AND2X2 A=_3416_ B=_2113_ Y=_3613_
.subckt OR2X2 A=_3612_ B=_3613_ Y=_3614_
.subckt OR2X2 A=_3614_ B=_3611_ Y=_3615_
.subckt OR2X2 A=_3608_ B=_3615_ Y=_3616_
.subckt OR2X2 A=_3601_ B=_3616_ Y=REG_A[7]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][8] Y=_3617_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][8] Y=_3618_
.subckt OR2X2 A=_3617_ B=_3618_ Y=_3619_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][8] Y=_3620_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][8] Y=_3621_
.subckt OR2X2 A=_3621_ B=_3620_ Y=_3622_
.subckt OR2X2 A=_3619_ B=_3622_ Y=_3623_
.subckt AND2X2 A=_3386_ B=$false Y=_3624_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][8] Y=_3625_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][8] Y=_3626_
.subckt OR2X2 A=_3625_ B=_3626_ Y=_3627_
.subckt OR2X2 A=_3624_ B=_3627_ Y=_3628_
.subckt OR2X2 A=_3628_ B=_3623_ Y=_3629_
.subckt AND2X2 A=_2133_ B=_3396_ Y=_3630_
.subckt AND2X2 A=_2137_ B=_3398_ Y=_3631_
.subckt OR2X2 A=_3631_ B=_3630_ Y=_3632_
.subckt AND2X2 A=_2142_ B=_3401_ Y=_3633_
.subckt AND2X2 A=_2146_ B=_3403_ Y=_3634_
.subckt OR2X2 A=_3634_ B=_3633_ Y=_3635_
.subckt OR2X2 A=_3632_ B=_3635_ Y=_3636_
.subckt AND2X2 A=_3409_ B=_2152_ Y=_3637_
.subckt AND2X2 A=_3411_ B=_2156_ Y=_3638_
.subckt OR2X2 A=_3637_ B=_3638_ Y=_3639_
.subckt AND2X2 A=_2161_ B=_3414_ Y=_3640_
.subckt AND2X2 A=_3416_ B=_2165_ Y=_3641_
.subckt OR2X2 A=_3640_ B=_3641_ Y=_3642_
.subckt OR2X2 A=_3642_ B=_3639_ Y=_3643_
.subckt OR2X2 A=_3636_ B=_3643_ Y=_3644_
.subckt OR2X2 A=_3629_ B=_3644_ Y=REG_A[8]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][9] Y=_3645_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][9] Y=_3646_
.subckt OR2X2 A=_3645_ B=_3646_ Y=_3647_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][9] Y=_3648_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][9] Y=_3649_
.subckt OR2X2 A=_3649_ B=_3648_ Y=_3650_
.subckt OR2X2 A=_3647_ B=_3650_ Y=_3651_
.subckt AND2X2 A=_3386_ B=$false Y=_3652_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][9] Y=_3653_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][9] Y=_3654_
.subckt OR2X2 A=_3653_ B=_3654_ Y=_3655_
.subckt OR2X2 A=_3652_ B=_3655_ Y=_3656_
.subckt OR2X2 A=_3656_ B=_3651_ Y=_3657_
.subckt AND2X2 A=_2185_ B=_3396_ Y=_3658_
.subckt AND2X2 A=_2189_ B=_3398_ Y=_3659_
.subckt OR2X2 A=_3659_ B=_3658_ Y=_3660_
.subckt AND2X2 A=_2194_ B=_3401_ Y=_3661_
.subckt AND2X2 A=_2198_ B=_3403_ Y=_3662_
.subckt OR2X2 A=_3662_ B=_3661_ Y=_3663_
.subckt OR2X2 A=_3660_ B=_3663_ Y=_3664_
.subckt AND2X2 A=_3409_ B=_2204_ Y=_3665_
.subckt AND2X2 A=_3411_ B=_2208_ Y=_3666_
.subckt OR2X2 A=_3665_ B=_3666_ Y=_3667_
.subckt AND2X2 A=_2213_ B=_3414_ Y=_3668_
.subckt AND2X2 A=_3416_ B=_2217_ Y=_3669_
.subckt OR2X2 A=_3668_ B=_3669_ Y=_3670_
.subckt OR2X2 A=_3670_ B=_3667_ Y=_3671_
.subckt OR2X2 A=_3664_ B=_3671_ Y=_3672_
.subckt OR2X2 A=_3657_ B=_3672_ Y=REG_A[9]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][10] Y=_3673_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][10] Y=_3674_
.subckt OR2X2 A=_3673_ B=_3674_ Y=_3675_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][10] Y=_3676_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][10] Y=_3677_
.subckt OR2X2 A=_3677_ B=_3676_ Y=_3678_
.subckt OR2X2 A=_3675_ B=_3678_ Y=_3679_
.subckt AND2X2 A=_3386_ B=$false Y=_3680_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][10] Y=_3681_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][10] Y=_3682_
.subckt OR2X2 A=_3681_ B=_3682_ Y=_3683_
.subckt OR2X2 A=_3680_ B=_3683_ Y=_3684_
.subckt OR2X2 A=_3684_ B=_3679_ Y=_3685_
.subckt AND2X2 A=_2237_ B=_3396_ Y=_3686_
.subckt AND2X2 A=_2241_ B=_3398_ Y=_3687_
.subckt OR2X2 A=_3687_ B=_3686_ Y=_3688_
.subckt AND2X2 A=_2246_ B=_3401_ Y=_3689_
.subckt AND2X2 A=_2250_ B=_3403_ Y=_3690_
.subckt OR2X2 A=_3690_ B=_3689_ Y=_3691_
.subckt OR2X2 A=_3688_ B=_3691_ Y=_3692_
.subckt AND2X2 A=_3409_ B=_2256_ Y=_3693_
.subckt AND2X2 A=_3411_ B=_2260_ Y=_3694_
.subckt OR2X2 A=_3693_ B=_3694_ Y=_3695_
.subckt AND2X2 A=_2265_ B=_3414_ Y=_3696_
.subckt AND2X2 A=_3416_ B=_2269_ Y=_3697_
.subckt OR2X2 A=_3696_ B=_3697_ Y=_3698_
.subckt OR2X2 A=_3698_ B=_3695_ Y=_3699_
.subckt OR2X2 A=_3692_ B=_3699_ Y=_3700_
.subckt OR2X2 A=_3685_ B=_3700_ Y=REG_A[10]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][11] Y=_3701_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][11] Y=_3702_
.subckt OR2X2 A=_3701_ B=_3702_ Y=_3703_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][11] Y=_3704_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][11] Y=_3705_
.subckt OR2X2 A=_3705_ B=_3704_ Y=_3706_
.subckt OR2X2 A=_3703_ B=_3706_ Y=_3707_
.subckt AND2X2 A=_3386_ B=$false Y=_3708_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][11] Y=_3709_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][11] Y=_3710_
.subckt OR2X2 A=_3709_ B=_3710_ Y=_3711_
.subckt OR2X2 A=_3708_ B=_3711_ Y=_3712_
.subckt OR2X2 A=_3712_ B=_3707_ Y=_3713_
.subckt AND2X2 A=_2289_ B=_3396_ Y=_3714_
.subckt AND2X2 A=_2293_ B=_3398_ Y=_3715_
.subckt OR2X2 A=_3715_ B=_3714_ Y=_3716_
.subckt AND2X2 A=_2298_ B=_3401_ Y=_3717_
.subckt AND2X2 A=_2302_ B=_3403_ Y=_3718_
.subckt OR2X2 A=_3718_ B=_3717_ Y=_3719_
.subckt OR2X2 A=_3716_ B=_3719_ Y=_3720_
.subckt AND2X2 A=_3409_ B=_2308_ Y=_3721_
.subckt AND2X2 A=_3411_ B=_2312_ Y=_3722_
.subckt OR2X2 A=_3721_ B=_3722_ Y=_3723_
.subckt AND2X2 A=_2317_ B=_3414_ Y=_3724_
.subckt AND2X2 A=_3416_ B=_2321_ Y=_3725_
.subckt OR2X2 A=_3724_ B=_3725_ Y=_3726_
.subckt OR2X2 A=_3726_ B=_3723_ Y=_3727_
.subckt OR2X2 A=_3720_ B=_3727_ Y=_3728_
.subckt OR2X2 A=_3713_ B=_3728_ Y=REG_A[11]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][12] Y=_3729_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][12] Y=_3730_
.subckt OR2X2 A=_3729_ B=_3730_ Y=_3731_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][12] Y=_3732_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][12] Y=_3733_
.subckt OR2X2 A=_3733_ B=_3732_ Y=_3734_
.subckt OR2X2 A=_3731_ B=_3734_ Y=_3735_
.subckt AND2X2 A=_3386_ B=$false Y=_3736_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][12] Y=_3737_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][12] Y=_3738_
.subckt OR2X2 A=_3737_ B=_3738_ Y=_3739_
.subckt OR2X2 A=_3736_ B=_3739_ Y=_3740_
.subckt OR2X2 A=_3740_ B=_3735_ Y=_3741_
.subckt AND2X2 A=_2341_ B=_3396_ Y=_3742_
.subckt AND2X2 A=_2345_ B=_3398_ Y=_3743_
.subckt OR2X2 A=_3743_ B=_3742_ Y=_3744_
.subckt AND2X2 A=_2350_ B=_3401_ Y=_3745_
.subckt AND2X2 A=_2354_ B=_3403_ Y=_3746_
.subckt OR2X2 A=_3746_ B=_3745_ Y=_3747_
.subckt OR2X2 A=_3744_ B=_3747_ Y=_3748_
.subckt AND2X2 A=_3409_ B=_2360_ Y=_3749_
.subckt AND2X2 A=_3411_ B=_2364_ Y=_3750_
.subckt OR2X2 A=_3749_ B=_3750_ Y=_3751_
.subckt AND2X2 A=_2369_ B=_3414_ Y=_3752_
.subckt AND2X2 A=_3416_ B=_2373_ Y=_3753_
.subckt OR2X2 A=_3752_ B=_3753_ Y=_3754_
.subckt OR2X2 A=_3754_ B=_3751_ Y=_3755_
.subckt OR2X2 A=_3748_ B=_3755_ Y=_3756_
.subckt OR2X2 A=_3741_ B=_3756_ Y=REG_A[12]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][13] Y=_3757_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][13] Y=_3758_
.subckt OR2X2 A=_3757_ B=_3758_ Y=_3759_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][13] Y=_3760_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][13] Y=_3761_
.subckt OR2X2 A=_3761_ B=_3760_ Y=_3762_
.subckt OR2X2 A=_3759_ B=_3762_ Y=_3763_
.subckt AND2X2 A=_3386_ B=$false Y=_3764_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][13] Y=_3765_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][13] Y=_3766_
.subckt OR2X2 A=_3765_ B=_3766_ Y=_3767_
.subckt OR2X2 A=_3764_ B=_3767_ Y=_3768_
.subckt OR2X2 A=_3768_ B=_3763_ Y=_3769_
.subckt AND2X2 A=_2393_ B=_3396_ Y=_3770_
.subckt AND2X2 A=_2397_ B=_3398_ Y=_3771_
.subckt OR2X2 A=_3771_ B=_3770_ Y=_3772_
.subckt AND2X2 A=_2402_ B=_3401_ Y=_3773_
.subckt AND2X2 A=_2406_ B=_3403_ Y=_3774_
.subckt OR2X2 A=_3774_ B=_3773_ Y=_3775_
.subckt OR2X2 A=_3772_ B=_3775_ Y=_3776_
.subckt AND2X2 A=_3409_ B=_2412_ Y=_3777_
.subckt AND2X2 A=_3411_ B=_2416_ Y=_3778_
.subckt OR2X2 A=_3777_ B=_3778_ Y=_3779_
.subckt AND2X2 A=_2421_ B=_3414_ Y=_3780_
.subckt AND2X2 A=_3416_ B=_2425_ Y=_3781_
.subckt OR2X2 A=_3780_ B=_3781_ Y=_3782_
.subckt OR2X2 A=_3782_ B=_3779_ Y=_3783_
.subckt OR2X2 A=_3776_ B=_3783_ Y=_3784_
.subckt OR2X2 A=_3769_ B=_3784_ Y=REG_A[13]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][14] Y=_3785_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][14] Y=_3786_
.subckt OR2X2 A=_3785_ B=_3786_ Y=_3787_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][14] Y=_3788_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][14] Y=_3789_
.subckt OR2X2 A=_3789_ B=_3788_ Y=_3790_
.subckt OR2X2 A=_3787_ B=_3790_ Y=_3791_
.subckt AND2X2 A=_3386_ B=$false Y=_3792_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][14] Y=_3793_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][14] Y=_3794_
.subckt OR2X2 A=_3793_ B=_3794_ Y=_3795_
.subckt OR2X2 A=_3792_ B=_3795_ Y=_3796_
.subckt OR2X2 A=_3796_ B=_3791_ Y=_3797_
.subckt AND2X2 A=_2445_ B=_3396_ Y=_3798_
.subckt AND2X2 A=_2449_ B=_3398_ Y=_3799_
.subckt OR2X2 A=_3799_ B=_3798_ Y=_3800_
.subckt AND2X2 A=_2454_ B=_3401_ Y=_3801_
.subckt AND2X2 A=_2458_ B=_3403_ Y=_3802_
.subckt OR2X2 A=_3802_ B=_3801_ Y=_3803_
.subckt OR2X2 A=_3800_ B=_3803_ Y=_3804_
.subckt AND2X2 A=_3409_ B=_2464_ Y=_3805_
.subckt AND2X2 A=_3411_ B=_2468_ Y=_3806_
.subckt OR2X2 A=_3805_ B=_3806_ Y=_3807_
.subckt AND2X2 A=_2473_ B=_3414_ Y=_3808_
.subckt AND2X2 A=_3416_ B=_2477_ Y=_3809_
.subckt OR2X2 A=_3808_ B=_3809_ Y=_3810_
.subckt OR2X2 A=_3810_ B=_3807_ Y=_3811_
.subckt OR2X2 A=_3804_ B=_3811_ Y=_3812_
.subckt OR2X2 A=_3797_ B=_3812_ Y=REG_A[14]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][15] Y=_3813_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][15] Y=_3814_
.subckt OR2X2 A=_3813_ B=_3814_ Y=_3815_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][15] Y=_3816_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][15] Y=_3817_
.subckt OR2X2 A=_3817_ B=_3816_ Y=_3818_
.subckt OR2X2 A=_3815_ B=_3818_ Y=_3819_
.subckt AND2X2 A=_3386_ B=$false Y=_3820_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][15] Y=_3821_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][15] Y=_3822_
.subckt OR2X2 A=_3821_ B=_3822_ Y=_3823_
.subckt OR2X2 A=_3820_ B=_3823_ Y=_3824_
.subckt OR2X2 A=_3824_ B=_3819_ Y=_3825_
.subckt AND2X2 A=_2497_ B=_3396_ Y=_3826_
.subckt AND2X2 A=_2501_ B=_3398_ Y=_3827_
.subckt OR2X2 A=_3827_ B=_3826_ Y=_3828_
.subckt AND2X2 A=_2506_ B=_3401_ Y=_3829_
.subckt AND2X2 A=_2510_ B=_3403_ Y=_3830_
.subckt OR2X2 A=_3830_ B=_3829_ Y=_3831_
.subckt OR2X2 A=_3828_ B=_3831_ Y=_3832_
.subckt AND2X2 A=_3409_ B=_2516_ Y=_3833_
.subckt AND2X2 A=_3411_ B=_2520_ Y=_3834_
.subckt OR2X2 A=_3833_ B=_3834_ Y=_3835_
.subckt AND2X2 A=_2525_ B=_3414_ Y=_3836_
.subckt AND2X2 A=_3416_ B=_2529_ Y=_3837_
.subckt OR2X2 A=_3836_ B=_3837_ Y=_3838_
.subckt OR2X2 A=_3838_ B=_3835_ Y=_3839_
.subckt OR2X2 A=_3832_ B=_3839_ Y=_3840_
.subckt OR2X2 A=_3825_ B=_3840_ Y=REG_A[15]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][16] Y=_3841_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][16] Y=_3842_
.subckt OR2X2 A=_3841_ B=_3842_ Y=_3843_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][16] Y=_3844_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][16] Y=_3845_
.subckt OR2X2 A=_3845_ B=_3844_ Y=_3846_
.subckt OR2X2 A=_3843_ B=_3846_ Y=_3847_
.subckt AND2X2 A=_3386_ B=$false Y=_3848_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][16] Y=_3849_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][16] Y=_3850_
.subckt OR2X2 A=_3849_ B=_3850_ Y=_3851_
.subckt OR2X2 A=_3848_ B=_3851_ Y=_3852_
.subckt OR2X2 A=_3852_ B=_3847_ Y=_3853_
.subckt AND2X2 A=_2549_ B=_3396_ Y=_3854_
.subckt AND2X2 A=_2553_ B=_3398_ Y=_3855_
.subckt OR2X2 A=_3855_ B=_3854_ Y=_3856_
.subckt AND2X2 A=_2558_ B=_3401_ Y=_3857_
.subckt AND2X2 A=_2562_ B=_3403_ Y=_3858_
.subckt OR2X2 A=_3858_ B=_3857_ Y=_3859_
.subckt OR2X2 A=_3856_ B=_3859_ Y=_3860_
.subckt AND2X2 A=_3409_ B=_2568_ Y=_3861_
.subckt AND2X2 A=_3411_ B=_2572_ Y=_3862_
.subckt OR2X2 A=_3861_ B=_3862_ Y=_3863_
.subckt AND2X2 A=_2577_ B=_3414_ Y=_3864_
.subckt AND2X2 A=_3416_ B=_2581_ Y=_3865_
.subckt OR2X2 A=_3864_ B=_3865_ Y=_3866_
.subckt OR2X2 A=_3866_ B=_3863_ Y=_3867_
.subckt OR2X2 A=_3860_ B=_3867_ Y=_3868_
.subckt OR2X2 A=_3853_ B=_3868_ Y=REG_A[16]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][17] Y=_3869_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][17] Y=_3870_
.subckt OR2X2 A=_3869_ B=_3870_ Y=_3871_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][17] Y=_3872_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][17] Y=_3873_
.subckt OR2X2 A=_3873_ B=_3872_ Y=_3874_
.subckt OR2X2 A=_3871_ B=_3874_ Y=_3875_
.subckt AND2X2 A=_3386_ B=$false Y=_3876_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][17] Y=_3877_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][17] Y=_3878_
.subckt OR2X2 A=_3877_ B=_3878_ Y=_3879_
.subckt OR2X2 A=_3876_ B=_3879_ Y=_3880_
.subckt OR2X2 A=_3880_ B=_3875_ Y=_3881_
.subckt AND2X2 A=_2601_ B=_3396_ Y=_3882_
.subckt AND2X2 A=_2605_ B=_3398_ Y=_3883_
.subckt OR2X2 A=_3883_ B=_3882_ Y=_3884_
.subckt AND2X2 A=_2610_ B=_3401_ Y=_3885_
.subckt AND2X2 A=_2614_ B=_3403_ Y=_3886_
.subckt OR2X2 A=_3886_ B=_3885_ Y=_3887_
.subckt OR2X2 A=_3884_ B=_3887_ Y=_3888_
.subckt AND2X2 A=_3409_ B=_2620_ Y=_3889_
.subckt AND2X2 A=_3411_ B=_2624_ Y=_3890_
.subckt OR2X2 A=_3889_ B=_3890_ Y=_3891_
.subckt AND2X2 A=_2629_ B=_3414_ Y=_3892_
.subckt AND2X2 A=_3416_ B=_2633_ Y=_3893_
.subckt OR2X2 A=_3892_ B=_3893_ Y=_3894_
.subckt OR2X2 A=_3894_ B=_3891_ Y=_3895_
.subckt OR2X2 A=_3888_ B=_3895_ Y=_3896_
.subckt OR2X2 A=_3881_ B=_3896_ Y=REG_A[17]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][18] Y=_3897_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][18] Y=_3898_
.subckt OR2X2 A=_3897_ B=_3898_ Y=_3899_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][18] Y=_3900_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][18] Y=_3901_
.subckt OR2X2 A=_3901_ B=_3900_ Y=_3902_
.subckt OR2X2 A=_3899_ B=_3902_ Y=_3903_
.subckt AND2X2 A=_3386_ B=$false Y=_3904_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][18] Y=_3905_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][18] Y=_3906_
.subckt OR2X2 A=_3905_ B=_3906_ Y=_3907_
.subckt OR2X2 A=_3904_ B=_3907_ Y=_3908_
.subckt OR2X2 A=_3908_ B=_3903_ Y=_3909_
.subckt AND2X2 A=_2653_ B=_3396_ Y=_3910_
.subckt AND2X2 A=_2657_ B=_3398_ Y=_3911_
.subckt OR2X2 A=_3911_ B=_3910_ Y=_3912_
.subckt AND2X2 A=_2662_ B=_3401_ Y=_3913_
.subckt AND2X2 A=_2666_ B=_3403_ Y=_3914_
.subckt OR2X2 A=_3914_ B=_3913_ Y=_3915_
.subckt OR2X2 A=_3912_ B=_3915_ Y=_3916_
.subckt AND2X2 A=_3409_ B=_2672_ Y=_3917_
.subckt AND2X2 A=_3411_ B=_2676_ Y=_3918_
.subckt OR2X2 A=_3917_ B=_3918_ Y=_3919_
.subckt AND2X2 A=_2681_ B=_3414_ Y=_3920_
.subckt AND2X2 A=_3416_ B=_2685_ Y=_3921_
.subckt OR2X2 A=_3920_ B=_3921_ Y=_3922_
.subckt OR2X2 A=_3922_ B=_3919_ Y=_3923_
.subckt OR2X2 A=_3916_ B=_3923_ Y=_3924_
.subckt OR2X2 A=_3909_ B=_3924_ Y=REG_A[18]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][19] Y=_3925_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][19] Y=_3926_
.subckt OR2X2 A=_3925_ B=_3926_ Y=_3927_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][19] Y=_3928_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][19] Y=_3929_
.subckt OR2X2 A=_3929_ B=_3928_ Y=_3930_
.subckt OR2X2 A=_3927_ B=_3930_ Y=_3931_
.subckt AND2X2 A=_3386_ B=$false Y=_3932_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][19] Y=_3933_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][19] Y=_3934_
.subckt OR2X2 A=_3933_ B=_3934_ Y=_3935_
.subckt OR2X2 A=_3932_ B=_3935_ Y=_3936_
.subckt OR2X2 A=_3936_ B=_3931_ Y=_3937_
.subckt AND2X2 A=_2705_ B=_3396_ Y=_3938_
.subckt AND2X2 A=_2709_ B=_3398_ Y=_3939_
.subckt OR2X2 A=_3939_ B=_3938_ Y=_3940_
.subckt AND2X2 A=_2714_ B=_3401_ Y=_3941_
.subckt AND2X2 A=_2718_ B=_3403_ Y=_3942_
.subckt OR2X2 A=_3942_ B=_3941_ Y=_3943_
.subckt OR2X2 A=_3940_ B=_3943_ Y=_3944_
.subckt AND2X2 A=_3409_ B=_2724_ Y=_3945_
.subckt AND2X2 A=_3411_ B=_2728_ Y=_3946_
.subckt OR2X2 A=_3945_ B=_3946_ Y=_3947_
.subckt AND2X2 A=_2733_ B=_3414_ Y=_3948_
.subckt AND2X2 A=_3416_ B=_2737_ Y=_3949_
.subckt OR2X2 A=_3948_ B=_3949_ Y=_3950_
.subckt OR2X2 A=_3950_ B=_3947_ Y=_3951_
.subckt OR2X2 A=_3944_ B=_3951_ Y=_3952_
.subckt OR2X2 A=_3937_ B=_3952_ Y=REG_A[19]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][20] Y=_3953_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][20] Y=_3954_
.subckt OR2X2 A=_3953_ B=_3954_ Y=_3955_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][20] Y=_3956_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][20] Y=_3957_
.subckt OR2X2 A=_3957_ B=_3956_ Y=_3958_
.subckt OR2X2 A=_3955_ B=_3958_ Y=_3959_
.subckt AND2X2 A=_3386_ B=$false Y=_3960_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][20] Y=_3961_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][20] Y=_3962_
.subckt OR2X2 A=_3961_ B=_3962_ Y=_3963_
.subckt OR2X2 A=_3960_ B=_3963_ Y=_3964_
.subckt OR2X2 A=_3964_ B=_3959_ Y=_3965_
.subckt AND2X2 A=_2757_ B=_3396_ Y=_3966_
.subckt AND2X2 A=_2761_ B=_3398_ Y=_3967_
.subckt OR2X2 A=_3967_ B=_3966_ Y=_3968_
.subckt AND2X2 A=_2766_ B=_3401_ Y=_3969_
.subckt AND2X2 A=_2770_ B=_3403_ Y=_3970_
.subckt OR2X2 A=_3970_ B=_3969_ Y=_3971_
.subckt OR2X2 A=_3968_ B=_3971_ Y=_3972_
.subckt AND2X2 A=_3409_ B=_2776_ Y=_3973_
.subckt AND2X2 A=_3411_ B=_2780_ Y=_3974_
.subckt OR2X2 A=_3973_ B=_3974_ Y=_3975_
.subckt AND2X2 A=_2785_ B=_3414_ Y=_3976_
.subckt AND2X2 A=_3416_ B=_2789_ Y=_3977_
.subckt OR2X2 A=_3976_ B=_3977_ Y=_3978_
.subckt OR2X2 A=_3978_ B=_3975_ Y=_3979_
.subckt OR2X2 A=_3972_ B=_3979_ Y=_3980_
.subckt OR2X2 A=_3965_ B=_3980_ Y=REG_A[20]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][21] Y=_3981_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][21] Y=_3982_
.subckt OR2X2 A=_3981_ B=_3982_ Y=_3983_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][21] Y=_3984_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][21] Y=_3985_
.subckt OR2X2 A=_3985_ B=_3984_ Y=_3986_
.subckt OR2X2 A=_3983_ B=_3986_ Y=_3987_
.subckt AND2X2 A=_3386_ B=$false Y=_3988_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][21] Y=_3989_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][21] Y=_3990_
.subckt OR2X2 A=_3989_ B=_3990_ Y=_3991_
.subckt OR2X2 A=_3988_ B=_3991_ Y=_3992_
.subckt OR2X2 A=_3992_ B=_3987_ Y=_3993_
.subckt AND2X2 A=_2809_ B=_3396_ Y=_3994_
.subckt AND2X2 A=_2813_ B=_3398_ Y=_3995_
.subckt OR2X2 A=_3995_ B=_3994_ Y=_3996_
.subckt AND2X2 A=_2818_ B=_3401_ Y=_3997_
.subckt AND2X2 A=_2822_ B=_3403_ Y=_3998_
.subckt OR2X2 A=_3998_ B=_3997_ Y=_3999_
.subckt OR2X2 A=_3996_ B=_3999_ Y=_4000_
.subckt AND2X2 A=_3409_ B=_2828_ Y=_4001_
.subckt AND2X2 A=_3411_ B=_2832_ Y=_4002_
.subckt OR2X2 A=_4001_ B=_4002_ Y=_4003_
.subckt AND2X2 A=_2837_ B=_3414_ Y=_4004_
.subckt AND2X2 A=_3416_ B=_2841_ Y=_4005_
.subckt OR2X2 A=_4004_ B=_4005_ Y=_4006_
.subckt OR2X2 A=_4006_ B=_4003_ Y=_4007_
.subckt OR2X2 A=_4000_ B=_4007_ Y=_4008_
.subckt OR2X2 A=_3993_ B=_4008_ Y=REG_A[21]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][22] Y=_4009_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][22] Y=_4010_
.subckt OR2X2 A=_4009_ B=_4010_ Y=_4011_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][22] Y=_4012_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][22] Y=_4013_
.subckt OR2X2 A=_4013_ B=_4012_ Y=_4014_
.subckt OR2X2 A=_4011_ B=_4014_ Y=_4015_
.subckt AND2X2 A=_3386_ B=$false Y=_4016_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][22] Y=_4017_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][22] Y=_4018_
.subckt OR2X2 A=_4017_ B=_4018_ Y=_4019_
.subckt OR2X2 A=_4016_ B=_4019_ Y=_4020_
.subckt OR2X2 A=_4020_ B=_4015_ Y=_4021_
.subckt AND2X2 A=_2861_ B=_3396_ Y=_4022_
.subckt AND2X2 A=_2865_ B=_3398_ Y=_4023_
.subckt OR2X2 A=_4023_ B=_4022_ Y=_4024_
.subckt AND2X2 A=_2870_ B=_3401_ Y=_4025_
.subckt AND2X2 A=_2874_ B=_3403_ Y=_4026_
.subckt OR2X2 A=_4026_ B=_4025_ Y=_4027_
.subckt OR2X2 A=_4024_ B=_4027_ Y=_4028_
.subckt AND2X2 A=_3409_ B=_2880_ Y=_4029_
.subckt AND2X2 A=_3411_ B=_2884_ Y=_4030_
.subckt OR2X2 A=_4029_ B=_4030_ Y=_4031_
.subckt AND2X2 A=_2889_ B=_3414_ Y=_4032_
.subckt AND2X2 A=_3416_ B=_2893_ Y=_4033_
.subckt OR2X2 A=_4032_ B=_4033_ Y=_4034_
.subckt OR2X2 A=_4034_ B=_4031_ Y=_4035_
.subckt OR2X2 A=_4028_ B=_4035_ Y=_4036_
.subckt OR2X2 A=_4021_ B=_4036_ Y=REG_A[22]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][23] Y=_4037_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][23] Y=_4038_
.subckt OR2X2 A=_4037_ B=_4038_ Y=_4039_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][23] Y=_4040_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][23] Y=_4041_
.subckt OR2X2 A=_4041_ B=_4040_ Y=_4042_
.subckt OR2X2 A=_4039_ B=_4042_ Y=_4043_
.subckt AND2X2 A=_3386_ B=$false Y=_4044_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][23] Y=_4045_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][23] Y=_4046_
.subckt OR2X2 A=_4045_ B=_4046_ Y=_4047_
.subckt OR2X2 A=_4044_ B=_4047_ Y=_4048_
.subckt OR2X2 A=_4048_ B=_4043_ Y=_4049_
.subckt AND2X2 A=_2913_ B=_3396_ Y=_4050_
.subckt AND2X2 A=_2917_ B=_3398_ Y=_4051_
.subckt OR2X2 A=_4051_ B=_4050_ Y=_4052_
.subckt AND2X2 A=_2922_ B=_3401_ Y=_4053_
.subckt AND2X2 A=_2926_ B=_3403_ Y=_4054_
.subckt OR2X2 A=_4054_ B=_4053_ Y=_4055_
.subckt OR2X2 A=_4052_ B=_4055_ Y=_4056_
.subckt AND2X2 A=_3409_ B=_2932_ Y=_4057_
.subckt AND2X2 A=_3411_ B=_2936_ Y=_4058_
.subckt OR2X2 A=_4057_ B=_4058_ Y=_4059_
.subckt AND2X2 A=_2941_ B=_3414_ Y=_4060_
.subckt AND2X2 A=_3416_ B=_2945_ Y=_4061_
.subckt OR2X2 A=_4060_ B=_4061_ Y=_4062_
.subckt OR2X2 A=_4062_ B=_4059_ Y=_4063_
.subckt OR2X2 A=_4056_ B=_4063_ Y=_4064_
.subckt OR2X2 A=_4049_ B=_4064_ Y=REG_A[23]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][24] Y=_4065_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][24] Y=_4066_
.subckt OR2X2 A=_4065_ B=_4066_ Y=_4067_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][24] Y=_4068_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][24] Y=_4069_
.subckt OR2X2 A=_4069_ B=_4068_ Y=_4070_
.subckt OR2X2 A=_4067_ B=_4070_ Y=_4071_
.subckt AND2X2 A=_3386_ B=$false Y=_4072_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][24] Y=_4073_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][24] Y=_4074_
.subckt OR2X2 A=_4073_ B=_4074_ Y=_4075_
.subckt OR2X2 A=_4072_ B=_4075_ Y=_4076_
.subckt OR2X2 A=_4076_ B=_4071_ Y=_4077_
.subckt AND2X2 A=_2965_ B=_3396_ Y=_4078_
.subckt AND2X2 A=_2969_ B=_3398_ Y=_4079_
.subckt OR2X2 A=_4079_ B=_4078_ Y=_4080_
.subckt AND2X2 A=_2974_ B=_3401_ Y=_4081_
.subckt AND2X2 A=_2978_ B=_3403_ Y=_4082_
.subckt OR2X2 A=_4082_ B=_4081_ Y=_4083_
.subckt OR2X2 A=_4080_ B=_4083_ Y=_4084_
.subckt AND2X2 A=_3409_ B=_2984_ Y=_4085_
.subckt AND2X2 A=_3411_ B=_2988_ Y=_4086_
.subckt OR2X2 A=_4085_ B=_4086_ Y=_4087_
.subckt AND2X2 A=_2993_ B=_3414_ Y=_4088_
.subckt AND2X2 A=_3416_ B=_2997_ Y=_4089_
.subckt OR2X2 A=_4088_ B=_4089_ Y=_4090_
.subckt OR2X2 A=_4090_ B=_4087_ Y=_4091_
.subckt OR2X2 A=_4084_ B=_4091_ Y=_4092_
.subckt OR2X2 A=_4077_ B=_4092_ Y=REG_A[24]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][25] Y=_4093_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][25] Y=_4094_
.subckt OR2X2 A=_4093_ B=_4094_ Y=_4095_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][25] Y=_4096_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][25] Y=_4097_
.subckt OR2X2 A=_4097_ B=_4096_ Y=_4098_
.subckt OR2X2 A=_4095_ B=_4098_ Y=_4099_
.subckt AND2X2 A=_3386_ B=$false Y=_4100_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][25] Y=_4101_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][25] Y=_4102_
.subckt OR2X2 A=_4101_ B=_4102_ Y=_4103_
.subckt OR2X2 A=_4100_ B=_4103_ Y=_4104_
.subckt OR2X2 A=_4104_ B=_4099_ Y=_4105_
.subckt AND2X2 A=_3017_ B=_3396_ Y=_4106_
.subckt AND2X2 A=_3021_ B=_3398_ Y=_4107_
.subckt OR2X2 A=_4107_ B=_4106_ Y=_4108_
.subckt AND2X2 A=_3026_ B=_3401_ Y=_4109_
.subckt AND2X2 A=_3030_ B=_3403_ Y=_4110_
.subckt OR2X2 A=_4110_ B=_4109_ Y=_4111_
.subckt OR2X2 A=_4108_ B=_4111_ Y=_4112_
.subckt AND2X2 A=_3409_ B=_3036_ Y=_4113_
.subckt AND2X2 A=_3411_ B=_3040_ Y=_4114_
.subckt OR2X2 A=_4113_ B=_4114_ Y=_4115_
.subckt AND2X2 A=_3045_ B=_3414_ Y=_4116_
.subckt AND2X2 A=_3416_ B=_3049_ Y=_4117_
.subckt OR2X2 A=_4116_ B=_4117_ Y=_4118_
.subckt OR2X2 A=_4118_ B=_4115_ Y=_4119_
.subckt OR2X2 A=_4112_ B=_4119_ Y=_4120_
.subckt OR2X2 A=_4105_ B=_4120_ Y=REG_A[25]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][26] Y=_4121_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][26] Y=_4122_
.subckt OR2X2 A=_4121_ B=_4122_ Y=_4123_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][26] Y=_4124_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][26] Y=_4125_
.subckt OR2X2 A=_4125_ B=_4124_ Y=_4126_
.subckt OR2X2 A=_4123_ B=_4126_ Y=_4127_
.subckt AND2X2 A=_3386_ B=$false Y=_4128_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][26] Y=_4129_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][26] Y=_4130_
.subckt OR2X2 A=_4129_ B=_4130_ Y=_4131_
.subckt OR2X2 A=_4128_ B=_4131_ Y=_4132_
.subckt OR2X2 A=_4132_ B=_4127_ Y=_4133_
.subckt AND2X2 A=_3069_ B=_3396_ Y=_4134_
.subckt AND2X2 A=_3073_ B=_3398_ Y=_4135_
.subckt OR2X2 A=_4135_ B=_4134_ Y=_4136_
.subckt AND2X2 A=_3078_ B=_3401_ Y=_4137_
.subckt AND2X2 A=_3082_ B=_3403_ Y=_4138_
.subckt OR2X2 A=_4138_ B=_4137_ Y=_4139_
.subckt OR2X2 A=_4136_ B=_4139_ Y=_4140_
.subckt AND2X2 A=_3409_ B=_3088_ Y=_4141_
.subckt AND2X2 A=_3411_ B=_3092_ Y=_4142_
.subckt OR2X2 A=_4141_ B=_4142_ Y=_4143_
.subckt AND2X2 A=_3097_ B=_3414_ Y=_4144_
.subckt AND2X2 A=_3416_ B=_3101_ Y=_4145_
.subckt OR2X2 A=_4144_ B=_4145_ Y=_4146_
.subckt OR2X2 A=_4146_ B=_4143_ Y=_4147_
.subckt OR2X2 A=_4140_ B=_4147_ Y=_4148_
.subckt OR2X2 A=_4133_ B=_4148_ Y=REG_A[26]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][27] Y=_4149_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][27] Y=_4150_
.subckt OR2X2 A=_4149_ B=_4150_ Y=_4151_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][27] Y=_4152_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][27] Y=_4153_
.subckt OR2X2 A=_4153_ B=_4152_ Y=_4154_
.subckt OR2X2 A=_4151_ B=_4154_ Y=_4155_
.subckt AND2X2 A=_3386_ B=$false Y=_4156_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][27] Y=_4157_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][27] Y=_4158_
.subckt OR2X2 A=_4157_ B=_4158_ Y=_4159_
.subckt OR2X2 A=_4156_ B=_4159_ Y=_4160_
.subckt OR2X2 A=_4160_ B=_4155_ Y=_4161_
.subckt AND2X2 A=_3121_ B=_3396_ Y=_4162_
.subckt AND2X2 A=_3125_ B=_3398_ Y=_4163_
.subckt OR2X2 A=_4163_ B=_4162_ Y=_4164_
.subckt AND2X2 A=_3130_ B=_3401_ Y=_4165_
.subckt AND2X2 A=_3134_ B=_3403_ Y=_4166_
.subckt OR2X2 A=_4166_ B=_4165_ Y=_4167_
.subckt OR2X2 A=_4164_ B=_4167_ Y=_4168_
.subckt AND2X2 A=_3409_ B=_3140_ Y=_4169_
.subckt AND2X2 A=_3411_ B=_3144_ Y=_4170_
.subckt OR2X2 A=_4169_ B=_4170_ Y=_4171_
.subckt AND2X2 A=_3149_ B=_3414_ Y=_4172_
.subckt AND2X2 A=_3416_ B=_3153_ Y=_4173_
.subckt OR2X2 A=_4172_ B=_4173_ Y=_4174_
.subckt OR2X2 A=_4174_ B=_4171_ Y=_4175_
.subckt OR2X2 A=_4168_ B=_4175_ Y=_4176_
.subckt OR2X2 A=_4161_ B=_4176_ Y=REG_A[27]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][28] Y=_4177_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][28] Y=_4178_
.subckt OR2X2 A=_4177_ B=_4178_ Y=_4179_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][28] Y=_4180_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][28] Y=_4181_
.subckt OR2X2 A=_4181_ B=_4180_ Y=_4182_
.subckt OR2X2 A=_4179_ B=_4182_ Y=_4183_
.subckt AND2X2 A=_3386_ B=$false Y=_4184_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][28] Y=_4185_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][28] Y=_4186_
.subckt OR2X2 A=_4185_ B=_4186_ Y=_4187_
.subckt OR2X2 A=_4184_ B=_4187_ Y=_4188_
.subckt OR2X2 A=_4188_ B=_4183_ Y=_4189_
.subckt AND2X2 A=_3173_ B=_3396_ Y=_4190_
.subckt AND2X2 A=_3177_ B=_3398_ Y=_4191_
.subckt OR2X2 A=_4191_ B=_4190_ Y=_4192_
.subckt AND2X2 A=_3182_ B=_3401_ Y=_4193_
.subckt AND2X2 A=_3186_ B=_3403_ Y=_4194_
.subckt OR2X2 A=_4194_ B=_4193_ Y=_4195_
.subckt OR2X2 A=_4192_ B=_4195_ Y=_4196_
.subckt AND2X2 A=_3409_ B=_3192_ Y=_4197_
.subckt AND2X2 A=_3411_ B=_3196_ Y=_4198_
.subckt OR2X2 A=_4197_ B=_4198_ Y=_4199_
.subckt AND2X2 A=_3201_ B=_3414_ Y=_4200_
.subckt AND2X2 A=_3416_ B=_3205_ Y=_4201_
.subckt OR2X2 A=_4200_ B=_4201_ Y=_4202_
.subckt OR2X2 A=_4202_ B=_4199_ Y=_4203_
.subckt OR2X2 A=_4196_ B=_4203_ Y=_4204_
.subckt OR2X2 A=_4189_ B=_4204_ Y=REG_A[28]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][29] Y=_4205_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][29] Y=_4206_
.subckt OR2X2 A=_4205_ B=_4206_ Y=_4207_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][29] Y=_4208_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][29] Y=_4209_
.subckt OR2X2 A=_4209_ B=_4208_ Y=_4210_
.subckt OR2X2 A=_4207_ B=_4210_ Y=_4211_
.subckt AND2X2 A=_3386_ B=$false Y=_4212_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][29] Y=_4213_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][29] Y=_4214_
.subckt OR2X2 A=_4213_ B=_4214_ Y=_4215_
.subckt OR2X2 A=_4212_ B=_4215_ Y=_4216_
.subckt OR2X2 A=_4216_ B=_4211_ Y=_4217_
.subckt AND2X2 A=_3225_ B=_3396_ Y=_4218_
.subckt AND2X2 A=_3229_ B=_3398_ Y=_4219_
.subckt OR2X2 A=_4219_ B=_4218_ Y=_4220_
.subckt AND2X2 A=_3234_ B=_3401_ Y=_4221_
.subckt AND2X2 A=_3238_ B=_3403_ Y=_4222_
.subckt OR2X2 A=_4222_ B=_4221_ Y=_4223_
.subckt OR2X2 A=_4220_ B=_4223_ Y=_4224_
.subckt AND2X2 A=_3409_ B=_3244_ Y=_4225_
.subckt AND2X2 A=_3411_ B=_3248_ Y=_4226_
.subckt OR2X2 A=_4225_ B=_4226_ Y=_4227_
.subckt AND2X2 A=_3253_ B=_3414_ Y=_4228_
.subckt AND2X2 A=_3416_ B=_3257_ Y=_4229_
.subckt OR2X2 A=_4228_ B=_4229_ Y=_4230_
.subckt OR2X2 A=_4230_ B=_4227_ Y=_4231_
.subckt OR2X2 A=_4224_ B=_4231_ Y=_4232_
.subckt OR2X2 A=_4217_ B=_4232_ Y=REG_A[29]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][30] Y=_4233_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][30] Y=_4234_
.subckt OR2X2 A=_4233_ B=_4234_ Y=_4235_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][30] Y=_4236_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][30] Y=_4237_
.subckt OR2X2 A=_4237_ B=_4236_ Y=_4238_
.subckt OR2X2 A=_4235_ B=_4238_ Y=_4239_
.subckt AND2X2 A=_3386_ B=$false Y=_4240_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][30] Y=_4241_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][30] Y=_4242_
.subckt OR2X2 A=_4241_ B=_4242_ Y=_4243_
.subckt OR2X2 A=_4240_ B=_4243_ Y=_4244_
.subckt OR2X2 A=_4244_ B=_4239_ Y=_4245_
.subckt AND2X2 A=_3277_ B=_3396_ Y=_4246_
.subckt AND2X2 A=_3281_ B=_3398_ Y=_4247_
.subckt OR2X2 A=_4247_ B=_4246_ Y=_4248_
.subckt AND2X2 A=_3286_ B=_3401_ Y=_4249_
.subckt AND2X2 A=_3290_ B=_3403_ Y=_4250_
.subckt OR2X2 A=_4250_ B=_4249_ Y=_4251_
.subckt OR2X2 A=_4248_ B=_4251_ Y=_4252_
.subckt AND2X2 A=_3409_ B=_3296_ Y=_4253_
.subckt AND2X2 A=_3411_ B=_3300_ Y=_4254_
.subckt OR2X2 A=_4253_ B=_4254_ Y=_4255_
.subckt AND2X2 A=_3305_ B=_3414_ Y=_4256_
.subckt AND2X2 A=_3416_ B=_3309_ Y=_4257_
.subckt OR2X2 A=_4256_ B=_4257_ Y=_4258_
.subckt OR2X2 A=_4258_ B=_4255_ Y=_4259_
.subckt OR2X2 A=_4252_ B=_4259_ Y=_4260_
.subckt OR2X2 A=_4245_ B=_4260_ Y=REG_A[30]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][31] Y=_4261_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][31] Y=_4262_
.subckt OR2X2 A=_4261_ B=_4262_ Y=_4263_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][31] Y=_4264_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][31] Y=_4265_
.subckt OR2X2 A=_4265_ B=_4264_ Y=_4266_
.subckt OR2X2 A=_4263_ B=_4266_ Y=_4267_
.subckt AND2X2 A=_3386_ B=$false Y=_4268_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][31] Y=_4269_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][31] Y=_4270_
.subckt OR2X2 A=_4269_ B=_4270_ Y=_4271_
.subckt OR2X2 A=_4268_ B=_4271_ Y=_4272_
.subckt OR2X2 A=_4272_ B=_4267_ Y=_4273_
.subckt AND2X2 A=_3329_ B=_3396_ Y=_4274_
.subckt AND2X2 A=_3333_ B=_3398_ Y=_4275_
.subckt OR2X2 A=_4275_ B=_4274_ Y=_4276_
.subckt AND2X2 A=_3338_ B=_3401_ Y=_4277_
.subckt AND2X2 A=_3342_ B=_3403_ Y=_4278_
.subckt OR2X2 A=_4278_ B=_4277_ Y=_4279_
.subckt OR2X2 A=_4276_ B=_4279_ Y=_4280_
.subckt AND2X2 A=_3409_ B=_3348_ Y=_4281_
.subckt AND2X2 A=_3411_ B=_3352_ Y=_4282_
.subckt OR2X2 A=_4281_ B=_4282_ Y=_4283_
.subckt AND2X2 A=_3357_ B=_3414_ Y=_4284_
.subckt AND2X2 A=_3416_ B=_3361_ Y=_4285_
.subckt OR2X2 A=_4284_ B=_4285_ Y=_4286_
.subckt OR2X2 A=_4286_ B=_4283_ Y=_4287_
.subckt OR2X2 A=_4280_ B=_4287_ Y=_4288_
.subckt OR2X2 A=_4273_ B=_4288_ Y=REG_A[31]
.subckt INVX1 A=REG_RFD_exec_pipe[1] Y=_4289_
.subckt NAND3X1 A=_4289_ B=REG_RFD_exec_pipe[0] C=REG_RFD_exec_pipe[2] Y=_4290_
.subckt NOR2X1 A=_1569_ B=_4290_ Y=_4291_
.subckt NAND2X1 A=REGs.USR_REGS[5][0] B=_1573_ Y=_4292_
.subckt MUX2X1 A=_1567_ B=_4292_ S=_4291_ Y=_927_
.subckt NAND2X1 A=REGs.USR_REGS[5][1] B=_1573_ Y=_4293_
.subckt MUX2X1 A=_1575_ B=_4293_ S=_4291_ Y=_928_
.subckt NAND2X1 A=REGs.USR_REGS[5][2] B=_1573_ Y=_4294_
.subckt MUX2X1 A=_1577_ B=_4294_ S=_4291_ Y=_929_
.subckt NAND2X1 A=REGs.USR_REGS[5][3] B=_1573_ Y=_4295_
.subckt MUX2X1 A=_1579_ B=_4295_ S=_4291_ Y=_930_
.subckt NAND2X1 A=REGs.USR_REGS[5][4] B=_1573_ Y=_4296_
.subckt MUX2X1 A=_1581_ B=_4296_ S=_4291_ Y=_931_
.subckt NAND2X1 A=REGs.USR_REGS[5][5] B=_1573_ Y=_4297_
.subckt MUX2X1 A=_1583_ B=_4297_ S=_4291_ Y=_932_
.subckt NAND2X1 A=REGs.USR_REGS[5][6] B=_1573_ Y=_4298_
.subckt MUX2X1 A=_1585_ B=_4298_ S=_4291_ Y=_933_
.subckt NAND2X1 A=REGs.USR_REGS[5][7] B=_1573_ Y=_4299_
.subckt MUX2X1 A=_1587_ B=_4299_ S=_4291_ Y=_934_
.subckt NAND2X1 A=REGs.USR_REGS[5][8] B=_1573_ Y=_4300_
.subckt MUX2X1 A=_1589_ B=_4300_ S=_4291_ Y=_935_
.subckt NAND2X1 A=REGs.USR_REGS[5][9] B=_1573_ Y=_4301_
.subckt MUX2X1 A=_1591_ B=_4301_ S=_4291_ Y=_936_
.subckt NAND2X1 A=REGs.USR_REGS[5][10] B=_1573_ Y=_4302_
.subckt MUX2X1 A=_1593_ B=_4302_ S=_4291_ Y=_937_
.subckt NAND2X1 A=REGs.USR_REGS[5][11] B=_1573_ Y=_4303_
.subckt MUX2X1 A=_1595_ B=_4303_ S=_4291_ Y=_938_
.subckt NAND2X1 A=REGs.USR_REGS[5][12] B=_1573_ Y=_4304_
.subckt MUX2X1 A=_1597_ B=_4304_ S=_4291_ Y=_939_
.subckt NAND2X1 A=REGs.USR_REGS[5][13] B=_1573_ Y=_4305_
.subckt MUX2X1 A=_1599_ B=_4305_ S=_4291_ Y=_940_
.subckt NAND2X1 A=REGs.USR_REGS[5][14] B=_1573_ Y=_4306_
.subckt MUX2X1 A=_1601_ B=_4306_ S=_4291_ Y=_941_
.subckt NAND2X1 A=REGs.USR_REGS[5][15] B=_1573_ Y=_4307_
.subckt MUX2X1 A=_1603_ B=_4307_ S=_4291_ Y=_942_
.subckt NAND2X1 A=REGs.USR_REGS[5][16] B=_1573_ Y=_4308_
.subckt MUX2X1 A=_1605_ B=_4308_ S=_4291_ Y=_943_
.subckt NAND2X1 A=REGs.USR_REGS[5][17] B=_1573_ Y=_4309_
.subckt MUX2X1 A=_1607_ B=_4309_ S=_4291_ Y=_944_
.subckt NAND2X1 A=REGs.USR_REGS[5][18] B=_1573_ Y=_4310_
.subckt MUX2X1 A=_1609_ B=_4310_ S=_4291_ Y=_945_
.subckt NAND2X1 A=REGs.USR_REGS[5][19] B=_1573_ Y=_4311_
.subckt MUX2X1 A=_1611_ B=_4311_ S=_4291_ Y=_946_
.subckt NAND2X1 A=REGs.USR_REGS[5][20] B=_1573_ Y=_4312_
.subckt MUX2X1 A=_1613_ B=_4312_ S=_4291_ Y=_947_
.subckt NAND2X1 A=REGs.USR_REGS[5][21] B=_1573_ Y=_4313_
.subckt MUX2X1 A=_1615_ B=_4313_ S=_4291_ Y=_948_
.subckt NAND2X1 A=REGs.USR_REGS[5][22] B=_1573_ Y=_4314_
.subckt MUX2X1 A=_1617_ B=_4314_ S=_4291_ Y=_949_
.subckt NAND2X1 A=REGs.USR_REGS[5][23] B=_1573_ Y=_4315_
.subckt MUX2X1 A=_1619_ B=_4315_ S=_4291_ Y=_950_
.subckt NAND2X1 A=REGs.USR_REGS[5][24] B=_1573_ Y=_4316_
.subckt MUX2X1 A=_1621_ B=_4316_ S=_4291_ Y=_951_
.subckt NAND2X1 A=REGs.USR_REGS[5][25] B=_1573_ Y=_4317_
.subckt MUX2X1 A=_1623_ B=_4317_ S=_4291_ Y=_952_
.subckt NAND2X1 A=REGs.USR_REGS[5][26] B=_1573_ Y=_4318_
.subckt MUX2X1 A=_1625_ B=_4318_ S=_4291_ Y=_953_
.subckt NAND2X1 A=REGs.USR_REGS[5][27] B=_1573_ Y=_4319_
.subckt MUX2X1 A=_1627_ B=_4319_ S=_4291_ Y=_954_
.subckt NAND2X1 A=REGs.USR_REGS[5][28] B=_1573_ Y=_4320_
.subckt MUX2X1 A=_1629_ B=_4320_ S=_4291_ Y=_955_
.subckt NAND2X1 A=REGs.USR_REGS[5][29] B=_1573_ Y=_4321_
.subckt MUX2X1 A=_1631_ B=_4321_ S=_4291_ Y=_956_
.subckt NAND2X1 A=REGs.USR_REGS[5][30] B=_1573_ Y=_4322_
.subckt MUX2X1 A=_1633_ B=_4322_ S=_4291_ Y=_957_
.subckt NAND2X1 A=REGs.USR_REGS[5][31] B=_1573_ Y=_4323_
.subckt MUX2X1 A=_1635_ B=_4323_ S=_4291_ Y=_958_
.subckt NAND3X1 A=REG_RFD_exec_pipe[0] B=REG_RFD_exec_pipe[1] C=REG_RFD_exec_pipe[2] Y=_4324_
.subckt NOR2X1 A=_1569_ B=_4324_ Y=_4325_
.subckt NAND2X1 A=REGs.USR_REGS[7][0] B=_1573_ Y=_4326_
.subckt MUX2X1 A=_1567_ B=_4326_ S=_4325_ Y=_959_
.subckt NAND2X1 A=REGs.USR_REGS[7][1] B=_1573_ Y=_4327_
.subckt MUX2X1 A=_1575_ B=_4327_ S=_4325_ Y=_960_
.subckt NAND2X1 A=REGs.USR_REGS[7][2] B=_1573_ Y=_4328_
.subckt MUX2X1 A=_1577_ B=_4328_ S=_4325_ Y=_961_
.subckt NAND2X1 A=REGs.USR_REGS[7][3] B=_1573_ Y=_4329_
.subckt MUX2X1 A=_1579_ B=_4329_ S=_4325_ Y=_962_
.subckt NAND2X1 A=REGs.USR_REGS[7][4] B=_1573_ Y=_4330_
.subckt MUX2X1 A=_1581_ B=_4330_ S=_4325_ Y=_963_
.subckt NAND2X1 A=REGs.USR_REGS[7][5] B=_1573_ Y=_4331_
.subckt MUX2X1 A=_1583_ B=_4331_ S=_4325_ Y=_964_
.subckt NAND2X1 A=REGs.USR_REGS[7][6] B=_1573_ Y=_4332_
.subckt MUX2X1 A=_1585_ B=_4332_ S=_4325_ Y=_965_
.subckt NAND2X1 A=REGs.USR_REGS[7][7] B=_1573_ Y=_4333_
.subckt MUX2X1 A=_1587_ B=_4333_ S=_4325_ Y=_966_
.subckt NAND2X1 A=REGs.USR_REGS[7][8] B=_1573_ Y=_4334_
.subckt MUX2X1 A=_1589_ B=_4334_ S=_4325_ Y=_967_
.subckt NAND2X1 A=REGs.USR_REGS[7][9] B=_1573_ Y=_4335_
.subckt MUX2X1 A=_1591_ B=_4335_ S=_4325_ Y=_968_
.subckt NAND2X1 A=REGs.USR_REGS[7][10] B=_1573_ Y=_4336_
.subckt MUX2X1 A=_1593_ B=_4336_ S=_4325_ Y=_969_
.subckt NAND2X1 A=REGs.USR_REGS[7][11] B=_1573_ Y=_4337_
.subckt MUX2X1 A=_1595_ B=_4337_ S=_4325_ Y=_970_
.subckt NAND2X1 A=REGs.USR_REGS[7][12] B=_1573_ Y=_4338_
.subckt MUX2X1 A=_1597_ B=_4338_ S=_4325_ Y=_971_
.subckt NAND2X1 A=REGs.USR_REGS[7][13] B=_1573_ Y=_4339_
.subckt MUX2X1 A=_1599_ B=_4339_ S=_4325_ Y=_972_
.subckt NAND2X1 A=REGs.USR_REGS[7][14] B=_1573_ Y=_4340_
.subckt MUX2X1 A=_1601_ B=_4340_ S=_4325_ Y=_973_
.subckt NAND2X1 A=REGs.USR_REGS[7][15] B=_1573_ Y=_4341_
.subckt MUX2X1 A=_1603_ B=_4341_ S=_4325_ Y=_974_
.subckt NAND2X1 A=REGs.USR_REGS[7][16] B=_1573_ Y=_4342_
.subckt MUX2X1 A=_1605_ B=_4342_ S=_4325_ Y=_975_
.subckt NAND2X1 A=REGs.USR_REGS[7][17] B=_1573_ Y=_4343_
.subckt MUX2X1 A=_1607_ B=_4343_ S=_4325_ Y=_976_
.subckt NAND2X1 A=REGs.USR_REGS[7][18] B=_1573_ Y=_4344_
.subckt MUX2X1 A=_1609_ B=_4344_ S=_4325_ Y=_977_
.subckt NAND2X1 A=REGs.USR_REGS[7][19] B=_1573_ Y=_4345_
.subckt MUX2X1 A=_1611_ B=_4345_ S=_4325_ Y=_978_
.subckt NAND2X1 A=REGs.USR_REGS[7][20] B=_1573_ Y=_4346_
.subckt MUX2X1 A=_1613_ B=_4346_ S=_4325_ Y=_979_
.subckt NAND2X1 A=REGs.USR_REGS[7][21] B=_1573_ Y=_4347_
.subckt MUX2X1 A=_1615_ B=_4347_ S=_4325_ Y=_980_
.subckt NAND2X1 A=REGs.USR_REGS[7][22] B=_1573_ Y=_4348_
.subckt MUX2X1 A=_1617_ B=_4348_ S=_4325_ Y=_981_
.subckt NAND2X1 A=REGs.USR_REGS[7][23] B=_1573_ Y=_4349_
.subckt MUX2X1 A=_1619_ B=_4349_ S=_4325_ Y=_982_
.subckt NAND2X1 A=REGs.USR_REGS[7][24] B=_1573_ Y=_4350_
.subckt MUX2X1 A=_1621_ B=_4350_ S=_4325_ Y=_983_
.subckt NAND2X1 A=REGs.USR_REGS[7][25] B=_1573_ Y=_4351_
.subckt MUX2X1 A=_1623_ B=_4351_ S=_4325_ Y=_984_
.subckt NAND2X1 A=REGs.USR_REGS[7][26] B=_1573_ Y=_4352_
.subckt MUX2X1 A=_1625_ B=_4352_ S=_4325_ Y=_985_
.subckt NAND2X1 A=REGs.USR_REGS[7][27] B=_1573_ Y=_4353_
.subckt MUX2X1 A=_1627_ B=_4353_ S=_4325_ Y=_986_
.subckt NAND2X1 A=REGs.USR_REGS[7][28] B=_1573_ Y=_4354_
.subckt MUX2X1 A=_1629_ B=_4354_ S=_4325_ Y=_987_
.subckt NAND2X1 A=REGs.USR_REGS[7][29] B=_1573_ Y=_4355_
.subckt MUX2X1 A=_1631_ B=_4355_ S=_4325_ Y=_988_
.subckt NAND2X1 A=REGs.USR_REGS[7][30] B=_1573_ Y=_4356_
.subckt MUX2X1 A=_1633_ B=_4356_ S=_4325_ Y=_989_
.subckt NAND2X1 A=REGs.USR_REGS[7][31] B=_1573_ Y=_4357_
.subckt MUX2X1 A=_1635_ B=_4357_ S=_4325_ Y=_990_
.subckt NAND3X1 A=REG_RFD_exec_pipe[3] B=REG_Write_wb_pipe C=INTERRUPT_flag Y=_4358_
.subckt INVX1 A=REG_RFD_exec_pipe[2] Y=_4359_
.subckt NAND3X1 A=_1570_ B=REG_RFD_exec_pipe[1] C=_4359_ Y=_4360_
.subckt NOR2X1 A=_4360_ B=_4358_ Y=_4361_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][0] B=_1573_ Y=_4362_
.subckt MUX2X1 A=_1567_ B=_4362_ S=_4361_ Y=_991_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][1] B=_1573_ Y=_4363_
.subckt MUX2X1 A=_1575_ B=_4363_ S=_4361_ Y=_992_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][2] B=_1573_ Y=_4364_
.subckt MUX2X1 A=_1577_ B=_4364_ S=_4361_ Y=_993_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][3] B=_1573_ Y=_4365_
.subckt MUX2X1 A=_1579_ B=_4365_ S=_4361_ Y=_994_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][4] B=_1573_ Y=_4366_
.subckt MUX2X1 A=_1581_ B=_4366_ S=_4361_ Y=_995_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][5] B=_1573_ Y=_4367_
.subckt MUX2X1 A=_1583_ B=_4367_ S=_4361_ Y=_996_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][6] B=_1573_ Y=_4368_
.subckt MUX2X1 A=_1585_ B=_4368_ S=_4361_ Y=_997_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][7] B=_1573_ Y=_4369_
.subckt MUX2X1 A=_1587_ B=_4369_ S=_4361_ Y=_998_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][8] B=_1573_ Y=_4370_
.subckt MUX2X1 A=_1589_ B=_4370_ S=_4361_ Y=_999_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][9] B=_1573_ Y=_4371_
.subckt MUX2X1 A=_1591_ B=_4371_ S=_4361_ Y=_1000_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][10] B=_1573_ Y=_4372_
.subckt MUX2X1 A=_1593_ B=_4372_ S=_4361_ Y=_1001_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][11] B=_1573_ Y=_4373_
.subckt MUX2X1 A=_1595_ B=_4373_ S=_4361_ Y=_1002_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][12] B=_1573_ Y=_4374_
.subckt MUX2X1 A=_1597_ B=_4374_ S=_4361_ Y=_1003_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][13] B=_1573_ Y=_4375_
.subckt MUX2X1 A=_1599_ B=_4375_ S=_4361_ Y=_1004_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][14] B=_1573_ Y=_4376_
.subckt MUX2X1 A=_1601_ B=_4376_ S=_4361_ Y=_1005_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][15] B=_1573_ Y=_4377_
.subckt MUX2X1 A=_1603_ B=_4377_ S=_4361_ Y=_1006_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][16] B=_1573_ Y=_4378_
.subckt MUX2X1 A=_1605_ B=_4378_ S=_4361_ Y=_1007_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][17] B=_1573_ Y=_4379_
.subckt MUX2X1 A=_1607_ B=_4379_ S=_4361_ Y=_1008_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][18] B=_1573_ Y=_4380_
.subckt MUX2X1 A=_1609_ B=_4380_ S=_4361_ Y=_1009_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][19] B=_1573_ Y=_4381_
.subckt MUX2X1 A=_1611_ B=_4381_ S=_4361_ Y=_1010_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][20] B=_1573_ Y=_4382_
.subckt MUX2X1 A=_1613_ B=_4382_ S=_4361_ Y=_1011_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][21] B=_1573_ Y=_4383_
.subckt MUX2X1 A=_1615_ B=_4383_ S=_4361_ Y=_1012_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][22] B=_1573_ Y=_4384_
.subckt MUX2X1 A=_1617_ B=_4384_ S=_4361_ Y=_1013_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][23] B=_1573_ Y=_4385_
.subckt MUX2X1 A=_1619_ B=_4385_ S=_4361_ Y=_1014_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][24] B=_1573_ Y=_4386_
.subckt MUX2X1 A=_1621_ B=_4386_ S=_4361_ Y=_1015_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][25] B=_1573_ Y=_4387_
.subckt MUX2X1 A=_1623_ B=_4387_ S=_4361_ Y=_1016_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][26] B=_1573_ Y=_4388_
.subckt MUX2X1 A=_1625_ B=_4388_ S=_4361_ Y=_1017_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][27] B=_1573_ Y=_4389_
.subckt MUX2X1 A=_1627_ B=_4389_ S=_4361_ Y=_1018_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][28] B=_1573_ Y=_4390_
.subckt MUX2X1 A=_1629_ B=_4390_ S=_4361_ Y=_1019_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][29] B=_1573_ Y=_4391_
.subckt MUX2X1 A=_1631_ B=_4391_ S=_4361_ Y=_1020_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][30] B=_1573_ Y=_4392_
.subckt MUX2X1 A=_1633_ B=_4392_ S=_4361_ Y=_1021_
.subckt NAND2X1 A=REGs.FIRQ_REGS[2][31] B=_1573_ Y=_4393_
.subckt MUX2X1 A=_1635_ B=_4393_ S=_4361_ Y=_1022_
.subckt NAND3X1 A=_4359_ B=REG_RFD_exec_pipe[0] C=REG_RFD_exec_pipe[1] Y=_4394_
.subckt NOR2X1 A=_4394_ B=_4358_ Y=_4395_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][0] B=_1573_ Y=_4396_
.subckt MUX2X1 A=_1567_ B=_4396_ S=_4395_ Y=_1023_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][1] B=_1573_ Y=_4397_
.subckt MUX2X1 A=_1575_ B=_4397_ S=_4395_ Y=_1024_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][2] B=_1573_ Y=_4398_
.subckt MUX2X1 A=_1577_ B=_4398_ S=_4395_ Y=_1025_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][3] B=_1573_ Y=_4399_
.subckt MUX2X1 A=_1579_ B=_4399_ S=_4395_ Y=_1026_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][4] B=_1573_ Y=_4400_
.subckt MUX2X1 A=_1581_ B=_4400_ S=_4395_ Y=_1027_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][5] B=_1573_ Y=_4401_
.subckt MUX2X1 A=_1583_ B=_4401_ S=_4395_ Y=_1028_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][6] B=_1573_ Y=_4402_
.subckt MUX2X1 A=_1585_ B=_4402_ S=_4395_ Y=_1029_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][7] B=_1573_ Y=_4403_
.subckt MUX2X1 A=_1587_ B=_4403_ S=_4395_ Y=_1030_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][8] B=_1573_ Y=_4404_
.subckt MUX2X1 A=_1589_ B=_4404_ S=_4395_ Y=_1031_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][9] B=_1573_ Y=_4405_
.subckt MUX2X1 A=_1591_ B=_4405_ S=_4395_ Y=_1032_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][10] B=_1573_ Y=_4406_
.subckt MUX2X1 A=_1593_ B=_4406_ S=_4395_ Y=_1033_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][11] B=_1573_ Y=_4407_
.subckt MUX2X1 A=_1595_ B=_4407_ S=_4395_ Y=_1034_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][12] B=_1573_ Y=_4408_
.subckt MUX2X1 A=_1597_ B=_4408_ S=_4395_ Y=_1035_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][13] B=_1573_ Y=_4409_
.subckt MUX2X1 A=_1599_ B=_4409_ S=_4395_ Y=_1036_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][14] B=_1573_ Y=_4410_
.subckt MUX2X1 A=_1601_ B=_4410_ S=_4395_ Y=_1037_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][15] B=_1573_ Y=_4411_
.subckt MUX2X1 A=_1603_ B=_4411_ S=_4395_ Y=_1038_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][16] B=_1573_ Y=_4412_
.subckt MUX2X1 A=_1605_ B=_4412_ S=_4395_ Y=_1039_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][17] B=_1573_ Y=_4413_
.subckt MUX2X1 A=_1607_ B=_4413_ S=_4395_ Y=_1040_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][18] B=_1573_ Y=_4414_
.subckt MUX2X1 A=_1609_ B=_4414_ S=_4395_ Y=_1041_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][19] B=_1573_ Y=_4415_
.subckt MUX2X1 A=_1611_ B=_4415_ S=_4395_ Y=_1042_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][20] B=_1573_ Y=_4416_
.subckt MUX2X1 A=_1613_ B=_4416_ S=_4395_ Y=_1043_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][21] B=_1573_ Y=_4417_
.subckt MUX2X1 A=_1615_ B=_4417_ S=_4395_ Y=_1044_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][22] B=_1573_ Y=_4418_
.subckt MUX2X1 A=_1617_ B=_4418_ S=_4395_ Y=_1045_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][23] B=_1573_ Y=_4419_
.subckt MUX2X1 A=_1619_ B=_4419_ S=_4395_ Y=_1046_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][24] B=_1573_ Y=_4420_
.subckt MUX2X1 A=_1621_ B=_4420_ S=_4395_ Y=_1047_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][25] B=_1573_ Y=_4421_
.subckt MUX2X1 A=_1623_ B=_4421_ S=_4395_ Y=_1048_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][26] B=_1573_ Y=_4422_
.subckt MUX2X1 A=_1625_ B=_4422_ S=_4395_ Y=_1049_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][27] B=_1573_ Y=_4423_
.subckt MUX2X1 A=_1627_ B=_4423_ S=_4395_ Y=_1050_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][28] B=_1573_ Y=_4424_
.subckt MUX2X1 A=_1629_ B=_4424_ S=_4395_ Y=_1051_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][29] B=_1573_ Y=_4425_
.subckt MUX2X1 A=_1631_ B=_4425_ S=_4395_ Y=_1052_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][30] B=_1573_ Y=_4426_
.subckt MUX2X1 A=_1633_ B=_4426_ S=_4395_ Y=_1053_
.subckt NAND2X1 A=REGs.FIRQ_REGS[3][31] B=_1573_ Y=_4427_
.subckt MUX2X1 A=_1635_ B=_4427_ S=_4395_ Y=_1054_
.subckt INVX1 A=_4358_ Y=_4428_
.subckt NAND3X1 A=_4428_ B=REG_RFD_exec_pipe[0] C=_1641_ Y=_4429_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][0] B=_1573_ Y=_4430_
.subckt MUX2X1 A=_4430_ B=_1567_ S=_4429_ Y=_1055_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][1] B=_1573_ Y=_4431_
.subckt MUX2X1 A=_4431_ B=_1575_ S=_4429_ Y=_1056_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][2] B=_1573_ Y=_4432_
.subckt MUX2X1 A=_4432_ B=_1577_ S=_4429_ Y=_1057_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][3] B=_1573_ Y=_4433_
.subckt MUX2X1 A=_4433_ B=_1579_ S=_4429_ Y=_1058_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][4] B=_1573_ Y=_4434_
.subckt MUX2X1 A=_4434_ B=_1581_ S=_4429_ Y=_1059_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][5] B=_1573_ Y=_4435_
.subckt MUX2X1 A=_4435_ B=_1583_ S=_4429_ Y=_1060_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][6] B=_1573_ Y=_4436_
.subckt MUX2X1 A=_4436_ B=_1585_ S=_4429_ Y=_1061_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][7] B=_1573_ Y=_4437_
.subckt MUX2X1 A=_4437_ B=_1587_ S=_4429_ Y=_1062_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][8] B=_1573_ Y=_4438_
.subckt MUX2X1 A=_4438_ B=_1589_ S=_4429_ Y=_1063_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][9] B=_1573_ Y=_4439_
.subckt MUX2X1 A=_4439_ B=_1591_ S=_4429_ Y=_1064_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][10] B=_1573_ Y=_4440_
.subckt MUX2X1 A=_4440_ B=_1593_ S=_4429_ Y=_1065_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][11] B=_1573_ Y=_4441_
.subckt MUX2X1 A=_4441_ B=_1595_ S=_4429_ Y=_1066_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][12] B=_1573_ Y=_4442_
.subckt MUX2X1 A=_4442_ B=_1597_ S=_4429_ Y=_1067_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][13] B=_1573_ Y=_4443_
.subckt MUX2X1 A=_4443_ B=_1599_ S=_4429_ Y=_1068_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][14] B=_1573_ Y=_4444_
.subckt MUX2X1 A=_4444_ B=_1601_ S=_4429_ Y=_1069_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][15] B=_1573_ Y=_4445_
.subckt MUX2X1 A=_4445_ B=_1603_ S=_4429_ Y=_1070_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][16] B=_1573_ Y=_4446_
.subckt MUX2X1 A=_4446_ B=_1605_ S=_4429_ Y=_1071_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][17] B=_1573_ Y=_4447_
.subckt MUX2X1 A=_4447_ B=_1607_ S=_4429_ Y=_1072_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][18] B=_1573_ Y=_4448_
.subckt MUX2X1 A=_4448_ B=_1609_ S=_4429_ Y=_1073_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][19] B=_1573_ Y=_4449_
.subckt MUX2X1 A=_4449_ B=_1611_ S=_4429_ Y=_1074_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][20] B=_1573_ Y=_4450_
.subckt MUX2X1 A=_4450_ B=_1613_ S=_4429_ Y=_1075_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][21] B=_1573_ Y=_4451_
.subckt MUX2X1 A=_4451_ B=_1615_ S=_4429_ Y=_1076_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][22] B=_1573_ Y=_4452_
.subckt MUX2X1 A=_4452_ B=_1617_ S=_4429_ Y=_1077_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][23] B=_1573_ Y=_4453_
.subckt MUX2X1 A=_4453_ B=_1619_ S=_4429_ Y=_1078_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][24] B=_1573_ Y=_4454_
.subckt MUX2X1 A=_4454_ B=_1621_ S=_4429_ Y=_1079_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][25] B=_1573_ Y=_4455_
.subckt MUX2X1 A=_4455_ B=_1623_ S=_4429_ Y=_1080_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][26] B=_1573_ Y=_4456_
.subckt MUX2X1 A=_4456_ B=_1625_ S=_4429_ Y=_1081_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][27] B=_1573_ Y=_4457_
.subckt MUX2X1 A=_4457_ B=_1627_ S=_4429_ Y=_1082_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][28] B=_1573_ Y=_4458_
.subckt MUX2X1 A=_4458_ B=_1629_ S=_4429_ Y=_1083_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][29] B=_1573_ Y=_4459_
.subckt MUX2X1 A=_4459_ B=_1631_ S=_4429_ Y=_1084_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][30] B=_1573_ Y=_4460_
.subckt MUX2X1 A=_4460_ B=_1633_ S=_4429_ Y=_1085_
.subckt NAND2X1 A=REGs.FIRQ_REGS[1][31] B=_1573_ Y=_4461_
.subckt MUX2X1 A=_4461_ B=_1635_ S=_4429_ Y=_1086_
.subckt NAND3X1 A=_4428_ B=_1570_ C=_1641_ Y=_4462_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][0] B=_1573_ Y=_4463_
.subckt MUX2X1 A=_4463_ B=_1567_ S=_4462_ Y=_1087_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][1] B=_1573_ Y=_4464_
.subckt MUX2X1 A=_4464_ B=_1575_ S=_4462_ Y=_1088_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][2] B=_1573_ Y=_4465_
.subckt MUX2X1 A=_4465_ B=_1577_ S=_4462_ Y=_1089_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][3] B=_1573_ Y=_4466_
.subckt MUX2X1 A=_4466_ B=_1579_ S=_4462_ Y=_1090_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][4] B=_1573_ Y=_4467_
.subckt MUX2X1 A=_4467_ B=_1581_ S=_4462_ Y=_1091_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][5] B=_1573_ Y=_4468_
.subckt MUX2X1 A=_4468_ B=_1583_ S=_4462_ Y=_1092_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][6] B=_1573_ Y=_4469_
.subckt MUX2X1 A=_4469_ B=_1585_ S=_4462_ Y=_1093_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][7] B=_1573_ Y=_4470_
.subckt MUX2X1 A=_4470_ B=_1587_ S=_4462_ Y=_1094_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][8] B=_1573_ Y=_4471_
.subckt MUX2X1 A=_4471_ B=_1589_ S=_4462_ Y=_1095_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][9] B=_1573_ Y=_4472_
.subckt MUX2X1 A=_4472_ B=_1591_ S=_4462_ Y=_1096_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][10] B=_1573_ Y=_4473_
.subckt MUX2X1 A=_4473_ B=_1593_ S=_4462_ Y=_1097_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][11] B=_1573_ Y=_4474_
.subckt MUX2X1 A=_4474_ B=_1595_ S=_4462_ Y=_1098_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][12] B=_1573_ Y=_4475_
.subckt MUX2X1 A=_4475_ B=_1597_ S=_4462_ Y=_1099_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][13] B=_1573_ Y=_4476_
.subckt MUX2X1 A=_4476_ B=_1599_ S=_4462_ Y=_1100_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][14] B=_1573_ Y=_4477_
.subckt MUX2X1 A=_4477_ B=_1601_ S=_4462_ Y=_1101_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][15] B=_1573_ Y=_4478_
.subckt MUX2X1 A=_4478_ B=_1603_ S=_4462_ Y=_1102_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][16] B=_1573_ Y=_4479_
.subckt MUX2X1 A=_4479_ B=_1605_ S=_4462_ Y=_1103_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][17] B=_1573_ Y=_4480_
.subckt MUX2X1 A=_4480_ B=_1607_ S=_4462_ Y=_1104_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][18] B=_1573_ Y=_4481_
.subckt MUX2X1 A=_4481_ B=_1609_ S=_4462_ Y=_1105_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][19] B=_1573_ Y=_4482_
.subckt MUX2X1 A=_4482_ B=_1611_ S=_4462_ Y=_1106_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][20] B=_1573_ Y=_4483_
.subckt MUX2X1 A=_4483_ B=_1613_ S=_4462_ Y=_1107_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][21] B=_1573_ Y=_4484_
.subckt MUX2X1 A=_4484_ B=_1615_ S=_4462_ Y=_1108_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][22] B=_1573_ Y=_4485_
.subckt MUX2X1 A=_4485_ B=_1617_ S=_4462_ Y=_1109_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][23] B=_1573_ Y=_4486_
.subckt MUX2X1 A=_4486_ B=_1619_ S=_4462_ Y=_1110_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][24] B=_1573_ Y=_4487_
.subckt MUX2X1 A=_4487_ B=_1621_ S=_4462_ Y=_1111_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][25] B=_1573_ Y=_4488_
.subckt MUX2X1 A=_4488_ B=_1623_ S=_4462_ Y=_1112_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][26] B=_1573_ Y=_4489_
.subckt MUX2X1 A=_4489_ B=_1625_ S=_4462_ Y=_1113_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][27] B=_1573_ Y=_4490_
.subckt MUX2X1 A=_4490_ B=_1627_ S=_4462_ Y=_1114_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][28] B=_1573_ Y=_4491_
.subckt MUX2X1 A=_4491_ B=_1629_ S=_4462_ Y=_1115_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][29] B=_1573_ Y=_4492_
.subckt MUX2X1 A=_4492_ B=_1631_ S=_4462_ Y=_1116_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][30] B=_1573_ Y=_4493_
.subckt MUX2X1 A=_4493_ B=_1633_ S=_4462_ Y=_1117_
.subckt NAND2X1 A=REGs.FIRQ_REGS[0][31] B=_1573_ Y=_4494_
.subckt MUX2X1 A=_4494_ B=_1635_ S=_4462_ Y=_1118_
.subckt NAND3X1 A=_1637_ B=REG_Write_wb_pipe C=_1640_ Y=_4495_
.subckt NOR2X1 A=_1571_ B=_4495_ Y=_4496_
.subckt NAND2X1 A=REGs.REGS[6][0] B=_1573_ Y=_4497_
.subckt MUX2X1 A=_1567_ B=_4497_ S=_4496_ Y=_1119_
.subckt NAND2X1 A=REGs.REGS[6][1] B=_1573_ Y=_4498_
.subckt MUX2X1 A=_1575_ B=_4498_ S=_4496_ Y=_1120_
.subckt NAND2X1 A=REGs.REGS[6][2] B=_1573_ Y=_4499_
.subckt MUX2X1 A=_1577_ B=_4499_ S=_4496_ Y=_1121_
.subckt NAND2X1 A=REGs.REGS[6][3] B=_1573_ Y=_4500_
.subckt MUX2X1 A=_1579_ B=_4500_ S=_4496_ Y=_1122_
.subckt NAND2X1 A=REGs.REGS[6][4] B=_1573_ Y=_4501_
.subckt MUX2X1 A=_1581_ B=_4501_ S=_4496_ Y=_1123_
.subckt NAND2X1 A=REGs.REGS[6][5] B=_1573_ Y=_4502_
.subckt MUX2X1 A=_1583_ B=_4502_ S=_4496_ Y=_1124_
.subckt NAND2X1 A=REGs.REGS[6][6] B=_1573_ Y=_4503_
.subckt MUX2X1 A=_1585_ B=_4503_ S=_4496_ Y=_1125_
.subckt NAND2X1 A=REGs.REGS[6][7] B=_1573_ Y=_4504_
.subckt MUX2X1 A=_1587_ B=_4504_ S=_4496_ Y=_1126_
.subckt NAND2X1 A=REGs.REGS[6][8] B=_1573_ Y=_4505_
.subckt MUX2X1 A=_1589_ B=_4505_ S=_4496_ Y=_1127_
.subckt NAND2X1 A=REGs.REGS[6][9] B=_1573_ Y=_4506_
.subckt MUX2X1 A=_1591_ B=_4506_ S=_4496_ Y=_1128_
.subckt NAND2X1 A=REGs.REGS[6][10] B=_1573_ Y=_4507_
.subckt MUX2X1 A=_1593_ B=_4507_ S=_4496_ Y=_1129_
.subckt NAND2X1 A=REGs.REGS[6][11] B=_1573_ Y=_4508_
.subckt MUX2X1 A=_1595_ B=_4508_ S=_4496_ Y=_1130_
.subckt NAND2X1 A=REGs.REGS[6][12] B=_1573_ Y=_4509_
.subckt MUX2X1 A=_1597_ B=_4509_ S=_4496_ Y=_1131_
.subckt NAND2X1 A=REGs.REGS[6][13] B=_1573_ Y=_4510_
.subckt MUX2X1 A=_1599_ B=_4510_ S=_4496_ Y=_1132_
.subckt NAND2X1 A=REGs.REGS[6][14] B=_1573_ Y=_4511_
.subckt MUX2X1 A=_1601_ B=_4511_ S=_4496_ Y=_1133_
.subckt NAND2X1 A=REGs.REGS[6][15] B=_1573_ Y=_4512_
.subckt MUX2X1 A=_1603_ B=_4512_ S=_4496_ Y=_1134_
.subckt NAND2X1 A=REGs.REGS[6][16] B=_1573_ Y=_4513_
.subckt MUX2X1 A=_1605_ B=_4513_ S=_4496_ Y=_1135_
.subckt NAND2X1 A=REGs.REGS[6][17] B=_1573_ Y=_4514_
.subckt MUX2X1 A=_1607_ B=_4514_ S=_4496_ Y=_1136_
.subckt NAND2X1 A=REGs.REGS[6][18] B=_1573_ Y=_4515_
.subckt MUX2X1 A=_1609_ B=_4515_ S=_4496_ Y=_1137_
.subckt NAND2X1 A=REGs.REGS[6][19] B=_1573_ Y=_4516_
.subckt MUX2X1 A=_1611_ B=_4516_ S=_4496_ Y=_1138_
.subckt NAND2X1 A=REGs.REGS[6][20] B=_1573_ Y=_4517_
.subckt MUX2X1 A=_1613_ B=_4517_ S=_4496_ Y=_1139_
.subckt NAND2X1 A=REGs.REGS[6][21] B=_1573_ Y=_4518_
.subckt MUX2X1 A=_1615_ B=_4518_ S=_4496_ Y=_1140_
.subckt NAND2X1 A=REGs.REGS[6][22] B=_1573_ Y=_4519_
.subckt MUX2X1 A=_1617_ B=_4519_ S=_4496_ Y=_1141_
.subckt NAND2X1 A=REGs.REGS[6][23] B=_1573_ Y=_4520_
.subckt MUX2X1 A=_1619_ B=_4520_ S=_4496_ Y=_1142_
.subckt NAND2X1 A=REGs.REGS[6][24] B=_1573_ Y=_4521_
.subckt MUX2X1 A=_1621_ B=_4521_ S=_4496_ Y=_1143_
.subckt NAND2X1 A=REGs.REGS[6][25] B=_1573_ Y=_4522_
.subckt MUX2X1 A=_1623_ B=_4522_ S=_4496_ Y=_1144_
.subckt NAND2X1 A=REGs.REGS[6][26] B=_1573_ Y=_4523_
.subckt MUX2X1 A=_1625_ B=_4523_ S=_4496_ Y=_1145_
.subckt NAND2X1 A=REGs.REGS[6][27] B=_1573_ Y=_4524_
.subckt MUX2X1 A=_1627_ B=_4524_ S=_4496_ Y=_1146_
.subckt NAND2X1 A=REGs.REGS[6][28] B=_1573_ Y=_4525_
.subckt MUX2X1 A=_1629_ B=_4525_ S=_4496_ Y=_1147_
.subckt NAND2X1 A=REGs.REGS[6][29] B=_1573_ Y=_4526_
.subckt MUX2X1 A=_1631_ B=_4526_ S=_4496_ Y=_1148_
.subckt NAND2X1 A=REGs.REGS[6][30] B=_1573_ Y=_4527_
.subckt MUX2X1 A=_1633_ B=_4527_ S=_4496_ Y=_1149_
.subckt NAND2X1 A=REGs.REGS[6][31] B=_1573_ Y=_4528_
.subckt MUX2X1 A=_1635_ B=_4528_ S=_4496_ Y=_1150_
.subckt NAND3X1 A=_1570_ B=REG_RFD_exec_pipe[2] C=_4289_ Y=_4529_
.subckt NOR2X1 A=_4529_ B=_4495_ Y=_4530_
.subckt NAND2X1 A=REGs.REGS[4][0] B=_1573_ Y=_4531_
.subckt MUX2X1 A=_1567_ B=_4531_ S=_4530_ Y=_1151_
.subckt NAND2X1 A=REGs.REGS[4][1] B=_1573_ Y=_4532_
.subckt MUX2X1 A=_1575_ B=_4532_ S=_4530_ Y=_1152_
.subckt NAND2X1 A=REGs.REGS[4][2] B=_1573_ Y=_4533_
.subckt MUX2X1 A=_1577_ B=_4533_ S=_4530_ Y=_1153_
.subckt NAND2X1 A=REGs.REGS[4][3] B=_1573_ Y=_4534_
.subckt MUX2X1 A=_1579_ B=_4534_ S=_4530_ Y=_1154_
.subckt NAND2X1 A=REGs.REGS[4][4] B=_1573_ Y=_4535_
.subckt MUX2X1 A=_1581_ B=_4535_ S=_4530_ Y=_1155_
.subckt NAND2X1 A=REGs.REGS[4][5] B=_1573_ Y=_4536_
.subckt MUX2X1 A=_1583_ B=_4536_ S=_4530_ Y=_1156_
.subckt NAND2X1 A=REGs.REGS[4][6] B=_1573_ Y=_4537_
.subckt MUX2X1 A=_1585_ B=_4537_ S=_4530_ Y=_1157_
.subckt NAND2X1 A=REGs.REGS[4][7] B=_1573_ Y=_4538_
.subckt MUX2X1 A=_1587_ B=_4538_ S=_4530_ Y=_1158_
.subckt NAND2X1 A=REGs.REGS[4][8] B=_1573_ Y=_4539_
.subckt MUX2X1 A=_1589_ B=_4539_ S=_4530_ Y=_1159_
.subckt NAND2X1 A=REGs.REGS[4][9] B=_1573_ Y=_4540_
.subckt MUX2X1 A=_1591_ B=_4540_ S=_4530_ Y=_1160_
.subckt NAND2X1 A=REGs.REGS[4][10] B=_1573_ Y=_4541_
.subckt MUX2X1 A=_1593_ B=_4541_ S=_4530_ Y=_1161_
.subckt NAND2X1 A=REGs.REGS[4][11] B=_1573_ Y=_4542_
.subckt MUX2X1 A=_1595_ B=_4542_ S=_4530_ Y=_1162_
.subckt NAND2X1 A=REGs.REGS[4][12] B=_1573_ Y=_4543_
.subckt MUX2X1 A=_1597_ B=_4543_ S=_4530_ Y=_1163_
.subckt NAND2X1 A=REGs.REGS[4][13] B=_1573_ Y=_4544_
.subckt MUX2X1 A=_1599_ B=_4544_ S=_4530_ Y=_1164_
.subckt NAND2X1 A=REGs.REGS[4][14] B=_1573_ Y=_4545_
.subckt MUX2X1 A=_1601_ B=_4545_ S=_4530_ Y=_1165_
.subckt NAND2X1 A=REGs.REGS[4][15] B=_1573_ Y=_4546_
.subckt MUX2X1 A=_1603_ B=_4546_ S=_4530_ Y=_1166_
.subckt NAND2X1 A=REGs.REGS[4][16] B=_1573_ Y=_4547_
.subckt MUX2X1 A=_1605_ B=_4547_ S=_4530_ Y=_1167_
.subckt NAND2X1 A=REGs.REGS[4][17] B=_1573_ Y=_4548_
.subckt MUX2X1 A=_1607_ B=_4548_ S=_4530_ Y=_1168_
.subckt NAND2X1 A=REGs.REGS[4][18] B=_1573_ Y=_4549_
.subckt MUX2X1 A=_1609_ B=_4549_ S=_4530_ Y=_1169_
.subckt NAND2X1 A=REGs.REGS[4][19] B=_1573_ Y=_4550_
.subckt MUX2X1 A=_1611_ B=_4550_ S=_4530_ Y=_1170_
.subckt NAND2X1 A=REGs.REGS[4][20] B=_1573_ Y=_4551_
.subckt MUX2X1 A=_1613_ B=_4551_ S=_4530_ Y=_1171_
.subckt NAND2X1 A=REGs.REGS[4][21] B=_1573_ Y=_4552_
.subckt MUX2X1 A=_1615_ B=_4552_ S=_4530_ Y=_1172_
.subckt NAND2X1 A=REGs.REGS[4][22] B=_1573_ Y=_4553_
.subckt MUX2X1 A=_1617_ B=_4553_ S=_4530_ Y=_1173_
.subckt NAND2X1 A=REGs.REGS[4][23] B=_1573_ Y=_4554_
.subckt MUX2X1 A=_1619_ B=_4554_ S=_4530_ Y=_1174_
.subckt NAND2X1 A=REGs.REGS[4][24] B=_1573_ Y=_4555_
.subckt MUX2X1 A=_1621_ B=_4555_ S=_4530_ Y=_1175_
.subckt NAND2X1 A=REGs.REGS[4][25] B=_1573_ Y=_4556_
.subckt MUX2X1 A=_1623_ B=_4556_ S=_4530_ Y=_1176_
.subckt NAND2X1 A=REGs.REGS[4][26] B=_1573_ Y=_4557_
.subckt MUX2X1 A=_1625_ B=_4557_ S=_4530_ Y=_1177_
.subckt NAND2X1 A=REGs.REGS[4][27] B=_1573_ Y=_4558_
.subckt MUX2X1 A=_1627_ B=_4558_ S=_4530_ Y=_1178_
.subckt NAND2X1 A=REGs.REGS[4][28] B=_1573_ Y=_4559_
.subckt MUX2X1 A=_1629_ B=_4559_ S=_4530_ Y=_1179_
.subckt NAND2X1 A=REGs.REGS[4][29] B=_1573_ Y=_4560_
.subckt MUX2X1 A=_1631_ B=_4560_ S=_4530_ Y=_1180_
.subckt NAND2X1 A=REGs.REGS[4][30] B=_1573_ Y=_4561_
.subckt MUX2X1 A=_1633_ B=_4561_ S=_4530_ Y=_1181_
.subckt NAND2X1 A=REGs.REGS[4][31] B=_1573_ Y=_4562_
.subckt MUX2X1 A=_1635_ B=_4562_ S=_4530_ Y=_1182_
.subckt NOR2X1 A=_4394_ B=_4495_ Y=_4563_
.subckt NAND2X1 A=REGs.REGS[3][0] B=_1573_ Y=_4564_
.subckt MUX2X1 A=_1567_ B=_4564_ S=_4563_ Y=_1183_
.subckt NAND2X1 A=REGs.REGS[3][1] B=_1573_ Y=_4565_
.subckt MUX2X1 A=_1575_ B=_4565_ S=_4563_ Y=_1184_
.subckt NAND2X1 A=REGs.REGS[3][2] B=_1573_ Y=_4566_
.subckt MUX2X1 A=_1577_ B=_4566_ S=_4563_ Y=_1185_
.subckt NAND2X1 A=REGs.REGS[3][3] B=_1573_ Y=_4567_
.subckt MUX2X1 A=_1579_ B=_4567_ S=_4563_ Y=_1186_
.subckt NAND2X1 A=REGs.REGS[3][4] B=_1573_ Y=_4568_
.subckt MUX2X1 A=_1581_ B=_4568_ S=_4563_ Y=_1187_
.subckt NAND2X1 A=REGs.REGS[3][5] B=_1573_ Y=_4569_
.subckt MUX2X1 A=_1583_ B=_4569_ S=_4563_ Y=_1188_
.subckt NAND2X1 A=REGs.REGS[3][6] B=_1573_ Y=_4570_
.subckt MUX2X1 A=_1585_ B=_4570_ S=_4563_ Y=_1189_
.subckt NAND2X1 A=REGs.REGS[3][7] B=_1573_ Y=_4571_
.subckt MUX2X1 A=_1587_ B=_4571_ S=_4563_ Y=_1190_
.subckt NAND2X1 A=REGs.REGS[3][8] B=_1573_ Y=_4572_
.subckt MUX2X1 A=_1589_ B=_4572_ S=_4563_ Y=_1191_
.subckt NAND2X1 A=REGs.REGS[3][9] B=_1573_ Y=_4573_
.subckt MUX2X1 A=_1591_ B=_4573_ S=_4563_ Y=_1192_
.subckt NAND2X1 A=REGs.REGS[3][10] B=_1573_ Y=_4574_
.subckt MUX2X1 A=_1593_ B=_4574_ S=_4563_ Y=_1193_
.subckt NAND2X1 A=REGs.REGS[3][11] B=_1573_ Y=_4575_
.subckt MUX2X1 A=_1595_ B=_4575_ S=_4563_ Y=_1194_
.subckt NAND2X1 A=REGs.REGS[3][12] B=_1573_ Y=_4576_
.subckt MUX2X1 A=_1597_ B=_4576_ S=_4563_ Y=_1195_
.subckt NAND2X1 A=REGs.REGS[3][13] B=_1573_ Y=_4577_
.subckt MUX2X1 A=_1599_ B=_4577_ S=_4563_ Y=_1196_
.subckt NAND2X1 A=REGs.REGS[3][14] B=_1573_ Y=_4578_
.subckt MUX2X1 A=_1601_ B=_4578_ S=_4563_ Y=_1197_
.subckt NAND2X1 A=REGs.REGS[3][15] B=_1573_ Y=_4579_
.subckt MUX2X1 A=_1603_ B=_4579_ S=_4563_ Y=_1198_
.subckt NAND2X1 A=REGs.REGS[3][16] B=_1573_ Y=_4580_
.subckt MUX2X1 A=_1605_ B=_4580_ S=_4563_ Y=_1199_
.subckt NAND2X1 A=REGs.REGS[3][17] B=_1573_ Y=_4581_
.subckt MUX2X1 A=_1607_ B=_4581_ S=_4563_ Y=_1200_
.subckt NAND2X1 A=REGs.REGS[3][18] B=_1573_ Y=_4582_
.subckt MUX2X1 A=_1609_ B=_4582_ S=_4563_ Y=_1201_
.subckt NAND2X1 A=REGs.REGS[3][19] B=_1573_ Y=_4583_
.subckt MUX2X1 A=_1611_ B=_4583_ S=_4563_ Y=_1202_
.subckt NAND2X1 A=REGs.REGS[3][20] B=_1573_ Y=_4584_
.subckt MUX2X1 A=_1613_ B=_4584_ S=_4563_ Y=_1203_
.subckt NAND2X1 A=REGs.REGS[3][21] B=_1573_ Y=_4585_
.subckt MUX2X1 A=_1615_ B=_4585_ S=_4563_ Y=_1204_
.subckt NAND2X1 A=REGs.REGS[3][22] B=_1573_ Y=_4586_
.subckt MUX2X1 A=_1617_ B=_4586_ S=_4563_ Y=_1205_
.subckt NAND2X1 A=REGs.REGS[3][23] B=_1573_ Y=_4587_
.subckt MUX2X1 A=_1619_ B=_4587_ S=_4563_ Y=_1206_
.subckt NAND2X1 A=REGs.REGS[3][24] B=_1573_ Y=_4588_
.subckt MUX2X1 A=_1621_ B=_4588_ S=_4563_ Y=_1207_
.subckt NAND2X1 A=REGs.REGS[3][25] B=_1573_ Y=_4589_
.subckt MUX2X1 A=_1623_ B=_4589_ S=_4563_ Y=_1208_
.subckt NAND2X1 A=REGs.REGS[3][26] B=_1573_ Y=_4590_
.subckt MUX2X1 A=_1625_ B=_4590_ S=_4563_ Y=_1209_
.subckt NAND2X1 A=REGs.REGS[3][27] B=_1573_ Y=_4591_
.subckt MUX2X1 A=_1627_ B=_4591_ S=_4563_ Y=_1210_
.subckt NAND2X1 A=REGs.REGS[3][28] B=_1573_ Y=_4592_
.subckt MUX2X1 A=_1629_ B=_4592_ S=_4563_ Y=_1211_
.subckt NAND2X1 A=REGs.REGS[3][29] B=_1573_ Y=_4593_
.subckt MUX2X1 A=_1631_ B=_4593_ S=_4563_ Y=_1212_
.subckt NAND2X1 A=REGs.REGS[3][30] B=_1573_ Y=_4594_
.subckt MUX2X1 A=_1633_ B=_4594_ S=_4563_ Y=_1213_
.subckt NAND2X1 A=REGs.REGS[3][31] B=_1573_ Y=_4595_
.subckt MUX2X1 A=_1635_ B=_4595_ S=_4563_ Y=_1214_
.subckt NOR2X1 A=_4529_ B=_4358_ Y=_4596_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][0] B=_1573_ Y=_4597_
.subckt MUX2X1 A=_1567_ B=_4597_ S=_4596_ Y=_1215_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][1] B=_1573_ Y=_4598_
.subckt MUX2X1 A=_1575_ B=_4598_ S=_4596_ Y=_1216_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][2] B=_1573_ Y=_4599_
.subckt MUX2X1 A=_1577_ B=_4599_ S=_4596_ Y=_1217_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][3] B=_1573_ Y=_4600_
.subckt MUX2X1 A=_1579_ B=_4600_ S=_4596_ Y=_1218_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][4] B=_1573_ Y=_4601_
.subckt MUX2X1 A=_1581_ B=_4601_ S=_4596_ Y=_1219_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][5] B=_1573_ Y=_4602_
.subckt MUX2X1 A=_1583_ B=_4602_ S=_4596_ Y=_1220_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][6] B=_1573_ Y=_4603_
.subckt MUX2X1 A=_1585_ B=_4603_ S=_4596_ Y=_1221_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][7] B=_1573_ Y=_4604_
.subckt MUX2X1 A=_1587_ B=_4604_ S=_4596_ Y=_1222_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][8] B=_1573_ Y=_4605_
.subckt MUX2X1 A=_1589_ B=_4605_ S=_4596_ Y=_1223_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][9] B=_1573_ Y=_4606_
.subckt MUX2X1 A=_1591_ B=_4606_ S=_4596_ Y=_1224_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][10] B=_1573_ Y=_4607_
.subckt MUX2X1 A=_1593_ B=_4607_ S=_4596_ Y=_1225_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][11] B=_1573_ Y=_4608_
.subckt MUX2X1 A=_1595_ B=_4608_ S=_4596_ Y=_1226_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][12] B=_1573_ Y=_4609_
.subckt MUX2X1 A=_1597_ B=_4609_ S=_4596_ Y=_1227_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][13] B=_1573_ Y=_4610_
.subckt MUX2X1 A=_1599_ B=_4610_ S=_4596_ Y=_1228_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][14] B=_1573_ Y=_4611_
.subckt MUX2X1 A=_1601_ B=_4611_ S=_4596_ Y=_1229_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][15] B=_1573_ Y=_4612_
.subckt MUX2X1 A=_1603_ B=_4612_ S=_4596_ Y=_1230_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][16] B=_1573_ Y=_4613_
.subckt MUX2X1 A=_1605_ B=_4613_ S=_4596_ Y=_1231_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][17] B=_1573_ Y=_4614_
.subckt MUX2X1 A=_1607_ B=_4614_ S=_4596_ Y=_1232_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][18] B=_1573_ Y=_4615_
.subckt MUX2X1 A=_1609_ B=_4615_ S=_4596_ Y=_1233_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][19] B=_1573_ Y=_4616_
.subckt MUX2X1 A=_1611_ B=_4616_ S=_4596_ Y=_1234_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][20] B=_1573_ Y=_4617_
.subckt MUX2X1 A=_1613_ B=_4617_ S=_4596_ Y=_1235_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][21] B=_1573_ Y=_4618_
.subckt MUX2X1 A=_1615_ B=_4618_ S=_4596_ Y=_1236_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][22] B=_1573_ Y=_4619_
.subckt MUX2X1 A=_1617_ B=_4619_ S=_4596_ Y=_1237_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][23] B=_1573_ Y=_4620_
.subckt MUX2X1 A=_1619_ B=_4620_ S=_4596_ Y=_1238_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][24] B=_1573_ Y=_4621_
.subckt MUX2X1 A=_1621_ B=_4621_ S=_4596_ Y=_1239_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][25] B=_1573_ Y=_4622_
.subckt MUX2X1 A=_1623_ B=_4622_ S=_4596_ Y=_1240_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][26] B=_1573_ Y=_4623_
.subckt MUX2X1 A=_1625_ B=_4623_ S=_4596_ Y=_1241_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][27] B=_1573_ Y=_4624_
.subckt MUX2X1 A=_1627_ B=_4624_ S=_4596_ Y=_1242_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][28] B=_1573_ Y=_4625_
.subckt MUX2X1 A=_1629_ B=_4625_ S=_4596_ Y=_1243_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][29] B=_1573_ Y=_4626_
.subckt MUX2X1 A=_1631_ B=_4626_ S=_4596_ Y=_1244_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][30] B=_1573_ Y=_4627_
.subckt MUX2X1 A=_1633_ B=_4627_ S=_4596_ Y=_1245_
.subckt NAND2X1 A=REGs.FIRQ_REGS[4][31] B=_1573_ Y=_4628_
.subckt MUX2X1 A=_1635_ B=_4628_ S=_4596_ Y=_1246_
.subckt NAND3X1 A=_1639_ B=REG_RFD_exec_pipe[0] C=_1641_ Y=_4629_
.subckt NAND2X1 A=REGs.USR_REGS[1][0] B=_1573_ Y=_4630_
.subckt MUX2X1 A=_4630_ B=_1567_ S=_4629_ Y=_1247_
.subckt NAND2X1 A=REGs.USR_REGS[1][1] B=_1573_ Y=_4631_
.subckt MUX2X1 A=_4631_ B=_1575_ S=_4629_ Y=_1248_
.subckt NAND2X1 A=REGs.USR_REGS[1][2] B=_1573_ Y=_4632_
.subckt MUX2X1 A=_4632_ B=_1577_ S=_4629_ Y=_1249_
.subckt NAND2X1 A=REGs.USR_REGS[1][3] B=_1573_ Y=_4633_
.subckt MUX2X1 A=_4633_ B=_1579_ S=_4629_ Y=_1250_
.subckt NAND2X1 A=REGs.USR_REGS[1][4] B=_1573_ Y=_4634_
.subckt MUX2X1 A=_4634_ B=_1581_ S=_4629_ Y=_1251_
.subckt NAND2X1 A=REGs.USR_REGS[1][5] B=_1573_ Y=_4635_
.subckt MUX2X1 A=_4635_ B=_1583_ S=_4629_ Y=_1252_
.subckt NAND2X1 A=REGs.USR_REGS[1][6] B=_1573_ Y=_4636_
.subckt MUX2X1 A=_4636_ B=_1585_ S=_4629_ Y=_1253_
.subckt NAND2X1 A=REGs.USR_REGS[1][7] B=_1573_ Y=_4637_
.subckt MUX2X1 A=_4637_ B=_1587_ S=_4629_ Y=_1254_
.subckt NAND2X1 A=REGs.USR_REGS[1][8] B=_1573_ Y=_4638_
.subckt MUX2X1 A=_4638_ B=_1589_ S=_4629_ Y=_1255_
.subckt NAND2X1 A=REGs.USR_REGS[1][9] B=_1573_ Y=_4639_
.subckt MUX2X1 A=_4639_ B=_1591_ S=_4629_ Y=_1256_
.subckt NAND2X1 A=REGs.USR_REGS[1][10] B=_1573_ Y=_4640_
.subckt MUX2X1 A=_4640_ B=_1593_ S=_4629_ Y=_1257_
.subckt NAND2X1 A=REGs.USR_REGS[1][11] B=_1573_ Y=_4641_
.subckt MUX2X1 A=_4641_ B=_1595_ S=_4629_ Y=_1258_
.subckt NAND2X1 A=REGs.USR_REGS[1][12] B=_1573_ Y=_4642_
.subckt MUX2X1 A=_4642_ B=_1597_ S=_4629_ Y=_1259_
.subckt NAND2X1 A=REGs.USR_REGS[1][13] B=_1573_ Y=_4643_
.subckt MUX2X1 A=_4643_ B=_1599_ S=_4629_ Y=_1260_
.subckt NAND2X1 A=REGs.USR_REGS[1][14] B=_1573_ Y=_4644_
.subckt MUX2X1 A=_4644_ B=_1601_ S=_4629_ Y=_1261_
.subckt NAND2X1 A=REGs.USR_REGS[1][15] B=_1573_ Y=_4645_
.subckt MUX2X1 A=_4645_ B=_1603_ S=_4629_ Y=_1262_
.subckt NAND2X1 A=REGs.USR_REGS[1][16] B=_1573_ Y=_4646_
.subckt MUX2X1 A=_4646_ B=_1605_ S=_4629_ Y=_1263_
.subckt NAND2X1 A=REGs.USR_REGS[1][17] B=_1573_ Y=_4647_
.subckt MUX2X1 A=_4647_ B=_1607_ S=_4629_ Y=_1264_
.subckt NAND2X1 A=REGs.USR_REGS[1][18] B=_1573_ Y=_4648_
.subckt MUX2X1 A=_4648_ B=_1609_ S=_4629_ Y=_1265_
.subckt NAND2X1 A=REGs.USR_REGS[1][19] B=_1573_ Y=_4649_
.subckt MUX2X1 A=_4649_ B=_1611_ S=_4629_ Y=_1266_
.subckt NAND2X1 A=REGs.USR_REGS[1][20] B=_1573_ Y=_4650_
.subckt MUX2X1 A=_4650_ B=_1613_ S=_4629_ Y=_1267_
.subckt NAND2X1 A=REGs.USR_REGS[1][21] B=_1573_ Y=_4651_
.subckt MUX2X1 A=_4651_ B=_1615_ S=_4629_ Y=_1268_
.subckt NAND2X1 A=REGs.USR_REGS[1][22] B=_1573_ Y=_4652_
.subckt MUX2X1 A=_4652_ B=_1617_ S=_4629_ Y=_1269_
.subckt NAND2X1 A=REGs.USR_REGS[1][23] B=_1573_ Y=_4653_
.subckt MUX2X1 A=_4653_ B=_1619_ S=_4629_ Y=_1270_
.subckt NAND2X1 A=REGs.USR_REGS[1][24] B=_1573_ Y=_4654_
.subckt MUX2X1 A=_4654_ B=_1621_ S=_4629_ Y=_1271_
.subckt NAND2X1 A=REGs.USR_REGS[1][25] B=_1573_ Y=_4655_
.subckt MUX2X1 A=_4655_ B=_1623_ S=_4629_ Y=_1272_
.subckt NAND2X1 A=REGs.USR_REGS[1][26] B=_1573_ Y=_4656_
.subckt MUX2X1 A=_4656_ B=_1625_ S=_4629_ Y=_1273_
.subckt NAND2X1 A=REGs.USR_REGS[1][27] B=_1573_ Y=_4657_
.subckt MUX2X1 A=_4657_ B=_1627_ S=_4629_ Y=_1274_
.subckt NAND2X1 A=REGs.USR_REGS[1][28] B=_1573_ Y=_4658_
.subckt MUX2X1 A=_4658_ B=_1629_ S=_4629_ Y=_1275_
.subckt NAND2X1 A=REGs.USR_REGS[1][29] B=_1573_ Y=_4659_
.subckt MUX2X1 A=_4659_ B=_1631_ S=_4629_ Y=_1276_
.subckt NAND2X1 A=REGs.USR_REGS[1][30] B=_1573_ Y=_4660_
.subckt MUX2X1 A=_4660_ B=_1633_ S=_4629_ Y=_1277_
.subckt NAND2X1 A=REGs.USR_REGS[1][31] B=_1573_ Y=_4661_
.subckt MUX2X1 A=_4661_ B=_1635_ S=_4629_ Y=_1278_
.subckt NOR2X1 A=_4360_ B=_4495_ Y=_4662_
.subckt NAND2X1 A=REGs.REGS[2][0] B=_1573_ Y=_4663_
.subckt MUX2X1 A=_1567_ B=_4663_ S=_4662_ Y=_1279_
.subckt NAND2X1 A=REGs.REGS[2][1] B=_1573_ Y=_4664_
.subckt MUX2X1 A=_1575_ B=_4664_ S=_4662_ Y=_1280_
.subckt NAND2X1 A=REGs.REGS[2][2] B=_1573_ Y=_4665_
.subckt MUX2X1 A=_1577_ B=_4665_ S=_4662_ Y=_1281_
.subckt NAND2X1 A=REGs.REGS[2][3] B=_1573_ Y=_4666_
.subckt MUX2X1 A=_1579_ B=_4666_ S=_4662_ Y=_1282_
.subckt NAND2X1 A=REGs.REGS[2][4] B=_1573_ Y=_4667_
.subckt MUX2X1 A=_1581_ B=_4667_ S=_4662_ Y=_1283_
.subckt NAND2X1 A=REGs.REGS[2][5] B=_1573_ Y=_4668_
.subckt MUX2X1 A=_1583_ B=_4668_ S=_4662_ Y=_1284_
.subckt NAND2X1 A=REGs.REGS[2][6] B=_1573_ Y=_4669_
.subckt MUX2X1 A=_1585_ B=_4669_ S=_4662_ Y=_1285_
.subckt NAND2X1 A=REGs.REGS[2][7] B=_1573_ Y=_4670_
.subckt MUX2X1 A=_1587_ B=_4670_ S=_4662_ Y=_1286_
.subckt NAND2X1 A=REGs.REGS[2][8] B=_1573_ Y=_4671_
.subckt MUX2X1 A=_1589_ B=_4671_ S=_4662_ Y=_1287_
.subckt NAND2X1 A=REGs.REGS[2][9] B=_1573_ Y=_4672_
.subckt MUX2X1 A=_1591_ B=_4672_ S=_4662_ Y=_1288_
.subckt NAND2X1 A=REGs.REGS[2][10] B=_1573_ Y=_4673_
.subckt MUX2X1 A=_1593_ B=_4673_ S=_4662_ Y=_1289_
.subckt NAND2X1 A=REGs.REGS[2][11] B=_1573_ Y=_4674_
.subckt MUX2X1 A=_1595_ B=_4674_ S=_4662_ Y=_1290_
.subckt NAND2X1 A=REGs.REGS[2][12] B=_1573_ Y=_4675_
.subckt MUX2X1 A=_1597_ B=_4675_ S=_4662_ Y=_1291_
.subckt NAND2X1 A=REGs.REGS[2][13] B=_1573_ Y=_4676_
.subckt MUX2X1 A=_1599_ B=_4676_ S=_4662_ Y=_1292_
.subckt NAND2X1 A=REGs.REGS[2][14] B=_1573_ Y=_4677_
.subckt MUX2X1 A=_1601_ B=_4677_ S=_4662_ Y=_1293_
.subckt NAND2X1 A=REGs.REGS[2][15] B=_1573_ Y=_4678_
.subckt MUX2X1 A=_1603_ B=_4678_ S=_4662_ Y=_1294_
.subckt NAND2X1 A=REGs.REGS[2][16] B=_1573_ Y=_4679_
.subckt MUX2X1 A=_1605_ B=_4679_ S=_4662_ Y=_1295_
.subckt NAND2X1 A=REGs.REGS[2][17] B=_1573_ Y=_4680_
.subckt MUX2X1 A=_1607_ B=_4680_ S=_4662_ Y=_1296_
.subckt NAND2X1 A=REGs.REGS[2][18] B=_1573_ Y=_4681_
.subckt MUX2X1 A=_1609_ B=_4681_ S=_4662_ Y=_1297_
.subckt NAND2X1 A=REGs.REGS[2][19] B=_1573_ Y=_4682_
.subckt MUX2X1 A=_1611_ B=_4682_ S=_4662_ Y=_1298_
.subckt NAND2X1 A=REGs.REGS[2][20] B=_1573_ Y=_4683_
.subckt MUX2X1 A=_1613_ B=_4683_ S=_4662_ Y=_1299_
.subckt NAND2X1 A=REGs.REGS[2][21] B=_1573_ Y=_4684_
.subckt MUX2X1 A=_1615_ B=_4684_ S=_4662_ Y=_1300_
.subckt NAND2X1 A=REGs.REGS[2][22] B=_1573_ Y=_4685_
.subckt MUX2X1 A=_1617_ B=_4685_ S=_4662_ Y=_1301_
.subckt NAND2X1 A=REGs.REGS[2][23] B=_1573_ Y=_4686_
.subckt MUX2X1 A=_1619_ B=_4686_ S=_4662_ Y=_1302_
.subckt NAND2X1 A=REGs.REGS[2][24] B=_1573_ Y=_4687_
.subckt MUX2X1 A=_1621_ B=_4687_ S=_4662_ Y=_1303_
.subckt NAND2X1 A=REGs.REGS[2][25] B=_1573_ Y=_4688_
.subckt MUX2X1 A=_1623_ B=_4688_ S=_4662_ Y=_1304_
.subckt NAND2X1 A=REGs.REGS[2][26] B=_1573_ Y=_4689_
.subckt MUX2X1 A=_1625_ B=_4689_ S=_4662_ Y=_1305_
.subckt NAND2X1 A=REGs.REGS[2][27] B=_1573_ Y=_4690_
.subckt MUX2X1 A=_1627_ B=_4690_ S=_4662_ Y=_1306_
.subckt NAND2X1 A=REGs.REGS[2][28] B=_1573_ Y=_4691_
.subckt MUX2X1 A=_1629_ B=_4691_ S=_4662_ Y=_1307_
.subckt NAND2X1 A=REGs.REGS[2][29] B=_1573_ Y=_4692_
.subckt MUX2X1 A=_1631_ B=_4692_ S=_4662_ Y=_1308_
.subckt NAND2X1 A=REGs.REGS[2][30] B=_1573_ Y=_4693_
.subckt MUX2X1 A=_1633_ B=_4693_ S=_4662_ Y=_1309_
.subckt NAND2X1 A=REGs.REGS[2][31] B=_1573_ Y=_4694_
.subckt MUX2X1 A=_1635_ B=_4694_ S=_4662_ Y=_1310_
.subckt NOR2X1 A=_4290_ B=_4358_ Y=_4695_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][0] B=_1573_ Y=_4696_
.subckt MUX2X1 A=_1567_ B=_4696_ S=_4695_ Y=_1311_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][1] B=_1573_ Y=_4697_
.subckt MUX2X1 A=_1575_ B=_4697_ S=_4695_ Y=_1312_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][2] B=_1573_ Y=_4698_
.subckt MUX2X1 A=_1577_ B=_4698_ S=_4695_ Y=_1313_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][3] B=_1573_ Y=_4699_
.subckt MUX2X1 A=_1579_ B=_4699_ S=_4695_ Y=_1314_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][4] B=_1573_ Y=_4700_
.subckt MUX2X1 A=_1581_ B=_4700_ S=_4695_ Y=_1315_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][5] B=_1573_ Y=_4701_
.subckt MUX2X1 A=_1583_ B=_4701_ S=_4695_ Y=_1316_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][6] B=_1573_ Y=_4702_
.subckt MUX2X1 A=_1585_ B=_4702_ S=_4695_ Y=_1317_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][7] B=_1573_ Y=_4703_
.subckt MUX2X1 A=_1587_ B=_4703_ S=_4695_ Y=_1318_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][8] B=_1573_ Y=_4704_
.subckt MUX2X1 A=_1589_ B=_4704_ S=_4695_ Y=_1319_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][9] B=_1573_ Y=_4705_
.subckt MUX2X1 A=_1591_ B=_4705_ S=_4695_ Y=_1320_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][10] B=_1573_ Y=_4706_
.subckt MUX2X1 A=_1593_ B=_4706_ S=_4695_ Y=_1321_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][11] B=_1573_ Y=_4707_
.subckt MUX2X1 A=_1595_ B=_4707_ S=_4695_ Y=_1322_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][12] B=_1573_ Y=_4708_
.subckt MUX2X1 A=_1597_ B=_4708_ S=_4695_ Y=_1323_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][13] B=_1573_ Y=_4709_
.subckt MUX2X1 A=_1599_ B=_4709_ S=_4695_ Y=_1324_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][14] B=_1573_ Y=_4710_
.subckt MUX2X1 A=_1601_ B=_4710_ S=_4695_ Y=_1325_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][15] B=_1573_ Y=_4711_
.subckt MUX2X1 A=_1603_ B=_4711_ S=_4695_ Y=_1326_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][16] B=_1573_ Y=_4712_
.subckt MUX2X1 A=_1605_ B=_4712_ S=_4695_ Y=_1327_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][17] B=_1573_ Y=_4713_
.subckt MUX2X1 A=_1607_ B=_4713_ S=_4695_ Y=_1328_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][18] B=_1573_ Y=_4714_
.subckt MUX2X1 A=_1609_ B=_4714_ S=_4695_ Y=_1329_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][19] B=_1573_ Y=_4715_
.subckt MUX2X1 A=_1611_ B=_4715_ S=_4695_ Y=_1330_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][20] B=_1573_ Y=_4716_
.subckt MUX2X1 A=_1613_ B=_4716_ S=_4695_ Y=_1331_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][21] B=_1573_ Y=_4717_
.subckt MUX2X1 A=_1615_ B=_4717_ S=_4695_ Y=_1332_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][22] B=_1573_ Y=_4718_
.subckt MUX2X1 A=_1617_ B=_4718_ S=_4695_ Y=_1333_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][23] B=_1573_ Y=_4719_
.subckt MUX2X1 A=_1619_ B=_4719_ S=_4695_ Y=_1334_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][24] B=_1573_ Y=_4720_
.subckt MUX2X1 A=_1621_ B=_4720_ S=_4695_ Y=_1335_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][25] B=_1573_ Y=_4721_
.subckt MUX2X1 A=_1623_ B=_4721_ S=_4695_ Y=_1336_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][26] B=_1573_ Y=_4722_
.subckt MUX2X1 A=_1625_ B=_4722_ S=_4695_ Y=_1337_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][27] B=_1573_ Y=_4723_
.subckt MUX2X1 A=_1627_ B=_4723_ S=_4695_ Y=_1338_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][28] B=_1573_ Y=_4724_
.subckt MUX2X1 A=_1629_ B=_4724_ S=_4695_ Y=_1339_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][29] B=_1573_ Y=_4725_
.subckt MUX2X1 A=_1631_ B=_4725_ S=_4695_ Y=_1340_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][30] B=_1573_ Y=_4726_
.subckt MUX2X1 A=_1633_ B=_4726_ S=_4695_ Y=_1341_
.subckt NAND2X1 A=REGs.FIRQ_REGS[5][31] B=_1573_ Y=_4727_
.subckt MUX2X1 A=_1635_ B=_4727_ S=_4695_ Y=_1342_
.subckt NOR2X1 A=_1571_ B=_4358_ Y=_4728_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][0] B=_1573_ Y=_4729_
.subckt MUX2X1 A=_1567_ B=_4729_ S=_4728_ Y=_1343_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][1] B=_1573_ Y=_4730_
.subckt MUX2X1 A=_1575_ B=_4730_ S=_4728_ Y=_1344_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][2] B=_1573_ Y=_4731_
.subckt MUX2X1 A=_1577_ B=_4731_ S=_4728_ Y=_1345_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][3] B=_1573_ Y=_4732_
.subckt MUX2X1 A=_1579_ B=_4732_ S=_4728_ Y=_1346_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][4] B=_1573_ Y=_4733_
.subckt MUX2X1 A=_1581_ B=_4733_ S=_4728_ Y=_1347_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][5] B=_1573_ Y=_4734_
.subckt MUX2X1 A=_1583_ B=_4734_ S=_4728_ Y=_1348_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][6] B=_1573_ Y=_4735_
.subckt MUX2X1 A=_1585_ B=_4735_ S=_4728_ Y=_1349_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][7] B=_1573_ Y=_4736_
.subckt MUX2X1 A=_1587_ B=_4736_ S=_4728_ Y=_1350_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][8] B=_1573_ Y=_4737_
.subckt MUX2X1 A=_1589_ B=_4737_ S=_4728_ Y=_1351_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][9] B=_1573_ Y=_4738_
.subckt MUX2X1 A=_1591_ B=_4738_ S=_4728_ Y=_1352_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][10] B=_1573_ Y=_4739_
.subckt MUX2X1 A=_1593_ B=_4739_ S=_4728_ Y=_1353_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][11] B=_1573_ Y=_4740_
.subckt MUX2X1 A=_1595_ B=_4740_ S=_4728_ Y=_1354_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][12] B=_1573_ Y=_4741_
.subckt MUX2X1 A=_1597_ B=_4741_ S=_4728_ Y=_1355_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][13] B=_1573_ Y=_4742_
.subckt MUX2X1 A=_1599_ B=_4742_ S=_4728_ Y=_1356_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][14] B=_1573_ Y=_4743_
.subckt MUX2X1 A=_1601_ B=_4743_ S=_4728_ Y=_1357_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][15] B=_1573_ Y=_4744_
.subckt MUX2X1 A=_1603_ B=_4744_ S=_4728_ Y=_1358_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][16] B=_1573_ Y=_4745_
.subckt MUX2X1 A=_1605_ B=_4745_ S=_4728_ Y=_1359_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][17] B=_1573_ Y=_4746_
.subckt MUX2X1 A=_1607_ B=_4746_ S=_4728_ Y=_1360_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][18] B=_1573_ Y=_4747_
.subckt MUX2X1 A=_1609_ B=_4747_ S=_4728_ Y=_1361_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][19] B=_1573_ Y=_4748_
.subckt MUX2X1 A=_1611_ B=_4748_ S=_4728_ Y=_1362_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][20] B=_1573_ Y=_4749_
.subckt MUX2X1 A=_1613_ B=_4749_ S=_4728_ Y=_1363_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][21] B=_1573_ Y=_4750_
.subckt MUX2X1 A=_1615_ B=_4750_ S=_4728_ Y=_1364_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][22] B=_1573_ Y=_4751_
.subckt MUX2X1 A=_1617_ B=_4751_ S=_4728_ Y=_1365_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][23] B=_1573_ Y=_4752_
.subckt MUX2X1 A=_1619_ B=_4752_ S=_4728_ Y=_1366_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][24] B=_1573_ Y=_4753_
.subckt MUX2X1 A=_1621_ B=_4753_ S=_4728_ Y=_1367_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][25] B=_1573_ Y=_4754_
.subckt MUX2X1 A=_1623_ B=_4754_ S=_4728_ Y=_1368_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][26] B=_1573_ Y=_4755_
.subckt MUX2X1 A=_1625_ B=_4755_ S=_4728_ Y=_1369_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][27] B=_1573_ Y=_4756_
.subckt MUX2X1 A=_1627_ B=_4756_ S=_4728_ Y=_1370_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][28] B=_1573_ Y=_4757_
.subckt MUX2X1 A=_1629_ B=_4757_ S=_4728_ Y=_1371_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][29] B=_1573_ Y=_4758_
.subckt MUX2X1 A=_1631_ B=_4758_ S=_4728_ Y=_1372_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][30] B=_1573_ Y=_4759_
.subckt MUX2X1 A=_1633_ B=_4759_ S=_4728_ Y=_1373_
.subckt NAND2X1 A=REGs.FIRQ_REGS[6][31] B=_1573_ Y=_4760_
.subckt MUX2X1 A=_1635_ B=_4760_ S=_4728_ Y=_1374_
.subckt NOR2X1 A=_4529_ B=_1569_ Y=_4761_
.subckt NAND2X1 A=REGs.USR_REGS[4][0] B=_1573_ Y=_4762_
.subckt MUX2X1 A=_1567_ B=_4762_ S=_4761_ Y=_1375_
.subckt NAND2X1 A=REGs.USR_REGS[4][1] B=_1573_ Y=_4763_
.subckt MUX2X1 A=_1575_ B=_4763_ S=_4761_ Y=_1376_
.subckt NAND2X1 A=REGs.USR_REGS[4][2] B=_1573_ Y=_4764_
.subckt MUX2X1 A=_1577_ B=_4764_ S=_4761_ Y=_1377_
.subckt NAND2X1 A=REGs.USR_REGS[4][3] B=_1573_ Y=_4765_
.subckt MUX2X1 A=_1579_ B=_4765_ S=_4761_ Y=_1378_
.subckt NAND2X1 A=REGs.USR_REGS[4][4] B=_1573_ Y=_4766_
.subckt MUX2X1 A=_1581_ B=_4766_ S=_4761_ Y=_1379_
.subckt NAND2X1 A=REGs.USR_REGS[4][5] B=_1573_ Y=_4767_
.subckt MUX2X1 A=_1583_ B=_4767_ S=_4761_ Y=_1380_
.subckt NAND2X1 A=REGs.USR_REGS[4][6] B=_1573_ Y=_4768_
.subckt MUX2X1 A=_1585_ B=_4768_ S=_4761_ Y=_1381_
.subckt NAND2X1 A=REGs.USR_REGS[4][7] B=_1573_ Y=_4769_
.subckt MUX2X1 A=_1587_ B=_4769_ S=_4761_ Y=_1382_
.subckt NAND2X1 A=REGs.USR_REGS[4][8] B=_1573_ Y=_4770_
.subckt MUX2X1 A=_1589_ B=_4770_ S=_4761_ Y=_1383_
.subckt NAND2X1 A=REGs.USR_REGS[4][9] B=_1573_ Y=_4771_
.subckt MUX2X1 A=_1591_ B=_4771_ S=_4761_ Y=_1384_
.subckt NAND2X1 A=REGs.USR_REGS[4][10] B=_1573_ Y=_4772_
.subckt MUX2X1 A=_1593_ B=_4772_ S=_4761_ Y=_1385_
.subckt NAND2X1 A=REGs.USR_REGS[4][11] B=_1573_ Y=_4773_
.subckt MUX2X1 A=_1595_ B=_4773_ S=_4761_ Y=_1386_
.subckt NAND2X1 A=REGs.USR_REGS[4][12] B=_1573_ Y=_4774_
.subckt MUX2X1 A=_1597_ B=_4774_ S=_4761_ Y=_1387_
.subckt NAND2X1 A=REGs.USR_REGS[4][13] B=_1573_ Y=_4775_
.subckt MUX2X1 A=_1599_ B=_4775_ S=_4761_ Y=_1388_
.subckt NAND2X1 A=REGs.USR_REGS[4][14] B=_1573_ Y=_4776_
.subckt MUX2X1 A=_1601_ B=_4776_ S=_4761_ Y=_1389_
.subckt NAND2X1 A=REGs.USR_REGS[4][15] B=_1573_ Y=_4777_
.subckt MUX2X1 A=_1603_ B=_4777_ S=_4761_ Y=_1390_
.subckt NAND2X1 A=REGs.USR_REGS[4][16] B=_1573_ Y=_4778_
.subckt MUX2X1 A=_1605_ B=_4778_ S=_4761_ Y=_1391_
.subckt NAND2X1 A=REGs.USR_REGS[4][17] B=_1573_ Y=_4779_
.subckt MUX2X1 A=_1607_ B=_4779_ S=_4761_ Y=_1392_
.subckt NAND2X1 A=REGs.USR_REGS[4][18] B=_1573_ Y=_4780_
.subckt MUX2X1 A=_1609_ B=_4780_ S=_4761_ Y=_1393_
.subckt NAND2X1 A=REGs.USR_REGS[4][19] B=_1573_ Y=_4781_
.subckt MUX2X1 A=_1611_ B=_4781_ S=_4761_ Y=_1394_
.subckt NAND2X1 A=REGs.USR_REGS[4][20] B=_1573_ Y=_4782_
.subckt MUX2X1 A=_1613_ B=_4782_ S=_4761_ Y=_1395_
.subckt NAND2X1 A=REGs.USR_REGS[4][21] B=_1573_ Y=_4783_
.subckt MUX2X1 A=_1615_ B=_4783_ S=_4761_ Y=_1396_
.subckt NAND2X1 A=REGs.USR_REGS[4][22] B=_1573_ Y=_4784_
.subckt MUX2X1 A=_1617_ B=_4784_ S=_4761_ Y=_1397_
.subckt NAND2X1 A=REGs.USR_REGS[4][23] B=_1573_ Y=_4785_
.subckt MUX2X1 A=_1619_ B=_4785_ S=_4761_ Y=_1398_
.subckt NAND2X1 A=REGs.USR_REGS[4][24] B=_1573_ Y=_4786_
.subckt MUX2X1 A=_1621_ B=_4786_ S=_4761_ Y=_1399_
.subckt NAND2X1 A=REGs.USR_REGS[4][25] B=_1573_ Y=_4787_
.subckt MUX2X1 A=_1623_ B=_4787_ S=_4761_ Y=_1400_
.subckt NAND2X1 A=REGs.USR_REGS[4][26] B=_1573_ Y=_4788_
.subckt MUX2X1 A=_1625_ B=_4788_ S=_4761_ Y=_1401_
.subckt NAND2X1 A=REGs.USR_REGS[4][27] B=_1573_ Y=_4789_
.subckt MUX2X1 A=_1627_ B=_4789_ S=_4761_ Y=_1402_
.subckt NAND2X1 A=REGs.USR_REGS[4][28] B=_1573_ Y=_4790_
.subckt MUX2X1 A=_1629_ B=_4790_ S=_4761_ Y=_1403_
.subckt NAND2X1 A=REGs.USR_REGS[4][29] B=_1573_ Y=_4791_
.subckt MUX2X1 A=_1631_ B=_4791_ S=_4761_ Y=_1404_
.subckt NAND2X1 A=REGs.USR_REGS[4][30] B=_1573_ Y=_4792_
.subckt MUX2X1 A=_1633_ B=_4792_ S=_4761_ Y=_1405_
.subckt NAND2X1 A=REGs.USR_REGS[4][31] B=_1573_ Y=_4793_
.subckt MUX2X1 A=_1635_ B=_4793_ S=_4761_ Y=_1406_
.subckt NOR2X1 A=_4324_ B=_4358_ Y=_4794_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][0] B=_1573_ Y=_4795_
.subckt MUX2X1 A=_1567_ B=_4795_ S=_4794_ Y=_1407_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][1] B=_1573_ Y=_4796_
.subckt MUX2X1 A=_1575_ B=_4796_ S=_4794_ Y=_1408_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][2] B=_1573_ Y=_4797_
.subckt MUX2X1 A=_1577_ B=_4797_ S=_4794_ Y=_1409_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][3] B=_1573_ Y=_4798_
.subckt MUX2X1 A=_1579_ B=_4798_ S=_4794_ Y=_1410_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][4] B=_1573_ Y=_4799_
.subckt MUX2X1 A=_1581_ B=_4799_ S=_4794_ Y=_1411_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][5] B=_1573_ Y=_4800_
.subckt MUX2X1 A=_1583_ B=_4800_ S=_4794_ Y=_1412_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][6] B=_1573_ Y=_4801_
.subckt MUX2X1 A=_1585_ B=_4801_ S=_4794_ Y=_1413_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][7] B=_1573_ Y=_4802_
.subckt MUX2X1 A=_1587_ B=_4802_ S=_4794_ Y=_1414_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][8] B=_1573_ Y=_4803_
.subckt MUX2X1 A=_1589_ B=_4803_ S=_4794_ Y=_1415_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][9] B=_1573_ Y=_4804_
.subckt MUX2X1 A=_1591_ B=_4804_ S=_4794_ Y=_1416_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][10] B=_1573_ Y=_4805_
.subckt MUX2X1 A=_1593_ B=_4805_ S=_4794_ Y=_1417_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][11] B=_1573_ Y=_4806_
.subckt MUX2X1 A=_1595_ B=_4806_ S=_4794_ Y=_1418_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][12] B=_1573_ Y=_4807_
.subckt MUX2X1 A=_1597_ B=_4807_ S=_4794_ Y=_1419_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][13] B=_1573_ Y=_4808_
.subckt MUX2X1 A=_1599_ B=_4808_ S=_4794_ Y=_1420_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][14] B=_1573_ Y=_4809_
.subckt MUX2X1 A=_1601_ B=_4809_ S=_4794_ Y=_1421_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][15] B=_1573_ Y=_4810_
.subckt MUX2X1 A=_1603_ B=_4810_ S=_4794_ Y=_1422_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][16] B=_1573_ Y=_4811_
.subckt MUX2X1 A=_1605_ B=_4811_ S=_4794_ Y=_1423_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][17] B=_1573_ Y=_4812_
.subckt MUX2X1 A=_1607_ B=_4812_ S=_4794_ Y=_1424_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][18] B=_1573_ Y=_4813_
.subckt MUX2X1 A=_1609_ B=_4813_ S=_4794_ Y=_1425_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][19] B=_1573_ Y=_4814_
.subckt MUX2X1 A=_1611_ B=_4814_ S=_4794_ Y=_1426_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][20] B=_1573_ Y=_4815_
.subckt MUX2X1 A=_1613_ B=_4815_ S=_4794_ Y=_1427_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][21] B=_1573_ Y=_4816_
.subckt MUX2X1 A=_1615_ B=_4816_ S=_4794_ Y=_1428_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][22] B=_1573_ Y=_4817_
.subckt MUX2X1 A=_1617_ B=_4817_ S=_4794_ Y=_1429_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][23] B=_1573_ Y=_4818_
.subckt MUX2X1 A=_1619_ B=_4818_ S=_4794_ Y=_1430_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][24] B=_1573_ Y=_4819_
.subckt MUX2X1 A=_1621_ B=_4819_ S=_4794_ Y=_1431_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][25] B=_1573_ Y=_4820_
.subckt MUX2X1 A=_1623_ B=_4820_ S=_4794_ Y=_1432_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][26] B=_1573_ Y=_4821_
.subckt MUX2X1 A=_1625_ B=_4821_ S=_4794_ Y=_1433_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][27] B=_1573_ Y=_4822_
.subckt MUX2X1 A=_1627_ B=_4822_ S=_4794_ Y=_1434_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][28] B=_1573_ Y=_4823_
.subckt MUX2X1 A=_1629_ B=_4823_ S=_4794_ Y=_1435_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][29] B=_1573_ Y=_4824_
.subckt MUX2X1 A=_1631_ B=_4824_ S=_4794_ Y=_1436_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][30] B=_1573_ Y=_4825_
.subckt MUX2X1 A=_1633_ B=_4825_ S=_4794_ Y=_1437_
.subckt NAND2X1 A=REGs.FIRQ_REGS[7][31] B=_1573_ Y=_4826_
.subckt MUX2X1 A=_1635_ B=_4826_ S=_4794_ Y=_1438_
.subckt NOR2X1 A=_1569_ B=_4394_ Y=_4827_
.subckt NAND2X1 A=REGs.USR_REGS[3][0] B=_1573_ Y=_4828_
.subckt MUX2X1 A=_1567_ B=_4828_ S=_4827_ Y=_1439_
.subckt NAND2X1 A=REGs.USR_REGS[3][1] B=_1573_ Y=_4829_
.subckt MUX2X1 A=_1575_ B=_4829_ S=_4827_ Y=_1440_
.subckt NAND2X1 A=REGs.USR_REGS[3][2] B=_1573_ Y=_4830_
.subckt MUX2X1 A=_1577_ B=_4830_ S=_4827_ Y=_1441_
.subckt NAND2X1 A=REGs.USR_REGS[3][3] B=_1573_ Y=_4831_
.subckt MUX2X1 A=_1579_ B=_4831_ S=_4827_ Y=_1442_
.subckt NAND2X1 A=REGs.USR_REGS[3][4] B=_1573_ Y=_4832_
.subckt MUX2X1 A=_1581_ B=_4832_ S=_4827_ Y=_1443_
.subckt NAND2X1 A=REGs.USR_REGS[3][5] B=_1573_ Y=_4833_
.subckt MUX2X1 A=_1583_ B=_4833_ S=_4827_ Y=_1444_
.subckt NAND2X1 A=REGs.USR_REGS[3][6] B=_1573_ Y=_4834_
.subckt MUX2X1 A=_1585_ B=_4834_ S=_4827_ Y=_1445_
.subckt NAND2X1 A=REGs.USR_REGS[3][7] B=_1573_ Y=_4835_
.subckt MUX2X1 A=_1587_ B=_4835_ S=_4827_ Y=_1446_
.subckt NAND2X1 A=REGs.USR_REGS[3][8] B=_1573_ Y=_4836_
.subckt MUX2X1 A=_1589_ B=_4836_ S=_4827_ Y=_1447_
.subckt NAND2X1 A=REGs.USR_REGS[3][9] B=_1573_ Y=_4837_
.subckt MUX2X1 A=_1591_ B=_4837_ S=_4827_ Y=_1448_
.subckt NAND2X1 A=REGs.USR_REGS[3][10] B=_1573_ Y=_4838_
.subckt MUX2X1 A=_1593_ B=_4838_ S=_4827_ Y=_1449_
.subckt NAND2X1 A=REGs.USR_REGS[3][11] B=_1573_ Y=_4839_
.subckt MUX2X1 A=_1595_ B=_4839_ S=_4827_ Y=_1450_
.subckt NAND2X1 A=REGs.USR_REGS[3][12] B=_1573_ Y=_4840_
.subckt MUX2X1 A=_1597_ B=_4840_ S=_4827_ Y=_1451_
.subckt NAND2X1 A=REGs.USR_REGS[3][13] B=_1573_ Y=_4841_
.subckt MUX2X1 A=_1599_ B=_4841_ S=_4827_ Y=_1452_
.subckt NAND2X1 A=REGs.USR_REGS[3][14] B=_1573_ Y=_4842_
.subckt MUX2X1 A=_1601_ B=_4842_ S=_4827_ Y=_1453_
.subckt NAND2X1 A=REGs.USR_REGS[3][15] B=_1573_ Y=_4843_
.subckt MUX2X1 A=_1603_ B=_4843_ S=_4827_ Y=_1454_
.subckt NAND2X1 A=REGs.USR_REGS[3][16] B=_1573_ Y=_4844_
.subckt MUX2X1 A=_1605_ B=_4844_ S=_4827_ Y=_1455_
.subckt NAND2X1 A=REGs.USR_REGS[3][17] B=_1573_ Y=_4845_
.subckt MUX2X1 A=_1607_ B=_4845_ S=_4827_ Y=_1456_
.subckt NAND2X1 A=REGs.USR_REGS[3][18] B=_1573_ Y=_4846_
.subckt MUX2X1 A=_1609_ B=_4846_ S=_4827_ Y=_1457_
.subckt NAND2X1 A=REGs.USR_REGS[3][19] B=_1573_ Y=_4847_
.subckt MUX2X1 A=_1611_ B=_4847_ S=_4827_ Y=_1458_
.subckt NAND2X1 A=REGs.USR_REGS[3][20] B=_1573_ Y=_4848_
.subckt MUX2X1 A=_1613_ B=_4848_ S=_4827_ Y=_1459_
.subckt NAND2X1 A=REGs.USR_REGS[3][21] B=_1573_ Y=_4849_
.subckt MUX2X1 A=_1615_ B=_4849_ S=_4827_ Y=_1460_
.subckt NAND2X1 A=REGs.USR_REGS[3][22] B=_1573_ Y=_4850_
.subckt MUX2X1 A=_1617_ B=_4850_ S=_4827_ Y=_1461_
.subckt NAND2X1 A=REGs.USR_REGS[3][23] B=_1573_ Y=_4851_
.subckt MUX2X1 A=_1619_ B=_4851_ S=_4827_ Y=_1462_
.subckt NAND2X1 A=REGs.USR_REGS[3][24] B=_1573_ Y=_4852_
.subckt MUX2X1 A=_1621_ B=_4852_ S=_4827_ Y=_1463_
.subckt NAND2X1 A=REGs.USR_REGS[3][25] B=_1573_ Y=_4853_
.subckt MUX2X1 A=_1623_ B=_4853_ S=_4827_ Y=_1464_
.subckt NAND2X1 A=REGs.USR_REGS[3][26] B=_1573_ Y=_4854_
.subckt MUX2X1 A=_1625_ B=_4854_ S=_4827_ Y=_1465_
.subckt NAND2X1 A=REGs.USR_REGS[3][27] B=_1573_ Y=_4855_
.subckt MUX2X1 A=_1627_ B=_4855_ S=_4827_ Y=_1466_
.subckt NAND2X1 A=REGs.USR_REGS[3][28] B=_1573_ Y=_4856_
.subckt MUX2X1 A=_1629_ B=_4856_ S=_4827_ Y=_1467_
.subckt NAND2X1 A=REGs.USR_REGS[3][29] B=_1573_ Y=_4857_
.subckt MUX2X1 A=_1631_ B=_4857_ S=_4827_ Y=_1468_
.subckt NAND2X1 A=REGs.USR_REGS[3][30] B=_1573_ Y=_4858_
.subckt MUX2X1 A=_1633_ B=_4858_ S=_4827_ Y=_1469_
.subckt NAND2X1 A=REGs.USR_REGS[3][31] B=_1573_ Y=_4859_
.subckt MUX2X1 A=_1635_ B=_4859_ S=_4827_ Y=_1470_
.subckt NOR2X1 A=_4360_ B=_1569_ Y=_4860_
.subckt NAND2X1 A=REGs.USR_REGS[2][0] B=_1573_ Y=_4861_
.subckt MUX2X1 A=_1567_ B=_4861_ S=_4860_ Y=_1471_
.subckt NAND2X1 A=REGs.USR_REGS[2][1] B=_1573_ Y=_4862_
.subckt MUX2X1 A=_1575_ B=_4862_ S=_4860_ Y=_1472_
.subckt NAND2X1 A=REGs.USR_REGS[2][2] B=_1573_ Y=_4863_
.subckt MUX2X1 A=_1577_ B=_4863_ S=_4860_ Y=_1473_
.subckt NAND2X1 A=REGs.USR_REGS[2][3] B=_1573_ Y=_4864_
.subckt MUX2X1 A=_1579_ B=_4864_ S=_4860_ Y=_1474_
.subckt NAND2X1 A=REGs.USR_REGS[2][4] B=_1573_ Y=_4865_
.subckt MUX2X1 A=_1581_ B=_4865_ S=_4860_ Y=_1475_
.subckt NAND2X1 A=REGs.USR_REGS[2][5] B=_1573_ Y=_4866_
.subckt MUX2X1 A=_1583_ B=_4866_ S=_4860_ Y=_1476_
.subckt NAND2X1 A=REGs.USR_REGS[2][6] B=_1573_ Y=_4867_
.subckt MUX2X1 A=_1585_ B=_4867_ S=_4860_ Y=_1477_
.subckt NAND2X1 A=REGs.USR_REGS[2][7] B=_1573_ Y=_4868_
.subckt MUX2X1 A=_1587_ B=_4868_ S=_4860_ Y=_1478_
.subckt NAND2X1 A=REGs.USR_REGS[2][8] B=_1573_ Y=_4869_
.subckt MUX2X1 A=_1589_ B=_4869_ S=_4860_ Y=_1479_
.subckt NAND2X1 A=REGs.USR_REGS[2][9] B=_1573_ Y=_4870_
.subckt MUX2X1 A=_1591_ B=_4870_ S=_4860_ Y=_1480_
.subckt NAND2X1 A=REGs.USR_REGS[2][10] B=_1573_ Y=_4871_
.subckt MUX2X1 A=_1593_ B=_4871_ S=_4860_ Y=_1481_
.subckt NAND2X1 A=REGs.USR_REGS[2][11] B=_1573_ Y=_4872_
.subckt MUX2X1 A=_1595_ B=_4872_ S=_4860_ Y=_1482_
.subckt NAND2X1 A=REGs.USR_REGS[2][12] B=_1573_ Y=_4873_
.subckt MUX2X1 A=_1597_ B=_4873_ S=_4860_ Y=_1483_
.subckt NAND2X1 A=REGs.USR_REGS[2][13] B=_1573_ Y=_4874_
.subckt MUX2X1 A=_1599_ B=_4874_ S=_4860_ Y=_1484_
.subckt NAND2X1 A=REGs.USR_REGS[2][14] B=_1573_ Y=_4875_
.subckt MUX2X1 A=_1601_ B=_4875_ S=_4860_ Y=_1485_
.subckt NAND2X1 A=REGs.USR_REGS[2][15] B=_1573_ Y=_4876_
.subckt MUX2X1 A=_1603_ B=_4876_ S=_4860_ Y=_1486_
.subckt NAND2X1 A=REGs.USR_REGS[2][16] B=_1573_ Y=_4877_
.subckt MUX2X1 A=_1605_ B=_4877_ S=_4860_ Y=_1487_
.subckt NAND2X1 A=REGs.USR_REGS[2][17] B=_1573_ Y=_4878_
.subckt MUX2X1 A=_1607_ B=_4878_ S=_4860_ Y=_1488_
.subckt NAND2X1 A=REGs.USR_REGS[2][18] B=_1573_ Y=_4879_
.subckt MUX2X1 A=_1609_ B=_4879_ S=_4860_ Y=_1489_
.subckt NAND2X1 A=REGs.USR_REGS[2][19] B=_1573_ Y=_4880_
.subckt MUX2X1 A=_1611_ B=_4880_ S=_4860_ Y=_1490_
.subckt NAND2X1 A=REGs.USR_REGS[2][20] B=_1573_ Y=_4881_
.subckt MUX2X1 A=_1613_ B=_4881_ S=_4860_ Y=_1491_
.subckt NAND2X1 A=REGs.USR_REGS[2][21] B=_1573_ Y=_4882_
.subckt MUX2X1 A=_1615_ B=_4882_ S=_4860_ Y=_1492_
.subckt NAND2X1 A=REGs.USR_REGS[2][22] B=_1573_ Y=_4883_
.subckt MUX2X1 A=_1617_ B=_4883_ S=_4860_ Y=_1493_
.subckt NAND2X1 A=REGs.USR_REGS[2][23] B=_1573_ Y=_4884_
.subckt MUX2X1 A=_1619_ B=_4884_ S=_4860_ Y=_1494_
.subckt NAND2X1 A=REGs.USR_REGS[2][24] B=_1573_ Y=_4885_
.subckt MUX2X1 A=_1621_ B=_4885_ S=_4860_ Y=_1495_
.subckt NAND2X1 A=REGs.USR_REGS[2][25] B=_1573_ Y=_4886_
.subckt MUX2X1 A=_1623_ B=_4886_ S=_4860_ Y=_1496_
.subckt NAND2X1 A=REGs.USR_REGS[2][26] B=_1573_ Y=_4887_
.subckt MUX2X1 A=_1625_ B=_4887_ S=_4860_ Y=_1497_
.subckt NAND2X1 A=REGs.USR_REGS[2][27] B=_1573_ Y=_4888_
.subckt MUX2X1 A=_1627_ B=_4888_ S=_4860_ Y=_1498_
.subckt NAND2X1 A=REGs.USR_REGS[2][28] B=_1573_ Y=_4889_
.subckt MUX2X1 A=_1629_ B=_4889_ S=_4860_ Y=_1499_
.subckt NAND2X1 A=REGs.USR_REGS[2][29] B=_1573_ Y=_4890_
.subckt MUX2X1 A=_1631_ B=_4890_ S=_4860_ Y=_1500_
.subckt NAND2X1 A=REGs.USR_REGS[2][30] B=_1573_ Y=_4891_
.subckt MUX2X1 A=_1633_ B=_4891_ S=_4860_ Y=_1501_
.subckt NAND2X1 A=REGs.USR_REGS[2][31] B=_1573_ Y=_4892_
.subckt MUX2X1 A=_1635_ B=_4892_ S=_4860_ Y=_1502_
.subckt NOR2X1 A=_4495_ B=_4324_ Y=_4893_
.subckt NAND2X1 A=REGs.REGS[7][0] B=_1573_ Y=_4894_
.subckt MUX2X1 A=_1567_ B=_4894_ S=_4893_ Y=_1503_
.subckt NAND2X1 A=REGs.REGS[7][1] B=_1573_ Y=_4895_
.subckt MUX2X1 A=_1575_ B=_4895_ S=_4893_ Y=_1504_
.subckt NAND2X1 A=REGs.REGS[7][2] B=_1573_ Y=_4896_
.subckt MUX2X1 A=_1577_ B=_4896_ S=_4893_ Y=_1505_
.subckt NAND2X1 A=REGs.REGS[7][3] B=_1573_ Y=_4897_
.subckt MUX2X1 A=_1579_ B=_4897_ S=_4893_ Y=_1506_
.subckt NAND2X1 A=REGs.REGS[7][4] B=_1573_ Y=_4898_
.subckt MUX2X1 A=_1581_ B=_4898_ S=_4893_ Y=_1507_
.subckt NAND2X1 A=REGs.REGS[7][5] B=_1573_ Y=_4899_
.subckt MUX2X1 A=_1583_ B=_4899_ S=_4893_ Y=_1508_
.subckt NAND2X1 A=REGs.REGS[7][6] B=_1573_ Y=_4900_
.subckt MUX2X1 A=_1585_ B=_4900_ S=_4893_ Y=_1509_
.subckt NAND2X1 A=REGs.REGS[7][7] B=_1573_ Y=_4901_
.subckt MUX2X1 A=_1587_ B=_4901_ S=_4893_ Y=_1510_
.subckt NAND2X1 A=REGs.REGS[7][8] B=_1573_ Y=_4902_
.subckt MUX2X1 A=_1589_ B=_4902_ S=_4893_ Y=_1511_
.subckt NAND2X1 A=REGs.REGS[7][9] B=_1573_ Y=_4903_
.subckt MUX2X1 A=_1591_ B=_4903_ S=_4893_ Y=_1512_
.subckt NAND2X1 A=REGs.REGS[7][10] B=_1573_ Y=_4904_
.subckt MUX2X1 A=_1593_ B=_4904_ S=_4893_ Y=_1513_
.subckt NAND2X1 A=REGs.REGS[7][11] B=_1573_ Y=_4905_
.subckt MUX2X1 A=_1595_ B=_4905_ S=_4893_ Y=_1514_
.subckt NAND2X1 A=REGs.REGS[7][12] B=_1573_ Y=_4906_
.subckt MUX2X1 A=_1597_ B=_4906_ S=_4893_ Y=_1515_
.subckt NAND2X1 A=REGs.REGS[7][13] B=_1573_ Y=_4907_
.subckt MUX2X1 A=_1599_ B=_4907_ S=_4893_ Y=_1516_
.subckt NAND2X1 A=REGs.REGS[7][14] B=_1573_ Y=_4908_
.subckt MUX2X1 A=_1601_ B=_4908_ S=_4893_ Y=_1517_
.subckt NAND2X1 A=REGs.REGS[7][15] B=_1573_ Y=_4909_
.subckt MUX2X1 A=_1603_ B=_4909_ S=_4893_ Y=_1518_
.subckt NAND2X1 A=REGs.REGS[7][16] B=_1573_ Y=_4910_
.subckt MUX2X1 A=_1605_ B=_4910_ S=_4893_ Y=_1519_
.subckt NAND2X1 A=REGs.REGS[7][17] B=_1573_ Y=_4911_
.subckt MUX2X1 A=_1607_ B=_4911_ S=_4893_ Y=_1520_
.subckt NAND2X1 A=REGs.REGS[7][18] B=_1573_ Y=_4912_
.subckt MUX2X1 A=_1609_ B=_4912_ S=_4893_ Y=_1521_
.subckt NAND2X1 A=REGs.REGS[7][19] B=_1573_ Y=_4913_
.subckt MUX2X1 A=_1611_ B=_4913_ S=_4893_ Y=_1522_
.subckt NAND2X1 A=REGs.REGS[7][20] B=_1573_ Y=_4914_
.subckt MUX2X1 A=_1613_ B=_4914_ S=_4893_ Y=_1523_
.subckt NAND2X1 A=REGs.REGS[7][21] B=_1573_ Y=_4915_
.subckt MUX2X1 A=_1615_ B=_4915_ S=_4893_ Y=_1524_
.subckt NAND2X1 A=REGs.REGS[7][22] B=_1573_ Y=_4916_
.subckt MUX2X1 A=_1617_ B=_4916_ S=_4893_ Y=_1525_
.subckt NAND2X1 A=REGs.REGS[7][23] B=_1573_ Y=_4917_
.subckt MUX2X1 A=_1619_ B=_4917_ S=_4893_ Y=_1526_
.subckt NAND2X1 A=REGs.REGS[7][24] B=_1573_ Y=_4918_
.subckt MUX2X1 A=_1621_ B=_4918_ S=_4893_ Y=_1527_
.subckt NAND2X1 A=REGs.REGS[7][25] B=_1573_ Y=_4919_
.subckt MUX2X1 A=_1623_ B=_4919_ S=_4893_ Y=_1528_
.subckt NAND2X1 A=REGs.REGS[7][26] B=_1573_ Y=_4920_
.subckt MUX2X1 A=_1625_ B=_4920_ S=_4893_ Y=_1529_
.subckt NAND2X1 A=REGs.REGS[7][27] B=_1573_ Y=_4921_
.subckt MUX2X1 A=_1627_ B=_4921_ S=_4893_ Y=_1530_
.subckt NAND2X1 A=REGs.REGS[7][28] B=_1573_ Y=_4922_
.subckt MUX2X1 A=_1629_ B=_4922_ S=_4893_ Y=_1531_
.subckt NAND2X1 A=REGs.REGS[7][29] B=_1573_ Y=_4923_
.subckt MUX2X1 A=_1631_ B=_4923_ S=_4893_ Y=_1532_
.subckt NAND2X1 A=REGs.REGS[7][30] B=_1573_ Y=_4924_
.subckt MUX2X1 A=_1633_ B=_4924_ S=_4893_ Y=_1533_
.subckt NAND2X1 A=REGs.REGS[7][31] B=_1573_ Y=_4925_
.subckt MUX2X1 A=_1635_ B=_4925_ S=_4893_ Y=_1534_
.subckt NOR2X1 A=_4290_ B=_4495_ Y=_4926_
.subckt NAND2X1 A=REGs.REGS[5][0] B=_1573_ Y=_4927_
.subckt MUX2X1 A=_1567_ B=_4927_ S=_4926_ Y=_1535_
.subckt NAND2X1 A=REGs.REGS[5][1] B=_1573_ Y=_4928_
.subckt MUX2X1 A=_1575_ B=_4928_ S=_4926_ Y=_1536_
.subckt NAND2X1 A=REGs.REGS[5][2] B=_1573_ Y=_4929_
.subckt MUX2X1 A=_1577_ B=_4929_ S=_4926_ Y=_1537_
.subckt NAND2X1 A=REGs.REGS[5][3] B=_1573_ Y=_4930_
.subckt MUX2X1 A=_1579_ B=_4930_ S=_4926_ Y=_1538_
.subckt NAND2X1 A=REGs.REGS[5][4] B=_1573_ Y=_4931_
.subckt MUX2X1 A=_1581_ B=_4931_ S=_4926_ Y=_1539_
.subckt NAND2X1 A=REGs.REGS[5][5] B=_1573_ Y=_4932_
.subckt MUX2X1 A=_1583_ B=_4932_ S=_4926_ Y=_1540_
.subckt NAND2X1 A=REGs.REGS[5][6] B=_1573_ Y=_4933_
.subckt MUX2X1 A=_1585_ B=_4933_ S=_4926_ Y=_1541_
.subckt NAND2X1 A=REGs.REGS[5][7] B=_1573_ Y=_4934_
.subckt MUX2X1 A=_1587_ B=_4934_ S=_4926_ Y=_1542_
.subckt NAND2X1 A=REGs.REGS[5][8] B=_1573_ Y=_4935_
.subckt MUX2X1 A=_1589_ B=_4935_ S=_4926_ Y=_1543_
.subckt NAND2X1 A=REGs.REGS[5][9] B=_1573_ Y=_4936_
.subckt MUX2X1 A=_1591_ B=_4936_ S=_4926_ Y=_1544_
.subckt NAND2X1 A=REGs.REGS[5][10] B=_1573_ Y=_4937_
.subckt MUX2X1 A=_1593_ B=_4937_ S=_4926_ Y=_1545_
.subckt NAND2X1 A=REGs.REGS[5][11] B=_1573_ Y=_4938_
.subckt MUX2X1 A=_1595_ B=_4938_ S=_4926_ Y=_1546_
.subckt NAND2X1 A=REGs.REGS[5][12] B=_1573_ Y=_4939_
.subckt MUX2X1 A=_1597_ B=_4939_ S=_4926_ Y=_1547_
.subckt NAND2X1 A=REGs.REGS[5][13] B=_1573_ Y=_4940_
.subckt MUX2X1 A=_1599_ B=_4940_ S=_4926_ Y=_1548_
.subckt NAND2X1 A=REGs.REGS[5][14] B=_1573_ Y=_4941_
.subckt MUX2X1 A=_1601_ B=_4941_ S=_4926_ Y=_1549_
.subckt NAND2X1 A=REGs.REGS[5][15] B=_1573_ Y=_4942_
.subckt MUX2X1 A=_1603_ B=_4942_ S=_4926_ Y=_1550_
.subckt NAND2X1 A=REGs.REGS[5][16] B=_1573_ Y=_4943_
.subckt MUX2X1 A=_1605_ B=_4943_ S=_4926_ Y=_1551_
.subckt NAND2X1 A=REGs.REGS[5][17] B=_1573_ Y=_4944_
.subckt MUX2X1 A=_1607_ B=_4944_ S=_4926_ Y=_1552_
.subckt NAND2X1 A=REGs.REGS[5][18] B=_1573_ Y=_4945_
.subckt MUX2X1 A=_1609_ B=_4945_ S=_4926_ Y=_1553_
.subckt NAND2X1 A=REGs.REGS[5][19] B=_1573_ Y=_4946_
.subckt MUX2X1 A=_1611_ B=_4946_ S=_4926_ Y=_1554_
.subckt NAND2X1 A=REGs.REGS[5][20] B=_1573_ Y=_4947_
.subckt MUX2X1 A=_1613_ B=_4947_ S=_4926_ Y=_1555_
.subckt NAND2X1 A=REGs.REGS[5][21] B=_1573_ Y=_4948_
.subckt MUX2X1 A=_1615_ B=_4948_ S=_4926_ Y=_1556_
.subckt NAND2X1 A=REGs.REGS[5][22] B=_1573_ Y=_4949_
.subckt MUX2X1 A=_1617_ B=_4949_ S=_4926_ Y=_1557_
.subckt NAND2X1 A=REGs.REGS[5][23] B=_1573_ Y=_4950_
.subckt MUX2X1 A=_1619_ B=_4950_ S=_4926_ Y=_1558_
.subckt NAND2X1 A=REGs.REGS[5][24] B=_1573_ Y=_4951_
.subckt MUX2X1 A=_1621_ B=_4951_ S=_4926_ Y=_1559_
.subckt NAND2X1 A=REGs.REGS[5][25] B=_1573_ Y=_4952_
.subckt MUX2X1 A=_1623_ B=_4952_ S=_4926_ Y=_1560_
.subckt NAND2X1 A=REGs.REGS[5][26] B=_1573_ Y=_4953_
.subckt MUX2X1 A=_1625_ B=_4953_ S=_4926_ Y=_1561_
.subckt NAND2X1 A=REGs.REGS[5][27] B=_1573_ Y=_4954_
.subckt MUX2X1 A=_1627_ B=_4954_ S=_4926_ Y=_1562_
.subckt NAND2X1 A=REGs.REGS[5][28] B=_1573_ Y=_4955_
.subckt MUX2X1 A=_1629_ B=_4955_ S=_4926_ Y=_1563_
.subckt NAND2X1 A=REGs.REGS[5][29] B=_1573_ Y=_4956_
.subckt MUX2X1 A=_1631_ B=_4956_ S=_4926_ Y=_1564_
.subckt NAND2X1 A=REGs.REGS[5][30] B=_1573_ Y=_4957_
.subckt MUX2X1 A=_1633_ B=_4957_ S=_4926_ Y=_1565_
.subckt NAND2X1 A=REGs.REGS[5][31] B=_1573_ Y=_4958_
.subckt MUX2X1 A=_1635_ B=_4958_ S=_4926_ Y=_1566_
.subckt DFFPOSX1 CLK=clk D=_1023_ Q=REGs.FIRQ_REGS[3][0]
.subckt DFFPOSX1 CLK=clk D=_1024_ Q=REGs.FIRQ_REGS[3][1]
.subckt DFFPOSX1 CLK=clk D=_1025_ Q=REGs.FIRQ_REGS[3][2]
.subckt DFFPOSX1 CLK=clk D=_1026_ Q=REGs.FIRQ_REGS[3][3]
.subckt DFFPOSX1 CLK=clk D=_1027_ Q=REGs.FIRQ_REGS[3][4]
.subckt DFFPOSX1 CLK=clk D=_1028_ Q=REGs.FIRQ_REGS[3][5]
.subckt DFFPOSX1 CLK=clk D=_1029_ Q=REGs.FIRQ_REGS[3][6]
.subckt DFFPOSX1 CLK=clk D=_1030_ Q=REGs.FIRQ_REGS[3][7]
.subckt DFFPOSX1 CLK=clk D=_1031_ Q=REGs.FIRQ_REGS[3][8]
.subckt DFFPOSX1 CLK=clk D=_1032_ Q=REGs.FIRQ_REGS[3][9]
.subckt DFFPOSX1 CLK=clk D=_1033_ Q=REGs.FIRQ_REGS[3][10]
.subckt DFFPOSX1 CLK=clk D=_1034_ Q=REGs.FIRQ_REGS[3][11]
.subckt DFFPOSX1 CLK=clk D=_1035_ Q=REGs.FIRQ_REGS[3][12]
.subckt DFFPOSX1 CLK=clk D=_1036_ Q=REGs.FIRQ_REGS[3][13]
.subckt DFFPOSX1 CLK=clk D=_1037_ Q=REGs.FIRQ_REGS[3][14]
.subckt DFFPOSX1 CLK=clk D=_1038_ Q=REGs.FIRQ_REGS[3][15]
.subckt DFFPOSX1 CLK=clk D=_1039_ Q=REGs.FIRQ_REGS[3][16]
.subckt DFFPOSX1 CLK=clk D=_1040_ Q=REGs.FIRQ_REGS[3][17]
.subckt DFFPOSX1 CLK=clk D=_1041_ Q=REGs.FIRQ_REGS[3][18]
.subckt DFFPOSX1 CLK=clk D=_1042_ Q=REGs.FIRQ_REGS[3][19]
.subckt DFFPOSX1 CLK=clk D=_1043_ Q=REGs.FIRQ_REGS[3][20]
.subckt DFFPOSX1 CLK=clk D=_1044_ Q=REGs.FIRQ_REGS[3][21]
.subckt DFFPOSX1 CLK=clk D=_1045_ Q=REGs.FIRQ_REGS[3][22]
.subckt DFFPOSX1 CLK=clk D=_1046_ Q=REGs.FIRQ_REGS[3][23]
.subckt DFFPOSX1 CLK=clk D=_1047_ Q=REGs.FIRQ_REGS[3][24]
.subckt DFFPOSX1 CLK=clk D=_1048_ Q=REGs.FIRQ_REGS[3][25]
.subckt DFFPOSX1 CLK=clk D=_1049_ Q=REGs.FIRQ_REGS[3][26]
.subckt DFFPOSX1 CLK=clk D=_1050_ Q=REGs.FIRQ_REGS[3][27]
.subckt DFFPOSX1 CLK=clk D=_1051_ Q=REGs.FIRQ_REGS[3][28]
.subckt DFFPOSX1 CLK=clk D=_1052_ Q=REGs.FIRQ_REGS[3][29]
.subckt DFFPOSX1 CLK=clk D=_1053_ Q=REGs.FIRQ_REGS[3][30]
.subckt DFFPOSX1 CLK=clk D=_1054_ Q=REGs.FIRQ_REGS[3][31]
.subckt DFFPOSX1 CLK=clk D=_1343_ Q=REGs.FIRQ_REGS[6][0]
.subckt DFFPOSX1 CLK=clk D=_1344_ Q=REGs.FIRQ_REGS[6][1]
.subckt DFFPOSX1 CLK=clk D=_1345_ Q=REGs.FIRQ_REGS[6][2]
.subckt DFFPOSX1 CLK=clk D=_1346_ Q=REGs.FIRQ_REGS[6][3]
.subckt DFFPOSX1 CLK=clk D=_1347_ Q=REGs.FIRQ_REGS[6][4]
.subckt DFFPOSX1 CLK=clk D=_1348_ Q=REGs.FIRQ_REGS[6][5]
.subckt DFFPOSX1 CLK=clk D=_1349_ Q=REGs.FIRQ_REGS[6][6]
.subckt DFFPOSX1 CLK=clk D=_1350_ Q=REGs.FIRQ_REGS[6][7]
.subckt DFFPOSX1 CLK=clk D=_1351_ Q=REGs.FIRQ_REGS[6][8]
.subckt DFFPOSX1 CLK=clk D=_1352_ Q=REGs.FIRQ_REGS[6][9]
.subckt DFFPOSX1 CLK=clk D=_1353_ Q=REGs.FIRQ_REGS[6][10]
.subckt DFFPOSX1 CLK=clk D=_1354_ Q=REGs.FIRQ_REGS[6][11]
.subckt DFFPOSX1 CLK=clk D=_1355_ Q=REGs.FIRQ_REGS[6][12]
.subckt DFFPOSX1 CLK=clk D=_1356_ Q=REGs.FIRQ_REGS[6][13]
.subckt DFFPOSX1 CLK=clk D=_1357_ Q=REGs.FIRQ_REGS[6][14]
.subckt DFFPOSX1 CLK=clk D=_1358_ Q=REGs.FIRQ_REGS[6][15]
.subckt DFFPOSX1 CLK=clk D=_1359_ Q=REGs.FIRQ_REGS[6][16]
.subckt DFFPOSX1 CLK=clk D=_1360_ Q=REGs.FIRQ_REGS[6][17]
.subckt DFFPOSX1 CLK=clk D=_1361_ Q=REGs.FIRQ_REGS[6][18]
.subckt DFFPOSX1 CLK=clk D=_1362_ Q=REGs.FIRQ_REGS[6][19]
.subckt DFFPOSX1 CLK=clk D=_1363_ Q=REGs.FIRQ_REGS[6][20]
.subckt DFFPOSX1 CLK=clk D=_1364_ Q=REGs.FIRQ_REGS[6][21]
.subckt DFFPOSX1 CLK=clk D=_1365_ Q=REGs.FIRQ_REGS[6][22]
.subckt DFFPOSX1 CLK=clk D=_1366_ Q=REGs.FIRQ_REGS[6][23]
.subckt DFFPOSX1 CLK=clk D=_1367_ Q=REGs.FIRQ_REGS[6][24]
.subckt DFFPOSX1 CLK=clk D=_1368_ Q=REGs.FIRQ_REGS[6][25]
.subckt DFFPOSX1 CLK=clk D=_1369_ Q=REGs.FIRQ_REGS[6][26]
.subckt DFFPOSX1 CLK=clk D=_1370_ Q=REGs.FIRQ_REGS[6][27]
.subckt DFFPOSX1 CLK=clk D=_1371_ Q=REGs.FIRQ_REGS[6][28]
.subckt DFFPOSX1 CLK=clk D=_1372_ Q=REGs.FIRQ_REGS[6][29]
.subckt DFFPOSX1 CLK=clk D=_1373_ Q=REGs.FIRQ_REGS[6][30]
.subckt DFFPOSX1 CLK=clk D=_1374_ Q=REGs.FIRQ_REGS[6][31]
.subckt DFFPOSX1 CLK=clk D=_1055_ Q=REGs.FIRQ_REGS[1][0]
.subckt DFFPOSX1 CLK=clk D=_1056_ Q=REGs.FIRQ_REGS[1][1]
.subckt DFFPOSX1 CLK=clk D=_1057_ Q=REGs.FIRQ_REGS[1][2]
.subckt DFFPOSX1 CLK=clk D=_1058_ Q=REGs.FIRQ_REGS[1][3]
.subckt DFFPOSX1 CLK=clk D=_1059_ Q=REGs.FIRQ_REGS[1][4]
.subckt DFFPOSX1 CLK=clk D=_1060_ Q=REGs.FIRQ_REGS[1][5]
.subckt DFFPOSX1 CLK=clk D=_1061_ Q=REGs.FIRQ_REGS[1][6]
.subckt DFFPOSX1 CLK=clk D=_1062_ Q=REGs.FIRQ_REGS[1][7]
.subckt DFFPOSX1 CLK=clk D=_1063_ Q=REGs.FIRQ_REGS[1][8]
.subckt DFFPOSX1 CLK=clk D=_1064_ Q=REGs.FIRQ_REGS[1][9]
.subckt DFFPOSX1 CLK=clk D=_1065_ Q=REGs.FIRQ_REGS[1][10]
.subckt DFFPOSX1 CLK=clk D=_1066_ Q=REGs.FIRQ_REGS[1][11]
.subckt DFFPOSX1 CLK=clk D=_1067_ Q=REGs.FIRQ_REGS[1][12]
.subckt DFFPOSX1 CLK=clk D=_1068_ Q=REGs.FIRQ_REGS[1][13]
.subckt DFFPOSX1 CLK=clk D=_1069_ Q=REGs.FIRQ_REGS[1][14]
.subckt DFFPOSX1 CLK=clk D=_1070_ Q=REGs.FIRQ_REGS[1][15]
.subckt DFFPOSX1 CLK=clk D=_1071_ Q=REGs.FIRQ_REGS[1][16]
.subckt DFFPOSX1 CLK=clk D=_1072_ Q=REGs.FIRQ_REGS[1][17]
.subckt DFFPOSX1 CLK=clk D=_1073_ Q=REGs.FIRQ_REGS[1][18]
.subckt DFFPOSX1 CLK=clk D=_1074_ Q=REGs.FIRQ_REGS[1][19]
.subckt DFFPOSX1 CLK=clk D=_1075_ Q=REGs.FIRQ_REGS[1][20]
.subckt DFFPOSX1 CLK=clk D=_1076_ Q=REGs.FIRQ_REGS[1][21]
.subckt DFFPOSX1 CLK=clk D=_1077_ Q=REGs.FIRQ_REGS[1][22]
.subckt DFFPOSX1 CLK=clk D=_1078_ Q=REGs.FIRQ_REGS[1][23]
.subckt DFFPOSX1 CLK=clk D=_1079_ Q=REGs.FIRQ_REGS[1][24]
.subckt DFFPOSX1 CLK=clk D=_1080_ Q=REGs.FIRQ_REGS[1][25]
.subckt DFFPOSX1 CLK=clk D=_1081_ Q=REGs.FIRQ_REGS[1][26]
.subckt DFFPOSX1 CLK=clk D=_1082_ Q=REGs.FIRQ_REGS[1][27]
.subckt DFFPOSX1 CLK=clk D=_1083_ Q=REGs.FIRQ_REGS[1][28]
.subckt DFFPOSX1 CLK=clk D=_1084_ Q=REGs.FIRQ_REGS[1][29]
.subckt DFFPOSX1 CLK=clk D=_1085_ Q=REGs.FIRQ_REGS[1][30]
.subckt DFFPOSX1 CLK=clk D=_1086_ Q=REGs.FIRQ_REGS[1][31]
.subckt DFFPOSX1 CLK=clk D=_991_ Q=REGs.FIRQ_REGS[2][0]
.subckt DFFPOSX1 CLK=clk D=_992_ Q=REGs.FIRQ_REGS[2][1]
.subckt DFFPOSX1 CLK=clk D=_993_ Q=REGs.FIRQ_REGS[2][2]
.subckt DFFPOSX1 CLK=clk D=_994_ Q=REGs.FIRQ_REGS[2][3]
.subckt DFFPOSX1 CLK=clk D=_995_ Q=REGs.FIRQ_REGS[2][4]
.subckt DFFPOSX1 CLK=clk D=_996_ Q=REGs.FIRQ_REGS[2][5]
.subckt DFFPOSX1 CLK=clk D=_997_ Q=REGs.FIRQ_REGS[2][6]
.subckt DFFPOSX1 CLK=clk D=_998_ Q=REGs.FIRQ_REGS[2][7]
.subckt DFFPOSX1 CLK=clk D=_999_ Q=REGs.FIRQ_REGS[2][8]
.subckt DFFPOSX1 CLK=clk D=_1000_ Q=REGs.FIRQ_REGS[2][9]
.subckt DFFPOSX1 CLK=clk D=_1001_ Q=REGs.FIRQ_REGS[2][10]
.subckt DFFPOSX1 CLK=clk D=_1002_ Q=REGs.FIRQ_REGS[2][11]
.subckt DFFPOSX1 CLK=clk D=_1003_ Q=REGs.FIRQ_REGS[2][12]
.subckt DFFPOSX1 CLK=clk D=_1004_ Q=REGs.FIRQ_REGS[2][13]
.subckt DFFPOSX1 CLK=clk D=_1005_ Q=REGs.FIRQ_REGS[2][14]
.subckt DFFPOSX1 CLK=clk D=_1006_ Q=REGs.FIRQ_REGS[2][15]
.subckt DFFPOSX1 CLK=clk D=_1007_ Q=REGs.FIRQ_REGS[2][16]
.subckt DFFPOSX1 CLK=clk D=_1008_ Q=REGs.FIRQ_REGS[2][17]
.subckt DFFPOSX1 CLK=clk D=_1009_ Q=REGs.FIRQ_REGS[2][18]
.subckt DFFPOSX1 CLK=clk D=_1010_ Q=REGs.FIRQ_REGS[2][19]
.subckt DFFPOSX1 CLK=clk D=_1011_ Q=REGs.FIRQ_REGS[2][20]
.subckt DFFPOSX1 CLK=clk D=_1012_ Q=REGs.FIRQ_REGS[2][21]
.subckt DFFPOSX1 CLK=clk D=_1013_ Q=REGs.FIRQ_REGS[2][22]
.subckt DFFPOSX1 CLK=clk D=_1014_ Q=REGs.FIRQ_REGS[2][23]
.subckt DFFPOSX1 CLK=clk D=_1015_ Q=REGs.FIRQ_REGS[2][24]
.subckt DFFPOSX1 CLK=clk D=_1016_ Q=REGs.FIRQ_REGS[2][25]
.subckt DFFPOSX1 CLK=clk D=_1017_ Q=REGs.FIRQ_REGS[2][26]
.subckt DFFPOSX1 CLK=clk D=_1018_ Q=REGs.FIRQ_REGS[2][27]
.subckt DFFPOSX1 CLK=clk D=_1019_ Q=REGs.FIRQ_REGS[2][28]
.subckt DFFPOSX1 CLK=clk D=_1020_ Q=REGs.FIRQ_REGS[2][29]
.subckt DFFPOSX1 CLK=clk D=_1021_ Q=REGs.FIRQ_REGS[2][30]
.subckt DFFPOSX1 CLK=clk D=_1022_ Q=REGs.FIRQ_REGS[2][31]
.subckt DFFPOSX1 CLK=clk D=_1183_ Q=REGs.REGS[3][0]
.subckt DFFPOSX1 CLK=clk D=_1184_ Q=REGs.REGS[3][1]
.subckt DFFPOSX1 CLK=clk D=_1185_ Q=REGs.REGS[3][2]
.subckt DFFPOSX1 CLK=clk D=_1186_ Q=REGs.REGS[3][3]
.subckt DFFPOSX1 CLK=clk D=_1187_ Q=REGs.REGS[3][4]
.subckt DFFPOSX1 CLK=clk D=_1188_ Q=REGs.REGS[3][5]
.subckt DFFPOSX1 CLK=clk D=_1189_ Q=REGs.REGS[3][6]
.subckt DFFPOSX1 CLK=clk D=_1190_ Q=REGs.REGS[3][7]
.subckt DFFPOSX1 CLK=clk D=_1191_ Q=REGs.REGS[3][8]
.subckt DFFPOSX1 CLK=clk D=_1192_ Q=REGs.REGS[3][9]
.subckt DFFPOSX1 CLK=clk D=_1193_ Q=REGs.REGS[3][10]
.subckt DFFPOSX1 CLK=clk D=_1194_ Q=REGs.REGS[3][11]
.subckt DFFPOSX1 CLK=clk D=_1195_ Q=REGs.REGS[3][12]
.subckt DFFPOSX1 CLK=clk D=_1196_ Q=REGs.REGS[3][13]
.subckt DFFPOSX1 CLK=clk D=_1197_ Q=REGs.REGS[3][14]
.subckt DFFPOSX1 CLK=clk D=_1198_ Q=REGs.REGS[3][15]
.subckt DFFPOSX1 CLK=clk D=_1199_ Q=REGs.REGS[3][16]
.subckt DFFPOSX1 CLK=clk D=_1200_ Q=REGs.REGS[3][17]
.subckt DFFPOSX1 CLK=clk D=_1201_ Q=REGs.REGS[3][18]
.subckt DFFPOSX1 CLK=clk D=_1202_ Q=REGs.REGS[3][19]
.subckt DFFPOSX1 CLK=clk D=_1203_ Q=REGs.REGS[3][20]
.subckt DFFPOSX1 CLK=clk D=_1204_ Q=REGs.REGS[3][21]
.subckt DFFPOSX1 CLK=clk D=_1205_ Q=REGs.REGS[3][22]
.subckt DFFPOSX1 CLK=clk D=_1206_ Q=REGs.REGS[3][23]
.subckt DFFPOSX1 CLK=clk D=_1207_ Q=REGs.REGS[3][24]
.subckt DFFPOSX1 CLK=clk D=_1208_ Q=REGs.REGS[3][25]
.subckt DFFPOSX1 CLK=clk D=_1209_ Q=REGs.REGS[3][26]
.subckt DFFPOSX1 CLK=clk D=_1210_ Q=REGs.REGS[3][27]
.subckt DFFPOSX1 CLK=clk D=_1211_ Q=REGs.REGS[3][28]
.subckt DFFPOSX1 CLK=clk D=_1212_ Q=REGs.REGS[3][29]
.subckt DFFPOSX1 CLK=clk D=_1213_ Q=REGs.REGS[3][30]
.subckt DFFPOSX1 CLK=clk D=_1214_ Q=REGs.REGS[3][31]
.subckt DFFPOSX1 CLK=clk D=_1151_ Q=REGs.REGS[4][0]
.subckt DFFPOSX1 CLK=clk D=_1152_ Q=REGs.REGS[4][1]
.subckt DFFPOSX1 CLK=clk D=_1153_ Q=REGs.REGS[4][2]
.subckt DFFPOSX1 CLK=clk D=_1154_ Q=REGs.REGS[4][3]
.subckt DFFPOSX1 CLK=clk D=_1155_ Q=REGs.REGS[4][4]
.subckt DFFPOSX1 CLK=clk D=_1156_ Q=REGs.REGS[4][5]
.subckt DFFPOSX1 CLK=clk D=_1157_ Q=REGs.REGS[4][6]
.subckt DFFPOSX1 CLK=clk D=_1158_ Q=REGs.REGS[4][7]
.subckt DFFPOSX1 CLK=clk D=_1159_ Q=REGs.REGS[4][8]
.subckt DFFPOSX1 CLK=clk D=_1160_ Q=REGs.REGS[4][9]
.subckt DFFPOSX1 CLK=clk D=_1161_ Q=REGs.REGS[4][10]
.subckt DFFPOSX1 CLK=clk D=_1162_ Q=REGs.REGS[4][11]
.subckt DFFPOSX1 CLK=clk D=_1163_ Q=REGs.REGS[4][12]
.subckt DFFPOSX1 CLK=clk D=_1164_ Q=REGs.REGS[4][13]
.subckt DFFPOSX1 CLK=clk D=_1165_ Q=REGs.REGS[4][14]
.subckt DFFPOSX1 CLK=clk D=_1166_ Q=REGs.REGS[4][15]
.subckt DFFPOSX1 CLK=clk D=_1167_ Q=REGs.REGS[4][16]
.subckt DFFPOSX1 CLK=clk D=_1168_ Q=REGs.REGS[4][17]
.subckt DFFPOSX1 CLK=clk D=_1169_ Q=REGs.REGS[4][18]
.subckt DFFPOSX1 CLK=clk D=_1170_ Q=REGs.REGS[4][19]
.subckt DFFPOSX1 CLK=clk D=_1171_ Q=REGs.REGS[4][20]
.subckt DFFPOSX1 CLK=clk D=_1172_ Q=REGs.REGS[4][21]
.subckt DFFPOSX1 CLK=clk D=_1173_ Q=REGs.REGS[4][22]
.subckt DFFPOSX1 CLK=clk D=_1174_ Q=REGs.REGS[4][23]
.subckt DFFPOSX1 CLK=clk D=_1175_ Q=REGs.REGS[4][24]
.subckt DFFPOSX1 CLK=clk D=_1176_ Q=REGs.REGS[4][25]
.subckt DFFPOSX1 CLK=clk D=_1177_ Q=REGs.REGS[4][26]
.subckt DFFPOSX1 CLK=clk D=_1178_ Q=REGs.REGS[4][27]
.subckt DFFPOSX1 CLK=clk D=_1179_ Q=REGs.REGS[4][28]
.subckt DFFPOSX1 CLK=clk D=_1180_ Q=REGs.REGS[4][29]
.subckt DFFPOSX1 CLK=clk D=_1181_ Q=REGs.REGS[4][30]
.subckt DFFPOSX1 CLK=clk D=_1182_ Q=REGs.REGS[4][31]
.subckt DFFPOSX1 CLK=clk D=_1535_ Q=REGs.REGS[5][0]
.subckt DFFPOSX1 CLK=clk D=_1536_ Q=REGs.REGS[5][1]
.subckt DFFPOSX1 CLK=clk D=_1537_ Q=REGs.REGS[5][2]
.subckt DFFPOSX1 CLK=clk D=_1538_ Q=REGs.REGS[5][3]
.subckt DFFPOSX1 CLK=clk D=_1539_ Q=REGs.REGS[5][4]
.subckt DFFPOSX1 CLK=clk D=_1540_ Q=REGs.REGS[5][5]
.subckt DFFPOSX1 CLK=clk D=_1541_ Q=REGs.REGS[5][6]
.subckt DFFPOSX1 CLK=clk D=_1542_ Q=REGs.REGS[5][7]
.subckt DFFPOSX1 CLK=clk D=_1543_ Q=REGs.REGS[5][8]
.subckt DFFPOSX1 CLK=clk D=_1544_ Q=REGs.REGS[5][9]
.subckt DFFPOSX1 CLK=clk D=_1545_ Q=REGs.REGS[5][10]
.subckt DFFPOSX1 CLK=clk D=_1546_ Q=REGs.REGS[5][11]
.subckt DFFPOSX1 CLK=clk D=_1547_ Q=REGs.REGS[5][12]
.subckt DFFPOSX1 CLK=clk D=_1548_ Q=REGs.REGS[5][13]
.subckt DFFPOSX1 CLK=clk D=_1549_ Q=REGs.REGS[5][14]
.subckt DFFPOSX1 CLK=clk D=_1550_ Q=REGs.REGS[5][15]
.subckt DFFPOSX1 CLK=clk D=_1551_ Q=REGs.REGS[5][16]
.subckt DFFPOSX1 CLK=clk D=_1552_ Q=REGs.REGS[5][17]
.subckt DFFPOSX1 CLK=clk D=_1553_ Q=REGs.REGS[5][18]
.subckt DFFPOSX1 CLK=clk D=_1554_ Q=REGs.REGS[5][19]
.subckt DFFPOSX1 CLK=clk D=_1555_ Q=REGs.REGS[5][20]
.subckt DFFPOSX1 CLK=clk D=_1556_ Q=REGs.REGS[5][21]
.subckt DFFPOSX1 CLK=clk D=_1557_ Q=REGs.REGS[5][22]
.subckt DFFPOSX1 CLK=clk D=_1558_ Q=REGs.REGS[5][23]
.subckt DFFPOSX1 CLK=clk D=_1559_ Q=REGs.REGS[5][24]
.subckt DFFPOSX1 CLK=clk D=_1560_ Q=REGs.REGS[5][25]
.subckt DFFPOSX1 CLK=clk D=_1561_ Q=REGs.REGS[5][26]
.subckt DFFPOSX1 CLK=clk D=_1562_ Q=REGs.REGS[5][27]
.subckt DFFPOSX1 CLK=clk D=_1563_ Q=REGs.REGS[5][28]
.subckt DFFPOSX1 CLK=clk D=_1564_ Q=REGs.REGS[5][29]
.subckt DFFPOSX1 CLK=clk D=_1565_ Q=REGs.REGS[5][30]
.subckt DFFPOSX1 CLK=clk D=_1566_ Q=REGs.REGS[5][31]
.subckt DFFPOSX1 CLK=clk D=_1119_ Q=REGs.REGS[6][0]
.subckt DFFPOSX1 CLK=clk D=_1120_ Q=REGs.REGS[6][1]
.subckt DFFPOSX1 CLK=clk D=_1121_ Q=REGs.REGS[6][2]
.subckt DFFPOSX1 CLK=clk D=_1122_ Q=REGs.REGS[6][3]
.subckt DFFPOSX1 CLK=clk D=_1123_ Q=REGs.REGS[6][4]
.subckt DFFPOSX1 CLK=clk D=_1124_ Q=REGs.REGS[6][5]
.subckt DFFPOSX1 CLK=clk D=_1125_ Q=REGs.REGS[6][6]
.subckt DFFPOSX1 CLK=clk D=_1126_ Q=REGs.REGS[6][7]
.subckt DFFPOSX1 CLK=clk D=_1127_ Q=REGs.REGS[6][8]
.subckt DFFPOSX1 CLK=clk D=_1128_ Q=REGs.REGS[6][9]
.subckt DFFPOSX1 CLK=clk D=_1129_ Q=REGs.REGS[6][10]
.subckt DFFPOSX1 CLK=clk D=_1130_ Q=REGs.REGS[6][11]
.subckt DFFPOSX1 CLK=clk D=_1131_ Q=REGs.REGS[6][12]
.subckt DFFPOSX1 CLK=clk D=_1132_ Q=REGs.REGS[6][13]
.subckt DFFPOSX1 CLK=clk D=_1133_ Q=REGs.REGS[6][14]
.subckt DFFPOSX1 CLK=clk D=_1134_ Q=REGs.REGS[6][15]
.subckt DFFPOSX1 CLK=clk D=_1135_ Q=REGs.REGS[6][16]
.subckt DFFPOSX1 CLK=clk D=_1136_ Q=REGs.REGS[6][17]
.subckt DFFPOSX1 CLK=clk D=_1137_ Q=REGs.REGS[6][18]
.subckt DFFPOSX1 CLK=clk D=_1138_ Q=REGs.REGS[6][19]
.subckt DFFPOSX1 CLK=clk D=_1139_ Q=REGs.REGS[6][20]
.subckt DFFPOSX1 CLK=clk D=_1140_ Q=REGs.REGS[6][21]
.subckt DFFPOSX1 CLK=clk D=_1141_ Q=REGs.REGS[6][22]
.subckt DFFPOSX1 CLK=clk D=_1142_ Q=REGs.REGS[6][23]
.subckt DFFPOSX1 CLK=clk D=_1143_ Q=REGs.REGS[6][24]
.subckt DFFPOSX1 CLK=clk D=_1144_ Q=REGs.REGS[6][25]
.subckt DFFPOSX1 CLK=clk D=_1145_ Q=REGs.REGS[6][26]
.subckt DFFPOSX1 CLK=clk D=_1146_ Q=REGs.REGS[6][27]
.subckt DFFPOSX1 CLK=clk D=_1147_ Q=REGs.REGS[6][28]
.subckt DFFPOSX1 CLK=clk D=_1148_ Q=REGs.REGS[6][29]
.subckt DFFPOSX1 CLK=clk D=_1149_ Q=REGs.REGS[6][30]
.subckt DFFPOSX1 CLK=clk D=_1150_ Q=REGs.REGS[6][31]
.subckt DFFPOSX1 CLK=clk D=_1503_ Q=REGs.REGS[7][0]
.subckt DFFPOSX1 CLK=clk D=_1504_ Q=REGs.REGS[7][1]
.subckt DFFPOSX1 CLK=clk D=_1505_ Q=REGs.REGS[7][2]
.subckt DFFPOSX1 CLK=clk D=_1506_ Q=REGs.REGS[7][3]
.subckt DFFPOSX1 CLK=clk D=_1507_ Q=REGs.REGS[7][4]
.subckt DFFPOSX1 CLK=clk D=_1508_ Q=REGs.REGS[7][5]
.subckt DFFPOSX1 CLK=clk D=_1509_ Q=REGs.REGS[7][6]
.subckt DFFPOSX1 CLK=clk D=_1510_ Q=REGs.REGS[7][7]
.subckt DFFPOSX1 CLK=clk D=_1511_ Q=REGs.REGS[7][8]
.subckt DFFPOSX1 CLK=clk D=_1512_ Q=REGs.REGS[7][9]
.subckt DFFPOSX1 CLK=clk D=_1513_ Q=REGs.REGS[7][10]
.subckt DFFPOSX1 CLK=clk D=_1514_ Q=REGs.REGS[7][11]
.subckt DFFPOSX1 CLK=clk D=_1515_ Q=REGs.REGS[7][12]
.subckt DFFPOSX1 CLK=clk D=_1516_ Q=REGs.REGS[7][13]
.subckt DFFPOSX1 CLK=clk D=_1517_ Q=REGs.REGS[7][14]
.subckt DFFPOSX1 CLK=clk D=_1518_ Q=REGs.REGS[7][15]
.subckt DFFPOSX1 CLK=clk D=_1519_ Q=REGs.REGS[7][16]
.subckt DFFPOSX1 CLK=clk D=_1520_ Q=REGs.REGS[7][17]
.subckt DFFPOSX1 CLK=clk D=_1521_ Q=REGs.REGS[7][18]
.subckt DFFPOSX1 CLK=clk D=_1522_ Q=REGs.REGS[7][19]
.subckt DFFPOSX1 CLK=clk D=_1523_ Q=REGs.REGS[7][20]
.subckt DFFPOSX1 CLK=clk D=_1524_ Q=REGs.REGS[7][21]
.subckt DFFPOSX1 CLK=clk D=_1525_ Q=REGs.REGS[7][22]
.subckt DFFPOSX1 CLK=clk D=_1526_ Q=REGs.REGS[7][23]
.subckt DFFPOSX1 CLK=clk D=_1527_ Q=REGs.REGS[7][24]
.subckt DFFPOSX1 CLK=clk D=_1528_ Q=REGs.REGS[7][25]
.subckt DFFPOSX1 CLK=clk D=_1529_ Q=REGs.REGS[7][26]
.subckt DFFPOSX1 CLK=clk D=_1530_ Q=REGs.REGS[7][27]
.subckt DFFPOSX1 CLK=clk D=_1531_ Q=REGs.REGS[7][28]
.subckt DFFPOSX1 CLK=clk D=_1532_ Q=REGs.REGS[7][29]
.subckt DFFPOSX1 CLK=clk D=_1533_ Q=REGs.REGS[7][30]
.subckt DFFPOSX1 CLK=clk D=_1534_ Q=REGs.REGS[7][31]
.subckt DFFPOSX1 CLK=clk D=_1407_ Q=REGs.FIRQ_REGS[7][0]
.subckt DFFPOSX1 CLK=clk D=_1408_ Q=REGs.FIRQ_REGS[7][1]
.subckt DFFPOSX1 CLK=clk D=_1409_ Q=REGs.FIRQ_REGS[7][2]
.subckt DFFPOSX1 CLK=clk D=_1410_ Q=REGs.FIRQ_REGS[7][3]
.subckt DFFPOSX1 CLK=clk D=_1411_ Q=REGs.FIRQ_REGS[7][4]
.subckt DFFPOSX1 CLK=clk D=_1412_ Q=REGs.FIRQ_REGS[7][5]
.subckt DFFPOSX1 CLK=clk D=_1413_ Q=REGs.FIRQ_REGS[7][6]
.subckt DFFPOSX1 CLK=clk D=_1414_ Q=REGs.FIRQ_REGS[7][7]
.subckt DFFPOSX1 CLK=clk D=_1415_ Q=REGs.FIRQ_REGS[7][8]
.subckt DFFPOSX1 CLK=clk D=_1416_ Q=REGs.FIRQ_REGS[7][9]
.subckt DFFPOSX1 CLK=clk D=_1417_ Q=REGs.FIRQ_REGS[7][10]
.subckt DFFPOSX1 CLK=clk D=_1418_ Q=REGs.FIRQ_REGS[7][11]
.subckt DFFPOSX1 CLK=clk D=_1419_ Q=REGs.FIRQ_REGS[7][12]
.subckt DFFPOSX1 CLK=clk D=_1420_ Q=REGs.FIRQ_REGS[7][13]
.subckt DFFPOSX1 CLK=clk D=_1421_ Q=REGs.FIRQ_REGS[7][14]
.subckt DFFPOSX1 CLK=clk D=_1422_ Q=REGs.FIRQ_REGS[7][15]
.subckt DFFPOSX1 CLK=clk D=_1423_ Q=REGs.FIRQ_REGS[7][16]
.subckt DFFPOSX1 CLK=clk D=_1424_ Q=REGs.FIRQ_REGS[7][17]
.subckt DFFPOSX1 CLK=clk D=_1425_ Q=REGs.FIRQ_REGS[7][18]
.subckt DFFPOSX1 CLK=clk D=_1426_ Q=REGs.FIRQ_REGS[7][19]
.subckt DFFPOSX1 CLK=clk D=_1427_ Q=REGs.FIRQ_REGS[7][20]
.subckt DFFPOSX1 CLK=clk D=_1428_ Q=REGs.FIRQ_REGS[7][21]
.subckt DFFPOSX1 CLK=clk D=_1429_ Q=REGs.FIRQ_REGS[7][22]
.subckt DFFPOSX1 CLK=clk D=_1430_ Q=REGs.FIRQ_REGS[7][23]
.subckt DFFPOSX1 CLK=clk D=_1431_ Q=REGs.FIRQ_REGS[7][24]
.subckt DFFPOSX1 CLK=clk D=_1432_ Q=REGs.FIRQ_REGS[7][25]
.subckt DFFPOSX1 CLK=clk D=_1433_ Q=REGs.FIRQ_REGS[7][26]
.subckt DFFPOSX1 CLK=clk D=_1434_ Q=REGs.FIRQ_REGS[7][27]
.subckt DFFPOSX1 CLK=clk D=_1435_ Q=REGs.FIRQ_REGS[7][28]
.subckt DFFPOSX1 CLK=clk D=_1436_ Q=REGs.FIRQ_REGS[7][29]
.subckt DFFPOSX1 CLK=clk D=_1437_ Q=REGs.FIRQ_REGS[7][30]
.subckt DFFPOSX1 CLK=clk D=_1438_ Q=REGs.FIRQ_REGS[7][31]
.subckt DFFPOSX1 CLK=clk D=_1279_ Q=REGs.REGS[2][0]
.subckt DFFPOSX1 CLK=clk D=_1280_ Q=REGs.REGS[2][1]
.subckt DFFPOSX1 CLK=clk D=_1281_ Q=REGs.REGS[2][2]
.subckt DFFPOSX1 CLK=clk D=_1282_ Q=REGs.REGS[2][3]
.subckt DFFPOSX1 CLK=clk D=_1283_ Q=REGs.REGS[2][4]
.subckt DFFPOSX1 CLK=clk D=_1284_ Q=REGs.REGS[2][5]
.subckt DFFPOSX1 CLK=clk D=_1285_ Q=REGs.REGS[2][6]
.subckt DFFPOSX1 CLK=clk D=_1286_ Q=REGs.REGS[2][7]
.subckt DFFPOSX1 CLK=clk D=_1287_ Q=REGs.REGS[2][8]
.subckt DFFPOSX1 CLK=clk D=_1288_ Q=REGs.REGS[2][9]
.subckt DFFPOSX1 CLK=clk D=_1289_ Q=REGs.REGS[2][10]
.subckt DFFPOSX1 CLK=clk D=_1290_ Q=REGs.REGS[2][11]
.subckt DFFPOSX1 CLK=clk D=_1291_ Q=REGs.REGS[2][12]
.subckt DFFPOSX1 CLK=clk D=_1292_ Q=REGs.REGS[2][13]
.subckt DFFPOSX1 CLK=clk D=_1293_ Q=REGs.REGS[2][14]
.subckt DFFPOSX1 CLK=clk D=_1294_ Q=REGs.REGS[2][15]
.subckt DFFPOSX1 CLK=clk D=_1295_ Q=REGs.REGS[2][16]
.subckt DFFPOSX1 CLK=clk D=_1296_ Q=REGs.REGS[2][17]
.subckt DFFPOSX1 CLK=clk D=_1297_ Q=REGs.REGS[2][18]
.subckt DFFPOSX1 CLK=clk D=_1298_ Q=REGs.REGS[2][19]
.subckt DFFPOSX1 CLK=clk D=_1299_ Q=REGs.REGS[2][20]
.subckt DFFPOSX1 CLK=clk D=_1300_ Q=REGs.REGS[2][21]
.subckt DFFPOSX1 CLK=clk D=_1301_ Q=REGs.REGS[2][22]
.subckt DFFPOSX1 CLK=clk D=_1302_ Q=REGs.REGS[2][23]
.subckt DFFPOSX1 CLK=clk D=_1303_ Q=REGs.REGS[2][24]
.subckt DFFPOSX1 CLK=clk D=_1304_ Q=REGs.REGS[2][25]
.subckt DFFPOSX1 CLK=clk D=_1305_ Q=REGs.REGS[2][26]
.subckt DFFPOSX1 CLK=clk D=_1306_ Q=REGs.REGS[2][27]
.subckt DFFPOSX1 CLK=clk D=_1307_ Q=REGs.REGS[2][28]
.subckt DFFPOSX1 CLK=clk D=_1308_ Q=REGs.REGS[2][29]
.subckt DFFPOSX1 CLK=clk D=_1309_ Q=REGs.REGS[2][30]
.subckt DFFPOSX1 CLK=clk D=_1310_ Q=REGs.REGS[2][31]
.subckt DFFPOSX1 CLK=clk D=_895_ Q=REGs.USR_REGS[0][0]
.subckt DFFPOSX1 CLK=clk D=_896_ Q=REGs.USR_REGS[0][1]
.subckt DFFPOSX1 CLK=clk D=_897_ Q=REGs.USR_REGS[0][2]
.subckt DFFPOSX1 CLK=clk D=_898_ Q=REGs.USR_REGS[0][3]
.subckt DFFPOSX1 CLK=clk D=_899_ Q=REGs.USR_REGS[0][4]
.subckt DFFPOSX1 CLK=clk D=_900_ Q=REGs.USR_REGS[0][5]
.subckt DFFPOSX1 CLK=clk D=_901_ Q=REGs.USR_REGS[0][6]
.subckt DFFPOSX1 CLK=clk D=_902_ Q=REGs.USR_REGS[0][7]
.subckt DFFPOSX1 CLK=clk D=_903_ Q=REGs.USR_REGS[0][8]
.subckt DFFPOSX1 CLK=clk D=_904_ Q=REGs.USR_REGS[0][9]
.subckt DFFPOSX1 CLK=clk D=_905_ Q=REGs.USR_REGS[0][10]
.subckt DFFPOSX1 CLK=clk D=_906_ Q=REGs.USR_REGS[0][11]
.subckt DFFPOSX1 CLK=clk D=_907_ Q=REGs.USR_REGS[0][12]
.subckt DFFPOSX1 CLK=clk D=_908_ Q=REGs.USR_REGS[0][13]
.subckt DFFPOSX1 CLK=clk D=_909_ Q=REGs.USR_REGS[0][14]
.subckt DFFPOSX1 CLK=clk D=_910_ Q=REGs.USR_REGS[0][15]
.subckt DFFPOSX1 CLK=clk D=_911_ Q=REGs.USR_REGS[0][16]
.subckt DFFPOSX1 CLK=clk D=_912_ Q=REGs.USR_REGS[0][17]
.subckt DFFPOSX1 CLK=clk D=_913_ Q=REGs.USR_REGS[0][18]
.subckt DFFPOSX1 CLK=clk D=_914_ Q=REGs.USR_REGS[0][19]
.subckt DFFPOSX1 CLK=clk D=_915_ Q=REGs.USR_REGS[0][20]
.subckt DFFPOSX1 CLK=clk D=_916_ Q=REGs.USR_REGS[0][21]
.subckt DFFPOSX1 CLK=clk D=_917_ Q=REGs.USR_REGS[0][22]
.subckt DFFPOSX1 CLK=clk D=_918_ Q=REGs.USR_REGS[0][23]
.subckt DFFPOSX1 CLK=clk D=_919_ Q=REGs.USR_REGS[0][24]
.subckt DFFPOSX1 CLK=clk D=_920_ Q=REGs.USR_REGS[0][25]
.subckt DFFPOSX1 CLK=clk D=_921_ Q=REGs.USR_REGS[0][26]
.subckt DFFPOSX1 CLK=clk D=_922_ Q=REGs.USR_REGS[0][27]
.subckt DFFPOSX1 CLK=clk D=_923_ Q=REGs.USR_REGS[0][28]
.subckt DFFPOSX1 CLK=clk D=_924_ Q=REGs.USR_REGS[0][29]
.subckt DFFPOSX1 CLK=clk D=_925_ Q=REGs.USR_REGS[0][30]
.subckt DFFPOSX1 CLK=clk D=_926_ Q=REGs.USR_REGS[0][31]
.subckt DFFPOSX1 CLK=clk D=_1087_ Q=REGs.FIRQ_REGS[0][0]
.subckt DFFPOSX1 CLK=clk D=_1088_ Q=REGs.FIRQ_REGS[0][1]
.subckt DFFPOSX1 CLK=clk D=_1089_ Q=REGs.FIRQ_REGS[0][2]
.subckt DFFPOSX1 CLK=clk D=_1090_ Q=REGs.FIRQ_REGS[0][3]
.subckt DFFPOSX1 CLK=clk D=_1091_ Q=REGs.FIRQ_REGS[0][4]
.subckt DFFPOSX1 CLK=clk D=_1092_ Q=REGs.FIRQ_REGS[0][5]
.subckt DFFPOSX1 CLK=clk D=_1093_ Q=REGs.FIRQ_REGS[0][6]
.subckt DFFPOSX1 CLK=clk D=_1094_ Q=REGs.FIRQ_REGS[0][7]
.subckt DFFPOSX1 CLK=clk D=_1095_ Q=REGs.FIRQ_REGS[0][8]
.subckt DFFPOSX1 CLK=clk D=_1096_ Q=REGs.FIRQ_REGS[0][9]
.subckt DFFPOSX1 CLK=clk D=_1097_ Q=REGs.FIRQ_REGS[0][10]
.subckt DFFPOSX1 CLK=clk D=_1098_ Q=REGs.FIRQ_REGS[0][11]
.subckt DFFPOSX1 CLK=clk D=_1099_ Q=REGs.FIRQ_REGS[0][12]
.subckt DFFPOSX1 CLK=clk D=_1100_ Q=REGs.FIRQ_REGS[0][13]
.subckt DFFPOSX1 CLK=clk D=_1101_ Q=REGs.FIRQ_REGS[0][14]
.subckt DFFPOSX1 CLK=clk D=_1102_ Q=REGs.FIRQ_REGS[0][15]
.subckt DFFPOSX1 CLK=clk D=_1103_ Q=REGs.FIRQ_REGS[0][16]
.subckt DFFPOSX1 CLK=clk D=_1104_ Q=REGs.FIRQ_REGS[0][17]
.subckt DFFPOSX1 CLK=clk D=_1105_ Q=REGs.FIRQ_REGS[0][18]
.subckt DFFPOSX1 CLK=clk D=_1106_ Q=REGs.FIRQ_REGS[0][19]
.subckt DFFPOSX1 CLK=clk D=_1107_ Q=REGs.FIRQ_REGS[0][20]
.subckt DFFPOSX1 CLK=clk D=_1108_ Q=REGs.FIRQ_REGS[0][21]
.subckt DFFPOSX1 CLK=clk D=_1109_ Q=REGs.FIRQ_REGS[0][22]
.subckt DFFPOSX1 CLK=clk D=_1110_ Q=REGs.FIRQ_REGS[0][23]
.subckt DFFPOSX1 CLK=clk D=_1111_ Q=REGs.FIRQ_REGS[0][24]
.subckt DFFPOSX1 CLK=clk D=_1112_ Q=REGs.FIRQ_REGS[0][25]
.subckt DFFPOSX1 CLK=clk D=_1113_ Q=REGs.FIRQ_REGS[0][26]
.subckt DFFPOSX1 CLK=clk D=_1114_ Q=REGs.FIRQ_REGS[0][27]
.subckt DFFPOSX1 CLK=clk D=_1115_ Q=REGs.FIRQ_REGS[0][28]
.subckt DFFPOSX1 CLK=clk D=_1116_ Q=REGs.FIRQ_REGS[0][29]
.subckt DFFPOSX1 CLK=clk D=_1117_ Q=REGs.FIRQ_REGS[0][30]
.subckt DFFPOSX1 CLK=clk D=_1118_ Q=REGs.FIRQ_REGS[0][31]
.subckt DFFPOSX1 CLK=clk D=_1311_ Q=REGs.FIRQ_REGS[5][0]
.subckt DFFPOSX1 CLK=clk D=_1312_ Q=REGs.FIRQ_REGS[5][1]
.subckt DFFPOSX1 CLK=clk D=_1313_ Q=REGs.FIRQ_REGS[5][2]
.subckt DFFPOSX1 CLK=clk D=_1314_ Q=REGs.FIRQ_REGS[5][3]
.subckt DFFPOSX1 CLK=clk D=_1315_ Q=REGs.FIRQ_REGS[5][4]
.subckt DFFPOSX1 CLK=clk D=_1316_ Q=REGs.FIRQ_REGS[5][5]
.subckt DFFPOSX1 CLK=clk D=_1317_ Q=REGs.FIRQ_REGS[5][6]
.subckt DFFPOSX1 CLK=clk D=_1318_ Q=REGs.FIRQ_REGS[5][7]
.subckt DFFPOSX1 CLK=clk D=_1319_ Q=REGs.FIRQ_REGS[5][8]
.subckt DFFPOSX1 CLK=clk D=_1320_ Q=REGs.FIRQ_REGS[5][9]
.subckt DFFPOSX1 CLK=clk D=_1321_ Q=REGs.FIRQ_REGS[5][10]
.subckt DFFPOSX1 CLK=clk D=_1322_ Q=REGs.FIRQ_REGS[5][11]
.subckt DFFPOSX1 CLK=clk D=_1323_ Q=REGs.FIRQ_REGS[5][12]
.subckt DFFPOSX1 CLK=clk D=_1324_ Q=REGs.FIRQ_REGS[5][13]
.subckt DFFPOSX1 CLK=clk D=_1325_ Q=REGs.FIRQ_REGS[5][14]
.subckt DFFPOSX1 CLK=clk D=_1326_ Q=REGs.FIRQ_REGS[5][15]
.subckt DFFPOSX1 CLK=clk D=_1327_ Q=REGs.FIRQ_REGS[5][16]
.subckt DFFPOSX1 CLK=clk D=_1328_ Q=REGs.FIRQ_REGS[5][17]
.subckt DFFPOSX1 CLK=clk D=_1329_ Q=REGs.FIRQ_REGS[5][18]
.subckt DFFPOSX1 CLK=clk D=_1330_ Q=REGs.FIRQ_REGS[5][19]
.subckt DFFPOSX1 CLK=clk D=_1331_ Q=REGs.FIRQ_REGS[5][20]
.subckt DFFPOSX1 CLK=clk D=_1332_ Q=REGs.FIRQ_REGS[5][21]
.subckt DFFPOSX1 CLK=clk D=_1333_ Q=REGs.FIRQ_REGS[5][22]
.subckt DFFPOSX1 CLK=clk D=_1334_ Q=REGs.FIRQ_REGS[5][23]
.subckt DFFPOSX1 CLK=clk D=_1335_ Q=REGs.FIRQ_REGS[5][24]
.subckt DFFPOSX1 CLK=clk D=_1336_ Q=REGs.FIRQ_REGS[5][25]
.subckt DFFPOSX1 CLK=clk D=_1337_ Q=REGs.FIRQ_REGS[5][26]
.subckt DFFPOSX1 CLK=clk D=_1338_ Q=REGs.FIRQ_REGS[5][27]
.subckt DFFPOSX1 CLK=clk D=_1339_ Q=REGs.FIRQ_REGS[5][28]
.subckt DFFPOSX1 CLK=clk D=_1340_ Q=REGs.FIRQ_REGS[5][29]
.subckt DFFPOSX1 CLK=clk D=_1341_ Q=REGs.FIRQ_REGS[5][30]
.subckt DFFPOSX1 CLK=clk D=_1342_ Q=REGs.FIRQ_REGS[5][31]
.subckt DFFPOSX1 CLK=clk D=_1247_ Q=REGs.USR_REGS[1][0]
.subckt DFFPOSX1 CLK=clk D=_1248_ Q=REGs.USR_REGS[1][1]
.subckt DFFPOSX1 CLK=clk D=_1249_ Q=REGs.USR_REGS[1][2]
.subckt DFFPOSX1 CLK=clk D=_1250_ Q=REGs.USR_REGS[1][3]
.subckt DFFPOSX1 CLK=clk D=_1251_ Q=REGs.USR_REGS[1][4]
.subckt DFFPOSX1 CLK=clk D=_1252_ Q=REGs.USR_REGS[1][5]
.subckt DFFPOSX1 CLK=clk D=_1253_ Q=REGs.USR_REGS[1][6]
.subckt DFFPOSX1 CLK=clk D=_1254_ Q=REGs.USR_REGS[1][7]
.subckt DFFPOSX1 CLK=clk D=_1255_ Q=REGs.USR_REGS[1][8]
.subckt DFFPOSX1 CLK=clk D=_1256_ Q=REGs.USR_REGS[1][9]
.subckt DFFPOSX1 CLK=clk D=_1257_ Q=REGs.USR_REGS[1][10]
.subckt DFFPOSX1 CLK=clk D=_1258_ Q=REGs.USR_REGS[1][11]
.subckt DFFPOSX1 CLK=clk D=_1259_ Q=REGs.USR_REGS[1][12]
.subckt DFFPOSX1 CLK=clk D=_1260_ Q=REGs.USR_REGS[1][13]
.subckt DFFPOSX1 CLK=clk D=_1261_ Q=REGs.USR_REGS[1][14]
.subckt DFFPOSX1 CLK=clk D=_1262_ Q=REGs.USR_REGS[1][15]
.subckt DFFPOSX1 CLK=clk D=_1263_ Q=REGs.USR_REGS[1][16]
.subckt DFFPOSX1 CLK=clk D=_1264_ Q=REGs.USR_REGS[1][17]
.subckt DFFPOSX1 CLK=clk D=_1265_ Q=REGs.USR_REGS[1][18]
.subckt DFFPOSX1 CLK=clk D=_1266_ Q=REGs.USR_REGS[1][19]
.subckt DFFPOSX1 CLK=clk D=_1267_ Q=REGs.USR_REGS[1][20]
.subckt DFFPOSX1 CLK=clk D=_1268_ Q=REGs.USR_REGS[1][21]
.subckt DFFPOSX1 CLK=clk D=_1269_ Q=REGs.USR_REGS[1][22]
.subckt DFFPOSX1 CLK=clk D=_1270_ Q=REGs.USR_REGS[1][23]
.subckt DFFPOSX1 CLK=clk D=_1271_ Q=REGs.USR_REGS[1][24]
.subckt DFFPOSX1 CLK=clk D=_1272_ Q=REGs.USR_REGS[1][25]
.subckt DFFPOSX1 CLK=clk D=_1273_ Q=REGs.USR_REGS[1][26]
.subckt DFFPOSX1 CLK=clk D=_1274_ Q=REGs.USR_REGS[1][27]
.subckt DFFPOSX1 CLK=clk D=_1275_ Q=REGs.USR_REGS[1][28]
.subckt DFFPOSX1 CLK=clk D=_1276_ Q=REGs.USR_REGS[1][29]
.subckt DFFPOSX1 CLK=clk D=_1277_ Q=REGs.USR_REGS[1][30]
.subckt DFFPOSX1 CLK=clk D=_1278_ Q=REGs.USR_REGS[1][31]
.subckt DFFPOSX1 CLK=clk D=_1471_ Q=REGs.USR_REGS[2][0]
.subckt DFFPOSX1 CLK=clk D=_1472_ Q=REGs.USR_REGS[2][1]
.subckt DFFPOSX1 CLK=clk D=_1473_ Q=REGs.USR_REGS[2][2]
.subckt DFFPOSX1 CLK=clk D=_1474_ Q=REGs.USR_REGS[2][3]
.subckt DFFPOSX1 CLK=clk D=_1475_ Q=REGs.USR_REGS[2][4]
.subckt DFFPOSX1 CLK=clk D=_1476_ Q=REGs.USR_REGS[2][5]
.subckt DFFPOSX1 CLK=clk D=_1477_ Q=REGs.USR_REGS[2][6]
.subckt DFFPOSX1 CLK=clk D=_1478_ Q=REGs.USR_REGS[2][7]
.subckt DFFPOSX1 CLK=clk D=_1479_ Q=REGs.USR_REGS[2][8]
.subckt DFFPOSX1 CLK=clk D=_1480_ Q=REGs.USR_REGS[2][9]
.subckt DFFPOSX1 CLK=clk D=_1481_ Q=REGs.USR_REGS[2][10]
.subckt DFFPOSX1 CLK=clk D=_1482_ Q=REGs.USR_REGS[2][11]
.subckt DFFPOSX1 CLK=clk D=_1483_ Q=REGs.USR_REGS[2][12]
.subckt DFFPOSX1 CLK=clk D=_1484_ Q=REGs.USR_REGS[2][13]
.subckt DFFPOSX1 CLK=clk D=_1485_ Q=REGs.USR_REGS[2][14]
.subckt DFFPOSX1 CLK=clk D=_1486_ Q=REGs.USR_REGS[2][15]
.subckt DFFPOSX1 CLK=clk D=_1487_ Q=REGs.USR_REGS[2][16]
.subckt DFFPOSX1 CLK=clk D=_1488_ Q=REGs.USR_REGS[2][17]
.subckt DFFPOSX1 CLK=clk D=_1489_ Q=REGs.USR_REGS[2][18]
.subckt DFFPOSX1 CLK=clk D=_1490_ Q=REGs.USR_REGS[2][19]
.subckt DFFPOSX1 CLK=clk D=_1491_ Q=REGs.USR_REGS[2][20]
.subckt DFFPOSX1 CLK=clk D=_1492_ Q=REGs.USR_REGS[2][21]
.subckt DFFPOSX1 CLK=clk D=_1493_ Q=REGs.USR_REGS[2][22]
.subckt DFFPOSX1 CLK=clk D=_1494_ Q=REGs.USR_REGS[2][23]
.subckt DFFPOSX1 CLK=clk D=_1495_ Q=REGs.USR_REGS[2][24]
.subckt DFFPOSX1 CLK=clk D=_1496_ Q=REGs.USR_REGS[2][25]
.subckt DFFPOSX1 CLK=clk D=_1497_ Q=REGs.USR_REGS[2][26]
.subckt DFFPOSX1 CLK=clk D=_1498_ Q=REGs.USR_REGS[2][27]
.subckt DFFPOSX1 CLK=clk D=_1499_ Q=REGs.USR_REGS[2][28]
.subckt DFFPOSX1 CLK=clk D=_1500_ Q=REGs.USR_REGS[2][29]
.subckt DFFPOSX1 CLK=clk D=_1501_ Q=REGs.USR_REGS[2][30]
.subckt DFFPOSX1 CLK=clk D=_1502_ Q=REGs.USR_REGS[2][31]
.subckt DFFPOSX1 CLK=clk D=_1439_ Q=REGs.USR_REGS[3][0]
.subckt DFFPOSX1 CLK=clk D=_1440_ Q=REGs.USR_REGS[3][1]
.subckt DFFPOSX1 CLK=clk D=_1441_ Q=REGs.USR_REGS[3][2]
.subckt DFFPOSX1 CLK=clk D=_1442_ Q=REGs.USR_REGS[3][3]
.subckt DFFPOSX1 CLK=clk D=_1443_ Q=REGs.USR_REGS[3][4]
.subckt DFFPOSX1 CLK=clk D=_1444_ Q=REGs.USR_REGS[3][5]
.subckt DFFPOSX1 CLK=clk D=_1445_ Q=REGs.USR_REGS[3][6]
.subckt DFFPOSX1 CLK=clk D=_1446_ Q=REGs.USR_REGS[3][7]
.subckt DFFPOSX1 CLK=clk D=_1447_ Q=REGs.USR_REGS[3][8]
.subckt DFFPOSX1 CLK=clk D=_1448_ Q=REGs.USR_REGS[3][9]
.subckt DFFPOSX1 CLK=clk D=_1449_ Q=REGs.USR_REGS[3][10]
.subckt DFFPOSX1 CLK=clk D=_1450_ Q=REGs.USR_REGS[3][11]
.subckt DFFPOSX1 CLK=clk D=_1451_ Q=REGs.USR_REGS[3][12]
.subckt DFFPOSX1 CLK=clk D=_1452_ Q=REGs.USR_REGS[3][13]
.subckt DFFPOSX1 CLK=clk D=_1453_ Q=REGs.USR_REGS[3][14]
.subckt DFFPOSX1 CLK=clk D=_1454_ Q=REGs.USR_REGS[3][15]
.subckt DFFPOSX1 CLK=clk D=_1455_ Q=REGs.USR_REGS[3][16]
.subckt DFFPOSX1 CLK=clk D=_1456_ Q=REGs.USR_REGS[3][17]
.subckt DFFPOSX1 CLK=clk D=_1457_ Q=REGs.USR_REGS[3][18]
.subckt DFFPOSX1 CLK=clk D=_1458_ Q=REGs.USR_REGS[3][19]
.subckt DFFPOSX1 CLK=clk D=_1459_ Q=REGs.USR_REGS[3][20]
.subckt DFFPOSX1 CLK=clk D=_1460_ Q=REGs.USR_REGS[3][21]
.subckt DFFPOSX1 CLK=clk D=_1461_ Q=REGs.USR_REGS[3][22]
.subckt DFFPOSX1 CLK=clk D=_1462_ Q=REGs.USR_REGS[3][23]
.subckt DFFPOSX1 CLK=clk D=_1463_ Q=REGs.USR_REGS[3][24]
.subckt DFFPOSX1 CLK=clk D=_1464_ Q=REGs.USR_REGS[3][25]
.subckt DFFPOSX1 CLK=clk D=_1465_ Q=REGs.USR_REGS[3][26]
.subckt DFFPOSX1 CLK=clk D=_1466_ Q=REGs.USR_REGS[3][27]
.subckt DFFPOSX1 CLK=clk D=_1467_ Q=REGs.USR_REGS[3][28]
.subckt DFFPOSX1 CLK=clk D=_1468_ Q=REGs.USR_REGS[3][29]
.subckt DFFPOSX1 CLK=clk D=_1469_ Q=REGs.USR_REGS[3][30]
.subckt DFFPOSX1 CLK=clk D=_1470_ Q=REGs.USR_REGS[3][31]
.subckt DFFPOSX1 CLK=clk D=_1375_ Q=REGs.USR_REGS[4][0]
.subckt DFFPOSX1 CLK=clk D=_1376_ Q=REGs.USR_REGS[4][1]
.subckt DFFPOSX1 CLK=clk D=_1377_ Q=REGs.USR_REGS[4][2]
.subckt DFFPOSX1 CLK=clk D=_1378_ Q=REGs.USR_REGS[4][3]
.subckt DFFPOSX1 CLK=clk D=_1379_ Q=REGs.USR_REGS[4][4]
.subckt DFFPOSX1 CLK=clk D=_1380_ Q=REGs.USR_REGS[4][5]
.subckt DFFPOSX1 CLK=clk D=_1381_ Q=REGs.USR_REGS[4][6]
.subckt DFFPOSX1 CLK=clk D=_1382_ Q=REGs.USR_REGS[4][7]
.subckt DFFPOSX1 CLK=clk D=_1383_ Q=REGs.USR_REGS[4][8]
.subckt DFFPOSX1 CLK=clk D=_1384_ Q=REGs.USR_REGS[4][9]
.subckt DFFPOSX1 CLK=clk D=_1385_ Q=REGs.USR_REGS[4][10]
.subckt DFFPOSX1 CLK=clk D=_1386_ Q=REGs.USR_REGS[4][11]
.subckt DFFPOSX1 CLK=clk D=_1387_ Q=REGs.USR_REGS[4][12]
.subckt DFFPOSX1 CLK=clk D=_1388_ Q=REGs.USR_REGS[4][13]
.subckt DFFPOSX1 CLK=clk D=_1389_ Q=REGs.USR_REGS[4][14]
.subckt DFFPOSX1 CLK=clk D=_1390_ Q=REGs.USR_REGS[4][15]
.subckt DFFPOSX1 CLK=clk D=_1391_ Q=REGs.USR_REGS[4][16]
.subckt DFFPOSX1 CLK=clk D=_1392_ Q=REGs.USR_REGS[4][17]
.subckt DFFPOSX1 CLK=clk D=_1393_ Q=REGs.USR_REGS[4][18]
.subckt DFFPOSX1 CLK=clk D=_1394_ Q=REGs.USR_REGS[4][19]
.subckt DFFPOSX1 CLK=clk D=_1395_ Q=REGs.USR_REGS[4][20]
.subckt DFFPOSX1 CLK=clk D=_1396_ Q=REGs.USR_REGS[4][21]
.subckt DFFPOSX1 CLK=clk D=_1397_ Q=REGs.USR_REGS[4][22]
.subckt DFFPOSX1 CLK=clk D=_1398_ Q=REGs.USR_REGS[4][23]
.subckt DFFPOSX1 CLK=clk D=_1399_ Q=REGs.USR_REGS[4][24]
.subckt DFFPOSX1 CLK=clk D=_1400_ Q=REGs.USR_REGS[4][25]
.subckt DFFPOSX1 CLK=clk D=_1401_ Q=REGs.USR_REGS[4][26]
.subckt DFFPOSX1 CLK=clk D=_1402_ Q=REGs.USR_REGS[4][27]
.subckt DFFPOSX1 CLK=clk D=_1403_ Q=REGs.USR_REGS[4][28]
.subckt DFFPOSX1 CLK=clk D=_1404_ Q=REGs.USR_REGS[4][29]
.subckt DFFPOSX1 CLK=clk D=_1405_ Q=REGs.USR_REGS[4][30]
.subckt DFFPOSX1 CLK=clk D=_1406_ Q=REGs.USR_REGS[4][31]
.subckt DFFPOSX1 CLK=clk D=_927_ Q=REGs.USR_REGS[5][0]
.subckt DFFPOSX1 CLK=clk D=_928_ Q=REGs.USR_REGS[5][1]
.subckt DFFPOSX1 CLK=clk D=_929_ Q=REGs.USR_REGS[5][2]
.subckt DFFPOSX1 CLK=clk D=_930_ Q=REGs.USR_REGS[5][3]
.subckt DFFPOSX1 CLK=clk D=_931_ Q=REGs.USR_REGS[5][4]
.subckt DFFPOSX1 CLK=clk D=_932_ Q=REGs.USR_REGS[5][5]
.subckt DFFPOSX1 CLK=clk D=_933_ Q=REGs.USR_REGS[5][6]
.subckt DFFPOSX1 CLK=clk D=_934_ Q=REGs.USR_REGS[5][7]
.subckt DFFPOSX1 CLK=clk D=_935_ Q=REGs.USR_REGS[5][8]
.subckt DFFPOSX1 CLK=clk D=_936_ Q=REGs.USR_REGS[5][9]
.subckt DFFPOSX1 CLK=clk D=_937_ Q=REGs.USR_REGS[5][10]
.subckt DFFPOSX1 CLK=clk D=_938_ Q=REGs.USR_REGS[5][11]
.subckt DFFPOSX1 CLK=clk D=_939_ Q=REGs.USR_REGS[5][12]
.subckt DFFPOSX1 CLK=clk D=_940_ Q=REGs.USR_REGS[5][13]
.subckt DFFPOSX1 CLK=clk D=_941_ Q=REGs.USR_REGS[5][14]
.subckt DFFPOSX1 CLK=clk D=_942_ Q=REGs.USR_REGS[5][15]
.subckt DFFPOSX1 CLK=clk D=_943_ Q=REGs.USR_REGS[5][16]
.subckt DFFPOSX1 CLK=clk D=_944_ Q=REGs.USR_REGS[5][17]
.subckt DFFPOSX1 CLK=clk D=_945_ Q=REGs.USR_REGS[5][18]
.subckt DFFPOSX1 CLK=clk D=_946_ Q=REGs.USR_REGS[5][19]
.subckt DFFPOSX1 CLK=clk D=_947_ Q=REGs.USR_REGS[5][20]
.subckt DFFPOSX1 CLK=clk D=_948_ Q=REGs.USR_REGS[5][21]
.subckt DFFPOSX1 CLK=clk D=_949_ Q=REGs.USR_REGS[5][22]
.subckt DFFPOSX1 CLK=clk D=_950_ Q=REGs.USR_REGS[5][23]
.subckt DFFPOSX1 CLK=clk D=_951_ Q=REGs.USR_REGS[5][24]
.subckt DFFPOSX1 CLK=clk D=_952_ Q=REGs.USR_REGS[5][25]
.subckt DFFPOSX1 CLK=clk D=_953_ Q=REGs.USR_REGS[5][26]
.subckt DFFPOSX1 CLK=clk D=_954_ Q=REGs.USR_REGS[5][27]
.subckt DFFPOSX1 CLK=clk D=_955_ Q=REGs.USR_REGS[5][28]
.subckt DFFPOSX1 CLK=clk D=_956_ Q=REGs.USR_REGS[5][29]
.subckt DFFPOSX1 CLK=clk D=_957_ Q=REGs.USR_REGS[5][30]
.subckt DFFPOSX1 CLK=clk D=_958_ Q=REGs.USR_REGS[5][31]
.subckt DFFPOSX1 CLK=clk D=_863_ Q=REGs.USR_REGS[6][0]
.subckt DFFPOSX1 CLK=clk D=_864_ Q=REGs.USR_REGS[6][1]
.subckt DFFPOSX1 CLK=clk D=_865_ Q=REGs.USR_REGS[6][2]
.subckt DFFPOSX1 CLK=clk D=_866_ Q=REGs.USR_REGS[6][3]
.subckt DFFPOSX1 CLK=clk D=_867_ Q=REGs.USR_REGS[6][4]
.subckt DFFPOSX1 CLK=clk D=_868_ Q=REGs.USR_REGS[6][5]
.subckt DFFPOSX1 CLK=clk D=_869_ Q=REGs.USR_REGS[6][6]
.subckt DFFPOSX1 CLK=clk D=_870_ Q=REGs.USR_REGS[6][7]
.subckt DFFPOSX1 CLK=clk D=_871_ Q=REGs.USR_REGS[6][8]
.subckt DFFPOSX1 CLK=clk D=_872_ Q=REGs.USR_REGS[6][9]
.subckt DFFPOSX1 CLK=clk D=_873_ Q=REGs.USR_REGS[6][10]
.subckt DFFPOSX1 CLK=clk D=_874_ Q=REGs.USR_REGS[6][11]
.subckt DFFPOSX1 CLK=clk D=_875_ Q=REGs.USR_REGS[6][12]
.subckt DFFPOSX1 CLK=clk D=_876_ Q=REGs.USR_REGS[6][13]
.subckt DFFPOSX1 CLK=clk D=_877_ Q=REGs.USR_REGS[6][14]
.subckt DFFPOSX1 CLK=clk D=_878_ Q=REGs.USR_REGS[6][15]
.subckt DFFPOSX1 CLK=clk D=_879_ Q=REGs.USR_REGS[6][16]
.subckt DFFPOSX1 CLK=clk D=_880_ Q=REGs.USR_REGS[6][17]
.subckt DFFPOSX1 CLK=clk D=_881_ Q=REGs.USR_REGS[6][18]
.subckt DFFPOSX1 CLK=clk D=_882_ Q=REGs.USR_REGS[6][19]
.subckt DFFPOSX1 CLK=clk D=_883_ Q=REGs.USR_REGS[6][20]
.subckt DFFPOSX1 CLK=clk D=_884_ Q=REGs.USR_REGS[6][21]
.subckt DFFPOSX1 CLK=clk D=_885_ Q=REGs.USR_REGS[6][22]
.subckt DFFPOSX1 CLK=clk D=_886_ Q=REGs.USR_REGS[6][23]
.subckt DFFPOSX1 CLK=clk D=_887_ Q=REGs.USR_REGS[6][24]
.subckt DFFPOSX1 CLK=clk D=_888_ Q=REGs.USR_REGS[6][25]
.subckt DFFPOSX1 CLK=clk D=_889_ Q=REGs.USR_REGS[6][26]
.subckt DFFPOSX1 CLK=clk D=_890_ Q=REGs.USR_REGS[6][27]
.subckt DFFPOSX1 CLK=clk D=_891_ Q=REGs.USR_REGS[6][28]
.subckt DFFPOSX1 CLK=clk D=_892_ Q=REGs.USR_REGS[6][29]
.subckt DFFPOSX1 CLK=clk D=_893_ Q=REGs.USR_REGS[6][30]
.subckt DFFPOSX1 CLK=clk D=_894_ Q=REGs.USR_REGS[6][31]
.subckt DFFPOSX1 CLK=clk D=_959_ Q=REGs.USR_REGS[7][0]
.subckt DFFPOSX1 CLK=clk D=_960_ Q=REGs.USR_REGS[7][1]
.subckt DFFPOSX1 CLK=clk D=_961_ Q=REGs.USR_REGS[7][2]
.subckt DFFPOSX1 CLK=clk D=_962_ Q=REGs.USR_REGS[7][3]
.subckt DFFPOSX1 CLK=clk D=_963_ Q=REGs.USR_REGS[7][4]
.subckt DFFPOSX1 CLK=clk D=_964_ Q=REGs.USR_REGS[7][5]
.subckt DFFPOSX1 CLK=clk D=_965_ Q=REGs.USR_REGS[7][6]
.subckt DFFPOSX1 CLK=clk D=_966_ Q=REGs.USR_REGS[7][7]
.subckt DFFPOSX1 CLK=clk D=_967_ Q=REGs.USR_REGS[7][8]
.subckt DFFPOSX1 CLK=clk D=_968_ Q=REGs.USR_REGS[7][9]
.subckt DFFPOSX1 CLK=clk D=_969_ Q=REGs.USR_REGS[7][10]
.subckt DFFPOSX1 CLK=clk D=_970_ Q=REGs.USR_REGS[7][11]
.subckt DFFPOSX1 CLK=clk D=_971_ Q=REGs.USR_REGS[7][12]
.subckt DFFPOSX1 CLK=clk D=_972_ Q=REGs.USR_REGS[7][13]
.subckt DFFPOSX1 CLK=clk D=_973_ Q=REGs.USR_REGS[7][14]
.subckt DFFPOSX1 CLK=clk D=_974_ Q=REGs.USR_REGS[7][15]
.subckt DFFPOSX1 CLK=clk D=_975_ Q=REGs.USR_REGS[7][16]
.subckt DFFPOSX1 CLK=clk D=_976_ Q=REGs.USR_REGS[7][17]
.subckt DFFPOSX1 CLK=clk D=_977_ Q=REGs.USR_REGS[7][18]
.subckt DFFPOSX1 CLK=clk D=_978_ Q=REGs.USR_REGS[7][19]
.subckt DFFPOSX1 CLK=clk D=_979_ Q=REGs.USR_REGS[7][20]
.subckt DFFPOSX1 CLK=clk D=_980_ Q=REGs.USR_REGS[7][21]
.subckt DFFPOSX1 CLK=clk D=_981_ Q=REGs.USR_REGS[7][22]
.subckt DFFPOSX1 CLK=clk D=_982_ Q=REGs.USR_REGS[7][23]
.subckt DFFPOSX1 CLK=clk D=_983_ Q=REGs.USR_REGS[7][24]
.subckt DFFPOSX1 CLK=clk D=_984_ Q=REGs.USR_REGS[7][25]
.subckt DFFPOSX1 CLK=clk D=_985_ Q=REGs.USR_REGS[7][26]
.subckt DFFPOSX1 CLK=clk D=_986_ Q=REGs.USR_REGS[7][27]
.subckt DFFPOSX1 CLK=clk D=_987_ Q=REGs.USR_REGS[7][28]
.subckt DFFPOSX1 CLK=clk D=_988_ Q=REGs.USR_REGS[7][29]
.subckt DFFPOSX1 CLK=clk D=_989_ Q=REGs.USR_REGS[7][30]
.subckt DFFPOSX1 CLK=clk D=_990_ Q=REGs.USR_REGS[7][31]
.subckt DFFPOSX1 CLK=clk D=_1215_ Q=REGs.FIRQ_REGS[4][0]
.subckt DFFPOSX1 CLK=clk D=_1216_ Q=REGs.FIRQ_REGS[4][1]
.subckt DFFPOSX1 CLK=clk D=_1217_ Q=REGs.FIRQ_REGS[4][2]
.subckt DFFPOSX1 CLK=clk D=_1218_ Q=REGs.FIRQ_REGS[4][3]
.subckt DFFPOSX1 CLK=clk D=_1219_ Q=REGs.FIRQ_REGS[4][4]
.subckt DFFPOSX1 CLK=clk D=_1220_ Q=REGs.FIRQ_REGS[4][5]
.subckt DFFPOSX1 CLK=clk D=_1221_ Q=REGs.FIRQ_REGS[4][6]
.subckt DFFPOSX1 CLK=clk D=_1222_ Q=REGs.FIRQ_REGS[4][7]
.subckt DFFPOSX1 CLK=clk D=_1223_ Q=REGs.FIRQ_REGS[4][8]
.subckt DFFPOSX1 CLK=clk D=_1224_ Q=REGs.FIRQ_REGS[4][9]
.subckt DFFPOSX1 CLK=clk D=_1225_ Q=REGs.FIRQ_REGS[4][10]
.subckt DFFPOSX1 CLK=clk D=_1226_ Q=REGs.FIRQ_REGS[4][11]
.subckt DFFPOSX1 CLK=clk D=_1227_ Q=REGs.FIRQ_REGS[4][12]
.subckt DFFPOSX1 CLK=clk D=_1228_ Q=REGs.FIRQ_REGS[4][13]
.subckt DFFPOSX1 CLK=clk D=_1229_ Q=REGs.FIRQ_REGS[4][14]
.subckt DFFPOSX1 CLK=clk D=_1230_ Q=REGs.FIRQ_REGS[4][15]
.subckt DFFPOSX1 CLK=clk D=_1231_ Q=REGs.FIRQ_REGS[4][16]
.subckt DFFPOSX1 CLK=clk D=_1232_ Q=REGs.FIRQ_REGS[4][17]
.subckt DFFPOSX1 CLK=clk D=_1233_ Q=REGs.FIRQ_REGS[4][18]
.subckt DFFPOSX1 CLK=clk D=_1234_ Q=REGs.FIRQ_REGS[4][19]
.subckt DFFPOSX1 CLK=clk D=_1235_ Q=REGs.FIRQ_REGS[4][20]
.subckt DFFPOSX1 CLK=clk D=_1236_ Q=REGs.FIRQ_REGS[4][21]
.subckt DFFPOSX1 CLK=clk D=_1237_ Q=REGs.FIRQ_REGS[4][22]
.subckt DFFPOSX1 CLK=clk D=_1238_ Q=REGs.FIRQ_REGS[4][23]
.subckt DFFPOSX1 CLK=clk D=_1239_ Q=REGs.FIRQ_REGS[4][24]
.subckt DFFPOSX1 CLK=clk D=_1240_ Q=REGs.FIRQ_REGS[4][25]
.subckt DFFPOSX1 CLK=clk D=_1241_ Q=REGs.FIRQ_REGS[4][26]
.subckt DFFPOSX1 CLK=clk D=_1242_ Q=REGs.FIRQ_REGS[4][27]
.subckt DFFPOSX1 CLK=clk D=_1243_ Q=REGs.FIRQ_REGS[4][28]
.subckt DFFPOSX1 CLK=clk D=_1244_ Q=REGs.FIRQ_REGS[4][29]
.subckt DFFPOSX1 CLK=clk D=_1245_ Q=REGs.FIRQ_REGS[4][30]
.subckt DFFPOSX1 CLK=clk D=_1246_ Q=REGs.FIRQ_REGS[4][31]
.subckt INVX1 A=ULA.B[3] Y=_5289_
.subckt OR2X2 A=ULA.B[0] B=ULA.B[1] Y=_5300_
.subckt OR2X2 A=ULA.B[2] B=_5300_ Y=_5310_
.subckt NAND2X1 A=ULA.cin B=_5310_ Y=_5321_
.subckt XOR2X1 A=_5289_ B=_5321_ Y=_5332_
.subckt AND2X2 A=_5300_ B=ULA.cin Y=_5342_
.subckt XNOR2X1 A=ULA.B[2] B=_5342_ Y=_5353_
.subckt MUX2X1 A=ULA.A[25] B=ULA.A[24] S=ULA.B[0] Y=_5364_
.subckt OR2X2 A=ULA.cin B=ULA.B[1] Y=_5374_
.subckt INVX1 A=_5374_ Y=_5385_
.subckt XNOR2X1 A=ULA.B[0] B=ULA.B[1] Y=_5396_
.subckt AND2X2 A=_5396_ B=ULA.cin Y=_5406_
.subckt OR2X2 A=_5385_ B=_5406_ Y=_5417_
.subckt AND2X2 A=_5417_ B=_5364_ Y=_5428_
.subckt INVX1 A=ULA.cin Y=_5438_
.subckt XOR2X1 A=ULA.B[0] B=ULA.B[1] Y=_5449_
.subckt OR2X2 A=_5438_ B=_5449_ Y=_5460_
.subckt AND2X2 A=_5460_ B=_5374_ Y=_5470_
.subckt MUX2X1 A=ULA.A[27] B=ULA.A[26] S=ULA.B[0] Y=_5481_
.subckt AND2X2 A=_5470_ B=_5481_ Y=_5492_
.subckt OR2X2 A=_5428_ B=_5492_ Y=_5502_
.subckt AND2X2 A=_5502_ B=_5353_ Y=_5513_
.subckt XOR2X1 A=ULA.B[2] B=_5342_ Y=_5524_
.subckt MUX2X1 A=ULA.A[31] B=ULA.A[30] S=ULA.B[0] Y=_5534_
.subckt AND2X2 A=_5470_ B=_5534_ Y=_5545_
.subckt MUX2X1 A=ULA.A[29] B=ULA.A[28] S=ULA.B[0] Y=_5556_
.subckt AND2X2 A=_5417_ B=_5556_ Y=_5566_
.subckt OR2X2 A=_5566_ B=_5545_ Y=_5577_
.subckt AND2X2 A=_5577_ B=_5524_ Y=_5588_
.subckt OR2X2 A=_5513_ B=_5588_ Y=_5598_
.subckt AND2X2 A=_5598_ B=_5332_ Y=_5609_
.subckt XOR2X1 A=ULA.B[3] B=_5321_ Y=_5620_
.subckt MUX2X1 A=ULA.A[21] B=ULA.A[20] S=ULA.B[0] Y=_5630_
.subckt AND2X2 A=_5417_ B=_5630_ Y=_5641_
.subckt MUX2X1 A=ULA.A[23] B=ULA.A[22] S=ULA.B[0] Y=_5652_
.subckt AND2X2 A=_5470_ B=_5652_ Y=_5657_
.subckt OR2X2 A=_5641_ B=_5657_ Y=_5658_
.subckt AND2X2 A=_5658_ B=_5524_ Y=_5659_
.subckt MUX2X1 A=ULA.A[17] B=ULA.A[16] S=ULA.B[0] Y=_5660_
.subckt AND2X2 A=_5417_ B=_5660_ Y=_5661_
.subckt MUX2X1 A=ULA.A[19] B=ULA.A[18] S=ULA.B[0] Y=_5662_
.subckt AND2X2 A=_5470_ B=_5662_ Y=_5663_
.subckt OR2X2 A=_5661_ B=_5663_ Y=_5664_
.subckt AND2X2 A=_5664_ B=_5353_ Y=_5665_
.subckt OR2X2 A=_5659_ B=_5665_ Y=_5666_
.subckt AND2X2 A=_5666_ B=_5620_ Y=_5667_
.subckt OR2X2 A=_5609_ B=_5667_ Y=_5668_
.subckt INVX1 A=ULA.B[4] Y=_5669_
.subckt OR2X2 A=ULA.B[3] B=_5310_ Y=_5670_
.subckt AND2X2 A=_5670_ B=ULA.cin Y=_5671_
.subckt XOR2X1 A=_5669_ B=_5671_ Y=_5672_
.subckt INVX1 A=CORE_ULA_ctrl[2] Y=_5673_
.subckt INVX1 A=CORE_ULA_ctrl[1] Y=_5674_
.subckt NAND3X1 A=_5673_ B=CORE_ULA_ctrl[3] C=_5674_ Y=_5675_
.subckt AND2X2 A=CORE_ULA_ctrl[2] B=CORE_ULA_ctrl[1] Y=_5676_
.subckt NAND2X1 A=CORE_ULA_ctrl[3] B=_5676_ Y=_5677_
.subckt AND2X2 A=_5675_ B=_5677_ Y=_5678_
.subckt OR2X2 A=_5672_ B=_5678_ Y=_5679_
.subckt OR2X2 A=_5679_ B=_5668_ Y=_5680_
.subckt INVX1 A=ULA.B[2] Y=_5681_
.subckt INVX1 A=ULA.B[1] Y=_5682_
.subckt AND2X2 A=_5660_ B=_5682_ Y=_5683_
.subckt AND2X2 A=_5662_ B=ULA.B[1] Y=_5684_
.subckt OR2X2 A=_5683_ B=_5684_ Y=_5685_
.subckt AND2X2 A=_5685_ B=_5681_ Y=_5686_
.subckt AND2X2 A=_5630_ B=_5682_ Y=_5687_
.subckt AND2X2 A=_5652_ B=ULA.B[1] Y=_5688_
.subckt OR2X2 A=_5687_ B=_5688_ Y=_5689_
.subckt AND2X2 A=_5689_ B=ULA.B[2] Y=_5690_
.subckt OR2X2 A=_5686_ B=_5690_ Y=_5691_
.subckt AND2X2 A=_5691_ B=_5289_ Y=_5692_
.subckt AND2X2 A=_5556_ B=_5682_ Y=_5693_
.subckt AND2X2 A=_5534_ B=ULA.B[1] Y=_5694_
.subckt OR2X2 A=_5693_ B=_5694_ Y=_5695_
.subckt AND2X2 A=_5695_ B=ULA.B[2] Y=_5696_
.subckt AND2X2 A=_5481_ B=ULA.B[1] Y=_5697_
.subckt AND2X2 A=_5364_ B=_5682_ Y=_5698_
.subckt OR2X2 A=_5697_ B=_5698_ Y=_5699_
.subckt AND2X2 A=_5699_ B=_5681_ Y=_5700_
.subckt OR2X2 A=_5696_ B=_5700_ Y=_5701_
.subckt AND2X2 A=_5701_ B=ULA.B[3] Y=_5702_
.subckt OR2X2 A=_5692_ B=_5702_ Y=_5703_
.subckt INVX1 A=CORE_ULA_ctrl[3] Y=_5704_
.subckt NOR3X1 A=_5704_ B=CORE_ULA_ctrl[2] C=_5674_ Y=_5705_
.subckt NAND2X1 A=ULA.B[4] B=_5705_ Y=_5706_
.subckt OR2X2 A=_5706_ B=_5703_ Y=_5707_
.subckt MUX2X1 A=ULA.A[9] B=ULA.A[8] S=ULA.B[0] Y=_5708_
.subckt AND2X2 A=_5708_ B=_5682_ Y=_5709_
.subckt MUX2X1 A=ULA.A[11] B=ULA.A[10] S=ULA.B[0] Y=_5710_
.subckt AND2X2 A=_5710_ B=ULA.B[1] Y=_5711_
.subckt OR2X2 A=_5709_ B=_5711_ Y=_5712_
.subckt AND2X2 A=_5712_ B=_5681_ Y=_5713_
.subckt MUX2X1 A=ULA.A[13] B=ULA.A[12] S=ULA.B[0] Y=_5714_
.subckt AND2X2 A=_5714_ B=_5682_ Y=_5715_
.subckt MUX2X1 A=ULA.A[15] B=ULA.A[14] S=ULA.B[0] Y=_5716_
.subckt AND2X2 A=_5716_ B=ULA.B[1] Y=_5717_
.subckt OR2X2 A=_5715_ B=_5717_ Y=_5718_
.subckt AND2X2 A=_5718_ B=ULA.B[2] Y=_5719_
.subckt OR2X2 A=_5713_ B=_5719_ Y=_5720_
.subckt AND2X2 A=_5720_ B=ULA.B[3] Y=_5721_
.subckt MUX2X1 A=ULA.A[3] B=ULA.A[2] S=ULA.B[0] Y=_5722_
.subckt MUX2X1 A=ULA.A[1] B=ULA.A[0] S=ULA.B[0] Y=_5723_
.subckt MUX2X1 A=_5723_ B=_5722_ S=_5682_ Y=_5724_
.subckt MUX2X1 A=ULA.A[7] B=ULA.A[6] S=ULA.B[0] Y=_5725_
.subckt MUX2X1 A=ULA.A[5] B=ULA.A[4] S=ULA.B[0] Y=_5726_
.subckt MUX2X1 A=_5726_ B=_5725_ S=_5682_ Y=_5727_
.subckt MUX2X1 A=_5727_ B=_5724_ S=ULA.B[2] Y=_5728_
.subckt AND2X2 A=_5728_ B=_5289_ Y=_5729_
.subckt NAND2X1 A=_5669_ B=_5705_ Y=_5730_
.subckt OR2X2 A=_5730_ B=_5729_ Y=_5731_
.subckt OR2X2 A=_5721_ B=_5731_ Y=_5732_
.subckt OR2X2 A=ULA.A[0] B=ULA.B[0] Y=_5733_
.subckt NOR3X1 A=_5673_ B=CORE_ULA_ctrl[3] C=CORE_ULA_ctrl[1] Y=_5734_
.subckt AND2X2 A=_5704_ B=_5676_ Y=_5735_
.subckt NAND2X1 A=ULA.A[0] B=ULA.B[0] Y=_5736_
.subckt AND2X2 A=_5735_ B=_5736_ Y=_5737_
.subckt OAI21X1 A=_5737_ B=_5734_ C=_5733_ Y=_5738_
.subckt NAND3X1 A=_5704_ B=_5673_ C=_5674_ Y=_5739_
.subckt NOR3X1 A=_5674_ B=CORE_ULA_ctrl[3] C=CORE_ULA_ctrl[2] Y=_5740_
.subckt XOR2X1 A=_5438_ B=_5736_ Y=_5741_
.subckt NAND2X1 A=_5741_ B=_5740_ Y=_5742_
.subckt AND2X2 A=_5742_ B=_5739_ Y=_5743_
.subckt AND2X2 A=_5743_ B=_5738_ Y=_5744_
.subckt INVX1 A=_5670_ Y=_5745_
.subckt NAND3X1 A=_5674_ B=CORE_ULA_ctrl[3] C=CORE_ULA_ctrl[2] Y=_5746_
.subckt NOR2X1 A=_5746_ B=ULA.B[4] Y=_5747_
.subckt NAND3X1 A=_5747_ B=ULA.A[0] C=_5745_ Y=_5748_
.subckt AND2X2 A=_5748_ B=_5744_ Y=_5749_
.subckt AND2X2 A=_5732_ B=_5749_ Y=_5750_
.subckt AND2X2 A=_5750_ B=_5707_ Y=_5751_
.subckt MUX2X1 A=_5714_ B=_5716_ S=_5417_ Y=_5752_
.subckt MUX2X1 A=_5708_ B=_5710_ S=_5417_ Y=_5753_
.subckt MUX2X1 A=_5753_ B=_5752_ S=_5353_ Y=_5754_
.subckt AND2X2 A=_5754_ B=_5332_ Y=_5755_
.subckt MUX2X1 A=_5723_ B=_5722_ S=_5417_ Y=_5756_
.subckt MUX2X1 A=_5726_ B=_5725_ S=_5417_ Y=_5757_
.subckt MUX2X1 A=_5757_ B=_5756_ S=_5524_ Y=_5758_
.subckt AND2X2 A=_5758_ B=_5620_ Y=_5759_
.subckt XOR2X1 A=ULA.B[4] B=_5671_ Y=_5760_
.subckt OR2X2 A=_5760_ B=_5678_ Y=_5761_
.subckt OR2X2 A=_5761_ B=_5759_ Y=_5762_
.subckt OR2X2 A=_5755_ B=_5762_ Y=_5763_
.subckt AND2X2 A=_5751_ B=_5763_ Y=_5764_
.subckt AND2X2 A=_5764_ B=_5680_ Y=_5765_
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][0] Y=_5766_
.subckt OR2X2 A=_5766_ B=_5765_ Y=_5767_
.subckt INVX1 A=_5767_ Y=ULA.ULA_OUT[0]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][1] Y=_5768_
.subckt MUX2X1 A=ULA.A[18] B=ULA.A[17] S=ULA.B[0] Y=_5769_
.subckt AND2X2 A=_5769_ B=_5682_ Y=_5770_
.subckt MUX2X1 A=ULA.A[20] B=ULA.A[19] S=ULA.B[0] Y=_5771_
.subckt AND2X2 A=_5771_ B=ULA.B[1] Y=_5772_
.subckt OR2X2 A=_5770_ B=_5772_ Y=_5773_
.subckt AND2X2 A=_5773_ B=_5681_ Y=_5774_
.subckt MUX2X1 A=ULA.A[22] B=ULA.A[21] S=ULA.B[0] Y=_5775_
.subckt AND2X2 A=_5775_ B=_5682_ Y=_5776_
.subckt MUX2X1 A=ULA.A[24] B=ULA.A[23] S=ULA.B[0] Y=_5777_
.subckt AND2X2 A=_5777_ B=ULA.B[1] Y=_5778_
.subckt OR2X2 A=_5776_ B=_5778_ Y=_5779_
.subckt AND2X2 A=_5779_ B=ULA.B[2] Y=_5780_
.subckt OR2X2 A=_5774_ B=_5780_ Y=_5781_
.subckt AND2X2 A=_5781_ B=_5289_ Y=_5782_
.subckt MUX2X1 A=ULA.A[26] B=ULA.A[25] S=ULA.B[0] Y=_5783_
.subckt AND2X2 A=_5783_ B=_5682_ Y=_5784_
.subckt MUX2X1 A=ULA.A[28] B=ULA.A[27] S=ULA.B[0] Y=_5785_
.subckt AND2X2 A=_5785_ B=ULA.B[1] Y=_5786_
.subckt OR2X2 A=_5784_ B=_5786_ Y=_5787_
.subckt AND2X2 A=_5787_ B=_5681_ Y=_5788_
.subckt INVX1 A=ULA.B[0] Y=_5789_
.subckt NAND3X1 A=_5789_ B=ULA.B[1] C=ULA.A[31] Y=_5790_
.subckt MUX2X1 A=ULA.A[30] B=ULA.A[29] S=ULA.B[0] Y=_5791_
.subckt OR2X2 A=ULA.B[1] B=_5791_ Y=_5792_
.subckt AND2X2 A=_5790_ B=_5792_ Y=_5793_
.subckt AND2X2 A=_5793_ B=ULA.B[2] Y=_5794_
.subckt OR2X2 A=_5788_ B=_5794_ Y=_5795_
.subckt AND2X2 A=_5795_ B=ULA.B[3] Y=_5796_
.subckt OR2X2 A=_5782_ B=_5796_ Y=_5797_
.subckt AND2X2 A=_5797_ B=ULA.B[4] Y=_5798_
.subckt NAND3X1 A=_5673_ B=CORE_ULA_ctrl[3] C=CORE_ULA_ctrl[1] Y=_5799_
.subckt MUX2X1 A=ULA.A[2] B=ULA.A[1] S=ULA.B[0] Y=_5800_
.subckt OR2X2 A=ULA.B[1] B=_5800_ Y=_5801_
.subckt MUX2X1 A=ULA.A[4] B=ULA.A[3] S=ULA.B[0] Y=_5802_
.subckt OR2X2 A=_5682_ B=_5802_ Y=_5803_
.subckt AND2X2 A=_5803_ B=_5681_ Y=_5804_
.subckt AND2X2 A=_5804_ B=_5801_ Y=_5805_
.subckt MUX2X1 A=ULA.A[6] B=ULA.A[5] S=ULA.B[0] Y=_5806_
.subckt AND2X2 A=_5806_ B=_5682_ Y=_5807_
.subckt MUX2X1 A=ULA.A[8] B=ULA.A[7] S=ULA.B[0] Y=_5808_
.subckt AND2X2 A=_5808_ B=ULA.B[1] Y=_5809_
.subckt OR2X2 A=_5807_ B=_5809_ Y=_5810_
.subckt AND2X2 A=_5810_ B=ULA.B[2] Y=_5811_
.subckt OR2X2 A=_5805_ B=_5811_ Y=_5812_
.subckt AND2X2 A=_5812_ B=_5289_ Y=_5813_
.subckt MUX2X1 A=ULA.A[10] B=ULA.A[9] S=ULA.B[0] Y=_5814_
.subckt AND2X2 A=_5814_ B=_5682_ Y=_5815_
.subckt MUX2X1 A=ULA.A[12] B=ULA.A[11] S=ULA.B[0] Y=_5816_
.subckt AND2X2 A=_5816_ B=ULA.B[1] Y=_5817_
.subckt OR2X2 A=_5815_ B=_5817_ Y=_5818_
.subckt AND2X2 A=_5818_ B=_5681_ Y=_5819_
.subckt MUX2X1 A=ULA.A[14] B=ULA.A[13] S=ULA.B[0] Y=_5820_
.subckt AND2X2 A=_5820_ B=_5682_ Y=_5821_
.subckt MUX2X1 A=ULA.A[16] B=ULA.A[15] S=ULA.B[0] Y=_5822_
.subckt AND2X2 A=_5822_ B=ULA.B[1] Y=_5823_
.subckt OR2X2 A=_5821_ B=_5823_ Y=_5824_
.subckt AND2X2 A=_5824_ B=ULA.B[2] Y=_5825_
.subckt OR2X2 A=_5819_ B=_5825_ Y=_5826_
.subckt AND2X2 A=_5826_ B=ULA.B[3] Y=_5827_
.subckt OR2X2 A=_5813_ B=_5827_ Y=_5828_
.subckt AND2X2 A=_5828_ B=_5669_ Y=_5829_
.subckt OR2X2 A=_5799_ B=_5829_ Y=_5830_
.subckt OR2X2 A=_5798_ B=_5830_ Y=_5831_
.subckt NOR2X1 A=ULA.A[1] B=ULA.B[1] Y=_5832_
.subckt NAND2X1 A=ULA.A[1] B=ULA.B[1] Y=_5833_
.subckt AOI21X1 A=_5833_ B=_5735_ C=_5734_ Y=_5834_
.subckt OR2X2 A=_5832_ B=_5834_ Y=_5835_
.subckt NAND2X1 A=_5438_ B=_5833_ Y=_5836_
.subckt NAND3X1 A=ULA.A[1] B=ULA.cin C=ULA.B[1] Y=_5837_
.subckt NAND3X1 A=_5836_ B=_5740_ C=_5837_ Y=_5838_
.subckt AND2X2 A=_5838_ B=_5739_ Y=_5839_
.subckt AND2X2 A=_5835_ B=_5839_ Y=_5840_
.subckt MUX2X1 A=ULA.A[0] B=ULA.A[1] S=ULA.B[0] Y=_5841_
.subckt OR2X2 A=ULA.B[1] B=_5841_ Y=_5842_
.subckt OR2X2 A=ULA.B[2] B=_5842_ Y=_5843_
.subckt INVX1 A=_5843_ Y=_5844_
.subckt NAND2X1 A=CORE_ULA_ctrl[3] B=CORE_ULA_ctrl[2] Y=_5845_
.subckt NOR2X1 A=_5845_ B=ULA.B[4] Y=_5846_
.subckt NAND3X1 A=_5844_ B=_5289_ C=_5846_ Y=_5847_
.subckt AND2X2 A=_5840_ B=_5847_ Y=_5848_
.subckt AND2X2 A=_5831_ B=_5848_ Y=_5849_
.subckt OR2X2 A=_5791_ B=_5470_ Y=_5850_
.subckt AND2X2 A=_5850_ B=_5790_ Y=_5851_
.subckt AND2X2 A=_5851_ B=_5524_ Y=_5852_
.subckt AND2X2 A=_5417_ B=_5783_ Y=_5853_
.subckt AND2X2 A=_5470_ B=_5785_ Y=_5854_
.subckt OR2X2 A=_5853_ B=_5854_ Y=_5855_
.subckt AND2X2 A=_5855_ B=_5353_ Y=_5856_
.subckt OR2X2 A=_5852_ B=_5856_ Y=_5857_
.subckt AND2X2 A=_5857_ B=_5332_ Y=_5858_
.subckt MUX2X1 A=_5775_ B=_5777_ S=_5417_ Y=_5859_
.subckt MUX2X1 A=_5769_ B=_5771_ S=_5417_ Y=_5860_
.subckt MUX2X1 A=_5860_ B=_5859_ S=_5353_ Y=_5861_
.subckt AND2X2 A=_5861_ B=_5620_ Y=_5862_
.subckt OR2X2 A=_5858_ B=_5862_ Y=_5863_
.subckt OR2X2 A=_5679_ B=_5863_ Y=_5864_
.subckt AND2X2 A=_5417_ B=_5806_ Y=_5865_
.subckt AND2X2 A=_5470_ B=_5808_ Y=_5866_
.subckt OR2X2 A=_5865_ B=_5866_ Y=_5867_
.subckt OR2X2 A=_5353_ B=_5867_ Y=_5868_
.subckt AND2X2 A=_5470_ B=_5802_ Y=_5869_
.subckt AND2X2 A=_5417_ B=_5800_ Y=_5870_
.subckt OR2X2 A=_5524_ B=_5870_ Y=_5871_
.subckt OR2X2 A=_5869_ B=_5871_ Y=_5872_
.subckt AND2X2 A=_5872_ B=_5620_ Y=_5873_
.subckt AND2X2 A=_5873_ B=_5868_ Y=_5874_
.subckt AND2X2 A=_5417_ B=_5820_ Y=_5875_
.subckt AND2X2 A=_5470_ B=_5822_ Y=_5876_
.subckt OR2X2 A=_5875_ B=_5876_ Y=_5877_
.subckt AND2X2 A=_5877_ B=_5524_ Y=_5878_
.subckt AND2X2 A=_5417_ B=_5814_ Y=_5879_
.subckt AND2X2 A=_5470_ B=_5816_ Y=_5880_
.subckt OR2X2 A=_5879_ B=_5880_ Y=_5881_
.subckt AND2X2 A=_5881_ B=_5353_ Y=_5882_
.subckt OR2X2 A=_5878_ B=_5882_ Y=_5883_
.subckt AND2X2 A=_5883_ B=_5332_ Y=_5884_
.subckt OR2X2 A=_5874_ B=_5884_ Y=_5885_
.subckt OR2X2 A=_5761_ B=_5885_ Y=_5886_
.subckt AND2X2 A=_5864_ B=_5886_ Y=_5887_
.subckt AND2X2 A=_5887_ B=_5849_ Y=_5888_
.subckt OR2X2 A=_5768_ B=_5888_ Y=_5889_
.subckt INVX1 A=_5889_ Y=ULA.ULA_OUT[1]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][2] Y=_5890_
.subckt AND2X2 A=_5710_ B=_5682_ Y=_5891_
.subckt AND2X2 A=_5714_ B=ULA.B[1] Y=_5892_
.subckt OR2X2 A=_5891_ B=_5892_ Y=_5893_
.subckt AND2X2 A=_5893_ B=_5681_ Y=_5894_
.subckt AND2X2 A=_5716_ B=_5682_ Y=_5895_
.subckt AND2X2 A=_5660_ B=ULA.B[1] Y=_5896_
.subckt OR2X2 A=_5895_ B=_5896_ Y=_5897_
.subckt AND2X2 A=_5897_ B=ULA.B[2] Y=_5898_
.subckt OR2X2 A=_5894_ B=_5898_ Y=_5899_
.subckt AND2X2 A=_5899_ B=ULA.B[3] Y=_5900_
.subckt AND2X2 A=_5722_ B=_5682_ Y=_5901_
.subckt AND2X2 A=_5726_ B=ULA.B[1] Y=_5902_
.subckt OR2X2 A=_5901_ B=_5902_ Y=_5903_
.subckt AND2X2 A=_5903_ B=_5681_ Y=_5904_
.subckt AND2X2 A=_5708_ B=ULA.B[1] Y=_5905_
.subckt AND2X2 A=_5725_ B=_5682_ Y=_5906_
.subckt OR2X2 A=_5905_ B=_5906_ Y=_5907_
.subckt AND2X2 A=_5907_ B=ULA.B[2] Y=_5908_
.subckt OR2X2 A=_5904_ B=_5908_ Y=_5909_
.subckt AND2X2 A=_5909_ B=_5289_ Y=_5910_
.subckt OR2X2 A=_5730_ B=_5910_ Y=_5911_
.subckt OR2X2 A=_5900_ B=_5911_ Y=_5912_
.subckt AND2X2 A=_5662_ B=_5682_ Y=_5913_
.subckt AND2X2 A=_5630_ B=ULA.B[1] Y=_5914_
.subckt OR2X2 A=_5913_ B=_5914_ Y=_5915_
.subckt AND2X2 A=_5915_ B=_5681_ Y=_5916_
.subckt AND2X2 A=_5364_ B=ULA.B[1] Y=_5917_
.subckt AND2X2 A=_5652_ B=_5682_ Y=_5918_
.subckt OR2X2 A=_5917_ B=_5918_ Y=_5919_
.subckt AND2X2 A=_5919_ B=ULA.B[2] Y=_5920_
.subckt OR2X2 A=_5916_ B=_5920_ Y=_5921_
.subckt AND2X2 A=_5921_ B=_5289_ Y=_5922_
.subckt OR2X2 A=ULA.B[1] B=_5534_ Y=_5923_
.subckt AND2X2 A=_5923_ B=ULA.B[2] Y=_5924_
.subckt AND2X2 A=_5556_ B=ULA.B[1] Y=_5925_
.subckt AND2X2 A=_5481_ B=_5682_ Y=_5926_
.subckt OR2X2 A=_5925_ B=_5926_ Y=_5927_
.subckt AND2X2 A=_5927_ B=_5681_ Y=_5928_
.subckt OR2X2 A=_5924_ B=_5928_ Y=_5929_
.subckt AND2X2 A=_5929_ B=ULA.B[3] Y=_5930_
.subckt OR2X2 A=_5930_ B=_5922_ Y=_5931_
.subckt OR2X2 A=_5706_ B=_5931_ Y=_5932_
.subckt NAND3X1 A=_5704_ B=CORE_ULA_ctrl[2] C=_5674_ Y=_5933_
.subckt OR2X2 A=ULA.A[2] B=ULA.B[2] Y=_5934_
.subckt INVX1 A=_5934_ Y=_5935_
.subckt OR2X2 A=_5935_ B=_5933_ Y=_5936_
.subckt NAND2X1 A=ULA.A[2] B=ULA.B[2] Y=_5937_
.subckt NAND3X1 A=_5735_ B=_5934_ C=_5937_ Y=_5938_
.subckt AND2X2 A=_5938_ B=_5936_ Y=_5939_
.subckt NAND3X1 A=_5704_ B=CORE_ULA_ctrl[1] C=_5673_ Y=_5940_
.subckt XOR2X1 A=ULA.cin B=_5937_ Y=_5941_
.subckt OR2X2 A=_5941_ B=_5940_ Y=_5942_
.subckt AND2X2 A=_5942_ B=_5739_ Y=_5943_
.subckt AND2X2 A=_5939_ B=_5943_ Y=_5944_
.subckt INVX1 A=_5846_ Y=_5945_
.subckt MUX2X1 A=ULA.A[1] B=ULA.A[2] S=ULA.B[0] Y=_5946_
.subckt OR2X2 A=ULA.B[1] B=_5946_ Y=_5947_
.subckt NAND3X1 A=_5789_ B=ULA.A[0] C=ULA.B[1] Y=_5948_
.subckt AND2X2 A=_5948_ B=_5947_ Y=_5949_
.subckt OR2X2 A=ULA.B[2] B=_5949_ Y=_5950_
.subckt OR2X2 A=ULA.B[3] B=_5950_ Y=_5951_
.subckt OR2X2 A=_5945_ B=_5951_ Y=_5952_
.subckt AND2X2 A=_5952_ B=_5944_ Y=_5953_
.subckt AND2X2 A=_5932_ B=_5953_ Y=_5954_
.subckt AND2X2 A=_5954_ B=_5912_ Y=_5955_
.subckt OR2X2 A=_5534_ B=_5470_ Y=_5956_
.subckt AND2X2 A=_5956_ B=_5524_ Y=_5957_
.subckt AND2X2 A=_5417_ B=_5481_ Y=_5958_
.subckt AND2X2 A=_5470_ B=_5556_ Y=_5959_
.subckt OR2X2 A=_5958_ B=_5959_ Y=_5960_
.subckt AND2X2 A=_5960_ B=_5353_ Y=_5961_
.subckt OR2X2 A=_5957_ B=_5961_ Y=_5962_
.subckt AND2X2 A=_5962_ B=_5332_ Y=_5963_
.subckt AND2X2 A=_5417_ B=_5652_ Y=_5964_
.subckt AND2X2 A=_5470_ B=_5364_ Y=_5965_
.subckt OR2X2 A=_5964_ B=_5965_ Y=_5966_
.subckt AND2X2 A=_5966_ B=_5524_ Y=_5967_
.subckt AND2X2 A=_5417_ B=_5662_ Y=_5968_
.subckt AND2X2 A=_5470_ B=_5630_ Y=_5969_
.subckt OR2X2 A=_5968_ B=_5969_ Y=_5970_
.subckt AND2X2 A=_5970_ B=_5353_ Y=_5971_
.subckt OR2X2 A=_5967_ B=_5971_ Y=_5972_
.subckt AND2X2 A=_5972_ B=_5620_ Y=_5973_
.subckt OR2X2 A=_5963_ B=_5973_ Y=_5974_
.subckt OR2X2 A=_5679_ B=_5974_ Y=_5975_
.subckt AND2X2 A=_5470_ B=_5726_ Y=_5976_
.subckt AND2X2 A=_5417_ B=_5722_ Y=_5977_
.subckt OR2X2 A=_5524_ B=_5977_ Y=_5978_
.subckt OR2X2 A=_5976_ B=_5978_ Y=_5979_
.subckt AND2X2 A=_5417_ B=_5725_ Y=_5980_
.subckt AND2X2 A=_5470_ B=_5708_ Y=_5981_
.subckt OR2X2 A=_5980_ B=_5981_ Y=_5982_
.subckt OR2X2 A=_5353_ B=_5982_ Y=_5983_
.subckt AND2X2 A=_5983_ B=_5979_ Y=_5984_
.subckt OR2X2 A=_5332_ B=_5984_ Y=_5985_
.subckt AND2X2 A=_5417_ B=_5716_ Y=_5986_
.subckt AND2X2 A=_5470_ B=_5660_ Y=_5987_
.subckt OR2X2 A=_5986_ B=_5987_ Y=_5988_
.subckt AND2X2 A=_5988_ B=_5524_ Y=_5989_
.subckt AND2X2 A=_5417_ B=_5710_ Y=_5990_
.subckt AND2X2 A=_5470_ B=_5714_ Y=_5991_
.subckt OR2X2 A=_5990_ B=_5991_ Y=_5992_
.subckt AND2X2 A=_5992_ B=_5353_ Y=_5993_
.subckt OR2X2 A=_5989_ B=_5993_ Y=_5994_
.subckt OR2X2 A=_5620_ B=_5994_ Y=_5995_
.subckt AND2X2 A=_5985_ B=_5995_ Y=_5996_
.subckt OR2X2 A=_5761_ B=_5996_ Y=_5997_
.subckt AND2X2 A=_5997_ B=_5975_ Y=_5998_
.subckt AND2X2 A=_5998_ B=_5955_ Y=_5999_
.subckt OR2X2 A=_5890_ B=_5999_ Y=_6000_
.subckt INVX1 A=_6000_ Y=ULA.ULA_OUT[2]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][3] Y=_6001_
.subckt NOR2X1 A=ULA.B[0] B=ULA.B[1] Y=_6002_
.subckt NAND3X1 A=_6002_ B=ULA.B[2] C=ULA.A[31] Y=_6003_
.subckt AND2X2 A=_5417_ B=_5785_ Y=_6004_
.subckt AND2X2 A=_5470_ B=_5791_ Y=_6005_
.subckt OR2X2 A=_6004_ B=_6005_ Y=_6006_
.subckt OR2X2 A=_5524_ B=_6006_ Y=_6007_
.subckt AND2X2 A=_6007_ B=_6003_ Y=_6008_
.subckt AND2X2 A=_6008_ B=_5332_ Y=_6009_
.subckt AND2X2 A=_5417_ B=_5777_ Y=_6010_
.subckt AND2X2 A=_5470_ B=_5783_ Y=_6011_
.subckt OR2X2 A=_6010_ B=_6011_ Y=_6012_
.subckt AND2X2 A=_6012_ B=_5524_ Y=_6013_
.subckt AND2X2 A=_5417_ B=_5771_ Y=_6014_
.subckt AND2X2 A=_5470_ B=_5775_ Y=_6015_
.subckt OR2X2 A=_6014_ B=_6015_ Y=_6016_
.subckt AND2X2 A=_6016_ B=_5353_ Y=_6017_
.subckt OR2X2 A=_6013_ B=_6017_ Y=_6018_
.subckt AND2X2 A=_6018_ B=_5620_ Y=_6019_
.subckt OR2X2 A=_6009_ B=_6019_ Y=_6020_
.subckt OR2X2 A=_5679_ B=_6020_ Y=_6021_
.subckt AND2X2 A=_5841_ B=ULA.B[1] Y=_6022_
.subckt MUX2X1 A=ULA.A[2] B=ULA.A[3] S=ULA.B[0] Y=_6023_
.subckt AND2X2 A=_6023_ B=_5682_ Y=_6024_
.subckt OR2X2 A=_6022_ B=_6024_ Y=_6025_
.subckt NOR3X1 A=_6025_ B=ULA.B[2] C=ULA.B[3] Y=_6026_
.subckt NAND2X1 A=_5846_ B=_6026_ Y=_6027_
.subckt NOR2X1 A=ULA.A[3] B=ULA.B[3] Y=_6028_
.subckt NAND2X1 A=ULA.A[3] B=ULA.B[3] Y=_6029_
.subckt AOI21X1 A=_6029_ B=_5735_ C=_5734_ Y=_6030_
.subckt OR2X2 A=_6028_ B=_6030_ Y=_6031_
.subckt NAND3X1 A=ULA.cin B=ULA.A[3] C=ULA.B[3] Y=_6032_
.subckt NAND2X1 A=_5438_ B=_6029_ Y=_6033_
.subckt NAND3X1 A=_6033_ B=_5740_ C=_6032_ Y=_6034_
.subckt AND2X2 A=_6034_ B=_5739_ Y=_6035_
.subckt AND2X2 A=_6031_ B=_6035_ Y=_6036_
.subckt AND2X2 A=_6027_ B=_6036_ Y=_6037_
.subckt AND2X2 A=_6037_ B=_6021_ Y=_6038_
.subckt AND2X2 A=_5771_ B=_5682_ Y=_6039_
.subckt AND2X2 A=_5775_ B=ULA.B[1] Y=_6040_
.subckt OR2X2 A=_6039_ B=_6040_ Y=_6041_
.subckt AND2X2 A=_6041_ B=_5681_ Y=_6042_
.subckt AND2X2 A=_5777_ B=_5682_ Y=_6043_
.subckt AND2X2 A=_5783_ B=ULA.B[1] Y=_6044_
.subckt OR2X2 A=_6043_ B=_6044_ Y=_6045_
.subckt AND2X2 A=_6045_ B=ULA.B[2] Y=_6046_
.subckt OR2X2 A=_6042_ B=_6046_ Y=_6047_
.subckt AND2X2 A=_6047_ B=_5289_ Y=_6048_
.subckt AND2X2 A=_5785_ B=_5682_ Y=_6049_
.subckt AND2X2 A=_5791_ B=ULA.B[1] Y=_6050_
.subckt OR2X2 A=_6049_ B=_6050_ Y=_6051_
.subckt OR2X2 A=ULA.B[2] B=_6051_ Y=_6052_
.subckt AND2X2 A=_6052_ B=_6003_ Y=_6053_
.subckt AND2X2 A=_6053_ B=ULA.B[3] Y=_6054_
.subckt OR2X2 A=_6048_ B=_6054_ Y=_6055_
.subckt AND2X2 A=_6055_ B=ULA.B[4] Y=_6056_
.subckt OR2X2 A=ULA.B[1] B=_5802_ Y=_6057_
.subckt OR2X2 A=_5682_ B=_5806_ Y=_6058_
.subckt AND2X2 A=_6058_ B=_5681_ Y=_6059_
.subckt AND2X2 A=_6059_ B=_6057_ Y=_6060_
.subckt AND2X2 A=_5808_ B=_5682_ Y=_6061_
.subckt AND2X2 A=_5814_ B=ULA.B[1] Y=_6062_
.subckt OR2X2 A=_6061_ B=_6062_ Y=_6063_
.subckt AND2X2 A=_6063_ B=ULA.B[2] Y=_6064_
.subckt OR2X2 A=_6060_ B=_6064_ Y=_6065_
.subckt AND2X2 A=_6065_ B=_5289_ Y=_6066_
.subckt AND2X2 A=_5816_ B=_5682_ Y=_6067_
.subckt AND2X2 A=_5820_ B=ULA.B[1] Y=_6068_
.subckt OR2X2 A=_6067_ B=_6068_ Y=_6069_
.subckt AND2X2 A=_6069_ B=_5681_ Y=_6070_
.subckt AND2X2 A=_5822_ B=_5682_ Y=_6071_
.subckt AND2X2 A=_5769_ B=ULA.B[1] Y=_6072_
.subckt OR2X2 A=_6071_ B=_6072_ Y=_6073_
.subckt AND2X2 A=_6073_ B=ULA.B[2] Y=_6074_
.subckt OR2X2 A=_6070_ B=_6074_ Y=_6075_
.subckt AND2X2 A=_6075_ B=ULA.B[3] Y=_6076_
.subckt OR2X2 A=_6066_ B=_6076_ Y=_6077_
.subckt AND2X2 A=_6077_ B=_5669_ Y=_6078_
.subckt OR2X2 A=_5799_ B=_6078_ Y=_6079_
.subckt OR2X2 A=_6056_ B=_6079_ Y=_6080_
.subckt MUX2X1 A=_5822_ B=_5769_ S=_5417_ Y=_6081_
.subckt MUX2X1 A=_5816_ B=_5820_ S=_5417_ Y=_6082_
.subckt MUX2X1 A=_6082_ B=_6081_ S=_5353_ Y=_6083_
.subckt OR2X2 A=_5620_ B=_6083_ Y=_6084_
.subckt MUX2X1 A=_5808_ B=_5814_ S=_5417_ Y=_6085_
.subckt MUX2X1 A=_5802_ B=_5806_ S=_5417_ Y=_6086_
.subckt MUX2X1 A=_6086_ B=_6085_ S=_5353_ Y=_6087_
.subckt OR2X2 A=_5332_ B=_6087_ Y=_6088_
.subckt AND2X2 A=_6084_ B=_6088_ Y=_6089_
.subckt OR2X2 A=_5761_ B=_6089_ Y=_6090_
.subckt AND2X2 A=_6090_ B=_6080_ Y=_6091_
.subckt AND2X2 A=_6091_ B=_6038_ Y=_6092_
.subckt OR2X2 A=_6001_ B=_6092_ Y=_6093_
.subckt INVX1 A=_6093_ Y=ULA.ULA_OUT[3]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][4] Y=_6094_
.subckt OR2X2 A=_5524_ B=_5577_ Y=_6095_
.subckt AND2X2 A=_6095_ B=_5332_ Y=_6096_
.subckt AND2X2 A=_5502_ B=_5524_ Y=_6097_
.subckt AND2X2 A=_5658_ B=_5353_ Y=_6098_
.subckt OR2X2 A=_6097_ B=_6098_ Y=_6099_
.subckt AND2X2 A=_6099_ B=_5620_ Y=_6100_
.subckt OR2X2 A=_6096_ B=_6100_ Y=_6101_
.subckt OR2X2 A=_5679_ B=_6101_ Y=_6102_
.subckt AOI21X1 A=ULA.A[0] B=_6002_ C=_5681_ Y=_6103_
.subckt AND2X2 A=_5946_ B=ULA.B[1] Y=_6104_
.subckt MUX2X1 A=ULA.A[3] B=ULA.A[4] S=ULA.B[0] Y=_6105_
.subckt AND2X2 A=_6105_ B=_5682_ Y=_6106_
.subckt OR2X2 A=_6104_ B=_6106_ Y=_6107_
.subckt AND2X2 A=_6107_ B=_5681_ Y=_6108_
.subckt OR2X2 A=_6103_ B=_6108_ Y=_6109_
.subckt OR2X2 A=ULA.B[3] B=_6109_ Y=_6110_
.subckt OR2X2 A=_5945_ B=_6110_ Y=_6111_
.subckt OR2X2 A=ULA.A[4] B=ULA.B[4] Y=_6112_
.subckt NAND2X1 A=ULA.A[4] B=ULA.B[4] Y=_6113_
.subckt AND2X2 A=_5735_ B=_6113_ Y=_6114_
.subckt OAI21X1 A=_6114_ B=_5734_ C=_6112_ Y=_6115_
.subckt XOR2X1 A=ULA.cin B=_6113_ Y=_6116_
.subckt OR2X2 A=_6116_ B=_5940_ Y=_6117_
.subckt AND2X2 A=_6117_ B=_5739_ Y=_6118_
.subckt AND2X2 A=_6115_ B=_6118_ Y=_6119_
.subckt AND2X2 A=_6111_ B=_6119_ Y=_6120_
.subckt AND2X2 A=_5725_ B=ULA.B[1] Y=_6121_
.subckt AND2X2 A=_5726_ B=_5682_ Y=_6122_
.subckt OR2X2 A=_6121_ B=_6122_ Y=_6123_
.subckt OR2X2 A=ULA.B[2] B=_6123_ Y=_6124_
.subckt OR2X2 A=_5681_ B=_5712_ Y=_6125_
.subckt AND2X2 A=_6124_ B=_6125_ Y=_6126_
.subckt AND2X2 A=_6126_ B=_5289_ Y=_6127_
.subckt AND2X2 A=_5718_ B=_5681_ Y=_6128_
.subckt AND2X2 A=_5685_ B=ULA.B[2] Y=_6129_
.subckt OR2X2 A=_6128_ B=_6129_ Y=_6130_
.subckt AND2X2 A=_6130_ B=ULA.B[3] Y=_6131_
.subckt OR2X2 A=_6131_ B=_6127_ Y=_6132_
.subckt OR2X2 A=_5730_ B=_6132_ Y=_6133_
.subckt AND2X2 A=_6133_ B=_6120_ Y=_6134_
.subckt AND2X2 A=_5664_ B=_5524_ Y=_6135_
.subckt AND2X2 A=_5417_ B=_5714_ Y=_6136_
.subckt AND2X2 A=_5470_ B=_5716_ Y=_6137_
.subckt OR2X2 A=_6136_ B=_6137_ Y=_6138_
.subckt AND2X2 A=_6138_ B=_5353_ Y=_6139_
.subckt OR2X2 A=_6135_ B=_6139_ Y=_6140_
.subckt OR2X2 A=_5620_ B=_5761_ Y=_6141_
.subckt OR2X2 A=_6141_ B=_6140_ Y=_6142_
.subckt MUX2X1 A=_5757_ B=_5753_ S=_5353_ Y=_6143_
.subckt OR2X2 A=_5332_ B=_5761_ Y=_6144_
.subckt OR2X2 A=_6144_ B=_6143_ Y=_6145_
.subckt OR2X2 A=ULA.B[2] B=_5695_ Y=_6146_
.subckt OR2X2 A=_5289_ B=_6146_ Y=_6147_
.subckt AND2X2 A=_5689_ B=_5681_ Y=_6148_
.subckt AND2X2 A=_5699_ B=ULA.B[2] Y=_6149_
.subckt OR2X2 A=_6148_ B=_6149_ Y=_6150_
.subckt OR2X2 A=ULA.B[3] B=_6150_ Y=_6151_
.subckt AND2X2 A=_6151_ B=_6147_ Y=_6152_
.subckt OR2X2 A=_5706_ B=_6152_ Y=_6153_
.subckt AND2X2 A=_6145_ B=_6153_ Y=_6154_
.subckt AND2X2 A=_6154_ B=_6142_ Y=_6155_
.subckt AND2X2 A=_6155_ B=_6134_ Y=_6156_
.subckt AND2X2 A=_6156_ B=_6102_ Y=_6157_
.subckt OR2X2 A=_6094_ B=_6157_ Y=_6158_
.subckt INVX1 A=_6158_ Y=ULA.ULA_OUT[4]
.subckt AND2X2 A=_5417_ B=_5769_ Y=_6159_
.subckt AND2X2 A=_5470_ B=_5771_ Y=_6160_
.subckt OR2X2 A=_6159_ B=_6160_ Y=_6161_
.subckt AND2X2 A=_6161_ B=_5524_ Y=_6162_
.subckt AND2X2 A=_5877_ B=_5353_ Y=_6163_
.subckt OR2X2 A=_6162_ B=_6163_ Y=_6164_
.subckt INVX1 A=_6164_ Y=_6165_
.subckt MUX2X1 A=_5881_ B=_5867_ S=_5524_ Y=_6166_
.subckt MUX2X1 A=_6165_ B=_6166_ S=_5332_ Y=_6167_
.subckt AND2X2 A=_6167_ B=_5672_ Y=_6168_
.subckt AOI21X1 A=_5790_ B=_5850_ C=_5524_ Y=_6169_
.subckt NOR2X1 A=_6169_ B=_5620_ Y=_6170_
.subckt MUX2X1 A=_5783_ B=_5785_ S=_5417_ Y=_6171_
.subckt MUX2X1 A=_5859_ B=_6171_ S=_5353_ Y=_6172_
.subckt AND2X2 A=_6172_ B=_5620_ Y=_6173_
.subckt OR2X2 A=_6173_ B=_6170_ Y=_6174_
.subckt AND2X2 A=_6174_ B=_5760_ Y=_6175_
.subckt OR2X2 A=_5678_ B=_6175_ Y=_6176_
.subckt OR2X2 A=_6176_ B=_6168_ Y=_6177_
.subckt INVX1 A=_5845_ Y=_6178_
.subckt AND2X2 A=_5842_ B=ULA.B[2] Y=_6179_
.subckt AND2X2 A=_6023_ B=ULA.B[1] Y=_6180_
.subckt MUX2X1 A=ULA.A[4] B=ULA.A[5] S=ULA.B[0] Y=_6181_
.subckt AND2X2 A=_6181_ B=_5682_ Y=_6182_
.subckt OR2X2 A=_6180_ B=_6182_ Y=_6183_
.subckt AND2X2 A=_6183_ B=_5681_ Y=_6184_
.subckt NOR3X1 A=_6184_ B=ULA.B[3] C=_6179_ Y=_6185_
.subckt NAND3X1 A=_6185_ B=_5669_ C=_6178_ Y=_6186_
.subckt NOR2X1 A=ULA.A[5] B=ULA.B[5] Y=_6187_
.subckt NAND2X1 A=ULA.A[5] B=ULA.B[5] Y=_6188_
.subckt AOI21X1 A=_6188_ B=_5735_ C=_5734_ Y=_6189_
.subckt OR2X2 A=_6187_ B=_6189_ Y=_6190_
.subckt NAND3X1 A=ULA.cin B=ULA.A[5] C=ULA.B[5] Y=_6191_
.subckt NAND2X1 A=_5438_ B=_6188_ Y=_6192_
.subckt NAND3X1 A=_6192_ B=_5740_ C=_6191_ Y=_6193_
.subckt AND2X2 A=_6193_ B=_5739_ Y=_6194_
.subckt AND2X2 A=_6190_ B=_6194_ Y=_6195_
.subckt AND2X2 A=_6186_ B=_6195_ Y=_6196_
.subckt AND2X2 A=_5779_ B=_5681_ Y=_6197_
.subckt AND2X2 A=_5787_ B=ULA.B[2] Y=_6198_
.subckt OR2X2 A=_6197_ B=_6198_ Y=_6199_
.subckt AND2X2 A=_6199_ B=_5289_ Y=_6200_
.subckt OR2X2 A=ULA.B[2] B=_5793_ Y=_6201_
.subckt AND2X2 A=_6201_ B=ULA.B[3] Y=_6202_
.subckt OR2X2 A=_6202_ B=_6200_ Y=_6203_
.subckt OR2X2 A=_5706_ B=_6203_ Y=_6204_
.subckt NAND2X1 A=_5681_ B=_5810_ Y=_6205_
.subckt NAND2X1 A=ULA.B[2] B=_5818_ Y=_6206_
.subckt NAND3X1 A=_6205_ B=_5289_ C=_6206_ Y=_6207_
.subckt AND2X2 A=_5824_ B=_5681_ Y=_6208_
.subckt AND2X2 A=_5773_ B=ULA.B[2] Y=_6209_
.subckt OR2X2 A=_6208_ B=_6209_ Y=_6210_
.subckt OR2X2 A=_5289_ B=_6210_ Y=_6211_
.subckt AND2X2 A=_6207_ B=_6211_ Y=_6212_
.subckt OR2X2 A=_5730_ B=_6212_ Y=_6213_
.subckt AND2X2 A=_6213_ B=_6204_ Y=_6214_
.subckt AND2X2 A=_6214_ B=_6196_ Y=_6215_
.subckt AND2X2 A=_6177_ B=_6215_ Y=_6216_
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][5] Y=_6217_
.subckt OR2X2 A=_6217_ B=_6216_ Y=_6218_
.subckt INVX1 A=_6218_ Y=ULA.ULA_OUT[5]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][6] Y=_6219_
.subckt INVX1 A=_5534_ Y=_6220_
.subckt NAND3X1 A=_6220_ B=_5353_ C=_5417_ Y=_6221_
.subckt AND2X2 A=_6221_ B=_5332_ Y=_6222_
.subckt AND2X2 A=_5960_ B=_5524_ Y=_6223_
.subckt AND2X2 A=_5966_ B=_5353_ Y=_6224_
.subckt OR2X2 A=_6223_ B=_6224_ Y=_6225_
.subckt AND2X2 A=_6225_ B=_5620_ Y=_6226_
.subckt OR2X2 A=_6222_ B=_6226_ Y=_6227_
.subckt OR2X2 A=_5679_ B=_6227_ Y=_6228_
.subckt AND2X2 A=_5949_ B=ULA.B[2] Y=_6229_
.subckt AND2X2 A=_6105_ B=ULA.B[1] Y=_6230_
.subckt MUX2X1 A=ULA.A[5] B=ULA.A[6] S=ULA.B[0] Y=_6231_
.subckt AND2X2 A=_6231_ B=_5682_ Y=_6232_
.subckt OR2X2 A=_6230_ B=_6232_ Y=_6233_
.subckt AND2X2 A=_6233_ B=_5681_ Y=_6234_
.subckt OR2X2 A=_6234_ B=_6229_ Y=_6235_
.subckt OR2X2 A=ULA.B[3] B=_6235_ Y=_6236_
.subckt OR2X2 A=_5945_ B=_6236_ Y=_6237_
.subckt OR2X2 A=ULA.A[6] B=ULA.B[6] Y=_6238_
.subckt NAND2X1 A=ULA.A[6] B=ULA.B[6] Y=_6239_
.subckt AND2X2 A=_5735_ B=_6239_ Y=_6240_
.subckt OAI21X1 A=_6240_ B=_5734_ C=_6238_ Y=_6241_
.subckt NOR2X1 A=_6239_ B=_5438_ Y=_6242_
.subckt AOI21X1 A=ULA.A[6] B=ULA.B[6] C=ULA.cin Y=_6243_
.subckt OR2X2 A=_6243_ B=_5940_ Y=_6244_
.subckt OR2X2 A=_6242_ B=_6244_ Y=_6245_
.subckt AND2X2 A=_6245_ B=_5739_ Y=_6246_
.subckt AND2X2 A=_6241_ B=_6246_ Y=_6247_
.subckt AND2X2 A=_6237_ B=_6247_ Y=_6248_
.subckt NOR2X1 A=_5678_ B=_5760_ Y=_6249_
.subckt MUX2X1 A=_5992_ B=_5982_ S=_5524_ Y=_6250_
.subckt NAND3X1 A=_6250_ B=_5620_ C=_6249_ Y=_6251_
.subckt AND2X2 A=_6251_ B=_6248_ Y=_6252_
.subckt NOR2X1 A=_5799_ B=ULA.B[4] Y=_6253_
.subckt MUX2X1 A=_5907_ B=_5893_ S=_5681_ Y=_6254_
.subckt OR2X2 A=ULA.B[3] B=_6254_ Y=_6255_
.subckt AND2X2 A=_5897_ B=_5681_ Y=_6256_
.subckt AND2X2 A=_5915_ B=ULA.B[2] Y=_6257_
.subckt OR2X2 A=_6256_ B=_6257_ Y=_6258_
.subckt NAND2X1 A=ULA.B[3] B=_6258_ Y=_6259_
.subckt NAND3X1 A=_6259_ B=_6253_ C=_6255_ Y=_6260_
.subckt NAND3X1 A=_6220_ B=_5682_ C=_5681_ Y=_6261_
.subckt AND2X2 A=_6261_ B=ULA.B[3] Y=_6262_
.subckt AND2X2 A=_5927_ B=ULA.B[2] Y=_6263_
.subckt AND2X2 A=_5919_ B=_5681_ Y=_6264_
.subckt OR2X2 A=_6263_ B=_6264_ Y=_6265_
.subckt AND2X2 A=_6265_ B=_5289_ Y=_6266_
.subckt OR2X2 A=_6266_ B=_6262_ Y=_6267_
.subckt OR2X2 A=_5706_ B=_6267_ Y=_6268_
.subckt MUX2X1 A=_5662_ B=_5630_ S=_5417_ Y=_6269_
.subckt MUX2X1 A=_5716_ B=_5660_ S=_5417_ Y=_6270_
.subckt MUX2X1 A=_6270_ B=_6269_ S=_5353_ Y=_6271_
.subckt OR2X2 A=_6141_ B=_6271_ Y=_6272_
.subckt AND2X2 A=_6272_ B=_6268_ Y=_6273_
.subckt AND2X2 A=_6260_ B=_6273_ Y=_6274_
.subckt AND2X2 A=_6274_ B=_6252_ Y=_6275_
.subckt AND2X2 A=_6275_ B=_6228_ Y=_6276_
.subckt OR2X2 A=_6219_ B=_6276_ Y=_6277_
.subckt INVX1 A=_6277_ Y=ULA.ULA_OUT[6]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][7] Y=_6278_
.subckt INVX1 A=_5310_ Y=_6279_
.subckt NAND3X1 A=_6279_ B=ULA.B[3] C=ULA.A[31] Y=_6280_
.subckt AND2X2 A=_6012_ B=_5353_ Y=_6281_
.subckt AND2X2 A=_6006_ B=_5524_ Y=_6282_
.subckt OR2X2 A=_6281_ B=_6282_ Y=_6283_
.subckt OR2X2 A=_5332_ B=_6283_ Y=_6284_
.subckt AND2X2 A=_6284_ B=_6280_ Y=_6285_
.subckt OR2X2 A=_5679_ B=_6285_ Y=_6286_
.subckt AND2X2 A=_6045_ B=_5681_ Y=_6287_
.subckt AND2X2 A=_6051_ B=ULA.B[2] Y=_6288_
.subckt OR2X2 A=_6287_ B=_6288_ Y=_6289_
.subckt OR2X2 A=ULA.B[3] B=_6289_ Y=_6290_
.subckt AND2X2 A=_6290_ B=_6280_ Y=_6291_
.subckt OR2X2 A=_5706_ B=_6291_ Y=_6292_
.subckt AND2X2 A=_6025_ B=ULA.B[2] Y=_6293_
.subckt AND2X2 A=_6181_ B=ULA.B[1] Y=_6294_
.subckt MUX2X1 A=ULA.A[6] B=ULA.A[7] S=ULA.B[0] Y=_6295_
.subckt AND2X2 A=_6295_ B=_5682_ Y=_6296_
.subckt OR2X2 A=_6294_ B=_6296_ Y=_6297_
.subckt AND2X2 A=_6297_ B=_5681_ Y=_6298_
.subckt OR2X2 A=_6293_ B=_6298_ Y=_6299_
.subckt OR2X2 A=ULA.B[3] B=_6299_ Y=_6300_
.subckt OR2X2 A=_5945_ B=_6300_ Y=_6301_
.subckt OR2X2 A=ULA.A[7] B=ULA.B[7] Y=_6302_
.subckt NAND2X1 A=ULA.A[7] B=ULA.B[7] Y=_6303_
.subckt AND2X2 A=_5735_ B=_6303_ Y=_6304_
.subckt OAI21X1 A=_6304_ B=_5734_ C=_6302_ Y=_6305_
.subckt NAND3X1 A=ULA.cin B=ULA.A[7] C=ULA.B[7] Y=_6306_
.subckt NAND2X1 A=_5438_ B=_6303_ Y=_6307_
.subckt NAND3X1 A=_6307_ B=_5740_ C=_6306_ Y=_6308_
.subckt AND2X2 A=_6308_ B=_6305_ Y=_6309_
.subckt AND2X2 A=_6309_ B=_5739_ Y=_6310_
.subckt AND2X2 A=_6310_ B=_6301_ Y=_6311_
.subckt AND2X2 A=_6311_ B=_6292_ Y=_6312_
.subckt MUX2X1 A=_6085_ B=_6082_ S=_5353_ Y=_6313_
.subckt OR2X2 A=_6144_ B=_6313_ Y=_6314_
.subckt AND2X2 A=_6016_ B=_5524_ Y=_6315_
.subckt AND2X2 A=_5417_ B=_5822_ Y=_6316_
.subckt AND2X2 A=_5470_ B=_5769_ Y=_6317_
.subckt OR2X2 A=_6316_ B=_6317_ Y=_6318_
.subckt AND2X2 A=_6318_ B=_5353_ Y=_6319_
.subckt OR2X2 A=_6315_ B=_6319_ Y=_6320_
.subckt OR2X2 A=_6141_ B=_6320_ Y=_6321_
.subckt AND2X2 A=_6314_ B=_6321_ Y=_6322_
.subckt AND2X2 A=_6063_ B=_5681_ Y=_6323_
.subckt AND2X2 A=_6069_ B=ULA.B[2] Y=_6324_
.subckt OR2X2 A=_6323_ B=_6324_ Y=_6325_
.subckt AND2X2 A=_6325_ B=_5289_ Y=_6326_
.subckt AND2X2 A=_6073_ B=_5681_ Y=_6327_
.subckt AND2X2 A=_6041_ B=ULA.B[2] Y=_6328_
.subckt OR2X2 A=_6327_ B=_6328_ Y=_6329_
.subckt AND2X2 A=_6329_ B=ULA.B[3] Y=_6330_
.subckt OR2X2 A=_6326_ B=_6330_ Y=_6331_
.subckt OR2X2 A=_5730_ B=_6331_ Y=_6332_
.subckt AND2X2 A=_6322_ B=_6332_ Y=_6333_
.subckt AND2X2 A=_6333_ B=_6312_ Y=_6334_
.subckt AND2X2 A=_6334_ B=_6286_ Y=_6335_
.subckt OR2X2 A=_6278_ B=_6335_ Y=_6336_
.subckt INVX1 A=_6336_ Y=ULA.ULA_OUT[7]
.subckt OR2X2 A=_5672_ B=_5332_ Y=_6337_
.subckt OR2X2 A=_6337_ B=_5598_ Y=_6338_
.subckt AND2X2 A=_5666_ B=_5332_ Y=_6339_
.subckt AND2X2 A=_5754_ B=_5620_ Y=_6340_
.subckt OR2X2 A=_5760_ B=_6340_ Y=_6341_
.subckt OR2X2 A=_6339_ B=_6341_ Y=_6342_
.subckt AND2X2 A=_6342_ B=_6338_ Y=_6343_
.subckt OR2X2 A=_5678_ B=_6343_ Y=_6344_
.subckt AND2X2 A=_6107_ B=ULA.B[2] Y=_6345_
.subckt AND2X2 A=_6231_ B=ULA.B[1] Y=_6346_
.subckt MUX2X1 A=ULA.A[7] B=ULA.A[8] S=ULA.B[0] Y=_6347_
.subckt AND2X2 A=_6347_ B=_5682_ Y=_6348_
.subckt OR2X2 A=_6346_ B=_6348_ Y=_6349_
.subckt AND2X2 A=_6349_ B=_5681_ Y=_6350_
.subckt OR2X2 A=_6345_ B=_6350_ Y=_6351_
.subckt OR2X2 A=ULA.B[3] B=_6351_ Y=_6352_
.subckt NAND3X1 A=_6279_ B=ULA.A[0] C=ULA.B[3] Y=_6353_
.subckt AND2X2 A=_6352_ B=_6353_ Y=_6354_
.subckt OR2X2 A=_5945_ B=_6354_ Y=_6355_
.subckt INVX1 A=_5735_ Y=_6356_
.subckt AND2X2 A=ULA.A[8] B=ULA.B[8] Y=_6357_
.subckt OAI21X1 A=_6357_ B=_6356_ C=_5933_ Y=_6358_
.subckt OAI21X1 A=ULA.A[8] B=ULA.B[8] C=_6358_ Y=_6359_
.subckt NAND2X1 A=ULA.cin B=_6357_ Y=_6360_
.subckt OR2X2 A=ULA.cin B=_6357_ Y=_6361_
.subckt NAND3X1 A=_5740_ B=_6360_ C=_6361_ Y=_6362_
.subckt AND2X2 A=_6362_ B=_5739_ Y=_6363_
.subckt AND2X2 A=_6359_ B=_6363_ Y=_6364_
.subckt OR2X2 A=ULA.B[3] B=_5720_ Y=_6365_
.subckt OR2X2 A=_5289_ B=_5691_ Y=_6366_
.subckt AND2X2 A=_6366_ B=_5669_ Y=_6367_
.subckt AND2X2 A=_6367_ B=_6365_ Y=_6368_
.subckt OR2X2 A=ULA.B[3] B=_5701_ Y=_6369_
.subckt AND2X2 A=_6369_ B=ULA.B[4] Y=_6370_
.subckt OR2X2 A=_5799_ B=_6370_ Y=_6371_
.subckt OR2X2 A=_6368_ B=_6371_ Y=_6372_
.subckt AND2X2 A=_6364_ B=_6372_ Y=_6373_
.subckt AND2X2 A=_6373_ B=_6355_ Y=_6374_
.subckt AND2X2 A=_6344_ B=_6374_ Y=_6375_
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][8] Y=_6376_
.subckt OR2X2 A=_6376_ B=_6375_ Y=_6377_
.subckt INVX1 A=_6377_ Y=ULA.ULA_OUT[8]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][9] Y=_6378_
.subckt OR2X2 A=_6337_ B=_5857_ Y=_6379_
.subckt AND2X2 A=_5861_ B=_5332_ Y=_6380_
.subckt AND2X2 A=_5883_ B=_5620_ Y=_6381_
.subckt OR2X2 A=_5760_ B=_6381_ Y=_6382_
.subckt OR2X2 A=_6382_ B=_6380_ Y=_6383_
.subckt AND2X2 A=_6383_ B=_6379_ Y=_6384_
.subckt OR2X2 A=_5678_ B=_6384_ Y=_6385_
.subckt OR2X2 A=ULA.B[3] B=_5826_ Y=_6386_
.subckt OR2X2 A=_5289_ B=_5781_ Y=_6387_
.subckt AND2X2 A=_6387_ B=_5669_ Y=_6388_
.subckt AND2X2 A=_6388_ B=_6386_ Y=_6389_
.subckt OR2X2 A=ULA.B[3] B=_5795_ Y=_6390_
.subckt AND2X2 A=_6390_ B=ULA.B[4] Y=_6391_
.subckt OR2X2 A=_5799_ B=_6391_ Y=_6392_
.subckt OR2X2 A=_6389_ B=_6392_ Y=_6393_
.subckt AND2X2 A=_5843_ B=ULA.B[3] Y=_6394_
.subckt AND2X2 A=_6183_ B=ULA.B[2] Y=_6395_
.subckt AND2X2 A=_6295_ B=ULA.B[1] Y=_6396_
.subckt MUX2X1 A=ULA.A[8] B=ULA.A[9] S=ULA.B[0] Y=_6397_
.subckt AND2X2 A=_6397_ B=_5682_ Y=_6398_
.subckt OR2X2 A=_6396_ B=_6398_ Y=_6399_
.subckt AND2X2 A=_6399_ B=_5681_ Y=_6400_
.subckt OR2X2 A=_6395_ B=_6400_ Y=_6401_
.subckt AND2X2 A=_6401_ B=_5289_ Y=_6402_
.subckt OR2X2 A=_6394_ B=_6402_ Y=_6403_
.subckt OR2X2 A=_5945_ B=_6403_ Y=_6404_
.subckt OR2X2 A=ULA.A[9] B=ULA.B[9] Y=_6405_
.subckt NAND2X1 A=ULA.A[9] B=ULA.B[9] Y=_6406_
.subckt AND2X2 A=_5735_ B=_6406_ Y=_6407_
.subckt OAI21X1 A=_6407_ B=_5734_ C=_6405_ Y=_6408_
.subckt NOR2X1 A=_6406_ B=_5438_ Y=_6409_
.subckt AOI21X1 A=ULA.A[9] B=ULA.B[9] C=ULA.cin Y=_6410_
.subckt OR2X2 A=_6410_ B=_5940_ Y=_6411_
.subckt OR2X2 A=_6409_ B=_6411_ Y=_6412_
.subckt AND2X2 A=_6412_ B=_5739_ Y=_6413_
.subckt AND2X2 A=_6408_ B=_6413_ Y=_6414_
.subckt AND2X2 A=_6404_ B=_6414_ Y=_6415_
.subckt AND2X2 A=_6393_ B=_6415_ Y=_6416_
.subckt AND2X2 A=_6385_ B=_6416_ Y=_6417_
.subckt OR2X2 A=_6378_ B=_6417_ Y=_6418_
.subckt INVX1 A=_6418_ Y=ULA.ULA_OUT[9]
.subckt OR2X2 A=_5332_ B=_5994_ Y=_6419_
.subckt OR2X2 A=_5620_ B=_5972_ Y=_6420_
.subckt AND2X2 A=_6419_ B=_6420_ Y=_6421_
.subckt OR2X2 A=_5761_ B=_6421_ Y=_6422_
.subckt OR2X2 A=ULA.B[3] B=_5899_ Y=_6423_
.subckt OR2X2 A=_5289_ B=_5921_ Y=_6424_
.subckt AND2X2 A=_6424_ B=_5669_ Y=_6425_
.subckt AND2X2 A=_6425_ B=_6423_ Y=_6426_
.subckt OR2X2 A=ULA.B[3] B=_5929_ Y=_6427_
.subckt AND2X2 A=_6427_ B=ULA.B[4] Y=_6428_
.subckt OR2X2 A=_5799_ B=_6428_ Y=_6429_
.subckt OR2X2 A=_6426_ B=_6429_ Y=_6430_
.subckt OR2X2 A=_5678_ B=_6337_ Y=_6431_
.subckt OR2X2 A=_5962_ B=_6431_ Y=_6432_
.subckt AND2X2 A=_5950_ B=ULA.B[3] Y=_6433_
.subckt AND2X2 A=_6233_ B=ULA.B[2] Y=_6434_
.subckt AND2X2 A=_6347_ B=ULA.B[1] Y=_6435_
.subckt MUX2X1 A=ULA.A[9] B=ULA.A[10] S=ULA.B[0] Y=_6436_
.subckt AND2X2 A=_6436_ B=_5682_ Y=_6437_
.subckt OR2X2 A=_6435_ B=_6437_ Y=_6438_
.subckt AND2X2 A=_6438_ B=_5681_ Y=_6439_
.subckt OR2X2 A=_6434_ B=_6439_ Y=_6440_
.subckt AND2X2 A=_6440_ B=_5289_ Y=_6441_
.subckt OR2X2 A=_6433_ B=_6441_ Y=_6442_
.subckt OR2X2 A=_5945_ B=_6442_ Y=_6443_
.subckt NOR2X1 A=ULA.A[10] B=ULA.B[10] Y=_6444_
.subckt NAND2X1 A=ULA.A[10] B=ULA.B[10] Y=_6445_
.subckt AOI21X1 A=_6445_ B=_5735_ C=_5734_ Y=_6446_
.subckt OR2X2 A=_6444_ B=_6446_ Y=_6447_
.subckt XOR2X1 A=ULA.cin B=_6445_ Y=_6448_
.subckt OR2X2 A=_6448_ B=_5940_ Y=_6449_
.subckt AND2X2 A=_6449_ B=_5739_ Y=_6450_
.subckt AND2X2 A=_6447_ B=_6450_ Y=_6451_
.subckt AND2X2 A=_6443_ B=_6451_ Y=_6452_
.subckt AND2X2 A=_6452_ B=_6432_ Y=_6453_
.subckt AND2X2 A=_6453_ B=_6430_ Y=_6454_
.subckt AND2X2 A=_6454_ B=_6422_ Y=_6455_
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][10] Y=_6456_
.subckt OR2X2 A=_6456_ B=_6455_ Y=_6457_
.subckt INVX1 A=_6457_ Y=ULA.ULA_OUT[10]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][11] Y=_6458_
.subckt OR2X2 A=_6337_ B=_6008_ Y=_6459_
.subckt AND2X2 A=_6018_ B=_5332_ Y=_6460_
.subckt AND2X2 A=_6083_ B=_5620_ Y=_6461_
.subckt OR2X2 A=_5760_ B=_6461_ Y=_6462_
.subckt OR2X2 A=_6460_ B=_6462_ Y=_6463_
.subckt AND2X2 A=_6463_ B=_6459_ Y=_6464_
.subckt OR2X2 A=_5678_ B=_6464_ Y=_6465_
.subckt NOR3X1 A=_6070_ B=ULA.B[3] C=_6074_ Y=_6466_
.subckt NOR3X1 A=_6042_ B=_5289_ C=_6046_ Y=_6467_
.subckt NOR3X1 A=_6466_ B=ULA.B[4] C=_6467_ Y=_6468_
.subckt AOI21X1 A=_6003_ B=_6052_ C=ULA.B[3] Y=_6469_
.subckt OAI21X1 A=_5669_ B=_6469_ C=_5705_ Y=_6470_
.subckt OR2X2 A=_6470_ B=_6468_ Y=_6471_
.subckt OR2X2 A=ULA.B[2] B=_6025_ Y=_6472_
.subckt AND2X2 A=_6472_ B=ULA.B[3] Y=_6473_
.subckt AND2X2 A=_6297_ B=ULA.B[2] Y=_6474_
.subckt AND2X2 A=_6397_ B=ULA.B[1] Y=_6475_
.subckt MUX2X1 A=ULA.A[10] B=ULA.A[11] S=ULA.B[0] Y=_6476_
.subckt AND2X2 A=_6476_ B=_5682_ Y=_4959_
.subckt OR2X2 A=_6475_ B=_4959_ Y=_4960_
.subckt AND2X2 A=_4960_ B=_5681_ Y=_4961_
.subckt OR2X2 A=_6474_ B=_4961_ Y=_4962_
.subckt AND2X2 A=_4962_ B=_5289_ Y=_4963_
.subckt OR2X2 A=_6473_ B=_4963_ Y=_4964_
.subckt OR2X2 A=_5945_ B=_4964_ Y=_4965_
.subckt OR2X2 A=ULA.A[11] B=ULA.B[11] Y=_4966_
.subckt NAND2X1 A=ULA.A[11] B=ULA.B[11] Y=_4967_
.subckt AND2X2 A=_5735_ B=_4967_ Y=_4968_
.subckt OAI21X1 A=_4968_ B=_5734_ C=_4966_ Y=_4969_
.subckt NAND3X1 A=ULA.cin B=ULA.A[11] C=ULA.B[11] Y=_4970_
.subckt NAND2X1 A=_5438_ B=_4967_ Y=_4971_
.subckt NAND3X1 A=_4971_ B=_5740_ C=_4970_ Y=_4972_
.subckt AND2X2 A=_4972_ B=_5739_ Y=_4973_
.subckt AND2X2 A=_4973_ B=_4969_ Y=_4974_
.subckt AND2X2 A=_4965_ B=_4974_ Y=_4975_
.subckt AND2X2 A=_6471_ B=_4975_ Y=_4976_
.subckt AND2X2 A=_6465_ B=_4976_ Y=_4977_
.subckt OR2X2 A=_6458_ B=_4977_ Y=_4978_
.subckt INVX1 A=_4978_ Y=ULA.ULA_OUT[11]
.subckt OR2X2 A=_6095_ B=_6337_ Y=_4979_
.subckt AND2X2 A=_6099_ B=_5332_ Y=_4980_
.subckt AND2X2 A=_6140_ B=_5620_ Y=_4981_
.subckt OR2X2 A=_5760_ B=_4981_ Y=_4982_
.subckt OR2X2 A=_4980_ B=_4982_ Y=_4983_
.subckt AND2X2 A=_4983_ B=_4979_ Y=_4984_
.subckt OR2X2 A=_5678_ B=_4984_ Y=_4985_
.subckt OR2X2 A=ULA.B[3] B=_6130_ Y=_4986_
.subckt OR2X2 A=_5289_ B=_6150_ Y=_4987_
.subckt AND2X2 A=_4987_ B=_5669_ Y=_4988_
.subckt AND2X2 A=_4988_ B=_4986_ Y=_4989_
.subckt NOR3X1 A=_5693_ B=ULA.B[2] C=_5694_ Y=_4990_
.subckt AND2X2 A=_4990_ B=_5289_ Y=_4991_
.subckt OAI21X1 A=_5669_ B=_4991_ C=_5705_ Y=_4992_
.subckt OR2X2 A=_4989_ B=_4992_ Y=_4993_
.subckt AND2X2 A=_6109_ B=ULA.B[3] Y=_4994_
.subckt AND2X2 A=_6349_ B=ULA.B[2] Y=_4995_
.subckt AND2X2 A=_6436_ B=ULA.B[1] Y=_4996_
.subckt MUX2X1 A=ULA.A[11] B=ULA.A[12] S=ULA.B[0] Y=_4997_
.subckt AND2X2 A=_4997_ B=_5682_ Y=_4998_
.subckt OR2X2 A=_4996_ B=_4998_ Y=_4999_
.subckt AND2X2 A=_4999_ B=_5681_ Y=_5000_
.subckt OR2X2 A=_4995_ B=_5000_ Y=_5001_
.subckt AND2X2 A=_5001_ B=_5289_ Y=_5002_
.subckt OR2X2 A=_4994_ B=_5002_ Y=_5003_
.subckt OR2X2 A=_5945_ B=_5003_ Y=_5004_
.subckt OR2X2 A=ULA.A[12] B=ULA.B[12] Y=_5005_
.subckt NAND2X1 A=ULA.A[12] B=ULA.B[12] Y=_5006_
.subckt AND2X2 A=_5735_ B=_5006_ Y=_5007_
.subckt OAI21X1 A=_5007_ B=_5734_ C=_5005_ Y=_5008_
.subckt NOR2X1 A=_5006_ B=_5438_ Y=_5009_
.subckt AOI21X1 A=ULA.A[12] B=ULA.B[12] C=ULA.cin Y=_5010_
.subckt OR2X2 A=_5010_ B=_5940_ Y=_5011_
.subckt OR2X2 A=_5009_ B=_5011_ Y=_5012_
.subckt AND2X2 A=_5012_ B=_5739_ Y=_5013_
.subckt AND2X2 A=_5008_ B=_5013_ Y=_5014_
.subckt AND2X2 A=_5004_ B=_5014_ Y=_5015_
.subckt AND2X2 A=_4993_ B=_5015_ Y=_5016_
.subckt AND2X2 A=_4985_ B=_5016_ Y=_5017_
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][12] Y=_5018_
.subckt OR2X2 A=_5018_ B=_5017_ Y=_5019_
.subckt INVX1 A=_5019_ Y=ULA.ULA_OUT[12]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][13] Y=_5020_
.subckt NAND3X1 A=_6169_ B=_5620_ C=_5760_ Y=_5021_
.subckt AND2X2 A=_6172_ B=_5332_ Y=_5022_
.subckt AND2X2 A=_6164_ B=_5620_ Y=_5023_
.subckt OR2X2 A=_5760_ B=_5023_ Y=_5024_
.subckt OR2X2 A=_5024_ B=_5022_ Y=_5025_
.subckt AND2X2 A=_5025_ B=_5021_ Y=_5026_
.subckt OR2X2 A=_5678_ B=_5026_ Y=_5027_
.subckt OR2X2 A=ULA.B[3] B=_6210_ Y=_5028_
.subckt OR2X2 A=_5289_ B=_6199_ Y=_5029_
.subckt AND2X2 A=_5029_ B=_5669_ Y=_5030_
.subckt AND2X2 A=_5030_ B=_5028_ Y=_5031_
.subckt OR2X2 A=ULA.B[3] B=_6201_ Y=_5032_
.subckt AND2X2 A=_5032_ B=ULA.B[4] Y=_5033_
.subckt OR2X2 A=_5799_ B=_5033_ Y=_5034_
.subckt OR2X2 A=_5034_ B=_5031_ Y=_5035_
.subckt OR2X2 A=_6179_ B=_6184_ Y=_5036_
.subckt AND2X2 A=_5036_ B=ULA.B[3] Y=_5037_
.subckt AND2X2 A=_6399_ B=ULA.B[2] Y=_5038_
.subckt AND2X2 A=_6476_ B=ULA.B[1] Y=_5039_
.subckt MUX2X1 A=ULA.A[12] B=ULA.A[13] S=ULA.B[0] Y=_5040_
.subckt AND2X2 A=_5040_ B=_5682_ Y=_5041_
.subckt OR2X2 A=_5039_ B=_5041_ Y=_5042_
.subckt AND2X2 A=_5042_ B=_5681_ Y=_5043_
.subckt OR2X2 A=_5038_ B=_5043_ Y=_5044_
.subckt AND2X2 A=_5044_ B=_5289_ Y=_5045_
.subckt OR2X2 A=_5037_ B=_5045_ Y=_5046_
.subckt OR2X2 A=_5945_ B=_5046_ Y=_5047_
.subckt NOR2X1 A=ULA.A[13] B=ULA.B[13] Y=_5048_
.subckt NAND2X1 A=ULA.A[13] B=ULA.B[13] Y=_5049_
.subckt AOI21X1 A=_5049_ B=_5735_ C=_5734_ Y=_5050_
.subckt OR2X2 A=_5048_ B=_5050_ Y=_5051_
.subckt XOR2X1 A=_5438_ B=_5049_ Y=_5052_
.subckt NAND2X1 A=_5052_ B=_5740_ Y=_5053_
.subckt AND2X2 A=_5053_ B=_5739_ Y=_5054_
.subckt AND2X2 A=_5051_ B=_5054_ Y=_5055_
.subckt AND2X2 A=_5055_ B=_5047_ Y=_5056_
.subckt AND2X2 A=_5056_ B=_5035_ Y=_5057_
.subckt AND2X2 A=_5027_ B=_5057_ Y=_5058_
.subckt OR2X2 A=_5020_ B=_5058_ Y=_5059_
.subckt INVX1 A=_5059_ Y=ULA.ULA_OUT[13]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][14] Y=_5060_
.subckt OR2X2 A=ULA.B[3] B=_6258_ Y=_5061_
.subckt OR2X2 A=_5289_ B=_6265_ Y=_5062_
.subckt AND2X2 A=_5062_ B=_5669_ Y=_5063_
.subckt AND2X2 A=_5063_ B=_5061_ Y=_5064_
.subckt NOR3X1 A=_5534_ B=ULA.B[1] C=ULA.B[2] Y=_5065_
.subckt AOI21X1 A=_5289_ B=_5065_ C=_5669_ Y=_5066_
.subckt OR2X2 A=_5799_ B=_5066_ Y=_5067_
.subckt OR2X2 A=_5067_ B=_5064_ Y=_5068_
.subckt AND2X2 A=_6235_ B=ULA.B[3] Y=_5069_
.subckt AND2X2 A=_6438_ B=ULA.B[2] Y=_5070_
.subckt AND2X2 A=_4997_ B=ULA.B[1] Y=_5071_
.subckt MUX2X1 A=ULA.A[13] B=ULA.A[14] S=ULA.B[0] Y=_5072_
.subckt AND2X2 A=_5072_ B=_5682_ Y=_5073_
.subckt OR2X2 A=_5071_ B=_5073_ Y=_5074_
.subckt AND2X2 A=_5074_ B=_5681_ Y=_5075_
.subckt OR2X2 A=_5070_ B=_5075_ Y=_5076_
.subckt AND2X2 A=_5076_ B=_5289_ Y=_5077_
.subckt OR2X2 A=_5077_ B=_5069_ Y=_5078_
.subckt OR2X2 A=_5945_ B=_5078_ Y=_5079_
.subckt NOR2X1 A=ULA.A[14] B=ULA.B[14] Y=_5080_
.subckt NAND2X1 A=ULA.A[14] B=ULA.B[14] Y=_5081_
.subckt AOI21X1 A=_5081_ B=_5735_ C=_5734_ Y=_5082_
.subckt OR2X2 A=_5080_ B=_5082_ Y=_5083_
.subckt NAND3X1 A=ULA.cin B=ULA.A[14] C=ULA.B[14] Y=_5084_
.subckt NAND2X1 A=_5438_ B=_5081_ Y=_5085_
.subckt NAND3X1 A=_5085_ B=_5740_ C=_5084_ Y=_5086_
.subckt AND2X2 A=_5086_ B=_5739_ Y=_5087_
.subckt AND2X2 A=_5083_ B=_5087_ Y=_5088_
.subckt AND2X2 A=_5079_ B=_5088_ Y=_5089_
.subckt AND2X2 A=_5089_ B=_5068_ Y=_5090_
.subckt OR2X2 A=_6141_ B=_6225_ Y=_5091_
.subckt OR2X2 A=_6221_ B=_6431_ Y=_5092_
.subckt OR2X2 A=_6144_ B=_6271_ Y=_5093_
.subckt AND2X2 A=_5093_ B=_5092_ Y=_5094_
.subckt AND2X2 A=_5094_ B=_5091_ Y=_5095_
.subckt AND2X2 A=_5090_ B=_5095_ Y=_5096_
.subckt OR2X2 A=_5060_ B=_5096_ Y=_5097_
.subckt INVX1 A=_5097_ Y=ULA.ULA_OUT[14]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][15] Y=_5098_
.subckt INVX1 A=ULA.A[31] Y=_5099_
.subckt NOR2X1 A=_5670_ B=_5099_ Y=_5100_
.subckt NAND2X1 A=ULA.B[4] B=_5100_ Y=_5101_
.subckt AND2X2 A=_6283_ B=_5332_ Y=_5102_
.subckt AND2X2 A=_6320_ B=_5620_ Y=_5103_
.subckt OR2X2 A=_5760_ B=_5103_ Y=_5104_
.subckt OR2X2 A=_5102_ B=_5104_ Y=_5105_
.subckt AND2X2 A=_5105_ B=_5101_ Y=_5106_
.subckt OR2X2 A=_5678_ B=_5106_ Y=_5107_
.subckt AND2X2 A=_6329_ B=_5289_ Y=_5108_
.subckt AND2X2 A=_6289_ B=ULA.B[3] Y=_5109_
.subckt OR2X2 A=_5108_ B=_5109_ Y=_5110_
.subckt OR2X2 A=_5730_ B=_5110_ Y=_5111_
.subckt AND2X2 A=_6299_ B=ULA.B[3] Y=_5112_
.subckt AND2X2 A=_4960_ B=ULA.B[2] Y=_5113_
.subckt AND2X2 A=_5040_ B=ULA.B[1] Y=_5114_
.subckt MUX2X1 A=ULA.A[14] B=ULA.A[15] S=ULA.B[0] Y=_5115_
.subckt AND2X2 A=_5115_ B=_5682_ Y=_5116_
.subckt OR2X2 A=_5114_ B=_5116_ Y=_5117_
.subckt AND2X2 A=_5117_ B=_5681_ Y=_5118_
.subckt OR2X2 A=_5113_ B=_5118_ Y=_5119_
.subckt AND2X2 A=_5119_ B=_5289_ Y=_5120_
.subckt OR2X2 A=_5112_ B=_5120_ Y=_5121_
.subckt OR2X2 A=_5945_ B=_5121_ Y=_5122_
.subckt NOR2X1 A=ULA.A[15] B=ULA.B[15] Y=_5123_
.subckt NAND2X1 A=ULA.A[15] B=ULA.B[15] Y=_5124_
.subckt AOI21X1 A=_5124_ B=_5735_ C=_5734_ Y=_5125_
.subckt OR2X2 A=_5123_ B=_5125_ Y=_5126_
.subckt XOR2X1 A=_5438_ B=_5124_ Y=_5127_
.subckt NAND2X1 A=_5127_ B=_5740_ Y=_5128_
.subckt AND2X2 A=_5128_ B=_5739_ Y=_5129_
.subckt AND2X2 A=_5126_ B=_5129_ Y=_5130_
.subckt NAND3X1 A=_5100_ B=ULA.B[4] C=_5705_ Y=_5131_
.subckt AND2X2 A=_5130_ B=_5131_ Y=_5132_
.subckt AND2X2 A=_5132_ B=_5122_ Y=_5133_
.subckt AND2X2 A=_5133_ B=_5111_ Y=_5134_
.subckt AND2X2 A=_5107_ B=_5134_ Y=_5135_
.subckt OR2X2 A=_5098_ B=_5135_ Y=_5136_
.subckt INVX1 A=_5136_ Y=ULA.ULA_OUT[15]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][16] Y=_5137_
.subckt OR2X2 A=_5761_ B=_5668_ Y=_5138_
.subckt AND2X2 A=_6351_ B=ULA.B[3] Y=_5139_
.subckt AND2X2 A=_5072_ B=ULA.B[1] Y=_5140_
.subckt MUX2X1 A=ULA.A[15] B=ULA.A[16] S=ULA.B[0] Y=_5141_
.subckt AND2X2 A=_5141_ B=_5682_ Y=_5142_
.subckt OR2X2 A=_5140_ B=_5142_ Y=_5143_
.subckt AND2X2 A=_5143_ B=_5681_ Y=_5144_
.subckt AND2X2 A=_4999_ B=ULA.B[2] Y=_5145_
.subckt OR2X2 A=_5144_ B=_5145_ Y=_5146_
.subckt AND2X2 A=_5146_ B=_5289_ Y=_5147_
.subckt OR2X2 A=_5945_ B=_5147_ Y=_5148_
.subckt OR2X2 A=_5139_ B=_5148_ Y=_5149_
.subckt OR2X2 A=_5730_ B=_5703_ Y=_5150_
.subckt NOR2X1 A=ULA.A[16] B=ULA.B[16] Y=_5151_
.subckt NAND2X1 A=ULA.A[16] B=ULA.B[16] Y=_5152_
.subckt AOI21X1 A=_5152_ B=_5735_ C=_5734_ Y=_5153_
.subckt OR2X2 A=_5151_ B=_5153_ Y=_5154_
.subckt XOR2X1 A=_5438_ B=_5152_ Y=_5155_
.subckt NAND2X1 A=_5155_ B=_5740_ Y=_5156_
.subckt AND2X2 A=_5156_ B=_5739_ Y=_5157_
.subckt AND2X2 A=_5154_ B=_5157_ Y=_5158_
.subckt NOR2X1 A=_5845_ B=_5669_ Y=_5159_
.subckt NAND3X1 A=_5159_ B=ULA.A[0] C=_5745_ Y=_5160_
.subckt AND2X2 A=_5158_ B=_5160_ Y=_5161_
.subckt AND2X2 A=_5161_ B=_5150_ Y=_5162_
.subckt AND2X2 A=_5162_ B=_5149_ Y=_5163_
.subckt AND2X2 A=_5163_ B=_5138_ Y=_5164_
.subckt OR2X2 A=_5137_ B=_5164_ Y=_5165_
.subckt INVX1 A=_5165_ Y=ULA.ULA_OUT[16]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][17] Y=_5166_
.subckt OR2X2 A=_5761_ B=_5863_ Y=_5167_
.subckt MUX2X1 A=_6399_ B=_6183_ S=_5681_ Y=_5168_
.subckt AND2X2 A=_5115_ B=ULA.B[1] Y=_5169_
.subckt MUX2X1 A=ULA.A[16] B=ULA.A[17] S=ULA.B[0] Y=_5170_
.subckt AND2X2 A=_5170_ B=_5682_ Y=_5171_
.subckt OR2X2 A=_5169_ B=_5171_ Y=_5172_
.subckt MUX2X1 A=_5172_ B=_5042_ S=_5681_ Y=_5173_
.subckt MUX2X1 A=_5173_ B=_5168_ S=_5289_ Y=_5174_
.subckt AND2X2 A=_5174_ B=_5669_ Y=_5175_
.subckt OAI21X1 A=ULA.B[3] B=_5843_ C=ULA.B[4] Y=_5176_
.subckt NAND2X1 A=_6178_ B=_5176_ Y=_5177_
.subckt OR2X2 A=_5177_ B=_5175_ Y=_5178_
.subckt OR2X2 A=_5730_ B=_5797_ Y=_5179_
.subckt NOR2X1 A=ULA.A[17] B=ULA.B[17] Y=_5180_
.subckt NAND2X1 A=ULA.A[17] B=ULA.B[17] Y=_5181_
.subckt AOI21X1 A=_5181_ B=_5735_ C=_5734_ Y=_5182_
.subckt OR2X2 A=_5180_ B=_5182_ Y=_5183_
.subckt NAND3X1 A=ULA.cin B=ULA.A[17] C=ULA.B[17] Y=_5184_
.subckt NAND2X1 A=_5438_ B=_5181_ Y=_5185_
.subckt NAND3X1 A=_5185_ B=_5740_ C=_5184_ Y=_5186_
.subckt AND2X2 A=_5186_ B=_5739_ Y=_5187_
.subckt AND2X2 A=_5183_ B=_5187_ Y=_5188_
.subckt AND2X2 A=_5179_ B=_5188_ Y=_5189_
.subckt AND2X2 A=_5178_ B=_5189_ Y=_5190_
.subckt AND2X2 A=_5190_ B=_5167_ Y=_5191_
.subckt OR2X2 A=_5166_ B=_5191_ Y=_5192_
.subckt INVX1 A=_5192_ Y=ULA.ULA_OUT[17]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][18] Y=_5193_
.subckt OR2X2 A=_5761_ B=_5974_ Y=_5194_
.subckt OR2X2 A=_5730_ B=_5931_ Y=_5195_
.subckt AND2X2 A=_6440_ B=ULA.B[3] Y=_5196_
.subckt AND2X2 A=_5141_ B=ULA.B[1] Y=_5197_
.subckt MUX2X1 A=ULA.A[17] B=ULA.A[18] S=ULA.B[0] Y=_5198_
.subckt AND2X2 A=_5198_ B=_5682_ Y=_5199_
.subckt OR2X2 A=_5197_ B=_5199_ Y=_5200_
.subckt AND2X2 A=_5200_ B=_5681_ Y=_5201_
.subckt AND2X2 A=_5074_ B=ULA.B[2] Y=_5202_
.subckt OR2X2 A=_5201_ B=_5202_ Y=_5203_
.subckt AND2X2 A=_5203_ B=_5289_ Y=_5204_
.subckt OR2X2 A=_5945_ B=_5204_ Y=_5205_
.subckt OR2X2 A=_5196_ B=_5205_ Y=_5206_
.subckt NOR2X1 A=ULA.A[18] B=ULA.B[18] Y=_5207_
.subckt OR2X2 A=_5207_ B=_5933_ Y=_5208_
.subckt XOR2X1 A=ULA.A[18] B=ULA.B[18] Y=_5209_
.subckt NAND3X1 A=_5209_ B=_5676_ C=_5704_ Y=_5210_
.subckt AND2X2 A=_5208_ B=_5210_ Y=_5211_
.subckt NAND2X1 A=ULA.A[18] B=ULA.B[18] Y=_5212_
.subckt XOR2X1 A=ULA.cin B=_5212_ Y=_5213_
.subckt OR2X2 A=_5213_ B=_5940_ Y=_5214_
.subckt AND2X2 A=_5214_ B=_5739_ Y=_5215_
.subckt AND2X2 A=_5211_ B=_5215_ Y=_5216_
.subckt INVX1 A=_5159_ Y=_5217_
.subckt OR2X2 A=_5217_ B=_5951_ Y=_5218_
.subckt AND2X2 A=_5218_ B=_5216_ Y=_5219_
.subckt AND2X2 A=_5206_ B=_5219_ Y=_5220_
.subckt AND2X2 A=_5220_ B=_5195_ Y=_5221_
.subckt AND2X2 A=_5221_ B=_5194_ Y=_5222_
.subckt OR2X2 A=_5193_ B=_5222_ Y=_5223_
.subckt INVX1 A=_5223_ Y=ULA.ULA_OUT[18]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][19] Y=_5224_
.subckt OR2X2 A=_5761_ B=_6020_ Y=_5225_
.subckt AND2X2 A=_4962_ B=ULA.B[3] Y=_5226_
.subckt AND2X2 A=_5117_ B=ULA.B[2] Y=_5227_
.subckt AND2X2 A=_5170_ B=ULA.B[1] Y=_5228_
.subckt MUX2X1 A=ULA.A[18] B=ULA.A[19] S=ULA.B[0] Y=_5229_
.subckt AND2X2 A=_5229_ B=_5682_ Y=_5230_
.subckt OR2X2 A=_5228_ B=_5230_ Y=_5231_
.subckt AND2X2 A=_5231_ B=_5681_ Y=_5232_
.subckt OR2X2 A=_5227_ B=_5232_ Y=_5233_
.subckt AND2X2 A=_5233_ B=_5289_ Y=_5234_
.subckt OR2X2 A=_5226_ B=_5234_ Y=_5235_
.subckt AND2X2 A=_5235_ B=_5669_ Y=_5236_
.subckt OAI21X1 A=_5669_ B=_6026_ C=_6178_ Y=_5237_
.subckt OR2X2 A=_5236_ B=_5237_ Y=_5238_
.subckt OR2X2 A=_5730_ B=_6055_ Y=_5239_
.subckt NOR2X1 A=ULA.A[19] B=ULA.B[19] Y=_5240_
.subckt NAND2X1 A=ULA.A[19] B=ULA.B[19] Y=_5241_
.subckt AOI21X1 A=_5241_ B=_5735_ C=_5734_ Y=_5242_
.subckt OR2X2 A=_5240_ B=_5242_ Y=_5243_
.subckt XOR2X1 A=ULA.cin B=_5241_ Y=_5244_
.subckt OR2X2 A=_5244_ B=_5940_ Y=_5245_
.subckt AND2X2 A=_5245_ B=_5739_ Y=_5246_
.subckt AND2X2 A=_5243_ B=_5246_ Y=_5247_
.subckt AND2X2 A=_5239_ B=_5247_ Y=_5248_
.subckt AND2X2 A=_5238_ B=_5248_ Y=_5249_
.subckt AND2X2 A=_5249_ B=_5225_ Y=_5250_
.subckt OR2X2 A=_5224_ B=_5250_ Y=_5251_
.subckt INVX1 A=_5251_ Y=ULA.ULA_OUT[19]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][20] Y=_5252_
.subckt OR2X2 A=_5761_ B=_6101_ Y=_5253_
.subckt AND2X2 A=_5143_ B=ULA.B[2] Y=_5254_
.subckt AND2X2 A=_5198_ B=ULA.B[1] Y=_5255_
.subckt MUX2X1 A=ULA.A[19] B=ULA.A[20] S=ULA.B[0] Y=_5256_
.subckt AND2X2 A=_5256_ B=_5682_ Y=_5257_
.subckt OR2X2 A=_5255_ B=_5257_ Y=_5258_
.subckt AND2X2 A=_5258_ B=_5681_ Y=_5259_
.subckt OR2X2 A=_5254_ B=_5259_ Y=_5260_
.subckt OR2X2 A=ULA.B[3] B=_5260_ Y=_5261_
.subckt OR2X2 A=_5289_ B=_5001_ Y=_5262_
.subckt AND2X2 A=_5261_ B=_5262_ Y=_5263_
.subckt OR2X2 A=_5945_ B=_5263_ Y=_5264_
.subckt OR2X2 A=_5730_ B=_6152_ Y=_5265_
.subckt NOR2X1 A=ULA.A[20] B=ULA.B[20] Y=_5266_
.subckt OR2X2 A=_5266_ B=_5933_ Y=_5267_
.subckt XOR2X1 A=ULA.A[20] B=ULA.B[20] Y=_5268_
.subckt NAND3X1 A=_5268_ B=_5676_ C=_5704_ Y=_5269_
.subckt AND2X2 A=_5267_ B=_5269_ Y=_5270_
.subckt NAND2X1 A=ULA.A[20] B=ULA.B[20] Y=_5271_
.subckt XOR2X1 A=ULA.cin B=_5271_ Y=_5272_
.subckt OR2X2 A=_5272_ B=_5940_ Y=_5273_
.subckt AND2X2 A=_5273_ B=_5739_ Y=_5274_
.subckt AND2X2 A=_5270_ B=_5274_ Y=_5275_
.subckt OR2X2 A=_5217_ B=_6110_ Y=_5276_
.subckt AND2X2 A=_5276_ B=_5275_ Y=_5277_
.subckt AND2X2 A=_5265_ B=_5277_ Y=_5278_
.subckt AND2X2 A=_5278_ B=_5264_ Y=_5279_
.subckt AND2X2 A=_5279_ B=_5253_ Y=_5280_
.subckt OR2X2 A=_5252_ B=_5280_ Y=_5281_
.subckt INVX1 A=_5281_ Y=ULA.ULA_OUT[20]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][21] Y=_5282_
.subckt OR2X2 A=_5761_ B=_6174_ Y=_5283_
.subckt MUX2X1 A=_5042_ B=_6399_ S=_5681_ Y=_5284_
.subckt AND2X2 A=_5229_ B=ULA.B[1] Y=_5285_
.subckt MUX2X1 A=ULA.A[20] B=ULA.A[21] S=ULA.B[0] Y=_5286_
.subckt AND2X2 A=_5286_ B=_5682_ Y=_5287_
.subckt OR2X2 A=_5285_ B=_5287_ Y=_5288_
.subckt MUX2X1 A=_5288_ B=_5172_ S=_5681_ Y=_5290_
.subckt MUX2X1 A=_5290_ B=_5284_ S=_5289_ Y=_5291_
.subckt AND2X2 A=_5291_ B=_5669_ Y=_5292_
.subckt OAI21X1 A=_5669_ B=_6185_ C=_6178_ Y=_5293_
.subckt OR2X2 A=_5293_ B=_5292_ Y=_5294_
.subckt OR2X2 A=_5730_ B=_6203_ Y=_5295_
.subckt NOR2X1 A=ULA.A[21] B=ULA.B[21] Y=_5296_
.subckt NAND2X1 A=ULA.A[21] B=ULA.B[21] Y=_5297_
.subckt AOI21X1 A=_5297_ B=_5735_ C=_5734_ Y=_5298_
.subckt OR2X2 A=_5296_ B=_5298_ Y=_5299_
.subckt NAND3X1 A=ULA.cin B=ULA.A[21] C=ULA.B[21] Y=_5301_
.subckt NAND2X1 A=_5438_ B=_5297_ Y=_5302_
.subckt NAND3X1 A=_5302_ B=_5740_ C=_5301_ Y=_5303_
.subckt AND2X2 A=_5303_ B=_5739_ Y=_5304_
.subckt AND2X2 A=_5299_ B=_5304_ Y=_5305_
.subckt AND2X2 A=_5305_ B=_5295_ Y=_5306_
.subckt AND2X2 A=_5294_ B=_5306_ Y=_5307_
.subckt AND2X2 A=_5307_ B=_5283_ Y=_5308_
.subckt OR2X2 A=_5282_ B=_5308_ Y=_5309_
.subckt INVX1 A=_5309_ Y=ULA.ULA_OUT[21]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][22] Y=_5311_
.subckt OR2X2 A=_5761_ B=_6227_ Y=_5312_
.subckt AND2X2 A=_5076_ B=ULA.B[3] Y=_5313_
.subckt AND2X2 A=_5200_ B=ULA.B[2] Y=_5314_
.subckt AND2X2 A=_5256_ B=ULA.B[1] Y=_5315_
.subckt MUX2X1 A=ULA.A[21] B=ULA.A[22] S=ULA.B[0] Y=_5316_
.subckt AND2X2 A=_5316_ B=_5682_ Y=_5317_
.subckt OR2X2 A=_5315_ B=_5317_ Y=_5318_
.subckt AND2X2 A=_5318_ B=_5681_ Y=_5319_
.subckt OR2X2 A=_5314_ B=_5319_ Y=_5320_
.subckt AND2X2 A=_5320_ B=_5289_ Y=_5322_
.subckt OR2X2 A=_5945_ B=_5322_ Y=_5323_
.subckt OR2X2 A=_5313_ B=_5323_ Y=_5324_
.subckt OR2X2 A=_5730_ B=_6267_ Y=_5325_
.subckt NOR2X1 A=ULA.A[22] B=ULA.B[22] Y=_5326_
.subckt NAND2X1 A=ULA.A[22] B=ULA.B[22] Y=_5327_
.subckt AOI21X1 A=_5327_ B=_5735_ C=_5734_ Y=_5328_
.subckt OR2X2 A=_5326_ B=_5328_ Y=_5329_
.subckt XOR2X1 A=_5438_ B=_5327_ Y=_5330_
.subckt NAND2X1 A=_5330_ B=_5740_ Y=_5331_
.subckt AND2X2 A=_5331_ B=_5739_ Y=_5333_
.subckt AND2X2 A=_5329_ B=_5333_ Y=_5334_
.subckt OR2X2 A=_5217_ B=_6236_ Y=_5335_
.subckt AND2X2 A=_5334_ B=_5335_ Y=_5336_
.subckt AND2X2 A=_5336_ B=_5325_ Y=_5337_
.subckt AND2X2 A=_5337_ B=_5324_ Y=_5338_
.subckt AND2X2 A=_5338_ B=_5312_ Y=_5339_
.subckt OR2X2 A=_5311_ B=_5339_ Y=_5340_
.subckt INVX1 A=_5340_ Y=ULA.ULA_OUT[22]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][23] Y=_5341_
.subckt OR2X2 A=_5761_ B=_6285_ Y=_5343_
.subckt AND2X2 A=_5119_ B=ULA.B[3] Y=_5344_
.subckt AND2X2 A=_5231_ B=ULA.B[2] Y=_5345_
.subckt AND2X2 A=_5286_ B=ULA.B[1] Y=_5346_
.subckt MUX2X1 A=ULA.A[22] B=ULA.A[23] S=ULA.B[0] Y=_5347_
.subckt AND2X2 A=_5347_ B=_5682_ Y=_5348_
.subckt OR2X2 A=_5346_ B=_5348_ Y=_5349_
.subckt AND2X2 A=_5349_ B=_5681_ Y=_5350_
.subckt OR2X2 A=_5345_ B=_5350_ Y=_5351_
.subckt AND2X2 A=_5351_ B=_5289_ Y=_5352_
.subckt OR2X2 A=_5344_ B=_5352_ Y=_5354_
.subckt AND2X2 A=_5354_ B=_5669_ Y=_5355_
.subckt AND2X2 A=_6300_ B=ULA.B[4] Y=_5356_
.subckt OR2X2 A=_5845_ B=_5356_ Y=_5357_
.subckt OR2X2 A=_5355_ B=_5357_ Y=_5358_
.subckt OR2X2 A=_5730_ B=_6291_ Y=_5359_
.subckt NOR2X1 A=ULA.A[23] B=ULA.B[23] Y=_5360_
.subckt NAND2X1 A=ULA.A[23] B=ULA.B[23] Y=_5361_
.subckt AOI21X1 A=_5361_ B=_5735_ C=_5734_ Y=_5362_
.subckt OR2X2 A=_5360_ B=_5362_ Y=_5363_
.subckt INVX1 A=_5739_ Y=_5365_
.subckt XOR2X1 A=_5438_ B=_5361_ Y=_5366_
.subckt AOI21X1 A=_5366_ B=_5740_ C=_5365_ Y=_5367_
.subckt AND2X2 A=_5367_ B=_5363_ Y=_5368_
.subckt AND2X2 A=_5368_ B=_5359_ Y=_5369_
.subckt AND2X2 A=_5369_ B=_5358_ Y=_5370_
.subckt AND2X2 A=_5370_ B=_5343_ Y=_5371_
.subckt OR2X2 A=_5341_ B=_5371_ Y=_5372_
.subckt INVX1 A=_5372_ Y=ULA.ULA_OUT[23]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][24] Y=_5373_
.subckt OR2X2 A=_5217_ B=_6354_ Y=_5375_
.subckt NAND2X1 A=ULA.B[3] B=_5146_ Y=_5376_
.subckt AND2X2 A=_5316_ B=ULA.B[1] Y=_5377_
.subckt MUX2X1 A=ULA.A[23] B=ULA.A[24] S=ULA.B[0] Y=_5378_
.subckt AND2X2 A=_5378_ B=_5682_ Y=_5379_
.subckt OR2X2 A=_5377_ B=_5379_ Y=_5380_
.subckt MUX2X1 A=_5380_ B=_5258_ S=_5681_ Y=_5381_
.subckt OR2X2 A=ULA.B[3] B=_5381_ Y=_5382_
.subckt NAND3X1 A=_5376_ B=_5846_ C=_5382_ Y=_5383_
.subckt AND2X2 A=_5383_ B=_5375_ Y=_5384_
.subckt OR2X2 A=_6144_ B=_5598_ Y=_5386_
.subckt OR2X2 A=_5730_ B=_6369_ Y=_5387_
.subckt NOR2X1 A=ULA.A[24] B=ULA.B[24] Y=_5388_
.subckt NAND2X1 A=ULA.A[24] B=ULA.B[24] Y=_5389_
.subckt AOI21X1 A=_5389_ B=_5735_ C=_5734_ Y=_5390_
.subckt OR2X2 A=_5388_ B=_5390_ Y=_5391_
.subckt XOR2X1 A=_5438_ B=_5389_ Y=_5392_
.subckt NAND2X1 A=_5392_ B=_5740_ Y=_5393_
.subckt AND2X2 A=_5393_ B=_5739_ Y=_5394_
.subckt AND2X2 A=_5391_ B=_5394_ Y=_5395_
.subckt AND2X2 A=_5395_ B=_5387_ Y=_5397_
.subckt AND2X2 A=_5397_ B=_5386_ Y=_5398_
.subckt AND2X2 A=_5384_ B=_5398_ Y=_5399_
.subckt OR2X2 A=_5373_ B=_5399_ Y=_5400_
.subckt INVX1 A=_5400_ Y=ULA.ULA_OUT[24]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][25] Y=_5401_
.subckt OR2X2 A=_5217_ B=_6403_ Y=_5402_
.subckt NAND2X1 A=ULA.B[2] B=_5042_ Y=_5403_
.subckt NAND2X1 A=_5681_ B=_5172_ Y=_5404_
.subckt AOI21X1 A=_5403_ B=_5404_ C=_5289_ Y=_5405_
.subckt AND2X2 A=_5347_ B=ULA.B[1] Y=_5407_
.subckt MUX2X1 A=ULA.A[24] B=ULA.A[25] S=ULA.B[0] Y=_5408_
.subckt AND2X2 A=_5408_ B=_5682_ Y=_5409_
.subckt OR2X2 A=_5407_ B=_5409_ Y=_5410_
.subckt AND2X2 A=_5410_ B=_5681_ Y=_5411_
.subckt AND2X2 A=_5288_ B=ULA.B[2] Y=_5412_
.subckt OR2X2 A=_5411_ B=_5412_ Y=_5413_
.subckt AND2X2 A=_5413_ B=_5289_ Y=_5414_
.subckt OR2X2 A=_5945_ B=_5414_ Y=_5415_
.subckt OR2X2 A=_5415_ B=_5405_ Y=_5416_
.subckt AND2X2 A=_5416_ B=_5402_ Y=_5418_
.subckt OR2X2 A=_6144_ B=_5857_ Y=_5419_
.subckt OR2X2 A=_5730_ B=_6390_ Y=_5420_
.subckt OR2X2 A=ULA.A[25] B=ULA.B[25] Y=_5421_
.subckt NAND2X1 A=ULA.A[25] B=ULA.B[25] Y=_5422_
.subckt AND2X2 A=_5735_ B=_5422_ Y=_5423_
.subckt OAI21X1 A=_5423_ B=_5734_ C=_5421_ Y=_5424_
.subckt XOR2X1 A=ULA.cin B=_5422_ Y=_5425_
.subckt OR2X2 A=_5425_ B=_5940_ Y=_5426_
.subckt AND2X2 A=_5426_ B=_5739_ Y=_5427_
.subckt AND2X2 A=_5424_ B=_5427_ Y=_5429_
.subckt AND2X2 A=_5420_ B=_5429_ Y=_5430_
.subckt AND2X2 A=_5430_ B=_5419_ Y=_5431_
.subckt AND2X2 A=_5418_ B=_5431_ Y=_5432_
.subckt OR2X2 A=_5401_ B=_5432_ Y=_5433_
.subckt INVX1 A=_5433_ Y=ULA.ULA_OUT[25]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][26] Y=_5434_
.subckt OR2X2 A=_5217_ B=_6442_ Y=_5435_
.subckt OR2X2 A=_5730_ B=_6427_ Y=_5436_
.subckt OR2X2 A=ULA.A[26] B=ULA.B[26] Y=_5437_
.subckt NAND2X1 A=ULA.A[26] B=ULA.B[26] Y=_5439_
.subckt AND2X2 A=_5735_ B=_5439_ Y=_5440_
.subckt OAI21X1 A=_5440_ B=_5734_ C=_5437_ Y=_5441_
.subckt XOR2X1 A=ULA.cin B=_5439_ Y=_5442_
.subckt OR2X2 A=_5442_ B=_5940_ Y=_5443_
.subckt AND2X2 A=_5443_ B=_5739_ Y=_5444_
.subckt AND2X2 A=_5441_ B=_5444_ Y=_5445_
.subckt AND2X2 A=_5436_ B=_5445_ Y=_5446_
.subckt AND2X2 A=_5446_ B=_5435_ Y=_5447_
.subckt OR2X2 A=_6144_ B=_5962_ Y=_5448_
.subckt AND2X2 A=_5378_ B=ULA.B[1] Y=_5450_
.subckt MUX2X1 A=ULA.A[25] B=ULA.A[26] S=ULA.B[0] Y=_5451_
.subckt AND2X2 A=_5451_ B=_5682_ Y=_5452_
.subckt OR2X2 A=_5450_ B=_5452_ Y=_5453_
.subckt AND2X2 A=_5453_ B=_5681_ Y=_5454_
.subckt AND2X2 A=_5318_ B=ULA.B[2] Y=_5455_
.subckt OR2X2 A=_5454_ B=_5455_ Y=_5456_
.subckt AND2X2 A=_5456_ B=_5289_ Y=_5457_
.subckt AND2X2 A=_5203_ B=ULA.B[3] Y=_5458_
.subckt OR2X2 A=_5457_ B=_5458_ Y=_5459_
.subckt OR2X2 A=_5945_ B=_5459_ Y=_5461_
.subckt AND2X2 A=_5461_ B=_5448_ Y=_5462_
.subckt AND2X2 A=_5447_ B=_5462_ Y=_5463_
.subckt OR2X2 A=_5434_ B=_5463_ Y=_5464_
.subckt INVX1 A=_5464_ Y=ULA.ULA_OUT[26]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][27] Y=_5465_
.subckt AND2X2 A=_5233_ B=ULA.B[3] Y=_5466_
.subckt AND2X2 A=_5408_ B=ULA.B[1] Y=_5467_
.subckt MUX2X1 A=ULA.A[26] B=ULA.A[27] S=ULA.B[0] Y=_5468_
.subckt AND2X2 A=_5468_ B=_5682_ Y=_5469_
.subckt OR2X2 A=_5467_ B=_5469_ Y=_5471_
.subckt AND2X2 A=_5471_ B=_5681_ Y=_5472_
.subckt AND2X2 A=_5349_ B=ULA.B[2] Y=_5473_
.subckt OR2X2 A=_5472_ B=_5473_ Y=_5474_
.subckt AND2X2 A=_5474_ B=_5289_ Y=_5475_
.subckt OR2X2 A=_5466_ B=_5475_ Y=_5476_
.subckt OR2X2 A=_5945_ B=_5476_ Y=_5477_
.subckt OR2X2 A=ULA.B[3] B=_6053_ Y=_5478_
.subckt OR2X2 A=_5730_ B=_5478_ Y=_5479_
.subckt NOR2X1 A=ULA.A[27] B=ULA.B[27] Y=_5480_
.subckt OR2X2 A=_5480_ B=_5933_ Y=_5482_
.subckt XOR2X1 A=ULA.A[27] B=ULA.B[27] Y=_5483_
.subckt NAND3X1 A=_5483_ B=_5676_ C=_5704_ Y=_5484_
.subckt AND2X2 A=_5482_ B=_5484_ Y=_5485_
.subckt NAND2X1 A=ULA.A[27] B=ULA.B[27] Y=_5486_
.subckt XOR2X1 A=ULA.cin B=_5486_ Y=_5487_
.subckt OR2X2 A=_5487_ B=_5940_ Y=_5488_
.subckt AND2X2 A=_5488_ B=_5739_ Y=_5489_
.subckt AND2X2 A=_5485_ B=_5489_ Y=_5490_
.subckt AND2X2 A=_5479_ B=_5490_ Y=_5491_
.subckt AND2X2 A=_5477_ B=_5491_ Y=_5493_
.subckt OR2X2 A=_5217_ B=_4964_ Y=_5494_
.subckt OR2X2 A=_6144_ B=_6008_ Y=_5495_
.subckt AND2X2 A=_5494_ B=_5495_ Y=_5496_
.subckt AND2X2 A=_5493_ B=_5496_ Y=_5497_
.subckt OR2X2 A=_5465_ B=_5497_ Y=_5498_
.subckt INVX1 A=_5498_ Y=ULA.ULA_OUT[27]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][28] Y=_5499_
.subckt INVX1 A=_5380_ Y=_5500_
.subckt MUX2X1 A=ULA.A[27] B=ULA.A[28] S=ULA.B[0] Y=_5501_
.subckt MUX2X1 A=_5501_ B=_5451_ S=_5682_ Y=_5503_
.subckt MUX2X1 A=_5500_ B=_5503_ S=ULA.B[2] Y=_5504_
.subckt OR2X2 A=ULA.B[3] B=_5504_ Y=_5505_
.subckt OR2X2 A=_5289_ B=_5260_ Y=_5506_
.subckt AND2X2 A=_5505_ B=_5506_ Y=_5507_
.subckt OR2X2 A=_5945_ B=_5507_ Y=_5508_
.subckt NAND2X1 A=_6253_ B=_4991_ Y=_5509_
.subckt NOR2X1 A=ULA.A[28] B=ULA.B[28] Y=_5510_
.subckt NAND2X1 A=ULA.A[28] B=ULA.B[28] Y=_5511_
.subckt AOI21X1 A=_5511_ B=_5735_ C=_5734_ Y=_5512_
.subckt OR2X2 A=_5510_ B=_5512_ Y=_5514_
.subckt NAND3X1 A=ULA.cin B=ULA.A[28] C=ULA.B[28] Y=_5515_
.subckt NAND2X1 A=_5438_ B=_5511_ Y=_5516_
.subckt NAND3X1 A=_5516_ B=_5740_ C=_5515_ Y=_5517_
.subckt AND2X2 A=_5517_ B=_5739_ Y=_5518_
.subckt AND2X2 A=_5514_ B=_5518_ Y=_5519_
.subckt AND2X2 A=_5519_ B=_5509_ Y=_5520_
.subckt AND2X2 A=_5508_ B=_5520_ Y=_5521_
.subckt OR2X2 A=_5217_ B=_5003_ Y=_5522_
.subckt OR2X2 A=_6095_ B=_6144_ Y=_5523_
.subckt AND2X2 A=_5522_ B=_5523_ Y=_5525_
.subckt AND2X2 A=_5521_ B=_5525_ Y=_5526_
.subckt OR2X2 A=_5499_ B=_5526_ Y=_5527_
.subckt INVX1 A=_5527_ Y=ULA.ULA_OUT[28]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][29] Y=_5528_
.subckt NAND3X1 A=_6249_ B=_5620_ C=_6169_ Y=_5529_
.subckt OR2X2 A=_5730_ B=_5032_ Y=_5530_
.subckt NOR2X1 A=ULA.A[29] B=ULA.B[29] Y=_5531_
.subckt NAND2X1 A=ULA.A[29] B=ULA.B[29] Y=_5532_
.subckt AOI21X1 A=_5532_ B=_5735_ C=_5734_ Y=_5533_
.subckt OR2X2 A=_5531_ B=_5533_ Y=_5535_
.subckt XOR2X1 A=_5438_ B=_5532_ Y=_5536_
.subckt NAND2X1 A=_5536_ B=_5740_ Y=_5537_
.subckt AND2X2 A=_5537_ B=_5739_ Y=_5538_
.subckt AND2X2 A=_5535_ B=_5538_ Y=_5539_
.subckt AND2X2 A=_5539_ B=_5530_ Y=_5540_
.subckt AND2X2 A=_5529_ B=_5540_ Y=_5541_
.subckt OR2X2 A=_5217_ B=_5046_ Y=_5542_
.subckt MUX2X1 A=_5170_ B=_5115_ S=_5682_ Y=_5543_
.subckt MUX2X1 A=_5286_ B=_5229_ S=_5682_ Y=_5544_
.subckt MUX2X1 A=_5544_ B=_5543_ S=_5681_ Y=_5546_
.subckt AND2X2 A=_5546_ B=ULA.B[3] Y=_5547_
.subckt MUX2X1 A=ULA.A[28] B=ULA.A[29] S=ULA.B[0] Y=_5548_
.subckt AND2X2 A=_5548_ B=_5682_ Y=_5549_
.subckt AND2X2 A=_5468_ B=ULA.B[1] Y=_5550_
.subckt OR2X2 A=_5549_ B=_5550_ Y=_5551_
.subckt AND2X2 A=_5551_ B=_5681_ Y=_5552_
.subckt AND2X2 A=_5410_ B=ULA.B[2] Y=_5553_
.subckt OR2X2 A=_5552_ B=_5553_ Y=_5554_
.subckt AND2X2 A=_5554_ B=_5289_ Y=_5555_
.subckt OR2X2 A=_5945_ B=_5555_ Y=_5557_
.subckt OR2X2 A=_5557_ B=_5547_ Y=_5558_
.subckt AND2X2 A=_5558_ B=_5542_ Y=_5559_
.subckt AND2X2 A=_5541_ B=_5559_ Y=_5560_
.subckt OR2X2 A=_5528_ B=_5560_ Y=_5561_
.subckt INVX1 A=_5561_ Y=ULA.ULA_OUT[29]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][30] Y=_5562_
.subckt MUX2X1 A=_5451_ B=_5378_ S=_5682_ Y=_5563_
.subckt MUX2X1 A=ULA.A[29] B=ULA.A[30] S=ULA.B[0] Y=_5564_
.subckt MUX2X1 A=_5564_ B=_5501_ S=_5682_ Y=_5565_
.subckt MUX2X1 A=_5565_ B=_5563_ S=_5681_ Y=_5567_
.subckt AND2X2 A=_5567_ B=_5289_ Y=_5568_
.subckt AND2X2 A=_5320_ B=ULA.B[3] Y=_5569_
.subckt OR2X2 A=_5569_ B=_5568_ Y=_5570_
.subckt OR2X2 A=_5945_ B=_5570_ Y=_5571_
.subckt NAND3X1 A=_6253_ B=_5289_ C=_5065_ Y=_5572_
.subckt OR2X2 A=ULA.A[30] B=ULA.B[30] Y=_5573_
.subckt NAND2X1 A=ULA.A[30] B=ULA.B[30] Y=_5574_
.subckt AND2X2 A=_5735_ B=_5574_ Y=_5575_
.subckt OAI21X1 A=_5575_ B=_5734_ C=_5573_ Y=_5576_
.subckt NAND3X1 A=ULA.cin B=ULA.A[30] C=ULA.B[30] Y=_5578_
.subckt NAND2X1 A=_5438_ B=_5574_ Y=_5579_
.subckt NAND3X1 A=_5579_ B=_5740_ C=_5578_ Y=_5580_
.subckt AND2X2 A=_5580_ B=_5739_ Y=_5581_
.subckt AND2X2 A=_5581_ B=_5576_ Y=_5582_
.subckt AND2X2 A=_5572_ B=_5582_ Y=_5583_
.subckt AND2X2 A=_5571_ B=_5583_ Y=_5584_
.subckt OR2X2 A=_5217_ B=_5078_ Y=_5585_
.subckt OR2X2 A=_6221_ B=_6144_ Y=_5586_
.subckt AND2X2 A=_5585_ B=_5586_ Y=_5587_
.subckt AND2X2 A=_5584_ B=_5587_ Y=_5589_
.subckt OR2X2 A=_5562_ B=_5589_ Y=_5590_
.subckt INVX1 A=_5590_ Y=ULA.ULA_OUT[30]
.subckt NOR2X1 A=_5739_ B=ULA.OUT[0][31] Y=_5591_
.subckt NOR2X1 A=ULA.A[31] B=ULA.B[31] Y=_5592_
.subckt NAND2X1 A=ULA.A[31] B=ULA.B[31] Y=_5593_
.subckt AOI21X1 A=_5593_ B=_5735_ C=_5734_ Y=_5594_
.subckt OR2X2 A=_5592_ B=_5594_ Y=_5595_
.subckt XOR2X1 A=ULA.cin B=_5593_ Y=_5596_
.subckt OR2X2 A=_5596_ B=_5940_ Y=_5597_
.subckt AND2X2 A=_5597_ B=_5739_ Y=_5599_
.subckt AND2X2 A=_5595_ B=_5599_ Y=_5600_
.subckt INVX1 A=_5100_ Y=_5601_
.subckt INVX1 A=_5675_ Y=_5602_
.subckt AOI22X1 A=_5669_ B=_5705_ C=_5602_ D=_5672_ Y=_5603_
.subckt OR2X2 A=_5601_ B=_5603_ Y=_5604_
.subckt AND2X2 A=_5604_ B=_5600_ Y=_5605_
.subckt OR2X2 A=_5217_ B=_5121_ Y=_5606_
.subckt AND2X2 A=_5351_ B=ULA.B[3] Y=_5607_
.subckt AOI21X1 A=ULA.B[0] B=ULA.A[30] C=ULA.B[1] Y=_5608_
.subckt AND2X2 A=_5548_ B=ULA.B[1] Y=_5610_
.subckt OR2X2 A=_5608_ B=_5610_ Y=_5611_
.subckt OR2X2 A=_5300_ B=_5099_ Y=_5612_
.subckt AND2X2 A=_5612_ B=_5681_ Y=_5613_
.subckt AND2X2 A=_5611_ B=_5613_ Y=_5614_
.subckt AND2X2 A=_5471_ B=ULA.B[2] Y=_5615_
.subckt OR2X2 A=_5614_ B=_5615_ Y=_5616_
.subckt AND2X2 A=_5616_ B=_5289_ Y=_5617_
.subckt OR2X2 A=_5945_ B=_5617_ Y=_5618_
.subckt OR2X2 A=_5607_ B=_5618_ Y=_5619_
.subckt AND2X2 A=_5606_ B=_5619_ Y=_5621_
.subckt AND2X2 A=_5621_ B=_5605_ Y=_5622_
.subckt OR2X2 A=_5591_ B=_5622_ Y=_5623_
.subckt INVX1 A=_5623_ Y=ULA.ULA_OUT[31]
.subckt AND2X2 A=_6418_ B=_6457_ Y=_5624_
.subckt AND2X2 A=_4978_ B=_5019_ Y=_5625_
.subckt AND2X2 A=_5625_ B=_5624_ Y=_5626_
.subckt AND2X2 A=_5059_ B=_5097_ Y=_5627_
.subckt AND2X2 A=_5627_ B=_5136_ Y=_5628_
.subckt AND2X2 A=_5626_ B=_5628_ Y=_5629_
.subckt AND2X2 A=_5889_ B=_6000_ Y=_5631_
.subckt AND2X2 A=_6093_ B=_6158_ Y=_5632_
.subckt AND2X2 A=_5632_ B=_5631_ Y=_5633_
.subckt AND2X2 A=_6377_ B=_6336_ Y=_5634_
.subckt AND2X2 A=_6218_ B=_6277_ Y=_5635_
.subckt AND2X2 A=_5635_ B=_5634_ Y=_5636_
.subckt AND2X2 A=_5636_ B=_5633_ Y=_5637_
.subckt AND2X2 A=_5637_ B=_5629_ Y=_5638_
.subckt AND2X2 A=_5400_ B=_5433_ Y=_5639_
.subckt AND2X2 A=_5464_ B=_5498_ Y=_5640_
.subckt AND2X2 A=_5639_ B=_5640_ Y=_5642_
.subckt AND2X2 A=_5309_ B=_5340_ Y=_5643_
.subckt AND2X2 A=_5372_ B=_5281_ Y=_5644_
.subckt AND2X2 A=_5643_ B=_5644_ Y=_5645_
.subckt AND2X2 A=_5645_ B=_5642_ Y=_5646_
.subckt AND2X2 A=_5590_ B=_5623_ Y=_5647_
.subckt AND2X2 A=_5527_ B=_5561_ Y=_5648_
.subckt AND2X2 A=_5648_ B=_5647_ Y=_5649_
.subckt AND2X2 A=_5649_ B=_5767_ Y=_5650_
.subckt AND2X2 A=_5251_ B=_5223_ Y=_5651_
.subckt AND2X2 A=_5192_ B=_5165_ Y=_5653_
.subckt AND2X2 A=_5653_ B=_5651_ Y=_5654_
.subckt AND2X2 A=_5650_ B=_5654_ Y=_5655_
.subckt AND2X2 A=_5655_ B=_5646_ Y=_5656_
.subckt AND2X2 A=_5638_ B=_5656_ Y=ULA.zero
.subckt XOR2X1 A=ULA.B[0] B=ULA.A[0] Y=ULA.OUT[0][0]
.subckt MUX2X1 A=ULA.A[0] B=ULA.cin S=ULA.B[0] Y=_6477_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[1] Y=_6478_
.subckt XOR2X1 A=ULA.A[1] B=_6478_ Y=_6479_
.subckt XOR2X1 A=_6477_ B=_6479_ Y=ULA.OUT[0][1]
.subckt INVX1 A=ULA.A[1] Y=_6480_
.subckt OR2X2 A=_6480_ B=_6478_ Y=_6481_
.subckt OR2X2 A=_6477_ B=_6479_ Y=_6482_
.subckt AND2X2 A=_6482_ B=_6481_ Y=_6483_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[2] Y=_6484_
.subckt XOR2X1 A=ULA.A[2] B=_6484_ Y=_6485_
.subckt XOR2X1 A=_6485_ B=_6483_ Y=ULA.OUT[0][2]
.subckt INVX1 A=ULA.A[2] Y=_6486_
.subckt OR2X2 A=_6486_ B=_6484_ Y=_6487_
.subckt OR2X2 A=_6485_ B=_6483_ Y=_6488_
.subckt AND2X2 A=_6488_ B=_6487_ Y=_6489_
.subckt INVX1 A=ULA.A[3] Y=_6490_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[3] Y=_6491_
.subckt OR2X2 A=_6490_ B=_6491_ Y=_6492_
.subckt NAND2X1 A=_6490_ B=_6491_ Y=_6493_
.subckt NAND2X1 A=_6492_ B=_6493_ Y=_6494_
.subckt XOR2X1 A=_6494_ B=_6489_ Y=ULA.OUT[0][3]
.subckt OR2X2 A=_6494_ B=_6489_ Y=_6495_
.subckt AND2X2 A=_6495_ B=_6492_ Y=_6496_
.subckt INVX1 A=ULA.A[4] Y=_6497_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[4] Y=_6498_
.subckt OR2X2 A=_6497_ B=_6498_ Y=_6499_
.subckt NAND2X1 A=_6497_ B=_6498_ Y=_6500_
.subckt NAND2X1 A=_6499_ B=_6500_ Y=_6501_
.subckt XOR2X1 A=_6501_ B=_6496_ Y=ULA.OUT[0][4]
.subckt OR2X2 A=_6501_ B=_6496_ Y=_6502_
.subckt AND2X2 A=_6502_ B=_6499_ Y=_6503_
.subckt INVX1 A=ULA.A[5] Y=_6504_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[5] Y=_6505_
.subckt OR2X2 A=_6504_ B=_6505_ Y=_6506_
.subckt NAND2X1 A=_6504_ B=_6505_ Y=_6507_
.subckt NAND2X1 A=_6506_ B=_6507_ Y=_6508_
.subckt XOR2X1 A=_6508_ B=_6503_ Y=ULA.OUT[0][5]
.subckt OR2X2 A=_6508_ B=_6503_ Y=_6509_
.subckt AND2X2 A=_6509_ B=_6506_ Y=_6510_
.subckt INVX1 A=ULA.A[6] Y=_6511_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[6] Y=_6512_
.subckt NOR2X1 A=_6512_ B=_6511_ Y=_6513_
.subckt INVX1 A=_6513_ Y=_6514_
.subckt NAND2X1 A=_6511_ B=_6512_ Y=_6515_
.subckt NAND2X1 A=_6515_ B=_6514_ Y=_6516_
.subckt XOR2X1 A=_6516_ B=_6510_ Y=ULA.OUT[0][6]
.subckt OR2X2 A=_6516_ B=_6510_ Y=_6517_
.subckt AND2X2 A=_6517_ B=_6514_ Y=_6518_
.subckt INVX1 A=ULA.A[7] Y=_6519_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[7] Y=_6520_
.subckt NOR2X1 A=_6520_ B=_6519_ Y=_6521_
.subckt INVX1 A=_6521_ Y=_6522_
.subckt NAND2X1 A=_6519_ B=_6520_ Y=_6523_
.subckt NAND2X1 A=_6523_ B=_6522_ Y=_6524_
.subckt XOR2X1 A=_6524_ B=_6518_ Y=ULA.OUT[0][7]
.subckt OR2X2 A=_6524_ B=_6518_ Y=_6525_
.subckt AND2X2 A=_6525_ B=_6522_ Y=_6526_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[8] Y=_6527_
.subckt XNOR2X1 A=ULA.A[8] B=_6527_ Y=_6528_
.subckt INVX1 A=_6528_ Y=_6529_
.subckt XOR2X1 A=_6529_ B=_6526_ Y=ULA.OUT[0][8]
.subckt INVX1 A=ULA.A[8] Y=_6530_
.subckt NOR2X1 A=_6527_ B=_6530_ Y=_6531_
.subckt INVX1 A=_6531_ Y=_6532_
.subckt OR2X2 A=_6529_ B=_6526_ Y=_6533_
.subckt AND2X2 A=_6533_ B=_6532_ Y=_6534_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[9] Y=_6535_
.subckt XNOR2X1 A=ULA.A[9] B=_6535_ Y=_6536_
.subckt INVX1 A=_6536_ Y=_6537_
.subckt XOR2X1 A=_6537_ B=_6534_ Y=ULA.OUT[0][9]
.subckt INVX1 A=ULA.A[9] Y=_6538_
.subckt NOR2X1 A=_6535_ B=_6538_ Y=_6539_
.subckt INVX1 A=_6539_ Y=_6540_
.subckt OR2X2 A=_6537_ B=_6534_ Y=_6541_
.subckt AND2X2 A=_6541_ B=_6540_ Y=_6542_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[10] Y=_6543_
.subckt XNOR2X1 A=ULA.A[10] B=_6543_ Y=_6544_
.subckt INVX1 A=_6544_ Y=_6545_
.subckt XOR2X1 A=_6545_ B=_6542_ Y=ULA.OUT[0][10]
.subckt INVX1 A=ULA.A[10] Y=_6546_
.subckt NOR2X1 A=_6543_ B=_6546_ Y=_6547_
.subckt INVX1 A=_6547_ Y=_6548_
.subckt OR2X2 A=_6545_ B=_6542_ Y=_6549_
.subckt AND2X2 A=_6549_ B=_6548_ Y=_6550_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[11] Y=_6551_
.subckt XNOR2X1 A=ULA.A[11] B=_6551_ Y=_6552_
.subckt INVX1 A=_6552_ Y=_6553_
.subckt XOR2X1 A=_6553_ B=_6550_ Y=ULA.OUT[0][11]
.subckt INVX1 A=ULA.A[11] Y=_6554_
.subckt NOR2X1 A=_6551_ B=_6554_ Y=_6555_
.subckt INVX1 A=_6555_ Y=_6556_
.subckt OR2X2 A=_6553_ B=_6550_ Y=_6557_
.subckt AND2X2 A=_6557_ B=_6556_ Y=_6558_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[12] Y=_6559_
.subckt XNOR2X1 A=ULA.A[12] B=_6559_ Y=_6560_
.subckt INVX1 A=_6560_ Y=_6561_
.subckt XOR2X1 A=_6561_ B=_6558_ Y=ULA.OUT[0][12]
.subckt INVX1 A=ULA.A[12] Y=_6562_
.subckt NOR2X1 A=_6559_ B=_6562_ Y=_6563_
.subckt INVX1 A=_6563_ Y=_6564_
.subckt OR2X2 A=_6561_ B=_6558_ Y=_6565_
.subckt AND2X2 A=_6565_ B=_6564_ Y=_6566_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[13] Y=_6567_
.subckt XNOR2X1 A=ULA.A[13] B=_6567_ Y=_6568_
.subckt INVX1 A=_6568_ Y=_6569_
.subckt XOR2X1 A=_6569_ B=_6566_ Y=ULA.OUT[0][13]
.subckt INVX1 A=ULA.A[13] Y=_6570_
.subckt NOR2X1 A=_6567_ B=_6570_ Y=_6571_
.subckt INVX1 A=_6571_ Y=_6572_
.subckt OR2X2 A=_6569_ B=_6566_ Y=_6573_
.subckt AND2X2 A=_6573_ B=_6572_ Y=_6574_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[14] Y=_6575_
.subckt XNOR2X1 A=ULA.A[14] B=_6575_ Y=_6576_
.subckt INVX1 A=_6576_ Y=_6577_
.subckt XOR2X1 A=_6577_ B=_6574_ Y=ULA.OUT[0][14]
.subckt INVX1 A=ULA.A[14] Y=_6578_
.subckt NOR2X1 A=_6575_ B=_6578_ Y=_6579_
.subckt INVX1 A=_6579_ Y=_6580_
.subckt OR2X2 A=_6577_ B=_6574_ Y=_6581_
.subckt AND2X2 A=_6581_ B=_6580_ Y=_6582_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[15] Y=_6583_
.subckt XNOR2X1 A=ULA.A[15] B=_6583_ Y=_6584_
.subckt INVX1 A=_6584_ Y=_6585_
.subckt XOR2X1 A=_6585_ B=_6582_ Y=ULA.OUT[0][15]
.subckt INVX1 A=ULA.A[15] Y=_6586_
.subckt NOR2X1 A=_6583_ B=_6586_ Y=_6587_
.subckt INVX1 A=_6587_ Y=_6588_
.subckt OR2X2 A=_6585_ B=_6582_ Y=_6589_
.subckt AND2X2 A=_6589_ B=_6588_ Y=_6590_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[16] Y=_6591_
.subckt XNOR2X1 A=ULA.A[16] B=_6591_ Y=_6592_
.subckt INVX1 A=_6592_ Y=_6593_
.subckt XOR2X1 A=_6593_ B=_6590_ Y=ULA.OUT[0][16]
.subckt INVX1 A=ULA.A[16] Y=_6594_
.subckt NOR2X1 A=_6591_ B=_6594_ Y=_6595_
.subckt INVX1 A=_6595_ Y=_6596_
.subckt OR2X2 A=_6593_ B=_6590_ Y=_6597_
.subckt AND2X2 A=_6597_ B=_6596_ Y=_6598_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[17] Y=_6599_
.subckt XNOR2X1 A=ULA.A[17] B=_6599_ Y=_6600_
.subckt INVX1 A=_6600_ Y=_6601_
.subckt XOR2X1 A=_6601_ B=_6598_ Y=ULA.OUT[0][17]
.subckt INVX1 A=ULA.A[17] Y=_6602_
.subckt NOR2X1 A=_6599_ B=_6602_ Y=_6603_
.subckt INVX1 A=_6603_ Y=_6604_
.subckt OR2X2 A=_6601_ B=_6598_ Y=_6605_
.subckt AND2X2 A=_6605_ B=_6604_ Y=_6606_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[18] Y=_6607_
.subckt XNOR2X1 A=ULA.A[18] B=_6607_ Y=_6608_
.subckt INVX1 A=_6608_ Y=_6609_
.subckt XOR2X1 A=_6609_ B=_6606_ Y=ULA.OUT[0][18]
.subckt INVX1 A=ULA.A[18] Y=_6610_
.subckt NOR2X1 A=_6607_ B=_6610_ Y=_6611_
.subckt INVX1 A=_6611_ Y=_6612_
.subckt OR2X2 A=_6609_ B=_6606_ Y=_6613_
.subckt AND2X2 A=_6613_ B=_6612_ Y=_6614_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[19] Y=_6615_
.subckt XNOR2X1 A=ULA.A[19] B=_6615_ Y=_6616_
.subckt INVX1 A=_6616_ Y=_6617_
.subckt XOR2X1 A=_6617_ B=_6614_ Y=ULA.OUT[0][19]
.subckt INVX1 A=ULA.A[19] Y=_6618_
.subckt NOR2X1 A=_6615_ B=_6618_ Y=_6619_
.subckt INVX1 A=_6619_ Y=_6620_
.subckt OR2X2 A=_6617_ B=_6614_ Y=_6621_
.subckt AND2X2 A=_6621_ B=_6620_ Y=_6622_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[20] Y=_6623_
.subckt XNOR2X1 A=ULA.A[20] B=_6623_ Y=_6624_
.subckt INVX1 A=_6624_ Y=_6625_
.subckt XOR2X1 A=_6625_ B=_6622_ Y=ULA.OUT[0][20]
.subckt INVX1 A=ULA.A[20] Y=_6626_
.subckt NOR2X1 A=_6623_ B=_6626_ Y=_6627_
.subckt INVX1 A=_6627_ Y=_6628_
.subckt OR2X2 A=_6625_ B=_6622_ Y=_6629_
.subckt AND2X2 A=_6629_ B=_6628_ Y=_6630_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[21] Y=_6631_
.subckt XNOR2X1 A=ULA.A[21] B=_6631_ Y=_6632_
.subckt INVX1 A=_6632_ Y=_6633_
.subckt XOR2X1 A=_6633_ B=_6630_ Y=ULA.OUT[0][21]
.subckt INVX1 A=ULA.A[21] Y=_6634_
.subckt NOR2X1 A=_6631_ B=_6634_ Y=_6635_
.subckt INVX1 A=_6635_ Y=_6636_
.subckt OR2X2 A=_6633_ B=_6630_ Y=_6637_
.subckt AND2X2 A=_6637_ B=_6636_ Y=_6638_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[22] Y=_6639_
.subckt XNOR2X1 A=ULA.A[22] B=_6639_ Y=_6640_
.subckt INVX1 A=_6640_ Y=_6641_
.subckt XOR2X1 A=_6641_ B=_6638_ Y=ULA.OUT[0][22]
.subckt INVX1 A=ULA.A[22] Y=_6642_
.subckt NOR2X1 A=_6639_ B=_6642_ Y=_6643_
.subckt INVX1 A=_6643_ Y=_6644_
.subckt OR2X2 A=_6641_ B=_6638_ Y=_6645_
.subckt AND2X2 A=_6645_ B=_6644_ Y=_6646_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[23] Y=_6647_
.subckt XNOR2X1 A=ULA.A[23] B=_6647_ Y=_6648_
.subckt INVX1 A=_6648_ Y=_6649_
.subckt XOR2X1 A=_6649_ B=_6646_ Y=ULA.OUT[0][23]
.subckt INVX1 A=ULA.A[23] Y=_6650_
.subckt NOR2X1 A=_6647_ B=_6650_ Y=_6651_
.subckt INVX1 A=_6651_ Y=_6652_
.subckt OR2X2 A=_6649_ B=_6646_ Y=_6653_
.subckt AND2X2 A=_6653_ B=_6652_ Y=_6654_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[24] Y=_6655_
.subckt XNOR2X1 A=ULA.A[24] B=_6655_ Y=_6656_
.subckt INVX1 A=_6656_ Y=_6657_
.subckt XOR2X1 A=_6657_ B=_6654_ Y=ULA.OUT[0][24]
.subckt INVX1 A=ULA.A[24] Y=_6658_
.subckt NOR2X1 A=_6655_ B=_6658_ Y=_6659_
.subckt INVX1 A=_6659_ Y=_6660_
.subckt OR2X2 A=_6657_ B=_6654_ Y=_6661_
.subckt AND2X2 A=_6661_ B=_6660_ Y=_6662_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[25] Y=_6663_
.subckt XNOR2X1 A=ULA.A[25] B=_6663_ Y=_6664_
.subckt INVX1 A=_6664_ Y=_6665_
.subckt XOR2X1 A=_6665_ B=_6662_ Y=ULA.OUT[0][25]
.subckt INVX1 A=ULA.A[25] Y=_6666_
.subckt NOR2X1 A=_6663_ B=_6666_ Y=_6667_
.subckt INVX1 A=_6667_ Y=_6668_
.subckt OR2X2 A=_6665_ B=_6662_ Y=_6669_
.subckt AND2X2 A=_6669_ B=_6668_ Y=_6670_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[26] Y=_6671_
.subckt XNOR2X1 A=ULA.A[26] B=_6671_ Y=_6672_
.subckt INVX1 A=_6672_ Y=_6673_
.subckt XOR2X1 A=_6673_ B=_6670_ Y=ULA.OUT[0][26]
.subckt INVX1 A=ULA.A[26] Y=_6674_
.subckt NOR2X1 A=_6671_ B=_6674_ Y=_6675_
.subckt INVX1 A=_6675_ Y=_6676_
.subckt OR2X2 A=_6673_ B=_6670_ Y=_6677_
.subckt AND2X2 A=_6677_ B=_6676_ Y=_6678_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[27] Y=_6679_
.subckt XNOR2X1 A=ULA.A[27] B=_6679_ Y=_6680_
.subckt INVX1 A=_6680_ Y=_6681_
.subckt XOR2X1 A=_6681_ B=_6678_ Y=ULA.OUT[0][27]
.subckt INVX1 A=ULA.A[27] Y=_6682_
.subckt NOR2X1 A=_6679_ B=_6682_ Y=_6683_
.subckt INVX1 A=_6683_ Y=_6684_
.subckt OR2X2 A=_6681_ B=_6678_ Y=_6685_
.subckt AND2X2 A=_6685_ B=_6684_ Y=_6686_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[28] Y=_6687_
.subckt XNOR2X1 A=ULA.A[28] B=_6687_ Y=_6688_
.subckt INVX1 A=_6688_ Y=_6689_
.subckt XOR2X1 A=_6689_ B=_6686_ Y=ULA.OUT[0][28]
.subckt INVX1 A=ULA.A[28] Y=_6690_
.subckt NOR2X1 A=_6687_ B=_6690_ Y=_6691_
.subckt INVX1 A=_6691_ Y=_6692_
.subckt OR2X2 A=_6689_ B=_6686_ Y=_6693_
.subckt AND2X2 A=_6693_ B=_6692_ Y=_6694_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[29] Y=_6695_
.subckt XNOR2X1 A=ULA.A[29] B=_6695_ Y=_6696_
.subckt INVX1 A=_6696_ Y=_6697_
.subckt XOR2X1 A=_6697_ B=_6694_ Y=ULA.OUT[0][29]
.subckt INVX1 A=ULA.A[29] Y=_6698_
.subckt NOR2X1 A=_6695_ B=_6698_ Y=_6699_
.subckt INVX1 A=_6699_ Y=_6700_
.subckt OR2X2 A=_6697_ B=_6694_ Y=_6701_
.subckt AND2X2 A=_6701_ B=_6700_ Y=_6702_
.subckt XNOR2X1 A=ULA.cin B=ULA.B[30] Y=_6703_
.subckt XNOR2X1 A=ULA.A[30] B=_6703_ Y=_6704_
.subckt INVX1 A=_6704_ Y=_6705_
.subckt XOR2X1 A=_6705_ B=_6702_ Y=ULA.OUT[0][30]
.subckt INVX1 A=ULA.A[30] Y=_6706_
.subckt NOR2X1 A=_6703_ B=_6706_ Y=_6707_
.subckt INVX1 A=_6707_ Y=_6708_
.subckt OR2X2 A=_6705_ B=_6702_ Y=_6709_
.subckt AND2X2 A=_6709_ B=_6708_ Y=_6710_
.subckt XNOR2X1 A=ULA.cin B=ULA.A[31] Y=_6711_
.subckt XOR2X1 A=ULA.B[31] B=_6711_ Y=_6712_
.subckt XOR2X1 A=_6712_ B=_6710_ Y=ULA.OUT[0][31]
.subckt INVX1 A=PC.ULA_OUT[0] Y=_0_
.subckt NAND2X1 A=DDATA_CORE_out[0] B=CORE_DATA_REGMux_exec_pipe Y=_1_
.subckt OAI21X1 A=_0_ B=CORE_DATA_REGMux_exec_pipe C=_1_ Y=REG_RD_wb_pipe[0]
.subckt INVX1 A=PC.ULA_OUT[1] Y=_2_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[1] Y=_3_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_2_ C=_3_ Y=REG_RD_wb_pipe[1]
.subckt INVX1 A=PC.ULA_OUT[2] Y=_4_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[2] Y=_5_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_4_ C=_5_ Y=REG_RD_wb_pipe[2]
.subckt INVX1 A=PC.ULA_OUT[3] Y=_6_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[3] Y=_7_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_6_ C=_7_ Y=REG_RD_wb_pipe[3]
.subckt INVX1 A=PC.ULA_OUT[4] Y=_8_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[4] Y=_9_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_8_ C=_9_ Y=REG_RD_wb_pipe[4]
.subckt INVX1 A=PC.ULA_OUT[5] Y=_10_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[5] Y=_11_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_10_ C=_11_ Y=REG_RD_wb_pipe[5]
.subckt INVX1 A=PC.ULA_OUT[6] Y=_12_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[6] Y=_13_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_12_ C=_13_ Y=REG_RD_wb_pipe[6]
.subckt INVX1 A=PC.ULA_OUT[7] Y=_14_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[7] Y=_15_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_14_ C=_15_ Y=REG_RD_wb_pipe[7]
.subckt INVX1 A=ULA_out_exec_pipe[8] Y=_16_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[8] Y=_17_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_16_ C=_17_ Y=REG_RD_wb_pipe[8]
.subckt INVX1 A=ULA_out_exec_pipe[9] Y=_18_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[9] Y=_19_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_18_ C=_19_ Y=REG_RD_wb_pipe[9]
.subckt INVX1 A=ULA_out_exec_pipe[10] Y=_20_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[10] Y=_21_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_20_ C=_21_ Y=REG_RD_wb_pipe[10]
.subckt INVX1 A=ULA_out_exec_pipe[11] Y=_22_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[11] Y=_23_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_22_ C=_23_ Y=REG_RD_wb_pipe[11]
.subckt INVX1 A=ULA_out_exec_pipe[12] Y=_24_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[12] Y=_25_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_24_ C=_25_ Y=REG_RD_wb_pipe[12]
.subckt INVX1 A=ULA_out_exec_pipe[13] Y=_26_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[13] Y=_27_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_26_ C=_27_ Y=REG_RD_wb_pipe[13]
.subckt INVX1 A=ULA_out_exec_pipe[14] Y=_28_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[14] Y=_29_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_28_ C=_29_ Y=REG_RD_wb_pipe[14]
.subckt INVX1 A=ULA_out_exec_pipe[15] Y=_30_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[15] Y=_31_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_30_ C=_31_ Y=REG_RD_wb_pipe[15]
.subckt INVX1 A=ULA_out_exec_pipe[16] Y=_32_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[16] Y=_33_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_32_ C=_33_ Y=REG_RD_wb_pipe[16]
.subckt INVX1 A=ULA_out_exec_pipe[17] Y=_34_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[17] Y=_35_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_34_ C=_35_ Y=REG_RD_wb_pipe[17]
.subckt INVX1 A=ULA_out_exec_pipe[18] Y=_36_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[18] Y=_37_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_36_ C=_37_ Y=REG_RD_wb_pipe[18]
.subckt INVX1 A=ULA_out_exec_pipe[19] Y=_38_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[19] Y=_39_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_38_ C=_39_ Y=REG_RD_wb_pipe[19]
.subckt INVX1 A=ULA_out_exec_pipe[20] Y=_40_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[20] Y=_41_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_40_ C=_41_ Y=REG_RD_wb_pipe[20]
.subckt INVX1 A=ULA_out_exec_pipe[21] Y=_42_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[21] Y=_43_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_42_ C=_43_ Y=REG_RD_wb_pipe[21]
.subckt INVX1 A=ULA_out_exec_pipe[22] Y=_44_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[22] Y=_45_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_44_ C=_45_ Y=REG_RD_wb_pipe[22]
.subckt INVX1 A=ULA_out_exec_pipe[23] Y=_46_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[23] Y=_47_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_46_ C=_47_ Y=REG_RD_wb_pipe[23]
.subckt INVX1 A=ULA_out_exec_pipe[24] Y=_48_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[24] Y=_49_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_48_ C=_49_ Y=REG_RD_wb_pipe[24]
.subckt INVX1 A=ULA_out_exec_pipe[25] Y=_50_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[25] Y=_51_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_50_ C=_51_ Y=REG_RD_wb_pipe[25]
.subckt INVX1 A=ULA_out_exec_pipe[26] Y=_52_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[26] Y=_53_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_52_ C=_53_ Y=REG_RD_wb_pipe[26]
.subckt INVX1 A=ULA_out_exec_pipe[27] Y=_54_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[27] Y=_55_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_54_ C=_55_ Y=REG_RD_wb_pipe[27]
.subckt INVX1 A=ULA_out_exec_pipe[28] Y=_56_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[28] Y=_57_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_56_ C=_57_ Y=REG_RD_wb_pipe[28]
.subckt INVX1 A=ULA_out_exec_pipe[29] Y=_58_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[29] Y=_59_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_58_ C=_59_ Y=REG_RD_wb_pipe[29]
.subckt INVX1 A=ULA_out_exec_pipe[30] Y=_60_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[30] Y=_61_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_60_ C=_61_ Y=REG_RD_wb_pipe[30]
.subckt INVX1 A=ULA_out_exec_pipe[31] Y=_62_
.subckt NAND2X1 A=CORE_DATA_REGMux_exec_pipe B=DDATA_CORE_out[31] Y=_63_
.subckt OAI21X1 A=CORE_DATA_REGMux_exec_pipe B=_62_ C=_63_ Y=REG_RD_wb_pipe[31]
.subckt MUX2X1 A=PC.ULA_OUT[0] B=REG_B[0] S=CORE_ULA_REGB_Stall Y=_64_
.subckt INVX1 A=_64_ Y=_143_[0]
.subckt MUX2X1 A=PC.ULA_OUT[1] B=REG_B[1] S=CORE_ULA_REGB_Stall Y=_65_
.subckt INVX1 A=_65_ Y=_143_[1]
.subckt MUX2X1 A=PC.ULA_OUT[2] B=REG_B[2] S=CORE_ULA_REGB_Stall Y=_66_
.subckt INVX1 A=_66_ Y=_143_[2]
.subckt MUX2X1 A=PC.ULA_OUT[3] B=REG_B[3] S=CORE_ULA_REGB_Stall Y=_67_
.subckt INVX1 A=_67_ Y=_143_[3]
.subckt MUX2X1 A=PC.ULA_OUT[4] B=REG_B[4] S=CORE_ULA_REGB_Stall Y=_68_
.subckt INVX1 A=_68_ Y=_143_[4]
.subckt MUX2X1 A=PC.ULA_OUT[5] B=REG_B[5] S=CORE_ULA_REGB_Stall Y=_69_
.subckt INVX1 A=_69_ Y=_143_[5]
.subckt MUX2X1 A=PC.ULA_OUT[6] B=REG_B[6] S=CORE_ULA_REGB_Stall Y=_70_
.subckt INVX1 A=_70_ Y=_143_[6]
.subckt MUX2X1 A=PC.ULA_OUT[7] B=REG_B[7] S=CORE_ULA_REGB_Stall Y=_71_
.subckt INVX1 A=_71_ Y=_143_[7]
.subckt MUX2X1 A=ULA_out_exec_pipe[8] B=REG_B[8] S=CORE_ULA_REGB_Stall Y=_72_
.subckt INVX1 A=_72_ Y=_143_[8]
.subckt MUX2X1 A=ULA_out_exec_pipe[9] B=REG_B[9] S=CORE_ULA_REGB_Stall Y=_73_
.subckt INVX1 A=_73_ Y=_143_[9]
.subckt MUX2X1 A=ULA_out_exec_pipe[10] B=REG_B[10] S=CORE_ULA_REGB_Stall Y=_74_
.subckt INVX1 A=_74_ Y=_143_[10]
.subckt MUX2X1 A=ULA_out_exec_pipe[11] B=REG_B[11] S=CORE_ULA_REGB_Stall Y=_75_
.subckt INVX1 A=_75_ Y=_143_[11]
.subckt MUX2X1 A=ULA_out_exec_pipe[12] B=REG_B[12] S=CORE_ULA_REGB_Stall Y=_76_
.subckt INVX1 A=_76_ Y=_143_[12]
.subckt MUX2X1 A=ULA_out_exec_pipe[13] B=REG_B[13] S=CORE_ULA_REGB_Stall Y=_77_
.subckt INVX1 A=_77_ Y=_143_[13]
.subckt MUX2X1 A=ULA_out_exec_pipe[14] B=REG_B[14] S=CORE_ULA_REGB_Stall Y=_78_
.subckt INVX1 A=_78_ Y=_143_[14]
.subckt MUX2X1 A=ULA_out_exec_pipe[15] B=REG_B[15] S=CORE_ULA_REGB_Stall Y=_79_
.subckt INVX1 A=_79_ Y=_143_[15]
.subckt MUX2X1 A=ULA_out_exec_pipe[16] B=REG_B[16] S=CORE_ULA_REGB_Stall Y=_80_
.subckt INVX1 A=_80_ Y=_143_[16]
.subckt MUX2X1 A=ULA_out_exec_pipe[17] B=REG_B[17] S=CORE_ULA_REGB_Stall Y=_81_
.subckt INVX1 A=_81_ Y=_143_[17]
.subckt MUX2X1 A=ULA_out_exec_pipe[18] B=REG_B[18] S=CORE_ULA_REGB_Stall Y=_82_
.subckt INVX1 A=_82_ Y=_143_[18]
.subckt MUX2X1 A=ULA_out_exec_pipe[19] B=REG_B[19] S=CORE_ULA_REGB_Stall Y=_83_
.subckt INVX1 A=_83_ Y=_143_[19]
.subckt MUX2X1 A=ULA_out_exec_pipe[20] B=REG_B[20] S=CORE_ULA_REGB_Stall Y=_84_
.subckt INVX1 A=_84_ Y=_143_[20]
.subckt MUX2X1 A=ULA_out_exec_pipe[21] B=REG_B[21] S=CORE_ULA_REGB_Stall Y=_85_
.subckt INVX1 A=_85_ Y=_143_[21]
.subckt MUX2X1 A=ULA_out_exec_pipe[22] B=REG_B[22] S=CORE_ULA_REGB_Stall Y=_86_
.subckt INVX1 A=_86_ Y=_143_[22]
.subckt MUX2X1 A=ULA_out_exec_pipe[23] B=REG_B[23] S=CORE_ULA_REGB_Stall Y=_87_
.subckt INVX1 A=_87_ Y=_143_[23]
.subckt MUX2X1 A=ULA_out_exec_pipe[24] B=REG_B[24] S=CORE_ULA_REGB_Stall Y=_88_
.subckt INVX1 A=_88_ Y=_143_[24]
.subckt MUX2X1 A=ULA_out_exec_pipe[25] B=REG_B[25] S=CORE_ULA_REGB_Stall Y=_89_
.subckt INVX1 A=_89_ Y=_143_[25]
.subckt MUX2X1 A=ULA_out_exec_pipe[26] B=REG_B[26] S=CORE_ULA_REGB_Stall Y=_90_
.subckt INVX1 A=_90_ Y=_143_[26]
.subckt MUX2X1 A=ULA_out_exec_pipe[27] B=REG_B[27] S=CORE_ULA_REGB_Stall Y=_91_
.subckt INVX1 A=_91_ Y=_143_[27]
.subckt MUX2X1 A=ULA_out_exec_pipe[28] B=REG_B[28] S=CORE_ULA_REGB_Stall Y=_92_
.subckt INVX1 A=_92_ Y=_143_[28]
.subckt MUX2X1 A=ULA_out_exec_pipe[29] B=REG_B[29] S=CORE_ULA_REGB_Stall Y=_93_
.subckt INVX1 A=_93_ Y=_143_[29]
.subckt MUX2X1 A=ULA_out_exec_pipe[30] B=REG_B[30] S=CORE_ULA_REGB_Stall Y=_94_
.subckt INVX1 A=_94_ Y=_143_[30]
.subckt OR2X2 A=CORE_ULA_REGB_Stall B=REG_B[31] Y=_95_
.subckt INVX1 A=CORE_ULA_REGB_Stall Y=_96_
.subckt OR2X2 A=ULA_out_exec_pipe[31] B=_96_ Y=_97_
.subckt AND2X2 A=_97_ B=_95_ Y=_143_[31]
.subckt OR2X2 A=CORE_InstructionToULAMux[0] B=CORE_InstructionToULAMux[1] Y=_98_
.subckt OAI21X1 A=CORE_InstructionToULAMux[0] B=CORE_InstructionToULAMux[1] C=InstructionIN[0] Y=_99_
.subckt OAI21X1 A=_98_ B=_64_ C=_99_ Y=ULA.B[0]
.subckt OAI21X1 A=CORE_InstructionToULAMux[0] B=CORE_InstructionToULAMux[1] C=InstructionIN[1] Y=_100_
.subckt OAI21X1 A=_98_ B=_65_ C=_100_ Y=ULA.B[1]
.subckt OAI21X1 A=CORE_InstructionToULAMux[0] B=CORE_InstructionToULAMux[1] C=InstructionIN[2] Y=_101_
.subckt OAI21X1 A=_98_ B=_66_ C=_101_ Y=ULA.B[2]
.subckt OAI21X1 A=CORE_InstructionToULAMux[0] B=CORE_InstructionToULAMux[1] C=InstructionIN[3] Y=_102_
.subckt OAI21X1 A=_98_ B=_67_ C=_102_ Y=ULA.B[3]
.subckt NAND2X1 A=CORE_InstructionToULAMux[1] B=InstructionIN[4] Y=_103_
.subckt OAI21X1 A=_98_ B=_68_ C=_103_ Y=ULA.B[4]
.subckt NAND2X1 A=CORE_InstructionToULAMux[1] B=InstructionIN[5] Y=_104_
.subckt OAI21X1 A=_98_ B=_69_ C=_104_ Y=ULA.B[5]
.subckt NAND2X1 A=CORE_InstructionToULAMux[1] B=InstructionIN[6] Y=_105_
.subckt OAI21X1 A=_98_ B=_70_ C=_105_ Y=ULA.B[6]
.subckt NAND2X1 A=CORE_InstructionToULAMux[1] B=InstructionIN[7] Y=_106_
.subckt OAI21X1 A=_98_ B=_71_ C=_106_ Y=ULA.B[7]
.subckt NAND3X1 A=CORE_InstructionToULAMux[0] B=CORE_InstructionToULAMux[1] C=InstructionIN[7] Y=_107_
.subckt OAI21X1 A=_98_ B=_72_ C=_107_ Y=ULA.B[8]
.subckt OAI21X1 A=_98_ B=_73_ C=_107_ Y=ULA.B[9]
.subckt OAI21X1 A=_98_ B=_74_ C=_107_ Y=ULA.B[10]
.subckt OAI21X1 A=_98_ B=_75_ C=_107_ Y=ULA.B[11]
.subckt OAI21X1 A=_98_ B=_76_ C=_107_ Y=ULA.B[12]
.subckt OAI21X1 A=_98_ B=_77_ C=_107_ Y=ULA.B[13]
.subckt OAI21X1 A=_98_ B=_78_ C=_107_ Y=ULA.B[14]
.subckt OAI21X1 A=_98_ B=_79_ C=_107_ Y=ULA.B[15]
.subckt OAI21X1 A=_98_ B=_80_ C=_107_ Y=ULA.B[16]
.subckt OAI21X1 A=_98_ B=_81_ C=_107_ Y=ULA.B[17]
.subckt OAI21X1 A=_98_ B=_82_ C=_107_ Y=ULA.B[18]
.subckt OAI21X1 A=_98_ B=_83_ C=_107_ Y=ULA.B[19]
.subckt OAI21X1 A=_98_ B=_84_ C=_107_ Y=ULA.B[20]
.subckt OAI21X1 A=_98_ B=_85_ C=_107_ Y=ULA.B[21]
.subckt OAI21X1 A=_98_ B=_86_ C=_107_ Y=ULA.B[22]
.subckt OAI21X1 A=_98_ B=_87_ C=_107_ Y=ULA.B[23]
.subckt OAI21X1 A=_98_ B=_88_ C=_107_ Y=ULA.B[24]
.subckt OAI21X1 A=_98_ B=_89_ C=_107_ Y=ULA.B[25]
.subckt OAI21X1 A=_98_ B=_90_ C=_107_ Y=ULA.B[26]
.subckt OAI21X1 A=_98_ B=_91_ C=_107_ Y=ULA.B[27]
.subckt OAI21X1 A=_98_ B=_92_ C=_107_ Y=ULA.B[28]
.subckt OAI21X1 A=_98_ B=_93_ C=_107_ Y=ULA.B[29]
.subckt OAI21X1 A=_98_ B=_94_ C=_107_ Y=ULA.B[30]
.subckt INVX1 A=_98_ Y=_108_
.subckt AND2X2 A=_143_[31] B=_108_ Y=ULA.B[31]
.subckt INVX1 A=REG_A[0] Y=_109_
.subckt INVX1 A=CORE_ULA_REGA_Stall Y=_110_
.subckt MUX2X1 A=_109_ B=_0_ S=_110_ Y=ULA.A[0]
.subckt INVX1 A=REG_A[1] Y=_111_
.subckt MUX2X1 A=_111_ B=_2_ S=_110_ Y=ULA.A[1]
.subckt INVX1 A=REG_A[2] Y=_112_
.subckt MUX2X1 A=_112_ B=_4_ S=_110_ Y=ULA.A[2]
.subckt INVX1 A=REG_A[3] Y=_113_
.subckt MUX2X1 A=_113_ B=_6_ S=_110_ Y=ULA.A[3]
.subckt INVX1 A=REG_A[4] Y=_114_
.subckt MUX2X1 A=_114_ B=_8_ S=_110_ Y=ULA.A[4]
.subckt INVX1 A=REG_A[5] Y=_115_
.subckt MUX2X1 A=_115_ B=_10_ S=_110_ Y=ULA.A[5]
.subckt INVX1 A=REG_A[6] Y=_116_
.subckt MUX2X1 A=_116_ B=_12_ S=_110_ Y=ULA.A[6]
.subckt INVX1 A=REG_A[7] Y=_117_
.subckt MUX2X1 A=_117_ B=_14_ S=_110_ Y=ULA.A[7]
.subckt INVX1 A=REG_A[8] Y=_118_
.subckt MUX2X1 A=_118_ B=_16_ S=_110_ Y=ULA.A[8]
.subckt INVX1 A=REG_A[9] Y=_119_
.subckt MUX2X1 A=_119_ B=_18_ S=_110_ Y=ULA.A[9]
.subckt INVX1 A=REG_A[10] Y=_120_
.subckt MUX2X1 A=_120_ B=_20_ S=_110_ Y=ULA.A[10]
.subckt INVX1 A=REG_A[11] Y=_121_
.subckt MUX2X1 A=_121_ B=_22_ S=_110_ Y=ULA.A[11]
.subckt INVX1 A=REG_A[12] Y=_122_
.subckt MUX2X1 A=_122_ B=_24_ S=_110_ Y=ULA.A[12]
.subckt INVX1 A=REG_A[13] Y=_123_
.subckt MUX2X1 A=_123_ B=_26_ S=_110_ Y=ULA.A[13]
.subckt INVX1 A=REG_A[14] Y=_124_
.subckt MUX2X1 A=_124_ B=_28_ S=_110_ Y=ULA.A[14]
.subckt INVX1 A=REG_A[15] Y=_125_
.subckt MUX2X1 A=_125_ B=_30_ S=_110_ Y=ULA.A[15]
.subckt INVX1 A=REG_A[16] Y=_126_
.subckt MUX2X1 A=_126_ B=_32_ S=_110_ Y=ULA.A[16]
.subckt INVX1 A=REG_A[17] Y=_127_
.subckt MUX2X1 A=_127_ B=_34_ S=_110_ Y=ULA.A[17]
.subckt INVX1 A=REG_A[18] Y=_128_
.subckt MUX2X1 A=_128_ B=_36_ S=_110_ Y=ULA.A[18]
.subckt INVX1 A=REG_A[19] Y=_129_
.subckt MUX2X1 A=_129_ B=_38_ S=_110_ Y=ULA.A[19]
.subckt INVX1 A=REG_A[20] Y=_130_
.subckt MUX2X1 A=_130_ B=_40_ S=_110_ Y=ULA.A[20]
.subckt INVX1 A=REG_A[21] Y=_131_
.subckt MUX2X1 A=_131_ B=_42_ S=_110_ Y=ULA.A[21]
.subckt INVX1 A=REG_A[22] Y=_132_
.subckt MUX2X1 A=_132_ B=_44_ S=_110_ Y=ULA.A[22]
.subckt INVX1 A=REG_A[23] Y=_133_
.subckt MUX2X1 A=_133_ B=_46_ S=_110_ Y=ULA.A[23]
.subckt INVX1 A=REG_A[24] Y=_134_
.subckt MUX2X1 A=_134_ B=_48_ S=_110_ Y=ULA.A[24]
.subckt INVX1 A=REG_A[25] Y=_135_
.subckt MUX2X1 A=_135_ B=_50_ S=_110_ Y=ULA.A[25]
.subckt INVX1 A=REG_A[26] Y=_136_
.subckt MUX2X1 A=_136_ B=_52_ S=_110_ Y=ULA.A[26]
.subckt INVX1 A=REG_A[27] Y=_137_
.subckt MUX2X1 A=_137_ B=_54_ S=_110_ Y=ULA.A[27]
.subckt INVX1 A=REG_A[28] Y=_138_
.subckt MUX2X1 A=_138_ B=_56_ S=_110_ Y=ULA.A[28]
.subckt INVX1 A=REG_A[29] Y=_139_
.subckt MUX2X1 A=_139_ B=_58_ S=_110_ Y=ULA.A[29]
.subckt INVX1 A=REG_A[30] Y=_140_
.subckt MUX2X1 A=_140_ B=_60_ S=_110_ Y=ULA.A[30]
.subckt INVX1 A=REG_A[31] Y=_141_
.subckt MUX2X1 A=_141_ B=_62_ S=_110_ Y=ULA.A[31]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[0]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[1]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[2]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[3]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[4]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[5]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[6]
.subckt BUFX2 A=$undef Y=DDATA_CORE_addr[7]
.subckt BUFX2 A=_142_[0] Y=DDATA_CORE_ctrl[0]
.subckt BUFX2 A=_142_[1] Y=DDATA_CORE_ctrl[1]
.subckt BUFX2 A=_142_[2] Y=DDATA_CORE_ctrl[2]
.subckt BUFX2 A=_143_[0] Y=DDATA_CORE_in[0]
.subckt BUFX2 A=_143_[1] Y=DDATA_CORE_in[1]
.subckt BUFX2 A=_143_[2] Y=DDATA_CORE_in[2]
.subckt BUFX2 A=_143_[3] Y=DDATA_CORE_in[3]
.subckt BUFX2 A=_143_[4] Y=DDATA_CORE_in[4]
.subckt BUFX2 A=_143_[5] Y=DDATA_CORE_in[5]
.subckt BUFX2 A=_143_[6] Y=DDATA_CORE_in[6]
.subckt BUFX2 A=_143_[7] Y=DDATA_CORE_in[7]
.subckt BUFX2 A=_143_[8] Y=DDATA_CORE_in[8]
.subckt BUFX2 A=_143_[9] Y=DDATA_CORE_in[9]
.subckt BUFX2 A=_143_[10] Y=DDATA_CORE_in[10]
.subckt BUFX2 A=_143_[11] Y=DDATA_CORE_in[11]
.subckt BUFX2 A=_143_[12] Y=DDATA_CORE_in[12]
.subckt BUFX2 A=_143_[13] Y=DDATA_CORE_in[13]
.subckt BUFX2 A=_143_[14] Y=DDATA_CORE_in[14]
.subckt BUFX2 A=_143_[15] Y=DDATA_CORE_in[15]
.subckt BUFX2 A=_143_[16] Y=DDATA_CORE_in[16]
.subckt BUFX2 A=_143_[17] Y=DDATA_CORE_in[17]
.subckt BUFX2 A=_143_[18] Y=DDATA_CORE_in[18]
.subckt BUFX2 A=_143_[19] Y=DDATA_CORE_in[19]
.subckt BUFX2 A=_143_[20] Y=DDATA_CORE_in[20]
.subckt BUFX2 A=_143_[21] Y=DDATA_CORE_in[21]
.subckt BUFX2 A=_143_[22] Y=DDATA_CORE_in[22]
.subckt BUFX2 A=_143_[23] Y=DDATA_CORE_in[23]
.subckt BUFX2 A=_143_[24] Y=DDATA_CORE_in[24]
.subckt BUFX2 A=_143_[25] Y=DDATA_CORE_in[25]
.subckt BUFX2 A=_143_[26] Y=DDATA_CORE_in[26]
.subckt BUFX2 A=_143_[27] Y=DDATA_CORE_in[27]
.subckt BUFX2 A=_143_[28] Y=DDATA_CORE_in[28]
.subckt BUFX2 A=_143_[29] Y=DDATA_CORE_in[29]
.subckt BUFX2 A=_143_[30] Y=DDATA_CORE_in[30]
.subckt BUFX2 A=_143_[31] Y=DDATA_CORE_in[31]
.subckt BUFX2 A=_144_ Y=DDATA_CORE_load
.subckt BUFX2 A=_145_ Y=DDATA_CORE_write
.subckt BUFX2 A=_146_[0] Y=IDATA_CORE_addr[0]
.subckt BUFX2 A=_146_[1] Y=IDATA_CORE_addr[1]
.subckt BUFX2 A=_146_[2] Y=IDATA_CORE_addr[2]
.subckt BUFX2 A=_146_[3] Y=IDATA_CORE_addr[3]
.subckt BUFX2 A=_146_[4] Y=IDATA_CORE_addr[4]
.subckt BUFX2 A=_146_[5] Y=IDATA_CORE_addr[5]
.subckt BUFX2 A=_146_[6] Y=IDATA_CORE_addr[6]
.subckt BUFX2 A=_146_[7] Y=IDATA_CORE_addr[7]
.subckt BUFX2 A=_147_ Y=IDATA_CORE_clk
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[0] Q=InstructionIN[0]
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[1] Q=InstructionIN[1]
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[2] Q=InstructionIN[2]
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[3] Q=InstructionIN[3]
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[4] Q=InstructionIN[4]
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[5] Q=InstructionIN[5]
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[6] Q=InstructionIN[6]
.subckt DFFPOSX1 CLK=clk D=CORE_InstructionIN[7] Q=InstructionIN[7]
.subckt DFFPOSX1 CLK=clk D=CORE_REG_RFD[0] Q=REG_RFD_exec_pipe[0]
.subckt DFFPOSX1 CLK=clk D=CORE_REG_RFD[1] Q=REG_RFD_exec_pipe[1]
.subckt DFFPOSX1 CLK=clk D=CORE_REG_RFD[2] Q=REG_RFD_exec_pipe[2]
.subckt DFFPOSX1 CLK=clk D=CORE_REG_RFD[3] Q=REG_RFD_exec_pipe[3]
.subckt DFFPOSX1 CLK=clk D=CORE_REG_write Q=REG_Write_exec_pipe
.subckt DFFPOSX1 CLK=clk D=CORE_DATA_REGMux Q=CORE_DATA_REGMux_exec_pipe
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[0] Q=PC.ULA_OUT[0]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[1] Q=PC.ULA_OUT[1]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[2] Q=PC.ULA_OUT[2]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[3] Q=PC.ULA_OUT[3]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[4] Q=PC.ULA_OUT[4]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[5] Q=PC.ULA_OUT[5]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[6] Q=PC.ULA_OUT[6]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[7] Q=PC.ULA_OUT[7]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[8] Q=ULA_out_exec_pipe[8]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[9] Q=ULA_out_exec_pipe[9]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[10] Q=ULA_out_exec_pipe[10]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[11] Q=ULA_out_exec_pipe[11]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[12] Q=ULA_out_exec_pipe[12]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[13] Q=ULA_out_exec_pipe[13]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[14] Q=ULA_out_exec_pipe[14]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[15] Q=ULA_out_exec_pipe[15]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[16] Q=ULA_out_exec_pipe[16]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[17] Q=ULA_out_exec_pipe[17]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[18] Q=ULA_out_exec_pipe[18]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[19] Q=ULA_out_exec_pipe[19]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[20] Q=ULA_out_exec_pipe[20]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[21] Q=ULA_out_exec_pipe[21]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[22] Q=ULA_out_exec_pipe[22]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[23] Q=ULA_out_exec_pipe[23]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[24] Q=ULA_out_exec_pipe[24]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[25] Q=ULA_out_exec_pipe[25]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[26] Q=ULA_out_exec_pipe[26]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[27] Q=ULA_out_exec_pipe[27]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[28] Q=ULA_out_exec_pipe[28]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[29] Q=ULA_out_exec_pipe[29]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[30] Q=ULA_out_exec_pipe[30]
.subckt DFFPOSX1 CLK=clk D=ULA.ULA_OUT[31] Q=ULA_out_exec_pipe[31]
.subckt DFFNEGX1 CLK=clk D=REG_Write_exec_pipe Q=REG_Write_wb_pipe
.subckt INVX1 A=rst Y=_164_
.subckt AND2X2 A=_164_ B=ID.old_rd1[0] Y=_163_[0]
.subckt AND2X2 A=_164_ B=ID.old_rd1[1] Y=_163_[1]
.subckt AND2X2 A=_164_ B=ID.old_rd1[2] Y=_163_[2]
.subckt AND2X2 A=_164_ B=ID.old_rd1[3] Y=_163_[3]
.subckt INVX1 A=CORE_InstructionIN[5] Y=_165_
.subckt INVX1 A=CORE_InstructionIN[4] Y=_166_
.subckt AOI21X1 A=CORE_InstructionIN[8] B=CORE_InstructionIN[9] C=CORE_InstructionIN[10] Y=_167_
.subckt INVX1 A=CORE_InstructionIN[1] Y=_168_
.subckt NOR2X1 A=CORE_InstructionIN[2] B=CORE_InstructionIN[3] Y=_169_
.subckt NAND3X1 A=_169_ B=_168_ C=CORE_InstructionIN[0] Y=_170_
.subckt OR2X2 A=CORE_InstructionIN[13] B=CORE_InstructionIN[12] Y=_171_
.subckt OR2X2 A=CORE_InstructionIN[14] B=_171_ Y=_172_
.subckt INVX1 A=CORE_InstructionIN[0] Y=_173_
.subckt NAND3X1 A=_169_ B=_168_ C=_173_ Y=_174_
.subckt INVX1 A=_174_ Y=_175_
.subckt INVX1 A=CORE_InstructionIN[8] Y=_176_
.subckt INVX1 A=CORE_InstructionIN[9] Y=_177_
.subckt INVX1 A=CORE_InstructionIN[10] Y=_178_
.subckt NAND2X1 A=CORE_InstructionIN[0] B=_169_ Y=_179_
.subckt NOR3X1 A=CORE_InstructionIN[14] B=CORE_InstructionIN[13] C=CORE_InstructionIN[12] Y=_180_
.subckt NAND2X1 A=CORE_InstructionIN[11] B=_180_ Y=_181_
.subckt INVX1 A=CORE_InstructionIN[15] Y=_182_
.subckt AND2X2 A=CORE_InstructionIN[8] B=CORE_InstructionIN[9] Y=_183_
.subckt AND2X2 A=_171_ B=CORE_InstructionIN[14] Y=_184_
.subckt INVX1 A=_184_ Y=_185_
.subckt OAI21X1 A=CORE_InstructionIN[14] B=CORE_InstructionIN[13] C=_185_ Y=_186_
.subckt NAND2X1 A=_182_ B=_186_ Y=_187_
.subckt MUX2X1 A=CORE_InstructionIN[8] B=CORE_REG_RFD[0] S=_187_ Y=_188_
.subckt INVX1 A=CORE_InstructionIN[14] Y=_189_
.subckt INVX1 A=CORE_InstructionIN[12] Y=_190_
.subckt NAND3X1 A=_189_ B=CORE_InstructionIN[13] C=_190_ Y=_191_
.subckt OAI21X1 A=_191_ B=_174_ C=_182_ Y=_192_
.subckt NAND2X1 A=_164_ B=_192_ Y=_193_
.subckt NOR2X1 A=_188_ B=_193_ Y=_162_[0]
.subckt MUX2X1 A=CORE_InstructionIN[9] B=CORE_REG_RFD[1] S=_187_ Y=_194_
.subckt NOR2X1 A=_194_ B=_193_ Y=_162_[1]
.subckt MUX2X1 A=CORE_InstructionIN[10] B=CORE_REG_RFD[2] S=_187_ Y=_195_
.subckt NOR2X1 A=_195_ B=_193_ Y=_162_[2]
.subckt MUX2X1 A=CORE_REG_RFD[3] B=CORE_InstructionIN[11] S=_186_ Y=_196_
.subckt AOI21X1 A=_182_ B=_196_ C=rst Y=_154_[3]
.subckt AND2X2 A=_154_[3] B=_192_ Y=_162_[3]
.subckt NOR2X1 A=rst B=CORE_InstructionIN[15] Y=_197_
.subckt NOR2X1 A=_177_ B=CORE_InstructionIN[10] Y=_198_
.subckt OR2X2 A=CORE_InstructionIN[10] B=_183_ Y=_199_
.subckt INVX1 A=_197_ Y=_200_
.subckt INVX1 A=CORE_InstructionIN[11] Y=_201_
.subckt NAND3X1 A=_177_ B=CORE_InstructionIN[8] C=ULA.zero Y=_202_
.subckt NAND2X1 A=$false B=_183_ Y=_203_
.subckt OAI21X1 A=$false B=_177_ C=_176_ Y=_204_
.subckt NAND3X1 A=_204_ B=_203_ C=_202_ Y=_205_
.subckt INVX1 A=CORE_InstructionIN[13] Y=_206_
.subckt AND2X2 A=_189_ B=CORE_InstructionIN[12] Y=_207_
.subckt AND2X2 A=_207_ B=_206_ Y=_208_
.subckt NAND3X1 A=_205_ B=_201_ C=_208_ Y=_209_
.subckt NOR2X1 A=_177_ B=_178_ Y=_210_
.subckt NOR2X1 A=_167_ B=CORE_PC_ctrl[0] Y=_211_
.subckt NOR3X1 A=_181_ B=_210_ C=_211_ Y=_212_
.subckt NAND2X1 A=CORE_InstructionIN[11] B=_208_ Y=_213_
.subckt NAND2X1 A=_185_ B=_213_ Y=_214_
.subckt AOI21X1 A=CORE_PC_ctrl[0] B=_214_ C=_212_ Y=_215_
.subckt AOI21X1 A=_209_ B=_215_ C=_200_ Y=_153_[0]
.subckt NOR2X1 A=_181_ B=_167_ Y=_216_
.subckt AOI21X1 A=CORE_PC_ctrl[1] B=_214_ C=_216_ Y=_217_
.subckt OAI21X1 A=CORE_PC_ctrl[1] B=_210_ C=_197_ Y=_218_
.subckt NOR2X1 A=_217_ B=_218_ Y=_153_[1]
.subckt NOR2X1 A=_172_ B=_201_ Y=_219_
.subckt INVX1 A=CORE_STACK_ctrl[0] Y=_220_
.subckt OAI21X1 A=_220_ B=_210_ C=_199_ Y=_221_
.subckt AOI22X1 A=CORE_STACK_ctrl[0] B=_184_ C=_221_ D=_219_ Y=_222_
.subckt NOR2X1 A=_222_ B=_200_ Y=_158_[0]
.subckt AOI21X1 A=_210_ B=_219_ C=CORE_STACK_ctrl[1] Y=_223_
.subckt OAI21X1 A=_184_ B=_216_ C=_197_ Y=_224_
.subckt NOR2X1 A=_224_ B=_223_ Y=_158_[1]
.subckt OAI21X1 A=_191_ B=_175_ C=_185_ Y=_225_
.subckt AND2X2 A=_225_ B=CORE_DATA_REGMux Y=_226_
.subckt NAND2X1 A=_168_ B=_173_ Y=_227_
.subckt AND2X2 A=_227_ B=_169_ Y=_228_
.subckt INVX1 A=_228_ Y=_229_
.subckt INVX1 A=CORE_InstructionIN[3] Y=_230_
.subckt NAND3X1 A=_168_ B=CORE_InstructionIN[2] C=_230_ Y=_231_
.subckt AOI21X1 A=_231_ B=_229_ C=_191_ Y=_232_
.subckt OR2X2 A=_232_ B=_226_ Y=_233_
.subckt AND2X2 A=_233_ B=_197_ Y=_148_
.subckt INVX1 A=_142_[0] Y=_234_
.subckt NOR3X1 A=_206_ B=CORE_InstructionIN[14] C=CORE_InstructionIN[12] Y=_235_
.subckt NAND3X1 A=_170_ B=_231_ C=_235_ Y=_236_
.subckt AOI21X1 A=_234_ B=_229_ C=_236_ Y=_237_
.subckt NAND2X1 A=CORE_InstructionIN[13] B=_207_ Y=_238_
.subckt NOR3X1 A=_178_ B=_142_[0] C=_201_ Y=_239_
.subckt NOR2X1 A=CORE_InstructionIN[8] B=CORE_InstructionIN[11] Y=_240_
.subckt NOR3X1 A=_238_ B=_239_ C=_240_ Y=_241_
.subckt OR2X2 A=_241_ B=_237_ Y=_242_
.subckt AND2X2 A=_242_ B=_197_ Y=_243_
.subckt NOR2X1 A=_186_ B=CORE_InstructionIN[15] Y=_244_
.subckt NOR3X1 A=_244_ B=rst C=_234_ Y=_245_
.subckt OR2X2 A=_245_ B=_243_ Y=_149_[0]
.subckt INVX1 A=_238_ Y=_246_
.subckt OAI21X1 A=CORE_InstructionIN[10] B=_177_ C=_201_ Y=_247_
.subckt INVX1 A=_142_[1] Y=_248_
.subckt NAND3X1 A=_248_ B=CORE_InstructionIN[10] C=CORE_InstructionIN[11] Y=_249_
.subckt NAND3X1 A=_246_ B=_249_ C=_247_ Y=_250_
.subckt NAND2X1 A=_248_ B=_231_ Y=_251_
.subckt NAND3X1 A=_229_ B=_235_ C=_251_ Y=_252_
.subckt AOI21X1 A=_250_ B=_252_ C=_200_ Y=_253_
.subckt NOR3X1 A=_244_ B=rst C=_248_ Y=_254_
.subckt OR2X2 A=_254_ B=_253_ Y=_149_[1]
.subckt NOR3X1 A=_178_ B=_142_[2] C=_201_ Y=_255_
.subckt OR2X2 A=CORE_InstructionIN[10] B=CORE_InstructionIN[11] Y=_256_
.subckt INVX1 A=_256_ Y=_257_
.subckt NOR3X1 A=_238_ B=_255_ C=_257_ Y=_258_
.subckt NOR2X1 A=_231_ B=_173_ Y=_259_
.subckt INVX1 A=CORE_InstructionIN[2] Y=_260_
.subckt NOR3X1 A=_260_ B=CORE_InstructionIN[1] C=CORE_InstructionIN[3] Y=_261_
.subckt NOR3X1 A=_228_ B=_142_[2] C=_261_ Y=_262_
.subckt NAND2X1 A=_235_ B=_179_ Y=_263_
.subckt NOR3X1 A=_262_ B=_259_ C=_263_ Y=_264_
.subckt OR2X2 A=_258_ B=_264_ Y=_265_
.subckt AND2X2 A=_265_ B=_197_ Y=_266_
.subckt INVX1 A=_142_[2] Y=_267_
.subckt NOR3X1 A=_244_ B=rst C=_267_ Y=_268_
.subckt OR2X2 A=_268_ B=_266_ Y=_149_[2]
.subckt AND2X2 A=_225_ B=_144_ Y=_269_
.subckt OR2X2 A=_232_ B=_269_ Y=_270_
.subckt AND2X2 A=_270_ B=_197_ Y=_150_
.subckt NAND2X1 A=_145_ B=_184_ Y=_271_
.subckt AOI21X1 A=_271_ B=_238_ C=_200_ Y=_151_
.subckt OAI21X1 A=_184_ B=_216_ C=CORE_REG_write Y=_272_
.subckt NOR2X1 A=_189_ B=_171_ Y=_273_
.subckt NOR3X1 A=_235_ B=CORE_InstructionIN[15] C=_273_ Y=_274_
.subckt AOI21X1 A=_274_ B=_272_ C=rst Y=_157_
.subckt NOR3X1 A=_199_ B=_201_ C=_172_ Y=_275_
.subckt OR2X2 A=CORE_InstructionIN[15] B=_207_ Y=_276_
.subckt OR2X2 A=_276_ B=_275_ Y=_277_
.subckt OR2X2 A=_201_ B=_199_ Y=_278_
.subckt AND2X2 A=_278_ B=_180_ Y=_279_
.subckt OR2X2 A=CORE_InstructionIN[14] B=_279_ Y=_280_
.subckt AND2X2 A=_182_ B=CORE_REG_RF2[0] Y=_281_
.subckt AOI22X1 A=_280_ B=_281_ C=_277_ D=CORE_InstructionIN[0] Y=_282_
.subckt NOR2X1 A=_282_ B=rst Y=_156_[0]
.subckt AND2X2 A=_277_ B=CORE_InstructionIN[1] Y=_283_
.subckt AND2X2 A=_182_ B=CORE_REG_RF2[1] Y=_284_
.subckt AND2X2 A=_280_ B=_284_ Y=_285_
.subckt OR2X2 A=_285_ B=_283_ Y=_286_
.subckt AND2X2 A=_286_ B=_164_ Y=_156_[1]
.subckt AND2X2 A=_182_ B=CORE_REG_RF2[2] Y=_287_
.subckt AOI22X1 A=_280_ B=_287_ C=_277_ D=CORE_InstructionIN[2] Y=_288_
.subckt NOR2X1 A=_288_ B=rst Y=_156_[2]
.subckt AND2X2 A=_277_ B=CORE_InstructionIN[3] Y=_289_
.subckt AND2X2 A=_182_ B=CORE_REG_RF2[3] Y=_290_
.subckt AND2X2 A=_280_ B=_290_ Y=_291_
.subckt OR2X2 A=_291_ B=_289_ Y=_292_
.subckt AND2X2 A=_292_ B=_164_ Y=_156_[3]
.subckt NAND2X1 A=CORE_InstructionIN[15] B=_166_ Y=_293_
.subckt NOR3X1 A=_166_ B=CORE_InstructionIN[14] C=_206_ Y=_294_
.subckt OR2X2 A=CORE_InstructionIN[4] B=_256_ Y=_295_
.subckt OR2X2 A=CORE_REG_RF1[0] B=_201_ Y=_296_
.subckt AND2X2 A=_208_ B=_296_ Y=_297_
.subckt AND2X2 A=_297_ B=_295_ Y=_298_
.subckt OR2X2 A=_294_ B=_298_ Y=_299_
.subckt NAND2X1 A=CORE_InstructionIN[8] B=_166_ Y=_300_
.subckt AND2X2 A=_275_ B=_300_ Y=_301_
.subckt OR2X2 A=_301_ B=_299_ Y=_302_
.subckt OR2X2 A=_184_ B=_279_ Y=_303_
.subckt AND2X2 A=_303_ B=CORE_REG_RF1[0] Y=_304_
.subckt OR2X2 A=CORE_InstructionIN[15] B=_304_ Y=_305_
.subckt OR2X2 A=_305_ B=_302_ Y=_306_
.subckt AND2X2 A=_306_ B=_293_ Y=_307_
.subckt AND2X2 A=_307_ B=_164_ Y=_155_[0]
.subckt AND2X2 A=_257_ B=CORE_InstructionIN[5] Y=_308_
.subckt AND2X2 A=CORE_InstructionIN[11] B=CORE_REG_RF1[1] Y=_309_
.subckt OR2X2 A=_309_ B=_308_ Y=_310_
.subckt AND2X2 A=_310_ B=_208_ Y=_311_
.subckt NOR3X1 A=_165_ B=CORE_InstructionIN[14] C=_206_ Y=_312_
.subckt OR2X2 A=_312_ B=_311_ Y=_313_
.subckt AND2X2 A=_167_ B=CORE_InstructionIN[8] Y=_314_
.subckt AND2X2 A=_219_ B=_314_ Y=_315_
.subckt AND2X2 A=_315_ B=CORE_InstructionIN[5] Y=_316_
.subckt OR2X2 A=_316_ B=_313_ Y=_317_
.subckt AND2X2 A=_303_ B=CORE_REG_RF1[1] Y=_318_
.subckt OR2X2 A=CORE_InstructionIN[15] B=_318_ Y=_319_
.subckt OR2X2 A=_319_ B=_317_ Y=_320_
.subckt NAND2X1 A=CORE_InstructionIN[15] B=_165_ Y=_321_
.subckt AND2X2 A=_320_ B=_321_ Y=_322_
.subckt AND2X2 A=_322_ B=_164_ Y=_155_[1]
.subckt AND2X2 A=_208_ B=CORE_InstructionIN[11] Y=_323_
.subckt AND2X2 A=_182_ B=CORE_REG_RF1[2] Y=_324_
.subckt OAI21X1 A=_323_ B=_303_ C=_324_ Y=_325_
.subckt INVX1 A=CORE_InstructionIN[6] Y=_326_
.subckt NAND2X1 A=CORE_InstructionIN[13] B=_189_ Y=_327_
.subckt NAND3X1 A=_314_ B=CORE_InstructionIN[11] C=_180_ Y=_328_
.subckt AND2X2 A=_328_ B=_327_ Y=_329_
.subckt AOI21X1 A=_257_ B=_208_ C=CORE_InstructionIN[15] Y=_330_
.subckt AND2X2 A=_329_ B=_330_ Y=_331_
.subckt OR2X2 A=_326_ B=_331_ Y=_332_
.subckt AND2X2 A=_332_ B=_325_ Y=_333_
.subckt NOR2X1 A=_333_ B=rst Y=_155_[2]
.subckt OR2X2 A=_323_ B=_303_ Y=_334_
.subckt AND2X2 A=_182_ B=CORE_REG_RF1[3] Y=_335_
.subckt AND2X2 A=_334_ B=_335_ Y=_336_
.subckt NOR2X1 A=_206_ B=CORE_InstructionIN[14] Y=_337_
.subckt OR2X2 A=_337_ B=_315_ Y=_338_
.subckt AND2X2 A=_208_ B=_257_ Y=_339_
.subckt OR2X2 A=CORE_InstructionIN[15] B=_339_ Y=_340_
.subckt OR2X2 A=_340_ B=_338_ Y=_341_
.subckt AND2X2 A=_341_ B=CORE_InstructionIN[7] Y=_342_
.subckt OR2X2 A=_336_ B=_342_ Y=_343_
.subckt AND2X2 A=_343_ B=_164_ Y=_155_[3]
.subckt NOR2X1 A=_188_ B=rst Y=_154_[0]
.subckt NOR2X1 A=_194_ B=rst Y=_154_[1]
.subckt NOR2X1 A=_195_ B=rst Y=_154_[2]
.subckt XOR2X1 A=ID.old_rd[0] B=_282_ Y=_344_
.subckt INVX1 A=ID.old_rd[0] Y=_345_
.subckt NOR3X1 A=ID.old_rd[3] B=ID.old_rd[2] C=ID.old_rd[1] Y=_346_
.subckt AOI21X1 A=_345_ B=_346_ C=rst Y=_347_
.subckt INVX1 A=ID.old_rd[1] Y=_348_
.subckt XOR2X1 A=_348_ B=_286_ Y=_349_
.subckt AND2X2 A=_349_ B=_347_ Y=_350_
.subckt INVX1 A=ID.old_rd[3] Y=_351_
.subckt XOR2X1 A=_351_ B=_292_ Y=_352_
.subckt AND2X2 A=_350_ B=_352_ Y=_353_
.subckt XOR2X1 A=ID.old_rd[2] B=_288_ Y=_354_
.subckt AND2X2 A=_353_ B=_354_ Y=_355_
.subckt AND2X2 A=_355_ B=_344_ Y=_160_
.subckt OR2X2 A=ID.old_rd[2] B=_333_ Y=_356_
.subckt AND2X2 A=_356_ B=_347_ Y=_357_
.subckt INVX1 A=ID.old_rd[2] Y=_358_
.subckt AND2X2 A=_334_ B=_324_ Y=_359_
.subckt AND2X2 A=_341_ B=CORE_InstructionIN[6] Y=_360_
.subckt OR2X2 A=_359_ B=_360_ Y=_361_
.subckt OR2X2 A=_358_ B=_361_ Y=_362_
.subckt XOR2X1 A=_351_ B=_343_ Y=_363_
.subckt AND2X2 A=_363_ B=_362_ Y=_364_
.subckt AND2X2 A=_364_ B=_357_ Y=_365_
.subckt XOR2X1 A=_345_ B=_307_ Y=_366_
.subckt XOR2X1 A=_348_ B=_322_ Y=_367_
.subckt AND2X2 A=_367_ B=_366_ Y=_368_
.subckt AND2X2 A=_365_ B=_368_ Y=_159_
.subckt NAND2X1 A=CORE_InstructionIN[13] B=CORE_InstructionIN[12] Y=_369_
.subckt INVX1 A=_279_ Y=_370_
.subckt NAND3X1 A=_370_ B=_185_ C=_369_ Y=_371_
.subckt NAND3X1 A=_371_ B=_182_ C=ULA.cin Y=_372_
.subckt NOR2X1 A=_191_ B=_201_ Y=_373_
.subckt OAI21X1 A=_208_ B=_373_ C=CORE_InstructionIN[15] Y=_374_
.subckt AOI21X1 A=_374_ B=_372_ C=rst Y=_161_[0]
.subckt NAND2X1 A=CORE_InstructionIN[14] B=CORE_InstructionIN[12] Y=_375_
.subckt AOI22X1 A=_201_ B=_207_ C=_327_ D=_375_ Y=_376_
.subckt NAND2X1 A=CORE_InstructionIN[15] B=_376_ Y=_377_
.subckt NAND3X1 A=_371_ B=_182_ C=CORE_ULA_ctrl[1] Y=_378_
.subckt AOI21X1 A=_377_ B=_378_ C=rst Y=_161_[1]
.subckt NAND3X1 A=_371_ B=_182_ C=CORE_ULA_ctrl[2] Y=_379_
.subckt NAND2X1 A=_189_ B=_190_ Y=_380_
.subckt NAND3X1 A=_380_ B=CORE_InstructionIN[13] C=CORE_InstructionIN[15] Y=_381_
.subckt AOI21X1 A=_381_ B=_379_ C=rst Y=_161_[2]
.subckt NAND2X1 A=CORE_InstructionIN[14] B=CORE_InstructionIN[15] Y=_382_
.subckt NAND3X1 A=_371_ B=_182_ C=CORE_ULA_ctrl[3] Y=_383_
.subckt AOI21X1 A=_382_ B=_383_ C=rst Y=_161_[3]
.subckt INVX1 A=CORE_InstructionToULAMux[0] Y=_384_
.subckt AOI21X1 A=CORE_InstructionIN[13] B=CORE_InstructionIN[12] C=_303_ Y=_385_
.subckt AOI21X1 A=_213_ B=_385_ C=_384_ Y=_386_
.subckt AOI21X1 A=_176_ B=_198_ C=CORE_InstructionIN[14] Y=_387_
.subckt NOR3X1 A=_387_ B=_201_ C=_171_ Y=_388_
.subckt OR2X2 A=_388_ B=_386_ Y=_389_
.subckt AND2X2 A=_389_ B=_197_ Y=_390_
.subckt NAND3X1 A=_164_ B=CORE_InstructionIN[11] C=CORE_InstructionIN[15] Y=_391_
.subckt NOR2X1 A=_337_ B=_391_ Y=_392_
.subckt OR2X2 A=_392_ B=_390_ Y=_152_[0]
.subckt NAND2X1 A=_172_ B=_369_ Y=_393_
.subckt OAI21X1 A=_393_ B=_214_ C=CORE_InstructionToULAMux[1] Y=_394_
.subckt NOR2X1 A=_275_ B=_273_ Y=_395_
.subckt AOI21X1 A=_395_ B=_394_ C=_200_ Y=_152_[1]
.subckt DFFNEGX1 CLK=clk D=_163_[0] Q=ID.old_rd[0]
.subckt DFFNEGX1 CLK=clk D=_163_[1] Q=ID.old_rd[1]
.subckt DFFNEGX1 CLK=clk D=_163_[2] Q=ID.old_rd[2]
.subckt DFFNEGX1 CLK=clk D=_163_[3] Q=ID.old_rd[3]
.subckt DFFPOSX1 CLK=clk D=_152_[0] Q=CORE_InstructionToULAMux[0]
.subckt DFFPOSX1 CLK=clk D=_152_[1] Q=CORE_InstructionToULAMux[1]
.subckt DFFPOSX1 CLK=clk D=_157_ Q=CORE_REG_write
.subckt DFFPOSX1 CLK=clk D=_155_[0] Q=CORE_REG_RF1[0]
.subckt DFFPOSX1 CLK=clk D=_155_[1] Q=CORE_REG_RF1[1]
.subckt DFFPOSX1 CLK=clk D=_155_[2] Q=CORE_REG_RF1[2]
.subckt DFFPOSX1 CLK=clk D=_155_[3] Q=CORE_REG_RF1[3]
.subckt DFFPOSX1 CLK=clk D=_156_[0] Q=CORE_REG_RF2[0]
.subckt DFFPOSX1 CLK=clk D=_156_[1] Q=CORE_REG_RF2[1]
.subckt DFFPOSX1 CLK=clk D=_156_[2] Q=CORE_REG_RF2[2]
.subckt DFFPOSX1 CLK=clk D=_156_[3] Q=CORE_REG_RF2[3]
.subckt DFFPOSX1 CLK=clk D=_161_[0] Q=ULA.cin
.subckt DFFPOSX1 CLK=clk D=_161_[1] Q=CORE_ULA_ctrl[1]
.subckt DFFPOSX1 CLK=clk D=_161_[2] Q=CORE_ULA_ctrl[2]
.subckt DFFPOSX1 CLK=clk D=_161_[3] Q=CORE_ULA_ctrl[3]
.subckt DFFPOSX1 CLK=clk D=_159_ Q=CORE_ULA_REGA_Stall
.subckt DFFPOSX1 CLK=clk D=_160_ Q=CORE_ULA_REGB_Stall
.subckt DFFPOSX1 CLK=clk D=_158_[0] Q=CORE_STACK_ctrl[0]
.subckt DFFPOSX1 CLK=clk D=_158_[1] Q=CORE_STACK_ctrl[1]
.subckt DFFPOSX1 CLK=clk D=_153_[0] Q=CORE_PC_ctrl[0]
.subckt DFFPOSX1 CLK=clk D=_153_[1] Q=CORE_PC_ctrl[1]
.subckt DFFPOSX1 CLK=clk D=_148_ Q=CORE_DATA_REGMux
.subckt DFFPOSX1 CLK=clk D=_154_[0] Q=CORE_REG_RFD[0]
.subckt DFFPOSX1 CLK=clk D=_154_[1] Q=CORE_REG_RFD[1]
.subckt DFFPOSX1 CLK=clk D=_154_[2] Q=CORE_REG_RFD[2]
.subckt DFFPOSX1 CLK=clk D=_154_[3] Q=CORE_REG_RFD[3]
.subckt DFFPOSX1 CLK=clk D=_151_ Q=_145_
.subckt DFFPOSX1 CLK=clk D=_150_ Q=_144_
.subckt DFFPOSX1 CLK=clk D=_149_[0] Q=_142_[0]
.subckt DFFPOSX1 CLK=clk D=_149_[1] Q=_142_[1]
.subckt DFFPOSX1 CLK=clk D=_149_[2] Q=_142_[2]
.subckt DFFPOSX1 CLK=clk D=_162_[0] Q=ID.old_rd1[0]
.subckt DFFPOSX1 CLK=clk D=_162_[1] Q=ID.old_rd1[1]
.subckt DFFPOSX1 CLK=clk D=_162_[2] Q=ID.old_rd1[2]
.subckt DFFPOSX1 CLK=clk D=_162_[3] Q=ID.old_rd1[3]
.subckt INVX1 A=PC.delay[0] Y=_404_
.subckt NOR2X1 A=_404_ B=rst Y=_403_[1]
.subckt INVX1 A=CORE_PC_ctrl[1] Y=_405_
.subckt INVX1 A=CORE_PC_ctrl[0] Y=_406_
.subckt NAND2X1 A=_405_ B=_406_ Y=_407_
.subckt INVX1 A=_407_ Y=_408_
.subckt NOR2X1 A=_408_ B=rst Y=_403_[0]
.subckt INVX1 A=rst Y=_409_
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][0] Y=_397_[0]
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][1] Y=_397_[1]
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][2] Y=_397_[2]
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][3] Y=_397_[3]
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][4] Y=_397_[4]
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][5] Y=_397_[5]
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][6] Y=_397_[6]
.subckt AND2X2 A=_409_ B=PC.ADDR_stack[0][7] Y=_397_[7]
.subckt INVX1 A=PC.PC_pointer[0] Y=_410_
.subckt NOR2X1 A=_410_ B=PC.PC_pointer[1] Y=_411_
.subckt INVX1 A=PC.PC_pointer[1] Y=_412_
.subckt NOR2X1 A=_410_ B=_412_ Y=_413_
.subckt AOI22X1 A=PC.PC_STACK[1][0] B=_411_ C=PC.PC_STACK[3][0] D=_413_ Y=_414_
.subckt NOR2X1 A=PC.PC_pointer[0] B=PC.PC_pointer[1] Y=_415_
.subckt NAND2X1 A=PC.PC_STACK[0][0] B=_415_ Y=_416_
.subckt NOR2X1 A=_412_ B=PC.PC_pointer[0] Y=_417_
.subckt NAND2X1 A=PC.PC_STACK[2][0] B=_417_ Y=_418_
.subckt NAND3X1 A=_414_ B=_416_ C=_418_ Y=_146_[0]
.subckt AND2X2 A=_146_[0] B=_409_ Y=_396_[0]
.subckt AOI22X1 A=PC.PC_STACK[1][1] B=_411_ C=PC.PC_STACK[2][1] D=_417_ Y=_419_
.subckt AOI22X1 A=PC.PC_STACK[0][1] B=_415_ C=_413_ D=PC.PC_STACK[3][1] Y=_420_
.subckt NAND2X1 A=_420_ B=_419_ Y=_146_[1]
.subckt AOI21X1 A=_420_ B=_419_ C=rst Y=_396_[1]
.subckt AOI22X1 A=PC.PC_STACK[1][2] B=_411_ C=PC.PC_STACK[2][2] D=_417_ Y=_421_
.subckt AOI22X1 A=PC.PC_STACK[0][2] B=_415_ C=_413_ D=PC.PC_STACK[3][2] Y=_422_
.subckt NAND2X1 A=_422_ B=_421_ Y=_146_[2]
.subckt AOI21X1 A=_422_ B=_421_ C=rst Y=_396_[2]
.subckt NAND2X1 A=PC.PC_STACK[0][3] B=_415_ Y=_423_
.subckt NAND2X1 A=PC.PC_STACK[3][3] B=_413_ Y=_424_
.subckt AOI22X1 A=PC.PC_STACK[1][3] B=_411_ C=PC.PC_STACK[2][3] D=_417_ Y=_425_
.subckt NAND3X1 A=_425_ B=_423_ C=_424_ Y=_146_[3]
.subckt AND2X2 A=_146_[3] B=_409_ Y=_396_[3]
.subckt AOI22X1 A=PC.PC_STACK[1][4] B=_411_ C=PC.PC_STACK[2][4] D=_417_ Y=_426_
.subckt AOI22X1 A=PC.PC_STACK[0][4] B=_415_ C=_413_ D=PC.PC_STACK[3][4] Y=_427_
.subckt NAND2X1 A=_427_ B=_426_ Y=_146_[4]
.subckt AOI21X1 A=_427_ B=_426_ C=rst Y=_396_[4]
.subckt NAND2X1 A=PC.PC_STACK[0][5] B=_415_ Y=_428_
.subckt NAND2X1 A=PC.PC_STACK[2][5] B=_417_ Y=_429_
.subckt AOI22X1 A=PC.PC_STACK[1][5] B=_411_ C=PC.PC_STACK[3][5] D=_413_ Y=_430_
.subckt NAND3X1 A=_430_ B=_428_ C=_429_ Y=_146_[5]
.subckt AND2X2 A=_146_[5] B=_409_ Y=_396_[5]
.subckt NAND2X1 A=PC.PC_STACK[0][6] B=_415_ Y=_431_
.subckt NAND2X1 A=PC.PC_STACK[3][6] B=_413_ Y=_432_
.subckt AOI22X1 A=PC.PC_STACK[1][6] B=_411_ C=PC.PC_STACK[2][6] D=_417_ Y=_433_
.subckt NAND3X1 A=_433_ B=_431_ C=_432_ Y=_146_[6]
.subckt AND2X2 A=_146_[6] B=_409_ Y=_396_[6]
.subckt NAND2X1 A=PC.PC_STACK[0][7] B=_415_ Y=_434_
.subckt NAND2X1 A=PC.PC_STACK[3][7] B=_413_ Y=_435_
.subckt AOI22X1 A=PC.PC_STACK[1][7] B=_411_ C=PC.PC_STACK[2][7] D=_417_ Y=_436_
.subckt NAND3X1 A=_436_ B=_434_ C=_435_ Y=_146_[7]
.subckt AND2X2 A=_146_[7] B=_409_ Y=_396_[7]
.subckt XNOR2X1 A=CORE_STACK_ctrl[0] B=INTERRUPT_flag Y=_437_
.subckt OR2X2 A=CORE_STACK_ctrl[1] B=_437_ Y=_438_
.subckt INVX1 A=CORE_STACK_ctrl[1] Y=_439_
.subckt OR2X2 A=CORE_STACK_ctrl[0] B=INTERRUPT_flag Y=_440_
.subckt OR2X2 A=_440_ B=_439_ Y=_441_
.subckt AND2X2 A=_438_ B=_441_ Y=_442_
.subckt XOR2X1 A=PC.PC_pointer[0] B=_442_ Y=_443_
.subckt NOR2X1 A=_443_ B=rst Y=_402_[0]
.subckt NAND3X1 A=_438_ B=PC.PC_pointer[1] C=_441_ Y=_444_
.subckt XNOR2X1 A=PC.PC_pointer[0] B=PC.PC_pointer[1] Y=_445_
.subckt AND2X2 A=_441_ B=_445_ Y=_446_
.subckt XOR2X1 A=PC.PC_pointer[0] B=PC.PC_pointer[1] Y=_447_
.subckt AND2X2 A=_438_ B=_447_ Y=_448_
.subckt OR2X2 A=_446_ B=_448_ Y=_449_
.subckt AND2X2 A=_444_ B=_449_ Y=_450_
.subckt NOR2X1 A=_450_ B=rst Y=_402_[1]
.subckt AND2X2 A=_450_ B=_443_ Y=_451_
.subckt AND2X2 A=_451_ B=PC.PC_STACK[0][0] Y=_452_
.subckt INVX1 A=_452_ Y=_453_
.subckt INVX1 A=INTERRUPT_flag Y=_454_
.subckt NAND2X1 A=_406_ B=_454_ Y=_455_
.subckt INVX1 A=_455_ Y=_456_
.subckt OR2X2 A=PC.PC_STACK[0][0] B=_451_ Y=_457_
.subckt NAND3X1 A=_453_ B=_456_ C=_457_ Y=_458_
.subckt NAND2X1 A=CORE_PC_ctrl[0] B=INTERRUPT_flag Y=_459_
.subckt INVX1 A=_459_ Y=_460_
.subckt NAND2X1 A=PC.PC_STACK[0][0] B=_460_ Y=_461_
.subckt INVX1 A=INTERRUPT_ch[0] Y=_462_
.subckt NAND2X1 A=INTERRUPT_flag B=_406_ Y=_463_
.subckt AOI21X1 A=_462_ B=_451_ C=_463_ Y=_464_
.subckt INVX1 A=PC.ULA_OUT[0] Y=_465_
.subckt NAND2X1 A=CORE_PC_ctrl[0] B=_454_ Y=_466_
.subckt AOI21X1 A=_465_ B=_451_ C=_466_ Y=_467_
.subckt OAI21X1 A=_464_ B=_467_ C=_457_ Y=_468_
.subckt NAND3X1 A=_468_ B=_461_ C=_458_ Y=_469_
.subckt AND2X2 A=_469_ B=_409_ Y=_398_[0]
.subckt INVX1 A=_451_ Y=_470_
.subckt NAND2X1 A=PC.PC_STACK[0][1] B=_470_ Y=_471_
.subckt XOR2X1 A=_410_ B=_442_ Y=_472_
.subckt AND2X2 A=_450_ B=_472_ Y=_473_
.subckt AND2X2 A=_473_ B=PC.PC_STACK[1][0] Y=_474_
.subckt AND2X2 A=_442_ B=PC.PC_pointer[1] Y=_475_
.subckt AOI21X1 A=CORE_STACK_ctrl[0] B=INTERRUPT_flag C=CORE_STACK_ctrl[1] Y=_476_
.subckt AND2X2 A=_476_ B=_440_ Y=_477_
.subckt AND2X2 A=_477_ B=_447_ Y=_478_
.subckt INVX1 A=_440_ Y=_479_
.subckt AND2X2 A=_479_ B=CORE_STACK_ctrl[1] Y=_480_
.subckt AND2X2 A=_480_ B=_445_ Y=_481_
.subckt OR2X2 A=_478_ B=_481_ Y=_482_
.subckt OR2X2 A=_475_ B=_482_ Y=_483_
.subckt AND2X2 A=_483_ B=_443_ Y=_484_
.subckt AND2X2 A=_484_ B=PC.PC_STACK[2][0] Y=_485_
.subckt OR2X2 A=_474_ B=_485_ Y=_486_
.subckt AND2X2 A=_483_ B=_472_ Y=_487_
.subckt AND2X2 A=_487_ B=PC.PC_STACK[3][0] Y=_488_
.subckt OR2X2 A=_452_ B=_488_ Y=_489_
.subckt OR2X2 A=_486_ B=_489_ Y=_490_
.subckt AND2X2 A=_484_ B=PC.PC_STACK[2][1] Y=_491_
.subckt AND2X2 A=_487_ B=PC.PC_STACK[3][1] Y=_492_
.subckt OR2X2 A=_491_ B=_492_ Y=_493_
.subckt AND2X2 A=_451_ B=PC.PC_STACK[0][1] Y=_494_
.subckt AND2X2 A=_473_ B=PC.PC_STACK[1][1] Y=_495_
.subckt OR2X2 A=_494_ B=_495_ Y=_496_
.subckt OR2X2 A=_493_ B=_496_ Y=_497_
.subckt XOR2X1 A=_490_ B=_497_ Y=_498_
.subckt NAND2X1 A=_451_ B=_498_ Y=_499_
.subckt NAND2X1 A=_471_ B=_499_ Y=_500_
.subckt NAND2X1 A=_456_ B=_500_ Y=_501_
.subckt NAND2X1 A=_463_ B=_466_ Y=_502_
.subckt NAND3X1 A=_470_ B=PC.PC_STACK[0][1] C=_502_ Y=_503_
.subckt INVX1 A=PC.ULA_OUT[1] Y=_504_
.subckt INVX1 A=_463_ Y=_505_
.subckt NAND2X1 A=INTERRUPT_ch[1] B=_505_ Y=_506_
.subckt OAI21X1 A=_504_ B=_466_ C=_506_ Y=_507_
.subckt AOI22X1 A=PC.PC_STACK[0][1] B=_460_ C=_507_ D=_451_ Y=_508_
.subckt AND2X2 A=_508_ B=_503_ Y=_509_
.subckt AOI21X1 A=_509_ B=_501_ C=rst Y=_398_[1]
.subckt NAND2X1 A=PC.PC_STACK[0][2] B=_470_ Y=_510_
.subckt AND2X2 A=_490_ B=_497_ Y=_511_
.subckt AND2X2 A=_473_ B=PC.PC_STACK[1][2] Y=_512_
.subckt AND2X2 A=_487_ B=PC.PC_STACK[3][2] Y=_513_
.subckt OR2X2 A=_512_ B=_513_ Y=_514_
.subckt AND2X2 A=_451_ B=PC.PC_STACK[0][2] Y=_515_
.subckt AND2X2 A=_484_ B=PC.PC_STACK[2][2] Y=_516_
.subckt OR2X2 A=_515_ B=_516_ Y=_517_
.subckt OR2X2 A=_514_ B=_517_ Y=_518_
.subckt XNOR2X1 A=_518_ B=_511_ Y=_519_
.subckt OAI21X1 A=_470_ B=_519_ C=_510_ Y=_520_
.subckt NAND2X1 A=_456_ B=_520_ Y=_521_
.subckt NAND2X1 A=PC.PC_STACK[0][2] B=_460_ Y=_522_
.subckt INVX1 A=_466_ Y=_523_
.subckt NAND2X1 A=PC.ULA_OUT[2] B=_451_ Y=_524_
.subckt NAND2X1 A=_524_ B=_510_ Y=_525_
.subckt INVX1 A=INTERRUPT_ch[2] Y=_526_
.subckt OAI21X1 A=_526_ B=_470_ C=_510_ Y=_527_
.subckt AOI22X1 A=_523_ B=_525_ C=_505_ D=_527_ Y=_528_
.subckt NAND3X1 A=_521_ B=_522_ C=_528_ Y=_529_
.subckt AND2X2 A=_529_ B=_409_ Y=_398_[2]
.subckt NAND2X1 A=PC.PC_STACK[0][3] B=_470_ Y=_530_
.subckt AND2X2 A=_511_ B=_518_ Y=_531_
.subckt AND2X2 A=_451_ B=PC.PC_STACK[0][3] Y=_532_
.subckt AND2X2 A=_484_ B=PC.PC_STACK[2][3] Y=_533_
.subckt OR2X2 A=_532_ B=_533_ Y=_534_
.subckt AND2X2 A=_473_ B=PC.PC_STACK[1][3] Y=_535_
.subckt AND2X2 A=_487_ B=PC.PC_STACK[3][3] Y=_536_
.subckt OR2X2 A=_535_ B=_536_ Y=_537_
.subckt OR2X2 A=_534_ B=_537_ Y=_538_
.subckt XOR2X1 A=_538_ B=_531_ Y=_539_
.subckt NAND2X1 A=_451_ B=_539_ Y=_540_
.subckt AOI21X1 A=_530_ B=_540_ C=_455_ Y=_541_
.subckt NAND2X1 A=PC.PC_STACK[0][3] B=_460_ Y=_542_
.subckt INVX1 A=PC.ULA_OUT[3] Y=_543_
.subckt OAI21X1 A=_543_ B=_470_ C=_530_ Y=_544_
.subckt INVX1 A=INTERRUPT_ch[3] Y=_545_
.subckt OAI21X1 A=_545_ B=_470_ C=_530_ Y=_546_
.subckt AOI22X1 A=_505_ B=_546_ C=_523_ D=_544_ Y=_547_
.subckt NAND2X1 A=_542_ B=_547_ Y=_548_
.subckt OR2X2 A=_541_ B=_548_ Y=_549_
.subckt AND2X2 A=_549_ B=_409_ Y=_398_[3]
.subckt NAND2X1 A=PC.PC_STACK[0][4] B=_470_ Y=_550_
.subckt AND2X2 A=_531_ B=_538_ Y=_551_
.subckt AOI22X1 A=PC.PC_STACK[3][4] B=_487_ C=PC.PC_STACK[2][4] D=_484_ Y=_552_
.subckt NAND2X1 A=PC.PC_STACK[0][4] B=_451_ Y=_553_
.subckt NAND2X1 A=PC.PC_STACK[1][4] B=_473_ Y=_554_
.subckt NAND3X1 A=_552_ B=_553_ C=_554_ Y=_555_
.subckt XNOR2X1 A=_555_ B=_551_ Y=_556_
.subckt OAI21X1 A=_470_ B=_556_ C=_550_ Y=_557_
.subckt NAND2X1 A=_456_ B=_557_ Y=_558_
.subckt NAND2X1 A=PC.PC_STACK[0][4] B=_460_ Y=_559_
.subckt INVX1 A=INTERRUPT_ch[4] Y=_560_
.subckt OAI21X1 A=_560_ B=_470_ C=_550_ Y=_561_
.subckt NAND2X1 A=PC.ULA_OUT[4] B=_451_ Y=_562_
.subckt NAND2X1 A=_562_ B=_550_ Y=_563_
.subckt AOI22X1 A=_523_ B=_563_ C=_505_ D=_561_ Y=_564_
.subckt AND2X2 A=_564_ B=_559_ Y=_565_
.subckt AOI21X1 A=_565_ B=_558_ C=rst Y=_398_[4]
.subckt AND2X2 A=_551_ B=_555_ Y=_566_
.subckt AOI22X1 A=PC.PC_STACK[1][5] B=_473_ C=PC.PC_STACK[2][5] D=_484_ Y=_567_
.subckt AOI22X1 A=PC.PC_STACK[3][5] B=_487_ C=PC.PC_STACK[0][5] D=_451_ Y=_568_
.subckt NAND2X1 A=_567_ B=_568_ Y=_569_
.subckt XOR2X1 A=_569_ B=_566_ Y=_570_
.subckt MUX2X1 A=_570_ B=PC.PC_STACK[0][5] S=_451_ Y=_571_
.subckt OR2X2 A=_455_ B=_571_ Y=_572_
.subckt NAND2X1 A=PC.PC_STACK[0][5] B=_460_ Y=_573_
.subckt INVX1 A=PC.ULA_OUT[5] Y=_574_
.subckt NAND2X1 A=PC.PC_STACK[0][5] B=_470_ Y=_575_
.subckt OAI21X1 A=_574_ B=_470_ C=_575_ Y=_576_
.subckt INVX1 A=INTERRUPT_ch[5] Y=_577_
.subckt OAI21X1 A=_577_ B=_470_ C=_575_ Y=_578_
.subckt AOI22X1 A=_505_ B=_578_ C=_523_ D=_576_ Y=_579_
.subckt NAND3X1 A=_572_ B=_573_ C=_579_ Y=_580_
.subckt AND2X2 A=_580_ B=_409_ Y=_398_[5]
.subckt NAND2X1 A=PC.PC_STACK[0][6] B=_470_ Y=_581_
.subckt AND2X2 A=_566_ B=_569_ Y=_582_
.subckt AOI22X1 A=PC.PC_STACK[3][6] B=_487_ C=PC.PC_STACK[2][6] D=_484_ Y=_583_
.subckt NAND2X1 A=PC.PC_STACK[0][6] B=_451_ Y=_584_
.subckt NAND2X1 A=PC.PC_STACK[1][6] B=_473_ Y=_585_
.subckt NAND3X1 A=_583_ B=_584_ C=_585_ Y=_586_
.subckt XNOR2X1 A=_586_ B=_582_ Y=_587_
.subckt OAI21X1 A=_470_ B=_587_ C=_581_ Y=_588_
.subckt AND2X2 A=_588_ B=_456_ Y=_589_
.subckt MUX2X1 A=INTERRUPT_ch[6] B=PC.PC_STACK[0][6] S=_451_ Y=_590_
.subckt NAND2X1 A=PC.ULA_OUT[6] B=_451_ Y=_591_
.subckt NAND2X1 A=_591_ B=_581_ Y=_592_
.subckt AOI22X1 A=PC.PC_STACK[0][6] B=_460_ C=_592_ D=_523_ Y=_593_
.subckt OAI21X1 A=_463_ B=_590_ C=_593_ Y=_594_
.subckt OR2X2 A=_594_ B=_589_ Y=_595_
.subckt AND2X2 A=_595_ B=_409_ Y=_398_[6]
.subckt NAND2X1 A=PC.PC_STACK[0][7] B=_470_ Y=_596_
.subckt INVX1 A=_596_ Y=_597_
.subckt AND2X2 A=_582_ B=_586_ Y=_598_
.subckt INVX1 A=PC.PC_STACK[0][7] Y=_599_
.subckt NAND2X1 A=PC.PC_STACK[1][7] B=_473_ Y=_600_
.subckt INVX1 A=_484_ Y=_601_
.subckt INVX1 A=PC.PC_STACK[3][7] Y=_602_
.subckt OAI21X1 A=_602_ B=_450_ C=_472_ Y=_603_
.subckt OAI21X1 A=PC.PC_STACK[2][7] B=_601_ C=_603_ Y=_604_
.subckt AOI22X1 A=_599_ B=_451_ C=_604_ D=_600_ Y=_605_
.subckt XOR2X1 A=_605_ B=_598_ Y=_606_
.subckt AND2X2 A=_606_ B=_451_ Y=_607_
.subckt OR2X2 A=_597_ B=_607_ Y=_608_
.subckt AND2X2 A=_608_ B=_456_ Y=_609_
.subckt NAND2X1 A=INTERRUPT_ch[7] B=_451_ Y=_610_
.subckt NAND2X1 A=_610_ B=_596_ Y=_611_
.subckt INVX1 A=PC.ULA_OUT[7] Y=_612_
.subckt OAI21X1 A=_612_ B=_470_ C=_596_ Y=_613_
.subckt AOI22X1 A=_505_ B=_611_ C=_523_ D=_613_ Y=_614_
.subckt OAI21X1 A=_599_ B=_459_ C=_614_ Y=_615_
.subckt OR2X2 A=_615_ B=_609_ Y=_616_
.subckt AND2X2 A=_616_ B=_409_ Y=_398_[7]
.subckt NAND2X1 A=_409_ B=_459_ Y=_617_
.subckt NAND2X1 A=PC.PC_STACK[3][0] B=_617_ Y=_618_
.subckt NOR2X1 A=_488_ B=_455_ Y=_619_
.subckt NAND2X1 A=_462_ B=_466_ Y=_620_
.subckt OAI21X1 A=PC.ULA_OUT[0] B=_505_ C=_620_ Y=_621_
.subckt NAND2X1 A=_487_ B=_621_ Y=_622_
.subckt AOI21X1 A=_502_ B=_622_ C=_619_ Y=_623_
.subckt OAI21X1 A=PC.PC_STACK[3][0] B=_487_ C=_409_ Y=_624_
.subckt OAI21X1 A=_624_ B=_623_ C=_618_ Y=_401_[0]
.subckt NAND2X1 A=PC.PC_STACK[3][1] B=_617_ Y=_625_
.subckt INVX1 A=_487_ Y=_626_
.subckt AOI22X1 A=INTERRUPT_ch[1] B=_505_ C=_498_ D=_456_ Y=_627_
.subckt OR2X2 A=_626_ B=_627_ Y=_628_
.subckt NAND2X1 A=PC.PC_STACK[3][1] B=_626_ Y=_629_
.subckt OAI21X1 A=_504_ B=_626_ C=_629_ Y=_630_
.subckt AND2X2 A=_406_ B=PC.PC_STACK[3][1] Y=_631_
.subckt AOI22X1 A=_626_ B=_631_ C=_630_ D=_523_ Y=_632_
.subckt AND2X2 A=_632_ B=_628_ Y=_633_
.subckt OAI21X1 A=rst B=_633_ C=_625_ Y=_401_[1]
.subckt NAND2X1 A=PC.PC_STACK[3][2] B=_617_ Y=_634_
.subckt NOR3X1 A=_519_ B=_455_ C=_626_ Y=_635_
.subckt AND2X2 A=_626_ B=PC.PC_STACK[3][2] Y=_636_
.subckt AOI21X1 A=PC.ULA_OUT[2] B=_487_ C=_636_ Y=_637_
.subckt NOR2X1 A=_463_ B=_526_ Y=_638_
.subckt AOI22X1 A=_487_ B=_638_ C=_636_ D=_406_ Y=_639_
.subckt OAI21X1 A=_466_ B=_637_ C=_639_ Y=_640_
.subckt OAI21X1 A=_640_ B=_635_ C=_409_ Y=_641_
.subckt NAND2X1 A=_634_ B=_641_ Y=_401_[2]
.subckt INVX1 A=PC.PC_STACK[3][3] Y=_642_
.subckt INVX1 A=_617_ Y=_643_
.subckt NOR2X1 A=_643_ B=_642_ Y=_644_
.subckt OR2X2 A=_626_ B=_539_ Y=_645_
.subckt NAND2X1 A=_642_ B=_626_ Y=_646_
.subckt NAND3X1 A=_645_ B=_456_ C=_646_ Y=_647_
.subckt NAND2X1 A=PC.PC_STACK[3][3] B=_626_ Y=_648_
.subckt OAI21X1 A=_545_ B=_626_ C=_648_ Y=_649_
.subckt NAND2X1 A=_505_ B=_649_ Y=_650_
.subckt OAI21X1 A=_543_ B=_626_ C=_648_ Y=_651_
.subckt NAND2X1 A=_523_ B=_651_ Y=_652_
.subckt NAND3X1 A=_647_ B=_650_ C=_652_ Y=_653_
.subckt AND2X2 A=_653_ B=_409_ Y=_654_
.subckt OR2X2 A=_644_ B=_654_ Y=_401_[3]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[3][4] Y=_655_
.subckt NAND2X1 A=PC.PC_STACK[3][4] B=_626_ Y=_656_
.subckt OAI21X1 A=_626_ B=_556_ C=_656_ Y=_657_
.subckt AND2X2 A=_657_ B=_456_ Y=_658_
.subckt OAI21X1 A=_560_ B=_626_ C=_656_ Y=_659_
.subckt NAND2X1 A=_505_ B=_659_ Y=_660_
.subckt MUX2X1 A=PC.ULA_OUT[4] B=PC.PC_STACK[3][4] S=_487_ Y=_661_
.subckt OAI21X1 A=_466_ B=_661_ C=_660_ Y=_662_
.subckt OR2X2 A=_658_ B=_662_ Y=_663_
.subckt AND2X2 A=_663_ B=_409_ Y=_664_
.subckt OR2X2 A=_655_ B=_664_ Y=_401_[4]
.subckt NAND2X1 A=PC.PC_STACK[3][5] B=_617_ Y=_665_
.subckt OR2X2 A=PC.PC_STACK[3][5] B=_487_ Y=_666_
.subckt OAI21X1 A=_626_ B=_570_ C=_666_ Y=_667_
.subckt OR2X2 A=_455_ B=_667_ Y=_668_
.subckt NAND2X1 A=PC.PC_STACK[3][5] B=_626_ Y=_669_
.subckt OAI21X1 A=_577_ B=_626_ C=_669_ Y=_670_
.subckt OAI21X1 A=_574_ B=_626_ C=_669_ Y=_671_
.subckt AOI22X1 A=_505_ B=_670_ C=_523_ D=_671_ Y=_672_
.subckt AND2X2 A=_668_ B=_672_ Y=_673_
.subckt OAI21X1 A=rst B=_673_ C=_665_ Y=_401_[5]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[3][6] Y=_674_
.subckt NAND2X1 A=PC.PC_STACK[3][6] B=_626_ Y=_675_
.subckt OAI21X1 A=_626_ B=_587_ C=_675_ Y=_676_
.subckt AND2X2 A=_676_ B=_456_ Y=_677_
.subckt INVX1 A=INTERRUPT_ch[6] Y=_678_
.subckt OAI21X1 A=_678_ B=_626_ C=_675_ Y=_679_
.subckt NAND2X1 A=_505_ B=_679_ Y=_680_
.subckt MUX2X1 A=PC.ULA_OUT[6] B=PC.PC_STACK[3][6] S=_487_ Y=_681_
.subckt OAI21X1 A=_466_ B=_681_ C=_680_ Y=_682_
.subckt OR2X2 A=_682_ B=_677_ Y=_683_
.subckt AND2X2 A=_683_ B=_409_ Y=_684_
.subckt OR2X2 A=_674_ B=_684_ Y=_401_[6]
.subckt NOR2X1 A=_643_ B=_602_ Y=_685_
.subckt NOR2X1 A=_487_ B=_602_ Y=_686_
.subckt AND2X2 A=_606_ B=_487_ Y=_687_
.subckt OR2X2 A=_686_ B=_687_ Y=_688_
.subckt AND2X2 A=_688_ B=_456_ Y=_689_
.subckt NOR2X1 A=_626_ B=_612_ Y=_690_
.subckt OAI21X1 A=_686_ B=_690_ C=_523_ Y=_691_
.subckt AOI21X1 A=INTERRUPT_ch[7] B=_487_ C=_686_ Y=_692_
.subckt OAI21X1 A=_463_ B=_692_ C=_691_ Y=_693_
.subckt OR2X2 A=_693_ B=_689_ Y=_694_
.subckt AND2X2 A=_694_ B=_409_ Y=_695_
.subckt OR2X2 A=_685_ B=_695_ Y=_401_[7]
.subckt NAND2X1 A=PC.PC_STACK[2][0] B=_617_ Y=_696_
.subckt NOR2X1 A=_485_ B=_455_ Y=_697_
.subckt NAND2X1 A=_484_ B=_621_ Y=_698_
.subckt AOI21X1 A=_502_ B=_698_ C=_697_ Y=_699_
.subckt OAI21X1 A=PC.PC_STACK[2][0] B=_484_ C=_409_ Y=_700_
.subckt OAI21X1 A=_700_ B=_699_ C=_696_ Y=_400_[0]
.subckt NAND2X1 A=PC.PC_STACK[2][1] B=_617_ Y=_701_
.subckt OR2X2 A=_601_ B=_627_ Y=_702_
.subckt NAND2X1 A=PC.PC_STACK[2][1] B=_601_ Y=_703_
.subckt OAI21X1 A=_504_ B=_601_ C=_703_ Y=_704_
.subckt OAI21X1 A=CORE_PC_ctrl[0] B=_703_ C=_466_ Y=_705_
.subckt NAND2X1 A=_704_ B=_705_ Y=_706_
.subckt AND2X2 A=_706_ B=_702_ Y=_707_
.subckt OAI21X1 A=rst B=_707_ C=_701_ Y=_400_[1]
.subckt NAND2X1 A=PC.PC_STACK[2][2] B=_617_ Y=_708_
.subckt NOR3X1 A=_519_ B=_455_ C=_601_ Y=_709_
.subckt AND2X2 A=_601_ B=PC.PC_STACK[2][2] Y=_710_
.subckt AOI21X1 A=PC.ULA_OUT[2] B=_484_ C=_710_ Y=_711_
.subckt AOI22X1 A=_484_ B=_638_ C=_710_ D=_406_ Y=_712_
.subckt OAI21X1 A=_466_ B=_711_ C=_712_ Y=_713_
.subckt OAI21X1 A=_713_ B=_709_ C=_409_ Y=_714_
.subckt NAND2X1 A=_708_ B=_714_ Y=_400_[2]
.subckt INVX1 A=PC.PC_STACK[2][3] Y=_715_
.subckt NOR2X1 A=_643_ B=_715_ Y=_716_
.subckt NAND2X1 A=_715_ B=_601_ Y=_717_
.subckt OR2X2 A=_601_ B=_539_ Y=_718_
.subckt NAND3X1 A=_718_ B=_456_ C=_717_ Y=_719_
.subckt NAND2X1 A=PC.PC_STACK[2][3] B=_601_ Y=_720_
.subckt OAI21X1 A=_545_ B=_601_ C=_720_ Y=_721_
.subckt NAND2X1 A=_505_ B=_721_ Y=_722_
.subckt OAI21X1 A=_543_ B=_601_ C=_720_ Y=_723_
.subckt NAND2X1 A=_523_ B=_723_ Y=_724_
.subckt NAND3X1 A=_719_ B=_722_ C=_724_ Y=_725_
.subckt AND2X2 A=_725_ B=_409_ Y=_726_
.subckt OR2X2 A=_716_ B=_726_ Y=_400_[3]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[2][4] Y=_727_
.subckt NAND2X1 A=PC.PC_STACK[2][4] B=_601_ Y=_728_
.subckt OAI21X1 A=_601_ B=_556_ C=_728_ Y=_729_
.subckt AND2X2 A=_729_ B=_456_ Y=_730_
.subckt OAI21X1 A=_560_ B=_601_ C=_728_ Y=_731_
.subckt NAND2X1 A=_505_ B=_731_ Y=_732_
.subckt MUX2X1 A=PC.ULA_OUT[4] B=PC.PC_STACK[2][4] S=_484_ Y=_733_
.subckt OAI21X1 A=_466_ B=_733_ C=_732_ Y=_734_
.subckt OR2X2 A=_730_ B=_734_ Y=_735_
.subckt AND2X2 A=_735_ B=_409_ Y=_736_
.subckt OR2X2 A=_727_ B=_736_ Y=_400_[4]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[2][5] Y=_737_
.subckt XNOR2X1 A=_569_ B=_566_ Y=_738_
.subckt NAND2X1 A=PC.PC_STACK[2][5] B=_601_ Y=_739_
.subckt OAI21X1 A=_601_ B=_738_ C=_739_ Y=_740_
.subckt AND2X2 A=_740_ B=_456_ Y=_741_
.subckt OAI21X1 A=_577_ B=_601_ C=_739_ Y=_742_
.subckt NAND2X1 A=_505_ B=_742_ Y=_743_
.subckt MUX2X1 A=PC.ULA_OUT[5] B=PC.PC_STACK[2][5] S=_484_ Y=_744_
.subckt OAI21X1 A=_466_ B=_744_ C=_743_ Y=_745_
.subckt OR2X2 A=_741_ B=_745_ Y=_746_
.subckt AND2X2 A=_746_ B=_409_ Y=_747_
.subckt OR2X2 A=_737_ B=_747_ Y=_400_[5]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[2][6] Y=_748_
.subckt NAND2X1 A=PC.PC_STACK[2][6] B=_601_ Y=_749_
.subckt OAI21X1 A=_601_ B=_587_ C=_749_ Y=_750_
.subckt AND2X2 A=_750_ B=_456_ Y=_751_
.subckt OAI21X1 A=_678_ B=_601_ C=_749_ Y=_752_
.subckt NAND2X1 A=_505_ B=_752_ Y=_753_
.subckt MUX2X1 A=PC.ULA_OUT[6] B=PC.PC_STACK[2][6] S=_484_ Y=_754_
.subckt OAI21X1 A=_466_ B=_754_ C=_753_ Y=_755_
.subckt OR2X2 A=_755_ B=_751_ Y=_756_
.subckt AND2X2 A=_756_ B=_409_ Y=_757_
.subckt OR2X2 A=_748_ B=_757_ Y=_400_[6]
.subckt INVX1 A=PC.PC_STACK[2][7] Y=_758_
.subckt NOR2X1 A=_643_ B=_758_ Y=_759_
.subckt NOR2X1 A=_484_ B=_758_ Y=_760_
.subckt AND2X2 A=_606_ B=_484_ Y=_761_
.subckt OR2X2 A=_760_ B=_761_ Y=_762_
.subckt AND2X2 A=_762_ B=_456_ Y=_763_
.subckt NOR2X1 A=_601_ B=_612_ Y=_764_
.subckt OAI21X1 A=_760_ B=_764_ C=_523_ Y=_765_
.subckt AOI21X1 A=INTERRUPT_ch[7] B=_484_ C=_760_ Y=_766_
.subckt OAI21X1 A=_463_ B=_766_ C=_765_ Y=_767_
.subckt OR2X2 A=_767_ B=_763_ Y=_768_
.subckt AND2X2 A=_768_ B=_409_ Y=_769_
.subckt OR2X2 A=_759_ B=_769_ Y=_400_[7]
.subckt NAND2X1 A=PC.PC_STACK[1][0] B=_617_ Y=_770_
.subckt NOR2X1 A=_474_ B=_455_ Y=_771_
.subckt NAND2X1 A=_473_ B=_621_ Y=_772_
.subckt AOI21X1 A=_502_ B=_772_ C=_771_ Y=_773_
.subckt OAI21X1 A=PC.PC_STACK[1][0] B=_473_ C=_409_ Y=_774_
.subckt OAI21X1 A=_774_ B=_773_ C=_770_ Y=_399_[0]
.subckt NAND2X1 A=PC.PC_STACK[1][1] B=_617_ Y=_775_
.subckt INVX1 A=_473_ Y=_776_
.subckt OR2X2 A=_776_ B=_627_ Y=_777_
.subckt NAND2X1 A=PC.PC_STACK[1][1] B=_776_ Y=_778_
.subckt OAI21X1 A=_504_ B=_776_ C=_778_ Y=_779_
.subckt OAI21X1 A=CORE_PC_ctrl[0] B=_778_ C=_466_ Y=_780_
.subckt NAND2X1 A=_779_ B=_780_ Y=_781_
.subckt AND2X2 A=_781_ B=_777_ Y=_782_
.subckt OAI21X1 A=rst B=_782_ C=_775_ Y=_399_[1]
.subckt NAND2X1 A=PC.PC_STACK[1][2] B=_617_ Y=_783_
.subckt NOR3X1 A=_519_ B=_455_ C=_776_ Y=_784_
.subckt AND2X2 A=_776_ B=PC.PC_STACK[1][2] Y=_785_
.subckt AOI21X1 A=PC.ULA_OUT[2] B=_473_ C=_785_ Y=_786_
.subckt AOI22X1 A=_473_ B=_638_ C=_785_ D=_406_ Y=_787_
.subckt OAI21X1 A=_466_ B=_786_ C=_787_ Y=_788_
.subckt OAI21X1 A=_788_ B=_784_ C=_409_ Y=_789_
.subckt NAND2X1 A=_783_ B=_789_ Y=_399_[2]
.subckt INVX1 A=PC.PC_STACK[1][3] Y=_790_
.subckt NOR2X1 A=_643_ B=_790_ Y=_791_
.subckt NAND2X1 A=_790_ B=_776_ Y=_792_
.subckt OR2X2 A=_776_ B=_539_ Y=_793_
.subckt NAND3X1 A=_793_ B=_456_ C=_792_ Y=_794_
.subckt NAND2X1 A=PC.PC_STACK[1][3] B=_776_ Y=_795_
.subckt OAI21X1 A=_545_ B=_776_ C=_795_ Y=_796_
.subckt NAND2X1 A=_505_ B=_796_ Y=_797_
.subckt OAI21X1 A=_543_ B=_776_ C=_795_ Y=_798_
.subckt NAND2X1 A=_523_ B=_798_ Y=_799_
.subckt NAND3X1 A=_794_ B=_797_ C=_799_ Y=_800_
.subckt AND2X2 A=_800_ B=_409_ Y=_801_
.subckt OR2X2 A=_791_ B=_801_ Y=_399_[3]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[1][4] Y=_802_
.subckt NAND2X1 A=PC.PC_STACK[1][4] B=_776_ Y=_803_
.subckt OAI21X1 A=_776_ B=_556_ C=_803_ Y=_804_
.subckt AND2X2 A=_804_ B=_456_ Y=_805_
.subckt OAI21X1 A=_560_ B=_776_ C=_803_ Y=_806_
.subckt NAND2X1 A=_505_ B=_806_ Y=_807_
.subckt MUX2X1 A=PC.ULA_OUT[4] B=PC.PC_STACK[1][4] S=_473_ Y=_808_
.subckt OAI21X1 A=_466_ B=_808_ C=_807_ Y=_809_
.subckt OR2X2 A=_805_ B=_809_ Y=_810_
.subckt AND2X2 A=_810_ B=_409_ Y=_811_
.subckt OR2X2 A=_802_ B=_811_ Y=_399_[4]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[1][5] Y=_812_
.subckt NAND2X1 A=PC.PC_STACK[1][5] B=_776_ Y=_813_
.subckt OAI21X1 A=_776_ B=_738_ C=_813_ Y=_814_
.subckt AND2X2 A=_814_ B=_456_ Y=_815_
.subckt OAI21X1 A=_577_ B=_776_ C=_813_ Y=_816_
.subckt NAND2X1 A=_505_ B=_816_ Y=_817_
.subckt MUX2X1 A=PC.ULA_OUT[5] B=PC.PC_STACK[1][5] S=_473_ Y=_818_
.subckt OAI21X1 A=_466_ B=_818_ C=_817_ Y=_819_
.subckt OR2X2 A=_815_ B=_819_ Y=_820_
.subckt AND2X2 A=_820_ B=_409_ Y=_821_
.subckt OR2X2 A=_812_ B=_821_ Y=_399_[5]
.subckt AND2X2 A=_617_ B=PC.PC_STACK[1][6] Y=_822_
.subckt NAND2X1 A=PC.PC_STACK[1][6] B=_776_ Y=_823_
.subckt OAI21X1 A=_776_ B=_587_ C=_823_ Y=_824_
.subckt AND2X2 A=_824_ B=_456_ Y=_825_
.subckt OAI21X1 A=_678_ B=_776_ C=_823_ Y=_826_
.subckt NAND2X1 A=_505_ B=_826_ Y=_827_
.subckt MUX2X1 A=PC.ULA_OUT[6] B=PC.PC_STACK[1][6] S=_473_ Y=_828_
.subckt OAI21X1 A=_466_ B=_828_ C=_827_ Y=_829_
.subckt OR2X2 A=_829_ B=_825_ Y=_830_
.subckt AND2X2 A=_830_ B=_409_ Y=_831_
.subckt OR2X2 A=_822_ B=_831_ Y=_399_[6]
.subckt INVX1 A=PC.PC_STACK[1][7] Y=_832_
.subckt NOR2X1 A=_643_ B=_832_ Y=_833_
.subckt NOR2X1 A=_473_ B=_832_ Y=_834_
.subckt AND2X2 A=_606_ B=_473_ Y=_835_
.subckt OR2X2 A=_834_ B=_835_ Y=_836_
.subckt AND2X2 A=_836_ B=_456_ Y=_837_
.subckt NOR2X1 A=_776_ B=_612_ Y=_838_
.subckt OAI21X1 A=_834_ B=_838_ C=_523_ Y=_839_
.subckt AOI21X1 A=INTERRUPT_ch[7] B=_473_ C=_834_ Y=_840_
.subckt OAI21X1 A=_463_ B=_840_ C=_839_ Y=_841_
.subckt OR2X2 A=_841_ B=_837_ Y=_842_
.subckt AND2X2 A=_842_ B=_409_ Y=_843_
.subckt OR2X2 A=_833_ B=_843_ Y=_399_[7]
.subckt INVX1 A=IDATA_CORE_out[0] Y=_844_
.subckt INVX1 A=PC.delay[1] Y=_845_
.subckt NAND3X1 A=_408_ B=_404_ C=_845_ Y=_846_
.subckt NOR2X1 A=_846_ B=_844_ Y=CORE_InstructionIN[0]
.subckt INVX1 A=IDATA_CORE_out[1] Y=_847_
.subckt NOR2X1 A=_846_ B=_847_ Y=CORE_InstructionIN[1]
.subckt INVX1 A=IDATA_CORE_out[2] Y=_848_
.subckt NOR2X1 A=_846_ B=_848_ Y=CORE_InstructionIN[2]
.subckt INVX1 A=IDATA_CORE_out[3] Y=_849_
.subckt NOR2X1 A=_846_ B=_849_ Y=CORE_InstructionIN[3]
.subckt INVX1 A=IDATA_CORE_out[4] Y=_850_
.subckt NOR2X1 A=_846_ B=_850_ Y=CORE_InstructionIN[4]
.subckt INVX1 A=IDATA_CORE_out[5] Y=_851_
.subckt NOR2X1 A=_846_ B=_851_ Y=CORE_InstructionIN[5]
.subckt INVX1 A=IDATA_CORE_out[6] Y=_852_
.subckt NOR2X1 A=_846_ B=_852_ Y=CORE_InstructionIN[6]
.subckt INVX1 A=IDATA_CORE_out[7] Y=_853_
.subckt NOR2X1 A=_846_ B=_853_ Y=CORE_InstructionIN[7]
.subckt INVX1 A=IDATA_CORE_out[8] Y=_854_
.subckt NOR2X1 A=_846_ B=_854_ Y=CORE_InstructionIN[8]
.subckt INVX1 A=IDATA_CORE_out[9] Y=_855_
.subckt NOR2X1 A=_846_ B=_855_ Y=CORE_InstructionIN[9]
.subckt INVX1 A=IDATA_CORE_out[10] Y=_856_
.subckt NOR2X1 A=_846_ B=_856_ Y=CORE_InstructionIN[10]
.subckt INVX1 A=IDATA_CORE_out[11] Y=_857_
.subckt NOR2X1 A=_846_ B=_857_ Y=CORE_InstructionIN[11]
.subckt INVX1 A=IDATA_CORE_out[12] Y=_858_
.subckt NOR2X1 A=_846_ B=_858_ Y=CORE_InstructionIN[12]
.subckt INVX1 A=IDATA_CORE_out[13] Y=_859_
.subckt NOR2X1 A=_846_ B=_859_ Y=CORE_InstructionIN[13]
.subckt INVX1 A=IDATA_CORE_out[14] Y=_860_
.subckt NOR2X1 A=_846_ B=_860_ Y=CORE_InstructionIN[14]
.subckt INVX1 A=IDATA_CORE_out[15] Y=_861_
.subckt NOR2X1 A=_846_ B=_861_ Y=CORE_InstructionIN[15]
.subckt NAND2X1 A=clk B=_404_ Y=_862_
.subckt NOR2X1 A=_407_ B=_862_ Y=_147_
.subckt DFFPOSX1 CLK=clk D=_403_[0] Q=PC.delay[0]
.subckt DFFPOSX1 CLK=clk D=_403_[1] Q=PC.delay[1]
.subckt DFFPOSX1 CLK=clk D=_402_[0] Q=PC.PC_pointer[0]
.subckt DFFPOSX1 CLK=clk D=_402_[1] Q=PC.PC_pointer[1]
.subckt DFFPOSX1 CLK=clk D=_396_[0] Q=PC.ADDR_stack[0][0]
.subckt DFFPOSX1 CLK=clk D=_396_[1] Q=PC.ADDR_stack[0][1]
.subckt DFFPOSX1 CLK=clk D=_396_[2] Q=PC.ADDR_stack[0][2]
.subckt DFFPOSX1 CLK=clk D=_396_[3] Q=PC.ADDR_stack[0][3]
.subckt DFFPOSX1 CLK=clk D=_396_[4] Q=PC.ADDR_stack[0][4]
.subckt DFFPOSX1 CLK=clk D=_396_[5] Q=PC.ADDR_stack[0][5]
.subckt DFFPOSX1 CLK=clk D=_396_[6] Q=PC.ADDR_stack[0][6]
.subckt DFFPOSX1 CLK=clk D=_396_[7] Q=PC.ADDR_stack[0][7]
.subckt DFFPOSX1 CLK=clk D=_397_[0] Q=PC.ADDR_stack[1][0]
.subckt DFFPOSX1 CLK=clk D=_397_[1] Q=PC.ADDR_stack[1][1]
.subckt DFFPOSX1 CLK=clk D=_397_[2] Q=PC.ADDR_stack[1][2]
.subckt DFFPOSX1 CLK=clk D=_397_[3] Q=PC.ADDR_stack[1][3]
.subckt DFFPOSX1 CLK=clk D=_397_[4] Q=PC.ADDR_stack[1][4]
.subckt DFFPOSX1 CLK=clk D=_397_[5] Q=PC.ADDR_stack[1][5]
.subckt DFFPOSX1 CLK=clk D=_397_[6] Q=PC.ADDR_stack[1][6]
.subckt DFFPOSX1 CLK=clk D=_397_[7] Q=PC.ADDR_stack[1][7]
.subckt DFFPOSX1 CLK=clk D=_398_[0] Q=PC.PC_STACK[0][0]
.subckt DFFPOSX1 CLK=clk D=_398_[1] Q=PC.PC_STACK[0][1]
.subckt DFFPOSX1 CLK=clk D=_398_[2] Q=PC.PC_STACK[0][2]
.subckt DFFPOSX1 CLK=clk D=_398_[3] Q=PC.PC_STACK[0][3]
.subckt DFFPOSX1 CLK=clk D=_398_[4] Q=PC.PC_STACK[0][4]
.subckt DFFPOSX1 CLK=clk D=_398_[5] Q=PC.PC_STACK[0][5]
.subckt DFFPOSX1 CLK=clk D=_398_[6] Q=PC.PC_STACK[0][6]
.subckt DFFPOSX1 CLK=clk D=_398_[7] Q=PC.PC_STACK[0][7]
.subckt DFFPOSX1 CLK=clk D=_399_[0] Q=PC.PC_STACK[1][0]
.subckt DFFPOSX1 CLK=clk D=_399_[1] Q=PC.PC_STACK[1][1]
.subckt DFFPOSX1 CLK=clk D=_399_[2] Q=PC.PC_STACK[1][2]
.subckt DFFPOSX1 CLK=clk D=_399_[3] Q=PC.PC_STACK[1][3]
.subckt DFFPOSX1 CLK=clk D=_399_[4] Q=PC.PC_STACK[1][4]
.subckt DFFPOSX1 CLK=clk D=_399_[5] Q=PC.PC_STACK[1][5]
.subckt DFFPOSX1 CLK=clk D=_399_[6] Q=PC.PC_STACK[1][6]
.subckt DFFPOSX1 CLK=clk D=_399_[7] Q=PC.PC_STACK[1][7]
.subckt DFFPOSX1 CLK=clk D=_400_[0] Q=PC.PC_STACK[2][0]
.subckt DFFPOSX1 CLK=clk D=_400_[1] Q=PC.PC_STACK[2][1]
.subckt DFFPOSX1 CLK=clk D=_400_[2] Q=PC.PC_STACK[2][2]
.subckt DFFPOSX1 CLK=clk D=_400_[3] Q=PC.PC_STACK[2][3]
.subckt DFFPOSX1 CLK=clk D=_400_[4] Q=PC.PC_STACK[2][4]
.subckt DFFPOSX1 CLK=clk D=_400_[5] Q=PC.PC_STACK[2][5]
.subckt DFFPOSX1 CLK=clk D=_400_[6] Q=PC.PC_STACK[2][6]
.subckt DFFPOSX1 CLK=clk D=_400_[7] Q=PC.PC_STACK[2][7]
.subckt DFFPOSX1 CLK=clk D=_401_[0] Q=PC.PC_STACK[3][0]
.subckt DFFPOSX1 CLK=clk D=_401_[1] Q=PC.PC_STACK[3][1]
.subckt DFFPOSX1 CLK=clk D=_401_[2] Q=PC.PC_STACK[3][2]
.subckt DFFPOSX1 CLK=clk D=_401_[3] Q=PC.PC_STACK[3][3]
.subckt DFFPOSX1 CLK=clk D=_401_[4] Q=PC.PC_STACK[3][4]
.subckt DFFPOSX1 CLK=clk D=_401_[5] Q=PC.PC_STACK[3][5]
.subckt DFFPOSX1 CLK=clk D=_401_[6] Q=PC.PC_STACK[3][6]
.subckt DFFPOSX1 CLK=clk D=_401_[7] Q=PC.PC_STACK[3][7]
.subckt INVX1 A=REG_RD_wb_pipe[0] Y=_1567_
.subckt INVX1 A=INTERRUPT_flag Y=_1568_
.subckt NAND3X1 A=_1568_ B=REG_RFD_exec_pipe[3] C=REG_Write_wb_pipe Y=_1569_
.subckt INVX1 A=REG_RFD_exec_pipe[0] Y=_1570_
.subckt NAND3X1 A=_1570_ B=REG_RFD_exec_pipe[1] C=REG_RFD_exec_pipe[2] Y=_1571_
.subckt NOR2X1 A=_1569_ B=_1571_ Y=_1572_
.subckt INVX1 A=rst Y=_1573_
.subckt NAND2X1 A=REGs.USR_REGS[6][0] B=_1573_ Y=_1574_
.subckt MUX2X1 A=_1567_ B=_1574_ S=_1572_ Y=_863_
.subckt INVX1 A=REG_RD_wb_pipe[1] Y=_1575_
.subckt NAND2X1 A=REGs.USR_REGS[6][1] B=_1573_ Y=_1576_
.subckt MUX2X1 A=_1575_ B=_1576_ S=_1572_ Y=_864_
.subckt INVX1 A=REG_RD_wb_pipe[2] Y=_1577_
.subckt NAND2X1 A=REGs.USR_REGS[6][2] B=_1573_ Y=_1578_
.subckt MUX2X1 A=_1577_ B=_1578_ S=_1572_ Y=_865_
.subckt INVX1 A=REG_RD_wb_pipe[3] Y=_1579_
.subckt NAND2X1 A=REGs.USR_REGS[6][3] B=_1573_ Y=_1580_
.subckt MUX2X1 A=_1579_ B=_1580_ S=_1572_ Y=_866_
.subckt INVX1 A=REG_RD_wb_pipe[4] Y=_1581_
.subckt NAND2X1 A=REGs.USR_REGS[6][4] B=_1573_ Y=_1582_
.subckt MUX2X1 A=_1581_ B=_1582_ S=_1572_ Y=_867_
.subckt INVX1 A=REG_RD_wb_pipe[5] Y=_1583_
.subckt NAND2X1 A=REGs.USR_REGS[6][5] B=_1573_ Y=_1584_
.subckt MUX2X1 A=_1583_ B=_1584_ S=_1572_ Y=_868_
.subckt INVX1 A=REG_RD_wb_pipe[6] Y=_1585_
.subckt NAND2X1 A=REGs.USR_REGS[6][6] B=_1573_ Y=_1586_
.subckt MUX2X1 A=_1585_ B=_1586_ S=_1572_ Y=_869_
.subckt INVX1 A=REG_RD_wb_pipe[7] Y=_1587_
.subckt NAND2X1 A=REGs.USR_REGS[6][7] B=_1573_ Y=_1588_
.subckt MUX2X1 A=_1587_ B=_1588_ S=_1572_ Y=_870_
.subckt INVX1 A=REG_RD_wb_pipe[8] Y=_1589_
.subckt NAND2X1 A=REGs.USR_REGS[6][8] B=_1573_ Y=_1590_
.subckt MUX2X1 A=_1589_ B=_1590_ S=_1572_ Y=_871_
.subckt INVX1 A=REG_RD_wb_pipe[9] Y=_1591_
.subckt NAND2X1 A=REGs.USR_REGS[6][9] B=_1573_ Y=_1592_
.subckt MUX2X1 A=_1591_ B=_1592_ S=_1572_ Y=_872_
.subckt INVX1 A=REG_RD_wb_pipe[10] Y=_1593_
.subckt NAND2X1 A=REGs.USR_REGS[6][10] B=_1573_ Y=_1594_
.subckt MUX2X1 A=_1593_ B=_1594_ S=_1572_ Y=_873_
.subckt INVX1 A=REG_RD_wb_pipe[11] Y=_1595_
.subckt NAND2X1 A=REGs.USR_REGS[6][11] B=_1573_ Y=_1596_
.subckt MUX2X1 A=_1595_ B=_1596_ S=_1572_ Y=_874_
.subckt INVX1 A=REG_RD_wb_pipe[12] Y=_1597_
.subckt NAND2X1 A=REGs.USR_REGS[6][12] B=_1573_ Y=_1598_
.subckt MUX2X1 A=_1597_ B=_1598_ S=_1572_ Y=_875_
.subckt INVX1 A=REG_RD_wb_pipe[13] Y=_1599_
.subckt NAND2X1 A=REGs.USR_REGS[6][13] B=_1573_ Y=_1600_
.subckt MUX2X1 A=_1599_ B=_1600_ S=_1572_ Y=_876_
.subckt INVX1 A=REG_RD_wb_pipe[14] Y=_1601_
.subckt NAND2X1 A=REGs.USR_REGS[6][14] B=_1573_ Y=_1602_
.subckt MUX2X1 A=_1601_ B=_1602_ S=_1572_ Y=_877_
.subckt INVX1 A=REG_RD_wb_pipe[15] Y=_1603_
.subckt NAND2X1 A=REGs.USR_REGS[6][15] B=_1573_ Y=_1604_
.subckt MUX2X1 A=_1603_ B=_1604_ S=_1572_ Y=_878_
.subckt INVX1 A=REG_RD_wb_pipe[16] Y=_1605_
.subckt NAND2X1 A=REGs.USR_REGS[6][16] B=_1573_ Y=_1606_
.subckt MUX2X1 A=_1605_ B=_1606_ S=_1572_ Y=_879_
.subckt INVX1 A=REG_RD_wb_pipe[17] Y=_1607_
.subckt NAND2X1 A=REGs.USR_REGS[6][17] B=_1573_ Y=_1608_
.subckt MUX2X1 A=_1607_ B=_1608_ S=_1572_ Y=_880_
.subckt INVX1 A=REG_RD_wb_pipe[18] Y=_1609_
.subckt NAND2X1 A=REGs.USR_REGS[6][18] B=_1573_ Y=_1610_
.subckt MUX2X1 A=_1609_ B=_1610_ S=_1572_ Y=_881_
.subckt INVX1 A=REG_RD_wb_pipe[19] Y=_1611_
.subckt NAND2X1 A=REGs.USR_REGS[6][19] B=_1573_ Y=_1612_
.subckt MUX2X1 A=_1611_ B=_1612_ S=_1572_ Y=_882_
.subckt INVX1 A=REG_RD_wb_pipe[20] Y=_1613_
.subckt NAND2X1 A=REGs.USR_REGS[6][20] B=_1573_ Y=_1614_
.subckt MUX2X1 A=_1613_ B=_1614_ S=_1572_ Y=_883_
.subckt INVX1 A=REG_RD_wb_pipe[21] Y=_1615_
.subckt NAND2X1 A=REGs.USR_REGS[6][21] B=_1573_ Y=_1616_
.subckt MUX2X1 A=_1615_ B=_1616_ S=_1572_ Y=_884_
.subckt INVX1 A=REG_RD_wb_pipe[22] Y=_1617_
.subckt NAND2X1 A=REGs.USR_REGS[6][22] B=_1573_ Y=_1618_
.subckt MUX2X1 A=_1617_ B=_1618_ S=_1572_ Y=_885_
.subckt INVX1 A=REG_RD_wb_pipe[23] Y=_1619_
.subckt NAND2X1 A=REGs.USR_REGS[6][23] B=_1573_ Y=_1620_
.subckt MUX2X1 A=_1619_ B=_1620_ S=_1572_ Y=_886_
.subckt INVX1 A=REG_RD_wb_pipe[24] Y=_1621_
.subckt NAND2X1 A=REGs.USR_REGS[6][24] B=_1573_ Y=_1622_
.subckt MUX2X1 A=_1621_ B=_1622_ S=_1572_ Y=_887_
.subckt INVX1 A=REG_RD_wb_pipe[25] Y=_1623_
.subckt NAND2X1 A=REGs.USR_REGS[6][25] B=_1573_ Y=_1624_
.subckt MUX2X1 A=_1623_ B=_1624_ S=_1572_ Y=_888_
.subckt INVX1 A=REG_RD_wb_pipe[26] Y=_1625_
.subckt NAND2X1 A=REGs.USR_REGS[6][26] B=_1573_ Y=_1626_
.subckt MUX2X1 A=_1625_ B=_1626_ S=_1572_ Y=_889_
.subckt INVX1 A=REG_RD_wb_pipe[27] Y=_1627_
.subckt NAND2X1 A=REGs.USR_REGS[6][27] B=_1573_ Y=_1628_
.subckt MUX2X1 A=_1627_ B=_1628_ S=_1572_ Y=_890_
.subckt INVX1 A=REG_RD_wb_pipe[28] Y=_1629_
.subckt NAND2X1 A=REGs.USR_REGS[6][28] B=_1573_ Y=_1630_
.subckt MUX2X1 A=_1629_ B=_1630_ S=_1572_ Y=_891_
.subckt INVX1 A=REG_RD_wb_pipe[29] Y=_1631_
.subckt NAND2X1 A=REGs.USR_REGS[6][29] B=_1573_ Y=_1632_
.subckt MUX2X1 A=_1631_ B=_1632_ S=_1572_ Y=_892_
.subckt INVX1 A=REG_RD_wb_pipe[30] Y=_1633_
.subckt NAND2X1 A=REGs.USR_REGS[6][30] B=_1573_ Y=_1634_
.subckt MUX2X1 A=_1633_ B=_1634_ S=_1572_ Y=_893_
.subckt INVX1 A=REG_RD_wb_pipe[31] Y=_1635_
.subckt NAND2X1 A=REGs.USR_REGS[6][31] B=_1573_ Y=_1636_
.subckt MUX2X1 A=_1635_ B=_1636_ S=_1572_ Y=_894_
.subckt INVX1 A=REG_RFD_exec_pipe[3] Y=_1637_
.subckt INVX1 A=REG_Write_wb_pipe Y=_1638_
.subckt NOR3X1 A=_1637_ B=INTERRUPT_flag C=_1638_ Y=_1639_
.subckt OR2X2 A=REG_RFD_exec_pipe[1] B=REG_RFD_exec_pipe[2] Y=_1640_
.subckt INVX1 A=_1640_ Y=_1641_
.subckt NAND3X1 A=_1639_ B=_1570_ C=_1641_ Y=_1642_
.subckt NAND2X1 A=REGs.USR_REGS[0][0] B=_1573_ Y=_1643_
.subckt MUX2X1 A=_1643_ B=_1567_ S=_1642_ Y=_895_
.subckt NAND2X1 A=REGs.USR_REGS[0][1] B=_1573_ Y=_1644_
.subckt MUX2X1 A=_1644_ B=_1575_ S=_1642_ Y=_896_
.subckt NAND2X1 A=REGs.USR_REGS[0][2] B=_1573_ Y=_1645_
.subckt MUX2X1 A=_1645_ B=_1577_ S=_1642_ Y=_897_
.subckt NAND2X1 A=REGs.USR_REGS[0][3] B=_1573_ Y=_1646_
.subckt MUX2X1 A=_1646_ B=_1579_ S=_1642_ Y=_898_
.subckt NAND2X1 A=REGs.USR_REGS[0][4] B=_1573_ Y=_1647_
.subckt MUX2X1 A=_1647_ B=_1581_ S=_1642_ Y=_899_
.subckt NAND2X1 A=REGs.USR_REGS[0][5] B=_1573_ Y=_1648_
.subckt MUX2X1 A=_1648_ B=_1583_ S=_1642_ Y=_900_
.subckt NAND2X1 A=REGs.USR_REGS[0][6] B=_1573_ Y=_1649_
.subckt MUX2X1 A=_1649_ B=_1585_ S=_1642_ Y=_901_
.subckt NAND2X1 A=REGs.USR_REGS[0][7] B=_1573_ Y=_1650_
.subckt MUX2X1 A=_1650_ B=_1587_ S=_1642_ Y=_902_
.subckt NAND2X1 A=REGs.USR_REGS[0][8] B=_1573_ Y=_1651_
.subckt MUX2X1 A=_1651_ B=_1589_ S=_1642_ Y=_903_
.subckt NAND2X1 A=REGs.USR_REGS[0][9] B=_1573_ Y=_1652_
.subckt MUX2X1 A=_1652_ B=_1591_ S=_1642_ Y=_904_
.subckt NAND2X1 A=REGs.USR_REGS[0][10] B=_1573_ Y=_1653_
.subckt MUX2X1 A=_1653_ B=_1593_ S=_1642_ Y=_905_
.subckt NAND2X1 A=REGs.USR_REGS[0][11] B=_1573_ Y=_1654_
.subckt MUX2X1 A=_1654_ B=_1595_ S=_1642_ Y=_906_
.subckt NAND2X1 A=REGs.USR_REGS[0][12] B=_1573_ Y=_1655_
.subckt MUX2X1 A=_1655_ B=_1597_ S=_1642_ Y=_907_
.subckt NAND2X1 A=REGs.USR_REGS[0][13] B=_1573_ Y=_1656_
.subckt MUX2X1 A=_1656_ B=_1599_ S=_1642_ Y=_908_
.subckt NAND2X1 A=REGs.USR_REGS[0][14] B=_1573_ Y=_1657_
.subckt MUX2X1 A=_1657_ B=_1601_ S=_1642_ Y=_909_
.subckt NAND2X1 A=REGs.USR_REGS[0][15] B=_1573_ Y=_1658_
.subckt MUX2X1 A=_1658_ B=_1603_ S=_1642_ Y=_910_
.subckt NAND2X1 A=REGs.USR_REGS[0][16] B=_1573_ Y=_1659_
.subckt MUX2X1 A=_1659_ B=_1605_ S=_1642_ Y=_911_
.subckt NAND2X1 A=REGs.USR_REGS[0][17] B=_1573_ Y=_1660_
.subckt MUX2X1 A=_1660_ B=_1607_ S=_1642_ Y=_912_
.subckt NAND2X1 A=REGs.USR_REGS[0][18] B=_1573_ Y=_1661_
.subckt MUX2X1 A=_1661_ B=_1609_ S=_1642_ Y=_913_
.subckt NAND2X1 A=REGs.USR_REGS[0][19] B=_1573_ Y=_1662_
.subckt MUX2X1 A=_1662_ B=_1611_ S=_1642_ Y=_914_
.subckt NAND2X1 A=REGs.USR_REGS[0][20] B=_1573_ Y=_1663_
.subckt MUX2X1 A=_1663_ B=_1613_ S=_1642_ Y=_915_
.subckt NAND2X1 A=REGs.USR_REGS[0][21] B=_1573_ Y=_1664_
.subckt MUX2X1 A=_1664_ B=_1615_ S=_1642_ Y=_916_
.subckt NAND2X1 A=REGs.USR_REGS[0][22] B=_1573_ Y=_1665_
.subckt MUX2X1 A=_1665_ B=_1617_ S=_1642_ Y=_917_
.subckt NAND2X1 A=REGs.USR_REGS[0][23] B=_1573_ Y=_1666_
.subckt MUX2X1 A=_1666_ B=_1619_ S=_1642_ Y=_918_
.subckt NAND2X1 A=REGs.USR_REGS[0][24] B=_1573_ Y=_1667_
.subckt MUX2X1 A=_1667_ B=_1621_ S=_1642_ Y=_919_
.subckt NAND2X1 A=REGs.USR_REGS[0][25] B=_1573_ Y=_1668_
.subckt MUX2X1 A=_1668_ B=_1623_ S=_1642_ Y=_920_
.subckt NAND2X1 A=REGs.USR_REGS[0][26] B=_1573_ Y=_1669_
.subckt MUX2X1 A=_1669_ B=_1625_ S=_1642_ Y=_921_
.subckt NAND2X1 A=REGs.USR_REGS[0][27] B=_1573_ Y=_1670_
.subckt MUX2X1 A=_1670_ B=_1627_ S=_1642_ Y=_922_
.subckt NAND2X1 A=REGs.USR_REGS[0][28] B=_1573_ Y=_1671_
.subckt MUX2X1 A=_1671_ B=_1629_ S=_1642_ Y=_923_
.subckt NAND2X1 A=REGs.USR_REGS[0][29] B=_1573_ Y=_1672_
.subckt MUX2X1 A=_1672_ B=_1631_ S=_1642_ Y=_924_
.subckt NAND2X1 A=REGs.USR_REGS[0][30] B=_1573_ Y=_1673_
.subckt MUX2X1 A=_1673_ B=_1633_ S=_1642_ Y=_925_
.subckt NAND2X1 A=REGs.USR_REGS[0][31] B=_1573_ Y=_1674_
.subckt MUX2X1 A=_1674_ B=_1635_ S=_1642_ Y=_926_
.subckt INVX1 A=CORE_REG_RF2[3] Y=_1675_
.subckt AND2X2 A=_1675_ B=CORE_REG_RF2[2] Y=_1676_
.subckt NOR2X1 A=CORE_REG_RF2[1] B=CORE_REG_RF2[0] Y=_1677_
.subckt AND2X2 A=_1676_ B=_1677_ Y=_1678_
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][0] Y=_1679_
.subckt INVX1 A=CORE_REG_RF2[1] Y=_1680_
.subckt AND2X2 A=_1680_ B=CORE_REG_RF2[0] Y=_1681_
.subckt AND2X2 A=_1676_ B=_1681_ Y=_1682_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][0] Y=_1683_
.subckt OR2X2 A=_1679_ B=_1683_ Y=_1684_
.subckt INVX1 A=CORE_REG_RF2[0] Y=_1685_
.subckt AND2X2 A=_1685_ B=CORE_REG_RF2[1] Y=_1686_
.subckt AND2X2 A=_1676_ B=_1686_ Y=_1687_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][0] Y=_1688_
.subckt AND2X2 A=CORE_REG_RF2[1] B=CORE_REG_RF2[0] Y=_1689_
.subckt AND2X2 A=_1676_ B=_1689_ Y=_1690_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][0] Y=_1691_
.subckt OR2X2 A=_1691_ B=_1688_ Y=_1692_
.subckt OR2X2 A=_1684_ B=_1692_ Y=_1693_
.subckt NOR2X1 A=CORE_REG_RF2[3] B=CORE_REG_RF2[2] Y=_1694_
.subckt AND2X2 A=_1681_ B=_1694_ Y=_1695_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][0] Y=_1696_
.subckt AND2X2 A=_1694_ B=_1689_ Y=_1697_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][0] Y=_1698_
.subckt AND2X2 A=_1686_ B=_1694_ Y=_1699_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][0] Y=_1700_
.subckt OR2X2 A=_1698_ B=_1700_ Y=_1701_
.subckt OR2X2 A=_1696_ B=_1701_ Y=_1702_
.subckt OR2X2 A=_1702_ B=_1693_ Y=_1703_
.subckt AND2X2 A=CORE_REG_RF2[3] B=CORE_REG_RF2[2] Y=_1704_
.subckt AND2X2 A=_1681_ B=_1704_ Y=_1705_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][0] Y=_1706_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][0] B=_1568_ Y=_1707_
.subckt AND2X2 A=_1707_ B=_1706_ Y=_1708_
.subckt AND2X2 A=_1708_ B=_1705_ Y=_1709_
.subckt AND2X2 A=_1677_ B=_1704_ Y=_1710_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][0] Y=_1711_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][0] B=_1568_ Y=_1712_
.subckt AND2X2 A=_1712_ B=_1711_ Y=_1713_
.subckt AND2X2 A=_1713_ B=_1710_ Y=_1714_
.subckt OR2X2 A=_1714_ B=_1709_ Y=_1715_
.subckt AND2X2 A=_1686_ B=_1704_ Y=_1716_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][0] Y=_1717_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][0] B=_1568_ Y=_1718_
.subckt AND2X2 A=_1718_ B=_1717_ Y=_1719_
.subckt AND2X2 A=_1719_ B=_1716_ Y=_1720_
.subckt AND2X2 A=_1689_ B=_1704_ Y=_1721_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][0] Y=_1722_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][0] B=_1568_ Y=_1723_
.subckt AND2X2 A=_1723_ B=_1722_ Y=_1724_
.subckt AND2X2 A=_1724_ B=_1721_ Y=_1725_
.subckt OR2X2 A=_1725_ B=_1720_ Y=_1726_
.subckt OR2X2 A=_1715_ B=_1726_ Y=_1727_
.subckt INVX1 A=CORE_REG_RF2[2] Y=_1728_
.subckt AND2X2 A=_1728_ B=CORE_REG_RF2[3] Y=_1729_
.subckt AND2X2 A=_1729_ B=_1677_ Y=_1730_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][0] Y=_1731_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][0] B=_1568_ Y=_1732_
.subckt AND2X2 A=_1732_ B=_1731_ Y=_1733_
.subckt AND2X2 A=_1730_ B=_1733_ Y=_1734_
.subckt AND2X2 A=_1681_ B=_1729_ Y=_1735_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][0] Y=_1736_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][0] B=_1568_ Y=_1737_
.subckt AND2X2 A=_1737_ B=_1736_ Y=_1738_
.subckt AND2X2 A=_1735_ B=_1738_ Y=_1739_
.subckt OR2X2 A=_1734_ B=_1739_ Y=_1740_
.subckt AND2X2 A=_1729_ B=_1689_ Y=_1741_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][0] Y=_1742_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][0] B=_1568_ Y=_1743_
.subckt AND2X2 A=_1743_ B=_1742_ Y=_1744_
.subckt AND2X2 A=_1744_ B=_1741_ Y=_1745_
.subckt AND2X2 A=_1729_ B=_1686_ Y=_1746_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][0] Y=_1747_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][0] B=_1568_ Y=_1748_
.subckt AND2X2 A=_1748_ B=_1747_ Y=_1749_
.subckt AND2X2 A=_1746_ B=_1749_ Y=_1750_
.subckt OR2X2 A=_1745_ B=_1750_ Y=_1751_
.subckt OR2X2 A=_1751_ B=_1740_ Y=_1752_
.subckt OR2X2 A=_1727_ B=_1752_ Y=_1753_
.subckt OR2X2 A=_1703_ B=_1753_ Y=REG_B[0]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][1] Y=_1754_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][1] Y=_1755_
.subckt OR2X2 A=_1754_ B=_1755_ Y=_1756_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][1] Y=_1757_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][1] Y=_1758_
.subckt OR2X2 A=_1758_ B=_1757_ Y=_1759_
.subckt OR2X2 A=_1756_ B=_1759_ Y=_1760_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][1] Y=_1761_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][1] Y=_1762_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][1] Y=_1763_
.subckt OR2X2 A=_1762_ B=_1763_ Y=_1764_
.subckt OR2X2 A=_1761_ B=_1764_ Y=_1765_
.subckt OR2X2 A=_1765_ B=_1760_ Y=_1766_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][1] Y=_1767_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][1] B=_1568_ Y=_1768_
.subckt AND2X2 A=_1768_ B=_1767_ Y=_1769_
.subckt AND2X2 A=_1769_ B=_1705_ Y=_1770_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][1] Y=_1771_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][1] B=_1568_ Y=_1772_
.subckt AND2X2 A=_1772_ B=_1771_ Y=_1773_
.subckt AND2X2 A=_1773_ B=_1710_ Y=_1774_
.subckt OR2X2 A=_1774_ B=_1770_ Y=_1775_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][1] Y=_1776_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][1] B=_1568_ Y=_1777_
.subckt AND2X2 A=_1777_ B=_1776_ Y=_1778_
.subckt AND2X2 A=_1778_ B=_1716_ Y=_1779_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][1] Y=_1780_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][1] B=_1568_ Y=_1781_
.subckt AND2X2 A=_1781_ B=_1780_ Y=_1782_
.subckt AND2X2 A=_1782_ B=_1721_ Y=_1783_
.subckt OR2X2 A=_1783_ B=_1779_ Y=_1784_
.subckt OR2X2 A=_1775_ B=_1784_ Y=_1785_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][1] Y=_1786_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][1] B=_1568_ Y=_1787_
.subckt AND2X2 A=_1787_ B=_1786_ Y=_1788_
.subckt AND2X2 A=_1730_ B=_1788_ Y=_1789_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][1] Y=_1790_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][1] B=_1568_ Y=_1791_
.subckt AND2X2 A=_1791_ B=_1790_ Y=_1792_
.subckt AND2X2 A=_1735_ B=_1792_ Y=_1793_
.subckt OR2X2 A=_1789_ B=_1793_ Y=_1794_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][1] Y=_1795_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][1] B=_1568_ Y=_1796_
.subckt AND2X2 A=_1796_ B=_1795_ Y=_1797_
.subckt AND2X2 A=_1797_ B=_1741_ Y=_1798_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][1] Y=_1799_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][1] B=_1568_ Y=_1800_
.subckt AND2X2 A=_1800_ B=_1799_ Y=_1801_
.subckt AND2X2 A=_1746_ B=_1801_ Y=_1802_
.subckt OR2X2 A=_1798_ B=_1802_ Y=_1803_
.subckt OR2X2 A=_1803_ B=_1794_ Y=_1804_
.subckt OR2X2 A=_1785_ B=_1804_ Y=_1805_
.subckt OR2X2 A=_1766_ B=_1805_ Y=REG_B[1]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][2] Y=_1806_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][2] Y=_1807_
.subckt OR2X2 A=_1806_ B=_1807_ Y=_1808_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][2] Y=_1809_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][2] Y=_1810_
.subckt OR2X2 A=_1810_ B=_1809_ Y=_1811_
.subckt OR2X2 A=_1808_ B=_1811_ Y=_1812_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][2] Y=_1813_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][2] Y=_1814_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][2] Y=_1815_
.subckt OR2X2 A=_1814_ B=_1815_ Y=_1816_
.subckt OR2X2 A=_1813_ B=_1816_ Y=_1817_
.subckt OR2X2 A=_1817_ B=_1812_ Y=_1818_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][2] Y=_1819_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][2] B=_1568_ Y=_1820_
.subckt AND2X2 A=_1820_ B=_1819_ Y=_1821_
.subckt AND2X2 A=_1821_ B=_1705_ Y=_1822_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][2] Y=_1823_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][2] B=_1568_ Y=_1824_
.subckt AND2X2 A=_1824_ B=_1823_ Y=_1825_
.subckt AND2X2 A=_1825_ B=_1710_ Y=_1826_
.subckt OR2X2 A=_1826_ B=_1822_ Y=_1827_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][2] Y=_1828_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][2] B=_1568_ Y=_1829_
.subckt AND2X2 A=_1829_ B=_1828_ Y=_1830_
.subckt AND2X2 A=_1830_ B=_1716_ Y=_1831_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][2] Y=_1832_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][2] B=_1568_ Y=_1833_
.subckt AND2X2 A=_1833_ B=_1832_ Y=_1834_
.subckt AND2X2 A=_1834_ B=_1721_ Y=_1835_
.subckt OR2X2 A=_1835_ B=_1831_ Y=_1836_
.subckt OR2X2 A=_1827_ B=_1836_ Y=_1837_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][2] Y=_1838_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][2] B=_1568_ Y=_1839_
.subckt AND2X2 A=_1839_ B=_1838_ Y=_1840_
.subckt AND2X2 A=_1730_ B=_1840_ Y=_1841_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][2] Y=_1842_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][2] B=_1568_ Y=_1843_
.subckt AND2X2 A=_1843_ B=_1842_ Y=_1844_
.subckt AND2X2 A=_1735_ B=_1844_ Y=_1845_
.subckt OR2X2 A=_1841_ B=_1845_ Y=_1846_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][2] Y=_1847_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][2] B=_1568_ Y=_1848_
.subckt AND2X2 A=_1848_ B=_1847_ Y=_1849_
.subckt AND2X2 A=_1849_ B=_1741_ Y=_1850_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][2] Y=_1851_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][2] B=_1568_ Y=_1852_
.subckt AND2X2 A=_1852_ B=_1851_ Y=_1853_
.subckt AND2X2 A=_1746_ B=_1853_ Y=_1854_
.subckt OR2X2 A=_1850_ B=_1854_ Y=_1855_
.subckt OR2X2 A=_1855_ B=_1846_ Y=_1856_
.subckt OR2X2 A=_1837_ B=_1856_ Y=_1857_
.subckt OR2X2 A=_1818_ B=_1857_ Y=REG_B[2]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][3] Y=_1858_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][3] Y=_1859_
.subckt OR2X2 A=_1858_ B=_1859_ Y=_1860_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][3] Y=_1861_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][3] Y=_1862_
.subckt OR2X2 A=_1862_ B=_1861_ Y=_1863_
.subckt OR2X2 A=_1860_ B=_1863_ Y=_1864_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][3] Y=_1865_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][3] Y=_1866_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][3] Y=_1867_
.subckt OR2X2 A=_1866_ B=_1867_ Y=_1868_
.subckt OR2X2 A=_1865_ B=_1868_ Y=_1869_
.subckt OR2X2 A=_1869_ B=_1864_ Y=_1870_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][3] Y=_1871_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][3] B=_1568_ Y=_1872_
.subckt AND2X2 A=_1872_ B=_1871_ Y=_1873_
.subckt AND2X2 A=_1873_ B=_1705_ Y=_1874_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][3] Y=_1875_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][3] B=_1568_ Y=_1876_
.subckt AND2X2 A=_1876_ B=_1875_ Y=_1877_
.subckt AND2X2 A=_1877_ B=_1710_ Y=_1878_
.subckt OR2X2 A=_1878_ B=_1874_ Y=_1879_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][3] Y=_1880_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][3] B=_1568_ Y=_1881_
.subckt AND2X2 A=_1881_ B=_1880_ Y=_1882_
.subckt AND2X2 A=_1882_ B=_1716_ Y=_1883_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][3] Y=_1884_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][3] B=_1568_ Y=_1885_
.subckt AND2X2 A=_1885_ B=_1884_ Y=_1886_
.subckt AND2X2 A=_1886_ B=_1721_ Y=_1887_
.subckt OR2X2 A=_1887_ B=_1883_ Y=_1888_
.subckt OR2X2 A=_1879_ B=_1888_ Y=_1889_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][3] Y=_1890_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][3] B=_1568_ Y=_1891_
.subckt AND2X2 A=_1891_ B=_1890_ Y=_1892_
.subckt AND2X2 A=_1730_ B=_1892_ Y=_1893_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][3] Y=_1894_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][3] B=_1568_ Y=_1895_
.subckt AND2X2 A=_1895_ B=_1894_ Y=_1896_
.subckt AND2X2 A=_1735_ B=_1896_ Y=_1897_
.subckt OR2X2 A=_1893_ B=_1897_ Y=_1898_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][3] Y=_1899_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][3] B=_1568_ Y=_1900_
.subckt AND2X2 A=_1900_ B=_1899_ Y=_1901_
.subckt AND2X2 A=_1901_ B=_1741_ Y=_1902_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][3] Y=_1903_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][3] B=_1568_ Y=_1904_
.subckt AND2X2 A=_1904_ B=_1903_ Y=_1905_
.subckt AND2X2 A=_1746_ B=_1905_ Y=_1906_
.subckt OR2X2 A=_1902_ B=_1906_ Y=_1907_
.subckt OR2X2 A=_1907_ B=_1898_ Y=_1908_
.subckt OR2X2 A=_1889_ B=_1908_ Y=_1909_
.subckt OR2X2 A=_1870_ B=_1909_ Y=REG_B[3]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][4] Y=_1910_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][4] Y=_1911_
.subckt OR2X2 A=_1910_ B=_1911_ Y=_1912_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][4] Y=_1913_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][4] Y=_1914_
.subckt OR2X2 A=_1914_ B=_1913_ Y=_1915_
.subckt OR2X2 A=_1912_ B=_1915_ Y=_1916_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][4] Y=_1917_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][4] Y=_1918_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][4] Y=_1919_
.subckt OR2X2 A=_1918_ B=_1919_ Y=_1920_
.subckt OR2X2 A=_1917_ B=_1920_ Y=_1921_
.subckt OR2X2 A=_1921_ B=_1916_ Y=_1922_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][4] Y=_1923_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][4] B=_1568_ Y=_1924_
.subckt AND2X2 A=_1924_ B=_1923_ Y=_1925_
.subckt AND2X2 A=_1925_ B=_1705_ Y=_1926_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][4] Y=_1927_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][4] B=_1568_ Y=_1928_
.subckt AND2X2 A=_1928_ B=_1927_ Y=_1929_
.subckt AND2X2 A=_1929_ B=_1710_ Y=_1930_
.subckt OR2X2 A=_1930_ B=_1926_ Y=_1931_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][4] Y=_1932_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][4] B=_1568_ Y=_1933_
.subckt AND2X2 A=_1933_ B=_1932_ Y=_1934_
.subckt AND2X2 A=_1934_ B=_1716_ Y=_1935_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][4] Y=_1936_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][4] B=_1568_ Y=_1937_
.subckt AND2X2 A=_1937_ B=_1936_ Y=_1938_
.subckt AND2X2 A=_1938_ B=_1721_ Y=_1939_
.subckt OR2X2 A=_1939_ B=_1935_ Y=_1940_
.subckt OR2X2 A=_1931_ B=_1940_ Y=_1941_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][4] Y=_1942_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][4] B=_1568_ Y=_1943_
.subckt AND2X2 A=_1943_ B=_1942_ Y=_1944_
.subckt AND2X2 A=_1730_ B=_1944_ Y=_1945_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][4] Y=_1946_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][4] B=_1568_ Y=_1947_
.subckt AND2X2 A=_1947_ B=_1946_ Y=_1948_
.subckt AND2X2 A=_1735_ B=_1948_ Y=_1949_
.subckt OR2X2 A=_1945_ B=_1949_ Y=_1950_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][4] Y=_1951_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][4] B=_1568_ Y=_1952_
.subckt AND2X2 A=_1952_ B=_1951_ Y=_1953_
.subckt AND2X2 A=_1953_ B=_1741_ Y=_1954_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][4] Y=_1955_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][4] B=_1568_ Y=_1956_
.subckt AND2X2 A=_1956_ B=_1955_ Y=_1957_
.subckt AND2X2 A=_1746_ B=_1957_ Y=_1958_
.subckt OR2X2 A=_1954_ B=_1958_ Y=_1959_
.subckt OR2X2 A=_1959_ B=_1950_ Y=_1960_
.subckt OR2X2 A=_1941_ B=_1960_ Y=_1961_
.subckt OR2X2 A=_1922_ B=_1961_ Y=REG_B[4]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][5] Y=_1962_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][5] Y=_1963_
.subckt OR2X2 A=_1962_ B=_1963_ Y=_1964_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][5] Y=_1965_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][5] Y=_1966_
.subckt OR2X2 A=_1966_ B=_1965_ Y=_1967_
.subckt OR2X2 A=_1964_ B=_1967_ Y=_1968_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][5] Y=_1969_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][5] Y=_1970_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][5] Y=_1971_
.subckt OR2X2 A=_1970_ B=_1971_ Y=_1972_
.subckt OR2X2 A=_1969_ B=_1972_ Y=_1973_
.subckt OR2X2 A=_1973_ B=_1968_ Y=_1974_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][5] Y=_1975_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][5] B=_1568_ Y=_1976_
.subckt AND2X2 A=_1976_ B=_1975_ Y=_1977_
.subckt AND2X2 A=_1977_ B=_1705_ Y=_1978_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][5] Y=_1979_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][5] B=_1568_ Y=_1980_
.subckt AND2X2 A=_1980_ B=_1979_ Y=_1981_
.subckt AND2X2 A=_1981_ B=_1710_ Y=_1982_
.subckt OR2X2 A=_1982_ B=_1978_ Y=_1983_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][5] Y=_1984_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][5] B=_1568_ Y=_1985_
.subckt AND2X2 A=_1985_ B=_1984_ Y=_1986_
.subckt AND2X2 A=_1986_ B=_1716_ Y=_1987_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][5] Y=_1988_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][5] B=_1568_ Y=_1989_
.subckt AND2X2 A=_1989_ B=_1988_ Y=_1990_
.subckt AND2X2 A=_1990_ B=_1721_ Y=_1991_
.subckt OR2X2 A=_1991_ B=_1987_ Y=_1992_
.subckt OR2X2 A=_1983_ B=_1992_ Y=_1993_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][5] Y=_1994_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][5] B=_1568_ Y=_1995_
.subckt AND2X2 A=_1995_ B=_1994_ Y=_1996_
.subckt AND2X2 A=_1730_ B=_1996_ Y=_1997_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][5] Y=_1998_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][5] B=_1568_ Y=_1999_
.subckt AND2X2 A=_1999_ B=_1998_ Y=_2000_
.subckt AND2X2 A=_1735_ B=_2000_ Y=_2001_
.subckt OR2X2 A=_1997_ B=_2001_ Y=_2002_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][5] Y=_2003_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][5] B=_1568_ Y=_2004_
.subckt AND2X2 A=_2004_ B=_2003_ Y=_2005_
.subckt AND2X2 A=_2005_ B=_1741_ Y=_2006_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][5] Y=_2007_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][5] B=_1568_ Y=_2008_
.subckt AND2X2 A=_2008_ B=_2007_ Y=_2009_
.subckt AND2X2 A=_1746_ B=_2009_ Y=_2010_
.subckt OR2X2 A=_2006_ B=_2010_ Y=_2011_
.subckt OR2X2 A=_2011_ B=_2002_ Y=_2012_
.subckt OR2X2 A=_1993_ B=_2012_ Y=_2013_
.subckt OR2X2 A=_1974_ B=_2013_ Y=REG_B[5]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][6] Y=_2014_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][6] Y=_2015_
.subckt OR2X2 A=_2014_ B=_2015_ Y=_2016_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][6] Y=_2017_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][6] Y=_2018_
.subckt OR2X2 A=_2018_ B=_2017_ Y=_2019_
.subckt OR2X2 A=_2016_ B=_2019_ Y=_2020_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][6] Y=_2021_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][6] Y=_2022_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][6] Y=_2023_
.subckt OR2X2 A=_2022_ B=_2023_ Y=_2024_
.subckt OR2X2 A=_2021_ B=_2024_ Y=_2025_
.subckt OR2X2 A=_2025_ B=_2020_ Y=_2026_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][6] Y=_2027_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][6] B=_1568_ Y=_2028_
.subckt AND2X2 A=_2028_ B=_2027_ Y=_2029_
.subckt AND2X2 A=_2029_ B=_1705_ Y=_2030_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][6] Y=_2031_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][6] B=_1568_ Y=_2032_
.subckt AND2X2 A=_2032_ B=_2031_ Y=_2033_
.subckt AND2X2 A=_2033_ B=_1710_ Y=_2034_
.subckt OR2X2 A=_2034_ B=_2030_ Y=_2035_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][6] Y=_2036_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][6] B=_1568_ Y=_2037_
.subckt AND2X2 A=_2037_ B=_2036_ Y=_2038_
.subckt AND2X2 A=_2038_ B=_1716_ Y=_2039_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][6] Y=_2040_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][6] B=_1568_ Y=_2041_
.subckt AND2X2 A=_2041_ B=_2040_ Y=_2042_
.subckt AND2X2 A=_2042_ B=_1721_ Y=_2043_
.subckt OR2X2 A=_2043_ B=_2039_ Y=_2044_
.subckt OR2X2 A=_2035_ B=_2044_ Y=_2045_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][6] Y=_2046_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][6] B=_1568_ Y=_2047_
.subckt AND2X2 A=_2047_ B=_2046_ Y=_2048_
.subckt AND2X2 A=_1730_ B=_2048_ Y=_2049_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][6] Y=_2050_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][6] B=_1568_ Y=_2051_
.subckt AND2X2 A=_2051_ B=_2050_ Y=_2052_
.subckt AND2X2 A=_1735_ B=_2052_ Y=_2053_
.subckt OR2X2 A=_2049_ B=_2053_ Y=_2054_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][6] Y=_2055_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][6] B=_1568_ Y=_2056_
.subckt AND2X2 A=_2056_ B=_2055_ Y=_2057_
.subckt AND2X2 A=_2057_ B=_1741_ Y=_2058_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][6] Y=_2059_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][6] B=_1568_ Y=_2060_
.subckt AND2X2 A=_2060_ B=_2059_ Y=_2061_
.subckt AND2X2 A=_1746_ B=_2061_ Y=_2062_
.subckt OR2X2 A=_2058_ B=_2062_ Y=_2063_
.subckt OR2X2 A=_2063_ B=_2054_ Y=_2064_
.subckt OR2X2 A=_2045_ B=_2064_ Y=_2065_
.subckt OR2X2 A=_2026_ B=_2065_ Y=REG_B[6]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][7] Y=_2066_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][7] Y=_2067_
.subckt OR2X2 A=_2066_ B=_2067_ Y=_2068_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][7] Y=_2069_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][7] Y=_2070_
.subckt OR2X2 A=_2070_ B=_2069_ Y=_2071_
.subckt OR2X2 A=_2068_ B=_2071_ Y=_2072_
.subckt AND2X2 A=_1695_ B=PC.ADDR_stack[1][7] Y=_2073_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][7] Y=_2074_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][7] Y=_2075_
.subckt OR2X2 A=_2074_ B=_2075_ Y=_2076_
.subckt OR2X2 A=_2073_ B=_2076_ Y=_2077_
.subckt OR2X2 A=_2077_ B=_2072_ Y=_2078_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][7] Y=_2079_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][7] B=_1568_ Y=_2080_
.subckt AND2X2 A=_2080_ B=_2079_ Y=_2081_
.subckt AND2X2 A=_2081_ B=_1705_ Y=_2082_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][7] Y=_2083_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][7] B=_1568_ Y=_2084_
.subckt AND2X2 A=_2084_ B=_2083_ Y=_2085_
.subckt AND2X2 A=_2085_ B=_1710_ Y=_2086_
.subckt OR2X2 A=_2086_ B=_2082_ Y=_2087_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][7] Y=_2088_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][7] B=_1568_ Y=_2089_
.subckt AND2X2 A=_2089_ B=_2088_ Y=_2090_
.subckt AND2X2 A=_2090_ B=_1716_ Y=_2091_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][7] Y=_2092_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][7] B=_1568_ Y=_2093_
.subckt AND2X2 A=_2093_ B=_2092_ Y=_2094_
.subckt AND2X2 A=_2094_ B=_1721_ Y=_2095_
.subckt OR2X2 A=_2095_ B=_2091_ Y=_2096_
.subckt OR2X2 A=_2087_ B=_2096_ Y=_2097_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][7] Y=_2098_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][7] B=_1568_ Y=_2099_
.subckt AND2X2 A=_2099_ B=_2098_ Y=_2100_
.subckt AND2X2 A=_1730_ B=_2100_ Y=_2101_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][7] Y=_2102_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][7] B=_1568_ Y=_2103_
.subckt AND2X2 A=_2103_ B=_2102_ Y=_2104_
.subckt AND2X2 A=_1735_ B=_2104_ Y=_2105_
.subckt OR2X2 A=_2101_ B=_2105_ Y=_2106_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][7] Y=_2107_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][7] B=_1568_ Y=_2108_
.subckt AND2X2 A=_2108_ B=_2107_ Y=_2109_
.subckt AND2X2 A=_2109_ B=_1741_ Y=_2110_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][7] Y=_2111_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][7] B=_1568_ Y=_2112_
.subckt AND2X2 A=_2112_ B=_2111_ Y=_2113_
.subckt AND2X2 A=_1746_ B=_2113_ Y=_2114_
.subckt OR2X2 A=_2110_ B=_2114_ Y=_2115_
.subckt OR2X2 A=_2115_ B=_2106_ Y=_2116_
.subckt OR2X2 A=_2097_ B=_2116_ Y=_2117_
.subckt OR2X2 A=_2078_ B=_2117_ Y=REG_B[7]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][8] Y=_2118_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][8] Y=_2119_
.subckt OR2X2 A=_2118_ B=_2119_ Y=_2120_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][8] Y=_2121_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][8] Y=_2122_
.subckt OR2X2 A=_2122_ B=_2121_ Y=_2123_
.subckt OR2X2 A=_2120_ B=_2123_ Y=_2124_
.subckt AND2X2 A=_1695_ B=$false Y=_2125_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][8] Y=_2126_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][8] Y=_2127_
.subckt OR2X2 A=_2126_ B=_2127_ Y=_2128_
.subckt OR2X2 A=_2125_ B=_2128_ Y=_2129_
.subckt OR2X2 A=_2129_ B=_2124_ Y=_2130_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][8] Y=_2131_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][8] B=_1568_ Y=_2132_
.subckt AND2X2 A=_2132_ B=_2131_ Y=_2133_
.subckt AND2X2 A=_2133_ B=_1705_ Y=_2134_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][8] Y=_2135_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][8] B=_1568_ Y=_2136_
.subckt AND2X2 A=_2136_ B=_2135_ Y=_2137_
.subckt AND2X2 A=_2137_ B=_1710_ Y=_2138_
.subckt OR2X2 A=_2138_ B=_2134_ Y=_2139_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][8] Y=_2140_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][8] B=_1568_ Y=_2141_
.subckt AND2X2 A=_2141_ B=_2140_ Y=_2142_
.subckt AND2X2 A=_2142_ B=_1716_ Y=_2143_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][8] Y=_2144_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][8] B=_1568_ Y=_2145_
.subckt AND2X2 A=_2145_ B=_2144_ Y=_2146_
.subckt AND2X2 A=_2146_ B=_1721_ Y=_2147_
.subckt OR2X2 A=_2147_ B=_2143_ Y=_2148_
.subckt OR2X2 A=_2139_ B=_2148_ Y=_2149_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][8] Y=_2150_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][8] B=_1568_ Y=_2151_
.subckt AND2X2 A=_2151_ B=_2150_ Y=_2152_
.subckt AND2X2 A=_1730_ B=_2152_ Y=_2153_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][8] Y=_2154_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][8] B=_1568_ Y=_2155_
.subckt AND2X2 A=_2155_ B=_2154_ Y=_2156_
.subckt AND2X2 A=_1735_ B=_2156_ Y=_2157_
.subckt OR2X2 A=_2153_ B=_2157_ Y=_2158_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][8] Y=_2159_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][8] B=_1568_ Y=_2160_
.subckt AND2X2 A=_2160_ B=_2159_ Y=_2161_
.subckt AND2X2 A=_2161_ B=_1741_ Y=_2162_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][8] Y=_2163_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][8] B=_1568_ Y=_2164_
.subckt AND2X2 A=_2164_ B=_2163_ Y=_2165_
.subckt AND2X2 A=_1746_ B=_2165_ Y=_2166_
.subckt OR2X2 A=_2162_ B=_2166_ Y=_2167_
.subckt OR2X2 A=_2167_ B=_2158_ Y=_2168_
.subckt OR2X2 A=_2149_ B=_2168_ Y=_2169_
.subckt OR2X2 A=_2130_ B=_2169_ Y=REG_B[8]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][9] Y=_2170_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][9] Y=_2171_
.subckt OR2X2 A=_2170_ B=_2171_ Y=_2172_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][9] Y=_2173_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][9] Y=_2174_
.subckt OR2X2 A=_2174_ B=_2173_ Y=_2175_
.subckt OR2X2 A=_2172_ B=_2175_ Y=_2176_
.subckt AND2X2 A=_1695_ B=$false Y=_2177_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][9] Y=_2178_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][9] Y=_2179_
.subckt OR2X2 A=_2178_ B=_2179_ Y=_2180_
.subckt OR2X2 A=_2177_ B=_2180_ Y=_2181_
.subckt OR2X2 A=_2181_ B=_2176_ Y=_2182_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][9] Y=_2183_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][9] B=_1568_ Y=_2184_
.subckt AND2X2 A=_2184_ B=_2183_ Y=_2185_
.subckt AND2X2 A=_2185_ B=_1705_ Y=_2186_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][9] Y=_2187_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][9] B=_1568_ Y=_2188_
.subckt AND2X2 A=_2188_ B=_2187_ Y=_2189_
.subckt AND2X2 A=_2189_ B=_1710_ Y=_2190_
.subckt OR2X2 A=_2190_ B=_2186_ Y=_2191_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][9] Y=_2192_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][9] B=_1568_ Y=_2193_
.subckt AND2X2 A=_2193_ B=_2192_ Y=_2194_
.subckt AND2X2 A=_2194_ B=_1716_ Y=_2195_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][9] Y=_2196_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][9] B=_1568_ Y=_2197_
.subckt AND2X2 A=_2197_ B=_2196_ Y=_2198_
.subckt AND2X2 A=_2198_ B=_1721_ Y=_2199_
.subckt OR2X2 A=_2199_ B=_2195_ Y=_2200_
.subckt OR2X2 A=_2191_ B=_2200_ Y=_2201_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][9] Y=_2202_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][9] B=_1568_ Y=_2203_
.subckt AND2X2 A=_2203_ B=_2202_ Y=_2204_
.subckt AND2X2 A=_1730_ B=_2204_ Y=_2205_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][9] Y=_2206_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][9] B=_1568_ Y=_2207_
.subckt AND2X2 A=_2207_ B=_2206_ Y=_2208_
.subckt AND2X2 A=_1735_ B=_2208_ Y=_2209_
.subckt OR2X2 A=_2205_ B=_2209_ Y=_2210_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][9] Y=_2211_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][9] B=_1568_ Y=_2212_
.subckt AND2X2 A=_2212_ B=_2211_ Y=_2213_
.subckt AND2X2 A=_2213_ B=_1741_ Y=_2214_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][9] Y=_2215_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][9] B=_1568_ Y=_2216_
.subckt AND2X2 A=_2216_ B=_2215_ Y=_2217_
.subckt AND2X2 A=_1746_ B=_2217_ Y=_2218_
.subckt OR2X2 A=_2214_ B=_2218_ Y=_2219_
.subckt OR2X2 A=_2219_ B=_2210_ Y=_2220_
.subckt OR2X2 A=_2201_ B=_2220_ Y=_2221_
.subckt OR2X2 A=_2182_ B=_2221_ Y=REG_B[9]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][10] Y=_2222_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][10] Y=_2223_
.subckt OR2X2 A=_2222_ B=_2223_ Y=_2224_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][10] Y=_2225_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][10] Y=_2226_
.subckt OR2X2 A=_2226_ B=_2225_ Y=_2227_
.subckt OR2X2 A=_2224_ B=_2227_ Y=_2228_
.subckt AND2X2 A=_1695_ B=$false Y=_2229_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][10] Y=_2230_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][10] Y=_2231_
.subckt OR2X2 A=_2230_ B=_2231_ Y=_2232_
.subckt OR2X2 A=_2229_ B=_2232_ Y=_2233_
.subckt OR2X2 A=_2233_ B=_2228_ Y=_2234_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][10] Y=_2235_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][10] B=_1568_ Y=_2236_
.subckt AND2X2 A=_2236_ B=_2235_ Y=_2237_
.subckt AND2X2 A=_2237_ B=_1705_ Y=_2238_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][10] Y=_2239_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][10] B=_1568_ Y=_2240_
.subckt AND2X2 A=_2240_ B=_2239_ Y=_2241_
.subckt AND2X2 A=_2241_ B=_1710_ Y=_2242_
.subckt OR2X2 A=_2242_ B=_2238_ Y=_2243_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][10] Y=_2244_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][10] B=_1568_ Y=_2245_
.subckt AND2X2 A=_2245_ B=_2244_ Y=_2246_
.subckt AND2X2 A=_2246_ B=_1716_ Y=_2247_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][10] Y=_2248_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][10] B=_1568_ Y=_2249_
.subckt AND2X2 A=_2249_ B=_2248_ Y=_2250_
.subckt AND2X2 A=_2250_ B=_1721_ Y=_2251_
.subckt OR2X2 A=_2251_ B=_2247_ Y=_2252_
.subckt OR2X2 A=_2243_ B=_2252_ Y=_2253_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][10] Y=_2254_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][10] B=_1568_ Y=_2255_
.subckt AND2X2 A=_2255_ B=_2254_ Y=_2256_
.subckt AND2X2 A=_1730_ B=_2256_ Y=_2257_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][10] Y=_2258_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][10] B=_1568_ Y=_2259_
.subckt AND2X2 A=_2259_ B=_2258_ Y=_2260_
.subckt AND2X2 A=_1735_ B=_2260_ Y=_2261_
.subckt OR2X2 A=_2257_ B=_2261_ Y=_2262_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][10] Y=_2263_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][10] B=_1568_ Y=_2264_
.subckt AND2X2 A=_2264_ B=_2263_ Y=_2265_
.subckt AND2X2 A=_2265_ B=_1741_ Y=_2266_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][10] Y=_2267_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][10] B=_1568_ Y=_2268_
.subckt AND2X2 A=_2268_ B=_2267_ Y=_2269_
.subckt AND2X2 A=_1746_ B=_2269_ Y=_2270_
.subckt OR2X2 A=_2266_ B=_2270_ Y=_2271_
.subckt OR2X2 A=_2271_ B=_2262_ Y=_2272_
.subckt OR2X2 A=_2253_ B=_2272_ Y=_2273_
.subckt OR2X2 A=_2234_ B=_2273_ Y=REG_B[10]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][11] Y=_2274_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][11] Y=_2275_
.subckt OR2X2 A=_2274_ B=_2275_ Y=_2276_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][11] Y=_2277_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][11] Y=_2278_
.subckt OR2X2 A=_2278_ B=_2277_ Y=_2279_
.subckt OR2X2 A=_2276_ B=_2279_ Y=_2280_
.subckt AND2X2 A=_1695_ B=$false Y=_2281_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][11] Y=_2282_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][11] Y=_2283_
.subckt OR2X2 A=_2282_ B=_2283_ Y=_2284_
.subckt OR2X2 A=_2281_ B=_2284_ Y=_2285_
.subckt OR2X2 A=_2285_ B=_2280_ Y=_2286_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][11] Y=_2287_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][11] B=_1568_ Y=_2288_
.subckt AND2X2 A=_2288_ B=_2287_ Y=_2289_
.subckt AND2X2 A=_2289_ B=_1705_ Y=_2290_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][11] Y=_2291_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][11] B=_1568_ Y=_2292_
.subckt AND2X2 A=_2292_ B=_2291_ Y=_2293_
.subckt AND2X2 A=_2293_ B=_1710_ Y=_2294_
.subckt OR2X2 A=_2294_ B=_2290_ Y=_2295_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][11] Y=_2296_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][11] B=_1568_ Y=_2297_
.subckt AND2X2 A=_2297_ B=_2296_ Y=_2298_
.subckt AND2X2 A=_2298_ B=_1716_ Y=_2299_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][11] Y=_2300_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][11] B=_1568_ Y=_2301_
.subckt AND2X2 A=_2301_ B=_2300_ Y=_2302_
.subckt AND2X2 A=_2302_ B=_1721_ Y=_2303_
.subckt OR2X2 A=_2303_ B=_2299_ Y=_2304_
.subckt OR2X2 A=_2295_ B=_2304_ Y=_2305_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][11] Y=_2306_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][11] B=_1568_ Y=_2307_
.subckt AND2X2 A=_2307_ B=_2306_ Y=_2308_
.subckt AND2X2 A=_1730_ B=_2308_ Y=_2309_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][11] Y=_2310_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][11] B=_1568_ Y=_2311_
.subckt AND2X2 A=_2311_ B=_2310_ Y=_2312_
.subckt AND2X2 A=_1735_ B=_2312_ Y=_2313_
.subckt OR2X2 A=_2309_ B=_2313_ Y=_2314_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][11] Y=_2315_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][11] B=_1568_ Y=_2316_
.subckt AND2X2 A=_2316_ B=_2315_ Y=_2317_
.subckt AND2X2 A=_2317_ B=_1741_ Y=_2318_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][11] Y=_2319_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][11] B=_1568_ Y=_2320_
.subckt AND2X2 A=_2320_ B=_2319_ Y=_2321_
.subckt AND2X2 A=_1746_ B=_2321_ Y=_2322_
.subckt OR2X2 A=_2318_ B=_2322_ Y=_2323_
.subckt OR2X2 A=_2323_ B=_2314_ Y=_2324_
.subckt OR2X2 A=_2305_ B=_2324_ Y=_2325_
.subckt OR2X2 A=_2286_ B=_2325_ Y=REG_B[11]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][12] Y=_2326_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][12] Y=_2327_
.subckt OR2X2 A=_2326_ B=_2327_ Y=_2328_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][12] Y=_2329_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][12] Y=_2330_
.subckt OR2X2 A=_2330_ B=_2329_ Y=_2331_
.subckt OR2X2 A=_2328_ B=_2331_ Y=_2332_
.subckt AND2X2 A=_1695_ B=$false Y=_2333_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][12] Y=_2334_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][12] Y=_2335_
.subckt OR2X2 A=_2334_ B=_2335_ Y=_2336_
.subckt OR2X2 A=_2333_ B=_2336_ Y=_2337_
.subckt OR2X2 A=_2337_ B=_2332_ Y=_2338_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][12] Y=_2339_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][12] B=_1568_ Y=_2340_
.subckt AND2X2 A=_2340_ B=_2339_ Y=_2341_
.subckt AND2X2 A=_2341_ B=_1705_ Y=_2342_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][12] Y=_2343_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][12] B=_1568_ Y=_2344_
.subckt AND2X2 A=_2344_ B=_2343_ Y=_2345_
.subckt AND2X2 A=_2345_ B=_1710_ Y=_2346_
.subckt OR2X2 A=_2346_ B=_2342_ Y=_2347_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][12] Y=_2348_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][12] B=_1568_ Y=_2349_
.subckt AND2X2 A=_2349_ B=_2348_ Y=_2350_
.subckt AND2X2 A=_2350_ B=_1716_ Y=_2351_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][12] Y=_2352_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][12] B=_1568_ Y=_2353_
.subckt AND2X2 A=_2353_ B=_2352_ Y=_2354_
.subckt AND2X2 A=_2354_ B=_1721_ Y=_2355_
.subckt OR2X2 A=_2355_ B=_2351_ Y=_2356_
.subckt OR2X2 A=_2347_ B=_2356_ Y=_2357_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][12] Y=_2358_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][12] B=_1568_ Y=_2359_
.subckt AND2X2 A=_2359_ B=_2358_ Y=_2360_
.subckt AND2X2 A=_1730_ B=_2360_ Y=_2361_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][12] Y=_2362_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][12] B=_1568_ Y=_2363_
.subckt AND2X2 A=_2363_ B=_2362_ Y=_2364_
.subckt AND2X2 A=_1735_ B=_2364_ Y=_2365_
.subckt OR2X2 A=_2361_ B=_2365_ Y=_2366_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][12] Y=_2367_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][12] B=_1568_ Y=_2368_
.subckt AND2X2 A=_2368_ B=_2367_ Y=_2369_
.subckt AND2X2 A=_2369_ B=_1741_ Y=_2370_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][12] Y=_2371_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][12] B=_1568_ Y=_2372_
.subckt AND2X2 A=_2372_ B=_2371_ Y=_2373_
.subckt AND2X2 A=_1746_ B=_2373_ Y=_2374_
.subckt OR2X2 A=_2370_ B=_2374_ Y=_2375_
.subckt OR2X2 A=_2375_ B=_2366_ Y=_2376_
.subckt OR2X2 A=_2357_ B=_2376_ Y=_2377_
.subckt OR2X2 A=_2338_ B=_2377_ Y=REG_B[12]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][13] Y=_2378_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][13] Y=_2379_
.subckt OR2X2 A=_2378_ B=_2379_ Y=_2380_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][13] Y=_2381_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][13] Y=_2382_
.subckt OR2X2 A=_2382_ B=_2381_ Y=_2383_
.subckt OR2X2 A=_2380_ B=_2383_ Y=_2384_
.subckt AND2X2 A=_1695_ B=$false Y=_2385_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][13] Y=_2386_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][13] Y=_2387_
.subckt OR2X2 A=_2386_ B=_2387_ Y=_2388_
.subckt OR2X2 A=_2385_ B=_2388_ Y=_2389_
.subckt OR2X2 A=_2389_ B=_2384_ Y=_2390_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][13] Y=_2391_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][13] B=_1568_ Y=_2392_
.subckt AND2X2 A=_2392_ B=_2391_ Y=_2393_
.subckt AND2X2 A=_2393_ B=_1705_ Y=_2394_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][13] Y=_2395_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][13] B=_1568_ Y=_2396_
.subckt AND2X2 A=_2396_ B=_2395_ Y=_2397_
.subckt AND2X2 A=_2397_ B=_1710_ Y=_2398_
.subckt OR2X2 A=_2398_ B=_2394_ Y=_2399_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][13] Y=_2400_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][13] B=_1568_ Y=_2401_
.subckt AND2X2 A=_2401_ B=_2400_ Y=_2402_
.subckt AND2X2 A=_2402_ B=_1716_ Y=_2403_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][13] Y=_2404_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][13] B=_1568_ Y=_2405_
.subckt AND2X2 A=_2405_ B=_2404_ Y=_2406_
.subckt AND2X2 A=_2406_ B=_1721_ Y=_2407_
.subckt OR2X2 A=_2407_ B=_2403_ Y=_2408_
.subckt OR2X2 A=_2399_ B=_2408_ Y=_2409_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][13] Y=_2410_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][13] B=_1568_ Y=_2411_
.subckt AND2X2 A=_2411_ B=_2410_ Y=_2412_
.subckt AND2X2 A=_1730_ B=_2412_ Y=_2413_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][13] Y=_2414_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][13] B=_1568_ Y=_2415_
.subckt AND2X2 A=_2415_ B=_2414_ Y=_2416_
.subckt AND2X2 A=_1735_ B=_2416_ Y=_2417_
.subckt OR2X2 A=_2413_ B=_2417_ Y=_2418_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][13] Y=_2419_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][13] B=_1568_ Y=_2420_
.subckt AND2X2 A=_2420_ B=_2419_ Y=_2421_
.subckt AND2X2 A=_2421_ B=_1741_ Y=_2422_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][13] Y=_2423_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][13] B=_1568_ Y=_2424_
.subckt AND2X2 A=_2424_ B=_2423_ Y=_2425_
.subckt AND2X2 A=_1746_ B=_2425_ Y=_2426_
.subckt OR2X2 A=_2422_ B=_2426_ Y=_2427_
.subckt OR2X2 A=_2427_ B=_2418_ Y=_2428_
.subckt OR2X2 A=_2409_ B=_2428_ Y=_2429_
.subckt OR2X2 A=_2390_ B=_2429_ Y=REG_B[13]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][14] Y=_2430_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][14] Y=_2431_
.subckt OR2X2 A=_2430_ B=_2431_ Y=_2432_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][14] Y=_2433_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][14] Y=_2434_
.subckt OR2X2 A=_2434_ B=_2433_ Y=_2435_
.subckt OR2X2 A=_2432_ B=_2435_ Y=_2436_
.subckt AND2X2 A=_1695_ B=$false Y=_2437_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][14] Y=_2438_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][14] Y=_2439_
.subckt OR2X2 A=_2438_ B=_2439_ Y=_2440_
.subckt OR2X2 A=_2437_ B=_2440_ Y=_2441_
.subckt OR2X2 A=_2441_ B=_2436_ Y=_2442_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][14] Y=_2443_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][14] B=_1568_ Y=_2444_
.subckt AND2X2 A=_2444_ B=_2443_ Y=_2445_
.subckt AND2X2 A=_2445_ B=_1705_ Y=_2446_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][14] Y=_2447_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][14] B=_1568_ Y=_2448_
.subckt AND2X2 A=_2448_ B=_2447_ Y=_2449_
.subckt AND2X2 A=_2449_ B=_1710_ Y=_2450_
.subckt OR2X2 A=_2450_ B=_2446_ Y=_2451_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][14] Y=_2452_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][14] B=_1568_ Y=_2453_
.subckt AND2X2 A=_2453_ B=_2452_ Y=_2454_
.subckt AND2X2 A=_2454_ B=_1716_ Y=_2455_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][14] Y=_2456_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][14] B=_1568_ Y=_2457_
.subckt AND2X2 A=_2457_ B=_2456_ Y=_2458_
.subckt AND2X2 A=_2458_ B=_1721_ Y=_2459_
.subckt OR2X2 A=_2459_ B=_2455_ Y=_2460_
.subckt OR2X2 A=_2451_ B=_2460_ Y=_2461_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][14] Y=_2462_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][14] B=_1568_ Y=_2463_
.subckt AND2X2 A=_2463_ B=_2462_ Y=_2464_
.subckt AND2X2 A=_1730_ B=_2464_ Y=_2465_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][14] Y=_2466_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][14] B=_1568_ Y=_2467_
.subckt AND2X2 A=_2467_ B=_2466_ Y=_2468_
.subckt AND2X2 A=_1735_ B=_2468_ Y=_2469_
.subckt OR2X2 A=_2465_ B=_2469_ Y=_2470_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][14] Y=_2471_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][14] B=_1568_ Y=_2472_
.subckt AND2X2 A=_2472_ B=_2471_ Y=_2473_
.subckt AND2X2 A=_2473_ B=_1741_ Y=_2474_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][14] Y=_2475_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][14] B=_1568_ Y=_2476_
.subckt AND2X2 A=_2476_ B=_2475_ Y=_2477_
.subckt AND2X2 A=_1746_ B=_2477_ Y=_2478_
.subckt OR2X2 A=_2474_ B=_2478_ Y=_2479_
.subckt OR2X2 A=_2479_ B=_2470_ Y=_2480_
.subckt OR2X2 A=_2461_ B=_2480_ Y=_2481_
.subckt OR2X2 A=_2442_ B=_2481_ Y=REG_B[14]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][15] Y=_2482_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][15] Y=_2483_
.subckt OR2X2 A=_2482_ B=_2483_ Y=_2484_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][15] Y=_2485_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][15] Y=_2486_
.subckt OR2X2 A=_2486_ B=_2485_ Y=_2487_
.subckt OR2X2 A=_2484_ B=_2487_ Y=_2488_
.subckt AND2X2 A=_1695_ B=$false Y=_2489_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][15] Y=_2490_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][15] Y=_2491_
.subckt OR2X2 A=_2490_ B=_2491_ Y=_2492_
.subckt OR2X2 A=_2489_ B=_2492_ Y=_2493_
.subckt OR2X2 A=_2493_ B=_2488_ Y=_2494_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][15] Y=_2495_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][15] B=_1568_ Y=_2496_
.subckt AND2X2 A=_2496_ B=_2495_ Y=_2497_
.subckt AND2X2 A=_2497_ B=_1705_ Y=_2498_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][15] Y=_2499_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][15] B=_1568_ Y=_2500_
.subckt AND2X2 A=_2500_ B=_2499_ Y=_2501_
.subckt AND2X2 A=_2501_ B=_1710_ Y=_2502_
.subckt OR2X2 A=_2502_ B=_2498_ Y=_2503_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][15] Y=_2504_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][15] B=_1568_ Y=_2505_
.subckt AND2X2 A=_2505_ B=_2504_ Y=_2506_
.subckt AND2X2 A=_2506_ B=_1716_ Y=_2507_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][15] Y=_2508_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][15] B=_1568_ Y=_2509_
.subckt AND2X2 A=_2509_ B=_2508_ Y=_2510_
.subckt AND2X2 A=_2510_ B=_1721_ Y=_2511_
.subckt OR2X2 A=_2511_ B=_2507_ Y=_2512_
.subckt OR2X2 A=_2503_ B=_2512_ Y=_2513_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][15] Y=_2514_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][15] B=_1568_ Y=_2515_
.subckt AND2X2 A=_2515_ B=_2514_ Y=_2516_
.subckt AND2X2 A=_1730_ B=_2516_ Y=_2517_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][15] Y=_2518_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][15] B=_1568_ Y=_2519_
.subckt AND2X2 A=_2519_ B=_2518_ Y=_2520_
.subckt AND2X2 A=_1735_ B=_2520_ Y=_2521_
.subckt OR2X2 A=_2517_ B=_2521_ Y=_2522_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][15] Y=_2523_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][15] B=_1568_ Y=_2524_
.subckt AND2X2 A=_2524_ B=_2523_ Y=_2525_
.subckt AND2X2 A=_2525_ B=_1741_ Y=_2526_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][15] Y=_2527_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][15] B=_1568_ Y=_2528_
.subckt AND2X2 A=_2528_ B=_2527_ Y=_2529_
.subckt AND2X2 A=_1746_ B=_2529_ Y=_2530_
.subckt OR2X2 A=_2526_ B=_2530_ Y=_2531_
.subckt OR2X2 A=_2531_ B=_2522_ Y=_2532_
.subckt OR2X2 A=_2513_ B=_2532_ Y=_2533_
.subckt OR2X2 A=_2494_ B=_2533_ Y=REG_B[15]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][16] Y=_2534_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][16] Y=_2535_
.subckt OR2X2 A=_2534_ B=_2535_ Y=_2536_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][16] Y=_2537_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][16] Y=_2538_
.subckt OR2X2 A=_2538_ B=_2537_ Y=_2539_
.subckt OR2X2 A=_2536_ B=_2539_ Y=_2540_
.subckt AND2X2 A=_1695_ B=$false Y=_2541_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][16] Y=_2542_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][16] Y=_2543_
.subckt OR2X2 A=_2542_ B=_2543_ Y=_2544_
.subckt OR2X2 A=_2541_ B=_2544_ Y=_2545_
.subckt OR2X2 A=_2545_ B=_2540_ Y=_2546_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][16] Y=_2547_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][16] B=_1568_ Y=_2548_
.subckt AND2X2 A=_2548_ B=_2547_ Y=_2549_
.subckt AND2X2 A=_2549_ B=_1705_ Y=_2550_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][16] Y=_2551_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][16] B=_1568_ Y=_2552_
.subckt AND2X2 A=_2552_ B=_2551_ Y=_2553_
.subckt AND2X2 A=_2553_ B=_1710_ Y=_2554_
.subckt OR2X2 A=_2554_ B=_2550_ Y=_2555_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][16] Y=_2556_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][16] B=_1568_ Y=_2557_
.subckt AND2X2 A=_2557_ B=_2556_ Y=_2558_
.subckt AND2X2 A=_2558_ B=_1716_ Y=_2559_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][16] Y=_2560_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][16] B=_1568_ Y=_2561_
.subckt AND2X2 A=_2561_ B=_2560_ Y=_2562_
.subckt AND2X2 A=_2562_ B=_1721_ Y=_2563_
.subckt OR2X2 A=_2563_ B=_2559_ Y=_2564_
.subckt OR2X2 A=_2555_ B=_2564_ Y=_2565_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][16] Y=_2566_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][16] B=_1568_ Y=_2567_
.subckt AND2X2 A=_2567_ B=_2566_ Y=_2568_
.subckt AND2X2 A=_1730_ B=_2568_ Y=_2569_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][16] Y=_2570_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][16] B=_1568_ Y=_2571_
.subckt AND2X2 A=_2571_ B=_2570_ Y=_2572_
.subckt AND2X2 A=_1735_ B=_2572_ Y=_2573_
.subckt OR2X2 A=_2569_ B=_2573_ Y=_2574_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][16] Y=_2575_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][16] B=_1568_ Y=_2576_
.subckt AND2X2 A=_2576_ B=_2575_ Y=_2577_
.subckt AND2X2 A=_2577_ B=_1741_ Y=_2578_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][16] Y=_2579_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][16] B=_1568_ Y=_2580_
.subckt AND2X2 A=_2580_ B=_2579_ Y=_2581_
.subckt AND2X2 A=_1746_ B=_2581_ Y=_2582_
.subckt OR2X2 A=_2578_ B=_2582_ Y=_2583_
.subckt OR2X2 A=_2583_ B=_2574_ Y=_2584_
.subckt OR2X2 A=_2565_ B=_2584_ Y=_2585_
.subckt OR2X2 A=_2546_ B=_2585_ Y=REG_B[16]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][17] Y=_2586_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][17] Y=_2587_
.subckt OR2X2 A=_2586_ B=_2587_ Y=_2588_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][17] Y=_2589_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][17] Y=_2590_
.subckt OR2X2 A=_2590_ B=_2589_ Y=_2591_
.subckt OR2X2 A=_2588_ B=_2591_ Y=_2592_
.subckt AND2X2 A=_1695_ B=$false Y=_2593_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][17] Y=_2594_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][17] Y=_2595_
.subckt OR2X2 A=_2594_ B=_2595_ Y=_2596_
.subckt OR2X2 A=_2593_ B=_2596_ Y=_2597_
.subckt OR2X2 A=_2597_ B=_2592_ Y=_2598_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][17] Y=_2599_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][17] B=_1568_ Y=_2600_
.subckt AND2X2 A=_2600_ B=_2599_ Y=_2601_
.subckt AND2X2 A=_2601_ B=_1705_ Y=_2602_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][17] Y=_2603_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][17] B=_1568_ Y=_2604_
.subckt AND2X2 A=_2604_ B=_2603_ Y=_2605_
.subckt AND2X2 A=_2605_ B=_1710_ Y=_2606_
.subckt OR2X2 A=_2606_ B=_2602_ Y=_2607_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][17] Y=_2608_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][17] B=_1568_ Y=_2609_
.subckt AND2X2 A=_2609_ B=_2608_ Y=_2610_
.subckt AND2X2 A=_2610_ B=_1716_ Y=_2611_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][17] Y=_2612_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][17] B=_1568_ Y=_2613_
.subckt AND2X2 A=_2613_ B=_2612_ Y=_2614_
.subckt AND2X2 A=_2614_ B=_1721_ Y=_2615_
.subckt OR2X2 A=_2615_ B=_2611_ Y=_2616_
.subckt OR2X2 A=_2607_ B=_2616_ Y=_2617_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][17] Y=_2618_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][17] B=_1568_ Y=_2619_
.subckt AND2X2 A=_2619_ B=_2618_ Y=_2620_
.subckt AND2X2 A=_1730_ B=_2620_ Y=_2621_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][17] Y=_2622_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][17] B=_1568_ Y=_2623_
.subckt AND2X2 A=_2623_ B=_2622_ Y=_2624_
.subckt AND2X2 A=_1735_ B=_2624_ Y=_2625_
.subckt OR2X2 A=_2621_ B=_2625_ Y=_2626_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][17] Y=_2627_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][17] B=_1568_ Y=_2628_
.subckt AND2X2 A=_2628_ B=_2627_ Y=_2629_
.subckt AND2X2 A=_2629_ B=_1741_ Y=_2630_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][17] Y=_2631_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][17] B=_1568_ Y=_2632_
.subckt AND2X2 A=_2632_ B=_2631_ Y=_2633_
.subckt AND2X2 A=_1746_ B=_2633_ Y=_2634_
.subckt OR2X2 A=_2630_ B=_2634_ Y=_2635_
.subckt OR2X2 A=_2635_ B=_2626_ Y=_2636_
.subckt OR2X2 A=_2617_ B=_2636_ Y=_2637_
.subckt OR2X2 A=_2598_ B=_2637_ Y=REG_B[17]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][18] Y=_2638_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][18] Y=_2639_
.subckt OR2X2 A=_2638_ B=_2639_ Y=_2640_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][18] Y=_2641_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][18] Y=_2642_
.subckt OR2X2 A=_2642_ B=_2641_ Y=_2643_
.subckt OR2X2 A=_2640_ B=_2643_ Y=_2644_
.subckt AND2X2 A=_1695_ B=$false Y=_2645_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][18] Y=_2646_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][18] Y=_2647_
.subckt OR2X2 A=_2646_ B=_2647_ Y=_2648_
.subckt OR2X2 A=_2645_ B=_2648_ Y=_2649_
.subckt OR2X2 A=_2649_ B=_2644_ Y=_2650_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][18] Y=_2651_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][18] B=_1568_ Y=_2652_
.subckt AND2X2 A=_2652_ B=_2651_ Y=_2653_
.subckt AND2X2 A=_2653_ B=_1705_ Y=_2654_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][18] Y=_2655_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][18] B=_1568_ Y=_2656_
.subckt AND2X2 A=_2656_ B=_2655_ Y=_2657_
.subckt AND2X2 A=_2657_ B=_1710_ Y=_2658_
.subckt OR2X2 A=_2658_ B=_2654_ Y=_2659_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][18] Y=_2660_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][18] B=_1568_ Y=_2661_
.subckt AND2X2 A=_2661_ B=_2660_ Y=_2662_
.subckt AND2X2 A=_2662_ B=_1716_ Y=_2663_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][18] Y=_2664_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][18] B=_1568_ Y=_2665_
.subckt AND2X2 A=_2665_ B=_2664_ Y=_2666_
.subckt AND2X2 A=_2666_ B=_1721_ Y=_2667_
.subckt OR2X2 A=_2667_ B=_2663_ Y=_2668_
.subckt OR2X2 A=_2659_ B=_2668_ Y=_2669_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][18] Y=_2670_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][18] B=_1568_ Y=_2671_
.subckt AND2X2 A=_2671_ B=_2670_ Y=_2672_
.subckt AND2X2 A=_1730_ B=_2672_ Y=_2673_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][18] Y=_2674_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][18] B=_1568_ Y=_2675_
.subckt AND2X2 A=_2675_ B=_2674_ Y=_2676_
.subckt AND2X2 A=_1735_ B=_2676_ Y=_2677_
.subckt OR2X2 A=_2673_ B=_2677_ Y=_2678_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][18] Y=_2679_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][18] B=_1568_ Y=_2680_
.subckt AND2X2 A=_2680_ B=_2679_ Y=_2681_
.subckt AND2X2 A=_2681_ B=_1741_ Y=_2682_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][18] Y=_2683_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][18] B=_1568_ Y=_2684_
.subckt AND2X2 A=_2684_ B=_2683_ Y=_2685_
.subckt AND2X2 A=_1746_ B=_2685_ Y=_2686_
.subckt OR2X2 A=_2682_ B=_2686_ Y=_2687_
.subckt OR2X2 A=_2687_ B=_2678_ Y=_2688_
.subckt OR2X2 A=_2669_ B=_2688_ Y=_2689_
.subckt OR2X2 A=_2650_ B=_2689_ Y=REG_B[18]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][19] Y=_2690_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][19] Y=_2691_
.subckt OR2X2 A=_2690_ B=_2691_ Y=_2692_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][19] Y=_2693_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][19] Y=_2694_
.subckt OR2X2 A=_2694_ B=_2693_ Y=_2695_
.subckt OR2X2 A=_2692_ B=_2695_ Y=_2696_
.subckt AND2X2 A=_1695_ B=$false Y=_2697_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][19] Y=_2698_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][19] Y=_2699_
.subckt OR2X2 A=_2698_ B=_2699_ Y=_2700_
.subckt OR2X2 A=_2697_ B=_2700_ Y=_2701_
.subckt OR2X2 A=_2701_ B=_2696_ Y=_2702_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][19] Y=_2703_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][19] B=_1568_ Y=_2704_
.subckt AND2X2 A=_2704_ B=_2703_ Y=_2705_
.subckt AND2X2 A=_2705_ B=_1705_ Y=_2706_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][19] Y=_2707_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][19] B=_1568_ Y=_2708_
.subckt AND2X2 A=_2708_ B=_2707_ Y=_2709_
.subckt AND2X2 A=_2709_ B=_1710_ Y=_2710_
.subckt OR2X2 A=_2710_ B=_2706_ Y=_2711_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][19] Y=_2712_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][19] B=_1568_ Y=_2713_
.subckt AND2X2 A=_2713_ B=_2712_ Y=_2714_
.subckt AND2X2 A=_2714_ B=_1716_ Y=_2715_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][19] Y=_2716_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][19] B=_1568_ Y=_2717_
.subckt AND2X2 A=_2717_ B=_2716_ Y=_2718_
.subckt AND2X2 A=_2718_ B=_1721_ Y=_2719_
.subckt OR2X2 A=_2719_ B=_2715_ Y=_2720_
.subckt OR2X2 A=_2711_ B=_2720_ Y=_2721_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][19] Y=_2722_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][19] B=_1568_ Y=_2723_
.subckt AND2X2 A=_2723_ B=_2722_ Y=_2724_
.subckt AND2X2 A=_1730_ B=_2724_ Y=_2725_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][19] Y=_2726_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][19] B=_1568_ Y=_2727_
.subckt AND2X2 A=_2727_ B=_2726_ Y=_2728_
.subckt AND2X2 A=_1735_ B=_2728_ Y=_2729_
.subckt OR2X2 A=_2725_ B=_2729_ Y=_2730_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][19] Y=_2731_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][19] B=_1568_ Y=_2732_
.subckt AND2X2 A=_2732_ B=_2731_ Y=_2733_
.subckt AND2X2 A=_2733_ B=_1741_ Y=_2734_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][19] Y=_2735_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][19] B=_1568_ Y=_2736_
.subckt AND2X2 A=_2736_ B=_2735_ Y=_2737_
.subckt AND2X2 A=_1746_ B=_2737_ Y=_2738_
.subckt OR2X2 A=_2734_ B=_2738_ Y=_2739_
.subckt OR2X2 A=_2739_ B=_2730_ Y=_2740_
.subckt OR2X2 A=_2721_ B=_2740_ Y=_2741_
.subckt OR2X2 A=_2702_ B=_2741_ Y=REG_B[19]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][20] Y=_2742_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][20] Y=_2743_
.subckt OR2X2 A=_2742_ B=_2743_ Y=_2744_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][20] Y=_2745_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][20] Y=_2746_
.subckt OR2X2 A=_2746_ B=_2745_ Y=_2747_
.subckt OR2X2 A=_2744_ B=_2747_ Y=_2748_
.subckt AND2X2 A=_1695_ B=$false Y=_2749_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][20] Y=_2750_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][20] Y=_2751_
.subckt OR2X2 A=_2750_ B=_2751_ Y=_2752_
.subckt OR2X2 A=_2749_ B=_2752_ Y=_2753_
.subckt OR2X2 A=_2753_ B=_2748_ Y=_2754_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][20] Y=_2755_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][20] B=_1568_ Y=_2756_
.subckt AND2X2 A=_2756_ B=_2755_ Y=_2757_
.subckt AND2X2 A=_2757_ B=_1705_ Y=_2758_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][20] Y=_2759_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][20] B=_1568_ Y=_2760_
.subckt AND2X2 A=_2760_ B=_2759_ Y=_2761_
.subckt AND2X2 A=_2761_ B=_1710_ Y=_2762_
.subckt OR2X2 A=_2762_ B=_2758_ Y=_2763_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][20] Y=_2764_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][20] B=_1568_ Y=_2765_
.subckt AND2X2 A=_2765_ B=_2764_ Y=_2766_
.subckt AND2X2 A=_2766_ B=_1716_ Y=_2767_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][20] Y=_2768_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][20] B=_1568_ Y=_2769_
.subckt AND2X2 A=_2769_ B=_2768_ Y=_2770_
.subckt AND2X2 A=_2770_ B=_1721_ Y=_2771_
.subckt OR2X2 A=_2771_ B=_2767_ Y=_2772_
.subckt OR2X2 A=_2763_ B=_2772_ Y=_2773_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][20] Y=_2774_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][20] B=_1568_ Y=_2775_
.subckt AND2X2 A=_2775_ B=_2774_ Y=_2776_
.subckt AND2X2 A=_1730_ B=_2776_ Y=_2777_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][20] Y=_2778_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][20] B=_1568_ Y=_2779_
.subckt AND2X2 A=_2779_ B=_2778_ Y=_2780_
.subckt AND2X2 A=_1735_ B=_2780_ Y=_2781_
.subckt OR2X2 A=_2777_ B=_2781_ Y=_2782_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][20] Y=_2783_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][20] B=_1568_ Y=_2784_
.subckt AND2X2 A=_2784_ B=_2783_ Y=_2785_
.subckt AND2X2 A=_2785_ B=_1741_ Y=_2786_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][20] Y=_2787_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][20] B=_1568_ Y=_2788_
.subckt AND2X2 A=_2788_ B=_2787_ Y=_2789_
.subckt AND2X2 A=_1746_ B=_2789_ Y=_2790_
.subckt OR2X2 A=_2786_ B=_2790_ Y=_2791_
.subckt OR2X2 A=_2791_ B=_2782_ Y=_2792_
.subckt OR2X2 A=_2773_ B=_2792_ Y=_2793_
.subckt OR2X2 A=_2754_ B=_2793_ Y=REG_B[20]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][21] Y=_2794_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][21] Y=_2795_
.subckt OR2X2 A=_2794_ B=_2795_ Y=_2796_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][21] Y=_2797_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][21] Y=_2798_
.subckt OR2X2 A=_2798_ B=_2797_ Y=_2799_
.subckt OR2X2 A=_2796_ B=_2799_ Y=_2800_
.subckt AND2X2 A=_1695_ B=$false Y=_2801_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][21] Y=_2802_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][21] Y=_2803_
.subckt OR2X2 A=_2802_ B=_2803_ Y=_2804_
.subckt OR2X2 A=_2801_ B=_2804_ Y=_2805_
.subckt OR2X2 A=_2805_ B=_2800_ Y=_2806_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][21] Y=_2807_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][21] B=_1568_ Y=_2808_
.subckt AND2X2 A=_2808_ B=_2807_ Y=_2809_
.subckt AND2X2 A=_2809_ B=_1705_ Y=_2810_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][21] Y=_2811_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][21] B=_1568_ Y=_2812_
.subckt AND2X2 A=_2812_ B=_2811_ Y=_2813_
.subckt AND2X2 A=_2813_ B=_1710_ Y=_2814_
.subckt OR2X2 A=_2814_ B=_2810_ Y=_2815_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][21] Y=_2816_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][21] B=_1568_ Y=_2817_
.subckt AND2X2 A=_2817_ B=_2816_ Y=_2818_
.subckt AND2X2 A=_2818_ B=_1716_ Y=_2819_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][21] Y=_2820_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][21] B=_1568_ Y=_2821_
.subckt AND2X2 A=_2821_ B=_2820_ Y=_2822_
.subckt AND2X2 A=_2822_ B=_1721_ Y=_2823_
.subckt OR2X2 A=_2823_ B=_2819_ Y=_2824_
.subckt OR2X2 A=_2815_ B=_2824_ Y=_2825_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][21] Y=_2826_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][21] B=_1568_ Y=_2827_
.subckt AND2X2 A=_2827_ B=_2826_ Y=_2828_
.subckt AND2X2 A=_1730_ B=_2828_ Y=_2829_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][21] Y=_2830_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][21] B=_1568_ Y=_2831_
.subckt AND2X2 A=_2831_ B=_2830_ Y=_2832_
.subckt AND2X2 A=_1735_ B=_2832_ Y=_2833_
.subckt OR2X2 A=_2829_ B=_2833_ Y=_2834_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][21] Y=_2835_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][21] B=_1568_ Y=_2836_
.subckt AND2X2 A=_2836_ B=_2835_ Y=_2837_
.subckt AND2X2 A=_2837_ B=_1741_ Y=_2838_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][21] Y=_2839_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][21] B=_1568_ Y=_2840_
.subckt AND2X2 A=_2840_ B=_2839_ Y=_2841_
.subckt AND2X2 A=_1746_ B=_2841_ Y=_2842_
.subckt OR2X2 A=_2838_ B=_2842_ Y=_2843_
.subckt OR2X2 A=_2843_ B=_2834_ Y=_2844_
.subckt OR2X2 A=_2825_ B=_2844_ Y=_2845_
.subckt OR2X2 A=_2806_ B=_2845_ Y=REG_B[21]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][22] Y=_2846_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][22] Y=_2847_
.subckt OR2X2 A=_2846_ B=_2847_ Y=_2848_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][22] Y=_2849_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][22] Y=_2850_
.subckt OR2X2 A=_2850_ B=_2849_ Y=_2851_
.subckt OR2X2 A=_2848_ B=_2851_ Y=_2852_
.subckt AND2X2 A=_1695_ B=$false Y=_2853_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][22] Y=_2854_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][22] Y=_2855_
.subckt OR2X2 A=_2854_ B=_2855_ Y=_2856_
.subckt OR2X2 A=_2853_ B=_2856_ Y=_2857_
.subckt OR2X2 A=_2857_ B=_2852_ Y=_2858_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][22] Y=_2859_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][22] B=_1568_ Y=_2860_
.subckt AND2X2 A=_2860_ B=_2859_ Y=_2861_
.subckt AND2X2 A=_2861_ B=_1705_ Y=_2862_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][22] Y=_2863_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][22] B=_1568_ Y=_2864_
.subckt AND2X2 A=_2864_ B=_2863_ Y=_2865_
.subckt AND2X2 A=_2865_ B=_1710_ Y=_2866_
.subckt OR2X2 A=_2866_ B=_2862_ Y=_2867_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][22] Y=_2868_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][22] B=_1568_ Y=_2869_
.subckt AND2X2 A=_2869_ B=_2868_ Y=_2870_
.subckt AND2X2 A=_2870_ B=_1716_ Y=_2871_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][22] Y=_2872_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][22] B=_1568_ Y=_2873_
.subckt AND2X2 A=_2873_ B=_2872_ Y=_2874_
.subckt AND2X2 A=_2874_ B=_1721_ Y=_2875_
.subckt OR2X2 A=_2875_ B=_2871_ Y=_2876_
.subckt OR2X2 A=_2867_ B=_2876_ Y=_2877_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][22] Y=_2878_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][22] B=_1568_ Y=_2879_
.subckt AND2X2 A=_2879_ B=_2878_ Y=_2880_
.subckt AND2X2 A=_1730_ B=_2880_ Y=_2881_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][22] Y=_2882_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][22] B=_1568_ Y=_2883_
.subckt AND2X2 A=_2883_ B=_2882_ Y=_2884_
.subckt AND2X2 A=_1735_ B=_2884_ Y=_2885_
.subckt OR2X2 A=_2881_ B=_2885_ Y=_2886_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][22] Y=_2887_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][22] B=_1568_ Y=_2888_
.subckt AND2X2 A=_2888_ B=_2887_ Y=_2889_
.subckt AND2X2 A=_2889_ B=_1741_ Y=_2890_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][22] Y=_2891_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][22] B=_1568_ Y=_2892_
.subckt AND2X2 A=_2892_ B=_2891_ Y=_2893_
.subckt AND2X2 A=_1746_ B=_2893_ Y=_2894_
.subckt OR2X2 A=_2890_ B=_2894_ Y=_2895_
.subckt OR2X2 A=_2895_ B=_2886_ Y=_2896_
.subckt OR2X2 A=_2877_ B=_2896_ Y=_2897_
.subckt OR2X2 A=_2858_ B=_2897_ Y=REG_B[22]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][23] Y=_2898_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][23] Y=_2899_
.subckt OR2X2 A=_2898_ B=_2899_ Y=_2900_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][23] Y=_2901_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][23] Y=_2902_
.subckt OR2X2 A=_2902_ B=_2901_ Y=_2903_
.subckt OR2X2 A=_2900_ B=_2903_ Y=_2904_
.subckt AND2X2 A=_1695_ B=$false Y=_2905_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][23] Y=_2906_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][23] Y=_2907_
.subckt OR2X2 A=_2906_ B=_2907_ Y=_2908_
.subckt OR2X2 A=_2905_ B=_2908_ Y=_2909_
.subckt OR2X2 A=_2909_ B=_2904_ Y=_2910_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][23] Y=_2911_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][23] B=_1568_ Y=_2912_
.subckt AND2X2 A=_2912_ B=_2911_ Y=_2913_
.subckt AND2X2 A=_2913_ B=_1705_ Y=_2914_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][23] Y=_2915_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][23] B=_1568_ Y=_2916_
.subckt AND2X2 A=_2916_ B=_2915_ Y=_2917_
.subckt AND2X2 A=_2917_ B=_1710_ Y=_2918_
.subckt OR2X2 A=_2918_ B=_2914_ Y=_2919_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][23] Y=_2920_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][23] B=_1568_ Y=_2921_
.subckt AND2X2 A=_2921_ B=_2920_ Y=_2922_
.subckt AND2X2 A=_2922_ B=_1716_ Y=_2923_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][23] Y=_2924_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][23] B=_1568_ Y=_2925_
.subckt AND2X2 A=_2925_ B=_2924_ Y=_2926_
.subckt AND2X2 A=_2926_ B=_1721_ Y=_2927_
.subckt OR2X2 A=_2927_ B=_2923_ Y=_2928_
.subckt OR2X2 A=_2919_ B=_2928_ Y=_2929_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][23] Y=_2930_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][23] B=_1568_ Y=_2931_
.subckt AND2X2 A=_2931_ B=_2930_ Y=_2932_
.subckt AND2X2 A=_1730_ B=_2932_ Y=_2933_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][23] Y=_2934_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][23] B=_1568_ Y=_2935_
.subckt AND2X2 A=_2935_ B=_2934_ Y=_2936_
.subckt AND2X2 A=_1735_ B=_2936_ Y=_2937_
.subckt OR2X2 A=_2933_ B=_2937_ Y=_2938_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][23] Y=_2939_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][23] B=_1568_ Y=_2940_
.subckt AND2X2 A=_2940_ B=_2939_ Y=_2941_
.subckt AND2X2 A=_2941_ B=_1741_ Y=_2942_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][23] Y=_2943_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][23] B=_1568_ Y=_2944_
.subckt AND2X2 A=_2944_ B=_2943_ Y=_2945_
.subckt AND2X2 A=_1746_ B=_2945_ Y=_2946_
.subckt OR2X2 A=_2942_ B=_2946_ Y=_2947_
.subckt OR2X2 A=_2947_ B=_2938_ Y=_2948_
.subckt OR2X2 A=_2929_ B=_2948_ Y=_2949_
.subckt OR2X2 A=_2910_ B=_2949_ Y=REG_B[23]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][24] Y=_2950_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][24] Y=_2951_
.subckt OR2X2 A=_2950_ B=_2951_ Y=_2952_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][24] Y=_2953_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][24] Y=_2954_
.subckt OR2X2 A=_2954_ B=_2953_ Y=_2955_
.subckt OR2X2 A=_2952_ B=_2955_ Y=_2956_
.subckt AND2X2 A=_1695_ B=$false Y=_2957_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][24] Y=_2958_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][24] Y=_2959_
.subckt OR2X2 A=_2958_ B=_2959_ Y=_2960_
.subckt OR2X2 A=_2957_ B=_2960_ Y=_2961_
.subckt OR2X2 A=_2961_ B=_2956_ Y=_2962_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][24] Y=_2963_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][24] B=_1568_ Y=_2964_
.subckt AND2X2 A=_2964_ B=_2963_ Y=_2965_
.subckt AND2X2 A=_2965_ B=_1705_ Y=_2966_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][24] Y=_2967_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][24] B=_1568_ Y=_2968_
.subckt AND2X2 A=_2968_ B=_2967_ Y=_2969_
.subckt AND2X2 A=_2969_ B=_1710_ Y=_2970_
.subckt OR2X2 A=_2970_ B=_2966_ Y=_2971_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][24] Y=_2972_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][24] B=_1568_ Y=_2973_
.subckt AND2X2 A=_2973_ B=_2972_ Y=_2974_
.subckt AND2X2 A=_2974_ B=_1716_ Y=_2975_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][24] Y=_2976_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][24] B=_1568_ Y=_2977_
.subckt AND2X2 A=_2977_ B=_2976_ Y=_2978_
.subckt AND2X2 A=_2978_ B=_1721_ Y=_2979_
.subckt OR2X2 A=_2979_ B=_2975_ Y=_2980_
.subckt OR2X2 A=_2971_ B=_2980_ Y=_2981_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][24] Y=_2982_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][24] B=_1568_ Y=_2983_
.subckt AND2X2 A=_2983_ B=_2982_ Y=_2984_
.subckt AND2X2 A=_1730_ B=_2984_ Y=_2985_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][24] Y=_2986_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][24] B=_1568_ Y=_2987_
.subckt AND2X2 A=_2987_ B=_2986_ Y=_2988_
.subckt AND2X2 A=_1735_ B=_2988_ Y=_2989_
.subckt OR2X2 A=_2985_ B=_2989_ Y=_2990_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][24] Y=_2991_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][24] B=_1568_ Y=_2992_
.subckt AND2X2 A=_2992_ B=_2991_ Y=_2993_
.subckt AND2X2 A=_2993_ B=_1741_ Y=_2994_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][24] Y=_2995_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][24] B=_1568_ Y=_2996_
.subckt AND2X2 A=_2996_ B=_2995_ Y=_2997_
.subckt AND2X2 A=_1746_ B=_2997_ Y=_2998_
.subckt OR2X2 A=_2994_ B=_2998_ Y=_2999_
.subckt OR2X2 A=_2999_ B=_2990_ Y=_3000_
.subckt OR2X2 A=_2981_ B=_3000_ Y=_3001_
.subckt OR2X2 A=_2962_ B=_3001_ Y=REG_B[24]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][25] Y=_3002_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][25] Y=_3003_
.subckt OR2X2 A=_3002_ B=_3003_ Y=_3004_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][25] Y=_3005_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][25] Y=_3006_
.subckt OR2X2 A=_3006_ B=_3005_ Y=_3007_
.subckt OR2X2 A=_3004_ B=_3007_ Y=_3008_
.subckt AND2X2 A=_1695_ B=$false Y=_3009_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][25] Y=_3010_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][25] Y=_3011_
.subckt OR2X2 A=_3010_ B=_3011_ Y=_3012_
.subckt OR2X2 A=_3009_ B=_3012_ Y=_3013_
.subckt OR2X2 A=_3013_ B=_3008_ Y=_3014_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][25] Y=_3015_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][25] B=_1568_ Y=_3016_
.subckt AND2X2 A=_3016_ B=_3015_ Y=_3017_
.subckt AND2X2 A=_3017_ B=_1705_ Y=_3018_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][25] Y=_3019_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][25] B=_1568_ Y=_3020_
.subckt AND2X2 A=_3020_ B=_3019_ Y=_3021_
.subckt AND2X2 A=_3021_ B=_1710_ Y=_3022_
.subckt OR2X2 A=_3022_ B=_3018_ Y=_3023_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][25] Y=_3024_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][25] B=_1568_ Y=_3025_
.subckt AND2X2 A=_3025_ B=_3024_ Y=_3026_
.subckt AND2X2 A=_3026_ B=_1716_ Y=_3027_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][25] Y=_3028_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][25] B=_1568_ Y=_3029_
.subckt AND2X2 A=_3029_ B=_3028_ Y=_3030_
.subckt AND2X2 A=_3030_ B=_1721_ Y=_3031_
.subckt OR2X2 A=_3031_ B=_3027_ Y=_3032_
.subckt OR2X2 A=_3023_ B=_3032_ Y=_3033_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][25] Y=_3034_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][25] B=_1568_ Y=_3035_
.subckt AND2X2 A=_3035_ B=_3034_ Y=_3036_
.subckt AND2X2 A=_1730_ B=_3036_ Y=_3037_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][25] Y=_3038_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][25] B=_1568_ Y=_3039_
.subckt AND2X2 A=_3039_ B=_3038_ Y=_3040_
.subckt AND2X2 A=_1735_ B=_3040_ Y=_3041_
.subckt OR2X2 A=_3037_ B=_3041_ Y=_3042_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][25] Y=_3043_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][25] B=_1568_ Y=_3044_
.subckt AND2X2 A=_3044_ B=_3043_ Y=_3045_
.subckt AND2X2 A=_3045_ B=_1741_ Y=_3046_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][25] Y=_3047_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][25] B=_1568_ Y=_3048_
.subckt AND2X2 A=_3048_ B=_3047_ Y=_3049_
.subckt AND2X2 A=_1746_ B=_3049_ Y=_3050_
.subckt OR2X2 A=_3046_ B=_3050_ Y=_3051_
.subckt OR2X2 A=_3051_ B=_3042_ Y=_3052_
.subckt OR2X2 A=_3033_ B=_3052_ Y=_3053_
.subckt OR2X2 A=_3014_ B=_3053_ Y=REG_B[25]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][26] Y=_3054_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][26] Y=_3055_
.subckt OR2X2 A=_3054_ B=_3055_ Y=_3056_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][26] Y=_3057_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][26] Y=_3058_
.subckt OR2X2 A=_3058_ B=_3057_ Y=_3059_
.subckt OR2X2 A=_3056_ B=_3059_ Y=_3060_
.subckt AND2X2 A=_1695_ B=$false Y=_3061_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][26] Y=_3062_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][26] Y=_3063_
.subckt OR2X2 A=_3062_ B=_3063_ Y=_3064_
.subckt OR2X2 A=_3061_ B=_3064_ Y=_3065_
.subckt OR2X2 A=_3065_ B=_3060_ Y=_3066_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][26] Y=_3067_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][26] B=_1568_ Y=_3068_
.subckt AND2X2 A=_3068_ B=_3067_ Y=_3069_
.subckt AND2X2 A=_3069_ B=_1705_ Y=_3070_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][26] Y=_3071_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][26] B=_1568_ Y=_3072_
.subckt AND2X2 A=_3072_ B=_3071_ Y=_3073_
.subckt AND2X2 A=_3073_ B=_1710_ Y=_3074_
.subckt OR2X2 A=_3074_ B=_3070_ Y=_3075_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][26] Y=_3076_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][26] B=_1568_ Y=_3077_
.subckt AND2X2 A=_3077_ B=_3076_ Y=_3078_
.subckt AND2X2 A=_3078_ B=_1716_ Y=_3079_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][26] Y=_3080_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][26] B=_1568_ Y=_3081_
.subckt AND2X2 A=_3081_ B=_3080_ Y=_3082_
.subckt AND2X2 A=_3082_ B=_1721_ Y=_3083_
.subckt OR2X2 A=_3083_ B=_3079_ Y=_3084_
.subckt OR2X2 A=_3075_ B=_3084_ Y=_3085_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][26] Y=_3086_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][26] B=_1568_ Y=_3087_
.subckt AND2X2 A=_3087_ B=_3086_ Y=_3088_
.subckt AND2X2 A=_1730_ B=_3088_ Y=_3089_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][26] Y=_3090_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][26] B=_1568_ Y=_3091_
.subckt AND2X2 A=_3091_ B=_3090_ Y=_3092_
.subckt AND2X2 A=_1735_ B=_3092_ Y=_3093_
.subckt OR2X2 A=_3089_ B=_3093_ Y=_3094_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][26] Y=_3095_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][26] B=_1568_ Y=_3096_
.subckt AND2X2 A=_3096_ B=_3095_ Y=_3097_
.subckt AND2X2 A=_3097_ B=_1741_ Y=_3098_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][26] Y=_3099_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][26] B=_1568_ Y=_3100_
.subckt AND2X2 A=_3100_ B=_3099_ Y=_3101_
.subckt AND2X2 A=_1746_ B=_3101_ Y=_3102_
.subckt OR2X2 A=_3098_ B=_3102_ Y=_3103_
.subckt OR2X2 A=_3103_ B=_3094_ Y=_3104_
.subckt OR2X2 A=_3085_ B=_3104_ Y=_3105_
.subckt OR2X2 A=_3066_ B=_3105_ Y=REG_B[26]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][27] Y=_3106_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][27] Y=_3107_
.subckt OR2X2 A=_3106_ B=_3107_ Y=_3108_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][27] Y=_3109_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][27] Y=_3110_
.subckt OR2X2 A=_3110_ B=_3109_ Y=_3111_
.subckt OR2X2 A=_3108_ B=_3111_ Y=_3112_
.subckt AND2X2 A=_1695_ B=$false Y=_3113_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][27] Y=_3114_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][27] Y=_3115_
.subckt OR2X2 A=_3114_ B=_3115_ Y=_3116_
.subckt OR2X2 A=_3113_ B=_3116_ Y=_3117_
.subckt OR2X2 A=_3117_ B=_3112_ Y=_3118_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][27] Y=_3119_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][27] B=_1568_ Y=_3120_
.subckt AND2X2 A=_3120_ B=_3119_ Y=_3121_
.subckt AND2X2 A=_3121_ B=_1705_ Y=_3122_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][27] Y=_3123_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][27] B=_1568_ Y=_3124_
.subckt AND2X2 A=_3124_ B=_3123_ Y=_3125_
.subckt AND2X2 A=_3125_ B=_1710_ Y=_3126_
.subckt OR2X2 A=_3126_ B=_3122_ Y=_3127_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][27] Y=_3128_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][27] B=_1568_ Y=_3129_
.subckt AND2X2 A=_3129_ B=_3128_ Y=_3130_
.subckt AND2X2 A=_3130_ B=_1716_ Y=_3131_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][27] Y=_3132_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][27] B=_1568_ Y=_3133_
.subckt AND2X2 A=_3133_ B=_3132_ Y=_3134_
.subckt AND2X2 A=_3134_ B=_1721_ Y=_3135_
.subckt OR2X2 A=_3135_ B=_3131_ Y=_3136_
.subckt OR2X2 A=_3127_ B=_3136_ Y=_3137_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][27] Y=_3138_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][27] B=_1568_ Y=_3139_
.subckt AND2X2 A=_3139_ B=_3138_ Y=_3140_
.subckt AND2X2 A=_1730_ B=_3140_ Y=_3141_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][27] Y=_3142_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][27] B=_1568_ Y=_3143_
.subckt AND2X2 A=_3143_ B=_3142_ Y=_3144_
.subckt AND2X2 A=_1735_ B=_3144_ Y=_3145_
.subckt OR2X2 A=_3141_ B=_3145_ Y=_3146_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][27] Y=_3147_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][27] B=_1568_ Y=_3148_
.subckt AND2X2 A=_3148_ B=_3147_ Y=_3149_
.subckt AND2X2 A=_3149_ B=_1741_ Y=_3150_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][27] Y=_3151_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][27] B=_1568_ Y=_3152_
.subckt AND2X2 A=_3152_ B=_3151_ Y=_3153_
.subckt AND2X2 A=_1746_ B=_3153_ Y=_3154_
.subckt OR2X2 A=_3150_ B=_3154_ Y=_3155_
.subckt OR2X2 A=_3155_ B=_3146_ Y=_3156_
.subckt OR2X2 A=_3137_ B=_3156_ Y=_3157_
.subckt OR2X2 A=_3118_ B=_3157_ Y=REG_B[27]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][28] Y=_3158_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][28] Y=_3159_
.subckt OR2X2 A=_3158_ B=_3159_ Y=_3160_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][28] Y=_3161_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][28] Y=_3162_
.subckt OR2X2 A=_3162_ B=_3161_ Y=_3163_
.subckt OR2X2 A=_3160_ B=_3163_ Y=_3164_
.subckt AND2X2 A=_1695_ B=$false Y=_3165_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][28] Y=_3166_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][28] Y=_3167_
.subckt OR2X2 A=_3166_ B=_3167_ Y=_3168_
.subckt OR2X2 A=_3165_ B=_3168_ Y=_3169_
.subckt OR2X2 A=_3169_ B=_3164_ Y=_3170_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][28] Y=_3171_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][28] B=_1568_ Y=_3172_
.subckt AND2X2 A=_3172_ B=_3171_ Y=_3173_
.subckt AND2X2 A=_3173_ B=_1705_ Y=_3174_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][28] Y=_3175_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][28] B=_1568_ Y=_3176_
.subckt AND2X2 A=_3176_ B=_3175_ Y=_3177_
.subckt AND2X2 A=_3177_ B=_1710_ Y=_3178_
.subckt OR2X2 A=_3178_ B=_3174_ Y=_3179_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][28] Y=_3180_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][28] B=_1568_ Y=_3181_
.subckt AND2X2 A=_3181_ B=_3180_ Y=_3182_
.subckt AND2X2 A=_3182_ B=_1716_ Y=_3183_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][28] Y=_3184_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][28] B=_1568_ Y=_3185_
.subckt AND2X2 A=_3185_ B=_3184_ Y=_3186_
.subckt AND2X2 A=_3186_ B=_1721_ Y=_3187_
.subckt OR2X2 A=_3187_ B=_3183_ Y=_3188_
.subckt OR2X2 A=_3179_ B=_3188_ Y=_3189_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][28] Y=_3190_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][28] B=_1568_ Y=_3191_
.subckt AND2X2 A=_3191_ B=_3190_ Y=_3192_
.subckt AND2X2 A=_1730_ B=_3192_ Y=_3193_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][28] Y=_3194_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][28] B=_1568_ Y=_3195_
.subckt AND2X2 A=_3195_ B=_3194_ Y=_3196_
.subckt AND2X2 A=_1735_ B=_3196_ Y=_3197_
.subckt OR2X2 A=_3193_ B=_3197_ Y=_3198_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][28] Y=_3199_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][28] B=_1568_ Y=_3200_
.subckt AND2X2 A=_3200_ B=_3199_ Y=_3201_
.subckt AND2X2 A=_3201_ B=_1741_ Y=_3202_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][28] Y=_3203_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][28] B=_1568_ Y=_3204_
.subckt AND2X2 A=_3204_ B=_3203_ Y=_3205_
.subckt AND2X2 A=_1746_ B=_3205_ Y=_3206_
.subckt OR2X2 A=_3202_ B=_3206_ Y=_3207_
.subckt OR2X2 A=_3207_ B=_3198_ Y=_3208_
.subckt OR2X2 A=_3189_ B=_3208_ Y=_3209_
.subckt OR2X2 A=_3170_ B=_3209_ Y=REG_B[28]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][29] Y=_3210_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][29] Y=_3211_
.subckt OR2X2 A=_3210_ B=_3211_ Y=_3212_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][29] Y=_3213_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][29] Y=_3214_
.subckt OR2X2 A=_3214_ B=_3213_ Y=_3215_
.subckt OR2X2 A=_3212_ B=_3215_ Y=_3216_
.subckt AND2X2 A=_1695_ B=$false Y=_3217_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][29] Y=_3218_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][29] Y=_3219_
.subckt OR2X2 A=_3218_ B=_3219_ Y=_3220_
.subckt OR2X2 A=_3217_ B=_3220_ Y=_3221_
.subckt OR2X2 A=_3221_ B=_3216_ Y=_3222_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][29] Y=_3223_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][29] B=_1568_ Y=_3224_
.subckt AND2X2 A=_3224_ B=_3223_ Y=_3225_
.subckt AND2X2 A=_3225_ B=_1705_ Y=_3226_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][29] Y=_3227_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][29] B=_1568_ Y=_3228_
.subckt AND2X2 A=_3228_ B=_3227_ Y=_3229_
.subckt AND2X2 A=_3229_ B=_1710_ Y=_3230_
.subckt OR2X2 A=_3230_ B=_3226_ Y=_3231_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][29] Y=_3232_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][29] B=_1568_ Y=_3233_
.subckt AND2X2 A=_3233_ B=_3232_ Y=_3234_
.subckt AND2X2 A=_3234_ B=_1716_ Y=_3235_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][29] Y=_3236_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][29] B=_1568_ Y=_3237_
.subckt AND2X2 A=_3237_ B=_3236_ Y=_3238_
.subckt AND2X2 A=_3238_ B=_1721_ Y=_3239_
.subckt OR2X2 A=_3239_ B=_3235_ Y=_3240_
.subckt OR2X2 A=_3231_ B=_3240_ Y=_3241_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][29] Y=_3242_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][29] B=_1568_ Y=_3243_
.subckt AND2X2 A=_3243_ B=_3242_ Y=_3244_
.subckt AND2X2 A=_1730_ B=_3244_ Y=_3245_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][29] Y=_3246_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][29] B=_1568_ Y=_3247_
.subckt AND2X2 A=_3247_ B=_3246_ Y=_3248_
.subckt AND2X2 A=_1735_ B=_3248_ Y=_3249_
.subckt OR2X2 A=_3245_ B=_3249_ Y=_3250_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][29] Y=_3251_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][29] B=_1568_ Y=_3252_
.subckt AND2X2 A=_3252_ B=_3251_ Y=_3253_
.subckt AND2X2 A=_3253_ B=_1741_ Y=_3254_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][29] Y=_3255_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][29] B=_1568_ Y=_3256_
.subckt AND2X2 A=_3256_ B=_3255_ Y=_3257_
.subckt AND2X2 A=_1746_ B=_3257_ Y=_3258_
.subckt OR2X2 A=_3254_ B=_3258_ Y=_3259_
.subckt OR2X2 A=_3259_ B=_3250_ Y=_3260_
.subckt OR2X2 A=_3241_ B=_3260_ Y=_3261_
.subckt OR2X2 A=_3222_ B=_3261_ Y=REG_B[29]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][30] Y=_3262_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][30] Y=_3263_
.subckt OR2X2 A=_3262_ B=_3263_ Y=_3264_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][30] Y=_3265_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][30] Y=_3266_
.subckt OR2X2 A=_3266_ B=_3265_ Y=_3267_
.subckt OR2X2 A=_3264_ B=_3267_ Y=_3268_
.subckt AND2X2 A=_1695_ B=$false Y=_3269_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][30] Y=_3270_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][30] Y=_3271_
.subckt OR2X2 A=_3270_ B=_3271_ Y=_3272_
.subckt OR2X2 A=_3269_ B=_3272_ Y=_3273_
.subckt OR2X2 A=_3273_ B=_3268_ Y=_3274_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][30] Y=_3275_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][30] B=_1568_ Y=_3276_
.subckt AND2X2 A=_3276_ B=_3275_ Y=_3277_
.subckt AND2X2 A=_3277_ B=_1705_ Y=_3278_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][30] Y=_3279_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][30] B=_1568_ Y=_3280_
.subckt AND2X2 A=_3280_ B=_3279_ Y=_3281_
.subckt AND2X2 A=_3281_ B=_1710_ Y=_3282_
.subckt OR2X2 A=_3282_ B=_3278_ Y=_3283_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][30] Y=_3284_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][30] B=_1568_ Y=_3285_
.subckt AND2X2 A=_3285_ B=_3284_ Y=_3286_
.subckt AND2X2 A=_3286_ B=_1716_ Y=_3287_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][30] Y=_3288_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][30] B=_1568_ Y=_3289_
.subckt AND2X2 A=_3289_ B=_3288_ Y=_3290_
.subckt AND2X2 A=_3290_ B=_1721_ Y=_3291_
.subckt OR2X2 A=_3291_ B=_3287_ Y=_3292_
.subckt OR2X2 A=_3283_ B=_3292_ Y=_3293_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][30] Y=_3294_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][30] B=_1568_ Y=_3295_
.subckt AND2X2 A=_3295_ B=_3294_ Y=_3296_
.subckt AND2X2 A=_1730_ B=_3296_ Y=_3297_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][30] Y=_3298_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][30] B=_1568_ Y=_3299_
.subckt AND2X2 A=_3299_ B=_3298_ Y=_3300_
.subckt AND2X2 A=_1735_ B=_3300_ Y=_3301_
.subckt OR2X2 A=_3297_ B=_3301_ Y=_3302_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][30] Y=_3303_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][30] B=_1568_ Y=_3304_
.subckt AND2X2 A=_3304_ B=_3303_ Y=_3305_
.subckt AND2X2 A=_3305_ B=_1741_ Y=_3306_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][30] Y=_3307_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][30] B=_1568_ Y=_3308_
.subckt AND2X2 A=_3308_ B=_3307_ Y=_3309_
.subckt AND2X2 A=_1746_ B=_3309_ Y=_3310_
.subckt OR2X2 A=_3306_ B=_3310_ Y=_3311_
.subckt OR2X2 A=_3311_ B=_3302_ Y=_3312_
.subckt OR2X2 A=_3293_ B=_3312_ Y=_3313_
.subckt OR2X2 A=_3274_ B=_3313_ Y=REG_B[30]
.subckt AND2X2 A=_1678_ B=REGs.REGS[4][31] Y=_3314_
.subckt AND2X2 A=_1682_ B=REGs.REGS[5][31] Y=_3315_
.subckt OR2X2 A=_3314_ B=_3315_ Y=_3316_
.subckt AND2X2 A=_1687_ B=REGs.REGS[6][31] Y=_3317_
.subckt AND2X2 A=_1690_ B=REGs.REGS[7][31] Y=_3318_
.subckt OR2X2 A=_3318_ B=_3317_ Y=_3319_
.subckt OR2X2 A=_3316_ B=_3319_ Y=_3320_
.subckt AND2X2 A=_1695_ B=$false Y=_3321_
.subckt AND2X2 A=_1697_ B=REGs.REGS[3][31] Y=_3322_
.subckt AND2X2 A=_1699_ B=REGs.REGS[2][31] Y=_3323_
.subckt OR2X2 A=_3322_ B=_3323_ Y=_3324_
.subckt OR2X2 A=_3321_ B=_3324_ Y=_3325_
.subckt OR2X2 A=_3325_ B=_3320_ Y=_3326_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[5][31] Y=_3327_
.subckt OR2X2 A=REGs.FIRQ_REGS[5][31] B=_1568_ Y=_3328_
.subckt AND2X2 A=_3328_ B=_3327_ Y=_3329_
.subckt AND2X2 A=_3329_ B=_1705_ Y=_3330_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[4][31] Y=_3331_
.subckt OR2X2 A=REGs.FIRQ_REGS[4][31] B=_1568_ Y=_3332_
.subckt AND2X2 A=_3332_ B=_3331_ Y=_3333_
.subckt AND2X2 A=_3333_ B=_1710_ Y=_3334_
.subckt OR2X2 A=_3334_ B=_3330_ Y=_3335_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[6][31] Y=_3336_
.subckt OR2X2 A=REGs.FIRQ_REGS[6][31] B=_1568_ Y=_3337_
.subckt AND2X2 A=_3337_ B=_3336_ Y=_3338_
.subckt AND2X2 A=_3338_ B=_1716_ Y=_3339_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[7][31] Y=_3340_
.subckt OR2X2 A=REGs.FIRQ_REGS[7][31] B=_1568_ Y=_3341_
.subckt AND2X2 A=_3341_ B=_3340_ Y=_3342_
.subckt AND2X2 A=_3342_ B=_1721_ Y=_3343_
.subckt OR2X2 A=_3343_ B=_3339_ Y=_3344_
.subckt OR2X2 A=_3335_ B=_3344_ Y=_3345_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[0][31] Y=_3346_
.subckt OR2X2 A=REGs.FIRQ_REGS[0][31] B=_1568_ Y=_3347_
.subckt AND2X2 A=_3347_ B=_3346_ Y=_3348_
.subckt AND2X2 A=_1730_ B=_3348_ Y=_3349_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[1][31] Y=_3350_
.subckt OR2X2 A=REGs.FIRQ_REGS[1][31] B=_1568_ Y=_3351_
.subckt AND2X2 A=_3351_ B=_3350_ Y=_3352_
.subckt AND2X2 A=_1735_ B=_3352_ Y=_3353_
.subckt OR2X2 A=_3349_ B=_3353_ Y=_3354_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[3][31] Y=_3355_
.subckt OR2X2 A=REGs.FIRQ_REGS[3][31] B=_1568_ Y=_3356_
.subckt AND2X2 A=_3356_ B=_3355_ Y=_3357_
.subckt AND2X2 A=_3357_ B=_1741_ Y=_3358_
.subckt OR2X2 A=INTERRUPT_flag B=REGs.USR_REGS[2][31] Y=_3359_
.subckt OR2X2 A=REGs.FIRQ_REGS[2][31] B=_1568_ Y=_3360_
.subckt AND2X2 A=_3360_ B=_3359_ Y=_3361_
.subckt AND2X2 A=_1746_ B=_3361_ Y=_3362_
.subckt OR2X2 A=_3358_ B=_3362_ Y=_3363_
.subckt OR2X2 A=_3363_ B=_3354_ Y=_3364_
.subckt OR2X2 A=_3345_ B=_3364_ Y=_3365_
.subckt OR2X2 A=_3326_ B=_3365_ Y=REG_B[31]
.subckt INVX1 A=CORE_REG_RF1[3] Y=_3366_
.subckt AND2X2 A=_3366_ B=CORE_REG_RF1[2] Y=_3367_
.subckt NOR2X1 A=CORE_REG_RF1[1] B=CORE_REG_RF1[0] Y=_3368_
.subckt AND2X2 A=_3367_ B=_3368_ Y=_3369_
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][0] Y=_3370_
.subckt INVX1 A=CORE_REG_RF1[1] Y=_3371_
.subckt AND2X2 A=_3371_ B=CORE_REG_RF1[0] Y=_3372_
.subckt AND2X2 A=_3367_ B=_3372_ Y=_3373_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][0] Y=_3374_
.subckt OR2X2 A=_3370_ B=_3374_ Y=_3375_
.subckt INVX1 A=CORE_REG_RF1[0] Y=_3376_
.subckt AND2X2 A=_3376_ B=CORE_REG_RF1[1] Y=_3377_
.subckt AND2X2 A=_3367_ B=_3377_ Y=_3378_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][0] Y=_3379_
.subckt AND2X2 A=CORE_REG_RF1[1] B=CORE_REG_RF1[0] Y=_3380_
.subckt AND2X2 A=_3367_ B=_3380_ Y=_3381_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][0] Y=_3382_
.subckt OR2X2 A=_3382_ B=_3379_ Y=_3383_
.subckt OR2X2 A=_3375_ B=_3383_ Y=_3384_
.subckt NOR2X1 A=CORE_REG_RF1[3] B=CORE_REG_RF1[2] Y=_3385_
.subckt AND2X2 A=_3372_ B=_3385_ Y=_3386_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][0] Y=_3387_
.subckt AND2X2 A=_3385_ B=_3380_ Y=_3388_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][0] Y=_3389_
.subckt AND2X2 A=_3377_ B=_3385_ Y=_3390_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][0] Y=_3391_
.subckt OR2X2 A=_3389_ B=_3391_ Y=_3392_
.subckt OR2X2 A=_3387_ B=_3392_ Y=_3393_
.subckt OR2X2 A=_3393_ B=_3384_ Y=_3394_
.subckt AND2X2 A=CORE_REG_RF1[3] B=CORE_REG_RF1[2] Y=_3395_
.subckt AND2X2 A=_3372_ B=_3395_ Y=_3396_
.subckt AND2X2 A=_1708_ B=_3396_ Y=_3397_
.subckt AND2X2 A=_3368_ B=_3395_ Y=_3398_
.subckt AND2X2 A=_1713_ B=_3398_ Y=_3399_
.subckt OR2X2 A=_3399_ B=_3397_ Y=_3400_
.subckt AND2X2 A=_3377_ B=_3395_ Y=_3401_
.subckt AND2X2 A=_1719_ B=_3401_ Y=_3402_
.subckt AND2X2 A=_3380_ B=_3395_ Y=_3403_
.subckt AND2X2 A=_1724_ B=_3403_ Y=_3404_
.subckt OR2X2 A=_3404_ B=_3402_ Y=_3405_
.subckt OR2X2 A=_3400_ B=_3405_ Y=_3406_
.subckt INVX1 A=CORE_REG_RF1[2] Y=_3407_
.subckt AND2X2 A=_3407_ B=CORE_REG_RF1[3] Y=_3408_
.subckt AND2X2 A=_3408_ B=_3368_ Y=_3409_
.subckt AND2X2 A=_3409_ B=_1733_ Y=_3410_
.subckt AND2X2 A=_3372_ B=_3408_ Y=_3411_
.subckt AND2X2 A=_3411_ B=_1738_ Y=_3412_
.subckt OR2X2 A=_3410_ B=_3412_ Y=_3413_
.subckt AND2X2 A=_3408_ B=_3380_ Y=_3414_
.subckt AND2X2 A=_1744_ B=_3414_ Y=_3415_
.subckt AND2X2 A=_3408_ B=_3377_ Y=_3416_
.subckt AND2X2 A=_3416_ B=_1749_ Y=_3417_
.subckt OR2X2 A=_3415_ B=_3417_ Y=_3418_
.subckt OR2X2 A=_3418_ B=_3413_ Y=_3419_
.subckt OR2X2 A=_3406_ B=_3419_ Y=_3420_
.subckt OR2X2 A=_3394_ B=_3420_ Y=REG_A[0]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][1] Y=_3421_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][1] Y=_3422_
.subckt OR2X2 A=_3421_ B=_3422_ Y=_3423_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][1] Y=_3424_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][1] Y=_3425_
.subckt OR2X2 A=_3425_ B=_3424_ Y=_3426_
.subckt OR2X2 A=_3423_ B=_3426_ Y=_3427_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][1] Y=_3428_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][1] Y=_3429_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][1] Y=_3430_
.subckt OR2X2 A=_3429_ B=_3430_ Y=_3431_
.subckt OR2X2 A=_3428_ B=_3431_ Y=_3432_
.subckt OR2X2 A=_3432_ B=_3427_ Y=_3433_
.subckt AND2X2 A=_1769_ B=_3396_ Y=_3434_
.subckt AND2X2 A=_1773_ B=_3398_ Y=_3435_
.subckt OR2X2 A=_3435_ B=_3434_ Y=_3436_
.subckt AND2X2 A=_1778_ B=_3401_ Y=_3437_
.subckt AND2X2 A=_1782_ B=_3403_ Y=_3438_
.subckt OR2X2 A=_3438_ B=_3437_ Y=_3439_
.subckt OR2X2 A=_3436_ B=_3439_ Y=_3440_
.subckt AND2X2 A=_3409_ B=_1788_ Y=_3441_
.subckt AND2X2 A=_3411_ B=_1792_ Y=_3442_
.subckt OR2X2 A=_3441_ B=_3442_ Y=_3443_
.subckt AND2X2 A=_1797_ B=_3414_ Y=_3444_
.subckt AND2X2 A=_3416_ B=_1801_ Y=_3445_
.subckt OR2X2 A=_3444_ B=_3445_ Y=_3446_
.subckt OR2X2 A=_3446_ B=_3443_ Y=_3447_
.subckt OR2X2 A=_3440_ B=_3447_ Y=_3448_
.subckt OR2X2 A=_3433_ B=_3448_ Y=REG_A[1]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][2] Y=_3449_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][2] Y=_3450_
.subckt OR2X2 A=_3449_ B=_3450_ Y=_3451_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][2] Y=_3452_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][2] Y=_3453_
.subckt OR2X2 A=_3453_ B=_3452_ Y=_3454_
.subckt OR2X2 A=_3451_ B=_3454_ Y=_3455_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][2] Y=_3456_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][2] Y=_3457_
.subckt AND2X2 A=_3390_ B=REGs.REGS[2][2] Y=_3458_
.subckt OR2X2 A=_3457_ B=_3458_ Y=_3459_
.subckt OR2X2 A=_3456_ B=_3459_ Y=_3460_
.subckt OR2X2 A=_3460_ B=_3455_ Y=_3461_
.subckt AND2X2 A=_1821_ B=_3396_ Y=_3462_
.subckt AND2X2 A=_1825_ B=_3398_ Y=_3463_
.subckt OR2X2 A=_3463_ B=_3462_ Y=_3464_
.subckt AND2X2 A=_1830_ B=_3401_ Y=_3465_
.subckt AND2X2 A=_1834_ B=_3403_ Y=_3466_
.subckt OR2X2 A=_3466_ B=_3465_ Y=_3467_
.subckt OR2X2 A=_3464_ B=_3467_ Y=_3468_
.subckt AND2X2 A=_3409_ B=_1840_ Y=_3469_
.subckt AND2X2 A=_3411_ B=_1844_ Y=_3470_
.subckt OR2X2 A=_3469_ B=_3470_ Y=_3471_
.subckt AND2X2 A=_1849_ B=_3414_ Y=_3472_
.subckt AND2X2 A=_3416_ B=_1853_ Y=_3473_
.subckt OR2X2 A=_3472_ B=_3473_ Y=_3474_
.subckt OR2X2 A=_3474_ B=_3471_ Y=_3475_
.subckt OR2X2 A=_3468_ B=_3475_ Y=_3476_
.subckt OR2X2 A=_3461_ B=_3476_ Y=REG_A[2]
.subckt AND2X2 A=_3369_ B=REGs.REGS[4][3] Y=_3477_
.subckt AND2X2 A=_3373_ B=REGs.REGS[5][3] Y=_3478_
.subckt OR2X2 A=_3477_ B=_3478_ Y=_3479_
.subckt AND2X2 A=_3378_ B=REGs.REGS[6][3] Y=_3480_
.subckt AND2X2 A=_3381_ B=REGs.REGS[7][3] Y=_3481_
.subckt OR2X2 A=_3481_ B=_3480_ Y=_3482_
.subckt OR2X2 A=_3479_ B=_3482_ Y=_3483_
.subckt AND2X2 A=_3386_ B=PC.ADDR_stack[1][3] Y=_3484_
.subckt AND2X2 A=_3388_ B=REGs.REGS[3][3] Y=_3485_
.end
