import "primitives/core.futil";
component main(@go go: 1, @clk clk: 1, @reset reset: 1) -> (@done done: 1) {
  cells {
    t = std_reg(1);
    f = std_reg(1);
    lt = std_lt(1);
  }
  wires {
    group true<"static"=1> {
      t.in = 1'd1;
      t.write_en = 1'd1;
      true[done] = t.done;
    }
    group false<"static"=1> {
      f.in = 1'd1;
      f.write_en = 1'd1;
      false[done] = f.done;
    }
    group cond<"static"=0> {
      lt.left = 1'd1;
      lt.right = 1'd0;
      cond[done] = 1'd1;
    }
    group msp<"static"=1> {
      t.in = 1'd1;
      t.write_en = 1'd1;
      f.in = 1'd1;
      f.write_en = 1'd1;
      msp[done] = t.done & f.done ? 1'd1;
    }
  }

  control {
    par {
      @static msp;
      @static(0) cond;
    }
  }
}
