#!/bin/sh
vcs -f ../file +vcs+vcdpluson -debug_all -sverilog
./simv
