TimeQuest Timing Analyzer report for Datapath
Tue Mar 27 16:35:51 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock'
 26. Fast Model Hold: 'clock'
 27. Fast Model Minimum Pulse Width: 'clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.04 MHz ; 6.04 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -164.561 ; -7407.156     ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.703 ; -104.871      ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.631 ; -418.333              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                          ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -164.561 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 165.603    ;
; -164.561 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 165.603    ;
; -164.356 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.003      ; 165.397    ;
; -164.344 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.003      ; 165.385    ;
; -164.314 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.359    ;
; -164.314 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.359    ;
; -164.152 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.197    ;
; -164.152 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.197    ;
; -164.109 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 165.153    ;
; -164.100 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.145    ;
; -164.100 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.145    ;
; -164.097 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 165.141    ;
; -164.065 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.110    ;
; -164.065 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 165.110    ;
; -163.947 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.991    ;
; -163.935 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.979    ;
; -163.895 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.939    ;
; -163.891 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.936    ;
; -163.891 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.936    ;
; -163.883 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.927    ;
; -163.860 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.904    ;
; -163.854 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.899    ;
; -163.854 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.899    ;
; -163.848 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.892    ;
; -163.780 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.044      ; 164.862    ;
; -163.747 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.792    ;
; -163.747 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.792    ;
; -163.699 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.744    ;
; -163.699 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.744    ;
; -163.686 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.730    ;
; -163.674 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.718    ;
; -163.649 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.693    ;
; -163.637 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.682    ;
; -163.637 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.682    ;
; -163.637 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.681    ;
; -163.636 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.681    ;
; -163.636 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.681    ;
; -163.542 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.586    ;
; -163.533 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.618    ;
; -163.530 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.574    ;
; -163.494 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.538    ;
; -163.482 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.526    ;
; -163.434 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.479    ;
; -163.434 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.479    ;
; -163.432 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.476    ;
; -163.431 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.475    ;
; -163.420 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.464    ;
; -163.419 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.463    ;
; -163.371 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.456    ;
; -163.319 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.404    ;
; -163.284 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.369    ;
; -163.229 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 164.273    ;
; -163.217 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 164.261    ;
; -163.157 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.202    ;
; -163.157 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.202    ;
; -163.110 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.195    ;
; -163.073 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.158    ;
; -163.034 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.079    ;
; -163.034 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.079    ;
; -163.004 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.049    ;
; -163.004 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.049    ;
; -163.002 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.047    ;
; -163.002 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 164.047    ;
; -162.966 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.051    ;
; -162.952 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 163.996    ;
; -162.940 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 163.984    ;
; -162.918 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 164.003    ;
; -162.906 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 163.951    ;
; -162.906 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 163.951    ;
; -162.856 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 163.941    ;
; -162.855 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 163.940    ;
; -162.829 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 163.873    ;
; -162.818 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.860    ;
; -162.818 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.860    ;
; -162.817 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 163.861    ;
; -162.799 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 163.843    ;
; -162.797 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 163.841    ;
; -162.787 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 163.831    ;
; -162.785 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 163.829    ;
; -162.726 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.768    ;
; -162.726 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.768    ;
; -162.701 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 163.745    ;
; -162.689 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 163.733    ;
; -162.653 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 163.738    ;
; -162.613 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.003      ; 163.654    ;
; -162.601 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.003      ; 163.642    ;
; -162.559 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.601    ;
; -162.559 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.601    ;
; -162.521 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.003      ; 163.562    ;
; -162.509 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.003      ; 163.550    ;
; -162.465 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.507    ;
; -162.465 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.507    ;
; -162.376 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.047      ; 163.461    ;
; -162.354 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.003      ; 163.395    ;
; -162.342 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.003      ; 163.383    ;
; -162.302 ; control_unit_230:inst|stage[23] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.344    ;
; -162.302 ; control_unit_230:inst|stage[23] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.344    ;
; -162.268 ; control_unit_230:inst|stage[21] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.310    ;
; -162.268 ; control_unit_230:inst|stage[21] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.004      ; 163.310    ;
; -162.260 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.003      ; 163.301    ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                    ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.703 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.323      ; 0.906      ;
; -2.702 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.323      ; 0.907      ;
; -2.690 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 3.324      ; 0.920      ;
; -2.547 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.323      ; 1.062      ;
; -2.547 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.323      ; 1.062      ;
; -2.351 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.324      ; 1.259      ;
; -2.347 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 3.323      ; 1.262      ;
; -2.303 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.324      ; 1.307      ;
; -2.150 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.316      ; 1.452      ;
; -2.114 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.323      ; 1.495      ;
; -1.817 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 3.329      ; 1.798      ;
; -1.773 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 3.316      ; 1.829      ;
; -1.473 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 3.330      ; 2.143      ;
; -1.472 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 3.330      ; 2.144      ;
; -1.400 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.334      ; 2.220      ;
; -1.399 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 3.334      ; 2.221      ;
; -1.288 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 3.329      ; 2.327      ;
; -1.287 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 3.329      ; 2.328      ;
; -1.244 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.323      ; 2.365      ;
; -1.243 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.323      ; 2.366      ;
; -1.158 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 3.329      ; 2.457      ;
; -1.156 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 3.329      ; 2.459      ;
; -1.154 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.453      ;
; -1.152 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.455      ;
; -1.150 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 3.337      ; 2.473      ;
; -1.149 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 3.337      ; 2.474      ;
; -1.147 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.460      ;
; -1.147 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.460      ;
; -1.146 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.450      ;
; -1.146 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.450      ;
; -1.145 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 3.337      ; 2.478      ;
; -1.142 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 3.337      ; 2.481      ;
; -1.133 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.307      ; 2.460      ;
; -1.115 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.481      ;
; -1.113 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.483      ;
; -1.107 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 3.302      ; 2.481      ;
; -1.097 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 3.302      ; 2.491      ;
; -1.051 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.327      ; 2.562      ;
; -1.037 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.329      ; 2.578      ;
; -1.035 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.329      ; 2.580      ;
; -1.034 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 3.302      ; 2.554      ;
; -1.015 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.581      ;
; -1.015 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.581      ;
; -1.005 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.324      ; 2.605      ;
; -1.002 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.324      ; 2.608      ;
; -0.976 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.310      ; 2.620      ;
; -0.975 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 3.310      ; 2.621      ;
; -0.888 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 3.329      ; 2.727      ;
; -0.883 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 3.329      ; 2.732      ;
; -0.881 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 3.331      ; 2.736      ;
; -0.880 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 3.331      ; 2.737      ;
; -0.779 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 3.327      ; 2.834      ;
; -0.774 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 3.327      ; 2.839      ;
; -0.763 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.833      ;
; -0.761 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.835      ;
; -0.740 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 3.327      ; 2.873      ;
; -0.739 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.327      ; 2.874      ;
; -0.733 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.309      ; 2.862      ;
; -0.733 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.309      ; 2.862      ;
; -0.733 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.296      ; 2.849      ;
; -0.733 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.340      ; 2.893      ;
; -0.731 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.340      ; 2.895      ;
; -0.727 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 3.310      ; 2.869      ;
; -0.727 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.310      ; 2.869      ;
; -0.683 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.924      ;
; -0.681 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.926      ;
; -0.664 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 3.333      ; 2.955      ;
; -0.661 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.333      ; 2.958      ;
; -0.639 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.323      ; 2.970      ;
; -0.639 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.323      ; 2.970      ;
; -0.633 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.974      ;
; -0.630 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.321      ; 2.977      ;
; -0.616 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 3.324      ; 2.994      ;
; -0.587 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.321      ; 3.020      ;
; -0.586 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 3.337      ; 3.037      ;
; -0.582 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 3.337      ; 3.041      ;
; -0.580 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 3.337      ; 3.043      ;
; -0.565 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 3.340      ; 3.061      ;
; -0.563 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 3.340      ; 3.063      ;
; -0.560 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 3.324      ; 3.050      ;
; -0.559 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.324      ; 3.051      ;
; -0.488 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 3.302      ; 3.100      ;
; -0.474 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 3.302      ; 3.114      ;
; -0.449 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 3.315      ; 3.152      ;
; -0.449 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 3.315      ; 3.152      ;
; -0.439 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 3.329      ; 3.176      ;
; -0.438 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 3.329      ; 3.177      ;
; -0.431 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.323      ; 3.178      ;
; -0.429 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.331      ; 3.188      ;
; -0.429 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.323      ; 3.180      ;
; -0.412 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 3.302      ; 3.176      ;
; -0.397 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.327      ; 3.216      ;
; -0.396 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.327      ; 3.217      ;
; -0.369 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.310      ; 3.227      ;
; -0.367 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.310      ; 3.229      ;
; -0.365 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 3.329      ; 3.250      ;
; -0.365 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 3.329      ; 3.250      ;
; -0.361 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 3.320      ; 3.245      ;
; -0.360 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 3.320      ; 3.246      ;
; -0.350 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 3.340      ; 3.276      ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+----------------------+------------+---------+---------+------------+-----------------+
; Data Port            ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------------+------------+---------+---------+------------+-----------------+
; IR_Test[*]           ; clock      ; 11.276  ; 11.276  ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; 9.149   ; 9.149   ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; 9.218   ; 9.218   ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; 9.579   ; 9.579   ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; 9.232   ; 9.232   ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; 8.733   ; 8.733   ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; 8.201   ; 8.201   ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; 7.047   ; 7.047   ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; 10.699  ; 10.699  ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; 11.276  ; 11.276  ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; 8.795   ; 8.795   ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; 8.470   ; 8.470   ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; 10.404  ; 10.404  ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; 9.921   ; 9.921   ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; 8.861   ; 8.861   ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; 8.632   ; 8.632   ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; 7.639   ; 7.639   ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; 8.421   ; 8.421   ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; 7.934   ; 7.934   ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; 8.174   ; 8.174   ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; 10.193  ; 10.193  ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; 8.973   ; 8.973   ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; 9.883   ; 9.883   ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; 9.327   ; 9.327   ; Rise       ; clock           ;
; clock                ; clock      ; 5.640   ; 5.640   ; Rise       ; clock           ;
; data_source          ; clock      ; 6.245   ; 6.245   ; Rise       ; clock           ;
; destination_select   ; clock      ; 6.645   ; 6.645   ; Rise       ; clock           ;
; reset                ; clock      ; 168.514 ; 168.514 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 7.180   ; 7.180   ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; 3.788   ; 3.788   ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; 3.462   ; 3.462   ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; 3.633   ; 3.633   ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; 3.505   ; 3.505   ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; 3.900   ; 3.900   ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 3.252   ; 3.252   ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 4.710   ; 4.710   ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 4.561   ; 4.561   ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; 4.640   ; 4.640   ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; 4.896   ; 4.896   ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; 4.024   ; 4.024   ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; 3.514   ; 3.514   ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; 5.281   ; 5.281   ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; 4.437   ; 4.437   ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; 3.960   ; 3.960   ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; 7.180   ; 7.180   ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; 5.938   ; 5.938   ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; 5.302   ; 5.302   ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; 5.938   ; 5.938   ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; 5.649   ; 5.649   ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; 5.300   ; 5.300   ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; 6.962   ; 6.962   ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; 6.962   ; 6.962   ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; 5.326   ; 5.326   ; Rise       ; clock           ;
+----------------------+------------+---------+---------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; -5.339 ; -5.339 ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; -5.969 ; -5.969 ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; -6.500 ; -6.500 ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; -6.521 ; -6.521 ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; -8.110 ; -8.110 ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; -7.163 ; -7.163 ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; -6.578 ; -6.578 ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; -5.910 ; -5.910 ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; -7.182 ; -7.182 ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; -7.632 ; -7.632 ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; -6.310 ; -6.310 ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; -5.339 ; -5.339 ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; -7.499 ; -7.499 ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; -6.609 ; -6.609 ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; -6.472 ; -6.472 ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; -5.625 ; -5.625 ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; -6.517 ; -6.517 ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; -6.851 ; -6.851 ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; -6.311 ; -6.311 ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; -7.037 ; -7.037 ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; -8.768 ; -8.768 ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; -7.548 ; -7.548 ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; -7.795 ; -7.795 ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; -7.879 ; -7.879 ; Rise       ; clock           ;
; clock                ; clock      ; -0.131 ; -0.131 ; Rise       ; clock           ;
; data_source          ; clock      ; -0.524 ; -0.524 ; Rise       ; clock           ;
; destination_select   ; clock      ; -4.103 ; -4.103 ; Rise       ; clock           ;
; reset                ; clock      ; -7.512 ; -7.512 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; -0.552 ; -0.552 ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; -0.819 ; -0.819 ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; -0.633 ; -0.633 ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; -0.853 ; -0.853 ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; -0.655 ; -0.655 ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; -0.781 ; -0.781 ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; -0.941 ; -0.941 ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; -0.552 ; -0.552 ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; -1.018 ; -1.018 ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; -1.661 ; -1.661 ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; -0.603 ; -0.603 ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; -1.271 ; -1.271 ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; -1.130 ; -1.130 ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; -0.705 ; -0.705 ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; -1.119 ; -1.119 ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; -0.922 ; -0.922 ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; -1.459 ; -1.459 ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; -4.026 ; -4.026 ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; -4.180 ; -4.180 ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; -4.368 ; -4.368 ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; -4.026 ; -4.026 ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; -4.163 ; -4.163 ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; -3.661 ; -3.661 ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; -4.970 ; -4.970 ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; -3.661 ; -3.661 ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RA[*]            ; clock      ; 9.813  ; 9.813  ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 8.821  ; 8.821  ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 7.996  ; 7.996  ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 8.361  ; 8.361  ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 7.924  ; 7.924  ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 8.256  ; 8.256  ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 8.578  ; 8.578  ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 8.159  ; 8.159  ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 8.941  ; 8.941  ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 8.689  ; 8.689  ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 9.813  ; 9.813  ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 8.022  ; 8.022  ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 8.675  ; 8.675  ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 8.240  ; 8.240  ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 8.226  ; 8.226  ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 8.339  ; 8.339  ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 9.054  ; 9.054  ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 7.595  ; 7.595  ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 8.341  ; 8.341  ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 7.922  ; 7.922  ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 8.543  ; 8.543  ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 9.670  ; 9.670  ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 8.369  ; 8.369  ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 8.393  ; 8.393  ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 8.278  ; 8.278  ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 9.127  ; 9.127  ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 7.626  ; 7.626  ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 8.022  ; 8.022  ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 8.180  ; 8.180  ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 7.992  ; 7.992  ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 8.271  ; 8.271  ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 9.670  ; 9.670  ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 8.278  ; 8.278  ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 8.566  ; 8.566  ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 8.305  ; 8.305  ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 8.697  ; 8.697  ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 8.914  ; 8.914  ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 8.755  ; 8.755  ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 8.471  ; 8.471  ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 8.807  ; 8.807  ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 10.345 ; 10.345 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 8.385  ; 8.385  ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 10.410 ; 10.410 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 10.318 ; 10.318 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 11.898 ; 11.898 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 10.464 ; 10.464 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 10.609 ; 10.609 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 10.747 ; 10.747 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 10.521 ; 10.521 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 10.945 ; 10.945 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 10.442 ; 10.442 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 10.307 ; 10.307 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 10.076 ; 10.076 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 10.751 ; 10.751 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 10.346 ; 10.346 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 10.647 ; 10.647 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 9.519  ; 9.519  ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 10.849 ; 10.849 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 9.037  ; 9.037  ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 10.688 ; 10.688 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 11.898 ; 11.898 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 10.013 ; 10.013 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 10.178 ; 10.178 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 11.261 ; 11.261 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 10.756 ; 10.756 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 8.335  ; 8.335  ; Rise       ; clock           ;
; rf               ; clock      ; 10.035 ; 10.035 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 7.939  ; 7.939  ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 8.044  ; 8.044  ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 8.967  ; 8.967  ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 8.498  ; 8.498  ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 8.200  ; 8.200  ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 8.752  ; 8.752  ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 8.235  ; 8.235  ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 8.333  ; 8.333  ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 8.293  ; 8.293  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 9.280  ; 9.280  ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 8.880  ; 8.880  ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 8.684  ; 8.684  ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 8.383  ; 8.383  ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 9.265  ; 9.265  ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 7.560  ; 7.560  ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 8.048  ; 8.048  ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 7.897  ; 7.897  ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 8.323  ; 8.323  ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 7.895  ; 7.895  ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 7.672  ; 7.672  ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 8.064  ; 8.064  ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 8.020  ; 8.020  ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 8.207  ; 8.207  ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 8.278  ; 8.278  ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 7.948  ; 7.948  ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 8.280  ; 8.280  ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 8.232  ; 8.232  ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 7.691  ; 7.691  ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 7.984  ; 7.984  ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 9.280  ; 9.280  ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 8.667  ; 8.667  ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 8.120  ; 8.120  ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 9.205  ; 9.205  ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 8.700  ; 8.700  ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RA[*]            ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 8.821  ; 8.821  ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 7.996  ; 7.996  ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 8.361  ; 8.361  ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 7.924  ; 7.924  ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 8.256  ; 8.256  ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 8.578  ; 8.578  ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 8.159  ; 8.159  ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 8.941  ; 8.941  ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 8.689  ; 8.689  ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 9.813  ; 9.813  ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 8.022  ; 8.022  ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 7.595  ; 7.595  ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 8.675  ; 8.675  ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 8.240  ; 8.240  ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 8.226  ; 8.226  ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 8.339  ; 8.339  ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 9.054  ; 9.054  ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 7.595  ; 7.595  ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 8.341  ; 8.341  ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 7.922  ; 7.922  ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 8.543  ; 8.543  ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 7.626  ; 7.626  ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 8.369  ; 8.369  ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 8.393  ; 8.393  ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 8.278  ; 8.278  ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 9.127  ; 9.127  ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 7.626  ; 7.626  ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 8.022  ; 8.022  ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 8.180  ; 8.180  ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 7.992  ; 7.992  ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 8.271  ; 8.271  ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 9.670  ; 9.670  ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 8.278  ; 8.278  ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 8.566  ; 8.566  ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 8.305  ; 8.305  ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 8.697  ; 8.697  ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 8.385  ; 8.385  ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 8.914  ; 8.914  ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 8.755  ; 8.755  ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 8.471  ; 8.471  ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 8.807  ; 8.807  ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 10.345 ; 10.345 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 8.385  ; 8.385  ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 10.410 ; 10.410 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 10.318 ; 10.318 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 7.190  ; 7.190  ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 8.399  ; 8.399  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 8.118  ; 8.118  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 7.199  ; 7.199  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 7.654  ; 7.654  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 7.423  ; 7.423  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 7.840  ; 7.840  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 7.526  ; 7.526  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 7.190  ; 7.190  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 7.578  ; 7.578  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 7.712  ; 7.712  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 7.847  ; 7.847  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 7.787  ; 7.787  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 7.475  ; 7.475  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 7.619  ; 7.619  ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 7.751  ; 7.751  ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 7.335  ; 7.335  ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 7.503  ; 7.503  ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 8.408  ; 8.408  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 7.756  ; 7.756  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 7.820  ; 7.820  ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 8.548  ; 8.548  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 8.416  ; 8.416  ; Rise       ; clock           ;
; ir_enable        ; clock      ; 8.335  ; 8.335  ; Rise       ; clock           ;
; rf               ; clock      ; 10.035 ; 10.035 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 7.939  ; 7.939  ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 8.044  ; 8.044  ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 8.967  ; 8.967  ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 8.498  ; 8.498  ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 8.200  ; 8.200  ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 8.752  ; 8.752  ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 8.235  ; 8.235  ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 8.333  ; 8.333  ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 8.293  ; 8.293  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 7.190  ; 7.190  ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 8.225  ; 8.225  ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 8.399  ; 8.399  ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 8.118  ; 8.118  ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 8.905  ; 8.905  ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 7.199  ; 7.199  ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 7.654  ; 7.654  ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 7.423  ; 7.423  ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 7.840  ; 7.840  ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 7.526  ; 7.526  ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 7.190  ; 7.190  ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 7.578  ; 7.578  ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 7.712  ; 7.712  ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 7.847  ; 7.847  ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 7.787  ; 7.787  ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 7.475  ; 7.475  ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 7.619  ; 7.619  ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 7.751  ; 7.751  ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 7.335  ; 7.335  ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 7.503  ; 7.503  ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 8.408  ; 8.408  ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 7.756  ; 7.756  ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 7.820  ; 7.820  ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 8.548  ; 8.548  ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 8.416  ; 8.416  ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+---------------+-----------------+--------+--------+--------+--------+
; Input Port    ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------+--------+--------+--------+--------+
; IR_Test[0]    ; instruction[0]  ; 13.356 ;        ;        ; 13.356 ;
; IR_Test[1]    ; instruction[1]  ; 13.635 ;        ;        ; 13.635 ;
; IR_Test[2]    ; instruction[2]  ; 13.423 ;        ;        ; 13.423 ;
; IR_Test[3]    ; instruction[3]  ; 14.652 ;        ;        ; 14.652 ;
; IR_Test[4]    ; instruction[4]  ; 12.624 ;        ;        ; 12.624 ;
; IR_Test[5]    ; instruction[5]  ; 13.004 ;        ;        ; 13.004 ;
; IR_Test[6]    ; instruction[6]  ; 12.167 ;        ;        ; 12.167 ;
; IR_Test[7]    ; instruction[7]  ; 13.382 ;        ;        ; 13.382 ;
; IR_Test[8]    ; instruction[8]  ; 13.706 ;        ;        ; 13.706 ;
; IR_Test[9]    ; instruction[9]  ; 12.116 ;        ;        ; 12.116 ;
; IR_Test[10]   ; instruction[10] ; 12.786 ;        ;        ; 12.786 ;
; IR_Test[11]   ; instruction[11] ; 12.953 ;        ;        ; 12.953 ;
; IR_Test[12]   ; instruction[12] ; 12.798 ;        ;        ; 12.798 ;
; IR_Test[13]   ; instruction[13] ; 12.721 ;        ;        ; 12.721 ;
; IR_Test[14]   ; instruction[14] ; 12.684 ;        ;        ; 12.684 ;
; IR_Test[15]   ; instruction[15] ; 12.123 ;        ;        ; 12.123 ;
; IR_Test[16]   ; instruction[16] ; 13.232 ;        ;        ; 13.232 ;
; IR_Test[17]   ; instruction[17] ; 12.591 ;        ;        ; 12.591 ;
; IR_Test[18]   ; instruction[18] ; 12.965 ;        ;        ; 12.965 ;
; IR_Test[19]   ; instruction[19] ; 14.371 ;        ;        ; 14.371 ;
; IR_Test[20]   ; instruction[20] ; 14.035 ;        ;        ; 14.035 ;
; IR_Test[21]   ; instruction[21] ; 13.036 ;        ;        ; 13.036 ;
; IR_Test[22]   ; instruction[22] ; 14.595 ;        ;        ; 14.595 ;
; IR_Test[23]   ; instruction[23] ; 14.106 ;        ;        ; 14.106 ;
; data_source   ; data_d[0]       ; 12.607 ; 12.607 ; 12.607 ; 12.607 ;
; data_source   ; data_d[1]       ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; data_source   ; data_d[2]       ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; data_source   ; data_d[3]       ; 12.844 ; 12.844 ; 12.844 ; 12.844 ;
; data_source   ; data_d[4]       ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; data_source   ; data_d[5]       ; 12.894 ; 12.894 ; 12.894 ; 12.894 ;
; data_source   ; data_d[6]       ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; data_source   ; data_d[7]       ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; data_source   ; data_d[8]       ; 13.249 ; 13.249 ; 13.249 ; 13.249 ;
; data_source   ; data_d[9]       ; 11.886 ; 11.886 ; 11.886 ; 11.886 ;
; data_source   ; data_d[10]      ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; data_source   ; data_d[11]      ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; data_source   ; data_d[12]      ; 12.049 ; 12.049 ; 12.049 ; 12.049 ;
; data_source   ; data_d[13]      ; 12.205 ; 12.205 ; 12.205 ; 12.205 ;
; data_source   ; data_d[14]      ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; data_source   ; data_d[15]      ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; rf_select     ; rf              ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; rf_test       ; rf              ; 8.045  ;        ;        ; 8.045  ;
; test_data[0]  ; data_d[0]       ; 12.557 ;        ;        ; 12.557 ;
; test_data[1]  ; data_d[1]       ; 12.094 ;        ;        ; 12.094 ;
; test_data[2]  ; data_d[2]       ; 12.308 ;        ;        ; 12.308 ;
; test_data[3]  ; data_d[3]       ; 12.113 ;        ;        ; 12.113 ;
; test_data[4]  ; data_d[4]       ; 11.599 ;        ;        ; 11.599 ;
; test_data[5]  ; data_d[5]       ; 12.450 ;        ;        ; 12.450 ;
; test_data[6]  ; data_d[6]       ; 13.047 ;        ;        ; 13.047 ;
; test_data[7]  ; data_d[7]       ; 12.151 ;        ;        ; 12.151 ;
; test_data[8]  ; data_d[8]       ; 13.847 ;        ;        ; 13.847 ;
; test_data[9]  ; data_d[9]       ; 11.678 ;        ;        ; 11.678 ;
; test_data[10] ; data_d[10]      ; 12.752 ;        ;        ; 12.752 ;
; test_data[11] ; data_d[11]      ; 12.719 ;        ;        ; 12.719 ;
; test_data[12] ; data_d[12]      ; 12.222 ;        ;        ; 12.222 ;
; test_data[13] ; data_d[13]      ; 12.261 ;        ;        ; 12.261 ;
; test_data[14] ; data_d[14]      ; 13.195 ;        ;        ; 13.195 ;
; test_data[15] ; data_d[15]      ; 12.874 ;        ;        ; 12.874 ;
+---------------+-----------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+---------------+-----------------+--------+--------+--------+--------+
; Input Port    ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------+--------+--------+--------+--------+
; IR_Test[0]    ; instruction[0]  ; 13.356 ;        ;        ; 13.356 ;
; IR_Test[1]    ; instruction[1]  ; 13.635 ;        ;        ; 13.635 ;
; IR_Test[2]    ; instruction[2]  ; 13.423 ;        ;        ; 13.423 ;
; IR_Test[3]    ; instruction[3]  ; 14.652 ;        ;        ; 14.652 ;
; IR_Test[4]    ; instruction[4]  ; 12.624 ;        ;        ; 12.624 ;
; IR_Test[5]    ; instruction[5]  ; 13.004 ;        ;        ; 13.004 ;
; IR_Test[6]    ; instruction[6]  ; 12.167 ;        ;        ; 12.167 ;
; IR_Test[7]    ; instruction[7]  ; 13.382 ;        ;        ; 13.382 ;
; IR_Test[8]    ; instruction[8]  ; 13.706 ;        ;        ; 13.706 ;
; IR_Test[9]    ; instruction[9]  ; 12.116 ;        ;        ; 12.116 ;
; IR_Test[10]   ; instruction[10] ; 12.786 ;        ;        ; 12.786 ;
; IR_Test[11]   ; instruction[11] ; 12.953 ;        ;        ; 12.953 ;
; IR_Test[12]   ; instruction[12] ; 12.798 ;        ;        ; 12.798 ;
; IR_Test[13]   ; instruction[13] ; 12.721 ;        ;        ; 12.721 ;
; IR_Test[14]   ; instruction[14] ; 12.684 ;        ;        ; 12.684 ;
; IR_Test[15]   ; instruction[15] ; 12.123 ;        ;        ; 12.123 ;
; IR_Test[16]   ; instruction[16] ; 13.232 ;        ;        ; 13.232 ;
; IR_Test[17]   ; instruction[17] ; 12.591 ;        ;        ; 12.591 ;
; IR_Test[18]   ; instruction[18] ; 12.965 ;        ;        ; 12.965 ;
; IR_Test[19]   ; instruction[19] ; 14.371 ;        ;        ; 14.371 ;
; IR_Test[20]   ; instruction[20] ; 14.035 ;        ;        ; 14.035 ;
; IR_Test[21]   ; instruction[21] ; 13.036 ;        ;        ; 13.036 ;
; IR_Test[22]   ; instruction[22] ; 14.595 ;        ;        ; 14.595 ;
; IR_Test[23]   ; instruction[23] ; 14.106 ;        ;        ; 14.106 ;
; data_source   ; data_d[0]       ; 12.607 ; 12.607 ; 12.607 ; 12.607 ;
; data_source   ; data_d[1]       ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; data_source   ; data_d[2]       ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; data_source   ; data_d[3]       ; 12.844 ; 12.844 ; 12.844 ; 12.844 ;
; data_source   ; data_d[4]       ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; data_source   ; data_d[5]       ; 12.894 ; 12.894 ; 12.894 ; 12.894 ;
; data_source   ; data_d[6]       ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; data_source   ; data_d[7]       ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; data_source   ; data_d[8]       ; 13.249 ; 13.249 ; 13.249 ; 13.249 ;
; data_source   ; data_d[9]       ; 11.886 ; 11.886 ; 11.886 ; 11.886 ;
; data_source   ; data_d[10]      ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; data_source   ; data_d[11]      ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; data_source   ; data_d[12]      ; 12.049 ; 12.049 ; 12.049 ; 12.049 ;
; data_source   ; data_d[13]      ; 12.205 ; 12.205 ; 12.205 ; 12.205 ;
; data_source   ; data_d[14]      ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; data_source   ; data_d[15]      ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; rf_select     ; rf              ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; rf_test       ; rf              ; 8.045  ;        ;        ; 8.045  ;
; test_data[0]  ; data_d[0]       ; 12.557 ;        ;        ; 12.557 ;
; test_data[1]  ; data_d[1]       ; 12.094 ;        ;        ; 12.094 ;
; test_data[2]  ; data_d[2]       ; 12.308 ;        ;        ; 12.308 ;
; test_data[3]  ; data_d[3]       ; 12.113 ;        ;        ; 12.113 ;
; test_data[4]  ; data_d[4]       ; 11.599 ;        ;        ; 11.599 ;
; test_data[5]  ; data_d[5]       ; 12.450 ;        ;        ; 12.450 ;
; test_data[6]  ; data_d[6]       ; 13.047 ;        ;        ; 13.047 ;
; test_data[7]  ; data_d[7]       ; 12.151 ;        ;        ; 12.151 ;
; test_data[8]  ; data_d[8]       ; 13.847 ;        ;        ; 13.847 ;
; test_data[9]  ; data_d[9]       ; 11.678 ;        ;        ; 11.678 ;
; test_data[10] ; data_d[10]      ; 12.752 ;        ;        ; 12.752 ;
; test_data[11] ; data_d[11]      ; 12.719 ;        ;        ; 12.719 ;
; test_data[12] ; data_d[12]      ; 12.222 ;        ;        ; 12.222 ;
; test_data[13] ; data_d[13]      ; 12.261 ;        ;        ; 12.261 ;
; test_data[14] ; data_d[14]      ; 13.195 ;        ;        ; 13.195 ;
; test_data[15] ; data_d[15]      ; 12.874 ;        ;        ; 12.874 ;
+---------------+-----------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -63.876 ; -2679.708     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.152 ; -65.204       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -342.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                         ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -63.876 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.368     ; 64.540     ;
; -63.862 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.899     ;
; -63.862 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.899     ;
; -63.797 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.463     ;
; -63.783 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.822     ;
; -63.783 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.822     ;
; -63.740 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.406     ;
; -63.726 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.765     ;
; -63.726 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.765     ;
; -63.688 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.354     ;
; -63.683 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.349     ;
; -63.674 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.713     ;
; -63.674 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.713     ;
; -63.669 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.004      ; 64.705     ;
; -63.669 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.708     ;
; -63.669 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.708     ;
; -63.665 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.004      ; 64.701     ;
; -63.615 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.281     ;
; -63.612 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.278     ;
; -63.601 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.640     ;
; -63.601 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.640     ;
; -63.598 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.637     ;
; -63.598 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.637     ;
; -63.590 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.628     ;
; -63.586 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.624     ;
; -63.550 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.216     ;
; -63.536 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.575     ;
; -63.536 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.575     ;
; -63.533 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.571     ;
; -63.529 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.567     ;
; -63.517 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.183     ;
; -63.503 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.542     ;
; -63.503 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.542     ;
; -63.493 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.159     ;
; -63.481 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.519     ;
; -63.479 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.518     ;
; -63.479 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.518     ;
; -63.477 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.143     ;
; -63.477 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.515     ;
; -63.476 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.514     ;
; -63.472 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.510     ;
; -63.463 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.502     ;
; -63.463 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.502     ;
; -63.413 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 64.079     ;
; -63.408 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.446     ;
; -63.405 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.443     ;
; -63.404 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.442     ;
; -63.401 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.439     ;
; -63.399 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.438     ;
; -63.399 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.438     ;
; -63.343 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.381     ;
; -63.339 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.377     ;
; -63.310 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.348     ;
; -63.306 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.344     ;
; -63.286 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.324     ;
; -63.282 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.320     ;
; -63.279 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 63.945     ;
; -63.270 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.308     ;
; -63.266 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.304     ;
; -63.265 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.304     ;
; -63.265 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.304     ;
; -63.221 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 63.887     ;
; -63.211 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 63.877     ;
; -63.210 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 63.876     ;
; -63.207 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.246     ;
; -63.207 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.246     ;
; -63.206 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.244     ;
; -63.202 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.240     ;
; -63.197 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.236     ;
; -63.197 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.236     ;
; -63.196 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.235     ;
; -63.196 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.235     ;
; -63.169 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.366     ; 63.835     ;
; -63.155 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.194     ;
; -63.155 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.194     ;
; -63.128 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.368     ; 63.792     ;
; -63.114 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.151     ;
; -63.114 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.151     ;
; -63.091 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.368     ; 63.755     ;
; -63.077 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.114     ;
; -63.077 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.114     ;
; -63.072 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.110     ;
; -63.068 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.106     ;
; -63.014 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.368     ; 63.678     ;
; -63.014 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.052     ;
; -63.010 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.048     ;
; -63.004 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.042     ;
; -63.003 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.041     ;
; -63.000 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.037     ;
; -63.000 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.037     ;
; -63.000 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.038     ;
; -62.999 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 64.037     ;
; -62.972 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.368     ; 63.636     ;
; -62.962 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.006      ; 64.000     ;
; -62.958 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.005      ; 63.995     ;
; -62.958 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.005      ; 63.995     ;
; -62.958 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.006      ; 63.996     ;
; -62.921 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.004      ; 63.957     ;
; -62.917 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.004      ; 63.953     ;
; -62.910 ; control_unit_230:inst|stage[23] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.368     ; 63.574     ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                    ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.152 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.391      ; 0.391      ;
; -1.152 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.391      ; 0.391      ;
; -1.145 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 1.391      ; 0.398      ;
; -1.101 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.391      ; 0.442      ;
; -1.098 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.391      ; 0.445      ;
; -1.028 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.390      ; 0.514      ;
; -1.022 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 1.391      ; 0.521      ;
; -1.015 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.390      ; 0.527      ;
; -0.944 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.391      ; 0.599      ;
; -0.938 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.385      ; 0.599      ;
; -0.826 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 1.395      ; 0.721      ;
; -0.812 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 1.385      ; 0.725      ;
; -0.663 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 1.397      ; 0.886      ;
; -0.662 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 1.397      ; 0.887      ;
; -0.620 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.401      ; 0.933      ;
; -0.619 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 1.401      ; 0.934      ;
; -0.596 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.390      ; 0.946      ;
; -0.596 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 1.397      ; 0.953      ;
; -0.595 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.390      ; 0.947      ;
; -0.595 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 1.397      ; 0.954      ;
; -0.540 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 1.373      ; 0.985      ;
; -0.537 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.004      ;
; -0.535 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.006      ;
; -0.533 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 1.373      ; 0.992      ;
; -0.532 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.009      ;
; -0.530 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 1.404      ; 1.026      ;
; -0.530 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 1.405      ; 1.027      ;
; -0.529 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 1.405      ; 1.028      ;
; -0.529 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.012      ;
; -0.528 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.004      ;
; -0.528 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.004      ;
; -0.526 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 1.404      ; 1.030      ;
; -0.519 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 1.397      ; 1.030      ;
; -0.517 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 1.397      ; 1.032      ;
; -0.513 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.378      ; 1.017      ;
; -0.511 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.021      ;
; -0.510 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.397      ; 1.039      ;
; -0.508 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]                ; clock        ; clock       ; 0.000        ; 1.801      ; 1.445      ;
; -0.508 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.024      ;
; -0.506 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.397      ; 1.043      ;
; -0.498 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.395      ; 1.049      ;
; -0.488 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.044      ;
; -0.488 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.044      ;
; -0.485 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 1.373      ; 1.040      ;
; -0.479 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.392      ; 1.065      ;
; -0.477 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.392      ; 1.067      ;
; -0.463 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.382      ; 1.071      ;
; -0.462 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 1.382      ; 1.072      ;
; -0.451 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 1.400      ; 1.101      ;
; -0.450 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 1.400      ; 1.102      ;
; -0.444 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 1.395      ; 1.103      ;
; -0.440 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 1.395      ; 1.107      ;
; -0.398 ; clock                                         ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11]              ; clock        ; clock       ; 0.000        ; 1.795      ; 1.549      ;
; -0.397 ; clock                                         ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]               ; clock        ; clock       ; 0.000        ; 1.795      ; 1.550      ;
; -0.393 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                 ; clock        ; clock       ; 0.000        ; 1.801      ; 1.560      ;
; -0.391 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]                ; clock        ; clock       ; 0.000        ; 1.801      ; 1.562      ;
; -0.385 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.404      ; 1.171      ;
; -0.383 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.149      ;
; -0.383 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.404      ; 1.173      ;
; -0.381 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 1.380      ; 1.151      ;
; -0.379 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 1.395      ; 1.168      ;
; -0.375 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 1.395      ; 1.172      ;
; -0.370 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 1.381      ; 1.163      ;
; -0.370 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.381      ; 1.163      ;
; -0.361 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.379      ; 1.170      ;
; -0.361 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.379      ; 1.170      ;
; -0.361 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.369      ; 1.160      ;
; -0.341 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 1.391      ; 1.202      ;
; -0.339 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.202      ;
; -0.338 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 1.405      ; 1.219      ;
; -0.338 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.203      ;
; -0.337 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.204      ;
; -0.332 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 1.404      ; 1.224      ;
; -0.330 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 1.404      ; 1.226      ;
; -0.326 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.215      ;
; -0.322 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 1.395      ; 1.225      ;
; -0.322 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.389      ; 1.219      ;
; -0.321 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 1.392      ; 1.223      ;
; -0.321 ; clock                                         ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.192      ; 3.023      ;
; -0.320 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 1.406      ; 1.238      ;
; -0.320 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.392      ; 1.224      ;
; -0.320 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.395      ; 1.227      ;
; -0.319 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 1.406      ; 1.239      ;
; -0.314 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.400      ; 1.238      ;
; -0.313 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 1.400      ; 1.239      ;
; -0.290 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 1.373      ; 1.235      ;
; -0.282 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.392      ; 1.262      ;
; -0.282 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.392      ; 1.262      ;
; -0.281 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 1.373      ; 1.244      ;
; -0.273 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.397      ; 1.276      ;
; -0.268 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.395      ; 1.279      ;
; -0.267 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.395      ; 1.280      ;
; -0.264 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 1.397      ; 1.285      ;
; -0.264 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 1.397      ; 1.285      ;
; -0.262 ; clock                                         ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 3.176      ; 3.066      ;
; -0.262 ; clock                                         ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 3.176      ; 3.066      ;
; -0.262 ; clock                                         ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 3.176      ; 3.066      ;
; -0.255 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]                 ; clock        ; clock       ; 0.000        ; 1.799      ; 1.696      ;
; -0.251 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                 ; clock        ; clock       ; 0.000        ; 1.799      ; 1.700      ;
; -0.248 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 1.403      ; 1.307      ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; 4.588  ; 4.588  ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; 3.747  ; 3.747  ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; 3.816  ; 3.816  ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; 3.979  ; 3.979  ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; 3.783  ; 3.783  ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; 3.591  ; 3.591  ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; 3.412  ; 3.412  ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; 2.918  ; 2.918  ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; 4.304  ; 4.304  ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; 4.588  ; 4.588  ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; 3.658  ; 3.658  ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; 3.504  ; 3.504  ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; 4.238  ; 4.238  ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; 4.061  ; 4.061  ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; 3.638  ; 3.638  ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; 3.524  ; 3.524  ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; 3.194  ; 3.194  ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; 3.487  ; 3.487  ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; 3.243  ; 3.243  ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; 3.380  ; 3.380  ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; 4.178  ; 4.178  ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; 3.696  ; 3.696  ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; 4.072  ; 4.072  ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; 3.856  ; 3.856  ; Rise       ; clock           ;
; clock                ; clock      ; 1.553  ; 1.553  ; Rise       ; clock           ;
; data_source          ; clock      ; 2.705  ; 2.705  ; Rise       ; clock           ;
; destination_select   ; clock      ; 2.846  ; 2.846  ; Rise       ; clock           ;
; reset                ; clock      ; 66.353 ; 66.353 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 3.075  ; 3.075  ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; 1.764  ; 1.764  ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; 1.538  ; 1.538  ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; 1.608  ; 1.608  ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; 1.515  ; 1.515  ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; 1.758  ; 1.758  ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 1.523  ; 1.523  ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 2.033  ; 2.033  ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 2.020  ; 2.020  ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; 2.057  ; 2.057  ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; 2.043  ; 2.043  ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; 1.797  ; 1.797  ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; 1.551  ; 1.551  ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; 2.248  ; 2.248  ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; 1.966  ; 1.966  ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; 1.759  ; 1.759  ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; 3.075  ; 3.075  ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; 2.601  ; 2.601  ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; 2.348  ; 2.348  ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; 2.601  ; 2.601  ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; 2.473  ; 2.473  ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; 2.338  ; 2.338  ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; 3.035  ; 3.035  ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; 3.035  ; 3.035  ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; 2.365  ; 2.365  ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; -2.519 ; -2.519 ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; -2.762 ; -2.762 ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; -2.797 ; -2.797 ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; -3.270 ; -3.270 ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; -2.916 ; -2.916 ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; -2.682 ; -2.682 ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; -2.370 ; -2.370 ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; -2.976 ; -2.976 ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; -3.196 ; -3.196 ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; -2.655 ; -2.655 ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; -3.114 ; -3.114 ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; -2.777 ; -2.777 ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; -2.707 ; -2.707 ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; -2.338 ; -2.338 ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; -2.681 ; -2.681 ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; -2.812 ; -2.812 ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; -2.513 ; -2.513 ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; -2.832 ; -2.832 ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; -3.992 ; -3.992 ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; -3.510 ; -3.510 ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; -3.600 ; -3.600 ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; -3.658 ; -3.658 ; Rise       ; clock           ;
; clock                ; clock      ; 0.508  ; 0.508  ; Rise       ; clock           ;
; data_source          ; clock      ; -0.352 ; -0.352 ; Rise       ; clock           ;
; destination_select   ; clock      ; -1.772 ; -1.772 ; Rise       ; clock           ;
; reset                ; clock      ; -3.091 ; -3.091 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; -0.345 ; -0.345 ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; -0.517 ; -0.517 ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; -0.378 ; -0.378 ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; -0.486 ; -0.486 ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; -0.348 ; -0.348 ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; -0.493 ; -0.493 ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; -0.533 ; -0.533 ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; -0.345 ; -0.345 ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; -0.568 ; -0.568 ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; -0.804 ; -0.804 ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; -0.365 ; -0.365 ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; -0.694 ; -0.694 ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; -0.605 ; -0.605 ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; -0.383 ; -0.383 ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; -0.584 ; -0.584 ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; -0.539 ; -0.539 ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; -0.725 ; -0.725 ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; -1.743 ; -1.743 ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; -1.835 ; -1.835 ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; -1.926 ; -1.926 ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; -1.743 ; -1.743 ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; -1.790 ; -1.790 ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; -2.158 ; -2.158 ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RA[*]            ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 4.152 ; 4.152 ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 4.608 ; 4.608 ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 4.486 ; 4.486 ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 4.491 ; 4.491 ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 4.305 ; 4.305 ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 4.546 ; 4.546 ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 4.381 ; 4.381 ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 4.314 ; 4.314 ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 4.151 ; 4.151 ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 4.286 ; 4.286 ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 4.439 ; 4.439 ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 4.492 ; 4.492 ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 5.775 ; 5.775 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 5.025 ; 5.025 ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 4.464 ; 4.464 ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 4.467 ; 4.467 ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 5.166 ; 5.166 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 5.058 ; 5.058 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 5.775 ; 5.775 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 5.086 ; 5.086 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 5.377 ; 5.377 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 5.180 ; 5.180 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.162 ; 5.162 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 4.576 ; 4.576 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 5.363 ; 5.363 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 5.093 ; 5.093 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 5.146 ; 5.146 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 5.317 ; 5.317 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 5.100 ; 5.100 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 5.296 ; 5.296 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 5.171 ; 5.171 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 5.310 ; 5.310 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 5.191 ; 5.191 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 5.017 ; 5.017 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 5.137 ; 5.137 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 5.496 ; 5.496 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 5.303 ; 5.303 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
; rf               ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 4.202 ; 4.202 ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 4.247 ; 4.247 ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 4.200 ; 4.200 ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 4.231 ; 4.231 ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 3.994 ; 3.994 ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 4.130 ; 4.130 ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 4.010 ; 4.010 ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 3.967 ; 3.967 ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 3.805 ; 3.805 ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 4.113 ; 4.113 ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 3.525 ; 3.525 ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 3.589 ; 3.589 ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 3.605 ; 3.605 ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 3.789 ; 3.789 ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 3.547 ; 3.547 ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 3.539 ; 3.539 ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 3.712 ; 3.712 ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 3.751 ; 3.751 ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 3.762 ; 3.762 ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 3.575 ; 3.575 ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 3.708 ; 3.708 ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 3.739 ; 3.739 ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 3.492 ; 3.492 ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 3.590 ; 3.590 ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 4.058 ; 4.058 ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 3.966 ; 3.966 ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 3.772 ; 3.772 ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 4.130 ; 4.130 ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 3.936 ; 3.936 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RA[*]            ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 4.152 ; 4.152 ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 4.608 ; 4.608 ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 4.486 ; 4.486 ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 4.491 ; 4.491 ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 4.305 ; 4.305 ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 4.546 ; 4.546 ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 4.381 ; 4.381 ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 4.314 ; 4.314 ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 4.151 ; 4.151 ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 4.286 ; 4.286 ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 4.439 ; 4.439 ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 4.492 ; 4.492 ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 5.025 ; 5.025 ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 4.464 ; 4.464 ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 4.467 ; 4.467 ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 5.166 ; 5.166 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 5.058 ; 5.058 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 5.775 ; 5.775 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 5.086 ; 5.086 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.360 ; 3.360 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 3.391 ; 3.391 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 3.447 ; 3.447 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 3.434 ; 3.434 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 3.618 ; 3.618 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 3.408 ; 3.408 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 3.369 ; 3.369 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 3.537 ; 3.537 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 3.620 ; 3.620 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 3.585 ; 3.585 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 3.409 ; 3.409 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 3.466 ; 3.466 ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 3.566 ; 3.566 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 3.360 ; 3.360 ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 3.420 ; 3.420 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 3.629 ; 3.629 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
; rf               ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 3.994 ; 3.994 ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 4.202 ; 4.202 ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 4.247 ; 4.247 ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 4.200 ; 4.200 ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 4.231 ; 4.231 ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 3.994 ; 3.994 ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.360 ; 3.360 ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 3.782 ; 3.782 ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 3.883 ; 3.883 ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 3.725 ; 3.725 ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 3.980 ; 3.980 ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 3.391 ; 3.391 ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 3.447 ; 3.447 ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 3.434 ; 3.434 ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 3.618 ; 3.618 ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 3.408 ; 3.408 ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 3.369 ; 3.369 ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 3.537 ; 3.537 ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 3.634 ; 3.634 ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 3.620 ; 3.620 ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 3.585 ; 3.585 ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 3.409 ; 3.409 ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 3.466 ; 3.466 ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 3.566 ; 3.566 ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 3.360 ; 3.360 ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 3.420 ; 3.420 ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 3.731 ; 3.731 ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 3.629 ; 3.629 ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 3.900 ; 3.900 ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 3.849 ; 3.849 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-----------------+-------+-------+-------+-------+
; Input Port    ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------+-------+-------+-------+-------+
; IR_Test[0]    ; instruction[0]  ; 6.525 ;       ;       ; 6.525 ;
; IR_Test[1]    ; instruction[1]  ; 6.693 ;       ;       ; 6.693 ;
; IR_Test[2]    ; instruction[2]  ; 6.596 ;       ;       ; 6.596 ;
; IR_Test[3]    ; instruction[3]  ; 6.996 ;       ;       ; 6.996 ;
; IR_Test[4]    ; instruction[4]  ; 6.279 ;       ;       ; 6.279 ;
; IR_Test[5]    ; instruction[5]  ; 6.301 ;       ;       ; 6.301 ;
; IR_Test[6]    ; instruction[6]  ; 6.019 ;       ;       ; 6.019 ;
; IR_Test[7]    ; instruction[7]  ; 6.540 ;       ;       ; 6.540 ;
; IR_Test[8]    ; instruction[8]  ; 6.641 ;       ;       ; 6.641 ;
; IR_Test[9]    ; instruction[9]  ; 6.077 ;       ;       ; 6.077 ;
; IR_Test[10]   ; instruction[10] ; 6.356 ;       ;       ; 6.356 ;
; IR_Test[11]   ; instruction[11] ; 6.443 ;       ;       ; 6.443 ;
; IR_Test[12]   ; instruction[12] ; 6.334 ;       ;       ; 6.334 ;
; IR_Test[13]   ; instruction[13] ; 6.303 ;       ;       ; 6.303 ;
; IR_Test[14]   ; instruction[14] ; 6.145 ;       ;       ; 6.145 ;
; IR_Test[15]   ; instruction[15] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[16]   ; instruction[16] ; 6.516 ;       ;       ; 6.516 ;
; IR_Test[17]   ; instruction[17] ; 6.195 ;       ;       ; 6.195 ;
; IR_Test[18]   ; instruction[18] ; 6.254 ;       ;       ; 6.254 ;
; IR_Test[19]   ; instruction[19] ; 6.834 ;       ;       ; 6.834 ;
; IR_Test[20]   ; instruction[20] ; 6.847 ;       ;       ; 6.847 ;
; IR_Test[21]   ; instruction[21] ; 6.470 ;       ;       ; 6.470 ;
; IR_Test[22]   ; instruction[22] ; 7.005 ;       ;       ; 7.005 ;
; IR_Test[23]   ; instruction[23] ; 6.848 ;       ;       ; 6.848 ;
; data_source   ; data_d[0]       ; 6.345 ; 6.345 ; 6.345 ; 6.345 ;
; data_source   ; data_d[1]       ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; data_source   ; data_d[2]       ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; data_source   ; data_d[3]       ; 6.261 ; 6.261 ; 6.261 ; 6.261 ;
; data_source   ; data_d[4]       ; 6.050 ; 6.050 ; 6.050 ; 6.050 ;
; data_source   ; data_d[5]       ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; data_source   ; data_d[6]       ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; data_source   ; data_d[7]       ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; data_source   ; data_d[8]       ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; data_source   ; data_d[9]       ; 5.947 ; 5.947 ; 5.947 ; 5.947 ;
; data_source   ; data_d[10]      ; 5.925 ; 5.925 ; 5.925 ; 5.925 ;
; data_source   ; data_d[11]      ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; data_source   ; data_d[12]      ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; data_source   ; data_d[13]      ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; data_source   ; data_d[14]      ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; data_source   ; data_d[15]      ; 5.974 ; 5.974 ; 5.974 ; 5.974 ;
; rf_select     ; rf              ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; rf_test       ; rf              ; 3.721 ;       ;       ; 3.721 ;
; test_data[0]  ; data_d[0]       ; 6.354 ;       ;       ; 6.354 ;
; test_data[1]  ; data_d[1]       ; 5.943 ;       ;       ; 5.943 ;
; test_data[2]  ; data_d[2]       ; 6.051 ;       ;       ; 6.051 ;
; test_data[3]  ; data_d[3]       ; 5.955 ;       ;       ; 5.955 ;
; test_data[4]  ; data_d[4]       ; 5.886 ;       ;       ; 5.886 ;
; test_data[5]  ; data_d[5]       ; 6.127 ;       ;       ; 6.127 ;
; test_data[6]  ; data_d[6]       ; 6.428 ;       ;       ; 6.428 ;
; test_data[7]  ; data_d[7]       ; 6.032 ;       ;       ; 6.032 ;
; test_data[8]  ; data_d[8]       ; 6.832 ;       ;       ; 6.832 ;
; test_data[9]  ; data_d[9]       ; 5.851 ;       ;       ; 5.851 ;
; test_data[10] ; data_d[10]      ; 6.267 ;       ;       ; 6.267 ;
; test_data[11] ; data_d[11]      ; 6.256 ;       ;       ; 6.256 ;
; test_data[12] ; data_d[12]      ; 5.981 ;       ;       ; 5.981 ;
; test_data[13] ; data_d[13]      ; 6.108 ;       ;       ; 6.108 ;
; test_data[14] ; data_d[14]      ; 6.547 ;       ;       ; 6.547 ;
; test_data[15] ; data_d[15]      ; 6.344 ;       ;       ; 6.344 ;
+---------------+-----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-----------------+-------+-------+-------+-------+
; Input Port    ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------+-------+-------+-------+-------+
; IR_Test[0]    ; instruction[0]  ; 6.525 ;       ;       ; 6.525 ;
; IR_Test[1]    ; instruction[1]  ; 6.693 ;       ;       ; 6.693 ;
; IR_Test[2]    ; instruction[2]  ; 6.596 ;       ;       ; 6.596 ;
; IR_Test[3]    ; instruction[3]  ; 6.996 ;       ;       ; 6.996 ;
; IR_Test[4]    ; instruction[4]  ; 6.279 ;       ;       ; 6.279 ;
; IR_Test[5]    ; instruction[5]  ; 6.301 ;       ;       ; 6.301 ;
; IR_Test[6]    ; instruction[6]  ; 6.019 ;       ;       ; 6.019 ;
; IR_Test[7]    ; instruction[7]  ; 6.540 ;       ;       ; 6.540 ;
; IR_Test[8]    ; instruction[8]  ; 6.641 ;       ;       ; 6.641 ;
; IR_Test[9]    ; instruction[9]  ; 6.077 ;       ;       ; 6.077 ;
; IR_Test[10]   ; instruction[10] ; 6.356 ;       ;       ; 6.356 ;
; IR_Test[11]   ; instruction[11] ; 6.443 ;       ;       ; 6.443 ;
; IR_Test[12]   ; instruction[12] ; 6.334 ;       ;       ; 6.334 ;
; IR_Test[13]   ; instruction[13] ; 6.303 ;       ;       ; 6.303 ;
; IR_Test[14]   ; instruction[14] ; 6.145 ;       ;       ; 6.145 ;
; IR_Test[15]   ; instruction[15] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[16]   ; instruction[16] ; 6.516 ;       ;       ; 6.516 ;
; IR_Test[17]   ; instruction[17] ; 6.195 ;       ;       ; 6.195 ;
; IR_Test[18]   ; instruction[18] ; 6.254 ;       ;       ; 6.254 ;
; IR_Test[19]   ; instruction[19] ; 6.834 ;       ;       ; 6.834 ;
; IR_Test[20]   ; instruction[20] ; 6.847 ;       ;       ; 6.847 ;
; IR_Test[21]   ; instruction[21] ; 6.470 ;       ;       ; 6.470 ;
; IR_Test[22]   ; instruction[22] ; 7.005 ;       ;       ; 7.005 ;
; IR_Test[23]   ; instruction[23] ; 6.848 ;       ;       ; 6.848 ;
; data_source   ; data_d[0]       ; 6.345 ; 6.345 ; 6.345 ; 6.345 ;
; data_source   ; data_d[1]       ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; data_source   ; data_d[2]       ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; data_source   ; data_d[3]       ; 6.261 ; 6.261 ; 6.261 ; 6.261 ;
; data_source   ; data_d[4]       ; 6.050 ; 6.050 ; 6.050 ; 6.050 ;
; data_source   ; data_d[5]       ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; data_source   ; data_d[6]       ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; data_source   ; data_d[7]       ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; data_source   ; data_d[8]       ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; data_source   ; data_d[9]       ; 5.947 ; 5.947 ; 5.947 ; 5.947 ;
; data_source   ; data_d[10]      ; 5.925 ; 5.925 ; 5.925 ; 5.925 ;
; data_source   ; data_d[11]      ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; data_source   ; data_d[12]      ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; data_source   ; data_d[13]      ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; data_source   ; data_d[14]      ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; data_source   ; data_d[15]      ; 5.974 ; 5.974 ; 5.974 ; 5.974 ;
; rf_select     ; rf              ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; rf_test       ; rf              ; 3.721 ;       ;       ; 3.721 ;
; test_data[0]  ; data_d[0]       ; 6.354 ;       ;       ; 6.354 ;
; test_data[1]  ; data_d[1]       ; 5.943 ;       ;       ; 5.943 ;
; test_data[2]  ; data_d[2]       ; 6.051 ;       ;       ; 6.051 ;
; test_data[3]  ; data_d[3]       ; 5.955 ;       ;       ; 5.955 ;
; test_data[4]  ; data_d[4]       ; 5.886 ;       ;       ; 5.886 ;
; test_data[5]  ; data_d[5]       ; 6.127 ;       ;       ; 6.127 ;
; test_data[6]  ; data_d[6]       ; 6.428 ;       ;       ; 6.428 ;
; test_data[7]  ; data_d[7]       ; 6.032 ;       ;       ; 6.032 ;
; test_data[8]  ; data_d[8]       ; 6.832 ;       ;       ; 6.832 ;
; test_data[9]  ; data_d[9]       ; 5.851 ;       ;       ; 5.851 ;
; test_data[10] ; data_d[10]      ; 6.267 ;       ;       ; 6.267 ;
; test_data[11] ; data_d[11]      ; 6.256 ;       ;       ; 6.256 ;
; test_data[12] ; data_d[12]      ; 5.981 ;       ;       ; 5.981 ;
; test_data[13] ; data_d[13]      ; 6.108 ;       ;       ; 6.108 ;
; test_data[14] ; data_d[14]      ; 6.547 ;       ;       ; 6.547 ;
; test_data[15] ; data_d[15]      ; 6.344 ;       ;       ; 6.344 ;
+---------------+-----------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+-----------+----------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -164.561  ; -2.703   ; N/A      ; N/A     ; -1.631              ;
;  clock           ; -164.561  ; -2.703   ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -7407.156 ; -104.871 ; 0.0      ; 0.0     ; -418.333            ;
;  clock           ; -7407.156 ; -104.871 ; N/A      ; N/A     ; -418.333            ;
+------------------+-----------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+----------------------+------------+---------+---------+------------+-----------------+
; Data Port            ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------------+------------+---------+---------+------------+-----------------+
; IR_Test[*]           ; clock      ; 11.276  ; 11.276  ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; 9.149   ; 9.149   ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; 9.218   ; 9.218   ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; 9.579   ; 9.579   ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; 9.232   ; 9.232   ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; 8.733   ; 8.733   ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; 8.201   ; 8.201   ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; 7.047   ; 7.047   ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; 10.699  ; 10.699  ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; 11.276  ; 11.276  ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; 8.795   ; 8.795   ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; 8.470   ; 8.470   ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; 10.404  ; 10.404  ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; 9.921   ; 9.921   ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; 8.861   ; 8.861   ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; 8.632   ; 8.632   ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; 7.639   ; 7.639   ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; 8.421   ; 8.421   ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; 7.934   ; 7.934   ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; 8.174   ; 8.174   ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; 10.193  ; 10.193  ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; 8.973   ; 8.973   ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; 9.883   ; 9.883   ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; 9.327   ; 9.327   ; Rise       ; clock           ;
; clock                ; clock      ; 5.640   ; 5.640   ; Rise       ; clock           ;
; data_source          ; clock      ; 6.245   ; 6.245   ; Rise       ; clock           ;
; destination_select   ; clock      ; 6.645   ; 6.645   ; Rise       ; clock           ;
; reset                ; clock      ; 168.514 ; 168.514 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 7.180   ; 7.180   ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; 3.788   ; 3.788   ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; 3.462   ; 3.462   ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; 3.633   ; 3.633   ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; 3.505   ; 3.505   ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; 3.900   ; 3.900   ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 3.252   ; 3.252   ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 4.710   ; 4.710   ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 4.561   ; 4.561   ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; 4.640   ; 4.640   ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; 4.896   ; 4.896   ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; 4.024   ; 4.024   ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; 3.514   ; 3.514   ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; 5.281   ; 5.281   ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; 4.437   ; 4.437   ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; 3.960   ; 3.960   ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; 7.180   ; 7.180   ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; 5.938   ; 5.938   ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; 5.302   ; 5.302   ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; 5.938   ; 5.938   ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; 5.649   ; 5.649   ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; 5.300   ; 5.300   ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; 6.962   ; 6.962   ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; 6.962   ; 6.962   ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; 5.326   ; 5.326   ; Rise       ; clock           ;
+----------------------+------------+---------+---------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; -2.519 ; -2.519 ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; -2.762 ; -2.762 ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; -2.797 ; -2.797 ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; -3.270 ; -3.270 ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; -2.916 ; -2.916 ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; -2.682 ; -2.682 ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; -2.370 ; -2.370 ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; -2.976 ; -2.976 ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; -3.196 ; -3.196 ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; -2.655 ; -2.655 ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; -3.114 ; -3.114 ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; -2.777 ; -2.777 ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; -2.707 ; -2.707 ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; -2.338 ; -2.338 ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; -2.681 ; -2.681 ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; -2.812 ; -2.812 ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; -2.513 ; -2.513 ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; -2.832 ; -2.832 ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; -3.992 ; -3.992 ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; -3.510 ; -3.510 ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; -3.600 ; -3.600 ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; -3.658 ; -3.658 ; Rise       ; clock           ;
; clock                ; clock      ; 0.508  ; 0.508  ; Rise       ; clock           ;
; data_source          ; clock      ; -0.352 ; -0.352 ; Rise       ; clock           ;
; destination_select   ; clock      ; -1.772 ; -1.772 ; Rise       ; clock           ;
; reset                ; clock      ; -3.091 ; -3.091 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; -0.345 ; -0.345 ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; -0.517 ; -0.517 ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; -0.378 ; -0.378 ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; -0.486 ; -0.486 ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; -0.348 ; -0.348 ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; -0.493 ; -0.493 ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; -0.533 ; -0.533 ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; -0.345 ; -0.345 ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; -0.568 ; -0.568 ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; -0.804 ; -0.804 ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; -0.365 ; -0.365 ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; -0.694 ; -0.694 ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; -0.605 ; -0.605 ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; -0.383 ; -0.383 ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; -0.584 ; -0.584 ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; -0.539 ; -0.539 ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; -0.725 ; -0.725 ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; -1.743 ; -1.743 ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; -1.835 ; -1.835 ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; -1.926 ; -1.926 ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; -1.743 ; -1.743 ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; -1.790 ; -1.790 ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; -2.158 ; -2.158 ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RA[*]            ; clock      ; 9.813  ; 9.813  ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 8.821  ; 8.821  ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 7.996  ; 7.996  ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 8.361  ; 8.361  ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 7.924  ; 7.924  ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 8.256  ; 8.256  ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 8.578  ; 8.578  ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 8.159  ; 8.159  ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 8.941  ; 8.941  ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 8.689  ; 8.689  ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 9.813  ; 9.813  ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 8.022  ; 8.022  ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 8.675  ; 8.675  ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 8.240  ; 8.240  ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 8.226  ; 8.226  ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 8.339  ; 8.339  ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 7.938  ; 7.938  ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 9.054  ; 9.054  ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 7.595  ; 7.595  ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 8.341  ; 8.341  ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 7.922  ; 7.922  ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 8.543  ; 8.543  ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 9.670  ; 9.670  ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 8.369  ; 8.369  ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 8.393  ; 8.393  ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 8.278  ; 8.278  ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 9.127  ; 9.127  ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 7.626  ; 7.626  ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 8.022  ; 8.022  ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 8.180  ; 8.180  ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 7.992  ; 7.992  ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 8.271  ; 8.271  ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 9.670  ; 9.670  ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 8.278  ; 8.278  ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 8.566  ; 8.566  ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 8.305  ; 8.305  ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 8.697  ; 8.697  ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 8.914  ; 8.914  ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 8.755  ; 8.755  ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 8.471  ; 8.471  ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 8.807  ; 8.807  ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 10.345 ; 10.345 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 8.385  ; 8.385  ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 10.410 ; 10.410 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 10.318 ; 10.318 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 11.898 ; 11.898 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 10.464 ; 10.464 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 10.609 ; 10.609 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 10.747 ; 10.747 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 10.521 ; 10.521 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 10.945 ; 10.945 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 10.442 ; 10.442 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 10.307 ; 10.307 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 10.076 ; 10.076 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 10.751 ; 10.751 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 10.346 ; 10.346 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 10.647 ; 10.647 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 9.519  ; 9.519  ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 10.849 ; 10.849 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 9.037  ; 9.037  ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 10.688 ; 10.688 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 11.898 ; 11.898 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 10.013 ; 10.013 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 10.178 ; 10.178 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 11.261 ; 11.261 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 10.756 ; 10.756 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 8.335  ; 8.335  ; Rise       ; clock           ;
; rf               ; clock      ; 10.035 ; 10.035 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 7.939  ; 7.939  ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 8.044  ; 8.044  ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 8.967  ; 8.967  ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 8.498  ; 8.498  ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 8.200  ; 8.200  ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 8.752  ; 8.752  ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 8.235  ; 8.235  ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 8.333  ; 8.333  ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 8.293  ; 8.293  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 9.280  ; 9.280  ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 8.880  ; 8.880  ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 8.684  ; 8.684  ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 8.383  ; 8.383  ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 9.265  ; 9.265  ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 7.560  ; 7.560  ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 8.048  ; 8.048  ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 7.897  ; 7.897  ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 8.323  ; 8.323  ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 7.895  ; 7.895  ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 7.672  ; 7.672  ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 8.064  ; 8.064  ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 8.020  ; 8.020  ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 8.207  ; 8.207  ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 8.278  ; 8.278  ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 7.948  ; 7.948  ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 8.280  ; 8.280  ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 8.232  ; 8.232  ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 7.691  ; 7.691  ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 7.984  ; 7.984  ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 9.280  ; 9.280  ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 8.667  ; 8.667  ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 8.120  ; 8.120  ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 9.205  ; 9.205  ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 8.700  ; 8.700  ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RA[*]            ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 4.152 ; 4.152 ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 4.608 ; 4.608 ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 4.486 ; 4.486 ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 4.491 ; 4.491 ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 4.305 ; 4.305 ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 4.189 ; 4.189 ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 4.057 ; 4.057 ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 4.546 ; 4.546 ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 4.381 ; 4.381 ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 4.314 ; 4.314 ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 4.023 ; 4.023 ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 4.151 ; 4.151 ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 4.286 ; 4.286 ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 4.439 ; 4.439 ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 4.492 ; 4.492 ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 5.025 ; 5.025 ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 4.464 ; 4.464 ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 4.467 ; 4.467 ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 4.520 ; 4.520 ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 4.341 ; 4.341 ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 5.166 ; 5.166 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 5.058 ; 5.058 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 5.775 ; 5.775 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 5.086 ; 5.086 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.360 ; 3.360 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 3.725 ; 3.725 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 3.391 ; 3.391 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 3.447 ; 3.447 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 3.434 ; 3.434 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 3.618 ; 3.618 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 3.408 ; 3.408 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 3.369 ; 3.369 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 3.537 ; 3.537 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 3.620 ; 3.620 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 3.585 ; 3.585 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 3.409 ; 3.409 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 3.466 ; 3.466 ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 3.566 ; 3.566 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 3.360 ; 3.360 ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 3.420 ; 3.420 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 3.629 ; 3.629 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
; rf               ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 3.994 ; 3.994 ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 4.202 ; 4.202 ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 4.247 ; 4.247 ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 4.200 ; 4.200 ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 4.231 ; 4.231 ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 3.994 ; 3.994 ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.360 ; 3.360 ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 3.782 ; 3.782 ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 3.883 ; 3.883 ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 3.725 ; 3.725 ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 3.980 ; 3.980 ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 3.391 ; 3.391 ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 3.447 ; 3.447 ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 3.434 ; 3.434 ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 3.618 ; 3.618 ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 3.408 ; 3.408 ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 3.369 ; 3.369 ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 3.537 ; 3.537 ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 3.634 ; 3.634 ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 3.620 ; 3.620 ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 3.585 ; 3.585 ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 3.409 ; 3.409 ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 3.466 ; 3.466 ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 3.566 ; 3.566 ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 3.360 ; 3.360 ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 3.420 ; 3.420 ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 3.731 ; 3.731 ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 3.629 ; 3.629 ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 3.900 ; 3.900 ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 3.849 ; 3.849 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Progagation Delay                                                   ;
+---------------+-----------------+--------+--------+--------+--------+
; Input Port    ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------+--------+--------+--------+--------+
; IR_Test[0]    ; instruction[0]  ; 13.356 ;        ;        ; 13.356 ;
; IR_Test[1]    ; instruction[1]  ; 13.635 ;        ;        ; 13.635 ;
; IR_Test[2]    ; instruction[2]  ; 13.423 ;        ;        ; 13.423 ;
; IR_Test[3]    ; instruction[3]  ; 14.652 ;        ;        ; 14.652 ;
; IR_Test[4]    ; instruction[4]  ; 12.624 ;        ;        ; 12.624 ;
; IR_Test[5]    ; instruction[5]  ; 13.004 ;        ;        ; 13.004 ;
; IR_Test[6]    ; instruction[6]  ; 12.167 ;        ;        ; 12.167 ;
; IR_Test[7]    ; instruction[7]  ; 13.382 ;        ;        ; 13.382 ;
; IR_Test[8]    ; instruction[8]  ; 13.706 ;        ;        ; 13.706 ;
; IR_Test[9]    ; instruction[9]  ; 12.116 ;        ;        ; 12.116 ;
; IR_Test[10]   ; instruction[10] ; 12.786 ;        ;        ; 12.786 ;
; IR_Test[11]   ; instruction[11] ; 12.953 ;        ;        ; 12.953 ;
; IR_Test[12]   ; instruction[12] ; 12.798 ;        ;        ; 12.798 ;
; IR_Test[13]   ; instruction[13] ; 12.721 ;        ;        ; 12.721 ;
; IR_Test[14]   ; instruction[14] ; 12.684 ;        ;        ; 12.684 ;
; IR_Test[15]   ; instruction[15] ; 12.123 ;        ;        ; 12.123 ;
; IR_Test[16]   ; instruction[16] ; 13.232 ;        ;        ; 13.232 ;
; IR_Test[17]   ; instruction[17] ; 12.591 ;        ;        ; 12.591 ;
; IR_Test[18]   ; instruction[18] ; 12.965 ;        ;        ; 12.965 ;
; IR_Test[19]   ; instruction[19] ; 14.371 ;        ;        ; 14.371 ;
; IR_Test[20]   ; instruction[20] ; 14.035 ;        ;        ; 14.035 ;
; IR_Test[21]   ; instruction[21] ; 13.036 ;        ;        ; 13.036 ;
; IR_Test[22]   ; instruction[22] ; 14.595 ;        ;        ; 14.595 ;
; IR_Test[23]   ; instruction[23] ; 14.106 ;        ;        ; 14.106 ;
; data_source   ; data_d[0]       ; 12.607 ; 12.607 ; 12.607 ; 12.607 ;
; data_source   ; data_d[1]       ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; data_source   ; data_d[2]       ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; data_source   ; data_d[3]       ; 12.844 ; 12.844 ; 12.844 ; 12.844 ;
; data_source   ; data_d[4]       ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; data_source   ; data_d[5]       ; 12.894 ; 12.894 ; 12.894 ; 12.894 ;
; data_source   ; data_d[6]       ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; data_source   ; data_d[7]       ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; data_source   ; data_d[8]       ; 13.249 ; 13.249 ; 13.249 ; 13.249 ;
; data_source   ; data_d[9]       ; 11.886 ; 11.886 ; 11.886 ; 11.886 ;
; data_source   ; data_d[10]      ; 12.008 ; 12.008 ; 12.008 ; 12.008 ;
; data_source   ; data_d[11]      ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; data_source   ; data_d[12]      ; 12.049 ; 12.049 ; 12.049 ; 12.049 ;
; data_source   ; data_d[13]      ; 12.205 ; 12.205 ; 12.205 ; 12.205 ;
; data_source   ; data_d[14]      ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; data_source   ; data_d[15]      ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; rf_select     ; rf              ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; rf_test       ; rf              ; 8.045  ;        ;        ; 8.045  ;
; test_data[0]  ; data_d[0]       ; 12.557 ;        ;        ; 12.557 ;
; test_data[1]  ; data_d[1]       ; 12.094 ;        ;        ; 12.094 ;
; test_data[2]  ; data_d[2]       ; 12.308 ;        ;        ; 12.308 ;
; test_data[3]  ; data_d[3]       ; 12.113 ;        ;        ; 12.113 ;
; test_data[4]  ; data_d[4]       ; 11.599 ;        ;        ; 11.599 ;
; test_data[5]  ; data_d[5]       ; 12.450 ;        ;        ; 12.450 ;
; test_data[6]  ; data_d[6]       ; 13.047 ;        ;        ; 13.047 ;
; test_data[7]  ; data_d[7]       ; 12.151 ;        ;        ; 12.151 ;
; test_data[8]  ; data_d[8]       ; 13.847 ;        ;        ; 13.847 ;
; test_data[9]  ; data_d[9]       ; 11.678 ;        ;        ; 11.678 ;
; test_data[10] ; data_d[10]      ; 12.752 ;        ;        ; 12.752 ;
; test_data[11] ; data_d[11]      ; 12.719 ;        ;        ; 12.719 ;
; test_data[12] ; data_d[12]      ; 12.222 ;        ;        ; 12.222 ;
; test_data[13] ; data_d[13]      ; 12.261 ;        ;        ; 12.261 ;
; test_data[14] ; data_d[14]      ; 13.195 ;        ;        ; 13.195 ;
; test_data[15] ; data_d[15]      ; 12.874 ;        ;        ; 12.874 ;
+---------------+-----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+---------------+-----------------+-------+-------+-------+-------+
; Input Port    ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------+-------+-------+-------+-------+
; IR_Test[0]    ; instruction[0]  ; 6.525 ;       ;       ; 6.525 ;
; IR_Test[1]    ; instruction[1]  ; 6.693 ;       ;       ; 6.693 ;
; IR_Test[2]    ; instruction[2]  ; 6.596 ;       ;       ; 6.596 ;
; IR_Test[3]    ; instruction[3]  ; 6.996 ;       ;       ; 6.996 ;
; IR_Test[4]    ; instruction[4]  ; 6.279 ;       ;       ; 6.279 ;
; IR_Test[5]    ; instruction[5]  ; 6.301 ;       ;       ; 6.301 ;
; IR_Test[6]    ; instruction[6]  ; 6.019 ;       ;       ; 6.019 ;
; IR_Test[7]    ; instruction[7]  ; 6.540 ;       ;       ; 6.540 ;
; IR_Test[8]    ; instruction[8]  ; 6.641 ;       ;       ; 6.641 ;
; IR_Test[9]    ; instruction[9]  ; 6.077 ;       ;       ; 6.077 ;
; IR_Test[10]   ; instruction[10] ; 6.356 ;       ;       ; 6.356 ;
; IR_Test[11]   ; instruction[11] ; 6.443 ;       ;       ; 6.443 ;
; IR_Test[12]   ; instruction[12] ; 6.334 ;       ;       ; 6.334 ;
; IR_Test[13]   ; instruction[13] ; 6.303 ;       ;       ; 6.303 ;
; IR_Test[14]   ; instruction[14] ; 6.145 ;       ;       ; 6.145 ;
; IR_Test[15]   ; instruction[15] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[16]   ; instruction[16] ; 6.516 ;       ;       ; 6.516 ;
; IR_Test[17]   ; instruction[17] ; 6.195 ;       ;       ; 6.195 ;
; IR_Test[18]   ; instruction[18] ; 6.254 ;       ;       ; 6.254 ;
; IR_Test[19]   ; instruction[19] ; 6.834 ;       ;       ; 6.834 ;
; IR_Test[20]   ; instruction[20] ; 6.847 ;       ;       ; 6.847 ;
; IR_Test[21]   ; instruction[21] ; 6.470 ;       ;       ; 6.470 ;
; IR_Test[22]   ; instruction[22] ; 7.005 ;       ;       ; 7.005 ;
; IR_Test[23]   ; instruction[23] ; 6.848 ;       ;       ; 6.848 ;
; data_source   ; data_d[0]       ; 6.345 ; 6.345 ; 6.345 ; 6.345 ;
; data_source   ; data_d[1]       ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; data_source   ; data_d[2]       ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; data_source   ; data_d[3]       ; 6.261 ; 6.261 ; 6.261 ; 6.261 ;
; data_source   ; data_d[4]       ; 6.050 ; 6.050 ; 6.050 ; 6.050 ;
; data_source   ; data_d[5]       ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; data_source   ; data_d[6]       ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; data_source   ; data_d[7]       ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; data_source   ; data_d[8]       ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; data_source   ; data_d[9]       ; 5.947 ; 5.947 ; 5.947 ; 5.947 ;
; data_source   ; data_d[10]      ; 5.925 ; 5.925 ; 5.925 ; 5.925 ;
; data_source   ; data_d[11]      ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; data_source   ; data_d[12]      ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; data_source   ; data_d[13]      ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; data_source   ; data_d[14]      ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; data_source   ; data_d[15]      ; 5.974 ; 5.974 ; 5.974 ; 5.974 ;
; rf_select     ; rf              ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; rf_test       ; rf              ; 3.721 ;       ;       ; 3.721 ;
; test_data[0]  ; data_d[0]       ; 6.354 ;       ;       ; 6.354 ;
; test_data[1]  ; data_d[1]       ; 5.943 ;       ;       ; 5.943 ;
; test_data[2]  ; data_d[2]       ; 6.051 ;       ;       ; 6.051 ;
; test_data[3]  ; data_d[3]       ; 5.955 ;       ;       ; 5.955 ;
; test_data[4]  ; data_d[4]       ; 5.886 ;       ;       ; 5.886 ;
; test_data[5]  ; data_d[5]       ; 6.127 ;       ;       ; 6.127 ;
; test_data[6]  ; data_d[6]       ; 6.428 ;       ;       ; 6.428 ;
; test_data[7]  ; data_d[7]       ; 6.032 ;       ;       ; 6.032 ;
; test_data[8]  ; data_d[8]       ; 6.832 ;       ;       ; 6.832 ;
; test_data[9]  ; data_d[9]       ; 5.851 ;       ;       ; 5.851 ;
; test_data[10] ; data_d[10]      ; 6.267 ;       ;       ; 6.267 ;
; test_data[11] ; data_d[11]      ; 6.256 ;       ;       ; 6.256 ;
; test_data[12] ; data_d[12]      ; 5.981 ;       ;       ; 5.981 ;
; test_data[13] ; data_d[13]      ; 6.108 ;       ;       ; 6.108 ;
; test_data[14] ; data_d[14]      ; 6.547 ;       ;       ; 6.547 ;
; test_data[15] ; data_d[15]      ; 6.344 ;       ;       ; 6.344 ;
+---------------+-----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 5132     ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 5132     ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 52    ; 52   ;
; Unconstrained Input Port Paths  ; 4352  ; 4352 ;
; Unconstrained Output Ports      ; 106   ; 106  ;
; Unconstrained Output Port Paths ; 188   ; 188  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 27 16:35:29 2012
Info: Command: quartus_sta Datapath -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst31|inst4|inst2~1|datad"
    Warning (332126): Node "IR|inst31|inst4|inst2~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst31|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst31|inst|inst2~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst18|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst18|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst18|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst18|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst17|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst17|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst17|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst17|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst26|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst26|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst26|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst26|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst25|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst25|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst25|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst25|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst24|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst24|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst24|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst24|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst23|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst23|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst23|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst23|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst39|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst39|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst39|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst39|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst38|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst38|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst38|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst38|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst36|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst36|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst36|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst36|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst37|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst37|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst37|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst37|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst21|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst21|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst21|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst21|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst34|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst34|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst34|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst34|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst35|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst35|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst35|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst35|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst22|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst22|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst22|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst22|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst20|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst20|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst20|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst20|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst33|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst33|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst33|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst33|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst19|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst19|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst19|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst19|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst32|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst32|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst32|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst32|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst30|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst30|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst30|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst30|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst29|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst29|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst29|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst29|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst28|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst28|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst28|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst28|inst|inst2~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst27|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst27|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst27|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst27|inst|inst2~1|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -164.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -164.561     -7407.156 clock 
Info (332146): Worst-case hold slack is -2.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.703      -104.871 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -418.333 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 106 output pins without output pin load capacitance assignment
    Info (306007): Pin "ir_enable" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rf" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -63.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -63.876     -2679.708 clock 
Info (332146): Worst-case hold slack is -1.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.152       -65.204 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -342.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 149 warnings
    Info: Peak virtual memory: 399 megabytes
    Info: Processing ended: Tue Mar 27 16:35:51 2012
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:20


