[toc]

## 南京大学 “计算机系统基础实验”

>[5.9 Verilog开源的综合工具-Yosys · FPGA使用笔记 · 看云 (kancloud.cn)](http://static.kancloud.cn/dlover/fpga/1797858)
### PA0 搭建环境
虽然说需要使用带GUI的64位Linux
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621131607.png)
但是不想装虚拟机，自己又在阿里云上有一台服务器，并且已经配置好了 `X11` 转发，就先试试在阿里云服务器上搭建环境，实在不行再切换到本地。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621131810.png)
#### 要求LLVM 环境版本 >= 11
>[（一）LLVM概述——介绍与安装 - 知乎 (zhihu.com)](https://zhuanlan.zhihu.com/p/102028114)

由于我使用的开发环境是 Ubuntu20.04，通过 `APT` 安装的 `LLVM` 的版本号是10。需要自行安装高版本的 `LLVM` ,参考上述文章。 使用官方安装脚本安装。
```bash
#仅适用于Debian/Ubuntu
wget https://apt.llvm.org/llvm.sh
chmod +x llvm.sh
#版本号13
sudo ./llvm.sh 13 
```
可以通过以下命令查看 `LLVM` 的版本。。
```bash
llvm-config --version
clang -v
```
其中 `llvm-config` 是一个配置文件，告诉其他软件 `llvm` 当前的库目录在哪里等等。`clang` 就类似于 `gcc` 。通过上述脚本安装高版本号的 `llvm` 后。系统中就同时存在 `llvm-10` `llvm-13` 。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630221527.png)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630221546.png)
其实我们平常输入的命令 `gcc` 等，很多都是一个软连接，连接到
正真的程序上，这样可以方便版本的切换和升级。进入 `/usr/bin` 目录下查看对应关系。
```bash
ls -al | grep llvm
```
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630222325.png)
都是一些软连接，我们把我们需要的改了就行。`llvm-confg` 和 `clang` 。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630222439.png)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630222457.png)
```bash
##修改软连接命令如下
##  ln [参数][源文件或目录][目标文件或目录]
ln –snf /var/www/test1 /var/test
```
修改完成后就可以编译成功了。

#### 优美的退出
错误代码：`make: *** [/home/leesum/ysyx-workbench/nemu/scripts/native.mk:38: run] Error 1` 其实看不出什么东西。
具体在代码中查询![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220628164737.png) 返回了 `1` 。
最开始我直接粗暴的将 `return !good;` 改为了 `return good;` ,收到了变量名的误导。后面深入分析，发现和 `nemu_state` 有关。阅读源码，在退出命令执行函数上 `static int cmd_q(char *args)` 改变一下状态就行。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220628165058.png)

### PA1
#### 单步执行
主要是接收一个参数，然后执行 `cpu_exec(N)`
```c
static int cmd_si(char* args) {
  int N;
  if (NULL == args) {
    N = 1; //默认值 1
  }
  else {
    sscanf(args, "%d", &N);
  }
  DEBUG_S("cpu_exec:%d,\n", N);
  cpu_exec(N);
  return 0;
}
```
#### 打印寄存器
这个比较简单,参数获取利用了 `sscanf` 函数。
```c
void isa_reg_display() {
  for (int i = 0; i < 32; i++) {
    /* 打印寄存器名称和内容 */
    printf("%d:%s\t%lx\n", i, reg_name(i, 64), gpr(i));
  }
  /* pc 寄存器 */
  printf("%d:%s\t%lx\n", 33, "pc", cpu.pc);
}
```
#### 内存扫描
说实话这个也挺简单的，不过我在这上面遇见了一个大坑，耗费了挺久的时间。
首先利用 `sscanf` 获取两个参数,  `%d` 可以获取十进制，`%x` 可以获取十六进制，很智能。
```c
sscanf(args, "%d %x", &len, &addr);
```
然后调用 `vaddr_read` 读取内存，就可以显示了。是挺简单的，但我就是在显示这一步上遇见了大坑，,因为是 `riscv64` ，所以
最开始我每一次读取 `vaddr_read(addr, 8)` 8byte。使用 `printf` 打印数据。
```c
printf("%016x",data);
```
将数据和原始数据进行对比，只有低 `4byte` 是一样的，高 `4byte` 全是0。然后开始翻源码，在各种地方测试，换成一次读 `4byte` 就是正确的。经过了一下午的研究，最后觉得打印函数有问题，查找资料才明白 `%x` 只能输出 `4byte` 就算 `%016x` 也只是高位补0而已。这是C语言的一个遗留问题，后面添加了 `%p` 来解决。
[C语言printf函数输出格式%x和%p的差别_大灬白的博客-CSDN博客](https://blog.csdn.net/Onlyone_1314/article/details/120061908)
#### 验证单步执行的效果
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630225431.png)
>这里说埋了一些坑，但我找了一下午都没有找出来，单步执行的指令也没有问题。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630225610.png)

pc->t0
 ![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630225725.png)
a0写数据
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630225921.png)
内存清数据
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220630230033.png)
#### 表达式求值
>这里我没有用讲义上推荐的方法，因为我学习过中缀表达式求值，很自然的就联想到了一起，因此我在这里使用的是中缀表达式求值方案。并且为了方便，我将中缀表达式求值代码用 cpp 写，只提供一个 c 接口给外部调用。

#### 表达式生成器
1. 如何确保表达式进行无符号运算
暂时没有解决
2. 如何随机插入空格
```c
sprintf(str, "%*d", rand() % 4, (rand() % 20) - 10);
```
采用 `printf` 输出位宽控制来随机插入空格
3. 如何生成长表达式, 同时不会使`buf`溢出
人为控制递归路径，`buf` 长度超过一定数值不进行递归。
```c
static void gen_rand_expr() {
  int choose = rand() % 3;
  /* 表达式长度超过20后，强制选择 0 路线，不进行递归调用 */
  if (strlen(buf) > 20) {
    choose = 0;
  }
  switch (choose) {
  case 0: gen_num();gen_rand_op();gen_num(); break;
  case 1: gen('('); gen_rand_expr(); gen(')'); break;
  default: gen_rand_expr(); gen_rand_op(); gen_rand_expr(); break;
  }
}
```
4.  如何过滤求值过程中有除0行为的表达式?
这个确实挺难的，最开始我一直想在生成表达式的时候直接去除掉除0行为，但试了很久确实做不到。最后想起来了最开始变量 `nemu` 时，`-Werror` 将警告转换为错误。一下子豁然开朗。著需要在编译代码时加上 `-Werror` 将除0警告转换为错误，让编译不通过就行了。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220701234844.png)

```c
    /* 添加 Werror 将除0警告转换成错误,导致编译失败*/
    int ret = system("gcc -Werror /tmp/.code.c -o /tmp/.expr");
    if (ret != 0) {
      //printf("错误：-Wdiv-by-zero\r\n");
      continue;
    }
```
#### 利用表达式生成器测试代码
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220701233455.png)

```c
/* 表达式测试 */
void expr_test(void) {
  bool ret;
  uint64_t testinput, testoutput;
  FILE* fp = fopen("/home/leesum/ysyx-workbench/nemu/tools/gen-expr/input", "r");
  if (fp == NULL) {
    printf("Fail to open file!\n");
    exit(0);  //退出程序（结束程序）
  }
  char buf[1024];
  /* 读取每一行
   * 换行键被坑了
   * fgets函数，会默认添加换行\n,导致字符串结尾是 \n\0"
   */
  while (fgets(buf, sizeof(buf), fp) != NULL) {

    char* find = strchr(buf, '\n');  //找出data中的"\n"
    if (find)
      *find = '\0';   //替换
    /* 参考nemu读取命令的代码 */
    char* cmd = strtok(buf, " ");
    char* args = cmd + strlen(cmd) + 1;
    DEBUG_M("%s\n", buf);
    DEBUG_M("%s\n", cmd);
    DEBUG_M("%s\n", args);
    testinput = atoi(cmd);//默认结果
    testoutput = expr(args, &ret);//输出结果
    Assert(testinput == testoutput, "input:%lu,output:%lu", testinput, testoutput);
  }
  fclose(fp);
}
```
##### 带除法
生成一千个带除法的表达式。结果测试，有些能通过，有些通不过。深入分析，发现原因如下。
```c
9 ((  (  7/14/  4-16 )/  3  +2  )  /8  - 16  -2 /  6  *  1*18/ 11*15 /10/14  )  +18+ 5  +  4  /2
```
1. 大多数都有 `1/2` 类似操作，与 `0` 相关，由于无符号运算顺序的问题，可能会有舍入
##### 不带除法
全部通过

##  搭建verilator仿真环境
### 双控开关
经过阅读 `VERILATOR` 的官方手册，成功搭建出仿真环境，并且生成了波形 `VCD` 文件。
在 `ysyx-workbench/npc/csrc` 和 `/home/leesum/ysyx-workbench/npc/vsrc` 下分别创建 `lab01switch.cpp` `lab01switch.v` 。
```cpp
#include <stdio.h>
#include <stdlib.h>
#include <assert.h>
#include <verilated.h>
#include <Vlab01switch.h>
#include "verilated_vcd_c.h"
// lab01 开关实验
int sim_time = 999; //仿真时间
int main(int argc, char **argv, char **env)
{
    //打开Verilog顶层文件
    VerilatedContext *contextp = new VerilatedContext;
    contextp->commandArgs(argc, argv);
    Vlab01switch *top = new Vlab01switch{contextp};
    // 记录波形
    Verilated::traceEverOn(true);
    VerilatedVcdC *tfp = new VerilatedVcdC();
    top->trace(tfp, 0);
    tfp->open("1.vcd");
    //开始仿真
    while (!contextp->gotFinish() && contextp->time() < sim_time)
    {
        //为顶层模块 a b 添加输入
        int a = rand() & 1;
        int b = rand() & 1;
        top->a = a;
        top->b = b;
        //仿真时间+1
        contextp->timeInc(1);
        //开始评估结果
        top->eval();
        //添加波形数据至 VCD 文件中
        tfp->dump(contextp->time());
        //打印结果
        printf("a = %d, b = %d, f = %d\n", a, b, top->f);
        //验证
        assert(top->f == a ^ b);
    }
    top->final();
    //保存文件
    tfp->close();
    delete top;
    delete contextp;
    return 0;
}
```
```verilog
// lab01 开关实验

module lab01switch(
    input a,
    input b,
    output f
  );
  assign f = a ^ b;
endmodule
```
输入命令 `verilator -Wall --cc --exe --build ./csrc/lab01switch.cpp ./vsrc/lab01switch.v --trace` 编译，并且开启 `trace`
生成可执行文件后运行如下
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621210704.png)
#### 查看波形数据
并且生成了波形文件 `1.vcd` ，利用 `GTKWave` 打开波形数据
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621211113.png)
由于我的实验环境搭建在远端阿里云服务器上面，只能通过 `X11` 转发显示图形界面，响应速度较慢。可以利用在 `Vscode` 上安装 `WaveTrace` 插件查看 `VCD` 数据文件。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621211435.png)

#### 编写 Makefile 实现自动仿真
由于我之前有过用 `Makefile` 管理项目的经验，所以这个比较简单
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621213756.png)
以后进行新模块的仿真时，只需要修改 `MODULE_NAME` 就行了。


#### 遇到的问题
1. **include 问题**：`VERILATOR` 会将用于仿真的 `Verilog` 文件转换为一个 `cpp` 文件，并且创建一个类，类的名称为 `V<顶层模块的名称>` ，而在我们创建的仿真文件中，会 `include` 这个类，创建顶层文件，进行 `input` 信号的赋值等等。
2. **波形文件的问题**：在 `VERILATOR` 官网文档中，打开的文件如下![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621213334.png)
我按照文档操作，死活生成不了 `VCD` 文件，这其实是目录关系的问题，`open` 方法在创建文件时，若目录不存在，不会自己创建目录，就导致不会创建文件，所以在打开、创建文件时，理解各个文件的层次很重要。

### 运行 NVBoard 例子
在 NVBoard 根目录设置环境变量 `export NVBOARD_HOME=${PWD}`
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621215451.png)
### 修改 NVBoard 源码
由于我的环境搭建在远程阿里云服务器上，没有 GUI 界面，我也不想通过远程桌面连接开发，所以只能通过 `X11` 服务将 `NVBoard` 的界面转发到本地机器上显示，受制于 `X11` 转发效率和服务器带宽，`NVBoard` 几乎成不可用的状态，需要修改源码来满足我的环境需求。
#### 修改显示帧率
阅读源码发现 `NVBoard` 采用 `SDL` 进行图形显示，并且默认 `FPS` 为 60，`SDL` 画面更新不是采用增量更新，因此每一帧画面都需要经过 `X11` 的转发，数据量过大，导致我这边本地显示直接卡死，数码管不会动，按钮响应速度也很慢。经过测试将 `FPS` 修改为 5 后，数码管成功实现自增。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621220258.png)
但鼠标响应事件还是很慢，无法正常使用。
#### 修改鼠标键盘响应事件
阅读源码发现，`NVBoard` 采用单线程的工作方式，在主函数中不断调用 `void nvboard_update()` 实现画面的刷新和鼠标键盘的事件读取，并且频率和 `FPS` 相同。将画面刷新和鼠标事件读取放在同一进程中，无疑会拖慢响应速度，因此我新建一个 `SDL线程` 用于周期性的读取响应事件，改善代码。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621220844.png)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220621220904.png)

经过修改后，鼠标事件响应迅速，并且数码管能够自增，虽然由于 `X11` 转发，帧率只有 5 ，但是已经满足我的需求了。

### 将双控开关接入 NVBoard
#### 移植Makefile
首先先将 NVBoard 的 example 的 Makefile 文件移植到我们自己的 Makefile 上，搭建 NVBoard 编译环境。直接将 `CTRL A`  `CTRL C` `CTRL V` 复制内容到  `npc/Makefile` 文件中，然后删除重复的 `clean` 等操作。
然后就是不断执行 `make` 查看报错，参考 `example` ，该添加文件添加文件，改修改文件修改文件。直到 `make` 成功无报错。
1. 在 `npc` 目录下添加 `constr` 文件夹，复制 `example` 的 `.nxdc` 文件，修改顶层模块名称和自己相匹配，注释掉原先的引脚分配。![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622142649.png)

2. 删除 `csrc` 、`vsrc` 中原先自带的 `.c` 和 `.v` 文件，避免 main 函数冲突。![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622142818.png)
3. 修改 `Makefile` 文件中 `TOPNAME` 的值，与自己的模块相对应，并且由于原先我们开启了 `verilator` 的仿真，需要添加 `VERILATOR_CFLAGS` `--trace`。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622143138.png)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622143150.png)

这是基本的修改，更对的修改需要在执行 `make` 时查看报错信息对症下药。
所有文件修改完毕后执行 `make run` 即可看到原先的仿真输出。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622143520.png)

#### 修改 lab01switch.cpp 接入 NVboard
首先阅读 `example` 的源码，发现有个未知的变量，按道理来说，`TOP_NAME` 应该是 `Vtop`
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622145700.png)
我搜索 `TOP_NAME` 时，最终在 `Makefile` 文件中发现了蛛丝马迹。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622150116.png)
直接在编译的时候 `define` 了 `TOP_NAME` 。 
经过摸索，仿照 `example` 将双控开关接入了 `NVboard` 主要有两个方面的修改。
1. 修改 mian 函数，`#include <nvboard.h>`,并且将原先的内容注释掉。添加如下![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622170552.png)
其中有几个注意事项，`example` 中为时序电路，所以它搞了个时钟自增的操作 `single_cycle()` ，在里面添加仿真 `eval()` 。而我这个是组合逻辑电路，虽然不用操作模拟时钟，但也需要添加仿真 `eval()` ,否则开关不会有效果。
2. 引脚绑定
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622171502.png)
这个很简单，仿照 `example` 写文件就型了，在这里我将 `a` 绑定开关0，`b` 绑定开关1，输出 `f` 绑定 led0。

#### 运行效果
输入 `make run` 即可运行。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/2022-06-22%2017-19-37.mp4_20220622_172544.gif)

#### 将流水灯接入 NVBoard
知道套路后就简单许多了主要就是三件事
1. 修改 `Makefile`
2. 创建 `.V` `.cpp` 文件
3. 创建引脚分配文件 `.nxdc`
**cpp 文件接入 NVboard**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622184151.png)
**nxdc** 文件绑定引脚
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622184840.png)
RST引脚报错,采用BTNU引脚代替，找不到原因。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220622184711.png)
**流水灯仿真效果**（缩短了流水灯的间隔时间）
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/quicker_90b1291e-a311-4bed-93ec-97195e0afdc0.Gif)
**复位键仿真效果**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/quicker_a2479cd7-05b8-4a15-93d0-930f782e84ec.Gif)

## 数电实验
>[实验一 选择器 — 南京大学 计算机科学与技术系 数字逻辑与计算机组成 课程实验 documentation (nju-projectn.github.io)](https://nju-projectn.github.io/dlco-lecture-note/exp/01.html)
### 实验一：二位四选一选择器
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220623174747.png)
#### 编写代码
依葫芦画瓢，`cpp` 文件接入 `NVboard` ,`V` 文件编写顶层模块，`NXDC` 文件绑定引脚，之后修改 `Makefile` 文件编译工程。
**Verilog**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220623175129.png)
**CPP**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220623175204.png)
**NXDC**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220623175221.png)

#### 仿真结果
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/quicker_578e6098-517f-41bd-8a7f-0360a030c1cf.Gif)

### 实验二： 译码器和编码器
#### 编写代码
**verilog**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220623231448.png)
**cpp**
NVboard 接入文件没有改动，直接沿用上一个实验的就可以。
**引脚绑定**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220623231652.png)
#### 仿真结果
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/quicker_fbea1745-1890-482a-9105-1833ede1da0e.Gif)
由于 `NVboard` 没有告诉我是共阳极还是共阳极数码管，程序逻辑检查了好几遍，导致我在数码管上浪费了一些时间。

### 番外篇：开源综合工具 Yosys
> 在大学的课程中开设过 FPGA 可课程，当时用的 EDA 工具是 Quartus，当写完代码后，可以进行综合，并且可以查看综合后生成的电路图。现在在Linux下用 verilator 仿真，想查看电路图，找了很久，发现了一个开源的综合工具 Yosys

在 `ubuntu` 下直接使用 `apt install yosys` 安装。查看使用文档，编写了一个简单了脚本文件，用于生成可视化的电路图。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624141038.png)
运行后会生成 `dot` 文件，在 `vscode` 上安装插件 `Graphviz Interactive Preview` 可以很方便的查看。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220625102031.png)

![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624141318.png)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624141350.png)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624141413.png)

**lab03mux41** 用到了一些不支持的语法，没有办法生成图像。
###  实验三 加法器与ALU
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624180824.png)
#### 程序设计思想
在考研的时候学习 `计算机组成原理` 这门课，也深入了解过 `ALU` 的设计方法，接下来的代码编写，我仿照经典 `ALU` 通过设置  `PSW` 寄存器来实现对溢出、符号等等信息的检测与保存。
#### 编写代码
**顶层模块**
实例化了一个 `alu` 单元（4位补码），`a`  、`b` 为输入 `out` 为输出，并且输出了 `PSW` 中的 一些寄存器。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624181626.png)
本来还准备将 `a` `b` `out` 显示在数码管上，但是由于涉及到补码的显示，还没有进展，就只显示了 `out` 的 `低3位（0-7）` . 
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624181424.png)

**电路图**：由 `yosys` 生成
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624182825.png)

**ALU模块**
主要思想是，先拿到输入 `a` 、`b` ,同时计算不同操作的结果，最后通过一个选择器，选择需要的结果。主要分为以下几个计算部分。
1. 补码的加减法，功能覆盖（加法，减法，比较大小，  
判断相等）
2. 逻辑运算，所有的逻辑运算都是单独一条线，我没有将其整合，按道理应该还可以简化
3. 比较大小和判断相等，通过减法和 PSW 寄存器实现。

[条件转移指令 - 快懂百科 (baike.com)](https://www.baike.com/wikiid/6848039267466467421?from=wiki_content&prd=innerlink&view_id=48d3e94sz5k000)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624193226.png)

![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624184043.png)

![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624182354.png)
数码管显示
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624184123.png)


![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624182737.png)
**引脚绑定**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624184230.png)
#### 仿真结果
加法:
3+1=4，未溢出
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624184353.png)
3+(-7)=-4,未溢出，其中发生了借位 `CF` 置1，结果为负数 `SF` 位置1.
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624184722.png)
减法（判断两个数的大小也是用减法实现的）：
3-(-7)=10>7，溢出, `OF` 位置1，![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624184908.png)
0-(-7)=7,未溢出`OF` 位置0
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220624185131.png)
其他的逻辑运算就不放上来了。


### 实验四 计数器和时钟
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626145926.png)
#### 程序设计思想
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626150639.png)
如何将0-99的值分为十位个位，在一般的语言中直接用除法和取模就行了，在FPGA中也可以用，但设计就不那么优秀，我摸索了一段时间也不知道如何设计。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626151243.png)

#### 编写代码
**顶层模块：**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626150943.png)
**引脚分配**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626151017.png)
#### 仿真结果
为了演示效果，将计数时钟频率调快了。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/quicker_2ce7f215-cc4c-402a-a4ab-fbcd83900a09.Gif)

###  实验六 移位寄存器及桶形移位器
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626173618.png)
#### 设计思想
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626174658.png)
#### 代码编写
**顶层模块：**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626174738.png)
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626174157.png)
**引脚绑定：**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220626174825.png)
**仿真结果：**
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/quicker_dd4a6890-afa9-4403-8f9c-1e1392c933a7.Gif)




### 实验七 PS2键盘
#### 程序设计思想
利用状态机完成对PS2读时序的同步，通过判断断码来确定一个按键的按下和松开，设置状态位作为数码管的使能控制端，通过捕获使能控制端的下降沿来计算按键的次数。可以看到综合后确实识别出了状态机。
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220627221140.png)

#### 编写代码
```verilog
module lab08keyboard (
    input clk,
    input rst,
    input ps2_clk,
    input ps2_data,
    output[7:0] seg1,seg2,seg3,seg4,seg5,seg6,seg7,seg8
  );
  reg [7:0] ps2out;
  reg [23:0] ps2segin ;
  reg ps2ready,ps2next,ps2over;
  ps2_keyboard ps2keyboard(.clk(clk),
                           .clrn(~rst), //低电平复位
                           .ps2_clk(ps2_clk),
                           .ps2_data(ps2_data),
                           .data(ps2out),
                           .ready(ps2ready),
                           .nextdata_n(ps2next),
                           .overflow(ps2over)
                          );

  /***************************三段式状态机*******************************/

  parameter stateRead = 4'b0001;
  parameter stateNotify = 4'b0010; //拉低nextdata_n,通知读取完毕
  parameter stateNotify2 = 4'b0100;//拉低nextdata_n,通知读取完毕
  parameter stateIdle = 4'b1000;
  reg [3:0] state_current,state_next;
  //同步状态转移
  always @(posedge clk or posedge rst)
  begin
    if (rst)
    begin
      state_current<=stateIdle;
    end
    else
    begin
      state_current<=state_next;
    end
  end
  //异步改变状态
  always @(*)
  begin
    case (state_current)
      stateIdle:
      begin
        state_next=(ps2ready==1'b1)?stateRead:stateIdle;
      end
      stateRead:
      begin
        state_next=stateNotify;
      end
      stateNotify:
      begin
        state_next=stateNotify2;
      end
      stateNotify2:
      begin
        state_next=stateIdle;
      end
      default:
        state_next=stateIdle;
    endcase
  end
  //每个状态的输出
  always @(posedge clk)
  begin
    case (state_current)
      stateIdle:
      begin
        ps2next<=1;//默认拉高
      end
      stateNotify:
      begin
        ps2next<=0;//总线拉低
      end
      stateNotify2:
      begin
        ps2next<=0;//总线拉低
      end
      stateRead:
      begin
        ps2segin[23:0] <={ps2segin[15:0],ps2out[7:0]};//保存读取的最后三个值
      end
      default:
      begin
        ps2next<=1;//默认拉高
      end
    endcase
  end
  /*********************************************************************/

  /**
  * 如果读取到的最后三个值是 (A,0XF0,A)形式，则是断码，关闭数码管显示
  * (eg:有bug,找了很久没有找出来，程序复位时，segen的值是1，不是0
  * 经过排查，为 if 语句出错，但找不到原因。)
  **/
  reg segen  ; //数码管控制端口
  always @(*)
  begin
    if ((ps2segin[15:8]==8'hf0)
        &&ps2segin[7:0]==ps2segin[23:16])
    begin
      segen = 0;
    end
    else
    begin
      segen = 1;
    end
  end


  /*当按下键盘时，segen = 1,数码管亮
  * 松开键盘时，segen = 0,数码管灭
  * 通过捕获 segen 的上升沿，或下降沿，即可获取按下键盘的次数
  */
  reg [3:0 ]segcountl ,segcounth;
  always @(negedge segen)
  begin
    if (segcountl==4'd9)
    begin
      segcounth <= segcounth +4'd1;
      segcountl <= 4'd0;
    end
    else
    begin
      segcountl <= segcountl +4'd1;
    end
  end
  /* 键盘扫描码显示 */
  seg seglow1 (.in(ps2segin[3:0]), .out(seg1),.en(segen ));
  seg seghigh1 (.in(ps2segin[7:4]), .out(seg2),.en(segen));
  /* 键盘 ASCII 码显示 */
  reg  [7:0]ascii;
  toASCII ps2ascii(.addr(ps2segin[7:0]),.val(ascii));

  seg seglow2 (.in(ascii[3:0]), .out(seg3),.en(segen ));
  seg seghigh2 (.in(ascii[7:4]), .out(seg4),.en(segen));

  /* 没有用到，不显示 */
  seg seglow3 (.in(ps2segin[19:16]), .out(seg5),.en(1'd0 ));
  seg seghigh3 (.in(ps2segin[23:20]), .out(seg6),.en(1'd0 ));

  /* 计数显示 */
  seg segnuml (.in(segcountl), .out(seg7),.en(1'd1 ));
  seg seghnumh (.in(segcounth), .out(seg8),.en(1'd1));

endmodule
```
引脚绑定
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/20220627192350.png)
#### 仿真结果
![](https://cdn.jsdelivr.net/gh/zilongmix/doc/img/quicker_a31e410d-fa6c-44aa-a600-2f25840b2b2b.Gif)

### 实验八 实验九 VGA
VGA显示图片位置错乱，没有搞清楚vga分辨率到底是多少，自己生成的640-480 图片大小和原始的大小不一样导致位置错乱。字符输入实验尝试了一下准备放弃、如果要做到的话，感觉就像是软件编程、需要用到大量的行为建模，感觉在写c语言。