TimeQuest Timing Analyzer report for multicicloMIPSFPGA
Fri Dec 20 20:55:39 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'iKEY[0]'
 12. Slow Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'
 13. Slow Model Setup: 'iCLK_28'
 14. Slow Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'
 15. Slow Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'
 16. Slow Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'
 17. Slow Model Hold: 'iKEY[0]'
 18. Slow Model Hold: 'iCLK_28'
 19. Slow Model Minimum Pulse Width: 'iCLK_28'
 20. Slow Model Minimum Pulse Width: 'iKEY[0]'
 21. Slow Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'
 22. Slow Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'iKEY[0]'
 33. Fast Model Setup: 'iCLK_28'
 34. Fast Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'
 35. Fast Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'
 36. Fast Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'
 37. Fast Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'
 38. Fast Model Hold: 'iKEY[0]'
 39. Fast Model Hold: 'iCLK_28'
 40. Fast Model Minimum Pulse Width: 'iCLK_28'
 41. Fast Model Minimum Pulse Width: 'iKEY[0]'
 42. Fast Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'
 43. Fast Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multicicloMIPSFPGA                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; Clock Name                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                            ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; iCLK_28                                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK_28 }                                                        ;
; iKEY[0]                                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iKEY[0] }                                                        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] } ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] }  ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                               ;
+------------+-----------------+----------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note                                                  ;
+------------+-----------------+----------------------------------------------------------------+-------------------------------------------------------+
; INF MHz    ; 179.53 MHz      ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; limit due to hold check                               ;
; 65.42 MHz  ; 65.42 MHz       ; iKEY[0]                                                        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; iCLK_28                                                        ; limit due to high minimum pulse width violation (tch) ;
; 616.52 MHz ; 157.48 MHz      ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; limit due to hold check                               ;
+------------+-----------------+----------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                 ;
+----------------------------------------------------------------+---------+---------------+
; Clock                                                          ; Slack   ; End Point TNS ;
+----------------------------------------------------------------+---------+---------------+
; iKEY[0]                                                        ; -15.126 ; -7352.322     ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -3.426  ; -24.786       ;
; iCLK_28                                                        ; -3.078  ; -130.773      ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; -1.442  ; -2.662        ;
+----------------------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                 ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -3.175 ; -19.307       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; -2.785 ; -7.115        ;
; iKEY[0]                                                        ; -2.753 ; -59.114       ;
; iCLK_28                                                        ; 1.027  ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                  ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; iCLK_28                                                        ; -2.000 ; -329.380      ;
; iKEY[0]                                                        ; -1.222 ; -1189.222     ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500  ; 0.000         ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 0.500  ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iKEY[0]'                                                                                                                                                                                                                                       ;
+---------+-----------------------------------------------------------------+---------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                       ; To Node                                                       ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------+---------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; -15.126 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.432     ; 14.730     ;
; -15.080 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.374     ; 14.742     ;
; -15.080 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.374     ; 14.742     ;
; -15.080 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.374     ; 14.742     ;
; -15.066 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.354     ; 14.748     ;
; -15.066 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.354     ; 14.748     ;
; -14.938 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.522     ; 14.452     ;
; -14.938 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.522     ; 14.452     ;
; -14.856 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.432     ; 14.460     ;
; -14.810 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.374     ; 14.472     ;
; -14.810 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.374     ; 14.472     ;
; -14.810 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.374     ; 14.472     ;
; -14.796 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.354     ; 14.478     ;
; -14.796 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.354     ; 14.478     ;
; -14.668 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.522     ; 14.182     ;
; -14.668 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -1.522     ; 14.182     ;
; -14.336 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.693     ; 14.679     ;
; -14.336 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.693     ; 14.679     ;
; -14.285 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.055     ; 15.266     ;
; -14.282 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.030      ; 15.348     ;
; -14.260 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 14.458     ;
; -14.260 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 14.458     ;
; -14.243 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.035     ; 15.244     ;
; -14.239 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.003      ; 15.278     ;
; -14.239 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.003      ; 15.278     ;
; -14.239 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.003      ; 15.278     ;
; -14.236 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.088      ; 15.360     ;
; -14.236 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.088      ; 15.360     ;
; -14.236 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.088      ; 15.360     ;
; -14.225 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.023      ; 15.284     ;
; -14.225 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.023      ; 15.284     ;
; -14.222 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.108      ; 15.366     ;
; -14.222 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.108      ; 15.366     ;
; -14.202 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.359     ; 14.879     ;
; -14.197 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.023      ; 15.256     ;
; -14.197 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.023      ; 15.256     ;
; -14.197 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.023      ; 15.256     ;
; -14.194 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.536     ; 14.694     ;
; -14.194 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.536     ; 14.694     ;
; -14.183 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.043      ; 15.262     ;
; -14.183 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.043      ; 15.262     ;
; -14.163 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.490     ; 14.709     ;
; -14.156 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.301     ; 14.891     ;
; -14.156 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.301     ; 14.891     ;
; -14.156 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.301     ; 14.891     ;
; -14.145 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.435     ; 14.746     ;
; -14.142 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.281     ; 14.897     ;
; -14.142 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.281     ; 14.897     ;
; -14.107 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.239      ; 15.382     ;
; -14.101 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.053     ; 15.084     ;
; -14.097 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.145     ; 14.988     ;
; -14.097 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.145     ; 14.988     ;
; -14.094 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.060     ; 15.070     ;
; -14.094 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.060     ; 15.070     ;
; -14.083 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.681     ; 14.438     ;
; -14.083 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.681     ; 14.438     ;
; -14.078 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.359     ; 14.755     ;
; -14.068 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.365     ; 14.739     ;
; -14.066 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.693     ; 14.409     ;
; -14.066 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.693     ; 14.409     ;
; -14.061 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.297      ; 15.394     ;
; -14.061 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.297      ; 15.394     ;
; -14.061 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.297      ; 15.394     ;
; -14.055 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.125     ; 14.966     ;
; -14.055 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.125     ; 14.966     ;
; -14.055 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.005      ; 15.096     ;
; -14.055 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.005      ; 15.096     ;
; -14.055 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.005      ; 15.096     ;
; -14.047 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.317      ; 15.400     ;
; -14.047 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.317      ; 15.400     ;
; -14.041 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.025      ; 15.102     ;
; -14.041 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.025      ; 15.102     ;
; -14.032 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.301     ; 14.767     ;
; -14.032 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.301     ; 14.767     ;
; -14.032 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.301     ; 14.767     ;
; -14.031 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.365     ; 14.702     ;
; -14.029 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.544     ; 14.521     ;
; -14.029 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.544     ; 14.521     ;
; -14.022 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.307     ; 14.751     ;
; -14.022 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.307     ; 14.751     ;
; -14.022 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.307     ; 14.751     ;
; -14.018 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.281     ; 14.773     ;
; -14.018 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.281     ; 14.773     ;
; -14.014 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.449     ; 14.601     ;
; -14.014 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.449     ; 14.601     ;
; -14.010 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.075     ; 14.971     ;
; -14.008 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.287     ; 14.757     ;
; -14.008 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.287     ; 14.757     ;
; -13.990 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 14.188     ;
; -13.990 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 14.188     ;
; -13.988 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.492     ; 14.532     ;
; -13.985 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.307     ; 14.714     ;
; -13.985 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.307     ; 14.714     ;
; -13.985 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.307     ; 14.714     ;
; -13.971 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.287     ; 14.720     ;
; -13.971 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.287     ; 14.720     ;
; -13.965 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.808     ; 14.193     ;
; -13.965 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.808     ; 14.193     ;
; -13.965 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.808     ; 14.193     ;
; -13.965 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.808     ; 14.193     ;
+---------+-----------------------------------------------------------------+---------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -3.426 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; -2.081     ; 1.381      ;
; -3.178 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; -2.081     ; 1.133      ;
; -2.285 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.303      ; 3.757      ;
; -2.034 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.329      ; 3.427      ;
; -2.029 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.326      ; 3.519      ;
; -1.984 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.329      ; 3.377      ;
; -1.961 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.330      ; 3.450      ;
; -1.949 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.326      ; 3.439      ;
; -1.939 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.303      ; 3.411      ;
; -1.722 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.363      ; 3.199      ;
; -1.699 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.326      ; 3.189      ;
; -1.693 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.331      ; 3.196      ;
; -1.647 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.330      ; 3.136      ;
; -1.642 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.331      ; 3.145      ;
; -1.592 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.310      ; 3.216      ;
; -1.573 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.310      ; 3.197      ;
; -1.522 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.363      ; 2.956      ;
; -1.522 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.325      ; 2.988      ;
; -1.469 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.363      ; 2.903      ;
; -1.465 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.331      ; 2.968      ;
; -1.382 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.363      ; 2.859      ;
; -1.345 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.310      ; 2.969      ;
; -1.332 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.330      ; 2.821      ;
; -1.179 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.325      ; 2.645      ;
; -1.167 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.369      ; 2.665      ;
; -1.114 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.369      ; 2.612      ;
; -1.049 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.326      ; 2.686      ;
; -1.019 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.326      ; 2.656      ;
; -0.938 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.316      ; 2.436      ;
; -0.850 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.325      ; 2.316      ;
; -0.793 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.326      ; 2.430      ;
; -0.675 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.316      ; 2.173      ;
; -0.498 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.283      ; 1.964      ;
; -0.467 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.289      ; 1.939      ;
; -0.455 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.307      ; 2.055      ;
; -0.426 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.306      ; 2.023      ;
; -0.421 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.307      ; 2.021      ;
; -0.391 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.306      ; 1.988      ;
; -0.339 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.307      ; 1.939      ;
; -0.318 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.283      ; 1.784      ;
; -0.311 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 1.189      ; 1.286      ;
; -0.311 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.306      ; 1.908      ;
; -0.290 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.289      ; 1.762      ;
; -0.274 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.283      ; 1.740      ;
; -0.218 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.289      ; 1.690      ;
; 0.189  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 1.189      ; 1.286      ;
; 0.667  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.601      ; 3.856      ;
; 0.777  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.599      ; 3.636      ;
; 0.806  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.573      ; 3.686      ;
; 1.167  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.601      ; 3.856      ;
; 1.277  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.599      ; 3.636      ;
; 1.306  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.573      ; 3.686      ;
; 1.366  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.633      ; 3.131      ;
; 1.380  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.596      ; 3.277      ;
; 1.461  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.586      ; 3.057      ;
; 1.607  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.600      ; 2.902      ;
; 1.866  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.633      ; 3.131      ;
; 1.880  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.596      ; 3.277      ;
; 1.961  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.586      ; 3.057      ;
; 2.082  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.595      ; 2.404      ;
; 2.107  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.600      ; 2.902      ;
; 2.582  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.595      ; 2.404      ;
; 2.938  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.577      ; 1.682      ;
; 2.966  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 4.576      ; 1.651      ;
; 3.438  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.577      ; 1.682      ;
; 3.466  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 4.576      ; 1.651      ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_28'                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                             ; To Node                                                                                                                                                               ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.078 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 2.382      ;
; -3.076 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 2.376      ;
; -2.894 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 2.194      ;
; -2.880 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 2.180      ;
; -2.879 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 2.183      ;
; -2.861 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 2.161      ;
; -2.861 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 2.165      ;
; -2.836 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 2.136      ;
; -2.770 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 2.074      ;
; -2.587 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 1.891      ;
; -2.586 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 1.890      ;
; -2.563 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 1.863      ;
; -2.553 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 1.853      ;
; -2.365 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.665     ; 1.665      ;
; -2.344 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 1.648      ;
; -2.270 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.661     ; 1.574      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a30~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg13 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a31~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a3~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a4~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a6~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a7~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a8~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a9~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a10~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a11~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a12~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a13~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a14~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a16~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a17~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a18~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a19~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.025     ; 2.854      ;
; -1.822 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.652     ; 1.135      ;
; -1.551 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.344     ; 2.172      ;
; -1.540 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -1.656     ; 0.849      ;
; -1.357 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.328     ; 1.994      ;
; -1.347 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.344     ; 1.968      ;
; -1.323 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.328     ; 1.960      ;
; -1.309 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.348     ; 1.926      ;
; -1.273 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.345     ; 1.893      ;
; -1.214 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.637     ; 1.542      ;
; -1.214 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[25]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.637     ; 1.542      ;
; -1.193 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.631     ; 1.527      ;
; -1.192 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.181     ; 1.976      ;
; -1.187 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.637     ; 1.515      ;
; -1.185 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.631     ; 1.519      ;
; -1.173 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[30]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.631     ; 1.507      ;
; -1.171 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.177     ; 1.959      ;
; -1.160 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.328     ; 1.797      ;
; -1.126 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.268     ; 1.823      ;
; -1.111 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.264     ; 1.812      ;
; -1.064 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.154     ; 1.875      ;
; -1.051 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.324     ; 1.692      ;
; -1.050 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.345     ; 1.670      ;
; -1.049 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.348     ; 1.666      ;
; -1.046 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.329     ; 1.682      ;
; -1.044 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.329     ; 1.680      ;
; -1.043 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.150     ; 1.858      ;
; -1.031 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.349     ; 1.647      ;
; -1.029 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.324     ; 1.670      ;
; -1.016 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.329     ; 1.652      ;
; -1.007 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.271     ; 1.701      ;
; -0.992 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.267     ; 1.690      ;
; -0.909 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[20]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.358     ; 1.516      ;
; -0.908 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[19]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.354     ; 1.519      ;
; -0.902 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[21]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.358     ; 1.509      ;
; -0.886 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[17]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.343     ; 1.508      ;
; -0.886 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.324     ; 1.527      ;
; -0.874 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.347     ; 1.492      ;
; -0.873 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[7]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.324     ; 1.514      ;
; -0.752 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.349     ; 1.368      ;
; -0.750 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.325     ; 1.390      ;
; -0.742 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.325     ; 1.382      ;
; -0.740 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.325     ; 1.380      ;
; -0.732 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[0]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.236     ; 1.461      ;
; -0.707 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[15]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.071      ; 1.743      ;
; -0.706 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[1]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.236     ; 1.435      ;
; -0.600 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[23]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.349     ; 1.216      ;
; -0.596 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[9]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.297     ; 1.264      ;
; -0.573 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[22]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.321     ; 1.217      ;
; -0.564 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[11]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.297     ; 1.232      ;
; -0.550 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[3]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.299     ; 1.216      ;
; -0.547 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.299     ; 1.213      ;
; -0.538 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[10]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.297     ; 1.206      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -1.442 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.645      ; 2.066      ;
; -1.195 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.645      ; 1.819      ;
; -1.135 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.640      ; 1.754      ;
; -1.059 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.645      ; 1.683      ;
; -0.433 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.532      ; 1.979      ;
; -0.394 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.491      ; 1.895      ;
; -0.393 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.527      ; 1.953      ;
; -0.298 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.527      ; 1.858      ;
; -0.288 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.527      ; 1.848      ;
; -0.282 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.496      ; 1.788      ;
; -0.155 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.532      ; 1.701      ;
; -0.118 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[5]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.496      ; 1.624      ;
; 0.185  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.527      ; 1.356      ;
; 0.297  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 3.627      ; 2.309      ;
; 1.070  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 3.514      ; 2.458      ;
; 1.380  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 3.509      ; 2.162      ;
; 1.675  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 3.478      ; 1.813      ;
; 2.299  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.500        ; 4.703      ; 1.918      ;
; 2.799  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 4.703      ; 1.918      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -3.175 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.576      ; 1.651      ;
; -3.145 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.577      ; 1.682      ;
; -2.675 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.576      ; 1.651      ;
; -2.645 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.577      ; 1.682      ;
; -2.441 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.595      ; 2.404      ;
; -1.948 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.600      ; 2.902      ;
; -1.941 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.595      ; 2.404      ;
; -1.779 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.586      ; 3.057      ;
; -1.752 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.633      ; 3.131      ;
; -1.569 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.596      ; 3.277      ;
; -1.448 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.600      ; 2.902      ;
; -1.279 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.586      ; 3.057      ;
; -1.252 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.633      ; 3.131      ;
; -1.213 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.599      ; 3.636      ;
; -1.137 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.573      ; 3.686      ;
; -1.069 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.596      ; 3.277      ;
; -0.995 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 4.601      ; 3.856      ;
; -0.713 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.599      ; 3.636      ;
; -0.637 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.573      ; 3.686      ;
; -0.495 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 4.601      ; 3.856      ;
; -0.153 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.189      ; 1.286      ;
; 0.347  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 1.189      ; 1.286      ;
; 0.401  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.289      ; 1.690      ;
; 0.457  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.283      ; 1.740      ;
; 0.473  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.289      ; 1.762      ;
; 0.501  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.283      ; 1.784      ;
; 0.602  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.306      ; 1.908      ;
; 0.632  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.307      ; 1.939      ;
; 0.650  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.289      ; 1.939      ;
; 0.681  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.283      ; 1.964      ;
; 0.682  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.306      ; 1.988      ;
; 0.714  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.307      ; 2.021      ;
; 0.717  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.306      ; 2.023      ;
; 0.748  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.307      ; 2.055      ;
; 0.857  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.316      ; 2.173      ;
; 0.991  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.325      ; 2.316      ;
; 1.104  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.326      ; 2.430      ;
; 1.120  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.316      ; 2.436      ;
; 1.243  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.369      ; 2.612      ;
; 1.296  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.369      ; 2.665      ;
; 1.320  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.325      ; 2.645      ;
; 1.330  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.326      ; 2.656      ;
; 1.360  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.326      ; 2.686      ;
; 1.491  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.330      ; 2.821      ;
; 1.496  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.363      ; 2.859      ;
; 1.540  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.363      ; 2.903      ;
; 1.593  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.363      ; 2.956      ;
; 1.637  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.331      ; 2.968      ;
; 1.659  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.310      ; 2.969      ;
; 1.663  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.325      ; 2.988      ;
; 1.806  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.330      ; 3.136      ;
; 1.814  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.331      ; 3.145      ;
; 1.836  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.363      ; 3.199      ;
; 1.863  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.326      ; 3.189      ;
; 1.865  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.331      ; 3.196      ;
; 1.887  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.310      ; 3.197      ;
; 1.906  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.310      ; 3.216      ;
; 2.048  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.329      ; 3.377      ;
; 2.098  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.329      ; 3.427      ;
; 2.108  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.303      ; 3.411      ;
; 2.113  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.326      ; 3.439      ;
; 2.120  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.330      ; 3.450      ;
; 2.193  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.326      ; 3.519      ;
; 2.454  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 1.303      ; 3.757      ;
; 3.214  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; -2.081     ; 1.133      ;
; 3.462  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; -2.081     ; 1.381      ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'                                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -2.785 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 4.703      ; 1.918      ;
; -2.285 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; -0.500       ; 4.703      ; 1.918      ;
; -1.665 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 3.478      ; 1.813      ;
; -1.347 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 3.509      ; 2.162      ;
; -1.318 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 3.627      ; 2.309      ;
; -1.056 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 3.514      ; 2.458      ;
; -0.171 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.527      ; 1.356      ;
; 0.038  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.645      ; 1.683      ;
; 0.114  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.640      ; 1.754      ;
; 0.128  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[5]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.496      ; 1.624      ;
; 0.169  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.532      ; 1.701      ;
; 0.174  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.645      ; 1.819      ;
; 0.292  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.496      ; 1.788      ;
; 0.321  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.527      ; 1.848      ;
; 0.331  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.527      ; 1.858      ;
; 0.404  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.491      ; 1.895      ;
; 0.421  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.645      ; 2.066      ;
; 0.426  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.527      ; 1.953      ;
; 0.447  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.532      ; 1.979      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iKEY[0]'                                                                                                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                             ; To Node                                                                          ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.753 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[28]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.401      ; 1.914      ;
; -2.697 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.656      ; 2.225      ;
; -2.666 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.952      ; 1.552      ;
; -2.503 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.097      ; 1.860      ;
; -2.306 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[23]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.836      ; 2.796      ;
; -2.253 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[28]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.401      ; 1.914      ;
; -2.219 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.097      ; 2.144      ;
; -2.197 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.656      ; 2.225      ;
; -2.166 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.952      ; 1.552      ;
; -2.058 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 3.527      ; 1.735      ;
; -2.050 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.143      ; 2.359      ;
; -2.003 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.097      ; 1.860      ;
; -2.001 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 3.270      ; 1.785      ;
; -1.934 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.089      ; 2.421      ;
; -1.914 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.198      ; 2.550      ;
; -1.891 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.248      ; 2.623      ;
; -1.872 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.141      ; 2.535      ;
; -1.806 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[23]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.836      ; 2.796      ;
; -1.802 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.940      ; 2.404      ;
; -1.802 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.825      ; 2.289      ;
; -1.800 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.940      ; 2.406      ;
; -1.719 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.097      ; 2.144      ;
; -1.550 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.143      ; 2.359      ;
; -1.530 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.825      ; 2.561      ;
; -1.501 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; -0.500       ; 3.270      ; 1.785      ;
; -1.494 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.825      ; 2.597      ;
; -1.450 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.952      ; 2.768      ;
; -1.434 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.089      ; 2.421      ;
; -1.414 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.198      ; 2.550      ;
; -1.391 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.248      ; 2.623      ;
; -1.387 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.795      ; 2.674      ;
; -1.372 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.141      ; 2.535      ;
; -1.366 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.825      ; 2.725      ;
; -1.302 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.940      ; 2.404      ;
; -1.302 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.825      ; 2.289      ;
; -1.300 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.940      ; 2.406      ;
; -1.250 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[31]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.401      ; 3.417      ;
; -1.224 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.795      ; 2.837      ;
; -1.219 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 3.270      ; 2.567      ;
; -1.167 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.089      ; 3.188      ;
; -1.136 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.111      ; 2.241      ;
; -1.125 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.279      ; 2.420      ;
; -1.060 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.248      ; 3.454      ;
; -1.030 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.825      ; 2.561      ;
; -0.994 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.825      ; 2.597      ;
; -0.950 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.952      ; 2.768      ;
; -0.948 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[29]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 4.401      ; 3.719      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.934 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 5.198      ; 4.530      ;
; -0.887 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.795      ; 2.674      ;
; -0.866 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.825      ; 2.725      ;
; -0.835 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.201      ; 2.632      ;
; -0.820 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.259      ; 2.705      ;
; -0.816 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.279      ; 2.729      ;
; -0.782 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.259      ; 2.743      ;
; -0.778 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[17]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[17]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 2.985      ; 2.473      ;
; -0.750 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[31]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.401      ; 3.417      ;
; -0.724 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.795      ; 2.837      ;
; -0.719 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; -0.500       ; 3.270      ; 2.567      ;
; -0.700 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 3.111      ; 2.677      ;
; -0.667 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.089      ; 3.188      ;
; -0.648 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][8] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 2.682      ; 2.300      ;
; -0.637 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[1]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]               ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 2.572      ; 2.201      ;
; -0.636 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.111      ; 2.241      ;
; -0.625 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.279      ; 2.420      ;
; -0.620 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[16]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[16]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 3.029      ; 2.675      ;
; -0.560 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.248      ; 3.454      ;
; -0.464 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[20]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[20]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 2.011      ; 1.813      ;
; -0.448 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[29]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 4.401      ; 3.719      ;
; -0.388 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[18]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[18]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 2.831      ; 2.709      ;
; -0.363 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]               ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.828      ; 1.731      ;
; -0.335 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.201      ; 2.632      ;
; -0.330 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3]                                                                                                ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[16]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.324      ; 1.260      ;
; -0.329 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3]                                                                                                ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[0]               ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.324      ; 1.261      ;
; -0.320 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.259      ; 2.705      ;
; -0.316 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.279      ; 2.729      ;
; -0.282 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.259      ; 2.743      ;
; -0.236 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][8] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 2.030      ; 2.060      ;
; -0.207 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][8] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 2.644      ; 2.703      ;
; -0.200 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 3.111      ; 2.677      ;
; -0.143 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3]                                                                                                ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[27]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.303      ; 1.426      ;
; -0.136 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[27]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[27]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 3.053      ; 3.183      ;
; -0.093 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][8] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 1.193      ; 1.366      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.066 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20]                   ; iCLK_28                                                        ; iKEY[0]     ; 0.000        ; 4.281      ; 4.481      ;
; -0.059 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2]                                                                                                ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[15]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.272      ; 1.479      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_28'                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                             ; To Node                                                                                                                                                               ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; 1.027 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.321     ; 0.940      ;
; 1.030 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[14]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.321     ; 0.943      ;
; 1.032 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[13]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.321     ; 0.945      ;
; 1.039 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[12]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.321     ; 0.952      ;
; 1.070 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[31]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg13 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.334     ; 0.970      ;
; 1.204 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[5]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg0  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.071      ; 1.509      ;
; 1.255 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.029     ; 1.460      ;
; 1.259 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[16]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.297     ; 1.196      ;
; 1.261 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[4]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.029     ; 1.466      ;
; 1.262 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[18]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.297     ; 1.199      ;
; 1.269 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[10]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.297     ; 1.206      ;
; 1.278 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.299     ; 1.213      ;
; 1.281 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[3]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.299     ; 1.216      ;
; 1.295 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[11]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.297     ; 1.232      ;
; 1.304 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[22]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.321     ; 1.217      ;
; 1.327 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[9]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.297     ; 1.264      ;
; 1.331 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[23]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.349     ; 1.216      ;
; 1.437 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[1]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.236     ; 1.435      ;
; 1.438 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[15]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.071      ; 1.743      ;
; 1.463 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[0]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.236     ; 1.461      ;
; 1.471 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.325     ; 1.380      ;
; 1.473 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.325     ; 1.382      ;
; 1.481 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.325     ; 1.390      ;
; 1.483 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.349     ; 1.368      ;
; 1.604 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[7]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.324     ; 1.514      ;
; 1.605 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.347     ; 1.492      ;
; 1.617 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[17]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.343     ; 1.508      ;
; 1.617 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.324     ; 1.527      ;
; 1.633 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[21]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.358     ; 1.509      ;
; 1.639 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[19]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.354     ; 1.519      ;
; 1.640 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[20]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.358     ; 1.516      ;
; 1.723 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.267     ; 1.690      ;
; 1.738 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.271     ; 1.701      ;
; 1.747 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.329     ; 1.652      ;
; 1.760 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.324     ; 1.670      ;
; 1.762 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.349     ; 1.647      ;
; 1.774 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.150     ; 1.858      ;
; 1.775 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.329     ; 1.680      ;
; 1.777 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.329     ; 1.682      ;
; 1.780 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.348     ; 1.666      ;
; 1.781 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.345     ; 1.670      ;
; 1.782 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.324     ; 1.692      ;
; 1.795 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.154     ; 1.875      ;
; 1.842 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.264     ; 1.812      ;
; 1.857 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.268     ; 1.823      ;
; 1.891 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.328     ; 1.797      ;
; 1.902 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.177     ; 1.959      ;
; 1.904 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[30]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.631     ; 1.507      ;
; 1.916 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.631     ; 1.519      ;
; 1.918 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.637     ; 1.515      ;
; 1.923 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.181     ; 1.976      ;
; 1.924 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.631     ; 1.527      ;
; 1.945 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.637     ; 1.542      ;
; 1.945 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[25]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.637     ; 1.542      ;
; 2.004 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.345     ; 1.893      ;
; 2.040 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.348     ; 1.926      ;
; 2.054 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.328     ; 1.960      ;
; 2.078 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.344     ; 1.968      ;
; 2.088 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.328     ; 1.994      ;
; 2.271 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.656     ; 0.849      ;
; 2.282 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.344     ; 2.172      ;
; 2.553 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.652     ; 1.135      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a30~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg13 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a31~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a3~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a4~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a6~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a7~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a8~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a9~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a10~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a11~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a12~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a13~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a14~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a16~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a17~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a18~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a19~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.025     ; 2.854      ;
; 3.001 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.661     ; 1.574      ;
; 3.075 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.661     ; 1.648      ;
; 3.096 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.665     ; 1.665      ;
; 3.284 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.665     ; 1.853      ;
; 3.294 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.665     ; 1.863      ;
; 3.317 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -1.661     ; 1.890      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_28'                                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iKEY[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; iKEY[0] ; Rise       ; iKEY[0]                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'                                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mem2Reg|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mem2Reg|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escreveIR|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escreveIR|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCondN|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCondN|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCond|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCond|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePC|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePC|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|estado[2]|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|estado[2]|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|iorD|datad                                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|iorD|datad                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[0]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[0]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgAALU|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgAALU|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[0]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[0]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[1]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[1]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgPC[1]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgPC[1]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|regDst|datad                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|regDst|datad                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeBREG|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeBREG|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeMem|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeMem|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|controle|opALU[0]|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|controle|opALU[0]|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|inclk[0]                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|inclk[0]                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|outclk                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|outclk                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|operativa|Mux73~0|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|operativa|Mux73~0|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                        ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port   ; Clock Port                                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; oHEX0_D[*]  ; iKEY[0]                                                        ; 29.535 ; 29.535 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[0] ; iKEY[0]                                                        ; 28.014 ; 28.014 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[1] ; iKEY[0]                                                        ; 29.535 ; 29.535 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[2] ; iKEY[0]                                                        ; 28.071 ; 28.071 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[3] ; iKEY[0]                                                        ; 28.503 ; 28.503 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[4] ; iKEY[0]                                                        ; 28.405 ; 28.405 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[5] ; iKEY[0]                                                        ; 27.560 ; 27.560 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[6] ; iKEY[0]                                                        ; 26.563 ; 26.563 ; Rise       ; iKEY[0]                                                        ;
; oHEX1_D[*]  ; iKEY[0]                                                        ; 24.501 ; 24.501 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[0] ; iKEY[0]                                                        ; 24.501 ; 24.501 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[1] ; iKEY[0]                                                        ; 23.774 ; 23.774 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[2] ; iKEY[0]                                                        ; 23.536 ; 23.536 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[3] ; iKEY[0]                                                        ; 23.567 ; 23.567 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[4] ; iKEY[0]                                                        ; 23.303 ; 23.303 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[5] ; iKEY[0]                                                        ; 23.512 ; 23.512 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[6] ; iKEY[0]                                                        ; 23.289 ; 23.289 ; Rise       ; iKEY[0]                                                        ;
; oHEX2_D[*]  ; iKEY[0]                                                        ; 27.679 ; 27.679 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[0] ; iKEY[0]                                                        ; 27.679 ; 27.679 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[1] ; iKEY[0]                                                        ; 27.428 ; 27.428 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[2] ; iKEY[0]                                                        ; 26.948 ; 26.948 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[3] ; iKEY[0]                                                        ; 27.538 ; 27.538 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[4] ; iKEY[0]                                                        ; 24.183 ; 24.183 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[5] ; iKEY[0]                                                        ; 24.184 ; 24.184 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[6] ; iKEY[0]                                                        ; 24.418 ; 24.418 ; Rise       ; iKEY[0]                                                        ;
; oHEX3_D[*]  ; iKEY[0]                                                        ; 26.024 ; 26.024 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[0] ; iKEY[0]                                                        ; 25.079 ; 25.079 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[1] ; iKEY[0]                                                        ; 25.361 ; 25.361 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[2] ; iKEY[0]                                                        ; 25.720 ; 25.720 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[3] ; iKEY[0]                                                        ; 25.405 ; 25.405 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[4] ; iKEY[0]                                                        ; 26.024 ; 26.024 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[5] ; iKEY[0]                                                        ; 25.692 ; 25.692 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[6] ; iKEY[0]                                                        ; 25.707 ; 25.707 ; Rise       ; iKEY[0]                                                        ;
; oHEX4_D[*]  ; iKEY[0]                                                        ; 26.818 ; 26.818 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[0] ; iKEY[0]                                                        ; 26.501 ; 26.501 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[1] ; iKEY[0]                                                        ; 26.505 ; 26.505 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[2] ; iKEY[0]                                                        ; 26.778 ; 26.778 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[3] ; iKEY[0]                                                        ; 26.794 ; 26.794 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[4] ; iKEY[0]                                                        ; 26.803 ; 26.803 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[5] ; iKEY[0]                                                        ; 26.818 ; 26.818 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[6] ; iKEY[0]                                                        ; 26.806 ; 26.806 ; Rise       ; iKEY[0]                                                        ;
; oHEX5_D[*]  ; iKEY[0]                                                        ; 27.572 ; 27.572 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[0] ; iKEY[0]                                                        ; 26.509 ; 26.509 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[1] ; iKEY[0]                                                        ; 24.630 ; 24.630 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[2] ; iKEY[0]                                                        ; 25.486 ; 25.486 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[3] ; iKEY[0]                                                        ; 26.969 ; 26.969 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[4] ; iKEY[0]                                                        ; 25.400 ; 25.400 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[5] ; iKEY[0]                                                        ; 27.572 ; 27.572 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[6] ; iKEY[0]                                                        ; 26.276 ; 26.276 ; Rise       ; iKEY[0]                                                        ;
; oHEX6_D[*]  ; iKEY[0]                                                        ; 26.293 ; 26.293 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[0] ; iKEY[0]                                                        ; 26.039 ; 26.039 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[1] ; iKEY[0]                                                        ; 25.740 ; 25.740 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[2] ; iKEY[0]                                                        ; 26.032 ; 26.032 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[3] ; iKEY[0]                                                        ; 26.293 ; 26.293 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[4] ; iKEY[0]                                                        ; 26.080 ; 26.080 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[5] ; iKEY[0]                                                        ; 26.066 ; 26.066 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[6] ; iKEY[0]                                                        ; 26.078 ; 26.078 ; Rise       ; iKEY[0]                                                        ;
; oHEX7_D[*]  ; iKEY[0]                                                        ; 27.422 ; 27.422 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[0] ; iKEY[0]                                                        ; 26.778 ; 26.778 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[1] ; iKEY[0]                                                        ; 27.102 ; 27.102 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[2] ; iKEY[0]                                                        ; 27.107 ; 27.107 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[3] ; iKEY[0]                                                        ; 27.079 ; 27.079 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[4] ; iKEY[0]                                                        ; 26.804 ; 26.804 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[5] ; iKEY[0]                                                        ; 27.422 ; 27.422 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[6] ; iKEY[0]                                                        ; 27.091 ; 27.091 ; Rise       ; iKEY[0]                                                        ;
; oLEDG[*]    ; iKEY[0]                                                        ; 9.974  ; 9.974  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[0]   ; iKEY[0]                                                        ; 9.974  ; 9.974  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[1]   ; iKEY[0]                                                        ; 9.295  ; 9.295  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[3]   ; iKEY[0]                                                        ; 9.013  ; 9.013  ; Rise       ; iKEY[0]                                                        ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 30.376 ; 30.376 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.855 ; 28.855 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 30.376 ; 30.376 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.912 ; 28.912 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 29.344 ; 29.344 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 29.246 ; 29.246 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.401 ; 28.401 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.404 ; 27.404 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.342 ; 25.342 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.342 ; 25.342 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.615 ; 24.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.377 ; 24.377 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.408 ; 24.408 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.144 ; 24.144 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.353 ; 24.353 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.130 ; 24.130 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.778 ; 28.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.778 ; 28.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.527 ; 28.527 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.047 ; 28.047 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.637 ; 28.637 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.282 ; 25.282 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.283 ; 25.283 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.517 ; 25.517 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.487 ; 26.487 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.542 ; 25.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.824 ; 25.824 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.183 ; 26.183 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.868 ; 25.868 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.487 ; 26.487 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.155 ; 26.155 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.170 ; 26.170 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.954 ; 26.954 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.637 ; 26.637 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.641 ; 26.641 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.914 ; 26.914 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.930 ; 26.930 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.939 ; 26.939 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.954 ; 26.954 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.942 ; 26.942 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.925 ; 28.925 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.862 ; 27.862 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.983 ; 25.983 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.839 ; 26.839 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.322 ; 28.322 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.753 ; 26.753 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.925 ; 28.925 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.629 ; 27.629 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.842 ; 26.842 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.588 ; 26.588 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.289 ; 26.289 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.581 ; 26.581 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.842 ; 26.842 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.629 ; 26.629 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.615 ; 26.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.627 ; 26.627 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.023 ; 28.023 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.379 ; 27.379 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.703 ; 27.703 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.708 ; 27.708 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.680 ; 27.680 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.405 ; 27.405 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.023 ; 28.023 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.692 ; 27.692 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.902  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.902  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.390 ; 13.390 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[1]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.945  ; 6.945  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.759 ; 10.759 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[3]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.390 ; 13.390 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[4]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.317 ; 13.317 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[5]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.771 ; 11.771 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[6]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.156 ; 11.156 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[7]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.795 ; 11.795 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[8]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.278 ; 11.278 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[9]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 9.981  ; 9.981  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[10]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.182 ; 10.182 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[12]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.030 ; 10.030 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[13]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.531 ; 11.531 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[14]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 9.945  ; 9.945  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[15]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.246 ; 11.246 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[16]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.935 ; 10.935 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[17]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.442 ; 10.442 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 5.902  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 5.902  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 28.542 ; 28.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.021 ; 27.021 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 28.542 ; 28.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.078 ; 27.078 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.510 ; 27.510 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.412 ; 27.412 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.567 ; 26.567 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.570 ; 25.570 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.508 ; 23.508 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.508 ; 23.508 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.781 ; 22.781 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.543 ; 22.543 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.574 ; 22.574 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.310 ; 22.310 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.519 ; 22.519 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.296 ; 22.296 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.479 ; 26.479 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.479 ; 26.479 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.228 ; 26.228 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.748 ; 25.748 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.338 ; 26.338 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.983 ; 22.983 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.984 ; 22.984 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.218 ; 23.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.807 ; 24.807 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.862 ; 23.862 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.144 ; 24.144 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.503 ; 24.503 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.188 ; 24.188 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.807 ; 24.807 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.475 ; 24.475 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.490 ; 24.490 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.601 ; 25.601 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.284 ; 25.284 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.288 ; 25.288 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.561 ; 25.561 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.577 ; 25.577 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.586 ; 25.586 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.601 ; 25.601 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.589 ; 25.589 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.357 ; 27.357 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.294 ; 26.294 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.415 ; 24.415 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.271 ; 25.271 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.754 ; 26.754 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.185 ; 25.185 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.357 ; 27.357 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.061 ; 26.061 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.076 ; 25.076 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.822 ; 24.822 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.523 ; 24.523 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.815 ; 24.815 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.076 ; 25.076 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.863 ; 24.863 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.849 ; 24.849 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.861 ; 24.861 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.402 ; 25.402 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.757 ; 24.757 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.084 ; 25.084 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.087 ; 25.087 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.060 ; 25.060 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.785 ; 24.785 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.402 ; 25.402 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.071 ; 25.071 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.967  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.967  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.484  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.585 ; 15.585 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.064 ; 14.064 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.585 ; 15.585 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.122 ; 14.122 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.553 ; 14.553 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.457 ; 14.457 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.612 ; 13.612 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.615 ; 12.615 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.141 ; 13.141 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.141 ; 13.141 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.445 ; 12.445 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.206 ; 12.206 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.233 ; 12.233 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.942 ; 11.942 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.205 ; 12.205 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.960 ; 11.960 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.614 ; 15.614 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.614 ; 15.614 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.351 ; 15.351 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.889 ; 14.889 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.475 ; 15.475 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.105 ; 12.105 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.105 ; 12.105 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.346 ; 12.346 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.775 ; 14.775 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.830 ; 13.830 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.112 ; 14.112 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.471 ; 14.471 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.156 ; 14.156 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.775 ; 14.775 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.443 ; 14.443 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.458 ; 14.458 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.169 ; 15.169 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.852 ; 14.852 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.856 ; 14.856 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.129 ; 15.129 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.145 ; 15.145 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.154 ; 15.154 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.169 ; 15.169 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.157 ; 15.157 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.837 ; 14.837 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.774 ; 13.774 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.895 ; 11.895 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.751 ; 12.751 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.234 ; 14.234 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.665 ; 12.665 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.837 ; 14.837 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.541 ; 13.541 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.755 ; 14.755 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.501 ; 14.501 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.202 ; 14.202 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.494 ; 14.494 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.755 ; 14.755 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.542 ; 14.542 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.528 ; 14.528 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.540 ; 14.540 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.220 ; 15.220 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.575 ; 14.575 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.902 ; 14.902 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.905 ; 14.905 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.878 ; 14.878 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.603 ; 14.603 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.220 ; 15.220 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.889 ; 14.889 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.967  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.967  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.484  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port   ; Clock Port                                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; oHEX0_D[*]  ; iKEY[0]                                                        ; 11.669 ; 11.669 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[0] ; iKEY[0]                                                        ; 13.120 ; 13.120 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[1] ; iKEY[0]                                                        ; 14.641 ; 14.641 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[2] ; iKEY[0]                                                        ; 13.176 ; 13.176 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[3] ; iKEY[0]                                                        ; 13.605 ; 13.605 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[4] ; iKEY[0]                                                        ; 13.511 ; 13.511 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[5] ; iKEY[0]                                                        ; 12.667 ; 12.667 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[6] ; iKEY[0]                                                        ; 11.669 ; 11.669 ; Rise       ; iKEY[0]                                                        ;
; oHEX1_D[*]  ; iKEY[0]                                                        ; 11.495 ; 11.495 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[0] ; iKEY[0]                                                        ; 12.707 ; 12.707 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[1] ; iKEY[0]                                                        ; 11.980 ; 11.980 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[2] ; iKEY[0]                                                        ; 11.742 ; 11.742 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[3] ; iKEY[0]                                                        ; 11.773 ; 11.773 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[4] ; iKEY[0]                                                        ; 11.509 ; 11.509 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[5] ; iKEY[0]                                                        ; 11.718 ; 11.718 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[6] ; iKEY[0]                                                        ; 11.495 ; 11.495 ; Rise       ; iKEY[0]                                                        ;
; oHEX2_D[*]  ; iKEY[0]                                                        ; 11.953 ; 11.953 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[0] ; iKEY[0]                                                        ; 15.449 ; 15.449 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[1] ; iKEY[0]                                                        ; 15.198 ; 15.198 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[2] ; iKEY[0]                                                        ; 14.718 ; 14.718 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[3] ; iKEY[0]                                                        ; 15.308 ; 15.308 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[4] ; iKEY[0]                                                        ; 11.953 ; 11.953 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[5] ; iKEY[0]                                                        ; 11.954 ; 11.954 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[6] ; iKEY[0]                                                        ; 12.188 ; 12.188 ; Rise       ; iKEY[0]                                                        ;
; oHEX3_D[*]  ; iKEY[0]                                                        ; 11.826 ; 11.826 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[0] ; iKEY[0]                                                        ; 11.826 ; 11.826 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[1] ; iKEY[0]                                                        ; 12.089 ; 12.089 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[2] ; iKEY[0]                                                        ; 12.418 ; 12.418 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[3] ; iKEY[0]                                                        ; 12.130 ; 12.130 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[4] ; iKEY[0]                                                        ; 12.755 ; 12.755 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[5] ; iKEY[0]                                                        ; 12.411 ; 12.411 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[6] ; iKEY[0]                                                        ; 12.433 ; 12.433 ; Rise       ; iKEY[0]                                                        ;
; oHEX4_D[*]  ; iKEY[0]                                                        ; 11.369 ; 11.369 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[0] ; iKEY[0]                                                        ; 11.369 ; 11.369 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[1] ; iKEY[0]                                                        ; 11.371 ; 11.371 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[2] ; iKEY[0]                                                        ; 11.625 ; 11.625 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[3] ; iKEY[0]                                                        ; 11.655 ; 11.655 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[4] ; iKEY[0]                                                        ; 11.679 ; 11.679 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[5] ; iKEY[0]                                                        ; 11.688 ; 11.688 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[6] ; iKEY[0]                                                        ; 11.676 ; 11.676 ; Rise       ; iKEY[0]                                                        ;
; oHEX5_D[*]  ; iKEY[0]                                                        ; 12.541 ; 12.541 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[0] ; iKEY[0]                                                        ; 14.420 ; 14.420 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[1] ; iKEY[0]                                                        ; 12.541 ; 12.541 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[2] ; iKEY[0]                                                        ; 13.397 ; 13.397 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[3] ; iKEY[0]                                                        ; 14.880 ; 14.880 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[4] ; iKEY[0]                                                        ; 13.311 ; 13.311 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[5] ; iKEY[0]                                                        ; 15.483 ; 15.483 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[6] ; iKEY[0]                                                        ; 14.187 ; 14.187 ; Rise       ; iKEY[0]                                                        ;
; oHEX6_D[*]  ; iKEY[0]                                                        ; 12.866 ; 12.866 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[0] ; iKEY[0]                                                        ; 13.183 ; 13.183 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[1] ; iKEY[0]                                                        ; 12.866 ; 12.866 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[2] ; iKEY[0]                                                        ; 13.154 ; 13.154 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[3] ; iKEY[0]                                                        ; 13.438 ; 13.438 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[4] ; iKEY[0]                                                        ; 13.210 ; 13.210 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[5] ; iKEY[0]                                                        ; 13.210 ; 13.210 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[6] ; iKEY[0]                                                        ; 13.220 ; 13.220 ; Rise       ; iKEY[0]                                                        ;
; oHEX7_D[*]  ; iKEY[0]                                                        ; 12.226 ; 12.226 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[0] ; iKEY[0]                                                        ; 12.226 ; 12.226 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[1] ; iKEY[0]                                                        ; 12.545 ; 12.545 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[2] ; iKEY[0]                                                        ; 12.521 ; 12.521 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[3] ; iKEY[0]                                                        ; 12.528 ; 12.528 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[4] ; iKEY[0]                                                        ; 12.246 ; 12.246 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[5] ; iKEY[0]                                                        ; 12.864 ; 12.864 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[6] ; iKEY[0]                                                        ; 12.537 ; 12.537 ; Rise       ; iKEY[0]                                                        ;
; oLEDG[*]    ; iKEY[0]                                                        ; 9.013  ; 9.013  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[0]   ; iKEY[0]                                                        ; 9.974  ; 9.974  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[1]   ; iKEY[0]                                                        ; 9.295  ; 9.295  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[3]   ; iKEY[0]                                                        ; 9.013  ; 9.013  ; Rise       ; iKEY[0]                                                        ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.489 ; 14.489 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 15.940 ; 15.940 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 17.461 ; 17.461 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 15.996 ; 15.996 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 16.425 ; 16.425 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 16.331 ; 16.331 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 15.487 ; 15.487 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.489 ; 14.489 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.097 ; 13.097 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.311 ; 14.311 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.584 ; 13.584 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.341 ; 13.341 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.372 ; 13.372 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.107 ; 13.107 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.342 ; 13.342 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.097 ; 13.097 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.199 ; 13.199 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 16.695 ; 16.695 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 16.444 ; 16.444 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 15.964 ; 15.964 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 16.554 ; 16.554 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.199 ; 13.199 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.200 ; 13.200 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.434 ; 13.434 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.263 ; 13.263 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.263 ; 13.263 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.526 ; 13.526 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.855 ; 13.855 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.567 ; 13.567 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.192 ; 14.192 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.848 ; 13.848 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.870 ; 13.870 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.899 ; 13.899 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.899 ; 13.899 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.901 ; 13.901 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.155 ; 14.155 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.185 ; 14.185 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.209 ; 14.209 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.218 ; 14.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.206 ; 14.206 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.512 ; 13.512 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 15.396 ; 15.396 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.512 ; 13.512 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.372 ; 14.372 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 15.857 ; 15.857 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.284 ; 14.284 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 16.460 ; 16.460 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 15.160 ; 15.160 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.286 ; 14.286 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.603 ; 14.603 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.286 ; 14.286 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.574 ; 14.574 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.858 ; 14.858 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.630 ; 14.630 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.630 ; 14.630 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.640 ; 14.640 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.172 ; 14.172 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.172 ; 14.172 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.499 ; 14.499 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.502 ; 14.502 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.475 ; 14.475 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.200 ; 14.200 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.817 ; 14.817 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.486 ; 14.486 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.902  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.902  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.945  ; 6.945  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[1]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.945  ; 6.945  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.759 ; 10.759 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[3]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.390 ; 13.390 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[4]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.317 ; 13.317 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[5]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.771 ; 11.771 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[6]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.156 ; 11.156 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[7]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.795 ; 11.795 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[8]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.278 ; 11.278 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[9]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 9.981  ; 9.981  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[10]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.182 ; 10.182 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[12]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.030 ; 10.030 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[13]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.531 ; 11.531 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[14]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 9.945  ; 9.945  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[15]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.246 ; 11.246 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[16]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.935 ; 10.935 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[17]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.442 ; 10.442 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 5.902  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 5.902  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.428 ; 10.428 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.879 ; 11.879 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.400 ; 13.400 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.935 ; 11.935 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.364 ; 12.364 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.270 ; 12.270 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.426 ; 11.426 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.428 ; 10.428 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.615 ; 10.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.834 ; 11.834 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.105 ; 11.105 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.857 ; 10.857 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.887 ; 10.887 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.615 ; 10.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.846 ; 10.846 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.615 ; 10.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.664 ; 10.664 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.164 ; 14.164 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.912 ; 13.912 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.440 ; 13.440 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.023 ; 14.023 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.664 ; 10.664 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.667 ; 10.667 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.903 ; 10.903 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.915 ; 10.915 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.915 ; 10.915 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.178 ; 11.178 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.507 ; 11.507 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.219 ; 11.219 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.844 ; 11.844 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.500 ; 11.500 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.522 ; 11.522 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.787 ; 11.787 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.787 ; 11.787 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.795 ; 11.795 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.065 ; 12.065 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.083 ; 12.083 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.091 ; 12.091 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.105 ; 12.105 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.095 ; 12.095 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.201 ; 11.201 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.080 ; 13.080 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.201 ; 11.201 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.053 ; 12.053 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.532 ; 13.532 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.967 ; 11.967 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.139 ; 14.139 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.846 ; 12.846 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.188 ; 11.188 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.505 ; 11.505 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.188 ; 11.188 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.476 ; 11.476 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.760 ; 11.760 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.532 ; 11.532 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.532 ; 11.532 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.542 ; 11.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.854 ; 10.854 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.854 ; 10.854 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.173 ; 11.173 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.149 ; 11.149 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.156 ; 11.156 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.874 ; 10.874 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.492 ; 11.492 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.165 ; 11.165 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.484  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.967  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.484  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.428 ; 10.428 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.879 ; 11.879 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.400 ; 13.400 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.935 ; 11.935 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.364 ; 12.364 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.270 ; 12.270 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.426 ; 11.426 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.428 ; 10.428 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.615 ; 10.615 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.834 ; 11.834 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.105 ; 11.105 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.857 ; 10.857 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.887 ; 10.887 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.615 ; 10.615 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.846 ; 10.846 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.615 ; 10.615 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.664 ; 10.664 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.164 ; 14.164 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.912 ; 13.912 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.440 ; 13.440 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.023 ; 14.023 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.664 ; 10.664 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.667 ; 10.667 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.903 ; 10.903 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.915 ; 10.915 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.915 ; 10.915 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.178 ; 11.178 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.507 ; 11.507 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.219 ; 11.219 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.844 ; 11.844 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.500 ; 11.500 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.522 ; 11.522 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.787 ; 11.787 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.787 ; 11.787 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.795 ; 11.795 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.065 ; 12.065 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.083 ; 12.083 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.091 ; 12.091 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.105 ; 12.105 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.095 ; 12.095 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.201 ; 11.201 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.080 ; 13.080 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.201 ; 11.201 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.053 ; 12.053 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.532 ; 13.532 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.967 ; 11.967 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.139 ; 14.139 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.846 ; 12.846 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.188 ; 11.188 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.505 ; 11.505 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.188 ; 11.188 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.476 ; 11.476 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.760 ; 11.760 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.532 ; 11.532 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.532 ; 11.532 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.542 ; 11.542 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.854 ; 10.854 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.854 ; 10.854 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.173 ; 11.173 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.149 ; 11.149 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.156 ; 11.156 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.874 ; 10.874 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.492 ; 11.492 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.165 ; 11.165 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.484  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.967  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.484  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[0]     ; oHEX0_D[0]  ; 21.496 ; 21.496 ; 21.496 ; 21.496 ;
; iSW[0]     ; oHEX0_D[1]  ; 23.017 ; 23.017 ; 23.017 ; 23.017 ;
; iSW[0]     ; oHEX0_D[2]  ; 21.554 ; 21.554 ; 21.554 ; 21.554 ;
; iSW[0]     ; oHEX0_D[3]  ; 21.985 ; 21.985 ; 21.985 ; 21.985 ;
; iSW[0]     ; oHEX0_D[4]  ; 21.889 ; 21.889 ; 21.889 ; 21.889 ;
; iSW[0]     ; oHEX0_D[5]  ; 21.044 ; 21.044 ; 21.044 ; 21.044 ;
; iSW[0]     ; oHEX0_D[6]  ; 20.047 ; 20.047 ; 20.047 ; 20.047 ;
; iSW[0]     ; oHEX1_D[0]  ; 21.440 ; 21.440 ; 21.440 ; 21.440 ;
; iSW[0]     ; oHEX1_D[1]  ; 20.713 ; 20.713 ; 20.713 ; 20.713 ;
; iSW[0]     ; oHEX1_D[2]  ; 20.475 ; 20.475 ; 20.475 ; 20.475 ;
; iSW[0]     ; oHEX1_D[3]  ; 20.506 ; 20.506 ; 20.506 ; 20.506 ;
; iSW[0]     ; oHEX1_D[4]  ; 20.242 ; 20.242 ; 20.242 ; 20.242 ;
; iSW[0]     ; oHEX1_D[5]  ; 20.451 ; 20.451 ; 20.451 ; 20.451 ;
; iSW[0]     ; oHEX1_D[6]  ; 20.228 ; 20.228 ; 20.228 ; 20.228 ;
; iSW[0]     ; oHEX2_D[0]  ; 23.918 ; 23.918 ; 23.918 ; 23.918 ;
; iSW[0]     ; oHEX2_D[1]  ; 23.655 ; 23.655 ; 23.655 ; 23.655 ;
; iSW[0]     ; oHEX2_D[2]  ; 23.193 ; 23.193 ; 23.193 ; 23.193 ;
; iSW[0]     ; oHEX2_D[3]  ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; iSW[0]     ; oHEX2_D[4]  ; 20.409 ; 20.409 ; 20.409 ; 20.409 ;
; iSW[0]     ; oHEX2_D[5]  ; 20.409 ; 20.409 ; 20.409 ; 20.409 ;
; iSW[0]     ; oHEX2_D[6]  ; 20.650 ; 20.650 ; 20.650 ; 20.650 ;
; iSW[0]     ; oHEX3_D[0]  ; 20.836 ; 20.836 ; 20.836 ; 20.836 ;
; iSW[0]     ; oHEX3_D[1]  ; 21.099 ; 21.099 ; 21.099 ; 21.099 ;
; iSW[0]     ; oHEX3_D[2]  ; 21.452 ; 21.452 ; 21.452 ; 21.452 ;
; iSW[0]     ; oHEX3_D[3]  ; 21.138 ; 21.138 ; 21.138 ; 21.138 ;
; iSW[0]     ; oHEX3_D[4]  ; 21.765 ; 21.765 ; 21.765 ; 21.765 ;
; iSW[0]     ; oHEX3_D[5]  ; 21.445 ; 21.445 ; 21.445 ; 21.445 ;
; iSW[0]     ; oHEX3_D[6]  ; 21.442 ; 21.442 ; 21.442 ; 21.442 ;
; iSW[0]     ; oHEX4_D[0]  ; 21.314 ; 21.314 ; 21.314 ; 21.314 ;
; iSW[0]     ; oHEX4_D[1]  ; 21.322 ; 21.322 ; 21.322 ; 21.322 ;
; iSW[0]     ; oHEX4_D[2]  ; 21.592 ; 21.592 ; 21.592 ; 21.592 ;
; iSW[0]     ; oHEX4_D[3]  ; 21.610 ; 21.610 ; 21.610 ; 21.610 ;
; iSW[0]     ; oHEX4_D[4]  ; 21.619 ; 21.619 ; 21.619 ; 21.619 ;
; iSW[0]     ; oHEX4_D[5]  ; 21.632 ; 21.632 ; 21.632 ; 21.632 ;
; iSW[0]     ; oHEX4_D[6]  ; 21.622 ; 21.622 ; 21.622 ; 21.622 ;
; iSW[0]     ; oHEX5_D[0]  ; 21.448 ; 21.448 ; 21.448 ; 21.448 ;
; iSW[0]     ; oHEX5_D[1]  ; 19.569 ; 19.569 ; 19.569 ; 19.569 ;
; iSW[0]     ; oHEX5_D[2]  ; 20.425 ; 20.425 ; 20.425 ; 20.425 ;
; iSW[0]     ; oHEX5_D[3]  ; 21.908 ; 21.908 ; 21.908 ; 21.908 ;
; iSW[0]     ; oHEX5_D[4]  ; 20.339 ; 20.339 ; 20.339 ; 20.339 ;
; iSW[0]     ; oHEX5_D[5]  ; 22.511 ; 22.511 ; 22.511 ; 22.511 ;
; iSW[0]     ; oHEX5_D[6]  ; 21.215 ; 21.215 ; 21.215 ; 21.215 ;
; iSW[0]     ; oHEX6_D[0]  ; 21.649 ; 21.649 ; 21.649 ; 21.649 ;
; iSW[0]     ; oHEX6_D[1]  ; 21.346 ; 21.346 ; 21.346 ; 21.346 ;
; iSW[0]     ; oHEX6_D[2]  ; 21.643 ; 21.643 ; 21.643 ; 21.643 ;
; iSW[0]     ; oHEX6_D[3]  ; 21.902 ; 21.902 ; 21.902 ; 21.902 ;
; iSW[0]     ; oHEX6_D[4]  ; 21.685 ; 21.685 ; 21.685 ; 21.685 ;
; iSW[0]     ; oHEX6_D[5]  ; 21.674 ; 21.674 ; 21.674 ; 21.674 ;
; iSW[0]     ; oHEX6_D[6]  ; 21.685 ; 21.685 ; 21.685 ; 21.685 ;
; iSW[0]     ; oHEX7_D[0]  ; 22.148 ; 22.148 ; 22.148 ; 22.148 ;
; iSW[0]     ; oHEX7_D[1]  ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; iSW[0]     ; oHEX7_D[2]  ; 22.477 ; 22.477 ; 22.477 ; 22.477 ;
; iSW[0]     ; oHEX7_D[3]  ; 22.449 ; 22.449 ; 22.449 ; 22.449 ;
; iSW[0]     ; oHEX7_D[4]  ; 22.174 ; 22.174 ; 22.174 ; 22.174 ;
; iSW[0]     ; oHEX7_D[5]  ; 22.792 ; 22.792 ; 22.792 ; 22.792 ;
; iSW[0]     ; oHEX7_D[6]  ; 22.461 ; 22.461 ; 22.461 ; 22.461 ;
; iSW[1]     ; oHEX0_D[0]  ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; iSW[1]     ; oHEX0_D[1]  ; 21.743 ; 21.743 ; 21.743 ; 21.743 ;
; iSW[1]     ; oHEX0_D[2]  ; 20.259 ; 20.259 ; 20.259 ; 20.259 ;
; iSW[1]     ; oHEX0_D[3]  ; 20.726 ; 20.726 ; 20.726 ; 20.726 ;
; iSW[1]     ; oHEX0_D[4]  ; 20.609 ; 20.609 ; 20.609 ; 20.609 ;
; iSW[1]     ; oHEX0_D[5]  ; 19.741 ; 19.741 ; 19.741 ; 19.741 ;
; iSW[1]     ; oHEX0_D[6]  ; 18.772 ; 18.772 ; 18.772 ; 18.772 ;
; iSW[1]     ; oHEX1_D[0]  ; 20.598 ; 20.598 ; 20.598 ; 20.598 ;
; iSW[1]     ; oHEX1_D[1]  ; 19.871 ; 19.871 ; 19.871 ; 19.871 ;
; iSW[1]     ; oHEX1_D[2]  ; 19.633 ; 19.633 ; 19.633 ; 19.633 ;
; iSW[1]     ; oHEX1_D[3]  ; 19.664 ; 19.664 ; 19.664 ; 19.664 ;
; iSW[1]     ; oHEX1_D[4]  ; 19.400 ; 19.400 ; 19.400 ; 19.400 ;
; iSW[1]     ; oHEX1_D[5]  ; 19.609 ; 19.609 ; 19.609 ; 19.609 ;
; iSW[1]     ; oHEX1_D[6]  ; 19.386 ; 19.386 ; 19.386 ; 19.386 ;
; iSW[1]     ; oHEX2_D[0]  ; 23.431 ; 23.431 ; 23.431 ; 23.431 ;
; iSW[1]     ; oHEX2_D[1]  ; 23.168 ; 23.168 ; 23.168 ; 23.168 ;
; iSW[1]     ; oHEX2_D[2]  ; 22.706 ; 22.706 ; 22.706 ; 22.706 ;
; iSW[1]     ; oHEX2_D[3]  ; 23.292 ; 23.292 ; 23.292 ; 23.292 ;
; iSW[1]     ; oHEX2_D[4]  ; 19.922 ; 19.922 ; 19.922 ; 19.922 ;
; iSW[1]     ; oHEX2_D[5]  ; 19.922 ; 19.922 ; 19.922 ; 19.922 ;
; iSW[1]     ; oHEX2_D[6]  ; 20.163 ; 20.163 ; 20.163 ; 20.163 ;
; iSW[1]     ; oHEX3_D[0]  ; 20.314 ; 20.314 ; 20.314 ; 20.314 ;
; iSW[1]     ; oHEX3_D[1]  ; 20.592 ; 20.592 ; 20.592 ; 20.592 ;
; iSW[1]     ; oHEX3_D[2]  ; 20.948 ; 20.948 ; 20.948 ; 20.948 ;
; iSW[1]     ; oHEX3_D[3]  ; 20.637 ; 20.637 ; 20.637 ; 20.637 ;
; iSW[1]     ; oHEX3_D[4]  ; 21.251 ; 21.251 ; 21.251 ; 21.251 ;
; iSW[1]     ; oHEX3_D[5]  ; 20.919 ; 20.919 ; 20.919 ; 20.919 ;
; iSW[1]     ; oHEX3_D[6]  ; 20.938 ; 20.938 ; 20.938 ; 20.938 ;
; iSW[1]     ; oHEX4_D[0]  ; 20.297 ; 20.297 ; 20.297 ; 20.297 ;
; iSW[1]     ; oHEX4_D[1]  ; 20.301 ; 20.301 ; 20.301 ; 20.301 ;
; iSW[1]     ; oHEX4_D[2]  ; 20.574 ; 20.574 ; 20.574 ; 20.574 ;
; iSW[1]     ; oHEX4_D[3]  ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; iSW[1]     ; oHEX4_D[4]  ; 20.599 ; 20.599 ; 20.599 ; 20.599 ;
; iSW[1]     ; oHEX4_D[5]  ; 20.614 ; 20.614 ; 20.614 ; 20.614 ;
; iSW[1]     ; oHEX4_D[6]  ; 20.602 ; 20.602 ; 20.602 ; 20.602 ;
; iSW[1]     ; oHEX5_D[0]  ; 20.917 ; 20.917 ; 20.917 ; 20.917 ;
; iSW[1]     ; oHEX5_D[1]  ; 19.038 ; 19.038 ; 19.038 ; 19.038 ;
; iSW[1]     ; oHEX5_D[2]  ; 19.894 ; 19.894 ; 19.894 ; 19.894 ;
; iSW[1]     ; oHEX5_D[3]  ; 21.377 ; 21.377 ; 21.377 ; 21.377 ;
; iSW[1]     ; oHEX5_D[4]  ; 19.808 ; 19.808 ; 19.808 ; 19.808 ;
; iSW[1]     ; oHEX5_D[5]  ; 21.980 ; 21.980 ; 21.980 ; 21.980 ;
; iSW[1]     ; oHEX5_D[6]  ; 20.684 ; 20.684 ; 20.684 ; 20.684 ;
; iSW[1]     ; oHEX6_D[0]  ; 21.333 ; 21.333 ; 21.333 ; 21.333 ;
; iSW[1]     ; oHEX6_D[1]  ; 21.030 ; 21.030 ; 21.030 ; 21.030 ;
; iSW[1]     ; oHEX6_D[2]  ; 21.327 ; 21.327 ; 21.327 ; 21.327 ;
; iSW[1]     ; oHEX6_D[3]  ; 21.586 ; 21.586 ; 21.586 ; 21.586 ;
; iSW[1]     ; oHEX6_D[4]  ; 21.369 ; 21.369 ; 21.369 ; 21.369 ;
; iSW[1]     ; oHEX6_D[5]  ; 21.358 ; 21.358 ; 21.358 ; 21.358 ;
; iSW[1]     ; oHEX6_D[6]  ; 21.369 ; 21.369 ; 21.369 ; 21.369 ;
; iSW[1]     ; oHEX7_D[0]  ; 21.306 ; 21.306 ; 21.306 ; 21.306 ;
; iSW[1]     ; oHEX7_D[1]  ; 21.630 ; 21.630 ; 21.630 ; 21.630 ;
; iSW[1]     ; oHEX7_D[2]  ; 21.635 ; 21.635 ; 21.635 ; 21.635 ;
; iSW[1]     ; oHEX7_D[3]  ; 21.607 ; 21.607 ; 21.607 ; 21.607 ;
; iSW[1]     ; oHEX7_D[4]  ; 21.332 ; 21.332 ; 21.332 ; 21.332 ;
; iSW[1]     ; oHEX7_D[5]  ; 21.950 ; 21.950 ; 21.950 ; 21.950 ;
; iSW[1]     ; oHEX7_D[6]  ; 21.619 ; 21.619 ; 21.619 ; 21.619 ;
; iSW[2]     ; oHEX0_D[0]  ; 20.683 ; 20.683 ; 20.683 ; 20.683 ;
; iSW[2]     ; oHEX0_D[1]  ; 22.203 ; 22.203 ; 22.203 ; 22.203 ;
; iSW[2]     ; oHEX0_D[2]  ; 20.719 ; 20.719 ; 20.719 ; 20.719 ;
; iSW[2]     ; oHEX0_D[3]  ; 21.186 ; 21.186 ; 21.186 ; 21.186 ;
; iSW[2]     ; oHEX0_D[4]  ; 21.069 ; 21.069 ; 21.069 ; 21.069 ;
; iSW[2]     ; oHEX0_D[5]  ; 20.201 ; 20.201 ; 20.201 ; 20.201 ;
; iSW[2]     ; oHEX0_D[6]  ; 19.232 ; 19.232 ; 19.232 ; 19.232 ;
; iSW[2]     ; oHEX1_D[0]  ; 20.773 ; 20.773 ; 20.773 ; 20.773 ;
; iSW[2]     ; oHEX1_D[1]  ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; iSW[2]     ; oHEX1_D[2]  ; 19.808 ; 19.808 ; 19.808 ; 19.808 ;
; iSW[2]     ; oHEX1_D[3]  ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; iSW[2]     ; oHEX1_D[4]  ; 19.575 ; 19.575 ; 19.575 ; 19.575 ;
; iSW[2]     ; oHEX1_D[5]  ; 19.784 ; 19.784 ; 19.784 ; 19.784 ;
; iSW[2]     ; oHEX1_D[6]  ; 19.561 ; 19.561 ; 19.561 ; 19.561 ;
; iSW[2]     ; oHEX2_D[0]  ; 23.910 ; 23.910 ; 23.910 ; 23.910 ;
; iSW[2]     ; oHEX2_D[1]  ; 23.647 ; 23.647 ; 23.647 ; 23.647 ;
; iSW[2]     ; oHEX2_D[2]  ; 23.185 ; 23.185 ; 23.185 ; 23.185 ;
; iSW[2]     ; oHEX2_D[3]  ; 23.771 ; 23.771 ; 23.771 ; 23.771 ;
; iSW[2]     ; oHEX2_D[4]  ; 20.401 ; 20.401 ; 20.401 ; 20.401 ;
; iSW[2]     ; oHEX2_D[5]  ; 20.401 ; 20.401 ; 20.401 ; 20.401 ;
; iSW[2]     ; oHEX2_D[6]  ; 20.642 ; 20.642 ; 20.642 ; 20.642 ;
; iSW[2]     ; oHEX3_D[0]  ; 21.238 ; 21.238 ; 21.238 ; 21.238 ;
; iSW[2]     ; oHEX3_D[1]  ; 21.516 ; 21.516 ; 21.516 ; 21.516 ;
; iSW[2]     ; oHEX3_D[2]  ; 21.872 ; 21.872 ; 21.872 ; 21.872 ;
; iSW[2]     ; oHEX3_D[3]  ; 21.561 ; 21.561 ; 21.561 ; 21.561 ;
; iSW[2]     ; oHEX3_D[4]  ; 22.175 ; 22.175 ; 22.175 ; 22.175 ;
; iSW[2]     ; oHEX3_D[5]  ; 21.843 ; 21.843 ; 21.843 ; 21.843 ;
; iSW[2]     ; oHEX3_D[6]  ; 21.862 ; 21.862 ; 21.862 ; 21.862 ;
; iSW[2]     ; oHEX4_D[0]  ; 21.221 ; 21.221 ; 21.221 ; 21.221 ;
; iSW[2]     ; oHEX4_D[1]  ; 21.225 ; 21.225 ; 21.225 ; 21.225 ;
; iSW[2]     ; oHEX4_D[2]  ; 21.498 ; 21.498 ; 21.498 ; 21.498 ;
; iSW[2]     ; oHEX4_D[3]  ; 21.514 ; 21.514 ; 21.514 ; 21.514 ;
; iSW[2]     ; oHEX4_D[4]  ; 21.523 ; 21.523 ; 21.523 ; 21.523 ;
; iSW[2]     ; oHEX4_D[5]  ; 21.538 ; 21.538 ; 21.538 ; 21.538 ;
; iSW[2]     ; oHEX4_D[6]  ; 21.526 ; 21.526 ; 21.526 ; 21.526 ;
; iSW[2]     ; oHEX5_D[0]  ; 21.772 ; 21.772 ; 21.772 ; 21.772 ;
; iSW[2]     ; oHEX5_D[1]  ; 19.893 ; 19.893 ; 19.893 ; 19.893 ;
; iSW[2]     ; oHEX5_D[2]  ; 20.749 ; 20.749 ; 20.749 ; 20.749 ;
; iSW[2]     ; oHEX5_D[3]  ; 22.232 ; 22.232 ; 22.232 ; 22.232 ;
; iSW[2]     ; oHEX5_D[4]  ; 20.663 ; 20.663 ; 20.663 ; 20.663 ;
; iSW[2]     ; oHEX5_D[5]  ; 22.835 ; 22.835 ; 22.835 ; 22.835 ;
; iSW[2]     ; oHEX5_D[6]  ; 21.539 ; 21.539 ; 21.539 ; 21.539 ;
; iSW[2]     ; oHEX6_D[0]  ; 22.220 ; 22.220 ; 22.220 ; 22.220 ;
; iSW[2]     ; oHEX6_D[1]  ; 21.921 ; 21.921 ; 21.921 ; 21.921 ;
; iSW[2]     ; oHEX6_D[2]  ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; iSW[2]     ; oHEX6_D[3]  ; 22.474 ; 22.474 ; 22.474 ; 22.474 ;
; iSW[2]     ; oHEX6_D[4]  ; 22.261 ; 22.261 ; 22.261 ; 22.261 ;
; iSW[2]     ; oHEX6_D[5]  ; 22.247 ; 22.247 ; 22.247 ; 22.247 ;
; iSW[2]     ; oHEX6_D[6]  ; 22.259 ; 22.259 ; 22.259 ; 22.259 ;
; iSW[2]     ; oHEX7_D[0]  ; 21.760 ; 21.760 ; 21.760 ; 21.760 ;
; iSW[2]     ; oHEX7_D[1]  ; 22.084 ; 22.084 ; 22.084 ; 22.084 ;
; iSW[2]     ; oHEX7_D[2]  ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; iSW[2]     ; oHEX7_D[3]  ; 22.061 ; 22.061 ; 22.061 ; 22.061 ;
; iSW[2]     ; oHEX7_D[4]  ; 21.786 ; 21.786 ; 21.786 ; 21.786 ;
; iSW[2]     ; oHEX7_D[5]  ; 22.404 ; 22.404 ; 22.404 ; 22.404 ;
; iSW[2]     ; oHEX7_D[6]  ; 22.073 ; 22.073 ; 22.073 ; 22.073 ;
; iSW[3]     ; oHEX0_D[0]  ; 18.647 ; 18.647 ; 18.647 ; 18.647 ;
; iSW[3]     ; oHEX0_D[1]  ; 20.167 ; 20.167 ; 20.167 ; 20.167 ;
; iSW[3]     ; oHEX0_D[2]  ; 18.683 ; 18.683 ; 18.683 ; 18.683 ;
; iSW[3]     ; oHEX0_D[3]  ; 19.150 ; 19.150 ; 19.150 ; 19.150 ;
; iSW[3]     ; oHEX0_D[4]  ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; iSW[3]     ; oHEX0_D[5]  ; 18.165 ; 18.165 ; 18.165 ; 18.165 ;
; iSW[3]     ; oHEX0_D[6]  ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; iSW[3]     ; oHEX1_D[0]  ; 14.773 ; 14.773 ; 14.773 ; 14.773 ;
; iSW[3]     ; oHEX1_D[1]  ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; iSW[3]     ; oHEX1_D[2]  ; 13.803 ; 13.803 ; 13.803 ; 13.803 ;
; iSW[3]     ; oHEX1_D[3]  ; 13.834 ; 13.834 ; 13.834 ; 13.834 ;
; iSW[3]     ; oHEX1_D[4]  ; 13.569 ; 13.569 ; 13.569 ; 13.569 ;
; iSW[3]     ; oHEX1_D[5]  ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; iSW[3]     ; oHEX1_D[6]  ; 13.559 ; 13.559 ; 13.559 ; 13.559 ;
; iSW[3]     ; oHEX2_D[0]  ; 21.957 ; 21.957 ; 21.957 ; 21.957 ;
; iSW[3]     ; oHEX2_D[1]  ; 21.694 ; 21.694 ; 21.694 ; 21.694 ;
; iSW[3]     ; oHEX2_D[2]  ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; iSW[3]     ; oHEX2_D[3]  ; 21.818 ; 21.818 ; 21.818 ; 21.818 ;
; iSW[3]     ; oHEX2_D[4]  ; 18.448 ; 18.448 ; 18.448 ; 18.448 ;
; iSW[3]     ; oHEX2_D[5]  ; 18.448 ; 18.448 ; 18.448 ; 18.448 ;
; iSW[3]     ; oHEX2_D[6]  ; 18.689 ; 18.689 ; 18.689 ; 18.689 ;
; iSW[3]     ; oHEX3_D[0]  ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; iSW[3]     ; oHEX3_D[1]  ; 20.039 ; 20.039 ; 20.039 ; 20.039 ;
; iSW[3]     ; oHEX3_D[2]  ; 20.395 ; 20.395 ; 20.395 ; 20.395 ;
; iSW[3]     ; oHEX3_D[3]  ; 20.084 ; 20.084 ; 20.084 ; 20.084 ;
; iSW[3]     ; oHEX3_D[4]  ; 20.698 ; 20.698 ; 20.698 ; 20.698 ;
; iSW[3]     ; oHEX3_D[5]  ; 20.366 ; 20.366 ; 20.366 ; 20.366 ;
; iSW[3]     ; oHEX3_D[6]  ; 20.385 ; 20.385 ; 20.385 ; 20.385 ;
; iSW[3]     ; oHEX4_D[0]  ; 19.744 ; 19.744 ; 19.744 ; 19.744 ;
; iSW[3]     ; oHEX4_D[1]  ; 19.748 ; 19.748 ; 19.748 ; 19.748 ;
; iSW[3]     ; oHEX4_D[2]  ; 20.021 ; 20.021 ; 20.021 ; 20.021 ;
; iSW[3]     ; oHEX4_D[3]  ; 20.037 ; 20.037 ; 20.037 ; 20.037 ;
; iSW[3]     ; oHEX4_D[4]  ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; iSW[3]     ; oHEX4_D[5]  ; 20.061 ; 20.061 ; 20.061 ; 20.061 ;
; iSW[3]     ; oHEX4_D[6]  ; 20.049 ; 20.049 ; 20.049 ; 20.049 ;
; iSW[3]     ; oHEX5_D[0]  ; 19.935 ; 19.935 ; 19.935 ; 19.935 ;
; iSW[3]     ; oHEX5_D[1]  ; 18.051 ; 18.051 ; 18.051 ; 18.051 ;
; iSW[3]     ; oHEX5_D[2]  ; 18.911 ; 18.911 ; 18.911 ; 18.911 ;
; iSW[3]     ; oHEX5_D[3]  ; 20.396 ; 20.396 ; 20.396 ; 20.396 ;
; iSW[3]     ; oHEX5_D[4]  ; 18.823 ; 18.823 ; 18.823 ; 18.823 ;
; iSW[3]     ; oHEX5_D[5]  ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; iSW[3]     ; oHEX5_D[6]  ; 19.699 ; 19.699 ; 19.699 ; 19.699 ;
; iSW[3]     ; oHEX6_D[0]  ; 20.743 ; 20.743 ; 20.743 ; 20.743 ;
; iSW[3]     ; oHEX6_D[1]  ; 20.444 ; 20.444 ; 20.444 ; 20.444 ;
; iSW[3]     ; oHEX6_D[2]  ; 20.736 ; 20.736 ; 20.736 ; 20.736 ;
; iSW[3]     ; oHEX6_D[3]  ; 20.997 ; 20.997 ; 20.997 ; 20.997 ;
; iSW[3]     ; oHEX6_D[4]  ; 20.784 ; 20.784 ; 20.784 ; 20.784 ;
; iSW[3]     ; oHEX6_D[5]  ; 20.770 ; 20.770 ; 20.770 ; 20.770 ;
; iSW[3]     ; oHEX6_D[6]  ; 20.782 ; 20.782 ; 20.782 ; 20.782 ;
; iSW[3]     ; oHEX7_D[0]  ; 19.799 ; 19.799 ; 19.799 ; 19.799 ;
; iSW[3]     ; oHEX7_D[1]  ; 20.123 ; 20.123 ; 20.123 ; 20.123 ;
; iSW[3]     ; oHEX7_D[2]  ; 20.128 ; 20.128 ; 20.128 ; 20.128 ;
; iSW[3]     ; oHEX7_D[3]  ; 20.100 ; 20.100 ; 20.100 ; 20.100 ;
; iSW[3]     ; oHEX7_D[4]  ; 19.825 ; 19.825 ; 19.825 ; 19.825 ;
; iSW[3]     ; oHEX7_D[5]  ; 20.443 ; 20.443 ; 20.443 ; 20.443 ;
; iSW[3]     ; oHEX7_D[6]  ; 20.112 ; 20.112 ; 20.112 ; 20.112 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[0]     ; oHEX0_D[0]  ; 17.165 ; 17.165 ; 17.165 ; 17.165 ;
; iSW[0]     ; oHEX0_D[1]  ; 18.686 ; 18.686 ; 18.686 ; 18.686 ;
; iSW[0]     ; oHEX0_D[2]  ; 17.222 ; 17.222 ; 17.222 ; 17.222 ;
; iSW[0]     ; oHEX0_D[3]  ; 17.654 ; 17.654 ; 17.654 ; 17.654 ;
; iSW[0]     ; oHEX0_D[4]  ; 17.556 ; 17.556 ; 17.556 ; 17.556 ;
; iSW[0]     ; oHEX0_D[5]  ; 16.711 ; 16.711 ; 16.711 ; 16.711 ;
; iSW[0]     ; oHEX0_D[6]  ; 15.714 ; 15.714 ; 15.714 ; 15.714 ;
; iSW[0]     ; oHEX1_D[0]  ; 15.703 ; 15.703 ; 15.703 ; 15.703 ;
; iSW[0]     ; oHEX1_D[1]  ; 14.976 ; 14.976 ; 14.976 ; 14.976 ;
; iSW[0]     ; oHEX1_D[2]  ; 14.733 ; 14.733 ; 14.733 ; 14.733 ;
; iSW[0]     ; oHEX1_D[3]  ; 14.764 ; 14.764 ; 14.764 ; 14.764 ;
; iSW[0]     ; oHEX1_D[4]  ; 14.499 ; 14.499 ; 14.499 ; 14.499 ;
; iSW[0]     ; oHEX1_D[5]  ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; iSW[0]     ; oHEX1_D[6]  ; 14.489 ; 14.489 ; 14.489 ; 14.489 ;
; iSW[0]     ; oHEX2_D[0]  ; 18.204 ; 18.204 ; 18.204 ; 18.204 ;
; iSW[0]     ; oHEX2_D[1]  ; 17.952 ; 17.952 ; 17.952 ; 17.952 ;
; iSW[0]     ; oHEX2_D[2]  ; 17.480 ; 17.480 ; 17.480 ; 17.480 ;
; iSW[0]     ; oHEX2_D[3]  ; 18.063 ; 18.063 ; 18.063 ; 18.063 ;
; iSW[0]     ; oHEX2_D[4]  ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; iSW[0]     ; oHEX2_D[5]  ; 14.707 ; 14.707 ; 14.707 ; 14.707 ;
; iSW[0]     ; oHEX2_D[6]  ; 14.943 ; 14.943 ; 14.943 ; 14.943 ;
; iSW[0]     ; oHEX3_D[0]  ; 14.572 ; 14.572 ; 14.572 ; 14.572 ;
; iSW[0]     ; oHEX3_D[1]  ; 14.835 ; 14.835 ; 14.835 ; 14.835 ;
; iSW[0]     ; oHEX3_D[2]  ; 15.164 ; 15.164 ; 15.164 ; 15.164 ;
; iSW[0]     ; oHEX3_D[3]  ; 14.876 ; 14.876 ; 14.876 ; 14.876 ;
; iSW[0]     ; oHEX3_D[4]  ; 15.501 ; 16.344 ; 16.344 ; 15.501 ;
; iSW[0]     ; oHEX3_D[5]  ; 15.157 ; 15.157 ; 15.157 ; 15.157 ;
; iSW[0]     ; oHEX3_D[6]  ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; iSW[0]     ; oHEX4_D[0]  ; 15.481 ; 15.481 ; 15.481 ; 15.481 ;
; iSW[0]     ; oHEX4_D[1]  ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; iSW[0]     ; oHEX4_D[2]  ; 15.737 ; 16.295 ; 16.295 ; 15.737 ;
; iSW[0]     ; oHEX4_D[3]  ; 15.767 ; 15.767 ; 15.767 ; 15.767 ;
; iSW[0]     ; oHEX4_D[4]  ; 16.349 ; 15.791 ; 15.791 ; 16.349 ;
; iSW[0]     ; oHEX4_D[5]  ; 16.358 ; 15.800 ; 15.800 ; 16.358 ;
; iSW[0]     ; oHEX4_D[6]  ; 15.788 ; 15.788 ; 15.788 ; 15.788 ;
; iSW[0]     ; oHEX5_D[0]  ; 16.982 ; 16.982 ; 16.982 ; 16.982 ;
; iSW[0]     ; oHEX5_D[1]  ; 15.103 ; 15.103 ; 15.103 ; 15.103 ;
; iSW[0]     ; oHEX5_D[2]  ; 15.957 ; 15.957 ; 15.957 ; 15.957 ;
; iSW[0]     ; oHEX5_D[3]  ; 17.436 ; 17.436 ; 17.436 ; 17.436 ;
; iSW[0]     ; oHEX5_D[4]  ; 15.871 ; 15.871 ; 15.871 ; 15.871 ;
; iSW[0]     ; oHEX5_D[5]  ; 18.043 ; 18.043 ; 18.043 ; 18.043 ;
; iSW[0]     ; oHEX5_D[6]  ; 16.749 ; 16.749 ; 16.749 ; 16.749 ;
; iSW[0]     ; oHEX6_D[0]  ; 16.555 ; 16.555 ; 16.555 ; 16.555 ;
; iSW[0]     ; oHEX6_D[1]  ; 16.238 ; 16.238 ; 16.238 ; 16.238 ;
; iSW[0]     ; oHEX6_D[2]  ; 16.526 ; 16.679 ; 16.679 ; 16.526 ;
; iSW[0]     ; oHEX6_D[3]  ; 16.810 ; 16.810 ; 16.810 ; 16.810 ;
; iSW[0]     ; oHEX6_D[4]  ; 16.735 ; 16.582 ; 16.582 ; 16.735 ;
; iSW[0]     ; oHEX6_D[5]  ; 16.735 ; 16.582 ; 16.582 ; 16.735 ;
; iSW[0]     ; oHEX6_D[6]  ; 16.592 ; 16.592 ; 16.592 ; 16.592 ;
; iSW[0]     ; oHEX7_D[0]  ; 14.780 ; 14.780 ; 14.780 ; 14.780 ;
; iSW[0]     ; oHEX7_D[1]  ; 15.099 ; 15.099 ; 15.099 ; 15.099 ;
; iSW[0]     ; oHEX7_D[2]  ; 15.075 ; 16.243 ; 16.243 ; 15.075 ;
; iSW[0]     ; oHEX7_D[3]  ; 15.082 ; 15.082 ; 15.082 ; 15.082 ;
; iSW[0]     ; oHEX7_D[4]  ; 15.946 ; 14.800 ; 14.800 ; 15.946 ;
; iSW[0]     ; oHEX7_D[5]  ; 16.562 ; 15.418 ; 15.418 ; 16.562 ;
; iSW[0]     ; oHEX7_D[6]  ; 15.091 ; 15.091 ; 15.091 ; 15.091 ;
; iSW[1]     ; oHEX0_D[0]  ; 16.470 ; 16.470 ; 16.470 ; 16.470 ;
; iSW[1]     ; oHEX0_D[1]  ; 17.991 ; 17.991 ; 17.991 ; 17.991 ;
; iSW[1]     ; oHEX0_D[2]  ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; iSW[1]     ; oHEX0_D[3]  ; 16.955 ; 16.955 ; 16.955 ; 16.955 ;
; iSW[1]     ; oHEX0_D[4]  ; 16.861 ; 16.861 ; 16.861 ; 16.861 ;
; iSW[1]     ; oHEX0_D[5]  ; 16.017 ; 16.017 ; 16.017 ; 16.017 ;
; iSW[1]     ; oHEX0_D[6]  ; 15.019 ; 15.019 ; 15.019 ; 15.019 ;
; iSW[1]     ; oHEX1_D[0]  ; 15.552 ; 15.552 ; 15.552 ; 15.552 ;
; iSW[1]     ; oHEX1_D[1]  ; 14.825 ; 14.825 ; 14.825 ; 14.825 ;
; iSW[1]     ; oHEX1_D[2]  ; 14.582 ; 14.582 ; 14.582 ; 14.582 ;
; iSW[1]     ; oHEX1_D[3]  ; 14.613 ; 14.613 ; 14.613 ; 14.613 ;
; iSW[1]     ; oHEX1_D[4]  ; 14.348 ; 14.348 ; 14.348 ; 14.348 ;
; iSW[1]     ; oHEX1_D[5]  ; 14.583 ; 14.583 ; 14.583 ; 14.583 ;
; iSW[1]     ; oHEX1_D[6]  ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; iSW[1]     ; oHEX2_D[0]  ; 18.352 ; 18.352 ; 18.352 ; 18.352 ;
; iSW[1]     ; oHEX2_D[1]  ; 18.100 ; 18.100 ; 18.100 ; 18.100 ;
; iSW[1]     ; oHEX2_D[2]  ; 17.628 ; 17.628 ; 17.628 ; 17.628 ;
; iSW[1]     ; oHEX2_D[3]  ; 18.211 ; 18.211 ; 18.211 ; 18.211 ;
; iSW[1]     ; oHEX2_D[4]  ; 14.852 ; 14.852 ; 14.852 ; 14.852 ;
; iSW[1]     ; oHEX2_D[5]  ; 14.855 ; 14.855 ; 14.855 ; 14.855 ;
; iSW[1]     ; oHEX2_D[6]  ; 15.091 ; 15.091 ; 15.091 ; 15.091 ;
; iSW[1]     ; oHEX3_D[0]  ; 16.394 ; 16.394 ; 16.394 ; 16.394 ;
; iSW[1]     ; oHEX3_D[1]  ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; iSW[1]     ; oHEX3_D[2]  ; 17.027 ; 17.027 ; 17.027 ; 17.027 ;
; iSW[1]     ; oHEX3_D[3]  ; 16.720 ; 16.720 ; 16.720 ; 16.720 ;
; iSW[1]     ; oHEX3_D[4]  ; 17.339 ; 17.339 ; 17.339 ; 17.339 ;
; iSW[1]     ; oHEX3_D[5]  ; 17.007 ; 17.007 ; 17.007 ; 17.007 ;
; iSW[1]     ; oHEX3_D[6]  ; 17.022 ; 17.022 ; 17.022 ; 17.022 ;
; iSW[1]     ; oHEX4_D[0]  ; 16.352 ; 16.352 ; 16.352 ; 16.352 ;
; iSW[1]     ; oHEX4_D[1]  ; 16.354 ; 16.354 ; 16.354 ; 16.354 ;
; iSW[1]     ; oHEX4_D[2]  ; 16.608 ; 16.608 ; 16.608 ; 16.608 ;
; iSW[1]     ; oHEX4_D[3]  ; 16.638 ; 16.638 ; 16.638 ; 16.638 ;
; iSW[1]     ; oHEX4_D[4]  ; 16.662 ; 16.662 ; 16.662 ; 16.662 ;
; iSW[1]     ; oHEX4_D[5]  ; 16.671 ; 16.671 ; 16.671 ; 16.671 ;
; iSW[1]     ; oHEX4_D[6]  ; 16.659 ; 16.659 ; 16.659 ; 16.659 ;
; iSW[1]     ; oHEX5_D[0]  ; 18.146 ; 18.146 ; 18.146 ; 18.146 ;
; iSW[1]     ; oHEX5_D[1]  ; 16.267 ; 16.267 ; 16.267 ; 16.267 ;
; iSW[1]     ; oHEX5_D[2]  ; 17.123 ; 17.123 ; 17.123 ; 17.123 ;
; iSW[1]     ; oHEX5_D[3]  ; 18.606 ; 18.606 ; 18.606 ; 18.606 ;
; iSW[1]     ; oHEX5_D[4]  ; 17.037 ; 17.037 ; 17.037 ; 17.037 ;
; iSW[1]     ; oHEX5_D[5]  ; 19.209 ; 19.209 ; 19.209 ; 19.209 ;
; iSW[1]     ; oHEX5_D[6]  ; 17.913 ; 17.913 ; 17.913 ; 17.913 ;
; iSW[1]     ; oHEX6_D[0]  ; 17.728 ; 17.728 ; 17.728 ; 17.728 ;
; iSW[1]     ; oHEX6_D[1]  ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; iSW[1]     ; oHEX6_D[2]  ; 17.699 ; 17.699 ; 17.699 ; 17.699 ;
; iSW[1]     ; oHEX6_D[3]  ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; iSW[1]     ; oHEX6_D[4]  ; 17.755 ; 17.755 ; 17.755 ; 17.755 ;
; iSW[1]     ; oHEX6_D[5]  ; 17.755 ; 17.755 ; 17.755 ; 17.755 ;
; iSW[1]     ; oHEX6_D[6]  ; 17.765 ; 17.765 ; 17.765 ; 17.765 ;
; iSW[1]     ; oHEX7_D[0]  ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; iSW[1]     ; oHEX7_D[1]  ; 15.715 ; 15.715 ; 15.715 ; 15.715 ;
; iSW[1]     ; oHEX7_D[2]  ; 15.691 ; 15.691 ; 15.691 ; 15.691 ;
; iSW[1]     ; oHEX7_D[3]  ; 15.698 ; 15.698 ; 15.698 ; 15.698 ;
; iSW[1]     ; oHEX7_D[4]  ; 15.416 ; 15.416 ; 15.416 ; 15.416 ;
; iSW[1]     ; oHEX7_D[5]  ; 16.034 ; 16.034 ; 16.034 ; 16.034 ;
; iSW[1]     ; oHEX7_D[6]  ; 15.707 ; 15.707 ; 15.707 ; 15.707 ;
; iSW[2]     ; oHEX0_D[0]  ; 16.702 ; 16.702 ; 16.702 ; 16.702 ;
; iSW[2]     ; oHEX0_D[1]  ; 18.223 ; 18.223 ; 18.223 ; 18.223 ;
; iSW[2]     ; oHEX0_D[2]  ; 16.758 ; 16.758 ; 16.758 ; 16.758 ;
; iSW[2]     ; oHEX0_D[3]  ; 17.187 ; 17.187 ; 17.187 ; 17.187 ;
; iSW[2]     ; oHEX0_D[4]  ; 17.093 ; 17.093 ; 17.093 ; 17.093 ;
; iSW[2]     ; oHEX0_D[5]  ; 16.249 ; 16.249 ; 16.249 ; 16.249 ;
; iSW[2]     ; oHEX0_D[6]  ; 15.251 ; 15.251 ; 15.251 ; 15.251 ;
; iSW[2]     ; oHEX1_D[0]  ; 18.028 ; 18.028 ; 18.028 ; 18.028 ;
; iSW[2]     ; oHEX1_D[1]  ; 17.317 ; 17.317 ; 17.317 ; 17.317 ;
; iSW[2]     ; oHEX1_D[2]  ; 17.074 ; 17.074 ; 17.074 ; 17.074 ;
; iSW[2]     ; oHEX1_D[3]  ; 17.105 ; 17.105 ; 17.105 ; 17.105 ;
; iSW[2]     ; oHEX1_D[4]  ; 16.829 ; 16.829 ; 16.829 ; 16.829 ;
; iSW[2]     ; oHEX1_D[5]  ; 17.075 ; 17.075 ; 17.075 ; 17.075 ;
; iSW[2]     ; oHEX1_D[6]  ; 16.830 ; 16.830 ; 16.830 ; 16.830 ;
; iSW[2]     ; oHEX2_D[0]  ; 18.932 ; 18.932 ; 18.932 ; 18.932 ;
; iSW[2]     ; oHEX2_D[1]  ; 18.681 ; 18.681 ; 18.681 ; 18.681 ;
; iSW[2]     ; oHEX2_D[2]  ; 18.201 ; 18.201 ; 18.201 ; 18.201 ;
; iSW[2]     ; oHEX2_D[3]  ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; iSW[2]     ; oHEX2_D[4]  ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; iSW[2]     ; oHEX2_D[5]  ; 15.437 ; 15.437 ; 15.437 ; 15.437 ;
; iSW[2]     ; oHEX2_D[6]  ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; iSW[2]     ; oHEX3_D[0]  ; 15.916 ; 15.916 ; 15.916 ; 15.916 ;
; iSW[2]     ; oHEX3_D[1]  ; 16.179 ; 16.179 ; 16.179 ; 16.179 ;
; iSW[2]     ; oHEX3_D[2]  ; 16.508 ; 16.508 ; 16.508 ; 16.508 ;
; iSW[2]     ; oHEX3_D[3]  ; 16.220 ; 16.220 ; 16.220 ; 16.220 ;
; iSW[2]     ; oHEX3_D[4]  ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; iSW[2]     ; oHEX3_D[5]  ; 16.501 ; 16.501 ; 16.501 ; 16.501 ;
; iSW[2]     ; oHEX3_D[6]  ; 16.523 ; 16.523 ; 16.523 ; 16.523 ;
; iSW[2]     ; oHEX4_D[0]  ; 16.540 ; 16.540 ; 16.540 ; 16.540 ;
; iSW[2]     ; oHEX4_D[1]  ; 16.542 ; 16.542 ; 16.542 ; 16.542 ;
; iSW[2]     ; oHEX4_D[2]  ; 16.796 ; 16.796 ; 16.796 ; 16.796 ;
; iSW[2]     ; oHEX4_D[3]  ; 16.826 ; 16.826 ; 16.826 ; 16.826 ;
; iSW[2]     ; oHEX4_D[4]  ; 16.850 ; 16.850 ; 16.850 ; 16.850 ;
; iSW[2]     ; oHEX4_D[5]  ; 16.859 ; 16.859 ; 16.859 ; 16.859 ;
; iSW[2]     ; oHEX4_D[6]  ; 16.847 ; 16.847 ; 16.847 ; 16.847 ;
; iSW[2]     ; oHEX5_D[0]  ; 17.839 ; 17.839 ; 17.839 ; 17.839 ;
; iSW[2]     ; oHEX5_D[1]  ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; iSW[2]     ; oHEX5_D[2]  ; 16.816 ; 16.816 ; 16.816 ; 16.816 ;
; iSW[2]     ; oHEX5_D[3]  ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; iSW[2]     ; oHEX5_D[4]  ; 16.730 ; 16.730 ; 16.730 ; 16.730 ;
; iSW[2]     ; oHEX5_D[5]  ; 18.902 ; 18.902 ; 18.902 ; 18.902 ;
; iSW[2]     ; oHEX5_D[6]  ; 17.606 ; 17.606 ; 17.606 ; 17.606 ;
; iSW[2]     ; oHEX6_D[0]  ; 17.209 ; 17.209 ; 17.209 ; 17.209 ;
; iSW[2]     ; oHEX6_D[1]  ; 16.892 ; 16.892 ; 16.892 ; 16.892 ;
; iSW[2]     ; oHEX6_D[2]  ; 17.180 ; 17.180 ; 17.180 ; 17.180 ;
; iSW[2]     ; oHEX6_D[3]  ; 17.464 ; 17.464 ; 17.464 ; 17.464 ;
; iSW[2]     ; oHEX6_D[4]  ; 17.236 ; 17.236 ; 17.236 ; 17.236 ;
; iSW[2]     ; oHEX6_D[5]  ; 17.236 ; 17.236 ; 17.236 ; 17.236 ;
; iSW[2]     ; oHEX6_D[6]  ; 17.246 ; 17.246 ; 17.246 ; 17.246 ;
; iSW[2]     ; oHEX7_D[0]  ; 16.417 ; 16.417 ; 16.417 ; 16.417 ;
; iSW[2]     ; oHEX7_D[1]  ; 16.740 ; 16.740 ; 16.740 ; 16.740 ;
; iSW[2]     ; oHEX7_D[2]  ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; iSW[2]     ; oHEX7_D[3]  ; 16.722 ; 16.722 ; 16.722 ; 16.722 ;
; iSW[2]     ; oHEX7_D[4]  ; 16.447 ; 16.447 ; 16.447 ; 16.447 ;
; iSW[2]     ; oHEX7_D[5]  ; 17.063 ; 17.063 ; 17.063 ; 17.063 ;
; iSW[2]     ; oHEX7_D[6]  ; 16.733 ; 16.733 ; 16.733 ; 16.733 ;
; iSW[3]     ; oHEX0_D[0]  ; 14.644 ; 14.644 ; 14.644 ; 14.644 ;
; iSW[3]     ; oHEX0_D[1]  ; 16.165 ; 16.165 ; 16.165 ; 16.165 ;
; iSW[3]     ; oHEX0_D[2]  ; 14.700 ; 14.700 ; 14.700 ; 14.700 ;
; iSW[3]     ; oHEX0_D[3]  ; 15.129 ; 15.129 ; 15.129 ; 15.129 ;
; iSW[3]     ; oHEX0_D[4]  ; 15.035 ; 15.035 ; 15.035 ; 15.035 ;
; iSW[3]     ; oHEX0_D[5]  ; 14.191 ; 14.191 ; 14.191 ; 14.191 ;
; iSW[3]     ; oHEX0_D[6]  ; 13.193 ; 13.193 ; 13.193 ; 13.193 ;
; iSW[3]     ; oHEX1_D[0]  ; 14.583 ; 14.583 ; 14.583 ; 14.583 ;
; iSW[3]     ; oHEX1_D[1]  ; 13.854 ; 13.854 ; 13.854 ; 13.854 ;
; iSW[3]     ; oHEX1_D[2]  ; 13.606 ; 13.606 ; 13.606 ; 13.606 ;
; iSW[3]     ; oHEX1_D[3]  ; 13.636 ; 13.636 ; 13.636 ; 13.636 ;
; iSW[3]     ; oHEX1_D[4]  ; 13.364 ; 13.364 ; 13.364 ; 13.364 ;
; iSW[3]     ; oHEX1_D[5]  ; 13.594 ; 13.594 ; 13.594 ; 13.594 ;
; iSW[3]     ; oHEX1_D[6]  ; 13.364 ; 13.364 ; 13.364 ; 13.364 ;
; iSW[3]     ; oHEX2_D[0]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; iSW[3]     ; oHEX2_D[1]  ; 16.449 ; 16.449 ; 16.449 ; 16.449 ;
; iSW[3]     ; oHEX2_D[2]  ; 15.977 ; 15.977 ; 15.977 ; 15.977 ;
; iSW[3]     ; oHEX2_D[3]  ; 16.560 ; 16.560 ; 16.560 ; 16.560 ;
; iSW[3]     ; oHEX2_D[4]  ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; iSW[3]     ; oHEX2_D[5]  ; 13.204 ; 13.204 ; 13.204 ; 13.204 ;
; iSW[3]     ; oHEX2_D[6]  ; 13.440 ; 13.440 ; 13.440 ; 13.440 ;
; iSW[3]     ; oHEX3_D[0]  ; 15.225 ; 15.225 ; 15.225 ; 15.225 ;
; iSW[3]     ; oHEX3_D[1]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; iSW[3]     ; oHEX3_D[2]  ; 15.817 ; 15.817 ; 15.817 ; 15.817 ;
; iSW[3]     ; oHEX3_D[3]  ; 15.529 ; 15.529 ; 15.529 ; 15.529 ;
; iSW[3]     ; oHEX3_D[4]  ; 16.154 ; 16.154 ; 16.154 ; 16.154 ;
; iSW[3]     ; oHEX3_D[5]  ; 15.810 ; 15.810 ; 15.810 ; 15.810 ;
; iSW[3]     ; oHEX3_D[6]  ; 15.832 ; 15.832 ; 15.832 ; 15.832 ;
; iSW[3]     ; oHEX4_D[0]  ; 15.457 ; 15.457 ; 15.457 ; 15.457 ;
; iSW[3]     ; oHEX4_D[1]  ; 15.459 ; 15.459 ; 15.459 ; 15.459 ;
; iSW[3]     ; oHEX4_D[2]  ; 15.713 ; 15.713 ; 15.713 ; 15.713 ;
; iSW[3]     ; oHEX4_D[3]  ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; iSW[3]     ; oHEX4_D[4]  ; 15.767 ; 15.767 ; 15.767 ; 15.767 ;
; iSW[3]     ; oHEX4_D[5]  ; 15.776 ; 15.776 ; 15.776 ; 15.776 ;
; iSW[3]     ; oHEX4_D[6]  ; 15.764 ; 15.764 ; 15.764 ; 15.764 ;
; iSW[3]     ; oHEX5_D[0]  ; 17.148 ; 17.148 ; 17.148 ; 17.148 ;
; iSW[3]     ; oHEX5_D[1]  ; 15.269 ; 15.269 ; 15.269 ; 15.269 ;
; iSW[3]     ; oHEX5_D[2]  ; 16.125 ; 16.125 ; 16.125 ; 16.125 ;
; iSW[3]     ; oHEX5_D[3]  ; 17.608 ; 17.608 ; 17.608 ; 17.608 ;
; iSW[3]     ; oHEX5_D[4]  ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; iSW[3]     ; oHEX5_D[5]  ; 18.211 ; 18.211 ; 18.211 ; 18.211 ;
; iSW[3]     ; oHEX5_D[6]  ; 16.915 ; 16.915 ; 16.915 ; 16.915 ;
; iSW[3]     ; oHEX6_D[0]  ; 16.518 ; 16.518 ; 16.518 ; 16.518 ;
; iSW[3]     ; oHEX6_D[1]  ; 16.201 ; 16.201 ; 16.201 ; 16.201 ;
; iSW[3]     ; oHEX6_D[2]  ; 16.489 ; 16.489 ; 16.489 ; 16.489 ;
; iSW[3]     ; oHEX6_D[3]  ; 16.773 ; 16.773 ; 16.773 ; 16.773 ;
; iSW[3]     ; oHEX6_D[4]  ; 16.545 ; 16.545 ; 16.545 ; 16.545 ;
; iSW[3]     ; oHEX6_D[5]  ; 16.545 ; 16.545 ; 16.545 ; 16.545 ;
; iSW[3]     ; oHEX6_D[6]  ; 16.555 ; 16.555 ; 16.555 ; 16.555 ;
; iSW[3]     ; oHEX7_D[0]  ; 15.726 ; 15.726 ; 15.726 ; 15.726 ;
; iSW[3]     ; oHEX7_D[1]  ; 16.049 ; 16.049 ; 16.049 ; 16.049 ;
; iSW[3]     ; oHEX7_D[2]  ; 16.053 ; 16.053 ; 16.053 ; 16.053 ;
; iSW[3]     ; oHEX7_D[3]  ; 16.031 ; 16.031 ; 16.031 ; 16.031 ;
; iSW[3]     ; oHEX7_D[4]  ; 15.756 ; 15.756 ; 15.756 ; 15.756 ;
; iSW[3]     ; oHEX7_D[5]  ; 16.372 ; 16.372 ; 16.372 ; 16.372 ;
; iSW[3]     ; oHEX7_D[6]  ; 16.042 ; 16.042 ; 16.042 ; 16.042 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; iKEY[0]                                                        ; -6.393 ; -2977.303     ;
; iCLK_28                                                        ; -1.460 ; -55.483       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -1.315 ; -2.916        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 0.036  ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                 ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -1.829 ; -12.617       ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; -1.632 ; -4.781        ;
; iKEY[0]                                                        ; -1.570 ; -38.415       ;
; iCLK_28                                                        ; 0.214  ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                  ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; iCLK_28                                                        ; -2.000 ; -329.380      ;
; iKEY[0]                                                        ; -1.222 ; -1189.222     ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500  ; 0.000         ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 0.500  ; 0.000         ;
+----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iKEY[0]'                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+---------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                       ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+---------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; -6.393 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.785     ; 6.640      ;
; -6.371 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.766     ; 6.637      ;
; -6.371 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.766     ; 6.637      ;
; -6.371 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.766     ; 6.637      ;
; -6.363 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.749     ; 6.646      ;
; -6.363 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.749     ; 6.646      ;
; -6.313 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 6.507      ;
; -6.313 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 6.507      ;
; -6.260 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.785     ; 6.507      ;
; -6.238 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.766     ; 6.504      ;
; -6.238 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.766     ; 6.504      ;
; -6.238 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.766     ; 6.504      ;
; -6.230 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.749     ; 6.513      ;
; -6.230 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.749     ; 6.513      ;
; -6.180 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 6.374      ;
; -6.180 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.838     ; 6.374      ;
; -6.032 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.457     ; 6.607      ;
; -6.032 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.457     ; 6.607      ;
; -5.998 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.413     ; 6.617      ;
; -5.998 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.413     ; 6.617      ;
; -5.988 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.504     ; 6.516      ;
; -5.988 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.504     ; 6.516      ;
; -5.971 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.352     ; 6.651      ;
; -5.956 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.360     ; 6.628      ;
; -5.919 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.448     ; 6.503      ;
; -5.919 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.448     ; 6.503      ;
; -5.913 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.030      ; 6.975      ;
; -5.908 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.024     ; 6.916      ;
; -5.899 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.457     ; 6.474      ;
; -5.899 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.457     ; 6.474      ;
; -5.896 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.375     ; 6.553      ;
; -5.896 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.375     ; 6.553      ;
; -5.891 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.049      ; 6.972      ;
; -5.891 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.049      ; 6.972      ;
; -5.891 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.049      ; 6.972      ;
; -5.886 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.005     ; 6.913      ;
; -5.886 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.005     ; 6.913      ;
; -5.886 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.005     ; 6.913      ;
; -5.883 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.066      ; 6.981      ;
; -5.883 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.066      ; 6.981      ;
; -5.878 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.012      ; 6.922      ;
; -5.878 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.012      ; 6.922      ;
; -5.876 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.170     ; 6.738      ;
; -5.871 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.344     ; 6.559      ;
; -5.865 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.413     ; 6.484      ;
; -5.865 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.413     ; 6.484      ;
; -5.863 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.007     ; 6.888      ;
; -5.855 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.504     ; 6.383      ;
; -5.855 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.504     ; 6.383      ;
; -5.854 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.151     ; 6.735      ;
; -5.854 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.151     ; 6.735      ;
; -5.854 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.151     ; 6.735      ;
; -5.846 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.134     ; 6.744      ;
; -5.846 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.134     ; 6.744      ;
; -5.841 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.012      ; 6.885      ;
; -5.841 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.012      ; 6.885      ;
; -5.841 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.012      ; 6.885      ;
; -5.840 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.483     ; 6.389      ;
; -5.840 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.483     ; 6.389      ;
; -5.840 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.483     ; 6.389      ;
; -5.840 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.483     ; 6.389      ;
; -5.838 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.352     ; 6.518      ;
; -5.833 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.023     ; 6.842      ;
; -5.833 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[6]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.023     ; 6.842      ;
; -5.833 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.029      ; 6.894      ;
; -5.833 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.029      ; 6.894      ;
; -5.830 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[29] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.246     ; 6.616      ;
; -5.830 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[28] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.246     ; 6.616      ;
; -5.830 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[31] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.246     ; 6.616      ;
; -5.830 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.170     ; 6.692      ;
; -5.828 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.180     ; 6.680      ;
; -5.828 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.077     ; 6.783      ;
; -5.828 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[7]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.077     ; 6.783      ;
; -5.823 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.360     ; 6.495      ;
; -5.808 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.151     ; 6.689      ;
; -5.808 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.151     ; 6.689      ;
; -5.808 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.151     ; 6.689      ;
; -5.807 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.296     ; 6.543      ;
; -5.807 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.296     ; 6.543      ;
; -5.806 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.161     ; 6.677      ;
; -5.806 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.161     ; 6.677      ;
; -5.806 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.161     ; 6.677      ;
; -5.800 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.017     ; 6.815      ;
; -5.800 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.134     ; 6.698      ;
; -5.800 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.134     ; 6.698      ;
; -5.798 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.144     ; 6.686      ;
; -5.798 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.144     ; 6.686      ;
; -5.796 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.223     ; 6.605      ;
; -5.796 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.223     ; 6.605      ;
; -5.792 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.132      ; 6.956      ;
; -5.787 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.040     ; 6.779      ;
; -5.786 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.448     ; 6.370      ;
; -5.786 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.448     ; 6.370      ;
; -5.786 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.180     ; 6.638      ;
; -5.783 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30] ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.060     ; 6.755      ;
; -5.783 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[8]    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; -0.060     ; 6.755      ;
; -5.778 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.002      ; 6.812      ;
; -5.778 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.002      ; 6.812      ;
; -5.778 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]  ; iKEY[0]                                                        ; iKEY[0]     ; 1.000        ; 0.002      ; 6.812      ;
; -5.770 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 1.000        ; -0.123     ; 6.679      ;
+--------+-----------------------------------------------------------------+---------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_28'                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                             ; To Node                                                                                                                                                               ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a30~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg13 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a31~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a3~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a4~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a6~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a7~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a8~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a9~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a10~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a11~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a12~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a13~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a14~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a16~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a17~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a18~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a19~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 1.000        ; -0.017     ; 2.442      ;
; -0.710 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 1.072      ;
; -0.688 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 1.047      ;
; -0.612 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 0.971      ;
; -0.604 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 0.963      ;
; -0.604 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 0.963      ;
; -0.604 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 0.966      ;
; -0.602 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 0.961      ;
; -0.600 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 0.962      ;
; -0.550 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 0.912      ;
; -0.498 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 0.857      ;
; -0.472 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 0.831      ;
; -0.469 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 0.831      ;
; -0.469 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 0.831      ;
; -0.386 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.640     ; 0.745      ;
; -0.374 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 0.736      ;
; -0.369 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.637     ; 0.731      ;
; -0.139 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.628     ; 0.510      ;
; -0.013 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 1.000        ; -0.631     ; 0.381      ;
; 0.075  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.089      ; 1.013      ;
; 0.174  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.089      ; 0.914      ;
; 0.178  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.103      ; 0.924      ;
; 0.181  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.086      ; 0.904      ;
; 0.190  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.059     ; 0.750      ;
; 0.190  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.103      ; 0.912      ;
; 0.193  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[25]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.059     ; 0.747      ;
; 0.195  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.089      ; 0.893      ;
; 0.207  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.059     ; 0.733      ;
; 0.211  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.049     ; 0.739      ;
; 0.213  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.049     ; 0.737      ;
; 0.220  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[30]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; -0.049     ; 0.730      ;
; 0.243  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.175      ; 0.931      ;
; 0.257  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.103      ; 0.845      ;
; 0.260  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.178      ; 0.917      ;
; 0.268  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.123      ; 0.854      ;
; 0.280  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.126      ; 0.845      ;
; 0.301  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.086      ; 0.784      ;
; 0.305  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.089      ; 0.783      ;
; 0.306  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.086      ; 0.779      ;
; 0.307  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.191      ; 0.883      ;
; 0.311  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.103      ; 0.791      ;
; 0.311  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.122      ; 0.810      ;
; 0.313  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.103      ; 0.789      ;
; 0.316  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.106      ; 0.789      ;
; 0.317  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.103      ; 0.785      ;
; 0.323  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.125      ; 0.801      ;
; 0.324  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.194      ; 0.869      ;
; 0.325  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.106      ; 0.780      ;
; 0.340  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[20]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.072      ; 0.731      ;
; 0.340  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[19]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.075      ; 0.734      ;
; 0.349  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[21]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.072      ; 0.722      ;
; 0.356  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[17]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.084      ; 0.727      ;
; 0.369  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.081      ; 0.711      ;
; 0.372  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[7]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.100      ; 0.727      ;
; 0.390  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.106      ; 0.715      ;
; 0.437  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.086      ; 0.648      ;
; 0.446  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.106      ; 0.659      ;
; 0.450  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[0]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.156      ; 0.705      ;
; 0.450  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.106      ; 0.655      ;
; 0.451  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.106      ; 0.654      ;
; 0.456  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[15]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.290      ; 0.833      ;
; 0.468  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[1]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.156      ; 0.687      ;
; 0.494  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[23]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.085      ; 0.590      ;
; 0.500  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[9]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.122      ; 0.621      ;
; 0.507  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[22]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.100      ; 0.592      ;
; 0.518  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[11]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.122      ; 0.603      ;
; 0.531  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[3]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.124      ; 0.592      ;
; 0.531  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.124      ; 0.592      ;
; 0.535  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[10]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 1.000        ; 0.122      ; 0.586      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.315 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; -1.254     ; 0.664      ;
; -1.183 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; -1.254     ; 0.532      ;
; -0.410 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.701      ; 1.761      ;
; -0.313 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.719      ; 1.626      ;
; -0.275 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.719      ; 1.588      ;
; -0.271 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.720      ; 1.636      ;
; -0.263 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.633      ;
; -0.258 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.701      ; 1.609      ;
; -0.220 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.590      ;
; -0.127 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.746      ; 1.494      ;
; -0.116 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.720      ; 1.481      ;
; -0.108 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.483      ;
; -0.094 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.464      ;
; -0.090 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.465      ;
; -0.050 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.708      ; 1.479      ;
; -0.034 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.746      ; 1.381      ;
; -0.030 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.708      ; 1.459      ;
; -0.025 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.388      ;
; -0.014 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.746      ; 1.361      ;
; 0.004  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.371      ;
; 0.022  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.746      ; 1.345      ;
; 0.031  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.720      ; 1.334      ;
; 0.068  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.708      ; 1.361      ;
; 0.135  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 0.512      ; 0.621      ;
; 0.139  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.224      ;
; 0.140  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.752      ; 1.241      ;
; 0.160  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.752      ; 1.221      ;
; 0.193  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.724      ; 1.248      ;
; 0.200  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.724      ; 1.241      ;
; 0.249  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.714      ; 1.121      ;
; 0.288  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.724      ; 1.153      ;
; 0.295  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.723      ; 1.068      ;
; 0.359  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.714      ; 1.011      ;
; 0.443  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.693      ; 0.905      ;
; 0.449  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.697      ; 0.903      ;
; 0.451  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.706      ; 0.963      ;
; 0.459  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.705      ; 0.952      ;
; 0.473  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.706      ; 0.941      ;
; 0.480  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.705      ; 0.931      ;
; 0.513  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.706      ; 0.901      ;
; 0.520  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.705      ; 0.891      ;
; 0.539  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.693      ; 0.809      ;
; 0.546  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.697      ; 0.806      ;
; 0.550  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.693      ; 0.798      ;
; 0.553  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.697      ; 0.799      ;
; 0.635  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 0.512      ; 0.621      ;
; 1.014  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.485      ; 1.706      ;
; 1.026  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.489      ; 1.756      ;
; 1.034  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.467      ; 1.724      ;
; 1.319  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.512      ; 1.455      ;
; 1.321  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.490      ; 1.527      ;
; 1.358  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.480      ; 1.419      ;
; 1.391  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.486      ; 1.381      ;
; 1.514  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.485      ; 1.706      ;
; 1.526  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.489      ; 1.756      ;
; 1.534  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.467      ; 1.724      ;
; 1.649  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.489      ; 1.121      ;
; 1.819  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.512      ; 1.455      ;
; 1.821  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.490      ; 1.527      ;
; 1.858  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.480      ; 1.419      ;
; 1.891  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.486      ; 1.381      ;
; 2.027  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.472      ; 0.794      ;
; 2.035  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.500        ; 2.471      ; 0.783      ;
; 2.149  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.489      ; 1.121      ;
; 2.527  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.472      ; 0.794      ;
; 2.535  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 1.000        ; 2.471      ; 0.783      ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.036 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.853      ; 0.935      ;
; 0.147 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.853      ; 0.824      ;
; 0.165 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.851      ; 0.804      ;
; 0.208 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.853      ; 0.763      ;
; 0.473 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.761      ; 0.883      ;
; 0.476 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.785      ; 0.910      ;
; 0.478 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.787      ; 0.897      ;
; 0.524 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.763      ; 0.834      ;
; 0.526 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.785      ; 0.860      ;
; 0.533 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.785      ; 0.853      ;
; 0.594 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[5]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.763      ; 0.764      ;
; 0.603 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.787      ; 0.772      ;
; 0.723 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 0.785      ; 0.650      ;
; 1.119 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 2.038      ; 1.037      ;
; 1.484 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.972      ; 1.076      ;
; 1.596 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.970      ; 0.975      ;
; 1.720 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.500        ; 2.484      ; 0.852      ;
; 1.748 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 1.948      ; 0.795      ;
; 2.220 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 1.000        ; 2.484      ; 0.852      ;
+-------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.829 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.471      ; 0.783      ;
; -1.819 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.472      ; 0.794      ;
; -1.509 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.489      ; 1.121      ;
; -1.329 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.471      ; 0.783      ;
; -1.319 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.472      ; 0.794      ;
; -1.246 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.486      ; 1.381      ;
; -1.202 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.480      ; 1.419      ;
; -1.198 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.512      ; 1.455      ;
; -1.104 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.490      ; 1.527      ;
; -1.009 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.489      ; 1.121      ;
; -0.920 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.485      ; 1.706      ;
; -0.884 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.467      ; 1.724      ;
; -0.874 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 2.489      ; 1.756      ;
; -0.746 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.486      ; 1.381      ;
; -0.702 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.480      ; 1.419      ;
; -0.698 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.512      ; 1.455      ;
; -0.604 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.490      ; 1.527      ;
; -0.420 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.485      ; 1.706      ;
; -0.384 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.467      ; 1.724      ;
; -0.374 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 2.489      ; 1.756      ;
; -0.032 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.512      ; 0.621      ;
; 0.102  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.697      ; 0.799      ;
; 0.105  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.693      ; 0.798      ;
; 0.109  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.697      ; 0.806      ;
; 0.116  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.693      ; 0.809      ;
; 0.186  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.705      ; 0.891      ;
; 0.195  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.706      ; 0.901      ;
; 0.206  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.697      ; 0.903      ;
; 0.212  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.693      ; 0.905      ;
; 0.226  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.705      ; 0.931      ;
; 0.235  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.706      ; 0.941      ;
; 0.247  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.705      ; 0.952      ;
; 0.257  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.706      ; 0.963      ;
; 0.297  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.714      ; 1.011      ;
; 0.345  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.068      ;
; 0.407  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.714      ; 1.121      ;
; 0.429  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.724      ; 1.153      ;
; 0.468  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -0.500       ; 0.512      ; 0.621      ;
; 0.469  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.752      ; 1.221      ;
; 0.489  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.752      ; 1.241      ;
; 0.501  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.224      ;
; 0.517  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.724      ; 1.241      ;
; 0.524  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.724      ; 1.248      ;
; 0.599  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.746      ; 1.345      ;
; 0.614  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.720      ; 1.334      ;
; 0.615  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.746      ; 1.361      ;
; 0.635  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.746      ; 1.381      ;
; 0.648  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.371      ;
; 0.653  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.708      ; 1.361      ;
; 0.665  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.388      ;
; 0.741  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.464      ;
; 0.742  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.465      ;
; 0.748  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.746      ; 1.494      ;
; 0.751  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.708      ; 1.459      ;
; 0.760  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.483      ;
; 0.761  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.720      ; 1.481      ;
; 0.771  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.708      ; 1.479      ;
; 0.867  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.590      ;
; 0.869  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.719      ; 1.588      ;
; 0.907  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.719      ; 1.626      ;
; 0.908  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.701      ; 1.609      ;
; 0.910  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.723      ; 1.633      ;
; 0.916  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.720      ; 1.636      ;
; 1.060  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; 0.701      ; 1.761      ;
; 1.786  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; -1.254     ; 0.532      ;
; 1.918  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 0.000        ; -1.254     ; 0.664      ;
+--------+----------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'                                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -1.632 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 2.484      ; 0.852      ;
; -1.153 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.948      ; 0.795      ;
; -1.132 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; -0.500       ; 2.484      ; 0.852      ;
; -1.001 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 2.038      ; 1.037      ;
; -0.995 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.970      ; 0.975      ;
; -0.896 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 1.972      ; 1.076      ;
; -0.135 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.785      ; 0.650      ;
; -0.090 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.853      ; 0.763      ;
; -0.047 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.851      ; 0.804      ;
; -0.029 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.853      ; 0.824      ;
; -0.015 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.787      ; 0.772      ;
; 0.001  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[5]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.763      ; 0.764      ;
; 0.068  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.785      ; 0.853      ;
; 0.071  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.763      ; 0.834      ;
; 0.075  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[3]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.785      ; 0.860      ;
; 0.082  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[1]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.853      ; 0.935      ;
; 0.110  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.787      ; 0.897      ;
; 0.122  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[0]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.761      ; 0.883      ;
; 0.125  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[2]  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; 0.000        ; 0.785      ; 0.910      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iKEY[0]'                                                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                          ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.570 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.389      ; 0.971      ;
; -1.559 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[28]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.266      ; 0.859      ;
; -1.515 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.064      ; 0.701      ;
; -1.418 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.099      ; 0.833      ;
; -1.372 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[23]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.487      ; 1.267      ;
; -1.278 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.099      ; 0.973      ;
; -1.241 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.152      ; 1.063      ;
; -1.233 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 1.766      ; 0.826      ;
; -1.193 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.137      ; 1.096      ;
; -1.164 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.168      ; 1.156      ;
; -1.162 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.216      ; 1.206      ;
; -1.157 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.029      ; 1.024      ;
; -1.129 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.160      ; 1.183      ;
; -1.122 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.055      ; 1.085      ;
; -1.117 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.055      ; 1.090      ;
; -1.070 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.389      ; 0.971      ;
; -1.059 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[28]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.266      ; 0.859      ;
; -1.021 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.029      ; 1.160      ;
; -1.015 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[24]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.064      ; 0.701      ;
; -1.008 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.029      ; 1.173      ;
; -0.964 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.064      ; 1.252      ;
; -0.941 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.029      ; 1.240      ;
; -0.927 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.008      ; 1.233      ;
; -0.918 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.099      ; 0.833      ;
; -0.901 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 1.766      ; 1.158      ;
; -0.886 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.008      ; 1.274      ;
; -0.877 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[31]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 1.596      ; 0.871      ;
; -0.872 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[23]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.487      ; 1.267      ;
; -0.857 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[31]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.266      ; 1.561      ;
; -0.855 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.137      ; 1.434      ;
; -0.853 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.763      ; 1.062      ;
; -0.840 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.674      ; 0.986      ;
; -0.810 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.216      ; 1.558      ;
; -0.778 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[22]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.099      ; 0.973      ;
; -0.741 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[25]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.152      ; 1.063      ;
; -0.733 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; -0.500       ; 1.766      ; 0.826      ;
; -0.733 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[29]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 2.266      ; 1.685      ;
; -0.713 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.763      ; 1.202      ;
; -0.710 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.727      ; 1.169      ;
; -0.693 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.137      ; 1.096      ;
; -0.685 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.746      ; 1.213      ;
; -0.681 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.746      ; 1.217      ;
; -0.664 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.168      ; 1.156      ;
; -0.662 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.216      ; 1.206      ;
; -0.657 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.029      ; 1.024      ;
; -0.629 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.160      ; 1.183      ;
; -0.622 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[27]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.055      ; 1.085      ;
; -0.617 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.055      ; 1.090      ;
; -0.613 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.674      ; 1.213      ;
; -0.521 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.029      ; 1.160      ;
; -0.508 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.029      ; 1.173      ;
; -0.482 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[17]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[17]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.454      ; 1.124      ;
; -0.464 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[9]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.064      ; 1.252      ;
; -0.441 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.029      ; 1.240      ;
; -0.428 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[1]         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]               ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.268      ; 0.992      ;
; -0.427 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.008      ; 1.233      ;
; -0.413 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[16]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[16]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.473      ; 1.212      ;
; -0.401 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]         ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3]                   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; -0.500       ; 1.766      ; 1.158      ;
; -0.386 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[26]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.008      ; 1.274      ;
; -0.357 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[31]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.266      ; 1.561      ;
; -0.355 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.137      ; 1.434      ;
; -0.353 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 1.763      ; 1.062      ;
; -0.340 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[30]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 1.674      ; 0.986      ;
; -0.335 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 1.746      ; 1.563      ;
; -0.329 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]     ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][8] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.243      ; 1.066      ;
; -0.310 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.216      ; 1.558      ;
; -0.276 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]           ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]               ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 0.908      ; 0.784      ;
; -0.255 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[18]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[18]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.376      ; 1.273      ;
; -0.233 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[29]                    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 2.266      ; 1.685      ;
; -0.224 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]     ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][8] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.305      ; 1.233      ;
; -0.215 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[20]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[20]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 0.895      ; 0.832      ;
; -0.213 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 1.763      ; 1.202      ;
; -0.210 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 1.727      ; 1.169      ;
; -0.198 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[16]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.608      ; 0.562      ;
; -0.196 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[0]               ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.608      ; 0.564      ;
; -0.192 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[27]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[27]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.484      ; 1.444      ;
; -0.185 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 1.746      ; 1.213      ;
; -0.181 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 1.746      ; 1.217      ;
; -0.115 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[27]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.606      ; 0.643      ;
; -0.113 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                     ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; -0.500       ; 1.674      ; 1.213      ;
; -0.097 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[15]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.584      ; 0.639      ;
; -0.095 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][8] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 0.921      ; 0.978      ;
; -0.058 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[12]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[12]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.147      ; 1.241      ;
; -0.055 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]               ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.585      ; 0.682      ;
; -0.036 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[24]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[24]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.190      ; 1.306      ;
; -0.033 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[22]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.587      ; 0.706      ;
; -0.026 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[24]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.392      ; 0.518      ;
; -0.017 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[9]     ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][9] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.188      ; 1.323      ;
; 0.002  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[0]         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[0]               ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.305      ; 1.459      ;
; 0.010  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[21][8] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]     ; 0.000        ; 0.434      ; 0.596      ;
; 0.010  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|bregMIPS:breg|breg[29][8] ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 0.983      ; 1.145      ;
; 0.040  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[15]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[15]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.508      ; 1.700      ;
; 0.049  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[28]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[28]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.036      ; 1.237      ;
; 0.055  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]               ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.563      ; 0.770      ;
; 0.064  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[1]         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[1]               ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.350      ; 1.566      ;
; 0.070  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[25]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[25]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.153      ; 1.375      ;
; 0.075  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regA[15]        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[15]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.497      ; 1.724      ;
; 0.083  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|RI[10]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[27]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.332      ; 1.567      ;
; 0.084  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[26]              ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]     ; 0.000        ; 0.300      ; 0.536      ;
; 0.087  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[17]              ; iKEY[0]                                                        ; iKEY[0]     ; 0.000        ; 1.016      ; 1.255      ;
+--------+------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_28'                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                             ; To Node                                                                                                                                                               ; Launch Clock                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.214 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[8]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.107      ; 0.459      ;
; 0.215 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[14]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.107      ; 0.460      ;
; 0.218 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[13]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.107      ; 0.463      ;
; 0.220 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[12]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.107      ; 0.465      ;
; 0.250 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[31]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg13 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.087      ; 0.475      ;
; 0.303 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[5]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg0  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.290      ; 0.731      ;
; 0.313 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[6]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.256      ; 0.707      ;
; 0.316 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[4]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.256      ; 0.710      ;
; 0.323 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[16]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.122      ; 0.583      ;
; 0.324 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[18]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.122      ; 0.584      ;
; 0.326 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[10]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.122      ; 0.586      ;
; 0.330 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[3]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.124      ; 0.592      ;
; 0.330 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[2]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.124      ; 0.592      ;
; 0.343 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[11]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.122      ; 0.603      ;
; 0.354 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[22]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.100      ; 0.592      ;
; 0.361 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[9]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.122      ; 0.621      ;
; 0.367 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[23]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.085      ; 0.590      ;
; 0.393 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[1]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.156      ; 0.687      ;
; 0.405 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[15]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.290      ; 0.833      ;
; 0.410 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.106      ; 0.654      ;
; 0.411 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.106      ; 0.655      ;
; 0.411 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[0]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.156      ; 0.705      ;
; 0.415 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.106      ; 0.659      ;
; 0.424 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.086      ; 0.648      ;
; 0.471 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.106      ; 0.715      ;
; 0.489 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[7]                                                                                                        ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.100      ; 0.727      ;
; 0.492 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[26]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.081      ; 0.711      ;
; 0.505 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[17]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.084      ; 0.727      ;
; 0.512 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[21]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.072      ; 0.722      ;
; 0.521 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[20]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.072      ; 0.731      ;
; 0.521 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[19]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.075      ; 0.734      ;
; 0.536 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.106      ; 0.780      ;
; 0.537 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.194      ; 0.869      ;
; 0.538 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.125      ; 0.801      ;
; 0.544 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[4]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.103      ; 0.785      ;
; 0.545 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.106      ; 0.789      ;
; 0.548 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[5]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.103      ; 0.789      ;
; 0.550 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[7]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.103      ; 0.791      ;
; 0.550 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[6]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.122      ; 0.810      ;
; 0.554 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[8]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.191      ; 0.883      ;
; 0.555 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.086      ; 0.779      ;
; 0.556 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[3]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.089      ; 0.783      ;
; 0.560 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.086      ; 0.784      ;
; 0.581 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.126      ; 0.845      ;
; 0.593 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[6]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.123      ; 0.854      ;
; 0.601 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.178      ; 0.917      ;
; 0.604 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[4]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.103      ; 0.845      ;
; 0.618 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[8]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.175      ; 0.931      ;
; 0.641 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[30]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.049     ; 0.730      ;
; 0.648 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[29]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.049     ; 0.737      ;
; 0.650 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[28]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.049     ; 0.739      ;
; 0.654 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[24]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.059     ; 0.733      ;
; 0.666 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[2]                                                                                                          ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.089      ; 0.893      ;
; 0.668 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[25]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.059     ; 0.747      ;
; 0.671 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|regB[27]                                                                                                       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; -0.059     ; 0.750      ;
; 0.671 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[7]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.103      ; 0.912      ;
; 0.680 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.086      ; 0.904      ;
; 0.683 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[5]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.103      ; 0.924      ;
; 0.687 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[3]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.089      ; 0.914      ;
; 0.786 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|SaidaALU[2]                                                                                                    ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; iKEY[0]                                                        ; iCLK_28     ; 0.000        ; 0.089      ; 1.013      ;
; 0.874 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.631     ; 0.381      ;
; 1.000 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem                                                                                                         ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.628     ; 0.510      ;
; 1.230 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 0.731      ;
; 1.235 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 0.736      ;
; 1.247 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg6 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 0.745      ;
; 1.330 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 0.831      ;
; 1.330 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 0.831      ;
; 1.333 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 0.831      ;
; 1.359 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg7 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 0.857      ;
; 1.411 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 0.912      ;
; 1.461 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 0.962      ;
; 1.463 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg2 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 0.961      ;
; 1.465 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg5 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 0.963      ;
; 1.465 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 0.963      ;
; 1.465 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 0.966      ;
; 1.473 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg4 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 0.971      ;
; 1.549 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_address_reg3 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.640     ; 1.047      ;
; 1.571 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD                                                                                                             ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28     ; 0.000        ; -0.637     ; 1.072      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg8  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg9  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg10 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg11 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg12 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a30~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a5~porta_datain_reg13 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a31~porta_memory_reg0 ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a3~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a4~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a6~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a7~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a8~porta_memory_reg0  ; iCLK_28                                                        ; iCLK_28     ; 0.000        ; -0.017     ; 2.442      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_28'                                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a23~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a24~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a25~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a26~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a27~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a28~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a29~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; iCLK_28 ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|memoriaMIPS:mem|altsyncram:altsyncram_component|altsyncram_ufd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iKEY[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; iKEY[0] ; Rise       ; iKEY[0]                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|MDR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iKEY[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|PC[21]  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]'                                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                          ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mem2Reg|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mem2Reg|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux28~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|Mux31~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|cntrEnd_signal[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escreveIR|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escreveIR|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCondN|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCondN|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCond|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePCCond|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePC|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|escrevePC|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|estado[2]|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|estado[2]|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|iorD|datad                                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|iorD|datad                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[0]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[0]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|opALU[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgAALU|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgAALU|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[0]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[0]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[1]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgBALU[1]|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgPC[1]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|orgPC[1]|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|regDst|datad                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|regDst|datad                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeBREG|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeBREG|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeMem|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS0|controle|writeMem|datad                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|Mem2Reg           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|cntrEnd_signal[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escreveIR         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePC         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCond     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|escrevePCCondN    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|iorD              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgAALU           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgBALU[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|orgPC[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|regDst            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeBREG         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|writeMem          ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------+------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]'                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|controle|opALU[0]|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|controle|opALU[0]|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|inclk[0]                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|inclk[0]                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|outclk                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0clkctrl|outclk                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|Mux73~0|combout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|operativa|Mux73~0|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS0|operativa|Mux73~0|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Fall       ; multicicloMIPS0|operativa|saidaCntrALU[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] ; Rise       ; multicicloMIPS:multicicloMIPS0|operativaMIPS:operativa|saidaCntrALU[3] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                        ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port   ; Clock Port                                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; oHEX0_D[*]  ; iKEY[0]                                                        ; 14.151 ; 14.151 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[0] ; iKEY[0]                                                        ; 13.361 ; 13.361 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[1] ; iKEY[0]                                                        ; 14.151 ; 14.151 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[2] ; iKEY[0]                                                        ; 13.256 ; 13.256 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[3] ; iKEY[0]                                                        ; 13.438 ; 13.438 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[4] ; iKEY[0]                                                        ; 13.556 ; 13.556 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[5] ; iKEY[0]                                                        ; 13.115 ; 13.115 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[6] ; iKEY[0]                                                        ; 12.643 ; 12.643 ; Rise       ; iKEY[0]                                                        ;
; oHEX1_D[*]  ; iKEY[0]                                                        ; 11.607 ; 11.607 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[0] ; iKEY[0]                                                        ; 11.607 ; 11.607 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[1] ; iKEY[0]                                                        ; 11.266 ; 11.266 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[2] ; iKEY[0]                                                        ; 11.170 ; 11.170 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[3] ; iKEY[0]                                                        ; 11.184 ; 11.184 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[4] ; iKEY[0]                                                        ; 11.048 ; 11.048 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[5] ; iKEY[0]                                                        ; 11.164 ; 11.164 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[6] ; iKEY[0]                                                        ; 11.041 ; 11.041 ; Rise       ; iKEY[0]                                                        ;
; oHEX2_D[*]  ; iKEY[0]                                                        ; 13.073 ; 13.073 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[0] ; iKEY[0]                                                        ; 13.073 ; 13.073 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[1] ; iKEY[0]                                                        ; 13.005 ; 13.005 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[2] ; iKEY[0]                                                        ; 12.827 ; 12.827 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[3] ; iKEY[0]                                                        ; 13.068 ; 13.068 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[4] ; iKEY[0]                                                        ; 11.485 ; 11.485 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[5] ; iKEY[0]                                                        ; 11.486 ; 11.486 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[6] ; iKEY[0]                                                        ; 11.595 ; 11.595 ; Rise       ; iKEY[0]                                                        ;
; oHEX3_D[*]  ; iKEY[0]                                                        ; 12.355 ; 12.355 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[0] ; iKEY[0]                                                        ; 11.904 ; 11.904 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[1] ; iKEY[0]                                                        ; 12.052 ; 12.052 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[2] ; iKEY[0]                                                        ; 12.215 ; 12.215 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[3] ; iKEY[0]                                                        ; 12.061 ; 12.061 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[4] ; iKEY[0]                                                        ; 12.355 ; 12.355 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[5] ; iKEY[0]                                                        ; 12.185 ; 12.185 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[6] ; iKEY[0]                                                        ; 12.198 ; 12.198 ; Rise       ; iKEY[0]                                                        ;
; oHEX4_D[*]  ; iKEY[0]                                                        ; 12.603 ; 12.603 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[0] ; iKEY[0]                                                        ; 12.451 ; 12.451 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[1] ; iKEY[0]                                                        ; 12.453 ; 12.453 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[2] ; iKEY[0]                                                        ; 12.566 ; 12.566 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[3] ; iKEY[0]                                                        ; 12.580 ; 12.580 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[4] ; iKEY[0]                                                        ; 12.584 ; 12.584 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[5] ; iKEY[0]                                                        ; 12.603 ; 12.603 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[6] ; iKEY[0]                                                        ; 12.593 ; 12.593 ; Rise       ; iKEY[0]                                                        ;
; oHEX5_D[*]  ; iKEY[0]                                                        ; 13.201 ; 13.201 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[0] ; iKEY[0]                                                        ; 12.730 ; 12.730 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[1] ; iKEY[0]                                                        ; 11.758 ; 11.758 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[2] ; iKEY[0]                                                        ; 12.099 ; 12.099 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[3] ; iKEY[0]                                                        ; 12.929 ; 12.929 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[4] ; iKEY[0]                                                        ; 12.095 ; 12.095 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[5] ; iKEY[0]                                                        ; 13.201 ; 13.201 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[6] ; iKEY[0]                                                        ; 12.553 ; 12.553 ; Rise       ; iKEY[0]                                                        ;
; oHEX6_D[*]  ; iKEY[0]                                                        ; 12.604 ; 12.604 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[0] ; iKEY[0]                                                        ; 12.499 ; 12.499 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[1] ; iKEY[0]                                                        ; 12.361 ; 12.361 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[2] ; iKEY[0]                                                        ; 12.484 ; 12.484 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[3] ; iKEY[0]                                                        ; 12.604 ; 12.604 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[4] ; iKEY[0]                                                        ; 12.533 ; 12.533 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[5] ; iKEY[0]                                                        ; 12.520 ; 12.520 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[6] ; iKEY[0]                                                        ; 12.528 ; 12.528 ; Rise       ; iKEY[0]                                                        ;
; oHEX7_D[*]  ; iKEY[0]                                                        ; 13.010 ; 13.010 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[0] ; iKEY[0]                                                        ; 12.701 ; 12.701 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[1] ; iKEY[0]                                                        ; 12.864 ; 12.864 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[2] ; iKEY[0]                                                        ; 12.865 ; 12.865 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[3] ; iKEY[0]                                                        ; 12.848 ; 12.848 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[4] ; iKEY[0]                                                        ; 12.727 ; 12.727 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[5] ; iKEY[0]                                                        ; 13.010 ; 13.010 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[6] ; iKEY[0]                                                        ; 12.859 ; 12.859 ; Rise       ; iKEY[0]                                                        ;
; oLEDG[*]    ; iKEY[0]                                                        ; 5.274  ; 5.274  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[0]   ; iKEY[0]                                                        ; 5.274  ; 5.274  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[1]   ; iKEY[0]                                                        ; 4.856  ; 4.856  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[3]   ; iKEY[0]                                                        ; 4.635  ; 4.635  ; Rise       ; iKEY[0]                                                        ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.631 ; 14.631 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.841 ; 13.841 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.631 ; 14.631 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.736 ; 13.736 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.918 ; 13.918 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 14.036 ; 14.036 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.595 ; 13.595 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.123 ; 13.123 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.087 ; 12.087 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.087 ; 12.087 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.746 ; 11.746 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.650 ; 11.650 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.664 ; 11.664 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.528 ; 11.528 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.644 ; 11.644 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.521 ; 11.521 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.651 ; 13.651 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.651 ; 13.651 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.583 ; 13.583 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.405 ; 13.405 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.646 ; 13.646 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.063 ; 12.063 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.064 ; 12.064 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.173 ; 12.173 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.669 ; 12.669 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.218 ; 12.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.366 ; 12.366 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.529 ; 12.529 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.375 ; 12.375 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.669 ; 12.669 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.499 ; 12.499 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.512 ; 12.512 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.737 ; 12.737 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.585 ; 12.585 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.587 ; 12.587 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.700 ; 12.700 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.714 ; 12.714 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.718 ; 12.718 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.737 ; 12.737 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.727 ; 12.727 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.892 ; 13.892 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.421 ; 13.421 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.449 ; 12.449 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.790 ; 12.790 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.620 ; 13.620 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.786 ; 12.786 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.892 ; 13.892 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.244 ; 13.244 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.858 ; 12.858 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.753 ; 12.753 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.615 ; 12.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.738 ; 12.738 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.858 ; 12.858 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.787 ; 12.787 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.774 ; 12.774 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 12.782 ; 12.782 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.385 ; 13.385 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.076 ; 13.076 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.239 ; 13.239 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.240 ; 13.240 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.223 ; 13.223 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.102 ; 13.102 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.385 ; 13.385 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.234 ; 13.234 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.079  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.079  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.051  ; 7.051  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[1]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.561  ; 3.561  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.785  ; 5.785  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[3]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.875  ; 6.875  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[4]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.051  ; 7.051  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[5]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.208  ; 6.208  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[6]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.952  ; 5.952  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[7]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.224  ; 6.224  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[8]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.998  ; 5.998  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[9]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.314  ; 5.314  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[10]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.410  ; 5.410  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[12]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.345  ; 5.345  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[13]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.056  ; 6.056  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[14]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.314  ; 5.314  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[15]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.997  ; 5.997  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[16]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.752  ; 5.752  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[17]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.550  ; 5.550  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 3.079  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 3.079  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.785 ; 13.785 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.995 ; 12.995 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.785 ; 13.785 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.890 ; 12.890 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.072 ; 13.072 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.190 ; 13.190 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.749 ; 12.749 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.277 ; 12.277 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.241 ; 11.241 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.241 ; 11.241 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.900 ; 10.900 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.804 ; 10.804 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.818 ; 10.818 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.682 ; 10.682 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.798 ; 10.798 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.675 ; 10.675 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.573 ; 12.573 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.573 ; 12.573 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.505 ; 12.505 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.327 ; 12.327 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.568 ; 12.568 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.985 ; 10.985 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 10.986 ; 10.986 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.095 ; 11.095 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.829 ; 11.829 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.378 ; 11.378 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.526 ; 11.526 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.689 ; 11.689 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.535 ; 11.535 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.829 ; 11.829 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.659 ; 11.659 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.672 ; 11.672 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.077 ; 12.077 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.925 ; 11.925 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.927 ; 11.927 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.040 ; 12.040 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.054 ; 12.054 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.058 ; 12.058 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.077 ; 12.077 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.067 ; 12.067 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.210 ; 13.210 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.739 ; 12.739 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.767 ; 11.767 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.108 ; 12.108 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.938 ; 12.938 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.104 ; 12.104 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.210 ; 13.210 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.562 ; 12.562 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.078 ; 12.078 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.973 ; 11.973 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.835 ; 11.835 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.958 ; 11.958 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.078 ; 12.078 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.007 ; 12.007 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.994 ; 11.994 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.002 ; 12.002 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.273 ; 12.273 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.966 ; 11.966 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.128 ; 12.128 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.129 ; 12.129 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.113 ; 12.113 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.993 ; 11.993 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.273 ; 12.273 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.124 ; 12.124 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 3.159  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 3.159  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 2.872  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.638  ; 7.638  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.848  ; 6.848  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.638  ; 7.638  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.742  ; 6.742  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.926  ; 6.926  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.043  ; 7.043  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.599  ; 6.599  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.129  ; 6.129  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.244  ; 6.244  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.244  ; 6.244  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.906  ; 5.906  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.804  ; 5.804  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.821  ; 5.821  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.684  ; 5.684  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.800  ; 5.800  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.677  ; 5.677  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.325  ; 7.325  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.325  ; 7.325  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.243  ; 7.243  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.081  ; 7.081  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.317  ; 7.317  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.724  ; 5.724  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.720  ; 5.720  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.837  ; 5.837  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.073  ; 7.073  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.622  ; 6.622  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.770  ; 6.770  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.933  ; 6.933  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.779  ; 6.779  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.073  ; 7.073  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.903  ; 6.903  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.916  ; 6.916  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.103  ; 7.103  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.951  ; 6.951  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.953  ; 6.953  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.066  ; 7.066  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.080  ; 7.080  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.084  ; 7.084  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.103  ; 7.103  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.093  ; 7.093  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.156  ; 7.156  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.685  ; 6.685  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.713  ; 5.713  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.054  ; 6.054  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.884  ; 6.884  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.050  ; 6.050  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.156  ; 7.156  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.508  ; 6.508  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.087  ; 7.087  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.982  ; 6.982  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.844  ; 6.844  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.967  ; 6.967  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.087  ; 7.087  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.016  ; 7.016  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.003  ; 7.003  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.011  ; 7.011  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.331  ; 7.331  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.024  ; 7.024  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.186  ; 7.186  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.187  ; 7.187  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.171  ; 7.171  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.051  ; 7.051  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.331  ; 7.331  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 7.182  ; 7.182  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 3.159  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 3.159  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 2.872  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                              ;
+-------------+----------------------------------------------------------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port   ; Clock Port                                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+-------------+----------------------------------------------------------------+-------+-------+------------+----------------------------------------------------------------+
; oHEX0_D[*]  ; iKEY[0]                                                        ; 6.041 ; 6.041 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[0] ; iKEY[0]                                                        ; 6.760 ; 6.760 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[1] ; iKEY[0]                                                        ; 7.549 ; 7.549 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[2] ; iKEY[0]                                                        ; 6.653 ; 6.653 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[3] ; iKEY[0]                                                        ; 6.834 ; 6.834 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[4] ; iKEY[0]                                                        ; 6.955 ; 6.955 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[5] ; iKEY[0]                                                        ; 6.511 ; 6.511 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[6] ; iKEY[0]                                                        ; 6.041 ; 6.041 ; Rise       ; iKEY[0]                                                        ;
; oHEX1_D[*]  ; iKEY[0]                                                        ; 5.819 ; 5.819 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[0] ; iKEY[0]                                                        ; 6.385 ; 6.385 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[1] ; iKEY[0]                                                        ; 6.044 ; 6.044 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[2] ; iKEY[0]                                                        ; 5.948 ; 5.948 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[3] ; iKEY[0]                                                        ; 5.962 ; 5.962 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[4] ; iKEY[0]                                                        ; 5.826 ; 5.826 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[5] ; iKEY[0]                                                        ; 5.942 ; 5.942 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[6] ; iKEY[0]                                                        ; 5.819 ; 5.819 ; Rise       ; iKEY[0]                                                        ;
; oHEX2_D[*]  ; iKEY[0]                                                        ; 5.986 ; 5.986 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[0] ; iKEY[0]                                                        ; 7.574 ; 7.574 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[1] ; iKEY[0]                                                        ; 7.506 ; 7.506 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[2] ; iKEY[0]                                                        ; 7.328 ; 7.328 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[3] ; iKEY[0]                                                        ; 7.569 ; 7.569 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[4] ; iKEY[0]                                                        ; 5.986 ; 5.986 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[5] ; iKEY[0]                                                        ; 5.987 ; 5.987 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[6] ; iKEY[0]                                                        ; 6.096 ; 6.096 ; Rise       ; iKEY[0]                                                        ;
; oHEX3_D[*]  ; iKEY[0]                                                        ; 5.935 ; 5.935 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[0] ; iKEY[0]                                                        ; 5.935 ; 5.935 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[1] ; iKEY[0]                                                        ; 6.068 ; 6.068 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[2] ; iKEY[0]                                                        ; 6.234 ; 6.234 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[3] ; iKEY[0]                                                        ; 6.073 ; 6.073 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[4] ; iKEY[0]                                                        ; 6.373 ; 6.373 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[5] ; iKEY[0]                                                        ; 6.213 ; 6.213 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[6] ; iKEY[0]                                                        ; 6.211 ; 6.211 ; Rise       ; iKEY[0]                                                        ;
; oHEX4_D[*]  ; iKEY[0]                                                        ; 5.774 ; 5.774 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[0] ; iKEY[0]                                                        ; 5.775 ; 5.775 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[1] ; iKEY[0]                                                        ; 5.774 ; 5.774 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[2] ; iKEY[0]                                                        ; 5.895 ; 5.895 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[3] ; iKEY[0]                                                        ; 5.901 ; 5.901 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[4] ; iKEY[0]                                                        ; 5.914 ; 5.914 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[5] ; iKEY[0]                                                        ; 5.937 ; 5.937 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[6] ; iKEY[0]                                                        ; 5.923 ; 5.923 ; Rise       ; iKEY[0]                                                        ;
; oHEX5_D[*]  ; iKEY[0]                                                        ; 6.290 ; 6.290 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[0] ; iKEY[0]                                                        ; 7.262 ; 7.262 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[1] ; iKEY[0]                                                        ; 6.290 ; 6.290 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[2] ; iKEY[0]                                                        ; 6.631 ; 6.631 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[3] ; iKEY[0]                                                        ; 7.461 ; 7.461 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[4] ; iKEY[0]                                                        ; 6.627 ; 6.627 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[5] ; iKEY[0]                                                        ; 7.733 ; 7.733 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[6] ; iKEY[0]                                                        ; 7.085 ; 7.085 ; Rise       ; iKEY[0]                                                        ;
; oHEX6_D[*]  ; iKEY[0]                                                        ; 6.543 ; 6.543 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[0] ; iKEY[0]                                                        ; 6.700 ; 6.700 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[1] ; iKEY[0]                                                        ; 6.543 ; 6.543 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[2] ; iKEY[0]                                                        ; 6.685 ; 6.685 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[3] ; iKEY[0]                                                        ; 6.803 ; 6.803 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[4] ; iKEY[0]                                                        ; 6.720 ; 6.720 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[5] ; iKEY[0]                                                        ; 6.719 ; 6.719 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[6] ; iKEY[0]                                                        ; 6.719 ; 6.719 ; Rise       ; iKEY[0]                                                        ;
; oHEX7_D[*]  ; iKEY[0]                                                        ; 6.176 ; 6.176 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[0] ; iKEY[0]                                                        ; 6.176 ; 6.176 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[1] ; iKEY[0]                                                        ; 6.325 ; 6.325 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[2] ; iKEY[0]                                                        ; 6.327 ; 6.327 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[3] ; iKEY[0]                                                        ; 6.313 ; 6.313 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[4] ; iKEY[0]                                                        ; 6.196 ; 6.196 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[5] ; iKEY[0]                                                        ; 6.471 ; 6.471 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[6] ; iKEY[0]                                                        ; 6.323 ; 6.323 ; Rise       ; iKEY[0]                                                        ;
; oLEDG[*]    ; iKEY[0]                                                        ; 4.635 ; 4.635 ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[0]   ; iKEY[0]                                                        ; 5.274 ; 5.274 ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[1]   ; iKEY[0]                                                        ; 4.856 ; 4.856 ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[3]   ; iKEY[0]                                                        ; 4.635 ; 4.635 ; Rise       ; iKEY[0]                                                        ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.349 ; 7.349 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.068 ; 8.068 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.857 ; 8.857 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.961 ; 7.961 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.142 ; 8.142 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.263 ; 8.263 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.819 ; 7.819 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.349 ; 7.349 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.658 ; 6.658 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.229 ; 7.229 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.885 ; 6.885 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.778 ; 6.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.798 ; 6.798 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.663 ; 6.663 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.778 ; 6.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.658 ; 6.658 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.655 ; 6.655 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.243 ; 8.243 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.175 ; 8.175 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.997 ; 7.997 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.238 ; 8.238 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.655 ; 6.655 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.656 ; 6.656 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.765 ; 6.765 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.711 ; 6.711 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.711 ; 6.711 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.844 ; 6.844 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.010 ; 7.010 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.849 ; 6.849 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.149 ; 7.149 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.989 ; 6.989 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.987 ; 6.987 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.046 ; 7.046 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.047 ; 7.047 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.046 ; 7.046 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.167 ; 7.167 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.173 ; 7.173 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.186 ; 7.186 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.209 ; 7.209 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.195 ; 7.195 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.872 ; 6.872 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.856 ; 7.856 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.872 ; 6.872 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.217 ; 7.217 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.048 ; 8.048 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.209 ; 7.209 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.319 ; 8.319 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.667 ; 7.667 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.265 ; 7.265 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.422 ; 7.422 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.265 ; 7.265 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.407 ; 7.407 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.525 ; 7.525 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.442 ; 7.442 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.441 ; 7.441 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.441 ; 7.441 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.218 ; 7.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.218 ; 7.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.380 ; 7.380 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.381 ; 7.381 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.365 ; 7.365 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.245 ; 7.245 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.525 ; 7.525 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.376 ; 7.376 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.079 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.079 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.561 ; 3.561 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[1]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.561 ; 3.561 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.785 ; 5.785 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[3]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.875 ; 6.875 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[4]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.051 ; 7.051 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[5]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.208 ; 6.208 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[6]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.952 ; 5.952 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[7]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.224 ; 6.224 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[8]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.998 ; 5.998 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[9]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.314 ; 5.314 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[10]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.410 ; 5.410 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[12]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.345 ; 5.345 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[13]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.056 ; 6.056 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[14]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.314 ; 5.314 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[15]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.997 ; 5.997 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[16]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.752 ; 5.752 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[17]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.550 ; 5.550 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;       ; 3.079 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;       ; 3.079 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.808 ; 5.808 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.597 ; 6.597 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.701 ; 5.701 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.882 ; 5.882 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.003 ; 6.003 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.559 ; 5.559 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.621 ; 5.621 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.278 ; 5.278 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.167 ; 5.167 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.184 ; 5.184 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.158 ; 5.158 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.050 ; 5.050 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.773 ; 6.773 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.704 ; 6.704 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.529 ; 6.529 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.768 ; 6.768 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.181 ; 5.181 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.291 ; 5.291 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.343 ; 5.343 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.509 ; 5.509 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.648 ; 5.648 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.488 ; 5.488 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.486 ; 5.486 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.677 ; 5.677 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.791 ; 5.791 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.802 ; 5.802 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.805 ; 5.805 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.826 ; 5.826 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.818 ; 5.818 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.347 ; 6.347 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.709 ; 5.709 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.542 ; 6.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.708 ; 5.708 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.811 ; 6.811 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.166 ; 6.166 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.549 ; 5.549 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.534 ; 5.534 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.652 ; 5.652 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.569 ; 5.569 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.360 ; 5.360 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.362 ; 5.362 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.231 ; 5.231 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.506 ; 5.506 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.358 ; 5.358 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 2.872 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 3.159 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 2.872 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.808 ; 5.808 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.597 ; 6.597 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.701 ; 5.701 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.882 ; 5.882 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.003 ; 6.003 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.559 ; 5.559 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.621 ; 5.621 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.278 ; 5.278 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.167 ; 5.167 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.184 ; 5.184 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.158 ; 5.158 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.050 ; 5.050 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.773 ; 6.773 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.704 ; 6.704 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.529 ; 6.529 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.768 ; 6.768 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.181 ; 5.181 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.291 ; 5.291 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.343 ; 5.343 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.509 ; 5.509 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.648 ; 5.648 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.488 ; 5.488 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.486 ; 5.486 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.677 ; 5.677 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.791 ; 5.791 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.802 ; 5.802 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.805 ; 5.805 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.826 ; 5.826 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.818 ; 5.818 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.347 ; 6.347 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.709 ; 5.709 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.542 ; 6.542 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.708 ; 5.708 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.811 ; 6.811 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.166 ; 6.166 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.549 ; 5.549 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.534 ; 5.534 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.652 ; 5.652 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.569 ; 5.569 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.360 ; 5.360 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.362 ; 5.362 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.231 ; 5.231 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.506 ; 5.506 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.358 ; 5.358 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;       ; 2.872 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;       ; 3.159 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;       ; 2.872 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
+-------------+----------------------------------------------------------------+-------+-------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[0]     ; oHEX0_D[0]  ; 11.128 ; 11.128 ; 11.128 ; 11.128 ;
; iSW[0]     ; oHEX0_D[1]  ; 11.918 ; 11.918 ; 11.918 ; 11.918 ;
; iSW[0]     ; oHEX0_D[2]  ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; iSW[0]     ; oHEX0_D[3]  ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; iSW[0]     ; oHEX0_D[4]  ; 11.323 ; 11.323 ; 11.323 ; 11.323 ;
; iSW[0]     ; oHEX0_D[5]  ; 10.879 ; 10.879 ; 10.879 ; 10.879 ;
; iSW[0]     ; oHEX0_D[6]  ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; iSW[0]     ; oHEX1_D[0]  ; 11.012 ; 11.012 ; 11.012 ; 11.012 ;
; iSW[0]     ; oHEX1_D[1]  ; 10.671 ; 10.671 ; 10.671 ; 10.671 ;
; iSW[0]     ; oHEX1_D[2]  ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; iSW[0]     ; oHEX1_D[3]  ; 10.589 ; 10.589 ; 10.589 ; 10.589 ;
; iSW[0]     ; oHEX1_D[4]  ; 10.453 ; 10.453 ; 10.453 ; 10.453 ;
; iSW[0]     ; oHEX1_D[5]  ; 10.569 ; 10.569 ; 10.569 ; 10.569 ;
; iSW[0]     ; oHEX1_D[6]  ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; iSW[0]     ; oHEX2_D[0]  ; 12.044 ; 12.044 ; 12.044 ; 12.044 ;
; iSW[0]     ; oHEX2_D[1]  ; 11.962 ; 11.962 ; 11.962 ; 11.962 ;
; iSW[0]     ; oHEX2_D[2]  ; 11.800 ; 11.800 ; 11.800 ; 11.800 ;
; iSW[0]     ; oHEX2_D[3]  ; 12.036 ; 12.036 ; 12.036 ; 12.036 ;
; iSW[0]     ; oHEX2_D[4]  ; 10.443 ; 10.443 ; 10.443 ; 10.443 ;
; iSW[0]     ; oHEX2_D[5]  ; 10.439 ; 10.439 ; 10.439 ; 10.439 ;
; iSW[0]     ; oHEX2_D[6]  ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; iSW[0]     ; oHEX3_D[0]  ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; iSW[0]     ; oHEX3_D[1]  ; 10.755 ; 10.755 ; 10.755 ; 10.755 ;
; iSW[0]     ; oHEX3_D[2]  ; 10.922 ; 10.922 ; 10.922 ; 10.922 ;
; iSW[0]     ; oHEX3_D[3]  ; 10.765 ; 10.765 ; 10.765 ; 10.765 ;
; iSW[0]     ; oHEX3_D[4]  ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; iSW[0]     ; oHEX3_D[5]  ; 10.892 ; 10.892 ; 10.892 ; 10.892 ;
; iSW[0]     ; oHEX3_D[6]  ; 10.902 ; 10.902 ; 10.902 ; 10.902 ;
; iSW[0]     ; oHEX4_D[0]  ; 10.849 ; 10.849 ; 10.849 ; 10.849 ;
; iSW[0]     ; oHEX4_D[1]  ; 10.851 ; 10.851 ; 10.851 ; 10.851 ;
; iSW[0]     ; oHEX4_D[2]  ; 10.964 ; 10.964 ; 10.964 ; 10.964 ;
; iSW[0]     ; oHEX4_D[3]  ; 10.977 ; 10.977 ; 10.977 ; 10.977 ;
; iSW[0]     ; oHEX4_D[4]  ; 10.981 ; 10.981 ; 10.981 ; 10.981 ;
; iSW[0]     ; oHEX4_D[5]  ; 11.002 ; 11.002 ; 11.002 ; 11.002 ;
; iSW[0]     ; oHEX4_D[6]  ; 10.993 ; 10.993 ; 10.993 ; 10.993 ;
; iSW[0]     ; oHEX5_D[0]  ; 11.102 ; 11.102 ; 11.102 ; 11.102 ;
; iSW[0]     ; oHEX5_D[1]  ; 10.130 ; 10.130 ; 10.130 ; 10.130 ;
; iSW[0]     ; oHEX5_D[2]  ; 10.471 ; 10.471 ; 10.471 ; 10.471 ;
; iSW[0]     ; oHEX5_D[3]  ; 11.301 ; 11.301 ; 11.301 ; 11.301 ;
; iSW[0]     ; oHEX5_D[4]  ; 10.467 ; 10.467 ; 10.467 ; 10.467 ;
; iSW[0]     ; oHEX5_D[5]  ; 11.573 ; 11.573 ; 11.573 ; 11.573 ;
; iSW[0]     ; oHEX5_D[6]  ; 10.925 ; 10.925 ; 10.925 ; 10.925 ;
; iSW[0]     ; oHEX6_D[0]  ; 11.202 ; 11.202 ; 11.202 ; 11.202 ;
; iSW[0]     ; oHEX6_D[1]  ; 11.063 ; 11.063 ; 11.063 ; 11.063 ;
; iSW[0]     ; oHEX6_D[2]  ; 11.195 ; 11.195 ; 11.195 ; 11.195 ;
; iSW[0]     ; oHEX6_D[3]  ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; iSW[0]     ; oHEX6_D[4]  ; 11.234 ; 11.234 ; 11.234 ; 11.234 ;
; iSW[0]     ; oHEX6_D[5]  ; 11.227 ; 11.227 ; 11.227 ; 11.227 ;
; iSW[0]     ; oHEX6_D[6]  ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; iSW[0]     ; oHEX7_D[0]  ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; iSW[0]     ; oHEX7_D[1]  ; 11.551 ; 11.551 ; 11.551 ; 11.551 ;
; iSW[0]     ; oHEX7_D[2]  ; 11.552 ; 11.552 ; 11.552 ; 11.552 ;
; iSW[0]     ; oHEX7_D[3]  ; 11.535 ; 11.535 ; 11.535 ; 11.535 ;
; iSW[0]     ; oHEX7_D[4]  ; 11.414 ; 11.414 ; 11.414 ; 11.414 ;
; iSW[0]     ; oHEX7_D[5]  ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; iSW[0]     ; oHEX7_D[6]  ; 11.546 ; 11.546 ; 11.546 ; 11.546 ;
; iSW[1]     ; oHEX0_D[0]  ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; iSW[1]     ; oHEX0_D[1]  ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; iSW[1]     ; oHEX0_D[2]  ; 10.372 ; 10.372 ; 10.372 ; 10.372 ;
; iSW[1]     ; oHEX0_D[3]  ; 10.555 ; 10.555 ; 10.555 ; 10.555 ;
; iSW[1]     ; oHEX0_D[4]  ; 10.661 ; 10.661 ; 10.661 ; 10.661 ;
; iSW[1]     ; oHEX0_D[5]  ; 10.225 ; 10.225 ; 10.225 ; 10.225 ;
; iSW[1]     ; oHEX0_D[6]  ; 9.747  ; 9.747  ; 9.747  ; 9.747  ;
; iSW[1]     ; oHEX1_D[0]  ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; iSW[1]     ; oHEX1_D[1]  ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; iSW[1]     ; oHEX1_D[2]  ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; iSW[1]     ; oHEX1_D[3]  ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; iSW[1]     ; oHEX1_D[4]  ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; iSW[1]     ; oHEX1_D[5]  ; 10.139 ; 10.139 ; 10.139 ; 10.139 ;
; iSW[1]     ; oHEX1_D[6]  ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; iSW[1]     ; oHEX2_D[0]  ; 11.807 ; 11.807 ; 11.807 ; 11.807 ;
; iSW[1]     ; oHEX2_D[1]  ; 11.725 ; 11.725 ; 11.725 ; 11.725 ;
; iSW[1]     ; oHEX2_D[2]  ; 11.563 ; 11.563 ; 11.563 ; 11.563 ;
; iSW[1]     ; oHEX2_D[3]  ; 11.799 ; 11.799 ; 11.799 ; 11.799 ;
; iSW[1]     ; oHEX2_D[4]  ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; iSW[1]     ; oHEX2_D[5]  ; 10.202 ; 10.202 ; 10.202 ; 10.202 ;
; iSW[1]     ; oHEX2_D[6]  ; 10.319 ; 10.319 ; 10.319 ; 10.319 ;
; iSW[1]     ; oHEX3_D[0]  ; 10.592 ; 10.592 ; 10.592 ; 10.592 ;
; iSW[1]     ; oHEX3_D[1]  ; 10.736 ; 10.736 ; 10.736 ; 10.736 ;
; iSW[1]     ; oHEX3_D[2]  ; 10.903 ; 10.903 ; 10.903 ; 10.903 ;
; iSW[1]     ; oHEX3_D[3]  ; 10.746 ; 10.746 ; 10.746 ; 10.746 ;
; iSW[1]     ; oHEX3_D[4]  ; 11.040 ; 11.040 ; 11.040 ; 11.040 ;
; iSW[1]     ; oHEX3_D[5]  ; 10.873 ; 10.873 ; 10.873 ; 10.873 ;
; iSW[1]     ; oHEX3_D[6]  ; 10.883 ; 10.883 ; 10.883 ; 10.883 ;
; iSW[1]     ; oHEX4_D[0]  ; 10.377 ; 10.377 ; 10.377 ; 10.377 ;
; iSW[1]     ; oHEX4_D[1]  ; 10.379 ; 10.379 ; 10.379 ; 10.379 ;
; iSW[1]     ; oHEX4_D[2]  ; 10.492 ; 10.492 ; 10.492 ; 10.492 ;
; iSW[1]     ; oHEX4_D[3]  ; 10.506 ; 10.506 ; 10.506 ; 10.506 ;
; iSW[1]     ; oHEX4_D[4]  ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; iSW[1]     ; oHEX4_D[5]  ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; iSW[1]     ; oHEX4_D[6]  ; 10.519 ; 10.519 ; 10.519 ; 10.519 ;
; iSW[1]     ; oHEX5_D[0]  ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; iSW[1]     ; oHEX5_D[1]  ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; iSW[1]     ; oHEX5_D[2]  ; 10.185 ; 10.185 ; 10.185 ; 10.185 ;
; iSW[1]     ; oHEX5_D[3]  ; 11.015 ; 11.015 ; 11.015 ; 11.015 ;
; iSW[1]     ; oHEX5_D[4]  ; 10.181 ; 10.181 ; 10.181 ; 10.181 ;
; iSW[1]     ; oHEX5_D[5]  ; 11.287 ; 11.287 ; 11.287 ; 11.287 ;
; iSW[1]     ; oHEX5_D[6]  ; 10.639 ; 10.639 ; 10.639 ; 10.639 ;
; iSW[1]     ; oHEX6_D[0]  ; 11.051 ; 11.051 ; 11.051 ; 11.051 ;
; iSW[1]     ; oHEX6_D[1]  ; 10.913 ; 10.913 ; 10.913 ; 10.913 ;
; iSW[1]     ; oHEX6_D[2]  ; 11.036 ; 11.036 ; 11.036 ; 11.036 ;
; iSW[1]     ; oHEX6_D[3]  ; 11.156 ; 11.156 ; 11.156 ; 11.156 ;
; iSW[1]     ; oHEX6_D[4]  ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; iSW[1]     ; oHEX6_D[5]  ; 11.072 ; 11.072 ; 11.072 ; 11.072 ;
; iSW[1]     ; oHEX6_D[6]  ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; iSW[1]     ; oHEX7_D[0]  ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; iSW[1]     ; oHEX7_D[1]  ; 11.124 ; 11.124 ; 11.124 ; 11.124 ;
; iSW[1]     ; oHEX7_D[2]  ; 11.125 ; 11.125 ; 11.125 ; 11.125 ;
; iSW[1]     ; oHEX7_D[3]  ; 11.108 ; 11.108 ; 11.108 ; 11.108 ;
; iSW[1]     ; oHEX7_D[4]  ; 10.987 ; 10.987 ; 10.987 ; 10.987 ;
; iSW[1]     ; oHEX7_D[5]  ; 11.270 ; 11.270 ; 11.270 ; 11.270 ;
; iSW[1]     ; oHEX7_D[6]  ; 11.119 ; 11.119 ; 11.119 ; 11.119 ;
; iSW[2]     ; oHEX0_D[0]  ; 10.653 ; 10.653 ; 10.653 ; 10.653 ;
; iSW[2]     ; oHEX0_D[1]  ; 11.438 ; 11.438 ; 11.438 ; 11.438 ;
; iSW[2]     ; oHEX0_D[2]  ; 10.555 ; 10.555 ; 10.555 ; 10.555 ;
; iSW[2]     ; oHEX0_D[3]  ; 10.738 ; 10.738 ; 10.738 ; 10.738 ;
; iSW[2]     ; oHEX0_D[4]  ; 10.844 ; 10.844 ; 10.844 ; 10.844 ;
; iSW[2]     ; oHEX0_D[5]  ; 10.408 ; 10.408 ; 10.408 ; 10.408 ;
; iSW[2]     ; oHEX0_D[6]  ; 9.930  ; 9.930  ; 9.930  ; 9.930  ;
; iSW[2]     ; oHEX1_D[0]  ; 10.576 ; 10.576 ; 10.576 ; 10.576 ;
; iSW[2]     ; oHEX1_D[1]  ; 10.235 ; 10.235 ; 10.235 ; 10.235 ;
; iSW[2]     ; oHEX1_D[2]  ; 10.139 ; 10.139 ; 10.139 ; 10.139 ;
; iSW[2]     ; oHEX1_D[3]  ; 10.153 ; 10.153 ; 10.153 ; 10.153 ;
; iSW[2]     ; oHEX1_D[4]  ; 10.017 ; 10.017 ; 10.017 ; 10.017 ;
; iSW[2]     ; oHEX1_D[5]  ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; iSW[2]     ; oHEX1_D[6]  ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; iSW[2]     ; oHEX2_D[0]  ; 11.950 ; 11.950 ; 11.950 ; 11.950 ;
; iSW[2]     ; oHEX2_D[1]  ; 11.868 ; 11.868 ; 11.868 ; 11.868 ;
; iSW[2]     ; oHEX2_D[2]  ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; iSW[2]     ; oHEX2_D[3]  ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; iSW[2]     ; oHEX2_D[4]  ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; iSW[2]     ; oHEX2_D[5]  ; 10.345 ; 10.345 ; 10.345 ; 10.345 ;
; iSW[2]     ; oHEX2_D[6]  ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; iSW[2]     ; oHEX3_D[0]  ; 10.919 ; 10.919 ; 10.919 ; 10.919 ;
; iSW[2]     ; oHEX3_D[1]  ; 11.063 ; 11.063 ; 11.063 ; 11.063 ;
; iSW[2]     ; oHEX3_D[2]  ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; iSW[2]     ; oHEX3_D[3]  ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; iSW[2]     ; oHEX3_D[4]  ; 11.367 ; 11.367 ; 11.367 ; 11.367 ;
; iSW[2]     ; oHEX3_D[5]  ; 11.200 ; 11.200 ; 11.200 ; 11.200 ;
; iSW[2]     ; oHEX3_D[6]  ; 11.210 ; 11.210 ; 11.210 ; 11.210 ;
; iSW[2]     ; oHEX4_D[0]  ; 10.704 ; 10.704 ; 10.704 ; 10.704 ;
; iSW[2]     ; oHEX4_D[1]  ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; iSW[2]     ; oHEX4_D[2]  ; 10.819 ; 10.819 ; 10.819 ; 10.819 ;
; iSW[2]     ; oHEX4_D[3]  ; 10.833 ; 10.833 ; 10.833 ; 10.833 ;
; iSW[2]     ; oHEX4_D[4]  ; 10.837 ; 10.837 ; 10.837 ; 10.837 ;
; iSW[2]     ; oHEX4_D[5]  ; 10.856 ; 10.856 ; 10.856 ; 10.856 ;
; iSW[2]     ; oHEX4_D[6]  ; 10.846 ; 10.846 ; 10.846 ; 10.846 ;
; iSW[2]     ; oHEX5_D[0]  ; 11.154 ; 11.154 ; 11.154 ; 11.154 ;
; iSW[2]     ; oHEX5_D[1]  ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; iSW[2]     ; oHEX5_D[2]  ; 10.523 ; 10.523 ; 10.523 ; 10.523 ;
; iSW[2]     ; oHEX5_D[3]  ; 11.353 ; 11.353 ; 11.353 ; 11.353 ;
; iSW[2]     ; oHEX5_D[4]  ; 10.519 ; 10.519 ; 10.519 ; 10.519 ;
; iSW[2]     ; oHEX5_D[5]  ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; iSW[2]     ; oHEX5_D[6]  ; 10.977 ; 10.977 ; 10.977 ; 10.977 ;
; iSW[2]     ; oHEX6_D[0]  ; 11.378 ; 11.378 ; 11.378 ; 11.378 ;
; iSW[2]     ; oHEX6_D[1]  ; 11.240 ; 11.240 ; 11.240 ; 11.240 ;
; iSW[2]     ; oHEX6_D[2]  ; 11.363 ; 11.363 ; 11.363 ; 11.363 ;
; iSW[2]     ; oHEX6_D[3]  ; 11.483 ; 11.483 ; 11.483 ; 11.483 ;
; iSW[2]     ; oHEX6_D[4]  ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; iSW[2]     ; oHEX6_D[5]  ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; iSW[2]     ; oHEX6_D[6]  ; 11.407 ; 11.407 ; 11.407 ; 11.407 ;
; iSW[2]     ; oHEX7_D[0]  ; 11.067 ; 11.067 ; 11.067 ; 11.067 ;
; iSW[2]     ; oHEX7_D[1]  ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; iSW[2]     ; oHEX7_D[2]  ; 11.231 ; 11.231 ; 11.231 ; 11.231 ;
; iSW[2]     ; oHEX7_D[3]  ; 11.214 ; 11.214 ; 11.214 ; 11.214 ;
; iSW[2]     ; oHEX7_D[4]  ; 11.093 ; 11.093 ; 11.093 ; 11.093 ;
; iSW[2]     ; oHEX7_D[5]  ; 11.376 ; 11.376 ; 11.376 ; 11.376 ;
; iSW[2]     ; oHEX7_D[6]  ; 11.225 ; 11.225 ; 11.225 ; 11.225 ;
; iSW[3]     ; oHEX0_D[0]  ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; iSW[3]     ; oHEX0_D[1]  ; 10.562 ; 10.562 ; 10.562 ; 10.562 ;
; iSW[3]     ; oHEX0_D[2]  ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; iSW[3]     ; oHEX0_D[3]  ; 9.862  ; 9.862  ; 9.862  ; 9.862  ;
; iSW[3]     ; oHEX0_D[4]  ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; iSW[3]     ; oHEX0_D[5]  ; 9.532  ; 9.532  ; 9.532  ; 9.532  ;
; iSW[3]     ; oHEX0_D[6]  ; 9.054  ; 9.054  ; 9.054  ; 9.054  ;
; iSW[3]     ; oHEX1_D[0]  ; 7.972  ; 7.972  ; 7.972  ; 7.972  ;
; iSW[3]     ; oHEX1_D[1]  ; 7.628  ; 7.628  ; 7.628  ; 7.628  ;
; iSW[3]     ; oHEX1_D[2]  ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; iSW[3]     ; oHEX1_D[3]  ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; iSW[3]     ; oHEX1_D[4]  ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; iSW[3]     ; oHEX1_D[5]  ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; iSW[3]     ; oHEX1_D[6]  ; 7.401  ; 7.401  ; 7.401  ; 7.401  ;
; iSW[3]     ; oHEX2_D[0]  ; 11.157 ; 11.157 ; 11.157 ; 11.157 ;
; iSW[3]     ; oHEX2_D[1]  ; 11.075 ; 11.075 ; 11.075 ; 11.075 ;
; iSW[3]     ; oHEX2_D[2]  ; 10.913 ; 10.913 ; 10.913 ; 10.913 ;
; iSW[3]     ; oHEX2_D[3]  ; 11.149 ; 11.149 ; 11.149 ; 11.149 ;
; iSW[3]     ; oHEX2_D[4]  ; 9.556  ; 9.556  ; 9.556  ; 9.556  ;
; iSW[3]     ; oHEX2_D[5]  ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; iSW[3]     ; oHEX2_D[6]  ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; iSW[3]     ; oHEX3_D[0]  ; 10.315 ; 10.315 ; 10.315 ; 10.315 ;
; iSW[3]     ; oHEX3_D[1]  ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; iSW[3]     ; oHEX3_D[2]  ; 10.626 ; 10.626 ; 10.626 ; 10.626 ;
; iSW[3]     ; oHEX3_D[3]  ; 10.469 ; 10.469 ; 10.469 ; 10.469 ;
; iSW[3]     ; oHEX3_D[4]  ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; iSW[3]     ; oHEX3_D[5]  ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; iSW[3]     ; oHEX3_D[6]  ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; iSW[3]     ; oHEX4_D[0]  ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; iSW[3]     ; oHEX4_D[1]  ; 10.102 ; 10.102 ; 10.102 ; 10.102 ;
; iSW[3]     ; oHEX4_D[2]  ; 10.215 ; 10.215 ; 10.215 ; 10.215 ;
; iSW[3]     ; oHEX4_D[3]  ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; iSW[3]     ; oHEX4_D[4]  ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; iSW[3]     ; oHEX4_D[5]  ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; iSW[3]     ; oHEX4_D[6]  ; 10.242 ; 10.242 ; 10.242 ; 10.242 ;
; iSW[3]     ; oHEX5_D[0]  ; 10.408 ; 10.408 ; 10.408 ; 10.408 ;
; iSW[3]     ; oHEX5_D[1]  ; 9.428  ; 9.428  ; 9.428  ; 9.428  ;
; iSW[3]     ; oHEX5_D[2]  ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; iSW[3]     ; oHEX5_D[3]  ; 10.600 ; 10.600 ; 10.600 ; 10.600 ;
; iSW[3]     ; oHEX5_D[4]  ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; iSW[3]     ; oHEX5_D[5]  ; 10.871 ; 10.871 ; 10.871 ; 10.871 ;
; iSW[3]     ; oHEX5_D[6]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; iSW[3]     ; oHEX6_D[0]  ; 10.774 ; 10.774 ; 10.774 ; 10.774 ;
; iSW[3]     ; oHEX6_D[1]  ; 10.636 ; 10.636 ; 10.636 ; 10.636 ;
; iSW[3]     ; oHEX6_D[2]  ; 10.759 ; 10.759 ; 10.759 ; 10.759 ;
; iSW[3]     ; oHEX6_D[3]  ; 10.879 ; 10.879 ; 10.879 ; 10.879 ;
; iSW[3]     ; oHEX6_D[4]  ; 10.808 ; 10.808 ; 10.808 ; 10.808 ;
; iSW[3]     ; oHEX6_D[5]  ; 10.795 ; 10.795 ; 10.795 ; 10.795 ;
; iSW[3]     ; oHEX6_D[6]  ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; iSW[3]     ; oHEX7_D[0]  ; 10.311 ; 10.311 ; 10.311 ; 10.311 ;
; iSW[3]     ; oHEX7_D[1]  ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; iSW[3]     ; oHEX7_D[2]  ; 10.475 ; 10.475 ; 10.475 ; 10.475 ;
; iSW[3]     ; oHEX7_D[3]  ; 10.458 ; 10.458 ; 10.458 ; 10.458 ;
; iSW[3]     ; oHEX7_D[4]  ; 10.337 ; 10.337 ; 10.337 ; 10.337 ;
; iSW[3]     ; oHEX7_D[5]  ; 10.620 ; 10.620 ; 10.620 ; 10.620 ;
; iSW[3]     ; oHEX7_D[6]  ; 10.469 ; 10.469 ; 10.469 ; 10.469 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[0]     ; oHEX0_D[0]  ; 9.134 ; 9.134 ; 9.134 ; 9.134 ;
; iSW[0]     ; oHEX0_D[1]  ; 9.924 ; 9.924 ; 9.924 ; 9.924 ;
; iSW[0]     ; oHEX0_D[2]  ; 9.029 ; 9.029 ; 9.029 ; 9.029 ;
; iSW[0]     ; oHEX0_D[3]  ; 9.211 ; 9.211 ; 9.211 ; 9.211 ;
; iSW[0]     ; oHEX0_D[4]  ; 9.329 ; 9.329 ; 9.329 ; 9.329 ;
; iSW[0]     ; oHEX0_D[5]  ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; iSW[0]     ; oHEX0_D[6]  ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; iSW[0]     ; oHEX1_D[0]  ; 8.380 ; 8.380 ; 8.380 ; 8.380 ;
; iSW[0]     ; oHEX1_D[1]  ; 8.036 ; 8.036 ; 8.036 ; 8.036 ;
; iSW[0]     ; oHEX1_D[2]  ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; iSW[0]     ; oHEX1_D[3]  ; 7.949 ; 7.949 ; 7.949 ; 7.949 ;
; iSW[0]     ; oHEX1_D[4]  ; 7.814 ; 7.814 ; 7.814 ; 7.814 ;
; iSW[0]     ; oHEX1_D[5]  ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; iSW[0]     ; oHEX1_D[6]  ; 7.809 ; 7.809 ; 7.809 ; 7.809 ;
; iSW[0]     ; oHEX2_D[0]  ; 9.450 ; 9.450 ; 9.450 ; 9.450 ;
; iSW[0]     ; oHEX2_D[1]  ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
; iSW[0]     ; oHEX2_D[2]  ; 9.206 ; 9.206 ; 9.206 ; 9.206 ;
; iSW[0]     ; oHEX2_D[3]  ; 9.445 ; 9.445 ; 9.445 ; 9.445 ;
; iSW[0]     ; oHEX2_D[4]  ; 7.857 ; 7.857 ; 7.857 ; 7.857 ;
; iSW[0]     ; oHEX2_D[5]  ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; iSW[0]     ; oHEX2_D[6]  ; 7.968 ; 7.968 ; 7.968 ; 7.968 ;
; iSW[0]     ; oHEX3_D[0]  ; 7.808 ; 7.808 ; 7.808 ; 7.808 ;
; iSW[0]     ; oHEX3_D[1]  ; 7.941 ; 7.941 ; 7.941 ; 7.941 ;
; iSW[0]     ; oHEX3_D[2]  ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; iSW[0]     ; oHEX3_D[3]  ; 7.946 ; 7.946 ; 7.946 ; 7.946 ;
; iSW[0]     ; oHEX3_D[4]  ; 8.246 ; 8.613 ; 8.613 ; 8.246 ;
; iSW[0]     ; oHEX3_D[5]  ; 8.086 ; 8.086 ; 8.086 ; 8.086 ;
; iSW[0]     ; oHEX3_D[6]  ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; iSW[0]     ; oHEX4_D[0]  ; 8.310 ; 8.310 ; 8.310 ; 8.310 ;
; iSW[0]     ; oHEX4_D[1]  ; 8.309 ; 8.309 ; 8.309 ; 8.309 ;
; iSW[0]     ; oHEX4_D[2]  ; 8.430 ; 8.656 ; 8.656 ; 8.430 ;
; iSW[0]     ; oHEX4_D[3]  ; 8.436 ; 8.436 ; 8.436 ; 8.436 ;
; iSW[0]     ; oHEX4_D[4]  ; 8.675 ; 8.449 ; 8.449 ; 8.675 ;
; iSW[0]     ; oHEX4_D[5]  ; 8.698 ; 8.472 ; 8.472 ; 8.698 ;
; iSW[0]     ; oHEX4_D[6]  ; 8.458 ; 8.458 ; 8.458 ; 8.458 ;
; iSW[0]     ; oHEX5_D[0]  ; 9.044 ; 9.044 ; 9.044 ; 9.044 ;
; iSW[0]     ; oHEX5_D[1]  ; 8.108 ; 8.071 ; 8.071 ; 8.108 ;
; iSW[0]     ; oHEX5_D[2]  ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; iSW[0]     ; oHEX5_D[3]  ; 9.239 ; 9.239 ; 9.239 ; 9.239 ;
; iSW[0]     ; oHEX5_D[4]  ; 8.405 ; 8.405 ; 8.405 ; 8.405 ;
; iSW[0]     ; oHEX5_D[5]  ; 9.508 ; 9.508 ; 9.508 ; 9.508 ;
; iSW[0]     ; oHEX5_D[6]  ; 8.863 ; 8.863 ; 8.863 ; 8.863 ;
; iSW[0]     ; oHEX6_D[0]  ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; iSW[0]     ; oHEX6_D[1]  ; 8.673 ; 8.673 ; 8.673 ; 8.673 ;
; iSW[0]     ; oHEX6_D[2]  ; 8.815 ; 8.867 ; 8.867 ; 8.815 ;
; iSW[0]     ; oHEX6_D[3]  ; 8.933 ; 8.933 ; 8.933 ; 8.933 ;
; iSW[0]     ; oHEX6_D[4]  ; 8.902 ; 8.850 ; 8.850 ; 8.902 ;
; iSW[0]     ; oHEX6_D[5]  ; 8.901 ; 8.849 ; 8.849 ; 8.901 ;
; iSW[0]     ; oHEX6_D[6]  ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; iSW[0]     ; oHEX7_D[0]  ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; iSW[0]     ; oHEX7_D[1]  ; 8.062 ; 8.062 ; 8.062 ; 8.062 ;
; iSW[0]     ; oHEX7_D[2]  ; 8.064 ; 8.641 ; 8.641 ; 8.064 ;
; iSW[0]     ; oHEX7_D[3]  ; 8.050 ; 8.050 ; 8.050 ; 8.050 ;
; iSW[0]     ; oHEX7_D[4]  ; 8.510 ; 7.933 ; 7.933 ; 8.510 ;
; iSW[0]     ; oHEX7_D[5]  ; 8.785 ; 8.208 ; 8.208 ; 8.785 ;
; iSW[0]     ; oHEX7_D[6]  ; 8.060 ; 8.060 ; 8.060 ; 8.060 ;
; iSW[1]     ; oHEX0_D[0]  ; 8.786 ; 8.786 ; 8.786 ; 8.786 ;
; iSW[1]     ; oHEX0_D[1]  ; 9.575 ; 9.575 ; 9.575 ; 9.575 ;
; iSW[1]     ; oHEX0_D[2]  ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; iSW[1]     ; oHEX0_D[3]  ; 8.860 ; 8.860 ; 8.860 ; 8.860 ;
; iSW[1]     ; oHEX0_D[4]  ; 8.981 ; 8.981 ; 8.981 ; 8.981 ;
; iSW[1]     ; oHEX0_D[5]  ; 8.537 ; 8.537 ; 8.537 ; 8.537 ;
; iSW[1]     ; oHEX0_D[6]  ; 8.067 ; 8.067 ; 8.067 ; 8.067 ;
; iSW[1]     ; oHEX1_D[0]  ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; iSW[1]     ; oHEX1_D[1]  ; 7.985 ; 7.985 ; 7.985 ; 7.985 ;
; iSW[1]     ; oHEX1_D[2]  ; 7.878 ; 7.878 ; 7.878 ; 7.878 ;
; iSW[1]     ; oHEX1_D[3]  ; 7.898 ; 7.898 ; 7.898 ; 7.898 ;
; iSW[1]     ; oHEX1_D[4]  ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; iSW[1]     ; oHEX1_D[5]  ; 7.878 ; 7.878 ; 7.878 ; 7.878 ;
; iSW[1]     ; oHEX1_D[6]  ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; iSW[1]     ; oHEX2_D[0]  ; 9.531 ; 9.531 ; 9.531 ; 9.531 ;
; iSW[1]     ; oHEX2_D[1]  ; 9.462 ; 9.462 ; 9.462 ; 9.462 ;
; iSW[1]     ; oHEX2_D[2]  ; 9.287 ; 9.287 ; 9.287 ; 9.287 ;
; iSW[1]     ; oHEX2_D[3]  ; 9.526 ; 9.526 ; 9.526 ; 9.526 ;
; iSW[1]     ; oHEX2_D[4]  ; 7.938 ; 7.938 ; 7.938 ; 7.938 ;
; iSW[1]     ; oHEX2_D[5]  ; 7.939 ; 7.939 ; 7.939 ; 7.939 ;
; iSW[1]     ; oHEX2_D[6]  ; 8.049 ; 8.049 ; 8.049 ; 8.049 ;
; iSW[1]     ; oHEX3_D[0]  ; 8.619 ; 8.619 ; 8.619 ; 8.619 ;
; iSW[1]     ; oHEX3_D[1]  ; 8.767 ; 8.767 ; 8.767 ; 8.767 ;
; iSW[1]     ; oHEX3_D[2]  ; 8.930 ; 8.930 ; 8.930 ; 8.930 ;
; iSW[1]     ; oHEX3_D[3]  ; 8.776 ; 8.776 ; 8.776 ; 8.776 ;
; iSW[1]     ; oHEX3_D[4]  ; 9.070 ; 9.070 ; 9.070 ; 9.070 ;
; iSW[1]     ; oHEX3_D[5]  ; 8.900 ; 8.900 ; 8.900 ; 8.900 ;
; iSW[1]     ; oHEX3_D[6]  ; 8.913 ; 8.913 ; 8.913 ; 8.913 ;
; iSW[1]     ; oHEX4_D[0]  ; 8.623 ; 8.623 ; 8.623 ; 8.623 ;
; iSW[1]     ; oHEX4_D[1]  ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; iSW[1]     ; oHEX4_D[2]  ; 8.743 ; 8.743 ; 8.743 ; 8.743 ;
; iSW[1]     ; oHEX4_D[3]  ; 8.749 ; 8.749 ; 8.749 ; 8.749 ;
; iSW[1]     ; oHEX4_D[4]  ; 8.762 ; 8.762 ; 8.762 ; 8.762 ;
; iSW[1]     ; oHEX4_D[5]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; iSW[1]     ; oHEX4_D[6]  ; 8.771 ; 8.771 ; 8.771 ; 8.771 ;
; iSW[1]     ; oHEX5_D[0]  ; 9.512 ; 9.512 ; 9.512 ; 9.512 ;
; iSW[1]     ; oHEX5_D[1]  ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; iSW[1]     ; oHEX5_D[2]  ; 8.881 ; 8.881 ; 8.881 ; 8.881 ;
; iSW[1]     ; oHEX5_D[3]  ; 9.711 ; 9.711 ; 9.711 ; 9.711 ;
; iSW[1]     ; oHEX5_D[4]  ; 8.877 ; 8.877 ; 8.877 ; 8.877 ;
; iSW[1]     ; oHEX5_D[5]  ; 9.983 ; 9.983 ; 9.983 ; 9.983 ;
; iSW[1]     ; oHEX5_D[6]  ; 9.335 ; 9.335 ; 9.335 ; 9.335 ;
; iSW[1]     ; oHEX6_D[0]  ; 9.358 ; 9.358 ; 9.358 ; 9.358 ;
; iSW[1]     ; oHEX6_D[1]  ; 9.201 ; 9.201 ; 9.201 ; 9.201 ;
; iSW[1]     ; oHEX6_D[2]  ; 9.343 ; 9.343 ; 9.343 ; 9.343 ;
; iSW[1]     ; oHEX6_D[3]  ; 9.461 ; 9.461 ; 9.461 ; 9.461 ;
; iSW[1]     ; oHEX6_D[4]  ; 9.378 ; 9.378 ; 9.378 ; 9.378 ;
; iSW[1]     ; oHEX6_D[5]  ; 9.377 ; 9.377 ; 9.377 ; 9.377 ;
; iSW[1]     ; oHEX6_D[6]  ; 9.377 ; 9.377 ; 9.377 ; 9.377 ;
; iSW[1]     ; oHEX7_D[0]  ; 8.189 ; 8.189 ; 8.189 ; 8.189 ;
; iSW[1]     ; oHEX7_D[1]  ; 8.338 ; 8.338 ; 8.338 ; 8.338 ;
; iSW[1]     ; oHEX7_D[2]  ; 8.340 ; 8.340 ; 8.340 ; 8.340 ;
; iSW[1]     ; oHEX7_D[3]  ; 8.326 ; 8.326 ; 8.326 ; 8.326 ;
; iSW[1]     ; oHEX7_D[4]  ; 8.209 ; 8.209 ; 8.209 ; 8.209 ;
; iSW[1]     ; oHEX7_D[5]  ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; iSW[1]     ; oHEX7_D[6]  ; 8.336 ; 8.336 ; 8.336 ; 8.336 ;
; iSW[2]     ; oHEX0_D[0]  ; 8.866 ; 8.866 ; 8.866 ; 8.866 ;
; iSW[2]     ; oHEX0_D[1]  ; 9.655 ; 9.655 ; 9.655 ; 9.655 ;
; iSW[2]     ; oHEX0_D[2]  ; 8.759 ; 8.759 ; 8.759 ; 8.759 ;
; iSW[2]     ; oHEX0_D[3]  ; 8.940 ; 8.940 ; 8.940 ; 8.940 ;
; iSW[2]     ; oHEX0_D[4]  ; 9.061 ; 9.061 ; 9.061 ; 9.061 ;
; iSW[2]     ; oHEX0_D[5]  ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; iSW[2]     ; oHEX0_D[6]  ; 8.147 ; 8.147 ; 8.147 ; 8.147 ;
; iSW[2]     ; oHEX1_D[0]  ; 9.325 ; 9.325 ; 9.325 ; 9.325 ;
; iSW[2]     ; oHEX1_D[1]  ; 8.987 ; 8.987 ; 8.987 ; 8.987 ;
; iSW[2]     ; oHEX1_D[2]  ; 8.882 ; 8.882 ; 8.882 ; 8.882 ;
; iSW[2]     ; oHEX1_D[3]  ; 8.899 ; 8.899 ; 8.899 ; 8.899 ;
; iSW[2]     ; oHEX1_D[4]  ; 8.756 ; 8.756 ; 8.756 ; 8.756 ;
; iSW[2]     ; oHEX1_D[5]  ; 8.873 ; 8.873 ; 8.873 ; 8.873 ;
; iSW[2]     ; oHEX1_D[6]  ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; iSW[2]     ; oHEX2_D[0]  ; 9.657 ; 9.657 ; 9.657 ; 9.657 ;
; iSW[2]     ; oHEX2_D[1]  ; 9.589 ; 9.589 ; 9.589 ; 9.589 ;
; iSW[2]     ; oHEX2_D[2]  ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; iSW[2]     ; oHEX2_D[3]  ; 9.652 ; 9.652 ; 9.652 ; 9.652 ;
; iSW[2]     ; oHEX2_D[4]  ; 8.069 ; 8.069 ; 8.069 ; 8.069 ;
; iSW[2]     ; oHEX2_D[5]  ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; iSW[2]     ; oHEX2_D[6]  ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; iSW[2]     ; oHEX3_D[0]  ; 8.320 ; 8.320 ; 8.320 ; 8.320 ;
; iSW[2]     ; oHEX3_D[1]  ; 8.453 ; 8.453 ; 8.453 ; 8.453 ;
; iSW[2]     ; oHEX3_D[2]  ; 8.619 ; 8.619 ; 8.619 ; 8.619 ;
; iSW[2]     ; oHEX3_D[3]  ; 8.458 ; 8.458 ; 8.458 ; 8.458 ;
; iSW[2]     ; oHEX3_D[4]  ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; iSW[2]     ; oHEX3_D[5]  ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; iSW[2]     ; oHEX3_D[6]  ; 8.596 ; 8.596 ; 8.596 ; 8.596 ;
; iSW[2]     ; oHEX4_D[0]  ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; iSW[2]     ; oHEX4_D[1]  ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; iSW[2]     ; oHEX4_D[2]  ; 8.777 ; 8.777 ; 8.777 ; 8.777 ;
; iSW[2]     ; oHEX4_D[3]  ; 8.783 ; 8.783 ; 8.783 ; 8.783 ;
; iSW[2]     ; oHEX4_D[4]  ; 8.796 ; 8.796 ; 8.796 ; 8.796 ;
; iSW[2]     ; oHEX4_D[5]  ; 8.819 ; 8.819 ; 8.819 ; 8.819 ;
; iSW[2]     ; oHEX4_D[6]  ; 8.805 ; 8.805 ; 8.805 ; 8.805 ;
; iSW[2]     ; oHEX5_D[0]  ; 9.378 ; 9.378 ; 9.378 ; 9.378 ;
; iSW[2]     ; oHEX5_D[1]  ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; iSW[2]     ; oHEX5_D[2]  ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; iSW[2]     ; oHEX5_D[3]  ; 9.577 ; 9.577 ; 9.577 ; 9.577 ;
; iSW[2]     ; oHEX5_D[4]  ; 8.743 ; 8.743 ; 8.743 ; 8.743 ;
; iSW[2]     ; oHEX5_D[5]  ; 9.849 ; 9.849 ; 9.849 ; 9.849 ;
; iSW[2]     ; oHEX5_D[6]  ; 9.201 ; 9.201 ; 9.201 ; 9.201 ;
; iSW[2]     ; oHEX6_D[0]  ; 9.027 ; 9.027 ; 9.027 ; 9.027 ;
; iSW[2]     ; oHEX6_D[1]  ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; iSW[2]     ; oHEX6_D[2]  ; 9.012 ; 9.012 ; 9.012 ; 9.012 ;
; iSW[2]     ; oHEX6_D[3]  ; 9.130 ; 9.130 ; 9.130 ; 9.130 ;
; iSW[2]     ; oHEX6_D[4]  ; 9.047 ; 9.047 ; 9.047 ; 9.047 ;
; iSW[2]     ; oHEX6_D[5]  ; 9.046 ; 9.046 ; 9.046 ; 9.046 ;
; iSW[2]     ; oHEX6_D[6]  ; 9.046 ; 9.046 ; 9.046 ; 9.046 ;
; iSW[2]     ; oHEX7_D[0]  ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; iSW[2]     ; oHEX7_D[1]  ; 8.796 ; 8.796 ; 8.796 ; 8.796 ;
; iSW[2]     ; oHEX7_D[2]  ; 8.797 ; 8.797 ; 8.797 ; 8.797 ;
; iSW[2]     ; oHEX7_D[3]  ; 8.783 ; 8.783 ; 8.783 ; 8.783 ;
; iSW[2]     ; oHEX7_D[4]  ; 8.663 ; 8.663 ; 8.663 ; 8.663 ;
; iSW[2]     ; oHEX7_D[5]  ; 8.942 ; 8.942 ; 8.942 ; 8.942 ;
; iSW[2]     ; oHEX7_D[6]  ; 8.791 ; 8.791 ; 8.791 ; 8.791 ;
; iSW[3]     ; oHEX0_D[0]  ; 7.974 ; 7.974 ; 7.974 ; 7.974 ;
; iSW[3]     ; oHEX0_D[1]  ; 8.763 ; 8.763 ; 8.763 ; 8.763 ;
; iSW[3]     ; oHEX0_D[2]  ; 7.867 ; 7.867 ; 7.867 ; 7.867 ;
; iSW[3]     ; oHEX0_D[3]  ; 8.048 ; 8.048 ; 8.048 ; 8.048 ;
; iSW[3]     ; oHEX0_D[4]  ; 8.169 ; 8.169 ; 8.169 ; 8.169 ;
; iSW[3]     ; oHEX0_D[5]  ; 7.725 ; 7.725 ; 7.725 ; 7.725 ;
; iSW[3]     ; oHEX0_D[6]  ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; iSW[3]     ; oHEX1_D[0]  ; 7.812 ; 7.812 ; 7.812 ; 7.812 ;
; iSW[3]     ; oHEX1_D[1]  ; 7.469 ; 7.469 ; 7.469 ; 7.469 ;
; iSW[3]     ; oHEX1_D[2]  ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; iSW[3]     ; oHEX1_D[3]  ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; iSW[3]     ; oHEX1_D[4]  ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
; iSW[3]     ; oHEX1_D[5]  ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; iSW[3]     ; oHEX1_D[6]  ; 7.241 ; 7.241 ; 7.241 ; 7.241 ;
; iSW[3]     ; oHEX2_D[0]  ; 8.779 ; 8.779 ; 8.779 ; 8.779 ;
; iSW[3]     ; oHEX2_D[1]  ; 8.710 ; 8.710 ; 8.710 ; 8.710 ;
; iSW[3]     ; oHEX2_D[2]  ; 8.535 ; 8.535 ; 8.535 ; 8.535 ;
; iSW[3]     ; oHEX2_D[3]  ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; iSW[3]     ; oHEX2_D[4]  ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; iSW[3]     ; oHEX2_D[5]  ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; iSW[3]     ; oHEX2_D[6]  ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; iSW[3]     ; oHEX3_D[0]  ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; iSW[3]     ; oHEX3_D[1]  ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; iSW[3]     ; oHEX3_D[2]  ; 8.417 ; 8.417 ; 8.417 ; 8.417 ;
; iSW[3]     ; oHEX3_D[3]  ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; iSW[3]     ; oHEX3_D[4]  ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; iSW[3]     ; oHEX3_D[5]  ; 8.396 ; 8.396 ; 8.396 ; 8.396 ;
; iSW[3]     ; oHEX3_D[6]  ; 8.394 ; 8.394 ; 8.394 ; 8.394 ;
; iSW[3]     ; oHEX4_D[0]  ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; iSW[3]     ; oHEX4_D[1]  ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; iSW[3]     ; oHEX4_D[2]  ; 8.403 ; 8.403 ; 8.403 ; 8.403 ;
; iSW[3]     ; oHEX4_D[3]  ; 8.409 ; 8.409 ; 8.409 ; 8.409 ;
; iSW[3]     ; oHEX4_D[4]  ; 8.422 ; 8.422 ; 8.422 ; 8.422 ;
; iSW[3]     ; oHEX4_D[5]  ; 8.445 ; 8.445 ; 8.445 ; 8.445 ;
; iSW[3]     ; oHEX4_D[6]  ; 8.431 ; 8.431 ; 8.431 ; 8.431 ;
; iSW[3]     ; oHEX5_D[0]  ; 9.176 ; 9.176 ; 9.176 ; 9.176 ;
; iSW[3]     ; oHEX5_D[1]  ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; iSW[3]     ; oHEX5_D[2]  ; 8.545 ; 8.545 ; 8.545 ; 8.545 ;
; iSW[3]     ; oHEX5_D[3]  ; 9.375 ; 9.375 ; 9.375 ; 9.375 ;
; iSW[3]     ; oHEX5_D[4]  ; 8.541 ; 8.541 ; 8.541 ; 8.541 ;
; iSW[3]     ; oHEX5_D[5]  ; 9.647 ; 9.647 ; 9.647 ; 9.647 ;
; iSW[3]     ; oHEX5_D[6]  ; 8.999 ; 8.999 ; 8.999 ; 8.999 ;
; iSW[3]     ; oHEX6_D[0]  ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; iSW[3]     ; oHEX6_D[1]  ; 8.668 ; 8.668 ; 8.668 ; 8.668 ;
; iSW[3]     ; oHEX6_D[2]  ; 8.810 ; 8.810 ; 8.810 ; 8.810 ;
; iSW[3]     ; oHEX6_D[3]  ; 8.928 ; 8.928 ; 8.928 ; 8.928 ;
; iSW[3]     ; oHEX6_D[4]  ; 8.845 ; 8.845 ; 8.845 ; 8.845 ;
; iSW[3]     ; oHEX6_D[5]  ; 8.844 ; 8.844 ; 8.844 ; 8.844 ;
; iSW[3]     ; oHEX6_D[6]  ; 8.844 ; 8.844 ; 8.844 ; 8.844 ;
; iSW[3]     ; oHEX7_D[0]  ; 8.436 ; 8.436 ; 8.436 ; 8.436 ;
; iSW[3]     ; oHEX7_D[1]  ; 8.594 ; 8.594 ; 8.594 ; 8.594 ;
; iSW[3]     ; oHEX7_D[2]  ; 8.595 ; 8.595 ; 8.595 ; 8.595 ;
; iSW[3]     ; oHEX7_D[3]  ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; iSW[3]     ; oHEX7_D[4]  ; 8.461 ; 8.461 ; 8.461 ; 8.461 ;
; iSW[3]     ; oHEX7_D[5]  ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; iSW[3]     ; oHEX7_D[6]  ; 8.589 ; 8.589 ; 8.589 ; 8.589 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+-----------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                                           ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                ; -15.126   ; -3.175  ; N/A      ; N/A     ; -2.000              ;
;  iCLK_28                                                        ; -3.078    ; 0.214   ; N/A      ; N/A     ; -2.000              ;
;  iKEY[0]                                                        ; -15.126   ; -2.753  ; N/A      ; N/A     ; -1.222              ;
;  multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -3.426    ; -3.175  ; N/A      ; N/A     ; 0.500               ;
;  multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; -1.442    ; -2.785  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                                                 ; -7510.543 ; -85.536 ; 0.0      ; 0.0     ; -1518.602           ;
;  iCLK_28                                                        ; -130.773  ; 0.000   ; N/A      ; N/A     ; -329.380            ;
;  iKEY[0]                                                        ; -7352.322 ; -59.114 ; N/A      ; N/A     ; -1189.222           ;
;  multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; -24.786   ; -19.307 ; N/A      ; N/A     ; 0.000               ;
;  multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; -2.662    ; -7.115  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                        ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; Data Port   ; Clock Port                                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+
; oHEX0_D[*]  ; iKEY[0]                                                        ; 29.535 ; 29.535 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[0] ; iKEY[0]                                                        ; 28.014 ; 28.014 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[1] ; iKEY[0]                                                        ; 29.535 ; 29.535 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[2] ; iKEY[0]                                                        ; 28.071 ; 28.071 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[3] ; iKEY[0]                                                        ; 28.503 ; 28.503 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[4] ; iKEY[0]                                                        ; 28.405 ; 28.405 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[5] ; iKEY[0]                                                        ; 27.560 ; 27.560 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[6] ; iKEY[0]                                                        ; 26.563 ; 26.563 ; Rise       ; iKEY[0]                                                        ;
; oHEX1_D[*]  ; iKEY[0]                                                        ; 24.501 ; 24.501 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[0] ; iKEY[0]                                                        ; 24.501 ; 24.501 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[1] ; iKEY[0]                                                        ; 23.774 ; 23.774 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[2] ; iKEY[0]                                                        ; 23.536 ; 23.536 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[3] ; iKEY[0]                                                        ; 23.567 ; 23.567 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[4] ; iKEY[0]                                                        ; 23.303 ; 23.303 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[5] ; iKEY[0]                                                        ; 23.512 ; 23.512 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[6] ; iKEY[0]                                                        ; 23.289 ; 23.289 ; Rise       ; iKEY[0]                                                        ;
; oHEX2_D[*]  ; iKEY[0]                                                        ; 27.679 ; 27.679 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[0] ; iKEY[0]                                                        ; 27.679 ; 27.679 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[1] ; iKEY[0]                                                        ; 27.428 ; 27.428 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[2] ; iKEY[0]                                                        ; 26.948 ; 26.948 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[3] ; iKEY[0]                                                        ; 27.538 ; 27.538 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[4] ; iKEY[0]                                                        ; 24.183 ; 24.183 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[5] ; iKEY[0]                                                        ; 24.184 ; 24.184 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[6] ; iKEY[0]                                                        ; 24.418 ; 24.418 ; Rise       ; iKEY[0]                                                        ;
; oHEX3_D[*]  ; iKEY[0]                                                        ; 26.024 ; 26.024 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[0] ; iKEY[0]                                                        ; 25.079 ; 25.079 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[1] ; iKEY[0]                                                        ; 25.361 ; 25.361 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[2] ; iKEY[0]                                                        ; 25.720 ; 25.720 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[3] ; iKEY[0]                                                        ; 25.405 ; 25.405 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[4] ; iKEY[0]                                                        ; 26.024 ; 26.024 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[5] ; iKEY[0]                                                        ; 25.692 ; 25.692 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[6] ; iKEY[0]                                                        ; 25.707 ; 25.707 ; Rise       ; iKEY[0]                                                        ;
; oHEX4_D[*]  ; iKEY[0]                                                        ; 26.818 ; 26.818 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[0] ; iKEY[0]                                                        ; 26.501 ; 26.501 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[1] ; iKEY[0]                                                        ; 26.505 ; 26.505 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[2] ; iKEY[0]                                                        ; 26.778 ; 26.778 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[3] ; iKEY[0]                                                        ; 26.794 ; 26.794 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[4] ; iKEY[0]                                                        ; 26.803 ; 26.803 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[5] ; iKEY[0]                                                        ; 26.818 ; 26.818 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[6] ; iKEY[0]                                                        ; 26.806 ; 26.806 ; Rise       ; iKEY[0]                                                        ;
; oHEX5_D[*]  ; iKEY[0]                                                        ; 27.572 ; 27.572 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[0] ; iKEY[0]                                                        ; 26.509 ; 26.509 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[1] ; iKEY[0]                                                        ; 24.630 ; 24.630 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[2] ; iKEY[0]                                                        ; 25.486 ; 25.486 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[3] ; iKEY[0]                                                        ; 26.969 ; 26.969 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[4] ; iKEY[0]                                                        ; 25.400 ; 25.400 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[5] ; iKEY[0]                                                        ; 27.572 ; 27.572 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[6] ; iKEY[0]                                                        ; 26.276 ; 26.276 ; Rise       ; iKEY[0]                                                        ;
; oHEX6_D[*]  ; iKEY[0]                                                        ; 26.293 ; 26.293 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[0] ; iKEY[0]                                                        ; 26.039 ; 26.039 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[1] ; iKEY[0]                                                        ; 25.740 ; 25.740 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[2] ; iKEY[0]                                                        ; 26.032 ; 26.032 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[3] ; iKEY[0]                                                        ; 26.293 ; 26.293 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[4] ; iKEY[0]                                                        ; 26.080 ; 26.080 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[5] ; iKEY[0]                                                        ; 26.066 ; 26.066 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[6] ; iKEY[0]                                                        ; 26.078 ; 26.078 ; Rise       ; iKEY[0]                                                        ;
; oHEX7_D[*]  ; iKEY[0]                                                        ; 27.422 ; 27.422 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[0] ; iKEY[0]                                                        ; 26.778 ; 26.778 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[1] ; iKEY[0]                                                        ; 27.102 ; 27.102 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[2] ; iKEY[0]                                                        ; 27.107 ; 27.107 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[3] ; iKEY[0]                                                        ; 27.079 ; 27.079 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[4] ; iKEY[0]                                                        ; 26.804 ; 26.804 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[5] ; iKEY[0]                                                        ; 27.422 ; 27.422 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[6] ; iKEY[0]                                                        ; 27.091 ; 27.091 ; Rise       ; iKEY[0]                                                        ;
; oLEDG[*]    ; iKEY[0]                                                        ; 9.974  ; 9.974  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[0]   ; iKEY[0]                                                        ; 9.974  ; 9.974  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[1]   ; iKEY[0]                                                        ; 9.295  ; 9.295  ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[3]   ; iKEY[0]                                                        ; 9.013  ; 9.013  ; Rise       ; iKEY[0]                                                        ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 30.376 ; 30.376 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.855 ; 28.855 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 30.376 ; 30.376 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.912 ; 28.912 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 29.344 ; 29.344 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 29.246 ; 29.246 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.401 ; 28.401 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.404 ; 27.404 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.342 ; 25.342 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.342 ; 25.342 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.615 ; 24.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.377 ; 24.377 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.408 ; 24.408 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.144 ; 24.144 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.353 ; 24.353 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 24.130 ; 24.130 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.778 ; 28.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.778 ; 28.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.527 ; 28.527 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.047 ; 28.047 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.637 ; 28.637 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.282 ; 25.282 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.283 ; 25.283 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.517 ; 25.517 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.487 ; 26.487 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.542 ; 25.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.824 ; 25.824 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.183 ; 26.183 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.868 ; 25.868 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.487 ; 26.487 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.155 ; 26.155 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.170 ; 26.170 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.954 ; 26.954 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.637 ; 26.637 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.641 ; 26.641 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.914 ; 26.914 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.930 ; 26.930 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.939 ; 26.939 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.954 ; 26.954 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.942 ; 26.942 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.925 ; 28.925 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.862 ; 27.862 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 25.983 ; 25.983 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.839 ; 26.839 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.322 ; 28.322 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.753 ; 26.753 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.925 ; 28.925 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.629 ; 27.629 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.842 ; 26.842 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.588 ; 26.588 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.289 ; 26.289 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.581 ; 26.581 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.842 ; 26.842 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.629 ; 26.629 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.615 ; 26.615 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 26.627 ; 26.627 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.023 ; 28.023 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.379 ; 27.379 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.703 ; 27.703 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.708 ; 27.708 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.680 ; 27.680 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.405 ; 27.405 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 28.023 ; 28.023 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 27.692 ; 27.692 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.902  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.902  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.390 ; 13.390 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[1]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.945  ; 6.945  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.759 ; 10.759 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[3]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.390 ; 13.390 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[4]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 13.317 ; 13.317 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[5]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.771 ; 11.771 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[6]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.156 ; 11.156 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[7]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.795 ; 11.795 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[8]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.278 ; 11.278 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[9]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 9.981  ; 9.981  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[10]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.182 ; 10.182 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[12]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.030 ; 10.030 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[13]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.531 ; 11.531 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[14]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 9.945  ; 9.945  ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[15]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11.246 ; 11.246 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[16]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.935 ; 10.935 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[17]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 10.442 ; 10.442 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 5.902  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;        ; 5.902  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 28.542 ; 28.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.021 ; 27.021 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 28.542 ; 28.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.078 ; 27.078 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.510 ; 27.510 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.412 ; 27.412 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.567 ; 26.567 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.570 ; 25.570 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.508 ; 23.508 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.508 ; 23.508 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.781 ; 22.781 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.543 ; 22.543 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.574 ; 22.574 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.310 ; 22.310 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.519 ; 22.519 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.296 ; 22.296 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.479 ; 26.479 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.479 ; 26.479 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.228 ; 26.228 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.748 ; 25.748 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.338 ; 26.338 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.983 ; 22.983 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 22.984 ; 22.984 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.218 ; 23.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.807 ; 24.807 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 23.862 ; 23.862 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.144 ; 24.144 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.503 ; 24.503 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.188 ; 24.188 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.807 ; 24.807 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.475 ; 24.475 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.490 ; 24.490 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.601 ; 25.601 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.284 ; 25.284 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.288 ; 25.288 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.561 ; 25.561 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.577 ; 25.577 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.586 ; 25.586 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.601 ; 25.601 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.589 ; 25.589 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.357 ; 27.357 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.294 ; 26.294 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.415 ; 24.415 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.271 ; 25.271 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.754 ; 26.754 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.185 ; 25.185 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 27.357 ; 27.357 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 26.061 ; 26.061 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.076 ; 25.076 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.822 ; 24.822 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.523 ; 24.523 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.815 ; 24.815 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.076 ; 25.076 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.863 ; 24.863 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.849 ; 24.849 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.861 ; 24.861 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.402 ; 25.402 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.757 ; 24.757 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.084 ; 25.084 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.087 ; 25.087 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.060 ; 25.060 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 24.785 ; 24.785 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.402 ; 25.402 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 25.071 ; 25.071 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.967  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.967  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.484  ;        ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.585 ; 15.585 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.064 ; 14.064 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.585 ; 15.585 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.122 ; 14.122 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.553 ; 14.553 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.457 ; 14.457 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.612 ; 13.612 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.615 ; 12.615 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.141 ; 13.141 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.141 ; 13.141 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.445 ; 12.445 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.206 ; 12.206 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.233 ; 12.233 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.942 ; 11.942 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.205 ; 12.205 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.960 ; 11.960 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.614 ; 15.614 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.614 ; 15.614 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.351 ; 15.351 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.889 ; 14.889 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.475 ; 15.475 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.105 ; 12.105 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.105 ; 12.105 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.346 ; 12.346 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.775 ; 14.775 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.830 ; 13.830 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.112 ; 14.112 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.471 ; 14.471 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.156 ; 14.156 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.775 ; 14.775 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.443 ; 14.443 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.458 ; 14.458 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.169 ; 15.169 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.852 ; 14.852 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.856 ; 14.856 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.129 ; 15.129 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.145 ; 15.145 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.154 ; 15.154 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.169 ; 15.169 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.157 ; 15.157 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.837 ; 14.837 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.774 ; 13.774 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 11.895 ; 11.895 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.751 ; 12.751 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.234 ; 14.234 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 12.665 ; 12.665 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.837 ; 14.837 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13.541 ; 13.541 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.755 ; 14.755 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.501 ; 14.501 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.202 ; 14.202 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.494 ; 14.494 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.755 ; 14.755 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.542 ; 14.542 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.528 ; 14.528 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.540 ; 14.540 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.220 ; 15.220 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.575 ; 14.575 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.902 ; 14.902 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.905 ; 14.905 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.878 ; 14.878 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.603 ; 14.603 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 15.220 ; 15.220 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 14.889 ; 14.889 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.967  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.967  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;        ; 5.484  ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
+-------------+----------------------------------------------------------------+--------+--------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                              ;
+-------------+----------------------------------------------------------------+-------+-------+------------+----------------------------------------------------------------+
; Data Port   ; Clock Port                                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                ;
+-------------+----------------------------------------------------------------+-------+-------+------------+----------------------------------------------------------------+
; oHEX0_D[*]  ; iKEY[0]                                                        ; 6.041 ; 6.041 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[0] ; iKEY[0]                                                        ; 6.760 ; 6.760 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[1] ; iKEY[0]                                                        ; 7.549 ; 7.549 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[2] ; iKEY[0]                                                        ; 6.653 ; 6.653 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[3] ; iKEY[0]                                                        ; 6.834 ; 6.834 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[4] ; iKEY[0]                                                        ; 6.955 ; 6.955 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[5] ; iKEY[0]                                                        ; 6.511 ; 6.511 ; Rise       ; iKEY[0]                                                        ;
;  oHEX0_D[6] ; iKEY[0]                                                        ; 6.041 ; 6.041 ; Rise       ; iKEY[0]                                                        ;
; oHEX1_D[*]  ; iKEY[0]                                                        ; 5.819 ; 5.819 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[0] ; iKEY[0]                                                        ; 6.385 ; 6.385 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[1] ; iKEY[0]                                                        ; 6.044 ; 6.044 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[2] ; iKEY[0]                                                        ; 5.948 ; 5.948 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[3] ; iKEY[0]                                                        ; 5.962 ; 5.962 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[4] ; iKEY[0]                                                        ; 5.826 ; 5.826 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[5] ; iKEY[0]                                                        ; 5.942 ; 5.942 ; Rise       ; iKEY[0]                                                        ;
;  oHEX1_D[6] ; iKEY[0]                                                        ; 5.819 ; 5.819 ; Rise       ; iKEY[0]                                                        ;
; oHEX2_D[*]  ; iKEY[0]                                                        ; 5.986 ; 5.986 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[0] ; iKEY[0]                                                        ; 7.574 ; 7.574 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[1] ; iKEY[0]                                                        ; 7.506 ; 7.506 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[2] ; iKEY[0]                                                        ; 7.328 ; 7.328 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[3] ; iKEY[0]                                                        ; 7.569 ; 7.569 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[4] ; iKEY[0]                                                        ; 5.986 ; 5.986 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[5] ; iKEY[0]                                                        ; 5.987 ; 5.987 ; Rise       ; iKEY[0]                                                        ;
;  oHEX2_D[6] ; iKEY[0]                                                        ; 6.096 ; 6.096 ; Rise       ; iKEY[0]                                                        ;
; oHEX3_D[*]  ; iKEY[0]                                                        ; 5.935 ; 5.935 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[0] ; iKEY[0]                                                        ; 5.935 ; 5.935 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[1] ; iKEY[0]                                                        ; 6.068 ; 6.068 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[2] ; iKEY[0]                                                        ; 6.234 ; 6.234 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[3] ; iKEY[0]                                                        ; 6.073 ; 6.073 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[4] ; iKEY[0]                                                        ; 6.373 ; 6.373 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[5] ; iKEY[0]                                                        ; 6.213 ; 6.213 ; Rise       ; iKEY[0]                                                        ;
;  oHEX3_D[6] ; iKEY[0]                                                        ; 6.211 ; 6.211 ; Rise       ; iKEY[0]                                                        ;
; oHEX4_D[*]  ; iKEY[0]                                                        ; 5.774 ; 5.774 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[0] ; iKEY[0]                                                        ; 5.775 ; 5.775 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[1] ; iKEY[0]                                                        ; 5.774 ; 5.774 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[2] ; iKEY[0]                                                        ; 5.895 ; 5.895 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[3] ; iKEY[0]                                                        ; 5.901 ; 5.901 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[4] ; iKEY[0]                                                        ; 5.914 ; 5.914 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[5] ; iKEY[0]                                                        ; 5.937 ; 5.937 ; Rise       ; iKEY[0]                                                        ;
;  oHEX4_D[6] ; iKEY[0]                                                        ; 5.923 ; 5.923 ; Rise       ; iKEY[0]                                                        ;
; oHEX5_D[*]  ; iKEY[0]                                                        ; 6.290 ; 6.290 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[0] ; iKEY[0]                                                        ; 7.262 ; 7.262 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[1] ; iKEY[0]                                                        ; 6.290 ; 6.290 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[2] ; iKEY[0]                                                        ; 6.631 ; 6.631 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[3] ; iKEY[0]                                                        ; 7.461 ; 7.461 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[4] ; iKEY[0]                                                        ; 6.627 ; 6.627 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[5] ; iKEY[0]                                                        ; 7.733 ; 7.733 ; Rise       ; iKEY[0]                                                        ;
;  oHEX5_D[6] ; iKEY[0]                                                        ; 7.085 ; 7.085 ; Rise       ; iKEY[0]                                                        ;
; oHEX6_D[*]  ; iKEY[0]                                                        ; 6.543 ; 6.543 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[0] ; iKEY[0]                                                        ; 6.700 ; 6.700 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[1] ; iKEY[0]                                                        ; 6.543 ; 6.543 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[2] ; iKEY[0]                                                        ; 6.685 ; 6.685 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[3] ; iKEY[0]                                                        ; 6.803 ; 6.803 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[4] ; iKEY[0]                                                        ; 6.720 ; 6.720 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[5] ; iKEY[0]                                                        ; 6.719 ; 6.719 ; Rise       ; iKEY[0]                                                        ;
;  oHEX6_D[6] ; iKEY[0]                                                        ; 6.719 ; 6.719 ; Rise       ; iKEY[0]                                                        ;
; oHEX7_D[*]  ; iKEY[0]                                                        ; 6.176 ; 6.176 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[0] ; iKEY[0]                                                        ; 6.176 ; 6.176 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[1] ; iKEY[0]                                                        ; 6.325 ; 6.325 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[2] ; iKEY[0]                                                        ; 6.327 ; 6.327 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[3] ; iKEY[0]                                                        ; 6.313 ; 6.313 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[4] ; iKEY[0]                                                        ; 6.196 ; 6.196 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[5] ; iKEY[0]                                                        ; 6.471 ; 6.471 ; Rise       ; iKEY[0]                                                        ;
;  oHEX7_D[6] ; iKEY[0]                                                        ; 6.323 ; 6.323 ; Rise       ; iKEY[0]                                                        ;
; oLEDG[*]    ; iKEY[0]                                                        ; 4.635 ; 4.635 ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[0]   ; iKEY[0]                                                        ; 5.274 ; 5.274 ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[1]   ; iKEY[0]                                                        ; 4.856 ; 4.856 ; Rise       ; iKEY[0]                                                        ;
;  oLEDG[3]   ; iKEY[0]                                                        ; 4.635 ; 4.635 ; Rise       ; iKEY[0]                                                        ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.349 ; 7.349 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.068 ; 8.068 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.857 ; 8.857 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.961 ; 7.961 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.142 ; 8.142 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.263 ; 8.263 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.819 ; 7.819 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.349 ; 7.349 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.658 ; 6.658 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.229 ; 7.229 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.885 ; 6.885 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.778 ; 6.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.798 ; 6.798 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.663 ; 6.663 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.778 ; 6.778 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.658 ; 6.658 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.655 ; 6.655 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.243 ; 8.243 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.175 ; 8.175 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.997 ; 7.997 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.238 ; 8.238 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.655 ; 6.655 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.656 ; 6.656 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.765 ; 6.765 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.711 ; 6.711 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.711 ; 6.711 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.844 ; 6.844 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.010 ; 7.010 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.849 ; 6.849 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.149 ; 7.149 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.989 ; 6.989 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.987 ; 6.987 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.046 ; 7.046 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.047 ; 7.047 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.046 ; 7.046 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.167 ; 7.167 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.173 ; 7.173 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.186 ; 7.186 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.209 ; 7.209 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.195 ; 7.195 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.872 ; 6.872 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.856 ; 7.856 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.872 ; 6.872 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.217 ; 7.217 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.048 ; 8.048 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.209 ; 7.209 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 8.319 ; 8.319 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.667 ; 7.667 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.265 ; 7.265 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.422 ; 7.422 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.265 ; 7.265 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.407 ; 7.407 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.525 ; 7.525 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.442 ; 7.442 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.441 ; 7.441 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.441 ; 7.441 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.218 ; 7.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.218 ; 7.218 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.380 ; 7.380 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.381 ; 7.381 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.365 ; 7.365 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.245 ; 7.245 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.525 ; 7.525 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.376 ; 7.376 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.079 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.079 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.561 ; 3.561 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[1]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 3.561 ; 3.561 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.785 ; 5.785 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[3]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.875 ; 6.875 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[4]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 7.051 ; 7.051 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[5]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.208 ; 6.208 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[6]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.952 ; 5.952 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[7]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.224 ; 6.224 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[8]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.998 ; 5.998 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[9]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.314 ; 5.314 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[10]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.410 ; 5.410 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[12]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.345 ; 5.345 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[13]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 6.056 ; 6.056 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[14]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.314 ; 5.314 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[15]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.997 ; 5.997 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[16]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.752 ; 5.752 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDR[17]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 5.550 ; 5.550 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oLEDG[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;       ; 3.079 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
;  oLEDG[2]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;       ; 3.079 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.808 ; 5.808 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.597 ; 6.597 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.701 ; 5.701 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.882 ; 5.882 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.003 ; 6.003 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.559 ; 5.559 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.621 ; 5.621 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.278 ; 5.278 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.167 ; 5.167 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.184 ; 5.184 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.158 ; 5.158 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.050 ; 5.050 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.773 ; 6.773 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.704 ; 6.704 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.529 ; 6.529 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.768 ; 6.768 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.181 ; 5.181 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.291 ; 5.291 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.343 ; 5.343 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.509 ; 5.509 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.648 ; 5.648 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.488 ; 5.488 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.486 ; 5.486 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.677 ; 5.677 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.791 ; 5.791 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.802 ; 5.802 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.805 ; 5.805 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.826 ; 5.826 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.818 ; 5.818 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.347 ; 6.347 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.709 ; 5.709 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.542 ; 6.542 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.708 ; 5.708 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.811 ; 6.811 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.166 ; 6.166 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.549 ; 5.549 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.534 ; 5.534 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.652 ; 5.652 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.569 ; 5.569 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.360 ; 5.360 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.362 ; 5.362 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.231 ; 5.231 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.506 ; 5.506 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.358 ; 5.358 ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 2.872 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 3.159 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 2.872 ;       ; Rise       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX0_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.808 ; 5.808 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.597 ; 6.597 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.701 ; 5.701 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.882 ; 5.882 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.003 ; 6.003 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.559 ; 5.559 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX0_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.089 ; 5.089 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX1_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.621 ; 5.621 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.278 ; 5.278 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.167 ; 5.167 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.184 ; 5.184 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.041 ; 5.041 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.158 ; 5.158 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX1_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.050 ; 5.050 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX2_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.773 ; 6.773 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.704 ; 6.704 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.529 ; 6.529 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.768 ; 6.768 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.180 ; 5.180 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.181 ; 5.181 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX2_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.291 ; 5.291 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX3_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.210 ; 5.210 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.343 ; 5.343 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.509 ; 5.509 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.648 ; 5.648 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.488 ; 5.488 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX3_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.486 ; 5.486 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX4_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.675 ; 5.675 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.677 ; 5.677 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.791 ; 5.791 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.802 ; 5.802 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.805 ; 5.805 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.826 ; 5.826 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX4_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.818 ; 5.818 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX5_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.347 ; 6.347 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.374 ; 5.374 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.709 ; 5.709 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.542 ; 6.542 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.708 ; 5.708 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.811 ; 6.811 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX5_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 6.166 ; 6.166 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX6_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.549 ; 5.549 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.392 ; 5.392 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.534 ; 5.534 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.652 ; 5.652 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.569 ; 5.569 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX6_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.568 ; 5.568 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oHEX7_D[*]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[0] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.211 ; 5.211 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[1] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.360 ; 5.360 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.362 ; 5.362 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[3] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.348 ; 5.348 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[4] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.231 ; 5.231 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[5] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.506 ; 5.506 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oHEX7_D[6] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 5.358 ; 5.358 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
; oLEDR[*]    ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;       ; 2.872 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[0]   ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;       ; 3.159 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
;  oLEDR[11]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;       ; 2.872 ; Fall       ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ;
+-------------+----------------------------------------------------------------+-------+-------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[0]     ; oHEX0_D[0]  ; 21.496 ; 21.496 ; 21.496 ; 21.496 ;
; iSW[0]     ; oHEX0_D[1]  ; 23.017 ; 23.017 ; 23.017 ; 23.017 ;
; iSW[0]     ; oHEX0_D[2]  ; 21.554 ; 21.554 ; 21.554 ; 21.554 ;
; iSW[0]     ; oHEX0_D[3]  ; 21.985 ; 21.985 ; 21.985 ; 21.985 ;
; iSW[0]     ; oHEX0_D[4]  ; 21.889 ; 21.889 ; 21.889 ; 21.889 ;
; iSW[0]     ; oHEX0_D[5]  ; 21.044 ; 21.044 ; 21.044 ; 21.044 ;
; iSW[0]     ; oHEX0_D[6]  ; 20.047 ; 20.047 ; 20.047 ; 20.047 ;
; iSW[0]     ; oHEX1_D[0]  ; 21.440 ; 21.440 ; 21.440 ; 21.440 ;
; iSW[0]     ; oHEX1_D[1]  ; 20.713 ; 20.713 ; 20.713 ; 20.713 ;
; iSW[0]     ; oHEX1_D[2]  ; 20.475 ; 20.475 ; 20.475 ; 20.475 ;
; iSW[0]     ; oHEX1_D[3]  ; 20.506 ; 20.506 ; 20.506 ; 20.506 ;
; iSW[0]     ; oHEX1_D[4]  ; 20.242 ; 20.242 ; 20.242 ; 20.242 ;
; iSW[0]     ; oHEX1_D[5]  ; 20.451 ; 20.451 ; 20.451 ; 20.451 ;
; iSW[0]     ; oHEX1_D[6]  ; 20.228 ; 20.228 ; 20.228 ; 20.228 ;
; iSW[0]     ; oHEX2_D[0]  ; 23.918 ; 23.918 ; 23.918 ; 23.918 ;
; iSW[0]     ; oHEX2_D[1]  ; 23.655 ; 23.655 ; 23.655 ; 23.655 ;
; iSW[0]     ; oHEX2_D[2]  ; 23.193 ; 23.193 ; 23.193 ; 23.193 ;
; iSW[0]     ; oHEX2_D[3]  ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; iSW[0]     ; oHEX2_D[4]  ; 20.409 ; 20.409 ; 20.409 ; 20.409 ;
; iSW[0]     ; oHEX2_D[5]  ; 20.409 ; 20.409 ; 20.409 ; 20.409 ;
; iSW[0]     ; oHEX2_D[6]  ; 20.650 ; 20.650 ; 20.650 ; 20.650 ;
; iSW[0]     ; oHEX3_D[0]  ; 20.836 ; 20.836 ; 20.836 ; 20.836 ;
; iSW[0]     ; oHEX3_D[1]  ; 21.099 ; 21.099 ; 21.099 ; 21.099 ;
; iSW[0]     ; oHEX3_D[2]  ; 21.452 ; 21.452 ; 21.452 ; 21.452 ;
; iSW[0]     ; oHEX3_D[3]  ; 21.138 ; 21.138 ; 21.138 ; 21.138 ;
; iSW[0]     ; oHEX3_D[4]  ; 21.765 ; 21.765 ; 21.765 ; 21.765 ;
; iSW[0]     ; oHEX3_D[5]  ; 21.445 ; 21.445 ; 21.445 ; 21.445 ;
; iSW[0]     ; oHEX3_D[6]  ; 21.442 ; 21.442 ; 21.442 ; 21.442 ;
; iSW[0]     ; oHEX4_D[0]  ; 21.314 ; 21.314 ; 21.314 ; 21.314 ;
; iSW[0]     ; oHEX4_D[1]  ; 21.322 ; 21.322 ; 21.322 ; 21.322 ;
; iSW[0]     ; oHEX4_D[2]  ; 21.592 ; 21.592 ; 21.592 ; 21.592 ;
; iSW[0]     ; oHEX4_D[3]  ; 21.610 ; 21.610 ; 21.610 ; 21.610 ;
; iSW[0]     ; oHEX4_D[4]  ; 21.619 ; 21.619 ; 21.619 ; 21.619 ;
; iSW[0]     ; oHEX4_D[5]  ; 21.632 ; 21.632 ; 21.632 ; 21.632 ;
; iSW[0]     ; oHEX4_D[6]  ; 21.622 ; 21.622 ; 21.622 ; 21.622 ;
; iSW[0]     ; oHEX5_D[0]  ; 21.448 ; 21.448 ; 21.448 ; 21.448 ;
; iSW[0]     ; oHEX5_D[1]  ; 19.569 ; 19.569 ; 19.569 ; 19.569 ;
; iSW[0]     ; oHEX5_D[2]  ; 20.425 ; 20.425 ; 20.425 ; 20.425 ;
; iSW[0]     ; oHEX5_D[3]  ; 21.908 ; 21.908 ; 21.908 ; 21.908 ;
; iSW[0]     ; oHEX5_D[4]  ; 20.339 ; 20.339 ; 20.339 ; 20.339 ;
; iSW[0]     ; oHEX5_D[5]  ; 22.511 ; 22.511 ; 22.511 ; 22.511 ;
; iSW[0]     ; oHEX5_D[6]  ; 21.215 ; 21.215 ; 21.215 ; 21.215 ;
; iSW[0]     ; oHEX6_D[0]  ; 21.649 ; 21.649 ; 21.649 ; 21.649 ;
; iSW[0]     ; oHEX6_D[1]  ; 21.346 ; 21.346 ; 21.346 ; 21.346 ;
; iSW[0]     ; oHEX6_D[2]  ; 21.643 ; 21.643 ; 21.643 ; 21.643 ;
; iSW[0]     ; oHEX6_D[3]  ; 21.902 ; 21.902 ; 21.902 ; 21.902 ;
; iSW[0]     ; oHEX6_D[4]  ; 21.685 ; 21.685 ; 21.685 ; 21.685 ;
; iSW[0]     ; oHEX6_D[5]  ; 21.674 ; 21.674 ; 21.674 ; 21.674 ;
; iSW[0]     ; oHEX6_D[6]  ; 21.685 ; 21.685 ; 21.685 ; 21.685 ;
; iSW[0]     ; oHEX7_D[0]  ; 22.148 ; 22.148 ; 22.148 ; 22.148 ;
; iSW[0]     ; oHEX7_D[1]  ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; iSW[0]     ; oHEX7_D[2]  ; 22.477 ; 22.477 ; 22.477 ; 22.477 ;
; iSW[0]     ; oHEX7_D[3]  ; 22.449 ; 22.449 ; 22.449 ; 22.449 ;
; iSW[0]     ; oHEX7_D[4]  ; 22.174 ; 22.174 ; 22.174 ; 22.174 ;
; iSW[0]     ; oHEX7_D[5]  ; 22.792 ; 22.792 ; 22.792 ; 22.792 ;
; iSW[0]     ; oHEX7_D[6]  ; 22.461 ; 22.461 ; 22.461 ; 22.461 ;
; iSW[1]     ; oHEX0_D[0]  ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; iSW[1]     ; oHEX0_D[1]  ; 21.743 ; 21.743 ; 21.743 ; 21.743 ;
; iSW[1]     ; oHEX0_D[2]  ; 20.259 ; 20.259 ; 20.259 ; 20.259 ;
; iSW[1]     ; oHEX0_D[3]  ; 20.726 ; 20.726 ; 20.726 ; 20.726 ;
; iSW[1]     ; oHEX0_D[4]  ; 20.609 ; 20.609 ; 20.609 ; 20.609 ;
; iSW[1]     ; oHEX0_D[5]  ; 19.741 ; 19.741 ; 19.741 ; 19.741 ;
; iSW[1]     ; oHEX0_D[6]  ; 18.772 ; 18.772 ; 18.772 ; 18.772 ;
; iSW[1]     ; oHEX1_D[0]  ; 20.598 ; 20.598 ; 20.598 ; 20.598 ;
; iSW[1]     ; oHEX1_D[1]  ; 19.871 ; 19.871 ; 19.871 ; 19.871 ;
; iSW[1]     ; oHEX1_D[2]  ; 19.633 ; 19.633 ; 19.633 ; 19.633 ;
; iSW[1]     ; oHEX1_D[3]  ; 19.664 ; 19.664 ; 19.664 ; 19.664 ;
; iSW[1]     ; oHEX1_D[4]  ; 19.400 ; 19.400 ; 19.400 ; 19.400 ;
; iSW[1]     ; oHEX1_D[5]  ; 19.609 ; 19.609 ; 19.609 ; 19.609 ;
; iSW[1]     ; oHEX1_D[6]  ; 19.386 ; 19.386 ; 19.386 ; 19.386 ;
; iSW[1]     ; oHEX2_D[0]  ; 23.431 ; 23.431 ; 23.431 ; 23.431 ;
; iSW[1]     ; oHEX2_D[1]  ; 23.168 ; 23.168 ; 23.168 ; 23.168 ;
; iSW[1]     ; oHEX2_D[2]  ; 22.706 ; 22.706 ; 22.706 ; 22.706 ;
; iSW[1]     ; oHEX2_D[3]  ; 23.292 ; 23.292 ; 23.292 ; 23.292 ;
; iSW[1]     ; oHEX2_D[4]  ; 19.922 ; 19.922 ; 19.922 ; 19.922 ;
; iSW[1]     ; oHEX2_D[5]  ; 19.922 ; 19.922 ; 19.922 ; 19.922 ;
; iSW[1]     ; oHEX2_D[6]  ; 20.163 ; 20.163 ; 20.163 ; 20.163 ;
; iSW[1]     ; oHEX3_D[0]  ; 20.314 ; 20.314 ; 20.314 ; 20.314 ;
; iSW[1]     ; oHEX3_D[1]  ; 20.592 ; 20.592 ; 20.592 ; 20.592 ;
; iSW[1]     ; oHEX3_D[2]  ; 20.948 ; 20.948 ; 20.948 ; 20.948 ;
; iSW[1]     ; oHEX3_D[3]  ; 20.637 ; 20.637 ; 20.637 ; 20.637 ;
; iSW[1]     ; oHEX3_D[4]  ; 21.251 ; 21.251 ; 21.251 ; 21.251 ;
; iSW[1]     ; oHEX3_D[5]  ; 20.919 ; 20.919 ; 20.919 ; 20.919 ;
; iSW[1]     ; oHEX3_D[6]  ; 20.938 ; 20.938 ; 20.938 ; 20.938 ;
; iSW[1]     ; oHEX4_D[0]  ; 20.297 ; 20.297 ; 20.297 ; 20.297 ;
; iSW[1]     ; oHEX4_D[1]  ; 20.301 ; 20.301 ; 20.301 ; 20.301 ;
; iSW[1]     ; oHEX4_D[2]  ; 20.574 ; 20.574 ; 20.574 ; 20.574 ;
; iSW[1]     ; oHEX4_D[3]  ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; iSW[1]     ; oHEX4_D[4]  ; 20.599 ; 20.599 ; 20.599 ; 20.599 ;
; iSW[1]     ; oHEX4_D[5]  ; 20.614 ; 20.614 ; 20.614 ; 20.614 ;
; iSW[1]     ; oHEX4_D[6]  ; 20.602 ; 20.602 ; 20.602 ; 20.602 ;
; iSW[1]     ; oHEX5_D[0]  ; 20.917 ; 20.917 ; 20.917 ; 20.917 ;
; iSW[1]     ; oHEX5_D[1]  ; 19.038 ; 19.038 ; 19.038 ; 19.038 ;
; iSW[1]     ; oHEX5_D[2]  ; 19.894 ; 19.894 ; 19.894 ; 19.894 ;
; iSW[1]     ; oHEX5_D[3]  ; 21.377 ; 21.377 ; 21.377 ; 21.377 ;
; iSW[1]     ; oHEX5_D[4]  ; 19.808 ; 19.808 ; 19.808 ; 19.808 ;
; iSW[1]     ; oHEX5_D[5]  ; 21.980 ; 21.980 ; 21.980 ; 21.980 ;
; iSW[1]     ; oHEX5_D[6]  ; 20.684 ; 20.684 ; 20.684 ; 20.684 ;
; iSW[1]     ; oHEX6_D[0]  ; 21.333 ; 21.333 ; 21.333 ; 21.333 ;
; iSW[1]     ; oHEX6_D[1]  ; 21.030 ; 21.030 ; 21.030 ; 21.030 ;
; iSW[1]     ; oHEX6_D[2]  ; 21.327 ; 21.327 ; 21.327 ; 21.327 ;
; iSW[1]     ; oHEX6_D[3]  ; 21.586 ; 21.586 ; 21.586 ; 21.586 ;
; iSW[1]     ; oHEX6_D[4]  ; 21.369 ; 21.369 ; 21.369 ; 21.369 ;
; iSW[1]     ; oHEX6_D[5]  ; 21.358 ; 21.358 ; 21.358 ; 21.358 ;
; iSW[1]     ; oHEX6_D[6]  ; 21.369 ; 21.369 ; 21.369 ; 21.369 ;
; iSW[1]     ; oHEX7_D[0]  ; 21.306 ; 21.306 ; 21.306 ; 21.306 ;
; iSW[1]     ; oHEX7_D[1]  ; 21.630 ; 21.630 ; 21.630 ; 21.630 ;
; iSW[1]     ; oHEX7_D[2]  ; 21.635 ; 21.635 ; 21.635 ; 21.635 ;
; iSW[1]     ; oHEX7_D[3]  ; 21.607 ; 21.607 ; 21.607 ; 21.607 ;
; iSW[1]     ; oHEX7_D[4]  ; 21.332 ; 21.332 ; 21.332 ; 21.332 ;
; iSW[1]     ; oHEX7_D[5]  ; 21.950 ; 21.950 ; 21.950 ; 21.950 ;
; iSW[1]     ; oHEX7_D[6]  ; 21.619 ; 21.619 ; 21.619 ; 21.619 ;
; iSW[2]     ; oHEX0_D[0]  ; 20.683 ; 20.683 ; 20.683 ; 20.683 ;
; iSW[2]     ; oHEX0_D[1]  ; 22.203 ; 22.203 ; 22.203 ; 22.203 ;
; iSW[2]     ; oHEX0_D[2]  ; 20.719 ; 20.719 ; 20.719 ; 20.719 ;
; iSW[2]     ; oHEX0_D[3]  ; 21.186 ; 21.186 ; 21.186 ; 21.186 ;
; iSW[2]     ; oHEX0_D[4]  ; 21.069 ; 21.069 ; 21.069 ; 21.069 ;
; iSW[2]     ; oHEX0_D[5]  ; 20.201 ; 20.201 ; 20.201 ; 20.201 ;
; iSW[2]     ; oHEX0_D[6]  ; 19.232 ; 19.232 ; 19.232 ; 19.232 ;
; iSW[2]     ; oHEX1_D[0]  ; 20.773 ; 20.773 ; 20.773 ; 20.773 ;
; iSW[2]     ; oHEX1_D[1]  ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; iSW[2]     ; oHEX1_D[2]  ; 19.808 ; 19.808 ; 19.808 ; 19.808 ;
; iSW[2]     ; oHEX1_D[3]  ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; iSW[2]     ; oHEX1_D[4]  ; 19.575 ; 19.575 ; 19.575 ; 19.575 ;
; iSW[2]     ; oHEX1_D[5]  ; 19.784 ; 19.784 ; 19.784 ; 19.784 ;
; iSW[2]     ; oHEX1_D[6]  ; 19.561 ; 19.561 ; 19.561 ; 19.561 ;
; iSW[2]     ; oHEX2_D[0]  ; 23.910 ; 23.910 ; 23.910 ; 23.910 ;
; iSW[2]     ; oHEX2_D[1]  ; 23.647 ; 23.647 ; 23.647 ; 23.647 ;
; iSW[2]     ; oHEX2_D[2]  ; 23.185 ; 23.185 ; 23.185 ; 23.185 ;
; iSW[2]     ; oHEX2_D[3]  ; 23.771 ; 23.771 ; 23.771 ; 23.771 ;
; iSW[2]     ; oHEX2_D[4]  ; 20.401 ; 20.401 ; 20.401 ; 20.401 ;
; iSW[2]     ; oHEX2_D[5]  ; 20.401 ; 20.401 ; 20.401 ; 20.401 ;
; iSW[2]     ; oHEX2_D[6]  ; 20.642 ; 20.642 ; 20.642 ; 20.642 ;
; iSW[2]     ; oHEX3_D[0]  ; 21.238 ; 21.238 ; 21.238 ; 21.238 ;
; iSW[2]     ; oHEX3_D[1]  ; 21.516 ; 21.516 ; 21.516 ; 21.516 ;
; iSW[2]     ; oHEX3_D[2]  ; 21.872 ; 21.872 ; 21.872 ; 21.872 ;
; iSW[2]     ; oHEX3_D[3]  ; 21.561 ; 21.561 ; 21.561 ; 21.561 ;
; iSW[2]     ; oHEX3_D[4]  ; 22.175 ; 22.175 ; 22.175 ; 22.175 ;
; iSW[2]     ; oHEX3_D[5]  ; 21.843 ; 21.843 ; 21.843 ; 21.843 ;
; iSW[2]     ; oHEX3_D[6]  ; 21.862 ; 21.862 ; 21.862 ; 21.862 ;
; iSW[2]     ; oHEX4_D[0]  ; 21.221 ; 21.221 ; 21.221 ; 21.221 ;
; iSW[2]     ; oHEX4_D[1]  ; 21.225 ; 21.225 ; 21.225 ; 21.225 ;
; iSW[2]     ; oHEX4_D[2]  ; 21.498 ; 21.498 ; 21.498 ; 21.498 ;
; iSW[2]     ; oHEX4_D[3]  ; 21.514 ; 21.514 ; 21.514 ; 21.514 ;
; iSW[2]     ; oHEX4_D[4]  ; 21.523 ; 21.523 ; 21.523 ; 21.523 ;
; iSW[2]     ; oHEX4_D[5]  ; 21.538 ; 21.538 ; 21.538 ; 21.538 ;
; iSW[2]     ; oHEX4_D[6]  ; 21.526 ; 21.526 ; 21.526 ; 21.526 ;
; iSW[2]     ; oHEX5_D[0]  ; 21.772 ; 21.772 ; 21.772 ; 21.772 ;
; iSW[2]     ; oHEX5_D[1]  ; 19.893 ; 19.893 ; 19.893 ; 19.893 ;
; iSW[2]     ; oHEX5_D[2]  ; 20.749 ; 20.749 ; 20.749 ; 20.749 ;
; iSW[2]     ; oHEX5_D[3]  ; 22.232 ; 22.232 ; 22.232 ; 22.232 ;
; iSW[2]     ; oHEX5_D[4]  ; 20.663 ; 20.663 ; 20.663 ; 20.663 ;
; iSW[2]     ; oHEX5_D[5]  ; 22.835 ; 22.835 ; 22.835 ; 22.835 ;
; iSW[2]     ; oHEX5_D[6]  ; 21.539 ; 21.539 ; 21.539 ; 21.539 ;
; iSW[2]     ; oHEX6_D[0]  ; 22.220 ; 22.220 ; 22.220 ; 22.220 ;
; iSW[2]     ; oHEX6_D[1]  ; 21.921 ; 21.921 ; 21.921 ; 21.921 ;
; iSW[2]     ; oHEX6_D[2]  ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; iSW[2]     ; oHEX6_D[3]  ; 22.474 ; 22.474 ; 22.474 ; 22.474 ;
; iSW[2]     ; oHEX6_D[4]  ; 22.261 ; 22.261 ; 22.261 ; 22.261 ;
; iSW[2]     ; oHEX6_D[5]  ; 22.247 ; 22.247 ; 22.247 ; 22.247 ;
; iSW[2]     ; oHEX6_D[6]  ; 22.259 ; 22.259 ; 22.259 ; 22.259 ;
; iSW[2]     ; oHEX7_D[0]  ; 21.760 ; 21.760 ; 21.760 ; 21.760 ;
; iSW[2]     ; oHEX7_D[1]  ; 22.084 ; 22.084 ; 22.084 ; 22.084 ;
; iSW[2]     ; oHEX7_D[2]  ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; iSW[2]     ; oHEX7_D[3]  ; 22.061 ; 22.061 ; 22.061 ; 22.061 ;
; iSW[2]     ; oHEX7_D[4]  ; 21.786 ; 21.786 ; 21.786 ; 21.786 ;
; iSW[2]     ; oHEX7_D[5]  ; 22.404 ; 22.404 ; 22.404 ; 22.404 ;
; iSW[2]     ; oHEX7_D[6]  ; 22.073 ; 22.073 ; 22.073 ; 22.073 ;
; iSW[3]     ; oHEX0_D[0]  ; 18.647 ; 18.647 ; 18.647 ; 18.647 ;
; iSW[3]     ; oHEX0_D[1]  ; 20.167 ; 20.167 ; 20.167 ; 20.167 ;
; iSW[3]     ; oHEX0_D[2]  ; 18.683 ; 18.683 ; 18.683 ; 18.683 ;
; iSW[3]     ; oHEX0_D[3]  ; 19.150 ; 19.150 ; 19.150 ; 19.150 ;
; iSW[3]     ; oHEX0_D[4]  ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; iSW[3]     ; oHEX0_D[5]  ; 18.165 ; 18.165 ; 18.165 ; 18.165 ;
; iSW[3]     ; oHEX0_D[6]  ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; iSW[3]     ; oHEX1_D[0]  ; 14.773 ; 14.773 ; 14.773 ; 14.773 ;
; iSW[3]     ; oHEX1_D[1]  ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; iSW[3]     ; oHEX1_D[2]  ; 13.803 ; 13.803 ; 13.803 ; 13.803 ;
; iSW[3]     ; oHEX1_D[3]  ; 13.834 ; 13.834 ; 13.834 ; 13.834 ;
; iSW[3]     ; oHEX1_D[4]  ; 13.569 ; 13.569 ; 13.569 ; 13.569 ;
; iSW[3]     ; oHEX1_D[5]  ; 13.804 ; 13.804 ; 13.804 ; 13.804 ;
; iSW[3]     ; oHEX1_D[6]  ; 13.559 ; 13.559 ; 13.559 ; 13.559 ;
; iSW[3]     ; oHEX2_D[0]  ; 21.957 ; 21.957 ; 21.957 ; 21.957 ;
; iSW[3]     ; oHEX2_D[1]  ; 21.694 ; 21.694 ; 21.694 ; 21.694 ;
; iSW[3]     ; oHEX2_D[2]  ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; iSW[3]     ; oHEX2_D[3]  ; 21.818 ; 21.818 ; 21.818 ; 21.818 ;
; iSW[3]     ; oHEX2_D[4]  ; 18.448 ; 18.448 ; 18.448 ; 18.448 ;
; iSW[3]     ; oHEX2_D[5]  ; 18.448 ; 18.448 ; 18.448 ; 18.448 ;
; iSW[3]     ; oHEX2_D[6]  ; 18.689 ; 18.689 ; 18.689 ; 18.689 ;
; iSW[3]     ; oHEX3_D[0]  ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; iSW[3]     ; oHEX3_D[1]  ; 20.039 ; 20.039 ; 20.039 ; 20.039 ;
; iSW[3]     ; oHEX3_D[2]  ; 20.395 ; 20.395 ; 20.395 ; 20.395 ;
; iSW[3]     ; oHEX3_D[3]  ; 20.084 ; 20.084 ; 20.084 ; 20.084 ;
; iSW[3]     ; oHEX3_D[4]  ; 20.698 ; 20.698 ; 20.698 ; 20.698 ;
; iSW[3]     ; oHEX3_D[5]  ; 20.366 ; 20.366 ; 20.366 ; 20.366 ;
; iSW[3]     ; oHEX3_D[6]  ; 20.385 ; 20.385 ; 20.385 ; 20.385 ;
; iSW[3]     ; oHEX4_D[0]  ; 19.744 ; 19.744 ; 19.744 ; 19.744 ;
; iSW[3]     ; oHEX4_D[1]  ; 19.748 ; 19.748 ; 19.748 ; 19.748 ;
; iSW[3]     ; oHEX4_D[2]  ; 20.021 ; 20.021 ; 20.021 ; 20.021 ;
; iSW[3]     ; oHEX4_D[3]  ; 20.037 ; 20.037 ; 20.037 ; 20.037 ;
; iSW[3]     ; oHEX4_D[4]  ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; iSW[3]     ; oHEX4_D[5]  ; 20.061 ; 20.061 ; 20.061 ; 20.061 ;
; iSW[3]     ; oHEX4_D[6]  ; 20.049 ; 20.049 ; 20.049 ; 20.049 ;
; iSW[3]     ; oHEX5_D[0]  ; 19.935 ; 19.935 ; 19.935 ; 19.935 ;
; iSW[3]     ; oHEX5_D[1]  ; 18.051 ; 18.051 ; 18.051 ; 18.051 ;
; iSW[3]     ; oHEX5_D[2]  ; 18.911 ; 18.911 ; 18.911 ; 18.911 ;
; iSW[3]     ; oHEX5_D[3]  ; 20.396 ; 20.396 ; 20.396 ; 20.396 ;
; iSW[3]     ; oHEX5_D[4]  ; 18.823 ; 18.823 ; 18.823 ; 18.823 ;
; iSW[3]     ; oHEX5_D[5]  ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; iSW[3]     ; oHEX5_D[6]  ; 19.699 ; 19.699 ; 19.699 ; 19.699 ;
; iSW[3]     ; oHEX6_D[0]  ; 20.743 ; 20.743 ; 20.743 ; 20.743 ;
; iSW[3]     ; oHEX6_D[1]  ; 20.444 ; 20.444 ; 20.444 ; 20.444 ;
; iSW[3]     ; oHEX6_D[2]  ; 20.736 ; 20.736 ; 20.736 ; 20.736 ;
; iSW[3]     ; oHEX6_D[3]  ; 20.997 ; 20.997 ; 20.997 ; 20.997 ;
; iSW[3]     ; oHEX6_D[4]  ; 20.784 ; 20.784 ; 20.784 ; 20.784 ;
; iSW[3]     ; oHEX6_D[5]  ; 20.770 ; 20.770 ; 20.770 ; 20.770 ;
; iSW[3]     ; oHEX6_D[6]  ; 20.782 ; 20.782 ; 20.782 ; 20.782 ;
; iSW[3]     ; oHEX7_D[0]  ; 19.799 ; 19.799 ; 19.799 ; 19.799 ;
; iSW[3]     ; oHEX7_D[1]  ; 20.123 ; 20.123 ; 20.123 ; 20.123 ;
; iSW[3]     ; oHEX7_D[2]  ; 20.128 ; 20.128 ; 20.128 ; 20.128 ;
; iSW[3]     ; oHEX7_D[3]  ; 20.100 ; 20.100 ; 20.100 ; 20.100 ;
; iSW[3]     ; oHEX7_D[4]  ; 19.825 ; 19.825 ; 19.825 ; 19.825 ;
; iSW[3]     ; oHEX7_D[5]  ; 20.443 ; 20.443 ; 20.443 ; 20.443 ;
; iSW[3]     ; oHEX7_D[6]  ; 20.112 ; 20.112 ; 20.112 ; 20.112 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[0]     ; oHEX0_D[0]  ; 9.134 ; 9.134 ; 9.134 ; 9.134 ;
; iSW[0]     ; oHEX0_D[1]  ; 9.924 ; 9.924 ; 9.924 ; 9.924 ;
; iSW[0]     ; oHEX0_D[2]  ; 9.029 ; 9.029 ; 9.029 ; 9.029 ;
; iSW[0]     ; oHEX0_D[3]  ; 9.211 ; 9.211 ; 9.211 ; 9.211 ;
; iSW[0]     ; oHEX0_D[4]  ; 9.329 ; 9.329 ; 9.329 ; 9.329 ;
; iSW[0]     ; oHEX0_D[5]  ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; iSW[0]     ; oHEX0_D[6]  ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; iSW[0]     ; oHEX1_D[0]  ; 8.380 ; 8.380 ; 8.380 ; 8.380 ;
; iSW[0]     ; oHEX1_D[1]  ; 8.036 ; 8.036 ; 8.036 ; 8.036 ;
; iSW[0]     ; oHEX1_D[2]  ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; iSW[0]     ; oHEX1_D[3]  ; 7.949 ; 7.949 ; 7.949 ; 7.949 ;
; iSW[0]     ; oHEX1_D[4]  ; 7.814 ; 7.814 ; 7.814 ; 7.814 ;
; iSW[0]     ; oHEX1_D[5]  ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; iSW[0]     ; oHEX1_D[6]  ; 7.809 ; 7.809 ; 7.809 ; 7.809 ;
; iSW[0]     ; oHEX2_D[0]  ; 9.450 ; 9.450 ; 9.450 ; 9.450 ;
; iSW[0]     ; oHEX2_D[1]  ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
; iSW[0]     ; oHEX2_D[2]  ; 9.206 ; 9.206 ; 9.206 ; 9.206 ;
; iSW[0]     ; oHEX2_D[3]  ; 9.445 ; 9.445 ; 9.445 ; 9.445 ;
; iSW[0]     ; oHEX2_D[4]  ; 7.857 ; 7.857 ; 7.857 ; 7.857 ;
; iSW[0]     ; oHEX2_D[5]  ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; iSW[0]     ; oHEX2_D[6]  ; 7.968 ; 7.968 ; 7.968 ; 7.968 ;
; iSW[0]     ; oHEX3_D[0]  ; 7.808 ; 7.808 ; 7.808 ; 7.808 ;
; iSW[0]     ; oHEX3_D[1]  ; 7.941 ; 7.941 ; 7.941 ; 7.941 ;
; iSW[0]     ; oHEX3_D[2]  ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; iSW[0]     ; oHEX3_D[3]  ; 7.946 ; 7.946 ; 7.946 ; 7.946 ;
; iSW[0]     ; oHEX3_D[4]  ; 8.246 ; 8.613 ; 8.613 ; 8.246 ;
; iSW[0]     ; oHEX3_D[5]  ; 8.086 ; 8.086 ; 8.086 ; 8.086 ;
; iSW[0]     ; oHEX3_D[6]  ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; iSW[0]     ; oHEX4_D[0]  ; 8.310 ; 8.310 ; 8.310 ; 8.310 ;
; iSW[0]     ; oHEX4_D[1]  ; 8.309 ; 8.309 ; 8.309 ; 8.309 ;
; iSW[0]     ; oHEX4_D[2]  ; 8.430 ; 8.656 ; 8.656 ; 8.430 ;
; iSW[0]     ; oHEX4_D[3]  ; 8.436 ; 8.436 ; 8.436 ; 8.436 ;
; iSW[0]     ; oHEX4_D[4]  ; 8.675 ; 8.449 ; 8.449 ; 8.675 ;
; iSW[0]     ; oHEX4_D[5]  ; 8.698 ; 8.472 ; 8.472 ; 8.698 ;
; iSW[0]     ; oHEX4_D[6]  ; 8.458 ; 8.458 ; 8.458 ; 8.458 ;
; iSW[0]     ; oHEX5_D[0]  ; 9.044 ; 9.044 ; 9.044 ; 9.044 ;
; iSW[0]     ; oHEX5_D[1]  ; 8.108 ; 8.071 ; 8.071 ; 8.108 ;
; iSW[0]     ; oHEX5_D[2]  ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; iSW[0]     ; oHEX5_D[3]  ; 9.239 ; 9.239 ; 9.239 ; 9.239 ;
; iSW[0]     ; oHEX5_D[4]  ; 8.405 ; 8.405 ; 8.405 ; 8.405 ;
; iSW[0]     ; oHEX5_D[5]  ; 9.508 ; 9.508 ; 9.508 ; 9.508 ;
; iSW[0]     ; oHEX5_D[6]  ; 8.863 ; 8.863 ; 8.863 ; 8.863 ;
; iSW[0]     ; oHEX6_D[0]  ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; iSW[0]     ; oHEX6_D[1]  ; 8.673 ; 8.673 ; 8.673 ; 8.673 ;
; iSW[0]     ; oHEX6_D[2]  ; 8.815 ; 8.867 ; 8.867 ; 8.815 ;
; iSW[0]     ; oHEX6_D[3]  ; 8.933 ; 8.933 ; 8.933 ; 8.933 ;
; iSW[0]     ; oHEX6_D[4]  ; 8.902 ; 8.850 ; 8.850 ; 8.902 ;
; iSW[0]     ; oHEX6_D[5]  ; 8.901 ; 8.849 ; 8.849 ; 8.901 ;
; iSW[0]     ; oHEX6_D[6]  ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; iSW[0]     ; oHEX7_D[0]  ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; iSW[0]     ; oHEX7_D[1]  ; 8.062 ; 8.062 ; 8.062 ; 8.062 ;
; iSW[0]     ; oHEX7_D[2]  ; 8.064 ; 8.641 ; 8.641 ; 8.064 ;
; iSW[0]     ; oHEX7_D[3]  ; 8.050 ; 8.050 ; 8.050 ; 8.050 ;
; iSW[0]     ; oHEX7_D[4]  ; 8.510 ; 7.933 ; 7.933 ; 8.510 ;
; iSW[0]     ; oHEX7_D[5]  ; 8.785 ; 8.208 ; 8.208 ; 8.785 ;
; iSW[0]     ; oHEX7_D[6]  ; 8.060 ; 8.060 ; 8.060 ; 8.060 ;
; iSW[1]     ; oHEX0_D[0]  ; 8.786 ; 8.786 ; 8.786 ; 8.786 ;
; iSW[1]     ; oHEX0_D[1]  ; 9.575 ; 9.575 ; 9.575 ; 9.575 ;
; iSW[1]     ; oHEX0_D[2]  ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; iSW[1]     ; oHEX0_D[3]  ; 8.860 ; 8.860 ; 8.860 ; 8.860 ;
; iSW[1]     ; oHEX0_D[4]  ; 8.981 ; 8.981 ; 8.981 ; 8.981 ;
; iSW[1]     ; oHEX0_D[5]  ; 8.537 ; 8.537 ; 8.537 ; 8.537 ;
; iSW[1]     ; oHEX0_D[6]  ; 8.067 ; 8.067 ; 8.067 ; 8.067 ;
; iSW[1]     ; oHEX1_D[0]  ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; iSW[1]     ; oHEX1_D[1]  ; 7.985 ; 7.985 ; 7.985 ; 7.985 ;
; iSW[1]     ; oHEX1_D[2]  ; 7.878 ; 7.878 ; 7.878 ; 7.878 ;
; iSW[1]     ; oHEX1_D[3]  ; 7.898 ; 7.898 ; 7.898 ; 7.898 ;
; iSW[1]     ; oHEX1_D[4]  ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; iSW[1]     ; oHEX1_D[5]  ; 7.878 ; 7.878 ; 7.878 ; 7.878 ;
; iSW[1]     ; oHEX1_D[6]  ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; iSW[1]     ; oHEX2_D[0]  ; 9.531 ; 9.531 ; 9.531 ; 9.531 ;
; iSW[1]     ; oHEX2_D[1]  ; 9.462 ; 9.462 ; 9.462 ; 9.462 ;
; iSW[1]     ; oHEX2_D[2]  ; 9.287 ; 9.287 ; 9.287 ; 9.287 ;
; iSW[1]     ; oHEX2_D[3]  ; 9.526 ; 9.526 ; 9.526 ; 9.526 ;
; iSW[1]     ; oHEX2_D[4]  ; 7.938 ; 7.938 ; 7.938 ; 7.938 ;
; iSW[1]     ; oHEX2_D[5]  ; 7.939 ; 7.939 ; 7.939 ; 7.939 ;
; iSW[1]     ; oHEX2_D[6]  ; 8.049 ; 8.049 ; 8.049 ; 8.049 ;
; iSW[1]     ; oHEX3_D[0]  ; 8.619 ; 8.619 ; 8.619 ; 8.619 ;
; iSW[1]     ; oHEX3_D[1]  ; 8.767 ; 8.767 ; 8.767 ; 8.767 ;
; iSW[1]     ; oHEX3_D[2]  ; 8.930 ; 8.930 ; 8.930 ; 8.930 ;
; iSW[1]     ; oHEX3_D[3]  ; 8.776 ; 8.776 ; 8.776 ; 8.776 ;
; iSW[1]     ; oHEX3_D[4]  ; 9.070 ; 9.070 ; 9.070 ; 9.070 ;
; iSW[1]     ; oHEX3_D[5]  ; 8.900 ; 8.900 ; 8.900 ; 8.900 ;
; iSW[1]     ; oHEX3_D[6]  ; 8.913 ; 8.913 ; 8.913 ; 8.913 ;
; iSW[1]     ; oHEX4_D[0]  ; 8.623 ; 8.623 ; 8.623 ; 8.623 ;
; iSW[1]     ; oHEX4_D[1]  ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; iSW[1]     ; oHEX4_D[2]  ; 8.743 ; 8.743 ; 8.743 ; 8.743 ;
; iSW[1]     ; oHEX4_D[3]  ; 8.749 ; 8.749 ; 8.749 ; 8.749 ;
; iSW[1]     ; oHEX4_D[4]  ; 8.762 ; 8.762 ; 8.762 ; 8.762 ;
; iSW[1]     ; oHEX4_D[5]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; iSW[1]     ; oHEX4_D[6]  ; 8.771 ; 8.771 ; 8.771 ; 8.771 ;
; iSW[1]     ; oHEX5_D[0]  ; 9.512 ; 9.512 ; 9.512 ; 9.512 ;
; iSW[1]     ; oHEX5_D[1]  ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; iSW[1]     ; oHEX5_D[2]  ; 8.881 ; 8.881 ; 8.881 ; 8.881 ;
; iSW[1]     ; oHEX5_D[3]  ; 9.711 ; 9.711 ; 9.711 ; 9.711 ;
; iSW[1]     ; oHEX5_D[4]  ; 8.877 ; 8.877 ; 8.877 ; 8.877 ;
; iSW[1]     ; oHEX5_D[5]  ; 9.983 ; 9.983 ; 9.983 ; 9.983 ;
; iSW[1]     ; oHEX5_D[6]  ; 9.335 ; 9.335 ; 9.335 ; 9.335 ;
; iSW[1]     ; oHEX6_D[0]  ; 9.358 ; 9.358 ; 9.358 ; 9.358 ;
; iSW[1]     ; oHEX6_D[1]  ; 9.201 ; 9.201 ; 9.201 ; 9.201 ;
; iSW[1]     ; oHEX6_D[2]  ; 9.343 ; 9.343 ; 9.343 ; 9.343 ;
; iSW[1]     ; oHEX6_D[3]  ; 9.461 ; 9.461 ; 9.461 ; 9.461 ;
; iSW[1]     ; oHEX6_D[4]  ; 9.378 ; 9.378 ; 9.378 ; 9.378 ;
; iSW[1]     ; oHEX6_D[5]  ; 9.377 ; 9.377 ; 9.377 ; 9.377 ;
; iSW[1]     ; oHEX6_D[6]  ; 9.377 ; 9.377 ; 9.377 ; 9.377 ;
; iSW[1]     ; oHEX7_D[0]  ; 8.189 ; 8.189 ; 8.189 ; 8.189 ;
; iSW[1]     ; oHEX7_D[1]  ; 8.338 ; 8.338 ; 8.338 ; 8.338 ;
; iSW[1]     ; oHEX7_D[2]  ; 8.340 ; 8.340 ; 8.340 ; 8.340 ;
; iSW[1]     ; oHEX7_D[3]  ; 8.326 ; 8.326 ; 8.326 ; 8.326 ;
; iSW[1]     ; oHEX7_D[4]  ; 8.209 ; 8.209 ; 8.209 ; 8.209 ;
; iSW[1]     ; oHEX7_D[5]  ; 8.484 ; 8.484 ; 8.484 ; 8.484 ;
; iSW[1]     ; oHEX7_D[6]  ; 8.336 ; 8.336 ; 8.336 ; 8.336 ;
; iSW[2]     ; oHEX0_D[0]  ; 8.866 ; 8.866 ; 8.866 ; 8.866 ;
; iSW[2]     ; oHEX0_D[1]  ; 9.655 ; 9.655 ; 9.655 ; 9.655 ;
; iSW[2]     ; oHEX0_D[2]  ; 8.759 ; 8.759 ; 8.759 ; 8.759 ;
; iSW[2]     ; oHEX0_D[3]  ; 8.940 ; 8.940 ; 8.940 ; 8.940 ;
; iSW[2]     ; oHEX0_D[4]  ; 9.061 ; 9.061 ; 9.061 ; 9.061 ;
; iSW[2]     ; oHEX0_D[5]  ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; iSW[2]     ; oHEX0_D[6]  ; 8.147 ; 8.147 ; 8.147 ; 8.147 ;
; iSW[2]     ; oHEX1_D[0]  ; 9.325 ; 9.325 ; 9.325 ; 9.325 ;
; iSW[2]     ; oHEX1_D[1]  ; 8.987 ; 8.987 ; 8.987 ; 8.987 ;
; iSW[2]     ; oHEX1_D[2]  ; 8.882 ; 8.882 ; 8.882 ; 8.882 ;
; iSW[2]     ; oHEX1_D[3]  ; 8.899 ; 8.899 ; 8.899 ; 8.899 ;
; iSW[2]     ; oHEX1_D[4]  ; 8.756 ; 8.756 ; 8.756 ; 8.756 ;
; iSW[2]     ; oHEX1_D[5]  ; 8.873 ; 8.873 ; 8.873 ; 8.873 ;
; iSW[2]     ; oHEX1_D[6]  ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; iSW[2]     ; oHEX2_D[0]  ; 9.657 ; 9.657 ; 9.657 ; 9.657 ;
; iSW[2]     ; oHEX2_D[1]  ; 9.589 ; 9.589 ; 9.589 ; 9.589 ;
; iSW[2]     ; oHEX2_D[2]  ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; iSW[2]     ; oHEX2_D[3]  ; 9.652 ; 9.652 ; 9.652 ; 9.652 ;
; iSW[2]     ; oHEX2_D[4]  ; 8.069 ; 8.069 ; 8.069 ; 8.069 ;
; iSW[2]     ; oHEX2_D[5]  ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; iSW[2]     ; oHEX2_D[6]  ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; iSW[2]     ; oHEX3_D[0]  ; 8.320 ; 8.320 ; 8.320 ; 8.320 ;
; iSW[2]     ; oHEX3_D[1]  ; 8.453 ; 8.453 ; 8.453 ; 8.453 ;
; iSW[2]     ; oHEX3_D[2]  ; 8.619 ; 8.619 ; 8.619 ; 8.619 ;
; iSW[2]     ; oHEX3_D[3]  ; 8.458 ; 8.458 ; 8.458 ; 8.458 ;
; iSW[2]     ; oHEX3_D[4]  ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; iSW[2]     ; oHEX3_D[5]  ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; iSW[2]     ; oHEX3_D[6]  ; 8.596 ; 8.596 ; 8.596 ; 8.596 ;
; iSW[2]     ; oHEX4_D[0]  ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; iSW[2]     ; oHEX4_D[1]  ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; iSW[2]     ; oHEX4_D[2]  ; 8.777 ; 8.777 ; 8.777 ; 8.777 ;
; iSW[2]     ; oHEX4_D[3]  ; 8.783 ; 8.783 ; 8.783 ; 8.783 ;
; iSW[2]     ; oHEX4_D[4]  ; 8.796 ; 8.796 ; 8.796 ; 8.796 ;
; iSW[2]     ; oHEX4_D[5]  ; 8.819 ; 8.819 ; 8.819 ; 8.819 ;
; iSW[2]     ; oHEX4_D[6]  ; 8.805 ; 8.805 ; 8.805 ; 8.805 ;
; iSW[2]     ; oHEX5_D[0]  ; 9.378 ; 9.378 ; 9.378 ; 9.378 ;
; iSW[2]     ; oHEX5_D[1]  ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; iSW[2]     ; oHEX5_D[2]  ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; iSW[2]     ; oHEX5_D[3]  ; 9.577 ; 9.577 ; 9.577 ; 9.577 ;
; iSW[2]     ; oHEX5_D[4]  ; 8.743 ; 8.743 ; 8.743 ; 8.743 ;
; iSW[2]     ; oHEX5_D[5]  ; 9.849 ; 9.849 ; 9.849 ; 9.849 ;
; iSW[2]     ; oHEX5_D[6]  ; 9.201 ; 9.201 ; 9.201 ; 9.201 ;
; iSW[2]     ; oHEX6_D[0]  ; 9.027 ; 9.027 ; 9.027 ; 9.027 ;
; iSW[2]     ; oHEX6_D[1]  ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; iSW[2]     ; oHEX6_D[2]  ; 9.012 ; 9.012 ; 9.012 ; 9.012 ;
; iSW[2]     ; oHEX6_D[3]  ; 9.130 ; 9.130 ; 9.130 ; 9.130 ;
; iSW[2]     ; oHEX6_D[4]  ; 9.047 ; 9.047 ; 9.047 ; 9.047 ;
; iSW[2]     ; oHEX6_D[5]  ; 9.046 ; 9.046 ; 9.046 ; 9.046 ;
; iSW[2]     ; oHEX6_D[6]  ; 9.046 ; 9.046 ; 9.046 ; 9.046 ;
; iSW[2]     ; oHEX7_D[0]  ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; iSW[2]     ; oHEX7_D[1]  ; 8.796 ; 8.796 ; 8.796 ; 8.796 ;
; iSW[2]     ; oHEX7_D[2]  ; 8.797 ; 8.797 ; 8.797 ; 8.797 ;
; iSW[2]     ; oHEX7_D[3]  ; 8.783 ; 8.783 ; 8.783 ; 8.783 ;
; iSW[2]     ; oHEX7_D[4]  ; 8.663 ; 8.663 ; 8.663 ; 8.663 ;
; iSW[2]     ; oHEX7_D[5]  ; 8.942 ; 8.942 ; 8.942 ; 8.942 ;
; iSW[2]     ; oHEX7_D[6]  ; 8.791 ; 8.791 ; 8.791 ; 8.791 ;
; iSW[3]     ; oHEX0_D[0]  ; 7.974 ; 7.974 ; 7.974 ; 7.974 ;
; iSW[3]     ; oHEX0_D[1]  ; 8.763 ; 8.763 ; 8.763 ; 8.763 ;
; iSW[3]     ; oHEX0_D[2]  ; 7.867 ; 7.867 ; 7.867 ; 7.867 ;
; iSW[3]     ; oHEX0_D[3]  ; 8.048 ; 8.048 ; 8.048 ; 8.048 ;
; iSW[3]     ; oHEX0_D[4]  ; 8.169 ; 8.169 ; 8.169 ; 8.169 ;
; iSW[3]     ; oHEX0_D[5]  ; 7.725 ; 7.725 ; 7.725 ; 7.725 ;
; iSW[3]     ; oHEX0_D[6]  ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; iSW[3]     ; oHEX1_D[0]  ; 7.812 ; 7.812 ; 7.812 ; 7.812 ;
; iSW[3]     ; oHEX1_D[1]  ; 7.469 ; 7.469 ; 7.469 ; 7.469 ;
; iSW[3]     ; oHEX1_D[2]  ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; iSW[3]     ; oHEX1_D[3]  ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; iSW[3]     ; oHEX1_D[4]  ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
; iSW[3]     ; oHEX1_D[5]  ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; iSW[3]     ; oHEX1_D[6]  ; 7.241 ; 7.241 ; 7.241 ; 7.241 ;
; iSW[3]     ; oHEX2_D[0]  ; 8.779 ; 8.779 ; 8.779 ; 8.779 ;
; iSW[3]     ; oHEX2_D[1]  ; 8.710 ; 8.710 ; 8.710 ; 8.710 ;
; iSW[3]     ; oHEX2_D[2]  ; 8.535 ; 8.535 ; 8.535 ; 8.535 ;
; iSW[3]     ; oHEX2_D[3]  ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; iSW[3]     ; oHEX2_D[4]  ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; iSW[3]     ; oHEX2_D[5]  ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; iSW[3]     ; oHEX2_D[6]  ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; iSW[3]     ; oHEX3_D[0]  ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; iSW[3]     ; oHEX3_D[1]  ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; iSW[3]     ; oHEX3_D[2]  ; 8.417 ; 8.417 ; 8.417 ; 8.417 ;
; iSW[3]     ; oHEX3_D[3]  ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; iSW[3]     ; oHEX3_D[4]  ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; iSW[3]     ; oHEX3_D[5]  ; 8.396 ; 8.396 ; 8.396 ; 8.396 ;
; iSW[3]     ; oHEX3_D[6]  ; 8.394 ; 8.394 ; 8.394 ; 8.394 ;
; iSW[3]     ; oHEX4_D[0]  ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; iSW[3]     ; oHEX4_D[1]  ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; iSW[3]     ; oHEX4_D[2]  ; 8.403 ; 8.403 ; 8.403 ; 8.403 ;
; iSW[3]     ; oHEX4_D[3]  ; 8.409 ; 8.409 ; 8.409 ; 8.409 ;
; iSW[3]     ; oHEX4_D[4]  ; 8.422 ; 8.422 ; 8.422 ; 8.422 ;
; iSW[3]     ; oHEX4_D[5]  ; 8.445 ; 8.445 ; 8.445 ; 8.445 ;
; iSW[3]     ; oHEX4_D[6]  ; 8.431 ; 8.431 ; 8.431 ; 8.431 ;
; iSW[3]     ; oHEX5_D[0]  ; 9.176 ; 9.176 ; 9.176 ; 9.176 ;
; iSW[3]     ; oHEX5_D[1]  ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; iSW[3]     ; oHEX5_D[2]  ; 8.545 ; 8.545 ; 8.545 ; 8.545 ;
; iSW[3]     ; oHEX5_D[3]  ; 9.375 ; 9.375 ; 9.375 ; 9.375 ;
; iSW[3]     ; oHEX5_D[4]  ; 8.541 ; 8.541 ; 8.541 ; 8.541 ;
; iSW[3]     ; oHEX5_D[5]  ; 9.647 ; 9.647 ; 9.647 ; 9.647 ;
; iSW[3]     ; oHEX5_D[6]  ; 8.999 ; 8.999 ; 8.999 ; 8.999 ;
; iSW[3]     ; oHEX6_D[0]  ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; iSW[3]     ; oHEX6_D[1]  ; 8.668 ; 8.668 ; 8.668 ; 8.668 ;
; iSW[3]     ; oHEX6_D[2]  ; 8.810 ; 8.810 ; 8.810 ; 8.810 ;
; iSW[3]     ; oHEX6_D[3]  ; 8.928 ; 8.928 ; 8.928 ; 8.928 ;
; iSW[3]     ; oHEX6_D[4]  ; 8.845 ; 8.845 ; 8.845 ; 8.845 ;
; iSW[3]     ; oHEX6_D[5]  ; 8.844 ; 8.844 ; 8.844 ; 8.844 ;
; iSW[3]     ; oHEX6_D[6]  ; 8.844 ; 8.844 ; 8.844 ; 8.844 ;
; iSW[3]     ; oHEX7_D[0]  ; 8.436 ; 8.436 ; 8.436 ; 8.436 ;
; iSW[3]     ; oHEX7_D[1]  ; 8.594 ; 8.594 ; 8.594 ; 8.594 ;
; iSW[3]     ; oHEX7_D[2]  ; 8.595 ; 8.595 ; 8.595 ; 8.595 ;
; iSW[3]     ; oHEX7_D[3]  ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; iSW[3]     ; oHEX7_D[4]  ; 8.461 ; 8.461 ; 8.461 ; 8.461 ;
; iSW[3]     ; oHEX7_D[5]  ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; iSW[3]     ; oHEX7_D[6]  ; 8.589 ; 8.589 ; 8.589 ; 8.589 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; iCLK_28                                                        ; iCLK_28                                                        ; 32       ; 0        ; 0        ; 0        ;
; iKEY[0]                                                        ; iCLK_28                                                        ; 60       ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28                                                        ; 18       ; 0        ; 0        ; 0        ;
; iCLK_28                                                        ; iKEY[0]                                                        ; 576      ; 0        ; 0        ; 0        ;
; iKEY[0]                                                        ; iKEY[0]                                                        ; 275885   ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]                                                        ; 193267   ; 2        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]                                                        ; 54704    ; 32       ; 0        ; 0        ;
; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 44       ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11       ; 11       ; 0        ; 0        ;
; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13       ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 4        ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                              ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; iCLK_28                                                        ; iCLK_28                                                        ; 32       ; 0        ; 0        ; 0        ;
; iKEY[0]                                                        ; iCLK_28                                                        ; 60       ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iCLK_28                                                        ; 18       ; 0        ; 0        ; 0        ;
; iCLK_28                                                        ; iKEY[0]                                                        ; 576      ; 0        ; 0        ; 0        ;
; iKEY[0]                                                        ; iKEY[0]                                                        ; 275885   ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; iKEY[0]                                                        ; 193267   ; 2        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; iKEY[0]                                                        ; 54704    ; 32       ; 0        ; 0        ;
; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 44       ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; 11       ; 11       ; 0        ; 0        ;
; iKEY[0]                                                        ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 13       ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 4        ; 0        ; 0        ; 0        ;
; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]  ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 224   ; 224  ;
; Unconstrained Output Ports      ; 78    ; 78   ;
; Unconstrained Output Port Paths ; 6581  ; 6581 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 20 20:55:30 2013
Info: Command: quartus_sta multicicloMIPSFPGA -c multicicloMIPSFPGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 21 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicicloMIPSFPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2]
    Info (332105): create_clock -period 1.000 -name iKEY[0] iKEY[0]
    Info (332105): create_clock -period 1.000 -name iCLK_28 iCLK_28
    Info (332105): create_clock -period 1.000 -name multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0]
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~11|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux3~12|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~5|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~5|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux0~8|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~16|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~15|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~15|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~16|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~14|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~14|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux1~16|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~13|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~12|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux2~13|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux5~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux5~11|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux7~13|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux7~13|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux4~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux4~11|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux6~10|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux6~10|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~11|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~7|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux8~11|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~3|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux10~7|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~3|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux11~7|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~3|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~6|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux9~7|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~3|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux14~7|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~3|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux13~7|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~10|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~0|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~0|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~6|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~7|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~10|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux15~7|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~3|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux24~7|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~2|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~3|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux25~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~2|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~3|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux27~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~7|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~8|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux26~12|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~6|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux22~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~6|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux20~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~9|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~8|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux23~9|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~6|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux21~7|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~6|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux16~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~6|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux19~7|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~6|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux18~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~6|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~6|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux17~7|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux29~18|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux29~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux28~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux28~8|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~8|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~5|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~5|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~8|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~2|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~2|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~4|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~4|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux30~5|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~17|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~14|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~14|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~17|datac"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~12|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~12|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~13|dataa"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~13|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux31~14|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~7|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~3|datab"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~3|combout"
    Warning (332126): Node "multicicloMIPS0|operativa|ula|Mux12~7|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.126     -7352.322 iKEY[0] 
    Info (332119):    -3.426       -24.786 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] 
    Info (332119):    -3.078      -130.773 iCLK_28 
    Info (332119):    -1.442        -2.662 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] 
Info (332146): Worst-case hold slack is -3.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.175       -19.307 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] 
    Info (332119):    -2.785        -7.115 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] 
    Info (332119):    -2.753       -59.114 iKEY[0] 
    Info (332119):     1.027         0.000 iCLK_28 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 iCLK_28 
    Info (332119):    -1.222     -1189.222 iKEY[0] 
    Info (332119):     0.500         0.000 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] 
    Info (332119):     0.500         0.000 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.393     -2977.303 iKEY[0] 
    Info (332119):    -1.460       -55.483 iCLK_28 
    Info (332119):    -1.315        -2.916 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] 
    Info (332119):     0.036         0.000 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] 
Info (332146): Worst-case hold slack is -1.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.829       -12.617 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] 
    Info (332119):    -1.632        -4.781 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] 
    Info (332119):    -1.570       -38.415 iKEY[0] 
    Info (332119):     0.214         0.000 iCLK_28 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 iCLK_28 
    Info (332119):    -1.222     -1189.222 iKEY[0] 
    Info (332119):     0.500         0.000 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|estado[2] 
    Info (332119):     0.500         0.000 multicicloMIPS:multicicloMIPS0|controleMIPS:controle|opALU[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 189 warnings
    Info: Peak virtual memory: 344 megabytes
    Info: Processing ended: Fri Dec 20 20:55:39 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


