# 컴퓨터 구조 정리

이 레포지토리는 RISC-V 기반으로 학습한 컴퓨터 구조(Computer Architecture) 내용을 정리한 것입니다.  

## 목차

1. [RISC-V 기초](./docs/01_riscv_basics.md)
2. [RISC-V 레지스터/ABI 및 함수 호출 규약](./docs/02_riscv_abi.md)
3. [C → 어셈블 → 링크: 프로그램이 실행 파일이 되기까지](./docs/03_c_to_binary.md)
4. [싱글사이클 CPU 구조](./docs/04_single_cycle_cpu.md)
5. [추가 예정: 파이프라인, 캐시, 메모리 계층 구조 등](./docs/05_etc_future.md)

## Labs

- `lab01_riscv_assembly` : 기본 RISC-V 어셈블리 실습
- `lab02_c_compile_flow` : C 코드의 컴파일/어셈블/링크 과정 실습
- `lab03_single_cycle_cpu` : 싱글사이클 CPU 설계 및 시뮬레이션

