**为帮助读者理解，《一种基于FPGA的语义信息处理加速器的设计及其实现》论文相关代码及其设计图已开源**


**说明**：<br />
design：架构设计图<br />
rtl：设计源码<br />
sw：rANS算法软件代码<br />



**TODO**：<br />
为帮助读者深入理解，代码相关说明文档正在撰写中，并且在此处保持更新，欢迎关注！

**未来计划**<br />
我们将继续对该架构设计进行升级迭代，最新的工作进展及其内容将在此处同步发布和更新，感谢读者的耐心和支持！

**参考**：<br />
1.https://github.com/InterDigitalInc/CompressAI<br />
2.https://github.com/rygorous/ryg_rans<br />
