digraph "CFG for '_Z7ScaleUpPfS_iiii' function" {
	label="CFG for '_Z7ScaleUpPfS_iiii' function";

	Node0x51169f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %8 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %9 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %10 = shl i32 %9, 6\l  %11 = shl nuw nsw i32 %7, 1\l  %12 = add i32 %10, %11\l  %13 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %14 = shl i32 %13, 3\l  %15 = shl nuw nsw i32 %8, 1\l  %16 = add i32 %14, %15\l  %17 = shl nsw i32 %2, 1\l  %18 = icmp slt i32 %12, %17\l  %19 = shl nsw i32 %4, 1\l  %20 = icmp slt i32 %16, %19\l  %21 = select i1 %18, i1 %20, i1 false\l  br i1 %21, label %22, label %73\l|{<s0>T|<s1>F}}"];
	Node0x51169f0:s0 -> Node0x5119110;
	Node0x51169f0:s1 -> Node0x51191a0;
	Node0x5119110 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%22:\l22:                                               \l  %23 = shl i32 %9, 5\l  %24 = add i32 %23, %7\l  %25 = shl i32 %13, 2\l  %26 = add i32 %25, %8\l  %27 = add nsw i32 %24, 1\l  %28 = add nsw i32 %2, -1\l  %29 = tail call i32 @llvm.smin.i32(i32 %27, i32 %28)\l  %30 = add nsw i32 %26, 1\l  %31 = add nsw i32 %4, -1\l  %32 = tail call i32 @llvm.smin.i32(i32 %30, i32 %31)\l  %33 = mul nsw i32 %26, %3\l  %34 = add nsw i32 %33, %24\l  %35 = sext i32 %34 to i64\l  %36 = getelementptr inbounds float, float addrspace(1)* %1, i64 %35\l  %37 = load float, float addrspace(1)* %36, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %38 = add nsw i32 %33, %29\l  %39 = sext i32 %38 to i64\l  %40 = getelementptr inbounds float, float addrspace(1)* %1, i64 %39\l  %41 = load float, float addrspace(1)* %40, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %42 = mul nsw i32 %32, %3\l  %43 = add nsw i32 %42, %24\l  %44 = sext i32 %43 to i64\l  %45 = getelementptr inbounds float, float addrspace(1)* %1, i64 %44\l  %46 = load float, float addrspace(1)* %45, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %47 = add nsw i32 %42, %29\l  %48 = sext i32 %47 to i64\l  %49 = getelementptr inbounds float, float addrspace(1)* %1, i64 %48\l  %50 = load float, float addrspace(1)* %49, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %51 = mul nsw i32 %16, %5\l  %52 = add nsw i32 %51, %12\l  %53 = sext i32 %52 to i64\l  %54 = getelementptr inbounds float, float addrspace(1)* %0, i64 %53\l  store float %37, float addrspace(1)* %54, align 4, !tbaa !5\l  %55 = fadd contract float %37, %41\l  %56 = fmul contract float %55, 5.000000e-01\l  %57 = or i32 %52, 1\l  %58 = sext i32 %57 to i64\l  %59 = getelementptr inbounds float, float addrspace(1)* %0, i64 %58\l  store float %56, float addrspace(1)* %59, align 4, !tbaa !5\l  %60 = fadd contract float %37, %46\l  %61 = fmul contract float %60, 5.000000e-01\l  %62 = or i32 %16, 1\l  %63 = mul nsw i32 %62, %5\l  %64 = add nsw i32 %63, %12\l  %65 = sext i32 %64 to i64\l  %66 = getelementptr inbounds float, float addrspace(1)* %0, i64 %65\l  store float %61, float addrspace(1)* %66, align 4, !tbaa !5\l  %67 = fadd contract float %55, %46\l  %68 = fadd contract float %67, %50\l  %69 = fmul contract float %68, 2.500000e-01\l  %70 = add nsw i32 %64, 1\l  %71 = sext i32 %70 to i64\l  %72 = getelementptr inbounds float, float addrspace(1)* %0, i64 %71\l  store float %69, float addrspace(1)* %72, align 4, !tbaa !5\l  br label %73\l}"];
	Node0x5119110 -> Node0x51191a0;
	Node0x51191a0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%73:\l73:                                               \l  ret void\l}"];
}
