
9_PWM_Led_Interrupciones.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000026  00800100  00000ed2  00000f66  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000ed2  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000018  00800126  00800126  00000f8c  2**0
                  ALLOC
  3 .comment      0000005c  00000000  00000000  00000f8c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000fe8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000d0  00000000  00000000  00001028  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000019d3  00000000  00000000  000010f8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007d4  00000000  00000000  00002acb  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000956  00000000  00000000  0000329f  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000002a0  00000000  00000000  00003bf8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005ac  00000000  00000000  00003e98  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000012cb  00000000  00000000  00004444  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000c0  00000000  00000000  0000570f  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 08 01 	jmp	0x210	; 0x210 <__vector_1>
   8:	0c 94 a6 01 	jmp	0x34c	; 0x34c <__vector_2>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 ed       	ldi	r30, 0xD2	; 210
  7c:	fe e0       	ldi	r31, 0x0E	; 14
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a6 32       	cpi	r26, 0x26	; 38
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a6 e2       	ldi	r26, 0x26	; 38
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	ae 33       	cpi	r26, 0x3E	; 62
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 52 02 	call	0x4a4	; 0x4a4 <main>
  9e:	0c 94 67 07 	jmp	0xece	; 0xece <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <ENVIA_CMD>:
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  a6:	98 2f       	mov	r25, r24
  a8:	90 7f       	andi	r25, 0xF0	; 240
  aa:	96 95       	lsr	r25
  ac:	96 95       	lsr	r25
  ae:	98 b9       	out	0x08, r25	; 8
  b0:	98 b1       	in	r25, 0x08	; 8
  b2:	9e 7f       	andi	r25, 0xFE	; 254
  b4:	98 b9       	out	0x08, r25	; 8
  b6:	98 b1       	in	r25, 0x08	; 8
  b8:	92 60       	ori	r25, 0x02	; 2
  ba:	98 b9       	out	0x08, r25	; 8
  bc:	ef e9       	ldi	r30, 0x9F	; 159
  be:	ff e0       	ldi	r31, 0x0F	; 15
  c0:	31 97       	sbiw	r30, 0x01	; 1
  c2:	f1 f7       	brne	.-4      	; 0xc0 <ENVIA_CMD+0x1a>
  c4:	00 c0       	rjmp	.+0      	; 0xc6 <ENVIA_CMD+0x20>
  c6:	00 00       	nop
  c8:	98 b1       	in	r25, 0x08	; 8
  ca:	9d 7f       	andi	r25, 0xFD	; 253
  cc:	98 b9       	out	0x08, r25	; 8
  ce:	ef e3       	ldi	r30, 0x3F	; 63
  d0:	fc e9       	ldi	r31, 0x9C	; 156
  d2:	31 97       	sbiw	r30, 0x01	; 1
  d4:	f1 f7       	brne	.-4      	; 0xd2 <ENVIA_CMD+0x2c>
  d6:	00 c0       	rjmp	.+0      	; 0xd8 <ENVIA_CMD+0x32>
  d8:	00 00       	nop
  da:	90 e0       	ldi	r25, 0x00	; 0
  dc:	88 0f       	add	r24, r24
  de:	99 1f       	adc	r25, r25
  e0:	88 0f       	add	r24, r24
  e2:	99 1f       	adc	r25, r25
  e4:	8c 73       	andi	r24, 0x3C	; 60
  e6:	88 b9       	out	0x08, r24	; 8
  e8:	88 b1       	in	r24, 0x08	; 8
  ea:	8e 7f       	andi	r24, 0xFE	; 254
  ec:	88 b9       	out	0x08, r24	; 8
  ee:	88 b1       	in	r24, 0x08	; 8
  f0:	82 60       	ori	r24, 0x02	; 2
  f2:	88 b9       	out	0x08, r24	; 8
  f4:	8f e9       	ldi	r24, 0x9F	; 159
  f6:	9f e0       	ldi	r25, 0x0F	; 15
  f8:	01 97       	sbiw	r24, 0x01	; 1
  fa:	f1 f7       	brne	.-4      	; 0xf8 <ENVIA_CMD+0x52>
  fc:	00 c0       	rjmp	.+0      	; 0xfe <ENVIA_CMD+0x58>
  fe:	00 00       	nop
 100:	88 b1       	in	r24, 0x08	; 8
 102:	8d 7f       	andi	r24, 0xFD	; 253
 104:	88 b9       	out	0x08, r24	; 8
 106:	ef e3       	ldi	r30, 0x3F	; 63
 108:	fc e9       	ldi	r31, 0x9C	; 156
 10a:	31 97       	sbiw	r30, 0x01	; 1
 10c:	f1 f7       	brne	.-4      	; 0x10a <ENVIA_CMD+0x64>
 10e:	00 c0       	rjmp	.+0      	; 0x110 <ENVIA_CMD+0x6a>
 110:	00 00       	nop
 112:	08 95       	ret

00000114 <LCD_INICIALIZA>:
 114:	82 e0       	ldi	r24, 0x02	; 2
 116:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 11a:	88 e2       	ldi	r24, 0x28	; 40
 11c:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 120:	8e e0       	ldi	r24, 0x0E	; 14
 122:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 126:	86 e0       	ldi	r24, 0x06	; 6
 128:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 12c:	81 e0       	ldi	r24, 0x01	; 1
 12e:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 132:	80 e8       	ldi	r24, 0x80	; 128
 134:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 138:	08 95       	ret

0000013a <ENVIA_DATO>:
 13a:	98 2f       	mov	r25, r24
 13c:	90 7f       	andi	r25, 0xF0	; 240
 13e:	96 95       	lsr	r25
 140:	96 95       	lsr	r25
 142:	98 b9       	out	0x08, r25	; 8
 144:	98 b1       	in	r25, 0x08	; 8
 146:	93 60       	ori	r25, 0x03	; 3
 148:	98 b9       	out	0x08, r25	; 8
 14a:	ef e9       	ldi	r30, 0x9F	; 159
 14c:	ff e0       	ldi	r31, 0x0F	; 15
 14e:	31 97       	sbiw	r30, 0x01	; 1
 150:	f1 f7       	brne	.-4      	; 0x14e <ENVIA_DATO+0x14>
 152:	00 c0       	rjmp	.+0      	; 0x154 <ENVIA_DATO+0x1a>
 154:	00 00       	nop
 156:	98 b1       	in	r25, 0x08	; 8
 158:	9d 7f       	andi	r25, 0xFD	; 253
 15a:	98 b9       	out	0x08, r25	; 8
 15c:	98 b1       	in	r25, 0x08	; 8
 15e:	9e 7f       	andi	r25, 0xFE	; 254
 160:	98 b9       	out	0x08, r25	; 8
 162:	ef e3       	ldi	r30, 0x3F	; 63
 164:	fc e9       	ldi	r31, 0x9C	; 156
 166:	31 97       	sbiw	r30, 0x01	; 1
 168:	f1 f7       	brne	.-4      	; 0x166 <ENVIA_DATO+0x2c>
 16a:	00 c0       	rjmp	.+0      	; 0x16c <ENVIA_DATO+0x32>
 16c:	00 00       	nop
 16e:	90 e0       	ldi	r25, 0x00	; 0
 170:	88 0f       	add	r24, r24
 172:	99 1f       	adc	r25, r25
 174:	88 0f       	add	r24, r24
 176:	99 1f       	adc	r25, r25
 178:	8c 73       	andi	r24, 0x3C	; 60
 17a:	88 b9       	out	0x08, r24	; 8
 17c:	88 b1       	in	r24, 0x08	; 8
 17e:	83 60       	ori	r24, 0x03	; 3
 180:	88 b9       	out	0x08, r24	; 8
 182:	8f e9       	ldi	r24, 0x9F	; 159
 184:	9f e0       	ldi	r25, 0x0F	; 15
 186:	01 97       	sbiw	r24, 0x01	; 1
 188:	f1 f7       	brne	.-4      	; 0x186 <ENVIA_DATO+0x4c>
 18a:	00 c0       	rjmp	.+0      	; 0x18c <ENVIA_DATO+0x52>
 18c:	00 00       	nop
 18e:	88 b1       	in	r24, 0x08	; 8
 190:	8d 7f       	andi	r24, 0xFD	; 253
 192:	88 b9       	out	0x08, r24	; 8
 194:	88 b1       	in	r24, 0x08	; 8
 196:	8e 7f       	andi	r24, 0xFE	; 254
 198:	88 b9       	out	0x08, r24	; 8
 19a:	ef e3       	ldi	r30, 0x3F	; 63
 19c:	fc e9       	ldi	r31, 0x9C	; 156
 19e:	31 97       	sbiw	r30, 0x01	; 1
 1a0:	f1 f7       	brne	.-4      	; 0x19e <ENVIA_DATO+0x64>
 1a2:	00 c0       	rjmp	.+0      	; 0x1a4 <ENVIA_DATO+0x6a>
 1a4:	00 00       	nop
 1a6:	08 95       	ret

000001a8 <ENVIA_CADENA>:
 1a8:	0f 93       	push	r16
 1aa:	1f 93       	push	r17
 1ac:	cf 93       	push	r28
 1ae:	df 93       	push	r29
 1b0:	8c 01       	movw	r16, r24
 1b2:	c0 e0       	ldi	r28, 0x00	; 0
 1b4:	d0 e0       	ldi	r29, 0x00	; 0
 1b6:	03 c0       	rjmp	.+6      	; 0x1be <ENVIA_CADENA+0x16>
 1b8:	0e 94 9d 00 	call	0x13a	; 0x13a <ENVIA_DATO>
 1bc:	21 96       	adiw	r28, 0x01	; 1
 1be:	f8 01       	movw	r30, r16
 1c0:	ec 0f       	add	r30, r28
 1c2:	fd 1f       	adc	r31, r29
 1c4:	80 81       	ld	r24, Z
 1c6:	81 11       	cpse	r24, r1
 1c8:	f7 cf       	rjmp	.-18     	; 0x1b8 <ENVIA_CADENA+0x10>
 1ca:	df 91       	pop	r29
 1cc:	cf 91       	pop	r28
 1ce:	1f 91       	pop	r17
 1d0:	0f 91       	pop	r16
 1d2:	08 95       	ret

000001d4 <LIMPIA_LCD>:
 1d4:	81 e0       	ldi	r24, 0x01	; 1
 1d6:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 1da:	08 95       	ret

000001dc <REGRESO_CASA>:
 1dc:	82 e0       	ldi	r24, 0x02	; 2
 1de:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 1e2:	08 95       	ret

000001e4 <POS_LINEA1>:
 1e4:	80 68       	ori	r24, 0x80	; 128
 1e6:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 1ea:	08 95       	ret

000001ec <POS_LINEA2>:
 1ec:	80 6c       	ori	r24, 0xC0	; 192
 1ee:	0e 94 53 00 	call	0xa6	; 0xa6 <ENVIA_CMD>
 1f2:	08 95       	ret

000001f4 <MENSAJE_INICIAL>:
//MENSAJE_INICIAL: Función normal para mostrar un mensaje inicial después o antes de que se haya activado una interrupción.
void MENSAJE_INICIAL(){
	//_delay_ms(750); //Retraso antirebote
	/*LCD_INICIALIZA: Función para configurar el LCD a que su cursor esté en el inicio, exista una comunicación de 4 bits, disponga de 2 líneas el LCD, sus caracteres sean de
	5X8 pixeles, su cursor sea visible y no parpadee, su incremenento de posición sea hacia la derecha, su pantalla esté estática y se manden datos al LCD, no comandos.*/
	LCD_INICIALIZA();
 1f4:	0e 94 8a 00 	call	0x114	; 0x114 <LCD_INICIALIZA>
	//LIMPIA_LCD: Función que limpia el LCD, borrando su pantalla y regresando su cursor a su posición inicial.
	LIMPIA_LCD();
 1f8:	0e 94 ea 00 	call	0x1d4	; 0x1d4 <LIMPIA_LCD>
	//REGRESO_CASA: Función que regresa el cursor a su posición inicial
	REGRESO_CASA();
 1fc:	0e 94 ee 00 	call	0x1dc	; 0x1dc <REGRESO_CASA>
	/*POS_LINEA1: Se refiere a la primera línea de 16 caracteres que se ve cuando la pantalla esté estática o dinámica, en el parámetro de la función se indica después de cual 
	de los 16 caracteres empezará a imprimir en pantalla el mensaje en el LCD. Puede obviarse la instrucción POS_LINEA1() y funcionará el programa, pero las posiciones de las 
	demás posiciones si se deben indicar explícitamente.*/
	POS_LINEA1(0);
 200:	80 e0       	ldi	r24, 0x00	; 0
 202:	0e 94 f2 00 	call	0x1e4	; 0x1e4 <POS_LINEA1>
	/*ENVIA_CADENA: Función que ejecuta varias veces la función ENVIA_DATO, específicamente hasta que se encuentre con un caracter vacío, osea cuando ya haya recorrido cada 
	letra o caracter de la palabra que recibe como parámetro. Recordemos que cada fila del LCD cuenta con solo 16 caracteres, hay que contarlos para que quepan.*/
	ENVIA_CADENA("Duty cycle leds");
 206:	84 e0       	ldi	r24, 0x04	; 4
 208:	91 e0       	ldi	r25, 0x01	; 1
 20a:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <ENVIA_CADENA>
 20e:	08 95       	ret

00000210 <__vector_1>:
/*Las acciones de las interrupciones externas deben ser descritas en una función fuera del método main, estas reciben como parámetro lo siguiente:
	- INT0_vect: Interrupción externa 0 después de haber sido configurada con los registros EIMSK y EICRA, esta está asociada al pin 2 (PD2) del Puerto D en el Arduino
	- INT1_vect: Interrupción externa 1 después de haber sido configurada con los registros EIMSK y EICRA, esta está asociada al pin 3 (PD3) del Puerto D en el Arduino.*/
//ISR INTERRUPCIONES EXTERNAS:
//INTERRUPCIÓN EXTERNA INT0 DEL PUERTO D; INT0	(Pin 2 del Puerto D): REPRESENTA AL BOTÓN - PARA BAJAR EL DUTY CYCLE DE LA SEÑAL PWM.
ISR(INT0_vect){
 210:	1f 92       	push	r1
 212:	0f 92       	push	r0
 214:	0f b6       	in	r0, 0x3f	; 63
 216:	0f 92       	push	r0
 218:	11 24       	eor	r1, r1
 21a:	8f 92       	push	r8
 21c:	9f 92       	push	r9
 21e:	af 92       	push	r10
 220:	bf 92       	push	r11
 222:	cf 92       	push	r12
 224:	df 92       	push	r13
 226:	ef 92       	push	r14
 228:	ff 92       	push	r15
 22a:	2f 93       	push	r18
 22c:	3f 93       	push	r19
 22e:	4f 93       	push	r20
 230:	5f 93       	push	r21
 232:	6f 93       	push	r22
 234:	7f 93       	push	r23
 236:	8f 93       	push	r24
 238:	9f 93       	push	r25
 23a:	af 93       	push	r26
 23c:	bf 93       	push	r27
 23e:	ef 93       	push	r30
 240:	ff 93       	push	r31
	//INTERRUPCIÓN QUE VE SI SE PRESIONÓ EL BOTÓN PARA BAJAR EL PORCENTAJE DEL DUTY CYCLE
	Control_dutyCycle_At0--;		//T0: Porcentaje inicial de 1%
 242:	20 e0       	ldi	r18, 0x00	; 0
 244:	30 e0       	ldi	r19, 0x00	; 0
 246:	40 e8       	ldi	r20, 0x80	; 128
 248:	5f e3       	ldi	r21, 0x3F	; 63
 24a:	60 91 2e 01 	lds	r22, 0x012E	; 0x80012e <Control_dutyCycle_At0>
 24e:	70 91 2f 01 	lds	r23, 0x012F	; 0x80012f <Control_dutyCycle_At0+0x1>
 252:	80 91 30 01 	lds	r24, 0x0130	; 0x800130 <Control_dutyCycle_At0+0x2>
 256:	90 91 31 01 	lds	r25, 0x0131	; 0x800131 <Control_dutyCycle_At0+0x3>
 25a:	0e 94 f5 02 	call	0x5ea	; 0x5ea <__subsf3>
 25e:	4b 01       	movw	r8, r22
 260:	5c 01       	movw	r10, r24
 262:	60 93 2e 01 	sts	0x012E, r22	; 0x80012e <Control_dutyCycle_At0>
 266:	70 93 2f 01 	sts	0x012F, r23	; 0x80012f <Control_dutyCycle_At0+0x1>
 26a:	80 93 30 01 	sts	0x0130, r24	; 0x800130 <Control_dutyCycle_At0+0x2>
 26e:	90 93 31 01 	sts	0x0131, r25	; 0x800131 <Control_dutyCycle_At0+0x3>
	Control_dutyCycle_At1--;		//T1: Porcentaje inicial de 2%
 272:	20 e0       	ldi	r18, 0x00	; 0
 274:	30 e0       	ldi	r19, 0x00	; 0
 276:	40 e8       	ldi	r20, 0x80	; 128
 278:	5f e3       	ldi	r21, 0x3F	; 63
 27a:	60 91 2a 01 	lds	r22, 0x012A	; 0x80012a <Control_dutyCycle_At1>
 27e:	70 91 2b 01 	lds	r23, 0x012B	; 0x80012b <Control_dutyCycle_At1+0x1>
 282:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Control_dutyCycle_At1+0x2>
 286:	90 91 2d 01 	lds	r25, 0x012D	; 0x80012d <Control_dutyCycle_At1+0x3>
 28a:	0e 94 f5 02 	call	0x5ea	; 0x5ea <__subsf3>
 28e:	6b 01       	movw	r12, r22
 290:	7c 01       	movw	r14, r24
 292:	60 93 2a 01 	sts	0x012A, r22	; 0x80012a <Control_dutyCycle_At1>
 296:	70 93 2b 01 	sts	0x012B, r23	; 0x80012b <Control_dutyCycle_At1+0x1>
 29a:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <Control_dutyCycle_At1+0x2>
 29e:	90 93 2d 01 	sts	0x012D, r25	; 0x80012d <Control_dutyCycle_At1+0x3>
	
	//VARIABLES QUE MUESTRAN EL PORCENTAJE DEL DUTY CYCLE EN EL LCD
	pt0--;							//T0: Porcentaje inicial de 1%
 2a2:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <pt0>
 2a6:	90 91 29 01 	lds	r25, 0x0129	; 0x800129 <pt0+0x1>
 2aa:	01 97       	sbiw	r24, 0x01	; 1
 2ac:	90 93 29 01 	sts	0x0129, r25	; 0x800129 <pt0+0x1>
 2b0:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <pt0>
	pt1-=2;							//T1: Porcentaje inicial de 2%
 2b4:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <__data_end>
 2b8:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <__data_end+0x1>
 2bc:	02 97       	sbiw	r24, 0x02	; 2
 2be:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <__data_end+0x1>
 2c2:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <__data_end>
	
	//FIJAR EL PORCENTAJE MÍNIMO DEL DUTY CYCLE DE T0, BASADO EN LA FRECUENCIA INICIAL, QUE EN ESTE CASO ES DE 1% - PWM MODO FASE CORRECTA
	if(Control_dutyCycle_At0 <= 0){
 2c6:	20 e0       	ldi	r18, 0x00	; 0
 2c8:	30 e0       	ldi	r19, 0x00	; 0
 2ca:	a9 01       	movw	r20, r18
 2cc:	c5 01       	movw	r24, r10
 2ce:	b4 01       	movw	r22, r8
 2d0:	0e 94 62 03 	call	0x6c4	; 0x6c4 <__cmpsf2>
 2d4:	18 16       	cp	r1, r24
 2d6:	64 f0       	brlt	.+24     	; 0x2f0 <__vector_1+0xe0>
		Control_dutyCycle_At0 = 0;	//Duty Cycle de 0% para T0.
 2d8:	10 92 2e 01 	sts	0x012E, r1	; 0x80012e <Control_dutyCycle_At0>
 2dc:	10 92 2f 01 	sts	0x012F, r1	; 0x80012f <Control_dutyCycle_At0+0x1>
 2e0:	10 92 30 01 	sts	0x0130, r1	; 0x800130 <Control_dutyCycle_At0+0x2>
 2e4:	10 92 31 01 	sts	0x0131, r1	; 0x800131 <Control_dutyCycle_At0+0x3>
		pt0 = 0;					//Valor mínimo del porcentaje
 2e8:	10 92 29 01 	sts	0x0129, r1	; 0x800129 <pt0+0x1>
 2ec:	10 92 28 01 	sts	0x0128, r1	; 0x800128 <pt0>
	}
	//FIJAR EL PORCENTAJE MÍNIMO DEL DUTY CYCLE DE T1, BASADO EN LA FRECUENCIA INICIAL, QUE EN ESTE CASO ES DE 2% - PWM RÁPIDO
	if(Control_dutyCycle_At1 <= 0){
 2f0:	20 e0       	ldi	r18, 0x00	; 0
 2f2:	30 e0       	ldi	r19, 0x00	; 0
 2f4:	a9 01       	movw	r20, r18
 2f6:	c7 01       	movw	r24, r14
 2f8:	b6 01       	movw	r22, r12
 2fa:	0e 94 62 03 	call	0x6c4	; 0x6c4 <__cmpsf2>
 2fe:	18 16       	cp	r1, r24
 300:	64 f0       	brlt	.+24     	; 0x31a <__vector_1+0x10a>
		Control_dutyCycle_At1 = 0;	//Duty Cycle de 0% para T1.
 302:	10 92 2a 01 	sts	0x012A, r1	; 0x80012a <Control_dutyCycle_At1>
 306:	10 92 2b 01 	sts	0x012B, r1	; 0x80012b <Control_dutyCycle_At1+0x1>
 30a:	10 92 2c 01 	sts	0x012C, r1	; 0x80012c <Control_dutyCycle_At1+0x2>
 30e:	10 92 2d 01 	sts	0x012D, r1	; 0x80012d <Control_dutyCycle_At1+0x3>
		pt1 = 0;					//Valor mínimo del porcentaje
 312:	10 92 27 01 	sts	0x0127, r1	; 0x800127 <__data_end+0x1>
 316:	10 92 26 01 	sts	0x0126, r1	; 0x800126 <__data_end>
	}
}
 31a:	ff 91       	pop	r31
 31c:	ef 91       	pop	r30
 31e:	bf 91       	pop	r27
 320:	af 91       	pop	r26
 322:	9f 91       	pop	r25
 324:	8f 91       	pop	r24
 326:	7f 91       	pop	r23
 328:	6f 91       	pop	r22
 32a:	5f 91       	pop	r21
 32c:	4f 91       	pop	r20
 32e:	3f 91       	pop	r19
 330:	2f 91       	pop	r18
 332:	ff 90       	pop	r15
 334:	ef 90       	pop	r14
 336:	df 90       	pop	r13
 338:	cf 90       	pop	r12
 33a:	bf 90       	pop	r11
 33c:	af 90       	pop	r10
 33e:	9f 90       	pop	r9
 340:	8f 90       	pop	r8
 342:	0f 90       	pop	r0
 344:	0f be       	out	0x3f, r0	; 63
 346:	0f 90       	pop	r0
 348:	1f 90       	pop	r1
 34a:	18 95       	reti

0000034c <__vector_2>:
//INTERRUPCIÓN EXTERNA INT1 DEL PUERTO D: INT1	(Pin 3 del Puerto D): REPRESENTA AL BOTÓN + PARA SUBIR EL DUTY CYCLE DE LA SEÑAL PWM.
ISR(INT1_vect){
 34c:	1f 92       	push	r1
 34e:	0f 92       	push	r0
 350:	0f b6       	in	r0, 0x3f	; 63
 352:	0f 92       	push	r0
 354:	11 24       	eor	r1, r1
 356:	8f 92       	push	r8
 358:	9f 92       	push	r9
 35a:	af 92       	push	r10
 35c:	bf 92       	push	r11
 35e:	cf 92       	push	r12
 360:	df 92       	push	r13
 362:	ef 92       	push	r14
 364:	ff 92       	push	r15
 366:	2f 93       	push	r18
 368:	3f 93       	push	r19
 36a:	4f 93       	push	r20
 36c:	5f 93       	push	r21
 36e:	6f 93       	push	r22
 370:	7f 93       	push	r23
 372:	8f 93       	push	r24
 374:	9f 93       	push	r25
 376:	af 93       	push	r26
 378:	bf 93       	push	r27
 37a:	ef 93       	push	r30
 37c:	ff 93       	push	r31
	//INTERRUPCIÓN QUE VE SI SE PRESIONÓ EL BOTÓN PARA SUBIR EL PORCENTAJE DEL DUTY CYCLE
	Control_dutyCycle_At0++;		//T0: Porcentaje inicial de 1%
 37e:	20 e0       	ldi	r18, 0x00	; 0
 380:	30 e0       	ldi	r19, 0x00	; 0
 382:	40 e8       	ldi	r20, 0x80	; 128
 384:	5f e3       	ldi	r21, 0x3F	; 63
 386:	60 91 2e 01 	lds	r22, 0x012E	; 0x80012e <Control_dutyCycle_At0>
 38a:	70 91 2f 01 	lds	r23, 0x012F	; 0x80012f <Control_dutyCycle_At0+0x1>
 38e:	80 91 30 01 	lds	r24, 0x0130	; 0x800130 <Control_dutyCycle_At0+0x2>
 392:	90 91 31 01 	lds	r25, 0x0131	; 0x800131 <Control_dutyCycle_At0+0x3>
 396:	0e 94 f6 02 	call	0x5ec	; 0x5ec <__addsf3>
 39a:	4b 01       	movw	r8, r22
 39c:	5c 01       	movw	r10, r24
 39e:	60 93 2e 01 	sts	0x012E, r22	; 0x80012e <Control_dutyCycle_At0>
 3a2:	70 93 2f 01 	sts	0x012F, r23	; 0x80012f <Control_dutyCycle_At0+0x1>
 3a6:	80 93 30 01 	sts	0x0130, r24	; 0x800130 <Control_dutyCycle_At0+0x2>
 3aa:	90 93 31 01 	sts	0x0131, r25	; 0x800131 <Control_dutyCycle_At0+0x3>
	Control_dutyCycle_At1++;		//T1: Porcentaje inicial de 2%
 3ae:	20 e0       	ldi	r18, 0x00	; 0
 3b0:	30 e0       	ldi	r19, 0x00	; 0
 3b2:	40 e8       	ldi	r20, 0x80	; 128
 3b4:	5f e3       	ldi	r21, 0x3F	; 63
 3b6:	60 91 2a 01 	lds	r22, 0x012A	; 0x80012a <Control_dutyCycle_At1>
 3ba:	70 91 2b 01 	lds	r23, 0x012B	; 0x80012b <Control_dutyCycle_At1+0x1>
 3be:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Control_dutyCycle_At1+0x2>
 3c2:	90 91 2d 01 	lds	r25, 0x012D	; 0x80012d <Control_dutyCycle_At1+0x3>
 3c6:	0e 94 f6 02 	call	0x5ec	; 0x5ec <__addsf3>
 3ca:	6b 01       	movw	r12, r22
 3cc:	7c 01       	movw	r14, r24
 3ce:	60 93 2a 01 	sts	0x012A, r22	; 0x80012a <Control_dutyCycle_At1>
 3d2:	70 93 2b 01 	sts	0x012B, r23	; 0x80012b <Control_dutyCycle_At1+0x1>
 3d6:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <Control_dutyCycle_At1+0x2>
 3da:	90 93 2d 01 	sts	0x012D, r25	; 0x80012d <Control_dutyCycle_At1+0x3>
	
	//VARIABLES QUE MUESTRAN EL PORCENTAJE DEL DUTY CYCLE EN EL LCD
	pt0++;							//T0: Porcentaje inicial de 1%
 3de:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <pt0>
 3e2:	90 91 29 01 	lds	r25, 0x0129	; 0x800129 <pt0+0x1>
 3e6:	01 96       	adiw	r24, 0x01	; 1
 3e8:	90 93 29 01 	sts	0x0129, r25	; 0x800129 <pt0+0x1>
 3ec:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <pt0>
	pt1+=2;							//T1: Porcentaje inicial de 2%
 3f0:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <__data_end>
 3f4:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <__data_end+0x1>
 3f8:	02 96       	adiw	r24, 0x02	; 2
 3fa:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <__data_end+0x1>
 3fe:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <__data_end>
	
	//FIJAR EL PORCENTAJE MÁXIMO DEL DUTY CYCLE DE T0, BASADO EN LA FRECUENCIA INICIAL, QUE EN ESTE CASO ES DE 1% - PWM MODO FASE CORRECTA
	if(Control_dutyCycle_At0 >= 97){
 402:	20 e0       	ldi	r18, 0x00	; 0
 404:	30 e0       	ldi	r19, 0x00	; 0
 406:	42 ec       	ldi	r20, 0xC2	; 194
 408:	52 e4       	ldi	r21, 0x42	; 66
 40a:	c5 01       	movw	r24, r10
 40c:	b4 01       	movw	r22, r8
 40e:	0e 94 0b 04 	call	0x816	; 0x816 <__gesf2>
 412:	88 23       	and	r24, r24
 414:	94 f0       	brlt	.+36     	; 0x43a <__EEPROM_REGION_LENGTH__+0x3a>
		Control_dutyCycle_At0 = 96;	//Duty Cycle de 100% para T0 que tiene un porcentaje inicial de 1%.
 416:	80 e0       	ldi	r24, 0x00	; 0
 418:	90 e0       	ldi	r25, 0x00	; 0
 41a:	a0 ec       	ldi	r26, 0xC0	; 192
 41c:	b2 e4       	ldi	r27, 0x42	; 66
 41e:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <Control_dutyCycle_At0>
 422:	90 93 2f 01 	sts	0x012F, r25	; 0x80012f <Control_dutyCycle_At0+0x1>
 426:	a0 93 30 01 	sts	0x0130, r26	; 0x800130 <Control_dutyCycle_At0+0x2>
 42a:	b0 93 31 01 	sts	0x0131, r27	; 0x800131 <Control_dutyCycle_At0+0x3>
		pt0 = 100;					//Valor máximo del porcentaje
 42e:	84 e6       	ldi	r24, 0x64	; 100
 430:	90 e0       	ldi	r25, 0x00	; 0
 432:	90 93 29 01 	sts	0x0129, r25	; 0x800129 <pt0+0x1>
 436:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <pt0>
	}
	//FIJAR EL PORCENTAJE MÁXIMO DEL DUTY CYCLE DE T1, BASADO EN LA FRECUENCIA INICIAL, QUE EN ESTE CASO ES DE 2% - PWM RÁPIDO
	if(Control_dutyCycle_At1 >= 97){
 43a:	20 e0       	ldi	r18, 0x00	; 0
 43c:	30 e0       	ldi	r19, 0x00	; 0
 43e:	42 ec       	ldi	r20, 0xC2	; 194
 440:	52 e4       	ldi	r21, 0x42	; 66
 442:	c7 01       	movw	r24, r14
 444:	b6 01       	movw	r22, r12
 446:	0e 94 0b 04 	call	0x816	; 0x816 <__gesf2>
 44a:	88 23       	and	r24, r24
 44c:	94 f0       	brlt	.+36     	; 0x472 <__EEPROM_REGION_LENGTH__+0x72>
		Control_dutyCycle_At1 = 96;//Duty Cycle de 200% para T1 que tiene un porcentaje inicial de 2%.
 44e:	80 e0       	ldi	r24, 0x00	; 0
 450:	90 e0       	ldi	r25, 0x00	; 0
 452:	a0 ec       	ldi	r26, 0xC0	; 192
 454:	b2 e4       	ldi	r27, 0x42	; 66
 456:	80 93 2a 01 	sts	0x012A, r24	; 0x80012a <Control_dutyCycle_At1>
 45a:	90 93 2b 01 	sts	0x012B, r25	; 0x80012b <Control_dutyCycle_At1+0x1>
 45e:	a0 93 2c 01 	sts	0x012C, r26	; 0x80012c <Control_dutyCycle_At1+0x2>
 462:	b0 93 2d 01 	sts	0x012D, r27	; 0x80012d <Control_dutyCycle_At1+0x3>
		pt1 = 200;					//Valor máximo del porcentaje
 466:	88 ec       	ldi	r24, 0xC8	; 200
 468:	90 e0       	ldi	r25, 0x00	; 0
 46a:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <__data_end+0x1>
 46e:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <__data_end>
	}
}
 472:	ff 91       	pop	r31
 474:	ef 91       	pop	r30
 476:	bf 91       	pop	r27
 478:	af 91       	pop	r26
 47a:	9f 91       	pop	r25
 47c:	8f 91       	pop	r24
 47e:	7f 91       	pop	r23
 480:	6f 91       	pop	r22
 482:	5f 91       	pop	r21
 484:	4f 91       	pop	r20
 486:	3f 91       	pop	r19
 488:	2f 91       	pop	r18
 48a:	ff 90       	pop	r15
 48c:	ef 90       	pop	r14
 48e:	df 90       	pop	r13
 490:	cf 90       	pop	r12
 492:	bf 90       	pop	r11
 494:	af 90       	pop	r10
 496:	9f 90       	pop	r9
 498:	8f 90       	pop	r8
 49a:	0f 90       	pop	r0
 49c:	0f be       	out	0x3f, r0	; 63
 49e:	0f 90       	pop	r0
 4a0:	1f 90       	pop	r1
 4a2:	18 95       	reti

000004a4 <main>:
int main(void){
    /*CLI: Cuando se activa una CLI interruption, automáticamente el bit 7 del status register que es GI (General Interruption) se convierte en 0 lógico, lo que convierte a 
	las interrupciones en MI (Maskable Interrupt), esto en términos más simples significa que las interrupciones están activas:
		- Cuando GI tiene valor de 1 lógico no está activada ninguna interrupción, osea que es NMI, Non Maskable Interrupt.
		- Cuando GI tiene valor de 0 lógico está activada la interrupción, osea que es MI, Maskable Interrupt.*/
	cli(); //Evita cualquier interrupción que entre mientras ya se está ejecutando una o antes de programar la máquina, ya que termine, permite la ejecución de interrupciones.
 4a4:	f8 94       	cli
	T2 - Pines PWM:
		PB3 (Pin 11):	OC2A, osea el canal A de la señal PWM del timer T2.
		PD3 (Pin 3):	OC2B, osea el canal B de la señal PWM del timer T2.
	En este ejercicio solo se usarán las salidas del canal A.*/
	//Temporizador T0: Pin 6 (PD6) del Puerto D como salida del canal A;		frecuencia de 100 Hz;	T = 10ms;	Fase correcta.
	DDRD = (1<<DDD6);
 4a6:	80 e4       	ldi	r24, 0x40	; 64
 4a8:	8a b9       	out	0x0a, r24	; 10
	//Temporizador T1: Pin 9 (PB1) del Puerto B como salida del canal A;		frecuencia de 500 Hz;	T = 2ms;	Fast PWM.
	DDRB = (1<<DDB1);
 4aa:	82 e0       	ldi	r24, 0x02	; 2
 4ac:	84 b9       	out	0x04, r24	; 4
	DDRC = 0xFF;		//Todos los pines del puerto C son salidas al LCD.
 4ae:	8f ef       	ldi	r24, 0xFF	; 255
 4b0:	87 b9       	out	0x07, r24	; 7
		-	La instrucción |= lo que hace es asignar el valor 1 lógico a un bit específico de un número binario cualquiera sin afectar a los demás.
		-	La instrucción & es un AND, lo que crea es una máscara AND.
		-	La instrucción &= lo que hace es asignar el valor 0 lógico a un bit específico de un número binario cualquiera sin afectar a los demás.*/
	//MÁSCARA OR: Convierte en 1 todo lo que esté en contacto con los 1 de la máscara y deja pasar tal cual lo que esté en contacto con los 0 de la máscara.
	//MÁSCARA AND: Convierte en 0 todo lo que esté en contacto con los 0 de la máscara y deja pasar tal cual lo que esté en contacto con los 1 de la máscara.
	EIMSK |= (1<<INT0);	//Activación de la interrupción externa INT0 asociada al pin 2 (PD2) del Puerto D en el Arduino.
 4b2:	8d b3       	in	r24, 0x1d	; 29
 4b4:	81 60       	ori	r24, 0x01	; 1
 4b6:	8d bb       	out	0x1d, r24	; 29
	EIMSK |= (1<<INT1);	//Activación de la interrupción externa INT1 asociada al pin 3 (PD3) del Puerto D en el Arduino.
 4b8:	8d b3       	in	r24, 0x1d	; 29
 4ba:	82 60       	ori	r24, 0x02	; 2
 4bc:	8d bb       	out	0x1d, r24	; 29
		- ISC10: Bit 2 del registro EICRA, afecta a la interrupción externa INT1:
			- ISC11 = 0 y ISC10 = 0; Interrupción de nivel bajo, osea cuando la señal de factor externo se encuentra en 0 lógico.
			- ISC11 = 0 y ISC10 = 1; Interrupción con cambio de estado lógico en la señal, osea cuando la señal de factor externo cambia de 0 a 1 o 1 a 0.
			- ISC11 = 1 y ISC10 = 0; Interrupción de flanco de bajada, osea cuando la señal de factor externo cambia de 1 a 0.
			- ISC11 = 1 y ISC10 = 1; Interrupción de flanco de subida, osea cuando la señal de factor externo cambia de 0 a 1.*/
	EICRA |= (1<<ISC01)|(1<<ISC00); //INT0 del registro EIMSK configurada con los bits ISC01 e ISC00 del registro EICRA, activando la interrupción de flanco de subida.
 4be:	e9 e6       	ldi	r30, 0x69	; 105
 4c0:	f0 e0       	ldi	r31, 0x00	; 0
 4c2:	80 81       	ld	r24, Z
 4c4:	83 60       	ori	r24, 0x03	; 3
 4c6:	80 83       	st	Z, r24
	EICRA |= (1<<ISC11)|(1<<ISC10); //INT1 del registro EIMSK configurada con los bits ISC11 e ISC10 del registro EICRA, activando la interrupción de flanco de subida.
 4c8:	80 81       	ld	r24, Z
 4ca:	8c 60       	ori	r24, 0x0C	; 12
 4cc:	80 83       	st	Z, r24
		con 0 lógico se deja a los temporizadores T0 y T1 con el último valor de conteo que tenían y escala con la que se quedaron.
	Cuando se usa más de un timer para manejo de tiempos, es necesario usar este registro, además esto se debe hacer justo antes de configurar los timers, una vez 
	configurados, se debe volver a hacer que este registro valga 0.
	No es tan importante usar el registro GTCCR cuando se usan interrupciones externas, pero cuando se usa temporizadores si lo es, ya que puede evitar que falle el programa, 
	además cuando se usan varios temporizadores a la vez, deben usarse en Puertos diferentes, sino fallarán.*/
	GTCCR = (1<<TSM)|(1<<PSRASY)|(1<<PSRSYNC); //TSM -> Timers sincronizados; PSRASY -> Timer T2 reiniciado; PSRSYNC -> Timers T0 y T1 reiniciados.
 4ce:	83 e8       	ldi	r24, 0x83	; 131
 4d0:	83 bd       	out	0x23, r24	; 35
	//T0: Frecuencia de 1kHz;	T = 1ms;	PWM Fase correcta, ciclo de trabajo variable.
	//T1: Frecuencia de 1Hz;	T = 1s;		Fast PWM, ciclo de trabajo variable.
	
	//TCCR#A o registro de control del temporizador A: Sirve para indicar el tipo de salida y tipo de comparación en el temporizador T#, accede a los bits WMG#1 y WMG#0.
	//CONFIGURACIÓN SEÑAL PWM CANAL A:
	TCCR0A |= (1<<COM0A1)|(0<<COM0A0);//Configuración Cero lógico en OCR0A (Modo no invertido); COM0A1 = 1, COM0A0 = 0; T0 - Canal A
 4d2:	84 b5       	in	r24, 0x24	; 36
 4d4:	80 68       	ori	r24, 0x80	; 128
 4d6:	84 bd       	out	0x24, r24	; 36
	TCCR1A |= (1<<COM1A1)|(0<<COM1A0);//Configuración Cero lógico en OCR1A (Modo no invertido); COM1A1 = 1, COM1A0 = 0; T1 - Canal A
 4d8:	e0 e8       	ldi	r30, 0x80	; 128
 4da:	f0 e0       	ldi	r31, 0x00	; 0
 4dc:	80 81       	ld	r24, Z
 4de:	80 68       	ori	r24, 0x80	; 128
 4e0:	80 83       	st	Z, r24
	//TIPO DE COMPARADOR - PARTE 1/2: Esto se aplica a ambos canales A y B del mismo temporizador.
	TCCR0A |= (0<<WGM01)|(1<<WGM00);//T0: Configuración de PWM Fase correcta (8 bits); TCCR0B -> WMG02 = 0; TCCR0A -> WMG01 = 0 y WMG00 = 1
 4e2:	84 b5       	in	r24, 0x24	; 36
 4e4:	81 60       	ori	r24, 0x01	; 1
 4e6:	84 bd       	out	0x24, r24	; 36
	TCCR1A |= (0<<WGM11)|(1<<WGM10);//T1: Configuración de PWM Rápido (8 bits); TCCR1B -> WMG13 = 0 y WMG12 = 1; TCCR1A -> WMG11 = 0 y WMG10 = 1; T1 se maneja distinto.
 4e8:	80 81       	ld	r24, Z
 4ea:	81 60       	ori	r24, 0x01	; 1
 4ec:	80 83       	st	Z, r24
	-	La instrucción &= lo que hace es solo asignar el valor de un bit 0 de un número binario sin afectar a los demás.
	-	La instrucción |= lo que hace es solo asignar el valor de un bit 1 de un número binario sin afectar a los demás.
	Se pueden obtener frecuencias mayores con escalas pequeñas y frecuencias menores con escalas grandes.*/
	//TCCR#B o registro de control del temporizador: Sirve para indicar la configuración de escala y tipo de comparador.
	//ESCALA DEL TEMPORIZADOR:
	TCCR0B |= (1<<CS02)|(0<<CS01)|(0<<CS00);			//T0: Escala de 256;	CS12 = 1, CS11 = 0 y CS10 = 0
 4ee:	85 b5       	in	r24, 0x25	; 37
 4f0:	84 60       	ori	r24, 0x04	; 4
 4f2:	85 bd       	out	0x25, r24	; 37
	TCCR1B |= (1<<CS12)|(0<<CS11)|(0<<CS10);			//T1: Escala de 256;	CS12 = 1, CS11 = 0 y CS10 = 0
 4f4:	e1 e8       	ldi	r30, 0x81	; 129
 4f6:	f0 e0       	ldi	r31, 0x00	; 0
 4f8:	80 81       	ld	r24, Z
 4fa:	84 60       	ori	r24, 0x04	; 4
 4fc:	80 83       	st	Z, r24
	//TIPO DE COMPARADOR - PARTE 2/2:
	/*Aguas porque asignar ceros solos, normalmente causa problemas, si se quiere poner explícitamente, debe estar incluido dentro de una declaración con varios bits, en 
	específico se encuentra declarada en los registros TCCR#B de arriba, por eso en esta parte se comentó y solo se dejó indicado para que fuera más entendible.*/
	//TCCR0B &= (0<<WGM02);			//T0: Configuración de PWM Fase correcta (8 bits); TCCR0B -> WMG02 = 0; TCCR0A -> WMG01 = 0 y WMG00 = 1
	TCCR1B |= (0<<WGM13)|(1<<WGM12);//T1: Configuración de PWM Rápido (8 bits); TCCR1B -> WMG13 = 0 y WMG12 = 1; TCCR1A -> WMG11 = 0 y WMG10 = 1; T1 se maneja distinto.
 4fe:	80 81       	ld	r24, Z
 500:	88 60       	ori	r24, 0x08	; 8
 502:	80 83       	st	Z, r24
	Con el modo Fast PWM se llega a mucho mayores frecuencias que con los modos PWM Fase correcta o PWM fase y frecuencia correcta y mientras menor la resolución, mayor la 
	frecuencia también.
	El cálculo se debe realizar en la parte de dentro del while, para que se pueda actualizar su valor de duty cycle por medio de las interrupciones externas.*/
	
	//GTCCR: Una vez configurados los timers, se debe poner como cero el registro que reinicia y sincroniza los timers, liberando así los timers.
	GTCCR = (0<<TSM)|(0<<PSRASY)|(0<<PSRSYNC); //TSM -> Timers NO sincronizados; PSRASY -> Timer T2 NO reiniciado; PSRSYNC -> Timers T0 y T1 NO reiniciados.
 504:	13 bc       	out	0x23, r1	; 35
	
	/*SEI: Cuando se activa una SEI interruption, automáticamente el bit 7 del status register (GI) se convierte en 1 lógico, lo que convierte a las interrupciones en NMI 
	(No Mask Interruption):
		- Cuando GI tiene valor de 1 lógico no está activada ninguna interrupción, osea que es NMI, Non Maskable Interrupt.
		- Cuando GI tiene valor de 0 lógico está activada la interrupción, osea que es MI, Maskable Interrupt.*/
	sei(); //Permite cualquier interrupción que entre ya después de haber programado la máquina y cuando haya terminado de ejecutarse una interrupción anterior.
 506:	78 94       	sei
	
	
	//EJECUCIÓN DEL PROGRAMA: Ya después de haber configurado las interrupciones es cuando se ejecuta la función del programa.
	//MANEJO DE LCD
	//MENSAJE_INICIAL: Función normal para mostrar un mensaje inicial después o antes de que se haya presionado una interrupción.
	MENSAJE_INICIAL();
 508:	0e 94 fa 00 	call	0x1f4	; 0x1f4 <MENSAJE_INICIAL>
    while (1){
		//MOSTRAR CONTEO EN LCD:
		/*POS_LINEA2: Se refiere a la segunda línea de 16 caracteres que se ve cuando la pantalla esté estática o dinámica, en el parámetro de la función se indica después de 
		cual de los 16 caracteres empezará a imprimir en pantalla el mensaje en el LCD.*/
		POS_LINEA2(0);
 50c:	80 e0       	ldi	r24, 0x00	; 0
 50e:	0e 94 f6 00 	call	0x1ec	; 0x1ec <POS_LINEA2>
		/*ENVIA_CADENA: Función que ejecuta varias veces la función ENVIA_DATO, específicamente hasta que se encuentre con un caracter vacío, osea cuando ya haya recorrido 
		cada letra o caracter de la palabra que recibe como parámetro. Recordemos que cada fila del LCD cuenta con solo 16 caracteres, hay que contarlos para que quepan.*/
		ENVIA_CADENA("T0:");
 512:	84 e1       	ldi	r24, 0x14	; 20
 514:	91 e0       	ldi	r25, 0x01	; 1
 516:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <ENVIA_CADENA>
		double:	Números fraccional con máximo 15 decimales después del punto, utilizan un espacio de memoria de 8 bytes. Su formato es el %lf.
		char:	Caracater, representa una sola letra o valor ASCII, utilizan un espacio de memoria de 1 byte. Su formato es el %s.
		Ya conocidos los formatos asociados a cada tipo primitivo, se usan dos variables y el formato del número que ingresa al método sprintf() que sirve para realizar la 
		conversión.*/
		//sprintf(variable_que_guarda_el_resultado, "formato_numero", numero_inicial): Método para convertir números a cadenas de caracteres.
		sprintf(pt0_string, "%d", pt0);
 51a:	80 91 29 01 	lds	r24, 0x0129	; 0x800129 <pt0+0x1>
 51e:	8f 93       	push	r24
 520:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <pt0>
 524:	8f 93       	push	r24
 526:	c8 e1       	ldi	r28, 0x18	; 24
 528:	d1 e0       	ldi	r29, 0x01	; 1
 52a:	df 93       	push	r29
 52c:	cf 93       	push	r28
 52e:	82 e3       	ldi	r24, 0x32	; 50
 530:	91 e0       	ldi	r25, 0x01	; 1
 532:	9f 93       	push	r25
 534:	8f 93       	push	r24
 536:	0e 94 7d 04 	call	0x8fa	; 0x8fa <sprintf>
		ENVIA_CADENA(pt0_string);	//Impresión de la frecuencia de la señal, que aumenta o se reduce cada vez que se presiona el botón + o - del Puerto B.
 53a:	82 e3       	ldi	r24, 0x32	; 50
 53c:	91 e0       	ldi	r25, 0x01	; 1
 53e:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <ENVIA_CADENA>
		/*ENVIA_CADENA: Función que ejecuta varias veces la función ENVIA_DATO, específicamente hasta que se encuentre con un caracter vacío, osea cuando ya haya recorrido 
		cada letra o caracter de la palabra que recibe como parámetro. Recordemos que cada fila del LCD cuenta con solo 16 caracteres, hay que contarlos para que quepan.*/
		ENVIA_CADENA("%, ");
 542:	8b e1       	ldi	r24, 0x1B	; 27
 544:	91 e0       	ldi	r25, 0x01	; 1
 546:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <ENVIA_CADENA>
		
		ENVIA_CADENA("T1:");
 54a:	8f e1       	ldi	r24, 0x1F	; 31
 54c:	91 e0       	ldi	r25, 0x01	; 1
 54e:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <ENVIA_CADENA>
		double:	Números fraccional con máximo 15 decimales después del punto, utilizan un espacio de memoria de 8 bytes. Su formato es el %lf.
		char:	Caracater, representa una sola letra o valor ASCII, utilizan un espacio de memoria de 1 byte. Su formato es el %s.
		Ya conocidos los formatos asociados a cada tipo primitivo, se usan dos variables y el formato del número que ingresa al método sprintf() que sirve para realizar la 
		conversión.*/
		//sprintf(variable_que_guarda_el_resultado, "formato_numero", numero_inicial): Método para convertir números a cadenas de caracteres.
		sprintf(pt1_string, "%d", pt1);
 552:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <__data_end+0x1>
 556:	8f 93       	push	r24
 558:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <__data_end>
 55c:	8f 93       	push	r24
 55e:	df 93       	push	r29
 560:	cf 93       	push	r28
 562:	88 e3       	ldi	r24, 0x38	; 56
 564:	91 e0       	ldi	r25, 0x01	; 1
 566:	9f 93       	push	r25
 568:	8f 93       	push	r24
 56a:	0e 94 7d 04 	call	0x8fa	; 0x8fa <sprintf>
		ENVIA_CADENA(pt1_string);	//Impresión de la frecuencia de la señal, que aumenta o se reduce cada vez que se presiona el botón + o - del Puerto B.
 56e:	88 e3       	ldi	r24, 0x38	; 56
 570:	91 e0       	ldi	r25, 0x01	; 1
 572:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <ENVIA_CADENA>
		/*ENVIA_CADENA: Función que ejecuta varias veces la función ENVIA_DATO, específicamente hasta que se encuentre con un caracter vacío, osea cuando ya haya recorrido 
		cada letra o caracter de la palabra que recibe como parámetro. Recordemos que cada fila del LCD cuenta con solo 16 caracteres, hay que contarlos para que quepan.*/
		ENVIA_CADENA("%");
 576:	83 e2       	ldi	r24, 0x23	; 35
 578:	91 e0       	ldi	r25, 0x01	; 1
 57a:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <ENVIA_CADENA>
				2.1.- OCR#I_dutycycle = ConteoMáximo_PWM - OCR#_dutycycle
				2.2.- OCR#NI_dutycycle = OCR#_dutycycle = 2.6562
				2.3.- OCR#A = 2.6562
			- Asignación de resultados a los registros correspondientes:
				2.3.- OCR#A = 3.9062*/
		OCR0A = Porcentaje_inicial_At0 * Control_dutyCycle_At0;	//PWM Fase Correcta; frecuencia de 100 Hz; T = 10 ms; Porcentaje_inicial_t0 = 3.9062; Escala  = 256
 57e:	20 91 2e 01 	lds	r18, 0x012E	; 0x80012e <Control_dutyCycle_At0>
 582:	30 91 2f 01 	lds	r19, 0x012F	; 0x80012f <Control_dutyCycle_At0+0x1>
 586:	40 91 30 01 	lds	r20, 0x0130	; 0x800130 <Control_dutyCycle_At0+0x2>
 58a:	50 91 31 01 	lds	r21, 0x0131	; 0x800131 <Control_dutyCycle_At0+0x3>
 58e:	60 91 00 01 	lds	r22, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 592:	70 91 01 01 	lds	r23, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 596:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__DATA_REGION_ORIGIN__+0x2>
 59a:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <__DATA_REGION_ORIGIN__+0x3>
 59e:	0e 94 10 04 	call	0x820	; 0x820 <__mulsf3>
 5a2:	0e 94 67 03 	call	0x6ce	; 0x6ce <__fixunssfsi>
 5a6:	67 bd       	out	0x27, r22	; 39
				2.1.- OCR#I_dutycycle = ConteoMáximo_PWM - OCR#_dutycycle
				2.2.- OCR#NI_dutycycle = OCR#_dutycycle = 2.125
				2.3.- OCR#A = 2.125
			- Asignación de resultados a los registros correspondientes:
				2.3.- OCR#A = 2.125*/
		OCR1A = Porcentaje_inicial_At0 * Control_dutyCycle_At0;	//Fast PWM; frecuencia = 500 Hz; t_deseado = 2 ms; Porcentaje_inicial_t0 = 2.125; Escala  = 256
 5a8:	20 91 2e 01 	lds	r18, 0x012E	; 0x80012e <Control_dutyCycle_At0>
 5ac:	30 91 2f 01 	lds	r19, 0x012F	; 0x80012f <Control_dutyCycle_At0+0x1>
 5b0:	40 91 30 01 	lds	r20, 0x0130	; 0x800130 <Control_dutyCycle_At0+0x2>
 5b4:	50 91 31 01 	lds	r21, 0x0131	; 0x800131 <Control_dutyCycle_At0+0x3>
 5b8:	60 91 00 01 	lds	r22, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 5bc:	70 91 01 01 	lds	r23, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 5c0:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__DATA_REGION_ORIGIN__+0x2>
 5c4:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <__DATA_REGION_ORIGIN__+0x3>
 5c8:	0e 94 10 04 	call	0x820	; 0x820 <__mulsf3>
 5cc:	0e 94 67 03 	call	0x6ce	; 0x6ce <__fixunssfsi>
 5d0:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 5d4:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 5d8:	8d b7       	in	r24, 0x3d	; 61
 5da:	9e b7       	in	r25, 0x3e	; 62
 5dc:	0c 96       	adiw	r24, 0x0c	; 12
 5de:	0f b6       	in	r0, 0x3f	; 63
 5e0:	f8 94       	cli
 5e2:	9e bf       	out	0x3e, r25	; 62
 5e4:	0f be       	out	0x3f, r0	; 63
 5e6:	8d bf       	out	0x3d, r24	; 61
 5e8:	91 cf       	rjmp	.-222    	; 0x50c <main+0x68>

000005ea <__subsf3>:
 5ea:	50 58       	subi	r21, 0x80	; 128

000005ec <__addsf3>:
 5ec:	bb 27       	eor	r27, r27
 5ee:	aa 27       	eor	r26, r26
 5f0:	0e 94 0d 03 	call	0x61a	; 0x61a <__addsf3x>
 5f4:	0c 94 d1 03 	jmp	0x7a2	; 0x7a2 <__fp_round>
 5f8:	0e 94 c3 03 	call	0x786	; 0x786 <__fp_pscA>
 5fc:	38 f0       	brcs	.+14     	; 0x60c <__addsf3+0x20>
 5fe:	0e 94 ca 03 	call	0x794	; 0x794 <__fp_pscB>
 602:	20 f0       	brcs	.+8      	; 0x60c <__addsf3+0x20>
 604:	39 f4       	brne	.+14     	; 0x614 <__addsf3+0x28>
 606:	9f 3f       	cpi	r25, 0xFF	; 255
 608:	19 f4       	brne	.+6      	; 0x610 <__addsf3+0x24>
 60a:	26 f4       	brtc	.+8      	; 0x614 <__addsf3+0x28>
 60c:	0c 94 c0 03 	jmp	0x780	; 0x780 <__fp_nan>
 610:	0e f4       	brtc	.+2      	; 0x614 <__addsf3+0x28>
 612:	e0 95       	com	r30
 614:	e7 fb       	bst	r30, 7
 616:	0c 94 ba 03 	jmp	0x774	; 0x774 <__fp_inf>

0000061a <__addsf3x>:
 61a:	e9 2f       	mov	r30, r25
 61c:	0e 94 e2 03 	call	0x7c4	; 0x7c4 <__fp_split3>
 620:	58 f3       	brcs	.-42     	; 0x5f8 <__addsf3+0xc>
 622:	ba 17       	cp	r27, r26
 624:	62 07       	cpc	r22, r18
 626:	73 07       	cpc	r23, r19
 628:	84 07       	cpc	r24, r20
 62a:	95 07       	cpc	r25, r21
 62c:	20 f0       	brcs	.+8      	; 0x636 <__addsf3x+0x1c>
 62e:	79 f4       	brne	.+30     	; 0x64e <__addsf3x+0x34>
 630:	a6 f5       	brtc	.+104    	; 0x69a <__addsf3x+0x80>
 632:	0c 94 04 04 	jmp	0x808	; 0x808 <__fp_zero>
 636:	0e f4       	brtc	.+2      	; 0x63a <__addsf3x+0x20>
 638:	e0 95       	com	r30
 63a:	0b 2e       	mov	r0, r27
 63c:	ba 2f       	mov	r27, r26
 63e:	a0 2d       	mov	r26, r0
 640:	0b 01       	movw	r0, r22
 642:	b9 01       	movw	r22, r18
 644:	90 01       	movw	r18, r0
 646:	0c 01       	movw	r0, r24
 648:	ca 01       	movw	r24, r20
 64a:	a0 01       	movw	r20, r0
 64c:	11 24       	eor	r1, r1
 64e:	ff 27       	eor	r31, r31
 650:	59 1b       	sub	r21, r25
 652:	99 f0       	breq	.+38     	; 0x67a <__addsf3x+0x60>
 654:	59 3f       	cpi	r21, 0xF9	; 249
 656:	50 f4       	brcc	.+20     	; 0x66c <__addsf3x+0x52>
 658:	50 3e       	cpi	r21, 0xE0	; 224
 65a:	68 f1       	brcs	.+90     	; 0x6b6 <__addsf3x+0x9c>
 65c:	1a 16       	cp	r1, r26
 65e:	f0 40       	sbci	r31, 0x00	; 0
 660:	a2 2f       	mov	r26, r18
 662:	23 2f       	mov	r18, r19
 664:	34 2f       	mov	r19, r20
 666:	44 27       	eor	r20, r20
 668:	58 5f       	subi	r21, 0xF8	; 248
 66a:	f3 cf       	rjmp	.-26     	; 0x652 <__addsf3x+0x38>
 66c:	46 95       	lsr	r20
 66e:	37 95       	ror	r19
 670:	27 95       	ror	r18
 672:	a7 95       	ror	r26
 674:	f0 40       	sbci	r31, 0x00	; 0
 676:	53 95       	inc	r21
 678:	c9 f7       	brne	.-14     	; 0x66c <__addsf3x+0x52>
 67a:	7e f4       	brtc	.+30     	; 0x69a <__addsf3x+0x80>
 67c:	1f 16       	cp	r1, r31
 67e:	ba 0b       	sbc	r27, r26
 680:	62 0b       	sbc	r22, r18
 682:	73 0b       	sbc	r23, r19
 684:	84 0b       	sbc	r24, r20
 686:	ba f0       	brmi	.+46     	; 0x6b6 <__addsf3x+0x9c>
 688:	91 50       	subi	r25, 0x01	; 1
 68a:	a1 f0       	breq	.+40     	; 0x6b4 <__addsf3x+0x9a>
 68c:	ff 0f       	add	r31, r31
 68e:	bb 1f       	adc	r27, r27
 690:	66 1f       	adc	r22, r22
 692:	77 1f       	adc	r23, r23
 694:	88 1f       	adc	r24, r24
 696:	c2 f7       	brpl	.-16     	; 0x688 <__addsf3x+0x6e>
 698:	0e c0       	rjmp	.+28     	; 0x6b6 <__addsf3x+0x9c>
 69a:	ba 0f       	add	r27, r26
 69c:	62 1f       	adc	r22, r18
 69e:	73 1f       	adc	r23, r19
 6a0:	84 1f       	adc	r24, r20
 6a2:	48 f4       	brcc	.+18     	; 0x6b6 <__addsf3x+0x9c>
 6a4:	87 95       	ror	r24
 6a6:	77 95       	ror	r23
 6a8:	67 95       	ror	r22
 6aa:	b7 95       	ror	r27
 6ac:	f7 95       	ror	r31
 6ae:	9e 3f       	cpi	r25, 0xFE	; 254
 6b0:	08 f0       	brcs	.+2      	; 0x6b4 <__addsf3x+0x9a>
 6b2:	b0 cf       	rjmp	.-160    	; 0x614 <__addsf3+0x28>
 6b4:	93 95       	inc	r25
 6b6:	88 0f       	add	r24, r24
 6b8:	08 f0       	brcs	.+2      	; 0x6bc <__addsf3x+0xa2>
 6ba:	99 27       	eor	r25, r25
 6bc:	ee 0f       	add	r30, r30
 6be:	97 95       	ror	r25
 6c0:	87 95       	ror	r24
 6c2:	08 95       	ret

000006c4 <__cmpsf2>:
 6c4:	0e 94 96 03 	call	0x72c	; 0x72c <__fp_cmp>
 6c8:	08 f4       	brcc	.+2      	; 0x6cc <__cmpsf2+0x8>
 6ca:	81 e0       	ldi	r24, 0x01	; 1
 6cc:	08 95       	ret

000006ce <__fixunssfsi>:
 6ce:	0e 94 ea 03 	call	0x7d4	; 0x7d4 <__fp_splitA>
 6d2:	88 f0       	brcs	.+34     	; 0x6f6 <__fixunssfsi+0x28>
 6d4:	9f 57       	subi	r25, 0x7F	; 127
 6d6:	98 f0       	brcs	.+38     	; 0x6fe <__fixunssfsi+0x30>
 6d8:	b9 2f       	mov	r27, r25
 6da:	99 27       	eor	r25, r25
 6dc:	b7 51       	subi	r27, 0x17	; 23
 6de:	b0 f0       	brcs	.+44     	; 0x70c <__fixunssfsi+0x3e>
 6e0:	e1 f0       	breq	.+56     	; 0x71a <__fixunssfsi+0x4c>
 6e2:	66 0f       	add	r22, r22
 6e4:	77 1f       	adc	r23, r23
 6e6:	88 1f       	adc	r24, r24
 6e8:	99 1f       	adc	r25, r25
 6ea:	1a f0       	brmi	.+6      	; 0x6f2 <__fixunssfsi+0x24>
 6ec:	ba 95       	dec	r27
 6ee:	c9 f7       	brne	.-14     	; 0x6e2 <__fixunssfsi+0x14>
 6f0:	14 c0       	rjmp	.+40     	; 0x71a <__fixunssfsi+0x4c>
 6f2:	b1 30       	cpi	r27, 0x01	; 1
 6f4:	91 f0       	breq	.+36     	; 0x71a <__fixunssfsi+0x4c>
 6f6:	0e 94 04 04 	call	0x808	; 0x808 <__fp_zero>
 6fa:	b1 e0       	ldi	r27, 0x01	; 1
 6fc:	08 95       	ret
 6fe:	0c 94 04 04 	jmp	0x808	; 0x808 <__fp_zero>
 702:	67 2f       	mov	r22, r23
 704:	78 2f       	mov	r23, r24
 706:	88 27       	eor	r24, r24
 708:	b8 5f       	subi	r27, 0xF8	; 248
 70a:	39 f0       	breq	.+14     	; 0x71a <__fixunssfsi+0x4c>
 70c:	b9 3f       	cpi	r27, 0xF9	; 249
 70e:	cc f3       	brlt	.-14     	; 0x702 <__fixunssfsi+0x34>
 710:	86 95       	lsr	r24
 712:	77 95       	ror	r23
 714:	67 95       	ror	r22
 716:	b3 95       	inc	r27
 718:	d9 f7       	brne	.-10     	; 0x710 <__fixunssfsi+0x42>
 71a:	3e f4       	brtc	.+14     	; 0x72a <__fixunssfsi+0x5c>
 71c:	90 95       	com	r25
 71e:	80 95       	com	r24
 720:	70 95       	com	r23
 722:	61 95       	neg	r22
 724:	7f 4f       	sbci	r23, 0xFF	; 255
 726:	8f 4f       	sbci	r24, 0xFF	; 255
 728:	9f 4f       	sbci	r25, 0xFF	; 255
 72a:	08 95       	ret

0000072c <__fp_cmp>:
 72c:	99 0f       	add	r25, r25
 72e:	00 08       	sbc	r0, r0
 730:	55 0f       	add	r21, r21
 732:	aa 0b       	sbc	r26, r26
 734:	e0 e8       	ldi	r30, 0x80	; 128
 736:	fe ef       	ldi	r31, 0xFE	; 254
 738:	16 16       	cp	r1, r22
 73a:	17 06       	cpc	r1, r23
 73c:	e8 07       	cpc	r30, r24
 73e:	f9 07       	cpc	r31, r25
 740:	c0 f0       	brcs	.+48     	; 0x772 <__fp_cmp+0x46>
 742:	12 16       	cp	r1, r18
 744:	13 06       	cpc	r1, r19
 746:	e4 07       	cpc	r30, r20
 748:	f5 07       	cpc	r31, r21
 74a:	98 f0       	brcs	.+38     	; 0x772 <__fp_cmp+0x46>
 74c:	62 1b       	sub	r22, r18
 74e:	73 0b       	sbc	r23, r19
 750:	84 0b       	sbc	r24, r20
 752:	95 0b       	sbc	r25, r21
 754:	39 f4       	brne	.+14     	; 0x764 <__fp_cmp+0x38>
 756:	0a 26       	eor	r0, r26
 758:	61 f0       	breq	.+24     	; 0x772 <__fp_cmp+0x46>
 75a:	23 2b       	or	r18, r19
 75c:	24 2b       	or	r18, r20
 75e:	25 2b       	or	r18, r21
 760:	21 f4       	brne	.+8      	; 0x76a <__fp_cmp+0x3e>
 762:	08 95       	ret
 764:	0a 26       	eor	r0, r26
 766:	09 f4       	brne	.+2      	; 0x76a <__fp_cmp+0x3e>
 768:	a1 40       	sbci	r26, 0x01	; 1
 76a:	a6 95       	lsr	r26
 76c:	8f ef       	ldi	r24, 0xFF	; 255
 76e:	81 1d       	adc	r24, r1
 770:	81 1d       	adc	r24, r1
 772:	08 95       	ret

00000774 <__fp_inf>:
 774:	97 f9       	bld	r25, 7
 776:	9f 67       	ori	r25, 0x7F	; 127
 778:	80 e8       	ldi	r24, 0x80	; 128
 77a:	70 e0       	ldi	r23, 0x00	; 0
 77c:	60 e0       	ldi	r22, 0x00	; 0
 77e:	08 95       	ret

00000780 <__fp_nan>:
 780:	9f ef       	ldi	r25, 0xFF	; 255
 782:	80 ec       	ldi	r24, 0xC0	; 192
 784:	08 95       	ret

00000786 <__fp_pscA>:
 786:	00 24       	eor	r0, r0
 788:	0a 94       	dec	r0
 78a:	16 16       	cp	r1, r22
 78c:	17 06       	cpc	r1, r23
 78e:	18 06       	cpc	r1, r24
 790:	09 06       	cpc	r0, r25
 792:	08 95       	ret

00000794 <__fp_pscB>:
 794:	00 24       	eor	r0, r0
 796:	0a 94       	dec	r0
 798:	12 16       	cp	r1, r18
 79a:	13 06       	cpc	r1, r19
 79c:	14 06       	cpc	r1, r20
 79e:	05 06       	cpc	r0, r21
 7a0:	08 95       	ret

000007a2 <__fp_round>:
 7a2:	09 2e       	mov	r0, r25
 7a4:	03 94       	inc	r0
 7a6:	00 0c       	add	r0, r0
 7a8:	11 f4       	brne	.+4      	; 0x7ae <__fp_round+0xc>
 7aa:	88 23       	and	r24, r24
 7ac:	52 f0       	brmi	.+20     	; 0x7c2 <__fp_round+0x20>
 7ae:	bb 0f       	add	r27, r27
 7b0:	40 f4       	brcc	.+16     	; 0x7c2 <__fp_round+0x20>
 7b2:	bf 2b       	or	r27, r31
 7b4:	11 f4       	brne	.+4      	; 0x7ba <__fp_round+0x18>
 7b6:	60 ff       	sbrs	r22, 0
 7b8:	04 c0       	rjmp	.+8      	; 0x7c2 <__fp_round+0x20>
 7ba:	6f 5f       	subi	r22, 0xFF	; 255
 7bc:	7f 4f       	sbci	r23, 0xFF	; 255
 7be:	8f 4f       	sbci	r24, 0xFF	; 255
 7c0:	9f 4f       	sbci	r25, 0xFF	; 255
 7c2:	08 95       	ret

000007c4 <__fp_split3>:
 7c4:	57 fd       	sbrc	r21, 7
 7c6:	90 58       	subi	r25, 0x80	; 128
 7c8:	44 0f       	add	r20, r20
 7ca:	55 1f       	adc	r21, r21
 7cc:	59 f0       	breq	.+22     	; 0x7e4 <__fp_splitA+0x10>
 7ce:	5f 3f       	cpi	r21, 0xFF	; 255
 7d0:	71 f0       	breq	.+28     	; 0x7ee <__fp_splitA+0x1a>
 7d2:	47 95       	ror	r20

000007d4 <__fp_splitA>:
 7d4:	88 0f       	add	r24, r24
 7d6:	97 fb       	bst	r25, 7
 7d8:	99 1f       	adc	r25, r25
 7da:	61 f0       	breq	.+24     	; 0x7f4 <__fp_splitA+0x20>
 7dc:	9f 3f       	cpi	r25, 0xFF	; 255
 7de:	79 f0       	breq	.+30     	; 0x7fe <__fp_splitA+0x2a>
 7e0:	87 95       	ror	r24
 7e2:	08 95       	ret
 7e4:	12 16       	cp	r1, r18
 7e6:	13 06       	cpc	r1, r19
 7e8:	14 06       	cpc	r1, r20
 7ea:	55 1f       	adc	r21, r21
 7ec:	f2 cf       	rjmp	.-28     	; 0x7d2 <__fp_split3+0xe>
 7ee:	46 95       	lsr	r20
 7f0:	f1 df       	rcall	.-30     	; 0x7d4 <__fp_splitA>
 7f2:	08 c0       	rjmp	.+16     	; 0x804 <__DATA_REGION_LENGTH__+0x4>
 7f4:	16 16       	cp	r1, r22
 7f6:	17 06       	cpc	r1, r23
 7f8:	18 06       	cpc	r1, r24
 7fa:	99 1f       	adc	r25, r25
 7fc:	f1 cf       	rjmp	.-30     	; 0x7e0 <__fp_splitA+0xc>
 7fe:	86 95       	lsr	r24
 800:	71 05       	cpc	r23, r1
 802:	61 05       	cpc	r22, r1
 804:	08 94       	sec
 806:	08 95       	ret

00000808 <__fp_zero>:
 808:	e8 94       	clt

0000080a <__fp_szero>:
 80a:	bb 27       	eor	r27, r27
 80c:	66 27       	eor	r22, r22
 80e:	77 27       	eor	r23, r23
 810:	cb 01       	movw	r24, r22
 812:	97 f9       	bld	r25, 7
 814:	08 95       	ret

00000816 <__gesf2>:
 816:	0e 94 96 03 	call	0x72c	; 0x72c <__fp_cmp>
 81a:	08 f4       	brcc	.+2      	; 0x81e <__gesf2+0x8>
 81c:	8f ef       	ldi	r24, 0xFF	; 255
 81e:	08 95       	ret

00000820 <__mulsf3>:
 820:	0e 94 23 04 	call	0x846	; 0x846 <__mulsf3x>
 824:	0c 94 d1 03 	jmp	0x7a2	; 0x7a2 <__fp_round>
 828:	0e 94 c3 03 	call	0x786	; 0x786 <__fp_pscA>
 82c:	38 f0       	brcs	.+14     	; 0x83c <__mulsf3+0x1c>
 82e:	0e 94 ca 03 	call	0x794	; 0x794 <__fp_pscB>
 832:	20 f0       	brcs	.+8      	; 0x83c <__mulsf3+0x1c>
 834:	95 23       	and	r25, r21
 836:	11 f0       	breq	.+4      	; 0x83c <__mulsf3+0x1c>
 838:	0c 94 ba 03 	jmp	0x774	; 0x774 <__fp_inf>
 83c:	0c 94 c0 03 	jmp	0x780	; 0x780 <__fp_nan>
 840:	11 24       	eor	r1, r1
 842:	0c 94 05 04 	jmp	0x80a	; 0x80a <__fp_szero>

00000846 <__mulsf3x>:
 846:	0e 94 e2 03 	call	0x7c4	; 0x7c4 <__fp_split3>
 84a:	70 f3       	brcs	.-36     	; 0x828 <__mulsf3+0x8>

0000084c <__mulsf3_pse>:
 84c:	95 9f       	mul	r25, r21
 84e:	c1 f3       	breq	.-16     	; 0x840 <__mulsf3+0x20>
 850:	95 0f       	add	r25, r21
 852:	50 e0       	ldi	r21, 0x00	; 0
 854:	55 1f       	adc	r21, r21
 856:	62 9f       	mul	r22, r18
 858:	f0 01       	movw	r30, r0
 85a:	72 9f       	mul	r23, r18
 85c:	bb 27       	eor	r27, r27
 85e:	f0 0d       	add	r31, r0
 860:	b1 1d       	adc	r27, r1
 862:	63 9f       	mul	r22, r19
 864:	aa 27       	eor	r26, r26
 866:	f0 0d       	add	r31, r0
 868:	b1 1d       	adc	r27, r1
 86a:	aa 1f       	adc	r26, r26
 86c:	64 9f       	mul	r22, r20
 86e:	66 27       	eor	r22, r22
 870:	b0 0d       	add	r27, r0
 872:	a1 1d       	adc	r26, r1
 874:	66 1f       	adc	r22, r22
 876:	82 9f       	mul	r24, r18
 878:	22 27       	eor	r18, r18
 87a:	b0 0d       	add	r27, r0
 87c:	a1 1d       	adc	r26, r1
 87e:	62 1f       	adc	r22, r18
 880:	73 9f       	mul	r23, r19
 882:	b0 0d       	add	r27, r0
 884:	a1 1d       	adc	r26, r1
 886:	62 1f       	adc	r22, r18
 888:	83 9f       	mul	r24, r19
 88a:	a0 0d       	add	r26, r0
 88c:	61 1d       	adc	r22, r1
 88e:	22 1f       	adc	r18, r18
 890:	74 9f       	mul	r23, r20
 892:	33 27       	eor	r19, r19
 894:	a0 0d       	add	r26, r0
 896:	61 1d       	adc	r22, r1
 898:	23 1f       	adc	r18, r19
 89a:	84 9f       	mul	r24, r20
 89c:	60 0d       	add	r22, r0
 89e:	21 1d       	adc	r18, r1
 8a0:	82 2f       	mov	r24, r18
 8a2:	76 2f       	mov	r23, r22
 8a4:	6a 2f       	mov	r22, r26
 8a6:	11 24       	eor	r1, r1
 8a8:	9f 57       	subi	r25, 0x7F	; 127
 8aa:	50 40       	sbci	r21, 0x00	; 0
 8ac:	9a f0       	brmi	.+38     	; 0x8d4 <__mulsf3_pse+0x88>
 8ae:	f1 f0       	breq	.+60     	; 0x8ec <__mulsf3_pse+0xa0>
 8b0:	88 23       	and	r24, r24
 8b2:	4a f0       	brmi	.+18     	; 0x8c6 <__mulsf3_pse+0x7a>
 8b4:	ee 0f       	add	r30, r30
 8b6:	ff 1f       	adc	r31, r31
 8b8:	bb 1f       	adc	r27, r27
 8ba:	66 1f       	adc	r22, r22
 8bc:	77 1f       	adc	r23, r23
 8be:	88 1f       	adc	r24, r24
 8c0:	91 50       	subi	r25, 0x01	; 1
 8c2:	50 40       	sbci	r21, 0x00	; 0
 8c4:	a9 f7       	brne	.-22     	; 0x8b0 <__mulsf3_pse+0x64>
 8c6:	9e 3f       	cpi	r25, 0xFE	; 254
 8c8:	51 05       	cpc	r21, r1
 8ca:	80 f0       	brcs	.+32     	; 0x8ec <__mulsf3_pse+0xa0>
 8cc:	0c 94 ba 03 	jmp	0x774	; 0x774 <__fp_inf>
 8d0:	0c 94 05 04 	jmp	0x80a	; 0x80a <__fp_szero>
 8d4:	5f 3f       	cpi	r21, 0xFF	; 255
 8d6:	e4 f3       	brlt	.-8      	; 0x8d0 <__mulsf3_pse+0x84>
 8d8:	98 3e       	cpi	r25, 0xE8	; 232
 8da:	d4 f3       	brlt	.-12     	; 0x8d0 <__mulsf3_pse+0x84>
 8dc:	86 95       	lsr	r24
 8de:	77 95       	ror	r23
 8e0:	67 95       	ror	r22
 8e2:	b7 95       	ror	r27
 8e4:	f7 95       	ror	r31
 8e6:	e7 95       	ror	r30
 8e8:	9f 5f       	subi	r25, 0xFF	; 255
 8ea:	c1 f7       	brne	.-16     	; 0x8dc <__mulsf3_pse+0x90>
 8ec:	fe 2b       	or	r31, r30
 8ee:	88 0f       	add	r24, r24
 8f0:	91 1d       	adc	r25, r1
 8f2:	96 95       	lsr	r25
 8f4:	87 95       	ror	r24
 8f6:	97 f9       	bld	r25, 7
 8f8:	08 95       	ret

000008fa <sprintf>:
 8fa:	ae e0       	ldi	r26, 0x0E	; 14
 8fc:	b0 e0       	ldi	r27, 0x00	; 0
 8fe:	e3 e8       	ldi	r30, 0x83	; 131
 900:	f4 e0       	ldi	r31, 0x04	; 4
 902:	0c 94 3e 07 	jmp	0xe7c	; 0xe7c <__prologue_saves__+0x1c>
 906:	0d 89       	ldd	r16, Y+21	; 0x15
 908:	1e 89       	ldd	r17, Y+22	; 0x16
 90a:	86 e0       	ldi	r24, 0x06	; 6
 90c:	8c 83       	std	Y+4, r24	; 0x04
 90e:	1a 83       	std	Y+2, r17	; 0x02
 910:	09 83       	std	Y+1, r16	; 0x01
 912:	8f ef       	ldi	r24, 0xFF	; 255
 914:	9f e7       	ldi	r25, 0x7F	; 127
 916:	9e 83       	std	Y+6, r25	; 0x06
 918:	8d 83       	std	Y+5, r24	; 0x05
 91a:	ae 01       	movw	r20, r28
 91c:	47 5e       	subi	r20, 0xE7	; 231
 91e:	5f 4f       	sbci	r21, 0xFF	; 255
 920:	6f 89       	ldd	r22, Y+23	; 0x17
 922:	78 8d       	ldd	r23, Y+24	; 0x18
 924:	ce 01       	movw	r24, r28
 926:	01 96       	adiw	r24, 0x01	; 1
 928:	0e 94 9f 04 	call	0x93e	; 0x93e <vfprintf>
 92c:	ef 81       	ldd	r30, Y+7	; 0x07
 92e:	f8 85       	ldd	r31, Y+8	; 0x08
 930:	e0 0f       	add	r30, r16
 932:	f1 1f       	adc	r31, r17
 934:	10 82       	st	Z, r1
 936:	2e 96       	adiw	r28, 0x0e	; 14
 938:	e4 e0       	ldi	r30, 0x04	; 4
 93a:	0c 94 5a 07 	jmp	0xeb4	; 0xeb4 <__epilogue_restores__+0x1c>

0000093e <vfprintf>:
 93e:	ab e0       	ldi	r26, 0x0B	; 11
 940:	b0 e0       	ldi	r27, 0x00	; 0
 942:	e5 ea       	ldi	r30, 0xA5	; 165
 944:	f4 e0       	ldi	r31, 0x04	; 4
 946:	0c 94 30 07 	jmp	0xe60	; 0xe60 <__prologue_saves__>
 94a:	6c 01       	movw	r12, r24
 94c:	7b 01       	movw	r14, r22
 94e:	8a 01       	movw	r16, r20
 950:	fc 01       	movw	r30, r24
 952:	17 82       	std	Z+7, r1	; 0x07
 954:	16 82       	std	Z+6, r1	; 0x06
 956:	83 81       	ldd	r24, Z+3	; 0x03
 958:	81 ff       	sbrs	r24, 1
 95a:	cc c1       	rjmp	.+920    	; 0xcf4 <vfprintf+0x3b6>
 95c:	ce 01       	movw	r24, r28
 95e:	01 96       	adiw	r24, 0x01	; 1
 960:	3c 01       	movw	r6, r24
 962:	f6 01       	movw	r30, r12
 964:	93 81       	ldd	r25, Z+3	; 0x03
 966:	f7 01       	movw	r30, r14
 968:	93 fd       	sbrc	r25, 3
 96a:	85 91       	lpm	r24, Z+
 96c:	93 ff       	sbrs	r25, 3
 96e:	81 91       	ld	r24, Z+
 970:	7f 01       	movw	r14, r30
 972:	88 23       	and	r24, r24
 974:	09 f4       	brne	.+2      	; 0x978 <vfprintf+0x3a>
 976:	ba c1       	rjmp	.+884    	; 0xcec <vfprintf+0x3ae>
 978:	85 32       	cpi	r24, 0x25	; 37
 97a:	39 f4       	brne	.+14     	; 0x98a <vfprintf+0x4c>
 97c:	93 fd       	sbrc	r25, 3
 97e:	85 91       	lpm	r24, Z+
 980:	93 ff       	sbrs	r25, 3
 982:	81 91       	ld	r24, Z+
 984:	7f 01       	movw	r14, r30
 986:	85 32       	cpi	r24, 0x25	; 37
 988:	29 f4       	brne	.+10     	; 0x994 <vfprintf+0x56>
 98a:	b6 01       	movw	r22, r12
 98c:	90 e0       	ldi	r25, 0x00	; 0
 98e:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 992:	e7 cf       	rjmp	.-50     	; 0x962 <vfprintf+0x24>
 994:	91 2c       	mov	r9, r1
 996:	21 2c       	mov	r2, r1
 998:	31 2c       	mov	r3, r1
 99a:	ff e1       	ldi	r31, 0x1F	; 31
 99c:	f3 15       	cp	r31, r3
 99e:	d8 f0       	brcs	.+54     	; 0x9d6 <vfprintf+0x98>
 9a0:	8b 32       	cpi	r24, 0x2B	; 43
 9a2:	79 f0       	breq	.+30     	; 0x9c2 <vfprintf+0x84>
 9a4:	38 f4       	brcc	.+14     	; 0x9b4 <vfprintf+0x76>
 9a6:	80 32       	cpi	r24, 0x20	; 32
 9a8:	79 f0       	breq	.+30     	; 0x9c8 <vfprintf+0x8a>
 9aa:	83 32       	cpi	r24, 0x23	; 35
 9ac:	a1 f4       	brne	.+40     	; 0x9d6 <vfprintf+0x98>
 9ae:	23 2d       	mov	r18, r3
 9b0:	20 61       	ori	r18, 0x10	; 16
 9b2:	1d c0       	rjmp	.+58     	; 0x9ee <vfprintf+0xb0>
 9b4:	8d 32       	cpi	r24, 0x2D	; 45
 9b6:	61 f0       	breq	.+24     	; 0x9d0 <vfprintf+0x92>
 9b8:	80 33       	cpi	r24, 0x30	; 48
 9ba:	69 f4       	brne	.+26     	; 0x9d6 <vfprintf+0x98>
 9bc:	23 2d       	mov	r18, r3
 9be:	21 60       	ori	r18, 0x01	; 1
 9c0:	16 c0       	rjmp	.+44     	; 0x9ee <vfprintf+0xb0>
 9c2:	83 2d       	mov	r24, r3
 9c4:	82 60       	ori	r24, 0x02	; 2
 9c6:	38 2e       	mov	r3, r24
 9c8:	e3 2d       	mov	r30, r3
 9ca:	e4 60       	ori	r30, 0x04	; 4
 9cc:	3e 2e       	mov	r3, r30
 9ce:	2a c0       	rjmp	.+84     	; 0xa24 <vfprintf+0xe6>
 9d0:	f3 2d       	mov	r31, r3
 9d2:	f8 60       	ori	r31, 0x08	; 8
 9d4:	1d c0       	rjmp	.+58     	; 0xa10 <vfprintf+0xd2>
 9d6:	37 fc       	sbrc	r3, 7
 9d8:	2d c0       	rjmp	.+90     	; 0xa34 <vfprintf+0xf6>
 9da:	20 ed       	ldi	r18, 0xD0	; 208
 9dc:	28 0f       	add	r18, r24
 9de:	2a 30       	cpi	r18, 0x0A	; 10
 9e0:	40 f0       	brcs	.+16     	; 0x9f2 <vfprintf+0xb4>
 9e2:	8e 32       	cpi	r24, 0x2E	; 46
 9e4:	b9 f4       	brne	.+46     	; 0xa14 <vfprintf+0xd6>
 9e6:	36 fc       	sbrc	r3, 6
 9e8:	81 c1       	rjmp	.+770    	; 0xcec <vfprintf+0x3ae>
 9ea:	23 2d       	mov	r18, r3
 9ec:	20 64       	ori	r18, 0x40	; 64
 9ee:	32 2e       	mov	r3, r18
 9f0:	19 c0       	rjmp	.+50     	; 0xa24 <vfprintf+0xe6>
 9f2:	36 fe       	sbrs	r3, 6
 9f4:	06 c0       	rjmp	.+12     	; 0xa02 <vfprintf+0xc4>
 9f6:	8a e0       	ldi	r24, 0x0A	; 10
 9f8:	98 9e       	mul	r9, r24
 9fa:	20 0d       	add	r18, r0
 9fc:	11 24       	eor	r1, r1
 9fe:	92 2e       	mov	r9, r18
 a00:	11 c0       	rjmp	.+34     	; 0xa24 <vfprintf+0xe6>
 a02:	ea e0       	ldi	r30, 0x0A	; 10
 a04:	2e 9e       	mul	r2, r30
 a06:	20 0d       	add	r18, r0
 a08:	11 24       	eor	r1, r1
 a0a:	22 2e       	mov	r2, r18
 a0c:	f3 2d       	mov	r31, r3
 a0e:	f0 62       	ori	r31, 0x20	; 32
 a10:	3f 2e       	mov	r3, r31
 a12:	08 c0       	rjmp	.+16     	; 0xa24 <vfprintf+0xe6>
 a14:	8c 36       	cpi	r24, 0x6C	; 108
 a16:	21 f4       	brne	.+8      	; 0xa20 <vfprintf+0xe2>
 a18:	83 2d       	mov	r24, r3
 a1a:	80 68       	ori	r24, 0x80	; 128
 a1c:	38 2e       	mov	r3, r24
 a1e:	02 c0       	rjmp	.+4      	; 0xa24 <vfprintf+0xe6>
 a20:	88 36       	cpi	r24, 0x68	; 104
 a22:	41 f4       	brne	.+16     	; 0xa34 <vfprintf+0xf6>
 a24:	f7 01       	movw	r30, r14
 a26:	93 fd       	sbrc	r25, 3
 a28:	85 91       	lpm	r24, Z+
 a2a:	93 ff       	sbrs	r25, 3
 a2c:	81 91       	ld	r24, Z+
 a2e:	7f 01       	movw	r14, r30
 a30:	81 11       	cpse	r24, r1
 a32:	b3 cf       	rjmp	.-154    	; 0x99a <vfprintf+0x5c>
 a34:	98 2f       	mov	r25, r24
 a36:	9f 7d       	andi	r25, 0xDF	; 223
 a38:	95 54       	subi	r25, 0x45	; 69
 a3a:	93 30       	cpi	r25, 0x03	; 3
 a3c:	28 f4       	brcc	.+10     	; 0xa48 <vfprintf+0x10a>
 a3e:	0c 5f       	subi	r16, 0xFC	; 252
 a40:	1f 4f       	sbci	r17, 0xFF	; 255
 a42:	9f e3       	ldi	r25, 0x3F	; 63
 a44:	99 83       	std	Y+1, r25	; 0x01
 a46:	0d c0       	rjmp	.+26     	; 0xa62 <vfprintf+0x124>
 a48:	83 36       	cpi	r24, 0x63	; 99
 a4a:	31 f0       	breq	.+12     	; 0xa58 <vfprintf+0x11a>
 a4c:	83 37       	cpi	r24, 0x73	; 115
 a4e:	71 f0       	breq	.+28     	; 0xa6c <vfprintf+0x12e>
 a50:	83 35       	cpi	r24, 0x53	; 83
 a52:	09 f0       	breq	.+2      	; 0xa56 <vfprintf+0x118>
 a54:	59 c0       	rjmp	.+178    	; 0xb08 <vfprintf+0x1ca>
 a56:	21 c0       	rjmp	.+66     	; 0xa9a <vfprintf+0x15c>
 a58:	f8 01       	movw	r30, r16
 a5a:	80 81       	ld	r24, Z
 a5c:	89 83       	std	Y+1, r24	; 0x01
 a5e:	0e 5f       	subi	r16, 0xFE	; 254
 a60:	1f 4f       	sbci	r17, 0xFF	; 255
 a62:	88 24       	eor	r8, r8
 a64:	83 94       	inc	r8
 a66:	91 2c       	mov	r9, r1
 a68:	53 01       	movw	r10, r6
 a6a:	13 c0       	rjmp	.+38     	; 0xa92 <vfprintf+0x154>
 a6c:	28 01       	movw	r4, r16
 a6e:	f2 e0       	ldi	r31, 0x02	; 2
 a70:	4f 0e       	add	r4, r31
 a72:	51 1c       	adc	r5, r1
 a74:	f8 01       	movw	r30, r16
 a76:	a0 80       	ld	r10, Z
 a78:	b1 80       	ldd	r11, Z+1	; 0x01
 a7a:	36 fe       	sbrs	r3, 6
 a7c:	03 c0       	rjmp	.+6      	; 0xa84 <vfprintf+0x146>
 a7e:	69 2d       	mov	r22, r9
 a80:	70 e0       	ldi	r23, 0x00	; 0
 a82:	02 c0       	rjmp	.+4      	; 0xa88 <vfprintf+0x14a>
 a84:	6f ef       	ldi	r22, 0xFF	; 255
 a86:	7f ef       	ldi	r23, 0xFF	; 255
 a88:	c5 01       	movw	r24, r10
 a8a:	0e 94 8b 06 	call	0xd16	; 0xd16 <strnlen>
 a8e:	4c 01       	movw	r8, r24
 a90:	82 01       	movw	r16, r4
 a92:	f3 2d       	mov	r31, r3
 a94:	ff 77       	andi	r31, 0x7F	; 127
 a96:	3f 2e       	mov	r3, r31
 a98:	16 c0       	rjmp	.+44     	; 0xac6 <vfprintf+0x188>
 a9a:	28 01       	movw	r4, r16
 a9c:	22 e0       	ldi	r18, 0x02	; 2
 a9e:	42 0e       	add	r4, r18
 aa0:	51 1c       	adc	r5, r1
 aa2:	f8 01       	movw	r30, r16
 aa4:	a0 80       	ld	r10, Z
 aa6:	b1 80       	ldd	r11, Z+1	; 0x01
 aa8:	36 fe       	sbrs	r3, 6
 aaa:	03 c0       	rjmp	.+6      	; 0xab2 <vfprintf+0x174>
 aac:	69 2d       	mov	r22, r9
 aae:	70 e0       	ldi	r23, 0x00	; 0
 ab0:	02 c0       	rjmp	.+4      	; 0xab6 <vfprintf+0x178>
 ab2:	6f ef       	ldi	r22, 0xFF	; 255
 ab4:	7f ef       	ldi	r23, 0xFF	; 255
 ab6:	c5 01       	movw	r24, r10
 ab8:	0e 94 80 06 	call	0xd00	; 0xd00 <strnlen_P>
 abc:	4c 01       	movw	r8, r24
 abe:	f3 2d       	mov	r31, r3
 ac0:	f0 68       	ori	r31, 0x80	; 128
 ac2:	3f 2e       	mov	r3, r31
 ac4:	82 01       	movw	r16, r4
 ac6:	33 fc       	sbrc	r3, 3
 ac8:	1b c0       	rjmp	.+54     	; 0xb00 <vfprintf+0x1c2>
 aca:	82 2d       	mov	r24, r2
 acc:	90 e0       	ldi	r25, 0x00	; 0
 ace:	88 16       	cp	r8, r24
 ad0:	99 06       	cpc	r9, r25
 ad2:	b0 f4       	brcc	.+44     	; 0xb00 <vfprintf+0x1c2>
 ad4:	b6 01       	movw	r22, r12
 ad6:	80 e2       	ldi	r24, 0x20	; 32
 ad8:	90 e0       	ldi	r25, 0x00	; 0
 ada:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 ade:	2a 94       	dec	r2
 ae0:	f4 cf       	rjmp	.-24     	; 0xaca <vfprintf+0x18c>
 ae2:	f5 01       	movw	r30, r10
 ae4:	37 fc       	sbrc	r3, 7
 ae6:	85 91       	lpm	r24, Z+
 ae8:	37 fe       	sbrs	r3, 7
 aea:	81 91       	ld	r24, Z+
 aec:	5f 01       	movw	r10, r30
 aee:	b6 01       	movw	r22, r12
 af0:	90 e0       	ldi	r25, 0x00	; 0
 af2:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 af6:	21 10       	cpse	r2, r1
 af8:	2a 94       	dec	r2
 afa:	21 e0       	ldi	r18, 0x01	; 1
 afc:	82 1a       	sub	r8, r18
 afe:	91 08       	sbc	r9, r1
 b00:	81 14       	cp	r8, r1
 b02:	91 04       	cpc	r9, r1
 b04:	71 f7       	brne	.-36     	; 0xae2 <vfprintf+0x1a4>
 b06:	e8 c0       	rjmp	.+464    	; 0xcd8 <vfprintf+0x39a>
 b08:	84 36       	cpi	r24, 0x64	; 100
 b0a:	11 f0       	breq	.+4      	; 0xb10 <vfprintf+0x1d2>
 b0c:	89 36       	cpi	r24, 0x69	; 105
 b0e:	41 f5       	brne	.+80     	; 0xb60 <vfprintf+0x222>
 b10:	f8 01       	movw	r30, r16
 b12:	37 fe       	sbrs	r3, 7
 b14:	07 c0       	rjmp	.+14     	; 0xb24 <vfprintf+0x1e6>
 b16:	60 81       	ld	r22, Z
 b18:	71 81       	ldd	r23, Z+1	; 0x01
 b1a:	82 81       	ldd	r24, Z+2	; 0x02
 b1c:	93 81       	ldd	r25, Z+3	; 0x03
 b1e:	0c 5f       	subi	r16, 0xFC	; 252
 b20:	1f 4f       	sbci	r17, 0xFF	; 255
 b22:	08 c0       	rjmp	.+16     	; 0xb34 <vfprintf+0x1f6>
 b24:	60 81       	ld	r22, Z
 b26:	71 81       	ldd	r23, Z+1	; 0x01
 b28:	07 2e       	mov	r0, r23
 b2a:	00 0c       	add	r0, r0
 b2c:	88 0b       	sbc	r24, r24
 b2e:	99 0b       	sbc	r25, r25
 b30:	0e 5f       	subi	r16, 0xFE	; 254
 b32:	1f 4f       	sbci	r17, 0xFF	; 255
 b34:	f3 2d       	mov	r31, r3
 b36:	ff 76       	andi	r31, 0x6F	; 111
 b38:	3f 2e       	mov	r3, r31
 b3a:	97 ff       	sbrs	r25, 7
 b3c:	09 c0       	rjmp	.+18     	; 0xb50 <vfprintf+0x212>
 b3e:	90 95       	com	r25
 b40:	80 95       	com	r24
 b42:	70 95       	com	r23
 b44:	61 95       	neg	r22
 b46:	7f 4f       	sbci	r23, 0xFF	; 255
 b48:	8f 4f       	sbci	r24, 0xFF	; 255
 b4a:	9f 4f       	sbci	r25, 0xFF	; 255
 b4c:	f0 68       	ori	r31, 0x80	; 128
 b4e:	3f 2e       	mov	r3, r31
 b50:	2a e0       	ldi	r18, 0x0A	; 10
 b52:	30 e0       	ldi	r19, 0x00	; 0
 b54:	a3 01       	movw	r20, r6
 b56:	0e 94 d2 06 	call	0xda4	; 0xda4 <__ultoa_invert>
 b5a:	88 2e       	mov	r8, r24
 b5c:	86 18       	sub	r8, r6
 b5e:	45 c0       	rjmp	.+138    	; 0xbea <vfprintf+0x2ac>
 b60:	85 37       	cpi	r24, 0x75	; 117
 b62:	31 f4       	brne	.+12     	; 0xb70 <vfprintf+0x232>
 b64:	23 2d       	mov	r18, r3
 b66:	2f 7e       	andi	r18, 0xEF	; 239
 b68:	b2 2e       	mov	r11, r18
 b6a:	2a e0       	ldi	r18, 0x0A	; 10
 b6c:	30 e0       	ldi	r19, 0x00	; 0
 b6e:	25 c0       	rjmp	.+74     	; 0xbba <vfprintf+0x27c>
 b70:	93 2d       	mov	r25, r3
 b72:	99 7f       	andi	r25, 0xF9	; 249
 b74:	b9 2e       	mov	r11, r25
 b76:	8f 36       	cpi	r24, 0x6F	; 111
 b78:	c1 f0       	breq	.+48     	; 0xbaa <vfprintf+0x26c>
 b7a:	18 f4       	brcc	.+6      	; 0xb82 <vfprintf+0x244>
 b7c:	88 35       	cpi	r24, 0x58	; 88
 b7e:	79 f0       	breq	.+30     	; 0xb9e <vfprintf+0x260>
 b80:	b5 c0       	rjmp	.+362    	; 0xcec <vfprintf+0x3ae>
 b82:	80 37       	cpi	r24, 0x70	; 112
 b84:	19 f0       	breq	.+6      	; 0xb8c <vfprintf+0x24e>
 b86:	88 37       	cpi	r24, 0x78	; 120
 b88:	21 f0       	breq	.+8      	; 0xb92 <vfprintf+0x254>
 b8a:	b0 c0       	rjmp	.+352    	; 0xcec <vfprintf+0x3ae>
 b8c:	e9 2f       	mov	r30, r25
 b8e:	e0 61       	ori	r30, 0x10	; 16
 b90:	be 2e       	mov	r11, r30
 b92:	b4 fe       	sbrs	r11, 4
 b94:	0d c0       	rjmp	.+26     	; 0xbb0 <vfprintf+0x272>
 b96:	fb 2d       	mov	r31, r11
 b98:	f4 60       	ori	r31, 0x04	; 4
 b9a:	bf 2e       	mov	r11, r31
 b9c:	09 c0       	rjmp	.+18     	; 0xbb0 <vfprintf+0x272>
 b9e:	34 fe       	sbrs	r3, 4
 ba0:	0a c0       	rjmp	.+20     	; 0xbb6 <vfprintf+0x278>
 ba2:	29 2f       	mov	r18, r25
 ba4:	26 60       	ori	r18, 0x06	; 6
 ba6:	b2 2e       	mov	r11, r18
 ba8:	06 c0       	rjmp	.+12     	; 0xbb6 <vfprintf+0x278>
 baa:	28 e0       	ldi	r18, 0x08	; 8
 bac:	30 e0       	ldi	r19, 0x00	; 0
 bae:	05 c0       	rjmp	.+10     	; 0xbba <vfprintf+0x27c>
 bb0:	20 e1       	ldi	r18, 0x10	; 16
 bb2:	30 e0       	ldi	r19, 0x00	; 0
 bb4:	02 c0       	rjmp	.+4      	; 0xbba <vfprintf+0x27c>
 bb6:	20 e1       	ldi	r18, 0x10	; 16
 bb8:	32 e0       	ldi	r19, 0x02	; 2
 bba:	f8 01       	movw	r30, r16
 bbc:	b7 fe       	sbrs	r11, 7
 bbe:	07 c0       	rjmp	.+14     	; 0xbce <vfprintf+0x290>
 bc0:	60 81       	ld	r22, Z
 bc2:	71 81       	ldd	r23, Z+1	; 0x01
 bc4:	82 81       	ldd	r24, Z+2	; 0x02
 bc6:	93 81       	ldd	r25, Z+3	; 0x03
 bc8:	0c 5f       	subi	r16, 0xFC	; 252
 bca:	1f 4f       	sbci	r17, 0xFF	; 255
 bcc:	06 c0       	rjmp	.+12     	; 0xbda <vfprintf+0x29c>
 bce:	60 81       	ld	r22, Z
 bd0:	71 81       	ldd	r23, Z+1	; 0x01
 bd2:	80 e0       	ldi	r24, 0x00	; 0
 bd4:	90 e0       	ldi	r25, 0x00	; 0
 bd6:	0e 5f       	subi	r16, 0xFE	; 254
 bd8:	1f 4f       	sbci	r17, 0xFF	; 255
 bda:	a3 01       	movw	r20, r6
 bdc:	0e 94 d2 06 	call	0xda4	; 0xda4 <__ultoa_invert>
 be0:	88 2e       	mov	r8, r24
 be2:	86 18       	sub	r8, r6
 be4:	fb 2d       	mov	r31, r11
 be6:	ff 77       	andi	r31, 0x7F	; 127
 be8:	3f 2e       	mov	r3, r31
 bea:	36 fe       	sbrs	r3, 6
 bec:	0d c0       	rjmp	.+26     	; 0xc08 <vfprintf+0x2ca>
 bee:	23 2d       	mov	r18, r3
 bf0:	2e 7f       	andi	r18, 0xFE	; 254
 bf2:	a2 2e       	mov	r10, r18
 bf4:	89 14       	cp	r8, r9
 bf6:	58 f4       	brcc	.+22     	; 0xc0e <vfprintf+0x2d0>
 bf8:	34 fe       	sbrs	r3, 4
 bfa:	0b c0       	rjmp	.+22     	; 0xc12 <vfprintf+0x2d4>
 bfc:	32 fc       	sbrc	r3, 2
 bfe:	09 c0       	rjmp	.+18     	; 0xc12 <vfprintf+0x2d4>
 c00:	83 2d       	mov	r24, r3
 c02:	8e 7e       	andi	r24, 0xEE	; 238
 c04:	a8 2e       	mov	r10, r24
 c06:	05 c0       	rjmp	.+10     	; 0xc12 <vfprintf+0x2d4>
 c08:	b8 2c       	mov	r11, r8
 c0a:	a3 2c       	mov	r10, r3
 c0c:	03 c0       	rjmp	.+6      	; 0xc14 <vfprintf+0x2d6>
 c0e:	b8 2c       	mov	r11, r8
 c10:	01 c0       	rjmp	.+2      	; 0xc14 <vfprintf+0x2d6>
 c12:	b9 2c       	mov	r11, r9
 c14:	a4 fe       	sbrs	r10, 4
 c16:	0f c0       	rjmp	.+30     	; 0xc36 <vfprintf+0x2f8>
 c18:	fe 01       	movw	r30, r28
 c1a:	e8 0d       	add	r30, r8
 c1c:	f1 1d       	adc	r31, r1
 c1e:	80 81       	ld	r24, Z
 c20:	80 33       	cpi	r24, 0x30	; 48
 c22:	21 f4       	brne	.+8      	; 0xc2c <vfprintf+0x2ee>
 c24:	9a 2d       	mov	r25, r10
 c26:	99 7e       	andi	r25, 0xE9	; 233
 c28:	a9 2e       	mov	r10, r25
 c2a:	09 c0       	rjmp	.+18     	; 0xc3e <vfprintf+0x300>
 c2c:	a2 fe       	sbrs	r10, 2
 c2e:	06 c0       	rjmp	.+12     	; 0xc3c <vfprintf+0x2fe>
 c30:	b3 94       	inc	r11
 c32:	b3 94       	inc	r11
 c34:	04 c0       	rjmp	.+8      	; 0xc3e <vfprintf+0x300>
 c36:	8a 2d       	mov	r24, r10
 c38:	86 78       	andi	r24, 0x86	; 134
 c3a:	09 f0       	breq	.+2      	; 0xc3e <vfprintf+0x300>
 c3c:	b3 94       	inc	r11
 c3e:	a3 fc       	sbrc	r10, 3
 c40:	11 c0       	rjmp	.+34     	; 0xc64 <vfprintf+0x326>
 c42:	a0 fe       	sbrs	r10, 0
 c44:	06 c0       	rjmp	.+12     	; 0xc52 <vfprintf+0x314>
 c46:	b2 14       	cp	r11, r2
 c48:	88 f4       	brcc	.+34     	; 0xc6c <vfprintf+0x32e>
 c4a:	28 0c       	add	r2, r8
 c4c:	92 2c       	mov	r9, r2
 c4e:	9b 18       	sub	r9, r11
 c50:	0e c0       	rjmp	.+28     	; 0xc6e <vfprintf+0x330>
 c52:	b2 14       	cp	r11, r2
 c54:	60 f4       	brcc	.+24     	; 0xc6e <vfprintf+0x330>
 c56:	b6 01       	movw	r22, r12
 c58:	80 e2       	ldi	r24, 0x20	; 32
 c5a:	90 e0       	ldi	r25, 0x00	; 0
 c5c:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 c60:	b3 94       	inc	r11
 c62:	f7 cf       	rjmp	.-18     	; 0xc52 <vfprintf+0x314>
 c64:	b2 14       	cp	r11, r2
 c66:	18 f4       	brcc	.+6      	; 0xc6e <vfprintf+0x330>
 c68:	2b 18       	sub	r2, r11
 c6a:	02 c0       	rjmp	.+4      	; 0xc70 <vfprintf+0x332>
 c6c:	98 2c       	mov	r9, r8
 c6e:	21 2c       	mov	r2, r1
 c70:	a4 fe       	sbrs	r10, 4
 c72:	10 c0       	rjmp	.+32     	; 0xc94 <vfprintf+0x356>
 c74:	b6 01       	movw	r22, r12
 c76:	80 e3       	ldi	r24, 0x30	; 48
 c78:	90 e0       	ldi	r25, 0x00	; 0
 c7a:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 c7e:	a2 fe       	sbrs	r10, 2
 c80:	17 c0       	rjmp	.+46     	; 0xcb0 <vfprintf+0x372>
 c82:	a1 fc       	sbrc	r10, 1
 c84:	03 c0       	rjmp	.+6      	; 0xc8c <vfprintf+0x34e>
 c86:	88 e7       	ldi	r24, 0x78	; 120
 c88:	90 e0       	ldi	r25, 0x00	; 0
 c8a:	02 c0       	rjmp	.+4      	; 0xc90 <vfprintf+0x352>
 c8c:	88 e5       	ldi	r24, 0x58	; 88
 c8e:	90 e0       	ldi	r25, 0x00	; 0
 c90:	b6 01       	movw	r22, r12
 c92:	0c c0       	rjmp	.+24     	; 0xcac <vfprintf+0x36e>
 c94:	8a 2d       	mov	r24, r10
 c96:	86 78       	andi	r24, 0x86	; 134
 c98:	59 f0       	breq	.+22     	; 0xcb0 <vfprintf+0x372>
 c9a:	a1 fe       	sbrs	r10, 1
 c9c:	02 c0       	rjmp	.+4      	; 0xca2 <vfprintf+0x364>
 c9e:	8b e2       	ldi	r24, 0x2B	; 43
 ca0:	01 c0       	rjmp	.+2      	; 0xca4 <vfprintf+0x366>
 ca2:	80 e2       	ldi	r24, 0x20	; 32
 ca4:	a7 fc       	sbrc	r10, 7
 ca6:	8d e2       	ldi	r24, 0x2D	; 45
 ca8:	b6 01       	movw	r22, r12
 caa:	90 e0       	ldi	r25, 0x00	; 0
 cac:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 cb0:	89 14       	cp	r8, r9
 cb2:	38 f4       	brcc	.+14     	; 0xcc2 <vfprintf+0x384>
 cb4:	b6 01       	movw	r22, r12
 cb6:	80 e3       	ldi	r24, 0x30	; 48
 cb8:	90 e0       	ldi	r25, 0x00	; 0
 cba:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 cbe:	9a 94       	dec	r9
 cc0:	f7 cf       	rjmp	.-18     	; 0xcb0 <vfprintf+0x372>
 cc2:	8a 94       	dec	r8
 cc4:	f3 01       	movw	r30, r6
 cc6:	e8 0d       	add	r30, r8
 cc8:	f1 1d       	adc	r31, r1
 cca:	80 81       	ld	r24, Z
 ccc:	b6 01       	movw	r22, r12
 cce:	90 e0       	ldi	r25, 0x00	; 0
 cd0:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 cd4:	81 10       	cpse	r8, r1
 cd6:	f5 cf       	rjmp	.-22     	; 0xcc2 <vfprintf+0x384>
 cd8:	22 20       	and	r2, r2
 cda:	09 f4       	brne	.+2      	; 0xcde <vfprintf+0x3a0>
 cdc:	42 ce       	rjmp	.-892    	; 0x962 <vfprintf+0x24>
 cde:	b6 01       	movw	r22, r12
 ce0:	80 e2       	ldi	r24, 0x20	; 32
 ce2:	90 e0       	ldi	r25, 0x00	; 0
 ce4:	0e 94 96 06 	call	0xd2c	; 0xd2c <fputc>
 ce8:	2a 94       	dec	r2
 cea:	f6 cf       	rjmp	.-20     	; 0xcd8 <vfprintf+0x39a>
 cec:	f6 01       	movw	r30, r12
 cee:	86 81       	ldd	r24, Z+6	; 0x06
 cf0:	97 81       	ldd	r25, Z+7	; 0x07
 cf2:	02 c0       	rjmp	.+4      	; 0xcf8 <vfprintf+0x3ba>
 cf4:	8f ef       	ldi	r24, 0xFF	; 255
 cf6:	9f ef       	ldi	r25, 0xFF	; 255
 cf8:	2b 96       	adiw	r28, 0x0b	; 11
 cfa:	e2 e1       	ldi	r30, 0x12	; 18
 cfc:	0c 94 4c 07 	jmp	0xe98	; 0xe98 <__epilogue_restores__>

00000d00 <strnlen_P>:
 d00:	fc 01       	movw	r30, r24
 d02:	05 90       	lpm	r0, Z+
 d04:	61 50       	subi	r22, 0x01	; 1
 d06:	70 40       	sbci	r23, 0x00	; 0
 d08:	01 10       	cpse	r0, r1
 d0a:	d8 f7       	brcc	.-10     	; 0xd02 <strnlen_P+0x2>
 d0c:	80 95       	com	r24
 d0e:	90 95       	com	r25
 d10:	8e 0f       	add	r24, r30
 d12:	9f 1f       	adc	r25, r31
 d14:	08 95       	ret

00000d16 <strnlen>:
 d16:	fc 01       	movw	r30, r24
 d18:	61 50       	subi	r22, 0x01	; 1
 d1a:	70 40       	sbci	r23, 0x00	; 0
 d1c:	01 90       	ld	r0, Z+
 d1e:	01 10       	cpse	r0, r1
 d20:	d8 f7       	brcc	.-10     	; 0xd18 <strnlen+0x2>
 d22:	80 95       	com	r24
 d24:	90 95       	com	r25
 d26:	8e 0f       	add	r24, r30
 d28:	9f 1f       	adc	r25, r31
 d2a:	08 95       	ret

00000d2c <fputc>:
 d2c:	0f 93       	push	r16
 d2e:	1f 93       	push	r17
 d30:	cf 93       	push	r28
 d32:	df 93       	push	r29
 d34:	fb 01       	movw	r30, r22
 d36:	23 81       	ldd	r18, Z+3	; 0x03
 d38:	21 fd       	sbrc	r18, 1
 d3a:	03 c0       	rjmp	.+6      	; 0xd42 <fputc+0x16>
 d3c:	8f ef       	ldi	r24, 0xFF	; 255
 d3e:	9f ef       	ldi	r25, 0xFF	; 255
 d40:	2c c0       	rjmp	.+88     	; 0xd9a <fputc+0x6e>
 d42:	22 ff       	sbrs	r18, 2
 d44:	16 c0       	rjmp	.+44     	; 0xd72 <fputc+0x46>
 d46:	46 81       	ldd	r20, Z+6	; 0x06
 d48:	57 81       	ldd	r21, Z+7	; 0x07
 d4a:	24 81       	ldd	r18, Z+4	; 0x04
 d4c:	35 81       	ldd	r19, Z+5	; 0x05
 d4e:	42 17       	cp	r20, r18
 d50:	53 07       	cpc	r21, r19
 d52:	44 f4       	brge	.+16     	; 0xd64 <fputc+0x38>
 d54:	a0 81       	ld	r26, Z
 d56:	b1 81       	ldd	r27, Z+1	; 0x01
 d58:	9d 01       	movw	r18, r26
 d5a:	2f 5f       	subi	r18, 0xFF	; 255
 d5c:	3f 4f       	sbci	r19, 0xFF	; 255
 d5e:	31 83       	std	Z+1, r19	; 0x01
 d60:	20 83       	st	Z, r18
 d62:	8c 93       	st	X, r24
 d64:	26 81       	ldd	r18, Z+6	; 0x06
 d66:	37 81       	ldd	r19, Z+7	; 0x07
 d68:	2f 5f       	subi	r18, 0xFF	; 255
 d6a:	3f 4f       	sbci	r19, 0xFF	; 255
 d6c:	37 83       	std	Z+7, r19	; 0x07
 d6e:	26 83       	std	Z+6, r18	; 0x06
 d70:	14 c0       	rjmp	.+40     	; 0xd9a <fputc+0x6e>
 d72:	8b 01       	movw	r16, r22
 d74:	ec 01       	movw	r28, r24
 d76:	fb 01       	movw	r30, r22
 d78:	00 84       	ldd	r0, Z+8	; 0x08
 d7a:	f1 85       	ldd	r31, Z+9	; 0x09
 d7c:	e0 2d       	mov	r30, r0
 d7e:	09 95       	icall
 d80:	89 2b       	or	r24, r25
 d82:	e1 f6       	brne	.-72     	; 0xd3c <fputc+0x10>
 d84:	d8 01       	movw	r26, r16
 d86:	16 96       	adiw	r26, 0x06	; 6
 d88:	8d 91       	ld	r24, X+
 d8a:	9c 91       	ld	r25, X
 d8c:	17 97       	sbiw	r26, 0x07	; 7
 d8e:	01 96       	adiw	r24, 0x01	; 1
 d90:	17 96       	adiw	r26, 0x07	; 7
 d92:	9c 93       	st	X, r25
 d94:	8e 93       	st	-X, r24
 d96:	16 97       	sbiw	r26, 0x06	; 6
 d98:	ce 01       	movw	r24, r28
 d9a:	df 91       	pop	r29
 d9c:	cf 91       	pop	r28
 d9e:	1f 91       	pop	r17
 da0:	0f 91       	pop	r16
 da2:	08 95       	ret

00000da4 <__ultoa_invert>:
 da4:	fa 01       	movw	r30, r20
 da6:	aa 27       	eor	r26, r26
 da8:	28 30       	cpi	r18, 0x08	; 8
 daa:	51 f1       	breq	.+84     	; 0xe00 <__ultoa_invert+0x5c>
 dac:	20 31       	cpi	r18, 0x10	; 16
 dae:	81 f1       	breq	.+96     	; 0xe10 <__ultoa_invert+0x6c>
 db0:	e8 94       	clt
 db2:	6f 93       	push	r22
 db4:	6e 7f       	andi	r22, 0xFE	; 254
 db6:	6e 5f       	subi	r22, 0xFE	; 254
 db8:	7f 4f       	sbci	r23, 0xFF	; 255
 dba:	8f 4f       	sbci	r24, 0xFF	; 255
 dbc:	9f 4f       	sbci	r25, 0xFF	; 255
 dbe:	af 4f       	sbci	r26, 0xFF	; 255
 dc0:	b1 e0       	ldi	r27, 0x01	; 1
 dc2:	3e d0       	rcall	.+124    	; 0xe40 <__ultoa_invert+0x9c>
 dc4:	b4 e0       	ldi	r27, 0x04	; 4
 dc6:	3c d0       	rcall	.+120    	; 0xe40 <__ultoa_invert+0x9c>
 dc8:	67 0f       	add	r22, r23
 dca:	78 1f       	adc	r23, r24
 dcc:	89 1f       	adc	r24, r25
 dce:	9a 1f       	adc	r25, r26
 dd0:	a1 1d       	adc	r26, r1
 dd2:	68 0f       	add	r22, r24
 dd4:	79 1f       	adc	r23, r25
 dd6:	8a 1f       	adc	r24, r26
 dd8:	91 1d       	adc	r25, r1
 dda:	a1 1d       	adc	r26, r1
 ddc:	6a 0f       	add	r22, r26
 dde:	71 1d       	adc	r23, r1
 de0:	81 1d       	adc	r24, r1
 de2:	91 1d       	adc	r25, r1
 de4:	a1 1d       	adc	r26, r1
 de6:	20 d0       	rcall	.+64     	; 0xe28 <__ultoa_invert+0x84>
 de8:	09 f4       	brne	.+2      	; 0xdec <__ultoa_invert+0x48>
 dea:	68 94       	set
 dec:	3f 91       	pop	r19
 dee:	2a e0       	ldi	r18, 0x0A	; 10
 df0:	26 9f       	mul	r18, r22
 df2:	11 24       	eor	r1, r1
 df4:	30 19       	sub	r19, r0
 df6:	30 5d       	subi	r19, 0xD0	; 208
 df8:	31 93       	st	Z+, r19
 dfa:	de f6       	brtc	.-74     	; 0xdb2 <__ultoa_invert+0xe>
 dfc:	cf 01       	movw	r24, r30
 dfe:	08 95       	ret
 e00:	46 2f       	mov	r20, r22
 e02:	47 70       	andi	r20, 0x07	; 7
 e04:	40 5d       	subi	r20, 0xD0	; 208
 e06:	41 93       	st	Z+, r20
 e08:	b3 e0       	ldi	r27, 0x03	; 3
 e0a:	0f d0       	rcall	.+30     	; 0xe2a <__ultoa_invert+0x86>
 e0c:	c9 f7       	brne	.-14     	; 0xe00 <__ultoa_invert+0x5c>
 e0e:	f6 cf       	rjmp	.-20     	; 0xdfc <__ultoa_invert+0x58>
 e10:	46 2f       	mov	r20, r22
 e12:	4f 70       	andi	r20, 0x0F	; 15
 e14:	40 5d       	subi	r20, 0xD0	; 208
 e16:	4a 33       	cpi	r20, 0x3A	; 58
 e18:	18 f0       	brcs	.+6      	; 0xe20 <__ultoa_invert+0x7c>
 e1a:	49 5d       	subi	r20, 0xD9	; 217
 e1c:	31 fd       	sbrc	r19, 1
 e1e:	40 52       	subi	r20, 0x20	; 32
 e20:	41 93       	st	Z+, r20
 e22:	02 d0       	rcall	.+4      	; 0xe28 <__ultoa_invert+0x84>
 e24:	a9 f7       	brne	.-22     	; 0xe10 <__ultoa_invert+0x6c>
 e26:	ea cf       	rjmp	.-44     	; 0xdfc <__ultoa_invert+0x58>
 e28:	b4 e0       	ldi	r27, 0x04	; 4
 e2a:	a6 95       	lsr	r26
 e2c:	97 95       	ror	r25
 e2e:	87 95       	ror	r24
 e30:	77 95       	ror	r23
 e32:	67 95       	ror	r22
 e34:	ba 95       	dec	r27
 e36:	c9 f7       	brne	.-14     	; 0xe2a <__ultoa_invert+0x86>
 e38:	00 97       	sbiw	r24, 0x00	; 0
 e3a:	61 05       	cpc	r22, r1
 e3c:	71 05       	cpc	r23, r1
 e3e:	08 95       	ret
 e40:	9b 01       	movw	r18, r22
 e42:	ac 01       	movw	r20, r24
 e44:	0a 2e       	mov	r0, r26
 e46:	06 94       	lsr	r0
 e48:	57 95       	ror	r21
 e4a:	47 95       	ror	r20
 e4c:	37 95       	ror	r19
 e4e:	27 95       	ror	r18
 e50:	ba 95       	dec	r27
 e52:	c9 f7       	brne	.-14     	; 0xe46 <__ultoa_invert+0xa2>
 e54:	62 0f       	add	r22, r18
 e56:	73 1f       	adc	r23, r19
 e58:	84 1f       	adc	r24, r20
 e5a:	95 1f       	adc	r25, r21
 e5c:	a0 1d       	adc	r26, r0
 e5e:	08 95       	ret

00000e60 <__prologue_saves__>:
 e60:	2f 92       	push	r2
 e62:	3f 92       	push	r3
 e64:	4f 92       	push	r4
 e66:	5f 92       	push	r5
 e68:	6f 92       	push	r6
 e6a:	7f 92       	push	r7
 e6c:	8f 92       	push	r8
 e6e:	9f 92       	push	r9
 e70:	af 92       	push	r10
 e72:	bf 92       	push	r11
 e74:	cf 92       	push	r12
 e76:	df 92       	push	r13
 e78:	ef 92       	push	r14
 e7a:	ff 92       	push	r15
 e7c:	0f 93       	push	r16
 e7e:	1f 93       	push	r17
 e80:	cf 93       	push	r28
 e82:	df 93       	push	r29
 e84:	cd b7       	in	r28, 0x3d	; 61
 e86:	de b7       	in	r29, 0x3e	; 62
 e88:	ca 1b       	sub	r28, r26
 e8a:	db 0b       	sbc	r29, r27
 e8c:	0f b6       	in	r0, 0x3f	; 63
 e8e:	f8 94       	cli
 e90:	de bf       	out	0x3e, r29	; 62
 e92:	0f be       	out	0x3f, r0	; 63
 e94:	cd bf       	out	0x3d, r28	; 61
 e96:	09 94       	ijmp

00000e98 <__epilogue_restores__>:
 e98:	2a 88       	ldd	r2, Y+18	; 0x12
 e9a:	39 88       	ldd	r3, Y+17	; 0x11
 e9c:	48 88       	ldd	r4, Y+16	; 0x10
 e9e:	5f 84       	ldd	r5, Y+15	; 0x0f
 ea0:	6e 84       	ldd	r6, Y+14	; 0x0e
 ea2:	7d 84       	ldd	r7, Y+13	; 0x0d
 ea4:	8c 84       	ldd	r8, Y+12	; 0x0c
 ea6:	9b 84       	ldd	r9, Y+11	; 0x0b
 ea8:	aa 84       	ldd	r10, Y+10	; 0x0a
 eaa:	b9 84       	ldd	r11, Y+9	; 0x09
 eac:	c8 84       	ldd	r12, Y+8	; 0x08
 eae:	df 80       	ldd	r13, Y+7	; 0x07
 eb0:	ee 80       	ldd	r14, Y+6	; 0x06
 eb2:	fd 80       	ldd	r15, Y+5	; 0x05
 eb4:	0c 81       	ldd	r16, Y+4	; 0x04
 eb6:	1b 81       	ldd	r17, Y+3	; 0x03
 eb8:	aa 81       	ldd	r26, Y+2	; 0x02
 eba:	b9 81       	ldd	r27, Y+1	; 0x01
 ebc:	ce 0f       	add	r28, r30
 ebe:	d1 1d       	adc	r29, r1
 ec0:	0f b6       	in	r0, 0x3f	; 63
 ec2:	f8 94       	cli
 ec4:	de bf       	out	0x3e, r29	; 62
 ec6:	0f be       	out	0x3f, r0	; 63
 ec8:	cd bf       	out	0x3d, r28	; 61
 eca:	ed 01       	movw	r28, r26
 ecc:	08 95       	ret

00000ece <_exit>:
 ece:	f8 94       	cli

00000ed0 <__stop_program>:
 ed0:	ff cf       	rjmp	.-2      	; 0xed0 <__stop_program>
