Tive bastante d√∫vida na hora de fazer em Verilog. 
Muitos erros de compilcao e indefinicao na resposta.