Fitter report for music_cal
Wed Jun 28 11:21:58 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 28 11:21:58 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; music_cal                                   ;
; Top-level Entity Name              ; music_cal                                   ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 688 / 4,608 ( 15 % )                        ;
;     Total combinational functions  ; 675 / 4,608 ( 15 % )                        ;
;     Dedicated logic registers      ; 251 / 4,608 ( 5 % )                         ;
; Total registers                    ; 251                                         ;
; Total pins                         ; 28 / 142 ( 20 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 959 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 959 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 956     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0/EX_music_cal/output_files/music_cal.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 688 / 4,608 ( 15 % ) ;
;     -- Combinational with no register       ; 437                  ;
;     -- Register only                        ; 13                   ;
;     -- Combinational with a register        ; 238                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 322                  ;
;     -- 3 input functions                    ; 165                  ;
;     -- <=2 input functions                  ; 188                  ;
;     -- Register only                        ; 13                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 495                  ;
;     -- arithmetic mode                      ; 180                  ;
;                                             ;                      ;
; Total registers*                            ; 251 / 5,010 ( 5 % )  ;
;     -- Dedicated logic registers            ; 251 / 4,608 ( 5 % )  ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 50 / 288 ( 17 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 28 / 142 ( 20 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 8 ( 25 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%         ;
; Maximum fan-out                             ; 218                  ;
; Highest non-global fan-out                  ; 48                   ;
; Total fan-out                               ; 2893                 ;
; Average fan-out                             ; 2.99                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 688 / 4608 ( 15 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 437                 ; 0                              ;
;     -- Register only                        ; 13                  ; 0                              ;
;     -- Combinational with a register        ; 238                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 322                 ; 0                              ;
;     -- 3 input functions                    ; 165                 ; 0                              ;
;     -- <=2 input functions                  ; 188                 ; 0                              ;
;     -- Register only                        ; 13                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 495                 ; 0                              ;
;     -- arithmetic mode                      ; 180                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 251                 ; 0                              ;
;     -- Dedicated logic registers            ; 251 / 4608 ( 5 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 50 / 288 ( 17 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 28                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2893                ; 0                              ;
;     -- Registered Connections               ; 1140                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 22                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK    ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET  ; 48    ; 1        ; 0            ; 2            ; 4           ; 43                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[0] ; 110   ; 3        ; 28           ; 3            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[1] ; 112   ; 3        ; 28           ; 3            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[2] ; 113   ; 3        ; 28           ; 3            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[3] ; 114   ; 3        ; 28           ; 4            ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; CARRY_OUT ; 141   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[0] ; 145   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[1] ; 146   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[2] ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[3] ; 149   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[0]    ; 118   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[1]    ; 117   ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[2]    ; 116   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[3]    ; 115   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LESS_THAN ; 143   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; NEG_ANS   ; 144   ; 3        ; 28           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[0]    ; 152   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[1]    ; 150   ; 3        ; 28           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[2]    ; 163   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[3]    ; 161   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[4]    ; 160   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[5]    ; 151   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[6]    ; 162   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[7]    ; 164   ; 2        ; 24           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ZERO      ; 142   ; 3        ; 28           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; state[0]  ; 120   ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; state[1]  ; 134   ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 34 ( 9 % )   ; 3.3V          ; --           ;
; 2        ; 5 / 35 ( 14 % )  ; 3.3V          ; --           ;
; 3        ; 23 / 37 ( 62 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 36 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; ROW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; ROW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 91         ; 3        ; ROW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 92         ; 3        ; ROW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 93         ; 3        ; COL[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 94         ; 3        ; COL[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 95         ; 3        ; COL[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 96         ; 3        ; COL[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; state[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; state[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; CARRY_OUT                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 116        ; 3        ; ZERO                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 117        ; 3        ; LESS_THAN                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 118        ; 3        ; NEG_ANS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 119        ; 3        ; CHOICE[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 120        ; 3        ; CHOICE[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 121        ; 3        ; CHOICE[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; CHOICE[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 124        ; 3        ; SEG[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; SEG[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 126        ; 3        ; SEG[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; SEG[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; SEG[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; SEG[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; SEG[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; SEG[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                   ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name         ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
; |music_cal                 ; 688 (1)     ; 251 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 28   ; 0            ; 437 (1)      ; 13 (0)            ; 238 (0)          ; |music_cal                  ;              ;
;    |BCD:inst8|             ; 159 (159)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 2 (2)             ; 65 (65)          ; |music_cal|BCD:inst8        ;              ;
;    |Core_unit:inst|        ; 183 (183)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 3 (3)             ; 84 (84)          ; |music_cal|Core_unit:inst   ;              ;
;    |alu:inst2|             ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; |music_cal|alu:inst2        ;              ;
;    |anti_shake:inst3|      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |music_cal|anti_shake:inst3 ;              ;
;    |display:inst4|         ; 70 (70)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 2 (2)             ; 2 (2)            ; |music_cal|display:inst4    ;              ;
;    |divider:inst5|         ; 73 (73)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 33 (33)          ; |music_cal|divider:inst5    ;              ;
;    |key_out:inst6|         ; 91 (91)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 43 (43)          ; |music_cal|key_out:inst6    ;              ;
;    |keyboard:inst7|        ; 37 (37)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 3 (3)             ; 8 (8)            ; |music_cal|keyboard:inst7   ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; CARRY_OUT ; Output   ; --            ; --            ; --                    ; --  ;
; ZERO      ; Output   ; --            ; --            ; --                    ; --  ;
; LESS_THAN ; Output   ; --            ; --            ; --                    ; --  ;
; NEG_ANS   ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[3] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[2] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[1] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[0] ; Output   ; --            ; --            ; --                    ; --  ;
; COL[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; state[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; state[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; CLK       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RESET     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; CLK                                  ;                   ;         ;
; RESET                                ;                   ;         ;
;      - key_out:inst6|OUT_ALU_OP[0]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_ALU_OP[1]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_ALU_OP[2]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_ALU_OP[3]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_finish      ; 1                 ; 6       ;
;      - key_out:inst6|temp2[0]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[0]        ; 1                 ; 6       ;
;      - key_out:inst6|state.00        ; 1                 ; 6       ;
;      - key_out:inst6|state.s1        ; 1                 ; 6       ;
;      - key_out:inst6|state.s2        ; 1                 ; 6       ;
;      - key_out:inst6|OUT_flag[1]     ; 1                 ; 6       ;
;      - key_out:inst6|temp2[1]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[1]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[2]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[2]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[3]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[3]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[4]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[4]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[5]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[5]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[6]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[6]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[7]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[7]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[15]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[15]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[8]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[8]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[9]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[9]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[10]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[10]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[11]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[11]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[12]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[12]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[13]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[13]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[14]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[14]       ; 1                 ; 6       ;
;      - key_out:inst6|OUT_flag[0]     ; 1                 ; 6       ;
;      - key_out:inst6|state.s3        ; 1                 ; 6       ;
; ROW[0]                               ;                   ;         ;
;      - keyboard:inst7|WideOr0~0      ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~0         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~1         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~1         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~2         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~3         ; 0                 ; 6       ;
;      - keyboard:inst7|Selector2~0    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~0    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~3    ; 0                 ; 6       ;
; ROW[1]                               ;                   ;         ;
;      - keyboard:inst7|WideOr0~0      ; 1                 ; 6       ;
;      - keyboard:inst7|Mux2~0         ; 1                 ; 6       ;
;      - keyboard:inst7|Mux3~1         ; 1                 ; 6       ;
;      - keyboard:inst7|Mux2~1         ; 1                 ; 6       ;
;      - keyboard:inst7|Mux2~2         ; 1                 ; 6       ;
;      - keyboard:inst7|Mux2~3         ; 1                 ; 6       ;
;      - keyboard:inst7|Selector2~0    ; 1                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~1 ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~3    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~4    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~5    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~6    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector1~7    ; 1                 ; 6       ;
; ROW[2]                               ;                   ;         ;
;      - keyboard:inst7|WideOr0~0      ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~0         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~1         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux6~0         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~4         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~5         ; 0                 ; 6       ;
;      - keyboard:inst7|Selector2~0    ; 0                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~0 ; 0                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~2 ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~0    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~3    ; 0                 ; 6       ;
; ROW[3]                               ;                   ;         ;
;      - keyboard:inst7|WideOr0~0      ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~0         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~1         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux6~0         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux6~1         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux2~4         ; 0                 ; 6       ;
;      - keyboard:inst7|Selector2~0    ; 0                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~2 ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~0    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector1~3    ; 0                 ; 6       ;
+--------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+--------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                            ; PIN_132            ; 33      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Core_unit:inst|OUT_data_a~0    ; LCCOMB_X19_Y9_N6   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|OUT_value[12]~9 ; LCCOMB_X20_Y11_N12 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|OUT_value[15]   ; LCFF_X20_Y10_N21   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|OUT_value[1]~8  ; LCCOMB_X20_Y9_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|Selector42~4    ; LCCOMB_X21_Y10_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|Selector45~0    ; LCCOMB_X21_Y9_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|state.00        ; LCFF_X19_Y9_N29    ; 39      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst|state.s2        ; LCFF_X19_Y9_N1     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RESET                          ; PIN_48             ; 43      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; anti_shake:inst3|OUT_key       ; LCFF_X22_Y9_N21    ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; divider:inst5|OUT_clk1         ; LCFF_X12_Y6_N29    ; 218     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; key_out:inst6|OUT_ALU_OP[1]~9  ; LCCOMB_X21_Y7_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|OUT_finish       ; LCFF_X21_Y7_N23    ; 48      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|OUT_flag~0       ; LCCOMB_X20_Y7_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp1[0]~17      ; LCCOMB_X22_Y9_N2   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp1[0]~51      ; LCCOMB_X21_Y7_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp2[0]~32      ; LCCOMB_X21_Y7_N12  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp2[0]~52      ; LCCOMB_X21_Y7_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                              ;
+------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; CLK                    ; PIN_132         ; 33      ; Global Clock         ; GCLK6            ; --                        ;
; divider:inst5|OUT_clk1 ; LCFF_X12_Y6_N29 ; 218     ; Global Clock         ; GCLK0            ; --                        ;
+------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------+
; Non-Global High Fan-Out Signals            ;
+----------------------------------+---------+
; Name                             ; Fan-Out ;
+----------------------------------+---------+
; key_out:inst6|OUT_finish         ; 48      ;
; RESET                            ; 43      ;
; Core_unit:inst|state.00          ; 39      ;
; Core_unit:inst|state.s2          ; 33      ;
; divider:inst5|Add0~62            ; 33      ;
; Core_unit:inst|state.s1          ; 28      ;
; Core_unit:inst|OUT_off_number[2] ; 23      ;
; Core_unit:inst|OUT_data_a~0      ; 20      ;
; key_out:inst6|state.00           ; 20      ;
; Core_unit:inst|OUT_value[15]     ; 20      ;
; key_out:inst6|Equal0~0           ; 18      ;
; anti_shake:inst3|OUT_key         ; 17      ;
; Core_unit:inst|flag              ; 17      ;
; divider:inst5|LessThan0~8        ; 17      ;
; divider:inst5|LessThan0~3        ; 17      ;
; key_out:inst6|temp2[0]~52        ; 16      ;
; key_out:inst6|temp1[0]~51        ; 16      ;
; key_out:inst6|temp2[0]~32        ; 16      ;
; Core_unit:inst|temp_ans~0        ; 16      ;
; key_out:inst6|temp1[0]~17        ; 16      ;
; Core_unit:inst|OUT_value~10      ; 16      ;
; key_out:inst6|LessThan0~0        ; 15      ;
; alu:inst2|OUT_S[0]~1             ; 15      ;
; Core_unit:inst|OUT_off_number[1] ; 15      ;
; Core_unit:inst|OUT_off_number[0] ; 14      ;
; ROW[1]                           ; 13      ;
; Core_unit:inst|OUT_ALU_OP[3]     ; 13      ;
; Core_unit:inst|OUT_ALU_OP[1]     ; 13      ;
; Core_unit:inst|OUT_ALU_OP[2]     ; 13      ;
; key_out:inst6|temp2[0]~17        ; 12      ;
; ROW[2]                           ; 11      ;
; Core_unit:inst|OUT_value[1]~19   ; 11      ;
; keyboard:inst7|OUT_value[0]      ; 11      ;
; key_out:inst6|state.s2           ; 11      ;
; display:inst4|state.S3           ; 11      ;
; BCD:inst8|rhex[2][3]             ; 11      ;
; ROW[3]                           ; 10      ;
; Core_unit:inst|OUT_value[1]~18   ; 10      ;
; key_out:inst6|state.s1           ; 10      ;
; Core_unit:inst|WideOr1~0         ; 10      ;
; display:inst4|state.S2           ; 10      ;
; BCD:inst8|rhex[3][3]             ; 10      ;
; BCD:inst8|rhex[3][2]             ; 10      ;
; BCD:inst8|rhex[3][1]             ; 10      ;
; BCD:inst8|rhex[2][1]             ; 10      ;
; BCD:inst8|rhex[2][0]             ; 10      ;
; ROW[0]                           ; 9       ;
; keyboard:inst7|OUT_value[2]      ; 9       ;
; keyboard:inst7|OUT_value[3]      ; 9       ;
; Core_unit:inst|OUT_value[12]~9   ; 9       ;
; Core_unit:inst|OUT_value[1]~8    ; 9       ;
; alu:inst2|OUT_S[0]~0             ; 9       ;
; display:inst4|state.00           ; 9       ;
; BCD:inst8|rhex[3][0]             ; 9       ;
; keyboard:inst7|OUT_value[1]      ; 8       ;
; key_out:inst6|OUT_flag[0]        ; 8       ;
; BCD:inst8|rhex[1][3]             ; 8       ;
; BCD:inst8|rhex[1][2]             ; 8       ;
; BCD:inst8|rhex[1][1]             ; 8       ;
; BCD:inst8|rhex[1][0]             ; 8       ;
; BCD:inst8|Add9~12                ; 8       ;
; BCD:inst8|Add3~2                 ; 8       ;
; Core_unit:inst|state.s3          ; 7       ;
; display:inst4|Selector1~2        ; 7       ;
; display:inst4|Selector1~1        ; 7       ;
; BCD:inst8|resd[3]                ; 7       ;
; BCD:inst8|resd[2]                ; 7       ;
; BCD:inst8|resd[1]                ; 7       ;
; BCD:inst8|resd[0]                ; 7       ;
; BCD:inst8|resc[3]                ; 7       ;
; BCD:inst8|resc[2]                ; 7       ;
; BCD:inst8|resc[1]                ; 7       ;
; BCD:inst8|resc[0]                ; 7       ;
; display:inst4|Selector1~0        ; 7       ;
; BCD:inst8|resb[3]                ; 7       ;
; BCD:inst8|resb[2]                ; 7       ;
; BCD:inst8|resb[1]                ; 7       ;
; BCD:inst8|resb[0]                ; 7       ;
; BCD:inst8|resa[3]                ; 7       ;
; BCD:inst8|resa[2]                ; 7       ;
; BCD:inst8|resa[1]                ; 7       ;
; BCD:inst8|resa[0]                ; 7       ;
; display:inst4|state.S1           ; 7       ;
; BCD:inst8|rhex[2][2]             ; 7       ;
; BCD:inst8|Add9~6                 ; 7       ;
; BCD:inst8|Add3~4                 ; 7       ;
; key_out:inst6|state.s3           ; 6       ;
; BCD:inst8|resb[3]~1              ; 6       ;
; BCD:inst8|LessThan3~0            ; 6       ;
; Core_unit:inst|OUT_value[3]      ; 6       ;
; Core_unit:inst|OUT_value[2]      ; 6       ;
; Core_unit:inst|OUT_value[1]      ; 6       ;
; Core_unit:inst|OUT_value[0]      ; 6       ;
; Core_unit:inst|OUT_value[7]      ; 6       ;
; Core_unit:inst|OUT_value[6]      ; 6       ;
; Core_unit:inst|OUT_value[5]      ; 6       ;
; Core_unit:inst|OUT_value[4]      ; 6       ;
; BCD:inst8|Add16~8                ; 6       ;
; BCD:inst8|Add16~6                ; 6       ;
; BCD:inst8|Add16~4                ; 6       ;
; BCD:inst8|Add9~8                 ; 6       ;
; BCD:inst8|Add3~8                 ; 6       ;
; BCD:inst8|Add3~6                 ; 6       ;
; key_out:inst6|OUT_flag[1]        ; 6       ;
; key_out:inst6|temp2[0]           ; 5       ;
; key_out:inst6|temp1[0]           ; 5       ;
; BCD:inst8|resa[3]~1              ; 5       ;
; key_out:inst6|OUT_state~0        ; 5       ;
; alu:inst2|OUT_S[7]~4             ; 5       ;
; Core_unit:inst|temp_op[3]        ; 5       ;
; Core_unit:inst|temp_op[1]        ; 5       ;
; Core_unit:inst|temp_op[2]        ; 5       ;
; Core_unit:inst|OUT_data_b[0]     ; 5       ;
; Core_unit:inst|OUT_data_a[0]     ; 5       ;
; Core_unit:inst|OUT_data_b[1]     ; 5       ;
; Core_unit:inst|OUT_data_a[1]     ; 5       ;
; Core_unit:inst|OUT_data_b[2]     ; 5       ;
; Core_unit:inst|OUT_data_a[2]     ; 5       ;
; Core_unit:inst|OUT_data_b[3]     ; 5       ;
; Core_unit:inst|OUT_data_a[3]     ; 5       ;
; Core_unit:inst|OUT_data_b[4]     ; 5       ;
; Core_unit:inst|OUT_data_a[4]     ; 5       ;
; Core_unit:inst|OUT_data_b[5]     ; 5       ;
; Core_unit:inst|OUT_data_a[5]     ; 5       ;
; Core_unit:inst|OUT_data_b[6]     ; 5       ;
; Core_unit:inst|OUT_data_a[6]     ; 5       ;
; Core_unit:inst|OUT_data_b[7]     ; 5       ;
; Core_unit:inst|OUT_data_a[7]     ; 5       ;
; Core_unit:inst|temp_op[0]        ; 5       ;
; BCD:inst8|Add9~10                ; 5       ;
; BCD:inst8|Add9~4                 ; 5       ;
; BCD:inst8|Add3~0                 ; 5       ;
; Core_unit:inst|OUT_carry_out     ; 5       ;
; key_out:inst6|OUT_ALU_OP[1]~9    ; 4       ;
; keyboard:inst7|Selector1~0       ; 4       ;
; keyboard:inst7|WideOr0~0         ; 4       ;
; BCD:inst8|addbcd4~23             ; 4       ;
; BCD:inst8|rhexc[12]              ; 4       ;
; Core_unit:inst|Add1~19           ; 4       ;
; Core_unit:inst|Add1~16           ; 4       ;
; Core_unit:inst|Add1~13           ; 4       ;
; Core_unit:inst|Add1~10           ; 4       ;
; BCD:inst8|LessThan4~0            ; 4       ;
; BCD:inst8|resa[3]~2              ; 4       ;
; Core_unit:inst|Selector6~2       ; 4       ;
; Core_unit:inst|OUT_ALU_OP[0]     ; 4       ;
; key_out:inst6|temp1[10]          ; 4       ;
; key_out:inst6|temp2[10]          ; 4       ;
; key_out:inst6|temp1[11]          ; 4       ;
; key_out:inst6|temp2[11]          ; 4       ;
; key_out:inst6|temp1[12]          ; 4       ;
; key_out:inst6|temp2[12]          ; 4       ;
; key_out:inst6|temp1[9]           ; 4       ;
; key_out:inst6|temp2[9]           ; 4       ;
; key_out:inst6|temp1[8]           ; 4       ;
; key_out:inst6|temp2[8]           ; 4       ;
; BCD:inst8|rhex[0][3]             ; 4       ;
; BCD:inst8|rhex[0][1]             ; 4       ;
; BCD:inst8|rhex[0][2]             ; 4       ;
; key_out:inst6|temp2[1]           ; 4       ;
; key_out:inst6|temp1[1]           ; 4       ;
; key_out:inst6|temp2[2]           ; 4       ;
; key_out:inst6|temp1[2]           ; 4       ;
; key_out:inst6|temp2[3]           ; 4       ;
; key_out:inst6|temp1[3]           ; 4       ;
; key_out:inst6|temp2[4]           ; 4       ;
; key_out:inst6|temp1[4]           ; 4       ;
; key_out:inst6|temp2[5]           ; 4       ;
; key_out:inst6|temp1[5]           ; 4       ;
; key_out:inst6|temp2[6]           ; 4       ;
; key_out:inst6|temp1[6]           ; 4       ;
; key_out:inst6|temp2[7]           ; 4       ;
; key_out:inst6|temp1[7]           ; 4       ;
; BCD:inst8|Add16~2                ; 4       ;
; keyboard:inst7|flag[0]           ; 3       ;
; keyboard:inst7|OUT_key           ; 3       ;
; keyboard:inst7|Mux2~0            ; 3       ;
; keyboard:inst7|Selector0~1       ; 3       ;
; Core_unit:inst|always0~0         ; 3       ;
; BCD:inst8|Add21~2                ; 3       ;
; BCD:inst8|Add21~1                ; 3       ;
; BCD:inst8|rhexd[15]              ; 3       ;
; BCD:inst8|Add21~0                ; 3       ;
; BCD:inst8|rhexc[13]              ; 3       ;
; BCD:inst8|rhexd[13]              ; 3       ;
; BCD:inst8|rhexb[8]               ; 3       ;
; Core_unit:inst|Add1~46           ; 3       ;
; Core_unit:inst|OUT_value~17      ; 3       ;
; Core_unit:inst|OUT_value~16      ; 3       ;
; Core_unit:inst|OUT_value~15      ; 3       ;
; Core_unit:inst|OUT_value~14      ; 3       ;
; Core_unit:inst|OUT_value~13      ; 3       ;
; Core_unit:inst|Add1~28           ; 3       ;
; Core_unit:inst|OUT_value~12      ; 3       ;
; Core_unit:inst|Add1~25           ; 3       ;
; Core_unit:inst|Add1~24           ; 3       ;
; Core_unit:inst|OUT_value~11      ; 3       ;
; BCD:inst8|resb[3]~2              ; 3       ;
; BCD:inst8|resb[3]~0              ; 3       ;
; BCD:inst8|LessThan0~0            ; 3       ;
; BCD:inst8|resa[3]~0              ; 3       ;
; BCD:inst8|rhexd[14]              ; 3       ;
; alu:inst2|OUT_S[5]~25            ; 3       ;
; alu:inst2|OUT_S[6]~22            ; 3       ;
; alu:inst2|OUT_S[0]~19            ; 3       ;
; alu:inst2|OUT_S[1]~16            ; 3       ;
; alu:inst2|OUT_S[2]~13            ; 3       ;
; alu:inst2|OUT_S[3]~10            ; 3       ;
; alu:inst2|OUT_S[4]~7             ; 3       ;
; key_out:inst6|OUT_ALU_OP[2]      ; 3       ;
; key_out:inst6|OUT_ALU_OP[0]      ; 3       ;
; key_out:inst6|OUT_ALU_OP[3]      ; 3       ;
; key_out:inst6|temp1[13]          ; 3       ;
; key_out:inst6|temp2[13]          ; 3       ;
; key_out:inst6|temp1[14]          ; 3       ;
; key_out:inst6|temp2[14]          ; 3       ;
; Core_unit:inst|OUT_value[10]     ; 3       ;
; Core_unit:inst|OUT_value[11]     ; 3       ;
; Core_unit:inst|OUT_value[12]     ; 3       ;
; Core_unit:inst|OUT_value[13]     ; 3       ;
; Core_unit:inst|OUT_value[14]     ; 3       ;
; Core_unit:inst|OUT_value[9]      ; 3       ;
; Core_unit:inst|OUT_value[8]      ; 3       ;
; Core_unit:inst|Add1~48           ; 2       ;
; keyboard:inst7|flag[1]           ; 2       ;
; keyboard:inst7|Selector1~5       ; 2       ;
; keyboard:inst7|Selector1~4       ; 2       ;
; keyboard:inst7|Selector1~3       ; 2       ;
; keyboard:inst7|Selector1~2       ; 2       ;
; keyboard:inst7|Mux2~1            ; 2       ;
; Core_unit:inst|temp_ans[8]       ; 2       ;
; Core_unit:inst|temp_ans[9]       ; 2       ;
; Core_unit:inst|temp_ans[10]      ; 2       ;
; Core_unit:inst|temp_ans[11]      ; 2       ;
; Core_unit:inst|temp_ans[12]      ; 2       ;
; Core_unit:inst|temp_ans[13]      ; 2       ;
; Core_unit:inst|temp_ans[14]      ; 2       ;
; key_out:inst6|temp1[0]~32        ; 2       ;
; Core_unit:inst|temp_ans[15]      ; 2       ;
; key_out:inst6|OUT_flag~0         ; 2       ;
; Core_unit:inst|temp_ans[0]       ; 2       ;
; Core_unit:inst|temp_ans[1]       ; 2       ;
; Core_unit:inst|temp_ans[2]       ; 2       ;
; Core_unit:inst|temp_ans[3]       ; 2       ;
; Core_unit:inst|temp_ans[4]       ; 2       ;
; Core_unit:inst|temp_ans[5]       ; 2       ;
; Core_unit:inst|temp_ans[6]       ; 2       ;
; Core_unit:inst|temp_ans[7]       ; 2       ;
; Core_unit:inst|OUT_state~4       ; 2       ;
; BCD:inst8|Add20~2                ; 2       ;
; BCD:inst8|Add20~1                ; 2       ;
; BCD:inst8|LessThan7~0            ; 2       ;
; BCD:inst8|addbcd4~19             ; 2       ;
; BCD:inst8|addbcd4~18             ; 2       ;
; BCD:inst8|rhexb[9]               ; 2       ;
; BCD:inst8|addbcd4~16             ; 2       ;
; BCD:inst8|addbcd4~15             ; 2       ;
; Core_unit:inst|Selector42~4      ; 2       ;
; Core_unit:inst|Selector41~3      ; 2       ;
; Core_unit:inst|Add1~47           ; 2       ;
; Core_unit:inst|Selector41~1      ; 2       ;
; Core_unit:inst|Add1~45           ; 2       ;
; Core_unit:inst|Add1~44           ; 2       ;
; Core_unit:inst|Add1~43           ; 2       ;
; Core_unit:inst|Add1~40           ; 2       ;
; Core_unit:inst|Add1~39           ; 2       ;
; BCD:inst8|rhexd[6]               ; 2       ;
; BCD:inst8|rhexd[4]               ; 2       ;
; BCD:inst8|rhexc[4]               ; 2       ;
; BCD:inst8|rhexb[4]               ; 2       ;
; Core_unit:inst|Selector45~0      ; 2       ;
; alu:inst2|OUT_zero               ; 2       ;
; Core_unit:inst|temp_zero         ; 2       ;
; Core_unit:inst|OUT_ALU_OP~0      ; 2       ;
; key_out:inst6|OUT_ALU_OP[1]      ; 2       ;
; alu:inst2|OUT_carry_out~1        ; 2       ;
; Core_unit:inst|OUT_less_than     ; 2       ;
; key_out:inst6|temp1[15]          ; 2       ;
; key_out:inst6|temp2[15]          ; 2       ;
; divider:inst5|Add0~60            ; 2       ;
; divider:inst5|Add0~58            ; 2       ;
; divider:inst5|Add0~56            ; 2       ;
; divider:inst5|Add0~54            ; 2       ;
; divider:inst5|Add0~52            ; 2       ;
; divider:inst5|Add0~50            ; 2       ;
; divider:inst5|Add0~48            ; 2       ;
; divider:inst5|Add0~46            ; 2       ;
; divider:inst5|Add0~44            ; 2       ;
; divider:inst5|Add0~42            ; 2       ;
; divider:inst5|Add0~40            ; 2       ;
; divider:inst5|Add0~38            ; 2       ;
; divider:inst5|Add0~36            ; 2       ;
; divider:inst5|Add0~34            ; 2       ;
; divider:inst5|Add0~32            ; 2       ;
; divider:inst5|Add0~30            ; 2       ;
; divider:inst5|Add0~28            ; 2       ;
; divider:inst5|Add0~26            ; 2       ;
; divider:inst5|Add0~24            ; 2       ;
; divider:inst5|Add0~22            ; 2       ;
; divider:inst5|Add0~20            ; 2       ;
; divider:inst5|Add0~18            ; 2       ;
; divider:inst5|Add0~16            ; 2       ;
; divider:inst5|Add0~14            ; 2       ;
; divider:inst5|Add0~12            ; 2       ;
; divider:inst5|Add0~10            ; 2       ;
; divider:inst5|Add0~8             ; 2       ;
; BCD:inst8|Add11~8                ; 2       ;
; BCD:inst8|Add4~8                 ; 2       ;
; alu:inst2|Add2~16                ; 2       ;
; alu:inst2|Add2~14                ; 2       ;
; alu:inst2|Add2~12                ; 2       ;
; alu:inst2|Add2~10                ; 2       ;
; alu:inst2|Add2~8                 ; 2       ;
; alu:inst2|Add2~6                 ; 2       ;
; alu:inst2|Add2~4                 ; 2       ;
; alu:inst2|Add2~2                 ; 2       ;
; alu:inst2|Add0~16                ; 2       ;
; alu:inst2|Add0~14                ; 2       ;
; alu:inst2|Add0~12                ; 2       ;
; alu:inst2|Add0~10                ; 2       ;
; alu:inst2|Add0~8                 ; 2       ;
; alu:inst2|Add0~6                 ; 2       ;
; alu:inst2|Add0~4                 ; 2       ;
; alu:inst2|Add0~2                 ; 2       ;
; ~GND                             ; 1       ;
; keyboard:inst7|OUT_col[2]~0      ; 1       ;
; display:inst4|state.00~0         ; 1       ;
; display:inst4|state.S1~0         ; 1       ;
; keyboard:inst7|Selector3~1       ; 1       ;
; keyboard:inst7|Selector3~0       ; 1       ;
; key_out:inst6|Selector1~2        ; 1       ;
; Core_unit:inst|Selector6~3       ; 1       ;
; keyboard:inst7|flag~1            ; 1       ;
; keyboard:inst7|flag~0            ; 1       ;
; keyboard:inst7|OUT_key~0         ; 1       ;
; Core_unit:inst|Selector55~0      ; 1       ;
; Core_unit:inst|Selector54~0      ; 1       ;
; Core_unit:inst|Selector53~0      ; 1       ;
; Core_unit:inst|Selector52~0      ; 1       ;
; Core_unit:inst|Selector51~0      ; 1       ;
; Core_unit:inst|Selector50~0      ; 1       ;
; Core_unit:inst|Selector49~0      ; 1       ;
; Core_unit:inst|Selector48~0      ; 1       ;
; key_out:inst6|state~14           ; 1       ;
; keyboard:inst7|Selector1~8       ; 1       ;
; keyboard:inst7|Selector1~7       ; 1       ;
; keyboard:inst7|Selector1~6       ; 1       ;
; keyboard:inst7|Selector1~1       ; 1       ;
; keyboard:inst7|OUT_value[1]~3    ; 1       ;
; keyboard:inst7|OUT_value[1]~2    ; 1       ;
; keyboard:inst7|OUT_value[1]~1    ; 1       ;
; keyboard:inst7|OUT_value[1]~0    ; 1       ;
; keyboard:inst7|Selector2~0       ; 1       ;
; keyboard:inst7|Mux2~5            ; 1       ;
; keyboard:inst7|Mux2~4            ; 1       ;
; keyboard:inst7|Mux2~3            ; 1       ;
; keyboard:inst7|Mux6~1            ; 1       ;
; keyboard:inst7|Mux6~0            ; 1       ;
; keyboard:inst7|Mux2~2            ; 1       ;
; anti_shake:inst3|OUT_key~2       ; 1       ;
; anti_shake:inst3|temp_value[3]   ; 1       ;
; anti_shake:inst3|OUT_key~1       ; 1       ;
; anti_shake:inst3|temp_value[2]   ; 1       ;
; anti_shake:inst3|temp_value[1]   ; 1       ;
; anti_shake:inst3|OUT_key~0       ; 1       ;
; anti_shake:inst3|temp_value[0]   ; 1       ;
; anti_shake:inst3|state           ; 1       ;
; keyboard:inst7|Selector0~2       ; 1       ;
; keyboard:inst7|Mux3~1            ; 1       ;
; keyboard:inst7|Mux3~0            ; 1       ;
; keyboard:inst7|Selector0~0       ; 1       ;
; key_out:inst6|temp2[0]~35        ; 1       ;
; Core_unit:inst|temp_h2~7         ; 1       ;
; key_out:inst6|temp1[0]~34        ; 1       ;
; Core_unit:inst|Selector63~0      ; 1       ;
; Core_unit:inst|temp_h1~7         ; 1       ;
; Core_unit:inst|temp_h2~6         ; 1       ;
; Core_unit:inst|Selector62~0      ; 1       ;
; Core_unit:inst|temp_h1~6         ; 1       ;
; Core_unit:inst|temp_h2~5         ; 1       ;
; Core_unit:inst|Selector61~0      ; 1       ;
; Core_unit:inst|temp_h1~5         ; 1       ;
; Core_unit:inst|temp_h2~4         ; 1       ;
; Core_unit:inst|Selector60~0      ; 1       ;
; Core_unit:inst|temp_h1~4         ; 1       ;
; Core_unit:inst|temp_h2~3         ; 1       ;
; Core_unit:inst|Selector59~0      ; 1       ;
; Core_unit:inst|temp_h1~3         ; 1       ;
; Core_unit:inst|temp_h2~2         ; 1       ;
; Core_unit:inst|Selector58~0      ; 1       ;
; Core_unit:inst|temp_h1~2         ; 1       ;
; Core_unit:inst|temp_h2~1         ; 1       ;
; Core_unit:inst|Selector57~0      ; 1       ;
; Core_unit:inst|temp_h1~1         ; 1       ;
; key_out:inst6|temp2[0]~34        ; 1       ;
; key_out:inst6|temp2[0]~33        ; 1       ;
; Core_unit:inst|temp_h2~0         ; 1       ;
; Core_unit:inst|Selector47~1      ; 1       ;
; Core_unit:inst|Selector47~0      ; 1       ;
; key_out:inst6|temp1[0]~33        ; 1       ;
; Core_unit:inst|Selector56~0      ; 1       ;
; Core_unit:inst|temp_h1~0         ; 1       ;
; divider:inst5|n1~30              ; 1       ;
; divider:inst5|n1~29              ; 1       ;
; divider:inst5|n1~28              ; 1       ;
; divider:inst5|n1~27              ; 1       ;
; divider:inst5|n1~26              ; 1       ;
; divider:inst5|n1~25              ; 1       ;
; divider:inst5|n1~24              ; 1       ;
; divider:inst5|n1~23              ; 1       ;
; divider:inst5|n1~22              ; 1       ;
; divider:inst5|n1~21              ; 1       ;
; divider:inst5|n1~20              ; 1       ;
; divider:inst5|n1~19              ; 1       ;
; divider:inst5|n1~18              ; 1       ;
; divider:inst5|n1~17              ; 1       ;
; divider:inst5|n1~16              ; 1       ;
; divider:inst5|n1~15              ; 1       ;
; divider:inst5|n1~14              ; 1       ;
; divider:inst5|n1~13              ; 1       ;
; divider:inst5|n1~12              ; 1       ;
; divider:inst5|n1~11              ; 1       ;
; divider:inst5|n1~10              ; 1       ;
; divider:inst5|n1~9               ; 1       ;
; divider:inst5|n1~8               ; 1       ;
; divider:inst5|n1~7               ; 1       ;
; divider:inst5|n1~6               ; 1       ;
; divider:inst5|n1~5               ; 1       ;
; divider:inst5|n1~4               ; 1       ;
; divider:inst5|n1~3               ; 1       ;
; divider:inst5|n1~2               ; 1       ;
; divider:inst5|n1~1               ; 1       ;
; divider:inst5|n1~0               ; 1       ;
; BCD:inst8|rhexd~1                ; 1       ;
; BCD:inst8|rhexd~0                ; 1       ;
; BCD:inst8|WideOr2~0              ; 1       ;
; BCD:inst8|WideOr1~0              ; 1       ;
; BCD:inst8|WideOr7~0              ; 1       ;
; BCD:inst8|WideOr6~0              ; 1       ;
; BCD:inst8|WideOr15~0             ; 1       ;
; BCD:inst8|Decoder2~0             ; 1       ;
; BCD:inst8|WideOr3~0              ; 1       ;
; BCD:inst8|WideOr8~0              ; 1       ;
; BCD:inst8|WideOr16~0             ; 1       ;
; BCD:inst8|WideOr10~0             ; 1       ;
; BCD:inst8|WideOr4~0              ; 1       ;
; BCD:inst8|WideOr9~0              ; 1       ;
; BCD:inst8|WideOr18~0             ; 1       ;
; BCD:inst8|WideOr17~0             ; 1       ;
; BCD:inst8|Decoder1~0             ; 1       ;
; BCD:inst8|WideOr11~0             ; 1       ;
; BCD:inst8|WideOr19~0             ; 1       ;
; BCD:inst8|WideOr23~0             ; 1       ;
; BCD:inst8|WideOr0~0              ; 1       ;
; BCD:inst8|Decoder0~0             ; 1       ;
; BCD:inst8|WideOr14~0             ; 1       ;
; BCD:inst8|WideOr13~0             ; 1       ;
; BCD:inst8|WideOr22~0             ; 1       ;
; BCD:inst8|WideOr24~0             ; 1       ;
; BCD:inst8|WideOr21~0             ; 1       ;
; BCD:inst8|Decoder5~0             ; 1       ;
; BCD:inst8|WideOr5~0              ; 1       ;
; BCD:inst8|WideOr12~0             ; 1       ;
; BCD:inst8|WideOr20~0             ; 1       ;
; BCD:inst8|WideOr25~0             ; 1       ;
; Core_unit:inst|Selector7~0       ; 1       ;
; key_out:inst6|Selector36~2       ; 1       ;
; key_out:inst6|Selector36~1       ; 1       ;
; key_out:inst6|Selector36~0       ; 1       ;
; key_out:inst6|Selector0~0        ; 1       ;
; key_out:inst6|Selector2~1        ; 1       ;
; key_out:inst6|Selector2~0        ; 1       ;
; key_out:inst6|OUT_flag~4         ; 1       ;
; key_out:inst6|OUT_flag~3         ; 1       ;
; key_out:inst6|OUT_flag~2         ; 1       ;
; key_out:inst6|OUT_flag~1         ; 1       ;
; Core_unit:inst|Selector36~1      ; 1       ;
; Core_unit:inst|Selector36~0      ; 1       ;
; Core_unit:inst|Selector37~1      ; 1       ;
; Core_unit:inst|Selector37~0      ; 1       ;
; Core_unit:inst|Selector38~1      ; 1       ;
; Core_unit:inst|Selector38~0      ; 1       ;
; Core_unit:inst|Selector39~3      ; 1       ;
; Core_unit:inst|Selector39~2      ; 1       ;
; Core_unit:inst|Selector39~1      ; 1       ;
; Core_unit:inst|Selector39~0      ; 1       ;
; Core_unit:inst|Selector32~1      ; 1       ;
; Core_unit:inst|Selector32~0      ; 1       ;
; Core_unit:inst|Selector33~1      ; 1       ;
; Core_unit:inst|Selector33~0      ; 1       ;
; Core_unit:inst|Selector34~1      ; 1       ;
; Core_unit:inst|Selector34~0      ; 1       ;
; Core_unit:inst|Selector35~1      ; 1       ;
; Core_unit:inst|Selector35~0      ; 1       ;
; Core_unit:inst|temp_zero~0       ; 1       ;
; Core_unit:inst|Selector46~0      ; 1       ;
; key_out:inst6|OUT_ALU_OP~8       ; 1       ;
; key_out:inst6|OUT_ALU_OP~7       ; 1       ;
; key_out:inst6|OUT_ALU_OP~6       ; 1       ;
; key_out:inst6|OUT_finish~1       ; 1       ;
; key_out:inst6|OUT_finish~0       ; 1       ;
; key_out:inst6|OUT_ALU_OP[1]~5    ; 1       ;
; key_out:inst6|OUT_ALU_OP~4       ; 1       ;
; Core_unit:inst|OUT_ALU_OP~3      ; 1       ;
; Core_unit:inst|state~8           ; 1       ;
; Core_unit:inst|OUT_ALU_OP~2      ; 1       ;
; Core_unit:inst|Selector2~0       ; 1       ;
; Core_unit:inst|Selector4~0       ; 1       ;
; Core_unit:inst|Selector5~0       ; 1       ;
; Core_unit:inst|Selector3~0       ; 1       ;
; Core_unit:inst|Selector23~0      ; 1       ;
; Core_unit:inst|temp_h2[0]        ; 1       ;
; Core_unit:inst|Selector15~1      ; 1       ;
; Core_unit:inst|Selector15~0      ; 1       ;
; Core_unit:inst|Selector22~0      ; 1       ;
; Core_unit:inst|temp_h2[1]        ; 1       ;
; Core_unit:inst|Selector14~1      ; 1       ;
; Core_unit:inst|Selector14~0      ; 1       ;
; Core_unit:inst|Selector21~0      ; 1       ;
; Core_unit:inst|temp_h2[2]        ; 1       ;
; Core_unit:inst|Selector13~1      ; 1       ;
; Core_unit:inst|Selector13~0      ; 1       ;
; Core_unit:inst|Selector20~0      ; 1       ;
; Core_unit:inst|temp_h2[3]        ; 1       ;
; Core_unit:inst|Selector12~1      ; 1       ;
; Core_unit:inst|Selector12~0      ; 1       ;
; Core_unit:inst|Selector19~0      ; 1       ;
; Core_unit:inst|temp_h2[4]        ; 1       ;
; Core_unit:inst|Selector11~1      ; 1       ;
; Core_unit:inst|Selector11~0      ; 1       ;
; Core_unit:inst|Selector18~0      ; 1       ;
; Core_unit:inst|temp_h2[5]        ; 1       ;
; Core_unit:inst|Selector10~1      ; 1       ;
; Core_unit:inst|Selector10~0      ; 1       ;
; Core_unit:inst|Selector17~0      ; 1       ;
; Core_unit:inst|temp_h2[6]        ; 1       ;
; Core_unit:inst|Selector9~1       ; 1       ;
; Core_unit:inst|Selector9~0       ; 1       ;
; Core_unit:inst|Selector16~0      ; 1       ;
; Core_unit:inst|temp_h2[7]        ; 1       ;
; Core_unit:inst|Selector8~1       ; 1       ;
; Core_unit:inst|Selector8~0       ; 1       ;
; Core_unit:inst|OUT_ALU_OP~1      ; 1       ;
; divider:inst5|OUT_clk1~0         ; 1       ;
; divider:inst5|n1[31]             ; 1       ;
; divider:inst5|LessThan0~7        ; 1       ;
; divider:inst5|n1[30]             ; 1       ;
; divider:inst5|n1[29]             ; 1       ;
; divider:inst5|n1[28]             ; 1       ;
; divider:inst5|LessThan0~6        ; 1       ;
; divider:inst5|n1[27]             ; 1       ;
; divider:inst5|n1[26]             ; 1       ;
; divider:inst5|n1[25]             ; 1       ;
; divider:inst5|n1[24]             ; 1       ;
; divider:inst5|LessThan0~5        ; 1       ;
; divider:inst5|n1[23]             ; 1       ;
; divider:inst5|n1[22]             ; 1       ;
; divider:inst5|n1[21]             ; 1       ;
; divider:inst5|n1[20]             ; 1       ;
; divider:inst5|LessThan0~4        ; 1       ;
; divider:inst5|n1[19]             ; 1       ;
; divider:inst5|n1[18]             ; 1       ;
; divider:inst5|n1[17]             ; 1       ;
; divider:inst5|n1[16]             ; 1       ;
; divider:inst5|n1[15]             ; 1       ;
; divider:inst5|n1[14]             ; 1       ;
; divider:inst5|LessThan0~2        ; 1       ;
; divider:inst5|n1[13]             ; 1       ;
; divider:inst5|n1[12]             ; 1       ;
; divider:inst5|n1[11]             ; 1       ;
; divider:inst5|n1[10]             ; 1       ;
; divider:inst5|LessThan0~1        ; 1       ;
; divider:inst5|n1[9]              ; 1       ;
; divider:inst5|n1[8]              ; 1       ;
; divider:inst5|n1[7]              ; 1       ;
; divider:inst5|LessThan0~0        ; 1       ;
; divider:inst5|n1[6]              ; 1       ;
; divider:inst5|n1[5]              ; 1       ;
; divider:inst5|n1[0]              ; 1       ;
; divider:inst5|n1[1]              ; 1       ;
; divider:inst5|n1[2]              ; 1       ;
; divider:inst5|n1[3]              ; 1       ;
; divider:inst5|n1[4]              ; 1       ;
; Core_unit:inst|OUT_state~3       ; 1       ;
; BCD:inst8|addbcd4~26             ; 1       ;
; BCD:inst8|addbcd4~25             ; 1       ;
; BCD:inst8|addbcd4~24             ; 1       ;
; BCD:inst8|Add20~3                ; 1       ;
; BCD:inst8|Add20~0                ; 1       ;
; BCD:inst8|addbcd4~22             ; 1       ;
; BCD:inst8|addbcd4~21             ; 1       ;
; BCD:inst8|addbcd4~20             ; 1       ;
; BCD:inst8|rhexd[9]               ; 1       ;
; BCD:inst8|rhexd[10]              ; 1       ;
; BCD:inst8|rhexc[9]               ; 1       ;
; BCD:inst8|Add14~2                ; 1       ;
; BCD:inst8|rhexc[10]              ; 1       ;
; BCD:inst8|Add14~1                ; 1       ;
; BCD:inst8|addbcd4~17             ; 1       ;
; BCD:inst8|rhexc[11]              ; 1       ;
; BCD:inst8|rhexd[8]               ; 1       ;
; BCD:inst8|rhexc[8]               ; 1       ;
; BCD:inst8|Add14~0                ; 1       ;
; Core_unit:inst|Selector41~5      ; 1       ;
; Core_unit:inst|Selector41~4      ; 1       ;
; Core_unit:inst|Selector44~2      ; 1       ;
; Core_unit:inst|Selector42~3      ; 1       ;
; Core_unit:inst|Selector42~2      ; 1       ;
; Core_unit:inst|Selector41~2      ; 1       ;
; Core_unit:inst|LessThan1~0       ; 1       ;
; Core_unit:inst|Selector42~1      ; 1       ;
; Core_unit:inst|Selector42~0      ; 1       ;
; Core_unit:inst|Selector41~0      ; 1       ;
; Core_unit:inst|LessThan0~1       ; 1       ;
; Core_unit:inst|LessThan0~0       ; 1       ;
; BCD:inst8|addbcd4~14             ; 1       ;
; BCD:inst8|addbcd4~13             ; 1       ;
; BCD:inst8|addbcd4~12             ; 1       ;
; BCD:inst8|addbcd4~11             ; 1       ;
; BCD:inst8|addbcd4~10             ; 1       ;
; BCD:inst8|addbcd4~9              ; 1       ;
; BCD:inst8|rhexc[6]               ; 1       ;
; BCD:inst8|rhexd[7]               ; 1       ;
; BCD:inst8|rhexc[7]               ; 1       ;
; BCD:inst8|rhexb[6]               ; 1       ;
; BCD:inst8|rhexb[7]               ; 1       ;
; BCD:inst8|rhexc[5]               ; 1       ;
; BCD:inst8|rhexb[5]               ; 1       ;
; BCD:inst8|addbcd4~8              ; 1       ;
; BCD:inst8|addbcd4~7              ; 1       ;
; BCD:inst8|LessThan1~0            ; 1       ;
; BCD:inst8|rhexa[4]               ; 1       ;
; BCD:inst8|addbcd4~6              ; 1       ;
; BCD:inst8|addbcd4~5              ; 1       ;
; BCD:inst8|addbcd4~4              ; 1       ;
; BCD:inst8|addbcd4~3              ; 1       ;
; BCD:inst8|addbcd4~2              ; 1       ;
; BCD:inst8|addbcd4~1              ; 1       ;
; BCD:inst8|addbcd4~0              ; 1       ;
; BCD:inst8|rhexd[3]               ; 1       ;
; BCD:inst8|rhexc[2]               ; 1       ;
; BCD:inst8|rhexc[3]               ; 1       ;
; BCD:inst8|rhexb[2]               ; 1       ;
; BCD:inst8|rhexa[2]               ; 1       ;
; BCD:inst8|rhexb[3]               ; 1       ;
; BCD:inst8|rhexa[3]               ; 1       ;
; BCD:inst8|rhexa[1]               ; 1       ;
; BCD:inst8|rhexa[0]               ; 1       ;
; Core_unit:inst|Selector40~1      ; 1       ;
; Core_unit:inst|Selector40~0      ; 1       ;
; Core_unit:inst|Selector43~0      ; 1       ;
; Core_unit:inst|OUT_less_than~0   ; 1       ;
; Core_unit:inst|Selector44~1      ; 1       ;
; Core_unit:inst|Selector44~0      ; 1       ;
; Core_unit:inst|OUT_zero~5        ; 1       ;
; Core_unit:inst|OUT_zero~4        ; 1       ;
; Core_unit:inst|OUT_zero~3        ; 1       ;
; Core_unit:inst|OUT_zero~2        ; 1       ;
; alu:inst2|OUT_S[5]~24            ; 1       ;
; alu:inst2|OUT_S[5]~23            ; 1       ;
; alu:inst2|OUT_S[6]~21            ; 1       ;
; alu:inst2|OUT_S[6]~20            ; 1       ;
; alu:inst2|OUT_S[0]~18            ; 1       ;
; alu:inst2|OUT_S[0]~17            ; 1       ;
; Core_unit:inst|OUT_zero~1        ; 1       ;
; alu:inst2|OUT_S[1]~15            ; 1       ;
; alu:inst2|OUT_S[1]~14            ; 1       ;
; alu:inst2|OUT_S[2]~12            ; 1       ;
; alu:inst2|OUT_S[2]~11            ; 1       ;
; alu:inst2|OUT_S[3]~9             ; 1       ;
; alu:inst2|OUT_S[3]~8             ; 1       ;
; alu:inst2|OUT_S[4]~6             ; 1       ;
; alu:inst2|OUT_S[4]~5             ; 1       ;
; Core_unit:inst|OUT_zero~0        ; 1       ;
; alu:inst2|OUT_S[7]~3             ; 1       ;
; alu:inst2|OUT_S[7]~2             ; 1       ;
; alu:inst2|OUT_zero~12            ; 1       ;
; alu:inst2|OUT_zero~11            ; 1       ;
; alu:inst2|OUT_zero~10            ; 1       ;
; alu:inst2|OUT_zero~9             ; 1       ;
; alu:inst2|OUT_zero~8             ; 1       ;
; alu:inst2|OUT_zero~7             ; 1       ;
; alu:inst2|OUT_zero~6             ; 1       ;
; alu:inst2|OUT_zero~5             ; 1       ;
; alu:inst2|OUT_zero~4             ; 1       ;
; alu:inst2|OUT_zero~3             ; 1       ;
; alu:inst2|OUT_zero~2             ; 1       ;
; alu:inst2|OUT_zero~1             ; 1       ;
; alu:inst2|OUT_zero~0             ; 1       ;
; alu:inst2|Equal8~2               ; 1       ;
; alu:inst2|Equal8~1               ; 1       ;
; alu:inst2|Equal8~0               ; 1       ;
; alu:inst2|Equal1~2               ; 1       ;
; alu:inst2|Equal1~1               ; 1       ;
; alu:inst2|Equal1~0               ; 1       ;
; Core_unit:inst|Decoder0~0        ; 1       ;
; Core_unit:inst|OUT_carry_out~1   ; 1       ;
; Core_unit:inst|Selector1~0       ; 1       ;
; Core_unit:inst|Selector0~0       ; 1       ;
; alu:inst2|OUT_carry_out~0        ; 1       ;
; divider:inst5|OUT_clk1           ; 1       ;
; Core_unit:inst|OUT_state[0]      ; 1       ;
; Core_unit:inst|OUT_state[1]      ; 1       ;
; display:inst4|Selector6          ; 1       ;
; display:inst4|Selector6~2        ; 1       ;
; display:inst4|Selector6~1        ; 1       ;
; display:inst4|WideOr27~0         ; 1       ;
; display:inst4|WideOr20~0         ; 1       ;
; display:inst4|Selector6~0        ; 1       ;
; display:inst4|WideOr13~0         ; 1       ;
; display:inst4|WideOr6~1          ; 1       ;
; display:inst4|WideOr6~0          ; 1       ;
; display:inst4|Selector5          ; 1       ;
; display:inst4|Selector5~2        ; 1       ;
; display:inst4|Selector5~1        ; 1       ;
; display:inst4|WideOr26~0         ; 1       ;
; display:inst4|WideOr19~0         ; 1       ;
; display:inst4|Selector5~0        ; 1       ;
; display:inst4|WideOr12~0         ; 1       ;
; display:inst4|WideOr5~1          ; 1       ;
; display:inst4|WideOr5~0          ; 1       ;
; display:inst4|Selector4          ; 1       ;
; display:inst4|Selector4~2        ; 1       ;
; display:inst4|Selector4~1        ; 1       ;
; display:inst4|WideOr25~0         ; 1       ;
; display:inst4|WideOr18~0         ; 1       ;
; display:inst4|Selector4~0        ; 1       ;
; display:inst4|WideOr11~0         ; 1       ;
; display:inst4|WideOr4~1          ; 1       ;
; display:inst4|WideOr4~0          ; 1       ;
; display:inst4|Selector3          ; 1       ;
; display:inst4|Selector3~2        ; 1       ;
; display:inst4|Selector3~1        ; 1       ;
; display:inst4|WideOr24~0         ; 1       ;
; display:inst4|WideOr17~0         ; 1       ;
; display:inst4|Selector3~0        ; 1       ;
; display:inst4|WideOr10~0         ; 1       ;
; display:inst4|WideOr3~1          ; 1       ;
; display:inst4|WideOr3~0          ; 1       ;
; display:inst4|Selector2          ; 1       ;
; display:inst4|Selector2~2        ; 1       ;
; display:inst4|Selector2~1        ; 1       ;
; display:inst4|WideOr23~0         ; 1       ;
; display:inst4|WideOr16~0         ; 1       ;
; display:inst4|Selector2~0        ; 1       ;
; display:inst4|WideOr9~0          ; 1       ;
; display:inst4|WideOr2~1          ; 1       ;
; display:inst4|WideOr2~0          ; 1       ;
; display:inst4|Selector1          ; 1       ;
; display:inst4|Selector1~5        ; 1       ;
; display:inst4|Selector1~4        ; 1       ;
; display:inst4|WideOr22~0         ; 1       ;
; display:inst4|WideOr15~0         ; 1       ;
; display:inst4|Selector1~3        ; 1       ;
; display:inst4|WideOr8~0          ; 1       ;
; display:inst4|WideOr1~1          ; 1       ;
; display:inst4|WideOr1~0          ; 1       ;
; display:inst4|Selector0          ; 1       ;
; display:inst4|Selector0~2        ; 1       ;
; display:inst4|Selector0~1        ; 1       ;
; display:inst4|WideOr21~0         ; 1       ;
; display:inst4|WideOr14~0         ; 1       ;
; display:inst4|Selector0~0        ; 1       ;
; display:inst4|WideOr7~0          ; 1       ;
; display:inst4|WideOr0~1          ; 1       ;
; display:inst4|WideOr0~0          ; 1       ;
; keyboard:inst7|OUT_col[0]        ; 1       ;
; keyboard:inst7|OUT_col[1]        ; 1       ;
; keyboard:inst7|OUT_col[2]        ; 1       ;
; keyboard:inst7|OUT_col[3]        ; 1       ;
; Core_unit:inst|OUT_neg_ans       ; 1       ;
; BCD:inst8|rhex[3][3]~46          ; 1       ;
; BCD:inst8|rhex[3][2]~45          ; 1       ;
; BCD:inst8|rhex[3][2]~44          ; 1       ;
; BCD:inst8|rhex[3][1]~43          ; 1       ;
; BCD:inst8|rhex[3][1]~42          ; 1       ;
; BCD:inst8|rhex[3][0]~41          ; 1       ;
; BCD:inst8|rhex[3][0]~40          ; 1       ;
; BCD:inst8|rhex[2][3]~39          ; 1       ;
; BCD:inst8|rhex[2][3]~38          ; 1       ;
; BCD:inst8|rhex[2][2]~37          ; 1       ;
; BCD:inst8|rhex[2][2]~36          ; 1       ;
; BCD:inst8|rhex[2][1]~35          ; 1       ;
; BCD:inst8|rhex[2][1]~34          ; 1       ;
; BCD:inst8|rhex[2][0]~33          ; 1       ;
; BCD:inst8|rhex[2][0]~32          ; 1       ;
; BCD:inst8|rhex[1][3]~31          ; 1       ;
; BCD:inst8|rhex[1][3]~30          ; 1       ;
; BCD:inst8|rhex[1][2]~29          ; 1       ;
; BCD:inst8|rhex[1][2]~28          ; 1       ;
; BCD:inst8|rhex[1][1]~27          ; 1       ;
; BCD:inst8|rhex[1][1]~26          ; 1       ;
; BCD:inst8|rhex[1][0]~25          ; 1       ;
; BCD:inst8|rhex[1][0]~24          ; 1       ;
; BCD:inst8|rhex[0][3]~23          ; 1       ;
; BCD:inst8|rhex[0][3]~22          ; 1       ;
; BCD:inst8|rhex[0][2]~21          ; 1       ;
; BCD:inst8|rhex[0][2]~20          ; 1       ;
; BCD:inst8|rhex[0][1]~19          ; 1       ;
; BCD:inst8|rhex[0][1]~18          ; 1       ;
; BCD:inst8|rhex[0][0]~17          ; 1       ;
; BCD:inst8|rhex[0][0]~16          ; 1       ;
; key_out:inst6|temp1[15]~49       ; 1       ;
; key_out:inst6|temp1[14]~48       ; 1       ;
; key_out:inst6|temp1[14]~47       ; 1       ;
; key_out:inst6|temp1[13]~46       ; 1       ;
; key_out:inst6|temp1[13]~45       ; 1       ;
; key_out:inst6|temp1[12]~44       ; 1       ;
; key_out:inst6|temp1[12]~43       ; 1       ;
; key_out:inst6|temp1[11]~42       ; 1       ;
; key_out:inst6|temp1[11]~41       ; 1       ;
; key_out:inst6|temp1[10]~40       ; 1       ;
; key_out:inst6|temp1[10]~39       ; 1       ;
; key_out:inst6|temp1[9]~38        ; 1       ;
; key_out:inst6|temp1[9]~37        ; 1       ;
; key_out:inst6|temp1[8]~36        ; 1       ;
; key_out:inst6|temp1[8]~35        ; 1       ;
; key_out:inst6|Add0~24            ; 1       ;
; key_out:inst6|Add0~23            ; 1       ;
; key_out:inst6|Add0~22            ; 1       ;
; key_out:inst6|Add0~21            ; 1       ;
; key_out:inst6|Add0~20            ; 1       ;
; key_out:inst6|Add0~19            ; 1       ;
; key_out:inst6|Add0~18            ; 1       ;
; key_out:inst6|Add0~17            ; 1       ;
; key_out:inst6|Add0~16            ; 1       ;
; key_out:inst6|Add0~15            ; 1       ;
; key_out:inst6|Add0~14            ; 1       ;
; key_out:inst6|Add0~13            ; 1       ;
; key_out:inst6|Add0~12            ; 1       ;
; key_out:inst6|Add0~11            ; 1       ;
; key_out:inst6|Add0~10            ; 1       ;
; key_out:inst6|temp2[15]~50       ; 1       ;
; key_out:inst6|temp2[14]~49       ; 1       ;
; key_out:inst6|temp2[14]~48       ; 1       ;
; key_out:inst6|temp2[13]~47       ; 1       ;
; key_out:inst6|temp2[13]~46       ; 1       ;
; key_out:inst6|temp2[12]~45       ; 1       ;
; key_out:inst6|temp2[12]~44       ; 1       ;
; key_out:inst6|temp2[11]~43       ; 1       ;
; key_out:inst6|temp2[11]~42       ; 1       ;
; key_out:inst6|temp2[10]~41       ; 1       ;
; key_out:inst6|temp2[10]~40       ; 1       ;
; key_out:inst6|temp2[9]~39        ; 1       ;
; key_out:inst6|temp2[9]~38        ; 1       ;
; key_out:inst6|temp2[8]~37        ; 1       ;
; key_out:inst6|temp2[8]~36        ; 1       ;
; key_out:inst6|Add3~24            ; 1       ;
; key_out:inst6|Add3~23            ; 1       ;
; key_out:inst6|Add3~22            ; 1       ;
; key_out:inst6|Add3~21            ; 1       ;
; key_out:inst6|Add3~20            ; 1       ;
; key_out:inst6|Add3~19            ; 1       ;
; key_out:inst6|Add3~18            ; 1       ;
; key_out:inst6|Add3~17            ; 1       ;
; key_out:inst6|Add3~16            ; 1       ;
; key_out:inst6|Add3~15            ; 1       ;
; key_out:inst6|Add3~14            ; 1       ;
; key_out:inst6|Add3~13            ; 1       ;
; key_out:inst6|Add3~12            ; 1       ;
; key_out:inst6|Add3~11            ; 1       ;
; key_out:inst6|Add3~10            ; 1       ;
; key_out:inst6|temp2[7]~31        ; 1       ;
; key_out:inst6|temp2[7]~30        ; 1       ;
; key_out:inst6|temp2[6]~29        ; 1       ;
; key_out:inst6|temp2[6]~28        ; 1       ;
; key_out:inst6|temp2[5]~27        ; 1       ;
; key_out:inst6|temp2[5]~26        ; 1       ;
; key_out:inst6|temp2[4]~25        ; 1       ;
; key_out:inst6|temp2[4]~24        ; 1       ;
; key_out:inst6|temp2[3]~23        ; 1       ;
; key_out:inst6|temp2[3]~22        ; 1       ;
; key_out:inst6|temp2[2]~21        ; 1       ;
; key_out:inst6|temp2[2]~20        ; 1       ;
; key_out:inst6|temp2[1]~19        ; 1       ;
; key_out:inst6|temp2[1]~18        ; 1       ;
; key_out:inst6|Add3~9             ; 1       ;
; key_out:inst6|Add3~8             ; 1       ;
; key_out:inst6|Add3~7             ; 1       ;
; key_out:inst6|Add3~6             ; 1       ;
; key_out:inst6|Add3~5             ; 1       ;
; key_out:inst6|Add3~4             ; 1       ;
; key_out:inst6|Add3~3             ; 1       ;
; key_out:inst6|Add3~2             ; 1       ;
; key_out:inst6|Add3~1             ; 1       ;
; key_out:inst6|Add3~0             ; 1       ;
; key_out:inst6|temp1[7]~31        ; 1       ;
; key_out:inst6|temp1[7]~30        ; 1       ;
; key_out:inst6|temp1[6]~29        ; 1       ;
; key_out:inst6|temp1[6]~28        ; 1       ;
; key_out:inst6|temp1[5]~27        ; 1       ;
; key_out:inst6|temp1[5]~26        ; 1       ;
; key_out:inst6|temp1[4]~25        ; 1       ;
; key_out:inst6|temp1[4]~24        ; 1       ;
; key_out:inst6|temp1[3]~23        ; 1       ;
; key_out:inst6|temp1[3]~22        ; 1       ;
; key_out:inst6|temp1[2]~21        ; 1       ;
; key_out:inst6|temp1[2]~20        ; 1       ;
; key_out:inst6|temp1[1]~19        ; 1       ;
; key_out:inst6|temp1[1]~18        ; 1       ;
; key_out:inst6|Add0~9             ; 1       ;
; key_out:inst6|Add0~8             ; 1       ;
; key_out:inst6|Add0~7             ; 1       ;
; key_out:inst6|Add0~6             ; 1       ;
; key_out:inst6|Add0~5             ; 1       ;
; key_out:inst6|Add0~4             ; 1       ;
; key_out:inst6|Add0~3             ; 1       ;
; key_out:inst6|Add0~2             ; 1       ;
; key_out:inst6|Add0~1             ; 1       ;
; key_out:inst6|Add0~0             ; 1       ;
; Core_unit:inst|OUT_value[10]~3   ; 1       ;
; Core_unit:inst|OUT_value[11]~4   ; 1       ;
; Core_unit:inst|OUT_value[12]~5   ; 1       ;
; Core_unit:inst|OUT_value[13]~6   ; 1       ;
; Core_unit:inst|OUT_value[14]~7   ; 1       ;
; Core_unit:inst|OUT_value[9]~2    ; 1       ;
; Core_unit:inst|OUT_value[8]~1    ; 1       ;
; BCD:inst8|rhex[0][0]             ; 1       ;
; Core_unit:inst|OUT_value[15]~0   ; 1       ;
; Core_unit:inst|temp_h1[0]        ; 1       ;
; Core_unit:inst|temp_h1[1]        ; 1       ;
; Core_unit:inst|temp_h1[2]        ; 1       ;
; Core_unit:inst|temp_h1[3]        ; 1       ;
; Core_unit:inst|temp_h1[4]        ; 1       ;
; Core_unit:inst|temp_h1[5]        ; 1       ;
; Core_unit:inst|temp_h1[6]        ; 1       ;
; Core_unit:inst|temp_h1[7]        ; 1       ;
; divider:inst5|Add0~61            ; 1       ;
; divider:inst5|Add0~59            ; 1       ;
; divider:inst5|Add0~57            ; 1       ;
; divider:inst5|Add0~55            ; 1       ;
; divider:inst5|Add0~53            ; 1       ;
; divider:inst5|Add0~51            ; 1       ;
; divider:inst5|Add0~49            ; 1       ;
; divider:inst5|Add0~47            ; 1       ;
; divider:inst5|Add0~45            ; 1       ;
; divider:inst5|Add0~43            ; 1       ;
; divider:inst5|Add0~41            ; 1       ;
; divider:inst5|Add0~39            ; 1       ;
; divider:inst5|Add0~37            ; 1       ;
; divider:inst5|Add0~35            ; 1       ;
; divider:inst5|Add0~33            ; 1       ;
; divider:inst5|Add0~31            ; 1       ;
; divider:inst5|Add0~29            ; 1       ;
; divider:inst5|Add0~27            ; 1       ;
; divider:inst5|Add0~25            ; 1       ;
; divider:inst5|Add0~23            ; 1       ;
; divider:inst5|Add0~21            ; 1       ;
; divider:inst5|Add0~19            ; 1       ;
; divider:inst5|Add0~17            ; 1       ;
; divider:inst5|Add0~15            ; 1       ;
; divider:inst5|Add0~13            ; 1       ;
; divider:inst5|Add0~11            ; 1       ;
; divider:inst5|Add0~9             ; 1       ;
; divider:inst5|Add0~7             ; 1       ;
; divider:inst5|Add0~6             ; 1       ;
; divider:inst5|Add0~5             ; 1       ;
; divider:inst5|Add0~4             ; 1       ;
; divider:inst5|Add0~3             ; 1       ;
; divider:inst5|Add0~2             ; 1       ;
; divider:inst5|Add0~1             ; 1       ;
; divider:inst5|Add0~0             ; 1       ;
; BCD:inst8|Add15~8                ; 1       ;
; BCD:inst8|Add16~7                ; 1       ;
; BCD:inst8|Add16~5                ; 1       ;
; BCD:inst8|Add16~3                ; 1       ;
; BCD:inst8|Add15~7                ; 1       ;
; BCD:inst8|Add15~6                ; 1       ;
; BCD:inst8|Add15~5                ; 1       ;
; BCD:inst8|Add15~4                ; 1       ;
; BCD:inst8|Add15~3                ; 1       ;
; BCD:inst8|Add15~2                ; 1       ;
; BCD:inst8|Add13~8                ; 1       ;
; BCD:inst8|Add16~1                ; 1       ;
; BCD:inst8|Add16~0                ; 1       ;
; BCD:inst8|Add15~1                ; 1       ;
; BCD:inst8|Add15~0                ; 1       ;
; BCD:inst8|Add11~7                ; 1       ;
; BCD:inst8|Add11~6                ; 1       ;
; BCD:inst8|Add13~7                ; 1       ;
; BCD:inst8|Add13~6                ; 1       ;
; Core_unit:inst|Add1~41           ; 1       ;
; Core_unit:inst|Add1~38           ; 1       ;
; Core_unit:inst|Add1~37           ; 1       ;
; Core_unit:inst|Add1~36           ; 1       ;
; Core_unit:inst|Add1~35           ; 1       ;
; Core_unit:inst|Add1~34           ; 1       ;
; Core_unit:inst|Add1~33           ; 1       ;
; Core_unit:inst|Add1~32           ; 1       ;
; Core_unit:inst|Add1~31           ; 1       ;
; Core_unit:inst|Add1~30           ; 1       ;
; Core_unit:inst|Add1~29           ; 1       ;
; Core_unit:inst|Add1~27           ; 1       ;
; Core_unit:inst|Add1~26           ; 1       ;
; Core_unit:inst|Add1~23           ; 1       ;
; Core_unit:inst|Add1~22           ; 1       ;
; Core_unit:inst|Add1~21           ; 1       ;
; Core_unit:inst|Add1~20           ; 1       ;
; Core_unit:inst|Add1~18           ; 1       ;
; Core_unit:inst|Add1~17           ; 1       ;
+----------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; Block interconnects         ; 891 / 15,666 ( 6 % ) ;
; C16 interconnects           ; 2 / 812 ( < 1 % )    ;
; C4 interconnects            ; 320 / 11,424 ( 3 % ) ;
; Direct links                ; 288 / 15,666 ( 2 % ) ;
; Global clocks               ; 2 / 8 ( 25 % )       ;
; Local interconnects         ; 271 / 4,608 ( 6 % )  ;
; R24 interconnects           ; 5 / 652 ( < 1 % )    ;
; R4 interconnects            ; 358 / 13,328 ( 3 % ) ;
+-----------------------------+----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.76) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 7                            ;
; 16                                          ; 30                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.36) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.62) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 7                            ;
; 17                                           ; 1                            ;
; 18                                           ; 4                            ;
; 19                                           ; 5                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.18) ; Number of LABs  (Total = 50) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 4                            ;
; 3                                                ; 1                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 4                            ;
; 8                                                ; 5                            ;
; 9                                                ; 5                            ;
; 10                                               ; 3                            ;
; 11                                               ; 5                            ;
; 12                                               ; 6                            ;
; 13                                               ; 1                            ;
; 14                                               ; 3                            ;
; 15                                               ; 2                            ;
; 16                                               ; 8                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.08) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 4                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 5                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 4                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C5Q208C8 for design "music_cal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Critical Warning (332012): Synopsys Design Constraints File file not found: 'music_cal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node divider:inst5|OUT_clk1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider:inst5|OUT_clk1~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.75 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 22 output pins without output pin load capacitance assignment
    Info (306007): Pin "CARRY_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ZERO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LESS_THAN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "NEG_ANS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "state[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "state[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0/EX_music_cal/output_files/music_cal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 796 megabytes
    Info: Processing ended: Wed Jun 28 11:21:58 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0/EX_music_cal/output_files/music_cal.fit.smsg.


