TimeQuest Timing Analyzer report for AudioRecorder
Sat Dec 07 18:24:35 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'audio_clock:u4|LRCK_1X'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'audio_clock:u4|oAUD_BCK'
 15. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'audio_clock:u4|oAUD_BCK'
 18. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 20. Slow Model Hold: 'audio_clock:u4|LRCK_1X'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 22. Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'
 23. Slow Model Removal: 'audio_clock:u4|oAUD_BCK'
 24. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 25. Slow Model Minimum Pulse Width: 'CLOCK_50'
 26. Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 27. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 28. Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Fast Model Setup Summary
 42. Fast Model Hold Summary
 43. Fast Model Recovery Summary
 44. Fast Model Removal Summary
 45. Fast Model Minimum Pulse Width Summary
 46. Fast Model Setup: 'audio_clock:u4|LRCK_1X'
 47. Fast Model Setup: 'CLOCK_50'
 48. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 49. Fast Model Setup: 'audio_clock:u4|oAUD_BCK'
 50. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 51. Fast Model Hold: 'CLOCK_50'
 52. Fast Model Hold: 'audio_clock:u4|oAUD_BCK'
 53. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 54. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 55. Fast Model Hold: 'audio_clock:u4|LRCK_1X'
 56. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 57. Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'
 58. Fast Model Removal: 'audio_clock:u4|oAUD_BCK'
 59. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
 60. Fast Model Minimum Pulse Width: 'CLOCK_50'
 61. Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 62. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 63. Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 64. Fast Model Minimum Pulse Width: 'CLOCK_27'
 65. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Multicorner Timing Analysis Summary
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Progagation Delay
 82. Minimum Progagation Delay
 83. Setup Transfers
 84. Hold Transfers
 85. Recovery Transfers
 86. Removal Transfers
 87. Report TCCS
 88. Report RSKM
 89. Unconstrained Paths
 90. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AudioRecorder                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; audio_clock:u4|LRCK_1X         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|LRCK_1X }         ;
; audio_clock:u4|oAUD_BCK        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|oAUD_BCK }        ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 190.11 MHz ; 190.11 MHz      ; audio_clock:u4|LRCK_1X         ;      ;
; 261.44 MHz ; 261.44 MHz      ; CLOCK_50                       ;      ;
; 275.18 MHz ; 275.18 MHz      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;      ;
; 340.6 MHz  ; 340.6 MHz       ; p1|altpll_component|pll|clk[1] ;      ;
; 443.66 MHz ; 443.66 MHz      ; audio_clock:u4|oAUD_BCK        ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; audio_clock:u4|LRCK_1X         ; -4.260 ; -237.984      ;
; CLOCK_50                       ; -2.825 ; -83.869       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.634 ; -103.474      ;
; audio_clock:u4|oAUD_BCK        ; -1.254 ; -35.662       ;
; p1|altpll_component|pll|clk[1] ; -0.109 ; -0.218        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.533 ; -2.533        ;
; audio_clock:u4|oAUD_BCK        ; -1.662 ; -38.864       ;
; p1|altpll_component|pll|clk[1] ; -0.116 ; -0.232        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.391  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -4.213 ; -57.362       ;
; audio_clock:u4|oAUD_BCK        ; -0.272 ; -1.088        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 1.042 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.685 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -113.000      ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -36.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                          ;
+--------+----------------+----------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+------------------------+------------------------+--------------+------------+------------+
; -4.260 ; sampletemp[0]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 5.305      ;
; -4.210 ; sampletemp[0]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 5.256      ;
; -4.173 ; sampletemp[1]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 5.218      ;
; -4.146 ; sampletemp[2]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 5.191      ;
; -4.123 ; sampletemp[1]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 5.169      ;
; -4.096 ; sampletemp[2]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 5.142      ;
; -4.082 ; sampletemp[3]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 5.127      ;
; -4.082 ; sampletemp[14] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.007     ; 5.111      ;
; -4.034 ; sampletemp[0]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 5.086      ;
; -4.032 ; sampletemp[3]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 5.078      ;
; -3.998 ; sampletemp[0]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 5.039      ;
; -3.968 ; sampletemp[4]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 5.013      ;
; -3.947 ; sampletemp[1]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.999      ;
; -3.920 ; sampletemp[2]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.972      ;
; -3.918 ; sampletemp[4]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 4.964      ;
; -3.911 ; sampletemp[1]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.952      ;
; -3.897 ; sampletemp[5]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 4.942      ;
; -3.884 ; sampletemp[2]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.925      ;
; -3.861 ; sampletemp[6]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 4.906      ;
; -3.856 ; sampletemp[3]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.908      ;
; -3.847 ; sampletemp[5]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 4.893      ;
; -3.820 ; sampletemp[3]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.861      ;
; -3.815 ; sampletemp[12] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.007     ; 4.844      ;
; -3.811 ; sampletemp[6]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 4.857      ;
; -3.784 ; sampletemp[0]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 4.828      ;
; -3.770 ; sampletemp[7]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 4.815      ;
; -3.765 ; sampletemp[12] ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.006     ; 4.795      ;
; -3.762 ; sampletemp[0]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.814      ;
; -3.760 ; sampletemp[14] ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.006     ; 4.790      ;
; -3.742 ; sampletemp[4]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.794      ;
; -3.720 ; sampletemp[7]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 4.766      ;
; -3.706 ; sampletemp[4]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.747      ;
; -3.690 ; sampletemp[0]  ; sampletemp[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.726      ;
; -3.675 ; sampletemp[1]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.727      ;
; -3.671 ; sampletemp[5]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.723      ;
; -3.654 ; sampletemp[1]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 4.698      ;
; -3.651 ; sampletemp[11] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 4.691      ;
; -3.648 ; sampletemp[2]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.700      ;
; -3.643 ; sampletemp[0]  ; sampletemp[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.685      ;
; -3.635 ; sampletemp[6]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.687      ;
; -3.635 ; sampletemp[5]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.676      ;
; -3.627 ; sampletemp[2]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 4.671      ;
; -3.618 ; sampletemp[8]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 4.657      ;
; -3.611 ; sampletemp[0]  ; sampletemp[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.653      ;
; -3.603 ; sampletemp[1]  ; sampletemp[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.639      ;
; -3.601 ; sampletemp[11] ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.642      ;
; -3.599 ; sampletemp[6]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.640      ;
; -3.589 ; sampletemp[12] ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.625      ;
; -3.584 ; sampletemp[3]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.636      ;
; -3.577 ; sampletemp[9]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 4.616      ;
; -3.568 ; sampletemp[8]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 4.608      ;
; -3.563 ; sampletemp[3]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 4.607      ;
; -3.556 ; sampletemp[1]  ; sampletemp[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.598      ;
; -3.551 ; sampletemp[0]  ; sampletemp[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.587      ;
; -3.551 ; sampletemp[2]  ; sampletemp[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.587      ;
; -3.544 ; sampletemp[7]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.596      ;
; -3.529 ; sampletemp[2]  ; sampletemp[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.571      ;
; -3.527 ; sampletemp[9]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 4.567      ;
; -3.524 ; sampletemp[1]  ; sampletemp[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.566      ;
; -3.508 ; sampletemp[7]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 4.549      ;
; -3.492 ; sampletemp[2]  ; sampletemp[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.534      ;
; -3.487 ; sampletemp[3]  ; sampletemp[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.523      ;
; -3.478 ; sampletemp[13] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.001      ; 4.515      ;
; -3.477 ; sampletemp[0]  ; sampletemp[1]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.513      ;
; -3.477 ; sampletemp[10] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 4.516      ;
; -3.470 ; sampletemp[4]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.522      ;
; -3.465 ; sampletemp[3]  ; sampletemp[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.507      ;
; -3.464 ; sampletemp[1]  ; sampletemp[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.500      ;
; -3.450 ; sampletemp[0]  ; sampletemp[8]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.492      ;
; -3.449 ; sampletemp[4]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 4.493      ;
; -3.444 ; sampletemp[0]  ; sampletemp[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.480      ;
; -3.428 ; sampletemp[13] ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.002      ; 4.466      ;
; -3.428 ; sampletemp[3]  ; sampletemp[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.470      ;
; -3.427 ; sampletemp[10] ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 4.467      ;
; -3.425 ; sampletemp[11] ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.011      ; 4.472      ;
; -3.399 ; sampletemp[5]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.451      ;
; -3.396 ; sampletemp[15] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 4.431      ;
; -3.392 ; sampletemp[8]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.010      ; 4.438      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; SEL_Addr1[5]   ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.424      ;
; -3.378 ; sampletemp[5]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 4.422      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.367 ; SEL_Addr1[8]   ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.403      ;
; -3.363 ; sampletemp[6]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.016      ; 4.415      ;
; -3.363 ; sampletemp[1]  ; sampletemp[8]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 4.405      ;
; -3.360 ; sampletemp[0]  ; sampletemp[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 4.396      ;
+--------+----------------+----------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.786 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.822      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.709 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.715      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.543 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.575      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.573      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.520 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.552      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.453 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.489      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.406 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.438      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.371 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.411      ;
; -2.362 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.400      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.634 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.669      ;
; -2.617 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.652      ;
; -2.589 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.624      ;
; -2.587 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.623      ;
; -2.579 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.614      ;
; -2.311 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.347      ;
; -2.310 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.346      ;
; -2.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.330      ;
; -2.307 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.343      ;
; -2.229 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.264      ;
; -2.229 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.264      ;
; -2.229 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.264      ;
; -2.222 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.014      ; 3.272      ;
; -2.221 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.242      ;
; -2.202 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.244      ;
; -2.202 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.244      ;
; -2.183 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.204      ;
; -2.157 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.199      ;
; -2.157 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.199      ;
; -2.141 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.176      ;
; -2.141 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.176      ;
; -2.141 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.176      ;
; -2.132 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.167      ;
; -2.109 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.152      ;
; -2.109 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.152      ;
; -2.109 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.152      ;
; -2.109 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.152      ;
; -2.103 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.138      ;
; -2.103 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.138      ;
; -2.103 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.138      ;
; -2.096 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.132      ;
; -2.067 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.109      ;
; -2.067 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.109      ;
; -2.024 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.060      ;
; -2.023 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.065      ;
; -2.023 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.065      ;
; -2.016 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.037      ;
; -2.006 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.034      ;
; -1.999 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.027      ;
; -1.999 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.027      ;
; -1.999 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.027      ;
; -1.999 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.027      ;
; -1.998 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.026      ;
; -1.998 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.026      ;
; -1.998 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.026      ;
; -1.993 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.035      ;
; -1.993 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 3.035      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.977 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.012      ;
; -1.960 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.996      ;
; -1.960 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.996      ;
; -1.958 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.993      ;
; -1.958 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.993      ;
; -1.956 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.992      ;
; -1.954 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.982      ;
; -1.954 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.982      ;
; -1.954 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.982      ;
; -1.954 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.982      ;
; -1.953 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.981      ;
; -1.953 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.981      ;
; -1.953 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.981      ;
; -1.949 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 2.991      ;
; -1.949 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 2.991      ;
; -1.939 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.967      ;
; -1.936 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.936 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.936 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.933 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.969      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.973      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.973      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.973      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.973      ;
; -1.925 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.943      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.943      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.943      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.943      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.889 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.924      ;
; -1.877 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.905      ;
; -1.872 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.908      ;
; -1.872 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.908      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.254 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.292      ;
; -1.253 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.284      ;
; -1.251 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.282      ;
; -1.250 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.288      ;
; -1.248 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.279      ;
; -1.239 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.278      ;
; -1.237 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.276      ;
; -1.232 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.270      ;
; -1.224 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 2.260      ;
; -1.221 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[4]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 2.257      ;
; -1.220 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 2.256      ;
; -1.216 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.254      ;
; -1.212 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.251      ;
; -1.207 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.238      ;
; -1.207 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.238      ;
; -1.202 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.233      ;
; -1.202 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.233      ;
; -1.196 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.227      ;
; -1.195 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.233      ;
; -1.191 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.229      ;
; -1.188 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.227      ;
; -1.186 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.225      ;
; -1.184 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.222      ;
; -1.182 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.221      ;
; -1.172 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.210      ;
; -1.170 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.209      ;
; -1.167 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.198      ;
; -1.166 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.204      ;
; -1.165 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.204      ;
; -1.165 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.196      ;
; -1.162 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.200      ;
; -1.148 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.186      ;
; -1.141 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 2.179      ;
; -1.102 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.141      ;
; -1.099 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.130      ;
; -1.091 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.130      ;
; -1.089 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[14] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.492      ; 2.117      ;
; -1.089 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.128      ;
; -1.087 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.492      ; 2.115      ;
; -1.087 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[5]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.492      ; 2.115      ;
; -1.077 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.108      ;
; -1.075 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.106      ;
; -1.071 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.102      ;
; -1.071 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 2.102      ;
; -1.028 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.064      ;
; -1.021 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.058      ;
; -1.003 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.040      ;
; -1.003 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.039      ;
; -1.000 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.036      ;
; -0.989 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.028      ;
; -0.989 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.026      ;
; -0.984 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 2.023      ;
; -0.981 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.018      ;
; -0.968 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.004      ;
; -0.961 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 1.998      ;
; -0.960 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.999      ;
; -0.959 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.998      ;
; -0.957 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.995      ;
; -0.956 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.994      ;
; -0.955 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.993      ;
; -0.954 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.985      ;
; -0.953 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.992      ;
; -0.949 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.980      ;
; -0.948 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.984      ;
; -0.947 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.978      ;
; -0.947 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.978      ;
; -0.947 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.978      ;
; -0.946 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 1.983      ;
; -0.946 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.985      ;
; -0.945 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.983      ;
; -0.945 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 1.982      ;
; -0.944 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.982      ;
; -0.944 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.982      ;
; -0.944 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.982      ;
; -0.944 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.983      ;
; -0.940 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.978      ;
; -0.939 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.978      ;
; -0.939 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 1.976      ;
; -0.934 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.972      ;
; -0.922 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.960      ;
; -0.918 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 1.954      ;
; -0.918 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.954      ;
; -0.917 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.956      ;
; -0.914 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.952      ;
; -0.912 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 1.948      ;
; -0.910 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 1.946      ;
; -0.910 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 1.946      ;
; -0.910 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.499      ; 1.945      ;
; -0.909 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.948      ;
; -0.907 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 1.944      ;
; -0.906 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 1.943      ;
; -0.905 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.500      ; 1.941      ;
; -0.904 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.499      ; 1.939      ;
; -0.902 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[10] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.499      ; 1.937      ;
; -0.901 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 1.940      ;
; -0.900 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[15] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.499      ; 1.935      ;
; -0.897 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.935      ;
; -0.896 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[8]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.499      ; 1.931      ;
; -0.894 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.932      ;
; -0.893 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[0]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.499      ; 1.928      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.109 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.257      ; 0.657      ;
; -0.109 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.257      ; 0.657      ;
; -0.109 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.257      ; 0.657      ;
; -0.109 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.257      ; 0.657      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.619 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.972      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.928      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.794 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.797      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 52.943 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.648      ;
; 53.213 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 2.379      ;
; 53.257 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 2.335      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.324 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.267      ;
; 53.388 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 2.204      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.458 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.133      ;
; 53.537 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 2.055      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.591 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.000      ;
; 53.811 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.008      ; 1.788      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.827 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.764      ;
; 53.844 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.008      ; 1.755      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.848 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.743      ;
; 53.918 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.674      ;
; 54.026 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.008     ; 1.557      ;
; 54.052 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.540      ;
; 54.068 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.008     ; 1.515      ;
; 54.185 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.407      ;
; 54.295 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.008      ; 1.304      ;
; 54.297 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.008      ; 1.302      ;
; 54.305 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.287      ;
; 54.333 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.259      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.533 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.674      ; 0.657      ;
; -2.033 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.674      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.529  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.797  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.813  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.829  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.095      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.836  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.102      ;
; 0.837  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.978  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.978  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.983  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 0.999  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 1.008  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 1.009  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.437      ;
; 1.180  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.196  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.222  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.488      ;
; 1.223  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.251  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.256  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.267  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.270  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.277  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.004      ; 1.547      ;
; 1.290  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.556      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.293  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.559      ;
; 1.295  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.306  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.572      ;
; 1.313  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.322  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.588      ;
; 1.323  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.333  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.338  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.604      ;
; 1.339  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.605      ;
; 1.341  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.346  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.612      ;
; 1.348  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.004      ; 1.618      ;
; 1.361  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.361  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.361  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.364  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.630      ;
; 1.366  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.662 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.192      ; 2.046      ;
; -1.467 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.242      ;
; -1.467 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.242      ;
; -1.466 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.243      ;
; -1.466 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.243      ;
; -1.394 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.192      ; 2.314      ;
; -1.393 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.192      ; 2.315      ;
; -1.388 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.192      ; 2.320      ;
; -1.382 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.192      ; 2.326      ;
; -1.381 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.192      ; 2.327      ;
; -1.282 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.191      ; 2.425      ;
; -1.215 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.191      ; 2.492      ;
; -1.214 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.191      ; 2.493      ;
; -1.190 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.186      ; 2.512      ;
; -1.189 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.186      ; 2.513      ;
; -1.177 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.532      ;
; -1.174 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.535      ;
; -1.170 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.539      ;
; -1.168 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.541      ;
; -1.166 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.543      ;
; -1.165 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.545      ;
; -1.162 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.192      ; 2.046      ;
; -1.161 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.193      ; 2.548      ;
; -1.160 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.550      ;
; -1.160 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.550      ;
; -1.159 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.551      ;
; -1.153 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.557      ;
; -0.983 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.186      ; 2.719      ;
; -0.983 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.186      ; 2.719      ;
; -0.981 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.186      ; 2.721      ;
; -0.967 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.242      ;
; -0.967 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.242      ;
; -0.966 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.243      ;
; -0.966 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.243      ;
; -0.894 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.192      ; 2.314      ;
; -0.893 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.192      ; 2.315      ;
; -0.888 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.192      ; 2.320      ;
; -0.882 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.192      ; 2.326      ;
; -0.881 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.192      ; 2.327      ;
; -0.851 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.859      ;
; -0.850 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.860      ;
; -0.847 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.194      ; 2.863      ;
; -0.782 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.191      ; 2.425      ;
; -0.715 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.191      ; 2.492      ;
; -0.714 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.191      ; 2.493      ;
; -0.690 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.186      ; 2.512      ;
; -0.689 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.186      ; 2.513      ;
; -0.677 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.532      ;
; -0.674 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.535      ;
; -0.670 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.539      ;
; -0.668 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.541      ;
; -0.666 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.543      ;
; -0.665 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.545      ;
; -0.661 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.193      ; 2.548      ;
; -0.660 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.550      ;
; -0.660 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.550      ;
; -0.659 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.551      ;
; -0.653 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.557      ;
; -0.483 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.186      ; 2.719      ;
; -0.483 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.186      ; 2.719      ;
; -0.481 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.186      ; 2.721      ;
; -0.351 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.859      ;
; -0.350 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.860      ;
; -0.347 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.194      ; 2.863      ;
; 0.391  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[0]  ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[1]  ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[2]  ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[3]  ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[4]  ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[5]  ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[6]  ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[7]  ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[8]  ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[9]  ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[10] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[11] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[12] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[13] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[14] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[15] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[5]  ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[6]  ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[7]  ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[4]  ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[10] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[9]  ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[11] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[8]  ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[14] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[13] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[15] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[12] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[1]  ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[2]  ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[3]  ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[0]  ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.116 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.257      ; 0.657      ;
; -0.116 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.257      ; 0.657      ;
; -0.116 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.257      ; 0.657      ;
; -0.116 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.257      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.796      ;
; 0.796  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.801  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.067      ;
; 0.813  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.822  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.088      ;
; 0.840  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.106      ;
; 0.840  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.106      ;
; 0.845  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.942  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.208      ;
; 0.992  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.259      ;
; 1.020  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.287      ;
; 1.028  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.302      ;
; 1.030  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.304      ;
; 1.140  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.407      ;
; 1.179  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.445      ;
; 1.184  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.450      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.231  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.250  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.516      ;
; 1.255  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.521      ;
; 1.257  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.515      ;
; 1.267  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.273  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.540      ;
; 1.297  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.563      ;
; 1.299  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.557      ;
; 1.302  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.569      ;
; 1.321  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.587      ;
; 1.326  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.592      ;
; 1.338  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.604      ;
; 1.339  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.605      ;
; 1.373  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.639      ;
; 1.391  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.657      ;
; 1.392  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.658      ;
; 1.397  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.663      ;
; 1.407  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.674      ;
; 1.409  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.675      ;
; 1.444  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.462  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.728      ;
; 1.463  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.729      ;
; 1.468  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.734      ;
; 1.477  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.480  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.746      ;
; 1.481  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.755      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.514  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.788      ;
; 1.534  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.800      ;
; 1.539  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.805      ;
; 1.603  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.869      ;
; 1.610  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.876      ;
; 1.639  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.693  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.959      ;
; 1.734  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.734  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.734  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.734  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.734  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.769  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.035      ;
; 1.788  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.055      ;
; 1.867  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.133      ;
; 1.867  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.133      ;
; 1.867  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.133      ;
; 1.867  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.133      ;
; 1.937  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.204      ;
; 2.001  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.267      ;
; 2.001  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.267      ;
; 2.001  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.267      ;
; 2.001  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.267      ;
; 2.001  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.267      ;
; 2.001  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.267      ;
; 2.068  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.335      ;
; 2.112  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.379      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.518 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.784      ;
; 0.534 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.548 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.814      ;
; 0.739 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.005      ;
; 0.742 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.008      ;
; 0.743 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.009      ;
; 0.810 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.076      ;
; 0.825 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.091      ;
; 0.827 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.093      ;
; 0.833 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.833 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.839 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.105      ;
; 0.849 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.122      ;
; 0.852 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.118      ;
; 0.860 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.126      ;
; 0.911 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.177      ;
; 0.913 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.179      ;
; 0.919 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.185      ;
; 0.919 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.185      ;
; 0.920 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.186      ;
; 0.924 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.190      ;
; 0.939 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.211      ;
; 0.990 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 1.271      ;
; 1.002 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.267      ;
; 1.003 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.269      ;
; 1.021 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.287      ;
; 1.022 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.288      ;
; 1.025 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.291      ;
; 1.029 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.295      ;
; 1.058 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.330      ;
; 1.059 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.325      ;
; 1.067 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.333      ;
; 1.072 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.338      ;
; 1.073 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.339      ;
; 1.086 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.352      ;
; 1.087 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.353      ;
; 1.091 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.357      ;
; 1.121 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.014      ; 1.401      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.395      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.389      ;
; 1.134 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 1.415      ;
; 1.135 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.014      ; 1.415      ;
; 1.142 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.408      ;
; 1.145 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.411      ;
; 1.155 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.427      ;
; 1.213 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.471      ;
; 1.214 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.480      ;
; 1.226 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.014      ; 1.506      ;
; 1.235 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.501      ;
; 1.235 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.501      ;
; 1.238 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.497      ;
; 1.239 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.505      ;
; 1.246 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.512      ;
; 1.262 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.528      ;
; 1.280 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.546      ;
; 1.287 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.553      ;
; 1.297 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.563      ;
; 1.300 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.566      ;
; 1.306 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.572      ;
; 1.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.572      ;
; 1.306 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.572      ;
; 1.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.583      ;
; 1.324 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.590      ;
; 1.329 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.595      ;
; 1.330 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.589      ;
; 1.340 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.612      ;
; 1.345 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.603      ;
; 1.348 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.606      ;
; 1.351 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.609      ;
; 1.353 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.611      ;
; 1.353 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.625      ;
; 1.371 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.629      ;
; 1.371 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.637      ;
; 1.377 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.643      ;
; 1.377 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.643      ;
; 1.377 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.643      ;
; 1.383 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.649      ;
; 1.384 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.650      ;
; 1.395 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.661      ;
; 1.402 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.660      ;
; 1.408 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.666      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                              ;
+-------+--------------------------------+-------------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node           ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------+-------------------------+------------------------+--------------+------------+------------+
; 0.391 ; S.BLANK                        ; S.BLANK           ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mixcontrol                     ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; S.SWITCHADDRESS                ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.795      ;
; 0.533 ; audio_converter:u5|AUD_inL[5]  ; audioL[5]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.785      ;
; 0.533 ; audio_converter:u5|AUD_inL[10] ; audioL[10]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.785      ;
; 0.533 ; audio_converter:u5|AUD_inL[9]  ; audioL[9]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.785      ;
; 0.533 ; audio_converter:u5|AUD_inL[3]  ; audioL[3]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.785      ;
; 0.534 ; audio_converter:u5|AUD_inL[6]  ; audioL[6]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.786      ;
; 0.534 ; audio_converter:u5|AUD_inL[7]  ; audioL[7]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.786      ;
; 0.534 ; audio_converter:u5|AUD_inL[13] ; audioL[13]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.786      ;
; 0.534 ; audio_converter:u5|AUD_inL[1]  ; audioL[1]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.786      ;
; 0.534 ; audio_converter:u5|AUD_inL[0]  ; audioL[0]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.786      ;
; 0.535 ; audio_converter:u5|AUD_inL[4]  ; audioL[4]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.787      ;
; 0.540 ; audio_converter:u5|AUD_inL[14] ; audioL[14]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.792      ;
; 0.550 ; audio_converter:u5|AUD_inL[15] ; audioL[15]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.014     ; 0.802      ;
; 0.656 ; S.SAVESAMPLE                   ; S.COUNTUP         ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.922      ;
; 0.703 ; audio_converter:u5|AUD_inL[2]  ; audioL[2]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.013     ; 0.956      ;
; 0.717 ; audio_converter:u5|AUD_inL[12] ; audioL[12]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.019     ; 0.964      ;
; 0.724 ; audio_converter:u5|AUD_inL[8]  ; audioL[8]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.019     ; 0.971      ;
; 0.773 ; S.GETSAMPLE                    ; S.SWITCHADDRESS   ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.039      ;
; 0.793 ; S.BLANK                        ; S.MIXINIT         ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.059      ;
; 0.803 ; SEL_Addr1[9]                   ; SEL_Addr1[9]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; SEL_Addr1[10]                  ; SEL_Addr1[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; SEL_Addr1[0]                   ; SEL_Addr1[0]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.071      ;
; 0.807 ; SEL_Addr2[10]                  ; SEL_Addr2[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; S.MIXINIT                      ; S.GETSAMPLE       ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; SEL_Addr2[9]                   ; SEL_Addr2[9]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; SEL_Addr2[2]                   ; SEL_Addr2[2]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; SEL_Addr2[4]                   ; SEL_Addr2[4]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; SEL_Addr1[2]                   ; SEL_Addr1[2]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; SEL_Addr1[8]                   ; SEL_Addr1[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; SEL_Addr1[4]                   ; SEL_Addr1[4]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; SEL_Addr1[6]                   ; SEL_Addr1[6]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; SEL_Addr1[7]                   ; SEL_Addr1[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; SEL_Addr2[7]                   ; SEL_Addr2[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; SEL_Addr2[8]                   ; SEL_Addr2[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.084      ;
; 0.820 ; SEL_Addr2[11]                  ; SEL_Addr2[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; SEL_Addr2[6]                   ; SEL_Addr2[6]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; SEL_Addr2[13]                  ; SEL_Addr2[13]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; SEL_Addr2[16]                  ; SEL_Addr2[16]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; SEL_Addr1[11]                  ; SEL_Addr1[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; SEL_Addr1[17]                  ; SEL_Addr1[17]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; SEL_Addr1[13]                  ; SEL_Addr1[13]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; SEL_Addr1[16]                  ; SEL_Addr1[16]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; S.MIXSAMPLE1                   ; sampletemp[16]    ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.096      ;
; 0.835 ; S.MIXINIT                      ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; SEL_Addr2[0]                   ; SEL_Addr2[0]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; sampletemp[16]                 ; S.MIXSAMPLE2      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.106      ;
; 0.844 ; sampletemp[16]                 ; S.SUBTRACTSAMPLES ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; SEL_Addr2[17]                  ; SEL_Addr2[17]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.110      ;
; 0.846 ; SEL_Addr2[14]                  ; SEL_Addr2[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; SEL_Addr2[12]                  ; SEL_Addr2[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; SEL_Addr2[15]                  ; SEL_Addr2[15]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; SEL_Addr2[1]                   ; SEL_Addr2[1]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; SEL_Addr1[12]                  ; SEL_Addr1[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.118      ;
; 0.856 ; SEL_Addr1[3]                   ; SEL_Addr1[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.122      ;
; 0.856 ; SEL_Addr2[3]                   ; SEL_Addr2[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; SEL_Addr1[5]                   ; SEL_Addr1[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.123      ;
; 0.857 ; SEL_Addr1[14]                  ; SEL_Addr1[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.123      ;
; 0.857 ; SEL_Addr2[5]                   ; SEL_Addr2[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.123      ;
; 0.858 ; SEL_Addr1[1]                   ; SEL_Addr1[1]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.124      ;
; 0.858 ; SEL_Addr1[15]                  ; SEL_Addr1[15]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; sampletemp[16]                 ; S.ADDSAMPLES      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.125      ;
; 0.883 ; sampletemp[16]                 ; S.MIXSAMPLE1      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.149      ;
; 0.964 ; S.MIXSAMPLE2                   ; sampletemp[16]    ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.230      ;
; 0.967 ; S.SUBTRACTSAMPLES              ; S.MIXSAMPLE1      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.233      ;
; 0.969 ; S.SUBTRACTSAMPLES              ; S.MIXSAMPLE2      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.235      ;
; 1.011 ; audio_converter:u5|AUD_inL[11] ; audioL[11]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.019     ; 1.258      ;
; 1.025 ; S.COUNTUP                      ; write             ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.291      ;
; 1.029 ; S.COUNTUP                      ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.295      ;
; 1.049 ; sampletemp[9]                  ; sampletemp[8]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.315      ;
; 1.058 ; audio_converter:u5|AUD_inR[12] ; mem_in[12]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.014     ; 0.810      ;
; 1.082 ; S.ADDSAMPLES                   ; S.MIXSAMPLE1      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.348      ;
; 1.084 ; S.ADDSAMPLES                   ; S.MIXSAMPLE2      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.350      ;
; 1.099 ; sampletemp[12]                 ; mem_in[12]        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 1.368      ;
; 1.185 ; audio_converter:u5|AUD_inR[15] ; audioR[15]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.013     ; 0.938      ;
; 1.186 ; SEL_Addr1[9]                   ; SEL_Addr1[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.452      ;
; 1.186 ; audio_converter:u5|AUD_inR[15] ; mem_in[15]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.013     ; 0.939      ;
; 1.187 ; SEL_Addr1[10]                  ; SEL_Addr1[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.453      ;
; 1.189 ; audio_converter:u5|AUD_inR[5]  ; audioR[5]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.015     ; 0.940      ;
; 1.190 ; SEL_Addr2[10]                  ; SEL_Addr2[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.456      ;
; 1.190 ; audio_converter:u5|AUD_inR[5]  ; mem_in[5]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.015     ; 0.941      ;
; 1.193 ; SEL_Addr2[9]                   ; SEL_Addr2[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; SEL_Addr2[2]                   ; SEL_Addr2[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.461      ;
; 1.195 ; SEL_Addr2[4]                   ; SEL_Addr2[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.461      ;
; 1.197 ; SEL_Addr1[2]                   ; SEL_Addr1[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.198 ; SEL_Addr1[4]                   ; SEL_Addr1[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.464      ;
; 1.200 ; SEL_Addr1[7]                   ; SEL_Addr1[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; SEL_Addr1[6]                   ; SEL_Addr1[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; SEL_Addr2[7]                   ; SEL_Addr2[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.466      ;
; 1.202 ; S.SAVESAMPLE                   ; mem_in[3]         ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.012     ; 1.456      ;
; 1.203 ; SEL_Addr2[11]                  ; SEL_Addr2[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; SEL_Addr2[6]                   ; SEL_Addr2[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.470      ;
; 1.204 ; SEL_Addr2[13]                  ; SEL_Addr2[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.470      ;
; 1.209 ; SEL_Addr1[11]                  ; SEL_Addr1[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.475      ;
; 1.210 ; sampletemp[15]                 ; S.MIXSAMPLE2      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.001     ; 1.475      ;
; 1.211 ; SEL_Addr1[13]                  ; SEL_Addr1[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.477      ;
; 1.213 ; sampletemp[15]                 ; S.SUBTRACTSAMPLES ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.001     ; 1.478      ;
; 1.221 ; sampletemp[10]                 ; sampletemp[9]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; audio_converter:u5|AUD_inR[3]  ; mem_in[3]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.013     ; 0.974      ;
+-------+--------------------------------+-------------------+-------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.213 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.445     ; 1.809      ;
; -4.213 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.445     ; 1.809      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -4.134 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.438     ; 1.737      ;
; -3.910 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.437     ; 1.514      ;
; -3.910 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.437     ; 1.514      ;
; -3.910 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.437     ; 1.514      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.272 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.497      ; 1.305      ;
; -0.272 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.497      ; 1.305      ;
; -0.272 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.497      ; 1.305      ;
; -0.272 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.497      ; 1.305      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.042 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.497      ; 1.305      ;
; 1.042 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.497      ; 1.305      ;
; 1.042 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.497      ; 1.305      ;
; 1.042 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.497      ; 1.305      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.685 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.437     ; 1.514      ;
; 3.685 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.437     ; 1.514      ;
; 3.685 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.437     ; 1.514      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.909 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.438     ; 1.737      ;
; 3.988 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.445     ; 1.809      ;
; 3.988 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.445     ; 1.809      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.ADDSAMPLES      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.ADDSAMPLES      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.BLANK           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.BLANK           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.COUNTUP         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.COUNTUP         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.GETSAMPLE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.GETSAMPLE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXINIT         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXINIT         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.SAVESAMPLE      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.SAVESAMPLE      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.SUBTRACTSAMPLES ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.SUBTRACTSAMPLES ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.SWITCHADDRESS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.SWITCHADDRESS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[12]        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[4]|clk              ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.510 ; 4.510 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.644 ; 5.644 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.644 ; 5.644 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; 7.686 ; 7.686 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; 7.120 ; 7.120 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; 7.055 ; 7.055 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; 6.932 ; 6.932 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; 7.686 ; 7.686 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; 6.953 ; 6.953 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; 6.881 ; 6.881 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; 7.435 ; 7.435 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; 6.491 ; 6.491 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; 6.441 ; 6.441 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; 6.714 ; 6.714 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; 6.532 ; 6.532 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; 6.529 ; 6.529 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; 6.377 ; 6.377 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; 6.019 ; 6.019 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; 5.881 ; 5.881 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; 5.864 ; 5.864 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; 5.498 ; 5.498 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]      ; audio_clock:u4|LRCK_1X         ; 3.873 ; 3.873 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; 5.498 ; 5.498 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; rst          ; audio_clock:u4|LRCK_1X         ; 2.137 ; 2.137 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; 4.472 ; 4.472 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; 3.038 ; 3.038 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; 4.141 ; 4.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; 3.836 ; 3.836 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; 4.055 ; 4.055 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; 4.472 ; 4.472 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; 3.951 ; 3.951 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; 3.446 ; 3.446 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; 4.221 ; 4.221 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; 3.978 ; 3.978 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; 4.083 ; 4.083 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; 3.920 ; 3.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; 4.059 ; 4.059 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; 3.784 ; 3.784 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; 3.827 ; 3.827 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; 3.966 ; 3.966 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; 3.998 ; 3.998 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; 4.304 ; 4.304 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; 4.304 ; 4.304 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCDAT   ; audio_clock:u4|oAUD_BCK        ; 4.478 ; 4.478 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -3.626 ; -3.626 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.645 ; -4.645 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.645 ; -4.645 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; -2.817 ; -2.817 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; -2.817 ; -2.817 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; -3.647 ; -3.647 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; -2.990 ; -2.990 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; -4.301 ; -4.301 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; -3.548 ; -3.548 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; -3.667 ; -3.667 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; -3.215 ; -3.215 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; -3.497 ; -3.497 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; -3.477 ; -3.477 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; -3.856 ; -3.856 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; -3.474 ; -3.474 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; -3.844 ; -3.844 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; -3.555 ; -3.555 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; -3.642 ; -3.642 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; -3.537 ; -3.537 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; -3.843 ; -3.843 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; -3.341 ; -3.341 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]      ; audio_clock:u4|LRCK_1X         ; -3.531 ; -3.531 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; -3.341 ; -3.341 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; rst          ; audio_clock:u4|LRCK_1X         ; -0.270 ; -0.270 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; -2.808 ; -2.808 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; -2.808 ; -2.808 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; -3.911 ; -3.911 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; -3.606 ; -3.606 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; -3.825 ; -3.825 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; -4.242 ; -4.242 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; -3.721 ; -3.721 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; -3.216 ; -3.216 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; -3.991 ; -3.991 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; -3.748 ; -3.748 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; -3.853 ; -3.853 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; -3.690 ; -3.690 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; -3.829 ; -3.829 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; -3.554 ; -3.554 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; -3.597 ; -3.597 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; -3.736 ; -3.736 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; -3.768 ; -3.768 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; -3.244 ; -3.244 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; -3.244 ; -3.244 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCDAT   ; audio_clock:u4|oAUD_BCK        ; -3.332 ; -3.332 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.601 ; 10.601 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.153  ; 9.153  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.509  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 4.835  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.272 ; 13.272 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 4.835  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_ADDR[*]   ; audio_clock:u4|LRCK_1X         ; 9.314  ; 9.314  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[0]  ; audio_clock:u4|LRCK_1X         ; 9.314  ; 9.314  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[1]  ; audio_clock:u4|LRCK_1X         ; 9.228  ; 9.228  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[2]  ; audio_clock:u4|LRCK_1X         ; 9.295  ; 9.295  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[3]  ; audio_clock:u4|LRCK_1X         ; 9.297  ; 9.297  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[4]  ; audio_clock:u4|LRCK_1X         ; 9.299  ; 9.299  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[5]  ; audio_clock:u4|LRCK_1X         ; 9.301  ; 9.301  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[6]  ; audio_clock:u4|LRCK_1X         ; 8.867  ; 8.867  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[7]  ; audio_clock:u4|LRCK_1X         ; 9.131  ; 9.131  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[8]  ; audio_clock:u4|LRCK_1X         ; 8.835  ; 8.835  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[9]  ; audio_clock:u4|LRCK_1X         ; 8.699  ; 8.699  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[10] ; audio_clock:u4|LRCK_1X         ; 8.524  ; 8.524  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[11] ; audio_clock:u4|LRCK_1X         ; 8.530  ; 8.530  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[12] ; audio_clock:u4|LRCK_1X         ; 8.680  ; 8.680  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[13] ; audio_clock:u4|LRCK_1X         ; 8.724  ; 8.724  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[14] ; audio_clock:u4|LRCK_1X         ; 8.523  ; 8.523  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[15] ; audio_clock:u4|LRCK_1X         ; 8.692  ; 8.692  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[16] ; audio_clock:u4|LRCK_1X         ; 8.910  ; 8.910  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[17] ; audio_clock:u4|LRCK_1X         ; 8.759  ; 8.759  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]     ; audio_clock:u4|LRCK_1X         ; 7.910  ; 7.910  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]    ; audio_clock:u4|LRCK_1X         ; 6.942  ; 6.942  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]    ; audio_clock:u4|LRCK_1X         ; 7.167  ; 7.167  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]    ; audio_clock:u4|LRCK_1X         ; 7.190  ; 7.190  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]    ; audio_clock:u4|LRCK_1X         ; 7.371  ; 7.371  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]    ; audio_clock:u4|LRCK_1X         ; 7.157  ; 7.157  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]    ; audio_clock:u4|LRCK_1X         ; 7.910  ; 7.910  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]    ; audio_clock:u4|LRCK_1X         ; 7.397  ; 7.397  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]    ; audio_clock:u4|LRCK_1X         ; 7.571  ; 7.571  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]    ; audio_clock:u4|LRCK_1X         ; 7.435  ; 7.435  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]    ; audio_clock:u4|LRCK_1X         ; 7.615  ; 7.615  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10]   ; audio_clock:u4|LRCK_1X         ; 7.440  ; 7.440  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11]   ; audio_clock:u4|LRCK_1X         ; 7.439  ; 7.439  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12]   ; audio_clock:u4|LRCK_1X         ; 7.668  ; 7.668  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13]   ; audio_clock:u4|LRCK_1X         ; 7.793  ; 7.793  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14]   ; audio_clock:u4|LRCK_1X         ; 7.850  ; 7.850  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15]   ; audio_clock:u4|LRCK_1X         ; 7.636  ; 7.636  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_WE_N      ; audio_clock:u4|LRCK_1X         ; 7.855  ; 7.855  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 4.835  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.442 ; 13.442 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 4.835  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.395  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.395  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 14.480 ; 14.480 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.083  ; 6.509  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.153  ; 9.153  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.509  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 4.835  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 6.721  ; 6.721  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 4.835  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_ADDR[*]   ; audio_clock:u4|LRCK_1X         ; 7.277  ; 7.277  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[0]  ; audio_clock:u4|LRCK_1X         ; 7.662  ; 7.662  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[1]  ; audio_clock:u4|LRCK_1X         ; 7.675  ; 7.675  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[2]  ; audio_clock:u4|LRCK_1X         ; 7.523  ; 7.523  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[3]  ; audio_clock:u4|LRCK_1X         ; 7.822  ; 7.822  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[4]  ; audio_clock:u4|LRCK_1X         ; 7.526  ; 7.526  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[5]  ; audio_clock:u4|LRCK_1X         ; 7.670  ; 7.670  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[6]  ; audio_clock:u4|LRCK_1X         ; 7.601  ; 7.601  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[7]  ; audio_clock:u4|LRCK_1X         ; 7.323  ; 7.323  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[8]  ; audio_clock:u4|LRCK_1X         ; 7.704  ; 7.704  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[9]  ; audio_clock:u4|LRCK_1X         ; 7.277  ; 7.277  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[10] ; audio_clock:u4|LRCK_1X         ; 7.535  ; 7.535  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[11] ; audio_clock:u4|LRCK_1X         ; 7.568  ; 7.568  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[12] ; audio_clock:u4|LRCK_1X         ; 7.557  ; 7.557  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[13] ; audio_clock:u4|LRCK_1X         ; 7.460  ; 7.460  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[14] ; audio_clock:u4|LRCK_1X         ; 7.645  ; 7.645  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[15] ; audio_clock:u4|LRCK_1X         ; 7.601  ; 7.601  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[16] ; audio_clock:u4|LRCK_1X         ; 7.645  ; 7.645  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[17] ; audio_clock:u4|LRCK_1X         ; 7.869  ; 7.869  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]     ; audio_clock:u4|LRCK_1X         ; 6.942  ; 6.942  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]    ; audio_clock:u4|LRCK_1X         ; 6.942  ; 6.942  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]    ; audio_clock:u4|LRCK_1X         ; 7.167  ; 7.167  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]    ; audio_clock:u4|LRCK_1X         ; 7.190  ; 7.190  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]    ; audio_clock:u4|LRCK_1X         ; 7.371  ; 7.371  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]    ; audio_clock:u4|LRCK_1X         ; 7.157  ; 7.157  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]    ; audio_clock:u4|LRCK_1X         ; 7.910  ; 7.910  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]    ; audio_clock:u4|LRCK_1X         ; 7.397  ; 7.397  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]    ; audio_clock:u4|LRCK_1X         ; 7.571  ; 7.571  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]    ; audio_clock:u4|LRCK_1X         ; 7.435  ; 7.435  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]    ; audio_clock:u4|LRCK_1X         ; 7.615  ; 7.615  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10]   ; audio_clock:u4|LRCK_1X         ; 7.440  ; 7.440  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11]   ; audio_clock:u4|LRCK_1X         ; 7.439  ; 7.439  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12]   ; audio_clock:u4|LRCK_1X         ; 7.668  ; 7.668  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13]   ; audio_clock:u4|LRCK_1X         ; 7.793  ; 7.793  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14]   ; audio_clock:u4|LRCK_1X         ; 7.850  ; 7.850  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15]   ; audio_clock:u4|LRCK_1X         ; 7.636  ; 7.636  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_WE_N      ; audio_clock:u4|LRCK_1X         ; 7.855  ; 7.855  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 4.835  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 6.721  ; 6.721  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 4.835  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.395  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.395  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 10.381 ; 10.381 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; SW[14]     ; SRAM_ADDR[0]  ; 11.816 ;        ;        ; 11.816 ;
; SW[14]     ; SRAM_ADDR[1]  ; 11.567 ;        ;        ; 11.567 ;
; SW[14]     ; SRAM_ADDR[2]  ; 12.067 ;        ;        ; 12.067 ;
; SW[14]     ; SRAM_ADDR[3]  ; 12.069 ;        ;        ; 12.069 ;
; SW[14]     ; SRAM_ADDR[4]  ; 12.071 ;        ;        ; 12.071 ;
; SW[14]     ; SRAM_ADDR[5]  ; 11.802 ;        ;        ; 11.802 ;
; SW[14]     ; SRAM_ADDR[6]  ; 11.349 ;        ;        ; 11.349 ;
; SW[14]     ; SRAM_ADDR[7]  ; 11.903 ;        ;        ; 11.903 ;
; SW[14]     ; SRAM_ADDR[8]  ; 11.315 ;        ;        ; 11.315 ;
; SW[14]     ; SRAM_ADDR[9]  ; 11.144 ;        ;        ; 11.144 ;
; SW[14]     ; SRAM_ADDR[10] ; 11.026 ;        ;        ; 11.026 ;
; SW[14]     ; SRAM_ADDR[11] ; 11.031 ;        ;        ; 11.031 ;
; SW[14]     ; SRAM_ADDR[12] ; 11.021 ;        ;        ; 11.021 ;
; SW[14]     ; SRAM_ADDR[13] ; 11.066 ;        ;        ; 11.066 ;
; SW[14]     ; SRAM_ADDR[14] ; 11.002 ;        ;        ; 11.002 ;
; SW[14]     ; SRAM_ADDR[15] ; 11.101 ;        ;        ; 11.101 ;
; SW[14]     ; SRAM_ADDR[16] ; 11.253 ;        ;        ; 11.253 ;
; SW[14]     ; SRAM_ADDR[17] ; 11.521 ;        ;        ; 11.521 ;
; SW[15]     ; SRAM_ADDR[0]  ; 11.715 ; 11.763 ; 11.763 ; 11.715 ;
; SW[15]     ; SRAM_ADDR[1]  ; 11.629 ; 11.514 ; 11.514 ; 11.629 ;
; SW[15]     ; SRAM_ADDR[2]  ; 11.693 ; 12.014 ; 12.014 ; 11.693 ;
; SW[15]     ; SRAM_ADDR[3]  ; 11.391 ; 12.016 ; 12.016 ; 11.391 ;
; SW[15]     ; SRAM_ADDR[4]  ; 11.697 ; 12.018 ; 12.018 ; 11.697 ;
; SW[15]     ; SRAM_ADDR[5]  ; 11.702 ; 11.749 ; 11.749 ; 11.702 ;
; SW[15]     ; SRAM_ADDR[6]  ; 11.268 ; 11.296 ; 11.296 ; 11.268 ;
; SW[15]     ; SRAM_ADDR[7]  ; 11.268 ; 11.850 ; 11.850 ; 11.268 ;
; SW[15]     ; SRAM_ADDR[8]  ; 11.236 ; 11.262 ; 11.262 ; 11.236 ;
; SW[15]     ; SRAM_ADDR[9]  ; 11.100 ; 11.091 ; 11.091 ; 11.100 ;
; SW[15]     ; SRAM_ADDR[10] ; 10.925 ; 10.973 ; 10.973 ; 10.925 ;
; SW[15]     ; SRAM_ADDR[11] ; 10.931 ; 10.978 ; 10.978 ; 10.931 ;
; SW[15]     ; SRAM_ADDR[12] ; 11.081 ; 10.968 ; 10.968 ; 11.081 ;
; SW[15]     ; SRAM_ADDR[13] ; 11.125 ; 11.013 ; 11.013 ; 11.125 ;
; SW[15]     ; SRAM_ADDR[14] ; 10.924 ; 10.949 ; 10.949 ; 10.924 ;
; SW[15]     ; SRAM_ADDR[15] ; 11.093 ; 11.048 ; 11.048 ; 11.093 ;
; SW[15]     ; SRAM_ADDR[16] ; 11.311 ; 11.200 ; 11.200 ; 11.311 ;
; SW[15]     ; SRAM_ADDR[17] ; 11.160 ; 11.468 ; 11.468 ; 11.160 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; SW[14]     ; SRAM_ADDR[0]  ; 11.816 ;        ;        ; 11.816 ;
; SW[14]     ; SRAM_ADDR[1]  ; 11.567 ;        ;        ; 11.567 ;
; SW[14]     ; SRAM_ADDR[2]  ; 12.067 ;        ;        ; 12.067 ;
; SW[14]     ; SRAM_ADDR[3]  ; 12.069 ;        ;        ; 12.069 ;
; SW[14]     ; SRAM_ADDR[4]  ; 12.071 ;        ;        ; 12.071 ;
; SW[14]     ; SRAM_ADDR[5]  ; 11.802 ;        ;        ; 11.802 ;
; SW[14]     ; SRAM_ADDR[6]  ; 11.349 ;        ;        ; 11.349 ;
; SW[14]     ; SRAM_ADDR[7]  ; 11.903 ;        ;        ; 11.903 ;
; SW[14]     ; SRAM_ADDR[8]  ; 11.315 ;        ;        ; 11.315 ;
; SW[14]     ; SRAM_ADDR[9]  ; 11.144 ;        ;        ; 11.144 ;
; SW[14]     ; SRAM_ADDR[10] ; 11.026 ;        ;        ; 11.026 ;
; SW[14]     ; SRAM_ADDR[11] ; 11.031 ;        ;        ; 11.031 ;
; SW[14]     ; SRAM_ADDR[12] ; 11.021 ;        ;        ; 11.021 ;
; SW[14]     ; SRAM_ADDR[13] ; 11.066 ;        ;        ; 11.066 ;
; SW[14]     ; SRAM_ADDR[14] ; 11.002 ;        ;        ; 11.002 ;
; SW[14]     ; SRAM_ADDR[15] ; 11.101 ;        ;        ; 11.101 ;
; SW[14]     ; SRAM_ADDR[16] ; 11.253 ;        ;        ; 11.253 ;
; SW[14]     ; SRAM_ADDR[17] ; 11.521 ;        ;        ; 11.521 ;
; SW[15]     ; SRAM_ADDR[0]  ; 11.715 ; 11.763 ; 11.763 ; 11.715 ;
; SW[15]     ; SRAM_ADDR[1]  ; 11.629 ; 11.514 ; 11.514 ; 11.629 ;
; SW[15]     ; SRAM_ADDR[2]  ; 11.693 ; 12.014 ; 12.014 ; 11.693 ;
; SW[15]     ; SRAM_ADDR[3]  ; 11.391 ; 12.016 ; 12.016 ; 11.391 ;
; SW[15]     ; SRAM_ADDR[4]  ; 11.697 ; 12.018 ; 12.018 ; 11.697 ;
; SW[15]     ; SRAM_ADDR[5]  ; 11.702 ; 11.749 ; 11.749 ; 11.702 ;
; SW[15]     ; SRAM_ADDR[6]  ; 11.268 ; 11.296 ; 11.296 ; 11.268 ;
; SW[15]     ; SRAM_ADDR[7]  ; 11.268 ; 11.850 ; 11.850 ; 11.268 ;
; SW[15]     ; SRAM_ADDR[8]  ; 11.236 ; 11.262 ; 11.262 ; 11.236 ;
; SW[15]     ; SRAM_ADDR[9]  ; 11.100 ; 11.091 ; 11.091 ; 11.100 ;
; SW[15]     ; SRAM_ADDR[10] ; 10.925 ; 10.973 ; 10.973 ; 10.925 ;
; SW[15]     ; SRAM_ADDR[11] ; 10.931 ; 10.978 ; 10.978 ; 10.931 ;
; SW[15]     ; SRAM_ADDR[12] ; 11.081 ; 10.968 ; 10.968 ; 11.081 ;
; SW[15]     ; SRAM_ADDR[13] ; 11.125 ; 11.013 ; 11.013 ; 11.125 ;
; SW[15]     ; SRAM_ADDR[14] ; 10.924 ; 10.949 ; 10.949 ; 10.924 ;
; SW[15]     ; SRAM_ADDR[15] ; 11.093 ; 11.048 ; 11.048 ; 11.093 ;
; SW[15]     ; SRAM_ADDR[16] ; 11.311 ; 11.200 ; 11.200 ; 11.311 ;
; SW[15]     ; SRAM_ADDR[17] ; 11.160 ; 11.468 ; 11.468 ; 11.160 ;
+------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 7.064 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 7.064 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 7.074 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 7.318 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 7.298 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 7.313 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 7.313 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 7.313 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 7.535 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 7.585 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 7.585 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 7.592 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 7.592 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 7.582 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 7.582 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 7.806 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 7.810 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 7.064 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 7.064 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 7.074 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 7.318 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 7.298 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 7.313 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 7.313 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 7.313 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 7.535 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 7.585 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 7.585 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 7.592 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 7.592 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 7.582 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 7.582 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 7.806 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 7.810 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 7.064     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 7.064     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 7.074     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 7.318     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 7.298     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 7.313     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 7.313     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 7.313     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 7.535     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 7.585     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 7.585     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 7.592     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 7.592     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 7.582     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 7.582     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 7.806     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 7.810     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 7.064     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 7.064     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 7.074     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 7.318     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 7.298     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 7.313     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 7.313     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 7.313     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 7.535     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 7.585     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 7.585     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 7.592     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 7.592     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 7.582     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 7.582     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 7.806     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 7.810     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; audio_clock:u4|LRCK_1X         ; -1.324 ; -59.737       ;
; CLOCK_50                       ; -0.815 ; -19.696       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.601 ; -20.469       ;
; audio_clock:u4|oAUD_BCK        ; -0.288 ; -4.136        ;
; p1|altpll_component|pll|clk[1] ; -0.170 ; -0.340        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.576 ; -1.576        ;
; audio_clock:u4|oAUD_BCK        ; -1.234 ; -32.722       ;
; p1|altpll_component|pll|clk[1] ; 0.055  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.215  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -2.588 ; -35.371       ;
; audio_clock:u4|oAUD_BCK        ; 0.010  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 0.870 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.327 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -113.000      ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -36.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                          ;
+--------+----------------+----------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+------------------------+------------------------+--------------+------------+------------+
; -1.324 ; sampletemp[0]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.364      ;
; -1.284 ; sampletemp[0]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.325      ;
; -1.282 ; sampletemp[1]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.322      ;
; -1.265 ; sampletemp[2]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.305      ;
; -1.242 ; sampletemp[1]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.283      ;
; -1.232 ; sampletemp[3]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.272      ;
; -1.225 ; sampletemp[2]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.266      ;
; -1.200 ; sampletemp[0]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.246      ;
; -1.198 ; sampletemp[0]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 2.237      ;
; -1.192 ; sampletemp[3]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.233      ;
; -1.191 ; sampletemp[14] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.006     ; 2.217      ;
; -1.180 ; sampletemp[4]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.220      ;
; -1.171 ; sampletemp[0]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 2.207      ;
; -1.158 ; sampletemp[1]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.204      ;
; -1.146 ; sampletemp[5]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.186      ;
; -1.141 ; sampletemp[2]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.187      ;
; -1.140 ; sampletemp[4]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.181      ;
; -1.129 ; sampletemp[1]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 2.165      ;
; -1.124 ; sampletemp[6]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.164      ;
; -1.112 ; sampletemp[2]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 2.148      ;
; -1.108 ; sampletemp[3]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.154      ;
; -1.106 ; sampletemp[5]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.147      ;
; -1.084 ; sampletemp[6]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.125      ;
; -1.081 ; sampletemp[12] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.006     ; 2.107      ;
; -1.080 ; sampletemp[0]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.126      ;
; -1.079 ; sampletemp[3]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 2.115      ;
; -1.070 ; sampletemp[7]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.008      ; 2.110      ;
; -1.064 ; sampletemp[14] ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.005     ; 2.091      ;
; -1.056 ; sampletemp[4]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.102      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; SEL_Addr1[5]   ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.084      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.049 ; SEL_Addr1[8]   ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.081      ;
; -1.041 ; sampletemp[12] ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.005     ; 2.068      ;
; -1.038 ; sampletemp[1]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.084      ;
; -1.030 ; sampletemp[7]  ; sampletemp[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.009      ; 2.071      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; SEL_Addr1[7]   ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.061      ;
; -1.027 ; sampletemp[4]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 2.063      ;
; -1.022 ; sampletemp[5]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.068      ;
; -1.021 ; sampletemp[2]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.067      ;
; -1.021 ; sampletemp[1]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 2.060      ;
; -1.012 ; sampletemp[0]  ; sampletemp[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 2.049      ;
; -1.004 ; sampletemp[2]  ; sampletemp[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 2.043      ;
; -1.001 ; sampletemp[0]  ; sampletemp[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.005      ; 2.038      ;
; -1.001 ; sampletemp[11] ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 2.037      ;
; -1.000 ; sampletemp[6]  ; sampletemp[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.046      ;
; -0.995 ; sampletemp[8]  ; sampletemp[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 2.030      ;
; -0.993 ; sampletemp[0]  ; sampletemp[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; sampletemp[5]  ; sampletemp[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.004      ; 2.029      ;
; -0.988 ; sampletemp[3]  ; sampletemp[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.014      ; 2.034      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; SEL_Addr1[15]  ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.017      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.984 ; SEL_Addr1[12]  ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.015      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[2]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[3]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[5]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[6]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[7]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[8]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[0]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.978 ; SEL_Addr1[16]  ; SEL_Addr1[4]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.001     ; 2.009      ;
; -0.974 ; SEL_Addr1[3]   ; SEL_Addr1[1]   ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.006      ;
+--------+----------------+----------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.830      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.755 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.787      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.700 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.728      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.693 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.721      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.706      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.646 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.674      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.666      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.652      ;
; -0.599 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.635      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.601 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.633      ;
; -0.597 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.616      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.617      ;
; -0.584 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.616      ;
; -0.581 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.613      ;
; -0.564 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.596      ;
; -0.552 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.571      ;
; -0.548 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.580      ;
; -0.533 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.552      ;
; -0.532 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.570      ;
; -0.532 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.570      ;
; -0.503 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.535      ;
; -0.503 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.535      ;
; -0.503 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.535      ;
; -0.502 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.540      ;
; -0.502 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.540      ;
; -0.502 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.540      ;
; -0.502 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.540      ;
; -0.484 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.516      ;
; -0.473 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.511      ;
; -0.473 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.511      ;
; -0.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.506      ;
; -0.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.506      ;
; -0.463 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.482      ;
; -0.452 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.477      ;
; -0.452 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.477      ;
; -0.452 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.477      ;
; -0.452 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.477      ;
; -0.451 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.476      ;
; -0.451 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.476      ;
; -0.451 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.476      ;
; -0.448 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.474      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.466      ;
; -0.431 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.463      ;
; -0.426 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.458      ;
; -0.426 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.458      ;
; -0.426 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.458      ;
; -0.426 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.458      ;
; -0.424 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.462      ;
; -0.424 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.462      ;
; -0.419 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.457      ;
; -0.419 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.457      ;
; -0.414 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.446      ;
; -0.414 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.446      ;
; -0.414 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.446      ;
; -0.407 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.445      ;
; -0.407 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.445      ;
; -0.405 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.013      ; 1.450      ;
; -0.394 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.432      ;
; -0.394 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.432      ;
; -0.394 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.432      ;
; -0.394 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.432      ;
; -0.393 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.418      ;
; -0.393 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.418      ;
; -0.393 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.418      ;
; -0.393 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.418      ;
; -0.392 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.417      ;
; -0.392 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.417      ;
; -0.392 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.417      ;
; -0.389 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.427      ;
; -0.389 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.427      ;
; -0.389 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.427      ;
; -0.389 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.427      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.421      ;
; -0.388 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.413      ;
; -0.388 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.413      ;
; -0.388 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.413      ;
; -0.388 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.413      ;
; -0.387 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.412      ;
; -0.387 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.412      ;
; -0.387 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.412      ;
; -0.381 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.413      ;
; -0.377 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.415      ;
; -0.377 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.415      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.288 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 1.038      ;
; -0.286 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[4]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 1.036      ;
; -0.286 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 1.036      ;
; -0.242 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[14] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.211      ; 0.985      ;
; -0.241 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.211      ; 0.984      ;
; -0.241 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[5]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.211      ; 0.984      ;
; -0.159 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 0.909      ;
; -0.155 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 0.905      ;
; -0.154 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 0.904      ;
; -0.154 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 0.904      ;
; -0.150 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.218      ; 0.900      ;
; -0.149 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.897      ;
; -0.148 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[10] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.896      ;
; -0.147 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[15] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.895      ;
; -0.147 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.895      ;
; -0.143 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[8]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.891      ;
; -0.141 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[5]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.211      ; 0.884      ;
; -0.140 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[14] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.211      ; 0.883      ;
; -0.139 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[0]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.887      ;
; -0.124 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[11] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.214      ; 0.870      ;
; -0.124 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[12] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.214      ; 0.870      ;
; -0.089 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[4]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.214      ; 0.835      ;
; -0.047 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[2]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.215      ; 0.794      ;
; -0.043 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[8]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.215      ; 0.790      ;
; -0.042 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[12] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.215      ; 0.789      ;
; -0.042 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[2]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.215      ; 0.789      ;
; -0.041 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[1]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.215      ; 0.788      ;
; -0.027 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.056      ;
; -0.022 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.058      ;
; -0.021 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.057      ;
; -0.020 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.054      ;
; -0.019 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.053      ;
; -0.018 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[15] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.766      ;
; -0.018 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[1]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.766      ;
; -0.018 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[0]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.766      ;
; -0.017 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[10] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.216      ; 0.765      ;
; -0.015 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.044      ;
; -0.015 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.049      ;
; -0.014 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.048      ;
; -0.012 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.041      ;
; -0.012 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.041      ;
; -0.011 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.040      ;
; -0.010 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.046      ;
; -0.009 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.038      ;
; -0.007 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.041      ;
; -0.007 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.041      ;
; -0.006 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.040      ;
; -0.005 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.041      ;
; -0.004 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.040      ;
; -0.004 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.040      ;
; -0.002 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.036      ;
; 0.001  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.033      ;
; 0.001  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.033      ;
; 0.003  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.026      ;
; 0.004  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.025      ;
; 0.005  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.024      ;
; 0.006  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.023      ;
; 0.008  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.028      ;
; 0.010  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 1.024      ;
; 0.012  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.024      ;
; 0.034  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.002      ;
; 0.035  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 0.994      ;
; 0.039  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 0.990      ;
; 0.042  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 0.987      ;
; 0.066  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.970      ;
; 0.067  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.969      ;
; 0.069  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 0.960      ;
; 0.070  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 0.959      ;
; 0.071  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[11] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.215      ; 0.676      ;
; 0.075  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.958      ;
; 0.082  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.950      ;
; 0.087  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.949      ;
; 0.090  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.943      ;
; 0.091  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.943      ;
; 0.092  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.940      ;
; 0.093  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.939      ;
; 0.094  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.939      ;
; 0.096  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.938      ;
; 0.097  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.936      ;
; 0.098  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.936      ;
; 0.098  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.936      ;
; 0.098  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.934      ;
; 0.099  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.934      ;
; 0.099  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.933      ;
; 0.099  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.934      ;
; 0.101  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.933      ;
; 0.101  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.935      ;
; 0.105  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.931      ;
; 0.105  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.931      ;
; 0.106  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.930      ;
; 0.106  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.928      ;
; 0.107  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.929      ;
; 0.107  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.926      ;
; 0.108  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.926      ;
; 0.110  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.922      ;
; 0.111  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.923      ;
; 0.112  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.922      ;
; 0.113  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.002      ; 0.921      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.170 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.019      ; 0.367      ;
; -0.170 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.019      ; 0.367      ;
; -0.170 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.019      ; 0.367      ;
; -0.170 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.019      ; 0.367      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.208 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.379      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.226 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.361      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.287 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.300      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.327 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.260      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.490 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.520 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.068      ;
; 54.538 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.050      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.019      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.989      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.618 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.969      ;
; 54.639 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.949      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.713 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.874      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.715 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.872      ;
; 54.753 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.007      ; 0.841      ;
; 54.757 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.007      ; 0.837      ;
; 54.802 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.786      ;
; 54.846 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.007     ; 0.734      ;
; 54.847 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.007     ; 0.733      ;
; 54.880 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.708      ;
; 54.930 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.658      ;
; 54.960 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.007      ; 0.634      ;
; 54.963 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.007      ; 0.631      ;
; 54.982 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.606      ;
; 54.993 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.595      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.576 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.650      ; 0.367      ;
; -1.076 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.650      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.367  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.437  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.442  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.447  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 0.600      ;
; 0.448  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.505  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.540  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.542  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.004      ; 0.698      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.561  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.565  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.575  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.577  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.004      ; 0.733      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.581  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.583  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.735      ;
; 0.584  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.588  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.739      ;
; 0.588  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.234 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.881      ; 0.940      ;
; -1.122 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.881      ; 1.052      ;
; -1.121 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.881      ; 1.053      ;
; -1.119 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.056      ;
; -1.118 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.057      ;
; -1.118 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.057      ;
; -1.118 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.057      ;
; -1.116 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.881      ; 1.058      ;
; -1.094 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.881      ; 1.080      ;
; -1.093 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.881      ; 1.081      ;
; -1.074 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.880      ; 1.099      ;
; -1.024 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.151      ;
; -1.020 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.155      ;
; -1.016 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.159      ;
; -1.015 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.160      ;
; -1.014 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.161      ;
; -1.013 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.164      ;
; -1.012 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.880      ; 1.161      ;
; -1.012 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.880      ; 1.161      ;
; -1.009 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.168      ;
; -1.009 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.168      ;
; -0.996 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.877      ; 1.174      ;
; -0.995 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.877      ; 1.175      ;
; -0.989 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.882      ; 1.186      ;
; -0.981 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.196      ;
; -0.977 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.200      ;
; -0.922 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.877      ; 1.248      ;
; -0.922 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.877      ; 1.248      ;
; -0.921 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.877      ; 1.249      ;
; -0.850 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.327      ;
; -0.850 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.327      ;
; -0.848 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.884      ; 1.329      ;
; -0.734 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.881      ; 0.940      ;
; -0.622 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.881      ; 1.052      ;
; -0.621 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.881      ; 1.053      ;
; -0.619 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.056      ;
; -0.618 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.057      ;
; -0.618 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.057      ;
; -0.618 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.057      ;
; -0.616 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.881      ; 1.058      ;
; -0.594 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.881      ; 1.080      ;
; -0.593 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.881      ; 1.081      ;
; -0.574 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.880      ; 1.099      ;
; -0.524 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.151      ;
; -0.520 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.155      ;
; -0.516 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.159      ;
; -0.515 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.160      ;
; -0.514 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.161      ;
; -0.513 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.164      ;
; -0.512 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.880      ; 1.161      ;
; -0.512 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.880      ; 1.161      ;
; -0.509 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.168      ;
; -0.509 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.168      ;
; -0.496 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.877      ; 1.174      ;
; -0.495 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.877      ; 1.175      ;
; -0.489 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.882      ; 1.186      ;
; -0.481 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.196      ;
; -0.477 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.200      ;
; -0.422 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.877      ; 1.248      ;
; -0.422 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.877      ; 1.248      ;
; -0.421 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.877      ; 1.249      ;
; -0.350 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.327      ;
; -0.350 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.327      ;
; -0.348 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.884      ; 1.329      ;
; 0.215  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[0]  ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[1]  ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[2]  ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[3]  ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[4]  ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[5]  ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[6]  ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[7]  ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[8]  ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[9]  ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[10] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[11] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[12] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[13] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[14] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[15] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[5]  ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[6]  ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[7]  ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[4]  ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[10] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[9]  ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[11] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[8]  ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[14] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[13] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[15] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[12] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[1]  ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[2]  ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[3]  ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[0]  ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.055 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.367      ;
; 0.055 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.367      ;
; 0.055 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.367      ;
; 0.055 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.357 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.426 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.578      ;
; 0.442 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.595      ;
; 0.453 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.606      ;
; 0.472 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 0.631      ;
; 0.475 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 0.634      ;
; 0.495 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.649      ;
; 0.505 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.658      ;
; 0.506 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.517 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.530 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.540 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.693      ;
; 0.552 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.708      ;
; 0.563 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.719      ;
; 0.575 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.587 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.733      ;
; 0.589 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.734      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.610 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.622 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.774      ;
; 0.633 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.786      ;
; 0.635 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.637 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.789      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.670 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.824      ;
; 0.678 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 0.837      ;
; 0.682 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 0.841      ;
; 0.707 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.859      ;
; 0.716 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.868      ;
; 0.720 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.720 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.720 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.720 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.720 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.720 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.720 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.739 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.764 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.916      ;
; 0.796 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.949      ;
; 0.801 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.953      ;
; 0.817 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.969      ;
; 0.836 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.989      ;
; 0.867 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.867 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.897 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.050      ;
; 0.915 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.068      ;
; 0.945 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.945 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.945 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.945 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.945 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.945 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.245 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.402      ;
; 0.265 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.349 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.501      ;
; 0.353 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.505      ;
; 0.377 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.382 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.409 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.567      ;
; 0.411 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.565      ;
; 0.417 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.569      ;
; 0.420 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.572      ;
; 0.423 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.575      ;
; 0.425 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.583      ;
; 0.448 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.615      ;
; 0.458 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.610      ;
; 0.465 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.617      ;
; 0.466 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.619      ;
; 0.483 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.635      ;
; 0.484 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.636      ;
; 0.494 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.655      ;
; 0.504 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.516 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.522 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.674      ;
; 0.524 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.677      ;
; 0.528 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.686      ;
; 0.530 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.695      ;
; 0.538 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.703      ;
; 0.538 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.705      ;
; 0.547 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.705      ;
; 0.551 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.718      ;
; 0.553 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.700      ;
; 0.557 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.714      ;
; 0.569 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.714      ;
; 0.576 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.728      ;
; 0.579 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.586 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.739      ;
; 0.592 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.747      ;
; 0.597 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 0.743      ;
; 0.605 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.763      ;
; 0.605 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.611 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.759      ;
; 0.619 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.768      ;
; 0.624 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.769      ;
; 0.632 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.777      ;
; 0.632 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.790      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                              ;
+-------+--------------------------------+-------------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node           ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------+-------------------------+------------------------+--------------+------------+------------+
; 0.215 ; S.BLANK                        ; S.BLANK           ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mixcontrol                     ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; S.SWITCHADDRESS                ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; audio_converter:u5|AUD_inL[5]  ; audioL[5]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.390      ;
; 0.245 ; audio_converter:u5|AUD_inL[13] ; audioL[13]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.390      ;
; 0.246 ; audio_converter:u5|AUD_inL[6]  ; audioL[6]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.391      ;
; 0.246 ; audio_converter:u5|AUD_inL[10] ; audioL[10]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.391      ;
; 0.246 ; audio_converter:u5|AUD_inL[9]  ; audioL[9]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.391      ;
; 0.246 ; audio_converter:u5|AUD_inL[1]  ; audioL[1]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.391      ;
; 0.246 ; audio_converter:u5|AUD_inL[3]  ; audioL[3]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.391      ;
; 0.247 ; audio_converter:u5|AUD_inL[7]  ; audioL[7]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.392      ;
; 0.247 ; audio_converter:u5|AUD_inL[4]  ; audioL[4]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.392      ;
; 0.247 ; audio_converter:u5|AUD_inL[0]  ; audioL[0]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.392      ;
; 0.250 ; audio_converter:u5|AUD_inL[14] ; audioL[14]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.395      ;
; 0.255 ; audio_converter:u5|AUD_inL[15] ; audioL[15]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.007     ; 0.400      ;
; 0.317 ; S.SAVESAMPLE                   ; S.COUNTUP         ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.469      ;
; 0.327 ; audio_converter:u5|AUD_inL[12] ; audioL[12]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.010     ; 0.469      ;
; 0.332 ; audio_converter:u5|AUD_inL[8]  ; audioL[8]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.010     ; 0.474      ;
; 0.334 ; audio_converter:u5|AUD_inL[2]  ; audioL[2]         ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.006     ; 0.480      ;
; 0.359 ; SEL_Addr1[9]                   ; SEL_Addr1[9]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; SEL_Addr1[10]                  ; SEL_Addr1[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; SEL_Addr1[0]                   ; SEL_Addr1[0]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SEL_Addr2[10]                  ; SEL_Addr2[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; S.GETSAMPLE                    ; S.SWITCHADDRESS   ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; SEL_Addr2[2]                   ; SEL_Addr2[2]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SEL_Addr2[4]                   ; SEL_Addr2[4]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SEL_Addr2[9]                   ; SEL_Addr2[9]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; SEL_Addr1[8]                   ; SEL_Addr1[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; SEL_Addr1[17]                  ; SEL_Addr1[17]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; SEL_Addr1[2]                   ; SEL_Addr1[2]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SEL_Addr1[6]                   ; SEL_Addr1[6]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SEL_Addr1[7]                   ; SEL_Addr1[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; SEL_Addr1[4]                   ; SEL_Addr1[4]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; SEL_Addr2[8]                   ; SEL_Addr2[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; SEL_Addr2[6]                   ; SEL_Addr2[6]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SEL_Addr2[7]                   ; SEL_Addr2[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SEL_Addr2[11]                  ; SEL_Addr2[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; SEL_Addr2[13]                  ; SEL_Addr2[13]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; SEL_Addr2[16]                  ; SEL_Addr2[16]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; SEL_Addr1[11]                  ; SEL_Addr1[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; SEL_Addr2[17]                  ; SEL_Addr2[17]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; SEL_Addr1[13]                  ; SEL_Addr1[13]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; S.MIXSAMPLE1                   ; sampletemp[16]    ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; SEL_Addr2[14]                  ; SEL_Addr2[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; SEL_Addr1[16]                  ; SEL_Addr1[16]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; SEL_Addr2[12]                  ; SEL_Addr2[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; S.MIXINIT                      ; S.GETSAMPLE       ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; SEL_Addr2[15]                  ; SEL_Addr2[15]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; SEL_Addr2[1]                   ; SEL_Addr2[1]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; SEL_Addr1[12]                  ; SEL_Addr1[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; S.BLANK                        ; S.MIXINIT         ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; SEL_Addr2[0]                   ; SEL_Addr2[0]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; S.MIXINIT                      ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; SEL_Addr1[3]                   ; SEL_Addr1[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; SEL_Addr1[14]                  ; SEL_Addr1[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; SEL_Addr2[3]                   ; SEL_Addr2[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; SEL_Addr1[1]                   ; SEL_Addr1[1]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; SEL_Addr1[15]                  ; SEL_Addr1[15]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; SEL_Addr2[5]                   ; SEL_Addr2[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; SEL_Addr1[5]                   ; SEL_Addr1[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.536      ;
; 0.399 ; sampletemp[16]                 ; S.ADDSAMPLES      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; sampletemp[16]                 ; S.SUBTRACTSAMPLES ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.551      ;
; 0.401 ; sampletemp[16]                 ; S.MIXSAMPLE2      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.553      ;
; 0.405 ; sampletemp[16]                 ; S.MIXSAMPLE1      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.557      ;
; 0.435 ; S.SUBTRACTSAMPLES              ; S.MIXSAMPLE1      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.587      ;
; 0.436 ; S.SUBTRACTSAMPLES              ; S.MIXSAMPLE2      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.588      ;
; 0.453 ; sampletemp[9]                  ; sampletemp[8]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.605      ;
; 0.461 ; audio_converter:u5|AUD_inL[11] ; audioL[11]        ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.010     ; 0.603      ;
; 0.477 ; S.COUNTUP                      ; write             ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; S.ADDSAMPLES                   ; S.MIXSAMPLE1      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.630      ;
; 0.479 ; S.ADDSAMPLES                   ; S.MIXSAMPLE2      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.631      ;
; 0.480 ; S.COUNTUP                      ; mixcontrol        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.632      ;
; 0.492 ; sampletemp[12]                 ; mem_in[12]        ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.002      ; 0.646      ;
; 0.494 ; S.MIXSAMPLE2                   ; sampletemp[16]    ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; SEL_Addr1[9]                   ; SEL_Addr1[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; SEL_Addr1[10]                  ; SEL_Addr1[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; SEL_Addr2[10]                  ; SEL_Addr2[11]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; SEL_Addr2[9]                   ; SEL_Addr2[10]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; SEL_Addr2[2]                   ; SEL_Addr2[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; SEL_Addr2[4]                   ; SEL_Addr2[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; SEL_Addr1[7]                   ; SEL_Addr1[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; SEL_Addr1[6]                   ; SEL_Addr1[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; SEL_Addr1[2]                   ; SEL_Addr1[3]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; SEL_Addr1[4]                   ; SEL_Addr1[5]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; SEL_Addr2[7]                   ; SEL_Addr2[8]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; SEL_Addr2[6]                   ; SEL_Addr2[7]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; SEL_Addr2[11]                  ; SEL_Addr2[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; SEL_Addr2[13]                  ; SEL_Addr2[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.660      ;
; 0.513 ; SEL_Addr1[11]                  ; SEL_Addr1[12]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; SEL_Addr1[13]                  ; SEL_Addr1[14]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; SEL_Addr2[14]                  ; SEL_Addr2[15]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; SEL_Addr2[12]                  ; SEL_Addr2[13]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; SEL_Addr2[15]                  ; SEL_Addr2[16]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; SEL_Addr2[1]                   ; SEL_Addr2[2]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; SEL_Addr1[12]                  ; SEL_Addr1[13]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; SEL_Addr2[3]                   ; SEL_Addr2[4]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; SEL_Addr1[3]                   ; SEL_Addr1[4]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; SEL_Addr1[14]                  ; SEL_Addr1[15]     ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; SEL_Addr1[1]                   ; SEL_Addr1[2]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; SEL_Addr2[5]                   ; SEL_Addr2[6]      ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.675      ;
+-------+--------------------------------+-------------------+-------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.588 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.654     ; 0.971      ;
; -2.588 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.654     ; 0.971      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.541 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.648     ; 0.930      ;
; -2.442 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.832      ;
; -2.442 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.832      ;
; -2.442 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.832      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                   ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.010 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.214      ; 0.736      ;
; 0.010 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.214      ; 0.736      ;
; 0.010 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.214      ; 0.736      ;
; 0.010 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.214      ; 0.736      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.870 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.214      ; 0.736      ;
; 0.870 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.214      ; 0.736      ;
; 0.870 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.214      ; 0.736      ;
; 0.870 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.214      ; 0.736      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.327 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.832      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.426 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.648     ; 0.930      ;
; 2.473 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.654     ; 0.971      ;
; 2.473 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.654     ; 0.971      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.ADDSAMPLES      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.ADDSAMPLES      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.BLANK           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.BLANK           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.COUNTUP         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.COUNTUP         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.GETSAMPLE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.GETSAMPLE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXINIT         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXINIT         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.MIXSAMPLE2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.SAVESAMPLE      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.SAVESAMPLE      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.SUBTRACTSAMPLES ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.SUBTRACTSAMPLES ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; S.SWITCHADDRESS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; S.SWITCHADDRESS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr1[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; SEL_Addr2[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audioL[12]        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[4]|clk              ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.454 ; 2.454 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.082 ; 3.082 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.082 ; 3.082 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; 3.777 ; 3.777 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; 3.485 ; 3.485 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; 3.457 ; 3.457 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; 3.398 ; 3.398 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; 3.777 ; 3.777 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; 3.412 ; 3.412 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; 3.369 ; 3.369 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; 3.589 ; 3.589 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; 3.165 ; 3.165 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; 3.169 ; 3.169 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; 3.298 ; 3.298 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; 3.250 ; 3.250 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; 3.205 ; 3.205 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; 3.139 ; 3.139 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; 3.016 ; 3.016 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; 2.944 ; 2.944 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; 2.917 ; 2.917 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; 2.921 ; 2.921 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]      ; audio_clock:u4|LRCK_1X         ; 2.124 ; 2.124 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; 2.921 ; 2.921 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; rst          ; audio_clock:u4|LRCK_1X         ; 0.808 ; 0.808 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; 2.341 ; 2.341 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; 1.676 ; 1.676 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; 2.205 ; 2.205 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; 2.045 ; 2.045 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; 2.131 ; 2.131 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; 2.341 ; 2.341 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; 2.091 ; 2.091 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; 1.846 ; 1.846 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; 2.218 ; 2.218 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; 2.130 ; 2.130 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; 2.193 ; 2.193 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; 2.097 ; 2.097 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; 2.189 ; 2.189 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; 2.051 ; 2.051 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; 2.083 ; 2.083 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; 2.126 ; 2.126 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; 2.137 ; 2.137 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; 2.316 ; 2.316 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; 2.316 ; 2.316 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCDAT   ; audio_clock:u4|oAUD_BCK        ; 2.477 ; 2.477 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.057 ; -2.057 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.596 ; -2.596 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.596 ; -2.596 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; -1.561 ; -1.561 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; -1.561 ; -1.561 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; -1.948 ; -1.948 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; -1.638 ; -1.638 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; -2.224 ; -2.224 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; -1.923 ; -1.923 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; -1.950 ; -1.950 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; -1.725 ; -1.725 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; -1.883 ; -1.883 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; -1.876 ; -1.876 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; -2.082 ; -2.082 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; -1.881 ; -1.881 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; -2.083 ; -2.083 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; -1.912 ; -1.912 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; -1.981 ; -1.981 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; -1.911 ; -1.911 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; -2.053 ; -2.053 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; -1.863 ; -1.863 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]      ; audio_clock:u4|LRCK_1X         ; -1.961 ; -1.961 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; -1.863 ; -1.863 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; rst          ; audio_clock:u4|LRCK_1X         ; 0.076  ; 0.076  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; -1.556 ; -1.556 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; -1.556 ; -1.556 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; -2.085 ; -2.085 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; -1.925 ; -1.925 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; -2.011 ; -2.011 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; -2.221 ; -2.221 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; -1.971 ; -1.971 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; -1.726 ; -1.726 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; -2.098 ; -2.098 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; -2.010 ; -2.010 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; -2.073 ; -2.073 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; -1.977 ; -1.977 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; -2.069 ; -2.069 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; -1.931 ; -1.931 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; -1.963 ; -1.963 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; -2.006 ; -2.006 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; -2.017 ; -2.017 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; -1.792 ; -1.792 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; -1.792 ; -1.792 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCDAT   ; audio_clock:u4|oAUD_BCK        ; -1.946 ; -1.946 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.519 ; 5.519 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.904 ; 4.904 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.295 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.635 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 6.788 ; 6.788 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.635 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_ADDR[*]   ; audio_clock:u4|LRCK_1X         ; 4.958 ; 4.958 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[0]  ; audio_clock:u4|LRCK_1X         ; 4.958 ; 4.958 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[1]  ; audio_clock:u4|LRCK_1X         ; 4.928 ; 4.928 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[2]  ; audio_clock:u4|LRCK_1X         ; 4.942 ; 4.942 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[3]  ; audio_clock:u4|LRCK_1X         ; 4.943 ; 4.943 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[4]  ; audio_clock:u4|LRCK_1X         ; 4.946 ; 4.946 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[5]  ; audio_clock:u4|LRCK_1X         ; 4.940 ; 4.940 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[6]  ; audio_clock:u4|LRCK_1X         ; 4.761 ; 4.761 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[7]  ; audio_clock:u4|LRCK_1X         ; 4.857 ; 4.857 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[8]  ; audio_clock:u4|LRCK_1X         ; 4.729 ; 4.729 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[9]  ; audio_clock:u4|LRCK_1X         ; 4.654 ; 4.654 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[10] ; audio_clock:u4|LRCK_1X         ; 4.573 ; 4.573 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[11] ; audio_clock:u4|LRCK_1X         ; 4.580 ; 4.580 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[12] ; audio_clock:u4|LRCK_1X         ; 4.644 ; 4.644 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[13] ; audio_clock:u4|LRCK_1X         ; 4.690 ; 4.690 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[14] ; audio_clock:u4|LRCK_1X         ; 4.562 ; 4.562 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[15] ; audio_clock:u4|LRCK_1X         ; 4.636 ; 4.636 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[16] ; audio_clock:u4|LRCK_1X         ; 4.756 ; 4.756 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[17] ; audio_clock:u4|LRCK_1X         ; 4.676 ; 4.676 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]     ; audio_clock:u4|LRCK_1X         ; 4.338 ; 4.338 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]    ; audio_clock:u4|LRCK_1X         ; 3.915 ; 3.915 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]    ; audio_clock:u4|LRCK_1X         ; 4.021 ; 4.021 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]    ; audio_clock:u4|LRCK_1X         ; 4.033 ; 4.033 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]    ; audio_clock:u4|LRCK_1X         ; 4.095 ; 4.095 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]    ; audio_clock:u4|LRCK_1X         ; 4.002 ; 4.002 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]    ; audio_clock:u4|LRCK_1X         ; 4.338 ; 4.338 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]    ; audio_clock:u4|LRCK_1X         ; 4.110 ; 4.110 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]    ; audio_clock:u4|LRCK_1X         ; 4.176 ; 4.176 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]    ; audio_clock:u4|LRCK_1X         ; 4.150 ; 4.150 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]    ; audio_clock:u4|LRCK_1X         ; 4.226 ; 4.226 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10]   ; audio_clock:u4|LRCK_1X         ; 4.153 ; 4.153 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11]   ; audio_clock:u4|LRCK_1X         ; 4.152 ; 4.152 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12]   ; audio_clock:u4|LRCK_1X         ; 4.275 ; 4.275 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13]   ; audio_clock:u4|LRCK_1X         ; 4.289 ; 4.289 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14]   ; audio_clock:u4|LRCK_1X         ; 4.315 ; 4.315 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15]   ; audio_clock:u4|LRCK_1X         ; 4.227 ; 4.227 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_WE_N      ; audio_clock:u4|LRCK_1X         ; 4.328 ; 4.328 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.635 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 6.877 ; 6.877 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.635 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.449 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.449 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 7.346 ; 7.346 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.873 ; 3.295 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.904 ; 4.904 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.295 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.635 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.468 ; 3.468 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.635 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_ADDR[*]   ; audio_clock:u4|LRCK_1X         ; 4.042 ; 4.042 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[0]  ; audio_clock:u4|LRCK_1X         ; 4.216 ; 4.216 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[1]  ; audio_clock:u4|LRCK_1X         ; 4.230 ; 4.230 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[2]  ; audio_clock:u4|LRCK_1X         ; 4.158 ; 4.158 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[3]  ; audio_clock:u4|LRCK_1X         ; 4.276 ; 4.276 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[4]  ; audio_clock:u4|LRCK_1X         ; 4.161 ; 4.161 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[5]  ; audio_clock:u4|LRCK_1X         ; 4.216 ; 4.216 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[6]  ; audio_clock:u4|LRCK_1X         ; 4.198 ; 4.198 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[7]  ; audio_clock:u4|LRCK_1X         ; 4.077 ; 4.077 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[8]  ; audio_clock:u4|LRCK_1X         ; 4.233 ; 4.233 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[9]  ; audio_clock:u4|LRCK_1X         ; 4.042 ; 4.042 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[10] ; audio_clock:u4|LRCK_1X         ; 4.151 ; 4.151 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[11] ; audio_clock:u4|LRCK_1X         ; 4.175 ; 4.175 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[12] ; audio_clock:u4|LRCK_1X         ; 4.148 ; 4.148 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[13] ; audio_clock:u4|LRCK_1X         ; 4.134 ; 4.134 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[14] ; audio_clock:u4|LRCK_1X         ; 4.183 ; 4.183 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[15] ; audio_clock:u4|LRCK_1X         ; 4.171 ; 4.171 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[16] ; audio_clock:u4|LRCK_1X         ; 4.199 ; 4.199 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[17] ; audio_clock:u4|LRCK_1X         ; 4.291 ; 4.291 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]     ; audio_clock:u4|LRCK_1X         ; 3.915 ; 3.915 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]    ; audio_clock:u4|LRCK_1X         ; 3.915 ; 3.915 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]    ; audio_clock:u4|LRCK_1X         ; 4.021 ; 4.021 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]    ; audio_clock:u4|LRCK_1X         ; 4.033 ; 4.033 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]    ; audio_clock:u4|LRCK_1X         ; 4.095 ; 4.095 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]    ; audio_clock:u4|LRCK_1X         ; 4.002 ; 4.002 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]    ; audio_clock:u4|LRCK_1X         ; 4.338 ; 4.338 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]    ; audio_clock:u4|LRCK_1X         ; 4.110 ; 4.110 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]    ; audio_clock:u4|LRCK_1X         ; 4.176 ; 4.176 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]    ; audio_clock:u4|LRCK_1X         ; 4.150 ; 4.150 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]    ; audio_clock:u4|LRCK_1X         ; 4.226 ; 4.226 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10]   ; audio_clock:u4|LRCK_1X         ; 4.153 ; 4.153 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11]   ; audio_clock:u4|LRCK_1X         ; 4.152 ; 4.152 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12]   ; audio_clock:u4|LRCK_1X         ; 4.275 ; 4.275 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13]   ; audio_clock:u4|LRCK_1X         ; 4.289 ; 4.289 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14]   ; audio_clock:u4|LRCK_1X         ; 4.315 ; 4.315 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15]   ; audio_clock:u4|LRCK_1X         ; 4.227 ; 4.227 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_WE_N      ; audio_clock:u4|LRCK_1X         ; 4.328 ; 4.328 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.635 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.468 ; 3.468 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.635 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.449 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.449 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 5.555 ; 5.555 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; SW[14]     ; SRAM_ADDR[0]  ; 6.444 ;       ;       ; 6.444 ;
; SW[14]     ; SRAM_ADDR[1]  ; 6.318 ;       ;       ; 6.318 ;
; SW[14]     ; SRAM_ADDR[2]  ; 6.544 ;       ;       ; 6.544 ;
; SW[14]     ; SRAM_ADDR[3]  ; 6.545 ;       ;       ; 6.545 ;
; SW[14]     ; SRAM_ADDR[4]  ; 6.548 ;       ;       ; 6.548 ;
; SW[14]     ; SRAM_ADDR[5]  ; 6.428 ;       ;       ; 6.428 ;
; SW[14]     ; SRAM_ADDR[6]  ; 6.219 ;       ;       ; 6.219 ;
; SW[14]     ; SRAM_ADDR[7]  ; 6.459 ;       ;       ; 6.459 ;
; SW[14]     ; SRAM_ADDR[8]  ; 6.188 ;       ;       ; 6.188 ;
; SW[14]     ; SRAM_ADDR[9]  ; 6.104 ;       ;       ; 6.104 ;
; SW[14]     ; SRAM_ADDR[10] ; 6.059 ;       ;       ; 6.059 ;
; SW[14]     ; SRAM_ADDR[11] ; 6.065 ;       ;       ; 6.065 ;
; SW[14]     ; SRAM_ADDR[12] ; 6.054 ;       ;       ; 6.054 ;
; SW[14]     ; SRAM_ADDR[13] ; 6.098 ;       ;       ; 6.098 ;
; SW[14]     ; SRAM_ADDR[14] ; 6.027 ;       ;       ; 6.027 ;
; SW[14]     ; SRAM_ADDR[15] ; 6.065 ;       ;       ; 6.065 ;
; SW[14]     ; SRAM_ADDR[16] ; 6.164 ;       ;       ; 6.164 ;
; SW[14]     ; SRAM_ADDR[17] ; 6.264 ;       ;       ; 6.264 ;
; SW[15]     ; SRAM_ADDR[0]  ; 6.364 ; 6.413 ; 6.413 ; 6.364 ;
; SW[15]     ; SRAM_ADDR[1]  ; 6.334 ; 6.287 ; 6.287 ; 6.334 ;
; SW[15]     ; SRAM_ADDR[2]  ; 6.340 ; 6.513 ; 6.513 ; 6.340 ;
; SW[15]     ; SRAM_ADDR[3]  ; 6.214 ; 6.514 ; 6.514 ; 6.214 ;
; SW[15]     ; SRAM_ADDR[4]  ; 6.344 ; 6.517 ; 6.517 ; 6.344 ;
; SW[15]     ; SRAM_ADDR[5]  ; 6.346 ; 6.397 ; 6.397 ; 6.346 ;
; SW[15]     ; SRAM_ADDR[6]  ; 6.167 ; 6.188 ; 6.188 ; 6.167 ;
; SW[15]     ; SRAM_ADDR[7]  ; 6.166 ; 6.428 ; 6.428 ; 6.166 ;
; SW[15]     ; SRAM_ADDR[8]  ; 6.135 ; 6.157 ; 6.157 ; 6.135 ;
; SW[15]     ; SRAM_ADDR[9]  ; 6.060 ; 6.073 ; 6.073 ; 6.060 ;
; SW[15]     ; SRAM_ADDR[10] ; 5.979 ; 6.028 ; 6.028 ; 5.979 ;
; SW[15]     ; SRAM_ADDR[11] ; 5.986 ; 6.034 ; 6.034 ; 5.986 ;
; SW[15]     ; SRAM_ADDR[12] ; 6.050 ; 6.023 ; 6.023 ; 6.050 ;
; SW[15]     ; SRAM_ADDR[13] ; 6.096 ; 6.067 ; 6.067 ; 6.096 ;
; SW[15]     ; SRAM_ADDR[14] ; 5.968 ; 5.996 ; 5.996 ; 5.968 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.042 ; 6.034 ; 6.034 ; 6.042 ;
; SW[15]     ; SRAM_ADDR[16] ; 6.162 ; 6.133 ; 6.133 ; 6.162 ;
; SW[15]     ; SRAM_ADDR[17] ; 6.082 ; 6.233 ; 6.233 ; 6.082 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; SW[14]     ; SRAM_ADDR[0]  ; 6.444 ;       ;       ; 6.444 ;
; SW[14]     ; SRAM_ADDR[1]  ; 6.318 ;       ;       ; 6.318 ;
; SW[14]     ; SRAM_ADDR[2]  ; 6.544 ;       ;       ; 6.544 ;
; SW[14]     ; SRAM_ADDR[3]  ; 6.545 ;       ;       ; 6.545 ;
; SW[14]     ; SRAM_ADDR[4]  ; 6.548 ;       ;       ; 6.548 ;
; SW[14]     ; SRAM_ADDR[5]  ; 6.428 ;       ;       ; 6.428 ;
; SW[14]     ; SRAM_ADDR[6]  ; 6.219 ;       ;       ; 6.219 ;
; SW[14]     ; SRAM_ADDR[7]  ; 6.459 ;       ;       ; 6.459 ;
; SW[14]     ; SRAM_ADDR[8]  ; 6.188 ;       ;       ; 6.188 ;
; SW[14]     ; SRAM_ADDR[9]  ; 6.104 ;       ;       ; 6.104 ;
; SW[14]     ; SRAM_ADDR[10] ; 6.059 ;       ;       ; 6.059 ;
; SW[14]     ; SRAM_ADDR[11] ; 6.065 ;       ;       ; 6.065 ;
; SW[14]     ; SRAM_ADDR[12] ; 6.054 ;       ;       ; 6.054 ;
; SW[14]     ; SRAM_ADDR[13] ; 6.098 ;       ;       ; 6.098 ;
; SW[14]     ; SRAM_ADDR[14] ; 6.027 ;       ;       ; 6.027 ;
; SW[14]     ; SRAM_ADDR[15] ; 6.065 ;       ;       ; 6.065 ;
; SW[14]     ; SRAM_ADDR[16] ; 6.164 ;       ;       ; 6.164 ;
; SW[14]     ; SRAM_ADDR[17] ; 6.264 ;       ;       ; 6.264 ;
; SW[15]     ; SRAM_ADDR[0]  ; 6.364 ; 6.413 ; 6.413 ; 6.364 ;
; SW[15]     ; SRAM_ADDR[1]  ; 6.334 ; 6.287 ; 6.287 ; 6.334 ;
; SW[15]     ; SRAM_ADDR[2]  ; 6.340 ; 6.513 ; 6.513 ; 6.340 ;
; SW[15]     ; SRAM_ADDR[3]  ; 6.214 ; 6.514 ; 6.514 ; 6.214 ;
; SW[15]     ; SRAM_ADDR[4]  ; 6.344 ; 6.517 ; 6.517 ; 6.344 ;
; SW[15]     ; SRAM_ADDR[5]  ; 6.346 ; 6.397 ; 6.397 ; 6.346 ;
; SW[15]     ; SRAM_ADDR[6]  ; 6.167 ; 6.188 ; 6.188 ; 6.167 ;
; SW[15]     ; SRAM_ADDR[7]  ; 6.166 ; 6.428 ; 6.428 ; 6.166 ;
; SW[15]     ; SRAM_ADDR[8]  ; 6.135 ; 6.157 ; 6.157 ; 6.135 ;
; SW[15]     ; SRAM_ADDR[9]  ; 6.060 ; 6.073 ; 6.073 ; 6.060 ;
; SW[15]     ; SRAM_ADDR[10] ; 5.979 ; 6.028 ; 6.028 ; 5.979 ;
; SW[15]     ; SRAM_ADDR[11] ; 5.986 ; 6.034 ; 6.034 ; 5.986 ;
; SW[15]     ; SRAM_ADDR[12] ; 6.050 ; 6.023 ; 6.023 ; 6.050 ;
; SW[15]     ; SRAM_ADDR[13] ; 6.096 ; 6.067 ; 6.067 ; 6.096 ;
; SW[15]     ; SRAM_ADDR[14] ; 5.968 ; 5.996 ; 5.996 ; 5.968 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.042 ; 6.034 ; 6.034 ; 6.042 ;
; SW[15]     ; SRAM_ADDR[16] ; 6.162 ; 6.133 ; 6.133 ; 6.162 ;
; SW[15]     ; SRAM_ADDR[17] ; 6.082 ; 6.233 ; 6.233 ; 6.082 ;
+------------+---------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 3.942 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 3.942 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 3.952 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 4.058 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 4.038 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 4.047 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 4.047 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 4.047 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 4.141 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 4.191 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 4.191 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 4.198 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 4.198 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 4.188 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 4.188 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 4.280 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 4.284 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 3.942 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 3.942 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 3.952 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 4.058 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 4.038 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 4.047 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 4.047 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 4.047 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 4.141 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 4.191 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 4.191 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 4.198 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 4.198 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 4.188 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 4.188 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 4.280 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 4.284 ;      ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 3.942     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 3.942     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 3.952     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 4.058     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 4.038     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 4.047     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 4.047     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 4.047     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 4.141     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 4.191     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 4.191     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 4.198     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 4.198     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 4.188     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 4.188     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 4.280     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 4.284     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X ; 3.942     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X ; 3.942     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X ; 3.952     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X ; 4.058     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X ; 4.038     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X ; 4.047     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X ; 4.047     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X ; 4.047     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X ; 4.141     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X ; 4.191     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X ; 4.191     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X ; 4.198     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X ; 4.198     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X ; 4.188     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X ; 4.188     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X ; 4.280     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X ; 4.284     ;           ; Rise       ; audio_clock:u4|LRCK_1X ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -4.260   ; -2.533  ; -4.213   ; 0.870   ; -1.380              ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.825   ; -2.533  ; N/A      ; N/A     ; -1.380              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.634   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|LRCK_1X         ; -4.260   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|oAUD_BCK        ; -1.254   ; -1.662  ; -0.272   ; 0.870   ; -0.500              ;
;  p1|altpll_component|pll|clk[1] ; -0.170   ; -0.116  ; -4.213   ; 2.327   ; 26.777              ;
; Design-wide TNS                 ; -461.207 ; -41.629 ; -58.45   ; 0.0     ; -244.38             ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -83.869  ; -2.533  ; N/A      ; N/A     ; -39.380             ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -103.474 ; 0.000   ; N/A      ; N/A     ; -56.000             ;
;  audio_clock:u4|LRCK_1X         ; -237.984 ; 0.000   ; N/A      ; N/A     ; -113.000            ;
;  audio_clock:u4|oAUD_BCK        ; -35.662  ; -38.864 ; -1.088   ; 0.000   ; -36.000             ;
;  p1|altpll_component|pll|clk[1] ; -0.340   ; -0.232  ; -57.362  ; 0.000   ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.510 ; 4.510 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.644 ; 5.644 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.644 ; 5.644 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; 7.686 ; 7.686 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; 7.120 ; 7.120 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; 7.055 ; 7.055 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; 6.932 ; 6.932 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; 7.686 ; 7.686 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; 6.953 ; 6.953 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; 6.881 ; 6.881 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; 7.435 ; 7.435 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; 6.491 ; 6.491 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; 6.441 ; 6.441 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; 6.714 ; 6.714 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; 6.532 ; 6.532 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; 6.529 ; 6.529 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; 6.377 ; 6.377 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; 6.019 ; 6.019 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; 5.881 ; 5.881 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; 5.864 ; 5.864 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; 5.498 ; 5.498 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]      ; audio_clock:u4|LRCK_1X         ; 3.873 ; 3.873 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; 5.498 ; 5.498 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; rst          ; audio_clock:u4|LRCK_1X         ; 2.137 ; 2.137 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; 4.472 ; 4.472 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; 3.038 ; 3.038 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; 4.141 ; 4.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; 3.836 ; 3.836 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; 4.055 ; 4.055 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; 4.472 ; 4.472 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; 3.951 ; 3.951 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; 3.446 ; 3.446 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; 4.221 ; 4.221 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; 3.978 ; 3.978 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; 4.083 ; 4.083 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; 3.920 ; 3.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; 4.059 ; 4.059 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; 3.784 ; 3.784 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; 3.827 ; 3.827 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; 3.966 ; 3.966 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; 3.998 ; 3.998 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; 4.304 ; 4.304 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; 4.304 ; 4.304 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCDAT   ; audio_clock:u4|oAUD_BCK        ; 4.478 ; 4.478 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.057 ; -2.057 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.596 ; -2.596 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.596 ; -2.596 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; -1.561 ; -1.561 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; -1.561 ; -1.561 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; -1.948 ; -1.948 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; -1.638 ; -1.638 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; -2.224 ; -2.224 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; -1.923 ; -1.923 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; -1.950 ; -1.950 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; -1.725 ; -1.725 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; -1.883 ; -1.883 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; -1.876 ; -1.876 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; -2.082 ; -2.082 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; -1.881 ; -1.881 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; -2.083 ; -2.083 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; -1.912 ; -1.912 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; -1.981 ; -1.981 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; -1.911 ; -1.911 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; -2.053 ; -2.053 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; -1.863 ; -1.863 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]      ; audio_clock:u4|LRCK_1X         ; -1.961 ; -1.961 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; -1.863 ; -1.863 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; rst          ; audio_clock:u4|LRCK_1X         ; 0.076  ; 0.076  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]   ; audio_clock:u4|LRCK_1X         ; -1.556 ; -1.556 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]  ; audio_clock:u4|LRCK_1X         ; -1.556 ; -1.556 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]  ; audio_clock:u4|LRCK_1X         ; -2.085 ; -2.085 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]  ; audio_clock:u4|LRCK_1X         ; -1.925 ; -1.925 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]  ; audio_clock:u4|LRCK_1X         ; -2.011 ; -2.011 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]  ; audio_clock:u4|LRCK_1X         ; -2.221 ; -2.221 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]  ; audio_clock:u4|LRCK_1X         ; -1.971 ; -1.971 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]  ; audio_clock:u4|LRCK_1X         ; -1.726 ; -1.726 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]  ; audio_clock:u4|LRCK_1X         ; -2.098 ; -2.098 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]  ; audio_clock:u4|LRCK_1X         ; -2.010 ; -2.010 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]  ; audio_clock:u4|LRCK_1X         ; -2.073 ; -2.073 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10] ; audio_clock:u4|LRCK_1X         ; -1.977 ; -1.977 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11] ; audio_clock:u4|LRCK_1X         ; -2.069 ; -2.069 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12] ; audio_clock:u4|LRCK_1X         ; -1.931 ; -1.931 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13] ; audio_clock:u4|LRCK_1X         ; -1.963 ; -1.963 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14] ; audio_clock:u4|LRCK_1X         ; -2.006 ; -2.006 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15] ; audio_clock:u4|LRCK_1X         ; -2.017 ; -2.017 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; SW[*]        ; audio_clock:u4|LRCK_1X         ; -1.792 ; -1.792 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]      ; audio_clock:u4|LRCK_1X         ; -1.792 ; -1.792 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCDAT   ; audio_clock:u4|oAUD_BCK        ; -1.946 ; -1.946 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.601 ; 10.601 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.153  ; 9.153  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.509  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 4.835  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.272 ; 13.272 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 4.835  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_ADDR[*]   ; audio_clock:u4|LRCK_1X         ; 9.314  ; 9.314  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[0]  ; audio_clock:u4|LRCK_1X         ; 9.314  ; 9.314  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[1]  ; audio_clock:u4|LRCK_1X         ; 9.228  ; 9.228  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[2]  ; audio_clock:u4|LRCK_1X         ; 9.295  ; 9.295  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[3]  ; audio_clock:u4|LRCK_1X         ; 9.297  ; 9.297  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[4]  ; audio_clock:u4|LRCK_1X         ; 9.299  ; 9.299  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[5]  ; audio_clock:u4|LRCK_1X         ; 9.301  ; 9.301  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[6]  ; audio_clock:u4|LRCK_1X         ; 8.867  ; 8.867  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[7]  ; audio_clock:u4|LRCK_1X         ; 9.131  ; 9.131  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[8]  ; audio_clock:u4|LRCK_1X         ; 8.835  ; 8.835  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[9]  ; audio_clock:u4|LRCK_1X         ; 8.699  ; 8.699  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[10] ; audio_clock:u4|LRCK_1X         ; 8.524  ; 8.524  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[11] ; audio_clock:u4|LRCK_1X         ; 8.530  ; 8.530  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[12] ; audio_clock:u4|LRCK_1X         ; 8.680  ; 8.680  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[13] ; audio_clock:u4|LRCK_1X         ; 8.724  ; 8.724  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[14] ; audio_clock:u4|LRCK_1X         ; 8.523  ; 8.523  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[15] ; audio_clock:u4|LRCK_1X         ; 8.692  ; 8.692  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[16] ; audio_clock:u4|LRCK_1X         ; 8.910  ; 8.910  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[17] ; audio_clock:u4|LRCK_1X         ; 8.759  ; 8.759  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]     ; audio_clock:u4|LRCK_1X         ; 7.910  ; 7.910  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]    ; audio_clock:u4|LRCK_1X         ; 6.942  ; 6.942  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]    ; audio_clock:u4|LRCK_1X         ; 7.167  ; 7.167  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]    ; audio_clock:u4|LRCK_1X         ; 7.190  ; 7.190  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]    ; audio_clock:u4|LRCK_1X         ; 7.371  ; 7.371  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]    ; audio_clock:u4|LRCK_1X         ; 7.157  ; 7.157  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]    ; audio_clock:u4|LRCK_1X         ; 7.910  ; 7.910  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]    ; audio_clock:u4|LRCK_1X         ; 7.397  ; 7.397  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]    ; audio_clock:u4|LRCK_1X         ; 7.571  ; 7.571  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]    ; audio_clock:u4|LRCK_1X         ; 7.435  ; 7.435  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]    ; audio_clock:u4|LRCK_1X         ; 7.615  ; 7.615  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10]   ; audio_clock:u4|LRCK_1X         ; 7.440  ; 7.440  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11]   ; audio_clock:u4|LRCK_1X         ; 7.439  ; 7.439  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12]   ; audio_clock:u4|LRCK_1X         ; 7.668  ; 7.668  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13]   ; audio_clock:u4|LRCK_1X         ; 7.793  ; 7.793  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14]   ; audio_clock:u4|LRCK_1X         ; 7.850  ; 7.850  ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15]   ; audio_clock:u4|LRCK_1X         ; 7.636  ; 7.636  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_WE_N      ; audio_clock:u4|LRCK_1X         ; 7.855  ; 7.855  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 4.835  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.442 ; 13.442 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 4.835  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.395  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.395  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 14.480 ; 14.480 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.873 ; 3.295 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.904 ; 4.904 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.295 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.635 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.468 ; 3.468 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.635 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_ADDR[*]   ; audio_clock:u4|LRCK_1X         ; 4.042 ; 4.042 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[0]  ; audio_clock:u4|LRCK_1X         ; 4.216 ; 4.216 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[1]  ; audio_clock:u4|LRCK_1X         ; 4.230 ; 4.230 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[2]  ; audio_clock:u4|LRCK_1X         ; 4.158 ; 4.158 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[3]  ; audio_clock:u4|LRCK_1X         ; 4.276 ; 4.276 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[4]  ; audio_clock:u4|LRCK_1X         ; 4.161 ; 4.161 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[5]  ; audio_clock:u4|LRCK_1X         ; 4.216 ; 4.216 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[6]  ; audio_clock:u4|LRCK_1X         ; 4.198 ; 4.198 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[7]  ; audio_clock:u4|LRCK_1X         ; 4.077 ; 4.077 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[8]  ; audio_clock:u4|LRCK_1X         ; 4.233 ; 4.233 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[9]  ; audio_clock:u4|LRCK_1X         ; 4.042 ; 4.042 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[10] ; audio_clock:u4|LRCK_1X         ; 4.151 ; 4.151 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[11] ; audio_clock:u4|LRCK_1X         ; 4.175 ; 4.175 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[12] ; audio_clock:u4|LRCK_1X         ; 4.148 ; 4.148 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[13] ; audio_clock:u4|LRCK_1X         ; 4.134 ; 4.134 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[14] ; audio_clock:u4|LRCK_1X         ; 4.183 ; 4.183 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[15] ; audio_clock:u4|LRCK_1X         ; 4.171 ; 4.171 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[16] ; audio_clock:u4|LRCK_1X         ; 4.199 ; 4.199 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_ADDR[17] ; audio_clock:u4|LRCK_1X         ; 4.291 ; 4.291 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_DQ[*]     ; audio_clock:u4|LRCK_1X         ; 3.915 ; 3.915 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[0]    ; audio_clock:u4|LRCK_1X         ; 3.915 ; 3.915 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[1]    ; audio_clock:u4|LRCK_1X         ; 4.021 ; 4.021 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[2]    ; audio_clock:u4|LRCK_1X         ; 4.033 ; 4.033 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[3]    ; audio_clock:u4|LRCK_1X         ; 4.095 ; 4.095 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[4]    ; audio_clock:u4|LRCK_1X         ; 4.002 ; 4.002 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[5]    ; audio_clock:u4|LRCK_1X         ; 4.338 ; 4.338 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[6]    ; audio_clock:u4|LRCK_1X         ; 4.110 ; 4.110 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[7]    ; audio_clock:u4|LRCK_1X         ; 4.176 ; 4.176 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[8]    ; audio_clock:u4|LRCK_1X         ; 4.150 ; 4.150 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[9]    ; audio_clock:u4|LRCK_1X         ; 4.226 ; 4.226 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[10]   ; audio_clock:u4|LRCK_1X         ; 4.153 ; 4.153 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[11]   ; audio_clock:u4|LRCK_1X         ; 4.152 ; 4.152 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[12]   ; audio_clock:u4|LRCK_1X         ; 4.275 ; 4.275 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[13]   ; audio_clock:u4|LRCK_1X         ; 4.289 ; 4.289 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[14]   ; audio_clock:u4|LRCK_1X         ; 4.315 ; 4.315 ; Rise       ; audio_clock:u4|LRCK_1X         ;
;  SRAM_DQ[15]   ; audio_clock:u4|LRCK_1X         ; 4.227 ; 4.227 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; SRAM_WE_N      ; audio_clock:u4|LRCK_1X         ; 4.328 ; 4.328 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.635 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 3.468 ; 3.468 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.635 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.449 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.449 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 5.555 ; 5.555 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; SW[14]     ; SRAM_ADDR[0]  ; 11.816 ;        ;        ; 11.816 ;
; SW[14]     ; SRAM_ADDR[1]  ; 11.567 ;        ;        ; 11.567 ;
; SW[14]     ; SRAM_ADDR[2]  ; 12.067 ;        ;        ; 12.067 ;
; SW[14]     ; SRAM_ADDR[3]  ; 12.069 ;        ;        ; 12.069 ;
; SW[14]     ; SRAM_ADDR[4]  ; 12.071 ;        ;        ; 12.071 ;
; SW[14]     ; SRAM_ADDR[5]  ; 11.802 ;        ;        ; 11.802 ;
; SW[14]     ; SRAM_ADDR[6]  ; 11.349 ;        ;        ; 11.349 ;
; SW[14]     ; SRAM_ADDR[7]  ; 11.903 ;        ;        ; 11.903 ;
; SW[14]     ; SRAM_ADDR[8]  ; 11.315 ;        ;        ; 11.315 ;
; SW[14]     ; SRAM_ADDR[9]  ; 11.144 ;        ;        ; 11.144 ;
; SW[14]     ; SRAM_ADDR[10] ; 11.026 ;        ;        ; 11.026 ;
; SW[14]     ; SRAM_ADDR[11] ; 11.031 ;        ;        ; 11.031 ;
; SW[14]     ; SRAM_ADDR[12] ; 11.021 ;        ;        ; 11.021 ;
; SW[14]     ; SRAM_ADDR[13] ; 11.066 ;        ;        ; 11.066 ;
; SW[14]     ; SRAM_ADDR[14] ; 11.002 ;        ;        ; 11.002 ;
; SW[14]     ; SRAM_ADDR[15] ; 11.101 ;        ;        ; 11.101 ;
; SW[14]     ; SRAM_ADDR[16] ; 11.253 ;        ;        ; 11.253 ;
; SW[14]     ; SRAM_ADDR[17] ; 11.521 ;        ;        ; 11.521 ;
; SW[15]     ; SRAM_ADDR[0]  ; 11.715 ; 11.763 ; 11.763 ; 11.715 ;
; SW[15]     ; SRAM_ADDR[1]  ; 11.629 ; 11.514 ; 11.514 ; 11.629 ;
; SW[15]     ; SRAM_ADDR[2]  ; 11.693 ; 12.014 ; 12.014 ; 11.693 ;
; SW[15]     ; SRAM_ADDR[3]  ; 11.391 ; 12.016 ; 12.016 ; 11.391 ;
; SW[15]     ; SRAM_ADDR[4]  ; 11.697 ; 12.018 ; 12.018 ; 11.697 ;
; SW[15]     ; SRAM_ADDR[5]  ; 11.702 ; 11.749 ; 11.749 ; 11.702 ;
; SW[15]     ; SRAM_ADDR[6]  ; 11.268 ; 11.296 ; 11.296 ; 11.268 ;
; SW[15]     ; SRAM_ADDR[7]  ; 11.268 ; 11.850 ; 11.850 ; 11.268 ;
; SW[15]     ; SRAM_ADDR[8]  ; 11.236 ; 11.262 ; 11.262 ; 11.236 ;
; SW[15]     ; SRAM_ADDR[9]  ; 11.100 ; 11.091 ; 11.091 ; 11.100 ;
; SW[15]     ; SRAM_ADDR[10] ; 10.925 ; 10.973 ; 10.973 ; 10.925 ;
; SW[15]     ; SRAM_ADDR[11] ; 10.931 ; 10.978 ; 10.978 ; 10.931 ;
; SW[15]     ; SRAM_ADDR[12] ; 11.081 ; 10.968 ; 10.968 ; 11.081 ;
; SW[15]     ; SRAM_ADDR[13] ; 11.125 ; 11.013 ; 11.013 ; 11.125 ;
; SW[15]     ; SRAM_ADDR[14] ; 10.924 ; 10.949 ; 10.949 ; 10.924 ;
; SW[15]     ; SRAM_ADDR[15] ; 11.093 ; 11.048 ; 11.048 ; 11.093 ;
; SW[15]     ; SRAM_ADDR[16] ; 11.311 ; 11.200 ; 11.200 ; 11.311 ;
; SW[15]     ; SRAM_ADDR[17] ; 11.160 ; 11.468 ; 11.468 ; 11.160 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; SW[14]     ; SRAM_ADDR[0]  ; 6.444 ;       ;       ; 6.444 ;
; SW[14]     ; SRAM_ADDR[1]  ; 6.318 ;       ;       ; 6.318 ;
; SW[14]     ; SRAM_ADDR[2]  ; 6.544 ;       ;       ; 6.544 ;
; SW[14]     ; SRAM_ADDR[3]  ; 6.545 ;       ;       ; 6.545 ;
; SW[14]     ; SRAM_ADDR[4]  ; 6.548 ;       ;       ; 6.548 ;
; SW[14]     ; SRAM_ADDR[5]  ; 6.428 ;       ;       ; 6.428 ;
; SW[14]     ; SRAM_ADDR[6]  ; 6.219 ;       ;       ; 6.219 ;
; SW[14]     ; SRAM_ADDR[7]  ; 6.459 ;       ;       ; 6.459 ;
; SW[14]     ; SRAM_ADDR[8]  ; 6.188 ;       ;       ; 6.188 ;
; SW[14]     ; SRAM_ADDR[9]  ; 6.104 ;       ;       ; 6.104 ;
; SW[14]     ; SRAM_ADDR[10] ; 6.059 ;       ;       ; 6.059 ;
; SW[14]     ; SRAM_ADDR[11] ; 6.065 ;       ;       ; 6.065 ;
; SW[14]     ; SRAM_ADDR[12] ; 6.054 ;       ;       ; 6.054 ;
; SW[14]     ; SRAM_ADDR[13] ; 6.098 ;       ;       ; 6.098 ;
; SW[14]     ; SRAM_ADDR[14] ; 6.027 ;       ;       ; 6.027 ;
; SW[14]     ; SRAM_ADDR[15] ; 6.065 ;       ;       ; 6.065 ;
; SW[14]     ; SRAM_ADDR[16] ; 6.164 ;       ;       ; 6.164 ;
; SW[14]     ; SRAM_ADDR[17] ; 6.264 ;       ;       ; 6.264 ;
; SW[15]     ; SRAM_ADDR[0]  ; 6.364 ; 6.413 ; 6.413 ; 6.364 ;
; SW[15]     ; SRAM_ADDR[1]  ; 6.334 ; 6.287 ; 6.287 ; 6.334 ;
; SW[15]     ; SRAM_ADDR[2]  ; 6.340 ; 6.513 ; 6.513 ; 6.340 ;
; SW[15]     ; SRAM_ADDR[3]  ; 6.214 ; 6.514 ; 6.514 ; 6.214 ;
; SW[15]     ; SRAM_ADDR[4]  ; 6.344 ; 6.517 ; 6.517 ; 6.344 ;
; SW[15]     ; SRAM_ADDR[5]  ; 6.346 ; 6.397 ; 6.397 ; 6.346 ;
; SW[15]     ; SRAM_ADDR[6]  ; 6.167 ; 6.188 ; 6.188 ; 6.167 ;
; SW[15]     ; SRAM_ADDR[7]  ; 6.166 ; 6.428 ; 6.428 ; 6.166 ;
; SW[15]     ; SRAM_ADDR[8]  ; 6.135 ; 6.157 ; 6.157 ; 6.135 ;
; SW[15]     ; SRAM_ADDR[9]  ; 6.060 ; 6.073 ; 6.073 ; 6.060 ;
; SW[15]     ; SRAM_ADDR[10] ; 5.979 ; 6.028 ; 6.028 ; 5.979 ;
; SW[15]     ; SRAM_ADDR[11] ; 5.986 ; 6.034 ; 6.034 ; 5.986 ;
; SW[15]     ; SRAM_ADDR[12] ; 6.050 ; 6.023 ; 6.023 ; 6.050 ;
; SW[15]     ; SRAM_ADDR[13] ; 6.096 ; 6.067 ; 6.067 ; 6.096 ;
; SW[15]     ; SRAM_ADDR[14] ; 5.968 ; 5.996 ; 5.996 ; 5.968 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.042 ; 6.034 ; 6.034 ; 6.042 ;
; SW[15]     ; SRAM_ADDR[16] ; 6.162 ; 6.133 ; 6.133 ; 6.162 ;
; SW[15]     ; SRAM_ADDR[17] ; 6.082 ; 6.233 ; 6.233 ; 6.082 ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|LRCK_1X         ; 3323     ; 0        ; 16       ; 0        ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 32       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 170      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 800      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|LRCK_1X         ; 3323     ; 0        ; 16       ; 0        ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 32       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 170      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 800      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 425   ; 425  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 191   ; 191  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 07 18:24:33 2013
Info: Command: quartus_sta AudioRecorder -c AudioRecorder
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AudioRecorder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|LRCK_1X audio_clock:u4|LRCK_1X
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|oAUD_BCK audio_clock:u4|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.260      -237.984 audio_clock:u4|LRCK_1X 
    Info (332119):    -2.825       -83.869 CLOCK_50 
    Info (332119):    -2.634      -103.474 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -1.254       -35.662 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.109        -0.218 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -2.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.533        -2.533 CLOCK_50 
    Info (332119):    -1.662       -38.864 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.116        -0.232 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -4.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.213       -57.362 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.272        -1.088 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.042         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     3.685         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500      -113.000 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -36.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.324       -59.737 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.815       -19.696 CLOCK_50 
    Info (332119):    -0.601       -20.469 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.288        -4.136 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.170        -0.340 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.576        -1.576 CLOCK_50 
    Info (332119):    -1.234       -32.722 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.055         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -2.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.588       -35.371 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.010         0.000 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 0.870
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.870         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     2.327         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500      -113.000 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -36.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 498 megabytes
    Info: Processing ended: Sat Dec 07 18:24:35 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


