<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.3.6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0xff"/>
      <a name="width" val="8"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#Soc" name="11">
    <tool name="Rv32im">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="Nios2">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocBus">
      <a name="SocBusIdentifier" val="0x00000189AB94683923c46e3a"/>
    </tool>
    <tool name="Socmem">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocPio">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocVga">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocJtagUart">
      <a name="SocBusSelection" val=""/>
    </tool>
  </lib>
  <main name="fsm_logic"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool lib="4" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1050,570)" name="Clock"/>
    <comp lib="0" loc="(1190,530)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(180,650)" name="Pin">
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(210,440)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="input_multiplier"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(230,580)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="input_mutiplicand"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(270,390)" name="Bit Extender">
      <a name="in_width" val="4"/>
      <a name="out_width" val="8"/>
      <a name="type" val="zero"/>
    </comp>
    <comp lib="0" loc="(270,440)" name="Bit Extender">
      <a name="in_width" val="4"/>
      <a name="out_width" val="8"/>
      <a name="type" val="zero"/>
    </comp>
    <comp lib="0" loc="(270,580)" name="Bit Extender">
      <a name="in_width" val="4"/>
      <a name="out_width" val="8"/>
      <a name="type" val="zero"/>
    </comp>
    <comp lib="0" loc="(620,390)" name="Bit Extender">
      <a name="out_width" val="4"/>
      <a name="type" val="zero"/>
    </comp>
    <comp lib="0" loc="(640,430)" name="Clock"/>
    <comp lib="0" loc="(640,600)" name="Clock"/>
    <comp lib="0" loc="(760,410)" name="Constant">
      <a name="width" val="2"/>
    </comp>
    <comp lib="0" loc="(760,600)" name="Constant">
      <a name="width" val="3"/>
    </comp>
    <comp lib="0" loc="(820,450)" name="Bit Extender">
      <a name="in_width" val="4"/>
      <a name="out_width" val="1"/>
      <a name="type" val="zero"/>
    </comp>
    <comp lib="0" loc="(940,360)" name="Probe"/>
    <comp lib="2" loc="(1020,530)" name="Multiplexer">
      <a name="enable" val="false"/>
      <a name="selloc" val="tr"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="3" loc="(820,400)" name="Shifter">
      <a name="shift" val="lr"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="3" loc="(820,590)" name="Shifter"/>
    <comp lib="3" loc="(940,550)" name="Adder"/>
    <comp lib="4" loc="(1060,500)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
      <a name="label" val="product"/>
    </comp>
    <comp lib="4" loc="(650,360)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="4" loc="(650,530)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
      <a name="label" val="multiplicand"/>
    </comp>
    <comp loc="(550,380)" name="fsm"/>
    <comp loc="(550,560)" name="fsm"/>
    <wire from="(1000,450)" to="(1000,510)"/>
    <wire from="(1020,530)" to="(1060,530)"/>
    <wire from="(1050,570)" to="(1060,570)"/>
    <wire from="(1090,590)" to="(1090,650)"/>
    <wire from="(1120,530)" to="(1170,530)"/>
    <wire from="(1170,500)" to="(1170,530)"/>
    <wire from="(1170,530)" to="(1190,530)"/>
    <wire from="(180,650)" to="(290,650)"/>
    <wire from="(210,360)" to="(210,390)"/>
    <wire from="(210,360)" to="(840,360)"/>
    <wire from="(210,390)" to="(230,390)"/>
    <wire from="(210,440)" to="(230,440)"/>
    <wire from="(270,390)" to="(280,390)"/>
    <wire from="(270,440)" to="(280,440)"/>
    <wire from="(270,580)" to="(330,580)"/>
    <wire from="(280,380)" to="(280,390)"/>
    <wire from="(280,380)" to="(330,380)"/>
    <wire from="(280,400)" to="(280,440)"/>
    <wire from="(280,400)" to="(330,400)"/>
    <wire from="(290,420)" to="(290,600)"/>
    <wire from="(290,420)" to="(330,420)"/>
    <wire from="(290,600)" to="(290,650)"/>
    <wire from="(290,600)" to="(330,600)"/>
    <wire from="(290,650)" to="(610,650)"/>
    <wire from="(330,540)" to="(330,560)"/>
    <wire from="(330,540)" to="(830,540)"/>
    <wire from="(550,380)" to="(570,380)"/>
    <wire from="(550,560)" to="(650,560)"/>
    <wire from="(570,380)" to="(570,390)"/>
    <wire from="(570,390)" to="(580,390)"/>
    <wire from="(610,460)" to="(610,650)"/>
    <wire from="(610,460)" to="(680,460)"/>
    <wire from="(610,650)" to="(680,650)"/>
    <wire from="(620,390)" to="(650,390)"/>
    <wire from="(640,430)" to="(650,430)"/>
    <wire from="(640,600)" to="(650,600)"/>
    <wire from="(680,450)" to="(680,460)"/>
    <wire from="(680,620)" to="(680,650)"/>
    <wire from="(680,650)" to="(1090,650)"/>
    <wire from="(710,390)" to="(730,390)"/>
    <wire from="(710,560)" to="(770,560)"/>
    <wire from="(730,390)" to="(730,450)"/>
    <wire from="(730,390)" to="(780,390)"/>
    <wire from="(730,450)" to="(780,450)"/>
    <wire from="(760,410)" to="(780,410)"/>
    <wire from="(760,600)" to="(780,600)"/>
    <wire from="(770,560)" to="(770,580)"/>
    <wire from="(770,560)" to="(900,560)"/>
    <wire from="(770,580)" to="(780,580)"/>
    <wire from="(820,400)" to="(840,400)"/>
    <wire from="(820,450)" to="(1000,450)"/>
    <wire from="(820,590)" to="(830,590)"/>
    <wire from="(830,540)" to="(830,590)"/>
    <wire from="(840,360)" to="(840,400)"/>
    <wire from="(840,360)" to="(940,360)"/>
    <wire from="(880,500)" to="(1170,500)"/>
    <wire from="(880,500)" to="(880,520)"/>
    <wire from="(880,520)" to="(880,540)"/>
    <wire from="(880,520)" to="(990,520)"/>
    <wire from="(880,540)" to="(900,540)"/>
    <wire from="(940,550)" to="(960,550)"/>
    <wire from="(960,540)" to="(960,550)"/>
    <wire from="(960,540)" to="(990,540)"/>
  </circuit>
  <circuit name="fsm">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="fsm"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(110,210)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="rest_bit"/>
    </comp>
    <comp lib="0" loc="(180,30)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="input1"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(180,70)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="input0"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(550,180)" name="Clock"/>
    <comp lib="0" loc="(580,60)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="output0"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="1" loc="(170,140)" name="NOT Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="2" loc="(550,60)" name="Multiplexer">
      <a name="enable" val="false"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="4" loc="(570,110)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
      <a name="width" val="1"/>
    </comp>
    <comp loc="(480,140)" name="fsm_logic"/>
    <wire from="(110,210)" to="(170,210)"/>
    <wire from="(170,140)" to="(260,140)"/>
    <wire from="(170,170)" to="(170,210)"/>
    <wire from="(170,210)" to="(600,210)"/>
    <wire from="(180,30)" to="(190,30)"/>
    <wire from="(180,50)" to="(180,70)"/>
    <wire from="(180,50)" to="(520,50)"/>
    <wire from="(190,30)" to="(190,70)"/>
    <wire from="(190,70)" to="(520,70)"/>
    <wire from="(200,160)" to="(200,240)"/>
    <wire from="(200,160)" to="(260,160)"/>
    <wire from="(200,240)" to="(640,240)"/>
    <wire from="(480,140)" to="(570,140)"/>
    <wire from="(480,160)" to="(530,160)"/>
    <wire from="(530,80)" to="(530,160)"/>
    <wire from="(550,180)" to="(570,180)"/>
    <wire from="(550,60)" to="(580,60)"/>
    <wire from="(600,200)" to="(600,210)"/>
    <wire from="(630,140)" to="(640,140)"/>
    <wire from="(640,140)" to="(640,240)"/>
  </circuit>
  <circuit name="fsm_logic">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="fsm_logic"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(150,390)" name="Pin">
      <a name="label" val="input_bit"/>
    </comp>
    <comp lib="0" loc="(150,450)" name="Pin">
      <a name="label" val="current_state"/>
    </comp>
    <comp lib="0" loc="(190,390)" name="Tunnel">
      <a name="label" val="input_bit"/>
    </comp>
    <comp lib="0" loc="(190,450)" name="Tunnel">
      <a name="label" val="current_state"/>
    </comp>
    <comp lib="0" loc="(550,400)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="input_bit"/>
    </comp>
    <comp lib="0" loc="(550,490)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="input_bit"/>
    </comp>
    <comp lib="0" loc="(590,530)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="current_state"/>
    </comp>
    <comp lib="0" loc="(750,400)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="next_state"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(800,510)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="output_bit"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(740,510)" name="AND Gate"/>
    <wire from="(150,390)" to="(190,390)"/>
    <wire from="(150,450)" to="(190,450)"/>
    <wire from="(550,400)" to="(750,400)"/>
    <wire from="(550,490)" to="(690,490)"/>
    <wire from="(590,530)" to="(690,530)"/>
    <wire from="(740,510)" to="(800,510)"/>
  </circuit>
</project>
