`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    17:21:11 11/10/2007 
// Design Name: 
// Module Name:    ANDGate 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module ORGate(A, B, C, D, result);

input A, B, C, D;
output reg result;


always @ (A, B)
	begin 
		result <= A | B | C | D;
	end
	
endmodule