Classic Timing Analyzer report for i2c
Thu Feb 03 17:22:11 2011
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Hold: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                      ;
+------------------------------+-----------+----------------------------------+----------------------------------+-------------------+------------------+------------+----------+--------------+
; Type                         ; Slack     ; Required Time                    ; Actual Time                      ; From              ; To               ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-----------+----------------------------------+----------------------------------+-------------------+------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A       ; None                             ; 8.181 ns                         ; sda               ; sda_buf          ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A       ; None                             ; 12.069 ns                        ; en[0]~reg0        ; seg_data[4]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A       ; None                             ; -4.210 ns                        ; data_in[0]        ; writeData_reg[0] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; 16.264 ns ; 45.00 MHz ( period = 22.222 ns ) ; 167.84 MHz ( period = 5.958 ns ) ; inner_state.third ; sda_buf          ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; 0.499 ns  ; 45.00 MHz ( period = 22.222 ns ) ; N/A                              ; en[0]~reg0        ; en[0]~reg0       ; clk        ; clk      ; 0            ;
; Total number of failed paths ;           ;                                  ;                                  ;                   ;                  ;            ;          ; 0            ;
+------------------------------+-----------+----------------------------------+----------------------------------+-------------------+------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; fmax Requirement                                                    ; 45 MHz             ;      ;    ;             ;
; Ignore Clock Settings                                               ; On                 ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; 45.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+----------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                 ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 16.264 ns                               ; 167.84 MHz ( period = 5.958 ns )                    ; inner_state.third    ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 5.691 ns                ;
; 16.417 ns                               ; 172.27 MHz ( period = 5.805 ns )                    ; cnt_delay[2]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.551 ns                ;
; 16.417 ns                               ; 172.27 MHz ( period = 5.805 ns )                    ; cnt_delay[2]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.551 ns                ;
; 16.422 ns                               ; 172.41 MHz ( period = 5.800 ns )                    ; cnt_delay[2]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.546 ns                ;
; 16.440 ns                               ; 172.95 MHz ( period = 5.782 ns )                    ; cnt_delay[3]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.528 ns                ;
; 16.440 ns                               ; 172.95 MHz ( period = 5.782 ns )                    ; cnt_delay[3]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.528 ns                ;
; 16.445 ns                               ; 173.10 MHz ( period = 5.777 ns )                    ; cnt_delay[3]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.523 ns                ;
; 16.453 ns                               ; 173.34 MHz ( period = 5.769 ns )                    ; inner_state.fifth    ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 5.502 ns                ;
; 16.516 ns                               ; 175.25 MHz ( period = 5.706 ns )                    ; phase3               ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 5.420 ns                ;
; 16.576 ns                               ; 177.12 MHz ( period = 5.646 ns )                    ; inner_state.ack      ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 5.360 ns                ;
; 16.578 ns                               ; 177.18 MHz ( period = 5.644 ns )                    ; inner_state.third    ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.976 ns                 ; 5.398 ns                ;
; 16.602 ns                               ; 177.94 MHz ( period = 5.620 ns )                    ; cnt_delay[4]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.366 ns                ;
; 16.602 ns                               ; 177.94 MHz ( period = 5.620 ns )                    ; cnt_delay[4]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.366 ns                ;
; 16.607 ns                               ; 178.09 MHz ( period = 5.615 ns )                    ; cnt_delay[4]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.361 ns                ;
; 16.629 ns                               ; 178.79 MHz ( period = 5.593 ns )                    ; inner_state.first    ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 5.326 ns                ;
; 16.639 ns                               ; 179.12 MHz ( period = 5.583 ns )                    ; inner_state.start    ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 5.297 ns                ;
; 16.697 ns                               ; 181.00 MHz ( period = 5.525 ns )                    ; cnt_delay[1]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.271 ns                ;
; 16.697 ns                               ; 181.00 MHz ( period = 5.525 ns )                    ; cnt_delay[1]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.271 ns                ;
; 16.702 ns                               ; 181.16 MHz ( period = 5.520 ns )                    ; cnt_delay[1]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.266 ns                ;
; 16.763 ns                               ; 183.18 MHz ( period = 5.459 ns )                    ; inner_state.eighth   ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 5.173 ns                ;
; 16.767 ns                               ; 183.32 MHz ( period = 5.455 ns )                    ; inner_state.fifth    ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.976 ns                 ; 5.209 ns                ;
; 16.775 ns                               ; 183.59 MHz ( period = 5.447 ns )                    ; inner_state.start    ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 5.182 ns                ;
; 16.775 ns                               ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[5]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.193 ns                ;
; 16.775 ns                               ; 183.59 MHz ( period = 5.447 ns )                    ; cnt_delay[5]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.193 ns                ;
; 16.780 ns                               ; 183.76 MHz ( period = 5.442 ns )                    ; cnt_delay[5]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.188 ns                ;
; 16.858 ns                               ; 186.43 MHz ( period = 5.364 ns )                    ; cnt_delay[0]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.110 ns                ;
; 16.858 ns                               ; 186.43 MHz ( period = 5.364 ns )                    ; cnt_delay[0]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.110 ns                ;
; 16.859 ns                               ; 186.46 MHz ( period = 5.363 ns )                    ; inner_state.sixth    ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 5.099 ns                ;
; 16.859 ns                               ; 186.46 MHz ( period = 5.363 ns )                    ; main_state.01        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 5.099 ns                ;
; 16.863 ns                               ; 186.60 MHz ( period = 5.359 ns )                    ; cnt_delay[0]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 5.105 ns                ;
; 16.865 ns                               ; 186.67 MHz ( period = 5.357 ns )                    ; main_state.01        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 5.093 ns                ;
; 16.865 ns                               ; 186.67 MHz ( period = 5.357 ns )                    ; main_state.01        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 5.093 ns                ;
; 16.870 ns                               ; 186.85 MHz ( period = 5.352 ns )                    ; writeData_reg[1]     ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 5.085 ns                ;
; 16.893 ns                               ; 187.65 MHz ( period = 5.329 ns )                    ; inner_state.stop     ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 5.043 ns                ;
; 16.928 ns                               ; 188.89 MHz ( period = 5.294 ns )                    ; cnt_delay[15]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 5.030 ns                ;
; 16.928 ns                               ; 188.89 MHz ( period = 5.294 ns )                    ; cnt_delay[15]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 5.030 ns                ;
; 16.933 ns                               ; 189.07 MHz ( period = 5.289 ns )                    ; cnt_delay[15]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 5.025 ns                ;
; 16.943 ns                               ; 189.43 MHz ( period = 5.279 ns )                    ; inner_state.first    ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.976 ns                 ; 5.033 ns                ;
; 16.954 ns                               ; 189.83 MHz ( period = 5.268 ns )                    ; link                 ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.937 ns                 ; 4.983 ns                ;
; 16.959 ns                               ; 190.01 MHz ( period = 5.263 ns )                    ; cnt_delay[17]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.999 ns                ;
; 16.959 ns                               ; 190.01 MHz ( period = 5.263 ns )                    ; cnt_delay[17]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.999 ns                ;
; 16.964 ns                               ; 190.19 MHz ( period = 5.258 ns )                    ; cnt_delay[17]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.994 ns                ;
; 16.965 ns                               ; 190.22 MHz ( period = 5.257 ns )                    ; inner_state.stop     ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 4.992 ns                ;
; 16.969 ns                               ; 190.37 MHz ( period = 5.253 ns )                    ; cnt_delay[7]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.999 ns                ;
; 16.969 ns                               ; 190.37 MHz ( period = 5.253 ns )                    ; cnt_delay[7]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.999 ns                ;
; 16.974 ns                               ; 190.55 MHz ( period = 5.248 ns )                    ; cnt_delay[7]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.994 ns                ;
; 16.977 ns                               ; 190.66 MHz ( period = 5.245 ns )                    ; cnt_delay[6]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.991 ns                ;
; 16.977 ns                               ; 190.66 MHz ( period = 5.245 ns )                    ; cnt_delay[6]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.991 ns                ;
; 16.982 ns                               ; 190.84 MHz ( period = 5.240 ns )                    ; cnt_delay[6]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.986 ns                ;
; 17.022 ns                               ; 192.31 MHz ( period = 5.200 ns )                    ; writeData_reg[0]     ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 4.933 ns                ;
; 17.036 ns                               ; 192.83 MHz ( period = 5.186 ns )                    ; inner_state.fourth   ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.922 ns                ;
; 17.040 ns                               ; 192.98 MHz ( period = 5.182 ns )                    ; phase1               ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.937 ns                 ; 4.897 ns                ;
; 17.057 ns                               ; 193.61 MHz ( period = 5.165 ns )                    ; cnt_delay[19]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.901 ns                ;
; 17.057 ns                               ; 193.61 MHz ( period = 5.165 ns )                    ; cnt_delay[19]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.901 ns                ;
; 17.062 ns                               ; 193.80 MHz ( period = 5.160 ns )                    ; cnt_delay[19]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.896 ns                ;
; 17.081 ns                               ; 194.51 MHz ( period = 5.141 ns )                    ; i2c_state.read_ini   ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.878 ns                ;
; 17.087 ns                               ; 194.74 MHz ( period = 5.135 ns )                    ; i2c_state.read_ini   ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.872 ns                ;
; 17.087 ns                               ; 194.74 MHz ( period = 5.135 ns )                    ; i2c_state.read_ini   ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.872 ns                ;
; 17.097 ns                               ; 195.12 MHz ( period = 5.125 ns )                    ; sda_buf              ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.861 ns                ;
; 17.113 ns                               ; 195.73 MHz ( period = 5.109 ns )                    ; cnt_delay[14]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.845 ns                ;
; 17.113 ns                               ; 195.73 MHz ( period = 5.109 ns )                    ; cnt_delay[14]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.845 ns                ;
; 17.118 ns                               ; 195.92 MHz ( period = 5.104 ns )                    ; cnt_delay[14]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.840 ns                ;
; 17.137 ns                               ; 196.66 MHz ( period = 5.085 ns )                    ; writeData_reg[2]     ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 4.818 ns                ;
; 17.150 ns                               ; 197.16 MHz ( period = 5.072 ns )                    ; phase1               ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.808 ns                ;
; 17.152 ns                               ; 197.24 MHz ( period = 5.070 ns )                    ; main_state.01        ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.926 ns                 ; 4.774 ns                ;
; 17.162 ns                               ; 197.63 MHz ( period = 5.060 ns )                    ; inner_state.seventh  ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 4.793 ns                ;
; 17.173 ns                               ; 198.06 MHz ( period = 5.049 ns )                    ; inner_state.sixth    ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.979 ns                 ; 4.806 ns                ;
; 17.189 ns                               ; 198.69 MHz ( period = 5.033 ns )                    ; cnt_delay[11]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.769 ns                ;
; 17.189 ns                               ; 198.69 MHz ( period = 5.033 ns )                    ; cnt_delay[11]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.769 ns                ;
; 17.194 ns                               ; 198.89 MHz ( period = 5.028 ns )                    ; cnt_delay[11]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.764 ns                ;
; 17.239 ns                               ; 200.68 MHz ( period = 4.983 ns )                    ; inner_state.start    ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.700 ns                ;
; 17.240 ns                               ; 200.72 MHz ( period = 4.982 ns )                    ; inner_state.start    ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.699 ns                ;
; 17.241 ns                               ; 200.76 MHz ( period = 4.981 ns )                    ; inner_state.start    ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.698 ns                ;
; 17.241 ns                               ; 200.76 MHz ( period = 4.981 ns )                    ; inner_state.start    ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.698 ns                ;
; 17.255 ns                               ; 201.33 MHz ( period = 4.967 ns )                    ; inner_state.start    ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.681 ns                ;
; 17.256 ns                               ; 201.37 MHz ( period = 4.966 ns )                    ; main_state.10        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.702 ns                ;
; 17.258 ns                               ; 201.45 MHz ( period = 4.964 ns )                    ; inner_state.start    ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.678 ns                ;
; 17.262 ns                               ; 201.61 MHz ( period = 4.960 ns )                    ; main_state.10        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.696 ns                ;
; 17.262 ns                               ; 201.61 MHz ( period = 4.960 ns )                    ; main_state.10        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.696 ns                ;
; 17.292 ns                               ; 202.84 MHz ( period = 4.930 ns )                    ; cnt_delay[16]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.666 ns                ;
; 17.292 ns                               ; 202.84 MHz ( period = 4.930 ns )                    ; cnt_delay[16]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.666 ns                ;
; 17.297 ns                               ; 203.05 MHz ( period = 4.925 ns )                    ; cnt_delay[16]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.661 ns                ;
; 17.309 ns                               ; 203.54 MHz ( period = 4.913 ns )                    ; cnt_delay[9]         ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.659 ns                ;
; 17.309 ns                               ; 203.54 MHz ( period = 4.913 ns )                    ; cnt_delay[9]         ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.659 ns                ;
; 17.314 ns                               ; 203.75 MHz ( period = 4.908 ns )                    ; cnt_delay[9]         ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.654 ns                ;
; 17.334 ns                               ; 204.58 MHz ( period = 4.888 ns )                    ; i2c_state.sendaddr   ; inner_state.first   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.596 ns                ;
; 17.340 ns                               ; 204.83 MHz ( period = 4.882 ns )                    ; inner_state.start    ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.618 ns                ;
; 17.343 ns                               ; 204.96 MHz ( period = 4.879 ns )                    ; i2c_state.write_data ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.593 ns                ;
; 17.346 ns                               ; 205.09 MHz ( period = 4.876 ns )                    ; i2c_state.read_ini   ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.584 ns                ;
; 17.347 ns                               ; 205.13 MHz ( period = 4.875 ns )                    ; i2c_state.read_ini   ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.583 ns                ;
; 17.348 ns                               ; 205.17 MHz ( period = 4.874 ns )                    ; i2c_state.read_ini   ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.582 ns                ;
; 17.348 ns                               ; 205.17 MHz ( period = 4.874 ns )                    ; i2c_state.read_ini   ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.582 ns                ;
; 17.350 ns                               ; 205.25 MHz ( period = 4.872 ns )                    ; inner_state.fourth   ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.979 ns                 ; 4.629 ns                ;
; 17.362 ns                               ; 205.76 MHz ( period = 4.860 ns )                    ; i2c_state.read_ini   ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.565 ns                ;
; 17.365 ns                               ; 205.89 MHz ( period = 4.857 ns )                    ; i2c_state.read_ini   ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.562 ns                ;
; 17.381 ns                               ; 206.57 MHz ( period = 4.841 ns )                    ; inner_state.ack      ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 4.576 ns                ;
; 17.400 ns                               ; 207.38 MHz ( period = 4.822 ns )                    ; inner_state.eighth   ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 4.557 ns                ;
; 17.402 ns                               ; 207.47 MHz ( period = 4.820 ns )                    ; phase0               ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.937 ns                 ; 4.535 ns                ;
; 17.411 ns                               ; 207.86 MHz ( period = 4.811 ns )                    ; i2c_state.read_data  ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.548 ns                ;
; 17.417 ns                               ; 208.12 MHz ( period = 4.805 ns )                    ; i2c_state.write_data ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.519 ns                ;
; 17.417 ns                               ; 208.12 MHz ( period = 4.805 ns )                    ; i2c_state.read_data  ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.542 ns                ;
; 17.417 ns                               ; 208.12 MHz ( period = 4.805 ns )                    ; i2c_state.read_data  ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.542 ns                ;
; 17.422 ns                               ; 208.33 MHz ( period = 4.800 ns )                    ; i2c_state.ini        ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.937 ns                 ; 4.515 ns                ;
; 17.429 ns                               ; 208.64 MHz ( period = 4.793 ns )                    ; inner_state.stop     ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.510 ns                ;
; 17.430 ns                               ; 208.68 MHz ( period = 4.792 ns )                    ; inner_state.stop     ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.509 ns                ;
; 17.431 ns                               ; 208.72 MHz ( period = 4.791 ns )                    ; inner_state.stop     ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.508 ns                ;
; 17.431 ns                               ; 208.72 MHz ( period = 4.791 ns )                    ; inner_state.stop     ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.508 ns                ;
; 17.445 ns                               ; 209.34 MHz ( period = 4.777 ns )                    ; inner_state.stop     ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.491 ns                ;
; 17.447 ns                               ; 209.42 MHz ( period = 4.775 ns )                    ; i2c_state.read_ini   ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.949 ns                 ; 4.502 ns                ;
; 17.448 ns                               ; 209.47 MHz ( period = 4.774 ns )                    ; inner_state.stop     ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.488 ns                ;
; 17.464 ns                               ; 210.17 MHz ( period = 4.758 ns )                    ; i2c_state.read_ini   ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.463 ns                ;
; 17.489 ns                               ; 211.28 MHz ( period = 4.733 ns )                    ; cnt_delay[18]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.469 ns                ;
; 17.489 ns                               ; 211.28 MHz ( period = 4.733 ns )                    ; cnt_delay[18]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.469 ns                ;
; 17.494 ns                               ; 211.51 MHz ( period = 4.728 ns )                    ; cnt_delay[18]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.464 ns                ;
; 17.495 ns                               ; 211.55 MHz ( period = 4.727 ns )                    ; i2c_state.sendaddr   ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.435 ns                ;
; 17.496 ns                               ; 211.60 MHz ( period = 4.726 ns )                    ; i2c_state.sendaddr   ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.434 ns                ;
; 17.496 ns                               ; 211.60 MHz ( period = 4.726 ns )                    ; i2c_state.ini        ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.937 ns                 ; 4.441 ns                ;
; 17.497 ns                               ; 211.64 MHz ( period = 4.725 ns )                    ; i2c_state.sendaddr   ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.433 ns                ;
; 17.497 ns                               ; 211.64 MHz ( period = 4.725 ns )                    ; i2c_state.sendaddr   ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.433 ns                ;
; 17.505 ns                               ; 212.00 MHz ( period = 4.717 ns )                    ; inner_state.second   ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.955 ns                 ; 4.450 ns                ;
; 17.511 ns                               ; 212.27 MHz ( period = 4.711 ns )                    ; i2c_state.sendaddr   ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.416 ns                ;
; 17.514 ns                               ; 212.40 MHz ( period = 4.708 ns )                    ; i2c_state.sendaddr   ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.413 ns                ;
; 17.530 ns                               ; 213.13 MHz ( period = 4.692 ns )                    ; inner_state.stop     ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.428 ns                ;
; 17.534 ns                               ; 213.31 MHz ( period = 4.688 ns )                    ; i2c_state.sendaddr   ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.425 ns                ;
; 17.540 ns                               ; 213.58 MHz ( period = 4.682 ns )                    ; i2c_state.sendaddr   ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.419 ns                ;
; 17.540 ns                               ; 213.58 MHz ( period = 4.682 ns )                    ; i2c_state.sendaddr   ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.419 ns                ;
; 17.559 ns                               ; 214.45 MHz ( period = 4.663 ns )                    ; cnt_delay[2]         ; cnt_delay[0]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.399 ns                ;
; 17.559 ns                               ; 214.45 MHz ( period = 4.663 ns )                    ; cnt_delay[2]         ; cnt_delay[8]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.399 ns                ;
; 17.567 ns                               ; 214.82 MHz ( period = 4.655 ns )                    ; i2c_state.write_data ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.401 ns                ;
; 17.572 ns                               ; 215.05 MHz ( period = 4.650 ns )                    ; i2c_state.read_data  ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.355 ns                ;
; 17.573 ns                               ; 215.10 MHz ( period = 4.649 ns )                    ; i2c_state.write_data ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.395 ns                ;
; 17.573 ns                               ; 215.10 MHz ( period = 4.649 ns )                    ; i2c_state.write_data ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.395 ns                ;
; 17.582 ns                               ; 215.52 MHz ( period = 4.640 ns )                    ; cnt_delay[3]         ; cnt_delay[0]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.376 ns                ;
; 17.582 ns                               ; 215.52 MHz ( period = 4.640 ns )                    ; cnt_delay[3]         ; cnt_delay[8]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.376 ns                ;
; 17.586 ns                               ; 215.70 MHz ( period = 4.636 ns )                    ; i2c_state.write_data ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.353 ns                ;
; 17.596 ns                               ; 216.17 MHz ( period = 4.626 ns )                    ; i2c_state.sendaddr   ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.949 ns                 ; 4.353 ns                ;
; 17.633 ns                               ; 217.91 MHz ( period = 4.589 ns )                    ; phase3               ; inner_state.first   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.306 ns                ;
; 17.637 ns                               ; 218.10 MHz ( period = 4.585 ns )                    ; i2c_state.write_data ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.302 ns                ;
; 17.637 ns                               ; 218.10 MHz ( period = 4.585 ns )                    ; i2c_state.ini        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.969 ns                 ; 4.332 ns                ;
; 17.643 ns                               ; 218.39 MHz ( period = 4.579 ns )                    ; i2c_state.ini        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.969 ns                 ; 4.326 ns                ;
; 17.643 ns                               ; 218.39 MHz ( period = 4.579 ns )                    ; i2c_state.ini        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.969 ns                 ; 4.326 ns                ;
; 17.644 ns                               ; 218.44 MHz ( period = 4.578 ns )                    ; cnt_delay[19]        ; cnt_delay[8]        ; clk        ; clk      ; 22.222 ns                   ; 21.948 ns                 ; 4.304 ns                ;
; 17.646 ns                               ; 218.53 MHz ( period = 4.576 ns )                    ; main_state.10        ; i2c_state.ini       ; clk        ; clk      ; 22.222 ns                   ; 21.947 ns                 ; 4.301 ns                ;
; 17.652 ns                               ; 218.82 MHz ( period = 4.570 ns )                    ; i2c_state.write_data ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.306 ns                ;
; 17.660 ns                               ; 219.20 MHz ( period = 4.562 ns )                    ; i2c_state.write_data ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.279 ns                ;
; 17.664 ns                               ; 219.39 MHz ( period = 4.558 ns )                    ; cnt_delay[2]         ; cnt_delay[13]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.304 ns                ;
; 17.665 ns                               ; 219.44 MHz ( period = 4.557 ns )                    ; i2c_state.ini        ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.940 ns                 ; 4.275 ns                ;
; 17.665 ns                               ; 219.44 MHz ( period = 4.557 ns )                    ; cnt_delay[2]         ; cnt_delay[19]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.303 ns                ;
; 17.676 ns                               ; 219.97 MHz ( period = 4.546 ns )                    ; i2c_state.sendaddr   ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.948 ns                 ; 4.272 ns                ;
; 17.679 ns                               ; 220.12 MHz ( period = 4.543 ns )                    ; phase3               ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 4.278 ns                ;
; 17.684 ns                               ; 220.36 MHz ( period = 4.538 ns )                    ; i2c_state.write_data ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.255 ns                ;
; 17.687 ns                               ; 220.51 MHz ( period = 4.535 ns )                    ; cnt_delay[3]         ; cnt_delay[13]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.281 ns                ;
; 17.688 ns                               ; 220.56 MHz ( period = 4.534 ns )                    ; i2c_state.ini        ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.270 ns                ;
; 17.688 ns                               ; 220.56 MHz ( period = 4.534 ns )                    ; cnt_delay[3]         ; cnt_delay[19]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.280 ns                ;
; 17.708 ns                               ; 221.53 MHz ( period = 4.514 ns )                    ; phase3               ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.231 ns                ;
; 17.709 ns                               ; 221.58 MHz ( period = 4.513 ns )                    ; phase3               ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.230 ns                ;
; 17.710 ns                               ; 221.63 MHz ( period = 4.512 ns )                    ; phase3               ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.229 ns                ;
; 17.710 ns                               ; 221.63 MHz ( period = 4.512 ns )                    ; phase3               ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.939 ns                 ; 4.229 ns                ;
; 17.716 ns                               ; 221.93 MHz ( period = 4.506 ns )                    ; i2c_state.ini        ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.940 ns                 ; 4.224 ns                ;
; 17.716 ns                               ; 221.93 MHz ( period = 4.506 ns )                    ; i2c_state.write_data ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.220 ns                ;
; 17.720 ns                               ; 222.12 MHz ( period = 4.502 ns )                    ; cnt_delay[13]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.238 ns                ;
; 17.720 ns                               ; 222.12 MHz ( period = 4.502 ns )                    ; cnt_delay[13]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.238 ns                ;
; 17.724 ns                               ; 222.32 MHz ( period = 4.498 ns )                    ; phase3               ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.212 ns                ;
; 17.725 ns                               ; 222.37 MHz ( period = 4.497 ns )                    ; cnt_delay[13]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.233 ns                ;
; 17.727 ns                               ; 222.47 MHz ( period = 4.495 ns )                    ; phase3               ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.936 ns                 ; 4.209 ns                ;
; 17.731 ns                               ; 222.67 MHz ( period = 4.491 ns )                    ; i2c_state.ini        ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.228 ns                ;
; 17.734 ns                               ; 222.82 MHz ( period = 4.488 ns )                    ; i2c_state.read_data  ; inner_state.third   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.196 ns                ;
; 17.735 ns                               ; 222.87 MHz ( period = 4.487 ns )                    ; i2c_state.read_data  ; inner_state.fifth   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.195 ns                ;
; 17.736 ns                               ; 222.92 MHz ( period = 4.486 ns )                    ; i2c_state.read_data  ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.194 ns                ;
; 17.736 ns                               ; 222.92 MHz ( period = 4.486 ns )                    ; i2c_state.read_data  ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.194 ns                ;
; 17.739 ns                               ; 223.06 MHz ( period = 4.483 ns )                    ; i2c_state.ini        ; inner_state.seventh ; clk        ; clk      ; 22.222 ns                   ; 21.940 ns                 ; 4.201 ns                ;
; 17.740 ns                               ; 223.11 MHz ( period = 4.482 ns )                    ; i2c_state.sendaddr   ; inner_state.ack     ; clk        ; clk      ; 22.222 ns                   ; 21.949 ns                 ; 4.209 ns                ;
; 17.741 ns                               ; 223.16 MHz ( period = 4.481 ns )                    ; i2c_state.write_data ; i2c_state.ini       ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 4.216 ns                ;
; 17.744 ns                               ; 223.31 MHz ( period = 4.478 ns )                    ; cnt_delay[4]         ; cnt_delay[0]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.214 ns                ;
; 17.744 ns                               ; 223.31 MHz ( period = 4.478 ns )                    ; cnt_delay[4]         ; cnt_delay[8]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.214 ns                ;
; 17.747 ns                               ; 223.46 MHz ( period = 4.475 ns )                    ; i2c_state.read_data  ; inner_state.first   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.183 ns                ;
; 17.750 ns                               ; 223.61 MHz ( period = 4.472 ns )                    ; i2c_state.read_data  ; inner_state.sixth   ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.177 ns                ;
; 17.751 ns                               ; 223.66 MHz ( period = 4.471 ns )                    ; link                 ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.207 ns                ;
; 17.753 ns                               ; 223.76 MHz ( period = 4.469 ns )                    ; i2c_state.read_data  ; inner_state.fourth  ; clk        ; clk      ; 22.222 ns                   ; 21.927 ns                 ; 4.174 ns                ;
; 17.761 ns                               ; 224.16 MHz ( period = 4.461 ns )                    ; inner_state.start    ; inner_state.ack     ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.197 ns                ;
; 17.763 ns                               ; 224.27 MHz ( period = 4.459 ns )                    ; i2c_state.ini        ; inner_state.second  ; clk        ; clk      ; 22.222 ns                   ; 21.940 ns                 ; 4.177 ns                ;
; 17.776 ns                               ; 224.92 MHz ( period = 4.446 ns )                    ; i2c_state.read_ini   ; link                ; clk        ; clk      ; 22.222 ns                   ; 21.948 ns                 ; 4.172 ns                ;
; 17.797 ns                               ; 225.99 MHz ( period = 4.425 ns )                    ; cnt_delay[0]         ; cnt_delay[18]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.171 ns                ;
; 17.799 ns                               ; 226.09 MHz ( period = 4.423 ns )                    ; inner_state.ack      ; i2c_state.ini       ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 4.158 ns                ;
; 17.806 ns                               ; 226.45 MHz ( period = 4.416 ns )                    ; i2c_state.ini        ; inner_state.ack     ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.153 ns                ;
; 17.809 ns                               ; 226.60 MHz ( period = 4.413 ns )                    ; phase3               ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.149 ns                ;
; 17.820 ns                               ; 227.17 MHz ( period = 4.402 ns )                    ; main_state.10        ; sda_buf             ; clk        ; clk      ; 22.222 ns                   ; 21.926 ns                 ; 4.106 ns                ;
; 17.828 ns                               ; 227.58 MHz ( period = 4.394 ns )                    ; cnt_scan[0]          ; en[0]~reg0          ; clk        ; clk      ; 22.222 ns                   ; 21.959 ns                 ; 4.131 ns                ;
; 17.835 ns                               ; 227.95 MHz ( period = 4.387 ns )                    ; i2c_state.read_data  ; inner_state.eighth  ; clk        ; clk      ; 22.222 ns                   ; 21.949 ns                 ; 4.114 ns                ;
; 17.839 ns                               ; 228.15 MHz ( period = 4.383 ns )                    ; cnt_delay[1]         ; cnt_delay[0]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.119 ns                ;
; 17.839 ns                               ; 228.15 MHz ( period = 4.383 ns )                    ; cnt_delay[1]         ; cnt_delay[8]        ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.119 ns                ;
; 17.846 ns                               ; 228.52 MHz ( period = 4.376 ns )                    ; i2c_state.read_ini   ; inner_state.first   ; clk        ; clk      ; 22.222 ns                   ; 21.930 ns                 ; 4.084 ns                ;
; 17.849 ns                               ; 228.68 MHz ( period = 4.373 ns )                    ; cnt_delay[4]         ; cnt_delay[13]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.119 ns                ;
; 17.850 ns                               ; 228.73 MHz ( period = 4.372 ns )                    ; cnt_delay[4]         ; cnt_delay[19]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.118 ns                ;
; 17.881 ns                               ; 230.36 MHz ( period = 4.341 ns )                    ; cnt_delay[0]         ; cnt_delay[19]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.087 ns                ;
; 17.887 ns                               ; 230.68 MHz ( period = 4.335 ns )                    ; cnt_delay[12]        ; main_state.10       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.071 ns                ;
; 17.887 ns                               ; 230.68 MHz ( period = 4.335 ns )                    ; cnt_delay[12]        ; main_state.01       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.071 ns                ;
; 17.892 ns                               ; 230.95 MHz ( period = 4.330 ns )                    ; cnt_delay[12]        ; main_state.00       ; clk        ; clk      ; 22.222 ns                   ; 21.958 ns                 ; 4.066 ns                ;
; 17.899 ns                               ; 231.32 MHz ( period = 4.323 ns )                    ; cnt_delay[1]         ; cnt_delay[18]       ; clk        ; clk      ; 22.222 ns                   ; 21.968 ns                 ; 4.069 ns                ;
; 17.904 ns                               ; 231.59 MHz ( period = 4.318 ns )                    ; phase3               ; i2c_state.ini       ; clk        ; clk      ; 22.222 ns                   ; 21.957 ns                 ; 4.053 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                      ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; en[0]~reg0                                          ; en[0]~reg0           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.fifth                                   ; inner_state.fifth    ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.third                                   ; inner_state.third    ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.sixth                                   ; inner_state.sixth    ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.seventh                                 ; inner_state.seventh  ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.fourth                                  ; inner_state.fourth   ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.second                                  ; inner_state.second   ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.eighth                                  ; inner_state.eighth   ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; start_delaycnt                                      ; start_delaycnt       ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; i2c_state.ini                                       ; i2c_state.ini        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; i2c_state.sendaddr                                  ; i2c_state.sendaddr   ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; i2c_state.write_data                                ; i2c_state.write_data ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; inner_state.stop                                    ; inner_state.stop     ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; main_state.10                                       ; main_state.10        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; phase1                                              ; phase1               ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; phase3                                              ; phase3               ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; i2c_state.read_data                                 ; i2c_state.read_data  ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; main_state.01                                       ; main_state.01        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; i2c_state.read_ini                                  ; i2c_state.read_ini   ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cnt_scan[0]                                         ; cnt_scan[0]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; phase0                                              ; phase0               ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; main_state.00                                       ; main_state.00        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; phase2                                              ; phase2               ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; scl~reg0                                            ; scl~reg0             ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.753 ns                                ; cnt_scan[11]                                        ; cnt_scan[11]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.757 ns                                ; readData_reg[0]                                     ; readData_reg[1]      ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.758 ns                                ; readData_reg[2]                                     ; readData_reg[3]      ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.765 ns                                ; readData_reg[3]                                     ; readData_reg[4]      ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.767 ns                 ;
; 0.766 ns                                ; readData_reg[5]                                     ; readData_reg[6]      ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.768 ns                 ;
; 0.766 ns                                ; phase0                                              ; scl~reg0             ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.768 ns                 ;
; 0.767 ns                                ; readData_reg[1]                                     ; readData_reg[2]      ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.769 ns                 ;
; 0.903 ns                                ; readData_reg[4]                                     ; readData_reg[5]      ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.905 ns                 ;
; 0.909 ns                                ; readData_reg[6]                                     ; readData_reg[7]      ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.911 ns                 ;
; 0.946 ns                                ; clk_div[3]                                          ; clk_div[2]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.948 ns                 ;
; 0.948 ns                                ; clk_div[3]                                          ; clk_div[5]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 0.950 ns                 ;
; 1.168 ns                                ; cnt_delay[1]                                        ; cnt_delay[1]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.170 ns                 ;
; 1.172 ns                                ; cnt_scan[6]                                         ; cnt_scan[6]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.174 ns                 ;
; 1.172 ns                                ; cnt_scan[8]                                         ; cnt_scan[8]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.174 ns                 ;
; 1.176 ns                                ; cnt_delay[11]                                       ; cnt_delay[11]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.178 ns                 ;
; 1.177 ns                                ; cnt_scan[4]                                         ; cnt_scan[4]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.179 ns                 ;
; 1.177 ns                                ; cnt_scan[10]                                        ; cnt_scan[10]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.179 ns                 ;
; 1.177 ns                                ; cnt_delay[9]                                        ; cnt_delay[9]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.179 ns                 ;
; 1.177 ns                                ; cnt_delay[7]                                        ; cnt_delay[7]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.179 ns                 ;
; 1.182 ns                                ; cnt_delay[14]                                       ; cnt_delay[14]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.184 ns                 ;
; 1.182 ns                                ; cnt_delay[17]                                       ; cnt_delay[17]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.184 ns                 ;
; 1.186 ns                                ; cnt_delay[3]                                        ; cnt_delay[3]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.188 ns                 ;
; 1.187 ns                                ; cnt_delay[5]                                        ; cnt_delay[5]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.189 ns                 ;
; 1.197 ns                                ; clk_div[3]                                          ; clk_div[3]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.199 ns                 ;
; 1.203 ns                                ; clk_div[3]                                          ; clk_div[6]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.205 ns                 ;
; 1.209 ns                                ; phase2                                              ; scl~reg0             ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.211 ns                 ;
; 1.225 ns                                ; cnt_scan[7]                                         ; cnt_scan[7]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.227 ns                 ;
; 1.225 ns                                ; cnt_scan[5]                                         ; cnt_scan[5]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.227 ns                 ;
; 1.225 ns                                ; cnt_scan[3]                                         ; cnt_scan[3]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.227 ns                 ;
; 1.226 ns                                ; cnt_scan[9]                                         ; cnt_scan[9]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.228 ns                 ;
; 1.226 ns                                ; cnt_scan[2]                                         ; cnt_scan[2]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.228 ns                 ;
; 1.228 ns                                ; cnt_delay[2]                                        ; cnt_delay[2]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.230 ns                 ;
; 1.229 ns                                ; cnt_delay[4]                                        ; cnt_delay[4]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.231 ns                 ;
; 1.230 ns                                ; cnt_delay[15]                                       ; cnt_delay[15]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.232 ns                 ;
; 1.231 ns                                ; cnt_delay[16]                                       ; cnt_delay[16]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.233 ns                 ;
; 1.234 ns                                ; cnt_delay[6]                                        ; cnt_delay[6]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.236 ns                 ;
; 1.236 ns                                ; clk_div[4]                                          ; clk_div[4]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.238 ns                 ;
; 1.255 ns                                ; clk_div[7]                                          ; clk_div[7]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.257 ns                 ;
; 1.274 ns                                ; main_state.00                                       ; start_delaycnt       ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.276 ns                 ;
; 1.326 ns                                ; cnt_delay[19]                                       ; cnt_delay[19]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.328 ns                 ;
; 1.348 ns                                ; clk_div[4]                                          ; clk_div[6]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.350 ns                 ;
; 1.479 ns                                ; main_state.10                                       ; i2c_state.sendaddr   ; clk        ; clk      ; 0.000 ns                   ; 0.001 ns                   ; 1.480 ns                 ;
; 1.491 ns                                ; cnt_scan[0]                                         ; cnt_scan[1]          ; clk        ; clk      ; 0.000 ns                   ; 0.003 ns                   ; 1.494 ns                 ;
; 1.534 ns                                ; cnt_scan[1]                                         ; cnt_scan[1]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.536 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[12]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[13]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[18]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[19]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[11]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[16]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[14]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[17]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[15]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; start_delaycnt                                      ; cnt_delay[10]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.651 ns                                ; cnt_scan[6]                                         ; cnt_scan[7]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.653 ns                 ;
; 1.651 ns                                ; cnt_scan[8]                                         ; cnt_scan[9]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.653 ns                 ;
; 1.656 ns                                ; cnt_scan[10]                                        ; cnt_scan[11]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.658 ns                 ;
; 1.658 ns                                ; cnt_delay[13]                                       ; cnt_delay[14]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.660 ns                 ;
; 1.658 ns                                ; clk_div[2]                                          ; clk_div[3]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.660 ns                 ;
; 1.660 ns                                ; cnt_delay[10]                                       ; cnt_delay[11]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.662 ns                 ;
; 1.661 ns                                ; cnt_delay[14]                                       ; cnt_delay[15]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.663 ns                 ;
; 1.665 ns                                ; cnt_delay[3]                                        ; cnt_delay[4]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.667 ns                 ;
; 1.666 ns                                ; cnt_delay[5]                                        ; cnt_delay[6]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.668 ns                 ;
; 1.669 ns                                ; cnt_delay[0]                                        ; cnt_delay[1]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.671 ns                 ;
; 1.676 ns                                ; clk_div[3]                                          ; clk_div[4]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.678 ns                 ;
; 1.677 ns                                ; main_state.01                                       ; i2c_state.read_ini   ; clk        ; clk      ; 0.000 ns                   ; 0.001 ns                   ; 1.678 ns                 ;
; 1.681 ns                                ; inner_state.start                                   ; inner_state.start    ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.683 ns                 ;
; 1.703 ns                                ; cnt_delay[8]                                        ; cnt_delay[9]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.705 ns                 ;
; 1.705 ns                                ; cnt_scan[5]                                         ; cnt_scan[6]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.707 ns                 ;
; 1.705 ns                                ; cnt_scan[3]                                         ; cnt_scan[4]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.707 ns                 ;
; 1.705 ns                                ; cnt_scan[7]                                         ; cnt_scan[8]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.707 ns                 ;
; 1.706 ns                                ; cnt_scan[9]                                         ; cnt_scan[10]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.708 ns                 ;
; 1.706 ns                                ; cnt_scan[2]                                         ; cnt_scan[3]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.708 ns                 ;
; 1.708 ns                                ; cnt_delay[2]                                        ; cnt_delay[3]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.710 ns                 ;
; 1.709 ns                                ; cnt_delay[4]                                        ; cnt_delay[5]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.711 ns                 ;
; 1.710 ns                                ; cnt_delay[15]                                       ; cnt_delay[16]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.712 ns                 ;
; 1.711 ns                                ; cnt_delay[16]                                       ; cnt_delay[17]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.713 ns                 ;
; 1.714 ns                                ; cnt_delay[6]                                        ; cnt_delay[7]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.716 ns                 ;
; 1.737 ns                                ; cnt_scan[8]                                         ; cnt_scan[10]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.739 ns                 ;
; 1.737 ns                                ; cnt_scan[6]                                         ; cnt_scan[8]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.739 ns                 ;
; 1.737 ns                                ; clk_div[4]                                          ; clk_div[2]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.739 ns                 ;
; 1.739 ns                                ; clk_div[4]                                          ; clk_div[5]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.741 ns                 ;
; 1.742 ns                                ; cnt_delay[7]                                        ; cnt_delay[9]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.744 ns                 ;
; 1.744 ns                                ; cnt_delay[13]                                       ; cnt_delay[15]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.746 ns                 ;
; 1.744 ns                                ; clk_div[2]                                          ; clk_div[4]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.746 ns                 ;
; 1.747 ns                                ; cnt_delay[14]                                       ; cnt_delay[16]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.749 ns                 ;
; 1.751 ns                                ; cnt_delay[3]                                        ; cnt_delay[5]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.753 ns                 ;
; 1.752 ns                                ; cnt_delay[5]                                        ; cnt_delay[7]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.754 ns                 ;
; 1.757 ns                                ; cnt_delay[1]                                        ; cnt_delay[2]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.759 ns                 ;
; 1.761 ns                                ; cnt_delay[13]                                       ; cnt_delay[13]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.763 ns                 ;
; 1.761 ns                                ; clk_div[2]                                          ; clk_div[2]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.763 ns                 ;
; 1.766 ns                                ; cnt_scan[4]                                         ; cnt_scan[5]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.768 ns                 ;
; 1.774 ns                                ; clk_div[5]                                          ; clk_div[5]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.776 ns                 ;
; 1.783 ns                                ; clk_div[6]                                          ; clk_div[7]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.785 ns                 ;
; 1.785 ns                                ; clk_div[6]                                          ; clk_div[6]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.787 ns                 ;
; 1.791 ns                                ; cnt_scan[5]                                         ; cnt_scan[7]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.793 ns                 ;
; 1.791 ns                                ; cnt_scan[7]                                         ; cnt_scan[9]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.793 ns                 ;
; 1.791 ns                                ; cnt_delay[12]                                       ; cnt_delay[14]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.793 ns                 ;
; 1.792 ns                                ; cnt_scan[2]                                         ; cnt_scan[4]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.794 ns                 ;
; 1.792 ns                                ; cnt_scan[9]                                         ; cnt_scan[11]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.794 ns                 ;
; 1.794 ns                                ; cnt_delay[2]                                        ; cnt_delay[4]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.796 ns                 ;
; 1.794 ns                                ; cnt_delay[8]                                        ; cnt_delay[8]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.796 ns                 ;
; 1.794 ns                                ; clk_div[3]                                          ; phase0               ; clk        ; clk      ; 0.000 ns                   ; -0.007 ns                  ; 1.787 ns                 ;
; 1.795 ns                                ; cnt_delay[4]                                        ; cnt_delay[6]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.797 ns                 ;
; 1.796 ns                                ; cnt_delay[15]                                       ; cnt_delay[17]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.798 ns                 ;
; 1.796 ns                                ; clk_div[3]                                          ; phase2               ; clk        ; clk      ; 0.000 ns                   ; -0.007 ns                  ; 1.789 ns                 ;
; 1.804 ns                                ; clk_div[2]                                          ; clk_div[5]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.806 ns                 ;
; 1.823 ns                                ; cnt_scan[6]                                         ; cnt_scan[9]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.825 ns                 ;
; 1.823 ns                                ; cnt_scan[8]                                         ; cnt_scan[11]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.825 ns                 ;
; 1.826 ns                                ; inner_state.first                                   ; inner_state.first    ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.828 ns                 ;
; 1.827 ns                                ; cnt_delay[11]                                       ; cnt_delay[14]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.829 ns                 ;
; 1.829 ns                                ; cnt_scan[0]                                         ; clk_div[3]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.831 ns                 ;
; 1.830 ns                                ; cnt_delay[13]                                       ; cnt_delay[16]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.832 ns                 ;
; 1.833 ns                                ; cnt_delay[14]                                       ; cnt_delay[17]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.835 ns                 ;
; 1.837 ns                                ; cnt_delay[3]                                        ; cnt_delay[6]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.839 ns                 ;
; 1.838 ns                                ; clk_div[2]                                          ; clk_div[6]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.840 ns                 ;
; 1.840 ns                                ; cnt_scan[1]                                         ; clk_div[6]           ; clk        ; clk      ; 0.000 ns                   ; 0.001 ns                   ; 1.841 ns                 ;
; 1.841 ns                                ; cnt_delay[9]                                        ; cnt_delay[11]        ; clk        ; clk      ; 0.000 ns                   ; 0.012 ns                   ; 1.853 ns                 ;
; 1.843 ns                                ; cnt_delay[1]                                        ; cnt_delay[3]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.845 ns                 ;
; 1.852 ns                                ; cnt_scan[4]                                         ; cnt_scan[6]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.854 ns                 ;
; 1.859 ns                                ; cnt_delay[0]                                        ; cnt_delay[2]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.861 ns                 ;
; 1.862 ns                                ; clk_div[5]                                          ; clk_div[7]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.864 ns                 ;
; 1.877 ns                                ; cnt_scan[7]                                         ; cnt_scan[10]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.879 ns                 ;
; 1.877 ns                                ; cnt_scan[5]                                         ; cnt_scan[8]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.879 ns                 ;
; 1.877 ns                                ; cnt_delay[12]                                       ; cnt_delay[15]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.879 ns                 ;
; 1.880 ns                                ; cnt_delay[2]                                        ; cnt_delay[5]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.882 ns                 ;
; 1.881 ns                                ; cnt_delay[4]                                        ; cnt_delay[7]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.883 ns                 ;
; 1.886 ns                                ; cnt_delay[6]                                        ; cnt_delay[9]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.888 ns                 ;
; 1.895 ns                                ; cnt_scan[3]                                         ; cnt_scan[5]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.897 ns                 ;
; 1.909 ns                                ; cnt_scan[6]                                         ; cnt_scan[10]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.911 ns                 ;
; 1.913 ns                                ; cnt_delay[11]                                       ; cnt_delay[15]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.915 ns                 ;
; 1.915 ns                                ; cnt_scan[0]                                         ; clk_div[4]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.917 ns                 ;
; 1.916 ns                                ; cnt_delay[13]                                       ; cnt_delay[17]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.918 ns                 ;
; 1.918 ns                                ; cnt_delay[10]                                       ; cnt_delay[14]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.920 ns                 ;
; 1.919 ns                                ; cnt_delay[18]                                       ; cnt_delay[18]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.921 ns                 ;
; 1.923 ns                                ; cnt_delay[3]                                        ; cnt_delay[7]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.925 ns                 ;
; 1.924 ns                                ; cnt_delay[5]                                        ; cnt_delay[9]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.926 ns                 ;
; 1.925 ns                                ; main_state.01                                       ; i2c_state.write_data ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.917 ns                 ;
; 1.929 ns                                ; cnt_delay[1]                                        ; cnt_delay[4]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.931 ns                 ;
; 1.938 ns                                ; cnt_scan[4]                                         ; cnt_scan[7]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.940 ns                 ;
; 1.945 ns                                ; cnt_delay[0]                                        ; cnt_delay[3]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.947 ns                 ;
; 1.954 ns                                ; cnt_delay[8]                                        ; cnt_delay[11]        ; clk        ; clk      ; 0.000 ns                   ; 0.012 ns                   ; 1.966 ns                 ;
; 1.955 ns                                ; main_state.10                                       ; i2c_state.read_ini   ; clk        ; clk      ; 0.000 ns                   ; 0.001 ns                   ; 1.956 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[9]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[6]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[7]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[5]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[4]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[3]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[2]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[0]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[1]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.959 ns                                ; start_delaycnt                                      ; cnt_delay[8]         ; clk        ; clk      ; 0.000 ns                   ; -0.008 ns                  ; 1.951 ns                 ;
; 1.963 ns                                ; cnt_scan[5]                                         ; cnt_scan[9]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.965 ns                 ;
; 1.963 ns                                ; cnt_scan[7]                                         ; cnt_scan[11]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.965 ns                 ;
; 1.963 ns                                ; cnt_delay[12]                                       ; cnt_delay[16]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.965 ns                 ;
; 1.966 ns                                ; cnt_delay[2]                                        ; cnt_delay[6]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.968 ns                 ;
; 1.969 ns                                ; cnt_scan[0]                                         ; cnt_scan[2]          ; clk        ; clk      ; 0.000 ns                   ; 0.003 ns                   ; 1.972 ns                 ;
; 1.981 ns                                ; cnt_scan[3]                                         ; cnt_scan[6]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.983 ns                 ;
; 1.982 ns                                ; cnt_scan[2]                                         ; cnt_scan[5]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.984 ns                 ;
; 1.983 ns                                ; cnt_delay[12]                                       ; cnt_delay[12]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.985 ns                 ;
; 1.992 ns                                ; clk_div[4]                                          ; clk_div[7]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.994 ns                 ;
; 1.993 ns                                ; cnt_delay[7]                                        ; cnt_delay[11]        ; clk        ; clk      ; 0.000 ns                   ; 0.012 ns                   ; 2.005 ns                 ;
; 1.995 ns                                ; cnt_scan[6]                                         ; cnt_scan[11]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 1.997 ns                 ;
; 1.998 ns                                ; cnt_delay[8]                                        ; start_delaycnt       ; clk        ; clk      ; 0.000 ns                   ; 0.012 ns                   ; 2.010 ns                 ;
; 1.999 ns                                ; cnt_delay[11]                                       ; cnt_delay[16]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.001 ns                 ;
; 2.004 ns                                ; cnt_delay[10]                                       ; cnt_delay[15]        ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.006 ns                 ;
; 2.008 ns                                ; clk_div[7]                                          ; clk_div[5]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.010 ns                 ;
; 2.010 ns                                ; clk_div[7]                                          ; clk_div[2]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.012 ns                 ;
; 2.011 ns                                ; cnt_scan[1]                                         ; cnt_scan[2]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.013 ns                 ;
; 2.015 ns                                ; cnt_delay[1]                                        ; cnt_delay[5]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.017 ns                 ;
; 2.024 ns                                ; cnt_scan[4]                                         ; cnt_scan[8]          ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.026 ns                 ;
; 2.031 ns                                ; cnt_delay[0]                                        ; cnt_delay[4]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.033 ns                 ;
; 2.038 ns                                ; clk_div[3]                                          ; clk_div[7]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.040 ns                 ;
; 2.042 ns                                ; clk_div[7]                                          ; clk_div[6]           ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.044 ns                 ;
; 2.049 ns                                ; cnt_scan[5]                                         ; cnt_scan[10]         ; clk        ; clk      ; 0.000 ns                   ; 0.002 ns                   ; 2.051 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; tsu                                                                          ;
+-------+--------------+------------+------------+------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To               ; To Clock ;
+-------+--------------+------------+------------+------------------+----------+
; N/A   ; None         ; 8.181 ns   ; sda        ; sda_buf          ; clk      ;
; N/A   ; None         ; 7.672 ns   ; rd_input   ; main_state.01    ; clk      ;
; N/A   ; None         ; 7.672 ns   ; rd_input   ; main_state.10    ; clk      ;
; N/A   ; None         ; 7.667 ns   ; rd_input   ; main_state.00    ; clk      ;
; N/A   ; None         ; 7.514 ns   ; wr_input   ; main_state.01    ; clk      ;
; N/A   ; None         ; 7.514 ns   ; wr_input   ; main_state.10    ; clk      ;
; N/A   ; None         ; 7.509 ns   ; wr_input   ; main_state.00    ; clk      ;
; N/A   ; None         ; 7.077 ns   ; rd_input   ; start_delaycnt   ; clk      ;
; N/A   ; None         ; 6.919 ns   ; wr_input   ; start_delaycnt   ; clk      ;
; N/A   ; None         ; 5.390 ns   ; data_in[3] ; writeData_reg[3] ; clk      ;
; N/A   ; None         ; 5.110 ns   ; data_in[2] ; writeData_reg[2] ; clk      ;
; N/A   ; None         ; 4.628 ns   ; data_in[1] ; writeData_reg[1] ; clk      ;
; N/A   ; None         ; 4.518 ns   ; sda        ; readData_reg[0]  ; clk      ;
; N/A   ; None         ; 4.476 ns   ; data_in[0] ; writeData_reg[0] ; clk      ;
+-------+--------------+------------+------------+------------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From             ; To          ; From Clock ;
+-------+--------------+------------+------------------+-------------+------------+
; N/A   ; None         ; 12.069 ns  ; en[0]~reg0       ; seg_data[4] ; clk        ;
; N/A   ; None         ; 12.019 ns  ; en[0]~reg0       ; seg_data[0] ; clk        ;
; N/A   ; None         ; 11.992 ns  ; en[0]~reg0       ; seg_data[1] ; clk        ;
; N/A   ; None         ; 11.746 ns  ; en[0]~reg0       ; seg_data[3] ; clk        ;
; N/A   ; None         ; 11.708 ns  ; en[0]~reg0       ; seg_data[2] ; clk        ;
; N/A   ; None         ; 11.677 ns  ; en[0]~reg0       ; seg_data[6] ; clk        ;
; N/A   ; None         ; 11.668 ns  ; en[0]~reg0       ; seg_data[5] ; clk        ;
; N/A   ; None         ; 11.533 ns  ; writeData_reg[2] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 11.482 ns  ; writeData_reg[2] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 11.423 ns  ; writeData_reg[2] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 11.320 ns  ; writeData_reg[3] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 11.263 ns  ; writeData_reg[3] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 11.253 ns  ; readData_reg[1]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 11.203 ns  ; readData_reg[1]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 11.199 ns  ; writeData_reg[3] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 11.181 ns  ; writeData_reg[2] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 11.178 ns  ; writeData_reg[0] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 11.176 ns  ; readData_reg[1]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 11.149 ns  ; writeData_reg[2] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 11.123 ns  ; writeData_reg[0] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 11.103 ns  ; writeData_reg[2] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 11.056 ns  ; writeData_reg[0] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 11.052 ns  ; writeData_reg[2] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 10.958 ns  ; writeData_reg[3] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.930 ns  ; readData_reg[1]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.919 ns  ; writeData_reg[3] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.892 ns  ; readData_reg[1]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.878 ns  ; writeData_reg[3] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 10.877 ns  ; writeData_reg[3] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 10.861 ns  ; readData_reg[1]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 10.852 ns  ; readData_reg[1]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 10.814 ns  ; writeData_reg[0] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.805 ns  ; writeData_reg[1] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 10.773 ns  ; writeData_reg[0] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.755 ns  ; readData_reg[2]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 10.755 ns  ; writeData_reg[1] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 10.740 ns  ; writeData_reg[0] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 10.736 ns  ; writeData_reg[0] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 10.728 ns  ; writeData_reg[1] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 10.704 ns  ; readData_reg[2]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 10.645 ns  ; readData_reg[2]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 10.526 ns  ; readData_reg[3]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 10.482 ns  ; writeData_reg[1] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.469 ns  ; readData_reg[3]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 10.444 ns  ; writeData_reg[1] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.413 ns  ; writeData_reg[1] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 10.405 ns  ; readData_reg[3]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 10.404 ns  ; writeData_reg[1] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 10.403 ns  ; readData_reg[2]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.382 ns  ; readData_reg[0]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 10.371 ns  ; readData_reg[2]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.327 ns  ; readData_reg[0]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 10.325 ns  ; readData_reg[2]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 10.274 ns  ; readData_reg[2]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 10.260 ns  ; readData_reg[0]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 10.194 ns  ; readData_reg[4]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 10.194 ns  ; readData_reg[4]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.164 ns  ; readData_reg[3]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.155 ns  ; readData_reg[4]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.151 ns  ; readData_reg[6]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 10.151 ns  ; readData_reg[6]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 10.145 ns  ; readData_reg[4]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 10.128 ns  ; readData_reg[4]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 10.125 ns  ; readData_reg[3]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.112 ns  ; readData_reg[6]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 10.102 ns  ; readData_reg[6]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 10.085 ns  ; readData_reg[6]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 10.084 ns  ; readData_reg[3]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 10.083 ns  ; readData_reg[3]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 10.018 ns  ; readData_reg[0]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 9.977 ns   ; readData_reg[0]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 9.944 ns   ; readData_reg[0]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 9.940 ns   ; readData_reg[0]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 9.780 ns   ; readData_reg[4]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 9.748 ns   ; readData_reg[4]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 9.739 ns   ; readData_reg[5]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 9.739 ns   ; readData_reg[5]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 9.737 ns   ; readData_reg[6]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 9.705 ns   ; readData_reg[6]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 9.700 ns   ; readData_reg[5]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 9.690 ns   ; readData_reg[5]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 9.673 ns   ; readData_reg[5]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 9.472 ns   ; readData_reg[7]  ; seg_data[4] ; clk        ;
; N/A   ; None         ; 9.472 ns   ; readData_reg[7]  ; seg_data[3] ; clk        ;
; N/A   ; None         ; 9.433 ns   ; readData_reg[7]  ; seg_data[2] ; clk        ;
; N/A   ; None         ; 9.423 ns   ; readData_reg[7]  ; seg_data[0] ; clk        ;
; N/A   ; None         ; 9.406 ns   ; readData_reg[7]  ; seg_data[1] ; clk        ;
; N/A   ; None         ; 9.325 ns   ; readData_reg[5]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 9.293 ns   ; readData_reg[5]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 9.058 ns   ; readData_reg[7]  ; seg_data[6] ; clk        ;
; N/A   ; None         ; 9.026 ns   ; readData_reg[7]  ; seg_data[5] ; clk        ;
; N/A   ; None         ; 8.904 ns   ; sda_buf          ; sda         ; clk        ;
; N/A   ; None         ; 8.397 ns   ; scl~reg0         ; scl         ; clk        ;
; N/A   ; None         ; 8.162 ns   ; en[0]~reg0       ; en[0]       ; clk        ;
; N/A   ; None         ; 8.152 ns   ; en[0]~reg0       ; en[1]       ; clk        ;
; N/A   ; None         ; 8.010 ns   ; link             ; sda         ; clk        ;
+-------+--------------+------------+------------------+-------------+------------+


+------------------------------------------------------------------------------------+
; th                                                                                 ;
+---------------+-------------+-----------+------------+------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To               ; To Clock ;
+---------------+-------------+-----------+------------+------------------+----------+
; N/A           ; None        ; -4.210 ns ; data_in[0] ; writeData_reg[0] ; clk      ;
; N/A           ; None        ; -4.252 ns ; sda        ; readData_reg[0]  ; clk      ;
; N/A           ; None        ; -4.362 ns ; data_in[1] ; writeData_reg[1] ; clk      ;
; N/A           ; None        ; -4.726 ns ; wr_input   ; main_state.01    ; clk      ;
; N/A           ; None        ; -4.726 ns ; wr_input   ; main_state.10    ; clk      ;
; N/A           ; None        ; -4.844 ns ; data_in[2] ; writeData_reg[2] ; clk      ;
; N/A           ; None        ; -5.124 ns ; data_in[3] ; writeData_reg[3] ; clk      ;
; N/A           ; None        ; -6.653 ns ; wr_input   ; start_delaycnt   ; clk      ;
; N/A           ; None        ; -6.811 ns ; rd_input   ; start_delaycnt   ; clk      ;
; N/A           ; None        ; -7.206 ns ; wr_input   ; main_state.00    ; clk      ;
; N/A           ; None        ; -7.264 ns ; sda        ; sda_buf          ; clk      ;
; N/A           ; None        ; -7.358 ns ; rd_input   ; main_state.01    ; clk      ;
; N/A           ; None        ; -7.358 ns ; rd_input   ; main_state.10    ; clk      ;
; N/A           ; None        ; -7.364 ns ; rd_input   ; main_state.00    ; clk      ;
+---------------+-------------+-----------+------------+------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Feb 03 17:22:06 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off i2c -c i2c --timing_analysis_only
Info: Only one processor detected - disabling parallel compilation
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Slack time is 16.264 ns for clock "clk" between source register "inner_state.third" and destination register "sda_buf"
    Info: Fmax is 167.84 MHz (period= 5.958 ns)
    Info: + Largest register to register requirement is 21.955 ns
        Info: + Setup relationship between source and destination is 22.222 ns
            Info: + Latch edge is 22.222 ns
                Info: Clock period of Destination clock "clk" is 22.222 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "clk" is 22.222 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.003 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.823 ns
                Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 78; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.878 ns) + CELL(0.666 ns) = 2.823 ns; Loc. = LCFF_X29_Y9_N11; Fanout = 20; REG Node = 'sda_buf'
                Info: Total cell delay = 1.806 ns ( 63.97 % )
                Info: Total interconnect delay = 1.017 ns ( 36.03 % )
            Info: - Longest clock path from clock "clk" to source register is 2.826 ns
                Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 78; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.881 ns) + CELL(0.666 ns) = 2.826 ns; Loc. = LCFF_X30_Y9_N7; Fanout = 5; REG Node = 'inner_state.third'
                Info: Total cell delay = 1.806 ns ( 63.91 % )
                Info: Total interconnect delay = 1.020 ns ( 36.09 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 5.691 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y9_N7; Fanout = 5; REG Node = 'inner_state.third'
        Info: 2: + IC(0.494 ns) + CELL(0.534 ns) = 1.028 ns; Loc. = LCCOMB_X30_Y9_N2; Fanout = 5; COMB Node = 'Selector14~2'
        Info: 3: + IC(0.711 ns) + CELL(0.606 ns) = 2.345 ns; Loc. = LCCOMB_X30_Y9_N16; Fanout = 4; COMB Node = 'Selector27~4'
        Info: 4: + IC(1.048 ns) + CELL(0.624 ns) = 4.017 ns; Loc. = LCCOMB_X29_Y9_N14; Fanout = 1; COMB Node = 'Selector27~5'
        Info: 5: + IC(0.371 ns) + CELL(0.624 ns) = 5.012 ns; Loc. = LCCOMB_X29_Y9_N0; Fanout = 1; COMB Node = 'Selector110~2'
        Info: 6: + IC(0.365 ns) + CELL(0.206 ns) = 5.583 ns; Loc. = LCCOMB_X29_Y9_N10; Fanout = 1; COMB Node = 'Selector110~6'
        Info: 7: + IC(0.000 ns) + CELL(0.108 ns) = 5.691 ns; Loc. = LCFF_X29_Y9_N11; Fanout = 20; REG Node = 'sda_buf'
        Info: Total cell delay = 2.702 ns ( 47.48 % )
        Info: Total interconnect delay = 2.989 ns ( 52.52 % )
Info: Minimum slack time is 499 ps for clock "clk" between source register "en[0]~reg0" and destination register "en[0]~reg0"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X31_Y7_N9; Fanout = 14; REG Node = 'en[0]~reg0'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X31_Y7_N8; Fanout = 1; COMB Node = 'en[0]~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X31_Y7_N9; Fanout = 14; REG Node = 'en[0]~reg0'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "clk" is 22.222 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "clk" is 22.222 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "clk" to destination register is 2.854 ns
                Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 78; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.909 ns) + CELL(0.666 ns) = 2.854 ns; Loc. = LCFF_X31_Y7_N9; Fanout = 14; REG Node = 'en[0]~reg0'
                Info: Total cell delay = 1.806 ns ( 63.28 % )
                Info: Total interconnect delay = 1.048 ns ( 36.72 % )
            Info: - Shortest clock path from clock "clk" to source register is 2.854 ns
                Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 78; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.909 ns) + CELL(0.666 ns) = 2.854 ns; Loc. = LCFF_X31_Y7_N9; Fanout = 14; REG Node = 'en[0]~reg0'
                Info: Total cell delay = 1.806 ns ( 63.28 % )
                Info: Total interconnect delay = 1.048 ns ( 36.72 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "sda_buf" (data pin = "sda", clock pin = "clk") is 8.181 ns
    Info: + Longest pin to register delay is 11.044 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_142; Fanout = 1; PIN Node = 'sda'
        Info: 2: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = IOC_X34_Y12_N0; Fanout = 5; COMB Node = 'sda~1'
        Info: 3: + IC(6.263 ns) + CELL(0.651 ns) = 7.899 ns; Loc. = LCCOMB_X28_Y9_N18; Fanout = 3; COMB Node = 'Selector67~1'
        Info: 4: + IC(0.386 ns) + CELL(0.206 ns) = 8.491 ns; Loc. = LCCOMB_X28_Y9_N8; Fanout = 1; COMB Node = 'Selector27~3'
        Info: 5: + IC(0.673 ns) + CELL(0.206 ns) = 9.370 ns; Loc. = LCCOMB_X29_Y9_N14; Fanout = 1; COMB Node = 'Selector27~5'
        Info: 6: + IC(0.371 ns) + CELL(0.624 ns) = 10.365 ns; Loc. = LCCOMB_X29_Y9_N0; Fanout = 1; COMB Node = 'Selector110~2'
        Info: 7: + IC(0.365 ns) + CELL(0.206 ns) = 10.936 ns; Loc. = LCCOMB_X29_Y9_N10; Fanout = 1; COMB Node = 'Selector110~6'
        Info: 8: + IC(0.000 ns) + CELL(0.108 ns) = 11.044 ns; Loc. = LCFF_X29_Y9_N11; Fanout = 20; REG Node = 'sda_buf'
        Info: Total cell delay = 2.986 ns ( 27.04 % )
        Info: Total interconnect delay = 8.058 ns ( 72.96 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.823 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 78; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.878 ns) + CELL(0.666 ns) = 2.823 ns; Loc. = LCFF_X29_Y9_N11; Fanout = 20; REG Node = 'sda_buf'
        Info: Total cell delay = 1.806 ns ( 63.97 % )
        Info: Total interconnect delay = 1.017 ns ( 36.03 % )
Info: tco from clock "clk" to destination pin "seg_data[4]" through register "en[0]~reg0" is 12.069 ns
    Info: + Longest clock path from clock "clk" to source register is 2.854 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 78; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.909 ns) + CELL(0.666 ns) = 2.854 ns; Loc. = LCFF_X31_Y7_N9; Fanout = 14; REG Node = 'en[0]~reg0'
        Info: Total cell delay = 1.806 ns ( 63.28 % )
        Info: Total interconnect delay = 1.048 ns ( 36.72 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 8.911 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X31_Y7_N9; Fanout = 14; REG Node = 'en[0]~reg0'
        Info: 2: + IC(1.225 ns) + CELL(0.650 ns) = 1.875 ns; Loc. = LCCOMB_X32_Y9_N0; Fanout = 7; COMB Node = 'Selector137~0'
        Info: 3: + IC(1.234 ns) + CELL(0.606 ns) = 3.715 ns; Loc. = LCCOMB_X33_Y5_N24; Fanout = 1; COMB Node = 'WideOr4~0'
        Info: 4: + IC(0.397 ns) + CELL(0.651 ns) = 4.763 ns; Loc. = LCCOMB_X33_Y5_N10; Fanout = 1; COMB Node = 'WideOr4~1'
        Info: 5: + IC(1.042 ns) + CELL(3.106 ns) = 8.911 ns; Loc. = PIN_115; Fanout = 0; PIN Node = 'seg_data[4]'
        Info: Total cell delay = 5.013 ns ( 56.26 % )
        Info: Total interconnect delay = 3.898 ns ( 43.74 % )
Info: th for register "writeData_reg[0]" (data pin = "data_in[0]", clock pin = "clk") is -4.210 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.826 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 78; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.881 ns) + CELL(0.666 ns) = 2.826 ns; Loc. = LCFF_X31_Y9_N13; Fanout = 2; REG Node = 'writeData_reg[0]'
        Info: Total cell delay = 1.806 ns ( 63.91 % )
        Info: Total interconnect delay = 1.020 ns ( 36.09 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.342 ns
        Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_144; Fanout = 1; PIN Node = 'data_in[0]'
        Info: 2: + IC(6.037 ns) + CELL(0.202 ns) = 7.234 ns; Loc. = LCCOMB_X31_Y9_N12; Fanout = 1; COMB Node = 'writeData_reg[0]~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 7.342 ns; Loc. = LCFF_X31_Y9_N13; Fanout = 2; REG Node = 'writeData_reg[0]'
        Info: Total cell delay = 1.305 ns ( 17.77 % )
        Info: Total interconnect delay = 6.037 ns ( 82.23 % )
Info: All timing requirements were met for slow timing model timing analysis. See Report window for more details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 136 megabytes
    Info: Processing ended: Thu Feb 03 17:22:11 2011
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


