---

---
---
> [!info]- 课程链接
> [计算机组成原理-哈工大刘宏伟教授](https://www.bilibili.com/video/BV1Xu411r7Vz/?p=1&vd_source=a1d64ca1ba2129f594954cdd4e9c4db4)
# 一、课程概况
### ①课程核心
- 讲授计算机硬件的逻辑实现
### ②关键词解读
- 计算机；围绕数字电子计算机展开
- 组成；即organization(或称组织)，是计算机硬件系统的逻辑实现，即用数字电路知识、数字逻辑知识以及门电路、触发器等数字电子元器件来实现计算机硬件系统
- 原理；讲授一般原理，是多种数字电子计算机实现的公共原理
### ③讲述内容
- 基本部件的结构和组织方式(实现)
- 基本运算的操作原理(逻辑)
- 基本部件和单元的设计思想(联系)
### ④课程特色
- 讲授一般原理，不以具体机型为依托
- 自顶向下、层层递进
	- 从概貌开始逐渐细化到底层
### ⑤推荐教材
- 唐硕飞-计算机组成原理 +学习指导与习题
	  ![](20250514170933127.png)
- 参考教材
	- ![](20250514170949536.png)
### ⑥ 计组在计算机课程体系中的地位
- ![](20250514171012680.png)
___
# 二、课程内容组织
## 1.内容划分
1. 概论
2. 硬件结构
3. CPU
4. CU
![](20250514171048431.png)
## 2.分割整合
![](20250514190722195.png)
___
# 三、计算机系统概论
## 1.计算机系统简介
### ①计算机的范畴
- 现代计算机具有多态性，从最小的传感器到很大的物联网概念都属于计算机的范畴
	- 传感器采集相应的信息，传输到计算机，计算机进行相应的计算、判断和处理
	- 各种物体通过网络连接形成物联网，物联网与互联网的整合促使人类社会与物理系统进行整合，最终形成“智慧地球”的概念
- 一些大的计算机往往有着很复杂的结构，很高的性能，以及很高的功耗和价格…
	- 例：我国的天河二号
### ②计算机的通性
- 无论机器的复杂与否，其共性都可以划分为两个概念：软件和硬件
	- 硬件：计算机的实体，主机、外设等
	- 软件：由具有各类特殊功能的信息(程序)组成，用指令来指示硬件进行工作
		- 系统软件：早起没有系统软件，后被开发出来用于管理整个计算机系统，方便进行管理和使用
			- 语言处理程序：提供编译功能以支持高级编程语言的运行
			- 操作系统：最为著名的系统软件，管理计算机资源，提供人机交互界面
			- 服务性程序：如数学库等辅助性的程序
			- 数据库管理系统：帮助进行数据库编写
		- 应用软件：按需要编制的各种程序
	- 层次结构
		- 对硬件进行封装，为软件提供接口和指令集，系统软件应用接口管理系统软硬件资源，提供人机交互界面，应用软件调用系统软件的接口实现各自的功能

> [!info] 应对复杂系统的思维方法1 -- 抽象：
> 将一个过程或一件制品的某些细节进行有目的的隐藏，以便把其他方面的细节或者结构表达得更加清楚，即在更高的层次上，通过忽略一些细节来了解某个过程或事物
### ③从程序员的角度来看计算机系统的发展
- 微程序机器M0--微指令系统--最基本的操作，在存储器之类的微型层面上运行
- 实际(硬件)机器M1--机器语言--计算机可以直接运行--非常复杂和难以编写
- 虚拟机器--操作系统--管理软硬件资源
- 虚拟机器M2--汇编语言--需要转换成机器语言--需要软件进行"翻译"--依然比较复杂
- 虚拟机器M3--高级语言--需要编译器、解释器进行编译、生成可执行代码，再在机器上运行
- ![](20250514171122566.png)
### ④计算机组成与计算机体系结构在研究内容方面的区别
- 计算机系统结构：定义了计算机系统软硬件的交界面，将不同的功能分配给软硬件实现，提供硬件的接口，是程序员所见到的计算机系统的属性、概念性的结构与功能特性
	- 如指令系统、数据类型、寻址技术、I/O机理等
- 计算机组成：如何实现计算机体系结构所体现的属性，即实现具体的属性
## 2.计算机的基本组成
### ①冯·诺依曼计算机
- 冯·诺依曼：现代计算机之父
- 定义：以二进制的方式存储程序结构的计算机
- 第一台计算机：1949-Edvac
- 特点：
	- （冯·诺依曼计算机硬件框图）
	 ![](20250514171142763.png)
	1. 由五大部分组成
		1. 运算器ALU：实现各种类型的运算(算术运算+逻辑运算)
		2. 控制器CU：根据指令进行相应操
		3. 存储器：存储指令和数据
		4. 输入设备：输入指令和数据
		5. 输出设备：输出运算结果，转化成人们熟悉的形式
	2. 指令和数据以同等地位存于存储器内，可按地址寻访
	3. 指令和数据以二进制表示
	4. 指令由操作码和地址码组成
	5. 程序存放在存储器中
	6. 以运算器为中心
- 问题：
	- 以运算器为核心，任务繁忙，不仅要进行运算，还要处理数据的输入输出
- 改进：
	- 将机器中心由运算器改为存储器，让存储器直接与输入输出设备进行信息交换
	- 对上图进行改进：
	  ![](20250514171211010.png)
		- 其中宽箭头表示数据的传输
	- 继续进行改进：
		- 强调上图各部分的层次关系，将某些部分进行合并，得到下图：
		  ![](20250514171244329.png)
		  ![](20250514171258089.png)
### ②？其他结构的计算机系统
> [!info] 应对复杂系统的思维方法2 -- 3Y（“3化”）：
> 1.层次化(Hierarchy)：把被设计的系统划分成多个模块，再进一步细化，分别进行处理
> 2.模块化(Modularity):每个模块都要有明确定义(well-defined)的功能和接口
> 3.规则化(Regularity):每个模块的功能和接口要符合工艺或国际标准，以提高模块的重用性
### ③主要部分的组成原理
- 存储器
	- 主要结构
	  ![](20250514171318785.png)
		- 存储体：存储器的整体结构，相当于一栋大楼
		- 存储单元：存储一串二进制数数据的电子设备，相当于大楼里的一个房间
		- 存储原件：存放一位二进制数(0/1)，如房间里的床位
	- 其他概念：
		- 存储字：存储单元中二进制码的组合
		- 存储字长：每个单元存储字符的长度
		- 地址：存储单元的编号，相当于房间号
		- MAR：存储地址寄存器，(使用二进制数)保存了存储单元的地址(编号)，取决于存储单元的数量
		- MDR：内存资料存储器，用于寄存将要写入到计算机主存储器（如RAM）的数据，或由计算机主存储器读取后的数据，起到缓冲作用，其长度等于存储单元的长度
			- 如一个MAR为4位，MDR为8位的存储器，表示可以存储16个8位的二进制数，其内存大小为16B
- 运算器(累加器型)
	- 结构
	  ![](20250514171334538.png)
	- 组成部件
		- 累加器(AC)：用于临时存储和累加数据
		- 算数逻辑单元(AL)：执行算术和逻辑运算，如加、减、乘、除、与、或、非、异或等，以及辅助功能如移位、求补等
		- 乘商寄存器(MQ)：在运算时存放乘数或者商，使计算机进行更复杂的数学运算
		- 操作数寄存器(X)：用来存放操作数
	- 功能实现
		- 数学运算中各寄存器存储的数如表3-1所示
		- 加法操作
			1. 指令：加 M
				- 操作码“加”：执行加法操作
				- 地址码“M”：加数储存在寄存器M中
			2. 向ACC中存入被加数
			3. 向X中存入加数
			4. 使用ALU把两数相加，结果保存在ACC中
		- 减法操作
			1. 指令：减 M
			2. 向ACC中存入被减数
			3. 向X中存入减数
			4. 使用ALU把两数相减，结果保存在ACC中
		- 乘法操作
			1. 指令：乘 M
			2. 向ACC中存入被乘数
			3. 向X中存入乘数
			4. 将ACC中的被乘数存入X
			5. 将ACC清零（将0存入ACC）
			6. 使用ACU将两数相乘，结果保存在ACC和MQ中
		- 除法操作
			1. 指令：除 M
			2. 向ACC中存入被除数
			3. 向X中存入除数
			4. 使用ACU将两数相除，商和余数分别保存在MQ和ACC中
- 控制器
	- 功能
		- 解释指令(不执行)
		- 保证指令按序执行
	- 组成
		- ![](20250514171439913.png)
			- 程序计数器(PC)：存放当前要执行的指令的地址，自动加一以实现计数功能
			- 指令寄存器(IR)：存放当前要执行的指令
			- 控制单元(CU)：发出控制信号
### ④运算器、控制器和存储器构成了计算机的主机部分
  ![](20250514171358286.png)
- 指令的执行过程(以取数指令为例)
	- 取指令：PC(指令地址) -> MAR -> 存储体(指令内容) -> MDR -> IR
	- 分析＆执行：IR(指令内容) -> CU(控制单元进行控制) -> IR(待取数的地址) -> MAR -> 存储体(待取数) -> MDR ，完成取数操作
- 指令的执行过程(以存数指令为例)
	- 取指令：同上
	- 分析：IR(指令内容) -> CU(控制单元进行控制) -> IR(待取数的地址) -> MAR -> 存储体(告知即将存数)
	- 执行：ACC(数据) -> MDR -> 存储体 ，完成存数操作
- 程序的运行过程
	- 输入程序到计算机存储体中
	- 输入程序的首地址到PC(程序计数器)中
	- 运行程序
		- 取出指令：PC ->  MAR -> M -> MDR -> IR
		- 分析指令： OP(IR) -> CU
		- 执行指令(以取数为例)：AD(IR) -> MAR -> M -> MDR -> ACC
		- 递增PC的值，使其表示的地址指向下一条指令(其实PC的值在取指令之后就没有用到过，可以直接在取数之后就递增)
		- 打印(输出)结果
	- 停机

|     |    ACC    |       MQ        |  X  |
| :-: | :-------: | :-------------: | :-: |
| 加法  | 被加数<br>和  |       --        | 加数  |
| 减法  | 被减数<br>差  |       --        | 减数  |
| 乘法  |   乘积高位    | 乘数<br>乘积的地位<br> | 被乘数 |
| 除法  | 被除数<br>余数 |        商        | 除数  |
表3-1  数学运算中各寄存器所存储的数

## 3.计算机硬件的主要技术指标
### ①选购计算机的思考方向
- 目的/主要用途：打游戏or工作
- 预算：只买合适的，不买最贵的
- 性能
### ②计算机硬件的技术指标
- 机器字长：CPU一次能处理的数据的位数，与CPU中的寄存器位数有关
- 运算速度：
	- 主频：频率越高，一般机器速度越快，其实关系并不明显
	- 核数、各核支持的线程数：也不是主要指标
	- 吉布森法；$T_{M}=\sum_{i=1}^{n}f_{i}t_{i}$,计算每条指令运行时间与出现频率的加权平均数
		- ？静态使用频率
		- ？动态使用频率
	- CPI：执行一条指令所需的时钟周期(也采用加权平均值计算)
		- IPS：一个时钟周期所能执行的的指令数
	- MIPS：每秒能执行的指令数
	- FLOPS：每秒浮点运算次数，可以在前面加上M、G等表示更大的数
- 存储容量：可存放二进制信息的总位数
	- 主存容量：
		- 存储单元数 * 存储字长
			- 如MAR=10，MDR=8，表示容量$2^{10} \times 8$,即$1K\times8位$
			- 如MAR=16，MDR=32，表示容量$2^{16} \times 8$,即$64K\times32位$
		- 字节数(b表示比特(bit)，B表示字节(bytes))
			- $2^{3}b=8b=1B$
			- $2^{10}b=1024B=1KB$
			- 以此类推至MB、GB和TB
	- 辅存容量
		- 一般用字节数表示，如100GB
___
# 四、计算机的发展及应用
## 1.计算机发展历史
略，见[[计算机科学速成课笔记#一、计算机早期历史|计科速成课笔记·计算机早期历史]]
 ![](20250514171458776.png)
## 2.计算机的应用
- 科学计算和数据处理
- 工业控制和实时控制
- 网络技术
	- 电子商务、网络教育、敏捷制造
- 虚拟现实
- 办公自动化和管理信息系统
- 计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机集成制造系统(CIMS)
- 多媒体技术(声音、视频)
- 人工智能技术
## 3.计算机的展望
- 计算机具有类似人脑的一些超级智能功能
	- 要求计算机具有很大的存储容量和很快的处理速度
- 芯片集成度的提高受到限制
	- 芯片集成度受物理限制
	- 按几何数递增的制造成本
	- 芯片的功耗、散热和线延迟
- 需要使用新的芯片材料替代传统硅芯片
	- 光计算机
		- 利用光子取代电子进行运算和存储，
	- DNA生物计算机
		- 通过控制DNA分子之间的生化反应进行计算
	- 量子计算机
		- 利用原子所具有的量子特性
___
# 五、总线(BUS)
## 1.使用总线的原因
- 简化系统设计和硬件结构
	- 模块化设计：各个功能模块（如CPU、内存、I/O设备等）通过总线连接，无需考虑对方接口或总线的工作原理，简化了硬件设计过程
	- 系统结构清晰：将复杂的计算机硬件系统简化为由总线连接的各个功能模块，使得系统结构更加清晰，便于理解和维护
- 促进标准化
	- 标准化接口：提供了标准化的数据交换方式和接口，促进了硬件的标准化和通用性，不仅有利于硬件的批量生产，还降低了系统的集成难度和成本，同时便于系统升级和扩展
- 提高数据传输效率
	- 数据传输桥梁：总线是计算机内部各组件之间传输数据和信号的通道，它负责在CPU、内存和I/O设备之间传递指令、数据和控制信号，使得计算机能够高效地执行各种任务
	- 并行传输：部分总线支持并行传输方式，即同时传输多个位数据，从而提高了数据传输速度
- 提高系统稳定性和可靠性
	- 时序同步：总线提供时钟信号，确保各个组件的操作同步进行，避免了数据冲突和混乱，提高了系统的稳定性
	- 错误检测和纠正：一些高级总线还具有错误检测和纠正功能，能够及时发现并纠正数据传输过程中的错误，进一步提高系统的可靠性
- 便于故障诊断和维修
	- 模块化排查：当系统出现故障时，可以通过检查总线上的信号传输情况来定位故障点，从而便于故障诊断和维修
## 2.什么是总线
- 计算机系统的五大部件之间的互连方式
	- 分散连接：一种是各部件之间使用单独的连线
	- 总线连接：另一种是将各部件连到一组公共信息传输线上
- 总线是连接各个部件的信息传输线，是各个部件共享的传输介质
- 一段时间内只能有一对部件进行传输，其余部件需等待到总线空余时才能进行传输
## 3.总线上信息的传送
- 串行
	- 传输方式：把信息从一根线上一位一位地传输
	- 缺点：传输速度慢
- 并行
	- 传输方式：用多条线进行传输，每根线各传输一位
	- 缺点：多条线之间产生干扰，长距离传输时会出现延迟不一，使信号扭曲
- 两种传送方式的选择
	- 并行传输主要用于短距离的数据传输，如主机内部
	- 串行传输主要用于长距离的数据传输，如主机和外设之间
- ？现在的高速信号传输技术
## 4.总线的结构
- 单总线结构
	- ![](20250514171517606.png)
	- 数据传输拥挤，传输效率不高，容易发生总线争用
	- 设备较多时总线会变得很长，不利于数据传输
- 面向CPU的双总线结构
	- ![](20250514171530870.png)
	- 主存无法直接与I/O进行数据传输，必须经过CPU处理
- 以存储器为中心的双总线结构
	- ![](20250514171643071.png)
- 基于通道的双总线结构？
	- ![](20250514171701974.png)
- 增加了DMA的三总线结构
	- ![](20250514171718742.png)
	- DMA：直接存储器访问，外部设备直接访问系统内存
- 另一种三总线结构
	- ![](20250514171733478.png)
- 四总线结构
	- ![](20250514171755769.png)
	- 将高速总线与低速总线分离，提高传输效率
- VL-BUS总线结构
	- ![](20250514171812031.png)
- 多层PCI总线结构
	- ![](20250514171827975.png)
## 5.总线的分类(根据总线所在的位置)
- 片内总线：芯片内部的总线
- 系统总线：连接计算机各部件
	- 数据总线：双向传输，与机器字长、存储字长有关
	- 地址总线：单向传输，与存储地址、I/O地址有关
	- 控制总线：有入有出(接收请求，发出指令)
- 通信总线：连接不同计算机系统或计算机系统与其他系统(控制仪表、移动通信、外设等)，有串行通信总线和并行通信总线两种传输方式
## 6.总线特性及性能指标
- 总线物理实现
  ![](20250514171846006.png)
- 总线特性
	- 机械特性：尺寸、形状、管脚数、排列顺序
	- 电气特性：传输方向和有效的电平范围
	- 功能特性：每根线传输的功能：地址、数据或控制
	- 时间特性：信号时间的时序关系
- 总线的性能指标
	- 总线宽度：数据线的根数
	- 标准传输率：每秒传输的最大字节数(MBps)
	- 时钟同步/异步：同步 或 不同步
	- 总线复用：地址线与数据线复用(？如8086)，有利于减少芯片管脚，缩小体积
	- 信号线数：地址线、数据线和控制线的总和
	- ？ 总线控制方式：突发、自动、仲裁、逻辑、计数
## 7.总线标准
- ![](20250514172105846.png)
	- 带宽？
## 8.总线控制
### ①基本概念
主设备/模块：对总线有控制器，可以请求占用总线
从设备/模块：不能控制总线/提出请求，只能相应主设备的总线命令
有些总线可以有多个主设备，有些总线只能有一个主设备
### ②总线判优控制
- 集中式：将判优逻辑集中到一个部件(如CPU)上
	- 链式查询方式：
		- ![](20250514172125486.png)
			- 总线控制部件集中，数据线用于数据传输
			- BR：所有设备通过这条线发起占用请求
			- BS：如果有一个设备占有了总线，通过此线告知主线繁忙
			- BG：总线空闲时，控制部件通过BG逐个向下查询，一旦发现提出请求，则同意占用主线，然后开启BS信号
		- 优先级确定：DG的查询顺序，即各个I/O连接的顺序
		- 优点：结构简单(很好学)，增删设备方便，判优算法简单
		- 缺点：对电路故障十分敏感(类似于串联)，BG损坏会使得坏点后面的设备均不可用，且查询链长时处理较慢
		- 改进方法：把BS和BG换成两条线，防止损坏断裂查询链
	- 计数器定时查询方式：
		- ![](20250514172141565.png)
			- 多了一条设备地址线，传输的地址是计数器给出的，用来查找某个设备是否发出占用请求
			- 总线控制部件中有计数器，如果某个主设备请求占用主线，则通过DR向总线控制部件提出请求
			- 总线空余时，控制部件启动计数器，通过设备地址向外给出信号
			- 此时查询I/O编号为计数器的值的设备，若有请求则同意控制总线
			- 若无请求，则将计数器的值递增，查询下一个I/O设备
		- 优先级确定：计数器的值
		- 优点：方便通过软件灵活控制查询范围(可以将计数器的值设为K，从编号为K的设备开始查询，也可以设置计数器达到K+N时回归K，实现循环查询)
		- 缺点：设备较多时，要把所有设备进行编码，设备地址线很多，按序查找，同样比较慢
	- 独立请求方式：
		- ![](20250514172157189.png)
			- 将BR与BG分开布置，独立进行请求和同意
		- 优先级确定：总线控制部件内部的排队器电路
		- 优点：排队方式可预先确定，也可以自适应排队，按重要性排列，也可以循环排队
		- 缺点：用线很多，布局复杂
- 分布式：略
## 9.总线通信控制
### ①目的
- 解决通信双方的协调配合问题
### ②总线传输周期
- 申请分配阶段：主设备申请，总线仲裁决定
- 寻址阶段：主设备向从设备给出地址和命令
- 传数阶段：主设备和从设备交换数据
- 结束阶段：主模块撤销有关信息，与从设备断开连接，停止总线占用
### ③总线通信的四种方式
- 同步通信：由统一时标控制数据传输
	- 主从模块强制同步，时钟周期以最慢的设备为准，快的设备必须等待慢的数据
	- 要求总线数据较短(防止信号衰减、失真、干扰，减小时钟延迟和误差)，各设备读写数据的速度差距小
- 异步通信：采用应答方式，没有公共时钟标准
- 半同步通信：同步、异步结合
- 分离式通信：充分挖掘系统总线瞬间的潜力
### ④同步式通信的结构和过程
- 同步式数据输入
	- ![](20250514172214259.png)
		- 四个时钟周期可以完成一次可靠的数据通信
			- T1初期，主设备给出地址信号
			- T1末期(T2开始前)，主设备给出读数据命令
			- T2末期(T3开始前)，从设备给出数据
			- T3周期，数据通过总线传输到主设备
			- T4周期，数据信号、控制信号、地址信号撤销
		- 特征：由定宽、定距的时钟进行控制
- 同步式数据输出
	- ![](20250514172227026.png)
	- 同样需要四个时钟周期完成
		- T1初期，主设备给出地址信号
		- T1末期(T2开始前)，主设备出数据
		- T2末期(T3开始前)，主设备发出读数据命令
		- T3周期，数据通过总线传输到从设备
		- T4周期，数据信号、控制信号、地址信号撤销
### ⑤异步通信的结构和过程(共同点：主设备发出通信请求，从设备接收信号后发出应答)
- 不互锁模式
	- ![](20250514172241634.png)
	- 特点：无论从设备是否接收到请求，主设备发出信号并延时后都会撤销信号；无论主设备是否接受到应答，从设备发出信号并延时后都会撤销应答信号
	- 缺点：通信可靠性不确定
- 半互锁模式
	- ![](20250514172351409.png)
	- 特点：如果从设备没有收到请求，请求信号会保持不撤销的状态
	- 缺点：有可能造成请求信号一直存在，浪费总线资源，降低总线传输效率
- 全互锁
	- ![](20250514172414929.png)
	- 特点：如果从设备没有收到请求，请求信号会保持不撤销的状态；如果主设备没有接收到应答，应答信号会保持不撤销的状态
	- 缺点：可能会延长信号传输的延迟，且在两个设备都没有接收到信号时会产生死锁问题，需要外界干预才能解决
### ⑥半同步通信
![](20250514172429777.png)
- 同步：发送方用系统时钟前沿发送信号，接收端利用系统时钟后沿判断、识别信号
- 异步：增加一个“等待”响应信号$\overline{WAIT}$(由从设备给出)
- 通信时序：
	- T1；主设备发地址
	- T2：主设备发命令
	- TW：主设备检测到$\overline{WAIT}$为低电平时，等待一个T
	- TW：主设备继续监测，直到$\overline{WAIT}$为高电平，进入下一个时钟周期
	- T3：从设备提供数据
	- T4：从设备撤销数据，主设备撤销命令
### ⑦上述三种通信的共同点
- 主设备发出地址、命令--占用总线
- 从设备准备数据--不占用总线--总线空闲(可以用于其他设备间传输)
- 从设备向主设备发送数据--占用总线
### ⑧分离式通信
利用准备数据的空隙时间，充分挖掘系统总线的瞬间潜力
- 一个总线传输周期内：
	- 子周期1：主设备申请占用总线，通知从设备准备传输，然后放弃总线使用权
	- 子周期2：从设备申请占用主线，进行信息传输
- 从设备准备数据的空隙举例：硬盘查找数据所在的磁道和扇区，这时不应占用总线
- 特点
	- 各模块有权申请占用总线
	- 采用同步方式通信，不等对方回答
	- 各模块准备数据时，不占用主线，主线几乎不空闲
___
# 六、存储器
## 1.概述
### ①存储器分类
- 按存储介质分
	- 半导体存储器：有TTS、MOS(主要)两种，如内存条、U盘(断点数据易丢失)
	- 磁表面存储器：通过改变塑料或合金表面的磁性涂层的磁化方向存储0/1，如硬盘
	- 磁芯存储器：在电流作用下把铁氧磁芯磁化，通过磁极不同区分0/1
		- ![](20250514172446309.png)
	- 光盘存储器：通过激光、磁光材料
- 按存取方式分类
	- 存取时间与物理地址无关(随机访问)
		- 随机存储器：在程序执行过程中可以读写
		- 只读存储器：在程序执行过程中只能读取
	- 存取时间与物理地址有关(串行访问)
		- 顺序存取存储器，如磁带
		- 直接存取春初期，如磁盘
- 按在计算机中的作用分
	- 主存储器
		- RAM，可读写，用于储存用户、程序数据
			- 又分为静态RAM和动态ROM
		- ROM，只读，用于存储机器或系统的参数，以防用户修改
			- 又分为MROM、PROM、EPROM、EEPROM
	- Flash Memory
		- 作为便携式存储器(U盘等),也可以作为主存与辅存
	- 高速缓冲存储器(cache)
		- 通常情况下为静态RAM
	- 辅助存储器
		- 磁盘、磁带、光盘
### ②存储器的层次结构
- 三个主要特征及关系
	- 主要特征
		- 速度、容量、价格/价位
	- 层次结构：
		- ![](20250514172503778.png)
	- 形成原因：单一的存储设备无法同时满足用户或开发者对上述三个特征上的需求，因此需要分别设计成不同的存储设备，通过多个设备相互协作形成存储体系
- 主要的存储层次
	- ![](20250514172537852.png)
	- 缓存--主存层次
		- 由硬件控制(速度优先)，开发时不用特别关注
	- 主存--辅存层次
		- 由软硬件结合控制(容量优先)
		- 称为虚拟存储器(使用虚拟地址)，一般从零开始,与程序实际执行时的物理地址不同
## 2.主存储器
### ①概述
- 主存的基本组成
	- ![](20250514172552713.png)
	- MAR中的地址，需经过译码器、驱动器处理后才能转换为地址信息
	- MDR中的数据，需经过读写电路控制数据是写入存储体还是读出存储体
- 主存和CPU的联系
	- ![](20250514172621393.png)
	- CPU与主存依靠数据总线、地址总线、控制总线进行数据传输
	- 此处只是把控制总线简单地分为读写两种，实际上还有其他的控制线
- 主存中存储单元的地址分配
	- 假设存储字长是32位，即一次可读写32个位，即4个字节
	- 以数据12345678H为例，有两种存储方式：
		- ![](20250514172641810.png)
		- 大端(大尾)方式：以高位字节地址为字地址，即高位字节在低地址
		- 小端(小尾)方式：以低位字节地址为字地址，即低位字节在低地址
	- 假设地址线有24根
		- 按字节来寻址，即每次访问一个字节，可访问$2^{24}=16MB$的地址
		- 假设字长为16位，按字寻址，有8MW，其中W表示word？？？
		- 若字长为32位，按字寻址，有4MW？？？
- 主存的技术指标
	- 容量：主存存放二进制代码的总位数
	- 速度：
		- 存取时间：存储器给出地址 -> 得到数据，分为读出时间和写入时间
		- 存取周期：连续两次独立的存储器操作(读或写)所需的最小时间间隔
			- 一般来说存取周期长于存取时间？
	- 存储器的带宽？？
### ②半导体存储芯片简介
- 基本结构
	- ![](20250514172657947.png)
	- 片选线：选择多个芯片中的某个芯片
		- ![](20250514172711610.png)
			- 将存储芯片分为四组，每组的八个芯片同时工作，个存储一个字节八位中的一位数据
			- 将0 ~ 16K-1的地址分配给第一组
			- 将16K ~ 32K-1的地址分配给第二组，以此类推
			- 65535 = 64K-1，对应第四组芯片的最后一个字节
		- 一般有$\overline{CS}$和$\overline{CE}$两种,上面的一横表示低电平有效
			- $\overline{CS}$为低电平时，表示该芯片被选中
			- $\overline{CE}$ ？
	- 读写线：$\overline{WE}$和$\overline{OE}$，分别表示低电平时可写/可读
	- 地址线：单向指向存储器
	- 数据线：双向，可读可写
	- 容量计算(单个芯片)
		- 若地址线有10根，数据线有4根，容量为$2^{10}\times4位=1K\times4位=4K$B
		- 若地址线有14根，数据线有1根，容量为$2^{14}\times1位=16K\times1位=16K$B
		- 若地址线有13根，数据线有8根，容量为$2^{13}\times8位=8K\times8位=64K$B
- 译码驱动方式
	- 线选法(线性布局)
		- ![](20250514172727514.png)
		- 译码器将A0-A3四根线表示的二进制数转换成对应的字线信号
		- 读/写选通同时选中D0-D7八根线，使数据以字节的方式读写
		- 问题：
			- 容量大时布线复杂且利用率低，不利于芯片高度集成
	- 重合法(二维矩阵布局)
		- ![](20250514172741803.png)
		- 将原来的按列分布改为行列二维分布，通过矩阵电路控制单个存储单元
### ③随机存取存储器(RAM)
- 静态RAM(SRAM)
	- 保存0/1：触发器
		- 由逻辑门电路组成的具有反馈性质的电路结构，其反馈回路使得触发器能够存储信息并保持其状态
	- 基本电路：使用触发器存储信息
		- ![](20250514172756461.png)
		- T1-T4表示读写的数据，T5-T8表示行列选择信号，控制对应的晶体管开/关
		- 写放大器向左的一端取非，使信号反向输出到触发器中
		- 双稳态：具有两个稳定的工作状态，分别对应于二进制的“0”和“1” 
	- 读操作
		- 行选信号：打开T5、T6
		- 列选信号：打开T7、T8
		- 读选择有效，信号导通
	- 写操作
		- 行选信号：打开T5、T6
		- 列选信号：打开T7、T8
		- 写选择有效，信号传入写放大器
		- 写放大器处理数据，其中一个将数据取反，传入触发器
		  ![](20250514172813115.png)
	- 举例
		- Intel 2114
			- ![](20250514172829491.png)
			- 引脚注释
				- $\overline{WE}$接收写选择信号，$\overline{CS}$接收片选信号
				- A0-A7接收地址信号，I/O1-I/O4输出或输入
				- VCC、GND输入电源
			- 重合法一次选择4列的实现
				- 在$64\times64$的矩阵中读取数据
					- ![](20250514172843355.png)
					- 将矩阵的64列分成4组，每组16个，产生16个列选择信号，每个信号同时控制4组中的对应一个存储单元(如地址信号000000 0000，选择每一组的第0列，第0行)
					- ![](20250514172858212.png)
				- 在$64\times64$的矩阵中写入数据
					- 若地址信号为000000 0000，选择每一组的第0行，第0列
					- 各组对应输入I/O的数据，完成写入数据的操作
- 动态RAM(DRAM)
	- 保存0/1:电容，充电为1，无电为0
	- 基本电路
		- 三管动态RAM
			- ![](20250514172957346.png)
			- 数据保存在$C_{g}$中
			- 预充电信号T4：信号有效时T4打开，VDD通过T4对读数据线充电
			- 读取数据时，读选择线为高电平，T2导通
				- 若$C_{g}$充电，T1导通，读数据线的高电平通过T2、T!放点成低电平，读数据线中读取的数据为0
				- 若$C_{g}$无电(0)，T1不通，读数据线为高电平，读取的数据为1
				- 读出的数据和$C_{g}$的信号相反，需要在读数据线上添加一个非门
			- 写入数据时，写选择线为高电平，T3导通
				- 如果写入0，写数据线为低电平，使电容放电(0)
				- 如果写入1，写数据线为高电平，使电容充电(1)
				- 写入数据和$C_{g}$中的数据相同
		- 单管动态RAM
			- ![](20250514173015265.png)
			- 读取数据：被选中时，字线为高电平，T导通
				- $C_{s}$无电(0)时，数据线无电流，即读出0
				- $C_{s}$有电(1)时，数据线有电流，即读出1
			- 写入数据：写入1相当于对电容充电，反之相当于放电
	- 举例
		- 三管动态RAM：Intel 1103
			- ![](20250514173033678.png)
			- 读取数据
				- 地址为0，第0行第0列的单元被选中，读数据线导通，存储单元中的数据通过读数据线输出
				- 由于电容会漏电，每经过一段时间都要使用放大器对电容进行刷新
			- 写入数据
				- 列地址为1，行地址为11111时，第0列，第31行的存储单元被选中，写选择线导通，数据通过写数据线写入存储单元
		- 单管动态RAM：Intel 4116
			- 特点：容量为$16K\times1位(2^{14}位)$，理论需要14根地址线，但是此芯片只使用了7根地址线，分两次传入7位的行地址和7位的列地址
				- ![](20250514173050274.png)
			- 读取数据
				- ![](20250514173104684.png)
				- 16K的存储单元被分为128行，128列，在第63、64行之间，每一列上有一个读放大器，采用"跷跷板电路"，输入端和输出端信号相反(与非门不同的是，该电路可双向流通)
					- 即读放大器左侧的电容有电为0，无电为1，右侧反之
				- 如果行地址为0111111，列地址为0000000，选中第63行，第0列，数据会从该存储单元传出，经过读放大器反转后输出到I/O缓冲，然后输出
			- 写入数据
				- ![](20250514173119235.png)
				- 若地址为0111111 0000000，选中第63行，第0列，数据通过I/O输入到读放大器右端，通过读放大器反转后存入对应存储单元的$C_{s}$
	- 动态RAM的刷新
		- 需要刷新的原因：电容会漏电，长时间后可能1会变成0
		- 刷新范围：整行刷新，不是按单个存储单元刷新
		- 刷新方法：
			- 集中刷新：将刷新的时间集中到一起
				- ![](20250514173134884.png)
				- 一个存储周期内，前面的时间用于读写操作，后面一段时间专用于刷新，此时CPU、I/O无法访问，称为“死区”
				- 假设有一个$128\times128$的存储器，存储周期为$0.5\mu s$,刷新周期为$2ms$,那么“死区”为$0.5\mu s \times 128 = 64\mu s$，“死时间率”为$128\div4000\times100\%=3.2\%$
			- 分散刷新：将各行的刷新分开执行
				- ![](20250514185138726.png)
				- 每次读写后立即刷新某一行，没有"死区"
				- 缺点：延长读写周期，虽然提高刷新率但刷新过度，反而使芯片性能下降
			- 异步刷新：分散刷新与集中刷新相结合
				- ![](20250514173158035.png)
				- 将2ms分为128份，每份$15.6\mu s$执行一行刷新,相对每份而言是集中式刷新，相对整个2ms而言是分散式刷新
				- “死区”为$0.5\mu s$，但如果安排在CPU指令译码的时候进行刷新，“死区”可以忽略不计
- 动态RAM和静态RAM的比较(见表4-1)

|      |  SRAM(静)  | DRAM(动) |
| :--: | :-------: | :-----: |
| 存储原理 |    触发器    |   电容    |
| 集成度  |     低     |    高    |
| 芯片引脚 |     多     |    少    |
|  价格  |     高     |    低    |
|  速度  |     快     |    慢    |
|  功耗  |     多     |    少    |
|  刷新  |     无     |    有    |
|  用途  | 缓存(cache) | 主存(内存条) |
表4-1  SRAM与DRAM的比较
### ④只读存储器(ROM)
- ROM的发展
	- 早期ROM：厂家写好内容，用户无法更改或擦除
	- 用户可以进行一次性的写入，写入后无法更改或擦除
	- 电可擦写，但需要使用特定设备
	- 电可擦写，可直接连接到计算机上进行擦写
- 掩膜ROM(MROM)
	- ![](20250514173213278.png)
	- VCC(预充电管)有点时，上面一排所有的晶体管均导通
	- 在行和列的交叉点上，部分有晶体管(MOS管)
		- 若有，MOS管导通，预充电线会变成低电平，低电平输出到读放大器，被反转后成为高电平，读出1
		- 若无，反之读出0
	- 这种ROM厂家擦写后，电路无法更改，所保存的信息无法修改
- PROM(一次性编程)
	- ![](20250514173230498.png)
	- 通过烧断熔丝，使交叉点断开，读出0，未烧断的可导通，读出1
	- 这种ROM仅能进行一次破坏性擦写，无法再次修改
- EPROM(多次性编程)
	- ![](20250514173247564.png)
	- 采用N型沟道浮动栅MOS电路制成，如果在D端加上正电压，会使得S和D直接形成浮动栅(不导通)，即为0，如果不加，不形成浮动栅，则为1
	- 多次性编程时，使用紫外线照射电路驱散浮动栅，仍然较为麻烦
		- ![](20250514173307338.png)
- EEPROM(又称E方PROM，多次性编程)
	- 电可擦写，支持局部擦写或全部擦写
- Flash Memory(闪速型存储器，闪存)
	- 特点：价格便宜，集成度高,电可擦洗重写,且具备RAM功能
### ⑤存储器与CPU的连接
- 存储器容量的扩展
	- 位扩展：增加存储字字长
		- 用两片$1K\times4位$芯片构成$1K\times8位$的存储器(地址线$\times10$，数据线$\times8$)
			- ![](20250514173322627.png)
			- 将两个芯片的片选线、地址线连接相同的信号，使两个芯片同时工作，数据线、按需分别连接4根即可
	- 字扩展：增加存储字数量
		- 用两片$1K\times8位$芯片构成$2K\times8位$的存储器(地址线$\times10$，数据线$\times8$)
			- ![](20250514173343826.png)
			- 将两个芯片的数据线连接相同的信号，若A10为0，选择第一个芯片的片选，反之选择第二个芯片的片选，实现访问不同的存储单元
	- 字、位同时扩展
		- 用八片$1K\times4位$芯片构成$4K\times8位$的存储器(地址线$\times10$，数据线$\times8$)
			- 先位扩展到$1K\times8位$，再字扩展到$4K\times8位$
			- ![](20250514173358706.png)
- 存储器与CPU的连接
	- 地址线的连接：通常将CPU地址线的低位与存储芯片的地址线相连，高位或在存储芯片扩充时用，或做其他用途(片选信号等)
	- 数据线的连接：如果存储器和CPU的数据位数不同时，必须对存储芯片扩位，使其数据位数与CPU的数据线数相等
	- 读写命令线的连接：比较简单，略
	- 片选线的连接：存储器由许多存储芯片组成，哪一片是否被选中取决于该存储芯片的片选控制端$\overline CS$能否接收到来自CPU的片选信号
	- 合理选择存储芯片：
		- 系统程序/配置信息：ROM；用户数据/程序信息：RAM
		- 芯片数量尽可能少，片选逻辑尽可能简单
	- 时序相互配合，负载合理
	- 举例1：[视频讲解](https://www.bilibili.com/video/BV1Xu411r7Vz?t=3494.0&p=13)  ？
		- ![](20250514173437092.png)
		- ![](20250514173453611.png)
		- ![](20250514173704027.png)
			- 138译码器：将三位二进制转化为八种信号，每种对应一个地址
				- $G_{1}$(无横)高电平有效， 连接到始终为高电平的$A_{14}$上
				- $\overline G_{2A}$、$\overline G_{2B}$低电平有效，可同时连接到$A_{15}$
				- 同时记得连接$\overline{MREQ}$到片选信号
		- (解答见教材P95)
		- ![](20250514173720284.png)
		- ![](20250514173824109.png)
		- ![](20250514173837779.png)
		- 选择A11-A13分别连接A、B、C，用来作为片选信号，区分连接的是RAM还是ROM
	- 举例2：[视频讲解](https://www.bilibili.com/video/BV1Xu411r7Vz?t=4569.9&p=13)    暂略？
		- ![](20250514173851747.png)
### ⑥存储器的校验
- 需要校验的原因：如果存储器的外界电磁环境不稳定或者存储器受到带电粒子打击，可能引起电容充放电或触发器反转，使得存储器存储的信息发生错误变化
- 校验原理：判断数据是否在合法代码集合中，若不在说明出错，并试图判断有哪几位出现问题，以3位为一个单元举例分析：(一旦发现某种组合在合法代码范围之外，可判定数据出错)
	- 合法代码包含所有组合($3\times C_{2}^{1}=8种$)时，无法校验数据是否出错
		- 如101出错成111，仍然在合法代码范围之内
		- 无法检错，无法纠错
	- 合法代码为{000,011,101,110},即1的个数是偶数个时，可以检验到奇数个1的组合出错
		- 如101出错成100，不在合法代码中，判定出错，但不知是哪一位有错(110、101两种均有可能)
		- 可以检错，无法纠错
	- 合法代码仅有{000,111}，即进行三备份冗余
		- 如果000出错成001，可判定第3位出错(1位错的概率很大)
		- 可以检错，可以纠错
	- 合法代码为{0000,1111}，相当于四备份冗余
		- 如果收到1000，可知第一位出错，可纠错一位
		- 如果收到1100，只知道两位出错，不知是0还是1，只能检错两位
	- 合法代码为{00000,11111}，相当于五备份冗余
		-  同理，可检错两位，可纠错两位
### ⑦提高访存速度的措施

___
# 七、输入输出系统
## 1. 概述
### ①输入输出系统的发展概况
- 早期(外设较少)：分散连接，每一个设备用专门的控制电路进行信息交换
	- 外设与主机之前的连接采用程序查询方式？，CPU与I/O串行工作
- 接口模块和DMA阶段：总线连接，多个I/O设备可通过较少的总线与CPU连接
	- CPU与I/O并行工作，分为中断方式和DMA方式两种
- 具有通道结构的阶段
	- 通道是简单的处理器或者小型的功能更强的DMA控制器，可以执行自己的通道程序
	- 通道有自己的指令系统，通过执行通道程序来控制I/O与主机进行数据传输
- 具有I/O处理器的阶段
	- 在大型计算机中，可直接采用机器的微处理器或者完全相同的处理器作为I/O处理器，直接操作I/O系统
	- 且可以在无I/O设备连接时，将I/O处理器当做普通处理器使用
### ②输入输出系统的组成
- I/O软件
	- I/O指令：是CPU指令的一部分
		- 由操作码、命令吗、设备码组成
			- 操作码：声明了这是一条I/O指令
			- 命令码：相当于CPU中的操作码，包含了查询、输入和输出等具体操作
			- 设备码：给出I/O设备的编码(地址)
				- 有时设备码给出的是I/O设备中的某个寄存器地址(端口)
	- 通道指令：有通道自身的指令
		- 编程人员想要调用外部设备时，应用程序中需要增加广义I/O指令
		- 广义I/O指令=参加数据传输的I/O设备+主存的首地址+数据长度+传输方向(I/O设备或主存)
		- 操作系统根据广义I/O指令给出的参数和操作编写由通道指令组成的通道程序，将其放在内存或者通道自己的内存的指定位置后，启动通道进行工作
		- 通道指令一般较长，如IBM/370通道指令长达64位
			- 通道下可以连接多个子通道，子通道可以并行工作
			- 每个子通道下又可以连接多个设备控制器
			- 每个设备控制器又可以连接多个设备
- I/O硬件
	- 普通模式：设备 -> I/O接口
	- 通道模式：设备 -> 设备控制器 -> 子通道 -> 通道 
### ③I/O设备与主机的联系方式
- I/O设备编址方式
	- 统一编址：把I/O设备地址看成内存地址的一部分
		- 将内存中的一部分拿出作为I/O或端口的地址
		- CPU可以直接利用取数、存数指令对I/O设备进行控制
		- CPU指令集比较简单，但是内存占用较多
	- 单独编址：在内存地址之外，专门设置地址空间
		- 使用专用的I/O指令进行控制，防止I/O指令与普通指令或数据混淆
- 设备选址方式
	- 使用设备选择电路识别电路是否被选中
	- 将CPU给出的地址与设备中保存的自己的地址对比，若相同则选中此设备
- 数据传送方式
	- 串行：数据一位一位进行传输
	- 并行：多位数据同时进行传输
- 联络方式 
	- 立即响应：接收到数据时直接相应(如LED灯)
	- 异步工作：一般采用应答信号的方式进行传输
		- 并行传输：I/O接口与I/O设备进行并行输入输出数据
		- ![](20250514173912858.png)
			- 写入数据时，接口数据准备完毕后，向设备传输"Ready"信号，告知设备可以进行数据写入，数据写入到设备后，设备向接口传输"Storbe"信号，告知接口传输完毕
			- 读取数据时，当I/O接口中的数据缓冲器空闲时会向I/O设备发送"Ready"信号，告知设备可以传输数据，I/O设备传输数据后给出"Storbe"应答信号
		- 串行传输：
### ④I/O设备与主机信息传送的控制方式
