----------------------------------------------------------------------------------
-- Company: 
-- Engineer: Matthew Poole 
-- 
-- Create Date: 15.10.2024 12:32:04
-- Design Name: 
-- Module Name: RF_Mux16_1Bit_23373470_TB - Simulation
-- Project Name: 
-- Target Devices: 
-- Tool Versions: 
-- Description: 
-- 
-- Dependencies: 
-- 
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
-- 
----------------------------------------------------------------------------------


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity RF_Mux16_1Bit_23373470_TB is
--  Port ( );
end RF_Mux16_1Bit_23373470_TB;

architecture Simulation of RF_Mux16_1Bit_23373470_TB is

 component RF_Mux16_1Bit_23373470 
    Port(I0 : in std_logic;  
     I1 : in std_logic;  
     I2 : in std_logic;  
     I3 : in std_logic;  
     I4 : in std_logic;  
     I5 : in std_logic;  
     I6 : in std_logic;  
     I7 : in std_logic;  
     I8 : in std_logic;  
     I9 : in std_logic;  
     I10 : in std_logic; 
     I11 : in std_logic; 
     I12 : in std_logic; 
     I13 : in std_logic; 
     I14 : in std_logic; 
     I15 : in std_logic; 
     S : in std_logic_vector (3 downto 0);
     Y : out std_logic );
    end component;
        
signal I : std_logic_vector (15 downto 0) := b"0000000000000000";  
signal Y_TB : std_logic := '0';
signal S_TB : std_logic_vector (3 downto 0) := b"0000";
 constant StudentID : STD_LOGIC_VECTOR (27 downto 0) := x"164A69E";  


begin

    uut: RF_Mux16_1Bit_23373470
        Port map (I0 => I(0),
                  I1 => I(1),
                  I2 => I(2),
                  I3 => I(3),
                  I4 => I(4),
                  I5 => I(5),
                  I6 => I(6),
                  I7 => I(7),
                  I8 => I(8),
                  I9 => I(9),
                  I10 => I(10),
                  I11 => I(11),
                  I12 => I(12),
                  I13 => I(13),
                  I14 => I(14),
                  I15 => I(15),
                  S => S_TB,
                  Y => Y_TB);
                  
stim_proc: process
   begin		
      S_TB <= "0000";                                            -- case A   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 
      wait for 60 ns;
      I(0) <= '1'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "0001";                                            -- case B   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '1'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 
      wait for 60 ns;
      
      S_TB <= "0010";                                            -- case C   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 
      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '1'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 
      wait for 60 ns;

      S_TB <= "0011";                                            -- case D   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '1';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0';  
      wait for 60 ns;

      S_TB <= "0100";                                            -- case E   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 
 
      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '1'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "0101";                                            -- case F   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '1'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "0110";                                            -- case G   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '1'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;

      S_TB <= "0111";                                            -- case H   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '1';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "1000";                                            -- case A   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      
      
      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '1'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "1001";                                            -- case B   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 
  
      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '1'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "1010";                                            -- case C   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '1'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 
      wait for 60 ns;

      S_TB <= "1011";                                            -- case D   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '1'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;

      S_TB <= "1100";                                            -- case E   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '1'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "1101";                                            -- case F   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '1'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      
      S_TB <= "1110";                                            -- case G   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '1'; I(15) <= '0'; 

      wait for 60 ns;

      S_TB <= "1111";                                            -- case H   
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '0'; 

      wait for 60 ns;
      I(0) <= '0'; I(1) <= '0'; I(2) <= '0'; I(3) <= '0';
      I(4) <= '0'; I(5) <= '0'; I(6) <= '0'; I(7) <= '0';
      I(8) <= '0'; I(9) <= '0'; I(10) <= '0'; I(11) <= '0'; 
      I(12) <= '0'; I(13) <= '0'; I(14) <= '0'; I(15) <= '1'; 

      wait for 60 ns;
     
      
      

   end process;


end Simulation;
