//Est√≠mulo para probar el circuito secuencial
module testTcircuit;
    reg x,CLK,RST; //entradas del circuito
    wire y,A,B; //salida del circuito
    
    Tcircuit TC (x,y,A,B,CLK,RST); // se crea un ejemplar del circuito
    
    //primer bloque initial produce ocho ciclos de reloj con un periodo de 10 ns
    initial begin
        // Restear ek FF a 0
        RST = 0;
        CLK = 0;
        #5 RST = 1;

        repeat (16)
            #5 CLK = ~CLK;
    end
    
    //  produce ocho ciclos de reloj con un periodo de 10 ns
    initial begin
        x = 0;
        #15 x = 1;
        
        repeat (8)
            #10 x = ~ x;
    end
    
endmodule