Fitter report for test2
Fri Mar 13 16:34:24 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Interconnect Usage Summary
 20. LAB Logic Elements
 21. LAB-wide Signals
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Operating Settings and Conditions
 27. Estimated Delay Added for Hold Timing
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 13 16:34:24 2009    ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name                      ; test2                                    ;
; Top-level Entity Name              ; test2                                    ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C5E144C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 62 / 5,136 ( 1 % )                       ;
;     Total combinational functions  ; 61 / 5,136 ( 1 % )                       ;
;     Dedicated logic registers      ; 36 / 5,136 ( < 1 % )                     ;
; Total registers                    ; 36                                       ;
; Total pins                         ; 50 / 95 ( 53 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP3C5E144C8                           ;                                       ;
; Use TimeQuest Timing Analyzer                                      ; Off                                   ; On                                    ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation                    ; Normal compilation                    ;
; Signal Integrity Optimization                                      ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                               ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; Off                                   ; Off                                   ;
; Maximum number of global clocks allowed                            ; -1                                    ; -1                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; RAM_ce_n  ; Missing drive strength ;
; RAM_we_n  ; Missing drive strength ;
; RAM_oe_n  ; Missing drive strength ;
; RAM_ble_n ; Missing drive strength ;
; RAM_bhe_n ; Missing drive strength ;
; led0      ; Missing drive strength ;
; led1      ; Missing drive strength ;
; led2      ; Missing drive strength ;
; led3      ; Missing drive strength ;
; led4      ; Missing drive strength ;
; led5      ; Missing drive strength ;
; led6      ; Missing drive strength ;
; led7      ; Missing drive strength ;
; RAM_A[17] ; Missing drive strength ;
; RAM_A[16] ; Missing drive strength ;
; RAM_A[15] ; Missing drive strength ;
; RAM_A[14] ; Missing drive strength ;
; RAM_A[13] ; Missing drive strength ;
; RAM_A[12] ; Missing drive strength ;
; RAM_A[11] ; Missing drive strength ;
; RAM_A[10] ; Missing drive strength ;
; RAM_A[9]  ; Missing drive strength ;
; RAM_A[8]  ; Missing drive strength ;
; RAM_A[7]  ; Missing drive strength ;
; RAM_A[6]  ; Missing drive strength ;
; RAM_A[5]  ; Missing drive strength ;
; RAM_A[4]  ; Missing drive strength ;
; RAM_A[3]  ; Missing drive strength ;
; RAM_A[2]  ; Missing drive strength ;
; RAM_A[1]  ; Missing drive strength ;
; RAM_A[0]  ; Missing drive strength ;
; RAM_D[15] ; Missing drive strength ;
; RAM_D[14] ; Missing drive strength ;
; RAM_D[13] ; Missing drive strength ;
; RAM_D[12] ; Missing drive strength ;
; RAM_D[11] ; Missing drive strength ;
; RAM_D[10] ; Missing drive strength ;
; RAM_D[9]  ; Missing drive strength ;
; RAM_D[8]  ; Missing drive strength ;
; RAM_D[7]  ; Missing drive strength ;
; RAM_D[6]  ; Missing drive strength ;
; RAM_D[5]  ; Missing drive strength ;
; RAM_D[4]  ; Missing drive strength ;
; RAM_D[3]  ; Missing drive strength ;
; RAM_D[2]  ; Missing drive strength ;
; RAM_D[1]  ; Missing drive strength ;
; RAM_D[0]  ; Missing drive strength ;
+-----------+------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/HDD/design/CycloneIII_Eval_Brd_rev2/tests/work/test/test2/test2.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 62 / 5,136 ( 1 % )   ;
;     -- Combinational with no register       ; 26                   ;
;     -- Register only                        ; 1                    ;
;     -- Combinational with a register        ; 35                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 25                   ;
;     -- 3 input functions                    ; 5                    ;
;     -- <=2 input functions                  ; 31                   ;
;     -- Register only                        ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 39                   ;
;     -- arithmetic mode                      ; 22                   ;
;                                             ;                      ;
; Total registers*                            ; 36 / 5,753 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 36 / 5,329 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 5 / 321 ( 2 % )      ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 50 / 95 ( 53 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%         ;
; Maximum fan-out node                        ; inst1~clkctrl        ;
; Maximum fan-out                             ; 36                   ;
; Highest non-global fan-out signal           ; sram:inst|OEN        ;
; Highest non-global fan-out                  ; 18                   ;
; Total fan-out                               ; 464                  ;
; Average fan-out                             ; 2.07                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_25mhz ; 22    ; 1        ; 0            ; 11           ; 0            ; 36                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; pba       ; 34    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; pbb       ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; RAM_A[0]  ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[10] ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[11] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[12] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[13] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[14] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[15] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[16] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[17] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[1]  ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[2]  ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[3]  ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[4]  ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[5]  ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[6]  ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[7]  ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[8]  ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_A[9]  ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_bhe_n ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_ble_n ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_ce_n  ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_oe_n  ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAM_we_n  ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led0      ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led1      ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led2      ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led3      ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led4      ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led5      ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led6      ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led7      ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; RAM_D[0]  ; 132   ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[10] ; 100   ; 6        ; 34           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[11] ; 99    ; 6        ; 34           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[12] ; 11    ; 1        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[13] ; 10    ; 1        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[14] ; 7     ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[15] ; 4     ; 1        ; 0            ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[1]  ; 129   ; 8        ; 16           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[2]  ; 128   ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[3]  ; 127   ; 7        ; 16           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[4]  ; 126   ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[5]  ; 125   ; 7        ; 18           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[6]  ; 124   ; 7        ; 18           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[7]  ; 121   ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[8]  ; 103   ; 6        ; 34           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; RAM_D[9]  ; 101   ; 6        ; 34           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 12 / 13 ( 92 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 8 ( 13 % )    ; 3.3V          ; --           ;
; 3        ; 3 / 11 ( 27 % )   ; 3.3V          ; --           ;
; 4        ; 6 / 14 ( 43 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 14 ( 0 % )    ; 3.3V          ; --           ;
; 6        ; 7 / 10 ( 70 % )   ; 3.3V          ; --           ;
; 7        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RAM_oe_n                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; RAM_bhe_n                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RAM_ble_n                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; RAM_D[15]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RAM_D[14]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RAM_D[13]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; RAM_D[12]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; clk_25mhz                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; pba                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; pbb                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; led7                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; led6                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; led5                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; led4                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; led3                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; led2                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; led1                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; led0                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RAM_D[11]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; RAM_D[10]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; RAM_D[9]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RAM_D[8]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; RAM_A[14]                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; RAM_A[13]                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; RAM_A[12]                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RAM_A[11]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; RAM_A[10]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; RAM_A[9]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; RAM_A[8]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; RAM_A[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; RAM_A[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RAM_A[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; RAM_we_n                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; RAM_D[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RAM_D[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; RAM_D[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; RAM_D[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RAM_D[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; RAM_D[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; RAM_D[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RAM_D[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; RAM_ce_n                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RAM_A[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RAM_A[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; RAM_A[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RAM_A[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RAM_A[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; RAM_A[17]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; RAM_A[16]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; RAM_A[15]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; |test2                     ; 62 (1)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 50   ; 0            ; 26 (1)       ; 1 (0)             ; 35 (0)           ; |test2              ; work         ;
;    |sram:inst|             ; 61 (61)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 1 (1)             ; 35 (35)          ; |test2|sram:inst    ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; clk_25mhz ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; pba       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; pbb       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_ce_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_we_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_oe_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_ble_n ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_bhe_n ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led4      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led5      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led6      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led7      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_D[15] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[14] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[13] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[12] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[11] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[10] ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; RAM_D[9]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[8]  ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; RAM_D[7]  ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; RAM_D[6]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[5]  ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; RAM_D[4]  ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; RAM_D[3]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[2]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; RAM_D[1]  ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; RAM_D[0]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; clk_25mhz                  ;                   ;         ;
; pba                        ;                   ;         ;
;      - inst1               ; 0                 ; 6       ;
; pbb                        ;                   ;         ;
;      - inst1               ; 0                 ; 6       ;
; RAM_D[15]                  ;                   ;         ;
;      - sram:inst|CHECK~146 ; 0                 ; 6       ;
; RAM_D[14]                  ;                   ;         ;
;      - sram:inst|CHECK~148 ; 0                 ; 6       ;
; RAM_D[13]                  ;                   ;         ;
;      - sram:inst|CHECK~147 ; 0                 ; 6       ;
; RAM_D[12]                  ;                   ;         ;
;      - sram:inst|CHECK~145 ; 0                 ; 6       ;
; RAM_D[11]                  ;                   ;         ;
;      - sram:inst|CHECK~143 ; 0                 ; 6       ;
; RAM_D[10]                  ;                   ;         ;
;      - sram:inst|CHECK~143 ; 1                 ; 6       ;
; RAM_D[9]                   ;                   ;         ;
;      - sram:inst|CHECK~141 ; 0                 ; 6       ;
; RAM_D[8]                   ;                   ;         ;
;      - sram:inst|CHECK~141 ; 1                 ; 6       ;
; RAM_D[7]                   ;                   ;         ;
;      - sram:inst|CHECK~147 ; 1                 ; 6       ;
; RAM_D[6]                   ;                   ;         ;
;      - sram:inst|CHECK~148 ; 0                 ; 6       ;
; RAM_D[5]                   ;                   ;         ;
;      - sram:inst|CHECK~145 ; 1                 ; 6       ;
; RAM_D[4]                   ;                   ;         ;
;      - sram:inst|CHECK~140 ; 1                 ; 6       ;
; RAM_D[3]                   ;                   ;         ;
;      - sram:inst|CHECK~146 ; 0                 ; 6       ;
; RAM_D[2]                   ;                   ;         ;
;      - sram:inst|CHECK~142 ; 0                 ; 6       ;
; RAM_D[1]                   ;                   ;         ;
;      - sram:inst|CHECK~140 ; 1                 ; 6       ;
; RAM_D[0]                   ;                   ;         ;
;      - sram:inst|CHECK~142 ; 0                 ; 6       ;
+----------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                   ;
+----------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                 ; Location          ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; clk_25mhz            ; PIN_22            ; 36      ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; inst1                ; LCCOMB_X14_Y7_N24 ; 36      ; Async. clear  ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sram:inst|ADDR~178   ; LCCOMB_X17_Y23_N4 ; 18      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; sram:inst|OEN        ; FF_X17_Y23_N3     ; 18      ; Output enable ; no     ; --                   ; --               ; --                        ;
; sram:inst|STATE.RD1  ; FF_X18_Y22_N15    ; 9       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; sram:inst|WideOr6~34 ; LCCOMB_X18_Y22_N0 ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+----------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                          ;
+-----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name      ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_25mhz ; PIN_22            ; 36      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; inst1     ; LCCOMB_X14_Y7_N24 ; 36      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+-------------------------+---------+
; Name                    ; Fan-Out ;
+-------------------------+---------+
; sram:inst|WideOr6~34    ; 18      ;
; sram:inst|ADDR~178      ; 18      ;
; sram:inst|OEN           ; 18      ;
; sram:inst|STATE.START   ; 10      ;
; sram:inst|STATE.RD1     ; 9       ;
; sram:inst|OK            ; 8       ;
; sram:inst|STATE.working ; 6       ;
; sram:inst|STATE.RD      ; 6       ;
; sram:inst|ADDR[0]       ; 6       ;
; sram:inst|ADDR[1]       ; 6       ;
; sram:inst|ADDR[2]       ; 5       ;
; sram:inst|ADDR[3]       ; 5       ;
; sram:inst|ADDR[4]       ; 5       ;
; sram:inst|ADDR[5]       ; 5       ;
; sram:inst|ADDR[6]       ; 5       ;
; sram:inst|ADDR[7]       ; 5       ;
; sram:inst|ADDR[8]       ; 5       ;
; sram:inst|ADDR[9]       ; 5       ;
; sram:inst|ADDR[10]      ; 5       ;
; sram:inst|ADDR[11]      ; 5       ;
; sram:inst|ADDR[12]      ; 5       ;
; sram:inst|ADDR[13]      ; 5       ;
; sram:inst|ADDR[14]      ; 5       ;
; sram:inst|ADDR[15]      ; 5       ;
; sram:inst|cnt_cycle[5]  ; 4       ;
; sram:inst|cnt_cycle[4]  ; 4       ;
; sram:inst|Equal2~175    ; 3       ;
; sram:inst|OK~70         ; 3       ;
; sram:inst|cnt_cycle[3]  ; 3       ;
; sram:inst|cnt_cycle[2]  ; 3       ;
; sram:inst|cnt_cycle[1]  ; 3       ;
; sram:inst|cnt_cycle[0]  ; 3       ;
; sram:inst|STATE.WR1     ; 3       ;
; sram:inst|STATE.WR2     ; 3       ;
; sram:inst|ADDR[16]      ; 3       ;
; sram:inst|ADDR[17]      ; 3       ;
; sram:inst|Equal2~174    ; 2       ;
; sram:inst|STATE.WR      ; 2       ;
; sram:inst|CHECK         ; 2       ;
; sram:inst|Equal0~49     ; 2       ;
; sram:inst|end_test      ; 2       ;
; sram:inst|WE            ; 2       ;
; ~ALTERA_DATA0~          ; 1       ;
; ~ALTERA_DCLK~~obuf      ; 1       ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 1       ;
; ~ALTERA_ASDO_DATA1~     ; 1       ;
; RAM_D[0]                ; 1       ;
; RAM_D[1]                ; 1       ;
; RAM_D[2]                ; 1       ;
; RAM_D[3]                ; 1       ;
+-------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 131 / 32,401 ( < 1 % ) ;
; C16 interconnects          ; 10 / 1,326 ( < 1 % )   ;
; C4 interconnects           ; 97 / 21,816 ( < 1 % )  ;
; Direct links               ; 16 / 32,401 ( < 1 % )  ;
; Global clocks              ; 2 / 10 ( 20 % )        ;
; Local interconnects        ; 39 / 10,320 ( < 1 % )  ;
; R24 interconnects          ; 23 / 1,289 ( 2 % )     ;
; R4 interconnects           ; 109 / 28,186 ( < 1 % ) ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 12.40) ; Number of LABs  (Total = 5) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 1                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 3                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 2.40) ; Number of LABs  (Total = 5) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 4                           ;
; 1 Clock                            ; 4                           ;
; 1 Clock enable                     ; 2                           ;
; 1 Sync. clear                      ; 1                           ;
; 1 Sync. load                       ; 1                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 19.60) ; Number of LABs  (Total = 5) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 1                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 1                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 1                           ;
; 26                                           ; 1                           ;
; 27                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+--------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 10.40) ; Number of LABs  (Total = 5) ;
+--------------------------------------------------+-----------------------------+
; 0                                                ; 0                           ;
; 1                                                ; 1                           ;
; 2                                                ; 0                           ;
; 3                                                ; 0                           ;
; 4                                                ; 0                           ;
; 5                                                ; 0                           ;
; 6                                                ; 0                           ;
; 7                                                ; 0                           ;
; 8                                                ; 0                           ;
; 9                                                ; 0                           ;
; 10                                               ; 2                           ;
; 11                                               ; 0                           ;
; 12                                               ; 0                           ;
; 13                                               ; 0                           ;
; 14                                               ; 0                           ;
; 15                                               ; 1                           ;
; 16                                               ; 1                           ;
+--------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 16.60) ; Number of LABs  (Total = 5) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 1                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 1                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 1                           ;
; 18                                           ; 0                           ;
; 19                                           ; 0                           ;
; 20                                           ; 1                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 0                           ;
; 26                                           ; 0                           ;
; 27                                           ; 0                           ;
; 28                                           ; 0                           ;
; 29                                           ; 0                           ;
; 30                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Fri Mar 13 16:34:16 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off test2 -c test2
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP3C5E144C8 for design "test2"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C10E144C8 is compatible
    Info: Device EP3C16E144C8 is compatible
    Info: Device EP3C25E144C8 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info: Pin ~ALTERA_DCLK~ is reserved at location 12
    Info: Pin ~ALTERA_DATA0~ is reserved at location 13
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk_25mhz~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node inst1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "leddspl1"
    Warning: Ignored I/O standard assignment to node "leddspl2"
    Warning: Ignored I/O standard assignment to node "leddspl3"
    Warning: Ignored I/O standard assignment to node "leddspl4"
    Warning: Ignored I/O standard assignment to node "leddspl5"
    Warning: Ignored I/O standard assignment to node "leddspl6"
    Warning: Ignored I/O standard assignment to node "leddspl7"
    Warning: Ignored I/O standard assignment to node "leddspl8"
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 4.099 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X17_Y23_N0; Fanout = 6; REG Node = 'sram:inst|ADDR[2]'
    Info: 2: + IC(1.288 ns) + CELL(0.177 ns) = 1.465 ns; Loc. = LAB_X19_Y22_N0; Fanout = 1; COMB Node = 'sram:inst|Equal2~173'
    Info: 3: + IC(0.238 ns) + CELL(0.177 ns) = 1.880 ns; Loc. = LAB_X19_Y22_N0; Fanout = 2; COMB Node = 'sram:inst|Equal2~174'
    Info: 4: + IC(0.088 ns) + CELL(0.327 ns) = 2.295 ns; Loc. = LAB_X19_Y22_N0; Fanout = 4; COMB Node = 'sram:inst|Equal2~175'
    Info: 5: + IC(0.238 ns) + CELL(0.552 ns) = 3.085 ns; Loc. = LAB_X19_Y22_N0; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[0]~43'
    Info: 6: + IC(0.000 ns) + CELL(0.073 ns) = 3.158 ns; Loc. = LAB_X19_Y22_N0; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[1]~45'
    Info: 7: + IC(0.000 ns) + CELL(0.073 ns) = 3.231 ns; Loc. = LAB_X19_Y22_N0; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[2]~47'
    Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 3.304 ns; Loc. = LAB_X19_Y22_N0; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[3]~49'
    Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 3.377 ns; Loc. = LAB_X19_Y22_N0; Fanout = 1; COMB Node = 'sram:inst|cnt_cycle[4]~51'
    Info: 10: + IC(0.000 ns) + CELL(0.607 ns) = 3.984 ns; Loc. = LAB_X19_Y22_N0; Fanout = 1; COMB Node = 'sram:inst|cnt_cycle[5]~52'
    Info: 11: + IC(0.000 ns) + CELL(0.115 ns) = 4.099 ns; Loc. = LAB_X19_Y22_N0; Fanout = 4; REG Node = 'sram:inst|cnt_cycle[5]'
    Info: Total cell delay = 2.247 ns ( 54.82 % )
    Info: Total interconnect delay = 1.852 ns ( 45.18 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 19 pins must meet Altera requirements for 3.3V, 3.0V, and 2.5V interfaces.
    Info: Pin RAM_D[15] uses I/O standard 3.3-V LVTTL at 4
    Info: Pin RAM_D[14] uses I/O standard 3.3-V LVTTL at 7
    Info: Pin RAM_D[13] uses I/O standard 3.3-V LVTTL at 10
    Info: Pin RAM_D[12] uses I/O standard 3.3-V LVTTL at 11
    Info: Pin RAM_D[11] uses I/O standard 3.3-V LVTTL at 99
    Info: Pin RAM_D[10] uses I/O standard 3.3-V LVTTL at 100
    Info: Pin RAM_D[9] uses I/O standard 3.3-V LVTTL at 101
    Info: Pin RAM_D[8] uses I/O standard 3.3-V LVTTL at 103
    Info: Pin RAM_D[7] uses I/O standard 3.3-V LVTTL at 121
    Info: Pin RAM_D[6] uses I/O standard 3.3-V LVTTL at 124
    Info: Pin RAM_D[5] uses I/O standard 3.3-V LVTTL at 125
    Info: Pin RAM_D[4] uses I/O standard 3.3-V LVTTL at 126
    Info: Pin RAM_D[3] uses I/O standard 3.3-V LVTTL at 127
    Info: Pin RAM_D[2] uses I/O standard 3.3-V LVTTL at 128
    Info: Pin RAM_D[1] uses I/O standard 3.3-V LVTTL at 129
    Info: Pin RAM_D[0] uses I/O standard 3.3-V LVTTL at 132
    Info: Pin clk_25mhz uses I/O standard 3.3-V LVTTL at 22
    Info: Pin pba uses I/O standard 3.3-V LVTTL at 34
    Info: Pin pbb uses I/O standard 3.3-V LVTTL at 51
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin RAM_ce_n has GND driving its datain port
    Info: Pin RAM_ble_n has GND driving its datain port
    Info: Pin RAM_bhe_n has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: sram:inst|OEN
        Info: Type bi-directional pin RAM_D[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin RAM_D[2] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file F:/HDD/design/CycloneIII_Eval_Brd_rev2/tests/work/test/test2/test2.fit.smsg
Info: Parallel compilation was enabled and used an average of 1.0 processors and a maximum of 2 processors out of 2 processors allowed
    Info: Less than 1% of process time was spent using more than one processor
Info: Quartus II Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 226 megabytes
    Info: Processing ended: Fri Mar 13 16:34:25 2009
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/HDD/design/CycloneIII_Eval_Brd_rev2/tests/work/test/test2/test2.fit.smsg.


