Para tener como referencia cuantas slices podemos meter al reemplazar por otro podriamos basarnos en el area que ocupa cada slice
Asi si
Area(1 slice 32-bit) = 2 * Area(1 slice 8-bit)
Podemos mantener el area del procesador constante al sacar 1 slice de 32-bit y poner 2 de 8-bit

 En paper note que utilizan la estrategia de utilizar una merged para un grupo entero de operaciones, se puede ver en la tabla 2 pagina 6. En Arianne utilizan una merged slice para todas las operaciones de division y sqrt de todos los formatos

 El principal motivo por el que evitan merged slices es por la optimizacion de energia y optimizacion de area, pues el slice puede estar preparado para 64 bits pero puedo utilizarlo para formatos mas chicos

 a tener en cuenta los ciclos que toma cada operacion. Se relaciona con la manera en que el procesador hace issue de instrucciones. Las ADDMUL de 8 bits tienen una latencia de 2 ciclos, si hago issue de 1 instr/cycle no tiene sentido agregar mas de dos slices. Capaz se pueda alargar el pipeline dentro de slice para lograr mayor latencia pero mejor throughput?

 Al implementar una idea de este estilo, estamos descartando la parte de trans presition? Ya no vamos a poder calcular eficientemente otros formatos por cuestion de precision, puede que deje de ser conveniente
 
 Es un problema esto? o simplemente es darle una nueva direccion a este trabajo

 falta leer el related works