<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
  <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
  <meta http-equiv="Content-Style-Type" content="text/css" />
  <meta name="generator" content="pandoc" />
  <title></title>
  <style type="text/css">code{white-space: pre;}</style>
  <style type="text/css">
table.sourceCode, tr.sourceCode, td.lineNumbers, td.sourceCode {
  margin: 0; padding: 0; vertical-align: baseline; border: none; }
table.sourceCode { width: 100%; line-height: 100%; }
td.lineNumbers { text-align: right; padding-right: 4px; padding-left: 4px; color: #aaaaaa; border-right: 1px solid #aaaaaa; }
td.sourceCode { padding-left: 5px; }
code > span.kw { color: #007020; font-weight: bold; }
code > span.dt { color: #902000; }
code > span.dv { color: #40a070; }
code > span.bn { color: #40a070; }
code > span.fl { color: #40a070; }
code > span.ch { color: #4070a0; }
code > span.st { color: #4070a0; }
code > span.co { color: #60a0b0; font-style: italic; }
code > span.ot { color: #007020; }
code > span.al { color: #ff0000; font-weight: bold; }
code > span.fu { color: #06287e; }
code > span.er { color: #ff0000; font-weight: bold; }
  </style>
  <link rel="stylesheet" href="../css/pmag.css" type="text/css" />
</head>
<body>
<div id="header_wrap">
   <h1><a href="https://www.facebook.com/groups/programmerMagazine">程式人雜誌</a> <sub> --  <a href="http://programmermagazine.github.io/201408/htm/home.html">2014 年 8 月號</a> (開放公益出版品)</sub></h1>
</div>
<div id="content">
<div id="TOC">
<ul>
<li><a href="#fpga-的設計流程與開發工具----使用-icarus-altera-quartus-ii-北瀚-fpga-板子">FPGA 的設計流程與開發工具 -- 使用 Icarus + Altera Quartus II + 北瀚 FPGA 板子</a></li>
</ul>
</div>
<h2 id="fpga-的設計流程與開發工具----使用-icarus-altera-quartus-ii-北瀚-fpga-板子">FPGA 的設計流程與開發工具 -- 使用 Icarus + Altera Quartus II + 北瀚 FPGA 板子</h2>
<p>FPGA 是一種可程式化硬體， 所以我們可以「寫程式」燒到FPGA裡面，但是要怎麼寫，又該怎麼燒呢？</p>
<p>撰寫 FPGA 程式通常要採用「硬體描述語言」 (Hardware Description Language, HDL)，目前最常被使用的「硬體描述語言」有兩種，一種是 Verilog，另一種是 VHDL。VHDL 在學術界很常用，很多學校課堂上教授「數位電路設計」或「數位系統設計」的時候都會採用 VHDL；而 Verilog 則是在業界比較常用，而且語法相對精簡，比較不需要重複宣告，因此寫起來很輕鬆愉快，這也是筆者為何喜歡 Verilog 的原因。</p>
<p>當我們寫好一個 Verilog 或 VHDL 程式模組的時候，通常會寫一段稱為 testbench 的測試程式，來測試該模組是否能正常運作，這個過程完全可以在電腦上執行，電腦會根據 Verilog 語法模擬電路的執行過程，不需要立刻燒錄到 FPGA 當中。</p>
<p>舉例而言，開放原始碼的 icarus 是筆者很喜歡使用的 Verilog 模擬測試工具，以下我們就先用 icarus 這個測試工具來說明 verilog 程式的設計與測試流程。</p>
<p>首先，讓我們先撰寫一個超級簡單的模組，並命名為 simple.v 後存檔：</p>
<p>檔案： simple.v</p>
<pre class="sourceCode verilog"><code class="sourceCode verilog"><span class="kw">module</span> simple(<span class="dt">input</span> clock, <span class="dt">input</span> i, <span class="dt">output</span> o);
  <span class="kw">assign</span> o = i;
<span class="kw">endmodule</span></code></pre>
<p>上述模組在硬體上其實只是一條線，這條線從 i 點的輸入拉到 o 點的輸出 (雖然還有一個 clock 的參數，但是在此處並未用到，宣告 clock 的原因單純是因為我們接下來要使用的 SMIMS Instrument 工具要求模組必須有時脈 clock 才能連接，所以就多宣告了這個參數，預留給後面綁定時使用的)。</p>
<p>接著、我們就可以另外寫一段測試主程式 (test bench)，並且命名為 simpleTest.v 後存檔:</p>
<p>檔案： simpleTest.v</p>
<pre class="sourceCode verilog"><code class="sourceCode verilog"><span class="ot">`include </span><span class="fl">&quot;simple.v&quot;</span>

<span class="kw">module</span> main;
<span class="dt">reg</span> clock, i;
<span class="dt">wire</span> o;

simple s1(clock, i, o);

<span class="kw">initial</span> <span class="kw">begin</span>
  <span class="dt">$monitor</span>(<span class="st">&quot;%4dns i=%b o=%b&quot;</span>, <span class="dt">$stime</span>, i, o);
  clock = <span class="dv">0</span>;
  i = <span class="dv">0</span>;
  <span class="bn">#30</span> i=<span class="dv">1</span>;
  <span class="bn">#100</span> i=<span class="dv">0</span>;
  <span class="bn">#100</span> i=<span class="dv">1</span>;
  <span class="bn">#100</span> <span class="dt">$finish</span>;
<span class="kw">end</span>

<span class="kw">always</span> <span class="bn">#10</span> clock=~clock;

<span class="kw">endmodule</span></code></pre>
<p>接著我們就可以用 icarus 的 iverilog 指令對 simpleTest.v 這個檔案進行編譯動作，接著再用 vvp 這個指令執行測試程式，過程如下所示：</p>
<pre><code>D:\SMIMS\ccc\simple&gt;iverilog simpleTest.v -o simpleTest

D:\SMIMS\ccc\simple&gt;vvp simpleTest
   0ns i=0 o=0
  30ns i=1 o=1
 130ns i=0 o=0
 230ns i=1 o=1</code></pre>
<p>當測試完成，模擬結果沒有問題之後，就可以進一步將程式模組真正燒錄到 FPGA 板上去了，在此我們採用北瀚科技 (SMIMS) 的 「VeriLite Altera C4」 FPGA 板作為範例。</p>
<div class="figure">
<img src="../img/SMIMS_board.png" alt="圖、北瀚科技 (SMIMS) 的 VeriLite Altera C4 FPGA 板" /><p class="caption">圖、北瀚科技 (SMIMS) 的 VeriLite Altera C4 FPGA 板</p>
</div>
<p>由於北瀚科技是小廠，不像 Altera 與 Xilinx 等大廠有自己的 IC 與完整的開發工具，因此北瀚的工具必須搭配上述兩大廠的開發工具使用。</p>
<p>目前、Xilinx 與 Altera 是 FPGA 的兩大廠商，這兩家廠商都提供了FPGA的設計開發工具，Altera 的開發工具稱為 Quartus II，Xilinx 的開發工具稱為 ISE，這兩者都提供了相當完整的工具鏈，包含 Verilog、VHDL、測試檔撰寫、模擬、燒錄、腳位設定等工具。</p>
<p>另外、Xilinx 的 ISE 與 Altera 的 Quartus II 都提供了用圖形化設計模組的方式，設計完之後也可以產生 Verilog 與 VHDL 的程式碼，這種工具有助於學習，但是對於專家而言，直接撰寫程式會是更快速有效的方法。</p>
<p>筆者並沒有購買 Altera Quartus II 軟體，因此使用的是免費的 Quartus II web edition，但是對於初學者而言，這個版本已經是相當好用的了。</p>
<p>以我們上述的 VeriLite Altera C4 FPGA 板為例，我們必須先用 Altera 的 Quartus II 工具來編譯並產生 FPGA 燒錄檔，因此我們必須用 Quartus II 建立一個專案，並在建立時指定使用的 FPGA 晶片型號，相關模組等資訊，然後才能進行編譯，以下是筆者用 Quartus II 編譯 simple.v 完成時的畫面。</p>
<div class="figure">
<img src="../img/AlteraQuartusCompile.png" alt="圖、使用 Altera Quartus II 編譯 simple.v 模組" /><p class="caption">圖、使用 Altera Quartus II 編譯 simple.v 模組</p>
</div>
<p>但是、FPGA 的「程式設計」流程，與一般程式的設計流程有所不同。在寫一般程式的時候，我們會進行「撰寫、執行」或者「撰寫、編譯、執行」的流程，但是在寫 FPGA 程式的時候，還得加上「腳位綁定」與「燒錄」這兩個步驟。</p>
<p>「腳位綁定」是將 Verilog 模組的輸出入線路，與 FPGA 上的針腳對映起來的一個動作，綁定好之後必須重新進行 FPGA 等級的完整編譯，完成之後才能進行燒錄。</p>
<p>在 北瀚所提供的工具中，HDL Auto Assign Pin 這個工具來進行腳位的自動指定，其操作如下圖所示：</p>
<div class="figure">
<img src="../img/SMIMS_PinAssign1.png" alt="圖、北瀚的腳位自動綁定工具 - 步驟1" /><p class="caption">圖、北瀚的腳位自動綁定工具 - 步驟1</p>
</div>
<div class="figure">
<img src="../img/SMIMS_PinAssign2.png" alt="圖、北瀚的腳位自動綁定工具 - 步驟2" /><p class="caption">圖、北瀚的腳位自動綁定工具 - 步驟2</p>
</div>
<div class="figure">
<img src="../img/SMIMS_PinAssign3.png" alt="圖、北瀚的腳位自動綁定工具 - 步驟3" /><p class="caption">圖、北瀚的腳位自動綁定工具 - 步驟3</p>
</div>
<div class="figure">
<img src="../img/SMIMS_PinAssign4.png" alt="圖、北瀚的腳位自動綁定工具 - 步驟4" /><p class="caption">圖、北瀚的腳位自動綁定工具 - 步驟4</p>
</div>
<p>如果我們在編譯時沒有指定腳位資訊，Altera Quartus II 編譯出來就不會包含燒錄檔 (*.rbf)，因此我們可以用上述北瀚 HDL Auto Assign Pin 產生的檔案 simple.qsf 將 Quartus 編譯時預設產生的 simple.qsf 檔覆蓋過去，然後重新編譯一次，這樣才會正確的指定腳位，也才能產生正確的燒錄檔 simple.rbf。</p>
<p>(注意：最好將 北瀚 (SMIMS) 的檔案與 quartus 的檔案分開存放，否則可能會有互相覆蓋的問題)</p>
<p>當燒錄檔 simple.rbf 檔產生之後，我們就可以透過北瀚的 VeriComm 這個工具程式，將 simple.rbf 燒到北瀚的 FPGA 板中，然後編輯輸入波形，並且繪製出實際在 FPGA 板上跑出來的波形圖，如下所示：</p>
<div class="figure">
<img src="../img/VeriComm.png" alt="圖、VeriComm 程式執行出來的波形圖" /><p class="caption">圖、VeriComm 程式執行出來的波形圖</p>
</div>
<p>我們可以透過 VeriComm 輸出的這個波形看看所設計的 Verilog 程式是否正確，這個波形已經不是模擬的結果了，而是 VeriComm 透過控制 simple.v 的輸入與時脈，實際在 FPGA 板上對每個腳位進行偵測所繪製出來的，也就是讓 simple.v 在 VeriComm 與 SMIMS Engine 晶片控制下的輸出結果。</p>
<p>透過 VeriComm 的波形，我們會比較容易觀察所設計的電路是否正確，這也是北瀚科技比較特別的技術之所在。</p>
<p>接著、我們還可以利用北瀚的 VeriInstrument 工具，利用視覺化的方式，做出一個互動式的「虛擬電路」。舉例而言，以下是我將 simple.v 連結到「按鈕與LED」等圖示控制項，所得到的幾個畫面。</p>
<div class="figure">
<img src="../img/VeriInstrumentOn.png" alt="圖、VeriComm 程式執行出來的波形圖 - 開關向上扳(通路)" /><p class="caption">圖、VeriComm 程式執行出來的波形圖 - 開關向上扳(通路)</p>
</div>
<div class="figure">
<img src="../img/VeriInstrumentOff.png" alt="圖、VeriComm 程式執行出來的波形圖 - 開關向下扳(斷路)" /><p class="caption">圖、VeriComm 程式執行出來的波形圖 - 開關向下扳(斷路)</p>
</div>
<p>至此、我們已經用一個極度簡單的範例，大致介紹完整個 FPGA 電路的設計過程，希望能讓大家對 FPGA 的電路設計有完整的概念。當然、學習 FPGA 的過程有些是很難以文字表達的，因此筆者錄了以下這些影片，希望能幫助讀者更生動的理解整個 FPGA 的電路設計的動態過程。</p>
<ul>
<li><a href="https://www.youtube.com/watch?v=D-sN2yndQjU">YouTube 影片：FPGA 電路設計流程:用北瀚的板子示範 1 (整體流程介紹)</a></li>
<li><a href="https://www.youtube.com/watch?v=JDBZTwId_rM">YouTube 影片：FPGA 電路設計流程:用北瀚的板子示範 2 (icarus)</a></li>
<li><a href="https://www.youtube.com/watch?v=9t9KOP1BaCc">YouTube 影片：FPGA 電路設計流程:用北瀚的板子示範 3 (quartus)</a></li>
<li><a href="https://www.youtube.com/watch?v=_eRo4fxQ8no">YouTube 影片：FPGA 電路設計流程:用北瀚的板子示範 4 (pin assign)</a></li>
<li><a href="https://www.youtube.com/watch?v=wlB9zyU6TOs">YouTube 影片：FPGA 電路設計流程:用北瀚的板子示範 5 (veriComm 波形偵測驗證)</a></li>
<li><a href="http://youtu.be/Fs5M8fsQrTw">YouTube 影片：FPGA 電路設計流程:用北瀚的板子示範 6 (用veriInstrument 接上虛擬周邊)</a></li>
</ul>
<p>【本文由陳鍾誠取材並修改自 <a href="http://zh.wikipedia.org/">維基百科</a>，採用創作共用的 <a href="http://creativecommons.org/licenses/by-sa/3.0/tw/">姓名標示、相同方式分享</a> 授權】</p>
</div>
<div id="footer">
<a href="https://www.facebook.com/groups/programmerMagazine/">程式人雜誌</a> ，採用 <a href="http://creativecommons.org/licenses/by-sa/3.0/tw/ ">創作共用：姓名標示、相同方式分享</a> 授權，歡迎加入 <a href="https://www.facebook.com/groups/programmerMagazine/">雜誌社團</a>
</div>
</body>
</html>
