`timescale 1ns / 1ps

module NOR_Gate(
    input A,
    input B,
    output Y
    );
    assign Y = ~(A|B);
endmodule
