TimeQuest Timing Analyzer report for ROMuse
Sun Jun 25 08:37:34 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'clk'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; ROMuse                                              ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C16F484C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 14          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.756 ; -48.216            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.306 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -63.828                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.041 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.974      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.971      ;
; -0.914 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.908 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.841      ;
; -0.908 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.841      ;
; -0.908 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.841      ;
; -0.908 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.841      ;
; -0.908 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.841      ;
; -0.901 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.834      ;
; -0.901 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.834      ;
; -0.901 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.834      ;
; -0.901 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.834      ;
; -0.901 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.834      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.798 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.731      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.793 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.726      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.691 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.624      ;
; -0.691 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.624      ;
; -0.691 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.624      ;
; -0.691 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.624      ;
; -0.691 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.624      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.688 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.681 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.614      ;
; -0.681 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.614      ;
; -0.681 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.614      ;
; -0.681 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.614      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                     ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; ROMuse_count:inst2|Q1[6]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.871      ;
; 0.313 ; ROMuse_count:inst2|Q1[5]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.878      ;
; 0.321 ; ROMuse_count2:inst5|Q1[0] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.888      ;
; 0.323 ; ROMuse_count:inst2|Q1[2]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.888      ;
; 0.323 ; ROMuse_count:inst2|Q1[3]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.888      ;
; 0.327 ; ROMuse_count:inst2|Q1[4]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.892      ;
; 0.345 ; ROMuse_count2:inst5|Q1[1] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.912      ;
; 0.347 ; ROMuse_count:inst2|Q1[7]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.912      ;
; 0.349 ; ROMuse_count:inst2|Q1[0]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.914      ;
; 0.350 ; ROMuse_count:inst2|Q1[1]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.378      ; 0.915      ;
; 0.525 ; ROMuse_count2:inst5|Q1[2] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 1.092      ;
; 0.571 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.578 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.580 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.800      ;
; 0.581 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.800      ;
; 0.583 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.583 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.585 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.804      ;
; 0.596 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.815      ;
; 0.597 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.816      ;
; 0.812 ; ROMuse_count2:inst5|Q1[4] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 1.379      ;
; 0.814 ; ROMuse_count2:inst5|Q1[3] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 1.381      ;
; 0.853 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.853 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.073      ;
; 0.854 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.073      ;
; 0.855 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.074      ;
; 0.859 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.866 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.085      ;
; 0.867 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.086      ;
; 0.868 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.087      ;
; 0.868 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.087      ;
; 0.869 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.089      ;
; 0.870 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.089      ;
; 0.872 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.091      ;
; 0.872 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.091      ;
; 0.963 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.964 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.965 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.966 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.185      ;
; 0.966 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.185      ;
; 0.967 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.186      ;
; 0.978 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.197      ;
; 0.979 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.198      ;
; 0.980 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.199      ;
; 0.981 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.200      ;
; 0.982 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.201      ;
; 0.982 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.201      ;
; 0.984 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.203      ;
; 1.076 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.295      ;
; 1.077 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
; 1.079 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.298      ;
; 1.091 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.310      ;
; 1.093 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.312      ;
; 1.094 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.313      ;
; 1.106 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.325      ;
; 1.106 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.325      ;
; 1.106 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.325      ;
; 1.106 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.325      ;
; 1.189 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.408      ;
; 1.203 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.422      ;
; 1.229 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.229 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.229 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.229 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.229 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.229 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.229 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.232 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.451      ;
; 1.232 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.451      ;
; 1.232 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.451      ;
; 1.232 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.451      ;
; 1.303 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.522      ;
; 1.303 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.522      ;
; 1.303 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.522      ;
; 1.307 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.307 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.307 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.307 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.307 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.307 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.399 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.618      ;
; 1.399 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.618      ;
; 1.399 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.618      ;
; 1.412 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.631      ;
; 1.504 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.723      ;
; 1.510 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.729      ;
; 1.546 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.765      ;
; 1.546 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.765      ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[7]                                                                                    ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0]                          ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1]                          ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2]                          ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3]                          ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                           ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                             ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                             ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                             ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                             ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                             ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                             ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                             ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[3]                                                                                   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[4]                                                                                   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[6]                                                                                    ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[7]                                                                                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[0]|clk                                                                                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[1]|clk                                                                                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[2]|clk                                                                                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[3]|clk                                                                                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[4]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[0]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[1]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[2]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[3]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[4]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[5]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[6]|clk                                                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[7]|clk                                                                                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                     ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[6]                                                                                    ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[7]                                                                                    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; dis_out[*]  ; clk        ; 6.706  ; 6.679  ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 6.643  ; 6.536  ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 6.617  ; 6.518  ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 6.706  ; 6.646  ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 6.705  ; 6.616  ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 6.688  ; 6.646  ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 6.653  ; 6.630  ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 6.617  ; 6.679  ; Rise       ; clk             ;
; p0[*]       ; clk        ; 11.519 ; 11.531 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 11.502 ; 11.426 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 11.496 ; 11.452 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 11.440 ; 11.531 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 11.519 ; 11.433 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 11.486 ; 11.402 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 11.312 ; 11.368 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 11.236 ; 11.152 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 11.542 ; 11.400 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 11.191 ; 11.068 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 11.207 ; 11.095 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 11.263 ; 11.400 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 11.181 ; 11.113 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 11.227 ; 11.104 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 11.159 ; 11.165 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 11.542 ; 11.393 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 10.741 ; 10.798 ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 10.738 ; 10.798 ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 10.536 ; 10.436 ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 10.741 ; 10.798 ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 10.144 ; 10.244 ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 10.676 ; 10.612 ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 7.918  ; 7.867  ; Rise       ; clk             ;
; q[*]        ; clk        ; 8.475  ; 8.644  ; Rise       ; clk             ;
;  q[0]       ; clk        ; 7.440  ; 7.518  ; Rise       ; clk             ;
;  q[1]       ; clk        ; 6.806  ; 6.887  ; Rise       ; clk             ;
;  q[2]       ; clk        ; 8.475  ; 8.644  ; Rise       ; clk             ;
;  q[3]       ; clk        ; 6.914  ; 6.967  ; Rise       ; clk             ;
;  q[4]       ; clk        ; 6.509  ; 6.564  ; Rise       ; clk             ;
;  q[5]       ; clk        ; 7.158  ; 7.227  ; Rise       ; clk             ;
;  q[6]       ; clk        ; 7.359  ; 7.383  ; Rise       ; clk             ;
;  q[7]       ; clk        ; 6.560  ; 6.602  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dis_out[*]  ; clk        ; 6.141 ; 6.086 ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 6.169 ; 6.094 ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 6.159 ; 6.086 ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 6.254 ; 6.183 ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 6.221 ; 6.161 ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 6.284 ; 6.194 ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 6.272 ; 6.176 ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 6.141 ; 6.217 ; Rise       ; clk             ;
; p0[*]       ; clk        ; 6.308 ; 6.253 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 6.566 ; 6.492 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 6.580 ; 6.501 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 6.519 ; 6.569 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 6.568 ; 6.485 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 6.543 ; 6.491 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 6.371 ; 6.454 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 6.308 ; 6.253 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 7.420 ; 7.369 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 7.442 ; 7.369 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 7.448 ; 7.396 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 7.588 ; 7.665 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 7.446 ; 7.372 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 7.471 ; 7.399 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 7.420 ; 7.484 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 7.833 ; 7.739 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 6.841 ; 6.914 ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 7.281 ; 7.326 ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 7.306 ; 7.263 ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 7.284 ; 7.327 ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 7.506 ; 7.597 ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 7.501 ; 7.450 ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 6.841 ; 6.914 ; Rise       ; clk             ;
; q[*]        ; clk        ; 6.375 ; 6.427 ; Rise       ; clk             ;
;  q[0]       ; clk        ; 7.268 ; 7.342 ; Rise       ; clk             ;
;  q[1]       ; clk        ; 6.660 ; 6.737 ; Rise       ; clk             ;
;  q[2]       ; clk        ; 8.311 ; 8.476 ; Rise       ; clk             ;
;  q[3]       ; clk        ; 6.764 ; 6.814 ; Rise       ; clk             ;
;  q[4]       ; clk        ; 6.375 ; 6.427 ; Rise       ; clk             ;
;  q[5]       ; clk        ; 6.998 ; 7.063 ; Rise       ; clk             ;
;  q[6]       ; clk        ; 7.192 ; 7.214 ; Rise       ; clk             ;
;  q[7]       ; clk        ; 6.425 ; 6.464 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.484 ; -40.149           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.304 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -63.828                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.781      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.839 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.779      ;
; -0.730 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.670      ;
; -0.730 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.670      ;
; -0.730 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.670      ;
; -0.730 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.670      ;
; -0.730 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.670      ;
; -0.724 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.664      ;
; -0.724 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.664      ;
; -0.724 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.664      ;
; -0.724 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.664      ;
; -0.724 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.664      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.657      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.629 ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.569      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.627 ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.476      ;
; -0.534 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.474      ;
; -0.534 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.474      ;
; -0.534 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.474      ;
; -0.534 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.474      ;
; -0.534 ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.474      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.522 ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.462      ;
; -0.515 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; ROMuse_count:inst2|Q1[5]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.811      ;
; 0.305 ; ROMuse_count:inst2|Q1[6]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.812      ;
; 0.312 ; ROMuse_count:inst2|Q1[2]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.819      ;
; 0.314 ; ROMuse_count:inst2|Q1[3]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.821      ;
; 0.315 ; ROMuse_count:inst2|Q1[4]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.822      ;
; 0.317 ; ROMuse_count2:inst5|Q1[0] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.826      ;
; 0.336 ; ROMuse_count:inst2|Q1[7]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.843      ;
; 0.338 ; ROMuse_count:inst2|Q1[0]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.845      ;
; 0.338 ; ROMuse_count2:inst5|Q1[1] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.847      ;
; 0.339 ; ROMuse_count:inst2|Q1[1]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.846      ;
; 0.506 ; ROMuse_count2:inst5|Q1[2] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.015      ;
; 0.513 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.518 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.521 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.522 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.525 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.724      ;
; 0.535 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.535 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.762 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.766 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; ROMuse_count2:inst5|Q1[4] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.278      ;
; 0.769 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; ROMuse_count2:inst5|Q1[3] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.279      ;
; 0.771 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.776 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.776 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.779 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.779 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.851 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.855 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.855 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.856 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.862 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.062      ;
; 0.865 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.064      ;
; 0.865 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.064      ;
; 0.868 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.067      ;
; 0.868 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.067      ;
; 0.872 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.071      ;
; 0.872 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.071      ;
; 0.875 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.074      ;
; 0.951 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.150      ;
; 0.952 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.151      ;
; 0.958 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.157      ;
; 0.961 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.160      ;
; 0.964 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.163      ;
; 0.968 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.167      ;
; 0.999 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.198      ;
; 0.999 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.198      ;
; 0.999 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.198      ;
; 0.999 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.198      ;
; 1.047 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.246      ;
; 1.057 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.256      ;
; 1.107 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.107 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.107 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.107 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.107 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.107 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.107 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.306      ;
; 1.108 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.307      ;
; 1.108 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.307      ;
; 1.108 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.307      ;
; 1.108 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.307      ;
; 1.176 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.375      ;
; 1.176 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.375      ;
; 1.176 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.375      ;
; 1.177 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.177 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.177 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.177 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.177 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.177 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.263 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.462      ;
; 1.263 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.462      ;
; 1.263 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.462      ;
; 1.270 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.469      ;
; 1.270 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.469      ;
; 1.270 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.469      ;
; 1.270 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.469      ;
; 1.270 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.469      ;
; 1.356 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.555      ;
; 1.360 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.559      ;
; 1.401 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.600      ;
; 1.401 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.600      ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[7]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                           ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[3]                                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[4]                                                                                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[6]                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[7]                                                                                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[0]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[1]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[2]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[3]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[4]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[5]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[6]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[7]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[0]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[1]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[2]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[3]|clk                                                                                             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[4]|clk                                                                                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[3]                                                                                   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[4]                                                                                   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; dis_out[*]  ; clk        ; 6.308  ; 6.271  ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 6.239  ; 6.131  ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 6.218  ; 6.118  ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 6.308  ; 6.226  ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 6.293  ; 6.192  ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 6.280  ; 6.205  ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 6.277  ; 6.194  ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 6.198  ; 6.271  ; Rise       ; clk             ;
; p0[*]       ; clk        ; 10.614 ; 10.605 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 10.597 ; 10.510 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 10.606 ; 10.522 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 10.517 ; 10.605 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 10.614 ; 10.518 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 10.574 ; 10.490 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 10.385 ; 10.483 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 10.340 ; 10.264 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 10.626 ; 10.508 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 10.302 ; 10.217 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 10.314 ; 10.228 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 10.396 ; 10.501 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 10.290 ; 10.214 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 10.329 ; 10.245 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 10.247 ; 10.328 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 10.626 ; 10.508 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 9.876  ; 9.980  ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 9.875  ; 9.979  ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 9.743  ; 9.607  ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 9.876  ; 9.980  ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 9.345  ; 9.477  ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 9.846  ; 9.800  ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 7.340  ; 7.384  ; Rise       ; clk             ;
; q[*]        ; clk        ; 8.072  ; 8.186  ; Rise       ; clk             ;
;  q[0]       ; clk        ; 7.029  ; 7.004  ; Rise       ; clk             ;
;  q[1]       ; clk        ; 6.438  ; 6.449  ; Rise       ; clk             ;
;  q[2]       ; clk        ; 8.072  ; 8.186  ; Rise       ; clk             ;
;  q[3]       ; clk        ; 6.544  ; 6.544  ; Rise       ; clk             ;
;  q[4]       ; clk        ; 6.165  ; 6.179  ; Rise       ; clk             ;
;  q[5]       ; clk        ; 6.764  ; 6.756  ; Rise       ; clk             ;
;  q[6]       ; clk        ; 6.965  ; 6.918  ; Rise       ; clk             ;
;  q[7]       ; clk        ; 6.215  ; 6.221  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dis_out[*]  ; clk        ; 5.799 ; 5.725 ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 5.835 ; 5.732 ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 5.828 ; 5.725 ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 5.920 ; 5.841 ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 5.893 ; 5.797 ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 5.925 ; 5.818 ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 5.917 ; 5.812 ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 5.799 ; 5.884 ; Rise       ; clk             ;
; p0[*]       ; clk        ; 5.958 ; 5.864 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 6.176 ; 6.093 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 6.196 ; 6.108 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 6.099 ; 6.195 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 6.181 ; 6.091 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 6.178 ; 6.080 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 5.979 ; 6.068 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 5.958 ; 5.864 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 6.939 ; 6.880 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 6.970 ; 6.880 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 6.985 ; 6.917 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 7.079 ; 7.184 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 6.976 ; 6.883 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 6.996 ; 6.908 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 6.939 ; 7.009 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 7.333 ; 7.211 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 6.379 ; 6.516 ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 6.768 ; 6.894 ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 6.877 ; 6.756 ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 6.770 ; 6.894 ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 7.011 ; 7.116 ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 7.057 ; 6.925 ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 6.379 ; 6.516 ; Rise       ; clk             ;
; q[*]        ; clk        ; 6.039 ; 6.052 ; Rise       ; clk             ;
;  q[0]       ; clk        ; 6.867 ; 6.842 ; Rise       ; clk             ;
;  q[1]       ; clk        ; 6.300 ; 6.310 ; Rise       ; clk             ;
;  q[2]       ; clk        ; 7.917 ; 8.030 ; Rise       ; clk             ;
;  q[3]       ; clk        ; 6.402 ; 6.401 ; Rise       ; clk             ;
;  q[4]       ; clk        ; 6.039 ; 6.052 ; Rise       ; clk             ;
;  q[5]       ; clk        ; 6.613 ; 6.605 ; Rise       ; clk             ;
;  q[6]       ; clk        ; 6.807 ; 6.761 ; Rise       ; clk             ;
;  q[7]       ; clk        ; 6.087 ; 6.093 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.324 ; -7.564            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.156 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -41.370                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.324 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.113 ; ROMuse_count:inst2|Q1[2]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.065      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.111 ; ROMuse_count:inst2|Q1[0]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.063      ;
; -0.036 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.988      ;
; -0.036 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.988      ;
; -0.036 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.988      ;
; -0.036 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.988      ;
; -0.036 ; ROMuse_count2:inst5|Q1[0]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.988      ;
; -0.034 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.986      ;
; -0.034 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.986      ;
; -0.034 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.986      ;
; -0.034 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.986      ;
; -0.034 ; ROMuse_count2:inst5|Q1[2]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.986      ;
; -0.031 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.983      ;
; -0.030 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.982      ;
; -0.030 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[3]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.982      ;
; -0.030 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[0]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.982      ;
; -0.030 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[1]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.982      ;
; -0.030 ; ROMuse_count2:inst5|Q1[1]                                                                                   ; ROMuse_count2:inst5|Q1[2]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.982      ;
; -0.027 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.979      ;
; -0.018 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.970      ;
; -0.018 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.970      ;
; -0.018 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.970      ;
; -0.018 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.970      ;
; -0.018 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.970      ;
; -0.018 ; ROMuse_count:inst2|Q1[1]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.970      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.031  ; ROMuse_count:inst2|Q1[3]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.921      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.035  ; ROMuse_count:inst2|Q1[5]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.917      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; ROMuse_count:inst2|Q1[7]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.872      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.082  ; ROMuse_count:inst2|Q1[4]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.870      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[7]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[6]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[0]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[1]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[2]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[3]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[4]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; ROMuse_count:inst2|Q1[6]                                                                                    ; ROMuse_count:inst2|Q1[5]                                                           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.866      ;
; 0.089  ; ROMuse_count2:inst5|Q1[3]                                                                                   ; ROMuse_count2:inst5|Q1[4]                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 0.863      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; ROMuse_count:inst2|Q1[6]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.478      ;
; 0.156 ; ROMuse_count2:inst5|Q1[0] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.481      ;
; 0.161 ; ROMuse_count:inst2|Q1[3]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.483      ;
; 0.161 ; ROMuse_count:inst2|Q1[5]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.483      ;
; 0.163 ; ROMuse_count:inst2|Q1[2]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.485      ;
; 0.165 ; ROMuse_count:inst2|Q1[4]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.487      ;
; 0.167 ; ROMuse_count2:inst5|Q1[1] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.492      ;
; 0.174 ; ROMuse_count:inst2|Q1[0]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.496      ;
; 0.174 ; ROMuse_count:inst2|Q1[7]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.496      ;
; 0.175 ; ROMuse_count:inst2|Q1[1]  ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.497      ;
; 0.265 ; ROMuse_count2:inst5|Q1[2] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.590      ;
; 0.307 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.310 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.310 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.321 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.440      ;
; 0.321 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.440      ;
; 0.428 ; ROMuse_count2:inst5|Q1[4] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.753      ;
; 0.429 ; ROMuse_count2:inst5|Q1[3] ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.754      ;
; 0.459 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.465 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.468 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.470 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.471 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.473 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.474 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.523 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.527 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.528 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.536 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.655      ;
; 0.536 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.655      ;
; 0.537 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.537 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.539 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.658      ;
; 0.539 ; ROMuse_count2:inst5|Q1[0] ; ROMuse_count2:inst5|Q1[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.658      ;
; 0.540 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.659      ;
; 0.583 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.702      ;
; 0.583 ; ROMuse_count2:inst5|Q1[4] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.702      ;
; 0.589 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.590 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.593 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.602 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.721      ;
; 0.603 ; ROMuse_count:inst2|Q1[2]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.722      ;
; 0.605 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.724      ;
; 0.656 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[7]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.656 ; ROMuse_count:inst2|Q1[4]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.668 ; ROMuse_count:inst2|Q1[0]  ; ROMuse_count:inst2|Q1[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.787      ;
; 0.694 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.813      ;
; 0.694 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.813      ;
; 0.694 ; ROMuse_count2:inst5|Q1[3] ; ROMuse_count2:inst5|Q1[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.813      ;
; 0.695 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; ROMuse_count:inst2|Q1[6]  ; ROMuse_count:inst2|Q1[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.744 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.863      ;
; 0.744 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.863      ;
; 0.744 ; ROMuse_count:inst2|Q1[3]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.863      ;
; 0.751 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.751 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.751 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.751 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.751 ; ROMuse_count:inst2|Q1[5]  ; ROMuse_count:inst2|Q1[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.797 ; ROMuse_count:inst2|Q1[1]  ; ROMuse_count:inst2|Q1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.916      ;
; 0.803 ; ROMuse_count2:inst5|Q1[1] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.922      ;
; 0.816 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.935      ;
; 0.816 ; ROMuse_count2:inst5|Q1[2] ; ROMuse_count2:inst5|Q1[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.935      ;
+-------+---------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ROMuse_count:inst2|Q1[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                             ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0]                          ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1]                          ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2]                          ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3]                          ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst10|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                           ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[0]                             ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[1]                             ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[2]                             ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[3]                             ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[4]                             ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[5]                             ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[6]                             ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom5:inst|altsyncram:altsyncram_component|altsyncram_5sr3:auto_generated|q_a[7]                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[0]                                                                                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[1]                                                                                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[2]                                                                                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[3]                                                                                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count2:inst5|Q1[4]                                                                                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[5]                                                                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[6]                                                                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ROMuse_count:inst2|Q1[7]                                                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[0]|clk                                                                                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[1]|clk                                                                                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[2]|clk                                                                                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[3]|clk                                                                                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst5|Q1[4]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[0]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[1]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[2]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[3]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[4]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[5]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[6]|clk                                                                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|Q1[7]|clk                                                                                             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                 ;
; 0.653  ; 0.883        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[0]                          ;
; 0.653  ; 0.883        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[1]                          ;
; 0.653  ; 0.883        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[2]                          ;
; 0.653  ; 0.883        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ID1ID2:inst3|altsyncram:altsyncram_component|altsyncram_l091:auto_generated|q_a[3]                          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[0]                                                                                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[1]                                                                                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[2]                                                                                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[3]                                                                                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ROMuse_count:inst2|Q1[4]                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dis_out[*]  ; clk        ; 3.980 ; 3.995 ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 3.931 ; 3.933 ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 3.914 ; 3.908 ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 3.970 ; 3.992 ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 3.967 ; 3.995 ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 3.906 ; 3.987 ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 3.980 ; 3.956 ; Rise       ; clk             ;
; p0[*]       ; clk        ; 6.731 ; 6.748 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 6.716 ; 6.721 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 6.711 ; 6.748 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 6.731 ; 6.721 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 6.721 ; 6.734 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 6.707 ; 6.687 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 6.648 ; 6.575 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 6.561 ; 6.547 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 6.711 ; 6.672 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 6.525 ; 6.492 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 6.543 ; 6.524 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 6.599 ; 6.649 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 6.515 ; 6.523 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 6.556 ; 6.498 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 6.565 ; 6.489 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 6.711 ; 6.672 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 6.345 ; 6.285 ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 6.343 ; 6.284 ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 6.138 ; 6.175 ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 6.345 ; 6.285 ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 6.021 ; 5.995 ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 6.267 ; 6.232 ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 4.750 ; 4.569 ; Rise       ; clk             ;
; q[*]        ; clk        ; 5.180 ; 5.481 ; Rise       ; clk             ;
;  q[0]       ; clk        ; 4.477 ; 4.630 ; Rise       ; clk             ;
;  q[1]       ; clk        ; 4.133 ; 4.242 ; Rise       ; clk             ;
;  q[2]       ; clk        ; 5.180 ; 5.481 ; Rise       ; clk             ;
;  q[3]       ; clk        ; 4.185 ; 4.306 ; Rise       ; clk             ;
;  q[4]       ; clk        ; 3.962 ; 4.057 ; Rise       ; clk             ;
;  q[5]       ; clk        ; 4.301 ; 4.412 ; Rise       ; clk             ;
;  q[6]       ; clk        ; 4.416 ; 4.562 ; Rise       ; clk             ;
;  q[7]       ; clk        ; 3.992 ; 4.084 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dis_out[*]  ; clk        ; 3.609 ; 3.633 ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 3.618 ; 3.643 ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 3.609 ; 3.633 ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 3.673 ; 3.704 ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 3.667 ; 3.690 ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 3.723 ; 3.706 ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 3.715 ; 3.692 ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 3.675 ; 3.650 ; Rise       ; clk             ;
; p0[*]       ; clk        ; 3.699 ; 3.766 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 3.848 ; 3.874 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 3.857 ; 3.882 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 3.931 ; 3.839 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 3.847 ; 3.872 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 3.836 ; 3.922 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 3.785 ; 3.813 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 3.699 ; 3.766 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 4.301 ; 4.311 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 4.302 ; 4.344 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 4.309 ; 4.328 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 4.466 ; 4.483 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 4.301 ; 4.311 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 4.377 ; 4.337 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 4.392 ; 4.344 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 4.557 ; 4.546 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 4.129 ; 4.016 ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 4.385 ; 4.248 ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 4.240 ; 4.369 ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 4.386 ; 4.249 ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 4.423 ; 4.391 ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 4.333 ; 4.484 ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 4.129 ; 4.016 ; Rise       ; clk             ;
; q[*]        ; clk        ; 3.874 ; 3.965 ; Rise       ; clk             ;
;  q[0]       ; clk        ; 4.368 ; 4.514 ; Rise       ; clk             ;
;  q[1]       ; clk        ; 4.038 ; 4.143 ; Rise       ; clk             ;
;  q[2]       ; clk        ; 5.076 ; 5.370 ; Rise       ; clk             ;
;  q[3]       ; clk        ; 4.088 ; 4.204 ; Rise       ; clk             ;
;  q[4]       ; clk        ; 3.874 ; 3.965 ; Rise       ; clk             ;
;  q[5]       ; clk        ; 4.200 ; 4.306 ; Rise       ; clk             ;
;  q[6]       ; clk        ; 4.311 ; 4.451 ; Rise       ; clk             ;
;  q[7]       ; clk        ; 3.904 ; 3.992 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.156 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.756  ; 0.156 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -48.216 ; 0.0   ; 0.0      ; 0.0     ; -63.828             ;
;  clk             ; -48.216 ; 0.000 ; N/A      ; N/A     ; -63.828             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; dis_out[*]  ; clk        ; 6.706  ; 6.679  ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 6.643  ; 6.536  ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 6.617  ; 6.518  ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 6.706  ; 6.646  ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 6.705  ; 6.616  ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 6.688  ; 6.646  ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 6.653  ; 6.630  ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 6.617  ; 6.679  ; Rise       ; clk             ;
; p0[*]       ; clk        ; 11.519 ; 11.531 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 11.502 ; 11.426 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 11.496 ; 11.452 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 11.440 ; 11.531 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 11.519 ; 11.433 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 11.486 ; 11.402 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 11.312 ; 11.368 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 11.236 ; 11.152 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 11.542 ; 11.400 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 11.191 ; 11.068 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 11.207 ; 11.095 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 11.263 ; 11.400 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 11.181 ; 11.113 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 11.227 ; 11.104 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 11.159 ; 11.165 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 11.542 ; 11.393 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 10.741 ; 10.798 ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 10.738 ; 10.798 ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 10.536 ; 10.436 ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 10.741 ; 10.798 ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 10.144 ; 10.244 ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 10.676 ; 10.612 ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 7.918  ; 7.867  ; Rise       ; clk             ;
; q[*]        ; clk        ; 8.475  ; 8.644  ; Rise       ; clk             ;
;  q[0]       ; clk        ; 7.440  ; 7.518  ; Rise       ; clk             ;
;  q[1]       ; clk        ; 6.806  ; 6.887  ; Rise       ; clk             ;
;  q[2]       ; clk        ; 8.475  ; 8.644  ; Rise       ; clk             ;
;  q[3]       ; clk        ; 6.914  ; 6.967  ; Rise       ; clk             ;
;  q[4]       ; clk        ; 6.509  ; 6.564  ; Rise       ; clk             ;
;  q[5]       ; clk        ; 7.158  ; 7.227  ; Rise       ; clk             ;
;  q[6]       ; clk        ; 7.359  ; 7.383  ; Rise       ; clk             ;
;  q[7]       ; clk        ; 6.560  ; 6.602  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dis_out[*]  ; clk        ; 3.609 ; 3.633 ; Rise       ; clk             ;
;  dis_out[0] ; clk        ; 3.618 ; 3.643 ; Rise       ; clk             ;
;  dis_out[1] ; clk        ; 3.609 ; 3.633 ; Rise       ; clk             ;
;  dis_out[2] ; clk        ; 3.673 ; 3.704 ; Rise       ; clk             ;
;  dis_out[3] ; clk        ; 3.667 ; 3.690 ; Rise       ; clk             ;
;  dis_out[4] ; clk        ; 3.723 ; 3.706 ; Rise       ; clk             ;
;  dis_out[5] ; clk        ; 3.715 ; 3.692 ; Rise       ; clk             ;
;  dis_out[6] ; clk        ; 3.675 ; 3.650 ; Rise       ; clk             ;
; p0[*]       ; clk        ; 3.699 ; 3.766 ; Rise       ; clk             ;
;  p0[0]      ; clk        ; 3.848 ; 3.874 ; Rise       ; clk             ;
;  p0[1]      ; clk        ; 3.857 ; 3.882 ; Rise       ; clk             ;
;  p0[2]      ; clk        ; 3.931 ; 3.839 ; Rise       ; clk             ;
;  p0[3]      ; clk        ; 3.847 ; 3.872 ; Rise       ; clk             ;
;  p0[4]      ; clk        ; 3.836 ; 3.922 ; Rise       ; clk             ;
;  p0[5]      ; clk        ; 3.785 ; 3.813 ; Rise       ; clk             ;
;  p0[6]      ; clk        ; 3.699 ; 3.766 ; Rise       ; clk             ;
; p1[*]       ; clk        ; 4.301 ; 4.311 ; Rise       ; clk             ;
;  p1[0]      ; clk        ; 4.302 ; 4.344 ; Rise       ; clk             ;
;  p1[1]      ; clk        ; 4.309 ; 4.328 ; Rise       ; clk             ;
;  p1[2]      ; clk        ; 4.466 ; 4.483 ; Rise       ; clk             ;
;  p1[3]      ; clk        ; 4.301 ; 4.311 ; Rise       ; clk             ;
;  p1[4]      ; clk        ; 4.377 ; 4.337 ; Rise       ; clk             ;
;  p1[5]      ; clk        ; 4.392 ; 4.344 ; Rise       ; clk             ;
;  p1[6]      ; clk        ; 4.557 ; 4.546 ; Rise       ; clk             ;
; p2[*]       ; clk        ; 4.129 ; 4.016 ; Rise       ; clk             ;
;  p2[0]      ; clk        ; 4.385 ; 4.248 ; Rise       ; clk             ;
;  p2[2]      ; clk        ; 4.240 ; 4.369 ; Rise       ; clk             ;
;  p2[3]      ; clk        ; 4.386 ; 4.249 ; Rise       ; clk             ;
;  p2[4]      ; clk        ; 4.423 ; 4.391 ; Rise       ; clk             ;
;  p2[5]      ; clk        ; 4.333 ; 4.484 ; Rise       ; clk             ;
;  p2[6]      ; clk        ; 4.129 ; 4.016 ; Rise       ; clk             ;
; q[*]        ; clk        ; 3.874 ; 3.965 ; Rise       ; clk             ;
;  q[0]       ; clk        ; 4.368 ; 4.514 ; Rise       ; clk             ;
;  q[1]       ; clk        ; 4.038 ; 4.143 ; Rise       ; clk             ;
;  q[2]       ; clk        ; 5.076 ; 5.370 ; Rise       ; clk             ;
;  q[3]       ; clk        ; 4.088 ; 4.204 ; Rise       ; clk             ;
;  q[4]       ; clk        ; 3.874 ; 3.965 ; Rise       ; clk             ;
;  q[5]       ; clk        ; 4.200 ; 4.306 ; Rise       ; clk             ;
;  q[6]       ; clk        ; 4.311 ; 4.451 ; Rise       ; clk             ;
;  q[7]       ; clk        ; 3.904 ; 3.992 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dis_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dis_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dis_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dis_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 173      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 173      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 176   ; 176  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sun Jun 25 08:37:32 2023
Info: Command: quartus_sta ROMuse -c ROMuse
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROMuse.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -48.216 clk 
Info (332146): Worst-case hold slack is 0.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.306               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.828 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -40.149 clk 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.828 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.324              -7.564 clk 
Info (332146): Worst-case hold slack is 0.156
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.156               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.370 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4801 megabytes
    Info: Processing ended: Sun Jun 25 08:37:34 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


