# RISC-V RV32I Simulator (Python)

Este projeto implementa, em um √∫nico arquivo Python (`riscv_sim.py`), um **simulador completo do conjunto b√°sico RV32I** da arquitetura **RISC-V**.
O foco √© **simplicidade**, **legibilidade** e **funcionalidade educacional** ‚Äî ideal para estudar como uma CPU RISC-V funciona internamente.

---

## ‚ú® Funcionalidades

### üß† CPU (RV32I)

* Suporte completo √†s instru√ß√µes:

  * **R-type**
  * **I-type**
  * **S-type**
  * **B-type**
  * **U-type**
  * **J-type**
* Implementa√ß√£o de:

  * `ADD`, `SUB`, `AND`, `OR`, `XOR`, shifts, compara√ß√µes
  * Loads e stores (`LB`, `LH`, `LW`, `SB`, `SH`, `SW`)
  * Desvios condicionais e incondicionais
  * `JAL`, `JALR`
  * `ECALL` (aqui usada para encerrar o programa)
* Registradores `x0` at√© `x31` (com `x0` sempre sendo 0)
* PC com incremento autom√°tico e l√≥gica de salto
* Tratamento simples de interrup√ß√µes (por `set_interrupt()`)

---

## üóÑÔ∏è Mem√≥ria e Mapeamento

A mem√≥ria √© um array cont√≠nuo de 32 bits, com regi√µes mapeadas:

| Regi√£o                    | Endere√ßo            | Descri√ß√£o              |
| ------------------------- | ------------------- | ---------------------- |
| RAM principal             | `0x00000 - 0x7FFFF` | RAM normal             |
| VRAM                      | `0x80000 - 0x8FFFF` | Sa√≠da de v√≠deo (ASCII) |
| √Årea reservada            | `0x90000 - 0x9FBFF` | Reservado              |
| Perif√©ricos (I/O mapeado) | `0x9FC00 - 0x9FFFF` | E/S simulada           |

### VRAM

A VRAM funciona como uma ‚Äútela‚Äù textual.
Quando o c√≥digo executa um `SB` ou `SW` nessa regi√£o, o simulador pode exibir automaticamente o resultado via a fun√ß√£o:

```
dump_vram()
```

Perfeito para testar prints em n√≠vel de assembly.

---

## üîå Barramento e Perif√©ricos

* A classe `Bus` abstrai acesso de leitura/escrita √† RAM, VRAM e dispositivos.
* Possui flag de interrup√ß√£o simulada:

  * `set_interrupt()`
  * `clear_interrupt()`
  * CPU salta para o vetor fict√≠cio em `0x1000`

---

## üß± Estrutura do Arquivo

Tudo est√° contido em **um √∫nico arquivo**:

* Helpers (sign-extend e m√°scaras)
* Classe `Memory`
* Classe `Bus`
* Classe `CPU`
* Utilidades de assembler (para montar instru√ß√µes de teste)
* Programa exemplo
* Fun√ß√£o `main()` para rodar o simulador

---

## üß™ Programa de Teste

O simulador j√° vem com um pequeno programa RV32I que:

1. Calcula o endere√ßo base da VRAM
2. Escreve os caracteres `"HELLO\n"` byte a byte usando `SB`
3. Finaliza com `ECALL`

Quando executado, deve aparecer algo assim no console:

```
[VRAM] HELLO
Executadas XXXX instru√ß√µes
[VRAM] HELLO
```

---

## ‚ñ∂Ô∏è Como Executar

Requer Python 3.6+.

```bash
python3 riscv_sim.py
```

Nenhuma depend√™ncia externa √© necess√°ria.

---

## üìÅ Estrutura do Projeto

```
riscv_sim.py   # Todo o simulador em um √∫nico arquivo
```

---

## üéØ Objetivos do Projeto

Este simulador foi criado para:

* Entender o ciclo de execu√ß√£o de uma CPU RISC-V
* Ter uma implementa√ß√£o clara do conjunto RV32I
* Brincar com programas em assembly para rodar sobre a CPU simulada
* Facilitar experimentos com VRAM, branches e manipula√ß√£o de mem√≥ria

---

## üí° Poss√≠veis Expans√µes

* Suporte a RV32M (multiplica√ß√£o e divis√£o)
* Implementa√ß√£o mais completa de CSRs
* Pipeline (5 est√°gios)
* Cache/L1 simulado
* Debugger passo a passo
* Carregamento de bin√°rios ELF

