# Реализация базовых компонентов ЦОС Комплексный умножитель
Исходники к статье (папка src), в которой рассматриваются особенности реализации одного из базовых компонентов цифровой обработки сигналов - комплексного умножителя. Разобраны способы разбиения умножения комплексных чисел на простейшие арифметические операции. Представлено RTL описание параметризируемого модуля на языке VHDL-2008.

**Текст статьи**
* [Реализация базовых компонентов ЦОС Комплексный умножитель](https://fpga-systems.ru/publ/jazyki/vhdl/realizacija_bazovykh_komponentov_cos_kompleksnyj_umnozhitel/4-1-0-131)
