<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:39.2239</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.03.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0033809</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.10.13</openDate><openNumber>10-2025-0146202</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 제1 빌드업층; 및 상기 제1 빌드업층에 배치된 제1-1 배선부 및 상기 제1-1 배선부 대비 큰 라인/간격을 갖는 제1-2 배선부;을 포함하고, 상기 제1-1 배선부의 라인/간격은 1.7μm 내지 3μm인 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 빌드업층; 및상기 제1 빌드업층에 배치된 제1-1 배선부 및 상기 제1-1 배선부 대비 큰 라인/간격을 갖는 제1-2 배선부;을 포함하고,상기 제1-1 배선부의 라인/간격은 1.7μm 내지 3μm인 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1-1 배선부는 적층 방향으로 하부 영역, 상기 하부 영역 상의 중간 영역 및 상기 중간 영역 상의 상부 영역;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 하부 영역, 상기 중간 영역 및 상기 상부 영역은 각각의 적층 방향으로 길이가 상기 제1-1 배선부의 라인/간격의 0.5배보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 하부 영역은 상면에서 폭 또는 직경이 가장 작은 제1 면까지의 제1 서브 영역 및 상기 제1 면에서 하면까지의 제2 서브 영역;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 서브 영역의 외측면이 상기 제1 면과 이루는 각도는 상기 제2 서브 영역의 외측면이 상기 제1 면과 이루는 각도와 상이한 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 하부 영역은 하면에 상부로 볼록한 볼록면을 갖는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 볼록면은 상기 제1 면 하부에 위치하는 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 하부 영역은 상면에서 하면을 향해 폭 또는 직경이 감소하는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 하부 영역의 상면에서 폭 또는 면적은 상기 하부 영역의 하면에서 폭 또는 면적보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1-1 배선부 및 상기 제1-2 배선부의 두께는 6μm 내지 15μm를 갖는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1-1 배선부의 Aspect Ratio(두께/폭)는 2.3 내지 8.9인 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1-2 배선부의 Aspect Ratio(두께/폭)는 상기 제1-1 배선부의 Aspect Ratio(두께/폭)보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,코어층;을 더 포함하고,상기 제1 빌드업층은 상기 코어층의 상면에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,코어층의 하부에 배치되는 하부 빌드업층; 및상기 하부 빌드업층에 배치되는 제2 배선부 및 제2 비아전극을 포함하는 제2 전극부;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제2 배선부의 라인/간격은 상기 제1-1 배선부의 라인/간격보다 큰 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>SHIN, Jong Bae</engName><name>신종배</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>KIM, Moo Seong</engName><name>김무성</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>JEONG, Soon Oh</engName><name>정순오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2024.03.29</priorityApplicationDate><priorityApplicationNumber>1020240043293</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.03.17</receiptDate><receiptNumber>1-1-2025-0298182-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250033809.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93522e59d419c828eb0259cdb6d95ca9a5ad1b85d5d6f42b735f45c93718d9e449b22e900d768b1a5ce3316ee2f6b58048a76fcdb731b47b93</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff65f6b5fe7a7ae05a236cde04e984eaf86c97c7fd3212922216b79719693f4f71ebd6bb169537915a05bf88dddd9d3e9b93795409234092c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>