TimeQuest Timing Analyzer report for rtc_test
Tue Nov 22 21:29:09 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK_50M'
 12. Slow 1200mV 85C Model Setup: 'clkdiv:u0|clkout'
 13. Slow 1200mV 85C Model Hold: 'clkdiv:u0|clkout'
 14. Slow 1200mV 85C Model Hold: 'CLK_50M'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50M'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:u0|clkout'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK_50M'
 33. Slow 1200mV 0C Model Setup: 'clkdiv:u0|clkout'
 34. Slow 1200mV 0C Model Hold: 'clkdiv:u0|clkout'
 35. Slow 1200mV 0C Model Hold: 'CLK_50M'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLK_50M'
 53. Fast 1200mV 0C Model Setup: 'clkdiv:u0|clkout'
 54. Fast 1200mV 0C Model Hold: 'clkdiv:u0|clkout'
 55. Fast 1200mV 0C Model Hold: 'CLK_50M'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; rtc_test                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6F17C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLK_50M          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50M }          ;
; clkdiv:u0|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:u0|clkout } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                     ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 205.76 MHz ; 205.76 MHz      ; CLK_50M          ;      ;
; 216.31 MHz ; 216.31 MHz      ; clkdiv:u0|clkout ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50M          ; -3.860 ; -241.989      ;
; clkdiv:u0|clkout ; -3.623 ; -153.563      ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; clkdiv:u0|clkout ; 0.308 ; 0.000         ;
; CLK_50M          ; 0.309 ; 0.000         ;
+------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; CLK_50M          ; -3.000 ; -150.213              ;
; clkdiv:u0|clkout ; -1.487 ; -86.246               ;
+------------------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50M'                                                                                                                                                       ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.860 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.154     ; 4.707      ;
; -3.742 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.154     ; 4.589      ;
; -3.663 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 4.605      ;
; -3.603 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.100     ; 4.504      ;
; -3.573 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.989      ;
; -3.568 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.489      ;
; -3.562 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.483      ;
; -3.528 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.157     ; 4.372      ;
; -3.487 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.852      ;
; -3.475 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.840      ;
; -3.435 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 4.377      ;
; -3.401 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.322      ;
; -3.356 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.720      ;
; -3.356 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 4.298      ;
; -3.350 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.766      ;
; -3.350 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.766      ;
; -3.350 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.766      ;
; -3.349 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.270      ;
; -3.348 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.269      ;
; -3.345 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.761      ;
; -3.345 ; clkdiv:u0|cnt[6]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 4.265      ;
; -3.342 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.263      ;
; -3.335 ; clkdiv:u0|cnt[2]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 4.255      ;
; -3.331 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.154     ; 4.178      ;
; -3.310 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.154     ; 4.157      ;
; -3.309 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.060     ; 4.250      ;
; -3.307 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 4.249      ;
; -3.296 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.215      ;
; -3.282 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.646      ;
; -3.269 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.340      ; 4.610      ;
; -3.259 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.624      ;
; -3.255 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 4.197      ;
; -3.255 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.078     ; 4.178      ;
; -3.247 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.612      ;
; -3.230 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.151      ;
; -3.217 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.633      ;
; -3.213 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.577      ;
; -3.213 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.577      ;
; -3.208 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 4.150      ;
; -3.196 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.115      ;
; -3.169 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.088      ;
; -3.149 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.513      ;
; -3.149 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 4.091      ;
; -3.140 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.063     ; 4.078      ;
; -3.131 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.496      ;
; -3.129 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 4.050      ;
; -3.128 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.418      ; 4.547      ;
; -3.122 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.538      ;
; -3.122 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.538      ;
; -3.122 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.538      ;
; -3.119 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.484      ;
; -3.109 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 4.029      ;
; -3.102 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.466      ;
; -3.094 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.362      ; 4.457      ;
; -3.079 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.495      ;
; -3.068 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.987      ;
; -3.065 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.102     ; 3.964      ;
; -3.045 ; clkdiv:u0|cnt[1]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 3.965      ;
; -3.023 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.944      ;
; -3.020 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.384      ;
; -2.994 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.410      ;
; -2.994 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.410      ;
; -2.994 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.410      ;
; -2.994 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.100     ; 3.895      ;
; -2.985 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.401      ;
; -2.972 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.891      ;
; -2.966 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.887      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.375      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.375      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.375      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.375      ;
; -2.952 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.059     ; 3.894      ;
; -2.943 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.099     ; 3.845      ;
; -2.940 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.305      ;
; -2.940 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.305      ;
; -2.940 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.859      ;
; -2.915 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.836      ;
; -2.912 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.328      ;
; -2.905 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.270      ;
; -2.900 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.418      ; 4.319      ;
; -2.899 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.575     ; 3.325      ;
; -2.880 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 3.800      ;
; -2.880 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 3.800      ;
; -2.880 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 3.800      ;
; -2.880 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 3.800      ;
; -2.875 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.794      ;
; -2.875 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.794      ;
; -2.875 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.794      ;
; -2.875 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.794      ;
; -2.872 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.363      ; 4.236      ;
; -2.871 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.790      ;
; -2.871 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.790      ;
; -2.871 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.790      ;
; -2.871 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.790      ;
; -2.855 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.774      ;
; -2.833 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.754      ;
; -2.817 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.415      ; 4.233      ;
; -2.816 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.364      ; 4.181      ;
; -2.799 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.100     ; 3.700      ;
; -2.799 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.100     ; 3.700      ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:u0|clkout'                                                                      ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+
; -3.623 ; uart_cnt[14] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.530      ;
; -3.623 ; uart_cnt[14] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.530      ;
; -3.623 ; uart_cnt[14] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.530      ;
; -3.503 ; k[1]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.560     ; 3.944      ;
; -3.417 ; uart_cnt[1]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.324      ;
; -3.417 ; uart_cnt[1]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.324      ;
; -3.417 ; uart_cnt[1]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.324      ;
; -3.413 ; k[1]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.566     ; 3.848      ;
; -3.389 ; uart_cnt[3]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.296      ;
; -3.389 ; uart_cnt[3]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.296      ;
; -3.389 ; uart_cnt[3]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.296      ;
; -3.384 ; uart_cnt[13] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.291      ;
; -3.384 ; uart_cnt[13] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.291      ;
; -3.384 ; uart_cnt[13] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.291      ;
; -3.376 ; k[1]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.566     ; 3.811      ;
; -3.367 ; k[1]         ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.566     ; 3.802      ;
; -3.364 ; uart_cnt[12] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.093     ; 4.272      ;
; -3.364 ; uart_cnt[12] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.093     ; 4.272      ;
; -3.364 ; uart_cnt[12] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.093     ; 4.272      ;
; -3.341 ; uart_cnt[0]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.248      ;
; -3.341 ; uart_cnt[0]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.248      ;
; -3.341 ; uart_cnt[0]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.248      ;
; -3.339 ; uart_cnt[10] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.246      ;
; -3.339 ; uart_cnt[10] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.246      ;
; -3.339 ; uart_cnt[10] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.246      ;
; -3.338 ; uart_cnt[14] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.251      ;
; -3.338 ; uart_cnt[14] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.251      ;
; -3.338 ; uart_cnt[14] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.251      ;
; -3.332 ; uart_cnt[14] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 4.246      ;
; -3.301 ; k[7]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.565     ; 3.737      ;
; -3.269 ; k[0]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.068     ; 4.202      ;
; -3.243 ; uart_cnt[0]  ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.156      ;
; -3.243 ; uart_cnt[0]  ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.156      ;
; -3.243 ; uart_cnt[0]  ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.156      ;
; -3.236 ; uart_cnt[8]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.143      ;
; -3.236 ; uart_cnt[8]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.143      ;
; -3.236 ; uart_cnt[8]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.143      ;
; -3.235 ; uart_cnt[10] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.148      ;
; -3.235 ; uart_cnt[10] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.148      ;
; -3.235 ; uart_cnt[10] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.148      ;
; -3.226 ; uart_cnt[6]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.589     ; 3.638      ;
; -3.226 ; uart_cnt[6]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.589     ; 3.638      ;
; -3.226 ; uart_cnt[6]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.589     ; 3.638      ;
; -3.209 ; uart_cnt[2]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.116      ;
; -3.209 ; uart_cnt[2]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.116      ;
; -3.209 ; uart_cnt[2]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.116      ;
; -3.208 ; k[6]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.565     ; 3.644      ;
; -3.192 ; uart_cnt[11] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.099      ;
; -3.192 ; uart_cnt[11] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.099      ;
; -3.192 ; uart_cnt[11] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.099      ;
; -3.179 ; k[0]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.106      ;
; -3.170 ; k[1]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.565     ; 3.606      ;
; -3.159 ; uart_cnt[12] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 4.073      ;
; -3.159 ; uart_cnt[12] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 4.073      ;
; -3.159 ; uart_cnt[12] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 4.073      ;
; -3.153 ; k[2]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.068     ; 4.086      ;
; -3.152 ; uart_cnt[8]  ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.065      ;
; -3.152 ; uart_cnt[8]  ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.065      ;
; -3.152 ; uart_cnt[8]  ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.065      ;
; -3.152 ; uart_cnt[5]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.059      ;
; -3.152 ; uart_cnt[5]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.059      ;
; -3.152 ; uart_cnt[5]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.059      ;
; -3.142 ; k[0]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.069      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[0]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[1]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[2]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[3]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[4]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[5]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[7]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[8]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[10]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[11]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[13]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[14]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.139 ; uart_cnt[14] ; uart_cnt[15]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.058      ;
; -3.136 ; uart_cnt[13] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.049      ;
; -3.136 ; uart_cnt[13] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.049      ;
; -3.136 ; uart_cnt[13] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.088     ; 4.049      ;
; -3.133 ; k[0]         ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.060      ;
; -3.127 ; uart_cnt[15] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.034      ;
; -3.127 ; uart_cnt[15] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.034      ;
; -3.127 ; uart_cnt[15] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 4.034      ;
; -3.126 ; uart_cnt[1]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 4.040      ;
; -3.101 ; uart_cnt[14] ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.378      ; 4.480      ;
; -3.101 ; uart_cnt[14] ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.378      ; 4.480      ;
; -3.101 ; uart_cnt[14] ; k[5]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.378      ; 4.480      ;
; -3.101 ; uart_cnt[14] ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.378      ; 4.480      ;
; -3.101 ; uart_cnt[14] ; k[7]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.378      ; 4.480      ;
; -3.101 ; uart_cnt[14] ; k[8]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.378      ; 4.480      ;
; -3.098 ; uart_cnt[3]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 4.012      ;
; -3.093 ; uart_cnt[13] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 4.007      ;
; -3.092 ; uart_cnt[14] ; uart_cnt[9]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.011      ;
; -3.092 ; uart_cnt[14] ; uart_cnt[12]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.011      ;
; -3.081 ; uart_cnt[4]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 3.988      ;
; -3.081 ; uart_cnt[4]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 3.988      ;
; -3.081 ; uart_cnt[4]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.094     ; 3.988      ;
; -3.073 ; uart_cnt[12] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.086     ; 3.988      ;
; -3.062 ; k[2]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.074     ; 3.989      ;
; -3.050 ; uart_cnt[0]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.087     ; 3.964      ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:u0|clkout'                                                                                          ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.308 ; rtc_time:U2|Time_second[3] ; Time_second_reg[3]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 1.472      ;
; 0.329 ; rtc_time:U2|Time_second[5] ; Time_second_reg[5]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 1.493      ;
; 0.343 ; rtc_time:U2|Time_second[2] ; Time_second_reg[2]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 1.507      ;
; 0.353 ; rtc_time:U2|Time_second[1] ; Time_second_reg[1]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 1.517      ;
; 0.375 ; rtc_time:U2|Time_second[4] ; Time_second_reg[4]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 1.538      ;
; 0.390 ; rtc_time:U2|Time_second[7] ; Time_second_reg[7]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 1.554      ;
; 0.452 ; uarttx:u1|tx               ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_stat.000              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_stat.001              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wrsig                      ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uarttx:u1|idle             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uarttx:u1|send             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uarttx:u1|cnt[3]           ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.485 ; uarttx:u1|wrsigbuf         ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.778      ;
; 0.593 ; rtc_time:U2|Time_second[3] ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 1.756      ;
; 0.601 ; rtc_time:U2|Time_hour[6]   ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.928      ; 1.771      ;
; 0.620 ; rtc_time:U2|Time_second[6] ; Time_second_reg[6]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 1.783      ;
; 0.620 ; uart_cnt[5]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.409      ;
; 0.639 ; uart_cnt[4]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.428      ;
; 0.653 ; rtc_time:U2|Time_second[2] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 1.816      ;
; 0.657 ; rtc_time:U2|Time_second[0] ; Time_second_reg[0]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 1.820      ;
; 0.665 ; k[4]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.449      ;
; 0.666 ; k[2]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.450      ;
; 0.674 ; k[4]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.458      ;
; 0.708 ; rtc_time:U2|Time_second[6] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.920      ; 1.870      ;
; 0.726 ; k[5]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.038      ;
; 0.728 ; k[7]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.040      ;
; 0.743 ; rtc_time:U2|Time_second[0] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.920      ; 1.905      ;
; 0.744 ; uart_cnt[6]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.101      ; 1.057      ;
; 0.753 ; k[3]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.065      ;
; 0.760 ; uart_cnt[1]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart_cnt[3]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart_cnt[5]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart_cnt[3]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.549      ;
; 0.761 ; uart_cnt[11]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_cnt[13]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; uart_cnt[7]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart_cnt[15]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; uart_cnt[2]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; uart_cnt[4]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_cnt[8]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_cnt[10]               ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_cnt[14]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.770 ; uarttx:u1|idle             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.063      ;
; 0.772 ; rtc_time:U2|Time_hour[7]   ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.928      ; 1.942      ;
; 0.776 ; k[1]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.088      ;
; 0.778 ; uart_cnt[2]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.567      ;
; 0.779 ; uart_stat.001              ; uart_stat.010       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.072      ;
; 0.783 ; uarttx:u1|send             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.076      ;
; 0.785 ; uart_cnt[0]                ; uart_cnt[0]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.079      ;
; 0.791 ; uart_stat.010              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.084      ;
; 0.796 ; k[4]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.088      ;
; 0.797 ; k[2]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.089      ;
; 0.804 ; uarttx:u1|send             ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.097      ;
; 0.805 ; k[4]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.589      ;
; 0.806 ; k[2]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.590      ;
; 0.814 ; rtc_time:U2|Time_munite[4] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 1.977      ;
; 0.814 ; k[4]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.598      ;
; 0.815 ; k[2]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.599      ;
; 0.819 ; rtc_time:U2|Time_hour[4]   ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.928      ; 1.989      ;
; 0.839 ; rtc_time:U2|Time_hour[2]   ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.928      ; 2.009      ;
; 0.849 ; k[0]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.633      ;
; 0.850 ; rtc_time:U2|Time_munite[6] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 2.013      ;
; 0.866 ; uart_stat.000              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.159      ;
; 0.888 ; rtc_time:U2|Time_second[4] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.920      ; 2.050      ;
; 0.899 ; uart_cnt[1]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.688      ;
; 0.912 ; uarttx:u1|cnt[7]           ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.205      ;
; 0.917 ; uart_cnt[0]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.706      ;
; 0.933 ; k[8]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.245      ;
; 0.935 ; k[6]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.247      ;
; 0.945 ; rtc_time:U2|Time_second[5] ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.927      ; 2.114      ;
; 0.946 ; k[2]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.730      ;
; 0.955 ; k[2]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.739      ;
; 0.969 ; rtc_time:U2|Time_munite[7] ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.921      ; 2.132      ;
; 0.989 ; k[0]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.572      ; 1.773      ;
; 1.023 ; uarttx:u1|presult          ; uarttx:u1|presult   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.317      ;
; 1.028 ; uarttx:u1|send             ; uarttx:u1|cnt[5]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.321      ;
; 1.029 ; k[0]                       ; k[0]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.321      ;
; 1.036 ; uarttx:u1|send             ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.329      ;
; 1.044 ; rtc_time:U2|Time_munite[5] ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.927      ; 2.213      ;
; 1.052 ; rtc_time:U2|Time_hour[0]   ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.928      ; 2.222      ;
; 1.065 ; rtc_time:U2|Time_second[7] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 2.229      ;
; 1.065 ; rtc_time:U2|Time_second[7] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 2.229      ;
; 1.081 ; k[5]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.393      ;
; 1.082 ; k[7]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.100      ; 1.394      ;
; 1.084 ; wrsig                      ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.077      ; 1.373      ;
; 1.087 ; wrsig                      ; uarttx:u1|wrsigbuf  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.077      ; 1.376      ;
; 1.097 ; rtc_time:U2|Time_second[3] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 2.261      ;
; 1.097 ; rtc_time:U2|Time_second[3] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 2.261      ;
; 1.105 ; rtc_time:U2|Time_hour[5]   ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.934      ; 2.281      ;
; 1.109 ; rtc_time:U2|Time_hour[3]   ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.928      ; 2.279      ;
; 1.114 ; uart_cnt[1]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; uart_cnt[3]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; uart_cnt[7]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; uart_cnt[13]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.410      ;
; 1.121 ; rtc_time:U2|Time_second[5] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 2.285      ;
; 1.121 ; rtc_time:U2|Time_second[5] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.922      ; 2.285      ;
; 1.123 ; uart_cnt[0]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; uart_cnt[2]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; uart_cnt[4]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.419      ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50M'                                                                                                                                                             ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.309 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; 0.000        ; 2.590      ; 3.402      ;
; 0.435 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 0.746      ;
; 0.523 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.817      ;
; 0.541 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.835      ;
; 0.644 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.938      ;
; 0.665 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; -0.500       ; 2.590      ; 3.258      ;
; 0.689 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|rData[4]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.983      ;
; 0.693 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.987      ;
; 0.744 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.037      ;
; 0.747 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.040      ;
; 0.754 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.047      ;
; 0.761 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[3]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[9]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|cnt[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.101      ; 1.079      ;
; 0.766 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.063      ;
; 0.774 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.068      ;
; 0.777 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.071      ;
; 0.803 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.097      ;
; 0.815 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.108      ;
; 0.838 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.132      ;
; 0.927 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.102      ; 1.241      ;
; 0.939 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.080      ; 1.231      ;
; 0.946 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.240      ;
; 0.978 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.271      ;
; 0.980 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.273      ;
; 0.984 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.278      ;
; 0.997 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.080      ; 1.289      ;
; 1.005 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.080      ; 1.297      ;
; 1.006 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.299      ;
; 1.027 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.581      ; 1.820      ;
; 1.028 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.321      ;
; 1.033 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.326      ;
; 1.044 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.080      ; 1.336      ;
; 1.046 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; rtc_time:U2|Time_hour[3]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.067      ; 1.325      ;
; 1.048 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.080      ; 1.340      ;
; 1.050 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; rtc_time:U2|Time_hour[2]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.067      ; 1.329      ;
; 1.052 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.102      ; 1.366      ;
; 1.057 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.544      ; 1.813      ;
; 1.061 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.089      ; 1.362      ;
; 1.062 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.089      ; 1.363      ;
; 1.072 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.076      ; 1.360      ;
; 1.082 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.581      ; 1.875      ;
; 1.098 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.392      ;
; 1.108 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.401      ;
; 1.116 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.411      ;
; 1.126 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.420      ;
; 1.136 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.429      ;
; 1.145 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.080      ; 1.437      ;
; 1.150 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.102      ; 1.464      ;
; 1.160 ; rtc_time:U2|rData[4]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.089      ; 1.461      ;
; 1.167 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.102      ; 1.481      ;
; 1.181 ; rtc_time:U2|rData[1]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.476      ;
; 1.187 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.480      ;
; 1.188 ; clkdiv:u0|cnt[8]                                       ; clkdiv:u0|cnt[8]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.101      ; 1.501      ;
; 1.208 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; rtc_time:U2|Time_hour[0]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.067      ; 1.487      ;
; 1.210 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.100      ; 1.522      ;
; 1.225 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[8]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.576      ; 2.013      ;
; 1.229 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.522      ;
; 1.231 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.524      ;
; 1.238 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.531      ;
; 1.245 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.544      ; 2.001      ;
; 1.247 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.541      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50M'                                                                                ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50M ; Rise       ; CLK_50M                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|clkout                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[10]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[11]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[12]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[13]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[14]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[15]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[6]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[7]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[8]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[9]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[3]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[4]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[5]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[6]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[7]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[5]                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:u0|clkout'                                                   ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 5.845 ; 6.163 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 6.374 ; 6.477 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 5.667 ; 5.719 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -2.571 ; -2.913 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -5.637 ; -5.765 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -1.946 ; -2.263 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------+------------------+--------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 7.920  ; 7.721 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 10.526 ; 9.993 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 8.711  ; 8.459 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 9.309  ; 8.991 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+--------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------+------------------+--------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 7.639  ; 7.442 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 10.229 ; 9.698 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 8.399  ; 8.152 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 8.943  ; 8.633 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+--------+-------+------------+------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 8.320 ; 8.150 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 7.996 ; 7.826 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 8.007     ; 8.177     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 7.689     ; 7.859     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                      ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 223.31 MHz ; 223.31 MHz      ; CLK_50M          ;      ;
; 231.16 MHz ; 231.16 MHz      ; clkdiv:u0|clkout ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50M          ; -3.478 ; -218.085      ;
; clkdiv:u0|clkout ; -3.326 ; -138.805      ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; clkdiv:u0|clkout ; 0.226 ; 0.000         ;
; CLK_50M          ; 0.384 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; CLK_50M          ; -3.000 ; -150.213             ;
; clkdiv:u0|clkout ; -1.487 ; -86.246              ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50M'                                                                                                                                                        ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.478 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.149     ; 4.331      ;
; -3.395 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.149     ; 4.248      ;
; -3.343 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.054     ; 4.291      ;
; -3.287 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.093     ; 4.196      ;
; -3.264 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 4.194      ;
; -3.262 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.150     ; 4.114      ;
; -3.261 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 4.191      ;
; -3.179 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.579      ;
; -3.156 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.503      ;
; -3.149 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.054     ; 4.097      ;
; -3.128 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.475      ;
; -3.121 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 4.051      ;
; -3.117 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.149     ; 3.970      ;
; -3.095 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.054     ; 4.043      ;
; -3.093 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.341      ; 4.436      ;
; -3.076 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 4.006      ;
; -3.072 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.472      ;
; -3.072 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.472      ;
; -3.072 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.472      ;
; -3.070 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 4.000      ;
; -3.053 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.983      ;
; -3.050 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.054     ; 3.998      ;
; -3.022 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.322      ; 4.346      ;
; -3.019 ; clkdiv:u0|cnt[6]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.948      ;
; -3.016 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.054     ; 3.964      ;
; -3.009 ; clkdiv:u0|cnt[2]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.938      ;
; -3.004 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.149     ; 3.857      ;
; -3.002 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.339      ; 4.343      ;
; -3.002 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.057     ; 3.947      ;
; -2.985 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.385      ;
; -2.962 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.309      ;
; -2.950 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.880      ;
; -2.947 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.876      ;
; -2.947 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.339      ; 4.288      ;
; -2.941 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.870      ;
; -2.934 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.281      ;
; -2.914 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.844      ;
; -2.908 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.341      ; 4.251      ;
; -2.903 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.830      ;
; -2.902 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.056     ; 3.848      ;
; -2.878 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.278      ;
; -2.878 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.278      ;
; -2.878 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.278      ;
; -2.871 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.271      ;
; -2.867 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.797      ;
; -2.849 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.339      ; 4.190      ;
; -2.848 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.195      ;
; -2.848 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.775      ;
; -2.847 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.399      ; 4.248      ;
; -2.847 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.056     ; 3.793      ;
; -2.846 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.186      ;
; -2.842 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.092     ; 3.752      ;
; -2.841 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.054     ; 3.789      ;
; -2.838 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.341      ; 4.181      ;
; -2.820 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.167      ;
; -2.794 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.339      ; 4.135      ;
; -2.767 ; clkdiv:u0|cnt[1]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.696      ;
; -2.764 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.164      ;
; -2.764 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.164      ;
; -2.764 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.164      ;
; -2.762 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.093     ; 3.671      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.396      ; 4.159      ;
; -2.753 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.682      ;
; -2.745 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.145      ;
; -2.745 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.145      ;
; -2.745 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.145      ;
; -2.745 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.145      ;
; -2.738 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.085      ;
; -2.738 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.345      ; 4.085      ;
; -2.710 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.069     ; 3.643      ;
; -2.706 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.396      ; 4.104      ;
; -2.697 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.088     ; 3.611      ;
; -2.695 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.622      ;
; -2.694 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.056     ; 3.640      ;
; -2.670 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.069     ; 3.603      ;
; -2.666 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.595      ;
; -2.663 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.593      ;
; -2.659 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.339      ; 4.000      ;
; -2.657 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.398      ; 4.057      ;
; -2.653 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.536     ; 3.119      ;
; -2.653 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.399      ; 4.054      ;
; -2.639 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.568      ;
; -2.610 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.343      ; 3.955      ;
; -2.607 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.535      ;
; -2.607 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.535      ;
; -2.607 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.535      ;
; -2.607 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.535      ;
; -2.603 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.533      ;
; -2.598 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.526      ;
; -2.598 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.526      ;
; -2.598 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.526      ;
; -2.598 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.526      ;
; -2.597 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.524      ;
; -2.579 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.490      ;
; -2.579 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.490      ;
; -2.579 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.490      ;
; -2.579 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.490      ;
; -2.577 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_second[6]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.078     ; 3.501      ;
; -2.577 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_second[0]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.078     ; 3.501      ;
; -2.577 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_second[4]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.078     ; 3.501      ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:u0|clkout'                                                                       ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+
; -3.326 ; uart_cnt[14] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.243      ;
; -3.326 ; uart_cnt[14] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.243      ;
; -3.326 ; uart_cnt[14] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.243      ;
; -3.249 ; k[1]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.525     ; 3.726      ;
; -3.152 ; k[1]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.527     ; 3.627      ;
; -3.112 ; k[1]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.527     ; 3.587      ;
; -3.100 ; uart_cnt[13] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.017      ;
; -3.100 ; uart_cnt[13] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.017      ;
; -3.100 ; uart_cnt[13] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.017      ;
; -3.094 ; uart_cnt[1]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.011      ;
; -3.094 ; uart_cnt[1]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.011      ;
; -3.094 ; uart_cnt[1]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.011      ;
; -3.080 ; uart_cnt[0]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.997      ;
; -3.080 ; uart_cnt[0]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.997      ;
; -3.080 ; uart_cnt[0]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.997      ;
; -3.076 ; uart_cnt[10] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.993      ;
; -3.076 ; uart_cnt[10] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.993      ;
; -3.076 ; uart_cnt[10] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.993      ;
; -3.070 ; uart_cnt[3]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.987      ;
; -3.070 ; uart_cnt[3]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.987      ;
; -3.070 ; uart_cnt[3]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.987      ;
; -3.069 ; k[1]         ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.527     ; 3.544      ;
; -3.062 ; uart_cnt[12] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.084     ; 3.980      ;
; -3.062 ; uart_cnt[12] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.084     ; 3.980      ;
; -3.062 ; uart_cnt[12] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.084     ; 3.980      ;
; -3.045 ; uart_cnt[14] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.971      ;
; -3.045 ; uart_cnt[14] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.971      ;
; -3.045 ; uart_cnt[14] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.971      ;
; -3.044 ; uart_cnt[14] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.970      ;
; -3.040 ; k[0]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.062     ; 3.980      ;
; -3.013 ; k[7]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.527     ; 3.488      ;
; -2.972 ; uart_cnt[8]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.889      ;
; -2.972 ; uart_cnt[8]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.889      ;
; -2.972 ; uart_cnt[8]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.889      ;
; -2.958 ; k[6]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.527     ; 3.433      ;
; -2.951 ; k[2]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.062     ; 3.891      ;
; -2.943 ; uart_cnt[0]  ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.869      ;
; -2.943 ; uart_cnt[0]  ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.869      ;
; -2.943 ; uart_cnt[0]  ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.869      ;
; -2.937 ; uart_cnt[10] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; uart_cnt[10] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; uart_cnt[10] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.863      ;
; -2.928 ; uart_cnt[6]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.554     ; 3.376      ;
; -2.928 ; uart_cnt[6]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.554     ; 3.376      ;
; -2.928 ; uart_cnt[6]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.554     ; 3.376      ;
; -2.918 ; uart_cnt[2]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.835      ;
; -2.918 ; uart_cnt[2]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.835      ;
; -2.918 ; uart_cnt[2]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.835      ;
; -2.916 ; uart_cnt[11] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.833      ;
; -2.916 ; uart_cnt[11] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.833      ;
; -2.916 ; uart_cnt[11] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.833      ;
; -2.898 ; k[0]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.064     ; 3.836      ;
; -2.892 ; uart_cnt[12] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_cnt[12] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_cnt[12] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.819      ;
; -2.890 ; uart_cnt[15] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.807      ;
; -2.890 ; uart_cnt[15] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.807      ;
; -2.890 ; uart_cnt[15] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.807      ;
; -2.880 ; k[1]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.527     ; 3.355      ;
; -2.875 ; uart_cnt[13] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.801      ;
; -2.875 ; uart_cnt[13] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.801      ;
; -2.875 ; uart_cnt[13] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.801      ;
; -2.869 ; uart_cnt[8]  ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.795      ;
; -2.869 ; uart_cnt[8]  ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.795      ;
; -2.869 ; uart_cnt[8]  ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.795      ;
; -2.860 ; k[0]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.064     ; 3.798      ;
; -2.859 ; k[0]         ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.064     ; 3.797      ;
; -2.839 ; uart_cnt[14] ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.360      ; 4.201      ;
; -2.839 ; uart_cnt[14] ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.360      ; 4.201      ;
; -2.839 ; uart_cnt[14] ; k[5]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.360      ; 4.201      ;
; -2.839 ; uart_cnt[14] ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.360      ; 4.201      ;
; -2.839 ; uart_cnt[14] ; k[7]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.360      ; 4.201      ;
; -2.839 ; uart_cnt[14] ; k[8]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.360      ; 4.201      ;
; -2.839 ; uart_cnt[5]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.756      ;
; -2.839 ; uart_cnt[5]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.756      ;
; -2.839 ; uart_cnt[5]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.756      ;
; -2.819 ; k[2]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.064     ; 3.757      ;
; -2.818 ; uart_cnt[13] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.744      ;
; -2.812 ; uart_cnt[1]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.738      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[0]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[1]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[2]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[3]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[4]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[5]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[7]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[8]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[10]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[11]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[13]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[14]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.806 ; uart_cnt[14] ; uart_cnt[15]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.735      ;
; -2.800 ; uart_cnt[4]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.717      ;
; -2.800 ; uart_cnt[4]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.717      ;
; -2.800 ; uart_cnt[4]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.717      ;
; -2.798 ; uart_cnt[0]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.724      ;
; -2.794 ; uart_cnt[10] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.720      ;
; -2.788 ; uart_cnt[3]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 3.714      ;
; -2.786 ; k[2]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.064     ; 3.724      ;
; -2.780 ; uart_cnt[12] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.707      ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:u0|clkout'                                                                                           ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.226 ; rtc_time:U2|Time_second[3] ; Time_second_reg[3]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.863      ; 1.314      ;
; 0.246 ; rtc_time:U2|Time_second[5] ; Time_second_reg[5]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 1.333      ;
; 0.258 ; rtc_time:U2|Time_second[2] ; Time_second_reg[2]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.863      ; 1.346      ;
; 0.267 ; rtc_time:U2|Time_second[1] ; Time_second_reg[1]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 1.354      ;
; 0.282 ; rtc_time:U2|Time_second[4] ; Time_second_reg[4]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 1.369      ;
; 0.292 ; rtc_time:U2|Time_second[7] ; Time_second_reg[7]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.863      ; 1.380      ;
; 0.401 ; uart_stat.000              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_stat.001              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uarttx:u1|idle             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uarttx:u1|send             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uarttx:u1|cnt[3]           ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uarttx:u1|tx               ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; wrsig                      ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.449 ; uarttx:u1|wrsigbuf         ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.717      ;
; 0.492 ; rtc_time:U2|Time_hour[6]   ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.869      ; 1.586      ;
; 0.518 ; rtc_time:U2|Time_second[6] ; Time_second_reg[6]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.863      ; 1.606      ;
; 0.529 ; rtc_time:U2|Time_second[3] ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.615      ;
; 0.542 ; rtc_time:U2|Time_second[2] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.628      ;
; 0.554 ; rtc_time:U2|Time_second[0] ; Time_second_reg[0]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.863      ; 1.642      ;
; 0.558 ; uart_cnt[5]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.542      ; 1.295      ;
; 0.575 ; uart_cnt[4]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.542      ; 1.312      ;
; 0.592 ; k[2]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.323      ;
; 0.594 ; k[4]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.325      ;
; 0.609 ; k[4]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.340      ;
; 0.614 ; rtc_time:U2|Time_second[0] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.700      ;
; 0.636 ; rtc_time:U2|Time_second[6] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.722      ;
; 0.646 ; rtc_time:U2|Time_hour[7]   ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.869      ; 1.740      ;
; 0.675 ; k[5]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 0.961      ;
; 0.678 ; k[7]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 0.964      ;
; 0.679 ; uart_cnt[3]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.542      ; 1.416      ;
; 0.685 ; rtc_time:U2|Time_hour[4]   ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.869      ; 1.779      ;
; 0.689 ; uart_cnt[6]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 0.975      ;
; 0.697 ; uart_cnt[2]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.542      ; 1.434      ;
; 0.699 ; k[3]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 0.985      ;
; 0.704 ; uart_cnt[3]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; rtc_time:U2|Time_hour[2]   ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.869      ; 1.799      ;
; 0.705 ; uart_cnt[5]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart_cnt[11]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart_cnt[13]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; rtc_time:U2|Time_munite[4] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.792      ;
; 0.706 ; uart_cnt[1]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart_cnt[15]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; uart_cnt[7]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; uart_cnt[2]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart_cnt[4]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart_cnt[8]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_cnt[10]               ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_cnt[14]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.979      ;
; 0.714 ; k[2]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.445      ;
; 0.716 ; k[4]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.447      ;
; 0.718 ; uarttx:u1|idle             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.986      ;
; 0.720 ; k[1]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 1.006      ;
; 0.721 ; rtc_time:U2|Time_munite[6] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.807      ;
; 0.723 ; uart_stat.001              ; uart_stat.010       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.991      ;
; 0.728 ; uarttx:u1|send             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.996      ;
; 0.729 ; k[2]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.460      ;
; 0.731 ; k[4]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.462      ;
; 0.733 ; uart_cnt[0]                ; uart_cnt[0]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; k[0]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.464      ;
; 0.735 ; uart_stat.010              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.003      ;
; 0.736 ; k[2]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.004      ;
; 0.738 ; k[4]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.006      ;
; 0.752 ; uarttx:u1|send             ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.020      ;
; 0.790 ; rtc_time:U2|Time_second[4] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.876      ;
; 0.805 ; uart_cnt[1]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.542      ; 1.542      ;
; 0.806 ; uart_stat.000              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.074      ;
; 0.813 ; rtc_time:U2|Time_second[5] ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.864      ; 1.902      ;
; 0.818 ; uart_cnt[0]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.542      ; 1.555      ;
; 0.832 ; uarttx:u1|cnt[7]           ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.100      ;
; 0.836 ; k[2]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.567      ;
; 0.838 ; k[6]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 1.124      ;
; 0.845 ; k[8]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 1.131      ;
; 0.851 ; k[2]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.582      ;
; 0.855 ; k[0]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.586      ;
; 0.866 ; rtc_time:U2|Time_munite[7] ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.861      ; 1.952      ;
; 0.890 ; rtc_time:U2|Time_munite[5] ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.864      ; 1.979      ;
; 0.892 ; rtc_time:U2|Time_hour[0]   ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.869      ; 1.986      ;
; 0.901 ; rtc_time:U2|Time_second[7] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 1.988      ;
; 0.901 ; rtc_time:U2|Time_second[7] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 1.988      ;
; 0.914 ; uarttx:u1|send             ; uarttx:u1|cnt[5]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.181      ;
; 0.923 ; k[0]                       ; k[0]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.191      ;
; 0.937 ; uarttx:u1|send             ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.204      ;
; 0.941 ; uarttx:u1|presult          ; uarttx:u1|presult   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.209      ;
; 0.948 ; rtc_time:U2|Time_hour[5]   ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.872      ; 2.045      ;
; 0.964 ; rtc_time:U2|Time_second[3] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 2.051      ;
; 0.964 ; rtc_time:U2|Time_second[3] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 2.051      ;
; 0.964 ; wrsig                      ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.230      ;
; 0.967 ; wrsig                      ; uarttx:u1|wrsigbuf  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.233      ;
; 0.977 ; k[0]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.708      ;
; 0.992 ; rtc_time:U2|Time_hour[3]   ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.869      ; 2.086      ;
; 0.997 ; rtc_time:U2|Time_second[5] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 2.084      ;
; 0.997 ; rtc_time:U2|Time_second[5] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 2.084      ;
; 0.997 ; k[5]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 1.283      ;
; 1.002 ; k[7]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.091      ; 1.288      ;
; 1.015 ; rtc_time:U2|Time_second[1] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 2.102      ;
; 1.015 ; rtc_time:U2|Time_second[1] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.862      ; 2.102      ;
; 1.025 ; rtc_time:U2|Time_hour[1]   ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.872      ; 2.122      ;
; 1.026 ; uart_cnt[0]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; uart_cnt[3]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; uart_cnt[2]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.295      ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50M'                                                                                                                                                              ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.384 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.089      ; 0.669      ;
; 0.400 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; 0.000        ; 2.379      ; 3.244      ;
; 0.401 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.669      ;
; 0.483 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.751      ;
; 0.506 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.774      ;
; 0.576 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; -0.500       ; 2.379      ; 2.920      ;
; 0.600 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.868      ;
; 0.633 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.901      ;
; 0.638 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|rData[4]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.906      ;
; 0.693 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.964      ;
; 0.705 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[3]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[9]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|cnt[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 1.001      ;
; 0.720 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 0.987      ;
; 0.720 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.988      ;
; 0.724 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 0.992      ;
; 0.747 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 1.015      ;
; 0.760 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.027      ;
; 0.783 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 1.051      ;
; 0.845 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 1.132      ;
; 0.862 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.129      ;
; 0.885 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 1.153      ;
; 0.887 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.154      ;
; 0.890 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 1.158      ;
; 0.896 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.546      ; 1.637      ;
; 0.902 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 1.170      ;
; 0.906 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.173      ;
; 0.918 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.185      ;
; 0.919 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.186      ;
; 0.924 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.506      ; 1.625      ;
; 0.926 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.193      ;
; 0.930 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; rtc_time:U2|Time_hour[3]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.060      ; 1.185      ;
; 0.934 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; rtc_time:U2|Time_hour[2]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.060      ; 1.189      ;
; 0.946 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.546      ; 1.687      ;
; 0.947 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.079      ; 1.221      ;
; 0.948 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.079      ; 1.222      ;
; 0.951 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.071      ; 1.217      ;
; 0.954 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.221      ;
; 0.961 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.228      ;
; 0.962 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.229      ;
; 0.988 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 1.275      ;
; 1.015 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.283      ;
; 1.018 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.285      ;
; 1.027 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.300      ;
; 1.042 ; rtc_time:U2|rData[4]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.079      ; 1.316      ;
; 1.046 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.313      ;
; 1.059 ; rtc_time:U2|rData[1]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.328      ;
; 1.065 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 1.352      ;
; 1.067 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.334      ;
; 1.075 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 1.362      ;
; 1.078 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 1.346      ;
; 1.080 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; rtc_time:U2|Time_hour[0]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.060      ; 1.335      ;
; 1.085 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.506      ; 1.786      ;
; 1.086 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[8]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.536      ; 1.817      ;
; 1.103 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.073      ; 1.371      ;
; 1.104 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.390      ;
; 1.110 ; clkdiv:u0|cnt[8]                                       ; clkdiv:u0|cnt[8]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.396      ;
; 1.115 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.382      ;
; 1.121 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.072      ; 1.389      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50M ; Rise       ; CLK_50M                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|clkout                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[10]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[11]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[12]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[13]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[14]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[15]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[6]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[7]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[8]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[9]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[3]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[4]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[5]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[6]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[7]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[5]                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'                                                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; 0.077  ; 0.293        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 5.404 ; 5.384 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 5.929 ; 5.692 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 5.278 ; 4.975 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -2.332 ; -2.457 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -5.226 ; -5.063 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -1.733 ; -1.871 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 7.309 ; 6.985 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 9.582 ; 8.873 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 8.047 ; 7.675 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 8.603 ; 8.091 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 7.031 ; 6.716 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 9.288 ; 8.588 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 7.740 ; 7.378 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 8.246 ; 7.749 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 7.665 ; 7.499 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 7.357 ; 7.191 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 7.227     ; 7.393     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 6.931     ; 7.097     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50M          ; -1.098 ; -50.855       ;
; clkdiv:u0|clkout ; -0.987 ; -33.021       ;
+------------------+--------+---------------+


+------------------------------------------+
; Fast 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; clkdiv:u0|clkout ; 0.016 ; 0.000         ;
; CLK_50M          ; 0.061 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; CLK_50M          ; -3.000 ; -131.630             ;
; clkdiv:u0|clkout ; -1.000 ; -58.000              ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50M'                                                                                                                                                        ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.098 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.070     ; 2.015      ;
; -1.053 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.070     ; 1.970      ;
; -1.032 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.024     ; 1.995      ;
; -1.024 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 2.179      ;
; -0.961 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.903      ;
; -0.959 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.071     ; 1.875      ;
; -0.955 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.906      ;
; -0.951 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.902      ;
; -0.946 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.024     ; 1.909      ;
; -0.937 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.143      ; 2.067      ;
; -0.928 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.870      ;
; -0.920 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.024     ; 1.883      ;
; -0.912 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 2.067      ;
; -0.910 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 2.065      ;
; -0.904 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 2.036      ;
; -0.897 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.024     ; 1.860      ;
; -0.890 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 2.022      ;
; -0.881 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.832      ;
; -0.870 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.024     ; 1.833      ;
; -0.867 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.070     ; 1.784      ;
; -0.865 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.816      ;
; -0.862 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 2.017      ;
; -0.861 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.131      ; 1.979      ;
; -0.861 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.142      ; 1.990      ;
; -0.859 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.810      ;
; -0.858 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.808      ;
; -0.854 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.805      ;
; -0.853 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.143      ; 1.983      ;
; -0.853 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.804      ;
; -0.852 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 2.007      ;
; -0.849 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 2.004      ;
; -0.846 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.070     ; 1.763      ;
; -0.845 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.025     ; 1.807      ;
; -0.843 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.025     ; 1.805      ;
; -0.830 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.167      ; 1.984      ;
; -0.828 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.777      ;
; -0.827 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.778      ;
; -0.824 ; clkdiv:u0|cnt[6]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.774      ;
; -0.822 ; clkdiv:u0|cnt[2]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.772      ;
; -0.818 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.143      ; 1.948      ;
; -0.817 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.768      ;
; -0.801 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 1.933      ;
; -0.801 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 1.933      ;
; -0.800 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.142      ; 1.929      ;
; -0.798 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.953      ;
; -0.792 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 1.924      ;
; -0.782 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.025     ; 1.744      ;
; -0.781 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 1.913      ;
; -0.776 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.931      ;
; -0.776 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.931      ;
; -0.776 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.931      ;
; -0.776 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.931      ;
; -0.771 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.722      ;
; -0.769 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.167      ; 1.923      ;
; -0.767 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.169      ; 1.923      ;
; -0.767 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.716      ;
; -0.766 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.142      ; 1.895      ;
; -0.765 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.142      ; 1.894      ;
; -0.758 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.142      ; 1.887      ;
; -0.757 ; clkdiv:u0|cnt[1]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.707      ;
; -0.756 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.911      ;
; -0.756 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.911      ;
; -0.748 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.903      ;
; -0.747 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.025     ; 1.709      ;
; -0.746 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.696      ;
; -0.745 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.035     ; 1.697      ;
; -0.742 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 1.874      ;
; -0.735 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.025     ; 1.697      ;
; -0.734 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.167      ; 1.888      ;
; -0.732 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.681      ;
; -0.728 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.145      ; 1.860      ;
; -0.726 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.047     ; 1.666      ;
; -0.726 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.881      ;
; -0.722 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.664      ;
; -0.714 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.665      ;
; -0.709 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.035     ; 1.661      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[2]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[6]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[1]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[5]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[0]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[4]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[7]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.701 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|Time_hour[3]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.643      ;
; -0.700 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.855      ;
; -0.700 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.168      ; 1.855      ;
; -0.696 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.646      ;
; -0.694 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.169      ; 1.850      ;
; -0.693 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.642      ;
; -0.693 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.642      ;
; -0.693 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.642      ;
; -0.693 ; rtc_time:U2|isStart[4]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.642      ;
; -0.693 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.142      ; 1.822      ;
; -0.691 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.642      ;
; -0.688 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.637      ;
; -0.688 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.637      ;
; -0.688 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.637      ;
; -0.688 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.637      ;
; -0.678 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.629      ;
; -0.677 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.627      ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:u0|clkout'                                                                       ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+
; -0.987 ; uart_cnt[14] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.928      ;
; -0.987 ; uart_cnt[14] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.928      ;
; -0.987 ; uart_cnt[14] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.928      ;
; -0.957 ; k[1]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.228     ; 1.716      ;
; -0.904 ; uart_cnt[12] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.045     ; 1.846      ;
; -0.904 ; uart_cnt[12] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.045     ; 1.846      ;
; -0.904 ; uart_cnt[12] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.045     ; 1.846      ;
; -0.893 ; k[1]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.229     ; 1.651      ;
; -0.893 ; k[0]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.028     ; 1.852      ;
; -0.892 ; uart_cnt[13] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.833      ;
; -0.892 ; uart_cnt[13] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.833      ;
; -0.892 ; uart_cnt[13] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.833      ;
; -0.884 ; uart_cnt[1]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.825      ;
; -0.884 ; uart_cnt[1]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.825      ;
; -0.884 ; uart_cnt[1]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.825      ;
; -0.875 ; k[1]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.229     ; 1.633      ;
; -0.871 ; uart_cnt[0]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.812      ;
; -0.871 ; uart_cnt[0]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.812      ;
; -0.871 ; uart_cnt[0]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.812      ;
; -0.870 ; uart_cnt[3]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.811      ;
; -0.870 ; uart_cnt[3]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.811      ;
; -0.870 ; uart_cnt[3]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.811      ;
; -0.866 ; k[7]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.228     ; 1.625      ;
; -0.865 ; uart_cnt[10] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.806      ;
; -0.865 ; uart_cnt[10] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.806      ;
; -0.865 ; uart_cnt[10] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.806      ;
; -0.848 ; k[1]         ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.229     ; 1.606      ;
; -0.838 ; k[2]         ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.028     ; 1.797      ;
; -0.838 ; uart_cnt[14] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.787      ;
; -0.836 ; uart_cnt[8]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.777      ;
; -0.836 ; uart_cnt[8]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.777      ;
; -0.836 ; uart_cnt[8]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.777      ;
; -0.823 ; uart_cnt[15] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.764      ;
; -0.823 ; uart_cnt[11] ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.764      ;
; -0.823 ; uart_cnt[15] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.764      ;
; -0.823 ; uart_cnt[11] ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.764      ;
; -0.823 ; uart_cnt[15] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.764      ;
; -0.823 ; uart_cnt[11] ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.764      ;
; -0.814 ; k[0]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.029     ; 1.772      ;
; -0.809 ; k[0]         ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.029     ; 1.767      ;
; -0.799 ; uart_cnt[14] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.747      ;
; -0.799 ; uart_cnt[14] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.747      ;
; -0.799 ; uart_cnt[14] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.747      ;
; -0.798 ; uart_cnt[2]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.739      ;
; -0.798 ; uart_cnt[2]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.739      ;
; -0.798 ; uart_cnt[2]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.739      ;
; -0.798 ; k[1]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.228     ; 1.557      ;
; -0.795 ; k[0]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.029     ; 1.753      ;
; -0.790 ; k[6]         ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.228     ; 1.549      ;
; -0.780 ; uart_cnt[14] ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.146      ; 1.913      ;
; -0.780 ; uart_cnt[14] ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.146      ; 1.913      ;
; -0.780 ; uart_cnt[14] ; k[5]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.146      ; 1.913      ;
; -0.780 ; uart_cnt[14] ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.146      ; 1.913      ;
; -0.780 ; uart_cnt[14] ; k[7]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.146      ; 1.913      ;
; -0.780 ; uart_cnt[14] ; k[8]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.146      ; 1.913      ;
; -0.777 ; uart_cnt[6]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.246     ; 1.518      ;
; -0.777 ; uart_cnt[6]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.246     ; 1.518      ;
; -0.777 ; uart_cnt[6]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.246     ; 1.518      ;
; -0.763 ; k[2]         ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.029     ; 1.721      ;
; -0.763 ; uart_cnt[0]  ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.711      ;
; -0.763 ; uart_cnt[0]  ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.711      ;
; -0.763 ; uart_cnt[0]  ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.711      ;
; -0.761 ; uart_cnt[5]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.702      ;
; -0.761 ; uart_cnt[5]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.702      ;
; -0.761 ; uart_cnt[5]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.702      ;
; -0.761 ; uart_cnt[10] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.709      ;
; -0.761 ; uart_cnt[10] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.709      ;
; -0.761 ; uart_cnt[10] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.709      ;
; -0.755 ; uart_cnt[12] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.705      ;
; -0.754 ; k[2]         ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.029     ; 1.712      ;
; -0.748 ; k[2]         ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.029     ; 1.706      ;
; -0.743 ; uart_cnt[13] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.692      ;
; -0.742 ; uart_cnt[4]  ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.683      ;
; -0.742 ; uart_cnt[4]  ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.683      ;
; -0.742 ; uart_cnt[4]  ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.046     ; 1.683      ;
; -0.735 ; uart_cnt[1]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.684      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[0]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[1]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[2]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[3]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[4]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[5]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[7]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[8]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[10]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[11]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[13]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[14]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; uart_cnt[14] ; uart_cnt[15]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.677      ;
; -0.724 ; uart_cnt[8]  ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.672      ;
; -0.724 ; uart_cnt[8]  ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.672      ;
; -0.724 ; uart_cnt[8]  ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.039     ; 1.672      ;
; -0.722 ; uart_cnt[0]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.671      ;
; -0.721 ; uart_cnt[3]  ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.670      ;
; -0.716 ; uart_cnt[10] ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.665      ;
; -0.714 ; uart_cnt[12] ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.663      ;
; -0.714 ; uart_cnt[12] ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.663      ;
; -0.714 ; uart_cnt[12] ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.663      ;
; -0.713 ; uart_cnt[14] ; uart_cnt[9]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.662      ;
; -0.713 ; uart_cnt[14] ; uart_cnt[12]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.662      ;
+--------+--------------+---------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:u0|clkout'                                                                                           ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.016 ; rtc_time:U2|Time_second[3] ; Time_second_reg[3]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.457      ; 0.587      ;
; 0.029 ; rtc_time:U2|Time_second[5] ; Time_second_reg[5]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.599      ;
; 0.030 ; rtc_time:U2|Time_second[2] ; Time_second_reg[2]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.457      ; 0.601      ;
; 0.037 ; rtc_time:U2|Time_second[1] ; Time_second_reg[1]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.607      ;
; 0.043 ; rtc_time:U2|Time_second[4] ; Time_second_reg[4]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.612      ;
; 0.049 ; rtc_time:U2|Time_second[7] ; Time_second_reg[7]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.457      ; 0.620      ;
; 0.134 ; rtc_time:U2|Time_second[6] ; Time_second_reg[6]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.704      ;
; 0.143 ; rtc_time:U2|Time_second[2] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.712      ;
; 0.147 ; rtc_time:U2|Time_second[3] ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.716      ;
; 0.157 ; rtc_time:U2|Time_second[0] ; Time_second_reg[0]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.727      ;
; 0.157 ; rtc_time:U2|Time_hour[6]   ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.462      ; 0.733      ;
; 0.176 ; rtc_time:U2|Time_second[0] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.454      ; 0.744      ;
; 0.186 ; wrsig                      ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uarttx:u1|idle             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uarttx:u1|send             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uarttx:u1|cnt[3]           ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uarttx:u1|tx               ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; rtc_time:U2|Time_second[6] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.454      ; 0.755      ;
; 0.187 ; uart_stat.000              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_stat.001              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.200 ; uarttx:u1|wrsigbuf         ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.320      ;
; 0.226 ; rtc_time:U2|Time_hour[7]   ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.462      ; 0.802      ;
; 0.234 ; rtc_time:U2|Time_hour[2]   ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.462      ; 0.810      ;
; 0.241 ; rtc_time:U2|Time_munite[4] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.810      ;
; 0.245 ; rtc_time:U2|Time_second[4] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.454      ; 0.813      ;
; 0.248 ; rtc_time:U2|Time_hour[4]   ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.462      ; 0.824      ;
; 0.253 ; uart_cnt[5]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.237      ; 0.574      ;
; 0.255 ; rtc_time:U2|Time_second[5] ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.457      ; 0.826      ;
; 0.261 ; rtc_time:U2|Time_munite[6] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.830      ;
; 0.267 ; uart_cnt[4]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.237      ; 0.588      ;
; 0.280 ; k[2]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.600      ;
; 0.281 ; k[4]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.601      ;
; 0.284 ; k[4]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.604      ;
; 0.291 ; k[7]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; k[5]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.044      ; 0.419      ;
; 0.297 ; uart_cnt[6]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.045      ; 0.426      ;
; 0.301 ; rtc_time:U2|Time_munite[7] ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.870      ;
; 0.303 ; uart_cnt[3]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_cnt[15]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; uart_cnt[1]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_cnt[5]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_cnt[11]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_cnt[13]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; k[3]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; uart_cnt[2]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_cnt[7]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_cnt[4]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_cnt[8]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_cnt[10]               ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_cnt[14]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; uarttx:u1|idle             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.429      ;
; 0.314 ; uart_stat.001              ; uart_stat.010       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; k[1]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.044      ; 0.443      ;
; 0.315 ; uart_cnt[0]                ; uart_cnt[0]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; uarttx:u1|send             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; uart_cnt[3]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.237      ; 0.639      ;
; 0.321 ; rtc_time:U2|Time_second[7] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.891      ;
; 0.321 ; rtc_time:U2|Time_second[7] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.891      ;
; 0.321 ; rtc_time:U2|Time_hour[0]   ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.462      ; 0.897      ;
; 0.322 ; k[2]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; uarttx:u1|send             ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; uart_stat.010              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; k[4]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; rtc_time:U2|Time_munite[5] ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.457      ; 0.899      ;
; 0.329 ; rtc_time:U2|Time_second[3] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.899      ;
; 0.329 ; rtc_time:U2|Time_second[3] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.899      ;
; 0.332 ; uart_cnt[2]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.237      ; 0.653      ;
; 0.335 ; rtc_time:U2|Time_hour[3]   ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.462      ; 0.911      ;
; 0.339 ; rtc_time:U2|Time_second[5] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.909      ;
; 0.339 ; rtc_time:U2|Time_second[5] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.909      ;
; 0.346 ; k[2]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.666      ;
; 0.347 ; k[4]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.667      ;
; 0.348 ; uart_stat.000              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; k[2]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.669      ;
; 0.350 ; k[4]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.670      ;
; 0.351 ; rtc_time:U2|Time_second[1] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.921      ;
; 0.351 ; rtc_time:U2|Time_second[1] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.921      ;
; 0.351 ; k[0]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.671      ;
; 0.359 ; k[6]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.044      ; 0.487      ;
; 0.359 ; k[8]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.044      ; 0.487      ;
; 0.369 ; uarttx:u1|cnt[7]           ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.489      ;
; 0.379 ; rtc_time:U2|Time_second[7] ; txdata[3]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.948      ;
; 0.382 ; rtc_time:U2|Time_second[0] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.951      ;
; 0.382 ; rtc_time:U2|Time_second[0] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.951      ;
; 0.385 ; uart_cnt[1]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.237      ; 0.706      ;
; 0.388 ; rtc_time:U2|Time_hour[5]   ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.464      ; 0.966      ;
; 0.395 ; rtc_time:U2|Time_munite[0] ; txdata[0]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.964      ;
; 0.395 ; rtc_time:U2|Time_hour[1]   ; txdata[1]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.464      ; 0.973      ;
; 0.397 ; uart_cnt[0]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.237      ; 0.718      ;
; 0.399 ; rtc_time:U2|Time_second[2] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.969      ;
; 0.399 ; rtc_time:U2|Time_second[2] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.456      ; 0.969      ;
; 0.401 ; uarttx:u1|send             ; uarttx:u1|cnt[5]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.521      ;
; 0.404 ; k[0]                       ; k[0]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.524      ;
; 0.407 ; rtc_time:U2|Time_second[6] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.976      ;
; 0.407 ; rtc_time:U2|Time_second[6] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.976      ;
; 0.408 ; rtc_time:U2|Time_second[4] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.977      ;
; 0.408 ; rtc_time:U2|Time_second[4] ; uart_stat.001       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.977      ;
; 0.408 ; uarttx:u1|send             ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.528      ;
; 0.412 ; k[2]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.236      ; 0.732      ;
; 0.413 ; rtc_time:U2|Time_munite[2] ; txdata[2]           ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.455      ; 0.982      ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50M'                                                                                                                                                              ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.061 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; 0.000        ; 1.097      ; 1.377      ;
; 0.179 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.212 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.333      ;
; 0.216 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.337      ;
; 0.253 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.373      ;
; 0.270 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.390      ;
; 0.285 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|rData[4]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.406      ;
; 0.294 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.414      ;
; 0.298 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[3]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[9]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|cnt[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.437      ;
; 0.308 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.432      ;
; 0.315 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.435      ;
; 0.322 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.443      ;
; 0.333 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.453      ;
; 0.338 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.458      ;
; 0.360 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.489      ;
; 0.361 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.481      ;
; 0.373 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.494      ;
; 0.374 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.494      ;
; 0.378 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.498      ;
; 0.378 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.498      ;
; 0.382 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.503      ;
; 0.391 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.511      ;
; 0.394 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.035      ; 0.513      ;
; 0.396 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.516      ;
; 0.402 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.522      ;
; 0.406 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.526      ;
; 0.412 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.532      ;
; 0.414 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.543      ;
; 0.419 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; rtc_time:U2|Time_hour[3]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.029      ; 0.532      ;
; 0.422 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; rtc_time:U2|Time_hour[2]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.029      ; 0.535      ;
; 0.423 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.224      ; 0.731      ;
; 0.425 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.044      ; 0.553      ;
; 0.425 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.240      ; 0.749      ;
; 0.426 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.044      ; 0.554      ;
; 0.432 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.240      ; 0.756      ;
; 0.433 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.034      ; 0.551      ;
; 0.447 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.567      ;
; 0.454 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.584      ;
; 0.455 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; rtc_time:U2|rData[4]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.588      ;
; 0.459 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; rtc_time:U2|rData[1]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.589      ;
; 0.480 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.601      ;
; 0.484 ; clkdiv:u0|cnt[8]                                       ; clkdiv:u0|cnt[8]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.044      ; 0.612      ;
; 0.488 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; rtc_time:U2|Time_hour[0]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.029      ; 0.601      ;
; 0.488 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.035      ; 0.607      ;
; 0.491 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.611      ;
; 0.493 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.048      ; 0.625      ;
; 0.496 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.616      ;
; 0.497 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; rtc_time:U2|Time_hour[4]                               ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.029      ; 0.610      ;
; 0.508 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.224      ; 0.816      ;
; 0.510 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[8]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.236      ; 0.830      ;
; 0.510 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|cnt[8]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.639      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50M ; Rise       ; CLK_50M                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|clkout                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[10]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[11]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[12]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[13]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[14]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[15]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[8]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[9]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[3]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[4]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[5]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[6]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[7]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[5]                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'                                                   ;
+--------+--------------+----------------+-----------------+------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock            ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+------------------+------------+---------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
+--------+--------------+----------------+-----------------+------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 2.575 ; 3.622 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 2.757 ; 3.769 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 2.340 ; 3.265 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -1.212 ; -2.075 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -2.450 ; -3.388 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -0.834 ; -1.643 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 3.683 ; 3.763 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 5.381 ; 5.250 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 4.033 ; 4.109 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 4.316 ; 4.379 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 3.560 ; 3.635 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 5.250 ; 5.112 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 3.896 ; 3.966 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 4.162 ; 4.220 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 3.869 ; 3.795 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 3.738 ; 3.664 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 3.924     ; 3.998     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 3.789     ; 3.863     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+-------------------+----------+-------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack  ; -3.860   ; 0.016 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50M          ; -3.860   ; 0.061 ; N/A      ; N/A     ; -3.000              ;
;  clkdiv:u0|clkout ; -3.623   ; 0.016 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS   ; -395.552 ; 0.0   ; 0.0      ; 0.0     ; -236.459            ;
;  CLK_50M          ; -241.989 ; 0.000 ; N/A      ; N/A     ; -150.213            ;
;  clkdiv:u0|clkout ; -153.563 ; 0.000 ; N/A      ; N/A     ; -86.246             ;
+-------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 5.845 ; 6.163 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 6.374 ; 6.477 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 5.667 ; 5.719 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -1.212 ; -2.075 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -2.450 ; -3.388 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -0.834 ; -1.643 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------+------------------+--------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 7.920  ; 7.721 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 10.526 ; 9.993 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 8.711  ; 8.459 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 9.309  ; 8.991 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+--------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 3.560 ; 3.635 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 5.250 ; 5.112 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 3.896 ; 3.966 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 4.162 ; 4.220 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DS1302_SIO              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK_50M                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50M          ; CLK_50M          ; 1560     ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; CLK_50M          ; 1        ; 1        ; 0        ; 0        ;
; CLK_50M          ; clkdiv:u0|clkout ; 52       ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1262     ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50M          ; CLK_50M          ; 1560     ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; CLK_50M          ; 1        ; 1        ; 0        ; 0        ;
; CLK_50M          ; clkdiv:u0|clkout ; 52       ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1262     ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Tue Nov 22 21:29:07 2016
Info: Command: quartus_sta rtc_test -c rtc_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtc_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_50M CLK_50M
    Info (332105): create_clock -period 1.000 -name clkdiv:u0|clkout clkdiv:u0|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.860
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.860      -241.989 CLK_50M 
    Info (332119):    -3.623      -153.563 clkdiv:u0|clkout 
Info (332146): Worst-case hold slack is 0.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.308         0.000 clkdiv:u0|clkout 
    Info (332119):     0.309         0.000 CLK_50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -150.213 CLK_50M 
    Info (332119):    -1.487       -86.246 clkdiv:u0|clkout 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.478
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.478      -218.085 CLK_50M 
    Info (332119):    -3.326      -138.805 clkdiv:u0|clkout 
Info (332146): Worst-case hold slack is 0.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.226         0.000 clkdiv:u0|clkout 
    Info (332119):     0.384         0.000 CLK_50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -150.213 CLK_50M 
    Info (332119):    -1.487       -86.246 clkdiv:u0|clkout 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.098
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.098       -50.855 CLK_50M 
    Info (332119):    -0.987       -33.021 clkdiv:u0|clkout 
Info (332146): Worst-case hold slack is 0.016
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.016         0.000 clkdiv:u0|clkout 
    Info (332119):     0.061         0.000 CLK_50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -131.630 CLK_50M 
    Info (332119):    -1.000       -58.000 clkdiv:u0|clkout 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 463 megabytes
    Info: Processing ended: Tue Nov 22 21:29:09 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


