TimeQuest Timing Analyzer report for lab3_SL
Sun Sep 28 21:38:36 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab3_SL                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5E144C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; clk_sm:subClk|loop_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sm:subClk|loop_clk } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                           ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 204.0 MHz  ; 204.0 MHz       ; clk                    ;      ;
; 331.79 MHz ; 331.79 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.902 ; -161.735      ;
; clk_sm:subClk|loop_clk ; -2.014 ; -22.609       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.426 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.453 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -75.863         ;
; clk_sm:subClk|loop_clk ; -1.487 ; -31.227         ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                             ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.822      ;
; -3.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.822      ;
; -3.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.822      ;
; -3.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.822      ;
; -3.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.822      ;
; -3.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.822      ;
; -3.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.822      ;
; -3.890 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.319      ;
; -3.890 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.319      ;
; -3.890 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.319      ;
; -3.890 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.319      ;
; -3.890 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.319      ;
; -3.890 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.319      ;
; -3.890 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.319      ;
; -3.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.294      ;
; -3.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.294      ;
; -3.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.294      ;
; -3.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.294      ;
; -3.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.294      ;
; -3.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.294      ;
; -3.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.572     ; 4.294      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.779 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.686      ;
; -3.779 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.686      ;
; -3.779 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.686      ;
; -3.779 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.686      ;
; -3.779 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.686      ;
; -3.779 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.686      ;
; -3.779 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.094     ; 4.686      ;
; -3.689 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.689 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.689 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.689 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.689 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.689 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.689 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.651 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.586     ; 4.066      ;
; -3.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.562      ;
; -3.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.562      ;
; -3.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.562      ;
; -3.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.562      ;
; -3.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.562      ;
; -3.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.562      ;
; -3.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.562      ;
; -3.582 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.502      ;
; -3.572 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.586     ; 3.987      ;
; -3.569 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.994      ;
; -3.569 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.576     ; 3.994      ;
; -3.569 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.576     ; 3.994      ;
; -3.569 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.576     ; 3.994      ;
; -3.564 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.576     ; 3.989      ;
; -3.564 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.576     ; 3.989      ;
; -3.564 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.576     ; 3.989      ;
; -3.564 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.576     ; 3.989      ;
; -3.536 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.456      ;
; -3.521 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.441      ;
; -3.504 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.424      ;
; -3.504 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.424      ;
; -3.504 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.424      ;
; -3.504 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.424      ;
; -3.504 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.424      ;
; -3.504 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.424      ;
; -3.504 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.424      ;
; -3.496 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.416      ;
; -3.496 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.416      ;
; -3.496 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.416      ;
; -3.496 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.416      ;
; -3.496 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.416      ;
; -3.496 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.416      ;
; -3.496 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.416      ;
; -3.495 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 4.425      ;
; -3.495 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.425      ;
; -3.495 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.425      ;
; -3.495 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.425      ;
; -3.475 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 4.405      ;
; -3.475 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.405      ;
; -3.475 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.405      ;
; -3.475 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.405      ;
; -3.449 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 4.379      ;
; -3.449 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.379      ;
; -3.449 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.379      ;
; -3.449 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.379      ;
; -3.436 ; clk_sm:subClk|counter[6]                               ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.586     ; 3.851      ;
; -3.430 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; 0.391      ; 4.822      ;
; -3.430 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; 0.391      ; 4.822      ;
; -3.418 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.100     ; 4.319      ;
; -3.418 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; -0.100     ; 4.319      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -2.014 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.935      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.941 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.862      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.935 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.856      ;
; -1.896 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.817      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.814 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.735      ;
; -1.792 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.713      ;
; -1.779 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.700      ;
; -1.779 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.700      ;
; -1.779 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.700      ;
; -1.779 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.700      ;
; -1.779 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.700      ;
; -1.779 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.700      ;
; -1.779 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.700      ;
; -1.701 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.622      ;
; -1.691 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.612      ;
; -1.691 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.612      ;
; -1.691 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.612      ;
; -1.691 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.612      ;
; -1.691 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.612      ;
; -1.691 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.612      ;
; -1.691 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.612      ;
; -1.640 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.561      ;
; -1.582 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.503      ;
; -1.552 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.473      ;
; -1.489 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.410      ;
; -1.429 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.350      ;
; -1.429 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.350      ;
; -1.429 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.350      ;
; -1.429 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.350      ;
; -1.377 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.298      ;
; -1.377 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.298      ;
; -1.377 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.298      ;
; -1.377 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.298      ;
; -1.377 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.298      ;
; -1.377 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.298      ;
; -1.377 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.298      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.263 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.184      ;
; -1.117 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.038      ;
; -1.006 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.927      ;
; -1.004 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.925      ;
; -0.917 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.838      ;
; -0.882 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.803      ;
; -0.789 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.084     ; 1.706      ;
; -0.762 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.084     ; 1.679      ;
; -0.762 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.084     ; 1.679      ;
; -0.761 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.682      ;
; -0.752 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.084     ; 1.669      ;
; -0.672 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.593      ;
; -0.613 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.533      ;
; -0.590 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.510      ;
; -0.584 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.504      ;
; -0.542 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.462      ;
; -0.531 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.452      ;
; -0.528 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.448      ;
; -0.456 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.377      ;
; -0.414 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.334      ;
; -0.401 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.321      ;
; -0.294 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.214      ;
; -0.195 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.115      ;
; -0.190 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.111      ;
; -0.186 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.107      ;
; -0.183 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.104      ;
; -0.038 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 0.958      ;
; -0.028 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 0.948      ;
; -0.016 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 0.936      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.426 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.725      ; 3.654      ;
; 0.453 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.606 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.394      ;
; 0.622 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.410      ;
; 0.629 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.417      ;
; 0.634 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.418      ;
; 0.643 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.427      ;
; 0.647 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.725      ; 3.375      ;
; 0.714 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.028      ;
; 0.718 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.723 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.037      ;
; 0.725 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.039      ;
; 0.728 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.042      ;
; 0.737 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.525      ;
; 0.738 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.052      ;
; 0.738 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.052      ;
; 0.740 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.742 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.743 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.745 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.534      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.750 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.043      ;
; 0.753 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.541      ;
; 0.758 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 0.759 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.543      ;
; 0.760 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.548      ;
; 0.761 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[19]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[25]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.550      ;
; 0.763 ; clk_sm:subClk|counter[27]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[23]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[18]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[21]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[26]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[24]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[22]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.552      ;
; 0.772 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.877 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.665      ;
; 0.886 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.674      ;
; 0.891 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.679      ;
; 0.893 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.681      ;
; 0.900 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.688      ;
; 0.902 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.690      ;
; 0.905 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.689      ;
; 0.924 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.100      ; 1.236      ;
; 0.946 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.100      ; 1.258      ;
; 0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.958 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.958 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 0.965 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.966 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.968 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.752      ;
; 1.017 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.805      ;
; 1.031 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.819      ;
; 1.033 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.821      ;
; 1.040 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.828      ;
; 1.069 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.383      ;
; 1.078 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.392      ;
; 1.078 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.392      ;
; 1.079 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.393      ;
; 1.087 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.401      ;
; 1.089 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.403      ;
; 1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.094      ; 1.400      ;
; 1.098 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.412      ;
; 1.099 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.103 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.094      ; 1.409      ;
; 1.103 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.417      ;
; 1.104 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.418      ;
; 1.107 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.110 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.112 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.405      ;
; 1.113 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.427      ;
; 1.114 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.409      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                 ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.453 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.518 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 0.811      ;
; 0.542 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 0.835      ;
; 0.561 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 0.854      ;
; 0.706 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.998      ;
; 0.707 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.999      ;
; 0.711 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.003      ;
; 0.760 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.053      ;
; 0.802 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.095      ;
; 0.828 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.120      ;
; 0.883 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.176      ;
; 0.907 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.200      ;
; 1.006 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.298      ;
; 1.009 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.301      ;
; 1.014 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.306      ;
; 1.035 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.328      ;
; 1.073 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.366      ;
; 1.074 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.367      ;
; 1.124 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.416      ;
; 1.134 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.427      ;
; 1.160 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.453      ;
; 1.175 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.467      ;
; 1.219 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.511      ;
; 1.226 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.518      ;
; 1.287 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.579      ;
; 1.291 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.583      ;
; 1.293 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.585      ;
; 1.295 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.587      ;
; 1.303 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.595      ;
; 1.312 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.077      ; 1.601      ;
; 1.317 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.077      ; 1.606      ;
; 1.318 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.610      ;
; 1.331 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.077      ; 1.620      ;
; 1.343 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.077      ; 1.632      ;
; 1.353 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.645      ;
; 1.358 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.650      ;
; 1.367 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.659      ;
; 1.393 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.685      ;
; 1.394 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.686      ;
; 1.396 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.688      ;
; 1.398 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.690      ;
; 1.437 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.729      ;
; 1.468 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.760      ;
; 1.476 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.768      ;
; 1.495 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.787      ;
; 1.514 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.806      ;
; 1.537 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.829      ;
; 1.537 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.829      ;
; 1.575 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.867      ;
; 1.594 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.886      ;
; 1.630 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.922      ;
; 1.729 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.021      ;
; 1.758 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.050      ;
; 1.765 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.057      ;
; 1.789 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.081      ;
; 1.805 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.097      ;
; 1.807 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.099      ;
; 1.810 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.102      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.822 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.114      ;
; 1.882 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.174      ;
; 1.948 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.240      ;
; 2.013 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.305      ;
; 2.043 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.335      ;
; 2.043 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.335      ;
; 2.043 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.335      ;
; 2.043 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.335      ;
; 2.054 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.346      ;
; 2.054 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.346      ;
; 2.054 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.346      ;
; 2.054 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.346      ;
; 2.326 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.618      ;
; 2.326 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.618      ;
; 2.326 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.618      ;
; 2.326 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.618      ;
; 2.377 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.669      ;
; 2.377 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.669      ;
; 2.377 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.669      ;
; 2.377 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.669      ;
; 2.427 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.719      ;
; 2.427 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.719      ;
; 2.427 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.719      ;
; 2.427 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.719      ;
; 2.429 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.721      ;
; 2.429 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.721      ;
; 2.429 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.721      ;
; 2.429 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.721      ;
; 2.452 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.744      ;
; 2.452 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.744      ;
; 2.452 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.744      ;
; 2.452 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.744      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.295  ; 0.483        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.295  ; 0.483        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.295  ; 0.483        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.295  ; 0.483        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                       ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.094  ; 0.314        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.094  ; 0.314        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.094  ; 0.314        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.095  ; 0.315        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[3]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.491  ; 0.679        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 4.154 ; 4.310 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 3.696 ; 3.925 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 3.547 ; 3.891 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 3.696 ; 3.925 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 3.241 ; 3.625 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 3.262 ; 3.621 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 4.295 ; 4.617 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -3.264 ; -3.403 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -1.068 ; -1.354 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -2.025 ; -2.194 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -1.511 ; -1.650 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -2.506 ; -2.673 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -1.068 ; -1.354 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -1.721 ; -1.961 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.957  ; 6.832  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.773  ; 6.893  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 12.508 ; 12.561 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 11.052 ; 11.071 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 11.111 ; 10.983 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 11.148 ; 10.733 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 11.013 ; 10.921 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.808 ; 11.040 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 11.130 ; 11.066 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 12.508 ; 12.561 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.788 ; 12.841 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 11.332 ; 11.351 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 11.391 ; 11.263 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 11.428 ; 11.102 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 11.293 ; 11.201 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 11.158 ; 11.320 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.410 ; 11.346 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 12.788 ; 12.841 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 8.323  ; 8.127  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.969  ; 7.850  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 8.323  ; 8.127  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.995  ; 7.890  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 8.228  ; 8.097  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.799  ; 6.678  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.622  ; 6.737  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 9.173  ; 9.096  ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 9.266  ; 9.206  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 9.382  ; 9.205  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 9.277  ; 9.224  ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 9.173  ; 9.096  ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 9.279  ; 9.209  ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 9.264  ; 9.207  ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 10.730 ; 10.697 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 9.735  ; 9.658  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 9.827  ; 9.719  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 9.819  ; 9.740  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 9.839  ; 9.767  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 9.735  ; 9.658  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 9.841  ; 9.771  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 9.817  ; 9.712  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 11.250 ; 11.259 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 7.735  ; 7.618  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.735  ; 7.618  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 8.073  ; 7.884  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.759  ; 7.656  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 7.983  ; 7.856  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                            ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 215.56 MHz ; 215.56 MHz      ; clk                    ;      ;
; 360.23 MHz ; 360.23 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.639 ; -149.117      ;
; clk_sm:subClk|loop_clk ; -1.776 ; -19.676       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.401 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.402 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -75.863        ;
; clk_sm:subClk|loop_clk ; -1.487 ; -31.403        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.639 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.569      ;
; -3.639 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.569      ;
; -3.639 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.569      ;
; -3.639 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.569      ;
; -3.639 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.569      ;
; -3.639 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.569      ;
; -3.639 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.569      ;
; -3.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.100      ;
; -3.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.100      ;
; -3.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.100      ;
; -3.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.100      ;
; -3.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.100      ;
; -3.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.100      ;
; -3.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.100      ;
; -3.597 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.062      ;
; -3.597 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.062      ;
; -3.597 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.062      ;
; -3.597 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.062      ;
; -3.597 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.062      ;
; -3.597 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.062      ;
; -3.597 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.537     ; 4.062      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.560 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.490      ;
; -3.539 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.456      ;
; -3.539 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.456      ;
; -3.539 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.456      ;
; -3.539 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.456      ;
; -3.539 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.456      ;
; -3.539 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.456      ;
; -3.539 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.456      ;
; -3.421 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.351      ;
; -3.421 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.351      ;
; -3.421 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.351      ;
; -3.421 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.351      ;
; -3.421 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.351      ;
; -3.421 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.351      ;
; -3.421 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.351      ;
; -3.378 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 3.826      ;
; -3.358 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.288      ;
; -3.358 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.288      ;
; -3.358 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.288      ;
; -3.358 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.288      ;
; -3.358 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.288      ;
; -3.358 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.288      ;
; -3.358 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.288      ;
; -3.306 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.236      ;
; -3.299 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.757      ;
; -3.299 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.544     ; 3.757      ;
; -3.299 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.544     ; 3.757      ;
; -3.299 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.544     ; 3.757      ;
; -3.280 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.544     ; 3.738      ;
; -3.280 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.544     ; 3.738      ;
; -3.280 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.544     ; 3.738      ;
; -3.280 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.544     ; 3.738      ;
; -3.269 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.199      ;
; -3.254 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.254 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.254 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.254 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.254 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.254 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.254 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.236 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.554     ; 3.684      ;
; -3.227 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.062     ; 4.167      ;
; -3.227 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.167      ;
; -3.227 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.167      ;
; -3.227 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.167      ;
; -3.226 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.156      ;
; -3.223 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.153      ;
; -3.223 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.153      ;
; -3.223 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.153      ;
; -3.223 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.153      ;
; -3.223 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.153      ;
; -3.223 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.153      ;
; -3.223 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.153      ;
; -3.193 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; 0.374      ; 4.569      ;
; -3.193 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; 0.374      ; 4.569      ;
; -3.190 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.062     ; 4.130      ;
; -3.190 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.130      ;
; -3.190 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.130      ;
; -3.190 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.130      ;
; -3.189 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.100      ;
; -3.189 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.100      ;
; -3.151 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.062      ;
; -3.151 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.062      ;
; -3.147 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.062     ; 4.087      ;
; -3.147 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.087      ;
; -3.147 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.062     ; 4.087      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.776 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.705      ;
; -1.698 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.627      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.698 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.628      ;
; -1.636 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.565      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.601 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.530      ;
; -1.586 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.516      ;
; -1.579 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.579 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.579 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.579 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.579 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.579 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.579 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.514 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.444      ;
; -1.514 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.444      ;
; -1.514 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.444      ;
; -1.514 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.444      ;
; -1.514 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.444      ;
; -1.514 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.444      ;
; -1.514 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.444      ;
; -1.449 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.379      ;
; -1.388 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.318      ;
; -1.375 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.305      ;
; -1.360 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.290      ;
; -1.232 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.162      ;
; -1.232 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.162      ;
; -1.232 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.162      ;
; -1.232 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.162      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -1.074 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.004      ;
; -0.942 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.871      ;
; -0.821 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.751      ;
; -0.821 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.751      ;
; -0.767 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.696      ;
; -0.745 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.674      ;
; -0.677 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 1.603      ;
; -0.652 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 1.578      ;
; -0.650 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 1.576      ;
; -0.640 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 1.566      ;
; -0.637 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.567      ;
; -0.582 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.512      ;
; -0.506 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.436      ;
; -0.493 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.423      ;
; -0.477 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.407      ;
; -0.436 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.366      ;
; -0.431 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.361      ;
; -0.378 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.308      ;
; -0.354 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.283      ;
; -0.273 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.203      ;
; -0.262 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.192      ;
; -0.162 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.092      ;
; -0.119 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.049      ;
; -0.090 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.020      ;
; -0.085 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.015      ;
; -0.082 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.012      ;
; 0.059  ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.871      ;
; 0.076  ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.854      ;
; 0.079  ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.851      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.401 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.476 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.531      ; 3.472      ;
; 0.548 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.287      ;
; 0.556 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.295      ;
; 0.558 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.297      ;
; 0.564 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.537      ; 1.296      ;
; 0.581 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.537      ; 1.313      ;
; 0.582 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.531      ; 3.078      ;
; 0.645 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.384      ;
; 0.663 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.950      ;
; 0.665 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.404      ;
; 0.670 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.957      ;
; 0.670 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.409      ;
; 0.672 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.959      ;
; 0.675 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.537      ; 1.407      ;
; 0.676 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.963      ;
; 0.678 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.965      ;
; 0.678 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.417      ;
; 0.680 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.419      ;
; 0.685 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.690 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.537      ; 1.422      ;
; 0.691 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.978      ;
; 0.692 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.694 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.699 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.703 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.705 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[19]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[25]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[27]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[21]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_sm:subClk|counter[23]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; clk_sm:subClk|counter[18]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_sm:subClk|counter[26]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[24]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[22]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.723 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.767 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.506      ;
; 0.771 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.510      ;
; 0.786 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.537      ; 1.518      ;
; 0.787 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.526      ;
; 0.792 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.531      ;
; 0.800 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.539      ;
; 0.802 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.541      ;
; 0.834 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.091      ; 1.120      ;
; 0.850 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.118      ;
; 0.852 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.854 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.859 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.091      ; 1.145      ;
; 0.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.868 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.876 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.877 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.889 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.628      ;
; 0.891 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.537      ; 1.623      ;
; 0.893 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.632      ;
; 0.909 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.648      ;
; 0.922 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.661      ;
; 0.985 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.272      ;
; 0.986 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.273      ;
; 0.994 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.281      ;
; 0.997 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.284      ;
; 1.000 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.287      ;
; 1.001 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.085      ; 1.281      ;
; 1.002 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.289      ;
; 1.008 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.295      ;
; 1.009 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.296      ;
; 1.011 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.750      ;
; 1.012 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.299      ;
; 1.014 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.754      ;
; 1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.085      ; 1.296      ;
; 1.018 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.025 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.313      ;
; 1.027 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[21]                               ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.295      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.402 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.479 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.746      ;
; 0.500 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.767      ;
; 0.524 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.791      ;
; 0.653 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.920      ;
; 0.655 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.922      ;
; 0.658 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.925      ;
; 0.672 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.939      ;
; 0.746 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.013      ;
; 0.775 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.042      ;
; 0.825 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.092      ;
; 0.841 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.108      ;
; 0.904 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.170      ;
; 0.917 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.184      ;
; 0.925 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.192      ;
; 0.928 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.195      ;
; 0.957 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.224      ;
; 0.957 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.224      ;
; 1.009 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.276      ;
; 1.014 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.281      ;
; 1.044 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.310      ;
; 1.045 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.312      ;
; 1.105 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.372      ;
; 1.121 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.388      ;
; 1.149 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.416      ;
; 1.152 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.419      ;
; 1.158 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.425      ;
; 1.167 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.434      ;
; 1.167 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.433      ;
; 1.203 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.068      ; 1.466      ;
; 1.204 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.068      ; 1.467      ;
; 1.206 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.472      ;
; 1.216 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.068      ; 1.479      ;
; 1.227 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.068      ; 1.490      ;
; 1.228 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.495      ;
; 1.257 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.523      ;
; 1.274 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.541      ;
; 1.280 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.547      ;
; 1.282 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.548      ;
; 1.287 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.554      ;
; 1.288 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.555      ;
; 1.294 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.560      ;
; 1.330 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.596      ;
; 1.343 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.609      ;
; 1.351 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.618      ;
; 1.353 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.619      ;
; 1.372 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.638      ;
; 1.396 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.663      ;
; 1.413 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.679      ;
; 1.449 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.715      ;
; 1.460 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.727      ;
; 1.564 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.830      ;
; 1.576 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.842      ;
; 1.599 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.866      ;
; 1.603 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.869      ;
; 1.631 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.897      ;
; 1.631 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.897      ;
; 1.665 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.932      ;
; 1.681 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.948      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.691 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.958      ;
; 1.789 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.055      ;
; 1.823 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.089      ;
; 1.859 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.125      ;
; 1.859 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.125      ;
; 1.859 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.125      ;
; 1.859 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.125      ;
; 1.872 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.139      ;
; 1.872 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.139      ;
; 1.872 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.139      ;
; 1.872 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.139      ;
; 2.122 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.389      ;
; 2.122 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.389      ;
; 2.122 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.389      ;
; 2.122 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.389      ;
; 2.192 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.458      ;
; 2.192 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.458      ;
; 2.192 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.458      ;
; 2.192 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.458      ;
; 2.242 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.509      ;
; 2.242 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.509      ;
; 2.242 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.509      ;
; 2.242 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.509      ;
; 2.243 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.510      ;
; 2.243 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.510      ;
; 2.243 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.510      ;
; 2.243 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.510      ;
; 2.280 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.546      ;
; 2.280 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.546      ;
; 2.280 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.546      ;
; 2.280 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.546      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -0.008 ; 0.208        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.239  ; 0.239        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.239  ; 0.239        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.595  ; 0.779        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.596  ; 0.780        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.596  ; 0.780        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.596  ; 0.780        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.596  ; 0.780        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.596  ; 0.780        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.597  ; 0.781        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.597  ; 0.781        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.597  ; 0.781        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 3.819 ; 3.749 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 3.335 ; 3.394 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 3.158 ; 3.379 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 3.335 ; 3.394 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 2.898 ; 3.138 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 2.907 ; 3.133 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 3.878 ; 4.062 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -2.994 ; -2.909 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.880 ; -1.041 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -1.804 ; -1.791 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -1.330 ; -1.290 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -2.266 ; -2.225 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -0.880 ; -1.041 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -1.518 ; -1.574 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.689  ; 6.475  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.433  ; 6.624  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 12.118 ; 12.206 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 10.699 ; 10.674 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 10.761 ; 10.595 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 10.793 ; 10.334 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 10.689 ; 10.535 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.488 ; 10.646 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.767 ; 10.667 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 12.118 ; 12.206 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.360 ; 12.448 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 10.941 ; 10.916 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 11.003 ; 10.837 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 11.035 ; 10.578 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 10.931 ; 10.777 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 10.732 ; 10.888 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.009 ; 10.909 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 12.360 ; 12.448 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 7.972  ; 7.699  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.644  ; 7.462  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 7.972  ; 7.699  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.672  ; 7.490  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 7.890  ; 7.689  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.543  ; 6.337  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.297  ; 6.481  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 8.645  ; 8.496  ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 8.707  ; 8.604  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 8.946  ; 8.600  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 8.720  ; 8.617  ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 8.645  ; 8.496  ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 8.732  ; 8.603  ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 8.700  ; 8.604  ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 10.126 ; 10.138 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 9.204  ; 9.055  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 9.239  ; 9.098  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 9.233  ; 9.114  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 9.279  ; 9.139  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 9.204  ; 9.055  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 9.272  ; 9.162  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 9.223  ; 9.089  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 10.625 ; 10.697 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 7.424  ; 7.248  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.424  ; 7.248  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 7.739  ; 7.475  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.451  ; 7.275  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 7.661  ; 7.466  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.094 ; -40.286       ;
; clk_sm:subClk|loop_clk ; -0.272 ; -2.176        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.009 ; -0.009        ;
; clk_sm:subClk|loop_clk ; 0.187  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -55.356        ;
; clk_sm:subClk|loop_clk ; -1.000 ; -21.000        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.083 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.835      ;
; -1.083 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.835      ;
; -1.083 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.835      ;
; -1.083 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.835      ;
; -1.083 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.835      ;
; -1.083 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.835      ;
; -1.083 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.835      ;
; -1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.047 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.799      ;
; -1.047 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.799      ;
; -1.047 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.799      ;
; -1.047 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.799      ;
; -1.047 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.799      ;
; -1.047 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.799      ;
; -1.047 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.799      ;
; -1.045 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.045 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.045 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.045 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.045 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.045 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.045 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.995      ;
; -1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.974      ;
; -1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.974      ;
; -1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.974      ;
; -1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.974      ;
; -1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.974      ;
; -1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.974      ;
; -1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.974      ;
; -1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.966      ;
; -0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.904      ;
; -0.949 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.243     ; 1.693      ;
; -0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.911 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.238     ; 1.660      ;
; -0.911 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.238     ; 1.660      ;
; -0.911 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.238     ; 1.660      ;
; -0.911 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.238     ; 1.660      ;
; -0.911 ; clk_sm:subClk|counter[13]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.243     ; 1.655      ;
; -0.907 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.031     ; 1.863      ;
; -0.907 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.863      ;
; -0.907 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.863      ;
; -0.907 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.863      ;
; -0.907 ; clk_sm:subClk|counter[20]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.858      ;
; -0.903 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.044      ;
; -0.903 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.044      ;
; -0.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.896 ; clk_sm:subClk|counter[1]                               ; clk_sm:subClk|counter[27]                              ; clk          ; clk         ; 1.000        ; -0.244     ; 1.639      ;
; -0.892 ; clk_sm:subClk|counter[1]                               ; clk_sm:subClk|counter[26]                              ; clk          ; clk         ; 1.000        ; -0.244     ; 1.635      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.835      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.835      ;
; -0.890 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.238     ; 1.639      ;
; -0.890 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.238     ; 1.639      ;
; -0.890 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.238     ; 1.639      ;
; -0.890 ; clk_sm:subClk|counter[8]                               ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.238     ; 1.639      ;
; -0.888 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.031     ; 1.844      ;
; -0.888 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.844      ;
; -0.888 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.844      ;
; -0.888 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|counter[5]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.844      ;
; -0.888 ; clk_sm:subClk|counter[23]                              ; clk_sm:subClk|loop_clk                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.839      ;
; -0.886 ; clk_sm:subClk|counter[0]                               ; clk_sm:subClk|counter[27]                              ; clk          ; clk         ; 1.000        ; -0.244     ; 1.629      ;
; -0.867 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[12]                              ; clk          ; clk         ; 1.000        ; -0.031     ; 1.823      ;
; -0.867 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[3]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.823      ;
; -0.867 ; clk_sm:subClk|counter[17]                              ; clk_sm:subClk|counter[4]                               ; clk          ; clk         ; 1.000        ; -0.031     ; 1.823      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.272 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.223      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.216 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.167      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.184 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.162 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.113      ;
; -0.155 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.106      ;
; -0.152 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.152 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.152 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.152 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.152 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.152 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.152 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.103      ;
; -0.104 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.055      ;
; -0.098 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.049      ;
; -0.080 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.031      ;
; -0.066 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.017      ;
; -0.037 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.988      ;
; -0.026 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.977      ;
; -0.026 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.977      ;
; -0.026 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.977      ;
; -0.026 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.977      ;
; -0.026 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.977      ;
; -0.026 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.977      ;
; -0.026 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.977      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.106  ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.845      ;
; 0.129  ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.822      ;
; 0.133  ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.818      ;
; 0.194  ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.757      ;
; 0.207  ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.039     ; 0.741      ;
; 0.218  ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.039     ; 0.730      ;
; 0.221  ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.040     ; 0.726      ;
; 0.223  ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.728      ;
; 0.224  ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.039     ; 0.724      ;
; 0.226  ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.725      ;
; 0.283  ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.667      ;
; 0.286  ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.665      ;
; 0.296  ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.654      ;
; 0.302  ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.650      ;
; 0.315  ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.637      ;
; 0.333  ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.617      ;
; 0.341  ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.610      ;
; 0.352  ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.599      ;
; 0.378  ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.573      ;
; 0.389  ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.562      ;
; 0.439  ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.512      ;
; 0.469  ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.483      ;
; 0.500  ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.451      ;
; 0.508  ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.443      ;
; 0.508  ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.443      ;
; 0.546  ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.405      ;
; 0.552  ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.399      ;
; 0.564  ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.387      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                           ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.009 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 1.234      ; 1.444      ;
; 0.186  ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.246  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.568      ;
; 0.258  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.580      ;
; 0.262  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.584      ;
; 0.266  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.585      ;
; 0.269  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.588      ;
; 0.284  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.286  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.289  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.290  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.290  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.295  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.302  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303  ; clk_sm:subClk|counter[27]                               ; clk_sm:subClk|counter[27]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[19]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[17]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[20]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[21]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[25]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_sm:subClk|counter[16]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_sm:subClk|counter[18]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_sm:subClk|counter[22]                               ; clk_sm:subClk|counter[22]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_sm:subClk|counter[23]                               ; clk_sm:subClk|counter[23]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_sm:subClk|counter[26]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; clk_sm:subClk|counter[24]                               ; clk_sm:subClk|counter[24]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.309  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.631      ;
; 0.310  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.312  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.634      ;
; 0.317  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.639      ;
; 0.321  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.643      ;
; 0.324  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.646      ;
; 0.325  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.644      ;
; 0.328  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.647      ;
; 0.359  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.487      ;
; 0.364  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.492      ;
; 0.366  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.366  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.367  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.368  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.370  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.371  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.371  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.375  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.697      ;
; 0.378  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.700      ;
; 0.380  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.702      ;
; 0.383  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.705      ;
; 0.384  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.703      ;
; 0.387  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.235      ; 0.706      ;
; 0.387  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.709      ;
; 0.390  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.712      ;
; 0.433  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.562      ;
; 0.438  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.567      ;
; 0.439  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.568      ;
; 0.441  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.763      ;
; 0.444  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.446  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.768      ;
; 0.447  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.576      ;
; 0.448  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.576      ;
; 0.448  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.577      ;
; 0.448  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.449  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.771      ;
; 0.451  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.580      ;
; 0.451  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.579      ;
; 0.451  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; clk_sm:subClk|counter[19]                               ; clk_sm:subClk|counter[20]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[16]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; clk_sm:subClk|counter[17]                               ; clk_sm:subClk|counter[18]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.775      ;
; 0.453  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[21]                               ; clk_sm:subClk|counter[22]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; clk_sm:subClk|counter[25]                               ; clk_sm:subClk|counter[26]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; clk_sm:subClk|counter[23]                               ; clk_sm:subClk|counter[24]                               ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.585      ;
; 0.456  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.585      ;
; 0.457  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.578      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.187 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.214 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.334      ;
; 0.223 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.343      ;
; 0.226 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.346      ;
; 0.271 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.391      ;
; 0.276 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.396      ;
; 0.285 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.406      ;
; 0.323 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.443      ;
; 0.338 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.458      ;
; 0.360 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.480      ;
; 0.376 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.496      ;
; 0.391 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.511      ;
; 0.403 ; last_state:rememberState|laststate[2]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.523      ;
; 0.407 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.527      ;
; 0.409 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.530      ;
; 0.418 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.537      ;
; 0.424 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.545      ;
; 0.441 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.560      ;
; 0.445 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.565      ;
; 0.455 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.577      ;
; 0.483 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.603      ;
; 0.498 ; last_state:rememberState|laststate[1]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.618      ;
; 0.506 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.626      ;
; 0.511 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.631      ;
; 0.518 ; row_sm:row|state[0]                     ; last_state:rememberState|laststate[0]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.032      ; 0.634      ;
; 0.518 ; row_sm:row|state[3]                     ; last_state:rememberState|laststate[3]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.033      ; 0.635      ;
; 0.520 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.525 ; row_sm:row|state[2]                     ; last_state:rememberState|laststate[2]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.033      ; 0.642      ;
; 0.529 ; row_sm:row|state[1]                     ; last_state:rememberState|laststate[1]   ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.033      ; 0.646      ;
; 0.544 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.664      ;
; 0.551 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.671      ;
; 0.551 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.671      ;
; 0.551 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.671      ;
; 0.560 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.680      ;
; 0.561 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.681      ;
; 0.580 ; last_state:rememberState|laststate[0]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; last_state:rememberState|laststate[3]   ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.701      ;
; 0.583 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.703      ;
; 0.590 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.710      ;
; 0.598 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.719      ;
; 0.613 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.733      ;
; 0.620 ; last_state:rememberState|laststate[3]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.740      ;
; 0.621 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.741      ;
; 0.634 ; last_state:rememberState|laststate[0]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.754      ;
; 0.644 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.764      ;
; 0.646 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.766      ;
; 0.676 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.796      ;
; 0.679 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.799      ;
; 0.701 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.821      ;
; 0.708 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.828      ;
; 0.710 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.830      ;
; 0.735 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.855      ;
; 0.736 ; last_state:rememberState|laststate[1]   ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.856      ;
; 0.740 ; last_state:rememberState|laststate[2]   ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.860      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.874      ;
; 0.761 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.881      ;
; 0.829 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.949      ;
; 0.829 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.949      ;
; 0.829 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.949      ;
; 0.829 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.949      ;
; 0.842 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.962      ;
; 0.842 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.962      ;
; 0.842 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.962      ;
; 0.842 ; last_state:rememberState|laststate[2]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.962      ;
; 0.844 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.964      ;
; 0.937 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.057      ;
; 0.937 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.057      ;
; 0.937 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.057      ;
; 0.937 ; last_state:rememberState|laststate[1]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.057      ;
; 0.999 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.119      ;
; 0.999 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.119      ;
; 0.999 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.119      ;
; 0.999 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.119      ;
; 1.014 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.134      ;
; 1.014 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.134      ;
; 1.014 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.134      ;
; 1.014 ; last_state:rememberState|laststate[0]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.134      ;
; 1.016 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.136      ;
; 1.016 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.136      ;
; 1.016 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.136      ;
; 1.016 ; last_state:rememberState|laststate[3]   ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.136      ;
; 1.018 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.138      ;
; 1.018 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.138      ;
; 1.018 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.138      ;
; 1.018 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.138      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[16]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[17]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[18]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[19]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[20]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[21]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[22]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[23]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[24]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[25]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[26]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[27]                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[0]|clk                                   ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[0]   ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[1]   ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[2]   ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; last_state:rememberState|laststate[3]   ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[1]|clk          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[2]|clk          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[3]|clk          ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; rememberState|laststate[0]|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 1.880 ; 2.579 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 1.700 ; 2.346 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 1.694 ; 2.346 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 1.700 ; 2.322 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 1.554 ; 2.186 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 1.559 ; 2.195 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 2.035 ; 2.666 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -1.496 ; -2.177 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.640 ; -1.266 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -0.979 ; -1.623 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.774 ; -1.390 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -1.171 ; -1.850 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -0.640 ; -1.266 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.903 ; -1.561 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; on1       ; clk                    ; 3.261 ; 3.381 ; Rise       ; clk                    ;
; on2       ; clk                    ; 3.355 ; 3.248 ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 6.210 ; 6.075 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 5.209 ; 5.226 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 5.155 ; 5.216 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 5.056 ; 5.251 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 5.106 ; 5.182 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 5.172 ; 5.108 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 5.208 ; 5.237 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 6.210 ; 6.075 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 6.283 ; 6.148 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 5.282 ; 5.299 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 5.228 ; 5.289 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 5.133 ; 5.324 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 5.179 ; 5.255 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 5.245 ; 5.185 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 5.281 ; 5.310 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 6.283 ; 6.148 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 3.799 ; 3.945 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 3.663 ; 3.775 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 3.799 ; 3.945 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 3.685 ; 3.786 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 3.782 ; 3.895 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; on1       ; clk                    ; 3.191 ; 3.308 ; Rise       ; clk                    ;
; on2       ; clk                    ; 3.283 ; 3.179 ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 4.207 ; 4.260 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 4.288 ; 4.333 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.278 ; 4.461 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 4.293 ; 4.340 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 4.207 ; 4.260 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 4.271 ; 4.343 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 4.290 ; 4.331 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 5.305 ; 5.200 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 4.360 ; 4.413 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 4.441 ; 4.486 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.431 ; 4.512 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 4.446 ; 4.493 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 4.360 ; 4.413 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 4.424 ; 4.496 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 4.443 ; 4.484 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 5.458 ; 5.353 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 3.563 ; 3.671 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 3.563 ; 3.671 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 3.693 ; 3.834 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 3.584 ; 3.681 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 3.677 ; 3.786 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -3.902   ; -0.009 ; N/A      ; N/A     ; -3.000              ;
;  clk                    ; -3.902   ; -0.009 ; N/A      ; N/A     ; -3.000              ;
;  clk_sm:subClk|loop_clk ; -2.014   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -184.344 ; -0.009 ; 0.0      ; 0.0     ; -107.266            ;
;  clk                    ; -161.735 ; -0.009 ; N/A      ; N/A     ; -75.863             ;
;  clk_sm:subClk|loop_clk ; -22.609  ; 0.000  ; N/A      ; N/A     ; -31.403             ;
+-------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 4.154 ; 4.310 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 3.696 ; 3.925 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 3.547 ; 3.891 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 3.696 ; 3.925 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 3.241 ; 3.625 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 3.262 ; 3.621 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 4.295 ; 4.617 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -1.496 ; -2.177 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.640 ; -1.041 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -0.979 ; -1.623 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.774 ; -1.290 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -1.171 ; -1.850 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -0.640 ; -1.041 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.903 ; -1.561 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; on1       ; clk                    ; 6.957  ; 6.832  ; Rise       ; clk                    ;
; on2       ; clk                    ; 6.773  ; 6.893  ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 12.508 ; 12.561 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 11.052 ; 11.071 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 11.111 ; 10.983 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 11.148 ; 10.733 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 11.013 ; 10.921 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.808 ; 11.040 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 11.130 ; 11.066 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 12.508 ; 12.561 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.788 ; 12.841 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 11.332 ; 11.351 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 11.391 ; 11.263 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 11.428 ; 11.102 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 11.293 ; 11.201 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 11.158 ; 11.320 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.410 ; 11.346 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 12.788 ; 12.841 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 8.323  ; 8.127  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 7.969  ; 7.850  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 8.323  ; 8.127  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 7.995  ; 7.890  ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 8.228  ; 8.097  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; on1       ; clk                    ; 3.191 ; 3.308 ; Rise       ; clk                    ;
; on2       ; clk                    ; 3.283 ; 3.179 ; Rise       ; clk                    ;
; seg[*]    ; clk                    ; 4.207 ; 4.260 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 4.288 ; 4.333 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.278 ; 4.461 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 4.293 ; 4.340 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 4.207 ; 4.260 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 4.271 ; 4.343 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 4.290 ; 4.331 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 5.305 ; 5.200 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 4.360 ; 4.413 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 4.441 ; 4.486 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.431 ; 4.512 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 4.446 ; 4.493 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 4.360 ; 4.413 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 4.424 ; 4.496 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 4.443 ; 4.484 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 5.458 ; 5.353 ; Rise       ; clk_sm:subClk|loop_clk ;
; state[*]  ; clk_sm:subClk|loop_clk ; 3.563 ; 3.671 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[0] ; clk_sm:subClk|loop_clk ; 3.563 ; 3.671 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[1] ; clk_sm:subClk|loop_clk ; 3.693 ; 3.834 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[2] ; clk_sm:subClk|loop_clk ; 3.584 ; 3.681 ; Rise       ; clk_sm:subClk|loop_clk ;
;  state[3] ; clk_sm:subClk|loop_clk ; 3.677 ; 3.786 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; on1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; on2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; on1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; on2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; on1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; on2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 1722     ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 172      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 1722     ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 172      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 86    ; 86   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 69    ; 69   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Sep 28 21:38:32 2014
Info: Command: quartus_sta lab3_SL -c lab3_SL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3_SL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_sm:subClk|loop_clk clk_sm:subClk|loop_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.902            -161.735 clk 
    Info (332119):    -2.014             -22.609 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.426               0.000 clk 
    Info (332119):     0.453               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -31.227 clk_sm:subClk|loop_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.639
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.639            -149.117 clk 
    Info (332119):    -1.776             -19.676 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     0.402               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -31.403 clk_sm:subClk|loop_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.094
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.094             -40.286 clk 
    Info (332119):    -0.272              -2.176 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is -0.009
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.009              -0.009 clk 
    Info (332119):     0.187               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.356 clk 
    Info (332119):    -1.000             -21.000 clk_sm:subClk|loop_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 466 megabytes
    Info: Processing ended: Sun Sep 28 21:38:36 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


