<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1510008334">
  <File Type="RDS-PROPCONSTRS" Name="toplevel_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="toplevel.tcl"/>
  <File Type="RDS-RDS" Name="toplevel.vds"/>
  <File Type="RDS-UTIL" Name="toplevel_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="toplevel_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="toplevel.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="toplevel_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="toplevel_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/BinaryToSevenSegment.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hw_2/hw_2.srcs/sources_1/imports/sources_1/imports/new/BinaryToSevenSegment.vhd"/>
        <Attr Name="ImportTime" Val="1505258550"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/FullAdder.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../OU/2017 Fall/Computer Hardware Design ECE 5623/Adder8bit/Adder8bit/Adder8bit.srcs/sources_1/new/FullAdder.vhd"/>
        <Attr Name="ImportTime" Val="1506642912"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FullSubtractor.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Subtract.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/adder16bit.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/adder8bit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../OU/2017 Fall/Computer Hardware Design ECE 5623/Adder8bit/Adder8bit/Adder8bit.srcs/sources_1/new/adder8bit.vhd"/>
        <Attr Name="ImportTime" Val="1506642912"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/multiplier8bit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../OU/2017 Fall/Computer Hardware Design ECE 5623/multiplier8bit/multiplier8bit/multiplier8bit.srcs/sources_1/new/multiplier8bit.vhd"/>
        <Attr Name="ImportTime" Val="1507842668"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/register8bit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hw_2/hw_2.srcs/sources_1/imports/sources_1/new/register8bit.vhd"/>
        <Attr Name="ImportTime" Val="1506469956"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/toplevel.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../toplevel.vhd"/>
        <Attr Name="ImportTime" Val="1508964834"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/nand8bits.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/nandtwo.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/andtwo.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/and8bit.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ortwo.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/or8bit.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="toplevel"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Basys3/Basys3_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hw_2/hw_2.srcs/constrs_1/imports/Basys3/Basys3_Master.xdc"/>
        <Attr Name="ImportTime" Val="1507672236"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
