[Inputs]
a
b
[Outputs]
c
[BiDir]
[ATTRIBUTES]
VeriModel andGate

