n work MY_CUSTOM_FPGA_DESIGN_1485F08F verilog;
av .compile_point_summary_status "Mapped";
av .compile_point_summary_reason "No database";
av .compile_point_update_model 0;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 6.30295;
av .compile_point_starttime_stamp "Sun Aug 24 03:57:30 2025";
av .compile_point_endtime_stamp "Sun Aug 24 03:57:36 2025";
av .compile_point_realtime_used 6.02141;
