ENTITY p1 IS
    PORT (
	d : in std_logic  ; 
	clk : in std_logic  ; 
	clr : in std_logic  ; 
	t : in std_logic  ; 
	s : in std_logic  ; 
	r : in std_logic  ; 
	j : in std_logic  ; 
	k : in std_logic  ; 
	sel : in std_logic_vector (1 downto 0) ; 
	display : inout std_logic_vector (3 downto 0) ; 
	q : inout std_logic  ; 
	qd : inout std_logic  ; 
	qt : inout std_logic  ; 
	qsr : inout std_logic  ; 
	qjk : inout std_logic 
    ) ;
END p1 ;
