TimeQuest Timing Analyzer report for multi-pipeline
Mon Mar 17 19:56:44 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multi-pipeline                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 269.47 MHz ; 269.47 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.711 ; -57.465       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.518 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -74.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                          ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.711 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.746      ;
; -2.671 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.706      ;
; -2.640 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.675      ;
; -2.600 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.635      ;
; -2.598 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.633      ;
; -2.594 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.629      ;
; -2.569 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.604      ;
; -2.540 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.575      ;
; -2.529 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.564      ;
; -2.527 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.558      ;
; -2.498 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.533      ;
; -2.485 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.520      ;
; -2.469 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.504      ;
; -2.458 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.493      ;
; -2.456 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.491      ;
; -2.452 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.487      ;
; -2.427 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.462      ;
; -2.414 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.449      ;
; -2.398 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.433      ;
; -2.385 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.420      ;
; -2.376 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.411      ;
; -2.356 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.391      ;
; -2.343 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.378      ;
; -2.327 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.362      ;
; -2.322 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.357      ;
; -2.305 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.340      ;
; -2.278 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.313      ;
; -2.272 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.307      ;
; -2.251 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.286      ;
; -2.244 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.280      ;
; -2.233 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.269      ;
; -2.219 ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.255      ;
; -2.204 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 3.241      ;
; -2.201 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.236      ;
; -2.180 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.215      ;
; -2.173 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.209      ;
; -2.164 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.199      ;
; -2.162 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.198      ;
; -2.161 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.196      ;
; -2.160 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 3.197      ;
; -2.148 ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.184      ;
; -2.133 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 3.170      ;
; -2.130 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.165      ;
; -2.123 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.159      ;
; -2.109 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.144      ;
; -2.102 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.138      ;
; -2.102 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.137      ;
; -2.093 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.128      ;
; -2.089 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 3.126      ;
; -2.062 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 3.099      ;
; -2.052 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.088      ;
; -2.031 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.067      ;
; -2.018 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 3.055      ;
; -1.991 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.001      ; 3.028      ;
; -1.981 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.017      ;
; -1.969 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 3.004      ;
; -1.960 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.996      ;
; -1.947 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.984      ;
; -1.920 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.957      ;
; -1.918 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 2.953      ;
; -1.910 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.946      ;
; -1.892 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.927      ;
; -1.892 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.929      ;
; -1.876 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.913      ;
; -1.859 ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 2.895      ;
; -1.855 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 2.882      ;
; -1.839 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.875      ;
; -1.828 ; generic_register:pipeline_barrier_2_sum2|reg[4] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.865      ;
; -1.821 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.858      ;
; -1.819 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.854      ;
; -1.798 ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.834      ;
; -1.788 ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 2.824      ;
; -1.779 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.815      ;
; -1.757 ; generic_register:pipeline_barrier_2_sum2|reg[4] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.794      ;
; -1.750 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.787      ;
; -1.746 ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 2.782      ;
; -1.743 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 2.778      ;
; -1.723 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.758      ;
; -1.721 ; generic_register:pipeline_barrier_2_sum2|reg[5] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.758      ;
; -1.717 ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.753      ;
; -1.716 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.751      ;
; -1.706 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 2.741      ;
; -1.700 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.735      ;
; -1.693 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.729      ;
; -1.686 ; generic_register:pipeline_barrier_2_sum2|reg[4] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.723      ;
; -1.680 ; generic_register:pipeline_barrier_2_pp4|reg[6]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 2.716      ;
; -1.675 ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 2.711      ;
; -1.653 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.690      ;
; -1.650 ; generic_register:pipeline_barrier_2_sum2|reg[5] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.687      ;
; -1.644 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.681      ;
; -1.642 ; generic_register:pipeline_barrier_2_sum2|reg[6] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.679      ;
; -1.629 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.664      ;
; -1.604 ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.640      ;
; -1.558 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.498 ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.534      ;
; -1.489 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.526      ;
; -1.471 ; generic_register:pipeline_barrier_1_sum1|reg[1] ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 1.000        ; -0.009     ; 2.498      ;
; -1.458 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.001      ; 2.495      ;
; -1.452 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.488      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.518 ; generic_register:pipeline_barrier_1_pp5|reg[1]  ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; generic_register:pipeline_barrier_1_pp5|reg[2]  ; generic_register:pipeline_barrier_2_pp5|reg[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.523 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.532 ; generic_register:pipeline_barrier_1_pp5|reg[5]  ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.546 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.551 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.551 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.656 ; generic_register:pipeline_barrier_1_pp5|reg[4]  ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.664 ; generic_register:pipeline_barrier_2_S|reg[0]    ; generic_register:register_s|reg[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.699 ; generic_register:pipeline_barrier_1_pp5|reg[6]  ; generic_register:pipeline_barrier_2_pp5|reg[6]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.964      ;
; 0.703 ; generic_register:pipeline_barrier_1_pp5|reg[3]  ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.968      ;
; 0.706 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.973      ;
; 0.715 ; generic_register:pipeline_barrier_1_pp4|reg[1]  ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.979      ;
; 0.746 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.011      ;
; 0.746 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.011      ;
; 0.747 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[5]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.012      ;
; 0.751 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.016      ;
; 0.787 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.790 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.810 ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; generic_register:pipeline_barrier_1_pp4|reg[5]  ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.076      ;
; 0.828 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.841 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.844 ; generic_register:pipeline_barrier_1_S|reg[0]    ; generic_register:pipeline_barrier_2_S|reg[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; generic_register:pipeline_barrier_1_pp4|reg[3]  ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.109      ;
; 0.847 ; generic_register:pipeline_barrier_1_S|reg[2]    ; generic_register:pipeline_barrier_2_S|reg[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.851 ; generic_register:pipeline_barrier_1_pp4|reg[2]  ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.115      ;
; 0.854 ; generic_register:pipeline_barrier_1_pp4|reg[4]  ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.118      ;
; 0.946 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_S|reg[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.211      ;
; 0.985 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.249      ;
; 0.985 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[4]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.252      ;
; 0.988 ; generic_register:pipeline_barrier_2_S|reg[2]    ; generic_register:register_s|reg[2]              ; clk          ; clk         ; 0.000        ; 0.015      ; 1.269      ;
; 0.993 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.258      ;
; 0.997 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.259      ;
; 0.999 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.261      ;
; 1.000 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.262      ;
; 1.004 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.271      ;
; 1.005 ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; generic_register:register_s|reg[5]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.269      ;
; 1.007 ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 1.019 ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.283      ;
; 1.021 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.287      ;
; 1.075 ; generic_register:pipeline_barrier_1_pp4|reg[6]  ; generic_register:pipeline_barrier_2_pp4|reg[6]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.338      ;
; 1.104 ; generic_register:pipeline_barrier_2_S|reg[1]    ; generic_register:register_s|reg[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.370      ;
; 1.112 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[6]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.373      ;
; 1.118 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_pp3|reg[6]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.379      ;
; 1.121 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_pp4|reg[6]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.382      ;
; 1.122 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[3]  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.386      ;
; 1.148 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.414      ;
; 1.162 ; generic_register:pipeline_barrier_2_S|reg[3]    ; generic_register:register_s|reg[3]              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.437      ;
; 1.174 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.440      ;
; 1.177 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.443      ;
; 1.193 ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.202 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.458      ;
; 1.215 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_pp4|reg[3]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.474      ;
; 1.233 ; generic_register:pipeline_barrier_1_pp3|reg[6]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.495      ;
; 1.243 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.505      ;
; 1.245 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.248 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.251 ; generic_register:pipeline_barrier_2_pp5|reg[2]  ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.515      ;
; 1.254 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.519      ;
; 1.264 ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.268 ; generic_register:pipeline_barrier_2_pp5|reg[6]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.532      ;
; 1.316 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.319 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.585      ;
; 1.329 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_pp5|reg[4]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.588      ;
; 1.329 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_sum2|reg[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.594      ;
; 1.332 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_pp4|reg[4]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.591      ;
; 1.345 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.601      ;
; 1.348 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_pp5|reg[2]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.607      ;
; 1.349 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_pp4|reg[2]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.608      ;
; 1.372 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.636      ;
; 1.386 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.651      ;
; 1.390 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.657      ;
; 1.390 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.392 ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.656      ;
; 1.393 ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.659      ;
; 1.400 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.665      ;
; 1.405 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.668      ;
; 1.405 ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.669      ;
; 1.419 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.684      ;
; 1.437 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.702      ;
; 1.443 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.707      ;
; 1.460 ; generic_register:pipeline_barrier_1_sum1|reg[3] ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.717      ;
; 1.461 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.461 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.728      ;
; 1.463 ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.727      ;
; 1.464 ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.730      ;
; 1.471 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.736      ;
; 1.476 ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.740      ;
; 1.480 ; generic_register:pipeline_barrier_1_sum1|reg[2] ; generic_register:pipeline_barrier_2_sum2|reg[1] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.737      ;
; 1.482 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.484 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.749      ;
; 1.499 ; generic_register:pipeline_barrier_1_sum1|reg[1] ; generic_register:pipeline_barrier_2_S|reg[3]    ; clk          ; clk         ; 0.000        ; -0.009     ; 1.756      ;
; 1.502 ; generic_register:pipeline_barrier_1_sum1|reg[5] ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.759      ;
; 1.507 ; generic_register:pipeline_barrier_1_sum1|reg[4] ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.764      ;
; 1.513 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.779      ;
; 1.514 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.778      ;
; 1.531 ; generic_register:pipeline_barrier_1_sum1|reg[6] ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; -0.009     ; 1.788      ;
; 1.532 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.799      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:register_a|reg[0]              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 3.811  ; 3.811  ; Rise       ; clk             ;
;  A[0]     ; clk        ; 3.811  ; 3.811  ; Rise       ; clk             ;
;  A[1]     ; clk        ; 3.433  ; 3.433  ; Rise       ; clk             ;
;  A[2]     ; clk        ; 3.618  ; 3.618  ; Rise       ; clk             ;
;  A[3]     ; clk        ; 3.586  ; 3.586  ; Rise       ; clk             ;
;  A[4]     ; clk        ; -0.424 ; -0.424 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.133  ; 0.133  ; Rise       ; clk             ;
; B[*]      ; clk        ; 4.001  ; 4.001  ; Rise       ; clk             ;
;  B[0]     ; clk        ; 3.303  ; 3.303  ; Rise       ; clk             ;
;  B[1]     ; clk        ; 3.305  ; 3.305  ; Rise       ; clk             ;
;  B[2]     ; clk        ; 3.613  ; 3.613  ; Rise       ; clk             ;
;  B[3]     ; clk        ; -0.200 ; -0.200 ; Rise       ; clk             ;
;  B[4]     ; clk        ; -0.193 ; -0.193 ; Rise       ; clk             ;
;  B[5]     ; clk        ; 4.001  ; 4.001  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 0.654  ; 0.654  ; Rise       ; clk             ;
;  A[0]     ; clk        ; -3.581 ; -3.581 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -3.203 ; -3.203 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -3.388 ; -3.388 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -3.356 ; -3.356 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 0.654  ; 0.654  ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.097  ; 0.097  ; Rise       ; clk             ;
; B[*]      ; clk        ; 0.430  ; 0.430  ; Rise       ; clk             ;
;  B[0]     ; clk        ; -3.073 ; -3.073 ; Rise       ; clk             ;
;  B[1]     ; clk        ; -3.075 ; -3.075 ; Rise       ; clk             ;
;  B[2]     ; clk        ; -3.383 ; -3.383 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 0.430  ; 0.430  ; Rise       ; clk             ;
;  B[4]     ; clk        ; 0.423  ; 0.423  ; Rise       ; clk             ;
;  B[5]     ; clk        ; -3.771 ; -3.771 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  S[0]     ; clk        ; 6.039 ; 6.039 ; Rise       ; clk             ;
;  S[1]     ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  S[2]     ; clk        ; 5.782 ; 5.782 ; Rise       ; clk             ;
;  S[3]     ; clk        ; 6.298 ; 6.298 ; Rise       ; clk             ;
;  S[4]     ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  S[5]     ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  S[6]     ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  S[7]     ; clk        ; 6.683 ; 6.683 ; Rise       ; clk             ;
;  S[8]     ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  S[9]     ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  S[10]    ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  S[11]    ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; clk        ; 5.782 ; 5.782 ; Rise       ; clk             ;
;  S[0]     ; clk        ; 6.039 ; 6.039 ; Rise       ; clk             ;
;  S[1]     ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  S[2]     ; clk        ; 5.782 ; 5.782 ; Rise       ; clk             ;
;  S[3]     ; clk        ; 6.298 ; 6.298 ; Rise       ; clk             ;
;  S[4]     ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  S[5]     ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  S[6]     ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  S[7]     ; clk        ; 6.683 ; 6.683 ; Rise       ; clk             ;
;  S[8]     ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  S[9]     ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  S[10]    ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  S[11]    ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.615 ; -5.922        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.238 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -74.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                          ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.615 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.647      ;
; -0.599 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.631      ;
; -0.580 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.612      ;
; -0.564 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.557 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.589      ;
; -0.550 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.545 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.577      ;
; -0.529 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.561      ;
; -0.522 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.554      ;
; -0.521 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.553      ;
; -0.515 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.547      ;
; -0.510 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.494 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.526      ;
; -0.492 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.524      ;
; -0.487 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.519      ;
; -0.486 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.518      ;
; -0.480 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.512      ;
; -0.475 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.507      ;
; -0.459 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.491      ;
; -0.457 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.489      ;
; -0.452 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.484      ;
; -0.451 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.483      ;
; -0.447 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.479      ;
; -0.440 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.472      ;
; -0.424 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.456      ;
; -0.422 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.454      ;
; -0.416 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.448      ;
; -0.416 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.448      ;
; -0.401 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.433      ;
; -0.387 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.419      ;
; -0.383 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.415      ;
; -0.383 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.416      ;
; -0.381 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.413      ;
; -0.370 ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.402      ;
; -0.366 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.398      ;
; -0.362 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.394      ;
; -0.357 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.390      ;
; -0.354 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.386      ;
; -0.352 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.384      ;
; -0.351 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.378      ;
; -0.350 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.382      ;
; -0.348 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.381      ;
; -0.346 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.378      ;
; -0.343 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.375      ;
; -0.335 ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.367      ;
; -0.331 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.363      ;
; -0.322 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.355      ;
; -0.317 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.315 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.347      ;
; -0.313 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.346      ;
; -0.311 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.343      ;
; -0.308 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.340      ;
; -0.307 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.339      ;
; -0.300 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.332      ;
; -0.296 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.328      ;
; -0.287 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.320      ;
; -0.284 ; generic_register:register_b|reg[1]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.316      ;
; -0.278 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.311      ;
; -0.273 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.261 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.293      ;
; -0.252 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.285      ;
; -0.244 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.276      ;
; -0.243 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.276      ;
; -0.238 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.270      ;
; -0.233 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.266      ;
; -0.217 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.250      ;
; -0.214 ; generic_register:register_a|reg[4]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.246      ;
; -0.214 ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.246      ;
; -0.210 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.242      ;
; -0.208 ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.240      ;
; -0.203 ; generic_register:pipeline_barrier_2_sum2|reg[4] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.236      ;
; -0.203 ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.235      ;
; -0.200 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.232      ;
; -0.198 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.231      ;
; -0.179 ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.211      ;
; -0.177 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.209      ;
; -0.175 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.207      ;
; -0.171 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.203      ;
; -0.168 ; generic_register:pipeline_barrier_2_sum2|reg[4] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.201      ;
; -0.165 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.197      ;
; -0.163 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.196      ;
; -0.155 ; generic_register:pipeline_barrier_2_sum2|reg[5] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.188      ;
; -0.144 ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.176      ;
; -0.139 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.171      ;
; -0.133 ; generic_register:pipeline_barrier_2_sum2|reg[4] ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.166      ;
; -0.132 ; generic_register:pipeline_barrier_2_pp4|reg[6]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.164      ;
; -0.130 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_sum1|reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.121 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.154      ;
; -0.120 ; generic_register:pipeline_barrier_2_sum2|reg[5] ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.153      ;
; -0.116 ; generic_register:pipeline_barrier_2_sum2|reg[6] ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.149      ;
; -0.116 ; generic_register:pipeline_barrier_2_sum2|reg[3] ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.149      ;
; -0.112 ; generic_register:pipeline_barrier_1_sum1|reg[1] ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.138      ;
; -0.104 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.136      ;
; -0.095 ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.079 ; generic_register:pipeline_barrier_2_sum2|reg[2] ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 1.000        ; 0.001      ; 1.112      ;
; -0.077 ; generic_register:pipeline_barrier_1_sum1|reg[1] ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.103      ;
; -0.077 ; generic_register:pipeline_barrier_1_sum1|reg[2] ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.103      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; generic_register:pipeline_barrier_1_pp5|reg[1]  ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; generic_register:pipeline_barrier_1_pp5|reg[2]  ; generic_register:pipeline_barrier_2_pp5|reg[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.248 ; generic_register:pipeline_barrier_1_pp5|reg[5]  ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.257 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.320 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.473      ;
; 0.320 ; generic_register:pipeline_barrier_1_pp5|reg[6]  ; generic_register:pipeline_barrier_2_pp5|reg[6]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.471      ;
; 0.322 ; generic_register:pipeline_barrier_1_pp5|reg[3]  ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.473      ;
; 0.323 ; generic_register:pipeline_barrier_1_pp5|reg[4]  ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.328 ; generic_register:pipeline_barrier_1_pp4|reg[1]  ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; generic_register:pipeline_barrier_2_S|reg[0]    ; generic_register:register_s|reg[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.344 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.495      ;
; 0.344 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.495      ;
; 0.346 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[5]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.497      ;
; 0.348 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.499      ;
; 0.355 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.368 ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.400 ; generic_register:pipeline_barrier_1_pp4|reg[5]  ; generic_register:pipeline_barrier_2_pp4|reg[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.552      ;
; 0.402 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.408 ; generic_register:pipeline_barrier_1_pp4|reg[3]  ; generic_register:pipeline_barrier_2_pp4|reg[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.560      ;
; 0.410 ; generic_register:pipeline_barrier_1_pp4|reg[2]  ; generic_register:pipeline_barrier_2_pp4|reg[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; generic_register:pipeline_barrier_1_S|reg[0]    ; generic_register:pipeline_barrier_2_S|reg[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; generic_register:pipeline_barrier_1_S|reg[2]    ; generic_register:pipeline_barrier_2_S|reg[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.414 ; generic_register:pipeline_barrier_1_pp4|reg[4]  ; generic_register:pipeline_barrier_2_pp4|reg[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.436 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_S|reg[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.587      ;
; 0.444 ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; generic_register:register_s|reg[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; generic_register:pipeline_barrier_2_sum2|reg[1] ; generic_register:register_s|reg[4]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.597      ;
; 0.445 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.598      ;
; 0.447 ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.449 ; generic_register:pipeline_barrier_2_S|reg[2]    ; generic_register:register_s|reg[2]              ; clk          ; clk         ; 0.000        ; 0.015      ; 0.616      ;
; 0.454 ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.457 ; generic_register:pipeline_barrier_2_pp4|reg[1]  ; generic_register:register_s|reg[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.459 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.609      ;
; 0.460 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.610      ;
; 0.460 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.610      ;
; 0.470 ; generic_register:register_b|reg[4]              ; generic_register:pipeline_barrier_1_pp4|reg[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.621      ;
; 0.493 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.506 ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; generic_register:pipeline_barrier_1_pp4|reg[6]  ; generic_register:pipeline_barrier_2_pp4|reg[6]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.662      ;
; 0.519 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.526 ; generic_register:pipeline_barrier_2_S|reg[3]    ; generic_register:register_s|reg[3]              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.684      ;
; 0.528 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[6]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.681      ;
; 0.537 ; generic_register:pipeline_barrier_2_S|reg[1]    ; generic_register:register_s|reg[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_pp3|reg[6]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.686      ;
; 0.538 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_pp4|reg[6]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.686      ;
; 0.541 ; generic_register:pipeline_barrier_1_pp3|reg[5]  ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.548 ; generic_register:pipeline_barrier_1_pp3|reg[6]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.698      ;
; 0.551 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.697      ;
; 0.554 ; generic_register:pipeline_barrier_2_pp5|reg[2]  ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; generic_register:register_b|reg[5]              ; generic_register:pipeline_barrier_1_pp5|reg[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; generic_register:register_a|reg[2]              ; generic_register:pipeline_barrier_1_pp4|reg[3]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.705      ;
; 0.563 ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.571 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_sum2|reg[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.722      ;
; 0.576 ; generic_register:pipeline_barrier_2_pp5|reg[6]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[4]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.730      ;
; 0.582 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; generic_register:register_s|reg[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.738      ;
; 0.587 ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.594 ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.600 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.606 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.757      ;
; 0.617 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; generic_register:register_a|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; generic_register:register_s|reg[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[9]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.773      ;
; 0.622 ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; generic_register:register_b|reg[0]              ; generic_register:pipeline_barrier_1_S|reg[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.625 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_pp5|reg[4]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.772      ;
; 0.629 ; generic_register:pipeline_barrier_2_pp5|reg[5]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.629 ; generic_register:register_a|reg[3]              ; generic_register:pipeline_barrier_1_pp4|reg[4]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.776      ;
; 0.635 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.781      ;
; 0.635 ; generic_register:pipeline_barrier_1_pp3|reg[2]  ; generic_register:pipeline_barrier_2_sum2|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.637 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_pp5|reg[2]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.784      ;
; 0.637 ; generic_register:register_a|reg[1]              ; generic_register:pipeline_barrier_1_pp4|reg[2]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.784      ;
; 0.640 ; generic_register:register_b|reg[2]              ; generic_register:pipeline_barrier_1_S|reg[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.792      ;
; 0.648 ; generic_register:register_a|reg[5]              ; generic_register:pipeline_barrier_1_sum1|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; generic_register:pipeline_barrier_2_pp5|reg[4]  ; generic_register:register_s|reg[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; generic_register:register_b|reg[3]              ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.804      ;
; 0.654 ; generic_register:pipeline_barrier_2_pp5|reg[1]  ; generic_register:register_s|reg[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; generic_register:pipeline_barrier_2_pp5|reg[3]  ; generic_register:register_s|reg[10]             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.808      ;
; 0.657 ; generic_register:pipeline_barrier_1_pp3|reg[3]  ; generic_register:pipeline_barrier_2_sum2|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.661 ; generic_register:pipeline_barrier_1_sum1|reg[3] ; generic_register:pipeline_barrier_2_sum2|reg[2] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.807      ;
; 0.676 ; generic_register:pipeline_barrier_1_pp3|reg[1]  ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.827      ;
; 0.677 ; generic_register:pipeline_barrier_1_sum1|reg[2] ; generic_register:pipeline_barrier_2_sum2|reg[1] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.823      ;
; 0.677 ; generic_register:pipeline_barrier_1_sum1|reg[5] ; generic_register:pipeline_barrier_2_sum2|reg[4] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.823      ;
; 0.677 ; generic_register:pipeline_barrier_1_sum1|reg[1] ; generic_register:pipeline_barrier_2_S|reg[3]    ; clk          ; clk         ; 0.000        ; -0.006     ; 0.823      ;
; 0.680 ; generic_register:pipeline_barrier_1_sum1|reg[4] ; generic_register:pipeline_barrier_2_sum2|reg[3] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.826      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp3|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_1_sum1|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_S|reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp4|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_pp5|reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; generic_register:pipeline_barrier_2_sum2|reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; generic_register:register_a|reg[0]              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 2.134  ; 2.134  ; Rise       ; clk             ;
;  A[0]     ; clk        ; 2.134  ; 2.134  ; Rise       ; clk             ;
;  A[1]     ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
;  A[2]     ; clk        ; 2.058  ; 2.058  ; Rise       ; clk             ;
;  A[3]     ; clk        ; 2.031  ; 2.031  ; Rise       ; clk             ;
;  A[4]     ; clk        ; -0.428 ; -0.428 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -0.182 ; -0.182 ; Rise       ; clk             ;
; B[*]      ; clk        ; 2.221  ; 2.221  ; Rise       ; clk             ;
;  B[0]     ; clk        ; 1.906  ; 1.906  ; Rise       ; clk             ;
;  B[1]     ; clk        ; 1.907  ; 1.907  ; Rise       ; clk             ;
;  B[2]     ; clk        ; 2.053  ; 2.053  ; Rise       ; clk             ;
;  B[3]     ; clk        ; -0.349 ; -0.349 ; Rise       ; clk             ;
;  B[4]     ; clk        ; -0.344 ; -0.344 ; Rise       ; clk             ;
;  B[5]     ; clk        ; 2.221  ; 2.221  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 0.548  ; 0.548  ; Rise       ; clk             ;
;  A[0]     ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -1.911 ; -1.911 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 0.548  ; 0.548  ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.302  ; 0.302  ; Rise       ; clk             ;
; B[*]      ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  B[0]     ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  B[1]     ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  B[2]     ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  B[4]     ; clk        ; 0.464  ; 0.464  ; Rise       ; clk             ;
;  B[5]     ; clk        ; -2.101 ; -2.101 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  S[0]     ; clk        ; 3.368 ; 3.368 ; Rise       ; clk             ;
;  S[1]     ; clk        ; 3.458 ; 3.458 ; Rise       ; clk             ;
;  S[2]     ; clk        ; 3.268 ; 3.268 ; Rise       ; clk             ;
;  S[3]     ; clk        ; 3.507 ; 3.507 ; Rise       ; clk             ;
;  S[4]     ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  S[5]     ; clk        ; 3.705 ; 3.705 ; Rise       ; clk             ;
;  S[6]     ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  S[7]     ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  S[8]     ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  S[9]     ; clk        ; 3.707 ; 3.707 ; Rise       ; clk             ;
;  S[10]    ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  S[11]    ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; clk        ; 3.268 ; 3.268 ; Rise       ; clk             ;
;  S[0]     ; clk        ; 3.368 ; 3.368 ; Rise       ; clk             ;
;  S[1]     ; clk        ; 3.458 ; 3.458 ; Rise       ; clk             ;
;  S[2]     ; clk        ; 3.268 ; 3.268 ; Rise       ; clk             ;
;  S[3]     ; clk        ; 3.507 ; 3.507 ; Rise       ; clk             ;
;  S[4]     ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  S[5]     ; clk        ; 3.705 ; 3.705 ; Rise       ; clk             ;
;  S[6]     ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  S[7]     ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  S[8]     ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  S[9]     ; clk        ; 3.707 ; 3.707 ; Rise       ; clk             ;
;  S[10]    ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  S[11]    ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.711  ; 0.238 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.711  ; 0.238 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -57.465 ; 0.0   ; 0.0      ; 0.0     ; -74.38              ;
;  clk             ; -57.465 ; 0.000 ; N/A      ; N/A     ; -74.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 3.811  ; 3.811  ; Rise       ; clk             ;
;  A[0]     ; clk        ; 3.811  ; 3.811  ; Rise       ; clk             ;
;  A[1]     ; clk        ; 3.433  ; 3.433  ; Rise       ; clk             ;
;  A[2]     ; clk        ; 3.618  ; 3.618  ; Rise       ; clk             ;
;  A[3]     ; clk        ; 3.586  ; 3.586  ; Rise       ; clk             ;
;  A[4]     ; clk        ; -0.424 ; -0.424 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.133  ; 0.133  ; Rise       ; clk             ;
; B[*]      ; clk        ; 4.001  ; 4.001  ; Rise       ; clk             ;
;  B[0]     ; clk        ; 3.303  ; 3.303  ; Rise       ; clk             ;
;  B[1]     ; clk        ; 3.305  ; 3.305  ; Rise       ; clk             ;
;  B[2]     ; clk        ; 3.613  ; 3.613  ; Rise       ; clk             ;
;  B[3]     ; clk        ; -0.200 ; -0.200 ; Rise       ; clk             ;
;  B[4]     ; clk        ; -0.193 ; -0.193 ; Rise       ; clk             ;
;  B[5]     ; clk        ; 4.001  ; 4.001  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 0.654  ; 0.654  ; Rise       ; clk             ;
;  A[0]     ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -1.911 ; -1.911 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 0.654  ; 0.654  ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.302  ; 0.302  ; Rise       ; clk             ;
; B[*]      ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  B[0]     ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  B[1]     ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  B[2]     ; clk        ; -1.933 ; -1.933 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  B[4]     ; clk        ; 0.464  ; 0.464  ; Rise       ; clk             ;
;  B[5]     ; clk        ; -2.101 ; -2.101 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  S[0]     ; clk        ; 6.039 ; 6.039 ; Rise       ; clk             ;
;  S[1]     ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  S[2]     ; clk        ; 5.782 ; 5.782 ; Rise       ; clk             ;
;  S[3]     ; clk        ; 6.298 ; 6.298 ; Rise       ; clk             ;
;  S[4]     ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  S[5]     ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  S[6]     ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  S[7]     ; clk        ; 6.683 ; 6.683 ; Rise       ; clk             ;
;  S[8]     ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  S[9]     ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  S[10]    ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  S[11]    ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; clk        ; 3.268 ; 3.268 ; Rise       ; clk             ;
;  S[0]     ; clk        ; 3.368 ; 3.368 ; Rise       ; clk             ;
;  S[1]     ; clk        ; 3.458 ; 3.458 ; Rise       ; clk             ;
;  S[2]     ; clk        ; 3.268 ; 3.268 ; Rise       ; clk             ;
;  S[3]     ; clk        ; 3.507 ; 3.507 ; Rise       ; clk             ;
;  S[4]     ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  S[5]     ; clk        ; 3.705 ; 3.705 ; Rise       ; clk             ;
;  S[6]     ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  S[7]     ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  S[8]     ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  S[9]     ; clk        ; 3.707 ; 3.707 ; Rise       ; clk             ;
;  S[10]    ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  S[11]    ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 800      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 800      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 17 19:56:43 2025
Info: Command: quartus_sta multi-pipeline -c multi-pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multi-pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.711       -57.465 clk 
Info (332146): Worst-case hold slack is 0.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.518         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -74.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.615        -5.922 clk 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -74.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4534 megabytes
    Info: Processing ended: Mon Mar 17 19:56:44 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


