module File_Register(clk, A1, A2, A3, WD3, Reg_Read, Reg_write, RD1, RD2);

	input logic clk, Reg_Read, Reg_write;
	input logic [3:0] A1, A2, A3;
	input logic [31:0] WD3;
	
	output logic [31:0] RD1, RD2;
	
	logic [31:0] rf[15:0];
	
	always @(posedge clk) begin		
		if (Reg_write) begin						//Validación de señal de enable para la escritura.
			rf[A3] <= WD3;
		end
		if (Reg_Read) begin					// Validación para lectura
			rf[8] <= 32'hFABFABFA;			//Dato para prueba
			rf[3] <= 4;							//Dato para prueba
			rf[9] <= 3;
			RD1 <= rf[A1]; 
			RD2 <= rf[A2];
		end
	end

endmodule 