- id: 5
  name: "D触发器"
  description: |-
    D触发器是一种电路，它存储一个位并定期更新，通常在时钟信号的上升沿更新。
    本题中你需要创建一个D触发器，实现在每个时钟的上升沿将d的值赋予q。
  description_input: |-
    - `clk`: 1bit
    - `d`: 1bit
  description_output: |-
    - `q`: 1bit

  top_module: "D_flip_flop"
  signals: ["clk","d","q"]

  code_template: |-
    module D_flip_flop(
        input clk,
        input d,
        output reg q
    );
        // 在这里输入你的代码 请不要修改模块和信号名称
    endmodule
  code_reference: |-
    module D_flip_flop(
        input clk,
        input d,
        output reg q
    );
        always@(posedge clk) begin
            q <= d;
        end
    endmodule
  code_testbenches:
    - |-
      module testbench();
          reg clk;
          reg d;
          wire q;
          D_flip_flop DFF(clk, d, q);
          
          initial begin
              $dumpfile(`DUMP_FILE_NAME);
              $dumpvars;
          end

          initial begin
              clk = 1; d = 0;
          end

          always begin
              #1 clk = ~clk;
          end
          always begin
              #4 d=1;
              #4 d=0;
              #1 d=1;
              #2 d=0;
          end
      endmodule