xilinx UltraScale+的10G/25G Ethernet Subsystem IP核的使用
设计框图如下：
![summary](./pic/summary.png)