Setup Analysis report for portable_coleco
Sun Dec 31 19:01:11 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Unconstrained Input Ports
  3. Unconstrained Output Ports
  4. Unconstrained Input Port Paths
  5. Unconstrained Output Port Paths



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESETn_SW  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RFSH       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; C1_4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C1_7        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CSRn        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CSWn        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS_h8000n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS_hA000n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS_hC000n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS_hE000n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RAM_CSn     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESETn      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ROM_ENABLEn ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SND_ENABLEn ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAITn       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------+
; Unconstrained Input Port Paths              ;
+-----------+-------------------+-------------+
; From      ; To                ; To Clocks   ;
+-----------+-------------------+-------------+
; A5        ; C1_4              ;             ;
; A5        ; C1_7              ;             ;
; A5        ; CSRn              ;             ;
; A5        ; CSWn              ;             ;
; A5        ; SND_ENABLEn       ;             ;
; A6        ; C1_4              ;             ;
; A6        ; C1_7              ;             ;
; A6        ; CSRn              ;             ;
; A6        ; CSWn              ;             ;
; A6        ; SND_ENABLEn       ;             ;
; A7        ; C1_4              ;             ;
; A7        ; C1_7              ;             ;
; A7        ; CSRn              ;             ;
; A7        ; CSWn              ;             ;
; A7        ; SND_ENABLEn       ;             ;
; A13       ; CS_h8000n         ;             ;
; A13       ; CS_hA000n         ;             ;
; A13       ; CS_hC000n         ;             ;
; A13       ; CS_hE000n         ;             ;
; A13       ; RAM_CSn           ;             ;
; A13       ; ROM_ENABLEn       ;             ;
; A14       ; CS_h8000n         ;             ;
; A14       ; CS_hA000n         ;             ;
; A14       ; CS_hC000n         ;             ;
; A14       ; CS_hE000n         ;             ;
; A14       ; RAM_CSn           ;             ;
; A14       ; ROM_ENABLEn       ;             ;
; A15       ; CS_h8000n         ;             ;
; A15       ; CS_hA000n         ;             ;
; A15       ; CS_hC000n         ;             ;
; A15       ; CS_hE000n         ;             ;
; A15       ; RAM_CSn           ;             ;
; A15       ; ROM_ENABLEn       ;             ;
; IORQn     ; C1_4              ;             ;
; IORQn     ; C1_7              ;             ;
; IORQn     ; CSRn              ;             ;
; IORQn     ; CSWn              ;             ;
; IORQn     ; SND_ENABLEn       ;             ;
; MREQn     ; CS_h8000n         ;             ;
; MREQn     ; CS_hA000n         ;             ;
; MREQn     ; CS_hC000n         ;             ;
; MREQn     ; CS_hE000n         ;             ;
; MREQn     ; RAM_CSn           ;             ;
; MREQn     ; ROM_ENABLEn       ;             ;
; RESETn_SW ; reset_counter[0]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[1]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[2]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[3]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[4]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[5]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[6]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[7]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[8]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[9]  ; ntsc_clock  ;
; RESETn_SW ; reset_counter[10] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[11] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[12] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[13] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[14] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[15] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[16] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[17] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[18] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[19] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[20] ; ntsc_clock  ;
; RESETn_SW ; reset_counter[21] ; ntsc_clock  ;
; RFSH      ; CS_h8000n         ;             ;
; RFSH      ; CS_hA000n         ;             ;
; RFSH      ; CS_hC000n         ;             ;
; RFSH      ; CS_hE000n         ;             ;
; RFSH      ; RAM_CSn           ;             ;
; RFSH      ; ROM_ENABLEn       ;             ;
; WRn       ; C1_4              ;             ;
; WRn       ; C1_7              ;             ;
; WRn       ; CSRn              ;             ;
; WRn       ; CSWn              ;             ;
; WRn       ; SND_ENABLEn       ;             ;
+-----------+-------------------+-------------+


+-----------------------------------------------+
; Unconstrained Output Port Paths               ;
+-------------------+-------------+-------------+
; From              ; To          ; From Clocks ;
+-------------------+-------------+-------------+
; A5                ; C1_4        ;             ;
; A6                ; C1_4        ;             ;
; A7                ; C1_4        ;             ;
; IORQn             ; C1_4        ;             ;
; WRn               ; C1_4        ;             ;
; A5                ; C1_7        ;             ;
; A6                ; C1_7        ;             ;
; A7                ; C1_7        ;             ;
; IORQn             ; C1_7        ;             ;
; WRn               ; C1_7        ;             ;
; A5                ; CSRn        ;             ;
; A6                ; CSRn        ;             ;
; A7                ; CSRn        ;             ;
; IORQn             ; CSRn        ;             ;
; WRn               ; CSRn        ;             ;
; A5                ; CSWn        ;             ;
; A6                ; CSWn        ;             ;
; A7                ; CSWn        ;             ;
; IORQn             ; CSWn        ;             ;
; WRn               ; CSWn        ;             ;
; A13               ; CS_h8000n   ;             ;
; A14               ; CS_h8000n   ;             ;
; A15               ; CS_h8000n   ;             ;
; MREQn             ; CS_h8000n   ;             ;
; RFSH              ; CS_h8000n   ;             ;
; A13               ; CS_hA000n   ;             ;
; A14               ; CS_hA000n   ;             ;
; A15               ; CS_hA000n   ;             ;
; MREQn             ; CS_hA000n   ;             ;
; RFSH              ; CS_hA000n   ;             ;
; A13               ; CS_hC000n   ;             ;
; A14               ; CS_hC000n   ;             ;
; A15               ; CS_hC000n   ;             ;
; MREQn             ; CS_hC000n   ;             ;
; RFSH              ; CS_hC000n   ;             ;
; A13               ; CS_hE000n   ;             ;
; A14               ; CS_hE000n   ;             ;
; A15               ; CS_hE000n   ;             ;
; MREQn             ; CS_hE000n   ;             ;
; RFSH              ; CS_hE000n   ;             ;
; A13               ; RAM_CSn     ;             ;
; A14               ; RAM_CSn     ;             ;
; A15               ; RAM_CSn     ;             ;
; MREQn             ; RAM_CSn     ;             ;
; RFSH              ; RAM_CSn     ;             ;
; reset_counter[21] ; RESETn      ; ntsc_clock  ;
; A13               ; ROM_ENABLEn ;             ;
; A14               ; ROM_ENABLEn ;             ;
; A15               ; ROM_ENABLEn ;             ;
; MREQn             ; ROM_ENABLEn ;             ;
; RFSH              ; ROM_ENABLEn ;             ;
; A5                ; SND_ENABLEn ;             ;
; A6                ; SND_ENABLEn ;             ;
; A7                ; SND_ENABLEn ;             ;
; IORQn             ; SND_ENABLEn ;             ;
; WRn               ; SND_ENABLEn ;             ;
; r_wait            ; WAITn       ; ntsc_clock  ;
+-------------------+-------------+-------------+


