TimeQuest Timing Analyzer report for itr_201c
Tue Aug 02 17:11:45 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk_1mhz'
 12. Setup: 'pwm_clk_div[2]'
 13. Setup: 'fpga_clk'
 14. Setup: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'
 15. Hold: 'clk_1mhz'
 16. Hold: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'
 17. Hold: 'fpga_clk'
 18. Hold: 'pwm_clk_div[2]'
 19. Minimum Pulse Width: 'clk_1mhz'
 20. Minimum Pulse Width: 'fpga_clk'
 21. Minimum Pulse Width: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'
 22. Minimum Pulse Width: 'pwm_clk_div[2]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; itr_201c                                                           ;
; Device Family      ; MAX II                                                             ;
; Device Name        ; EPM570T144C5                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-6         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; Clock Name                                                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; clk_1mhz                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1mhz }                                                                          ;
; fpga_clk                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_clk }                                                                          ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] } ;
; pwm_clk_div[2]                                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_clk_div[2] }                                                                    ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                            ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; 99.47 MHz  ; 99.47 MHz       ; clk_1mhz                                                                          ;      ;
; 121.09 MHz ; 121.09 MHz      ; pwm_clk_div[2]                                                                    ;      ;
; 134.17 MHz ; 134.17 MHz      ; fpga_clk                                                                          ;      ;
; 452.49 MHz ; 452.49 MHz      ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                              ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                          ; -9.053 ; -1598.228     ;
; pwm_clk_div[2]                                                                    ; -7.258 ; -116.478      ;
; fpga_clk                                                                          ; -6.453 ; -233.230      ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -1.210 ; -4.385        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                               ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                          ; -2.264 ; -3.966        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.430  ; 0.000         ;
; fpga_clk                                                                          ; 1.659  ; 0.000         ;
; pwm_clk_div[2]                                                                    ; 1.672  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                          ; -2.289 ; -2.289        ;
; fpga_clk                                                                          ; -2.289 ; -2.289        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.234  ; 0.000         ;
; pwm_clk_div[2]                                                                    ; 0.234  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_1mhz'                                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -9.053 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[4]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.720      ;
; -9.053 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[37]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.720      ;
; -9.008 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[17]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.675      ;
; -8.953 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[33]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.620      ;
; -8.943 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[12]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.610      ;
; -8.943 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[5]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.610      ;
; -8.943 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[13]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.610      ;
; -8.936 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[1]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.603      ;
; -8.936 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[2]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.603      ;
; -8.936 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[26]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.603      ;
; -8.933 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[3]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.600      ;
; -8.933 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[19]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.600      ;
; -8.881 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[31]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.548      ;
; -8.881 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[32]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.548      ;
; -8.881 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[16]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.548      ;
; -8.834 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[25]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.501      ;
; -8.834 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[24]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.501      ;
; -8.707 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_counter[5] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.707 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_counter[3] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.707 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_counter[4] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.707 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_counter[0] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.707 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_counter[1] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.707 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_counter[2] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.678 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[4]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.345      ;
; -8.678 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[37]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.345      ;
; -8.654 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[9]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.321      ;
; -8.633 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[17]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.300      ;
; -8.578 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[33]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.245      ;
; -8.568 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[12]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.235      ;
; -8.568 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[5]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.235      ;
; -8.568 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[13]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.235      ;
; -8.561 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[1]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.228      ;
; -8.561 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[2]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.228      ;
; -8.561 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[26]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.228      ;
; -8.558 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[3]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.225      ;
; -8.558 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[19]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.225      ;
; -8.533 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[4]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.200      ;
; -8.533 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[37]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.200      ;
; -8.506 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[31]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.173      ;
; -8.506 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[32]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.173      ;
; -8.506 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[16]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.173      ;
; -8.488 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[17]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.155      ;
; -8.459 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[25]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.126      ;
; -8.459 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[24]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.126      ;
; -8.433 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[33]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.100      ;
; -8.423 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[12]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.090      ;
; -8.423 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[5]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.090      ;
; -8.423 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[13]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.090      ;
; -8.416 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[1]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.083      ;
; -8.416 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[2]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.083      ;
; -8.416 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[26]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.083      ;
; -8.413 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[3]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[19]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.080      ;
; -8.402 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[4]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.069      ;
; -8.402 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[37]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.069      ;
; -8.390 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[4]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.057      ;
; -8.390 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[37]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.057      ;
; -8.361 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[31]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.028      ;
; -8.361 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[32]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.028      ;
; -8.361 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[16]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.028      ;
; -8.357 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[17]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.024      ;
; -8.345 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[17]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.012      ;
; -8.314 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[25]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.981      ;
; -8.314 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[24]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.981      ;
; -8.302 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[33]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.969      ;
; -8.292 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[12]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.959      ;
; -8.292 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[5]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.959      ;
; -8.292 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[13]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.959      ;
; -8.290 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[33]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.957      ;
; -8.285 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[1]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.952      ;
; -8.285 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[2]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.952      ;
; -8.285 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[26]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.952      ;
; -8.282 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[3]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.949      ;
; -8.282 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[19]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.949      ;
; -8.280 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[12]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.947      ;
; -8.280 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[5]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.947      ;
; -8.280 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[13]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.947      ;
; -8.279 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[9]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.946      ;
; -8.278 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[4]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.945      ;
; -8.278 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[37]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.945      ;
; -8.273 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[1]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.940      ;
; -8.273 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[2]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.940      ;
; -8.273 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[26]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.940      ;
; -8.270 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[3]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.937      ;
; -8.270 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[19]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.937      ;
; -8.233 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[17]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.900      ;
; -8.230 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[31]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.897      ;
; -8.230 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[32]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.897      ;
; -8.230 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[16]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.897      ;
; -8.218 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[31]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[32]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[16]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.885      ;
; -8.183 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[25]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.850      ;
; -8.183 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[24]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.850      ;
; -8.178 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[33]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.845      ;
; -8.171 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[25]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.838      ;
; -8.171 ; wsd:WSD2|wsd_counter[6] ; wsd:WSD2|data_shift[24]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.838      ;
; -8.168 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[12]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.835      ;
; -8.168 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[5]   ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.835      ;
; -8.168 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[13]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.835      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup: 'pwm_clk_div[2]'                                                                                               ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.258 ; led_pwm_cnt[11] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.925      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[13] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.137 ; led_pwm_cnt[5]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.804      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.112 ; led_pwm_cnt[10] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.779      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -7.002 ; led_pwm_cnt[1]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.669      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.980 ; led_pwm_cnt[7]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.647      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.966 ; led_pwm_cnt[15] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.633      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.943 ; led_pwm_cnt[8]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.610      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.895 ; led_pwm_cnt[2]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.562      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.830 ; led_pwm_cnt[12] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.497      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.666 ; led_pwm_cnt[0]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.333      ;
; -6.666 ; led_pwm_cnt[0]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.333      ;
; -6.666 ; led_pwm_cnt[0]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.333      ;
; -6.666 ; led_pwm_cnt[0]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.333      ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Setup: 'fpga_clk'                                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -6.453 ; buzz_cnt[7]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.120      ;
; -6.443 ; buzz_cnt[2]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.110      ;
; -6.315 ; buzz_cnt[3]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.982      ;
; -6.193 ; buzz_cnt[4]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.860      ;
; -6.161 ; buzz_cnt[7]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.828      ;
; -6.151 ; buzz_cnt[2]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.818      ;
; -6.118 ; buzz_cnt[1]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.785      ;
; -6.069 ; buzz_cnt[0]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.736      ;
; -6.023 ; buzz_cnt[3]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.690      ;
; -5.982 ; buzz_cnt[12] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.649      ;
; -5.947 ; buzz_cnt[7]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.614      ;
; -5.937 ; buzz_cnt[2]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.604      ;
; -5.936 ; buzz_cnt[6]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.603      ;
; -5.901 ; buzz_cnt[4]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.568      ;
; -5.898 ; buzz_cnt[7]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.565      ;
; -5.888 ; buzz_cnt[2]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.555      ;
; -5.855 ; buzz_cnt[5]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.522      ;
; -5.826 ; buzz_cnt[1]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.493      ;
; -5.809 ; buzz_cnt[3]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.476      ;
; -5.777 ; buzz_cnt[0]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.444      ;
; -5.772 ; buzz_cnt[7]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.439      ;
; -5.762 ; buzz_cnt[2]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.429      ;
; -5.760 ; buzz_cnt[7]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.427      ;
; -5.760 ; buzz_cnt[3]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.427      ;
; -5.756 ; buzz_cnt[14] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.423      ;
; -5.750 ; buzz_cnt[2]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.417      ;
; -5.719 ; buzz_cnt[13] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.386      ;
; -5.717 ; buzz_cnt[8]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.384      ;
; -5.690 ; buzz_cnt[12] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.357      ;
; -5.687 ; buzz_cnt[4]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.354      ;
; -5.679 ; buzz_cnt[7]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.346      ;
; -5.669 ; buzz_cnt[2]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.336      ;
; -5.664 ; buzz_cnt[7]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.331      ;
; -5.654 ; buzz_cnt[2]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.321      ;
; -5.653 ; buzz_cnt[7]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.320      ;
; -5.644 ; buzz_cnt[6]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.311      ;
; -5.643 ; buzz_cnt[2]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.310      ;
; -5.638 ; buzz_cnt[4]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.305      ;
; -5.634 ; buzz_cnt[3]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.301      ;
; -5.622 ; buzz_cnt[3]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.289      ;
; -5.612 ; buzz_cnt[1]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.279      ;
; -5.596 ; buzz_cnt[16] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.263      ;
; -5.585 ; buzz_cnt[9]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.252      ;
; -5.563 ; buzz_cnt[5]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.230      ;
; -5.563 ; buzz_cnt[1]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.230      ;
; -5.563 ; buzz_cnt[0]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.230      ;
; -5.541 ; buzz_cnt[3]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.208      ;
; -5.537 ; buzz_cnt[17] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.204      ;
; -5.526 ; buzz_cnt[3]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.193      ;
; -5.515 ; buzz_cnt[3]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.182      ;
; -5.514 ; buzz_cnt[0]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.181      ;
; -5.512 ; buzz_cnt[4]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.179      ;
; -5.504 ; buzz_cnt[11] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.171      ;
; -5.500 ; buzz_cnt[4]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.167      ;
; -5.476 ; buzz_cnt[12] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.143      ;
; -5.464 ; buzz_cnt[14] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.131      ;
; -5.462 ; buzz_cnt[10] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.129      ;
; -5.437 ; buzz_cnt[1]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.104      ;
; -5.430 ; buzz_cnt[6]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.097      ;
; -5.427 ; buzz_cnt[12] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.094      ;
; -5.427 ; buzz_cnt[13] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.094      ;
; -5.425 ; buzz_cnt[8]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.092      ;
; -5.425 ; buzz_cnt[1]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.092      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.424 ; buzz_cnt[24] ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.091      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[7]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[6]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[1]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.421 ; buzz_cnt[24] ; buzz_cnt[0]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.088      ;
; -5.420 ; buzz_cnt[24] ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.087      ;
; -5.420 ; buzz_cnt[24] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.087      ;
; -5.420 ; buzz_cnt[24] ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.087      ;
; -5.419 ; buzz_cnt[4]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.086      ;
; -5.404 ; buzz_cnt[4]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.071      ;
; -5.393 ; buzz_cnt[4]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.060      ;
; -5.388 ; buzz_cnt[0]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.055      ;
; -5.381 ; buzz_cnt[6]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.048      ;
; -5.376 ; buzz_cnt[0]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.043      ;
; -5.349 ; buzz_cnt[5]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.016      ;
; -5.344 ; buzz_cnt[1]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.011      ;
; -5.329 ; buzz_cnt[1]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.996      ;
; -5.318 ; buzz_cnt[1]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.985      ;
; -5.304 ; buzz_cnt[16] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.971      ;
; -5.300 ; buzz_cnt[5]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.967      ;
; -5.295 ; buzz_cnt[0]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.962      ;
; -5.293 ; buzz_cnt[9]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.960      ;
; -5.280 ; buzz_cnt[0]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.947      ;
; -5.274 ; buzz_cnt[17] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.941      ;
; -5.272 ; buzz_cnt[17] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 5.939      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'                                                                                                                                                            ;
+--------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.210 ; key_shift[0] ; key_shift[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.877      ;
; -1.198 ; key_shift[1] ; key_shift[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.865      ;
; -0.993 ; key_shift[3] ; key_shift[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.660      ;
; -0.984 ; key_shift[2] ; key_shift[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.651      ;
+--------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_1mhz'                                                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.264 ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz    ; 0.000        ; 3.547      ; 1.880      ;
; -1.764 ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz    ; -0.500       ; 3.547      ; 1.880      ;
; -1.702 ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz    ; 0.000        ; 3.547      ; 2.442      ;
; -1.202 ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz    ; -0.500       ; 3.547      ; 2.442      ;
; 1.385  ; wsd:WSD2|data_shift[29]                                                           ; wsd:WSD2|data_shift[30]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.606      ;
; 1.387  ; wsd:WSD1|data_shift[1]                                                            ; wsd:WSD1|data_shift[2]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.608      ;
; 1.389  ; wsd:WSD1|data_shift[0]                                                            ; wsd:WSD1|data_shift[1]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.610      ;
; 1.389  ; wsd:WSD2|data_shift[38]                                                           ; wsd:WSD2|data_shift[39]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.610      ;
; 1.391  ; wsd:WSD1|data_shift[31]                                                           ; wsd:WSD1|data_shift[32]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.612      ;
; 1.391  ; wsd:WSD2|data_shift[39]                                                           ; wsd:WSD2|data_shift[40]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.612      ;
; 1.398  ; wsd:WSD1|data_shift[8]                                                            ; wsd:WSD1|data_shift[9]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.619      ;
; 1.398  ; wsd:WSD2|data_shift[22]                                                           ; wsd:WSD2|data_shift[23]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.619      ;
; 1.401  ; wsd:WSD2|data_shift[6]                                                            ; wsd:WSD2|data_shift[7]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.622      ;
; 1.403  ; wsd:WSD2|data_shift[0]                                                            ; wsd:WSD2|data_shift[1]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.624      ;
; 1.404  ; wsd:WSD1|data_shift[14]                                                           ; wsd:WSD1|data_shift[15]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.625      ;
; 1.405  ; wsd:WSD2|data_shift[1]                                                            ; wsd:WSD2|data_shift[2]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.626      ;
; 1.411  ; wsd:WSD1|data_shift[19]                                                           ; wsd:WSD1|data_shift[20]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.632      ;
; 1.450  ; wsd:WSD2|wsd[0]                                                                   ; wsd:WSD2|wsd[1]                                                                   ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.671      ;
; 1.642  ; wsd:WSD2|data_shift[21]                                                           ; wsd:WSD2|data_shift[22]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.863      ;
; 1.642  ; wsd:WSD2|data_shift[24]                                                           ; wsd:WSD2|data_out_reg[23]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.863      ;
; 1.645  ; wsd:WSD1|data_shift[12]                                                           ; wsd:WSD1|data_out_reg[11]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.866      ;
; 1.646  ; wsd:WSD1|data_shift[22]                                                           ; wsd:WSD1|data_shift[23]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.867      ;
; 1.653  ; wsd:WSD1|data_shift[27]                                                           ; wsd:WSD1|data_out_reg[26]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.874      ;
; 1.656  ; wsd:WSD1|data_shift[26]                                                           ; wsd:WSD1|data_out_reg[25]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.877      ;
; 1.659  ; wsd:WSD1|curr_state.WSD_ERR                                                       ; wsd:WSD1|curr_state.WSD_IDLE                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.880      ;
; 1.661  ; wsd:WSD2|data_shift[32]                                                           ; wsd:WSD2|data_out_reg[31]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.882      ;
; 1.664  ; wsd:WSD1|data_shift[5]                                                            ; wsd:WSD1|data_shift[6]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.885      ;
; 1.669  ; wsd:WSD1|data_shift[38]                                                           ; wsd:WSD1|data_shift[39]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.890      ;
; 1.675  ; wsd:WSD2|data_shift[31]                                                           ; wsd:WSD2|data_shift[32]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.896      ;
; 1.678  ; wsd:WSD2|data_shift[31]                                                           ; wsd:WSD2|data_out_reg[30]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.899      ;
; 1.704  ; pwm_clk_div[0]                                                                    ; pwm_clk_div[0]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.925      ;
; 1.705  ; pwm_clk_div[0]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.926      ;
; 1.712  ; pwm_clk_div[0]                                                                    ; pwm_clk_div[1]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.933      ;
; 1.781  ; wsd:WSD2|data_shift[13]                                                           ; wsd:WSD2|data_shift[14]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.002      ;
; 1.799  ; wsd:WSD1|data_shift[2]                                                            ; wsd:WSD1|data_shift[3]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.020      ;
; 1.804  ; wsd2_ctrl                                                                         ; wsd:WSD2|wsd_sample0                                                              ; fpga_clk                                                                          ; clk_1mhz    ; 0.000        ; -0.134     ; 1.891      ;
; 1.805  ; wsd_ctrl                                                                          ; wsd:WSD1|wsd_sample0                                                              ; fpga_clk                                                                          ; clk_1mhz    ; 0.000        ; -0.134     ; 1.892      ;
; 1.807  ; wsd:WSD1|data_shift[32]                                                           ; wsd:WSD1|data_shift[33]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.028      ;
; 1.810  ; wsd:WSD1|data_shift[35]                                                           ; wsd:WSD1|data_shift[36]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.031      ;
; 1.816  ; wsd:WSD2|data_shift[28]                                                           ; wsd:WSD2|data_shift[29]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.037      ;
; 1.821  ; wsd:WSD1|data_shift[30]                                                           ; wsd:WSD1|data_shift[31]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.042      ;
; 1.822  ; wsd:WSD1|data_shift[9]                                                            ; wsd:WSD1|data_shift[10]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.043      ;
; 1.822  ; wsd:WSD2|data_shift[3]                                                            ; wsd:WSD2|data_shift[4]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.043      ;
; 1.857  ; wsd:WSD1|data_shift[26]                                                           ; wsd:WSD1|data_shift[27]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.078      ;
; 1.885  ; wsd:WSD1|wsd[0]                                                                   ; wsd:WSD1|wsd[1]                                                                   ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.106      ;
; 1.886  ; wsd:WSD1|wsd_sample0                                                              ; wsd:WSD1|wsd_sample1                                                              ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.107      ;
; 1.921  ; wsd:WSD1|curr_state.WSD_ST1                                                       ; wsd:WSD1|curr_state.WSD_ST2                                                       ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.142      ;
; 1.922  ; wsd:WSD2|data_shift[24]                                                           ; wsd:WSD2|data_shift[25]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.143      ;
; 1.925  ; wsd:WSD1|data_shift[9]                                                            ; wsd:WSD1|data_out_reg[8]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.146      ;
; 1.926  ; pwm_clk_div[1]                                                                    ; pwm_clk_div[1]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.147      ;
; 1.926  ; wsd:WSD1|data_shift[33]                                                           ; wsd:WSD1|data_out_reg[32]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.147      ;
; 1.927  ; wsd:WSD1|data_shift[14]                                                           ; wsd:WSD1|data_out_reg[13]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.148      ;
; 1.933  ; wsd:WSD1|curr_state.WSD_IDLE                                                      ; wsd:WSD1|curr_state.WSD_IDLE                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.154      ;
; 1.935  ; wsd:WSD1|data_shift[37]                                                           ; wsd:WSD1|data_out_reg[36]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.156      ;
; 1.937  ; pwm_clk_div[1]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.158      ;
; 1.945  ; wsd:WSD1|curr_state.WSD_END                                                       ; wsd:WSD1|curr_state.WSD_DATA                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.166      ;
; 2.055  ; wsd:WSD2|curr_state.WSD_ERR                                                       ; wsd:WSD2|curr_state.WSD_IDLE                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.276      ;
; 2.059  ; wsd:WSD1|data_shift[23]                                                           ; wsd:WSD1|data_shift[24]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.280      ;
; 2.062  ; wsd:WSD1|data_counter[5]                                                          ; wsd:WSD1|data_counter[5]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.283      ;
; 2.081  ; wsd:WSD2|data_shift[20]                                                           ; wsd:WSD2|data_shift[21]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.302      ;
; 2.101  ; wsd:WSD2|wsd[1]                                                                   ; wsd:WSD2|curr_state.WSD_END                                                       ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.322      ;
; 2.106  ; wsd:WSD1|data_shift[7]                                                            ; wsd:WSD1|data_shift[8]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.327      ;
; 2.107  ; wsd:WSD1|data_counter[0]                                                          ; wsd:WSD1|data_counter[0]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.328      ;
; 2.108  ; wsd:WSD2|data_shift[19]                                                           ; wsd:WSD2|data_out_reg[18]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.329      ;
; 2.116  ; wsd:WSD1|wsd_counter[0]                                                           ; wsd:WSD1|wsd_counter[0]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; wsd:WSD2|wsd_start_time_out[0]                                                    ; wsd:WSD2|wsd_start_time_out[0]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; wsd:WSD2|wsd_counter[0]                                                           ; wsd:WSD2|wsd_counter[0]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; wsd:WSD1|wsd_start_time_out[2]                                                    ; wsd:WSD1|wsd_start_time_out[2]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD1|wsd_start_time_out[1]                                                    ; wsd:WSD1|wsd_start_time_out[1]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD1|wsd_counter[7]                                                           ; wsd:WSD1|wsd_counter[7]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_start_time_out[7]                                                    ; wsd:WSD2|wsd_start_time_out[7]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_start_time_out[2]                                                    ; wsd:WSD2|wsd_start_time_out[2]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_start_time_out[1]                                                    ; wsd:WSD2|wsd_start_time_out[1]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_counter[7]                                                           ; wsd:WSD2|wsd_counter[7]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.122  ; wsd:WSD2|data_shift[33]                                                           ; wsd:WSD2|data_out_reg[32]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.343      ;
; 2.125  ; wsd:WSD1|wsd_start_time_out[0]                                                    ; wsd:WSD1|wsd_start_time_out[0]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; wsd:WSD2|data_counter[0]                                                          ; wsd:WSD2|data_counter[0]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wsd:WSD2|data_shift[12]                                                           ; wsd:WSD2|data_out_reg[11]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; wsd:WSD2|data_counter[1]                                                          ; wsd:WSD2|data_counter[1]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.348      ;
; 2.128  ; wsd:WSD2|data_shift[13]                                                           ; wsd:WSD2|data_out_reg[12]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.349      ;
; 2.133  ; wsd:WSD1|data_shift[15]                                                           ; wsd:WSD1|data_out_reg[14]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.354      ;
; 2.134  ; wsd:WSD1|delay                                                                    ; wsd:WSD1|delay                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; wsd:WSD1|delay_counter[0]                                                         ; wsd:WSD1|delay_counter[0]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; wsd:WSD1|wsd_start_time_out[7]                                                    ; wsd:WSD1|wsd_start_time_out[7]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.357      ;
; 2.136  ; wsd:WSD2|data_shift[7]                                                            ; wsd:WSD2|data_shift[8]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.357      ;
; 2.143  ; wsd:WSD1|data_ready_reg                                                           ; wsd:WSD1|data_ready_reg                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.364      ;
; 2.143  ; wsd:WSD1|wsd_counter[1]                                                           ; wsd:WSD1|wsd_counter[1]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.364      ;
; 2.144  ; wsd:WSD1|data_shift[38]                                                           ; wsd:WSD1|data_out_reg[37]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.365      ;
; 2.144  ; wsd:WSD2|delay                                                                    ; wsd:WSD2|delay                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.365      ;
; 2.145  ; wsd:WSD1|wsd_counter[2]                                                           ; wsd:WSD1|wsd_counter[2]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.366      ;
; 2.145  ; wsd:WSD1|delay_counter[1]                                                         ; wsd:WSD1|delay_counter[1]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.366      ;
; 2.149  ; wsd:WSD2|delay                                                                    ; wsd:WSD2|start_sample                                                             ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.370      ;
; 2.151  ; wsd:WSD2|delay_counter[0]                                                         ; wsd:WSD2|delay_counter[0]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.372      ;
; 2.158  ; wsd:WSD2|curr_state.WSD_IDLE                                                      ; wsd:WSD2|curr_state.WSD_IDLE                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.379      ;
; 2.159  ; wsd:WSD2|delay_counter[1]                                                         ; wsd:WSD2|delay_counter[1]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.380      ;
; 2.165  ; wsd:WSD2|wsd_counter[1]                                                           ; wsd:WSD2|wsd_counter[1]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.386      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'                                                                                                                                                            ;
+-------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 1.430 ; key_shift[2] ; key_shift[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.651      ;
; 1.439 ; key_shift[3] ; key_shift[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.660      ;
; 1.644 ; key_shift[1] ; key_shift[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.865      ;
; 1.656 ; key_shift[0] ; key_shift[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.877      ;
+-------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold: 'fpga_clk'                                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 1.659 ; buzz_cnt[0]  ; buzz_cnt[0]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.880      ;
; 1.667 ; wdg_cnt[0]   ; wdg_cnt[0]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.888      ;
; 1.669 ; wsd_ctrl     ; wsd_ctrl     ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.890      ;
; 1.669 ; wsd2_ctrl    ; wsd2_ctrl    ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.890      ;
; 1.917 ; buzz_en      ; buzz_en      ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.138      ;
; 2.107 ; wdg_cnt[17]  ; wdg_cnt[17]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.328      ;
; 2.108 ; wdg_cnt[4]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.329      ;
; 2.116 ; wdg_cnt[7]   ; wdg_cnt[7]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; wdg_cnt[19]  ; wdg_cnt[19]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; wdg_cnt[18]  ; wdg_cnt[18]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; wdg_cnt[14]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.338      ;
; 2.126 ; wdg_cnt[16]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; wdg_cnt[9]   ; wdg_cnt[9]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; wdg_cnt[8]   ; wdg_cnt[8]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; wdg_cnt[6]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.348      ;
; 2.140 ; wdg_cnt[0]   ; wdg_cnt[1]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.361      ;
; 2.186 ; buzz_cnt[24] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.407      ;
; 2.212 ; wdg_cnt[20]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.433      ;
; 2.212 ; wdg_cnt[5]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.433      ;
; 2.221 ; wdg_cnt[15]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; wdg_cnt[10]  ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.442      ;
; 2.230 ; wdg_cnt[22]  ; wdg_cnt[22]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; wdg_cnt[12]  ; wdg_cnt[12]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; wdg_cnt[2]   ; wdg_cnt[2]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; wdg_cnt[23]  ; wdg_cnt[23]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[21]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[13]  ; wdg_cnt[13]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[11]  ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[3]   ; wdg_cnt[3]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[1]   ; wdg_cnt[1]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.464 ; buzz_cnt[24] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.685      ;
; 2.470 ; buzz_cnt[24] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.691      ;
; 2.471 ; buzz_cnt[24] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.692      ;
; 2.775 ; buzz_cnt[24] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.996      ;
; 2.930 ; buzz_en      ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.151      ;
; 2.939 ; wdg_cnt[17]  ; wdg_cnt[18]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.160      ;
; 2.940 ; wdg_cnt[4]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.161      ;
; 2.948 ; wdg_cnt[7]   ; wdg_cnt[8]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.169      ;
; 2.949 ; wdg_cnt[19]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; wdg_cnt[18]  ; wdg_cnt[19]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; wdg_cnt[14]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.170      ;
; 2.958 ; wdg_cnt[9]   ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; wdg_cnt[8]   ; wdg_cnt[9]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.179      ;
; 2.999 ; buzz_cnt[11] ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.220      ;
; 3.016 ; buzz_cnt[13] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.237      ;
; 3.050 ; wdg_cnt[17]  ; wdg_cnt[19]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.271      ;
; 3.051 ; wdg_cnt[4]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.272      ;
; 3.059 ; wdg_cnt[7]   ; wdg_cnt[9]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.280      ;
; 3.060 ; wdg_cnt[19]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; wdg_cnt[14]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; wdg_cnt[18]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.281      ;
; 3.069 ; wdg_cnt[9]   ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; wdg_cnt[8]   ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.290      ;
; 3.152 ; wdg_cnt[5]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.373      ;
; 3.152 ; wdg_cnt[20]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.373      ;
; 3.161 ; wdg_cnt[15]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.382      ;
; 3.161 ; wdg_cnt[17]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.382      ;
; 3.161 ; wdg_cnt[10]  ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.382      ;
; 3.170 ; wdg_cnt[22]  ; wdg_cnt[23]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.391      ;
; 3.170 ; wdg_cnt[12]  ; wdg_cnt[13]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.391      ;
; 3.170 ; wdg_cnt[2]   ; wdg_cnt[3]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.391      ;
; 3.170 ; wdg_cnt[7]   ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; wdg_cnt[13]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; wdg_cnt[3]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; wdg_cnt[18]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.392      ;
; 3.173 ; buzz_en      ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.394      ;
; 3.180 ; wdg_cnt[8]   ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.401      ;
; 3.248 ; buzz_cnt[18] ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.469      ;
; 3.257 ; buzz_cnt[10] ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.478      ;
; 3.257 ; buzz_cnt[9]  ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.478      ;
; 3.258 ; buzz_cnt[19] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.479      ;
; 3.266 ; buzz_cnt[8]  ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.487      ;
; 3.272 ; wdg_cnt[17]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.493      ;
; 3.281 ; wdg_cnt[12]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.502      ;
; 3.281 ; wdg_cnt[2]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.502      ;
; 3.281 ; wdg_cnt[7]   ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.502      ;
; 3.282 ; wdg_cnt[3]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.503      ;
; 3.282 ; wdg_cnt[13]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.503      ;
; 3.392 ; wdg_cnt[2]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.613      ;
; 3.392 ; wdg_cnt[12]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.613      ;
; 3.393 ; wdg_cnt[3]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.614      ;
; 3.393 ; wdg_cnt[13]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.614      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[3]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[2]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.452 ; buzz_cnt[4]  ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.673      ;
; 3.460 ; buzz_cnt[2]  ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.681      ;
; 3.486 ; buzz_en      ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.707      ;
; 3.489 ; buzz_en      ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.710      ;
; 3.492 ; wdg_cnt[21]  ; wdg_cnt[23]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[21]  ; wdg_cnt[22]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[13]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[12]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[1]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[1]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold: 'pwm_clk_div[2]'                                                                                                ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node        ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+
; 1.672 ; led_load_cnt[14] ; led_pwm_cnt[14] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.002      ;
; 1.674 ; led_load_cnt[9]  ; led_pwm_cnt[9]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.004      ;
; 1.679 ; led_load_cnt[10] ; led_pwm_cnt[10] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.009      ;
; 1.693 ; led_load_cnt[8]  ; led_pwm_cnt[8]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.023      ;
; 1.705 ; led_load_cnt[12] ; led_pwm_cnt[12] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.035      ;
; 1.713 ; led_load_cnt[7]  ; led_pwm_cnt[7]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.043      ;
; 2.117 ; led_pwm_cnt[10]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; led_pwm_cnt[9]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; led_pwm_cnt[7]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; led_pwm_cnt[0]   ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.118 ; led_pwm_cnt[5]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.339      ;
; 2.127 ; led_pwm_cnt[15]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.348      ;
; 2.155 ; led_pwm          ; led_pwm         ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.376      ;
; 2.219 ; led_load_cnt[4]  ; led_pwm_cnt[4]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.549      ;
; 2.222 ; led_pwm_cnt[11]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.443      ;
; 2.228 ; led_load_cnt[6]  ; led_pwm_cnt[6]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.558      ;
; 2.230 ; led_pwm_cnt[3]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; led_pwm_cnt[6]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; led_pwm_cnt[4]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; led_pwm_cnt[2]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; led_pwm_cnt[1]   ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.452      ;
; 2.249 ; led_load_cnt[5]  ; led_pwm_cnt[5]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.579      ;
; 2.250 ; led_pwm_cnt[14]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.471      ;
; 2.250 ; led_pwm_cnt[13]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.471      ;
; 2.356 ; led_load_cnt[0]  ; led_pwm_cnt[0]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.686      ;
; 2.359 ; led_load_cnt[11] ; led_pwm_cnt[11] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.689      ;
; 2.359 ; led_load_cnt[2]  ; led_pwm_cnt[2]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.689      ;
; 2.377 ; led_load_cnt[1]  ; led_pwm_cnt[1]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.707      ;
; 2.390 ; led_load_cnt[13] ; led_pwm_cnt[13] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.720      ;
; 2.416 ; led_load_cnt[3]  ; led_pwm_cnt[3]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.746      ;
; 2.441 ; led_load_cnt[15] ; led_pwm_cnt[15] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.109      ; 2.771      ;
; 2.529 ; led_pwm_cnt[12]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.750      ;
; 2.553 ; led_pwm_cnt[8]   ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.774      ;
; 2.949 ; led_pwm_cnt[10]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; led_pwm_cnt[9]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; led_pwm_cnt[0]   ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.170      ;
; 2.950 ; led_pwm_cnt[5]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.171      ;
; 3.060 ; led_pwm_cnt[10]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; led_pwm_cnt[0]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; led_pwm_cnt[9]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.281      ;
; 3.061 ; led_pwm_cnt[5]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.282      ;
; 3.162 ; led_pwm_cnt[11]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.383      ;
; 3.170 ; led_pwm_cnt[3]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; led_pwm_cnt[4]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; led_pwm_cnt[9]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; led_pwm_cnt[1]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; led_pwm_cnt[6]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.392      ;
; 3.190 ; led_pwm_cnt[13]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.411      ;
; 3.190 ; led_pwm_cnt[14]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.411      ;
; 3.281 ; led_pwm_cnt[3]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.502      ;
; 3.282 ; led_pwm_cnt[4]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.503      ;
; 3.301 ; led_pwm_cnt[13]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.522      ;
; 3.385 ; led_pwm_cnt[8]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.606      ;
; 3.392 ; led_pwm_cnt[3]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.613      ;
; 3.393 ; led_pwm_cnt[4]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.614      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.496 ; led_pwm_cnt[8]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.717      ;
; 3.503 ; led_pwm_cnt[3]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.724      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[0]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[0]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[0]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[0]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[0]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.607 ; led_pwm_cnt[8]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.828      ;
; 3.631 ; led_pwm_cnt[11]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.631 ; led_pwm_cnt[11]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.631 ; led_pwm_cnt[11]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[1]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[1]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[1]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[1]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[1]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.718 ; led_pwm_cnt[8]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.939      ;
; 3.768 ; led_pwm_cnt[7]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; led_pwm_cnt[7]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; led_pwm_cnt[7]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.989      ;
; 3.781 ; led_pwm_cnt[7]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.002      ;
; 3.781 ; led_pwm_cnt[7]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.002      ;
; 3.781 ; led_pwm_cnt[7]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.002      ;
; 3.781 ; led_pwm_cnt[7]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.002      ;
; 3.781 ; led_pwm_cnt[7]   ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.002      ;
; 3.789 ; led_pwm_cnt[12]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.010      ;
; 3.789 ; led_pwm_cnt[12]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.010      ;
; 3.789 ; led_pwm_cnt[12]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.010      ;
; 3.911 ; led_pwm_cnt[5]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.132      ;
; 3.911 ; led_pwm_cnt[5]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.132      ;
; 3.911 ; led_pwm_cnt[5]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.132      ;
; 3.924 ; led_pwm_cnt[5]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.145      ;
; 3.924 ; led_pwm_cnt[5]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.145      ;
; 3.924 ; led_pwm_cnt[5]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.145      ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk_1mhz'                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk_1mhz ; Rise       ; clk_1mhz                                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[8] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[8] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; pwm_clk_div[0]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; pwm_clk_div[0]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; pwm_clk_div[1]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; pwm_clk_div[1]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; pwm_clk_div[2]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; pwm_clk_div[2]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_DATA                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_DATA                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_END                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_END                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ERR                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ERR                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_IDLE                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_IDLE                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST1                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST1                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST2                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST2                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[3]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[3]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[4]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[4]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[5]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[5]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[10]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[10]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[11]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[11]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[12]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[12]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[13]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[13]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[14]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[14]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[15]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[15]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[16]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[16]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[17]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[17]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[18]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[18]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[19]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[19]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[20]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[20]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[21]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[21]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[22]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[22]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[23]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[23]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[24]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[24]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[25]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[25]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[26]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[26]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[27]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[27]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[28]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[28]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[29]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[29]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[30]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[30]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[31]                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'fpga_clk'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[12]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[12]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[13]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[13]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[14]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[14]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[15]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[15]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[16]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[16]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[17]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[17]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[18]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[18]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[19]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[19]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[20]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[20]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[21]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[21]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[22]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[22]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[23]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[23]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[24]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[24]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_en           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_en           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[0]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[0]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[10]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[10]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[11]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[11]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[12]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[12]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[13]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[13]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[14]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[14]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[15]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[15]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[1]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[1]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[2]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[2]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[3]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[3]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[4]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[4]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[5]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[5]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[6]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[6]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[7]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[7]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[8]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[8]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[9]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[9]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_pwm_en[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_pwm_en[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_pwm_en[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_pwm_en[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; lvds_ctrl[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; lvds_ctrl[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; lvds_ctrl[1]      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'                                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+---------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+---------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; C1|LPM_COUNTER_component|auto_generated|counter_cella9|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; C1|LPM_COUNTER_component|auto_generated|counter_cella9|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]|clk                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_clk_div[2]'                                                                          ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; pwm_clk_div[2]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; pwm_clk_div[2]|regout ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                            ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port       ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; wsd[*]          ; clk_1mhz                                                                          ; 3.529  ; 3.529  ; Rise       ; clk_1mhz                                                                          ;
;  wsd[1]         ; clk_1mhz                                                                          ; 3.529  ; 3.529  ; Rise       ; clk_1mhz                                                                          ;
;  wsd[2]         ; clk_1mhz                                                                          ; 2.554  ; 2.554  ; Rise       ; clk_1mhz                                                                          ;
; gpmc_cs_n[*]    ; fpga_clk                                                                          ; 18.841 ; 18.841 ; Rise       ; fpga_clk                                                                          ;
;  gpmc_cs_n[3]   ; fpga_clk                                                                          ; 18.841 ; 18.841 ; Rise       ; fpga_clk                                                                          ;
; gpmc_we_n       ; fpga_clk                                                                          ; 13.960 ; 13.960 ; Rise       ; fpga_clk                                                                          ;
; sa[*]           ; fpga_clk                                                                          ; 19.604 ; 19.604 ; Rise       ; fpga_clk                                                                          ;
;  sa[0]          ; fpga_clk                                                                          ; 11.448 ; 11.448 ; Rise       ; fpga_clk                                                                          ;
;  sa[1]          ; fpga_clk                                                                          ; 18.899 ; 18.899 ; Rise       ; fpga_clk                                                                          ;
;  sa[2]          ; fpga_clk                                                                          ; 10.847 ; 10.847 ; Rise       ; fpga_clk                                                                          ;
;  sa[3]          ; fpga_clk                                                                          ; 17.584 ; 17.584 ; Rise       ; fpga_clk                                                                          ;
;  sa[4]          ; fpga_clk                                                                          ; 15.763 ; 15.763 ; Rise       ; fpga_clk                                                                          ;
;  sa[5]          ; fpga_clk                                                                          ; 17.996 ; 17.996 ; Rise       ; fpga_clk                                                                          ;
;  sa[6]          ; fpga_clk                                                                          ; 19.604 ; 19.604 ; Rise       ; fpga_clk                                                                          ;
;  sa[7]          ; fpga_clk                                                                          ; 18.975 ; 18.975 ; Rise       ; fpga_clk                                                                          ;
; sd[*]           ; fpga_clk                                                                          ; 6.106  ; 6.106  ; Rise       ; fpga_clk                                                                          ;
;  sd[0]          ; fpga_clk                                                                          ; 4.956  ; 4.956  ; Rise       ; fpga_clk                                                                          ;
;  sd[1]          ; fpga_clk                                                                          ; 4.836  ; 4.836  ; Rise       ; fpga_clk                                                                          ;
;  sd[2]          ; fpga_clk                                                                          ; 4.811  ; 4.811  ; Rise       ; fpga_clk                                                                          ;
;  sd[3]          ; fpga_clk                                                                          ; 4.068  ; 4.068  ; Rise       ; fpga_clk                                                                          ;
;  sd[4]          ; fpga_clk                                                                          ; 3.457  ; 3.457  ; Rise       ; fpga_clk                                                                          ;
;  sd[5]          ; fpga_clk                                                                          ; 1.864  ; 1.864  ; Rise       ; fpga_clk                                                                          ;
;  sd[6]          ; fpga_clk                                                                          ; 6.106  ; 6.106  ; Rise       ; fpga_clk                                                                          ;
;  sd[7]          ; fpga_clk                                                                          ; 2.752  ; 2.752  ; Rise       ; fpga_clk                                                                          ;
; sys_rst_n       ; fpga_clk                                                                          ; 6.440  ; 6.440  ; Rise       ; fpga_clk                                                                          ;
; cpld_key_in[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4.749  ; 4.749  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 3.973  ; 3.973  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4.264  ; 4.264  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4.749  ; 4.749  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 3.627  ; 3.627  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                               ;
+-----------------+-----------------------------------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------------------------------+
; Data Port       ; Clock Port                                                                        ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                   ;
+-----------------+-----------------------------------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------------------------------+
; wsd[*]          ; clk_1mhz                                                                          ; -2.000  ; -2.000  ; Rise       ; clk_1mhz                                                                          ;
;  wsd[1]         ; clk_1mhz                                                                          ; -2.975  ; -2.975  ; Rise       ; clk_1mhz                                                                          ;
;  wsd[2]         ; clk_1mhz                                                                          ; -2.000  ; -2.000  ; Rise       ; clk_1mhz                                                                          ;
; gpmc_cs_n[*]    ; fpga_clk                                                                          ; -5.994  ; -5.994  ; Rise       ; fpga_clk                                                                          ;
;  gpmc_cs_n[3]   ; fpga_clk                                                                          ; -5.994  ; -5.994  ; Rise       ; fpga_clk                                                                          ;
; gpmc_we_n       ; fpga_clk                                                                          ; -4.914  ; -4.914  ; Rise       ; fpga_clk                                                                          ;
; sa[*]           ; fpga_clk                                                                          ; -3.609  ; -3.609  ; Rise       ; fpga_clk                                                                          ;
;  sa[0]          ; fpga_clk                                                                          ; -4.743  ; -4.743  ; Rise       ; fpga_clk                                                                          ;
;  sa[1]          ; fpga_clk                                                                          ; -3.609  ; -3.609  ; Rise       ; fpga_clk                                                                          ;
;  sa[2]          ; fpga_clk                                                                          ; -4.885  ; -4.885  ; Rise       ; fpga_clk                                                                          ;
;  sa[3]          ; fpga_clk                                                                          ; -5.065  ; -5.065  ; Rise       ; fpga_clk                                                                          ;
;  sa[4]          ; fpga_clk                                                                          ; -6.697  ; -6.697  ; Rise       ; fpga_clk                                                                          ;
;  sa[5]          ; fpga_clk                                                                          ; -6.811  ; -6.811  ; Rise       ; fpga_clk                                                                          ;
;  sa[6]          ; fpga_clk                                                                          ; -10.885 ; -10.885 ; Rise       ; fpga_clk                                                                          ;
;  sa[7]          ; fpga_clk                                                                          ; -10.231 ; -10.231 ; Rise       ; fpga_clk                                                                          ;
; sd[*]           ; fpga_clk                                                                          ; -1.124  ; -1.124  ; Rise       ; fpga_clk                                                                          ;
;  sd[0]          ; fpga_clk                                                                          ; -1.124  ; -1.124  ; Rise       ; fpga_clk                                                                          ;
;  sd[1]          ; fpga_clk                                                                          ; -1.210  ; -1.210  ; Rise       ; fpga_clk                                                                          ;
;  sd[2]          ; fpga_clk                                                                          ; -1.706  ; -1.706  ; Rise       ; fpga_clk                                                                          ;
;  sd[3]          ; fpga_clk                                                                          ; -1.217  ; -1.217  ; Rise       ; fpga_clk                                                                          ;
;  sd[4]          ; fpga_clk                                                                          ; -1.854  ; -1.854  ; Rise       ; fpga_clk                                                                          ;
;  sd[5]          ; fpga_clk                                                                          ; -1.229  ; -1.229  ; Rise       ; fpga_clk                                                                          ;
;  sd[6]          ; fpga_clk                                                                          ; -1.976  ; -1.976  ; Rise       ; fpga_clk                                                                          ;
;  sd[7]          ; fpga_clk                                                                          ; -2.186  ; -2.186  ; Rise       ; fpga_clk                                                                          ;
; sys_rst_n       ; fpga_clk                                                                          ; -5.882  ; -5.882  ; Rise       ; fpga_clk                                                                          ;
; cpld_key_in[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -3.073  ; -3.073  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -3.419  ; -3.419  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -3.710  ; -3.710  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -4.195  ; -4.195  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -3.073  ; -3.073  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
+-----------------+-----------------------------------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                   ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port        ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; irq_cpld[*]      ; clk_1mhz                                                                          ; 9.446  ; 9.446  ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[0]     ; clk_1mhz                                                                          ; 9.446  ; 9.446  ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[1]     ; clk_1mhz                                                                          ; 8.998  ; 8.998  ; Rise       ; clk_1mhz                                                                          ;
; sd[*]            ; clk_1mhz                                                                          ; 27.884 ; 27.884 ; Rise       ; clk_1mhz                                                                          ;
;  sd[0]           ; clk_1mhz                                                                          ; 22.333 ; 22.333 ; Rise       ; clk_1mhz                                                                          ;
;  sd[1]           ; clk_1mhz                                                                          ; 26.134 ; 26.134 ; Rise       ; clk_1mhz                                                                          ;
;  sd[2]           ; clk_1mhz                                                                          ; 26.951 ; 26.951 ; Rise       ; clk_1mhz                                                                          ;
;  sd[3]           ; clk_1mhz                                                                          ; 27.754 ; 27.754 ; Rise       ; clk_1mhz                                                                          ;
;  sd[4]           ; clk_1mhz                                                                          ; 18.190 ; 18.190 ; Rise       ; clk_1mhz                                                                          ;
;  sd[5]           ; clk_1mhz                                                                          ; 17.776 ; 17.776 ; Rise       ; clk_1mhz                                                                          ;
;  sd[6]           ; clk_1mhz                                                                          ; 27.884 ; 27.884 ; Rise       ; clk_1mhz                                                                          ;
;  sd[7]           ; clk_1mhz                                                                          ; 19.624 ; 19.624 ; Rise       ; clk_1mhz                                                                          ;
; buzzer_out       ; fpga_clk                                                                          ; 10.727 ; 10.727 ; Rise       ; fpga_clk                                                                          ;
; cpld_led[*]      ; fpga_clk                                                                          ; 14.565 ; 14.565 ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[0]     ; fpga_clk                                                                          ; 11.662 ; 11.662 ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[1]     ; fpga_clk                                                                          ; 14.565 ; 14.565 ; Rise       ; fpga_clk                                                                          ;
; io_led_out[*]    ; fpga_clk                                                                          ; 16.292 ; 16.292 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[0]   ; fpga_clk                                                                          ; 16.292 ; 16.292 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[1]   ; fpga_clk                                                                          ; 13.462 ; 13.462 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[2]   ; fpga_clk                                                                          ; 15.553 ; 15.553 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[3]   ; fpga_clk                                                                          ; 14.456 ; 14.456 ; Rise       ; fpga_clk                                                                          ;
; lcd_vled         ; fpga_clk                                                                          ; 9.039  ; 9.039  ; Rise       ; fpga_clk                                                                          ;
; lvds_pwen        ; fpga_clk                                                                          ; 10.622 ; 10.622 ; Rise       ; fpga_clk                                                                          ;
; relay_ctrl[*]    ; fpga_clk                                                                          ; 12.777 ; 12.777 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[0]   ; fpga_clk                                                                          ; 12.777 ; 12.777 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[1]   ; fpga_clk                                                                          ; 11.151 ; 11.151 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[2]   ; fpga_clk                                                                          ; 11.913 ; 11.913 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[3]   ; fpga_clk                                                                          ; 10.234 ; 10.234 ; Rise       ; fpga_clk                                                                          ;
; sd[*]            ; fpga_clk                                                                          ; 34.795 ; 34.795 ; Rise       ; fpga_clk                                                                          ;
;  sd[0]           ; fpga_clk                                                                          ; 23.293 ; 23.293 ; Rise       ; fpga_clk                                                                          ;
;  sd[1]           ; fpga_clk                                                                          ; 34.795 ; 34.795 ; Rise       ; fpga_clk                                                                          ;
;  sd[2]           ; fpga_clk                                                                          ; 23.268 ; 23.268 ; Rise       ; fpga_clk                                                                          ;
;  sd[3]           ; fpga_clk                                                                          ; 21.516 ; 21.516 ; Rise       ; fpga_clk                                                                          ;
;  sd[4]           ; fpga_clk                                                                          ; 15.225 ; 15.225 ; Rise       ; fpga_clk                                                                          ;
;  sd[5]           ; fpga_clk                                                                          ; 12.551 ; 12.551 ; Rise       ; fpga_clk                                                                          ;
;  sd[6]           ; fpga_clk                                                                          ; 21.991 ; 21.991 ; Rise       ; fpga_clk                                                                          ;
;  sd[7]           ; fpga_clk                                                                          ; 21.220 ; 21.220 ; Rise       ; fpga_clk                                                                          ;
; wdg_out          ; fpga_clk                                                                          ; 12.848 ; 12.848 ; Rise       ; fpga_clk                                                                          ;
; wsd_sample[*]    ; fpga_clk                                                                          ; 9.568  ; 9.568  ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[1]   ; fpga_clk                                                                          ; 9.568  ; 9.568  ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[2]   ; fpga_clk                                                                          ; 7.795  ; 7.795  ; Rise       ; fpga_clk                                                                          ;
; cpld_key_out[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 10.244 ; 10.244 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 10.244 ; 10.244 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 9.025  ; 9.025  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 10.099 ; 10.099 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 10.223 ; 10.223 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; sd[*]            ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 20.507 ; 20.507 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[0]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 20.507 ; 20.507 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[1]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 14.333 ; 14.333 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[2]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 18.908 ; 18.908 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[3]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 15.966 ; 15.966 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; io_led_out[*]    ; pwm_clk_div[2]                                                                    ; 12.390 ; 12.390 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[0]   ; pwm_clk_div[2]                                                                    ; 12.390 ; 12.390 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[1]   ; pwm_clk_div[2]                                                                    ; 11.778 ; 11.778 ; Rise       ; pwm_clk_div[2]                                                                    ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                           ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port        ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; irq_cpld[*]      ; clk_1mhz                                                                          ; 8.998  ; 8.998  ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[0]     ; clk_1mhz                                                                          ; 9.446  ; 9.446  ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[1]     ; clk_1mhz                                                                          ; 8.998  ; 8.998  ; Rise       ; clk_1mhz                                                                          ;
; sd[*]            ; clk_1mhz                                                                          ; 10.884 ; 10.884 ; Rise       ; clk_1mhz                                                                          ;
;  sd[0]           ; clk_1mhz                                                                          ; 15.723 ; 15.723 ; Rise       ; clk_1mhz                                                                          ;
;  sd[1]           ; clk_1mhz                                                                          ; 18.480 ; 18.480 ; Rise       ; clk_1mhz                                                                          ;
;  sd[2]           ; clk_1mhz                                                                          ; 19.311 ; 19.311 ; Rise       ; clk_1mhz                                                                          ;
;  sd[3]           ; clk_1mhz                                                                          ; 15.624 ; 15.624 ; Rise       ; clk_1mhz                                                                          ;
;  sd[4]           ; clk_1mhz                                                                          ; 14.084 ; 14.084 ; Rise       ; clk_1mhz                                                                          ;
;  sd[5]           ; clk_1mhz                                                                          ; 10.884 ; 10.884 ; Rise       ; clk_1mhz                                                                          ;
;  sd[6]           ; clk_1mhz                                                                          ; 18.233 ; 18.233 ; Rise       ; clk_1mhz                                                                          ;
;  sd[7]           ; clk_1mhz                                                                          ; 13.202 ; 13.202 ; Rise       ; clk_1mhz                                                                          ;
; buzzer_out       ; fpga_clk                                                                          ; 10.186 ; 10.186 ; Rise       ; fpga_clk                                                                          ;
; cpld_led[*]      ; fpga_clk                                                                          ; 11.662 ; 11.662 ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[0]     ; fpga_clk                                                                          ; 11.662 ; 11.662 ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[1]     ; fpga_clk                                                                          ; 12.917 ; 12.917 ; Rise       ; fpga_clk                                                                          ;
; io_led_out[*]    ; fpga_clk                                                                          ; 9.022  ; 9.022  ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[0]   ; fpga_clk                                                                          ; 11.195 ; 11.195 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[1]   ; fpga_clk                                                                          ; 11.121 ; 11.121 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[2]   ; fpga_clk                                                                          ; 9.182  ; 9.182  ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[3]   ; fpga_clk                                                                          ; 9.022  ; 9.022  ; Rise       ; fpga_clk                                                                          ;
; lcd_vled         ; fpga_clk                                                                          ; 9.039  ; 9.039  ; Rise       ; fpga_clk                                                                          ;
; lvds_pwen        ; fpga_clk                                                                          ; 10.622 ; 10.622 ; Rise       ; fpga_clk                                                                          ;
; relay_ctrl[*]    ; fpga_clk                                                                          ; 8.747  ; 8.747  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[0]   ; fpga_clk                                                                          ; 10.612 ; 10.612 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[1]   ; fpga_clk                                                                          ; 9.489  ; 9.489  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[2]   ; fpga_clk                                                                          ; 10.304 ; 10.304 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[3]   ; fpga_clk                                                                          ; 8.747  ; 8.747  ; Rise       ; fpga_clk                                                                          ;
; sd[*]            ; fpga_clk                                                                          ; 10.209 ; 10.209 ; Rise       ; fpga_clk                                                                          ;
;  sd[0]           ; fpga_clk                                                                          ; 15.570 ; 15.570 ; Rise       ; fpga_clk                                                                          ;
;  sd[1]           ; fpga_clk                                                                          ; 14.387 ; 14.387 ; Rise       ; fpga_clk                                                                          ;
;  sd[2]           ; fpga_clk                                                                          ; 14.284 ; 14.284 ; Rise       ; fpga_clk                                                                          ;
;  sd[3]           ; fpga_clk                                                                          ; 10.209 ; 10.209 ; Rise       ; fpga_clk                                                                          ;
;  sd[4]           ; fpga_clk                                                                          ; 14.446 ; 14.446 ; Rise       ; fpga_clk                                                                          ;
;  sd[5]           ; fpga_clk                                                                          ; 11.598 ; 11.598 ; Rise       ; fpga_clk                                                                          ;
;  sd[6]           ; fpga_clk                                                                          ; 14.719 ; 14.719 ; Rise       ; fpga_clk                                                                          ;
;  sd[7]           ; fpga_clk                                                                          ; 15.675 ; 15.675 ; Rise       ; fpga_clk                                                                          ;
; wdg_out          ; fpga_clk                                                                          ; 9.130  ; 9.130  ; Rise       ; fpga_clk                                                                          ;
; wsd_sample[*]    ; fpga_clk                                                                          ; 7.795  ; 7.795  ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[1]   ; fpga_clk                                                                          ; 9.568  ; 9.568  ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[2]   ; fpga_clk                                                                          ; 7.795  ; 7.795  ; Rise       ; fpga_clk                                                                          ;
; cpld_key_out[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 9.025  ; 9.025  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 10.244 ; 10.244 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 9.025  ; 9.025  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 10.099 ; 10.099 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 10.223 ; 10.223 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; sd[*]            ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 14.333 ; 14.333 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[0]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 20.507 ; 20.507 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[1]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 14.333 ; 14.333 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[2]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 18.908 ; 18.908 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[3]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 15.966 ; 15.966 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; io_led_out[*]    ; pwm_clk_div[2]                                                                    ; 11.778 ; 11.778 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[0]   ; pwm_clk_div[2]                                                                    ; 12.390 ; 12.390 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[1]   ; pwm_clk_div[2]                                                                    ; 11.778 ; 11.778 ; Rise       ; pwm_clk_div[2]                                                                    ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+----------------+---------------+--------+----+----+--------+
; Input Port     ; Output Port   ; RR     ; RF ; FR ; FF     ;
+----------------+---------------+--------+----+----+--------+
; cpld_key_in[0] ; irq_cpld[2]   ; 10.734 ;    ;    ; 10.734 ;
; cpld_key_in[0] ; sd[0]         ; 19.106 ;    ;    ; 19.106 ;
; cpld_key_in[0] ; sd[1]         ; 16.528 ;    ;    ; 16.528 ;
; cpld_key_in[0] ; sd[2]         ; 20.573 ;    ;    ; 20.573 ;
; cpld_key_in[0] ; sd[3]         ; 16.530 ;    ;    ; 16.530 ;
; cpld_key_in[0] ; sd[4]         ; 16.305 ;    ;    ; 16.305 ;
; cpld_key_in[1] ; irq_cpld[2]   ; 11.025 ;    ;    ; 11.025 ;
; cpld_key_in[1] ; sd[0]         ; 19.397 ;    ;    ; 19.397 ;
; cpld_key_in[1] ; sd[1]         ; 16.819 ;    ;    ; 16.819 ;
; cpld_key_in[1] ; sd[2]         ; 20.864 ;    ;    ; 20.864 ;
; cpld_key_in[1] ; sd[3]         ; 16.821 ;    ;    ; 16.821 ;
; cpld_key_in[1] ; sd[5]         ; 13.103 ;    ;    ; 13.103 ;
; cpld_key_in[2] ; irq_cpld[2]   ; 11.510 ;    ;    ; 11.510 ;
; cpld_key_in[2] ; sd[0]         ; 19.882 ;    ;    ; 19.882 ;
; cpld_key_in[2] ; sd[1]         ; 17.304 ;    ;    ; 17.304 ;
; cpld_key_in[2] ; sd[2]         ; 21.349 ;    ;    ; 21.349 ;
; cpld_key_in[2] ; sd[3]         ; 17.306 ;    ;    ; 17.306 ;
; cpld_key_in[2] ; sd[6]         ; 16.401 ;    ;    ; 16.401 ;
; cpld_key_in[3] ; irq_cpld[2]   ; 10.388 ;    ;    ; 10.388 ;
; cpld_key_in[3] ; sd[0]         ; 18.760 ;    ;    ; 18.760 ;
; cpld_key_in[3] ; sd[1]         ; 16.182 ;    ;    ; 16.182 ;
; cpld_key_in[3] ; sd[2]         ; 20.227 ;    ;    ; 20.227 ;
; cpld_key_in[3] ; sd[3]         ; 16.184 ;    ;    ; 16.184 ;
; cpld_key_in[3] ; sd[7]         ; 15.658 ;    ;    ; 15.658 ;
; cpu_rxd[1]     ; io_led_out[5] ; 8.536  ;    ;    ; 8.536  ;
; cpu_rxd[2]     ; io_led_out[5] ; 9.960  ;    ;    ; 9.960  ;
; cpu_txd[1]     ; io_led_out[5] ; 8.985  ;    ;    ; 8.985  ;
; cpu_txd[2]     ; io_led_out[5] ; 10.025 ;    ;    ; 10.025 ;
; gpmc_cs_n[3]   ; sd[0]         ; 16.429 ;    ;    ; 16.429 ;
; gpmc_cs_n[3]   ; sd[1]         ; 30.766 ;    ;    ; 30.766 ;
; gpmc_cs_n[3]   ; sd[2]         ; 28.443 ;    ;    ; 28.443 ;
; gpmc_cs_n[3]   ; sd[3]         ; 14.600 ;    ;    ; 14.600 ;
; gpmc_cs_n[3]   ; sd[4]         ; 19.097 ;    ;    ; 19.097 ;
; gpmc_cs_n[3]   ; sd[5]         ; 17.631 ;    ;    ; 17.631 ;
; gpmc_cs_n[3]   ; sd[6]         ; 28.629 ;    ;    ; 28.629 ;
; gpmc_cs_n[3]   ; sd[7]         ; 17.647 ;    ;    ; 17.647 ;
; gpmc_oe_n      ; sd[0]         ; 9.258  ;    ;    ; 9.258  ;
; gpmc_oe_n      ; sd[1]         ; 9.258  ;    ;    ; 9.258  ;
; gpmc_oe_n      ; sd[2]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[3]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[4]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[5]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[6]         ; 8.986  ;    ;    ; 8.986  ;
; gpmc_oe_n      ; sd[7]         ; 8.986  ;    ;    ; 8.986  ;
; led_link       ; io_led_out[4] ; 10.658 ;    ;    ; 10.658 ;
; led_speed      ; io_led_out[4] ; 11.559 ;    ;    ; 11.559 ;
; sa[0]          ; sd[0]         ; 22.359 ;    ;    ; 22.359 ;
; sa[0]          ; sd[1]         ; 32.552 ;    ;    ; 32.552 ;
; sa[0]          ; sd[2]         ; 28.714 ;    ;    ; 28.714 ;
; sa[0]          ; sd[3]         ; 32.581 ;    ;    ; 32.581 ;
; sa[0]          ; sd[4]         ; 21.686 ;    ;    ; 21.686 ;
; sa[0]          ; sd[5]         ; 21.686 ;    ;    ; 21.686 ;
; sa[0]          ; sd[6]         ; 29.883 ;    ;    ; 29.883 ;
; sa[0]          ; sd[7]         ; 22.087 ;    ;    ; 22.087 ;
; sa[1]          ; sd[0]         ; 24.810 ;    ;    ; 24.810 ;
; sa[1]          ; sd[1]         ; 32.784 ;    ;    ; 32.784 ;
; sa[1]          ; sd[2]         ; 31.951 ;    ;    ; 31.951 ;
; sa[1]          ; sd[3]         ; 22.392 ;    ;    ; 22.392 ;
; sa[1]          ; sd[4]         ; 22.832 ;    ;    ; 22.832 ;
; sa[1]          ; sd[5]         ; 21.754 ;    ;    ; 21.754 ;
; sa[1]          ; sd[6]         ; 32.137 ;    ;    ; 32.137 ;
; sa[1]          ; sd[7]         ; 21.005 ;    ;    ; 21.005 ;
; sa[2]          ; sd[0]         ; 18.550 ;    ;    ; 18.550 ;
; sa[2]          ; sd[1]         ; 32.814 ;    ;    ; 32.814 ;
; sa[2]          ; sd[2]         ; 28.718 ;    ;    ; 28.718 ;
; sa[2]          ; sd[3]         ; 17.877 ;    ;    ; 17.877 ;
; sa[2]          ; sd[4]         ; 19.262 ;    ;    ; 19.262 ;
; sa[2]          ; sd[5]         ; 17.877 ;    ;    ; 17.877 ;
; sa[2]          ; sd[6]         ; 28.904 ;    ;    ; 28.904 ;
; sa[2]          ; sd[7]         ; 18.278 ;    ;    ; 18.278 ;
; sa[3]          ; sd[0]         ; 17.498 ;    ;    ; 17.498 ;
; sa[3]          ; sd[1]         ; 38.723 ;    ;    ; 38.723 ;
; sa[3]          ; sd[2]         ; 29.818 ;    ;    ; 29.818 ;
; sa[3]          ; sd[3]         ; 19.542 ;    ;    ; 19.542 ;
; sa[3]          ; sd[4]         ; 20.132 ;    ;    ; 20.132 ;
; sa[3]          ; sd[5]         ; 16.825 ;    ;    ; 16.825 ;
; sa[3]          ; sd[6]         ; 30.004 ;    ;    ; 30.004 ;
; sa[3]          ; sd[7]         ; 19.690 ;    ;    ; 19.690 ;
; sa[4]          ; sd[0]         ; 25.803 ;    ;    ; 25.803 ;
; sa[4]          ; sd[1]         ; 30.767 ;    ;    ; 30.767 ;
; sa[4]          ; sd[2]         ; 27.352 ;    ;    ; 27.352 ;
; sa[4]          ; sd[3]         ; 22.443 ;    ;    ; 22.443 ;
; sa[4]          ; sd[4]         ; 17.569 ;    ;    ; 17.569 ;
; sa[4]          ; sd[5]         ; 17.569 ;    ;    ; 17.569 ;
; sa[4]          ; sd[6]         ; 27.538 ;    ;    ; 27.538 ;
; sa[4]          ; sd[7]         ; 17.970 ;    ;    ; 17.970 ;
; sa[5]          ; sd[0]         ; 22.843 ;    ;    ; 22.843 ;
; sa[5]          ; sd[1]         ; 37.904 ;    ;    ; 37.904 ;
; sa[5]          ; sd[2]         ; 32.499 ;    ;    ; 32.499 ;
; sa[5]          ; sd[3]         ; 33.054 ;    ;    ; 33.054 ;
; sa[5]          ; sd[4]         ; 22.672 ;    ;    ; 22.672 ;
; sa[5]          ; sd[5]         ; 22.170 ;    ;    ; 22.170 ;
; sa[5]          ; sd[6]         ; 32.685 ;    ;    ; 32.685 ;
; sa[5]          ; sd[7]         ; 22.571 ;    ;    ; 22.571 ;
; sa[6]          ; sd[0]         ; 17.192 ;    ;    ; 17.192 ;
; sa[6]          ; sd[1]         ; 38.816 ;    ;    ; 38.816 ;
; sa[6]          ; sd[2]         ; 29.911 ;    ;    ; 29.911 ;
; sa[6]          ; sd[3]         ; 15.363 ;    ;    ; 15.363 ;
; sa[6]          ; sd[4]         ; 20.225 ;    ;    ; 20.225 ;
; sa[6]          ; sd[5]         ; 18.394 ;    ;    ; 18.394 ;
; sa[6]          ; sd[6]         ; 30.097 ;    ;    ; 30.097 ;
; sa[6]          ; sd[7]         ; 18.410 ;    ;    ; 18.410 ;
; sa[7]          ; sd[0]         ; 16.563 ;    ;    ; 16.563 ;
; sa[7]          ; sd[1]         ; 38.162 ;    ;    ; 38.162 ;
; sa[7]          ; sd[2]         ; 29.257 ;    ;    ; 29.257 ;
; sa[7]          ; sd[3]         ; 14.734 ;    ;    ; 14.734 ;
; sa[7]          ; sd[4]         ; 19.571 ;    ;    ; 19.571 ;
; sa[7]          ; sd[5]         ; 17.765 ;    ;    ; 17.765 ;
; sa[7]          ; sd[6]         ; 29.443 ;    ;    ; 29.443 ;
; sa[7]          ; sd[7]         ; 17.781 ;    ;    ; 17.781 ;
; sw_rst_in      ; sw_rst_out    ; 6.532  ;    ;    ; 6.532  ;
; sys_rst_n      ; cpld_lcd_nrst ; 8.762  ;    ;    ; 8.762  ;
; sys_rst_n      ; rst_out_n     ; 10.361 ;    ;    ; 10.361 ;
; sys_rst_n      ; rst_out_p     ; 10.361 ;    ;    ; 10.361 ;
+----------------+---------------+--------+----+----+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+----------------+---------------+--------+----+----+--------+
; Input Port     ; Output Port   ; RR     ; RF ; FR ; FF     ;
+----------------+---------------+--------+----+----+--------+
; cpld_key_in[0] ; irq_cpld[2]   ; 10.734 ;    ;    ; 10.734 ;
; cpld_key_in[0] ; sd[0]         ; 19.106 ;    ;    ; 19.106 ;
; cpld_key_in[0] ; sd[1]         ; 16.528 ;    ;    ; 16.528 ;
; cpld_key_in[0] ; sd[2]         ; 20.573 ;    ;    ; 20.573 ;
; cpld_key_in[0] ; sd[3]         ; 16.530 ;    ;    ; 16.530 ;
; cpld_key_in[0] ; sd[4]         ; 16.305 ;    ;    ; 16.305 ;
; cpld_key_in[1] ; irq_cpld[2]   ; 11.025 ;    ;    ; 11.025 ;
; cpld_key_in[1] ; sd[0]         ; 19.397 ;    ;    ; 19.397 ;
; cpld_key_in[1] ; sd[1]         ; 16.819 ;    ;    ; 16.819 ;
; cpld_key_in[1] ; sd[2]         ; 20.864 ;    ;    ; 20.864 ;
; cpld_key_in[1] ; sd[3]         ; 16.821 ;    ;    ; 16.821 ;
; cpld_key_in[1] ; sd[5]         ; 13.103 ;    ;    ; 13.103 ;
; cpld_key_in[2] ; irq_cpld[2]   ; 11.510 ;    ;    ; 11.510 ;
; cpld_key_in[2] ; sd[0]         ; 19.882 ;    ;    ; 19.882 ;
; cpld_key_in[2] ; sd[1]         ; 17.304 ;    ;    ; 17.304 ;
; cpld_key_in[2] ; sd[2]         ; 21.349 ;    ;    ; 21.349 ;
; cpld_key_in[2] ; sd[3]         ; 17.306 ;    ;    ; 17.306 ;
; cpld_key_in[2] ; sd[6]         ; 16.401 ;    ;    ; 16.401 ;
; cpld_key_in[3] ; irq_cpld[2]   ; 10.388 ;    ;    ; 10.388 ;
; cpld_key_in[3] ; sd[0]         ; 18.760 ;    ;    ; 18.760 ;
; cpld_key_in[3] ; sd[1]         ; 16.182 ;    ;    ; 16.182 ;
; cpld_key_in[3] ; sd[2]         ; 20.227 ;    ;    ; 20.227 ;
; cpld_key_in[3] ; sd[3]         ; 16.184 ;    ;    ; 16.184 ;
; cpld_key_in[3] ; sd[7]         ; 15.658 ;    ;    ; 15.658 ;
; cpu_rxd[1]     ; io_led_out[5] ; 8.536  ;    ;    ; 8.536  ;
; cpu_rxd[2]     ; io_led_out[5] ; 9.960  ;    ;    ; 9.960  ;
; cpu_txd[1]     ; io_led_out[5] ; 8.985  ;    ;    ; 8.985  ;
; cpu_txd[2]     ; io_led_out[5] ; 10.025 ;    ;    ; 10.025 ;
; gpmc_cs_n[3]   ; sd[0]         ; 14.013 ;    ;    ; 14.013 ;
; gpmc_cs_n[3]   ; sd[1]         ; 14.013 ;    ;    ; 14.013 ;
; gpmc_cs_n[3]   ; sd[2]         ; 11.904 ;    ;    ; 11.904 ;
; gpmc_cs_n[3]   ; sd[3]         ; 13.340 ;    ;    ; 13.340 ;
; gpmc_cs_n[3]   ; sd[4]         ; 13.340 ;    ;    ; 13.340 ;
; gpmc_cs_n[3]   ; sd[5]         ; 13.340 ;    ;    ; 13.340 ;
; gpmc_cs_n[3]   ; sd[6]         ; 12.161 ;    ;    ; 12.161 ;
; gpmc_cs_n[3]   ; sd[7]         ; 13.741 ;    ;    ; 13.741 ;
; gpmc_oe_n      ; sd[0]         ; 9.258  ;    ;    ; 9.258  ;
; gpmc_oe_n      ; sd[1]         ; 9.258  ;    ;    ; 9.258  ;
; gpmc_oe_n      ; sd[2]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[3]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[4]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[5]         ; 8.585  ;    ;    ; 8.585  ;
; gpmc_oe_n      ; sd[6]         ; 8.986  ;    ;    ; 8.986  ;
; gpmc_oe_n      ; sd[7]         ; 8.986  ;    ;    ; 8.986  ;
; led_link       ; io_led_out[4] ; 10.658 ;    ;    ; 10.658 ;
; led_speed      ; io_led_out[4] ; 11.559 ;    ;    ; 11.559 ;
; sa[0]          ; sd[0]         ; 13.296 ;    ;    ; 13.296 ;
; sa[0]          ; sd[1]         ; 12.828 ;    ;    ; 12.828 ;
; sa[0]          ; sd[2]         ; 16.165 ;    ;    ; 16.165 ;
; sa[0]          ; sd[3]         ; 14.941 ;    ;    ; 14.941 ;
; sa[0]          ; sd[4]         ; 11.922 ;    ;    ; 11.922 ;
; sa[0]          ; sd[5]         ; 11.964 ;    ;    ; 11.964 ;
; sa[0]          ; sd[6]         ; 16.566 ;    ;    ; 16.566 ;
; sa[0]          ; sd[7]         ; 10.600 ;    ;    ; 10.600 ;
; sa[1]          ; sd[0]         ; 18.066 ;    ;    ; 18.066 ;
; sa[1]          ; sd[1]         ; 13.752 ;    ;    ; 13.752 ;
; sa[1]          ; sd[2]         ; 18.305 ;    ;    ; 18.305 ;
; sa[1]          ; sd[3]         ; 12.822 ;    ;    ; 12.822 ;
; sa[1]          ; sd[4]         ; 12.169 ;    ;    ; 12.169 ;
; sa[1]          ; sd[5]         ; 10.676 ;    ;    ; 10.676 ;
; sa[1]          ; sd[6]         ; 18.706 ;    ;    ; 18.706 ;
; sa[1]          ; sd[7]         ; 9.087  ;    ;    ; 9.087  ;
; sa[2]          ; sd[0]         ; 14.120 ;    ;    ; 14.120 ;
; sa[2]          ; sd[1]         ; 14.031 ;    ;    ; 14.031 ;
; sa[2]          ; sd[2]         ; 14.550 ;    ;    ; 14.550 ;
; sa[2]          ; sd[3]         ; 13.690 ;    ;    ; 13.690 ;
; sa[2]          ; sd[4]         ; 12.182 ;    ;    ; 12.182 ;
; sa[2]          ; sd[5]         ; 9.971  ;    ;    ; 9.971  ;
; sa[2]          ; sd[6]         ; 14.951 ;    ;    ; 14.951 ;
; sa[2]          ; sd[7]         ; 11.259 ;    ;    ; 11.259 ;
; sa[3]          ; sd[0]         ; 11.720 ;    ;    ; 11.720 ;
; sa[3]          ; sd[1]         ; 11.135 ;    ;    ; 11.135 ;
; sa[3]          ; sd[2]         ; 12.788 ;    ;    ; 12.788 ;
; sa[3]          ; sd[3]         ; 12.788 ;    ;    ; 12.788 ;
; sa[3]          ; sd[4]         ; 12.788 ;    ;    ; 12.788 ;
; sa[3]          ; sd[5]         ; 9.034  ;    ;    ; 9.034  ;
; sa[3]          ; sd[6]         ; 13.189 ;    ;    ; 13.189 ;
; sa[3]          ; sd[7]         ; 9.052  ;    ;    ; 9.052  ;
; sa[4]          ; sd[0]         ; 13.863 ;    ;    ; 13.863 ;
; sa[4]          ; sd[1]         ; 13.863 ;    ;    ; 13.863 ;
; sa[4]          ; sd[2]         ; 13.190 ;    ;    ; 13.190 ;
; sa[4]          ; sd[3]         ; 12.708 ;    ;    ; 12.708 ;
; sa[4]          ; sd[4]         ; 10.296 ;    ;    ; 10.296 ;
; sa[4]          ; sd[5]         ; 11.368 ;    ;    ; 11.368 ;
; sa[4]          ; sd[6]         ; 13.591 ;    ;    ; 13.591 ;
; sa[4]          ; sd[7]         ; 12.014 ;    ;    ; 12.014 ;
; sa[5]          ; sd[0]         ; 15.036 ;    ;    ; 15.036 ;
; sa[5]          ; sd[1]         ; 14.993 ;    ;    ; 14.993 ;
; sa[5]          ; sd[2]         ; 14.363 ;    ;    ; 14.363 ;
; sa[5]          ; sd[3]         ; 11.834 ;    ;    ; 11.834 ;
; sa[5]          ; sd[4]         ; 11.032 ;    ;    ; 11.032 ;
; sa[5]          ; sd[5]         ; 13.351 ;    ;    ; 13.351 ;
; sa[5]          ; sd[6]         ; 14.764 ;    ;    ; 14.764 ;
; sa[5]          ; sd[7]         ; 12.908 ;    ;    ; 12.908 ;
; sa[6]          ; sd[0]         ; 14.776 ;    ;    ; 14.776 ;
; sa[6]          ; sd[1]         ; 14.776 ;    ;    ; 14.776 ;
; sa[6]          ; sd[2]         ; 13.021 ;    ;    ; 13.021 ;
; sa[6]          ; sd[3]         ; 14.103 ;    ;    ; 14.103 ;
; sa[6]          ; sd[4]         ; 14.103 ;    ;    ; 14.103 ;
; sa[6]          ; sd[5]         ; 14.103 ;    ;    ; 14.103 ;
; sa[6]          ; sd[6]         ; 12.739 ;    ;    ; 12.739 ;
; sa[6]          ; sd[7]         ; 14.504 ;    ;    ; 14.504 ;
; sa[7]          ; sd[0]         ; 14.147 ;    ;    ; 14.147 ;
; sa[7]          ; sd[1]         ; 14.147 ;    ;    ; 14.147 ;
; sa[7]          ; sd[2]         ; 12.578 ;    ;    ; 12.578 ;
; sa[7]          ; sd[3]         ; 13.474 ;    ;    ; 13.474 ;
; sa[7]          ; sd[4]         ; 13.474 ;    ;    ; 13.474 ;
; sa[7]          ; sd[5]         ; 13.474 ;    ;    ; 13.474 ;
; sa[7]          ; sd[6]         ; 12.295 ;    ;    ; 12.295 ;
; sa[7]          ; sd[7]         ; 13.875 ;    ;    ; 13.875 ;
; sw_rst_in      ; sw_rst_out    ; 6.532  ;    ;    ; 6.532  ;
; sys_rst_n      ; cpld_lcd_nrst ; 8.762  ;    ;    ; 8.762  ;
; sys_rst_n      ; rst_out_n     ; 10.361 ;    ;    ; 10.361 ;
; sys_rst_n      ; rst_out_p     ; 10.361 ;    ;    ; 10.361 ;
+----------------+---------------+--------+----+----+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_1mhz                                                                          ; clk_1mhz                                                                          ; 3881     ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; clk_1mhz                                                                          ; 2        ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; fpga_clk                                                                          ; fpga_clk                                                                          ; 1094     ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4        ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; pwm_clk_div[2]                                                                    ; 16       ; 0        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; 505      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_1mhz                                                                          ; clk_1mhz                                                                          ; 3881     ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; clk_1mhz                                                                          ; 2        ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; fpga_clk                                                                          ; fpga_clk                                                                          ; 1094     ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4        ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; pwm_clk_div[2]                                                                    ; 16       ; 0        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; 505      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 903   ; 903  ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 293   ; 293  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Aug 02 17:11:41 2016
Info: Command: quartus_sta itr_201c -c itr_201c
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'itr_201c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_1mhz clk_1mhz
    Info (332105): create_clock -period 1.000 -name fpga_clk fpga_clk
    Info (332105): create_clock -period 1.000 -name pwm_clk_div[2] pwm_clk_div[2]
    Info (332105): create_clock -period 1.000 -name my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.053     -1598.228 clk_1mhz 
    Info (332119):    -7.258      -116.478 pwm_clk_div[2] 
    Info (332119):    -6.453      -233.230 fpga_clk 
    Info (332119):    -1.210        -4.385 my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] 
Info (332146): Worst-case hold slack is -2.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.264        -3.966 clk_1mhz 
    Info (332119):     1.430         0.000 my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] 
    Info (332119):     1.659         0.000 fpga_clk 
    Info (332119):     1.672         0.000 pwm_clk_div[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk_1mhz 
    Info (332119):    -2.289        -2.289 fpga_clk 
    Info (332119):     0.234         0.000 my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] 
    Info (332119):     0.234         0.000 pwm_clk_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 451 megabytes
    Info: Processing ended: Tue Aug 02 17:11:45 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


