# ğŸš€ VisÃ£o Computacional em Hardware (FPGA) | Edge AI
**ClassificaÃ§Ã£o de DÃ­gitos (MNIST) em Tempo Real com OV2640 e SaÃ­da VGA**

![Status](https://img.shields.io/badge/Status-ConcluÃ­do-success)
![Hardware](https://img.shields.io/badge/Hardware-Lattice_ECP5-blue)
![Linguagem](https://img.shields.io/badge/Linguagem-Verilog-purple)
![LicenÃ§a](https://img.shields.io/badge/LicenÃ§a-MIT-green)

Este repositÃ³rio contÃ©m a implementaÃ§Ã£o completa em nÃ­vel de transferÃªncia de registradores (RTL) de um sistema de visÃ£o computacional operando estritamente na borda (Edge Computing). Desenvolvido como projeto final para a **3Âª Fase do programa Embarcatech**.

O grande diferencial deste projeto Ã© a **ausÃªncia total de microprocessadores (CPUs) ou sistemas operacionais**. Todo o processamento de vÃ­deo â€” desde a configuraÃ§Ã£o I2C da cÃ¢mera, passando pelo rastreamento espacial (Color Tracker), atÃ© a inferÃªncia estatÃ­stica (Template Matching) â€” ocorre nativamente atravÃ©s de portas lÃ³gicas sintetizadas em uma FPGA.

---

## ğŸŒŸ Principais Recursos

* ğŸ§  **InteligÃªncia Artificial em Hardware:** AceleraÃ§Ã£o de inferÃªncia do dataset MNIST utilizando CorrespondÃªncia de Molde (Template Matching) com mitigaÃ§Ã£o de erro espacial ("VisÃ£o PerifÃ©rica") puramente combinacional.
* ğŸ“¸ **Biblioteca Completa OV2640 em Verilog:** MÃ³dulos robustos e reutilizÃ¡veis para integraÃ§Ã£o de sensores CMOS, incluindo protocolo SCCB (I2C) para configuraÃ§Ã£o, decodificador de pixels DVP e travessia de domÃ­nio de clock (CDC).
* ğŸ¯ **Rastreamento de Cor em Tempo Real:** MÃ³dulo `color_tracker` que binariza imagens, filtra ruÃ­dos espaciais na imagem e calcula Bounding Boxes instantaneamente.
* ğŸ–¥ï¸ **Interface de UsuÃ¡rio Zero-RAM:** GeraÃ§Ã£o de sobreposiÃ§Ã£o grÃ¡fica (o quadrado verde de rastreamento) direto no fluxo VGA via multiplexador de vÃ­deo, economizando blocos de memÃ³ria interna da FPGA.

---

## ğŸ› ï¸ Hardware Utilizado

* **FPGA:** Placa de desenvolvimento baseada no chip **Lattice ECP5 (LFE5U-25F)**.
* **Sensor de Imagem:** CÃ¢mera **OV2640** (Configurada para RGB565 via I2C).
* **Interface de SaÃ­da:** MÃ³dulo adaptador **VGA PS2 Board (Waveshare)** operando a 640x480 @ 60Hz.
* **Interface FÃ­sica:** Display de 7 Segmentos e LEDs indicadores GPIO.

---

## ğŸ“‚ Estrutura do RepositÃ³rio (Metodologia Evolutiva)

O cÃ³digo foi organizado para refletir a evoluÃ§Ã£o do aprendizado e do projeto. Cada pasta Ã© autossuficiente e representa um estÃ¡gio arquitetural. **Se vocÃª precisa de uma biblioteca OV2640, a pasta `CAMERA` estÃ¡ pronta para uso!**

```text
ğŸ“¦ Visao-Computacional-com-FPGA
 â”£ ğŸ“œ 3__FASE_EMBARCATECH.pdf       # ğŸ“„ RelatÃ³rio TÃ©cnico Completo (Tese do Projeto)
 â”ƒ
 â”£ ğŸ“‚ VGA                           # ESTÃGIO 1: DomÃ­nio da Interface de VÃ­deo
 â”ƒ â”£ ğŸ“‚ 1 - VGA_TELA_MONOCROMATICA  # Teste de temporizadores (Vsync/Hsync) e cor sÃ³lida
 â”ƒ â”£ ğŸ“‚ 2 - VGA_BARRAS              # Teste de varredura e mapeamento RGB horizontal
 â”ƒ â”— ğŸ“‚ 3 - VGA_IMAGEM_ESTATICA     # Upscaler e leitura de memÃ³ria ROM
 â”ƒ   â”— ğŸ“œ conversor_img_rgb332_320x240.py # Script Python para gerar .hex
 â”ƒ
 â”£ ğŸ“‚ CAMERA                        # ESTÃGIO 2: A Biblioteca OV2640
 â”ƒ â”£ ğŸ“œ camera_init.v & reg_init.v  # Mestre SCCB (I2C) e registros de setup
 â”ƒ â”£ ğŸ“œ camera_get_pic.v            # Decodificador do barramento DVP
 â”ƒ â”— ğŸ“œ framebuffer.v               # BRAM Dual-Port (Sincroniza CÃ¢mera com o VGA)
 â”ƒ
 â”£ ğŸ“‚ COLOR_TRACKER                 # ESTÃGIO 3: VisÃ£o Computacional de Baixo NÃ­vel
 â”ƒ â”— ğŸ“œ color_tracker.v             # BinarizaÃ§Ã£o, filtro anti-ruÃ­do e Bounding Box
 â”ƒ
 â”£ ğŸ“‚ MNIST                         # ESTÃGIO 4: O Sistema Integrado Final (IA)
 â”ƒ â”£ ğŸ“œ mnist_classifier.v          # NÃºcleo da IA (Template Matching paralelo)
 â”ƒ â”£ ğŸ“œ mnist_ram.v                 # MemÃ³ria SRAM para armazenar o desenho (28x28)
 â”ƒ â”£ ğŸ“œ seven_segment_decoder.v     # Interface com o Display de 7 Seg para a resposta
 â”ƒ â”£ ğŸ“œ top_module.v & .lpf         # Top-level final e mapeamento fÃ­sico dos pinos
 â”ƒ â”— ğŸ“œ digitos_rom.pdf             # Geometria do dataset gravada na placa
 â”ƒ
 â”— ğŸ“‚ MÃDIA                         # ğŸ“· Fotos e VÃ­deos da bancada operando

 âš™ï¸ Como Funciona a Arquitetura Final (Pasta MNIST)
A pasta MNIST contÃ©m a versÃ£o definitiva que integra todos os subsistemas:

Captura: A OV2640 envia os pixels; o camera_top concatena em RGB565 e grava na RAM assÃ­ncrona.

AtenÃ§Ã£o Visual: O image_preprocessor extrai a RegiÃ£o de Interesse (ROI) utilizando thresholds fÃ­sicos.

InferÃªncia: No final de cada quadro de vÃ­deo, o classificador recorta a imagem isolada, acessa os moldes na ROM e avalia, em 784 ciclos de clock e com paralelismo de 10 acumuladores, qual dÃ­gito foi escrito.

ExibiÃ§Ã£o: O Controlador VGA renderiza a imagem com um overlay de Bounding Box, e o Display acende com o resultado numÃ©rico em nanossegundos de atraso lÃ³gico.

ğŸš€ Como Sintetizar e Gravar na FPGA
Este projeto foi sintetizado e validado utilizando a toolchain de cÃ³digo aberto para Lattice (Yosys + NextPNR), mas Ã© compatÃ­vel com o software Lattice Diamond.

Clone o repositÃ³rio:

Bash
git clone [https://github.com/Zazamartins/Visao-Computacional-com-FPGA.git](https://github.com/Zazamartins/Visao-Computacional-com-FPGA.git)
Navegue atÃ© a pasta do mÃ³dulo que deseja testar (recomendado: cd MNIST).

Ajuste o arquivo top_module.lpf com os pinos exatos da sua variaÃ§Ã£o da placa ECP5 e dos conectores que vocÃª estÃ¡ usando para a cÃ¢mera/VGA.

Rode as ferramentas de sÃ­ntese (ou use os scripts .config / SINTETIZA_FPGA.txt disponÃ­veis nas pastas).

Grave o bitstream (out.bit) gerado na placa.

ğŸ‘¨â€ğŸ’» Autor
Isaac Martins de Oliveira Braga e Sousa Estudante de Engenharia de ComputaÃ§Ã£o e MatemÃ¡tica na Universidade de BrasÃ­lia (UnB) | Participante do Programa de ResidÃªncia TecnolÃ³gica Embarcatech.

Sinta-se Ã  vontade para abrir Issues, fazer forks ou utilizar os mÃ³dulos .v da OV2640 nos seus prÃ³prios projetos de hardware embarcado!
