{mem[3],mem[2],mem[1],mem[0]}     = 32'h00150513;  // addi x10,x10,1  
{mem[7],mem[6],mem[5],mem[4]}     = 32'h00252293;  // slti x5,x10,2   
{mem[11],mem[10],mem[9],mem[8]}   = 32'hfff58593;  // addi x11,x11,-1 
{mem[15],mem[14],mem[13],mem[12]} = 32'h0005b313;  // sltiu x6,x11,0  
{mem[19],mem[18],mem[17],mem[16]} = 32'h00134313;  // xori x6,x6,1    
{mem[23],mem[22],mem[21],mem[20]} = 32'h00136313;  // ori  x6,x6,1    
{mem[27],mem[26],mem[25],mem[24]} = 32'h00037313;  // andi x6,x6,0    
{mem[31],mem[30],mem[29],mem[28]} = 32'h00151513;  // slli x10,x10,1  
{mem[35],mem[34],mem[33],mem[32]} = 32'h00155513;  // srli x10,x10,1  
{mem[39],mem[38],mem[37],mem[36]} = 32'h00a50533;  // add x10,x10,x10 
{mem[43],mem[42],mem[41],mem[40]} = 32'h40b50333;  // sub x6,x10,x11  
{mem[47],mem[46],mem[45],mem[44]} = 32'h00a513b3;  // sll x7,x10,x10  
{mem[51],mem[50],mem[49],mem[48]} = 32'h00a02e33;  // slt x28,x0,x10  
{mem[55],mem[54],mem[53],mem[52]} = 32'h00a5beb3;  // sltu x29,x11,x10
{mem[59],mem[58],mem[57],mem[56]} = 32'h00554533;  // xor x10,x10,x5  
{mem[63],mem[62],mem[61],mem[60]} = 32'h00555f33;  // srl x30,x10,x5  
{mem[67],mem[66],mem[65],mem[64]} = 32'h4055dfb3;  // sra x31, x11,x5 
{mem[71],mem[70],mem[69],mem[68]} = 32'h00556433;  // or  x8, x10,x5  
{mem[75],mem[74],mem[73],mem[72]} = 32'h00657433;  // and x8, x10, x6 
{mem[79],mem[78],mem[77],mem[76]} = 32'h00000073;  // ecall           