{"patent_id": "10-2023-0141522", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0051038", "출원번호": "10-2023-0141522", "발명의 명칭": "무선 통신 시스템에서 복수 안테나 경로 기반의 신호를 전송하기 위한 장치 및 방법", "출원인": "삼성전자주식회사", "발명자": "허경"}}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "무선 통신 시스템에서 RU (Radio Unit)에 의해 수행되는 방법에 있어서,주파수 영역(Frequency Domain, FD) 하향링크(Downlink, DL) 심볼 데이터(Symbol data)에 대한 역 고속 푸리에변환 (Inverse Fast Fourier Transform, IFFT) 시프트(shift)를 수행하는 단계;상기 IFFT 시프트가 수행된 상기 FD DL 심볼 데이터의 IFFT 포인트(point)를 역순으로 재배열(Rearrangement)하는 단계;상기 IFFT 시프트 및 상기 재배열이 수행된 상기 FD DL 심볼 데이터를 시간 영역(Time Domain, TD) DL 심볼 데이터로 변환하기 위한, 복수 안테나 경로의 FD DL 심볼 데이터 단위(Unit) 기반의 IFFT를 수행하는 단계;상기 TD DL 심볼 데이터에 대해 CDD(Cyclic Delay Diversity)를 적용하는 단계;상기 CDD가 적용된 상기 TD DL 심볼 데이터에 CP(Cyclic Prefix)를 삽입(add)하는 단계; 및상기 CDD 적용 및 상기 CP 삽입이 수행된 상기 TD DL 심볼 데이터에 기반하여 생성되는 신호를 전송하는 단계를포함하는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 IFFT는 적어도 하나의 연산 스테이지(stage)를 통해 수행되는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서,상기 TD DL 심볼 데이터의 IFFT 포인트 순서는, 상기 FD DL 심볼 데이터의 IFFT 포인트에 대한 상기 재배열 이후 다시 재배열되어 오름차순으로 구성되는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3 항에 있어서,상기 적어도 하나의 연산 스테이지 중, 상기 마지막 연산 스테이지 이전의 연산 스테이지에서:상기 IFFT 시프트 및 상기 재배열이 수행된 상기 FD DL 심볼 데이터의 전체 IFFT 포인트에 대응하는 적어도 하나의 입력 샘플 중, 앞의 절반의 IFFT 포인트에 대응하는 적어도 하나의 제1 입력 샘플에 대해 제1DFT(Discrete Fourier Transform)가 적용되고, 뒤의 절반의 IFFT 포인트에 대응하는 적어도 하나의 제2 입력샘플에 대해 제2 DFT가 적용되는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4 항에 있어서,상기 적어도 하나의 연산 스테이지 중, 상기 마지막 연산 스테이지에서:상기 제1 DFT가 적용된 적어도 하나의 제1 출력과 상기 제2 DFT가 적용된 적어도 하나의 제2 출력에 회전 인자를 곱한 값을 각각 차분한 적어도 하나의 차분은 상기 TD DL 심볼 데이터의 전체 IFFT 포인트 중, 뒤의 절반의공개특허 10-2025-0051038-3-IFFT 포인트에 대응하는 값으로 구성되고,상기 제1 DFT가 적용된 적어도 하나의 제1 출력과 상기 제2 DFT가 적용된 적어도 하나의 제2 출력에 회전 인자를 곱한 값을 각각 합한 적어도 하나의 합은 상기 TD DL 심볼 데이터의 전체 IFFT 포인트 중, 앞의 절반의 IFFT포인트에 대응하는 값으로 구성되는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항에 있어서,상기 복수 안테나 경로의 수는 클럭 주파수(Clock Frequency) 및 최대 샘플링 율(Max Sampling Rate)에 기반하여 구성되는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서, 상기 방법은,상기 IFFT에 기반하여 생성된 상기 TD DL 심볼 데이터를 저장하는 단계를 포함하되,메모리의 크기는 상기 CDD 값에 기반하여 구성되는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에 있어서,상기 CDD의 값은 0, 또는 0부터 전체 IFFT 포인트의 개수를 2로 나눈 값에서 상기 CP의 값을 뺀 값 사이의 값으로 설정되는, 방법."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "무선 통신 시스템에 있어서, RU(radio unit)는,송수신부(transceiver); 및상기 송수신부와 결합된 컨트롤러(controller)를 포함하고,상기 컨트롤러는,주파수 영역(Frequency Domain, FD) 하향링크(Downlink, DL) 심볼 데이터(Symbol data)에 대한 역 고속 푸리에변환 (Inverse Fast Fourier Transform, IFFT) 시프트(shift)를 수행하는 단계,상기 IFFT 시프트가 수행된 상기 FD DL 심볼 데이터의 IFFT 포인트(point)를 역순으로 재배열(Rearrangement)하는 단계,상기 IFFT 시프트 및 상기 재배열이 수행된 상기 FD DL 심볼 데이터를 시간 영역(Time Domain, TD) DL 심볼 데이터로 변환하기 위한, 복수 안테나 경로의 FD DL 심볼 데이터 단위(Unit) 기반의 IFFT를 수행하는 단계,상기 TD DL 심볼 데이터에 대해 CDD(Cyclic Delay Diversity)를 적용하는 단계,상기 CDD가 적용된 상기 TD DL 심볼 데이터에 CP(Cyclic Prefix)를 삽입(add)하는 단계, 및상기 CDD 적용 및 상기 CP 삽입이 수행된 상기 TD DL 심볼 데이터에 기반하여 생성되는 신호를 전송하는 단계를수행하도록 구성되는, RU."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "공개특허 10-2025-0051038-4-제9 항에 있어서,상기 IFFT는 적어도 하나의 연산 스테이지(stage)를 통해 수행되는, RU."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9 항에 있어서,상기 TD DL 심볼 데이터의 IFFT 포인트 순서는, 상기 FD DL 심볼 데이터의 IFFT 포인트에 대한 상기 재배열 이후 다시 재배열되어 오름차순으로 구성되는, RU."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서,상기 적어도 하나의 연산 스테이지 중, 상기 마지막 연산 스테이지 이전의 연산 스테이지에서:상기 IFFT 시프트 및 상기 재배열이 수행된 상기 FD DL 심볼 데이터의 전체 IFFT 포인트에 대응하는 적어도 하나의 입력 샘플 중, 앞의 절반의 IFFT 포인트에 대응하는 적어도 하나의 제1 입력 샘플에 대해 제1DFT(Discrete Fourier Transform)가 적용되고, 뒤의 절반의 IFFT 포인트에 대응하는 적어도 하나의 제2 입력샘플에 대해 제2 DFT가 적용되는, RU."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11 항에 있어서,상기 적어도 하나의 연산 스테이지 중, 상기 마지막 연산 스테이지에서:상기 제1 DFT가 적용된 적어도 하나의 제1 출력과 상기 제2 DFT가 적용된 적어도 하나의 제2 출력에 회전 인자를 곱한 값을 각각 차분한 적어도 하나의 차분은 상기 TD DL 심볼 데이터의 전체 IFFT 포인트 중, 뒤의 절반의IFFT 포인트에 대응하는 값으로 구성되고,상기 제1 DFT가 적용된 적어도 하나의 제1 출력과 상기 제2 DFT가 적용된 적어도 하나의 제2 출력에 회전 인자를 곱한 값을 각각 합한 적어도 하나의 합은 상기 TD DL 심볼 데이터의 전체 IFFT 포인트 중, 앞의 절반의 IFFT포인트에 대응하는 값으로 구성되는, RU."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제9 항에 있어서,상기 복수 안테나 경로의 수는 클럭 주파수(Clock Frequency) 및 최대 샘플링 율(Max Sampling Rate)에 기반하여 구성되는, RU."}
{"patent_id": "10-2023-0141522", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제9 항에 있어서, 상기 컨르롤러는,상기 IFFT에 기반하여 생성된 상기 TD DL 심볼 데이터를 저장하는 단계를 수행하도록 더 구성되되,상기 메모리의 크기는 상기 CDD 값에 기반하여 구성되는, RU."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 보다 높은 데이터 전송률을 지원하기 위한 5G 또는 6G 통신 시스템에 관련된 것이다. 본 개시의 다양 한 실시예들에 따라, 무선 통신 시스템에서 RU (Radio Unit)에 의해 수행되는 방법에 있어서, 주파수 영역 (Frequency Domain, FD) 하향링크(Downlink, DL) 심볼 데이터(Symbol data)에 대한 역 고속 푸리에 변환 (뒷면에 계속)"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시(disclosure)는 일반적으로 무선 통신 시스템에 관한 것으로, 보다 구체적으로 무선 통신 시스템에서 복 수 안테나 경로 기반의 신호를 전송하기 위한 장치 및 방법에 관한 것이다."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "5G 이동통신 기술은 빠른 전송 속도와 새로운 서비스가 가능하도록 넓은 주파수 대역을 정의하고 있으며, 3.5 기가헤르츠(3.5GHz) 등 6GHz 이하 주파수('Sub 6GHz') 대역은 물론 28GHz와 39GHz 등 밀리미터파(㎜Wave)로 불 리는 초고주파 대역('Above 6GHz')에서도 구현이 가능하다. 또한, 5G 통신 이후(Beyond 5G)의 시스템이라 불리 어지는 6G 이동통신 기술의 경우, 5G 이동통신 기술 대비 50배 빨라진 전송 속도와 10분의 1로 줄어든 초저 (Ultra Low) 지연시간을 달성하기 위해 테라헤르츠(Terahertz, THz) 대역(예를 들어, 95GHz에서 3 테라헤르츠 대역과 같은)에서의 구현이 고려되고 있다. 5G 이동통신 기술의 초기에는, 초광대역 서비스(enhanced Mobile BroadBand, eMBB), 고신뢰/초저지연 통신 (Ultra-Reliable Low-Latency Communications, URLLC), 대규모 기계식 통신 (massive Machine-Type Communications, mMTC)에 대한 서비스 지원과 성능 요구사항 만족을 목표로, 초고주파 대역에서의 전파의 경로 손실 완화 및 전파의 전달 거리를 증가시키기 위한 빔포밍(Beamforming) 및 거대 배열 다중 입출력(Massive MIMO), 초고주파수 자원의 효율적 활용을 위한 다양한 뉴머롤로지 지원(복수 개의 서브캐리어 간격 운용 등)와 슬롯 포맷에 대한 동적 운영, 다중 빔 전송 및 광대역을 지원하기 위한 초기 접속 기술, BWP(Band-Width Part) 의 정의 및 운영, 대용량 데이터 전송을 위한 LDPC(Low Density Parity Check) 부호와 제어 정보의 신뢰성 높은 전송을 위한 폴라 코드(Polar Code)와 같은 새로운 채널 코딩 방법, L2 선-처리(L2 pre-processing), 특정 서 비스에 특화된 전용 네트워크를 제공하는 네트워크 슬라이싱(Network Slicing) 등에 대한 표준화가 진행되었다. 현재, 5G 이동통신 기술이 지원하고자 했던 서비스들을 고려하여 초기의 5G 이동통신 기술 개선(improvement) 및 성능 향상(enhancement)을 위한 논의가 진행 중에 있으며, 차량이 전송하는 자신의 위치 및 상태 정보에 기 반하여 자율주행 차량의 주행 판단을 돕고 사용자의 편의를 증대하기 위한 V2X(Vehicle-to-Everything), 비면허 대역에서 각종 규제 상 요구사항들에 부합하는 시스템 동작을 목적으로 하는 NR-U(New Radio Unlicensed), NR 단말 저전력 소모 기술(UE Power Saving), 지상 망과의 통신이 불가능한 지역에서 커버리지 확보를 위한 단말- 위성 직접 통신인 비 지상 네트워크(Non-Terrestrial Network, NTN), 위치 측위(Positioning) 등의 기술에 대 한 물리계층 표준화가 진행 중이다. 뿐만 아니라, 타 산업과의 연계 및 융합을 통한 새로운 서비스 지원을 위한 지능형 공장 (Industrial Internet of Things, IIoT), 무선 백홀 링크와 액세스 링크를 통합 지원하여 네트워크 서비스 지역 확장을 위한 노드를 제공하는 IAB(Integrated Access and Backhaul), 조건부 핸드오버(Conditional Handover) 및 DAPS(Dual Active Protocol Stack) 핸드오버를 포함하는 이동성 향상 기술(Mobility Enhancement), 랜덤액세스 절차를 간소화하 는 2 단계 랜덤액세스(2-step RACH for NR) 등의 기술에 대한 무선 인터페이스 아키텍쳐/프로토콜 분야의 표준 화 역시 진행 중에 있으며, 네트워크 기능 가상화(Network Functions Virtualization, NFV) 및 소프트웨어 정 의 네트워킹(Software-Defined Networking, SDN) 기술의 접목을 위한 5G 베이스라인 아키텍쳐(예를 들어, Service based Architecture, Service based Interface), 단말의 위치에 기반하여 서비스를 제공받는 모바일 엣지 컴퓨팅(Mobile Edge Computing, MEC) 등에 대한 시스템 아키텍쳐/서비스 분야의 표준화도 진행 중이다. 이와 같은 5G 이동통신 시스템이 상용화되면, 폭발적인 증가 추세에 있는 커넥티드 기기들이 통신 네트워크에 연결될 것이며, 이에 따라 5G 이동통신 시스템의 기능 및 성능 강화와 커넥티드 기기들의 통합 운용이 필요할 것으로 예상된다. 이를 위해, 증강현실(Augmented Reality, AR), 가상현실(Virtual Reality, VR), 혼합 현실 (Mixed Reality, MR) 등을 효율적으로 지원하기 위한 확장 현실(eXtended Reality, XR), 인공지능(Artificial Intelligence, AI) 및 머신러닝(Machine Learning, ML)을 활용한 5G 성능 개선 및 복잡도 감소, AI 서비스 지 원, 메타버스 서비스 지원, 드론 통신 등에 대한 새로운 연구가 진행될 예정이다. 또한, 이러한 5G 이동통신 시스템의 발전은 6G 이동통신 기술의 테라헤르츠 대역에서의 커버리지 보장을 위한 신규 파형(Waveform), 전차원 다중입출력(Full Dimensional MIMO, FD-MIMO), 어레이 안테나(Array Antenna), 대규모 안테나(Large Scale Antenna)와 같은 다중 안테나 전송 기술, 테라헤르츠 대역 신호의 커버리지를 개선 하기 위해 메타물질(Metamaterial) 기반 렌즈 및 안테나, OAM(Orbital Angular Momentum)을 이용한 고차원 공 간 다중화 기술, RIS(Reconfigurable Intelligent Surface) 기술 뿐만 아니라, 6G 이동통신 기술의 주파수 효 율 향상 및 시스템 네트워크 개선을 위한 전이중화(Full Duplex) 기술, 위성(Satellite), AI(Artificial Intelligence)를 설계 단계에서부터 활용하고 종단간(End-to-End) AI 지원 기능을 내재화하여 시스템 최적화를실현하는 AI 기반 통신 기술, 단말 연산 능력의 한계를 넘어서는 복잡도의 서비스를 초고성능 통신과 컴퓨팅 자 원을 활용하여 실현하는 차세대 분산 컴퓨팅 기술 등의 개발에 기반이 될 수 있을 것이다. 무선 통신 시스템에서 전송 용량이 증가함에 따라, 기지국을 기능적으로 분리하는 기능 분리(function split)가 적용되고 있다. 기능 분리에 따라, 기지국은 DU(digital unit)와 RU(radio unit)로 분리될 수 있으며, DU 및 RU간 통신을 위한 프론트홀(front haul)이 정의되고, 프론트홀 전송의 빔포밍을 지원하기 위한 구조 및 기술이 요구된다."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "상술된 바와 같은 논의를 바탕으로, 본 개시(disclosure)는, RU에서 수행되는 복수 안테나 경로 기반의 신호를 전송하기 위한 방법 및 장치를 제공한다. 또한, 본 개시는, 무선 통신 시스템에서 복수 안테나 경로 기반의 IFFT 수행을 위한 메모리의 최적화를 효과적 으로 수행하기 위한 방법 및 장치를 제공한다."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 다양한 실시예들에 따라, 무선 통신 시스템에 있어서, RU(radio unit)에 의해 수행되는 방법은, 주파 수 영역(Frequency Domain, FD) 하향링크(Downlink, DL) 심볼 데이터(Symbol data)에 대한 역 고속 푸리에 변 환 (Inverse Fast Fourier Transform, IFFT) 시프트(shift)를 수행하는 단계; 상기 IFFT 시프트가 수행된 상기 FD DL 심볼 데이터의 IFFT 포인트(point)를 역순으로 재배열(Rearrangement)하는 단계; 상기 IFFT 시프트 및 상기 재배열이 수행된 상기 FD DL 심볼 데이터를 시간 영역(Time Domain, TD) DL 심볼 데이터로 변환하기 위한, 복수 안테나 경로의 FD DL 심볼 데이터 단위(Unit) 기반의 IFFT를 수행하는 단계; 상기 TD DL 심볼 데이터에 대 해 CDD(Cyclic Delay Diversity)를 적용하는 단계; 상기 CDD가 적용된 상기 TD DL 심볼 데이터에 CP(Cyclic Prefix)를 삽입(add)하는 단계; 및 상기 CDD 적용 및 상기 CP 삽입이 수행된 상기 TD DL 심볼 데이터에 기반하 여 생성되는 신호를 전송하는 단계를 포함할 수 있다. 본 개시의 다양한 실시예들에 따라, RU(radio unit)는, 송수신부(transceiver), 및 상기 송수신부와 결합된 컨 트롤러(controller)를 포함하고, 상기 컨트롤러는, 주파수 영역(Frequency Domain, FD) 하향링크(Downlink, DL) 심볼 데이터(Symbol data)에 대한 역 고속 푸리에 변환 (Inverse Fast Fourier Transform, IFFT) 시프트 (shift)를 수행하는 단계, 상기 IFFT 시프트가 수행된 상기 FD DL 심볼 데이터의 IFFT 포인트(point)를 역순으 로 재배열(Rearrangement)하는 단계, 상기 IFFT 시프트 및 상기 재배열이 수행된 상기 FD DL 심볼 데이터를 시 간 영역(Time Domain, TD) DL 심볼 데이터로 변환하기 위한, 복수 안테나 경로의 FD DL 심볼 데이터 단위(Unit) 기반의 IFFT를 수행하는 단계, 상기 TD DL 심볼 데이터에 대해 CDD(Cyclic Delay Diversity)를 적용하는 단계, 상기 CDD가 적용된 상기 TD DL 심볼 데이터에 CP(Cyclic Prefix)를 삽입(add)하는 단계, 및 상기 CDD 적용 및 상기 CP 삽입이 수행된 상기 TD DL 심볼 데이터에 기반하여 생성되는 신호를 전송하는 단계를 수행하도록 구성 될 수 있다."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 다양한 실시예들에 따른 방법 및 장치는, 시간 영역 DL 심볼(Symbol) 메모리의 사용량을 최적화할 수 있게 한다. 본 개시에서 얻을 수 있는 효과는 이상에서 언급된 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시에서 사용되는 용어들은 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 다른 실시예의 범위를 한 정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 개시에 기재된 기술 분야에서통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 개시에 사용된 용어 들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 개시에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 개시에서 정의된 용어일지라도 본 개시의 실시예들을 배제하도록 해석될 수 없다. 이하에서 설명되는 본 개시의 다양한 실시예들에서는 하드웨어적인 접근 방법을 예시로서 설명한다. 하지만, 본 개시의 다양한 실시예들에서는 하드웨어와 소프트웨어를 모두 사용하는 기술을 포함하고 있으므로, 본 개시의 다양한 실시예들이 소프트웨어 기반의 접근 방법을 제외하는 것은 아니다. 이하 설명에서 사용되는 신호를 지칭하는 용어(예: 메시지, 정보, 프리앰블, 신호, 시그널링(signaling), 시퀀 스(sequence), 스트림(stream))), 자원을 지칭하는 용어(예: 심볼(symbol), 슬롯(slot), 서브프레임 (subframe), 무선 프레임(radio frame), 서브캐리어(subcarrier), RE(resource element), RB(resource block), PRB(physical resource block) BWP(bandwidth part), 기회(occasion)), 연산 상태를 위한 용어(예: 단 계(step), 동작(operation), 절차(procedure)), 데이터를 지칭하는 용어(예: 패킷(packet), 사용자 스트림, 정 보(information), 비트(bit), 심볼(symbol), 코드워드(codeword)), 채널을 지칭하는 용어, 제어 정보를 지칭하 는 용어(예: DCI(downlink control information), MAC CE(medium access control control element), RRC(radio resource control) signaling), 네트워크 객체(network entity)들을 지칭하는 용어, 장치의 구성 요 소를 지칭하는 용어 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다. 또한, 본 개시에서, 특정 조건의 만족(satisfied), 충족(fulfilled) 여부를 판단하기 위해, 초과 또는 미만의 표현이 사용될 수 있으나, 이는 일 예를 표현하기 위한 기재일 뿐 이상 또는 이하의 기재를 배제하는 것이 아니 다. '이상'으로 기재된 조건은 '초과', '이하'로 기재된 조건은 '미만', '이상 및 미만'으로 기재된 조건은 '초 과 및 이하'로 대체될 수 있다. 또한, 본 개시는, 일부 통신 규격(예: 3GPP(3rd Generation Partnership Project), xRAN(extensible radio access network), O-RAN(open-radio access network)에서 사용되는 용어들을 이용하여 다양한 실시예들을 설명 하지만, 이는 설명을 위한 예시일 뿐이다. 본 개시의 다양한 실시예들은, 다른 통신 시스템에서도, 용이하게 변 형되어 적용될 수 있다. 도 1a는 본 개시의 다양한 실시예들에 따른 무선 통신 시스템을 도시한다. 도 1a는 무선 통신 시스템에서 무선 채널을 이용하는 노드(node)들의 일부로서, 기지국, 단말, 단말을 예시한다. 도 1은 하나의 기 지국만을 도시하나, 기지국과 동일 또는 유사한 다른 기지국이 더 포함될 수 있다. 기지국은 단말들(120, 130)에게 무선 접속을 제공하는 네트워크 인프라스트럭쳐(infrastructure)이다. 기 지국은 신호를 송신할 수 있는 거리에 기초하여 일정한 지리적 영역으로 정의되는 커버리지(coverage)를 가진다. 기지국은 기지국(base station) 외에 '액세스 포인트(access point, AP)', '이노드비(eNodeB, eNB)', '5G 노드(5th generation node)', '지노드비(next generation nodeB, gNB)', '무선 포인트(wireless point)', '송수신 포인트(transmission/reception point, TRP)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다. 단말 및 단말 각각은 사용자에 의해 사용되는 장치로서, 기지국과 무선 채널을 통해 통신을 수 행한다. 기지국에서 단말 또는 단말을 향하는 링크는 하향링크(downlink, DL), 단말 또는 단말에서 기지국을 향하는 링크는 상향링크(uplink, UL)라 지칭된다. 또한, 단말 및 단말 은 상호 간 무선 채널을 통해 통신을 수행할 수 있다. 이때, 단말 및 단말 간 링크(device-to-device link, D2D)는 사이드링크(sidelink)라 지칭되며, 사이드링크는 PC5 인터페이스와 혼용될 수 있다. 경우에 따라, 단말 및 단말 중 적어도 하나는 사용자의 관여 없이 운영될 수 있다. 즉, 단말 및 단말 중 적어도 하나는 기계 타입 통신(machine type communication, MTC)을 수행하는 장치로서, 사용자에 의해 휴대되 지 아니할 수 있다. 단말 및 단말 각각은 단말(terminal) 외 '사용자 장비(user equipment, UE)', '이동국(mobile station)', '가입자국(subscriber station)', '원격 단말(remote terminal)', '무선 단말 (wireless terminal)', 또는 '사용자 장치(user device)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다. 기지국, 단말, 단말은 빔포밍을 수행할 수 있다. 기지국과 단말은 상대적으로 낮은 주파수 대역 (예: NR의 FR1(frequency range 1))에서 무선 신호를 송신 및 수신할 수 있다. 또한, 기지국과 단말은 상대적으 로 높은 주파수 대역(예: NR의 FR2, 밀리미터 파(mmWave) 대역(예: 28GHz, 30GHz, 38GHz, 60GHz))에서 무선 신 호를 송신 및 수신할 수 있다. 일부 실시예들에서, 기지국은 단말과 FR1에 대응하는 주파수 범위 내 에서 통신을 수행할 수 있다. 일부 실시예들에서, 기지국은 단말과 FR2에 대응하는 주파수 범위 내에서 통 신을 수행할 수 있다. 이때, 채널 이득의 향상을 위해, 기지국, 단말, 단말은 빔포밍 (beamforming)을 수행할 수 있다. 여기서, 빔포밍은 송신 빔포밍 및 수신 빔포밍을 포함할 수 있다. 즉, 기지국 , 단말, 단말은 송신 신호 또는 수신 신호에 방향성(directivity)을 부여할 수 있다. 이를 위해, 기지국 및 단말들(120, 130)은 빔 탐색(beam search) 또는 빔 관리(beam management) 절차를 통해 서빙(serving) 빔들(112, 113, 121, 131)을 선택할 수 있다. 서빙 빔들(112, 113, 121, 131)이 선택된 후, 이 후 통신은 서빙 빔들(112, 113, 121, 131)을 송신한 자원과 QCL(quasi co-located) 관계에 있는 자원을 통해 수행될 수 있다. 제1 안테나 포트 상의 심볼을 전달한 채널의 광범위한(large-scale) 특성들이 제2 안테나 포트 상의 심볼을 전 달한 채널로부터 추정될(inferred) 수 있다면, 제1 안테나 포트 및 제2 안테나 포트는 QCL 관계에 있다고 평가 될 수 있다. 예를 들어, 광범위한 특성들은 지연 스프레드(delay spread), 도플러 스프레드(doppler spread), 도플러 쉬프트(doppler shift), 평균 이득(average gain), 평균 지연(average delay), 공간적 수신 파라미터 (spatial receiver parameter) 중 적어도 하나를 포함할 수 있다. 도 1a에서는 기지국 및 단말 모두가 빔포밍을 수행하는 것으로 도시되었으나, 본 개시의 다양한 실시예들이 반 드시 이에 한정되는 것은 아니다. 일부 실시예들에서, 단말은 빔포밍을 수행하거나 수행하지 않을 수 있다. 또 한, 기지국은 빔포밍을 수행하거나 수행하지 않을 수 있다. 즉, 기지국 및 단말 중 어느 하나만 빔포밍을 수행 하거나, 또는 기지국 및 단말 모두 빔포밍을 수행하지 않을 수도 있다. 본 개시에서 빔(beam)이란 무선 채널에서 신호의 공간적인 흐름을 의미하는 것으로서, 하나 이상의 안테나(혹은 안테나 엘리멘트들(antenna elements)들)에 의해 형성되고, 이러한 형성 과정은 빔포밍으로 지칭될 수 있다. 빔 포밍은 아날로그 빔포밍과 디지털 빔포밍(예: 프리코딩)을 포함할 수 있다. 빔포밍에 기반하여 전송되는 기준 신호(reference signal)는, 예로, DM-RS(demodulation-reference signal), CSI-RS(channel state information-reference signal), SS/PBCH(synchronization signal/physical broadcast channel), SRS(sounding reference signal)를 포함할 수 있다. 또한, 각 기준 신호에 대한 설정(configuration)으로서, CSI-RS resource 혹은 SRS-resource 등과 같은 IE가 사용될 수 있으며, 이러한 구성은 빔과 연관된(associated with) 정보를 포함할 수 있다. 빔과 연관된 정보란, 해당 설정(예: CSI-RS resource)이 다른 설정(예: 동일한 CSI-RS resource set 내 다른 CSI-RS resource)과 동일한 공간 도메인 필터(spatial domain filter)를 사용하 는지 아니면 다른 공간 도메인 필터를 사용하는지 여부, 또는 어떤 기준 신호와 QCL(quasi-co-located)되어 있 는지, QCL 되어 있다면 어떤 유형(예: QCL type A, B, C, D)인지를 의미할 수 있다. 종래에, 비교적 기지국의 셀 반경이 큰 통신 시스템에서, 각 기지국은 각 기지국이 디지털 처리부(digital processing unit, 또는 DU(digital unit)) 및 RF(radio frequency) 처리부(RF processing unit, 또는 RU(radio unit))의 기능을 포함하도록 설치되었다. 그러나, 4G(4th generation) 및/또는 그 이후의 통신 시스 템에서 높은 주파수 대역이 사용되고, 기지국의 셀 반경이 작아짐에 따라, 특정 지역을 커버하기 위한 기지국들 의 수가 증가하였고, 증가된 기지국을 설치하기 위한 사업자의 설치 비용 부담이 증가하였다. 기지국의 설치 비 용을 최소화하기 위해, 기지국의 DU와 RU가 분리되어 하나의 DU에 하나 이상의 RU들이 유선 망을 통해 연결되고, 특정 지역을 커버하기위해 지형적으로 분산된(distributed) 하나 이상의 RU들이 배치되는 구조가 제 안되었다. 이하, 도 1b를 통해 본 개시의 다양한 실시예들에 따른 기지국의 배치 구조 및 확장 예들이 서술된다. 도 1b는 본 개시의 다양한 실시예들에 따른 기지국의 기능적 분리에 따른 프론트홀(fronthaul) 구조의 예를 도 시한다. 프론트홀이란, 기지국에서 코어망 사이의 백홀(backhaul)과 달리, 무선랜과 기지국 사이의 엔티티들 사 이를 지칭한다. 도 1b에서는 DU 및 RU를 개시하고 있으나, 이에 제한되지 않고 본 개시의 다양한 실시예들에 따 라, DU 및 RU는 각각 O-RAN 규격상 용어인 O-DU 및 O-RU를 의미할 수 있으며, 상술한 용어들이 혼용되어 서술될 수 있다. 도 1b에서는 DU가 하나의 RU 사이의 프론트홀 구조의 예를 도시하나, 이는 설명의 편의를 위한 것에 불과하며 본 개시가 이에 제한되는 것이 아니다. 다시 말해서, 본 개시의 실시예는 도 5와 같이 하나의 O-DU와 복수의 O-RU들 사이의 프론트홀 구조에도 적용될 수 있다. 예를 들어, 본 개시의 실시예는 하나의 O- DU와 2개의 O-RU들 사이의 프론트홀 구조에 적용될 수 있다. 또한, 본 개시의 실시예는 하나의 O-DU와 3개의 O- RU들 사이의 프론트홀 구조에도 적용될 수 있다. 도 1b를 참조하면, 기지국은 DU와 RU을 포함할 수 있다. DU와 RU 사이의 프론트홀 은 Fx 인터페이스를 통해 운용될 수 있다. 프론트홀의 운용을 위해 규격에서 정의된 다양한 프론트홀 인터페이스(예를 들어, eCPRI(enhanced common public radio interface), ROE(radio over ethernet))가 사용될 수 있다. 통신 기술이 발달함에 따라 모바일 데이터 트래픽이 증가하고, 이에 따라 디지털 유닛과 무선 유닛 사이의 프론 트홀에서 요구되는 대역폭 요구량이 크게 증가하였다. C-RAN(centralized/cloud radio access network)와 같은 배치에서, DU는 PDCP(packet data convergence protocol), RLC(radio link control), MAC(media access control), PHY(physical)에 대한 기능들을 수행되고, RU는 RF(radio frequency) 기능에 더하여 PHY 계층에 대 한 기능들을 보다 더 수행하도록 구현될 수 있다. DU는 무선 망의 상위 계층 기능을 담당할 수 있다. 예를 들어, DU는 MAC 계층의 기능, PHY 계층의 일 부를 수행할 수 있다. 여기서, PHY 계층의 일부란, PHY 계층의 기능들 중에서 보다 높은 단계에서 수행되는 것으로, 일 예로, 채널 인코딩(혹은 채널 디코딩), 스크램블링(혹은 디스크램블링), 변조(혹은 복조), 레이어 매 핑(layer mapping)(혹은 레이어 디매핑)을 포함할 수 있다. 일 실시예에 따라, DU가 O-RAN 규격에 따르는 경우, O-DU(O-RAN DU)로 지칭될 수 있다. RU는 무선 망의 하위 계층 기능을 담당할 수 있다. 예를 들어, RU는 PHY 계층의 일부, RF 기능을 수 행할 수 있다. 여기서, PHY 계층의 일부란, PHY 계층의 기능들 중에서 DU보다 상대적으로 낮은 단계에서 수행되는 것으로, 일 예로, IFFT(inverse fast fourier transform) 변환(혹은 FFT(fast fourier transform) 변 환), CP(cyclic prefix) 삽입(CP 제거), 디지털 빔포밍(digital beamforming)을 포함할 수 있다. 이러한 구체 적인 기능 분리의 예는 도 4에서 자세히 서술된다. RU는 '액세스 유닛(access unit, AU)', '액세스 포인트 (access point, AP)', '송수신 포인트(transmission/reception point, TRP)', '원격 무선 장비(remote radio head, RRH)', '무선 유닛(radio unit, RU)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있 다. 일 실시예에 따라, RU가 O-RAN 규격에 따르는 경우, O-RU(O-RAN RU)로 지칭될 수 있다. 도 1b는 기지국이 DU와 RU를 포함하는 것으로 서술되었으나, 본 개시의 다양한 실시예들은 이에 한정되지 않는 다. 일부 실시예들에서, 기지국은 액세스 망의 상위 계층(upper layers)(예: PDCP(packet data convergence protocol, RRC))의 기능을 수행하도록 구성되는 CU(centralized unit)와 하위 계층의 기능을 수행하도록 구성되 는 DU(distributed unit)에 따른 분산형 배치(distributed deployment)로 구현될 수 있다. 이 때, DU(distributed unit)는 도 1b의 DU(digital unit)와 RU(radio unit)을 포함할 수 있다. 코어(예: 5GC(5G core) 혹은 NGC(next generation core)) 망과 무선망(RAN) 사이에서, 기지국은 CU, DU, RU 순으로 배치되는 구 조로 구현될 수 있다. CU와 DU(distributed unit) 간 인터페이스는 F1 인터페이스로 지칭될 수 있다. CU(centralized unit)는 하나 이상의 DU들과 연결되어, DU보다 상위 계층의 기능을 담당할 수 있다. 예를 들어, CU는 RRC(radio resource control) 및 PDCP(packet data convergence protocol) 계층의 기능을 담당하고, DU와 RU가 하위 계층의 기능을 담당할 수 있다. DU는, RLC(radio link control), MAC(media access control), PHY(physical) 계층의 일부 기능들(high PHY)을 수행하고, RU는 PHY 계층의 나머지 기능들(low PHY)을 담당할 수 있다. 또한, 일 예로, DU(digital unit)는 기지국의 분산형 배치 구현에 따라, DU(distributed unit)에 포 함될 수 있다. 이하, 본 개시에서는, DU(digital unit)은 설명의 편의를 위하여 RU를 포함하지 않는 DU(distributed unit)와 동일한 의미로 이해될 수 있다. 또한, DU(digital unit)(또는, DU(distributed uni t))은 O-DU(O-RAN digital unit) 또는 O-DU(O-RAN distributed unit)과 동일한 의미로 이해될 수 있다. 도 2는 본 개시의 다양한 실시예들에 따른 무선 통신 시스템에서 DU(distributed unit)의 구성을 도시한다. 도 2에 예시된 구성은 기지국의 일부로서 도 1b의 DU의 구성으로서 이해될 수 있다. 이하 사용되는 '...부', '...기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 도 2를 참조하면, DU는 통신부, 저장부, 제어부를 포함한다. 통신부는, 유선 통신 환경에서, 신호를 송수신하기 위한 기능들을 수행할 수 있다. 통신부는, 전송 매체(transmission medium)(예: 구리선, 광섬유)를 통해 장치와 장치 간의 직접적인 연결을 제어하기 위한, 유 선 인터페이스를 포함할 수 있다. 예를 들어, 통신부는 구리선을 통해 다른 장치에게 전기적 신호를 전달 하거나, 전기적 신호와 광신호간 변환을 수행할 수 있다. 통신부는 RU(radio unit)과 연결될 수 있다. 통 신부는 코어망에 연결되거나 분산형 배치의 CU에 연결될 수 있다. 통신부는 무선 통신 환경에서, 신호를 송수신하기 위한 기능들을 수행할 수도 있다. 예를 들어, 통신부 는 시스템의 물리 계층 규격에 따라 기저대역 신호 및 비트열 간 변환 기능을 수행할 수 있다. 예를 들어, 데이터 송신 시, 통신부는 송신 비트열을 부호화 및 변조함으로써 복소 심볼들을 생성한다. 또한, 데이터 수신 시, 통신부는 기저대역 신호를 복조 및 복호화를 통해 수신 비트열을 복원한다. 또한, 통신부는 다수의 송수신 경로(path)들을 포함할 수 있다. 또한, 일 실시예에 따라, 통신부는 코어망에 연결되거나 다른 노드들(예: IAB(integrated access backhaul)과 연결될 수 있다. 통신부는 신호를 송수신할 수 있다. 이를 위해, 통신부는 적어도 하나의 송수신기(transceiver)를 포 함할 수 있다. 예를 들어, 통신부는 동기 신호(synchronization signal), 기준 신호(reference signal), 시스템 정보, 메시지, 제어 메시지, 스트림, 제어 정보, 또는 데이터 등을 전송할 수 있다. 통신부는 상술한 바와 같이 신호를 송신 및 수신한다. 이에 따라, 통신부의 전부 또는 일부는 '송신 부', '수신부' 또는 '송수신부'로 지칭될 수 있다. 또한, 이하 설명에서, 무선 채널을 통해 수행되는 송신 및 수신은 통신부에 의해 상술한 바와 같은 처리가 수행되는 것을 포함하는 의미로 사용된다. 도 2에는 도시되지 않았으나, 통신부는 코어망 혹은 다른 기지국과 연결되기 위한 백홀통신부를 더 포함할 수 있다. 백홀통신부는 네트워크 내 다른 노드들과 통신을 수행하기 위한 인터페이스를 제공한다. 즉, 백홀통신 부는 기지국에서 다른 노드, 예를 들어, 다른 접속 노드, 다른 기지국, 상위 노드, 코어 네트워크 등으로 송신 되는 비트열을 물리적 신호로 변환하고, 다른 노드로부터 수신되는 물리적 신호를 비트열로 변환한다. 저장부는 DU의 동작을 위한 기본 프로그램, 응용 프로그램, 설정 정보 등의 데이터를 저장한다. 저장 부는 메모리(memory)를 포함할 수 있다. 저장부는 휘발성 메모리, 비휘발성 메모리 또는 휘발성 메모 리와 비휘발성 메모리의 조합으로 구성될 수 있다. 그리고, 저장부는 제어부의 요청에 따라 저장된 데이터를 제공한다. 제어부는 DU의 전반적인 동작들을 제어한다. 예를 들어, 제어부는 통신부를 통해(또는 백 홀통신부를 통해) 신호를 송신 및 수신한다. 또한, 제어부는 저장부에 데이터를 기록하고, 읽는다. 그리고, 제어부는 통신 규격에서 요구하는 프로토콜 스택(protocol stack)의 기능들을 수행할 수 있다. 이 를 위해, 제어부는 적어도 하나의 프로세서(processor)를 포함할 수 있다. 도 2에 도시된 DU의 구성은, 일 예시일 뿐, 도 2에 도시된 구성으로부터 본 개시의 다양한 실시예들을 수 행하는 DU의 예가 한정되지 않는다. 다양한 실시예들에 따라, 일부 또는 동일한 구성이 추가, 삭제, 변경될 수 있다. 도 3은 본 개시의 다양한 실시예들에 따른 무선 통신 시스템에서 RU(radio unit)의 구성을 도시한다. 도 3에 예 시된 구성은 기지국의 일부로서 도 1b의 RU의 구성으로서 이해될 수 있다. 이하 사용되는 '...부', '...기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 도 3을 참조하면, RU는 통신부, 저장부, 제어부를 포함한다. 통신부는 무선 채널을 통해 신호를 송수신하기 위한 기능들을 수행한다. 예를 들어, 통신부는 기저대 역 신호를 RF 대역 신호로 상향변환한 후 안테나를 통해 송신하고, 안테나를 통해 수신되는 RF 대역 신호를 기 저대역 신호로 하향변환한다. 예를 들어, 통신부는 송신 필터, 수신 필터, 증폭기, 믹서, 오실레이터, DAC, ADC 등을 포함할 수 있다. 또한, 통신부는 다수의 송수신 경로(path)들을 포함할 수 있다. 나아가, 통신부는 안테나부를 포함할 수 있다. 통신부는 다수의 안테나 엘리멘트들로 구성된 적어도 하나의 안테나 어레이를 포함할 수 있다. 하드웨어의 측면에서, 통신부는 디지털 회로 및 아날로그 회로(예: RFIC(radio frequency integrated circuit))로 구성될 수 있다. 여기서, 디지털 회로 및 아날로그 회로는 하나의 패키지로 구현될 수 있다. 또한, 통신부는 다수의 RF 체인들을 포함할 수 있다. 통신부는 빔포밍을 수행할 수 있다. 통신부는,송수신하고자 하는 신호에 제어부의 설정에 따른 방향성을 부여하기 위해, 신호에 빔포밍 가중치를 적용할 수 있다. 일 실시예에 따라, 통신부는 RF(radio frequency) 블록(또는 RF 부)을 포함할 수 있다. 또한, 통신부는 신호를 송수신할 수 있다. 이를 위해, 통신부는 적어도 하나의 송수신기 (transceiver)를 포함할 수 있다. 통신부는 하향링크 신호를 송신할 수 있다. 하향링크 신호는 동기 신호 (synchronization signal, SS), 기준 신호(reference signal, RS)(예: CRS(cell-specific reference signal), DM(demodulation)-RS), 시스템 정보(예: MIB, SIB, RMSI(remaining system information), OSI(other system information)), 설정 메시지(configuration message), 제어 정보(control information) 또는 하향링크 데이터 등을 포함할 수 있다. 또한, 통신부는 상향링크 신호를 수신할 수 있다. 상향링크 신호는 랜덤 액세스 관 련 신호(예: 랜덤 액세스 프리앰블(random access preamble, RAP)(또는 Msg1(message 1)), Msg3(message 3)), 기준 신호(예: SRS(sounding reference signal), DM-RS), 또는 전력 헤드룸 보고(power headroom report, PHR) 등을 포함할 수 있다. 통신부는 상술한 바와 같이 신호를 송신 및 수신한다. 이에 따라, 통신부의 전부 또는 일부는 '송신 부', '수신부' 또는 '송수신부'로 지칭될 수 있다. 또한, 이하 설명에서 무선 채널을 통해 수행되는 송신 및 수 신은 통신부에 의해 상술한 바와 같은 처리가 수행되는 것을 포함하는 의미로 사용된다. 저장부는 RU의 동작을 위한 기본 프로그램, 응용 프로그램, 설정 정보 등의 데이터를 저장한다. 저장 부는 휘발성 메모리, 비휘발성 메모리 또는 휘발성 메모리와 비휘발성 메모리의 조합으로 구성될 수 있다. 그리고, 저장부는 제어부의 요청에 따라 저장된 데이터를 제공한다. 이하, 서술되는 본 개시의 다양 한 실시예들에 따라, 저장부는 빔포밍 가중치를 위한 프로세싱 또는 IFFT 변환을 위한 동작을 수행하기 위 한 메모리를 포함할 수 있다. 제어부(processor 또는 controller)는 RU의 전반적인 동작들을 제어한다. 예를 들어, 제어부는 통신부를 통해 신호를 송신 및 수신한다. 또한, 제어부는 저장부에 데이터를 기록하고, 읽는다. 그리고, 제어부는 통신 규격에서 요구하는 프로토콜 스택의 기능들을 수행할 수 있다. 이를 위해, 제어부 는 적어도 하나의 프로세서(processor)를 포함할 수 있다. 일부 실시예들에서, 제어부는 안테나 번호 (antenna number)에 기반하여 SRS를 DU에게 전송하도록 구성할 수 있다. 또한, 일부 실시예들에서, 제어부 는 상향링크 전송 이후, SRS를 DU에게 전송하도록 구성할 수 있다. 제어부는 SRS 전송 방식에 따른 조건 명령, 혹은 설정 값은 저장부에 저장된 명령어 집합 또는 코드로서, 적어도 일시적으로 제어부 에 상주된(resided) 명령어/코드 또는 명령어/코드를 저장한 저장 공간이거나, 또는, 제어부를 구성 하는 회로(circuitry)의 일부일 수 있다. 또한, 제어부는 통신을 수행하기 위한 다양한 모듈들을 포함할 수 있다. 다양한 실시예들에 따라, 제어부는 RU가 후술하는 다양한 실시예들에 따른 동작들을 수행하 도록 제어할 수 있다. 예를 들어, 제어부는 RU가 포함하는 빔포밍 블록, IFFT 블록 및 각 블록이 포함하는 구체적인 구성요소들이 이하 서술되는 본 개시의 다양한 실시예들에 따라 동작할 수 있도록 제어할 수 있다. 본 개시의 다양한 실시예들에 따라, 전술한 유닛은 예시일 뿐, 이에 제한되지 않으며, RU는 이하 서술되는 다양한 실시예들에 따른 다양한 블록 또는 유닛을 포함할 수 있음은 물론이다. 예를 들어, RU는 데이터를 프리 코딩 또는 빔포밍 가중치를 적용하기 위한 블록, IFFT 변환을 위한 블록 또는 IFFT 수행 및 CP 삽입을 위한 블 록을 더 포함할 수 있다. 이하, 다양한 블록을 포함하는 보다 구체적인 RU 구조의 예시들이 서술되며, RU가 수 행하는 동작들은 편의상 기재된 것이며, 각각 RU의 구체적인 구성요소가 수행하는 동작을 의미할 수 있음은 물 론이다. 도 4는 본 개시의 다양한 실시예들에 따른 무선 통신 시스템에서 기능 분리(function split)의 예를 도시한다. 무선 통신 기술이 발전함에 따라(예: 5G(5th generation) 통신 시스템(또는, NR(new radio) 통신 시스템의 도 입), 사용 주파수 대역이 더욱 더 증가하였고, 기지국의 셀 반경이 매우 작아짐에 따라 설치가 요구되는 RU들의 수는 더욱 증가하였다. 또한, 5G 통신 시스템에서, 전송되는 데이터의 양이 크게는 10배이상 증가하여, 프론트 홀로 전송되는 유선 망의 전송 용량은 크게 증가하였다. 이러한 요인들에 의해, 5G 통신 시스템에서 유선 망의 설치 비용은 매우 크게 증가할 수 있다. 따라서, 유선 망의 전송 용량을 낮추고, 유선 망의 설치 비용을 줄이기 위해, DU의 모뎀(modem)의 일부 기능들을 RU로 전가하여 프론트홀을 전송 용량을 낮추는 기술들이 제안되었고, 이러한 기술들은 '기능 분리(function split)'로 지칭될 수 있다. DU의 부담을 줄이기 위해 RF 기능만을 담당하는 RU의 역할을 물리 계층의 일부 기능까지 확대하는 방안이 고려 된다. 이 때, RU가 보다 높은 레이어의 기능들을 수행할수록, RU의 처리량이 증가하여 프론트홀에서의 전송 대 역폭이 증가함과 동시에 응답 처리로 인한 지연시간 요구사항 제약이 낮아질 수 있다. 한편, RU가 보다 높은 레 이어의 기능들을 수행할수록, 가상화 이득이 줄어들고, RU의 크기/무게/비용이 증가한다. 상술한 장점과 단점들 의 트레이드-오프(trade-off)를 고려하여, 최적의 기능 분리를 구현할 것이 요구된다. 도 4를 참조하면, MAC 계층 이하의 물리 계층에서의 기능 분리들이 도시된다. 무선망을 통해 단말에게 신호를 전송하는 하향링크(downlink, DL)의 경우, 기지국은 순차적으로 채널 인코딩/스크램블링, 변조, 레이어 매핑, 안테나 매핑, RE(resource element) 매핑, 디지털 빔포밍(예: 프리코딩), IFFT 변환/CP 삽입, 및 RF 변환을 수 행할 수 있다. 무선망을 통해 단말로부터 신호를 수신하는 상향링크(uplink, UL)의 경우, 기지국은 순차적으로 RF 변환, FFT 변환/CP 제거, 디지털 빔포밍(프리-컴바이닝(pre-combining)), RE 디매핑, 채널 추정, 레이어 디 매핑, 복조, 디코딩/디스크램블링을 수행할 수 있다. 상향링크 기능들 및 하향링크 기능들에 대한 분리는, 상술 한 트레이드-오프에 따라 공급 업체들(vendors) 간 필요성, 규격 상의 논의 등에 의해 다양한 유형으로 정의될 수 있다. 제1 기능 분리는 RF 기능과 PHY 기능의 분리일 수 있다. 제1 기능 분리는 실질적으로 RU 내 PHY 기능이 구 현되지 않는 것으로서, 일 예로, Option 8로 지칭될 수 있다. 제2 기능 분리는 RU가 PHY 기능의 DL에서 IFFT 변환/CP 삽입 및 UL에서 FFT 변환/CP 제거를 수행하고, DU가 나머지 PHY 기능들을 수행하도록 한다. 일 예 로, 제2 기능 분리는 Option 7-1로 지칭될 수 있다. 제3 기능 분리(420a)는 RU가 PHY 기능의 DL에서 IFFT 변환/CP 삽입 및 UL에서 FFT 변환/CP 제거 및 디지털 빔포밍을 수행하고, DU가 나머지 PHY 기능들을 수행하도록 한다. 일 예로, 제3 기능 분리(420a)는 Option 7-2x Category A로 지칭될 수 있다. 제4 기능 분리(420b) RU가 DL 및 UL 모두에서 디지털 빔포밍까지 수행하고, DU가 디지털 빔포밍 이후의 상위 PHY 기능들을 수행하도록 한 다. 일 예로, 제4 기능 분리(420b)는 Option 7-2x Category B로 지칭될 수 있다. 제5 기능 분리는 RU가 DL 및 UL 모두에서 RE 매핑(혹은 RE 디매핑)까지 수행하고, DU가 RE 매핑(혹은 RE 디매핑) 이후의 상위 PHY 기 능들을 수행하도록 한다. 일 예로, 제5 기능 분리는 Option 7-2 로 지칭될 수 있다. 제6 기능 분리는 RU가 DL 및 UL 모두에서 변조(혹은 복조)까지 수행하고, DU가 변조(혹은 복조)까지 이후의 상위 PHY 기능들을 수행하도록 한다. 일 예로, 제6 기능 분리는 Option 7-3로 지칭될 수 있다. 제7 기능 분리는 RU가 DL 및 UL 모두에서 인코딩/스크램블링(혹은 디코딩/디스크램블링)까지 수행하고, DU가 변조(혹은 복조)까지 이후의 상위 PHY 기능들을 수행하도록 한다. 일 예로, 제7 기능 분리는 Option 6으로 지칭될 수 있다. 일 실시예에 따라, FR1 MMU와 같이 대용량의 신호 처리가 예상되는 경우, 프론트홀 용량을 줄이기 위하여 상대 적으로 높은 계층에서의 기능 분리(예: 제4 기능 분리(420b))가 요구될 수 있다. 또한, 너무 높은 계층에서의 기능 분리(예: 제6 기능 분리)는 제어 인터페이스가 복잡해지고, RU 내 다수의 PHY 처리 블록들이 포함되 어 RU의 구현에 부담을 야기할 수 있기 때문에, DU와 RU의 배치 및 구현 방식에 따라 적절한 기능 분리가 요구 될 수 있다. 일 실시예에 따라, DU로부터 수신된 데이터의 프리코딩을 처리할 수 없는 경우(즉, RU의 프리코딩 능력 (capability)에 한계가 있는 경우), 제3 기능 분리(420a) 혹은 그 이하의 기능 분리(예: 제2 기능 분리)가 적용될 수 있다. 반대로, DU로부터 수신된 데이터의 프리코딩을 처리할 능력이 있는 경우, 제4 기능 분리(420b) 혹은 그 이상의 기능 분리(예: 제6 기능 분리)가 적용될 수 있다. 이하, 본 개시에서 다양한 실시예들은 별도의 한정이 없는 한 RU에서 빔포밍 처리를 수행하기 위한 제3 기능 분 리(420a)(카테고리 A) 혹은 제4 기능 분리(420b)(카테고리 B)를 기준으로 서술되나, 다른 기능 분리들을 통한 실시예 구성을 배제하는 것은 아니다. 후술되는 도 5 내지 도 16의 기능적 구성, 시그널링 혹은 동작은 제3 기 능 분리(420a) 혹은 제4 기능 분리(420b) 뿐만 아니라 다른 기능 분리에도 적용될 수 있음은 물론이다. 본 개시의 다양한 실시예들에 따라, DU와 RU 사이의 프론트홀의 애플리케이션 프로토콜(application protocol) 은 제어 평면(control plane, C-plane), 사용자 평면(user plane, U-plane), 동기 평면(synchronization plane, S-plane), 및 관리 평면(management plane, M-plane)을 포함할 수 있다. 일 실시예에 따라, 제어 평면은, 제어 메시지를 통해 스케줄링 정보와 빔포밍 정보를 제공하도록 구성될 수 있 다. 일 실시예에 따라, 사용자 평면은 사용자의 하향링크 데이터(IQ(in-phase/quadrature-phase) 데이터 혹은 SSB/RS), 상향링크 데이터(IQ 데이터 혹은 SRS/RS), 또는 PRACH 데이터를 포함할 수 있다. 상술된 빔포밍 정보 의 가중치 벡터는 사용자의 데이터에 곱해질 수 있다. 일 실시예에 따라, 동기 평면은 타이밍 및 동기화와 관련 될 수 있다. 일 실시예에 따라, 관리 평면은 초기 설정(initial setup), 비실시간 재설정(non-realtime reset) 혹은 재설정(reset), 비실시간 보고(non-realtime report)와 관련될 수 있다. 일 실시예에 따라, 제어 평면에서 전송되는 메시지의 유형을 정의하기 위해, Section Type이 정의된다. Section Type은 제어 평면에서 전송되는 제어 메시지의 용도를 나타낼 수 있다. 예를 들어, Section Type 별 용도는 하 기와 같다. ●sectionType=0: DL idle/guard periods - Power saving을 위한 Tx blanking 용도 ●sectionType=1: DL/UL 채널의 RE에 BF index나 weight (O-RAN mandatory BF 방식)를 매핑 ●sectionType=2: reserved ●sectionType=3: PRACH 와 mixed-numerology 채널의 RE에 beamforming index나 weight를 매핑 ●sectionType=4: reserved ●sectionType=5: RU가 실시간 BF weight 계산을 할 수 있도록 UE 스케줄링 정보를 전달 (O-RAN optional BF 방식) ●sectionType=6: RU가 실시간 BF weight 계산을 할 수 있도록 주기적으로 UE 채널 정보를 전달 (O-RAN optional BF 방식) ●sectionType=7: LAA 지원에 사용 도 5는 본 개시의 다양한 실시예들에 따른 DU 및 RU 간 연결의 예를 도시한다. 도 1 내지 도 4에서는, 하나의 DU에 연결된 하나의 RU를 기준으로 설명되었다. 그러나, 하나의 DU(digital unit)에 연결된 복수의 RU(radio unit)들 간에서도 본 개시에 따른 실시예들이 적용될 수 있다. 본 개시의 다양한 실시예들에 따라, O-DU는 도 1b 및 2의 DU를 의미할 수 있고, O-RU는 도 1b 및 3의 RU를 의미할 수 있다. 이하, 본 개시의 다양한 실시예들에 따라, 무선 이동통신 시스템에서 하향링크 (Down Link, DL)를 처리하는 LPHY (Low-PHY) DL 블록 내 시간 영역을 정렬하는데 사용하는 메모리를 절감할 수 있는 방안에 대해 설명한다. 일 실시예에 따라, 실시간 OFDM symbol 단위로 DL은 주파수 영역 신호가 IFFT (Inverse Fast Fourier Transform)를 통해 시간 영역 신호로 변환된다. 이 신호는 메모리를 통해 CDD (Cyclic Delay Diversity) 적용 및 CP (Cyclic Prefix)가 삽입되어 출력된다. 이를 위해 시간 영역 Symbol 신호를 저장하는 메모리가 존재한다. 본 발명은 IFFT의 DIT (Decimation In Time) 구조에서 Multi-Channel 처리가 가능하도록 하여, 시간 영역 DL Symbol 신호를 위한 필요한 메모리 자원 및 소모 전력을 최적화 하는 방법이다. 도 6은 본 개시의 다양한 실시예들에 따른 RU의 하향링크 체인(downlink chain) 블록의 구조를 도시한다. 구체 적으로, 도 6은 하향링크 디지털 신호가 아날로그 신호로 변환되어 방사되기 위한 블록들을 포함하는 하향링크 체인 구조에 관한 것이다. 무선 통신 시스템의 MMU/RU(이하, RU)는 모뎀(예를 들어, DU를 포함)과 단말 사이의 신호를 처리할 수 있 다. 보다 구체적으로, RU의 LPHY-DL은 모뎀으로부터 주파수 영역의 DL 레이어 IQ 데이터 심볼을 사용 자 평면(U-plane)을 통해 수신할 수 있다. 일 실시예에 따라, RU의 LPHY-DL 블록은, 디지털 주파수 영역 신호 처리를 위한 블록에서 입력 샘플이 IFFT 적용을 위한 형태로 구성될 수 있다. 일 실시예에 따라, RU의 IFFT 블록은, 획득한 각 안테나 별 OFDM(orthogonal frequency division multiplexing) 주파수 영역의 디지털 신호를, N-point Symbol 단위로 IFFT를 적용하여 시간 영역의 디지털 신호 로 변환할 수 있다. RU의 DL 메모리 블록은 디지털 신호에 CDD(Cyclic Delay Diversity)와 CP(Cyclic Prefix)를 추가 또는 삽입하여 디지털 시간 영역 신호 처리 블록으로 전달할 수 있다. 이후, 시간 영역 DL 신호는 시간 영역 디지털 신호처리 블록에서 아날로그 전파 신호로 변환될 수 있고, 안테나를 통해 방사될 수 있으며, 단말은 방사된 전파 신호를 수신할 수 있다. 일 실시예에 따라, 신호의 샘플율(Sampling-Rate)보다 각 블록의 동작 클락 주파수(clock frequency)가 정수 배 높은 경우, 정수 배 경로의 신호들이 하나의 IFFT 블록에서, 동일 시간 내에서 처리될 수 있다. 여기서 클 락 주파수는, RU의 시스템 내에서 수행되는 동작을 동기화하기 위하여 사용되는 클락 펄스(clock pulse)의 발생 주기를 의미할 수 있다. 여기서 샘플율이란 아날로그 신호와 디지털 신호 간의 변환을 처리하기 위하여 요구되 는 속도를 의미할 수 있다. 즉, 신호를 처리하기 위해 요구되는 속도보다 RU의 시스템 내에서 신호가 처리될 수있는 속도가 n배 큰 경우, 하나의 처리 블록(예를 들어, IFFT 블록)에서 n배 경로의 신호들이 동일 시간 내에서 처리될 수 있다. 이하, 본 개시의 다양한 실시예들에 따라, 메모리 사용량의 절감 효과를 위해 복수 개의 신호(레이어 IQ 데이터 또는 안테나 IQ 데이터)를 MUX하여 처리하는 다양한 예시들이 서술되나, 이에 제한되지 않고 하향링크 구조에 따라 다양한 실시예들의 동작 및 구조가 적용될 수 있음은 물론이다. 도 7은 본 개시의 다양한 실시예들에 따른 IFFT(inverse fast fourier transform) 변환을 위한 주파수 스펙트 럼의 일 예시를 도시한다. 구체적으로, 도 7을 참조하면, 하향링크 신호의 샘플율 내의 k개의 톤(tone)을 IFFT 처리를 위한 IFFT 변환을 수행하기 위한 주파수 영역의 스펙트럼이 도시된다. 이하, 본 개시의 다양한 실시예들에 따라, IFFT 블록에서, 주파수 영역의 신호를 처리하기 위한 다양한 동작의 구체적인 예가 서술된다. 일 실시예에 따라, 주파수 영역에서 신호는, 샘플율의 주기로 주파수 축에서 스펙트럼이 반복될 수 있다. 샘플 율 내의 k개의 톤을 N-point IFFT 변환하는 경우(예를 들어, ), 주파수 영역에서 스펙트럼은 도 7에 도시된 바와 같이 나타날 수 있다. 도 7을 참조하여, fs는 샘플율을 의미할 수 있다. 하나의 톤은 하나의 부반송파 간격(sub-carrier spacing, scs)을 의미할 수 있고, 하나의 심볼이 N-point IFFT를 포함할 때, fs는 아래의 수학식 1과 같이 도출 될 수 있다. 수학식 1"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "일 실시예에 따라, 주파수 영역에서 신호는, 샘플율을 주기로 주파수 축에서 스펙트럼이 반복될 수 있다. 따라 서, 도 7을 참조하면, (-fs/2, 0) 영역에 위치한 Lower Side의 신호는 (fs/2, fs)영역에 반복적으로 나타나는 것을 예상할 수 있다. 이 때, 물리적으로 구현되는 N-point IFFT 블록은 IFFT 연산을 위하여, 양의 영역(예를 들어, (0, fs) 영역 )의 N개의 포인트 샘플이 필요하기 때문에, 하향링크 신호의 k개의 톤들은, 도 7에 도시된 바와 같이, 순 서가 변경(예를 들어, IFFT 변환(shift))되어야 할 필요가 있으며, 이러한 IFFT 변환을 수행하기 위해 IFFT 변 환을 위한 메모리가 사용될 수 있다. 예를 들어, 샘플율을 주기로 반복되는 신호에 따라, (-fs/2, 0) 영역에 위치한 Lower Side의 신호가 (fs/2, fs) 영역에도 동일하게 반복되는 것이 예상될 수 있으며, 이에 따라, (0, fs) 영역(725, 735)의 N 개 포인트 샘플을 사용하여 연산할 것이 요구되는 N-point IFFT 블록은, 예상되는 톤들을 포함하는 신호의 톤들 (예를 들어, (fs/2, fs)영역의 예상 톤들)에 기반하여 IFFT 변환을 수행할 수 있다. 이를 위해 IFFT 동작 수행 전에 (-fs/2, 0) 영역에 위치한 Lower Side의 신호를 (fs/2, fs) 영역으로 순서를 변경할 필요 가 있고, 이 과정에서 IFFT 변환을 위한 메모리가 요구될 수 있다. 본 개시의 다양한 실시예들에 따라, 상술한 바와 같이, 도 7에 도시된 k개의 톤들은 IFFT 처리를 위하여 IFFT 변환이 수행될 수 있다. 이 때 시스템의 클락 주파수가 샘플율(fs)보다 n배 큰 경우, n개 경로의 레이어 IQ 데 이터 또는 안테나 IQ 데이터의 심볼이 동일 시간 내에서 처리될 수 있다. IFFT는 1개 경로의 DL Symbol Data(N-point Samples)씩 순차적으로 처리하며 구조는 DIF (Decimation In Frequency) 또는 DIT (Decimation in Time)로 구성될 수 있다. 먼저, DIF 구조의 경우 입력 샘플 순서(sample order)는 자연 순서(natural order)(즉, 순차적인 오름차순)이나, 출력 샘플 순서(sample order)는 비트-반전 순서(bit-reversal order)이며, DIT는 DIF와 반대로 입력 샘플 순서는 비트-반전 순서이고, 출력은 샘플 순서는 자연 순서가 된다. IFFT DIT 구조에 대해 설명하면, 일 예로, IFFT DIT 구조에서 IFFT 입력 샘플은 아래의 수학식 2와 같이 구성될 수 있다.수학식 2"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "여기서, 상기 수학식 2는 정규화 된(Normalized) IFFT 수식이며, N은 IFFT가 수행되는 N-지점(point)의 길이이 다. 이 때, IFFT DIT 구조에서 입력 샘플은 비트-반전 순서(bit-reversal order)로 구성되므로, N-point IFFT 의 경우, 전체 입력 샘플 x[n]은 n 값이 비트 10진법 0, 1, 2, 3, ... N과 같은 순서로 구성되는 것이 아닌, n 값이 0, NFFT/2, NFFT/4, ... 와 같은 순서로 구성되어 IFFT 블록에 입력될 수 있다. 또한, N-point IFFT의 경우, 입력 샘플에 대한 IFFT 수행 시, 절반(홀수 또는 짝수일 수 있음.)의 입력 샘플에 대한 N/2-point DFT(Discrete Fourier Transform) 과정에서 절반(홀수 또는 짝수일 수 있음.)의 입력 샘플에 곱하여지는 회전 인자 (Twiddle Factor) W는 아래의 수학식 3과 같이 구성될 수 있으며, 특히 k가 0인 경우, W 는 1이 된다. 수학식 3"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 4, "content": "도 8은 본 개시의 다양한 실시예들에 따른 2-DFT의 논리적 구조의 일 예를 나타낸 도이다. 보다 구체적으로, 도 8은 2-point IFFT를 예시하며, 입력 샘플은 2개(x[0] 및 x[1])로 구성될 수 있다. 입력 샘플 x[0]에 대해 서 1-point DFT가 적용되고, 입력 샘플 x[1]에 대해서 1-point DFT 적용 이후 회전인자가 곱해질 수 있다. 이 때, 회전 인자의 값은 1이므로, 입력 샘플 x[1]에 대해서 1-point DFT 적용 이후 회전인자가 곱 해진 값은 x[1]과 같을 수 있다. 입력 샘플 x[0]에 대해서 1-point DFT가 적용된 값과 입력 샘플 x[1]에 대해서 1-point DFT 적용 이후 회전인자가 곱해진 값의 합은 IFFT 출력 샘플 y[0] = x[0] + x[1]로 구성될 수 있 다. 또한, 입력 샘플 x[0]에 대해서 1-point DFT가 적용된 값과 입력 샘플 x[1]에 대해서 1-point DFT 적용 이 후 회전인자가 곱해진 값의 차분은 IFFT 출력 샘플 y[1] = x[0] - x[1]로 구성될 수 있다. 도 9는 본 개시의 다양한 실시예들에 따른 2-DFT의 하드웨어적 구조 및 이에 따른 동작 타이밍 도의 일 예를 나 타낸 도이다. 보다 구체적으로, 도 9는 2-point IFFT를 예시한다. 도 9의 상단의 도면을 참조하면, 910은 2- point IFFT 동작을 위한 2BF 블록을 제어하기 위한 스테이지 컨트롤 신호이며, 911은 입력 샘플 신호이고, 913 은 특정 시점에서 입력 샘플들을 MUX하기 위한 노드이며, 915는 IFFT 동작의 출력인 출력 샘플 신호를 나타낸다. 도 9의 상단의 도면에서, N-point IFFT에서 N이 나타내는 SIZE 값에 따라, 입력 샘플(Data)이 SIZE/2 만큼 지연되며, Size의 크기에 따라 Register (Filp-Flop) 또는 메모리가 사용될 수 있다. 도 9의 상단 의 910, 911, 913, 915에 각각 대응하는 노드들이 특정 타이밍에 나타내는 값들을 표시한 타이밍 도를 도 9의 하단에 도시하였다. 앞서 설명한 2-DFT 구조를 활용하여, 더 큰 크기의 2k(k는 자연수)-DFT 구조가 구성될 수 있다. 보다 구체적으 로, k개의 2-DFT 구조를 캐스케이드(cascade)하여 2k-DFT 구조가 구성될 수 있다. 예를 들어, 2개의 2-DFT 구조 를 캐스케이드(cascade)하여 4-DFT 구조가 구성될 수 있다. 4-DFT 구조의 경우, 2개의 회전인자가 사용될 수 있 고, 앞서 설명한 수학식 3에 따라 W40은 1이 되며, W41은 아래의 수학식 4와 같이 구성될 수 있다. 수학식 4"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "상기 수학식 4를 통해, 회전 인자 W41는 HW 곱셈기를 추가 사용하지 않고, 수학식 5와 같은 방법으로 적용시킬 수 있다. 수학식 5"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "일 실시예에 따라, 3GPP TS38.211 v16.2.0 \"Physical Channels and modulation\" 규격을 참조하면, 심볼의 길이 는 N-IFFT symbol + CP로 정의될 수 있다. 아래는 3GPP TS38.211 v16.2.0에서 서술하는 상수(K), 뉴멀럴러지 (u) 그리고 CP 간의 관계 및 관련 내용을 서술한다."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "상술한 내용에 따라, 일반적으로 시간 영역에서 다양한 필드의 크기는 부반송파 간격 및 샘플의 개수 N과 반비 례하는 단위에 의해 표현될 수 있다. 또한 상향링크 또는 하향링크 신호의 전송을 위한 부반송파 간격 및 CP에 대한 정보는 상위 계층 파라미터로서 획득될 수 있다."}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "일 실시예에 따라, 상술한 내용에 기술된 수식에 따라 시간-연속 신호(time-continuous signal) S가 도출될 수 있으며, 이에 따라, CP에 따른 심볼의 N이 도출될 수 있다. 이를 다시 정리하여 scs 별 심볼 지속 시간(symbol duration)을 계산하면 아래 표 1과 같다. 표 1 scs[kHz]ΚCP for long symbol CP for other symbol #SamplesTime[ s]#SamplesTime[ s] 015 12208×(N/2048) 71.875 2192×(N/2048) 71.354 130 44448×(N/4096) 36.198 4384×(N/4096) 35.677 260 42208×(N/2048) 17.969 2192×(N/2048) 17.836 표 1은 N-point FFT/IFFT에서 부반송파 간격(scs) 별 심볼 지속 시간(symbol duration time)을 나타낸다. 일 실시예에 따라, scs 30kHz, BW(bandwidth) 100M - 3276 Tones, 4096 point IFFT를 지원하는 LPHY-DL 블록의 경우, 시스템의 클락 주파수가 245.76MHz 클락으로 동작할 때, 하드웨어(hardware, HW) 자원을 최적화하기 위해 2 Path MUX가 수행될 수 있다. 예를 들어, scs 30kHz, 4096 Point IFFT인 경우 CP(예를 들어, extended CP가 아닌 일반적인 CP)를 포함하는 심볼의 길이는 35.677[ ]일 수 있다. 위와 같은 심볼의 길이를 245.76MHz 클락 에 기반하여 연산할 경우, 8768 클락 사이클(clock cycle)(예를 들어, )이 도출될 수 있다. 즉, 매 클락마다 샘플을 처리하는 경우, 두 개의 심볼에 대응되는 데이터(2×4096)가 동시에 처리될 수 있다. 다만, 이는 일 예시일 뿐, 부반송파 간격 및 클락 주파수 등 다양한 변수에 따라, 매 클락마다 처리되는 데이터는 두 개 이상(예를 들어, 4개)의 심볼들이 해당될 수 있다. 즉, 본 개시의 다양한 실시예들에 따라, 상 술한 예시에 제한되지 않고, 두 개 이상의 신호 데이터가 MUX되어 처리될 수 있음은 물론이다. 상술한 바와 같이 클락 주파수 내에 두 개 이상의 샘플율을 갖는 신호 경로들이 MUX되어 처리될 수 있으며, 이 를 시계열적인 타이밍(timing)도를 통해 나타낸 예시가 도 10에 도시되어 있다. 도 10은 본 개시의 다양한 실시예들에 경로 멀티플렉서(multiplexer, MUX)에 대한 타이밍의 일 예시를 도시한다. 구체적으로, 도 10을 참조하면, 두 개의 경로가 MUX된 경우, IFFT 블록의 입출력을 위한 타이밍의 일 예시가 도시된다. 구체적으로, 도 10은 각 레이어 IQ 데이터가 안테나 IQ 데이터로 변환된 후, 두 개의 안테나 IQ 데이터가 다중화되어 IFFT 처리되는 경우에 대한 타이밍 예시를 도시한다. 도 10을 참조하면, 하나의 입력 심볼 S는, 다중화된, 안테나 인덱스 #0 및 #1에 대응하는 안테나 IQ 데이 터 TX#0 및 TX#1을 포함할 수 있다. TX#0 및 TX#1는 각각 IFFT 변환이 수행된 레이어 IQ 데이터에 기반하여 획득된 데이터일 수 있다. 일 실시예에 따라, 입력 심볼의 IFFT 처리 이후, 하나의 출력 심볼 S는 IFFT 처리된 안테나 IQ 데이터 TX#0 및 TX#1을 포함할 수 있다. 일 실시예에 따라, 도 10을 참조하여, 클락 주파수가 샘플율의 두 배인 경우, 하나의 심볼 지속 시간 안에, 두 개의 안테나 경로에 대한 신호가 처리될 수 있다. 예를 들어, 심볼 S의 입력 값 카운트 동안, TX#0에 대한 톤들 및 TX#1에 대한 톤들이 처리될 수 있다. 이들은 심볼 S의 출력 값 카운트 동안, TX#0에 대한 출력 안테나 IQ 데 이터 및 TX#1에 대한 출력 안테나 IQ 데이터로 처리되어 출력될 수 있다. 즉, 상술한 바에 따라, IFFT 변환이 적용된 각 레이어 IQ 데이터는 프리코딩 및 빔포밍 가중치가 적용될 수 있 고, 이에 따라 획득된 각 안테나 IQ 데이터는, 두 개 이상의 경로들끼리 다중화(MUX)되어 하나의 심볼 카운트 값 안에서 처리될 수 있다. 일 실시예에 따라, 상술한 바와 같이, 빔포밍 가중치가 적용된 안테나 IQ 데이터는 경로 별로 MUX되어 IFFT 블 록으로 전달될 수 있다. 이 때, MUX 레이트(rate)(예를 들어, MUX 비율)는 아래의 수학식 6에 따라 도출될 수있다. 수학식 6"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 9, "content": "도 11은 본 개시의 다양한 실시예들에 따른 RU의 하향링크 체인(downlink chain) 블록의 구조를 도시한다. 구체 적으로, 도 11은 MUX rate가 2인 경우, 하향링크 디지털 신호가 아날로그 신호로 변환되어 방사되기 위한 블록 들을 포함하는 하향링크 체인 구조에 관한 것이다. 무선 통신 시스템의 MMU/RU(이하, RU)는 모뎀(예를 들어, DU를 포함)과 단말 사이의 신호를 처리할 수 있 다. 보다 구체적으로, RU의 LPHY-DL은 모뎀으로부터 주파수 영역의 DL 레이어 IQ 데이터 심볼을 사 용자 평면(U-plane)을 통해 수신할 수 있다. 일 실시예에 따라, RU의 LPHY-DL 블록은, 디지털 주파수 영역 신호 처리를 위한 블록에서 입력 샘플이 IFFT 적용을 위한 형태로 구성될 수 있다. 도 11은 MUX rate가 2인 경 우를 예시하므로, 도 11의 디지털 주파수 영역 신호처리 블록과 IFFT 블록 사이에서, 도 6의 주파 수 영역 신호처리 블록과 IFFT 블록와 달리, 2개의 안테나 경로(예를 들어, TX #0 및 TX #1)에 대한 주파수 영역 DL 심볼 데이터가 순차적으로 IFFT 블록에 입력되어 처리될 수 있다. 일 실시예에 따라, RU의 IFFT 블록은, 획득한 각 안테나 별 OFDM(orthogonal frequency division multiplexing) 주파수 영역의 디지털 신호를, N-point Symbol 단위로 IFFT를 적용하여 시간 영역의 디지털 신호 로 변환할 수 있다. IFFT 블록 출력의 각 안테나 경로 시간 영역 DL 심볼 데이터는 순차적으로 DL 메모리 블록에 저장된다. RU의 DL 메모리 블록은 디지털 신호에 CDD(Cyclic Delay Diversity)와 CP(Cyclic Prefix)를 추가 또는 삽입하여 디지털 시간 영역 신호 처리 블록으로 전달할 수 있다.CDD (Cyclic Delay Diversity) 추가 또는 삽입을 통해, 여러 안테나의 DL 신호에 각각 다른 값의 지연이 적용되어, 주파수 선택적 다이버시티(selective diversity)가 얻어질 수 있으며, CP (Cyclic Prefix)를 삽입하여 ISI (Inter Symbol Interference)에 강한 신호가 만들어 질 수 있다. 이후, 시간 영역 DL 신호는 시간 영역 디지털 신호처리 블록에서 아날로그 전파 신호로 변환될 수 있고, 안테나를 통해 방사될 수 있으며, 단말은 방사된 전파 신호를 수신할 수 있다. 이하, 본 개시의 다양한 실시예들에 따라, 메모리 사용량의 절감 효과를 위해 복수 개의 신호(레이어 IQ 데이터 또는 안테나 IQ 데이터)를 MUX하여 처리하는 다양한 예시들이 서술되나, 이에 제한되지 않고 하향링크 구조에 따라 다양한 실시예들의 동작 및 구조가 적용될 수 있음은 물론이다. 도 12는 본 개시의 다양한 실시예들에 따른 DL 메모리의 판독(read) 동작의 일 예를 나타낸 도이다. 보다 구체 적으로, 도 12는 IFFT 블록의 출력인 DL 심볼 시간 영역 신호가 DL 메모리에 모두 기입(Write)된 후, DL 메모리 에 기입된 DL 심볼 시간 영역 신호에 CDD와 CP를 적용하기 위한 메모리의 판독 동작에 관한 도이다. 도 12를 참조하면, DL 메모리에서는 IFFT 출력에 대한 버퍼링이 수행되며, 이 때, 전체 N-IFFT 포인트는 0부터 nFFT-1의 값을 갖는 인덱스가 부여될 수 있다. 여기서, IFFT 포인트에 부여되는 인덱스는, DL 메모리에서 의 판독 수행 시 이용되는 판독 주소(Read Address)일 수 있다. 이 중, 인덱스가 nFFT-1-CDD에 해당하는 IFFT 포인트부터 인덱스가 nFFT-1에 해당하는 IFFT 포인트까지에 포함되는 IFFT 포인트들에 CCD가 적용되도록 구성될 수 있다. 이후, CCD가 적용되도록 구성된 IFFT 포인트들에 대해 CDD 쉬프트가 수행되고, 해당 IFFT 포인 트들의 위치가 전체 IFFT 포인트에서의 앞부분으로 변경될 수 있다. CDD 쉬프트의 결과, DL 메모리 내에서 IFFT 출력은, 인덱스가 nFFT-1-CDD에 해당하는 IFFT 포인트부터 인덱스가 nFFT-1에 해당하는 IFFT 포인트까지에 포함 되는 IFFT 포인트들이 앞부분에 위치하고, 그 뒤에 인덱스 0부터 nFFT-CDD-1까지에 해당하는 IFFT 포인트들이 위치하는 형태로 구성될 수 있다. 이후, CDD 쉬프트가 수행된 IFFT 출력에 대해서 CP가 추가/삽입 될 수 있는데, 인덱스가 nFFT-CDD-1에 해당하는 IFFT 포인트부터 CP 길이만큼 이전에 해당하는 IFFT 포인트까지 에 포함된 IFFT 포인트들이 CP로 구성될 수 있다. 이 때, CP로 구성된 IFFT 포인트들이 CDD 쉬프트가 수행된 IFFT 출력의 앞부분에 추가/삽입될 수 있다. CP 추가/삽입 결과, DL 메모리 내에서 IFFT 출력은, CP 길이 만큼에 해당하는 IFFT 포인트들이 가장 앞에 위치하고, 그 뒤에 CDD에 해당하는 IFFT 포인트들이 위치하며, 그 뒤에 인덱스 0부터 nFFT-CDD-CP-1까지에 해당하는 IFFT 포인트들이 위치하며, 마지막으로 CP 길이만큼에 해당하 는 IFFT 포인트들이 위치하는 형태로 구성될 수 있다. 이후, CDD와 CP가 적용된 IFFT 출력에 대한 판독이 수행되는데, 앞서 설명한 CP 삽입 이후 구성되는 IFFT 출력의 가장 앞부분부터 순차적으로 판독이 수행될 수 있으며, 이는 도 12의 1240과 같이 도시될 수 있다. 즉, 매 심볼에 대한 DL 메모리에서의 판독 시, CDD 및 CP가 적용된 IFFT 출력에서, 인덱스가 (NFFT-CDD-CP)에 해당하는 IFFT 포인트부터 판독을 시작하여 (nFFT-CDD)에 해 당하는 IFFT 포인트까지 판독이 수행될 수 있다. 이는 CP 길이에 해당하는 만큼의 IFFT 포인트일 수 있다. 이후, CDD가 적용된 IFFT 포인트들인 인덱스 (nFFT-CDD)에 해당하는 IFFT 포인트부터 인덱스 (nFFT-1)에 해당하 는 IFFT 포인트까지에 대한 판독이 수행될 수 있다. 이후, 인덱스(또는 판독 주소(Read Address))는 0으로 초기 화 된 후, 인덱스 0에 해당하는 IFFT 포인트부터 인덱스 (NFFT-CDD-1)에 해당하는 IFFT 포인트까지 판독이 수행 될 수 있다. 이 때, 인덱스 0에 해당하는 IFFT 포인트부터 인덱스 (NFFT-CDD-1)에 해당하는 IFFT 포인트 중 인 덱스가 (nFFT-CDD-CP-1)에 해당하는 IFFT 포인트부터 인덱스가 (nFFT-CDD-1)에 해당하는 IFFT 포인트들은 CP 길이에 해당하는 IFFT 포인트일 수 있다. 이와 같이 판독된 IQ 샘플 데이터는 DL 시간 영역 심볼 데이터가 될 수 있다. 한편, DL 출력은 전 DL 구간에서 이루어져야 하므로, Symbol #k 시점에 IFFT 블록의 출력이 DL 메모리 에 기입(Write)되는 동안 Symbol #(k-1)에 해당하는 Symbol #k 이전의 symbol의 시점에 DL 메모리에 기입되었 던 sample이 DL 메모리에서 출력되도록 판독(Read)될 수 있다. 이와 같은 동작을 위해, DL 시간 영역 메모리는 Double Symbol을 처리할 수 있는 크기를 가지도록 구성될 수 있다. LPHY DL 블록의 경우, IFFT 처리를 위해 IFFT 쉬프트(shift) 메모리가 필요하며, IFFT 블록의 구조가 DIF 구조 또는 DIT 구조 어느 구조를 따르더라도, CDD 및 CP를 적용하기 위해서 IFFT 블록의 이후에 포함되는 블록에도 메모리가 필요할 수 있다. 보다 구체적으로, 시간 영역 심볼 데이터(Symbol data)의 [N_SIZE-CP_SIZE:N_SIZE- 1] 부분을 메모리에 저장하였다가 시간 영역 심볼 데이터가 출력되는 시점에 CP가 Symbol의 앞 부분에 추가되어 야 하고, IFFT 블록이 2개 경로 이상의 심볼 데이터를 처리하는 경우, 각 경로가 순차적으로 처리되나, MMU/RU 안테나 최종 출력 시 모든 경로의 시간 영역 심볼 데이터가 1pps에 동기화 되어 동시에 출력되어야 하기 때문에 LPHY 이 블록에 메모리가 필요할 수 있다. 이를 위해, DL 메모리는 매 심볼마다 IFFT 블록이 모든 경로의 심볼 데이터를 처리한 이후부터, DL 메모리가 DL 메모리에서의 IFFT 블록의 출력에 대한 처리 결과를 출력할 수 있도 록, IFFT 블록의 출력을 저장하고 있어야 한다. 위와 같은 LPHY-DL 블록의 구조로부터, LPHY-DL 블록의 구조에서의 메모리 사용량이 예측될 수 있다. 보다 구체적으로, 아래의 수학식 7은 4k IFFT 기준 IFFT 스테이지 데이터(Stage Data) 메모리 크기 (bit량)를 나타낼 수 있다. 수학식 7"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "또한, 아래의 수학식 8은 CDD와 CP를 적용하기 위한 4k IFFT 기준 시간 영역 데이터 메모리 크기 (bit량)를 나 타낼 수 있다. 수학식 8"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "상기 수학식 7과 수학식 8에서 T는 안테나 수를 의미할 수 있다. 무선 이동통신 기술이 발전함에 따라 MMU/RU의 복잡도는 높아져가고 있다. 일 예로, Front-haul 용량을 낮추기 위해 MMU/RU LPHY DL의 Function Split 7-2x Category-B 구조를 사용하는 경우 프리코딩(Precoding) 동작을 위 하여 빔포밍 가중치 테이블(Beamforming Weight Table)을 저장할 수 있는 대용량의 메모리가 필요하다. 또 다른 예로, MIMO 동작을 위해 안테나 수가 많아지는 경우 위의 수학식 7 및 수학식 8이 나타내는 바와 같이 메모리 사용량이 증가하게 된다. 이와 같이, 이동통신 기술이 발전에 따라 상당한 메모리 사용량이 요구되게 되었으며, 디지털 로직 디바이스의 메모리 사용량이 이를 수용할 수 없는 경우, 요구되는 상당한 메모리 사용량은 요구사 항 용량 등의 특징(feature)을 제한하도록 하는 요인이 될 수 있다. 또한, 요구되는 메모리 사용량을 수용할 수있는 고비용의 디지털 로직 디바이스가 사용되더라도, 메모리 사용량이 커짐에 따라 소모 전력이 정비례하여 증 가하므로, 시스템에은 부정적인 영향을 받을 수 있다. 본 개시는 무선 이동통신 시스템의 LPHY-DL에서 IFFT 동작 구조를 변경하여 시간 영역 DL 심볼(Symbol) 메모리 의 사용량을 최적화하는 LPHY-DL 구조를 제시하고, 이에 따른 구체적인 동작 및 구현 방안 등을 설명한다. 또한, 본 개시에서 설명하는 구조, 동작 및 구현 방안 등에 따라 하드웨어 구현 시 필요한 자원을 최적화하고, 회로의 소모 전력 및 발열량 감소로 인한 하드웨어의 소형화, 저비용화 등의 효과가 얻어질 수 있다. 도 13을 참조하여, 본 개시에서 제안하는 LPHY-DL 구조를 설명한다. 도 13은 본 개시의 다양한 실시예에 따른 LPHY-DL 구조를 나타낸 도이다. 도 13은 MUX rate가 2인 경우를 예시 한다. 무선 통신 시스템의 MMU/RU(이하, RU)는 모뎀(예를 들어, DU를 포함)과 단말 사이의 신호를 처리할 수 있 다. 보다 구체적으로, RU의 LPHY-DL은 모뎀으로부터 주파수 영역의 DL 레이어 IQ 데이터 심볼을 사용자 평면(U-plane)을 통해 수신할 수 있다. 일 실시예에 따라, RU의 LPHY-DL 블록은, 디지털 주파수 영역 신호 처리 를 위한 블록에서 입력 샘플이 IFFT 적용을 위한 형태로 구성될 수 있다. 디지털 주파수 영역 신호 처리 를 위한 블록은 적어도 하나의 DLFD (DL Frequency Domain) 메모리를 포함할 수 있으며, DLFD 메모리 내 에서 IFFT 쉬프트 동작이 수행될 수 있다. 보다 구체적으로, 디지털 주파수 영역 신호 처리를 위한 블록 에 포함된 적어도 하나의 DLFD (DL Frequency Domain) 메모리 각각은, 주파수 영역의 DL 심볼 데이터(Symbol Data)를 메모리에 저장하고, DL_IFFT 블록의 인터페이스(interface)의 구조에 맞도록 IFFT 쉬프트 및 비 트 반전 순서(bit reversal order)로 메모리에 저장된 주파수 영역 DL 심볼 데이터를 판독하여, 이를 DL_IFFT 블록로 전달할 수 있다. DLFD (DL Frequency Domain) 메모리는 LPHY DL 블록 구성에 따라, Precoding 블 록 앞 단에 위치할 수 있고, 또는 DL IFFT 앞 단에 위치할 수도 있다. DL 블록들이 연결된 각각의 체인(Chain) 마다 DLFD 메모리가 존재하며, 1개 체인의 DLFD 메모리의 크기는 아래의 수학식 9와 같다. 수학식 9"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 12, "content": "도 11은 MUX rate가 2인 경우를 예시하므로, 도 11의 디지털 주파수 영역 신호처리 블록과 IFFT 블록 사이에서, 도 6의 주파수 영역 신호처리 블록과 IFFT 블록와 달리, 2개의 안테나 경로(예를 들어, TX #0 및 TX #1)에 대한 주파수 영역 DL 심볼 데이터가 순차적으로 IFFT 블록에 입력되어 처리될 수 있다. 일 실시예에 따라, RU의 IFFT 블록은, 획득한 각 안테나 별 OFDM(orthogonal frequency division multiplexing) 주파수 영역의 디지털 신호를, N-point Symbol 단위로 IFFT를 적용하여 시간 영역의 디지털 신호 로 변환할 수 있다. 도 13의 IFFT 블록의 경우, 기존의 IFFT 블록과 달리, (MUX Rate)만큼의 안테나 DL 심볼을 동시에 처리할 수있다. DIT 구조의 경우, IFFT 출력인 시간 영역 DL 심볼 데이터의 샘플 순서가 자연 순서 (natural order)로 획득될 수 있다. 기존의 이_IFFT 블록과 달리, 본 개시의 DL_IFFT 블록은 IFFT 과정의 마지 막 연산 스테이지에서의 연산 순서가 변경되어, 출력 시간 영역 DL 심볼 데이터의 절반의 순서를 쉬프트(shif t)하여 DL_IFFT 블록 다음에 위치한 DL TD(Time Domain) 메모리의 사용량이 절감될 수 있다. DLTD 메모리 블록 은 DL_IFFT 블록의 출력인 시간 영역의 DL 심볼 데이터를 메모리에 저장하고, CDD를 적용하고, CP를 삽입하여 메모리를 판독한 후, 최종 LPHY DL 블록의 출력을 낼 수 있다. DL 블록들이 연 결된 각 체인마다 DLTD 메모리가 존재한다. 이후, 시간 영역 DL 신호는 시간 영역 디지털 신호처리 블록 에서 아날로그 전파 신호로 변환될 수 있고, 아날로그 시간 영역 신호처리 블록을 통해 안테나를 통해 방 사될 수 있으며, 단말은 방사된 전파 신호를 수신할 수 있다. 도 11에서 설명한 2 경로 MUX를 처리하는 LPHY DL 블록의 구성과 달리, 도 13에서 설명한 LPHY DL 블록에서는 DL_IFFT 블록이 1개 안테나 경로의 DL 심볼 데이터 를 순차적으로 처리하지 않고, (MUX rate) 경로만큼의 DL 심볼 데이터가 처리될 수 있다. 본 개시는 DLTD 메모리에 존재하는 아래의 제약사항 1), 2) 및 3)들을 극복할 수 있는 방법을 설명한다. 1) 하나의 IFFT 블록이 (MUX rate) 경로만큼의 DL 심볼 데이터를 심볼 단위로 순차적으로 처리하는 경우, LPHY DL 최종 출력은 모든 경로의 DL 심볼 데이터가 같은 시간에 출력되는 형태로 수행되어야 하므로, 모든 경로의DL 심볼 데이터가 처리될 때까지 앞서 처리된 경로의 데이터가 메모리에 저장되어 있어야 한다. 2) DLTD 메모리는 시간 영역 DL 심볼 데이터 후단 부분의 sample을 저장하여 심볼 전단 부분에 CP로 삽입하여야 하므로, IFFT 출력의 CP 부분에 해당하는 데이터가 모두 처리될 때까지 앞서 처리된 데이터를 메모리에 저장하 고 있어야 한다. 3) IFFT 블록은 매 심볼마다 DL 심볼 데이터를 처리하므로, 시간 영역 DL 심볼 데이터를 저장하는 DLTD 메모리 는 판독 및 이를 출력하는 동안 IFFT 블록이 처리한 데이터를 전달받아 메모리에 기입할 수 있도록 2개 심볼 데 이터를 저장할 수 있어야 한다. 위 1) 제약의 경우, 기존 IFFT 블록이 주파수 영역의 DL 심볼 데이터를 심볼 단위로 순차적으로 처리함으로 인 해 발생하는 제약이다. 따라서, 위 1) 제약을 극복하기 위해, 본 개시는 여러 경로의 주파수 영역 DL 심볼 데이 터를 처리할 수 있는 DL_IFFT와 DL_IFFT 입력 인터페이스를 지원하는 DLFD 메모리 구조를 사용한다. 위 2) 제약의 경우, CP 부분에 해당하는 시간 영역 DL 심볼 데이터가 IFFT 연산 후반에 처리되어 생기는 제약이 다. 따라서, 위 2) 제약을 극복하기 위해, 본 개시는 DIT 구조의 IFFT내 마지막 Stage의 연산 순서를 바꾸어, CP 부분에 해당하는 시간 영역 DL 심볼 데이터가 우선 처리되도록 한다. 위 3) 제약을 극복하기 위해, 본 개시는 DIT 구조의 IFFT 내 마지막 Stage의 연산 순서를 바꾸어 1개 심볼 데이 터를 저장할 수 있는 메모리를 구성한다. 이하에서, 설명의 편의를 위해, scs(subcarrier spacing)의 값은 30kHz, BW(bandwidth)는 100M (3276 Tones, 4096 point IFFT), 및 8 안테나(Antenna)를 지원하는 LPHY-DL이 245.76MHz 클럭(clock)으로 동작함을 가정하여 설명한다. 다만, 이는 설명의 편의를 위한 가정에 불과할 뿐, 본 개시에서 설명하는 방법의 적용 범위를 제한하 는 것으로 해석되어서는 안된다. 또한, 이하에서 설명을 위해 언급되는 TM (Antenna MUX rate)은 아래의 수학식 10과 같이 정의될 수 있다. 즉, TM은 클럭 주파수를 최대 샘플링 율로 나눈 값으로 정의될 수 있다. 수학식 10"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 13, "content": "여러 경로의 주파수 영역 DL Symbol data를 DL_IFFT 블록이 동시에 처리할 수 있도록 DLFD 메모리와 DL_IFFT 블록간 Timing Interface를 도 14와 같이 정의한다. 도 14는 본 개시의 다양한 실시예에 따른 동작의 타이밍의 일 예를 나타낸 타이밍 도이다. 보다 구체적으로, 도 14는 DLFD 메모리와 DL_IFFT 사이의 동작 타이밍를 나타낸 타이밍 도이다. DLFD 메모리는 DL_IFFT 블록의 인터 페이스(interface)의 구조에 맞도록 DL 심볼 데이터에 대한 IFFT 쉬프트 및 비트 반전 순서(bit reversal order)로의 DL 심볼 데이터 순서 변경을 수행한 후, 이를 저장하고, 이를 DL_IFFT 블록으로 전달하는데, 도 14 의 1411, 1413, 1415는 이를 나타낸다. 도 15는 본 개시의 다양한 실시예에 따른 DLFD 메모리의 일 예를 나타낸 도이다. 보다 구체적으로, 도 15의 DLFD 메모리 구조는 도 14와 같은 동작 타이밍을 생성하기 위한 메모리 구조를 예시한다. 도 15를 참조하면, DLFD 메모리는 메모리, RDIF을 포함할 수 있다. 먼저, 도 15의 메모리는 각 안테나 경로별 DL 심볼 IQ 데이터를 기입한다. 메모리의 Depth는 (2×NFFT×TM)가 될 수 있다. 메모리의 내부 구조는 홀 수 심볼과 짝수 심볼을 처리하기 위한 부분으로 구분되어 구성될 수 있다. 이 때, 매 심볼의 각 톤에 대 해서는 TM개의 안테나 경로에 대한 심볼 데이터가 저장될 수 있다. 또한, DLFD 메모리에서의 동작 제어를 위한 RDIF는 아래의 표와 같은 의사코드(pseudocode)에 따라 구현될 수 있다.표 2"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 14, "content": "DLFD 메모리에서의 동작 제어를 위해 DLFD 메모리 판독 주소(Read Address, RADDR)는 아래와 같이 구성될 수 있 다. - RADDR Bitwidth - log2(2×NFFT×TM), [log2(2×NFFT×TM)-1:0] - RADDR[log2(TM)-1:0] : 안테나 인덱스(Index) - RADDR[log2(NFFT)-1:log2(TM)] : 비트 반전 순서 NFFT 인덱스(Bit Reversal Order NFFT index) - RADDR[log2(2×NFFT)-1: log2(NFFT)] : 심볼 카운트(Symbol Count) LSB DLFD 메모리 판독 주소 중 RADDR[log2(NFFT)-1:log2(TM)] 부분은 DIT 구조로 구성하는 DL_IFFT 입력 포맷에 맞 추어 비트 반전 순서가 되도록 구성될 수 있다. 도 16은 본 개시의 다양한 실시예에 따른 비트 자연 순서를 비트 반전 순서로 변경하는 동작의 일 예를 나타낸 도이다. 도 16을 참조하면, 1611은 비트 반전이 수행되기 전 자연 순서로 정렬된 순서를 나타내며, 1613은 비트 반전이 수행된 후에 정렬된 순서를 나타낸다. 1615는 1611의 비트 자연 순서에 따른 2진수와 10진수 간의 대응 표를 나타내며, 1617는 1613의 비트 반전 순서에 따른 2진수와 10진수 간의 대응표를 나타낸다. 도 17은 본 개시의 다양한 실시예들에 따른 2-DFT의 하드웨어적 구조 및 이에 따른 동작 타이밍 도의 일 예를 나타낸 도이다. 보다 구체적으로, 도 17는 2-point IFFT를 예시한다. 도 17의 상단의 도면을 참조하면, 1710은 2-point IFFT 동작을 위한 2BF 블록을 제어하기 위한 스테이지 컨트롤 신호이며, 1711은 입력 샘플 신호이고, 1713은 특정 시점에서 입력 샘플들을 MUX하기 위한 노드이며, 1715는 IFFT 동작의 출력인 출력 샘플 신호를 나 타낸다. 도 9에서와 달리, 도 17의 상단의 도면에서, N-point IFFT에서 N이 나타내는 SIZE 값 및 안테나 경로 (TM) 의 값에 따라, 입력 샘플(Data)이 (TM) * (SIZE/2)-1 만큼 지연되며, Size의 크기에 따라 Register (Flip-Flop) 또는 메모리가 사용될 수 있다. 도 17의 상단의 1710, 1711, 1713, 1715에 각각 대응하는 노드들 이 특정 타이밍에 나타내는 값들을 표시한 타이밍 도를 도 17의 하단에 도시하였다. 도 9의 예시와 비교하면, 도 9의 Delay 메모리는 (SIZE/2)의 크기를 갖는 반면, 도 17의 Delay 메모리는 TM×(SIZE/2)의 크기를 갖는다. 이 때, MUX 다음 단의 Delay TM의 경우, Size가 작으므로, 메모리가 아닌 Register로 구현될 수 있다. 또한, 도 17의 Latency는 도 9의 Latency 대비 Stage에서 TM×(SIZE/2) clock수 만큼 증가할 수 있다. 그러나, 도 9에서의 Latency는 1개 안테나에 대한 DL 심볼 데이터를 처리하는데 소요되는 시간이므로, 도 9에서의 구조 에 따라 TM개 안테나 DL 심볼 데이터를 처리하는데 걸리는 Latency는 도 17에서의 Latency보다 크게 된다. 도 18은 본 개시의 다양한 실시예들에 따른 4-DFT의 하드웨어적 구조 및 이에 따른 동작 타이밍 도의 일 예를 나타낸 도이다. 보다 구체적으로, 도 18은 4-point IFFT를 예시한다. 앞서 설명한 2-DFT 구조를 활용하여, 더 큰 크기의 2k(k는 자연수)-DFT 구조가 구성될 수 있다. 보다 구체적으로, k개의 2-DFT 구조를 캐스케이드 (cascade)하여 2k-DFT 구조가 구성될 수 있다. 예를 들어, 2개의 2-DFT 구조를 캐스케이드(cascade)하여 4-DFT 구조가 구성될 수 있다. 도 18을 참조하면, 도 18의 상단의 1810은 4-point IFFT 구조의 입력 샘플을 나타내고, 해당 신호의 동작 타이 밍을 도 18의 하단의 1810에 도시하였다. 또한, 도 18의 상단의 1820에 해당하는 동작 타이밍을 도 18의 하단 1820으로 도시하였으며, 또한, 도 18의 상단의 1823에 해당하는 동작 타이밍을 도 18의 하단 1830으로 도시하였 다. 도 18의 상단의 1820의 출력값은 도 18이 상단의 1830의 입력으로 사용될 수 있다. 도 17 및 도 18에 따르면, Stage 별 제어 신호 및 Sample count의 동작 주기가 TM clock 단위로 변경되는 경우, TM개 안테나 경로의 신호가 동시에 처리될 수 있음을 알 수 있다. 도 19는 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 일 예를 나타낸 도이다. 도 19를 참조하면, 비트 반전 순서로 구성된 N-point IFFT 입력의 절반씩이 각각 N/2 point-DFT 블록 (1921, 1923)에 입력될 수 있다. 이후, N/2 point-DFT 블록(1921, 1923) 각각으로부터 각각 N/2개의 출력 값 (1931, 1933)이 출력될 수 있다. 이후, N/2 point-DFT 블록(1921, 1923) 각각으로부터 각각 N/2개의 출력 값 (1931, 1933)에 대한 연산을 통해 IFFT 출력이 생성될 수 있다. 보다 구체적으로, 도 19의 하단 N/2 point-DFT 블록의 출력 값들 각각의 대해서는 회전인자가 곱하여질 수 있다. 이후, 도 19의 상단 N/2 point- DFT 블록의 출력 값들 각각과 회전인자가 곱하여진 도 19의 하단 N/2 point-DFT 블록의 출 력 값들 각각이 합하여진 값들이 인덱스 0부터 N/2-1에 해당하는 N/2개의 IFFT 출력으로 구성될 수 있다. 또한, 도 19의 상단 N/2 point-DFT 블록의 출력 값들 각각과 회전인자가 곱하여진 도 19의 하단 N/2 point-DFT 블록의 출력 값들 각각에 대한 차분 값들이 인덱스 N/2부터 N-1에 해당하는 나머지 N/2개 의 IFFT 출력으로 구성될 수 있다. 도 19에 따르면, DIT IFFT 구조의 마지막 Stage에서 합-차분 연산의 순서를 뒤바꾸면, CP가 존재하는 후반 부분 의 시간 영역 Symbol IQ data이 먼저 얻어질 수 있음을 알 수 있다. 도 20을 참조하여 보다 구체적으로 설명한 다. 도 20은 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 일 예를 나타낸 도이다. 도 20을 참조하면, 비트 반전 순서로 구성된 N-point IFFT 입력의 절반씩이 각각 N/2 point-DFT 블록 (2021, 2023)에 입력될 수 있다. 이후, N/2 point-DFT 블록(2021, 2023) 각각으로부터 각각 N/2개의 출력 값 (2031, 2033)이 출력될 수 있다. 이후, N/2 point-DFT 블록(2021, 2023) 각각으로부터 각각 N/2개의 출력 값 (2031, 2033)에 대한 연산을 통해 IFFT 출력이 생성될 수 있다. 보다 구체적으로, 도 20의 하단 N/2 point-DFT 블록의 출력 값들 각각의 대해서는 회전인자가 곱하여질 수 있다. 이후, 도 20의 상단 N/2 point- DFT 블록의 출력 값들 각각과 회전인자가 곱하여진 도 20의 하단 N/2 point-DFT 블록의 출 력 값들 각각에 대한 차분 값들이 인덱스 N/2부터 N-1에 해당하는 N/2개의 IFFT 출력으로 구성될 수 있다. 또한, 도 20의 상단 N/2 point-DFT 블록의 출력 값들 각각과 회전인자가 곱하여진 도 20의 하단 N/2 point-DFT 블록의 출력 값들 각각을 합한 값들이 인덱스 0부터 N/2-1에 해당하는 나머지 N/2개 의 IFFT 출력으로 구성될 수 있다. 도 21은 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 일 예를 나타낸 도이다. 보다 구체적으로, 도 21은 도 20의 구조를 4-BF 하위 블록을 직렬로 구성한 HW 블록도이다. 마지막 연산 스테이지에서 합-차의 순 서를 변경하기 위해, 마지막 stage인 2-BF_LAST 블록은 앞선 2-BF 블록과 대조적으로 연산자의 부호가 반대임을 확인할 수 있다. 도 22은 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 동작 타이밍을 나타낸 타이밍 도이다. 도 22 는 안테나 경로가 2인 경우를 예시한다. 도 22를 참조하면, 2210 및 2220은 각각 입력과 출력을 나타내며, 0부 터 N-1까지의 입력 샘플에 대한 출력이 N/2부터 N-1까지의 출력과 0부터 N/2-1까지의 출력로 출력됨을 알 수 있다. DLTD 메모리는 DL_IFFT 블록 이후에 위치하며, DL_IFFT 출력을 입력 받아 CDD의 적용 및 CP를 삽입하여 모든 안 테나 경로의 DL 심볼 데이터가 동일 시점에 LPHY DL 블록의 최종 출력이 되도록 동작한다. 이하에서, CDD 값의 범위에 따른 DLTD 메모리 내부 동작 타이밍과 이에 따라 필요한 메모리의 크기에 대해서 설명한다.도 23 및 도 24는 본 개시의 다양한 실시예에 따른 DLTD 메모리 내부 동작의 일 예를 나타낸 타이밍 도이다. 보 다 구체적으로, 도 23 및 도 24는 모든 안테나에 적용되는 CDD가 0인 경우에 관한 도이다. 도 23 및 도 24를 참조하면, 입력 timing에서 나타낸 (B) 구간의 하위 구간은 CP가 포함되어 있고, (A)구 간이 이어서 나타난다. CDD가 0일 때, 최종 출력 시간 영역 DL Symbol IQ data의 구성은 (B) 구간 내 CP - (A) - (B) 구간이므로 DLTD 메모리는 (B) 구간을 메모리에 write 하였다가 (A) 구간이 끝 나는 시점에 맞추어 메모리에서 Read하여 출력한다. 이 때, DLTD 메모리가 (B) 구간을 CP길이만큼 Read한 시점 이후, 다음 Symbol의 (B)구간을 Write하면 되므로, Double 메모리 구성은 필요하지 않다. 따라서, 모든 안테나의 CDD가 0 값을 갖는 경우, DLTD 메모리 블록에서 필요한 메모리의 크기는 아래의 수학식과 같다. 수학식 11"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 15, "content": "수학식 11에서 T는 안테나 수를 나타낸다. 도 25는 본 개시의 다양한 실시예에 따른 DLTD 메모리의 일 예를 나타낸 도이다. 보다 구체적으로, 도 25는 모 든 안테나 경로의 CDD가 0인 경우, DLTD 메모리 블록의 구조에 관한 도이다. 도 25를 참조하면, DLFD 메모리는 메모리, WRIF, RDIF 및 DLTD_CTRL을 포함할 수 있 다. 먼저, 도 25의 메모리는 각 안테나 경로별 DL 심볼 IQ 데이터를 기입한다. 또한, DLTD 메모리에서의 동작 제어를 위한 WRIF, RDIF, 및 DLTD_CTRL은 각각 아래의 표 3 내지 5와 같은 의사코드 (pseudocode)에 따라 구현될 수 있다. 표 3 표 4"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 16, "content": "표 5 다음으로, 모든 안테나에 적용되는 CDD값의 범위가 (N point/2-CP) 이내의 값을 갖는 경우, DLTD 메모리 블록 동작의 Worst Case는 CDD 값이 (N point/2-CP)인 경우이므로, CDD 값이 (N point/2-CP)인 경우에 대해서 설명 한다. 도 26 및 도 27은 본 개시의 다양한 실시예에 따른 DLTD 메모리 내부 동작의 일 예를 나타낸 타이밍 도이다. 보 다 구체적으로, 도 26 및 도 27은 모든 안테나에 적용되는 CDD가 N point/2-CP인 경우에 관한 도이다. 도 26 및 도 27을 참조하면, 입력 timing에서 나타낸 (B) 구간의 하위 구간은 CP가 포함되어 있고, CDD 값이 0과 (N point/2)-CP 사이의 범위를 가질 때, CDD 값의 양 극단은 0과 (N point/2)-CP가 된다. 안테나 별 로 CDD값이 다를 수 있으므로, (B) 하위 구간의 N-CP sample order가 나타나는 시점부터 메모리 Read를 시작하면, CDD가 0과 (N point/2)-CP 범위 내 어떤 값을 갖더라도 모든 안테나 경로가 동일한 시점에 출력될 수 있다. 이 때, CDD 값에 따라, 최종 출력 시간 영역 DL Symbol IQ data의 구성은 (B)-(A)-(B) 구간이 되고 (B) 구간이 Read되는 동안 (A)구간을 Write할 수 있어야 하며, (A) 구간에 대한 Read가 완료되 면 (B) 구간을 Read하여야 하므로 메모리는 (A), (B) 모두 저장할 수 있는 size가 되어야 한다. 도 27의 두번째 (B) 구간 read 동작 영역에서 (S+1) symbol의 DL_IFFT 출력을 write 할 수 있어야 한다. 이 경우, (A) 구간을 저장하고 있던 메모리 영역의 Read가 완료되었으므로, (S+1) symbol의 (B) 구간(263 0)의 메모리 write 동작은 (S) symbol의 (A) 구간을 저장하였던 영역에서 수행되면, Double 메모리 구성 은 필요하지 않다. 따라서 모든 안테나의 CDD가 0과 (N point)-CP 사이의 값을 갖는 경우, DLTD 메모리 블록에서 필요한 메모리의 size는 아래의 수학식 12와 같다. 수학식 12"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 17, "content": "수학식 12에서 T는 안테나 수를 나타낸다. 상기 안테나 경로의 CDD가 0과 (N point/2)-CP 이내의 값을 갖는 경우, DLTD 메모리 블록의 구조를 도 28에 나 타내었다. 도 28은 본 개시의 다양한 실시예에 따른 DLTD 메모리의 일 예를 나타낸 도이다. 보다 구체적으로, 도 28은 모 든 안테나 경로의 CDD가 0과 (N point/2)-CP 이내의 값을 갖는 경우, DLTD 메모리 블록의 구조에 관한 도이다. 도 28을 참조하면, DLFD 메모리는 메모리, WRIF, RDIF 및 DLTD_CTRL을 포함할 수 있 다. 먼저, 도 28의 메모리는 각 안테나 경로별 DL 심볼 IQ 데이터를 기입한다. 또한, DLTD 메모리에서의 동작 제어를 위한 WRIF, RDIF, 및 DLTD_CTRL은 각각 아래의 표 6 내지 8과 같은 의사코드 (pseudocode)에 따라 구현될 수 있다.표 6"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 18, "content": "표 7 표 8"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 19, "content": "다음으로, 모든 안테나에 적용되는 CDD값의 범위가 (N point) 이내의 값을 갖는 경우, DLTD 메모리 블록 동작의 Worst Case는 CDD 값이 (N point/2-CP+1)인 경우이므로, CDD 값이 (N point/2-CP+1)인 경우에 대해서 설명한다. 도 29는 본 개시의 다양한 실시예에 따른 DLTD 메모리 내부 동작의 일 예를 나타낸 타이밍 도이다. 보다 구체적 으로, 도 29는 모든 안테나에 적용되는 CDD가 (N point/2-CP+1)인 경우에 관한 도이다. 도 29를 참조하면, 입력 timing에서 CDD 값이 (N point/2)-CP+1 사이의 범위를 가질 때, CDD 값을 적용한 CP의 마지막 Sample은 (A) 구간의 마지막 Sample이 된다. (A) 구간의 마지막 Sample이 출력될 때까지 그 전에 계산된 Sample들은 모두 메모리에 저장되어 있어야 하므로, CDD와 CP를 적용한 Symbol별 메모리 Read 동작은 IFFT 연산이 완료된 이후 동작한다. CP 구간을 위한 메모리 Read가 완료되는 시점에 다음 Symbol의 IFFT 시간 영역 DL Symbol IQ data가 출력되나, 메모리 Read 영역은 (A), (B) 구간 모두 완료되지 않았 으므로, (C) 구간을 저장할 수 있는 메모리가 필요하다. 따라서 이 경우 DLTD 메모리 블록에서 필요한 메 모리의 크기는 아래의 수학식 13과 같다. 수학식 13"}
{"patent_id": "10-2023-0141522", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 20, "content": "수학식 13에서 T는 안테나 수를 나타낸다. 기존 시간 영역 Data 메모리 size를 나타내는 수학식 9 대비 위의 수학식 13은 75%의 크기만 필요함을 나타낸다. 그러나, 복수 경로를 연산하는 DL_IFFT 구현하기 위해 필요한 메모리 크기의 증가를 고려하면, CDD값 의 범위로 0부터 (N point)를 모두 지원하는 경우에는 오히려 본 개시는 기존 대비 비효율적일 수 있다. 따라서, 본 개시에서는 각 안테나에 설정 가능한 CDD 값이 전부 0인 경우와, CDD 값의 범위가 0부터 (N point/2)-CP인 두가지 경우에 보다 바람직하게 적용될 수 있다. 효과 본 개시에서 제안하는 구조가 갖는 기존 구조 대비 메모리 사용량의 절감효과를 설명한다. 아래의 표 9는 LPHY-DL 구조 별 메모리 사용량을 정리한 표이다. 표 9 메모리(Bit Size) IFFT 메모리 DL 시간 영역 메모리 Total 기존 구조 IQ×N×T/TM IQ×N×T×2 IQ*N*T*(2+1/TM) 개선 구조 1(CDD : All Zero)IQ×N×T IQ×N/2×T IQ*N*T*(3/2) 개선 구조 2(CDD : 0~N/2-CP)IQ×N×T IQ×N×T IQ*N*T*2상기 표에서, 메모리 크기를 결정짓는 factor들 각각이 나타내는 바는 아래와 같다.IQ : DL Data IQ bitwidth N : N-point IFFT T : Antenna 수 TM = (Clock Frequency)/(Max Sampling Rate) 표 9를 참조하면, IFFT 메모리 사용량의 경우, 각 경로의 DL 심볼 데이터를 순차적으로 연산하던 기존 구조 대 비 안테나 MUX rate의 배수만큼 더 많은 메모리를 사용을 요구한다. 그러나, DL 시간 영역 메모리 사용량이 CDD 가 모두 0인 경우 및 CDD의 범위가 0 ~ N/2-CP 내의 값을 갖는 경우에서 각각 25%, 50% 절감되므로, 위 표 9의 total 항목을 참조하면, 전체적으로는 본 개시에서 설명한 구조에서 기존 구조 대비 메모리 절감효과가 획득될 수 있다. 아래의 표 10은 NR scs 30kHz Bandwidth 100M를 지원하는 MMU/RU의 LPHY-DL 블록이 245.76MHz clock으로 동작 하는 경우, 기존 구조와 개선 구조의 메모리 감소율을 정리한 표이다. 표 10은 TM=2인 경우의 각 구조 별 메모 리 감소율을 나타낸다. 표 10 Type 기존 구조 개선 구조 1 (CDD : All Zero)개선 구조 2 (CDD : 0~N/2-CP) 감소율 0% 40% 20% 감소율(%) = [{(기존 구조) - (Type)}/(기존 구조)] ×100% LPHY-DL이 존재하는 구조를 가진 MMU/RU에서 전 안테나 경로에서 CDD=0으로 운용하는 경우, (개선 구조 1)이 적 용되면 LPHY-DL 내 IFFT와 DL 시간 영역 Data 메모리 블록에 사용되는 메모리는 40% 절감할 수 있다. 본 개시에서 설명한 메모리 절감 방안을 적용하여 시스템의 소모 전력 및 방열에 필요한 비용 감소, 작고 저렴 한 부품 사용에 의한 원가 절감 또는 디지털 로직 디바이스 자원 사용 한계에 따른 시스템 feature의 제한을 완 화하는 등의 이득이 얻어질 수 있다. 도 30은 본 개시의 다양한 실시예에 따른 방법이 RU에서 수행되는 일 예를 나타낸 흐름도이다. 먼저, RU는 주파수 영역(Frequency Domain, FD) 하향링크(Downlink, DL) 심볼 데이터(Symbol data)에 대한 역 고속 푸리에 변환 (Inverse Fast Fourier Transform, IFFT) 시프트(shift)를 수행할 수 있다. 다음, 상기 RU는 상기 IFFT 시프트가 수행된 상기 FD DL 심볼 데이터의 IFFT 포인트(point)를 역순으로 재배열 (Rearrangement)할 수 있다. 이후, 상기 RU는 상기 IFFT 시프트 및 상기 재배열이 수행된 상기 FD DL 심볼 데이터를 시간 영역(Time Domain, TD) DL 심볼 데이터로 변환하기 위한, 복수 안테나 경로의 FD DL 심볼 데이터 단위(Unit) 기반의 IFFT를 수행할 수 있다. 다음, 상기 RU는 상기 TD DL 심볼 데이터에 대해 CDD(Cyclic Delay Diversity)를 적용할 수 있다. 다음, 상기 RU는 상기 CDD가 적용된 상기 TD DL 심볼 데이터에 CP(Cyclic Prefix)를 삽입(add)할 수 있다 . 그리고, 상기 RU는 상기 CDD 적용 및 상기 CP 삽입이 수행된 상기 TD DL 심볼 데이터에 기반하여 생성되는 신호 를 전송할 수 있다. 본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소 프트웨어의 조합의 형태로 구현될(implemented) 수 있다. 소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체 가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들을 실행하게 하는 명령어 (instructions)를 포함한다. 이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가 능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다. 또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별 도의 저장장치가 본 개시의 실시예를 수행하는 장치에 접속할 수도 있다. 상술한 본 개시의 구체적인 실시예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라 도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다. 한편 본 개시의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시예에 국한되어 정해 져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한 다."}
{"patent_id": "10-2023-0141522", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a는 본 개시의 다양한 실시예들에 따른 무선 통신 시스템을 도시한다. 도 1b는 본 개시의 다양한 실시예들에 따른 기지국의 기능적 분리(function split)에 따른 프론트홀(fronthaul)구조의 예를 도시한다. 도 2는 본 개시의 다양한 실시예들에 따른 DU(distributed unit)의 구성을 도시한다. 도 3은 본 개시의 다양한 실시예들에 따른 RU(radio unit)의 구성을 도시한다. 도 4는 본 개시의 다양한 실시예들에 따른 기능 분리(function split)의 예를 도시한다. 도 5는 본 개시의 다양한 실시예들에 따른 DU 및 RU 간 연결의 예를 도시한다. 도 6은 본 개시의 다양한 실시예들에 따른 RU의 하향링크 체인(downlink chain) 블록의 구조를 도시한다. 도 7은 본 개시의 다양한 실시예들에 따른 IFFT(inverse fast fourier transform) 변환을 위한 주파수 스펙트 럼의 일 예시를 도시한다. 도 8은 본 개시의 다양한 실시예들에 따른 2-DFT의 논리적 구조의 일 예를 나타낸 도이다. 도 9는 본 개시의 다양한 실시예들에 따른 2-DFT의 하드웨어적 구조 및 이에 따른 동작 타이밍 도의 일 예를 나 타낸 도이다. 도 10은 본 개시의 다양한 실시예들에 경로 멀티플렉서(multiplexer, MUX)에 대한 타이밍의 일 예시를 도시한다. 도 11은 본 개시의 다양한 실시예들에 따른 RU의 하향링크 체인(downlink chain) 블록의 구조를 도시한다. 도 12는 본 개시의 다양한 실시예들에 따른 DL 메모리의 판독(read) 동작의 일 예를 나타낸 도이다. 도 13은 본 개시의 다양한 실시예에 따른 LPHY-DL 구조를 나타낸 도이다. 도 14는 본 개시의 다양한 실시예에 따른 동작의 타이밍의 일 예를 나타낸 타이밍 도이다. 도 15는 본 개시의 다양한 실시예에 따른 DLFD 메모리의 일 예를 나타낸 도이다. 도 16은 본 개시의 다양한 실시예에 따른 비트 자연 순서를 비트 반전 순서로 변경하는 동작의 일 예를 나타낸 도이다. 도 17은 본 개시의 다양한 실시예들에 따른 2-DFT의 하드웨어적 구조 및 이에 따른 동작 타이밍 도의 일 예를 나타낸 도이다. 도 18은 본 개시의 다양한 실시예들에 따른 4-DFT의 하드웨어적 구조 및 이에 따른 동작 타이밍 도의 일 예를 나타낸 도이다. 도 19는 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 일 예를 나타낸 도이다. 도 20은 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 일 예를 나타낸 도이다. 도 21은 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 일 예를 나타낸 도이다. 도 22은 본 개시의 다양한 실시예에 따른 N-point DIT IFFT 구조의 동작 타이밍을 나타낸 타이밍 도이다. 도 23 및 도 24는 본 개시의 다양한 실시예에 따른 DLTD 메모리 내부 동작의 일 예를 나타낸 타이밍 도이다. 도 25는 본 개시의 다양한 실시예에 따른 DLTD 메모리의 일 예를 나타낸 도이다. 도 26 및 도 27은 본 개시의 다양한 실시예에 따른 DLTD 메모리 내부 동작의 일 예를 나타낸 타이밍 도이다. 도 28은 본 개시의 다양한 실시예에 따른 DLTD 메모리의 일 예를 나타낸 도이다. 도 29는 본 개시의 다양한 실시예에 따른 DLTD 메모리 내부 동작의 일 예를 나타낸 타이밍 도이다. 도 30은 본 개시의 다양한 실시예에 따른 방법이 RU에서 수행되는 일 예를 나타낸 흐름도이다."}
