{
  "module_name": "pcie_wrap_regs.h",
  "hash_id": "89aa232631804c7b7808848ae874dbccc69e4323ec26a089b5549deac63d067b",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/gaudi2/asic_reg/pcie_wrap_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_PCIE_WRAP_REGS_H_\n#define ASIC_REG_PCIE_WRAP_REGS_H_\n\n \n\n#define mmPCIE_WRAP_INTR_GEN_MASK_MIN_ADDR_0 0x4C01000\n\n#define mmPCIE_WRAP_INTR_GEN_MASK_MIN_ADDR_1 0x4C01004\n\n#define mmPCIE_WRAP_INTR_GEN_MASK_MAX_ADDR_0 0x4C01008\n\n#define mmPCIE_WRAP_INTR_GEN_MASK_MAX_ADDR_1 0x4C0100C\n\n#define mmPCIE_WRAP_INTR_GEN_MASK_TIMER 0x4C01010\n\n#define mmPCIE_WRAP_INTR_GEN_MASK_CTRL 0x4C01014\n\n#define mmPCIE_WRAP_MSIX_DOORBELL_OFF_ADDR 0x4C01018\n\n#define mmPCIE_WRAP_MSIX_MASK_CTRL 0x4C0101C\n\n#define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_L_0 0x4C01020\n\n#define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_L_1 0x4C01024\n\n#define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_H_0 0x4C01028\n\n#define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_H_1 0x4C0102C\n\n#define mmPCIE_WRAP_PHY_FW_SRAM_CFG_ADDR 0x4C01030\n\n#define mmPCIE_WRAP_MSIX_GW 0x4C01034\n\n#define mmPCIE_WRAP_MSIX_GW_VEC 0x4C01038\n\n#define mmPCIE_WRAP_MSIX_GW_INTR 0x4C0103C\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_0 0x4C01040\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_1 0x4C01044\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_2 0x4C01048\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_3 0x4C0104C\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_4 0x4C01050\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_5 0x4C01054\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_6 0x4C01058\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_7 0x4C0105C\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_8 0x4C01060\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_9 0x4C01064\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_10 0x4C01068\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_11 0x4C0106C\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_12 0x4C01070\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_13 0x4C01074\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_14 0x4C01078\n\n#define mmPCIE_WRAP_MSIX_GW_TABLE_15 0x4C0107C\n\n#define mmPCIE_WRAP_VUART_RX_0 0x4C01100\n\n#define mmPCIE_WRAP_VUART_RX_1 0x4C01104\n\n#define mmPCIE_WRAP_VUART_RX_2 0x4C01108\n\n#define mmPCIE_WRAP_VUART_TX_0 0x4C0110C\n\n#define mmPCIE_WRAP_VUART_TX_1 0x4C01110\n\n#define mmPCIE_WRAP_VUART_TX_2 0x4C01114\n\n#define mmPCIE_WRAP_MSI_GW_BLOCK 0x4C01120\n\n#define mmPCIE_WRAP_PHY_FW_FSM_SIZE 0x4C0120C\n\n#define mmPCIE_WRAP_HOST_ACCESS_TERMINATION 0x4C01210\n\n#define mmPCIE_WRAP_ILLEGAL_LBW_REQ_CTRL 0x4C01214\n\n#define mmPCIE_WRAP_ILLEGAL_LBW_REQ_ADDR_0 0x4C01218\n\n#define mmPCIE_WRAP_ILLEGAL_LBW_REQ_ADDR_1 0x4C0121C\n\n#define mmPCIE_WRAP_ILLEGAL_LBW_REQ_INTR 0x4C01220\n\n#define mmPCIE_WRAP_OUTBOUND_ADDR_LSB 0x4C01224\n\n#define mmPCIE_WRAP_LBW_WSTRB_OVRD 0x4C01228\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_0 0x4C01304\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_1 0x4C01308\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_2 0x4C0130C\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_3 0x4C01310\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_4 0x4C01314\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_5 0x4C01318\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_6 0x4C0131C\n\n#define mmPCIE_WRAP_LBW_GW_ADDR_7 0x4C01320\n\n#define mmPCIE_WRAP_LBW_GW_DATA_0 0x4C01324\n\n#define mmPCIE_WRAP_LBW_GW_DATA_1 0x4C01328\n\n#define mmPCIE_WRAP_LBW_GW_DATA_2 0x4C0132C\n\n#define mmPCIE_WRAP_LBW_GW_DATA_3 0x4C01330\n\n#define mmPCIE_WRAP_LBW_GW_DATA_4 0x4C01334\n\n#define mmPCIE_WRAP_LBW_GW_DATA_5 0x4C01338\n\n#define mmPCIE_WRAP_LBW_GW_DATA_6 0x4C0133C\n\n#define mmPCIE_WRAP_LBW_GW_DATA_7 0x4C01340\n\n#define mmPCIE_WRAP_LBW_GW_GO_0 0x4C01344\n\n#define mmPCIE_WRAP_LBW_GW_GO_1 0x4C01348\n\n#define mmPCIE_WRAP_LBW_GW_GO_2 0x4C0134C\n\n#define mmPCIE_WRAP_LBW_GW_GO_3 0x4C01350\n\n#define mmPCIE_WRAP_LBW_GW_GO_4 0x4C01354\n\n#define mmPCIE_WRAP_LBW_GW_GO_5 0x4C01358\n\n#define mmPCIE_WRAP_LBW_GW_GO_6 0x4C0135C\n\n#define mmPCIE_WRAP_LBW_GW_GO_7 0x4C01360\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_0 0x4C01364\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_1 0x4C01368\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_2 0x4C0136C\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_3 0x4C01370\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_4 0x4C01374\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_5 0x4C01378\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_6 0x4C0137C\n\n#define mmPCIE_WRAP_LBW_GW_STATUS_7 0x4C01380\n\n#define mmPCIE_WRAP_OUTBOUND_OUTSTANDING 0x4C013F4\n\n#define mmPCIE_WRAP_MASK_REQ 0x4C01404\n\n#define mmPCIE_WRAP_ONE_IN_FLIGHT 0x4C01408\n\n#define mmPCIE_WRAP_IND_AWPROT 0x4C0140C\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO 0x4C01500\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_0 0x4C01504\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_1 0x4C01508\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_P_TAG 0x4C0150C\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_ATU_BYPAS 0x4C01510\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_FUNC_NUM 0x4C01514\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_ACT 0x4C01518\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_NUM 0x4C0151C\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_TLPPRFX 0x4C01520\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO 0x4C01524\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_TLPPRFX 0x4C01528\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_ATU_BYP 0x4C0152C\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_FUNC_NUM 0x4C01530\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_ACT 0x4C01534\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_NUM 0x4C01538\n\n#define mmPCIE_WRAP_MESO_FIFO_CTRL_0 0x4C01640\n\n#define mmPCIE_WRAP_MESO_FIFO_CTRL_1 0x4C01644\n\n#define mmPCIE_WRAP_MESO_FIFO_W_LFSR_POLY_0 0x4C01648\n\n#define mmPCIE_WRAP_MESO_FIFO_W_LFSR_POLY_1 0x4C0164C\n\n#define mmPCIE_WRAP_MESO_FIFO_R_LFSR_POLY_0 0x4C01650\n\n#define mmPCIE_WRAP_MESO_FIFO_R_LFSR_POLY_1 0x4C01654\n\n#define mmPCIE_WRAP_MESO_FIFO_W_PUSH_CNT_0 0x4C01658\n\n#define mmPCIE_WRAP_MESO_FIFO_W_PUSH_CNT_1 0x4C0165C\n\n#define mmPCIE_WRAP_MESO_FIFO_W_BP_CNT_0 0x4C01660\n\n#define mmPCIE_WRAP_MESO_FIFO_W_BP_CNT_1 0x4C01664\n\n#define mmPCIE_WRAP_MESO_FIFO_R_ERR_CNT_0 0x4C01668\n\n#define mmPCIE_WRAP_MESO_FIFO_R_ERR_CNT_1 0x4C0166C\n\n#define mmPCIE_WRAP_MESO_FIFO_R_POP_CNT_0 0x4C01670\n\n#define mmPCIE_WRAP_MESO_FIFO_R_POP_CNT_1 0x4C01674\n\n#define mmPCIE_WRAP_MESO_FIFO_W_LFSR_0 0x4C01678\n\n#define mmPCIE_WRAP_MESO_FIFO_W_LFSR_1 0x4C0167C\n\n#define mmPCIE_WRAP_MESO_FIFO_R_LFSR_0 0x4C01680\n\n#define mmPCIE_WRAP_MESO_FIFO_R_LFSR_1 0x4C01684\n\n#define mmPCIE_WRAP_MESO_FIFO_W_PUSH_LFSR_0 0x4C01688\n\n#define mmPCIE_WRAP_MESO_FIFO_W_PUSH_LFSR_1 0x4C0168C\n\n#define mmPCIE_WRAP_MESO_FIFO_R_POP_LFSR_0 0x4C01690\n\n#define mmPCIE_WRAP_MESO_FIFO_R_POP_LFSR_1 0x4C01694\n\n#define mmPCIE_WRAP_MESO_FIFO_W_BP_PERIOD_0 0x4C01698\n\n#define mmPCIE_WRAP_MESO_FIFO_W_BP_PERIOD_1 0x4C0169C\n\n#define mmPCIE_WRAP_MESO_FIFO_R_BP_PERIOD_0 0x4C016A0\n\n#define mmPCIE_WRAP_MESO_FIFO_R_BP_PERIOD_1 0x4C016A4\n\n#define mmPCIE_WRAP_MESO_FIFO_W_USED_CNT_0 0x4C016A8\n\n#define mmPCIE_WRAP_MESO_FIFO_W_USED_CNT_1 0x4C016AC\n\n#define mmPCIE_WRAP_MESO_FIFO_R_USED_CNT_0 0x4C016B0\n\n#define mmPCIE_WRAP_MESO_FIFO_R_USED_CNT_1 0x4C016B4\n\n#define mmPCIE_WRAP_P2P_TABLE_0 0x4C01900\n\n#define mmPCIE_WRAP_P2P_TABLE_1 0x4C01904\n\n#define mmPCIE_WRAP_P2P_TABLE_2 0x4C01908\n\n#define mmPCIE_WRAP_P2P_TABLE_3 0x4C0190C\n\n#define mmPCIE_WRAP_P2P_TABLE_4 0x4C01910\n\n#define mmPCIE_WRAP_P2P_TABLE_5 0x4C01914\n\n#define mmPCIE_WRAP_P2P_TABLE_6 0x4C01918\n\n#define mmPCIE_WRAP_P2P_TABLE_7 0x4C0191C\n\n#define mmPCIE_WRAP_P2P_TABLE_8 0x4C01920\n\n#define mmPCIE_WRAP_P2P_TABLE_9 0x4C01924\n\n#define mmPCIE_WRAP_P2P_TABLE_10 0x4C01928\n\n#define mmPCIE_WRAP_P2P_TABLE_11 0x4C0192C\n\n#define mmPCIE_WRAP_P2P_TABLE_12 0x4C01930\n\n#define mmPCIE_WRAP_P2P_TABLE_13 0x4C01934\n\n#define mmPCIE_WRAP_P2P_TABLE_14 0x4C01938\n\n#define mmPCIE_WRAP_P2P_TABLE_15 0x4C0193C\n\n#define mmPCIE_WRAP_P2P_TABLE_16 0x4C01940\n\n#define mmPCIE_WRAP_P2P_TABLE_17 0x4C01944\n\n#define mmPCIE_WRAP_P2P_TABLE_18 0x4C01948\n\n#define mmPCIE_WRAP_P2P_TABLE_19 0x4C0194C\n\n#define mmPCIE_WRAP_P2P_TABLE_20 0x4C01950\n\n#define mmPCIE_WRAP_P2P_TABLE_21 0x4C01954\n\n#define mmPCIE_WRAP_P2P_TABLE_22 0x4C01958\n\n#define mmPCIE_WRAP_P2P_TABLE_23 0x4C0195C\n\n#define mmPCIE_WRAP_P2P_TABLE_24 0x4C01960\n\n#define mmPCIE_WRAP_P2P_TABLE_25 0x4C01964\n\n#define mmPCIE_WRAP_P2P_TABLE_26 0x4C01968\n\n#define mmPCIE_WRAP_P2P_TABLE_27 0x4C0196C\n\n#define mmPCIE_WRAP_P2P_TABLE_28 0x4C01970\n\n#define mmPCIE_WRAP_P2P_TABLE_29 0x4C01974\n\n#define mmPCIE_WRAP_P2P_TABLE_30 0x4C01978\n\n#define mmPCIE_WRAP_P2P_TABLE_31 0x4C0197C\n\n#define mmPCIE_WRAP_P2P_TABLE_32 0x4C01980\n\n#define mmPCIE_WRAP_P2P_TABLE_33 0x4C01984\n\n#define mmPCIE_WRAP_P2P_TABLE_34 0x4C01988\n\n#define mmPCIE_WRAP_P2P_TABLE_35 0x4C0198C\n\n#define mmPCIE_WRAP_P2P_TABLE_36 0x4C01990\n\n#define mmPCIE_WRAP_P2P_TABLE_37 0x4C01994\n\n#define mmPCIE_WRAP_P2P_TABLE_38 0x4C01998\n\n#define mmPCIE_WRAP_P2P_TABLE_39 0x4C0199C\n\n#define mmPCIE_WRAP_P2P_TABLE_40 0x4C019A0\n\n#define mmPCIE_WRAP_P2P_TABLE_41 0x4C019A4\n\n#define mmPCIE_WRAP_P2P_TABLE_42 0x4C019A8\n\n#define mmPCIE_WRAP_P2P_TABLE_43 0x4C019AC\n\n#define mmPCIE_WRAP_P2P_TABLE_44 0x4C019B0\n\n#define mmPCIE_WRAP_P2P_TABLE_45 0x4C019B4\n\n#define mmPCIE_WRAP_P2P_TABLE_46 0x4C019B8\n\n#define mmPCIE_WRAP_P2P_TABLE_47 0x4C019BC\n\n#define mmPCIE_WRAP_P2P_TABLE_48 0x4C019C0\n\n#define mmPCIE_WRAP_P2P_TABLE_49 0x4C019C4\n\n#define mmPCIE_WRAP_P2P_TABLE_50 0x4C019C8\n\n#define mmPCIE_WRAP_P2P_TABLE_51 0x4C019CC\n\n#define mmPCIE_WRAP_P2P_TABLE_52 0x4C019D0\n\n#define mmPCIE_WRAP_P2P_TABLE_53 0x4C019D4\n\n#define mmPCIE_WRAP_P2P_TABLE_54 0x4C019D8\n\n#define mmPCIE_WRAP_P2P_TABLE_55 0x4C019DC\n\n#define mmPCIE_WRAP_P2P_TABLE_56 0x4C019E0\n\n#define mmPCIE_WRAP_P2P_TABLE_57 0x4C019E4\n\n#define mmPCIE_WRAP_P2P_TABLE_58 0x4C019E8\n\n#define mmPCIE_WRAP_P2P_TABLE_59 0x4C019EC\n\n#define mmPCIE_WRAP_P2P_TABLE_60 0x4C019F0\n\n#define mmPCIE_WRAP_P2P_TABLE_61 0x4C019F4\n\n#define mmPCIE_WRAP_P2P_TABLE_62 0x4C019F8\n\n#define mmPCIE_WRAP_P2P_TABLE_63 0x4C019FC\n\n#define mmPCIE_WRAP_P2P_EN 0x4C01A00\n\n#define mmPCIE_WRAP_P2P_REQ_ID 0x4C01A04\n\n#define mmPCIE_WRAP_P2P_INTR 0x4C01A08\n\n#define mmPCIE_WRAP_P2P_TERMINATE_RESP 0x4C01A0C\n\n#define mmPCIE_WRAP_GIC_INTR_TERMINATE_CTRL 0x4C01A10\n\n#define mmPCIE_WRAP_GIC_INTR_TERMINATE_CNT 0x4C01A14\n\n#define mmPCIE_WRAP_CPU_HOT_RST 0x4C01AE0\n\n#define mmPCIE_WRAP_LBW_AXI_SPLIT_MAX_OUTSTAN 0x4C01B2C\n\n#define mmPCIE_WRAP_AXI_SPLIT_NO_WR_INFLIGHT 0x4C01B30\n\n#define mmPCIE_WRAP_PCIE_WR_BUF 0x4C01B34\n\n#define mmPCIE_WRAP_PCIE_CACHE_OVR 0x4C01B38\n\n#define mmPCIE_WRAP_PCIE_LOCK_OVR 0x4C01B3C\n\n#define mmPCIE_WRAP_PCIE_PROT_OVR 0x4C01B40\n\n#define mmPCIE_WRAP_PCIE_ARUSER_OVR_0 0x4C01B44\n\n#define mmPCIE_WRAP_PCIE_ARUSER_OVR_1 0x4C01B48\n\n#define mmPCIE_WRAP_PCIE_AWUSER_OVR_0 0x4C01B4C\n\n#define mmPCIE_WRAP_PCIE_AWUSER_OVR_1 0x4C01B50\n\n#define mmPCIE_WRAP_PCIE_ARUSER_OVR_EN_0 0x4C01B54\n\n#define mmPCIE_WRAP_PCIE_ARUSER_OVR_EN_1 0x4C01B58\n\n#define mmPCIE_WRAP_PCIE_AWUSER_OVR_EN_0 0x4C01B5C\n\n#define mmPCIE_WRAP_PCIE_AWUSER_OVR_EN_1 0x4C01B60\n\n#define mmPCIE_WRAP_PCIE_MAX_OUTSTAND 0x4C01B64\n\n#define mmPCIE_WRAP_PCIE_MST_IN 0x4C01B68\n\n#define mmPCIE_WRAP_PCIE_RSP_OK 0x4C01B6C\n\n#define mmPCIE_WRAP_AXI_SPLIT_INTR_0 0x4C01B70\n\n#define mmPCIE_WRAP_AXI_SPLIT_INTR_1 0x4C01B74\n\n#define mmPCIE_WRAP_AXI_DRAIN_MSTR_IF_CFG_0 0x4C01B7C\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_0 0x4C01B80\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_1 0x4C01B84\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_2 0x4C01B88\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_3 0x4C01B8C\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_4 0x4C01B90\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_5 0x4C01B94\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_6 0x4C01B98\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_7 0x4C01B9C\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_8 0x4C01BA0\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_9 0x4C01BA4\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_10 0x4C01BA8\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_11 0x4C01BAC\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_12 0x4C01BB0\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_13 0x4C01BB4\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_14 0x4C01BB8\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_15 0x4C01BBC\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_16 0x4C01BC0\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_17 0x4C01BC4\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_18 0x4C01BC8\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_19 0x4C01BCC\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_20 0x4C01BD0\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_21 0x4C01BD4\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_22 0x4C01BD8\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_23 0x4C01BDC\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_24 0x4C01BE0\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_25 0x4C01BE4\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_26 0x4C01BE8\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_27 0x4C01BEC\n\n#define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_28 0x4C01BF0\n\n#define mmPCIE_WRAP_AXI_DRAIN_ACTIVE 0x4C01D48\n\n#define mmPCIE_WRAP_AXI_DRAIN_IND 0x4C01D4C\n\n#define mmPCIE_WRAP_HBW_DRAIN_TIMEOUT 0x4C01D50\n\n#define mmPCIE_WRAP_HBW_DRAIN_CFG 0x4C01D54\n\n#define mmPCIE_WRAP_LBW_DRAIN_TIMEOUT 0x4C01D58\n\n#define mmPCIE_WRAP_LBW_DRAIN_CFG 0x4C01D5C\n\n#define mmPCIE_WRAP_LBW_DRAIN_DELAY_EN_CNT 0x4C01D60\n\n#define mmPCIE_WRAP_PHY_FW_FSM 0x4C01D64\n\n#define mmPCIE_WRAP_PCIE_PHY_BASE_ADDR_L 0x4C01D68\n\n#define mmPCIE_WRAP_PCIE_PHY_BASE_ADDR_H 0x4C01D6C\n\n#define mmPCIE_WRAP_PCIE_CORE_BASE_ADDR_L 0x4C01D70\n\n#define mmPCIE_WRAP_PCIE_CORE_BASE_ADDR_H 0x4C01D74\n\n#define mmPCIE_WRAP_SPMU_INTR 0x4C01DE4\n\n#define mmPCIE_WRAP_AXI_INTR 0x4C01DE8\n\n#define mmPCIE_WRAP_PCIE_IC_SEI_INTR_IND 0x4C01DEC\n\n#define mmPCIE_WRAP_PMMU_RTR_CFG 0x4C01DF0\n\n#define mmPCIE_WRAP_PSOC_RST_CTRL 0x4C01DF4\n\n#define mmPCIE_WRAP_PSOC_BOOT_MNG_DONE 0x4C01DF8\n\n#define mmPCIE_WRAP_ASID_MOD_CTRL 0x4C01DFC\n\n#define mmPCIE_WRAP_ASID_MOD_ADDR_L_0 0x4C01E00\n\n#define mmPCIE_WRAP_ASID_MOD_ADDR_L_1 0x4C01E04\n\n#define mmPCIE_WRAP_ASID_MOD_ADDR_H_0 0x4C01E08\n\n#define mmPCIE_WRAP_ASID_MOD_ADDR_H_1 0x4C01E0C\n\n#define mmPCIE_WRAP_CS_TRACE_AXI_CTRL 0x4C01E10\n\n#define mmPCIE_WRAP_FLR_FSM_CTRL 0x4C01E14\n\n#define mmPCIE_WRAP_HBW_DRAIN_WR_ADDR_0 0x4C01E18\n\n#define mmPCIE_WRAP_HBW_DRAIN_WR_ADDR_1 0x4C01E1C\n\n#define mmPCIE_WRAP_HBW_DRAIN_RD_ADDR_0 0x4C01E20\n\n#define mmPCIE_WRAP_HBW_DRAIN_RD_ADDR_1 0x4C01E24\n\n#define mmPCIE_WRAP_HBW_DRAIN_STAMP 0x4C01E28\n\n#define mmPCIE_WRAP_LBW_DRAIN_WR_ADDR_0 0x4C01E2C\n\n#define mmPCIE_WRAP_LBW_DRAIN_WR_ADDR_1 0x4C01E30\n\n#define mmPCIE_WRAP_LBW_DRAIN_RD_ADDR_0 0x4C01E34\n\n#define mmPCIE_WRAP_LBW_DRAIN_RD_ADDR_1 0x4C01E38\n\n#define mmPCIE_WRAP_LBW_DRAIN_STAMP 0x4C01E3C\n\n#define mmPCIE_WRAP_EXTMEM_HBM_LOC 0x4C01E40\n\n#define mmPCIE_WRAP_EXTMEM_PC_LOC 0x4C01E44\n\n#define mmPCIE_WRAP_EXTMEM_NONLIN_HBM 0x4C01E48\n\n#define mmPCIE_WRAP_EXTMEM_NONLIN_PC 0x4C01E4C\n\n#define mmPCIE_WRAP_EXTMEM_NONLIN_HBM_NUM 0x4C01E50\n\n#define mmPCIE_WRAP_EXTMEM_NONLIN_HBM_MAP 0x4C01E54\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}