ğŸš€ CPU RISC-V 32-bit (Single Clock)
ğŸ“– Giá»›i thiá»‡u
Dá»± Ã¡n nÃ y lÃ  má»™t CPU 32-bit dá»±a trÃªn táº­p lá»‡nh RISC-V (RV32I) vá»›i kiáº¿n trÃºc single clock âš¡. CPU Ä‘Æ°á»£c thiáº¿t káº¿ Ä‘Æ¡n giáº£n, phá»¥c vá»¥ má»¥c Ä‘Ã­ch há»c táº­p vÃ  nghiÃªn cá»©u. MÃ£ nguá»“n Ä‘Æ°á»£c viáº¿t báº±ng [Verilog/VHDL] vÃ  mÃ´ phá»ng báº±ng Xilinx Vivado ğŸ› ï¸.
âœ¨ TÃ­nh nÄƒng

âœ… Há»— trá»£ táº­p lá»‡nh cÆ¡ báº£n RV32I
âš¡ Kiáº¿n trÃºc chu ká»³ Ä‘Æ¡n (single clock cycle)
ğŸ“š Tá»‘i Æ°u cho mÃ´ phá»ng vÃ  há»c táº­p
ğŸš« KhÃ´ng yÃªu cáº§u triá»ƒn khai pháº§n cá»©ng

ğŸ› ï¸ YÃªu cáº§u

ğŸ–¥ï¸ CÃ´ng cá»¥: Xilinx Vivado (phiÃªn báº£n [Ä‘iá»n phiÃªn báº£n, vÃ­ dá»¥: 2023.2])
ğŸ’» NgÃ´n ngá»¯: [Verilog/VHDL]
ğŸ–±ï¸ Há»‡ Ä‘iá»u hÃ nh: Windows/Linux

ğŸ”§ CÃ i Ä‘áº·t

ğŸ“¥ Sao chÃ©p kho lÆ°u trá»¯:
git clone https://github.com/[your-username]/[your-repo].git
cd [your-repo]


ğŸ› ï¸ CÃ i Vivado:

Táº£i vÃ  cÃ i Ä‘áº·t Vivado tá»« trang chÃ­nh thá»©c cá»§a Xilinx ğŸŒ.
Äáº£m báº£o Vivado Ä‘Æ°á»£c cáº¥u hÃ¬nh Ä‘Ãºng âœ….



ğŸ”§ HÆ°á»›ng dáº«n sá»­ dá»¥ng

ğŸ–¥ï¸ MÃ´ phá»ng:

Má»Ÿ Vivado vÃ  cháº¡y script mÃ´ phá»ng:vivado -mode batch -source scripts/simulate.tcl
Kiá»ƒm tra káº¿t quáº£ trong giao diá»‡n Vivado hoáº·c tá»‡p log ğŸ“Š.


âœ… Kiá»ƒm tra:

Sá»­ dá»¥ng cÃ¡c testbench trong tests/ Ä‘á»ƒ xÃ¡c minh chá»©c nÄƒng CPU ğŸ§ª.
Testbench Ä‘Æ°á»£c viáº¿t báº±ng [Verilog/VHDL] vÃ  cháº¡y trá»±c tiáº¿p trong Vivado.


ğŸ“‚ Cáº¥u trÃºc thÆ° má»¥c

src/ ğŸ“œ: MÃ£ nguá»“n CPU ([Verilog/VHDL])
tests/ ğŸ§ª: Testbench mÃ´ phá»ng


