module bcd_7seg(hex,bcd);
	//ports and nets

	input [3:0] bcd;
	output reg [0:6] hex;



	always@(bcd) begin 
	case (bcd)
	4'd0: hex = 7'b1111110;// ^ 7'b1111111 ;
4'd1: hex = 7'b0110000;// ^ 7'b1111111;
4'd2: hex = 7'b1101101;// ^ 7'b1111111;
4'd3: hex = 7'b1111001;// ^ 7'b1111111;
4'd4: hex = 7'b0110011;// ^ 7'b1111111;
4'd5: hex = 7'b1011011;// ^ 7'b1111111;
4'd6: hex = 7'b0011111;// ^ 7'b1111111;
4'd7: hex = 7'b1110000;// ^ 7'b1111111;
4'd8: hex = 7'b1111111;// ^ 7'b1111111;
4'd9: hex = 7'b1110011;// ^ 7'b1111111;
	

	


endcase
end
endmodule
