CCLK：转换的时间单位，可以设置成内部时钟，也可以设置成SCLK的一半
convst：转换命令，平时高电平，
	开始转换：置0至少40ns，达到要求后可置回1。两次转换信号之间间隔最少是21CCLK
EOC：结束信号，平时高电平，
	开始转换：迅速置为0
	转换结束：回到1
CPOL = 0, CPHA =
1 or CPOL = 1, CPHA = 0

对CFR的设置在16个SCLK时钟后开始起作用

若是默认设置，可以直接将SDI连上+VBD

CONVST不可以在转换结束立即置0，至少要有一个CCLK的间隔

使用了Tag模式
边转换边读数据：CS信号至少在CONVST信号之后20ns，所以在两者之间用一个1us延时