<!doctype html><html lang=zh dir=ltr><head><meta charset=UTF-8><meta name=viewport content="width=device-width,initial-scale=1"><meta name=description content="基于图神经网络的EDA预路由拥塞预测研究
课题描述:
​	近年来随着数字芯片使用越来越小的工艺制程和芯片内包含越来越多的逻辑单元，使其设计更新迭代优化的难度越来越大。由于数字后端中的布局(Placement)布线(路由, Route)流程属于是NP-Hard的算法优化问题，EDA(Electronic Design Automation)工具在这一阶段往往及其费时，导致更长的物理设计周期。
​	在数字电路优化过程中，布线拥塞是用于物理设计过程迭代优化的重要指标。某些区域的布线密度过高，导致无法继续进行有效的布线，进而导致时序与设计规则违例等问题。为此，许多现代综合与布局工具利用拥塞数据，以尽量减少最终物理设计中的拥塞影响。通过布线的拥塞数据，布局布线工具将相应地优化相关的可移动单元位置，以减少线长度、拥塞和违例，进行迭代，直到收敛，从而产生更优的布线结果。精确的拥塞预测在电路布线中起着至关重要的作用，不幸的是，直到设计周期的后期，也就是缓慢的布局和布线流程，精确的拥塞结果才被准确地知道。
​	这启发我们设计一个跨设计阶段(Cross-stage)的拥塞预测方法，在设计初期进行布局布线优化，从而加速优化迭代流程。多个先前的工作尝试在利用布局数据预测详细路由(Detail Route)拥塞，以优化放置解决方案的可达性，如：RUDY、GTL、POLAR 2.0等。这些基于专家经验的方法往往预测精度较低。近年来，随着图神经网络(Graph Neural Network, GNN)在学习图结构和挖掘图信息方面展示出了卓越的效果。由于电路结构可以自然地表示为图，图神经网络在电子设计自动化领域受到了越来越多的关注。GNN 模型可以端到端的方式学习全局指标而无需额外的特征工程比传统深度学习方法更高的准确度。
​	因此，本课题将设计实现基于图神经网络的EDA预路由拥塞预测任务，给定电路布局结果，或仅仅根据电路网表内容，实现对布线后的拥塞结果预测。
内容

学习DeepLearning框架(Pytorch/Tensorflow)的使用, 环境的搭建, 图神经网络模型(GNN, Graph Neural Network)的搭建，综述调研
学习并掌握一款工具的使用(OpenROAD(推荐)/Candance/Innovus). 并且利用工具获取相关数据集
学习与复现相关论文，基于所学内容设计基于GNN的预路由拥塞预测架构, 实现拥塞预测.
设计创新点, 改进模型性能, 实现结果分析, 结果可视化, 模型对比实验(精度/推理速度/内存占用等), 消融实验等.

参考资料以及说明



  图神经网络相关算法详述及实现:一个GNN教程



  RUDY：Fast and Accurate Routing Demand Estimation for Efficient Routability-driven Placement  ：一个基于布局结果的快速路由拥塞估计器



  GTL:Detecting tangled logic structures in VLSI netlists: 一种基于图结构直接从网表中估计拥塞的方法



  POLAR 2.0: An effective routability-driven placer：一个基于拥塞预测与可达性的布局工具



  华南理工大学图书馆数据库：可免费下载各大国内外期刊文章



  Google Scholar: 一个学术论文搜索引擎



  Connected Papers | Find and explore academic papers: 一个基于图相关性论文搜索引擎



  Awesome AI for EDA：EDA研究中现有AI方向的高质量高影响力论文列表网站"><meta name=theme-color media="(prefers-color-scheme: light)" content="#ffffff"><meta name=theme-color media="(prefers-color-scheme: dark)" content="#343a40"><meta name=color-scheme content="light dark"><meta property="og:url" content="https://pxgh02.github.io/zh/docs/Digtal/Routing/global-router/congestion/%E5%9F%BA%E4%BA%8E%E5%9B%BE%E7%A5%9E%E7%BB%8F%E7%BD%91%E7%BB%9C%E7%9A%84%E9%A2%84%E8%B7%AF%E7%94%B1%E6%8B%A5%E5%A1%9E%E9%A2%84%E6%B5%8B%E7%A0%94%E7%A9%B6/"><meta property="og:site_name" content="Pxmmmm"><meta property="og:title" content="bs24"><meta property="og:description" content="基于图神经网络的EDA预路由拥塞预测研究
课题描述:
​	近年来随着数字芯片使用越来越小的工艺制程和芯片内包含越来越多的逻辑单元，使其设计更新迭代优化的难度越来越大。由于数字后端中的布局(Placement)布线(路由, Route)流程属于是NP-Hard的算法优化问题，EDA(Electronic Design Automation)工具在这一阶段往往及其费时，导致更长的物理设计周期。
​	在数字电路优化过程中，布线拥塞是用于物理设计过程迭代优化的重要指标。某些区域的布线密度过高，导致无法继续进行有效的布线，进而导致时序与设计规则违例等问题。为此，许多现代综合与布局工具利用拥塞数据，以尽量减少最终物理设计中的拥塞影响。通过布线的拥塞数据，布局布线工具将相应地优化相关的可移动单元位置，以减少线长度、拥塞和违例，进行迭代，直到收敛，从而产生更优的布线结果。精确的拥塞预测在电路布线中起着至关重要的作用，不幸的是，直到设计周期的后期，也就是缓慢的布局和布线流程，精确的拥塞结果才被准确地知道。
​	这启发我们设计一个跨设计阶段(Cross-stage)的拥塞预测方法，在设计初期进行布局布线优化，从而加速优化迭代流程。多个先前的工作尝试在利用布局数据预测详细路由(Detail Route)拥塞，以优化放置解决方案的可达性，如：RUDY、GTL、POLAR 2.0等。这些基于专家经验的方法往往预测精度较低。近年来，随着图神经网络(Graph Neural Network, GNN)在学习图结构和挖掘图信息方面展示出了卓越的效果。由于电路结构可以自然地表示为图，图神经网络在电子设计自动化领域受到了越来越多的关注。GNN 模型可以端到端的方式学习全局指标而无需额外的特征工程比传统深度学习方法更高的准确度。
​	因此，本课题将设计实现基于图神经网络的EDA预路由拥塞预测任务，给定电路布局结果，或仅仅根据电路网表内容，实现对布线后的拥塞结果预测。
内容
学习DeepLearning框架(Pytorch/Tensorflow)的使用, 环境的搭建, 图神经网络模型(GNN, Graph Neural Network)的搭建，综述调研 学习并掌握一款工具的使用(OpenROAD(推荐)/Candance/Innovus). 并且利用工具获取相关数据集 学习与复现相关论文，基于所学内容设计基于GNN的预路由拥塞预测架构, 实现拥塞预测. 设计创新点, 改进模型性能, 实现结果分析, 结果可视化, 模型对比实验(精度/推理速度/内存占用等), 消融实验等. 参考资料以及说明
图神经网络相关算法详述及实现:一个GNN教程
RUDY：Fast and Accurate Routing Demand Estimation for Efficient Routability-driven Placement ：一个基于布局结果的快速路由拥塞估计器
GTL:Detecting tangled logic structures in VLSI netlists: 一种基于图结构直接从网表中估计拥塞的方法
POLAR 2.0: An effective routability-driven placer：一个基于拥塞预测与可达性的布局工具
华南理工大学图书馆数据库：可免费下载各大国内外期刊文章
Google Scholar: 一个学术论文搜索引擎
Connected Papers | Find and explore academic papers: 一个基于图相关性论文搜索引擎
Awesome AI for EDA：EDA研究中现有AI方向的高质量高影响力论文列表网站"><meta property="og:locale" content="zh"><meta property="og:type" content="article"><meta property="article:section" content="docs"><title>bs24 | Pxmmmm</title>
<link rel=icon href=/favicon.png><link rel=manifest href=/manifest.json><link rel=canonical href=https://pxgh02.github.io/zh/docs/Digtal/Routing/global-router/congestion/%E5%9F%BA%E4%BA%8E%E5%9B%BE%E7%A5%9E%E7%BB%8F%E7%BD%91%E7%BB%9C%E7%9A%84%E9%A2%84%E8%B7%AF%E7%94%B1%E6%8B%A5%E5%A1%9E%E9%A2%84%E6%B5%8B%E7%A0%94%E7%A9%B6/><link rel=stylesheet href=/book.min.6c8b9d2a1fc95075ed7da46ca81060b39add8fff6741ac51259f768929281e2c.css integrity="sha256-bIudKh/JUHXtfaRsqBBgs5rdj/9nQaxRJZ92iSkoHiw=" crossorigin=anonymous><script defer src=/fuse.min.js></script><script defer src=/zh.search.min.b08d01413d975a4c380ae1a5bfe3265f5e9c5c6655f82c0481f7d419c7faba49.js integrity="sha256-sI0BQT2XWkw4CuGlv+MmX16cXGZV+CwEgffUGcf6ukk=" crossorigin=anonymous></script><script defer src=/sw.min.6f6f90fcb8eb1c49ec389838e6b801d0de19430b8e516902f8d75c3c8bd98739.js integrity="sha256-b2+Q/LjrHEnsOJg45rgB0N4ZQwuOUWkC+NdcPIvZhzk=" crossorigin=anonymous></script></head><body dir=ltr><input type=checkbox class="hidden toggle" id=menu-control>
<input type=checkbox class="hidden toggle" id=toc-control><main class="container flex"><aside class=book-menu><div class=book-menu-content><nav><h2 class=book-brand><a class="flex align-center" href=/zh/><span>Pxmmmm</span></a></h2><div class="book-search hidden"><input type=text id=book-search-input placeholder=搜索 aria-label=搜索 maxlength=64 data-hotkeys=s/><div class="book-search-spinner hidden"></div><ul id=book-search-results></ul></div><script>document.querySelector(".book-search").classList.remove("hidden")</script><ul class=book-languages><li><input type=checkbox id=languages class=toggle>
<label for=languages class="flex justify-between"><a role=button class="flex align-center"><img src=/svg/translate.svg class=book-icon alt=Languages>
Chinese</a></label><ul><li><a href=/>English</a></li></ul></li></ul><ul><li><input type=checkbox id=section-a7a8fb3cc34544172ff5103ce3adf7cc class=toggle>
<label for=section-a7a8fb3cc34544172ff5103ce3adf7cc class="flex justify-between"><a href=/zh/docs/Other/>Other</a></label><ul><li><a href=/zh/docs/Other/Algorithms/>Algorithms</a></li><li><a href=/zh/docs/Other/git/>Git</a></li><li><a href=/zh/docs/Other/Hardware/>Hardware</a></li><li><a href=/zh/docs/Other/linux/>Linux</a></li><li><a href=/zh/docs/Other/Literature/>Literature</a></li><li><a href=/zh/docs/Other/makefile/>Makefile</a></li><li><a href=/zh/docs/Other/network/>Network</a></li><li><a href=/zh/docs/Other/Program/>Program</a></li><li><a href=/zh/docs/Other/Tools/>Tools</a></li><li><a href=/zh/docs/Other/window/>Window</a></li><li><a href=/zh/docs/Other/Writing-PPT-Presentation/>Writing Ppt Presentation</a></li></ul></li><li><input type=checkbox id=section-546194909198d851b05dc5d16088b0b9 class=toggle checked>
<label for=section-546194909198d851b05dc5d16088b0b9 class="flex justify-between"><a href=/zh/docs/Digtal/>Physical Design</a></label><ul><li><input type=checkbox id=section-9bc128912acae8559e0b27b496b7779b class=toggle>
<label for=section-9bc128912acae8559e0b27b496b7779b class="flex justify-between"><a href=/zh/docs/Digtal/flow/EDA4PR/>EDA4PR</a></label></li><li><input type=checkbox id=section-50846ac4cdec99c8bd1f8b0417acad9a class=toggle>
<label for=section-50846ac4cdec99c8bd1f8b0417acad9a class="flex justify-between"><a href=/zh/docs/Digtal/flow/flow/>Flow</a></label></li><li><input type=checkbox id=section-b2241e4da59f24976e354abe344e8d4f class=toggle>
<label for=section-b2241e4da59f24976e354abe344e8d4f class="flex justify-between"><a href=/zh/docs/Digtal/Placement/placement/>Placement</a></label></li><li><input type=checkbox id=section-259735f9bf2708d778569b162c141df5 class=toggle>
<label for=section-259735f9bf2708d778569b162c141df5 class="flex justify-between"><a href=/zh/docs/Digtal/Routing/routing2/>Routing</a></label></li><li><input type=checkbox id=section-78b8f069c0c130e55062b802fff78361 class=toggle>
<label for=section-78b8f069c0c130e55062b802fff78361 class="flex justify-between"><a href=/zh/docs/Digtal/Routing/routing1/>Routing1</a></label></li></ul></li></ul></nav><script>(function(){var e=document.querySelector("aside .book-menu-content");addEventListener("beforeunload",function(){localStorage.setItem("menu.scrollTop",e.scrollTop)}),e.scrollTop=localStorage.getItem("menu.scrollTop")})()</script></div></aside><div class=book-page><header class=book-header><div class="flex align-center justify-between"><label for=menu-control><img src=/svg/menu.svg class=book-icon alt=Menu></label><h3>bs24</h3><label for=toc-control><img src=/svg/toc.svg class=book-icon alt="Table of Contents"></label></div><aside class="hidden clearfix"><nav id=TableOfContents></nav></aside></header><article class="markdown book-article"><p>基于图神经网络的EDA预路由拥塞预测研究</p><p>课题描述:</p><p>​ 近年来随着数字芯片使用越来越小的工艺制程和芯片内包含越来越多的逻辑单元，使其设计更新迭代优化的难度越来越大。由于数字后端中的布局(Placement)布线(路由, Route)流程属于是NP-Hard的算法优化问题，EDA(Electronic Design Automation)工具在这一阶段往往及其费时，导致更长的物理设计周期。</p><p>​ 在数字电路优化过程中，布线拥塞是用于物理设计过程迭代优化的重要指标。某些区域的布线密度过高，导致无法继续进行有效的布线，进而导致时序与设计规则违例等问题。为此，许多现代综合与布局工具利用拥塞数据，以尽量减少最终物理设计中的拥塞影响。通过布线的拥塞数据，布局布线工具将相应地优化相关的可移动单元位置，以减少线长度、拥塞和违例，进行迭代，直到收敛，从而产生更优的布线结果。精确的拥塞预测在电路布线中起着至关重要的作用，不幸的是，直到设计周期的后期，也就是缓慢的布局和布线流程，精确的拥塞结果才被准确地知道。</p><p>​ 这启发我们设计一个跨设计阶段(Cross-stage)的拥塞预测方法，在设计初期进行布局布线优化，从而加速优化迭代流程。多个先前的工作尝试在利用布局数据预测详细路由(Detail Route)拥塞，以优化放置解决方案的可达性，如：RUDY、GTL、POLAR 2.0等。这些基于专家经验的方法往往预测精度较低。近年来，随着图神经网络(Graph Neural Network, GNN)在学习图结构和挖掘图信息方面展示出了卓越的效果。由于电路结构可以自然地表示为图，图神经网络在电子设计自动化领域受到了越来越多的关注。GNN 模型可以端到端的方式学习全局指标而无需额外的特征工程比传统深度学习方法更高的准确度。</p><p>​ 因此，本课题将设计实现基于图神经网络的EDA预路由拥塞预测任务，给定电路布局结果，或仅仅根据电路网表内容，实现对布线后的拥塞结果预测。</p><p>内容</p><ul><li>学习DeepLearning框架(Pytorch/Tensorflow)的使用, 环境的搭建, 图神经网络模型(GNN, Graph Neural Network)的搭建，综述调研</li><li>学习并掌握一款工具的使用(OpenROAD(推荐)/Candance/Innovus). 并且利用工具获取相关数据集</li><li>学习与复现相关论文，基于所学内容设计基于GNN的预路由拥塞预测架构, 实现拥塞预测.</li><li>设计创新点, 改进模型性能, 实现结果分析, 结果可视化, 模型对比实验(精度/推理速度/内存占用等), 消融实验等.</li></ul><p>参考资料以及说明</p><ul><li><p><a href=https://github.com/wangyouze/GNN-algorithms>图神经网络相关算法详述及实现</a>:一个GNN教程</p></li><li><p><a href=https://past.date-conference.com/proceedings-archive/2007/DATE07/PDFFILES/08.7_1.PDF>RUDY：Fast and Accurate Routing Demand Estimation for Efficient Routability-driven Placement</a> ：一个基于布局结果的快速路由拥塞估计器</p></li><li><p><a href=https://dl.acm.org/doi/abs/10.1145/1837274.1837422>GTL:Detecting tangled logic structures in VLSI netlists</a>: 一种基于图结构直接从网表中估计拥塞的方法</p></li><li><p><a href=https://ieeexplore.ieee.org/document/6881450>POLAR 2.0: An effective routability-driven placer</a>：一个基于拥塞预测与可达性的布局工具</p></li><li><p><a href=http://www.lib.scut.edu.cn/wwsjk/list.htm>华南理工大学图书馆数据库</a>：可免费下载各大国内外期刊文章</p></li><li><p><a href=https://scholar.google.com/>Google Scholar</a>: 一个学术论文搜索引擎</p></li><li><p><a href=https://www.connectedpapers.com/>Connected Papers | Find and explore academic papers</a>: 一个基于图相关性论文搜索引擎</p></li><li><p><a href=https://ai4eda.github.io/>Awesome AI for EDA</a>：EDA研究中现有AI方向的高质量高影响力论文列表网站</p></li><li><p><a href="https://kns.cnki.net/kcms2/article/abstract?v=D99zBTMMfgzM-N7A7-Lnf8dmmquEucDhluF2UNTfMbA1WL5sfzURGzToW-IPKhcEQRUM8DUEajcU0qEb6ygIbtPaOqOJx83qaK0sbJx3_txNLNi7EueNGXFA_CT1PdETH5LUfdoQH6A2GBupAuwxTZTEIJlxmuSak9RgsmrQO79D7qSBk94JdlEPgX2Cn9Xp&amp;uniplatform=NZKPT&amp;language=CHS">基于图神经网络的电子设计自动化技术研究进展</a>：一篇关于GNN在EDA方面应用的综述文章</p></li><li><p><a href=https://ieeexplore.ieee.org/abstract/document/8920342>CongestionNet: Routing Congestion Prediction Using Deep Graph Neural Networks </a>：一种基于GNN和综合后网表数据预测路由拥塞的方法</p></li><li><p><a href=https://ieeexplore.ieee.org/document/9643446>Generalizable Cross-Graph Embedding for GNN-based Congestion Prediction</a>:一种基于GNN和综合后网表数据预测路由拥塞的方法</p></li><li><p><a href=https://ieeexplore.ieee.org/document/10070024>Pin Accessibility and Routing Congestion Aware DRC Hotspot Prediction using Graph Neural Network and U-Net </a>:一种基于GNN和CNN和布线数据预测DRV的方法</p></li><li><p><a href=https://dl.acm.org/doi/abs/10.1145/3489517.3530675>LHNN | Proceedings of the 59th ACM/IEEE Design Automation Conference</a>:一种基于GNN和布线数据预测拥塞的方法</p></li><li><p><a href=https://github.com/The-OpenROAD-Project>The OpenROAD Project</a>：一个开源RTL-to-GDS项目， 特点: 开源软件, 易于安装与使用, 内置可以直接使用的开源PDK.</p></li><li><p><a href=https://opencores.org/>OpenCores</a>：一个开源数字网关IP核的参考社区，可提取HDL文件使用数字后端设计工具实现自定义数据提取</p></li><li><p><a href=https://www.ispd.cc/contests/11/ispd2011_contest.html>ISPD 2011 Routability-driven Placement Contest and Benchmark Suite</a>：ISPD举办的布局器比赛，内有数据集可参考</p></li><li><p><a href=http://archive.sigda.org/dac2012/contest/dac2012_contest.html>DAC 2012 Routability-Driven Placement Contest</a>一个DAC举办的布局器比赛，内有数据集可参考</p></li><li><p><a href=https://pan.quark.cn/s/de037cff674b>基于项目”chacha“的拥塞示例数据</a></p></li><li><p><a href=/zh/>EDA三巨头整套虚拟机</a>:太大了无法上传，需要的话发邮箱到：icpengxuan@mail.scut.edu.cn</p></li><li><p><a href=https://github.com/Anwar-Said/Circuit-Completion-Using-GNNs>Anwar-Said/Circuit-Completion-Using-GNNs: Source code and datasets for Circuit Design Completion using GNNs paper</a>:一个开源代码</p></li><li><p><a href=https://github.com/ycchen218/EDA-Congestion-Prediction>ycchen218/EDA-Congestion-Prediction: This is a deep-learning based model for Electronic Design Automation(EDA), predicting the congestion location.</a>：一个开源代码</p></li><li><p><a href=https://circuitnet.github.io/>CircuitNet</a>: 一个开源数据集，内置开源代码</p></li><li><p><a href="https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&amp;arnumber=6974668">Accurate Prediction of Detailed Routing Congestion using Supervised Data Learning</a>：一篇相关论文。。。</p></li></ul><p>相关知识与术语:</p><p>图神经网络(GNN)：一种基于具有不规则结构图结构的深度学习模型。最基础的图卷积模型是GCN(相当于图结构的CNN)。</p><p>数字后端: 以前端综合后的网表(.v文件)、工艺库PDK和一些约束文件(如.sdc文件等)作为输入, 经过布图、布局、时钟树综合、布线与验证后输出可用于流片的.gds(Graphic Data System)版图文件的流程</p><p>布局：确定电路中各个组件在芯片中的物理位置。由于在布线之前无法准确评估放置解决方案的质量，导致设计流程中的反馈循环很长，因此现代布局需要在早期阶段减少布线拥塞(Congestion)并提高可达性(Routability)</p><p>预路由(pre-routing): 布线阶段前的数字设计阶段。</p><p>拥塞：在芯片设计或者FPGA设计中，硬件资源可分为逻辑资源和布线资源，当设计工程较大或较复杂时，可能逻辑资源仍然在合理范围内，但是布线资源却超出固有资源或者较为不合理。这时候可能会产生congestion（拥塞）问题，也就是布线资源紧张导致的。</p><p>拥塞图(congestion map): 版图中使用网格(grid)用于标识路由需求超过路由容量的区域。布局工具(Placer)将相应地优化相关的可移动单元位置，以减少线长度和拥塞，并迭代地重复上述循环，直到收敛，从而产生放置解</p><p>RUDY (Rectangular Uniform wire DensitY): 是基于布局结果的快速路由拥塞估计器。它假设网线在其包围框内均匀分布。速度快但是精度低。</p><p>DRVs (design rule violations) :设计规则违规。这些违规是指在集成电路的版图设计过程中，经过DRC(Design Rule Check)违反了特定的设计规则而导致的潜在问题。设计规则是由代工厂针对特定工艺制定的一系列强制性要求，它们综合考虑了电学性能和可靠性限制，并按照芯片加工过程所需的一系列限制来制定。</p><p>shift-left: 指的是将测试和验证活动提前到开发周期的更早阶段，以便更早地发现和修复缺陷。EDA的一大研究方向就是cross-stage prediction：通过早期流程数据对预测后期结果数据，减少工作迭代次数， 实现效率提升。</p><p>G-cells ：是电路上放置单元的矩形单元。是总体布线过程中的基本布线单元</p><p>G-nets：表示引脚之间以G-cells为路径单元的连线</p></article><footer class=book-footer><div class="flex flex-wrap justify-between"><div><a class="flex align-center" href=https://github.com/alex-shpak/hugo-book/edit/main/exampleSite/content.zh/docs/Digtal/Routing/global%20router/congestion/%e5%9f%ba%e4%ba%8e%e5%9b%be%e7%a5%9e%e7%bb%8f%e7%bd%91%e7%bb%9c%e7%9a%84%e9%a2%84%e8%b7%af%e7%94%b1%e6%8b%a5%e5%a1%9e%e9%a2%84%e6%b5%8b%e7%a0%94%e7%a9%b6.md target=_blank rel=noopener><img src=/svg/edit.svg class=book-icon alt>
<span>编辑本页</span></a></div></div><script>(function(){function e(e){const t=window.getSelection(),n=document.createRange();n.selectNodeContents(e),t.removeAllRanges(),t.addRange(n)}document.querySelectorAll("pre code").forEach(t=>{t.addEventListener("click",function(){if(window.getSelection().toString())return;e(t.parentElement),navigator.clipboard&&navigator.clipboard.writeText(t.parentElement.textContent)})})})()</script></footer><div class=book-comments></div><label for=menu-control class="hidden book-menu-overlay"></label></div><aside class=book-toc><div class=book-toc-content><nav id=TableOfContents></nav></div></aside></main></body></html>