+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; UART|detector                                                                                                  ; 8     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART|inDataBSC                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART|inDataBIC                                                                                                 ; 5     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART|dataIn                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART|dataOut                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART|outDataBSC                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART|outDataBIC                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART|holdLoad                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART                                                                                                           ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; resetKey                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bathysphere|sub                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bathysphere|p                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bathysphere|inDoor                                                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bathysphere|outDoor                                                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bathysphere                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; memory                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|rst_controller|alt_rst_req_sync_uq1                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|rst_controller|alt_rst_sync_uq1                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|rst_controller                                                                                ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|irq_mapper                                                                                    ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_014                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_013                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_012                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_011                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_010                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_009                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_008                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_007                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_006                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_005                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_004                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_003                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_002                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter_001                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|avalon_st_adapter                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_mux_001|arb|adder                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_mux_001|arb                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_mux_001                                                                 ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_mux|arb|adder                                                           ; 60    ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_mux|arb                                                                 ; 19    ; 0              ; 4            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_mux                                                                     ; 1728  ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_014                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_013                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_012                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_011                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_010                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_009                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_008                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_007                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_006                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_005                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_004                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_003                                                               ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_002                                                               ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux_001                                                               ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|rsp_demux                                                                   ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_014                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_013                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_012                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_011                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_010                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_009                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_008                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_007                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_006                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_005                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_004                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_003|arb|adder                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_003|arb                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_003                                                                 ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_002|arb|adder                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_002|arb                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_002                                                                 ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux_001                                                                 ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_mux                                                                     ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_demux_001                                                               ; 133   ; 4              ; 15           ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cmd_demux                                                                   ; 132   ; 225            ; 2            ; 225            ; 1726   ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_instruction_master_limiter                                              ; 234   ; 0              ; 0            ; 0              ; 246    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_016|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_016                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_015|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_015                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_014|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_014                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_013|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_013                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_012|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_012                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_011|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_011                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_010|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_010                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_009|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_009                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_008|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_008                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_007|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_007                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_006|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_006                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_005|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_005                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_004|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_004                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_003|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_003                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_002|the_default_decode                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_002                                                                  ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_001|the_default_decode                                               ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router_001                                                                  ; 103   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router|the_default_decode                                                   ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|router                                                                      ; 103   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|address_s1_agent_rsp_fifo                                                   ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|address_s1_agent|uncompressor                                               ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|address_s1_agent                                                            ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|dataout_s1_agent_rsp_fifo                                                   ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|dataout_s1_agent|uncompressor                                               ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|dataout_s1_agent                                                            ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|datain_s1_agent_rsp_fifo                                                    ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|datain_s1_agent|uncompressor                                                ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|datain_s1_agent                                                             ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|ramcontrols_s1_agent_rsp_fifo                                               ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|ramcontrols_s1_agent|uncompressor                                           ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|ramcontrols_s1_agent                                                        ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|charactersent_s1_agent_rsp_fifo                                             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|charactersent_s1_agent|uncompressor                                         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|charactersent_s1_agent                                                      ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|characterreceived_s1_agent_rsp_fifo                                         ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|characterreceived_s1_agent|uncompressor                                     ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|characterreceived_s1_agent                                                  ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|load_s1_agent_rsp_fifo                                                      ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|load_s1_agent|uncompressor                                                  ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|load_s1_agent                                                               ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|transmitenable_s1_agent_rsp_fifo                                            ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|transmitenable_s1_agent|uncompressor                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|transmitenable_s1_agent                                                     ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|parallelinput_s1_agent_rsp_fifo                                             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|parallelinput_s1_agent|uncompressor                                         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|parallelinput_s1_agent                                                      ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|paralleloutput_s1_agent_rsp_fifo                                            ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|paralleloutput_s1_agent|uncompressor                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|paralleloutput_s1_agent                                                     ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sys_clk_timer_s1_agent_rsp_fifo                                             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sys_clk_timer_s1_agent|uncompressor                                         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sys_clk_timer_s1_agent                                                      ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|onchip_mem_s1_agent_rsp_fifo                                                ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|onchip_mem_s1_agent|uncompressor                                            ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|onchip_mem_s1_agent                                                         ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_jtag_debug_module_agent_rsp_fifo                                        ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_jtag_debug_module_agent|uncompressor                                    ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_jtag_debug_module_agent                                                 ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sysid_control_slave_agent_rsp_fifo                                          ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sysid_control_slave_agent|uncompressor                                      ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sysid_control_slave_agent                                                   ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                  ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                              ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                           ; 294   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_instruction_master_agent                                                ; 180   ; 39             ; 84           ; 39             ; 135    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_data_master_agent                                                       ; 180   ; 39             ; 84           ; 39             ; 135    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|address_s1_translator                                                       ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|dataout_s1_translator                                                       ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|datain_s1_translator                                                        ; 102   ; 6              ; 20           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|ramcontrols_s1_translator                                                   ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|charactersent_s1_translator                                                 ; 102   ; 6              ; 20           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|characterreceived_s1_translator                                             ; 102   ; 6              ; 20           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|load_s1_translator                                                          ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|transmitenable_s1_translator                                                ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|parallelinput_s1_translator                                                 ; 102   ; 6              ; 20           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|paralleloutput_s1_translator                                                ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sys_clk_timer_s1_translator                                                 ; 86    ; 22             ; 35           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|onchip_mem_s1_translator                                                    ; 102   ; 7              ; 4            ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_jtag_debug_module_translator                                            ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|sysid_control_slave_translator                                              ; 102   ; 6              ; 18           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                      ; 102   ; 5              ; 21           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_instruction_master_translator                                           ; 103   ; 51             ; 2            ; 51             ; 96     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0|cpu_data_master_translator                                                  ; 103   ; 12             ; 0            ; 12             ; 95     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|mm_interconnect_0                                                                             ; 546   ; 0              ; 0            ; 0              ; 451    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|transmitenable                                                                                ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|sysid                                                                                         ; 3     ; 18             ; 2            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|sys_clk_timer                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|ramcontrols                                                                                   ; 38    ; 29             ; 29           ; 29             ; 35     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|paralleloutput                                                                                ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|parallelinput                                                                                 ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|onchip_mem|the_altsyncram|auto_generated|mux2                                                 ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|onchip_mem|the_altsyncram|auto_generated|decode3                                              ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|onchip_mem|the_altsyncram|auto_generated                                                      ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|onchip_mem                                                                                    ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|load                                                                                          ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart|the_processor_jtag_uart_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|jtag_uart                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|dataout                                                                                       ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|datain                                                                                        ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|cpu                                                                                           ; 150   ; 0              ; 30           ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|charactersent                                                                                 ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|characterreceived                                                                             ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor|address                                                                                       ; 38    ; 21             ; 21           ; 21             ; 43     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; projectProcessor                                                                                               ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
