`timescale 1ns / 1ps
module ROM_4by16_tb();
reg en , clk;
reg [3:0] addr;
wire [3:0] dout;

ROM_4by16 dut(.en(en),.clk(clk),.addr(addr),.dout(dout));
initial begin
clk=1'b0;
forever #5 clk=~clk;
end

initial begin
en=1'b0;
addr=4'b1111;
#10;

en=1'b1;
addr=4'b1110;
#10;

addr=4'b0000;
#10;

addr=4'b0001;
#10;

addr=4'b0010;
#10;

$finish;

end

endmodule
