module control(opcode, DMwe, Rwe, Rwd, Rdst, ALUinB, is_add, is_addi, is_sub, is_and, is_or, is_sll, is_sra, is_sw, is_lw);
	input[4:0] opcode;
	output DMwe, Rwe, Rwd, Rdst, ALUinB, is_add, is_addi, is_sub, is_and, is_or, is_sll, is_sra, is_sw, is_lw;
	
	
	
	
	
	
	
	
	
	
	
endmodule
	