# Práctica 3. Password
Fátima Álvarez Nuño <br/>
A01645815 <br/>
10/03/25 <br/>
<br/>

## *OBJETIVO:* <br/>
El objetivo es crear en Verilog un sistema de contraseña en la FPGA DE10-Lite usando "Máquinas de Estados Finitos (FSM)". La contraseña se ingresará de uno en uno con los switches y el sistema verificará una secuencia de 4 entradas. Si la secuencia es correcta, mostrará "Good" en los displays; si hay un error, mostrará "Bad". <br/>

## *MATERIALES NECESARIOS:* <br/>
* Tarjeta FPGA DE10-Lite (10M50DAF484C7G). <br/>
* Cable USB Blaster para la programación. <br/>
* Software Intel Quartus Prime Lite. <br/>
* Código en Verilog y TestBench. <br/>
<br/>

## *DESCRIPCIÓN DEL FUNCIONAMIENTO:* <br/>

## *DESARROLLO DE LA PRÁCTICA:* <br/>
RTL VIEWER:
RTL VIEWER:

## *CONCLUSIÓN:* <br/>
