[Inputs]
clk_in
reset
[Outputs]
clk_out
[BiDir]
[ATTRIBUTES]
VeriModel clk_div

