
options trace
verilog

paramset myres resistor;
parameter foo=33
 .r={foo+5};
endparamset

module main(1,2,3,4);
parameter five=5
vsource #(1.) v(3,1);
myres #(.foo(five)) R1(4,2);
resistor #(.r(10)) r(1,2)
endmodule

main m(0,1,2,4);

list
spice

.list
.end
