<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#obnizanie_new.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(280,180)" to="(340,180)"/>
    <wire from="(470,90)" to="(470,160)"/>
    <wire from="(380,160)" to="(470,160)"/>
    <wire from="(440,90)" to="(470,90)"/>
    <wire from="(280,90)" to="(300,90)"/>
    <wire from="(170,190)" to="(320,190)"/>
    <wire from="(290,170)" to="(410,170)"/>
    <wire from="(380,160)" to="(380,200)"/>
    <wire from="(320,190)" to="(320,200)"/>
    <wire from="(370,130)" to="(370,140)"/>
    <wire from="(340,180)" to="(340,200)"/>
    <wire from="(290,110)" to="(300,110)"/>
    <wire from="(220,250)" to="(300,250)"/>
    <wire from="(260,140)" to="(370,140)"/>
    <wire from="(290,110)" to="(290,170)"/>
    <wire from="(410,170)" to="(410,200)"/>
    <wire from="(260,230)" to="(300,230)"/>
    <wire from="(260,280)" to="(300,280)"/>
    <wire from="(430,250)" to="(500,250)"/>
    <wire from="(280,90)" to="(280,180)"/>
    <wire from="(260,140)" to="(260,230)"/>
    <comp lib="0" loc="(220,250)" name="Clock"/>
    <comp lib="0" loc="(500,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(434,506)" name="Text">
      <a name="text" val="sprawdza kolizję tylko dla dolnego wiersza, a powinno dla całości przestrzeni sprawdzić"/>
    </comp>
    <comp lib="0" loc="(260,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(432,489)" name="Text">
      <a name="text" val="BUG"/>
    </comp>
    <comp lib="0" loc="(170,190)" name="Pin">
      <a name="width" val="7"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(406,524)" name="Text">
      <a name="text" val="i dopiero wtedy modyfikować"/>
    </comp>
    <comp lib="7" loc="(430,210)" name="obnizanie"/>
    <comp lib="4" loc="(440,90)" name="RAM">
      <a name="addrWidth" val="7"/>
      <a name="dataWidth" val="2"/>
      <a name="bus" val="separate"/>
    </comp>
  </circuit>
</project>
