工作经历：
部门领域技术专家，2年升2级（破格升级），考核4次A；HS优秀新员工；

华为工作经历：
1.无业务能力中心 -部门专家 2021.02~现在
    *构建了部门的CRG能力中心，统一了部门的CRG设计结构并且主导开发了自动化生成平台，已在全部门推广落地；负责领域新技术扩展，洞察业务新技术和低功耗手段进行研究、分析和
落地；同时吸收海思不同项目的工程领域问题，进行可行性分析。
    *依托多个项目的交付经验和技术积累，目前正筹建部门的SOC能力中心，以实现部门内多项目的SOC子系统的CBB化交付；
2.5G宏站基带芯片 - 顶层设计MDE 2019.10~现在 
    *担任芯片顶层设计负责人，承担顶层整体架构的分析和设计，同时兼任CRG、低功耗等设计开发工作，带领团队高质量完成全芯片代码集成和交付工作。该芯片作为部门重点项目，
首次应用了一批低功耗、良率提升的新技术，作为设计负责人从系统层面进行需求分析、方案设计和前后端实现分解，保证了新技术的成功落地。
    *为应对工艺变更(外部环境导致)带来的芯片面积膨胀，牵头完成了芯片的顶层走线分析，分析梳理出不同走线的属性和流量，通过多种优化方案，使得整体优化面积达到25mm2。
    *承担团队的能力建设，定期组织跨领域技术分享，实施了一系列技术赋能；规划了技术学习路线，及时的进行交流和总结，激活了团队的整体战斗力。
3.小站RHUB芯片 - MDE 2018.10~2019.10
    *CPRI子系统设计交付负责人，带领5人团队短期内高质量、零缺陷交付CPRI子系统，小组人均代码量位居项目组TOP1，缺陷率低于平均值；组内成员经过项目历练逐步成为业务技术骨干
和子领域专家；
    *承担整体的需求分析和规格分解，牵头梳理重点特性C&M的需求和场景，分析完成BBU/pRRU的各类场景下流量模型、级联组网模型，并反标为产品需求规格；设计了基于共享缓存的
设计框架，以满足各类报文的合路和转发处理和未来扩展需求；
4.5G宏站中频芯片- 软特性主要负责人      2017.09~2018.10  
    *系统软特性开发主要负责人，承担了射频开关控制、功放保护、中断处理等多个系统特性开发，累计开发代码行3w+；为了满足5G NR定时的灵活需求，设计的方案
有效解决了协议的灵活性和扩展性问题，成功应用在多个量产项目；并以第一作者输出专利一篇《一种射频收发机、通信设备以及射频通路控制方法》
(CN113661659A/WO2020199062A1) ；
    *负责项目原型验证FPGA版本管理和开发，带领团队成员，理清版本需求和设计方案，识别版本交付的风险，提前做好版本规划、资源时序评估和互连要求，高质量完成FPGA版本交付
，有力支撑了测试任务。
个人总结：
      多年数字前端设计经验、涉及基带/中频/接口/SOC/CRG/低功耗等多领域，了解后端综合/DFT/PD流程；  
      熟悉CPRI/ETH/JTAG/SPI/UART等多种接口协议，熟悉芯片系统架构设计，了解无线通信理论；    
      熟练掌握Verilog语言，熟悉Linux/Python/VBA/C++语言，了解C/Matlab/VHDL/UVM；
      熟悉ASIC/FPGA相关EDA工具使用，如VCS/Verdi/Spygalss/Vivado/ISE等；
 
https://xueying.blog.csdn.net/article/details/116666394
