 關鍵詞：助聽器、數位訊號處理器、低功率晶片系統、混合訊號式積體電路、
微機電。 
 
Abstract 
This project is to design and realize a completely-in-canal or in-the-canal 
(CIC/ITC) hearing aid.  The form size of the entire system must be small so that it 
can be placed inside a human ear.  Since it is powered by a battery, the system must 
consume diminutive power for long-time usage.  A good hearing aid needs be 
programmable for easy adjustment of system parameters so as to customize treatment 
of users of different auditory response.  It also needs to be adaptable against 
environment variation to attain optimal hearing aid function. 
On the system level, we will develop all necessary functions of a high-end 
hearing aid, including advanced hearing loss compensation, noise reduction, and echo 
cancellation.  The hearing loss compensation strategy will be specially developed for 
Chinese-speaking users.  It involves signal processing operations such as filtering 
signal processing, frequency shaping, and dynamic range compression.  In addition 
to signal processing techniques for noise reduction and echo cancellation, this project 
will control the in-the-canal acoustic field using the self-developed hearing aid carrier 
and acoustic components, and construct the corresponding model for simulation.  
And we will develop adaptive directional microphone system. 
This project will realize the entire hearing aid hardware.  MEMS microphones 
and speakers are developed for conversion between acoustic and electrical signals.  
We will design a hearing aid SoC chip.  The chip includes a computing engine and 
hardware accelerators that together perform all signal processing operations.  The 
digital circuitry requires careful trade-off among functionality, programmability, and 
power dissipation.  The SoC chip also integrates analog interface circuits that 
convert signals from microphones into digital form and convert digital signals into 
analog form to drive speakers.  Finally, this project will develop a hearing aid carrier 
for heterogeneous integration of acoustic components, SoC chip, and other 
components to form a complete system. 
Except the MEMS microphones and speakers, all circuits will be integrated on a 
signal chip fabricated in a 90 nm CMOS technology.  The total power consumption 
will be less than 1 mW.  Circuits designed in this project will be compared with 
known designs of similar functions, using the Chip Performance Index (CPI).  The 
goal of this project is to achieve the best CPI. 
Key Words: Hearing Aids, Digital Signal Processor, Low-Power System on a 
Chip, Mixed-Signal Integrated Circuits, MEMS. 
2 
 三、研究方法及成果 
本團隊於 2006/08 開啟助聽器計畫。2006/08 至 2007/07 間執行國科會之
「助聽器微機電晶片系統」計畫。本計畫將延續先前計畫，並且擴大計畫規模，
預期以三年時間實現一個完整的高階助聽器系統。 
 
圖 3.0.1 助聽器構造。 
本計劃將設計並實現一個能放置於耳道內（CIC/ITC）的助聽器系統。規劃
的助聽器的構造如圖 3.0.1 所示。其主要功能是將聲音訊號經由微機電麥克風轉
換成電訊號，再以數位電路依據使用者的聽覺反應及習慣做適當的訊號處理，最
後則藉由微機電喇叭用音波刺激內耳的耳蝸。除了微機電麥克風及喇叭，本計畫
所設計的電路皆會以 90 nm 的 CMOS 製作成晶片且加以量測，最後並整合於單
一晶片上。以 1 V 電池操作，整體消耗功率不得超過 1 mW。另外，所發展的
晶片都會以「晶片效能指標」（Chip Performance Index, CPI）來和功能類似的晶
片相比較。而本計畫的電路設計要追求最佳的 CPI。此外，本計畫所規劃的助聽
器是屬於高階的助聽器系統。除了發展助聽器的高性能華語補償策略之外，所規
劃的助聽器將包括噪音抑制（Noise Reduction）以及回音消除（Echo Cancellation）
等功能來提升助聽器的競爭性。 
本計劃必須結合不同領域的專長。助聽器的系統方塊圖如圖 3.0.2 所示。本
計劃必須結合不同領域的專長，規劃了以下子計畫： 
1. 助聽器系統規劃及補償策略發展 
2. 助聽器聲學系統設計 
3. 助聽器低功率數位電路及 SoC 整合 
4. 助聽器計算引擎 
5. 助聽器類比介面電路 
6. 微機電式聲學元件暨助聽器異質整合 
針對助聽器的應用，本計劃需要「子計畫一」的助聽器系統規劃並發展所需
的補償策略。本計劃的助聽器將以微機電技術將微機電式聲學元件及 IC 晶片整
合於微型構裝中，所需要的微機電技術將由「子計畫六」發展。而「子計畫二」
4 
 3.1 助聽器系統規劃及補償策略設計（楊順聰教授，陽明大學） 
整合型計劃擬開發助聽器 SoC 系統，子計畫一主要工作為助聽器系統規劃
與訊號處理，計劃預計將先採用現有之市售助聽器進行功能與規格，已訂定整體
計畫助聽器各單元與系統之規格，以為整體計畫之發展目標；另一方面將把實驗
室所發展之華語補償策略移植於雛型機內，並選擇適當的聽障者驗證各種策略的
效益與優缺點。一旦驗證華語助聽器補償策略之適用性，我們將依據其所須要執
行之各種運算與元件，設計建議理想之助聽器 IC 架構，以供後續 IC 設計之參
考。此計劃將負責開發重要演算法，並與各子計畫配合，確保各演算可於計畫所
開發之晶片進行即時性之運算。待硬體元件開發完成後，本計劃將把演算法移植
至硬體元件上，組合成助聽器雛形，並對雛型之各項功能進行評估，以確認整體
計畫所開發 SoC 助聽器之優缺點，以為未來助聽器軟硬體開發改進之依據。 
計畫分配完成之工作主要是系統規劃與補償處方設計，預計分下略三部份完
成。 
z 助聽器系統規劃：針對目前國際助聽器之發展趨勢與團隊之技術現況，
我們將規劃具體可行之助聽器系統規格，以作為團隊之技術努力目標。 
z 助聽器補償策略選擇：過去多年來我們已經依據華語之特性設計完成一
套 HSE 演算法則，並初步驗証其效益。在未來各年度研究中，持續探
討補償處方中各因素對助聽器效益之影響。 
z 系統單元與系統規格之驗證：主要是針對聲音各參數中關係到語音辨識
的要素取出，評估自製之助聽器雛型訊號處理前後對各要素之影響程
度，據以評估助聽器之功能良窳。 
針對上述各項發展工作，本計畫三年共計達成下列各項工作: 
z 收集至少 5 款市售中高階助聽器，拆解分析其技術規格與功能表現，並
進行各項重要特性之實測，如各單元聲音增益、頻率響應、功率消耗等
等進行分析，逆向分析其工程規範，以確定系統中各單元之合理規格。
我們共收集市售助聽器 6 款中高階助聽器，包括 Phonix, Semens, 
GnResound 領導品牌，對其重要效能做了初步分析匯整，相關創新功能
請參考此計畫之各別報告。 
z 針對市售助聽器進行功能區塊區分與資源分析，並針對上述之分析，擬
訂本計畫擬完成之助聽器系統各單元之功能與資源限制，並訂定各單元
間功能與資源取捨之準則與極限，相關規範請參考此計畫之各別報告。
此部分並成為我們自製助聽器之規格標的。 
z 發展非線性動態範圍壓縮 (nonlinear dynamic range compression) 策
略，並模擬評估其運算能力需求。經將近兩年之工作努力，我們不僅充
分掌握了 WDRC 之相關技術，並依據本實驗是過去多年開發之 HSE 策
略，演化推演出另一套 LM (loudness mode)策略，此策略不僅較 HSE, 
NAL-NL2，DSL(i/o)等更為非線性策略，實踐亦更加簡單，我們直接將
之實踐於市售之 Gennum 晶片上，並已經完成數部耳掛式助聽器，並進
行其特性之測試中。測試結果顯試 LM 處方比 NAL-NL2，DSL(i/o)兩處
方均能維持更佳之 speech map 動態範圍,此結果與最新之補償處方
ADRO 不分上下。此部分現在正在台大醫院進行臨床試驗，預計 99 年
6 
 3.2 助聽器聲學系統設計（桑梓賢教授，交通大學） 
高階的助聽器系統應具有大量的訊號處理功能，除了借鏡既有的訊號處理方
法，亦必須結合對人類聽覺處理過程、人體耳道音場的瞭解以及助聽器應用場合
的聲響狀況，方能發展最佳化的訊號處理策略。本研究計劃以現實的人體聲學和
環境聲學為基礎，對助聽器系統的訊號品質改進提出對策。本年度重點分為三個
部分。 
第一、處理迴音路徑。我們已製作出三套耳內助聽器耳模，其中內建麥克風
(microphone)及喇叭(receiver)，用於測量迴音路徑及做為助聽器原型製作的平
台。迴音路徑因使用者之佩戴方式及環境有各種變異。目前已完成回授路徑的基
本量測，也完成寬頻通用性的回音消除器的設計工作[1]，後續的喇叭/麥克風的
特性資料建立及最佳化設計等與系統整合有關議題將利用相同的量測系統繼續
研究。我們經由探明耳內式助聽器的回授路徑，在正常使用情況下回音甚少發生
且侷限在非常窄頻的範圍內，因此寬頻通用性的回音消除器並不經濟，硬體實現
也將是特用回音消除器。 
第二、發展先進的噪音抑制演算法。助聽器使用者常見的抱怨是“太吵了”，
這是因為雜訊也被放大以至於語音清晰度並未因配帶助聽器而好轉。我們詳細比
較了幾種常見的作法，結合倍頻程濾波器組提出一個硬體共用的噪音抑制演算
法，已完成硬體實現設計，下方為利用頻譜消去法以及結合倍頻程濾波器組實現
分頻部份之示意圖。此法最大優點為簡單同時具有一定的效能。 
 
圖 3.2.1 噪音抑制模組之系統區塊圖 
另外我們針對短時(short time)傅立葉轉換應用在音訊等時變(time varying)訊
號上有解析度不足的缺點、開發了高解析度的技術，附帶提出音頻訊號合成演算
法[2]，也對時域-頻域聯合濾波應用於語音訊號的問題做了探討[3]，這些方法因
計算量問題無法立即應用於助聽器設計，但為我們瞭解音頻訊號處理以及瞻望未
8 
 第三是總計畫的整合工程，我們參與整合雛型製作及晶片實作。同時對可能
發生的問題，例如倍頻程濾波器組的設計與和噪音抑制模組搭配的問題，提供分
析與對策。我們以濾波器設計凸集最佳化 (convex optimization)的角度重新檢討
以有限長度脈衝響應濾波器(FIR filters)設計倍頻程濾波器組此一工作的優缺
點，提出若干改進意見。我們的結論是，第一、目前以有限脈衝響應濾波器以疊
代設計濾波器組，造成最高頻帶濾波器必須採用極小的時間延遲。第二、在這樣
的限制下再要求濾波器組符合 ANSI S1.11-2004 的分頻規範(這是用於娛樂視聽
器材的規範)已屬不易。第三、若更要求所用之有限脈衝響應濾波器的長度不得
增加，則這些要求總合起來過於嚴苛，不可能設計出這種濾波器組。因此我們的
建議是放寬分頻規範。 
綜合兩年來的研究成果，我們達成了主要研究目標。部分成果已進入助聽器
晶片實作，有些結論甚至推翻我們對助聽器訊號處理問題原先的認知，也對未來
的研究指引出方向。 
 
發表文獻 
[1]  B. W. Shi, C. C. Tsai, and T. S. Chang, “Low Power Acoustic Feedback 
Cancellation for Hearing Aids,” in VLSI/CAD, 2008. 
[2]  Tzu-Hsien Sang, “The self-duality of discrete short-time Fourier transform and 
its applications,” IEEE Trans. Signal Proc., Vol. 58, pp. 604-612, Feb., 2010. 
[3]  T.-H. Lin, C.-C. Hsu and T.-S. Chi, “Spectro-temporal smoothed auditory 
spectra for robust speaker identification,” ISCSLP (International Symposium on 
Chinese Spoken Language Processing), 2010. 
 
10 
 ∑
∑
∑
∑
∑
 
圖 1 助聽器補償配方及實驗平台架構圖 
 
 
圖 2 助聽器 FPGA 初步驗證平台 
我們將其補償處方以 FPGA 的方式實現出來，其中，濾波器組是 18 個平行
的 IIR 濾波器，最耗電的乘法器部分，我們以 CSD(canonical signed digit)的方式
化簡，並以移位與加法(shift and add)的方式來實現；頻譜整形的部分，我們也以
簡化的移位與加法方式設計，最後，寬動態範圍壓縮則以牛頓拉佛森法化簡複雜
12 
 法，此方法可讓所有 band 相位相差不會太多(如圖 4 所示)。 
 
圖 4 使用新的濾波器組進行分頻，不會有相消的問題出現 
 
 (4)助聽器之低耗電雜訊消除演算法及數位電路實現 
由於聽障者在雜訊中的語音理解力會變差，因此在助聽器中，必須加入雜訊
消除的功能，以確保使用者在聆聽語音時不會被周遭吵雜之雜訊干擾。不過，雖
然雜訊消除的演算法相當多，但是頻譜消除法外，多半運算量相當大，不適用於
低耗電需求的助聽器上；因此，本研究基於頻譜消除法，提出一個運算量低且效
果不錯的演算法，並將其基於聯電 90nm 標準元件庫加以實現。 
圖 5 為本演算法之架構圖，輸入訊號透過 DWT(Discrete Wavelet Transform)，
及 DHT(Discrete Hartley Transform)作頻譜分解，再由雜訊消除方塊進行閥值
(threshold)評估，以及頻譜消除(spectral subtraction)後，再送至反轉換加以重組後
輸出。本演算法使用低運算量之 DWT，同時，為了進一步降低運算量，我們使
用八點之 DHT 來取代後面三級之 DWT，同時，DHT 亦可降低過多級 DWT 而
造成之分頻模糊，本混合頻譜分解法與傳統 DWT 方法之效能及運算量比較如表
2 所示。 
 
圖 5 雜訊消除演算法架構圖 
在雜訊消除方面，為了能對抗非穩態雜訊，我們基於 noise-based 方法，提
出我們的演算法，此演算法搭配有簡單的 VAD(Voice Activity Detection)，以及子
音保護區間，以提升語音處理的品質，相較其他 wavelet-based 演算法，本演算
14 
 Area 538um * 502um 378um * 365um 457um * 431um 
Clock Rate 8 kHz 4.096MHz 4.096MHz 
Data Rate 8 kHz 8kHz 8kHz 
Total Power 32.5uW @ 1.0V 19.2uW @ 1.0V 
12.2uW @ 1.2V 
3.78uW @ 0.7V 
Dynamic 0.5 uW 7.4uW 8.8uW 
Leakage 32uW 11.7uW 3.4uW 
 
Reference 
[1]  P. C. Loizou, Speech Enhancement, Theory and Practice, Boca Raton, Florida: 
CRC Press, 2007. 
[5]  D. L. Donoho, “De-noise by soft-thresholding,” IEEE Trans. Inform. Theory, vol. 
41, no. 3, pp. 613-627, May 1995. 
[6]  D. L. Donoho, I. M. Johnstone, “Ideal spatial adaptation via wavelet shrinkage,” 
Biometrika, vol. 81, pp. 425-455, 1994. 
[7]  M. Bahoura and J.Rount, ”Wavelet speech enhancement based on the teager 
energy operator,” IEEE Signal processing letters, vol. 8, no. 1, pp. 10-12, Jan. 
2001. 
[8]  Q. Fu, E.Wan, ”Perceptual wavelet adaptive denoising of speech,” 8th European 
Conference on Speech Communication and Technology, Geneva, Switzerland, 
Sep. 2003, pp. 577-580. 
[9]  S. Ayat, M. T. Manzuri-Shalmani, R. Dianat, ”An improved wavelet-based 
speech enhancement by using speech signal features”, Computers and Electrical 
Engineering, vol. 32, no. 6, pp. 411-425, Aug. 2006. 
[10]  S. H. Chen, J. F. Wang, “Speech enhancement using perceptual wavelet 
packet decomposition and teager energy operator,” Journal of VLSI Signal 
Processing Systems, vol. 36, no. 2-3, pp.125-139, Feb.-Mar. 2004. 
[11]  Y. Ephraim and D.Malah, ”Speech enhancement using a minimum mean 
square error short time spectral amplitude estimator,“ IEEE trans Acoustics, 
Speech signal processing, vol. 32, no. 6, pp.1109-1121, Dec. 1984. 
[12]  S. H. Chen, J. F. Wang, “Speech enhancement using perceptual wavelet 
packet decomposition and teager energy operator,” Journal of VLSI Signal 
Processing Systems, vol. 36, no. 2-3, pp.125-139, Feb.-Mar. 2004. 
 
(4) 低耗電之靜態隨機存取記憶體 
低壓操作的內嵌式 SRAM 系統，具有壓低先進製成 leakage power 的優點，
與低耗功的特性，但是傳統 6T 架構在低壓操作有良率不穩定的缺點，透過新式
8+1T 的 SRAM Cell，來改良 Read mode 的 SNM (static noise margin)，且 Data 
Controlled Write Operation 可以提昇 Single Bit Line 的 Write Margin，如此可以同
時兼顧 Write & Read Operation 在低壓操作的良率；此外新 SRAM Cell  架構可
以避免 half selected 的狀態，使得無論在良率或者功率方面都得到優於傳統架構
16 
 Reference 
[1]  D. L. Donoho, I. M. Johnstone, “Ideal spatial adaptation via wavelet shrinkage,” 
Biometrika, vol. 81, pp. 425-455, 1994. 
[13]  S. H. Chen, J. F. Wang, “Speech enhancement using perceptual wavelet 
packet decomposition and teager energy operator,” Journal of VLSI Signal 
Processing Systems, vol. 36, no. 2-3, pp.125-139, Feb.-Mar. 2004. 
[14]  M. Bahoura and J.Rount, ”Wavelet speech enhancement based on the teager 
energy operator,” IEEE Signal processing letters, vol. 8, no. 1, pp. 10-12, Jan. 
2001. 
[15]  S. H. Chen, J. F. Wang, “Speech enhancement using perceptual wavelet 
packet decomposition and teager energy operator,” Journal of VLSI Signal 
Processing Systems, vol. 36, no. 2-3, pp.125-139, Feb.-Mar. 2004. 
 
 (5) 基於助聽器分頻濾波器組開發之雜訊消除演算法及數位電路實現 
由於聽障者在雜訊中的語音理解力會變差，因此在助聽器中，必須加入雜訊
消除的功能，以確保使用者在聆聽語音時不會被周遭吵雜之雜訊干擾。不過，雖
然雜訊消除的演算法相當多，但是頻譜消除法外，多半運算量相當大，不適用於
低耗電需求的助聽器上；因此，本研究基於頻譜消除法，以及 ANSI S1.11 之 1/3 
octave filter bank，提出一個運算量低且效果不錯的演算法，並將其基於聯電 90nm
標準元件庫加以實現。 
圖 8 為本演算法的方塊圖，基於人耳的感知特性，本演算法利用助聽器的非
均勻分布(ANSI S1.11)之分頻濾波器當作分頻工具，使用多頻帶頻譜消除法，以
及時域的焗語音偵測來輔助雜訊估測。考量到實際的環境會隨時變化，我們也設
計了可適性的閥值調整及 off-mechanism，來適應不同環境的需求。 
在實現方面，我們針對我們的演算法複雜運算作適當的化簡，也針對會帶來
大量資料搬移的問題，提出有效率的解決方式，最後，我們針對助聽器晶片最需
要的可程式性，針對 spectral subtraction 演算法，設計了類似處理器的硬體架構。
本架構同時達成了對 spectral subtraction 低耗電實現，以及對助聽器演算法需要
可程式性的需求。依照晶片量測以及電腦模擬結果推知，使用 90nm HVT 之標準
元件庫，本雜訊消除晶片在 0.6V 時，耗電量約為 83.7uW，其中 dynamic 及 leakage
耗電分別為 39.1uW 及 44.6uW。表 5 為本晶片數據之總結。 
 
圖 8 雜訊消除演算法 
18 
 圖 9 助聽器系統架構圖 
為滿足助聽器使用低功耗的需求。因此我們採用正規化最小平均平方
(Normalized-Least-Mean-Square)法，進一步將此演算法的係數更新運算簡化，模
擬結果(表 6)顯示預算誤差法(PEM)比起 NLMS 用於迴授音消除的表現更佳。此
外在本計畫中我們進一步將演算法設計在子頻帶上實現。基於計畫中已經發展的
ANSI S1.11 1/3 octave 濾波器組，將迴授音消除的運算搭載到每一個子頻帶上，
以期得到更好的效能、收斂速度，並節省更多的運算量以達到低功耗的目標。 
表 6 迴授音消除效能比較表 
 
  Pink noise  Speech  
  NLMS  PEM NLMS  PEM 
Misalignment (dB)  -44.77 -45.87 -48.11 -49.22 
ASG (dB) 15 19 20 23 
 
 
 
 
 
Reference 
[1]  M.G. Siqueira, A. Alwan, Steady-state analysis of continuous adaptation in 
acoustic feedback reduction systems for hearing-aids, IEEE Trans. Speech Audio 
Process. 8 (4) (2000) 443–453 
[2]  A. Spriet, I. Proudler, M. Moonen, J. Wouters, Adaptive feedback cancellation in 
hearing aids with linear prediction of the desired signal, IEEE Trans. Signal 
Process. 53 (10) (2005) 3749–3763 
 
(7) 助聽器之數位整合晶片 
我們針對前三年之各團隊的研究成果作一整合，並將其透過聯電 90nm HVT
製程下線實作。本晶片中，如圖 10 所示，包含了助聽器補償處方的濾波器訊號
處理，頻譜整形，寬動態範圍壓縮，以及雜訊消除(基於濾波器組設計之版本)，
整合成一個單一個 ASIC；同時，考量到助聽器本身的程式化問題，故我們也設
計了基於 UART 的資料傳輸機制，可以透過電腦的介面控制補償處方的參數，
20 
 "Complexity-effective auditory compensation for digital hearing aids," in 2008 
Proc. Int. Symp. Circuits and Systems,  pp. 1472-1475 
[5]  S. Kamath, P. Loizou, "A multi-band spectral subtraction method for enhancing 
speech corrupted by colored noise," in 2002 IEEE Int. Conf. Acout. Speech 
Signal Process, vol. 4, pp. 4164-4167.  
[6]  C. Jia and B. Xu, "An improved entropy-based endpoint detection algorithm," in 
2002 Int. Symp. on Chinese Spoken Language Processing, Taipei, Taiwan, pp. 
96-99.  
[7]  K. C. Chang, Y. T. Kuo, T. J. Lin, and C. W. Liu, "Complexity-effective 
dynamic range compression for digital hearing aids," in 2010 Proc. IEEE Int. 
Symp. Circuits and Systems, Paris, France, pp. 2378-2381. 
[8]  J. N. Mitchell, "Computer multiplication and division using binary logarithms," 
IRE Trans. Electron. Comput., vol. EC-11, pp. 512-517, 1962. 
[9]  M. H. Tu, J. Y. Lin, M. C. Tsai, S. J. Jou, C. T. Chuang, " Single-ended 
subthreshold SRAM with asymmetrical write/read-assist," IEEE Trans. Circuits 
Syst. I, to be published. 
[10]  S. Y. Kim, S. J. Lee, N. J. Cho, S. J. Song, H. J. Yoo, "A fully integrated 
digital hearing aid chip with human factors considerations," IEEE J. Solid-State 
Circuits, vol. 43, no. 1, pp. 266-274, Jan. 2008. 
 
(8) 雙耳助聽器之聲源分離雜訊消除 
因為目前的商用通訊技術尚無法在助聽器的低耗電規格下，提供夠快速的通
訊傳輸，故目前市面上之助聽器皆為單耳運作，對於雜訊消除，僅能以訊號的一
些統計特性作預估，這樣難免容易估計錯誤造成訊號失真。由於人類的聽覺是雙
耳運作，且雙耳的資訊可以提供各自助聽器的雜訊消除更多的資訊，故未來新一
代的助聽器，妥善運用雙耳助聽器的資訊來做雜訊消除，將會是一個趨勢。 
本研究算是下一期計畫的先導研究，我們透過 ICA(Independent Component 
Analysis)作聲源分離，分析目前 ICA 快速演算法中兩種常見的方法: InfomaxICA
及 FastICA，了解他們運作的原理及設計概念，同時，針對他們會遇到的延遲估
計問題，提出我們的改進方法。電腦模擬顯示，我們提出的方法，搭配
InfomaxICA，可以確實地提升在雞尾酒環境之下的語音，表 8 及 9 分別為在四個
聲源之下之 SNR 提升效果，以及在不同 SNR 下的提升效果。 
表 8.  Result of four noise sources 
  
Four  Noise Sources 
Cocktail Fan AC Vacuum 
SNR 
Enhancement 
(dB) 
19.8 20.2 20.3 19.8 
 
表 9.  Result for different SNRs 
 
Different SNRs (dB) 
-15 -10 -5 0 5 10 
22 
 3.4 助聽器計算引擎（劉志尉教授，交通大學） 
本子計畫的工作目標如下：(1)移植陽明大學聽語實驗室所開發之華語聽力
補償策略，並對其進行演算法的改良，以達到降低運算量的目的。(2)針對聽力
補償演算法的關鍵性功能模組(例如濾波器組以及音量壓縮模組)，開發低功耗硬
體架構，以完成適用於助聽器的計算引擎。(3)完成包含噪音消除模組的助聽器
演算法整合以及晶片實作。(4)建立助聽器雛型系統以及 demo 平台。 
以下就各年度的成果進行說明。 
(第一年) 華語聽力補償演算法最佳化以及低功耗電路設計 
我們針對子計畫一所開發之華語助聽器補償策略(HSE)進行演算法的最佳
化。HSE 演算法中採用一個具有 18 頻帶的 1/3-octave 濾波器組，並需要符合 ANSI 
S1.11 的規格，以符合人類聽覺系統的分頻解析。我們亦提出一個 multi-rate 濾波
器組架構來實現這個 ANSI S1.11 1/3-octave 濾波器組，此架構可以大量降低運算
量。我們同時也為此濾波器組架構設計一套系統化的係數設計流程，使得每個濾
波器可以最少的階數來達到 ANSI S1.11 規格的需求。我們的架構可節省約 94%
的運算量(乘法個數)。此外，透過 multirate 的架構，多通道音量壓縮模組亦可降
低 84%的運算量。 
除此之外，我們也設計了此濾波器組的低功率硬體架構，採用了以下的低功
率技術： (a) clock-gating (b) data/coefficient encoding (c) multi-Vdd design。並完
成了一極低功率的濾波器晶片實作。在 0.13um 製程下的模擬數據顯示，操作電
壓 0.6V 時只有 79uW。 
 
Sub-modules Gatecount
MAC 2,847
memory 5,594
system controller 1,010
memory controller 301
serial I/O 1,103
 
(c) 
圖 4-1 濾波器組架構(a) parallel (b) multirate 以及(c)晶片實作 
24 
  
250 500 1000 2000 4000 8000
0
10
20
30
40
50
Frequency (Hz)
M
ag
ni
tu
de
 (
dB
)
 
 
matching curve
prescribed targets
0
 
圖 4-3 低延遲(10ms)濾波器組 
最後我們也建立了助聽器系統的 demo 平台。此平台包括三個部分。首先是
聽力處方的產生程式，此程式由陽明大學聽語實驗室所開發。第二部分是助聽器
演算的電腦平台 prototyping，可用來驗証演算的正確性以及效能，並可用來試聽
聲音品質如何。第三個部分則是助聽器電路的 FPGA 雛型系統。 
 
 
 
圖 4-4 助聽器運算平台 demo 系統 
 
26 
  
圖 3.5-2 以 65nm 實現的差積調變頻之晶片照片 
 
圖 3.5-3 音頻的量測頻譜圖 
表 3.5-1 規格整理 
Technology TSMC 65 nm 
Supply Voltage 1.2 V 
Input Range 1.3 Vpp 
Sampling Rate 5 MS/s 
Over-sampling Ratio 128 
Signal Bandwidth 20kHz 
Dynamic Range 79dB 
28 
 Delay（tdr，tdf） < 1 ns 
Rise/Fall time（trf） < 1 ns 
 
(3) 數位式電源控制電路 
 
圖 5.3-6 新式數位控制降壓式轉換器。 
在電源控制電路部分，我們提出一個新型的數位式電源控制電路架構，如圖
5.3-6 所示。我們希望將電源電壓以及 BJT 電晶體的 VBE電壓直接數位化，然後
用數位訊號處理的方式產生「切換模式電源轉換器」所需的控制訊號，如此可以
省略掉 Band-Gap Reference。此架構的優點除了省去高效能運算放大器，還可藉
由數位參數來設定各種不同的輸出電壓準位，另外此架構也提供了針對參考電壓
源進行數位溫度補償的可行性。 
我們提出的數位式電源控制需要一個極低功率消耗的類比對數位轉換器
（ADC）。因此，我們也開發的一個連續近似類比數位轉換器（SAR ADC）。為
了減小晶片面積以及降低輸入電容，我們採用了分段式電容陣列。然而分段式電
容陣列容易受寄生電容的影響造成類比對數位轉換的非線性。為了要解決此問
題，我們也開發了數位校正的技術。 
 
圖 5.3-7 數位電源轉換器晶片圖。 
我們設計並實現了一正比絕對溫度（Propotional To Absolute Temperature, 
30 
 VI. 微機電式聲學元件暨助聽器異質整合（鄭裕庭教授，交通大學） 
麥克風與喇叭在助聽器中分別負責聲音訊息輸入與輸出的部分，本計畫兩大
研究重點是(1)開發應用在低功率的電磁式喇叭之最佳化奈米複合線圈，以及(2)
建立仿生式麥克風的音源定位機制的物理模型來分析預測靈敏度及剛性與高效
能仿生式麥克風的設計與開發。 
(1)喇叭是在助聽器中是功率消耗最多的部分，本計畫的其一目的是設計低
功率的電磁式微型喇叭，使其功率消耗控制在微瓦級。現階段已完成利用奈米複
合材料製程技術來加強喇叭驅動之銅金屬線圈的磁性使其增加電聲轉換效率。在
製程上以先前實驗得到的 10%節省功率為基礎，透過增大磁性粉末顆粒大小來改
善電阻率的上升情形，再分析不同線寬及濃度下的摻雜後之電阻率與導磁率差
異，得到之最佳化條件製程條件，製作相同結構的喇叭並量測純銅與銅鎳複合線
圈之差異後可得更進一步的~40%節省功率，如圖 3.6.1 所示，接著將以此低功率
條件應用在最後的喇叭製作上。 
 
 (a)                              (b) 
圖 3.6.1 (a)在同樣功率下的純銅與銅鎳複合線圈的輸出聲壓級頻率響應， 
(b)在 2、4、6kHz 下調變功率的輸出聲壓級比較 
本計畫之延續研究工作重點將設計喇叭陣列來達到聲音分頻的目的，(i)透過
設計不同的振膜大小及彈性常數來調變其共振頻率大小來定義有效輸出聲音頻
率範圍，並將聲頻輸出拆成數個不同特性的喇叭以達到功率最佳化，同時亦可改
善單一喇叭的音質與失真度，並嘗試(ii)以結構補償方式將工作頻寬大幅增加來
改善微機電式喇叭頻寬窄的缺點，將可減少陣列數目以降低耗電量。 
(2)根據材料基本物理性質、ONO(2003，結構如 3.6.2(a))對於蒼蠅耳膜音源
定位機制，以及酢漿草葉片與主莖分離增進整體彈性的特性，我們發展出新式的
仿生音源定位麥克風以及描述其感應聲波波動行為的物理模型。此創新設計最大
特點在於本麥克風採用一種稱為“浮動中央支撐平衡膜＂的結構，如圖 3.6.2(b)
所示。此結構比傳統上麥克風點優越之處在於：(i)對稱形狀與浮動的中央支撐平
衡膜，提供全域的音源定位與高靈敏度，(ii)增加與改變支撐中央膜與外膜的連
接樑，可進一步增加麥克風對於音源定位的多方向性，以及(iii)高對稱結構可增
加由於施加重力與殘留應力而導致膜變形的抵抗能力，以避免不預期的變形發
生。藉由考慮麥克風薄膜的運動方程，同側(+)和對側(-)的穩態位移量可表示為
平移和轉動模式的線性組合如下式： 
32 
 測量的聲學反應，此結果證明了該混合設計具有良好的表現在 200Hz 有顯著的
相位差。圖 3.6.5 顯示兩種設計之麥克風薄膜受到位於（r，θ，φ）=（24mm，
37°，0°）的 80dB，200Hz 正弦聲波趨動時之位移量。該闡述了動態響應的理論
模型也同樣驗證了實驗測量。理論計算和實驗測量結果顯示了此模型的準確性並
達到約 30％的薄膜淨位移量改善。 
本計劃發展出一個中央浮動支撐設計之混合仿生式麥克風。不論在理論上與
實驗上其都具有更好的聲音靈敏度和指向性。此混合設計結構，不僅繼承傳統
CP-S 設計的優勢，並且提升微機電麥克風的聲源定位靈敏度使其成為助聽器設
備的一個潛在應用。 
 
圖 3.6.3. Comparison of (a) the frequency spectrum and (b) the logarithmic polar 
patterns of net diaphragm displacement between hybrid and CP-S design. 
 
 
 
圖 3.6.4. Acoustic responses of hybrid design in frequency domain in terms of (a) 
amplitude, and (b) phase of ipsilateral and contralateral of diaphragm, respectively. 
 
圖 3.6.5. Measured (a) ipsilateral and (b) contralateral results of hybrid and CP-S 
design, respectively. Comparison of model and net displacement are of (c) CP-S and 
(d) hybrid design, respectively. 
34 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/03/02
國科會補助計畫
計畫名稱: 總計畫(3/3)
計畫主持人: 吳介琮
計畫編號: 98-2220-E-009-007- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
此計畫技術已經技轉成立新創公司,該公司策略性與德國助聽器公司合作,硬體
由德國公司代工,現正合作預計 2年內展開大陸市場之開發 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
