# ğŸ“ README â€” TP FPGA  
**Auteurs :** Antoine Le Marignier, Louis Vozzzola

## ğŸ“Œ PrÃ©sentation du projet
Ce TP a pour objectif de se familiariser avec le dÃ©veloppement sur **FPGA**, depuis la description matÃ©rielle jusquâ€™Ã  la synthÃ¨se et la mise en Å“uvre sur carte.

**MatÃ©riel et outils utilisÃ©s :**
- Carte FPGA : *(Ã  complÃ©ter, ex : Basys 3 / Nexys A7 / DE10-Lite...)*
- Langage HDL : *(VHDL / Verilog)*
- Environnement : *(Vivado / Quartus)*

Lâ€™objectif principal est dâ€™apprendre Ã  concevoir un circuit numÃ©rique, le simuler et le dÃ©ployer sur FPGA.

---

## ğŸ§© Contenu du TP

### 1. Premier Test
On suit toute la dÃ©marche est on arrive bien Ã©teindre la LED quand on appuie sur le bouton :


On change alors notre en code en mettant not pushl :




### 2. Conception en HDL
- Ã‰criture du code VHDL/Verilog.
- Architecture modulaire.
- Gestion horloge / reset / synchronicitÃ©.

### 3. Simulation
- CrÃ©ation de testbenches.
- VÃ©rification fonctionnelle.

### 4. SynthÃ¨se & ImplÃ©mentation
- SynthÃ¨se.
- Placement & routage.
- RÃ©solution des warnings/erreurs.

### 5. TÃ©lÃ©versement sur FPGA
- GÃ©nÃ©ration du bitstream.
- Programmation de la carte.

### 6. Tests et validation
- Comparaison simulation vs matÃ©riel.
- Analyse des Ã©carts Ã©ventuels.

---

## ğŸ“‚ Arborescence du projet
