Fitter report for openmips_min_sopc_tb
Tue Dec 04 16:12:10 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing
 33. Advanced Data - General
 34. Advanced Data - Placement Preparation
 35. Advanced Data - Placement
 36. Advanced Data - Routing
 37. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+-------------------------------+----------------------------------------------+
; Fitter Status                 ; Successful - Tue Dec 04 16:12:10 2018        ;
; Quartus II Version            ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                 ; openmips_min_sopc_tb                         ;
; Top-level Entity Name         ; openmips_min_sopc                            ;
; Family                        ; Stratix III                                  ;
; Device                        ; EP3SL50F484C2                                ;
; Timing Models                 ; Final                                        ;
; Logic utilization             ; 8 %                                          ;
;     Combinational ALUTs       ; 1,019 / 38,000 ( 3 % )                       ;
;     Memory ALUTs              ; 0 / 19,000 ( 0 % )                           ;
;     Dedicated logic registers ; 2,180 / 38,000 ( 6 % )                       ;
; Total registers               ; 2180                                         ;
; Total pins                    ; 18 / 296 ( 6 % )                             ;
; Total virtual pins            ; 0                                            ;
; Total block memory bits       ; 0 / 1,880,064 ( 0 % )                        ;
; DSP block 18-bit elements     ; 0 / 216 ( 0 % )                              ;
; Total PLLs                    ; 0 / 4 ( 0 % )                                ;
; Total DLLs                    ; 0 / 4 ( 0 % )                                ;
+-------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                        ;
+--------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Option                                                             ; Setting                                                 ; Default Value                                           ;
+--------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Device                                                             ; AUTO                                                    ;                                                         ;
; Fit Attempts to Skip                                               ; 0                                                       ; 0.0                                                     ;
; Use smart compilation                                              ; Off                                                     ; Off                                                     ;
; Use TimeQuest Timing Analyzer                                      ; On                                                      ; On                                                      ;
; Router Timing Optimization Level                                   ; Normal                                                  ; Normal                                                  ;
; Placement Effort Multiplier                                        ; 1.0                                                     ; 1.0                                                     ;
; Router Effort Multiplier                                           ; 1.0                                                     ; 1.0                                                     ;
; Optimize Hold Timing                                               ; All Paths                                               ; All Paths                                               ;
; Optimize Multi-Corner Timing                                       ; Off                                                     ; Off                                                     ;
; Auto RAM to MLAB Conversion                                        ; On                                                      ; On                                                      ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                                    ; Auto                                                    ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                                    ; Care                                                    ;
; Programmable Power Technology Optimization                         ; Force All Tiles with Failing Timing Paths to High Speed ; Force All Tiles with Failing Timing Paths to High Speed ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles   ; 1.0                                                     ; 1.0                                                     ;
; PowerPlay Power Optimization                                       ; Normal compilation                                      ; Normal compilation                                      ;
; SSN Optimization                                                   ; Off                                                     ; Off                                                     ;
; Optimize Timing                                                    ; Normal compilation                                      ; Normal compilation                                      ;
; Optimize Timing for ECOs                                           ; Off                                                     ; Off                                                     ;
; Regenerate full fit report during ECO compiles                     ; Off                                                     ; Off                                                     ;
; Optimize IOC Register Placement for Timing                         ; On                                                      ; On                                                      ;
; Limit to One Fitting Attempt                                       ; Off                                                     ; Off                                                     ;
; Final Placement Optimizations                                      ; Automatically                                           ; Automatically                                           ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                                           ; Automatically                                           ;
; Fitter Initial Placement Seed                                      ; 1                                                       ; 1                                                       ;
; PCI I/O                                                            ; Off                                                     ; Off                                                     ;
; Weak Pull-Up Resistor                                              ; Off                                                     ; Off                                                     ;
; Enable Bus-Hold Circuitry                                          ; Off                                                     ; Off                                                     ;
; Auto Packed Registers                                              ; Auto                                                    ; Auto                                                    ;
; Auto Delay Chains                                                  ; On                                                      ; On                                                      ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                                     ; Off                                                     ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                                     ; Off                                                     ;
; Auto Merge PLLs                                                    ; On                                                      ; On                                                      ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                                     ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                                     ; Off                                                     ;
; Perform Register Duplication for Performance                       ; Off                                                     ; Off                                                     ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                                     ; Off                                                     ;
; Perform Register Retiming for Performance                          ; Off                                                     ; Off                                                     ;
; Perform Asynchronous Signal Pipelining                             ; Off                                                     ; Off                                                     ;
; Fitter Effort                                                      ; Auto Fit                                                ; Auto Fit                                                ;
; Physical Synthesis Effort Level                                    ; Normal                                                  ; Normal                                                  ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                                    ; Auto                                                    ;
; Auto Register Duplication                                          ; Auto                                                    ; Auto                                                    ;
; Auto Global Clock                                                  ; On                                                      ; On                                                      ;
; Auto Global Register Control Signals                               ; On                                                      ; On                                                      ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up                   ; As input tri-stated with weak pull-up                   ;
; Stop After Congestion Map Generation                               ; Off                                                     ; Off                                                     ;
; Save Intermediate Fitting Results                                  ; Off                                                     ; Off                                                     ;
; Synchronizer Identification                                        ; Off                                                     ; Off                                                     ;
; Enable Beneficial Skew Optimization                                ; On                                                      ; On                                                      ;
; Optimize Design for Metastability                                  ; On                                                      ; On                                                      ;
; RAM Block Read Clock Duty Cycle Dependency                         ; On                                                      ; On                                                      ;
; Maintain Compatibility with All Stratix III MRAM Versions          ; On                                                      ; On                                                      ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                                     ; Off                                                     ;
+--------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; rst           ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; register1[0]  ; Incomplete set of assignments ;
; register1[1]  ; Incomplete set of assignments ;
; register1[2]  ; Incomplete set of assignments ;
; register1[3]  ; Incomplete set of assignments ;
; register1[4]  ; Incomplete set of assignments ;
; register1[5]  ; Incomplete set of assignments ;
; register1[6]  ; Incomplete set of assignments ;
; register1[7]  ; Incomplete set of assignments ;
; register1[8]  ; Incomplete set of assignments ;
; register1[9]  ; Incomplete set of assignments ;
; register1[10] ; Incomplete set of assignments ;
; register1[11] ; Incomplete set of assignments ;
; register1[12] ; Incomplete set of assignments ;
; register1[13] ; Incomplete set of assignments ;
; register1[14] ; Incomplete set of assignments ;
; register1[15] ; Incomplete set of assignments ;
+---------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                     ;
+----------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------+------------------+-----------------------+
; Node                             ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                          ; Destination Port ; Destination Port Name ;
+----------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------+------------------+-----------------------+
; data_ram:data_ram0|data_mem~2788 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; data_ram:data_ram0|data_mem~2788DUPLICATE ;                  ;                       ;
; data_ram:data_ram0|data_mem~3418 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; data_ram:data_ram0|data_mem~3418DUPLICATE ;                  ;                       ;
; data_ram:data_ram0|data_mem~3544 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; data_ram:data_ram0|data_mem~3544DUPLICATE ;                  ;                       ;
+----------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/prog10/Desktop/project/quartus2/openmips_min_sopc_tb.pin.


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                    ;
+-----------------------------------------------------------------------------------+----------------------------------------------+
; Resource                                                                          ; Usage                                        ;
+-----------------------------------------------------------------------------------+----------------------------------------------+
; ALUTs Used                                                                        ; 1,019 / 38,000 ( 3 % )                       ;
;     -- Combinational ALUTs                                                        ; 1,019 / 38,000 ( 3 % )                       ;
;     -- Memory ALUTs                                                               ; 0 / 19,000 ( 0 % )                           ;
;     -- LUT_REGs                                                                   ; 0 / 38,000 ( 0 % )                           ;
; Dedicated logic registers                                                         ; 2,180 / 38,000 ( 6 % )                       ;
;                                                                                   ;                                              ;
; Combinational ALUT usage by number of inputs                                      ;                                              ;
;     -- 7 input functions                                                          ; 504                                          ;
;     -- 6 input functions                                                          ; 195                                          ;
;     -- 5 input functions                                                          ; 66                                           ;
;     -- 4 input functions                                                          ; 58                                           ;
;     -- <=3 input functions                                                        ; 196                                          ;
;                                                                                   ;                                              ;
; Combinational ALUTs by mode                                                       ;                                              ;
;     -- normal mode                                                                ; 494                                          ;
;     -- extended LUT mode                                                          ; 504                                          ;
;     -- arithmetic mode                                                            ; 21                                           ;
;     -- shared arithmetic mode                                                     ; 0                                            ;
;                                                                                   ;                                              ;
; Logic utilization                                                                 ; 3,126 / 38,000 ( 8 % )                       ;
;     -- Difficulty Clustering Design                                               ; Low                                          ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 2544                                         ;
;         -- Combinational with no register                                         ; 364                                          ;
;         -- Register only                                                          ; 1525                                         ;
;         -- Combinational with a register                                          ; 655                                          ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -1                                           ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 583                                          ;
;         -- Unavailable due to Memory LAB use                                      ; 0                                            ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 354                                          ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 87                                           ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                                            ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 141                                          ;
;         -- Unavailable due to LAB input limits                                    ; 1                                            ;
;                                                                                   ;                                              ;
; Total registers*                                                                  ; 2180                                         ;
;     -- Dedicated logic registers                                                  ; 2,180 / 38,000 ( 6 % )                       ;
;     -- I/O registers                                                              ; 0 / 1,600 ( 0 % )                            ;
;     -- LUT_REGs                                                                   ; 0                                            ;
;                                                                                   ;                                              ;
; ALMs:  partially or completely used                                               ; 1,511 / 19,000 ( 8 % )                       ;
;                                                                                   ;                                              ;
; Total LABs:  partially or completely used                                         ; 159 / 1,900 ( 8 % )                          ;
;     -- Logic LABs                                                                 ; 159 / 159 ( 100 % )                          ;
;     -- Memory LABs                                                                ; 0 / 159 ( 0 % )                              ;
;                                                                                   ;                                              ;
; User inserted logic elements                                                      ; 0                                            ;
; Virtual pins                                                                      ; 0                                            ;
; I/O pins                                                                          ; 18 / 296 ( 6 % )                             ;
;     -- Clock pins                                                                 ; 5 / 16 ( 31 % )                              ;
;     -- Dedicated input pins                                                       ; 0 / 12 ( 0 % )                               ;
; Global signals                                                                    ; 1                                            ;
; M9K blocks                                                                        ; 0 / 108 ( 0 % )                              ;
; M144K blocks                                                                      ; 0 / 6 ( 0 % )                                ;
; Total MLAB memory bits                                                            ; 0                                            ;
; Total block memory bits                                                           ; 0 / 1,880,064 ( 0 % )                        ;
; Total block memory implementation bits                                            ; 0 / 1,880,064 ( 0 % )                        ;
; DSP block 18-bit elements                                                         ; 0 / 216 ( 0 % )                              ;
; PLLs                                                                              ; 0 / 4 ( 0 % )                                ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )                               ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )                               ;
; Periphery clocks                                                                  ; 0 / 56 ( 0 % )                               ;
; SERDES transmitters                                                               ; 0 / 48 ( 0 % )                               ;
; SERDES receivers                                                                  ; 0 / 48 ( 0 % )                               ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                                ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )                                ;
; Average interconnect usage (total/H/V)                                            ; 1% / 1% / 1%                                 ;
; Peak interconnect usage (total/H/V)                                               ; 15% / 15% / 15%                              ;
;                                                                                   ;                                              ;
; Programmable power technology low-power tiles                                     ; 1,417 / 1,542 ( 92 % )                       ;
;     -- low-power tiles that are used by the design                                ; 53 / 1,417 ( 4 % )                           ;
;     -- unused tiles (low-power)                                                   ; 1,364 / 1,417 ( 96 % )                       ;
; Programmable power technology high-speed tiles                                    ; 125 / 1,542 ( 8 % )                          ;
;                                                                                   ;                                              ;
; Programmable power technology low-power LAB tiles                                 ; 1,225 / 1,350 ( 91 % )                       ;
;     -- low-power LAB tiles that are used by the design                            ; 53 / 1,225 ( 4 % )                           ;
;     -- unused LAB tiles (low-power)                                               ; 1,172 / 1,225 ( 96 % )                       ;
; Programmable power technology high-speed LAB tiles                                ; 125 / 1,350 ( 9 % )                          ;
;                                                                                   ;                                              ;
; Maximum fan-out node                                                              ; clk~inputclkctrl                             ;
; Maximum fan-out                                                                   ; 2180                                         ;
; Highest non-global fan-out signal                                                 ; openmips:openmips0|mem:mem0|mem_data_o[2]~32 ;
; Highest non-global fan-out                                                        ; 2159                                         ;
; Total fan-out                                                                     ; 15266                                        ;
; Average fan-out                                                                   ; 3.76                                         ;
+-----------------------------------------------------------------------------------+----------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk  ; L22   ; 1C       ; 0            ; 28           ; 0            ; 2180                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst  ; G11   ; 7C       ; 34           ; 51           ; 31           ; 164                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+
; register1[0]  ; J3    ; 6C       ; 62           ; 32           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[10] ; H2    ; 6C       ; 62           ; 34           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[11] ; H17   ; 1C       ; 0            ; 31           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[12] ; B11   ; 7C       ; 33           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[13] ; A10   ; 7C       ; 33           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[14] ; K19   ; 1C       ; 0            ; 32           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[15] ; AA10  ; 4C       ; 33           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[1]  ; J4    ; 6C       ; 62           ; 32           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[2]  ; H5    ; 6C       ; 62           ; 34           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[3]  ; J16   ; 1C       ; 0            ; 31           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[4]  ; A11   ; 7C       ; 33           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[5]  ; AB10  ; 4C       ; 33           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[6]  ; AB11  ; 4C       ; 33           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[7]  ; B10   ; 7C       ; 33           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[8]  ; K20   ; 1C       ; 0            ; 32           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; register1[9]  ; H20   ; 1C       ; 0            ; 34           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------------+---------------------------+------------------+---------------------------+
; Location ; Pin Name                                    ; Reserved As               ; User Signal Name ; Pin Type                  ;
+----------+---------------------------------------------+---------------------------+------------------+---------------------------+
; H20      ; DQ5L, DIFFIO_TX_L10n, DIFFOUT_L19n, CLKUSR  ; Use as general purpose IO ; register1[9]     ; Dual Purpose Pin          ;
; J18      ; DQ6L, DIFFIO_TX_L11n, DIFFOUT_L21n, DATA0   ; As input tri-stated       ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; K20      ; DQSn6L, DIFFIO_RX_L11n, DIFFOUT_L22n, DATA2 ; Use as regular IO         ; register1[8]     ; Dual Purpose Pin          ;
; K19      ; DQS6L, DIFFIO_RX_L11p, DIFFOUT_L22p, DATA3  ; Use as regular IO         ; register1[14]    ; Dual Purpose Pin          ;
; H17      ; DQ6L, DIFFIO_TX_L12n, DIFFOUT_L23n, DATA4   ; Use as regular IO         ; register1[11]    ; Dual Purpose Pin          ;
; J16      ; DQ6L, DIFFIO_TX_L12p, DIFFOUT_L23p, DATA5   ; Use as regular IO         ; register1[3]     ; Dual Purpose Pin          ;
; AB17     ; nCONFIG                                     ; -                         ; -                ; Dedicated Programming Pin ;
; W18      ; nSTATUS                                     ; -                         ; -                ; Dedicated Programming Pin ;
; V18      ; CONF_DONE                                   ; -                         ; -                ; Dedicated Programming Pin ;
; Y18      ; PORSEL                                      ; -                         ; -                ; Dedicated Programming Pin ;
; Y17      ; nCE                                         ; -                         ; -                ; Dedicated Programming Pin ;
; AB4      ; nIO_PULLUP                                  ; -                         ; -                ; Dedicated Programming Pin ;
; U5       ; nCEO                                        ; -                         ; -                ; Dedicated Programming Pin ;
; Y4       ; DCLK                                        ; -                         ; -                ; Dedicated Programming Pin ;
; Y6       ; nCSO                                        ; -                         ; -                ; Dedicated Programming Pin ;
; Y3       ; ASDO                                        ; -                         ; -                ; Dedicated Programming Pin ;
; G7       ; MSEL2                                       ; -                         ; -                ; Dedicated Programming Pin ;
; C6       ; MSEL1                                       ; -                         ; -                ; Dedicated Programming Pin ;
; E7       ; MSEL0                                       ; -                         ; -                ; Dedicated Programming Pin ;
+----------+---------------------------------------------+---------------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 1C       ; 7 / 26 ( 27 % ) ; 2.5V          ; --           ;
; 2C       ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 2A       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 3C       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 4C       ; 3 / 24 ( 13 % ) ; 2.5V          ; --           ;
; 5A       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 5C       ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 6C       ; 4 / 26 ( 15 % ) ; 2.5V          ; --           ;
; 6A       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 7C       ; 5 / 24 ( 21 % ) ; 2.5V          ; --           ;
; 8C       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; A2       ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A3       ; 372        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A4       ; 371        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A5       ;            ;          ; TEMPDIODEp                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; TEMPDIODEn                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; A7       ; 424        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A8       ; 428        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A9       ; 426        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A10      ; 440        ; 7C       ; register1[13]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 438        ; 7C       ; register1[4]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 443        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A13      ; 442        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A14      ; 455        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A15      ; 454        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A16      ; 463        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A17      ; 462        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A18      ; 4          ; 1A       ; #TDO                            ; output ;              ;                     ; --         ;                 ; --       ; --           ;
; A19      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A20      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A21      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A22      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA1      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA3      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA6      ; 213        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 210        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA9      ; 202        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 191        ; 4C       ; register1[15]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA12     ; 187        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 189        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA15     ; 177        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 173        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AA19     ; 119        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA21     ; 109        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 110        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB1      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 254        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB6      ; 212        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 211        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 205        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 203        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 192        ; 4C       ; register1[5]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 193        ; 4C       ; register1[6]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 186        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 188        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 175        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 176        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 172        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 121        ; 1A       ; ^nCONFIG                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB18     ; 117        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB19     ; 118        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB20     ; 113        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB21     ; 114        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B1       ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B4       ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B5       ; 373        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B7       ; 425        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B8       ; 429        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B10      ; 441        ; 7C       ; register1[7]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 439        ; 7C       ; register1[12]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B13      ; 447        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B14      ; 456        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B16      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; B17      ; 461        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B19      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B20      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B22      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; C3       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C4       ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C5       ; 374        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C6       ; 376        ; 1A       ; ^MSEL1                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; C7       ; 427        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C8       ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C9       ; 423        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C10      ; 420        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C11      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C12      ; 445        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C14      ; 459        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C15      ; 458        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C16      ; 465        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C17      ; 460        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C19      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 356        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 355        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ; --       ; VCCBAT                          ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; D5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D7       ; 418        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D8       ; 422        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D9       ; 419        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D10      ; 421        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D11      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D12      ; 444        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D13      ; 451        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D14      ; 450        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D15      ; 457        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D16      ; 464        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D17      ; 1          ; 1A       ; #TMS                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; D18      ; 3          ; 1A       ; #TCK                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; D19      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E7       ; 377        ; 1A       ; ^MSEL0                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E8       ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E10      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; E11      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; E14      ; 452        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E17      ; 0          ; 1A       ; #TDI                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E19      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E22      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 331        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F3       ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F6       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F7       ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F8       ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F10      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F11      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F13      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F14      ; 453        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F15      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F17      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F18      ; 2          ; 1A       ; #TRST                           ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; F19      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F20      ; 39         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 44         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 43         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 332        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G2       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G3       ; 340        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 339        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G6       ; 358        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 375        ; 1A       ; ^MSEL2                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; G8       ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G9       ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G10      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G11      ; 435        ; 7C       ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; G12      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; G13      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G14      ; 449        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G15      ; 26         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G17      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G19      ; 37         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 40         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 55         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 323        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 336        ; 6C       ; register1[10]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 335        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 338        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 337        ; 6C       ; register1[2]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 341        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 329        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H10      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H14      ; 448        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H16      ; 25         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 49         ; 1C       ; register1[11]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H19      ; 38         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 41         ; 1C       ; register1[9]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H22      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; J1       ; 324        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J3       ; 334        ; 6C       ; register1[0]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 333        ; 6C       ; register1[1]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J6       ; 342        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 330        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J15      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; J16      ; 50         ; 1C       ; register1[3]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 46         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 45         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 42         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 52         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 51         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 59         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 320        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 319        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 328        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 327        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; K6       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K7       ; 326        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 325        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K10      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; K15      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K16      ; 53         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K17      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K18      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; K19      ; 48         ; 1C       ; register1[14]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 47         ; 1C       ; register1[8]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 60         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 61         ; 1C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 318        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 317        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 322        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 321        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L7       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L8       ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; DNU                             ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L16      ; 54         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L17      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L19      ; 58         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L22      ; 62         ; 1C       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 316        ; 5C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M3       ; 311        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 312        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M6       ; 307        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 308        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M10      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M15      ; 67         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 68         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M17      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M19      ; 63         ; 2C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 64         ; 2C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 65         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 66         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 315        ; 5C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 313        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 314        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 303        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 304        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 300        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N8       ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N9       ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N15      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N16      ; 75         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 76         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N18      ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; N19      ; 73         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 74         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 69         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 70         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 309        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 310        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 295        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 296        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P5       ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; P6       ; 299        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 292        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P16      ; 71         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 72         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P19      ; 79         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 80         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P22      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R1       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R3       ; 293        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 294        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R6       ; 291        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R9       ; 200        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; R10      ; 197        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R13      ; 179        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R15      ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R16      ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R18      ; 87         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 83         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 84         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 77         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 78         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 305        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 306        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 298        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; T7       ; 279        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 280        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T9       ; 201        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; T10      ; 196        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; T11      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T12      ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T13      ; 178        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; T14      ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T15      ; 100        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T16      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; T17      ; 104        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T18      ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; T19      ; 88         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 85         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 86         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 82         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 301        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 302        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 297        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 255        ; 1A       ; ^nCEO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U7       ; 275        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 276        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U9       ; 198        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; U10      ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U13      ; 185        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; U14      ; 184        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; U15      ; 99         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U16      ; 103        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U17      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U19      ; 107        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 108        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U22      ; 81         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 282        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V3       ; 271        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V6       ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 264        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V9       ; 199        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; V13      ; 181        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V15      ; 167        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; V16      ; 115        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V18      ; 123        ; 1A       ; ^CONF_DONE                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; V19      ; 111        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V20      ; 112        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 97         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 98         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 281        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 274        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W6       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W7       ; 209        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W8       ; 204        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W9       ; 206        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W10      ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W11      ; 194        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W12      ; 183        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W13      ; 180        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W14      ; 169        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W15      ; 171        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W16      ; 166        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W17      ; 116        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W18      ; 122        ; 1A       ; ^nSTATUS                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W20      ; 105        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 106        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 102        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 277        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 278        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 258        ; 1A       ; ^ASDO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y4       ; 256        ; 1A       ; ^DCLK                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y5       ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y6       ; 257        ; 1A       ; ^nCSO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y7       ; 208        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y8       ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y9       ; 207        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 190        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 195        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 182        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y13      ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y14      ; 168        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 170        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 174        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 125        ; 1A       ; ^nCE                            ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y18      ; 124        ; 1A       ; ^PORSEL                         ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y19      ; 120        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y20      ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y22      ; 101        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; SSTL-15 Class I                  ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class I  ; 0 pF  ; Not Available                      ;
; SSTL-15 Class II                 ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class II ; 0 pF  ; Not Available                      ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_1R                        ; 0 pF  ; Not Available                      ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_1R                   ; 0 pF  ; Not Available                      ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs        ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                    ; Library Name ;
;                            ;                     ;              ;          ;             ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                        ;              ;
+----------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------+--------------+
; |openmips_min_sopc         ; 1019 (0)            ; 0 (0)        ; 0 (0)    ; 1511 (0)    ; 2180 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 18   ; 0            ; 364 (0)                        ; 1525 (0)           ; 655 (0)                       ; |openmips_min_sopc                                     ; work         ;
;    |data_ram:data_ram0|    ; 802 (802)           ; 0 (0)        ; 0 (0)    ; 1382 (1382) ; 2032 (2032)               ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 274 (274)                      ; 1504 (1504)        ; 528 (528)                     ; |openmips_min_sopc|data_ram:data_ram0                  ; work         ;
;    |openmips:openmips0|    ; 217 (0)             ; 0 (0)        ; 0 (0)    ; 136 (0)     ; 148 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 90 (0)                         ; 21 (0)             ; 127 (0)                       ; |openmips_min_sopc|openmips:openmips0                  ; work         ;
;       |ctrl:ctrl0|         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |openmips_min_sopc|openmips:openmips0|ctrl:ctrl0       ; work         ;
;       |ex:ex0|             ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 19 (19)                       ; |openmips_min_sopc|openmips:openmips0|ex:ex0           ; work         ;
;       |ex_mem:ex_mem0|     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)     ; 48 (48)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 27 (27)                       ; |openmips_min_sopc|openmips:openmips0|ex_mem:ex_mem0   ; work         ;
;       |id:id0|             ; 30 (30)             ; 0 (0)        ; 0 (0)    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (15)                        ; 0 (0)              ; 15 (15)                       ; |openmips_min_sopc|openmips:openmips0|id:id0           ; work         ;
;       |id_ex:id_ex0|       ; 100 (100)           ; 0 (0)        ; 0 (0)    ; 86 (86)     ; 44 (44)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 63 (63)                        ; 0 (0)              ; 45 (45)                       ; |openmips_min_sopc|openmips:openmips0|id_ex:id_ex0     ; work         ;
;       |if_id:if_id0|       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)       ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |openmips_min_sopc|openmips:openmips0|if_id:if_id0     ; work         ;
;       |mem:mem0|           ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 7 (7)                         ; |openmips_min_sopc|openmips:openmips0|mem:mem0         ; work         ;
;       |mem_wb:mem_wb0|     ; 18 (18)             ; 0 (0)        ; 0 (0)    ; 16 (16)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 18 (18)                       ; |openmips_min_sopc|openmips:openmips0|mem_wb:mem_wb0   ; work         ;
;       |pc_reg:pc_reg0|     ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (8)                         ; |openmips_min_sopc|openmips:openmips0|pc_reg:pc_reg0   ; work         ;
;       |regfile:regfile1|   ; 18 (18)             ; 0 (0)        ; 0 (0)    ; 15 (15)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 16 (16)                       ; |openmips_min_sopc|openmips:openmips0|regfile:regfile1 ; work         ;
+----------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                            ;
+---------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+
; Name          ; Pin Type ; D1 ; D2 ; D3_0 ; D3_1 ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5 ; D6 ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+---------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+
; rst           ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; clk           ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; register1[0]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[1]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[2]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[3]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[4]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[5]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[6]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[7]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[8]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[9]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[10] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[11] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[12] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[13] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[14] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; register1[15] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
+---------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; rst                                                       ;                   ;         ;
;      - openmips:openmips0|regfile:regfile1|regs~384       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs[1][1]~385 ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~386       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~387       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~388       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~389       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~390       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~391       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~392       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~393       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~394       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~395       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~396       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~397       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~398       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~399       ; 0                 ; 7       ;
;      - openmips:openmips0|regfile:regfile1|regs~400       ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_aluop[3]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_aluop[5]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_aluop[6]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_aluop[1]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_aluop[2]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_aluop[7]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[2]  ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_addr_o[2]~32       ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[1]  ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_addr_o[1]~33       ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[0]  ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_addr_o[0]~34       ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[3]  ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_addr_o[3]~35       ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[4]  ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_addr_o[4]~36       ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~2156                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[5]  ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_addr_o[5]~37       ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[6]  ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_addr_o[6]~38       ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[0]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~48      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wd[0]        ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wd~12         ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wreg         ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wreg~3        ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~2282                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[1]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~49      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~2408                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[2]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~50      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~2534                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[3]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~51      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~2660                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[4]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~52      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~2786                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[5]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~53      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~2912                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[6]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~54      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3038                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[7]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~55      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3164                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[8]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~56      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3290                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[9]     ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~57      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3416                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[10]    ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~58      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3542                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[11]    ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~59      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3668                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[12]    ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~60      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3794                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[13]    ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~61      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~3920                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[14]    ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~62      ; 0                 ; 7       ;
;      - data_ram:data_ram0|data_mem~4046                   ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata[15]    ; 0                 ; 7       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_wdata~63      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[0]      ; 0                 ; 7       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[2]~32       ; 0                 ; 7       ;
;      - openmips:openmips0|ex:ex0|Mux5~1                   ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd[0]           ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[1]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[2]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[3]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[4]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[5]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[6]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[7]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[8]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[9]      ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[10]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[11]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[12]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[13]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[14]     ; 0                 ; 7       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_reg2[15]     ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[12]        ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[11]        ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[0]         ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[6]         ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[14]        ; 0                 ; 7       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[0]~3         ; 0                 ; 7       ;
;      - openmips:openmips0|id:id0|reg2_read_o~1            ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[5]         ; 0                 ; 7       ;
;      - openmips:openmips0|id:id0|reg2_addr_o[0]~3         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_alusel~9        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd~12           ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~51         ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[2]         ; 0                 ; 7       ;
;      - openmips:openmips0|id:id0|imm[0]~8                 ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~52         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~54         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1[5]~55      ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_inst~48         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1[7]~61      ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_inst~49         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2[3]~49      ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~53         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_alusel~10       ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|ce               ; 0                 ; 7       ;
;      - openmips:openmips0|ctrl:ctrl0|stall[2]~5           ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[3]           ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[2]           ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[1]           ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[0]           ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|Add0~2           ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|Add0~6           ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|Add0~10          ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|Add0~14          ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[6]           ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[5]           ; 0                 ; 7       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[4]           ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|Add0~18          ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|Add0~22          ; 0                 ; 7       ;
;      - openmips:openmips0|pc_reg:pc_reg0|Add0~26          ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~98         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~101        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~102        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~82         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~84         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~105        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~107        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~109        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~113        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~116        ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~86         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~88         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~90         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~92         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~94         ; 0                 ; 7       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~96         ; 0                 ; 7       ;
; clk                                                       ;                   ;         ;
+-----------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+----------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                               ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                ; PIN_L22              ; 2180    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; data_ram:data_ram0|data_mem~4050                   ; MLABCELL_X27_Y28_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4052                   ; MLABCELL_X31_Y27_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4054                   ; LABCELL_X32_Y25_N12  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4056                   ; LABCELL_X30_Y27_N32  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4058                   ; LABCELL_X34_Y21_N30  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4060                   ; MLABCELL_X29_Y30_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4062                   ; LABCELL_X32_Y25_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4064                   ; LABCELL_X25_Y28_N30  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4066                   ; MLABCELL_X36_Y26_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4068                   ; MLABCELL_X27_Y29_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4070                   ; LABCELL_X28_Y29_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4072                   ; LABCELL_X25_Y25_N30  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4074                   ; MLABCELL_X27_Y26_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4076                   ; MLABCELL_X27_Y26_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4078                   ; LABCELL_X30_Y28_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4080                   ; LABCELL_X25_Y29_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4082                   ; LABCELL_X34_Y21_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4084                   ; MLABCELL_X27_Y26_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4086                   ; LABCELL_X25_Y28_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4088                   ; LABCELL_X25_Y25_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4090                   ; LABCELL_X34_Y21_N32  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4092                   ; MLABCELL_X27_Y26_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4094                   ; MLABCELL_X31_Y30_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4096                   ; MLABCELL_X31_Y27_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4098                   ; MLABCELL_X27_Y26_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4100                   ; LABCELL_X34_Y24_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4102                   ; MLABCELL_X29_Y28_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4104                   ; MLABCELL_X27_Y26_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4106                   ; MLABCELL_X36_Y23_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4108                   ; LABCELL_X32_Y23_N34  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4110                   ; LABCELL_X30_Y24_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4112                   ; MLABCELL_X31_Y24_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4114                   ; LABCELL_X28_Y23_N12  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4116                   ; LABCELL_X28_Y23_N30  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4118                   ; MLABCELL_X36_Y29_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4120                   ; MLABCELL_X36_Y29_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4122                   ; MLABCELL_X36_Y23_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4124                   ; MLABCELL_X36_Y29_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4126                   ; LABCELL_X37_Y30_N32  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4128                   ; LABCELL_X37_Y30_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4130                   ; MLABCELL_X36_Y26_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4132                   ; MLABCELL_X36_Y27_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4134                   ; LABCELL_X32_Y28_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4136                   ; MLABCELL_X36_Y23_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4138                   ; MLABCELL_X33_Y28_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4140                   ; LABCELL_X34_Y26_N10  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4142                   ; MLABCELL_X29_Y26_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4144                   ; MLABCELL_X36_Y26_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4146                   ; MLABCELL_X33_Y22_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4148                   ; MLABCELL_X33_Y22_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4150                   ; LABCELL_X30_Y26_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4152                   ; LABCELL_X34_Y26_N8   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4154                   ; MLABCELL_X29_Y26_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4156                   ; LABCELL_X34_Y26_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4158                   ; MLABCELL_X31_Y23_N34 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4160                   ; MLABCELL_X31_Y23_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4162                   ; MLABCELL_X29_Y26_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4164                   ; MLABCELL_X29_Y26_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4166                   ; MLABCELL_X36_Y29_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4168                   ; MLABCELL_X29_Y23_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4170                   ; MLABCELL_X29_Y23_N34 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4172                   ; LABCELL_X28_Y23_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4174                   ; MLABCELL_X29_Y23_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4176                   ; LABCELL_X32_Y23_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4177                   ; MLABCELL_X27_Y28_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4178                   ; MLABCELL_X27_Y21_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4179                   ; LABCELL_X32_Y25_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4180                   ; LABCELL_X30_Y27_N34  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4181                   ; MLABCELL_X27_Y21_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4182                   ; MLABCELL_X29_Y30_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4183                   ; LABCELL_X32_Y25_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4184                   ; LABCELL_X25_Y25_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4185                   ; MLABCELL_X27_Y26_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4186                   ; MLABCELL_X27_Y29_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4187                   ; LABCELL_X28_Y29_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4188                   ; LABCELL_X25_Y25_N28  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4189                   ; MLABCELL_X27_Y26_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4190                   ; MLABCELL_X27_Y26_N34 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4191                   ; LABCELL_X30_Y28_N20  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4192                   ; LABCELL_X30_Y28_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4193                   ; LABCELL_X34_Y21_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4194                   ; MLABCELL_X27_Y26_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4195                   ; LABCELL_X25_Y28_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4196                   ; MLABCELL_X27_Y21_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4197                   ; LABCELL_X34_Y21_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4198                   ; MLABCELL_X27_Y26_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4199                   ; MLABCELL_X31_Y30_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4200                   ; MLABCELL_X31_Y27_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4201                   ; MLABCELL_X27_Y26_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4202                   ; LABCELL_X34_Y24_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4203                   ; MLABCELL_X29_Y28_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4204                   ; MLABCELL_X27_Y26_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4205                   ; MLABCELL_X36_Y23_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4206                   ; LABCELL_X32_Y23_N32  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4207                   ; LABCELL_X30_Y24_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4208                   ; MLABCELL_X31_Y24_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4209                   ; LABCELL_X28_Y23_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4210                   ; MLABCELL_X27_Y21_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4211                   ; MLABCELL_X36_Y29_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4212                   ; MLABCELL_X36_Y29_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4213                   ; MLABCELL_X36_Y23_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4214                   ; MLABCELL_X36_Y29_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4215                   ; LABCELL_X37_Y30_N34  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4216                   ; LABCELL_X37_Y30_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4217                   ; MLABCELL_X36_Y26_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4218                   ; MLABCELL_X36_Y27_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4219                   ; LABCELL_X32_Y28_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4220                   ; MLABCELL_X36_Y23_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4221                   ; MLABCELL_X33_Y28_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4222                   ; LABCELL_X34_Y26_N6   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4223                   ; LABCELL_X30_Y30_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4224                   ; MLABCELL_X36_Y26_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4225                   ; MLABCELL_X33_Y22_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4226                   ; MLABCELL_X33_Y22_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4227                   ; LABCELL_X30_Y26_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4228                   ; LABCELL_X34_Y26_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4229                   ; MLABCELL_X29_Y26_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4230                   ; MLABCELL_X27_Y21_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4231                   ; MLABCELL_X31_Y23_N32 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4232                   ; MLABCELL_X31_Y23_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4233                   ; LABCELL_X28_Y23_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4234                   ; MLABCELL_X29_Y23_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4235                   ; MLABCELL_X29_Y23_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4236                   ; MLABCELL_X29_Y23_N32 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4237                   ; LABCELL_X32_Y23_N38  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4238                   ; MLABCELL_X36_Y29_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram0|data_mem~4239                   ; MLABCELL_X29_Y20_N38 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ctrl:ctrl0|stall[2]~5           ; MLABCELL_X31_Y34_N22 ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|always1~7                ; MLABCELL_X31_Y32_N8  ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[7]~62      ; MLABCELL_X31_Y32_N14 ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[8]~57      ; LABCELL_X32_Y30_N36  ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_wd~12           ; MLABCELL_X31_Y33_N4  ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|mem_data_o[2]~32       ; LABCELL_X32_Y31_N26  ; 2159    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|ce               ; FF_X31_Y34_N19       ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[14]~48        ; MLABCELL_X31_Y34_N16 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[1][1]~385 ; MLABCELL_X31_Y33_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                                ; PIN_G11              ; 164     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_L22  ; 2180    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; Non-Global High Fan-Out Signals                             ;
+---------------------------------------------------+---------+
; Name                                              ; Fan-Out ;
+---------------------------------------------------+---------+
; openmips:openmips0|mem:mem0|mem_data_o[2]~32      ; 2159    ;
; openmips:openmips0|mem:mem0|mem_addr_o[1]~33      ; 560     ;
; openmips:openmips0|mem:mem0|mem_addr_o[2]~32      ; 560     ;
; openmips:openmips0|mem:mem0|mem_addr_o[0]~34      ; 320     ;
; rst~input                                         ; 164     ;
; openmips:openmips0|mem:mem0|mem_addr_o[6]~38      ; 146     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[15]    ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[14]    ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[13]    ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[12]    ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[11]    ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[10]    ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[9]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[8]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[7]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[6]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[5]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[4]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[3]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[2]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[1]     ; 127     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[0]     ; 127     ;
; openmips:openmips0|mem:mem0|mem_addr_o[4]~36      ; 115     ;
; openmips:openmips0|mem:mem0|mem_addr_o[3]~35      ; 114     ;
; openmips:openmips0|mem:mem0|mem_addr_o[5]~37      ; 110     ;
; openmips:openmips0|mem:mem0|Equal0~0              ; 66      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[3]    ; 43      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[1] ; 33      ;
; openmips:openmips0|if_id:if_id0|id_inst[6]        ; 24      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[7]~59     ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[1]      ; 19      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[0] ; 17      ;
; openmips:openmips0|ex:ex0|Mux5~1                  ; 16      ;
; data_ram:data_ram0|data_mem~4239                  ; 16      ;
; data_ram:data_ram0|data_mem~4238                  ; 16      ;
; data_ram:data_ram0|data_mem~4237                  ; 16      ;
; data_ram:data_ram0|data_mem~4236                  ; 16      ;
; data_ram:data_ram0|data_mem~4235                  ; 16      ;
; data_ram:data_ram0|data_mem~4234                  ; 16      ;
; data_ram:data_ram0|data_mem~4233                  ; 16      ;
; data_ram:data_ram0|data_mem~4232                  ; 16      ;
; data_ram:data_ram0|data_mem~4231                  ; 16      ;
; data_ram:data_ram0|data_mem~4230                  ; 16      ;
; data_ram:data_ram0|data_mem~4229                  ; 16      ;
; data_ram:data_ram0|data_mem~4228                  ; 16      ;
; data_ram:data_ram0|data_mem~4227                  ; 16      ;
; data_ram:data_ram0|data_mem~4226                  ; 16      ;
; data_ram:data_ram0|data_mem~4225                  ; 16      ;
; data_ram:data_ram0|data_mem~4224                  ; 16      ;
; data_ram:data_ram0|data_mem~4223                  ; 16      ;
+---------------------------------------------------+---------+


+------------------------------------------------------------------------+
; Interconnect Usage Summary                                             ;
+----------------------------------------------+-------------------------+
; Interconnect Resource Type                   ; Usage                   ;
+----------------------------------------------+-------------------------+
; Block interconnects                          ; 4,491 / 186,400 ( 2 % ) ;
; C12 interconnects                            ; 78 / 7,688 ( 1 % )      ;
; C4 interconnects                             ; 1,885 / 133,920 ( 1 % ) ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )          ;
; DQS I/O Configuration Shift Register Outputs ; 0 / 62 ( 0 % )          ;
; DQS bus muxes                                ; 0 / 62 ( 0 % )          ;
; DQS-18 I/O buses                             ; 0 / 8 ( 0 % )           ;
; DQS-4 I/O buses                              ; 0 / 62 ( 0 % )          ;
; DQS-9 I/O buses                              ; 0 / 28 ( 0 % )          ;
; Direct links                                 ; 457 / 186,400 ( < 1 % ) ;
; Global clocks                                ; 1 / 16 ( 6 % )          ;
; I/O Clock Divider Clock Outputs              ; 0 / 62 ( 0 % )          ;
; I/O Configuration Shift Register Outputs     ; 0 / 372 ( 0 % )         ;
; Local interconnects                          ; 828 / 54,000 ( 2 % )    ;
; NDQS bus muxes                               ; 0 / 62 ( 0 % )          ;
; NDQS-18 I/O buses                            ; 0 / 8 ( 0 % )           ;
; NDQS-9 I/O buses                             ; 0 / 28 ( 0 % )          ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 4 ( 0 % )           ;
; Periphery clocks                             ; 0 / 56 ( 0 % )          ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )          ;
; R20 interconnects                            ; 16 / 8,200 ( < 1 % )    ;
; R20/C12 interconnect drivers                 ; 86 / 12,400 ( < 1 % )   ;
; R4 interconnects                             ; 3,675 / 224,400 ( 2 % ) ;
; Spine clocks                                 ; 4 / 104 ( 4 % )         ;
+----------------------------------------------+-------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 9.50) ; Number of LABs  (Total = 159) ;
+----------------------------------+-------------------------------+
; 1                                ; 0                             ;
; 2                                ; 0                             ;
; 3                                ; 0                             ;
; 4                                ; 6                             ;
; 5                                ; 3                             ;
; 6                                ; 1                             ;
; 7                                ; 4                             ;
; 8                                ; 3                             ;
; 9                                ; 6                             ;
; 10                               ; 136                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.81) ; Number of LABs  (Total = 159) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 159                           ;
; 1 Clock enable                     ; 17                            ;
; 1 Sync. clear                      ; 134                           ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 30                            ;
; 3 Clock enables                    ; 103                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 25.19) ; Number of LABs  (Total = 159) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 3                             ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 10                            ;
; 20                                           ; 2                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 31                            ;
; 25                                           ; 14                            ;
; 26                                           ; 5                             ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 6                             ;
; 32                                           ; 12                            ;
; 33                                           ; 9                             ;
; 34                                           ; 11                            ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 2                             ;
; 38                                           ; 0                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.85) ; Number of LABs  (Total = 159) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 0                             ;
; 2                                                ; 0                             ;
; 3                                                ; 2                             ;
; 4                                                ; 0                             ;
; 5                                                ; 10                            ;
; 6                                                ; 40                            ;
; 7                                                ; 9                             ;
; 8                                                ; 14                            ;
; 9                                                ; 4                             ;
; 10                                               ; 3                             ;
; 11                                               ; 4                             ;
; 12                                               ; 5                             ;
; 13                                               ; 4                             ;
; 14                                               ; 4                             ;
; 15                                               ; 6                             ;
; 16                                               ; 5                             ;
; 17                                               ; 3                             ;
; 18                                               ; 7                             ;
; 19                                               ; 6                             ;
; 20                                               ; 32                            ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 0                             ;
; 33                                               ; 0                             ;
; 34                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.03) ; Number of LABs  (Total = 159) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 13                            ;
; 13                                           ; 8                             ;
; 14                                           ; 13                            ;
; 15                                           ; 3                             ;
; 16                                           ; 8                             ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 7                             ;
; 20                                           ; 2                             ;
; 21                                           ; 5                             ;
; 22                                           ; 7                             ;
; 23                                           ; 0                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 3                             ;
; 33                                           ; 1                             ;
; 34                                           ; 4                             ;
; 35                                           ; 4                             ;
; 36                                           ; 36                            ;
; 37                                           ; 13                            ;
; 38                                           ; 6                             ;
; 39                                           ; 0                             ;
; 40                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; register1[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register1[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Enable Open Drain on CRC Error pin           ; Off                 ;
; Configuration Voltage Level                  ; Auto                ;
; Force Configuration Voltage Level            ; Off                 ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                  ;
+----------------------------------------------------------------------------+---------------------------+
; Name                                                                       ; Value                     ;
+----------------------------------------------------------------------------+---------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                           ; ff                        ;
; Mid Wire Use - Fit Attempt 1                                               ; 2                         ;
; Mid Slack - Fit Attempt 1                                                  ; -4755                     ;
; Internal Atom Count - Fit Attempt 1                                        ; 3197                      ;
; LE/ALM Count - Fit Attempt 1                                               ; 1509                      ;
; LAB Count - Fit Attempt 1                                                  ; 160                       ;
; Outputs per Lab - Fit Attempt 1                                            ; 13.087                    ;
; Inputs per LAB - Fit Attempt 1                                             ; 25.188                    ;
; Global Inputs per LAB - Fit Attempt 1                                      ; 0.994                     ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1              ; 0:156;1:4                 ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                       ; 0:1;1:4;2:6;3:17;4:132    ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1   ; 0:1;1:5;2:8;3:14;4:132    ;
; LAB Constraint 'global controls' - Fit Attempt 1                           ; 0:1;1:159                 ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1         ; 0:160                     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                ; 0:1;1:6;2:14;3:139        ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                          ; 0:1;1:159                 ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1            ; 0:157;1:3                 ;
; LAB Constraint 'aclear used constraint' - Fit Attempt 1                    ; 0:1;1:159                 ;
; LAB Constraint 'synch load or synch clear used constraint' - Fit Attempt 1 ; 0:1;1:159                 ;
; LAB Constraint 'synch load or synch clear used constraint' - Fit Attempt 1 ; 0:156;1:4                 ;
; LAB Constraint 'sync clear used constraint' - Fit Attempt 1                ; 0:1;1:159                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                  ; 0:160                     ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                ; 0:1;1:140;2:4;3:6;4:5;5:4 ;
; LEs in Chains - Fit Attempt 1                                              ; 21                        ;
; LEs in Long Chains - Fit Attempt 1                                         ; 0                         ;
; LABs with Chains - Fit Attempt 1                                           ; 3                         ;
; LABs with Multiple Chains - Fit Attempt 1                                  ; 0                         ;
; Time - Fit Attempt 1                                                       ; 0                         ;
; Time in tsm_tan.dll - Fit Attempt 1                                        ; 0.063                     ;
+----------------------------------------------------------------------------+---------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 1      ;
; Early Slack - Fit Attempt 1         ; -4560  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 1      ;
; Mid Slack - Fit Attempt 1           ; -3935  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 1      ;
; Mid Slack - Fit Attempt 1           ; -3523  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 1      ;
; Late Slack - Fit Attempt 1          ; -3357  ;
; Peak Regional Wire - Fit Attempt 1  ; 12.896 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 3      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.328  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Auto Fit Point 8 - Fit Attempt 1    ; f0          ;
; Early Slack - Fit Attempt 1         ; -3806       ;
; Early Wire Use - Fit Attempt 1      ; 1           ;
; Peak Regional Wire - Fit Attempt 1  ; 13          ;
; Mid Slack - Fit Attempt 1           ; -4180       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 2           ;
; Time - Fit Attempt 1                ; 3           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.469       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Dec 04 16:11:53 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off openmips_min_sopc_tb -c openmips_min_sopc_tb
Info: Automatically selected device EP3SL50F484C2 for design openmips_min_sopc_tb
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3SL70F484C2 is compatible
    Info: Device EP3SE50F484C2 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location J18
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning: No exact pin location assignment(s) for 18 pins of 18 total pins
    Info: Pin register1[0] not assigned to an exact location on the device
    Info: Pin register1[1] not assigned to an exact location on the device
    Info: Pin register1[2] not assigned to an exact location on the device
    Info: Pin register1[3] not assigned to an exact location on the device
    Info: Pin register1[4] not assigned to an exact location on the device
    Info: Pin register1[5] not assigned to an exact location on the device
    Info: Pin register1[6] not assigned to an exact location on the device
    Info: Pin register1[7] not assigned to an exact location on the device
    Info: Pin register1[8] not assigned to an exact location on the device
    Info: Pin register1[9] not assigned to an exact location on the device
    Info: Pin register1[10] not assigned to an exact location on the device
    Info: Pin register1[11] not assigned to an exact location on the device
    Info: Pin register1[12] not assigned to an exact location on the device
    Info: Pin register1[13] not assigned to an exact location on the device
    Info: Pin register1[14] not assigned to an exact location on the device
    Info: Pin register1[15] not assigned to an exact location on the device
    Info: Pin rst not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
Info: Fitter is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'openmips_min_sopc_tb.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design.
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From clk (Rise) to clk (Rise) (setup and hold)
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk~input (placed in PIN L22 (CLK1p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 17 (unused VREF, 2.5V VCCIO, 1 input, 16 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 1C does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  24 pins available
        Info: I/O bank number 2C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 2A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 4C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 5C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 6C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 7C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 12% of the available device resources in the region that extends from location X25_Y26 to location X36_Y38
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Duplicated 3 combinational logic cells to improve design speed or routability
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 421 megabytes
    Info: Processing ended: Tue Dec 04 16:12:10 2018
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:16


