aig 345 72 23 0 250 0 0 1
591 146
592 148
326 150
342 152
362 154
318 156
306 158
292 160
278 162
264 164
390 166
408 168
574 170
596 172
76
82
136
138
140
142
144
668
1
3
684
688
690
	
+-F $(,(,053@>41/NJ6#!-$+\V811)4'jb:?QPvl<KadLS—±nEŽ
¶c}€¢ŠJw/<L\l~4µ³¾¾2“´ÉÇÐÒ0¥H1`n~Žž!ïGsƒ’¢²6&Wƒ’¢²ÂF5~j™¦¶ÆÖZI{ª¸ÈØèk$¸’¾ÌÝìü€qp2ÎÛìüŒÅ³àïþŽž¢’²ïþŽž®²"‘ÿNNœWKF¥É:Ð‡ØÙÒ	ÒÑ¥®)  "Æ2$ê!êÂÂÂÂÀÀ"Ø,ÚÛ4çîöð	ñï	ñóöi0 convert.input63
i1 convert.input62
i2 convert.input61
i3 convert.input60
i4 convert.input59
i5 convert.input58
i6 convert.input57
i7 convert.input56
i8 convert.input55
i9 convert.input54
i10 convert.input53
i11 convert.input52
i12 convert.input51
i13 convert.input50
i14 convert.input49
i15 convert.input48
i16 convert.input17
i17 convert.input15
i18 convert.input13
i19 convert.input12
i20 convert.input11
i21 convert.input9
i22 convert.input7
i23 convert.input5
i24 convert.input3
i25 convert.input16
i26 convert.input46
i27 convert.input14
i28 convert.input44
i29 convert.input8
i30 convert.input38
i31 convert.input6
i32 convert.input36
i33 convert.input4
i34 convert.input34
i35 convert.input1
i36 convert.input2
i37 AIGER_NEXT_Verilog.i2cStrech.scl_not_ena
i38 convert.input32
i39 convert.input0
i40 AIGER_NEXT_Verilog.i2cStrech.rst
i41 convert.input30
i42 Verilog.i2cStrech.clk
i43 convert.input28
i44 convert.input10
i45 convert.input40
i46 convert.input18
i47 convert.input19
i48 convert.input20
i49 convert.input21
i50 convert.input22
i51 convert.input23
i52 convert.input24
i53 convert.input25
i54 convert.input26
i55 convert.input27
i56 convert.input29
i57 convert.input31
i58 convert.input33
i59 convert.input35
i60 convert.input37
i61 convert.input39
i62 convert.input41
i63 convert.input42
i64 convert.input43
i65 convert.input45
i66 convert.input47
i67 AIGER_NEXT_LTL_1_SPECF_7
i68 AIGER_NEXT_LTL_1_SPECF_5
i69 AIGER_NEXT_LTL_1_SPECF_3
i70 AIGER_NEXT_LTL_1_SPECF_1
i71 AIGER_NEXT_IGNORE_LTL_1
l0 Verilog.i2cStrech.stretch
l1 Verilog.i2cStrech.scl_clk
l2 Verilog.i2cStrech.cnt[0]
l3 Verilog.i2cStrech.cnt[1]
l4 Verilog.i2cStrech.cnt[2]
l5 Verilog.i2cStrech.cnt[3]
l6 Verilog.i2cStrech.cnt[4]
l7 Verilog.i2cStrech.cnt[5]
l8 Verilog.i2cStrech.cnt[6]
l9 Verilog.i2cStrech.cnt[7]
l10 Verilog.i2cStrech.cnt[8]
l11 Verilog.i2cStrech.cnt[9]
l12 Verilog.i2cStrech.switch_range
l13 Verilog.i2cStrech.data_clk
l14 Verilog.i2cStrech.scl_not_ena
l15 Verilog.i2cStrech.rst
l16 LTL_1_SPECF_7
l17 LTL_1_SPECF_5
l18 LTL_1_SPECF_3
l19 LTL_1_SPECF_1
l20 IGNORE_LTL_1
l21 AIGER_VALID
l22 AIGER_INITIALIZED
j0 AIGER_JUST_0
c
smvtoaig
1.9
../../Tools/abc_mc/SMV/i2c_2.smv
