 2 
可供推廣之研發成果資料表 
□ 可申請專利  □ 可技術移轉                                      日期：98 年 8 月 10 日 
國科會補助計畫 
計畫名稱：橢圓曲線密碼系統核心有限場乘法器之低功率設計 
計畫主持人：邱綺文 
計畫編號：NSC 97-2221-E-231-006 學門領域：資訊安全 
技術/創作名稱 橢圓曲線密碼系統核心有限場乘法器之低功率設計 
發明人/創作人 邱綺文 
中文： 
由於利用 multiplexer 代替 XOR 電路，重新設計內部電路架構，
所以不只達到節省約 20%硬體成本，也節省功率需求。 
技術說明 
英文： 
  The proposed PB multiplier uses multiplexers instead of XOR gates 
in traditional PB multiplier. The proposed PB multiplier saves about 
20% space complexity while comparing with existing PB multiplier 
with XOR tree, and thus saves power consumption. 
可利用之產業 
及 
可開發之產品 
資訊安全、smart phone、IC 
技術特點 Low space complexity and low power  
推廣及運用的價值 
未來愈來愈多之金融交易功能會呈現在智慧型手機上，但由於智慧
型手機的 CPU 功能及記憶體容量因為輕薄短小之限制而極為有
限，使得執行數位簽暑需要之複雜運算無法以軟體方法解決，因此
必須藉助硬體晶片設計方式解決，但增加硬體晶片，則相對增加電
力之需求，所以如何使用低電力需求之晶片，將是讓金融交易功能
能否在手機普及之重大要素，所以本技術具有非常實用之價值。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位
研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 
 
附件二 
 4 
 
 
三、報告內容 
(一) 研究目的 
資訊化目前已是全球發展之趨勢，無論政府、企業、金融、貿易、生產等機構暨行業的
管理、經營與交易莫不依賴資訊及通信做為迅速、有效之媒介和工具，而成為內部作業以
及相互連絡的重要資產與成功基礎。處於資訊時代的今日，網際網路提供了數位資訊的交
流，並成為我們社會上不可缺少的一部份。上述的趨勢及運用固然帶來莫大之好處和便利，
惟隨之而來的：「如何確保客戶與公司內部資訊之機密性、完整性及可用性，以至防範犯
罪行為的發生。」已成為數位社會重要之課題。隨著資訊科技與網際網路的蓬勃發展，資
訊安全的問題與需求，與人們的生活息息相關，因此，密碼學之相關研究已然成為現今重
要的議題。 
憑藉著更高的頻寬和更大的容量，3G 行動通訊系統將為行動多媒體的發展提供必要的技
術支援，因而製造該市場的巨大潛力。據國際數據公司(IDC)的研究報告顯示，伴隨著 3G
業務在全球市場的啟動，行動多媒體亦將蓬勃發展。到 2008 年，全球手機遊戲市場將達到
175 億美元，手機照片服務將達到 440 億美元，手機彩信將達到 600 億美元，手機簡訊將
達到 252 億美元，其它現存業務將達到 80 億美元。IDC 預計還會有其它新的衍生業務出現，
促使整個市場不斷發展壯大。為提升國人生活品質及發展國內通訊產業，政府提出『行動
台灣應用推動計畫』（M-Taiwan）之各類新興應用服務中，行動多媒體服務的發展前景為各
界普遍看好，但因為通訊網路上交換的資料可能包含機密的商業、金融訊息(如用戶的信
用卡卡號、銀行帳號密碼等)，行動通訊系統的必須提供足夠的安全服務以符合商業行為的
要求。由於 3G 及 4G 用戶終端設備的運算能力勢必比 2G 行動通訊系統強得多；而且，數
位簽章、或訊息的不可否認性(Non-repudiation）是要在網路上進行商業交易的大前提，因
此系統的安全需求越來越高，必須利用公鑰密碼系統來進行加解密及數位簽署等資訊及通
訊的安全工作。因此為了未來龐大的市場需求，行動商務(M-Commerce)的資訊安全將是未
來極為需要發展的技術。 
  在橢圓曲線密碼系統裡最常被使用的有限場(Finite Field)有兩類，二進制延伸場(Binary 
extension field (GF(2m))和質數場(Prime fields, GF(p))，如果橢圓曲線密碼系統能夠提供質數
場和二進制延伸場的硬體，那麼就可以結合不同的曲線方程式選擇，來達到更進一步的安
全防禦。二進制延伸場數值運算近年來被廣泛使用在編碼理論(Coding theory)、電腦密碼學
(Cryptography)、數位訊號處理(Digital signal processing)等領域上。二進制延伸場數值運算
包含了乘法、除法、反元素等運算，其中乘法運算在密碼學的領域中佔有非常重要的地位。
如新一代的加密標準 AES (Advanced Encryption Standard)就使用了有限場乘法運算。有效率
的乘法運算跟二進制延伸場元素的基底表示法息息相關，最常被使用之有限場元素表示法
有三種，即多項式基底(Polynomial Basis, PB)、正規基底(Normal Basis, NB)、雙重基底(Dual 
Basis, DB)表示法，每種基底表示法都有不同的優點和特性，也因此適合使用於不同領域。
多項式基底表示法的優點在於硬體架構的低複雜度設計、規則化、簡單性、和模組化，因
此非常適合利用 VLSI 的設計。正規基底表示法的優點，是二進制延伸場中元素的平方運
算可以利用旋轉位移即可達成，因此在執行平方運算、反元素運算和指數運算上是非常有
效率。雙重基底則比其他兩種表示方式更節省硬體成本。 
 6 
[3] A.G. Wassal, M.A. Hassan, and M.I. Elmasry, “Low-power design of finite field multipliers 
for wireless applications,” Proc. of the IEEE Great Lakes Symposium on VLSI, pp.19-25, 1998. 
[4] L. Song and K.K. Parhi, “Low-energy digit-serial/parallel finite field multipliers,” Journal of 
VLSI Signal Processing Systems for Signal, Image, and Video Technology, Vol.19, No.2, 
pp.149-166, 1998. 
[5] L. Gao and K.K. Parhi, “Custom VLSI design of efficient low latency and low power finite 
field multiplier for Reed-Solomon codec,” Proc. of Materials Research Society Symposium, 
Vol. 626, pp.IV574-IV577, 2001. 
[6] Z. Yu, “Low power finite field multiplication and division in re-configurable Reed-Solomon 
codec,” Proc. of IEEE International Symposium on Circuits and Systems, Vol.5, 
pp.V/785-V/788, 2002. 
[7] J. Groβschädl and G.-A. Kamendje, “Low-power design of a functional unit for arithmetic in 
finite fields GF(p) and GF(2m), LNCS 2908, pp.227-243, 2004. 
  
(三) 研究方法 
 
   The CMOS implementation of the XOR function is shown in Fig. 1. Note that two additional 
inverters (shown in Fig.2) are also needed to obtain the inverse of both input variables. With these 
inverters, the CMOS XOR circuit in Fig. 1 requires a total of 12 transistors. Fig. 3 shows a 2-to-1 
multiplexer using CMOS transmission gates. Such a 2-to-1 multiplexer requires 6 transistors. In 
practice, the logic function of XOR gate can be realized by multiplexer. Thus, the hardware cost 
will be saved if multiplexers instead of XOR gates of conventional bit-parallel PB multiplier. The 
proposed bit-parallel PB multiplier using multiplexers is shown in Fig.4. The detailed circuit of 
the cell α is drawn in Fig.5. 
 
   In CMOS VLSI technology, the 2--input XOR, inverter, 2 input AND gate, and 2-to-1 
multiplexer are composed of 12, 2, 6 and 6 transistors, respectively. The XOR gate, inverter, and 
2-to-1 multiplexer require 3, 1 and 2 transistor delays, respectively. As above, we use the 2-to-1 
multiplexers to replace XOR gates in conventional PB multiplier for reducing space and time 
complexity. The cell α composes of 8 transistors and can reduce 4 transistors as multiplexers 
instead of XOR gates. 
b
b
b
 
Fig.1. XOR using high-performance static CMOS 
