TimeQuest Timing Analyzer report for memoriaCache
Wed Sep 14 01:47:01 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memoriaCache                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 197.55 MHz ; 197.55 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.062 ; -307.691      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -137.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                 ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -4.062 ; cache[7][3] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.101      ;
; -4.062 ; cache[7][3] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.101      ;
; -4.062 ; cache[7][3] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 5.101      ;
; -4.043 ; cache[7][3] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.078      ;
; -4.043 ; cache[7][3] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.078      ;
; -4.036 ; cache[4][3] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.073      ;
; -4.036 ; cache[4][3] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.073      ;
; -4.036 ; cache[4][3] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 5.073      ;
; -4.032 ; cache[7][3] ; cache[1][6]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.067      ;
; -4.032 ; cache[7][3] ; cache[1][2]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.067      ;
; -4.022 ; cache[7][3] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.057      ;
; -4.022 ; cache[7][3] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.057      ;
; -4.017 ; cache[4][3] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 5.050      ;
; -4.017 ; cache[4][3] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 5.050      ;
; -3.996 ; cache[4][3] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 5.029      ;
; -3.996 ; cache[4][3] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 5.029      ;
; -3.983 ; cache[7][3] ; cache[2][1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.018      ;
; -3.983 ; cache[7][3] ; cache[2][0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.018      ;
; -3.967 ; cache[3][3] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.005      ;
; -3.967 ; cache[3][3] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.005      ;
; -3.967 ; cache[3][3] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.005      ;
; -3.948 ; cache[3][3] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.982      ;
; -3.948 ; cache[3][3] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.982      ;
; -3.942 ; cache[7][4] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.981      ;
; -3.942 ; cache[7][4] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.981      ;
; -3.942 ; cache[7][4] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.981      ;
; -3.937 ; cache[3][3] ; cache[1][6]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.971      ;
; -3.937 ; cache[3][3] ; cache[1][2]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.971      ;
; -3.930 ; cache[6][3] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.967      ;
; -3.930 ; cache[6][3] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.967      ;
; -3.930 ; cache[6][3] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.967      ;
; -3.927 ; cache[3][3] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.961      ;
; -3.927 ; cache[3][3] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.961      ;
; -3.923 ; cache[7][4] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.958      ;
; -3.923 ; cache[7][4] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.958      ;
; -3.912 ; cache[7][4] ; cache[1][6]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.947      ;
; -3.912 ; cache[7][4] ; cache[1][2]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.947      ;
; -3.911 ; cache[6][3] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.944      ;
; -3.911 ; cache[6][3] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.944      ;
; -3.902 ; cache[7][4] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.937      ;
; -3.902 ; cache[7][4] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.937      ;
; -3.890 ; cache[6][3] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.923      ;
; -3.890 ; cache[6][3] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.923      ;
; -3.888 ; cache[3][3] ; cache[2][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.922      ;
; -3.888 ; cache[3][3] ; cache[2][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.922      ;
; -3.863 ; cache[7][4] ; cache[2][1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.898      ;
; -3.863 ; cache[7][4] ; cache[2][0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 4.898      ;
; -3.849 ; cache[1][4] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.002      ; 4.887      ;
; -3.849 ; cache[1][4] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 4.887      ;
; -3.849 ; cache[1][4] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 4.887      ;
; -3.841 ; cache[1][3] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.002      ; 4.879      ;
; -3.841 ; cache[1][3] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 4.879      ;
; -3.841 ; cache[1][3] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 4.879      ;
; -3.840 ; cache[4][4] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.877      ;
; -3.840 ; cache[4][4] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.877      ;
; -3.840 ; cache[4][4] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.877      ;
; -3.830 ; cache[1][4] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.864      ;
; -3.830 ; cache[1][4] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.864      ;
; -3.822 ; cache[1][3] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.856      ;
; -3.822 ; cache[1][3] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.856      ;
; -3.821 ; cache[4][4] ; cache[0][1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.854      ;
; -3.821 ; cache[4][4] ; cache[0][0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.854      ;
; -3.819 ; cache[1][4] ; cache[1][6]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.853      ;
; -3.819 ; cache[1][4] ; cache[1][2]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.853      ;
; -3.811 ; cache[7][3] ; tag[2]~reg0  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.850      ;
; -3.811 ; cache[1][3] ; cache[1][6]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.845      ;
; -3.811 ; cache[1][3] ; cache[1][2]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.845      ;
; -3.810 ; cache[7][3] ; dirty~reg0   ; clock        ; clock       ; 1.000        ; 0.003      ; 4.849      ;
; -3.809 ; cache[1][4] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.843      ;
; -3.809 ; cache[1][4] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.843      ;
; -3.808 ; cache[4][3] ; cache[1][6]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.841      ;
; -3.808 ; cache[4][3] ; cache[1][2]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.841      ;
; -3.801 ; cache[1][3] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.835      ;
; -3.801 ; cache[1][3] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.835      ;
; -3.800 ; cache[4][4] ; cache[6][1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.833      ;
; -3.800 ; cache[4][4] ; cache[6][0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 4.833      ;
; -3.785 ; cache[4][3] ; tag[2]~reg0  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.822      ;
; -3.784 ; cache[4][3] ; dirty~reg0   ; clock        ; clock       ; 1.000        ; 0.001      ; 4.821      ;
; -3.783 ; cache[7][3] ; cache[7][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.822      ;
; -3.783 ; cache[7][3] ; cache[7][1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.822      ;
; -3.783 ; cache[7][3] ; cache[7][0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.822      ;
; -3.782 ; cache[7][3] ; cache[3][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.821      ;
; -3.782 ; cache[7][3] ; cache[3][1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.821      ;
; -3.782 ; cache[7][3] ; cache[3][0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.821      ;
; -3.778 ; cache[7][3] ; cache[1][1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.817      ;
; -3.778 ; cache[7][3] ; cache[1][0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.817      ;
; -3.777 ; cache[7][3] ; cache[5][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.816      ;
; -3.777 ; cache[7][3] ; cache[5][1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.816      ;
; -3.777 ; cache[7][3] ; cache[5][0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.816      ;
; -3.770 ; cache[1][4] ; cache[2][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.804      ;
; -3.770 ; cache[1][4] ; cache[2][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.804      ;
; -3.762 ; cache[1][3] ; cache[2][1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.796      ;
; -3.762 ; cache[1][3] ; cache[2][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 4.796      ;
; -3.738 ; cache[0][3] ; cache[4][2]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.775      ;
; -3.738 ; cache[0][3] ; cache[4][1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.775      ;
; -3.738 ; cache[0][3] ; cache[4][0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 4.775      ;
; -3.724 ; cache[7][3] ; cache[6][7]  ; clock        ; clock       ; 1.000        ; 0.003      ; 4.763      ;
; -3.720 ; cache[7][3] ; varEndMem[3] ; clock        ; clock       ; 1.000        ; 0.004      ; 4.760      ;
; -3.720 ; cache[7][3] ; varEndMem[2] ; clock        ; clock       ; 1.000        ; 0.004      ; 4.760      ;
; -3.720 ; cache[7][3] ; varEndMem[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 4.760      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; cache[6][7]                                                                                ; cache[6][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][3]                                                                                ; cache[6][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][8]                                                                                ; cache[7][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][8]                                                                                ; cache[5][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][8]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][8]                                                                                ; cache[0][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][4]                                                                                ; cache[1][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][3]                                                                                ; cache[3][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][6]                                                                                ; cache[1][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][6]                                                                                ; cache[3][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][6]                                                                                ; cache[7][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][6]                                                                                ; cache[5][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][6]                                                                                ; cache[0][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][6]                                                                                ; cache[6][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][6]                                                                                ; cache[2][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][2]                                                                                ; cache[6][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][2]                                                                                ; cache[2][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][2]                                                                                ; cache[0][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][7]                                                                                ; cache[7][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.926 ; cache[1][2]                                                                                ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.192      ;
; 1.071 ; cache[4][6]                                                                                ; cache[4][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.337      ;
; 1.116 ; varDadoWriteBack[0]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.405      ;
; 1.121 ; varDadoWriteBack[2]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.410      ;
; 1.121 ; varDadoWriteBack[1]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.410      ;
; 1.152 ; varEndMem[2]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 0.000        ; 0.055      ; 1.441      ;
; 1.153 ; varEndMem[1]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.055      ; 1.442      ;
; 1.156 ; varEndMem[3]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 0.000        ; 0.055      ; 1.445      ;
; 1.160 ; varEndMem[0]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.055      ; 1.449      ;
; 1.234 ; cache[6][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.502      ;
; 1.243 ; cache[4][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.509      ;
; 1.250 ; cache[6][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.516      ;
; 1.375 ; cache[0][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.641      ;
; 1.428 ; cache[2][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.694      ;
; 1.460 ; cache[7][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.726      ;
; 1.528 ; cache[2][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 1.796      ;
; 1.572 ; cache[5][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 1.840      ;
; 1.620 ; cache[6][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.886      ;
; 1.620 ; cache[6][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.886      ;
; 1.630 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2] ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.034     ; 1.862      ;
; 1.641 ; cache[4][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.907      ;
; 1.642 ; cache[4][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.908      ;
; 1.667 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0] ; cache[3][0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.030     ; 1.903      ;
; 1.672 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0] ; cache[7][0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.030     ; 1.908      ;
; 1.678 ; cache[6][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.948      ;
; 1.680 ; cache[6][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.950      ;
; 1.695 ; cache[6][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.963      ;
; 1.697 ; cache[5][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.964      ;
; 1.722 ; cache[2][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.989      ;
; 1.732 ; cache[3][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.999      ;
; 1.754 ; cache[7][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.020      ;
; 1.754 ; cache[5][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.021      ;
; 1.756 ; cache[7][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.022      ;
; 1.764 ; cache[7][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.030      ;
; 1.771 ; cache[7][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.037      ;
; 1.774 ; cache[7][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.040      ;
; 1.781 ; cache[6][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.003      ; 2.050      ;
; 1.782 ; cache[0][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.049      ;
; 1.818 ; cache[6][5]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 2.082      ;
; 1.863 ; cache[5][5]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.003     ; 2.126      ;
; 1.873 ; cache[3][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.139      ;
; 1.880 ; cache[3][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.146      ;
; 1.882 ; cache[3][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.148      ;
; 1.891 ; cache[4][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.157      ;
; 1.891 ; cache[4][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.157      ;
; 1.897 ; cache[3][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.163      ;
; 1.900 ; cache[3][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.166      ;
; 1.911 ; cache[4][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.177      ;
; 1.911 ; cache[2][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.178      ;
; 1.913 ; cache[4][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.179      ;
; 1.918 ; cache[0][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 2.186      ;
; 1.932 ; cache[6][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.202      ;
; 1.933 ; cache[6][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 2.203      ;
; 1.945 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[3][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.030     ; 2.181      ;
; 1.955 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[7][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.030     ; 2.191      ;
; 1.959 ; cache[7][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 2.229      ;
; 1.983 ; cache[5][5]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.001      ; 2.250      ;
; 2.022 ; cache[0][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 2.290      ;
; 2.033 ; cache[5][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.299      ;
; 2.045 ; cache[1][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 2.315      ;
; 2.047 ; cache[7][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 2.314      ;
; 2.052 ; cache[4][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.319      ;
; 2.057 ; cache[6][5]                                                                                ; LRU~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; 0.001      ; 2.324      ;
; 2.065 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0] ; cache[2][0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.034     ; 2.297      ;
; 2.066 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[2][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.034     ; 2.298      ;
; 2.075 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[6][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.034     ; 2.307      ;
; 2.075 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[0][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.034     ; 2.307      ;
; 2.075 ; cache[4][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.341      ;
; 2.079 ; cache[6][4]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 2.343      ;
; 2.099 ; cache[2][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 2.367      ;
; 2.101 ; cache[5][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 2.371      ;
; 2.104 ; cache[6][5]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 2.372      ;
; 2.110 ; cache[6][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 2.378      ;
; 2.112 ; cache[0][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.379      ;
; 2.112 ; cache[2][7]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.378      ;
; 2.124 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0] ; cache[4][0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.030     ; 2.360      ;
; 2.131 ; cache[6][5]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.002      ; 2.399      ;
; 2.139 ; cache[5][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 2.406      ;
; 2.140 ; cache[0][7]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.406      ;
; 2.152 ; cache[2][7]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.005      ; 2.423      ;
; 2.165 ; cache[1][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.003      ; 2.434      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][4]                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.230 ; 8.230 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.527 ; 4.527 ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.230 ; 8.230 ; Rise       ; clock           ;
;  address[2] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  address[3] ; clock      ; 6.698 ; 6.698 ; Rise       ; clock           ;
;  address[4] ; clock      ; 6.348 ; 6.348 ; Rise       ; clock           ;
; data[*]     ; clock      ; 5.111 ; 5.111 ; Rise       ; clock           ;
;  data[0]    ; clock      ; 4.665 ; 4.665 ; Rise       ; clock           ;
;  data[1]    ; clock      ; 5.111 ; 5.111 ; Rise       ; clock           ;
;  data[2]    ; clock      ; 4.892 ; 4.892 ; Rise       ; clock           ;
; wren        ; clock      ; 5.949 ; 5.949 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.344  ; 0.344  ; Rise       ; clock           ;
;  address[0] ; clock      ; 0.344  ; 0.344  ; Rise       ; clock           ;
;  address[1] ; clock      ; -3.488 ; -3.488 ; Rise       ; clock           ;
;  address[2] ; clock      ; 0.277  ; 0.277  ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.933 ; -2.933 ; Rise       ; clock           ;
;  address[4] ; clock      ; -3.083 ; -3.083 ; Rise       ; clock           ;
; data[*]     ; clock      ; -3.479 ; -3.479 ; Rise       ; clock           ;
;  data[0]    ; clock      ; -3.899 ; -3.899 ; Rise       ; clock           ;
;  data[1]    ; clock      ; -4.180 ; -4.180 ; Rise       ; clock           ;
;  data[2]    ; clock      ; -3.479 ; -3.479 ; Rise       ; clock           ;
; wren        ; clock      ; -3.796 ; -3.796 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.372 ; 6.372 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
; dirty           ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
; hit             ; clock      ; 6.338 ; 6.338 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
; valid           ; clock      ; 6.339 ; 6.339 ; Rise       ; clock           ;
; writeBack       ; clock      ; 6.558 ; 6.558 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.372 ; 6.372 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
; dirty           ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
; hit             ; clock      ; 6.338 ; 6.338 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
; valid           ; clock      ; 6.339 ; 6.339 ; Rise       ; clock           ;
; writeBack       ; clock      ; 6.558 ; 6.558 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.460 ; -92.725       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -137.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.305 ; cache[7][3]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.338      ;
; -1.305 ; cache[7][3]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.338      ;
; -1.301 ; cache[7][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.336      ;
; -1.301 ; cache[7][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.336      ;
; -1.301 ; cache[7][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.336      ;
; -1.293 ; cache[7][3]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.325      ;
; -1.293 ; cache[7][3]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.325      ;
; -1.292 ; cache[4][3]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.322      ;
; -1.292 ; cache[4][3]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.322      ;
; -1.288 ; cache[7][3]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.321      ;
; -1.288 ; cache[7][3]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.321      ;
; -1.288 ; cache[4][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.320      ;
; -1.288 ; cache[4][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.320      ;
; -1.288 ; cache[4][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.320      ;
; -1.275 ; cache[4][3]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.305      ;
; -1.275 ; cache[4][3]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.305      ;
; -1.262 ; cache[7][4]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.295      ;
; -1.262 ; cache[7][4]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.295      ;
; -1.259 ; cache[3][3]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.291      ;
; -1.259 ; cache[3][3]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.291      ;
; -1.258 ; cache[7][4]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.293      ;
; -1.258 ; cache[7][4]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.293      ;
; -1.258 ; cache[7][4]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.293      ;
; -1.255 ; cache[7][3]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.287      ;
; -1.255 ; cache[7][3]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.287      ;
; -1.255 ; cache[3][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.289      ;
; -1.255 ; cache[3][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.289      ;
; -1.255 ; cache[3][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.289      ;
; -1.250 ; cache[7][4]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.282      ;
; -1.250 ; cache[7][4]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.282      ;
; -1.247 ; cache[3][3]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.278      ;
; -1.247 ; cache[3][3]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.278      ;
; -1.245 ; cache[7][4]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.278      ;
; -1.245 ; cache[7][4]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.278      ;
; -1.242 ; cache[3][3]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.274      ;
; -1.242 ; cache[3][3]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.274      ;
; -1.241 ; cache[6][3]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.271      ;
; -1.241 ; cache[6][3]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.271      ;
; -1.237 ; cache[6][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.269      ;
; -1.237 ; cache[6][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.269      ;
; -1.237 ; cache[6][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.269      ;
; -1.236 ; cache[1][3]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.268      ;
; -1.236 ; cache[1][3]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.268      ;
; -1.232 ; cache[1][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.266      ;
; -1.232 ; cache[1][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.266      ;
; -1.232 ; cache[1][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.266      ;
; -1.224 ; cache[6][3]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.254      ;
; -1.224 ; cache[6][3]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.254      ;
; -1.224 ; cache[1][3]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.255      ;
; -1.224 ; cache[1][3]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.255      ;
; -1.219 ; cache[1][3]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.251      ;
; -1.219 ; cache[1][3]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.251      ;
; -1.218 ; cache[1][4]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.250      ;
; -1.218 ; cache[1][4]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.250      ;
; -1.214 ; cache[1][4]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.248      ;
; -1.214 ; cache[1][4]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.248      ;
; -1.214 ; cache[1][4]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.248      ;
; -1.212 ; cache[7][4]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.244      ;
; -1.212 ; cache[7][4]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.244      ;
; -1.211 ; cache[4][4]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.241      ;
; -1.211 ; cache[4][4]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.241      ;
; -1.209 ; cache[3][3]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.240      ;
; -1.209 ; cache[3][3]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.240      ;
; -1.207 ; cache[4][4]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.239      ;
; -1.207 ; cache[4][4]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.239      ;
; -1.207 ; cache[4][4]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.239      ;
; -1.206 ; cache[1][4]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.237      ;
; -1.206 ; cache[1][4]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.237      ;
; -1.201 ; cache[1][4]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.233      ;
; -1.201 ; cache[1][4]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.233      ;
; -1.194 ; cache[4][4]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.224      ;
; -1.194 ; cache[4][4]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.224      ;
; -1.193 ; cache[4][3]                                                                                                        ; cache[1][6]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.222      ;
; -1.193 ; cache[4][3]                                                                                                        ; cache[1][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.222      ;
; -1.186 ; cache[1][3]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.217      ;
; -1.186 ; cache[1][3]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.217      ;
; -1.182 ; cache[0][3]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.212      ;
; -1.182 ; cache[0][3]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.212      ;
; -1.178 ; cache[0][3]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.210      ;
; -1.178 ; cache[0][3]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.210      ;
; -1.178 ; cache[0][3]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.210      ;
; -1.169 ; cache[7][3]                                                                                                        ; cache[7][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.205      ;
; -1.169 ; cache[7][3]                                                                                                        ; cache[7][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.205      ;
; -1.169 ; cache[7][3]                                                                                                        ; cache[7][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.205      ;
; -1.168 ; cache[1][4]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.199      ;
; -1.168 ; cache[1][4]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.199      ;
; -1.167 ; cache[7][3]                                                                                                        ; varEndMem[3]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.004      ; 2.203      ;
; -1.167 ; cache[7][3]                                                                                                        ; varEndMem[2]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.004      ; 2.203      ;
; -1.167 ; cache[7][3]                                                                                                        ; varEndMem[1]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.004      ; 2.203      ;
; -1.167 ; cache[7][3]                                                                                                        ; varEndMem[0]                                                                                                       ; clock        ; clock       ; 1.000        ; 0.004      ; 2.203      ;
; -1.166 ; cache[7][3]                                                                                                        ; cache[3][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.202      ;
; -1.166 ; cache[7][3]                                                                                                        ; cache[3][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.202      ;
; -1.166 ; cache[7][3]                                                                                                        ; cache[1][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.201      ;
; -1.166 ; cache[7][3]                                                                                                        ; cache[3][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.202      ;
; -1.166 ; cache[7][3]                                                                                                        ; cache[1][0]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.201      ;
; -1.165 ; cache[7][3]                                                                                                        ; cache[5][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.200      ;
; -1.165 ; cache[7][3]                                                                                                        ; cache[5][1]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.200      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cache[6][7]                                                                                ; cache[6][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][3]                                                                                ; cache[6][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][8]                                                                                ; cache[7][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][8]                                                                                ; cache[5][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][8]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][8]                                                                                ; cache[0][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][4]                                                                                ; cache[1][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][3]                                                                                ; cache[3][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][6]                                                                                ; cache[1][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][6]                                                                                ; cache[3][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][6]                                                                                ; cache[7][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][6]                                                                                ; cache[5][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][6]                                                                                ; cache[0][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][6]                                                                                ; cache[6][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][6]                                                                                ; cache[2][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][2]                                                                                ; cache[6][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][2]                                                                                ; cache[2][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][2]                                                                                ; cache[0][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][7]                                                                                ; cache[7][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.408 ; cache[1][2]                                                                                ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.560      ;
; 0.466 ; cache[4][6]                                                                                ; cache[4][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.618      ;
; 0.476 ; varDadoWriteBack[0]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.059      ; 0.673      ;
; 0.481 ; varDadoWriteBack[1]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock        ; clock       ; 0.000        ; 0.059      ; 0.678      ;
; 0.482 ; varDadoWriteBack[2]                                                                        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock        ; clock       ; 0.000        ; 0.059      ; 0.679      ;
; 0.505 ; varEndMem[2]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 0.000        ; 0.060      ; 0.703      ;
; 0.506 ; varEndMem[1]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.060      ; 0.704      ;
; 0.507 ; varEndMem[3]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 0.000        ; 0.060      ; 0.705      ;
; 0.510 ; varEndMem[0]                                                                               ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.060      ; 0.708      ;
; 0.546 ; cache[4][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; cache[6][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.573 ; cache[6][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.727      ;
; 0.597 ; cache[0][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.624 ; cache[2][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.776      ;
; 0.676 ; cache[7][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.828      ;
; 0.696 ; cache[2][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.849      ;
; 0.712 ; cache[6][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.865      ;
; 0.716 ; cache[6][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.869      ;
; 0.718 ; cache[5][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.003      ; 0.873      ;
; 0.729 ; cache[4][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.882      ;
; 0.729 ; cache[4][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.882      ;
; 0.736 ; cache[6][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.891      ;
; 0.739 ; cache[6][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.894      ;
; 0.766 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0] ; cache[3][0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.042     ; 0.876      ;
; 0.773 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2] ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.046     ; 0.879      ;
; 0.781 ; cache[6][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.934      ;
; 0.785 ; cache[2][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.938      ;
; 0.793 ; cache[3][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.948      ;
; 0.793 ; cache[5][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.948      ;
; 0.796 ; cache[7][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.948      ;
; 0.798 ; cache[7][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.950      ;
; 0.799 ; cache[5][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.953      ;
; 0.800 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0] ; cache[7][0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.042     ; 0.910      ;
; 0.804 ; cache[7][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.956      ;
; 0.812 ; cache[0][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.965      ;
; 0.815 ; cache[6][4]                                                                                ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 0.969      ;
; 0.816 ; cache[6][5]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.966      ;
; 0.819 ; cache[7][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; cache[3][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.971      ;
; 0.821 ; cache[3][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.973      ;
; 0.822 ; cache[7][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.974      ;
; 0.830 ; cache[3][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.982      ;
; 0.831 ; cache[4][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.984      ;
; 0.835 ; cache[4][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.988      ;
; 0.835 ; cache[4][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.988      ;
; 0.836 ; cache[2][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.989      ;
; 0.838 ; cache[4][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.991      ;
; 0.842 ; cache[3][0]                                                                                ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.994      ;
; 0.844 ; cache[5][5]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.995      ;
; 0.845 ; cache[3][0]                                                                                ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.997      ;
; 0.858 ; cache[0][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.011      ;
; 0.869 ; cache[6][1]                                                                                ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.024      ;
; 0.869 ; cache[6][1]                                                                                ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.024      ;
; 0.873 ; cache[7][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.029      ;
; 0.891 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[3][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.042     ; 1.001      ;
; 0.893 ; cache[0][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 1.047      ;
; 0.894 ; cache[1][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.003      ; 1.049      ;
; 0.898 ; cache[5][5]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.003      ; 1.053      ;
; 0.899 ; cache[4][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.052      ;
; 0.901 ; cache[4][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.911 ; cache[6][5]                                                                                ; LRU~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; 0.001      ; 1.064      ;
; 0.917 ; cache[5][2]                                                                                ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.070      ;
; 0.917 ; cache[6][3]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.070      ;
; 0.922 ; cache[7][8]                                                                                ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.923 ; cache[2][5]                                                                                ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.076      ;
; 0.924 ; cache[5][6]                                                                                ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.080      ;
; 0.929 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1] ; cache[7][1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.042     ; 1.039      ;
; 0.930 ; cache[6][4]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.080      ;
; 0.938 ; cache[2][7]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.091      ;
; 0.938 ; cache[0][7]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.943 ; cache[6][5]                                                                                ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.096      ;
; 0.947 ; cache[0][3]                                                                                ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.100      ;
; 0.952 ; cache[2][7]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.005      ; 1.109      ;
; 0.952 ; cache[0][7]                                                                                ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.004      ; 1.108      ;
; 0.957 ; cache[6][5]                                                                                ; writeBack~reg0                                                                                                      ; clock        ; clock       ; 0.000        ; 0.002      ; 1.111      ;
; 0.957 ; cache[2][7]                                                                                ; LRU~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; 0.004      ; 1.113      ;
; 0.957 ; cache[0][7]                                                                                ; LRU~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; 0.003      ; 1.112      ;
; 0.958 ; cache[3][2]                                                                                ; dadoParaCPU[2]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.110      ;
; 0.958 ; cache[2][5]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.108      ;
; 0.959 ; cache[4][7]                                                                                ; cache[5][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.966 ; cache[5][4]                                                                                ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.003      ; 1.121      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; cache[4][4]                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  address[0] ; clock      ; 1.722 ; 1.722 ; Rise       ; clock           ;
;  address[1] ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  address[2] ; clock      ; 1.299 ; 1.299 ; Rise       ; clock           ;
;  address[3] ; clock      ; 3.328 ; 3.328 ; Rise       ; clock           ;
;  address[4] ; clock      ; 3.195 ; 3.195 ; Rise       ; clock           ;
; data[*]     ; clock      ; 2.588 ; 2.588 ; Rise       ; clock           ;
;  data[0]    ; clock      ; 2.384 ; 2.384 ; Rise       ; clock           ;
;  data[1]    ; clock      ; 2.588 ; 2.588 ; Rise       ; clock           ;
;  data[2]    ; clock      ; 2.497 ; 2.497 ; Rise       ; clock           ;
; wren        ; clock      ; 3.036 ; 3.036 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.486  ; 0.486  ; Rise       ; clock           ;
;  address[0] ; clock      ; 0.486  ; 0.486  ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.838 ; -1.838 ; Rise       ; clock           ;
;  address[2] ; clock      ; 0.453  ; 0.453  ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.588 ; -1.588 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
; data[*]     ; clock      ; -1.820 ; -1.820 ; Rise       ; clock           ;
;  data[0]    ; clock      ; -1.997 ; -1.997 ; Rise       ; clock           ;
;  data[1]    ; clock      ; -2.125 ; -2.125 ; Rise       ; clock           ;
;  data[2]    ; clock      ; -1.820 ; -1.820 ; Rise       ; clock           ;
; wren        ; clock      ; -1.983 ; -1.983 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.607 ; 3.607 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
; dirty           ; clock      ; 3.644 ; 3.644 ; Rise       ; clock           ;
; hit             ; clock      ; 3.626 ; 3.626 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
; valid           ; clock      ; 3.626 ; 3.626 ; Rise       ; clock           ;
; writeBack       ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.607 ; 3.607 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.607 ; 3.607 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
; dirty           ; clock      ; 3.644 ; 3.644 ; Rise       ; clock           ;
; hit             ; clock      ; 3.626 ; 3.626 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
; valid           ; clock      ; 3.626 ; 3.626 ; Rise       ; clock           ;
; writeBack       ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.062   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -4.062   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -307.691 ; 0.0   ; 0.0      ; 0.0     ; -137.38             ;
;  clock           ; -307.691 ; 0.000 ; N/A      ; N/A     ; -137.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.230 ; 8.230 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.527 ; 4.527 ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.230 ; 8.230 ; Rise       ; clock           ;
;  address[2] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  address[3] ; clock      ; 6.698 ; 6.698 ; Rise       ; clock           ;
;  address[4] ; clock      ; 6.348 ; 6.348 ; Rise       ; clock           ;
; data[*]     ; clock      ; 5.111 ; 5.111 ; Rise       ; clock           ;
;  data[0]    ; clock      ; 4.665 ; 4.665 ; Rise       ; clock           ;
;  data[1]    ; clock      ; 5.111 ; 5.111 ; Rise       ; clock           ;
;  data[2]    ; clock      ; 4.892 ; 4.892 ; Rise       ; clock           ;
; wren        ; clock      ; 5.949 ; 5.949 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.486  ; 0.486  ; Rise       ; clock           ;
;  address[0] ; clock      ; 0.486  ; 0.486  ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.838 ; -1.838 ; Rise       ; clock           ;
;  address[2] ; clock      ; 0.453  ; 0.453  ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.588 ; -1.588 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
; data[*]     ; clock      ; -1.820 ; -1.820 ; Rise       ; clock           ;
;  data[0]    ; clock      ; -1.997 ; -1.997 ; Rise       ; clock           ;
;  data[1]    ; clock      ; -2.125 ; -2.125 ; Rise       ; clock           ;
;  data[2]    ; clock      ; -1.820 ; -1.820 ; Rise       ; clock           ;
; wren        ; clock      ; -1.983 ; -1.983 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.372 ; 6.372 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
; dirty           ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
; hit             ; clock      ; 6.338 ; 6.338 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 6.357 ; 6.357 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
; valid           ; clock      ; 6.339 ; 6.339 ; Rise       ; clock           ;
; writeBack       ; clock      ; 6.558 ; 6.558 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.607 ; 3.607 ; Rise       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.607 ; 3.607 ; Rise       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
; dirty           ; clock      ; 3.644 ; 3.644 ; Rise       ; clock           ;
; hit             ; clock      ; 3.626 ; 3.626 ; Rise       ; clock           ;
; tag[*]          ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  tag[0]         ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  tag[1]         ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  tag[2]         ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
; valid           ; clock      ; 3.626 ; 3.626 ; Rise       ; clock           ;
; writeBack       ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3736     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3736     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 485   ; 485  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 14 01:46:59 2022
Info: Command: quartus_sta memoriaCache -c memoriaCache
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoriaCache.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.062      -307.691 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -137.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -92.725 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -137.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Wed Sep 14 01:47:01 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


