抱歉我的注释不够充分，详细解释请参阅自己的课件。

以 Lab7 为例，请参考下面的博客，了解我使用的环境以及 Lab 文件夹的代码使用方式。

~~Lab 4~6 的代码还没有检查，因为是先在 ISE 中写的项目，Lab7 之后才开始使用 VS code + Icarus verilog + Vivado tcl 的方式。~~ 现在检查好了，有些细节改了一下。

有的地方我写的和课件不相同，敬请见谅。

恳请对我的项目提出批评建议，也欢迎一同完善。

LabB 开始的时序电路写的可能与课件不同，会避免用自己写的 flip-flop，否则会被 vivado 拦下。

[浅谈《数字逻辑设计》课程中一种轻量化的Verilog编写环境配置](https://www.cnblogs.com/zsj6315/p/18806469/verilog_light_compile_simulation_synthesis_implementation_program)
