Fitter report for project8
Thu Nov 30 13:42:01 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 30 13:42:01 2017            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; project8                                         ;
; Top-level Entity Name              ; project8                                         ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C55F484C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 235 / 55,856 ( < 1 % )                           ;
;     Total combinational functions  ; 218 / 55,856 ( < 1 % )                           ;
;     Dedicated logic registers      ; 138 / 55,856 ( < 1 % )                           ;
; Total registers                    ; 138                                              ;
; Total pins                         ; 24 / 328 ( 7 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 2,396,160 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 312 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C55F484C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; ds1      ; Missing drive strength and slew rate ;
; ds2      ; Missing drive strength and slew rate ;
; ds3      ; Missing drive strength and slew rate ;
; ds4      ; Missing drive strength and slew rate ;
; ds5      ; Missing drive strength and slew rate ;
; ds6      ; Missing drive strength and slew rate ;
; ds7      ; Missing drive strength and slew rate ;
; ds8      ; Missing drive strength and slew rate ;
; a        ; Missing drive strength and slew rate ;
; b        ; Missing drive strength and slew rate ;
; c        ; Missing drive strength and slew rate ;
; d        ; Missing drive strength and slew rate ;
; e        ; Missing drive strength and slew rate ;
; f        ; Missing drive strength and slew rate ;
; g        ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 419 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 419 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 409     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/8/output_files/project8.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 235 / 55,856 ( < 1 % ) ;
;     -- Combinational with no register       ; 97                     ;
;     -- Register only                        ; 17                     ;
;     -- Combinational with a register        ; 121                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 85                     ;
;     -- 3 input functions                    ; 28                     ;
;     -- <=2 input functions                  ; 105                    ;
;     -- Register only                        ; 17                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 125                    ;
;     -- arithmetic mode                      ; 93                     ;
;                                             ;                        ;
; Total registers*                            ; 138 / 57,421 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 138 / 55,856 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,565 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 19 / 3,491 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 24 / 328 ( 7 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 260 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,396,160 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,396,160 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%           ;
; Maximum fan-out                             ; 98                     ;
; Highest non-global fan-out                  ; 33                     ;
; Total fan-out                               ; 1057                   ;
; Average fan-out                             ; 2.50                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 235 / 55856 ( < 1 % ) ; 0 / 55856 ( 0 % )              ;
;     -- Combinational with no register       ; 97                    ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 121                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 85                    ; 0                              ;
;     -- 3 input functions                    ; 28                    ; 0                              ;
;     -- <=2 input functions                  ; 105                   ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 125                   ; 0                              ;
;     -- arithmetic mode                      ; 93                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 138                   ; 0                              ;
;     -- Dedicated logic registers            ; 138 / 55856 ( < 1 % ) ; 0 / 55856 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 19 / 3491 ( < 1 % )   ; 0 / 3491 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 24                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )       ; 0 / 312 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1052                  ; 5                              ;
;     -- Registered Connections               ; 356                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 9                     ; 0                              ;
;     -- Output Ports                         ; 15                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Data[0]   ; V13   ; 4        ; 57           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Data[1]   ; AA15  ; 4        ; 50           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Data[2]   ; M20   ; 5        ; 77           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Data[3]   ; N18   ; 5        ; 77           ; 23           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; F1        ; AB15  ; 4        ; 50           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Mode[0]   ; F8    ; 8        ; 14           ; 53           ; 0            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Mode[1]   ; E7    ; 8        ; 11           ; 53           ; 21           ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_50MHz ; T1    ; 2        ; 0            ; 26           ; 21           ; 99                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst       ; C8    ; 8        ; 23           ; 53           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; a    ; AA20  ; 4        ; 71           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b    ; W20   ; 5        ; 77           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; c    ; R21   ; 5        ; 77           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d    ; P21   ; 5        ; 77           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds1  ; AB20  ; 4        ; 71           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds2  ; Y21   ; 5        ; 77           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds3  ; Y22   ; 5        ; 77           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds4  ; W22   ; 5        ; 77           ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds5  ; V22   ; 5        ; 77           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds6  ; U22   ; 5        ; 77           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds7  ; AA17  ; 4        ; 66           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds8  ; V16   ; 4        ; 73           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e    ; N21   ; 5        ; 77           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; f    ; N20   ; 5        ; 77           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g    ; M21   ; 5        ; 77           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; N21      ; DIFFIO_R20p, DEV_CLRn                    ; Use as regular IO        ; e                       ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T13n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; rst                     ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T7n, DATA9                        ; Use as regular IO        ; Mode[0]                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 34 ( 12 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 42 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 7 / 43 ( 16 % )  ; 2.5V          ; --           ;
; 5        ; 13 / 42 ( 31 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 39 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 378        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 372        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 366        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 357        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 340        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 338        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 333        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 331        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 325        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 318        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 301        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 143        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 158        ; 4        ; Data[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 164        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 179        ; 4        ; ds7                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 181        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 182        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 186        ; 4        ; a                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 195        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 142        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 144        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 159        ; 4        ; F1                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 180        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 178        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 183        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 187        ; 4        ; ds1                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 379        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 373        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 367        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 354        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 347        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 345        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 341        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 334        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 332        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 326        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 319        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 317        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 307        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 302        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 282        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 281        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 382        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 383        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 370        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 362        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 361        ; 8        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 327        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 322        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 306        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 294        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 299        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 283        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 280        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 279        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 380        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 371        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 328        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 312        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 296        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 284        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 274        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 388        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 387        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 381        ; 8        ; Mode[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 364        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 336        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 335        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 330        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 323        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 313        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 269        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 384        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 374        ; 8        ; Mode[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 386        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 369        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 337        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 324        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 292        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 289        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 285        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 276        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 275        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 44         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 43         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 385        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 375        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 389        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 368        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 315        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 314        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 290        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 286        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 277        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 278        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 267        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 256        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 252        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 40         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 39         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 41         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 38         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 239        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 238        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 237        ; 5        ; Data[2]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 236        ; 5        ; g                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 235        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 223        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 231        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 232        ; 5        ; Data[3]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 230        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 229        ; 5        ; f                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 234        ; 5        ; e                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 233        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 226        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 228        ; 5        ; d                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 227        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 193        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 194        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 192        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 225        ; 5        ; c                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 224        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 46         ; 2        ; clk_50MHz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 45         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 177        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 191        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 198        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 240        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 189        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 190        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 218        ; 5        ; ds6                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 100        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 166        ; 4        ; Data[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 188        ; 4        ; ds8                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 214        ; 5        ; ds5                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 174        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 184        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 201        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 200        ; 5        ; b                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 209        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 208        ; 5        ; ds4                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 185        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 203        ; 5        ; ds2                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 202        ; 5        ; ds3                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                          ; Library Name ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; |project8                    ; 235 (0)     ; 138 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 24   ; 0            ; 97 (0)       ; 17 (0)            ; 121 (0)          ; |project8                                    ; work         ;
;    |SEL8:inst3|              ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 4 (4)            ; |project8|SEL8:inst3                         ; work         ;
;    |dynamic_scanning:inst2|  ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 2 (0)             ; 7 (0)            ; |project8|dynamic_scanning:inst2             ; work         ;
;       |74138:inst2|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |project8|dynamic_scanning:inst2|74138:inst2 ; work         ;
;       |74160:inst|           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |project8|dynamic_scanning:inst2|74160:inst  ; work         ;
;    |frequency_divider:inst7| ; 150 (150)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 15 (15)           ; 84 (84)          ; |project8|frequency_divider:inst7            ; work         ;
;    |keyboard_shake:inst1|    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project8|keyboard_shake:inst1               ; work         ;
;    |led:inst4|               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |project8|led:inst4                          ; work         ;
;    |shifting_register:inst|  ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |project8|shifting_register:inst             ; work         ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; ds1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds5       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds6       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds7       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ds8       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; f         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_50MHz ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Mode[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Mode[0]   ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; Data[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Data[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Data[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Data[3]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F1        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; rst                                            ;                   ;         ;
;      - frequency_divider:inst7|clk_1KHz~0      ; 0                 ; 6       ;
;      - frequency_divider:inst7|cnt_1KHz[31]~64 ; 0                 ; 6       ;
;      - frequency_divider:inst7|clk_1Hz~0       ; 0                 ; 6       ;
;      - frequency_divider:inst7|cnt_1Hz[20]~80  ; 0                 ; 6       ;
;      - frequency_divider:inst7|clk_100Hz~0     ; 0                 ; 6       ;
;      - frequency_divider:inst7|cnt_100Hz[8]~60 ; 0                 ; 6       ;
; clk_50MHz                                      ;                   ;         ;
; Mode[1]                                        ;                   ;         ;
;      - shifting_register:inst|Dout6~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout5~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout4~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout7~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout2~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout1~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout0~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout3~0          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout6~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout5~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout4~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout7~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout1~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout2~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout0~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout3~1          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout6~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout5~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout4~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout7~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout1~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout2~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout0~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout3~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout6~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout5~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout4~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout7~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout1~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout2~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout0~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout3~3          ; 1                 ; 6       ;
;      - shifting_register:inst|F_C~0            ; 1                 ; 6       ;
; Mode[0]                                        ;                   ;         ;
;      - shifting_register:inst|Dout6~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout5~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout4~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout7~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout2~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout1~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout0~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout3~0          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout6~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout5~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout4~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout7~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout1~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout2~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout0~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout3~1          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout6~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout5~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout4~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout7~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout1~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout2~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout0~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout3~2          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout6~3          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout5~3          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout4~3          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout7~3          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout1~3          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout2~3          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout0~3          ; 0                 ; 0       ;
;      - shifting_register:inst|Dout3~3          ; 0                 ; 0       ;
;      - shifting_register:inst|F_C~0            ; 1                 ; 0       ;
; Data[0]                                        ;                   ;         ;
;      - shifting_register:inst|Dout7~0          ; 0                 ; 6       ;
;      - shifting_register:inst|Dout0~0          ; 0                 ; 6       ;
; Data[1]                                        ;                   ;         ;
;      - shifting_register:inst|Dout7~1          ; 0                 ; 6       ;
;      - shifting_register:inst|Dout0~1          ; 0                 ; 6       ;
; Data[2]                                        ;                   ;         ;
;      - shifting_register:inst|Dout7~2          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout0~2          ; 1                 ; 6       ;
; Data[3]                                        ;                   ;         ;
;      - shifting_register:inst|Dout7~3          ; 1                 ; 6       ;
;      - shifting_register:inst|Dout0~3          ; 1                 ; 6       ;
; F1                                             ;                   ;         ;
;      - keyboard_shake:inst1|state~10           ; 0                 ; 6       ;
;      - keyboard_shake:inst1|state~11           ; 0                 ; 6       ;
;      - keyboard_shake:inst1|state.S0~0         ; 0                 ; 6       ;
+------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_50MHz                               ; PIN_T1             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                               ; PIN_T1             ; 98      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; dynamic_scanning:inst2|74160:inst|9     ; FF_X71_Y20_N15     ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst7|clk_100Hz       ; FF_X58_Y17_N15     ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst7|clk_100Hz       ; FF_X58_Y17_N15     ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; frequency_divider:inst7|clk_1KHz        ; FF_X45_Y18_N25     ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst7|clk_1KHz        ; FF_X45_Y18_N25     ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; frequency_divider:inst7|cnt_100Hz[8]~60 ; LCCOMB_X58_Y17_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst7|cnt_1Hz[20]~80  ; LCCOMB_X42_Y19_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst7|cnt_1KHz[31]~64 ; LCCOMB_X45_Y18_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; led:inst4|Decoder0~0                    ; LCCOMB_X74_Y20_N20 ; 7       ; Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; shifting_register:inst|F_C              ; LCCOMB_X70_Y20_N26 ; 32      ; Clock        ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                   ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50MHz                         ; PIN_T1             ; 98      ; 15                                   ; Global Clock         ; GCLK3            ; --                        ;
; frequency_divider:inst7|clk_100Hz ; FF_X58_Y17_N15     ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; frequency_divider:inst7|clk_1KHz  ; FF_X45_Y18_N25     ; 2       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; led:inst4|Decoder0~0              ; LCCOMB_X74_Y20_N20 ; 7       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------+
; Non-Global High Fan-Out Signals                    ;
+------------------------------------------+---------+
; Name                                     ; Fan-Out ;
+------------------------------------------+---------+
; Mode[0]~input                            ; 33      ;
; Mode[1]~input                            ; 33      ;
; frequency_divider:inst7|cnt_100Hz[8]~60  ; 32      ;
; frequency_divider:inst7|cnt_1Hz[20]~80   ; 32      ;
; shifting_register:inst|F_C               ; 32      ;
; frequency_divider:inst7|cnt_1KHz[31]~64  ; 32      ;
; dynamic_scanning:inst2|74160:inst|7      ; 23      ;
; dynamic_scanning:inst2|74160:inst|6      ; 22      ;
; dynamic_scanning:inst2|74160:inst|8      ; 13      ;
; SEL8:inst3|Mux0~4                        ; 8       ;
; SEL8:inst3|Mux1~4                        ; 8       ;
; SEL8:inst3|Mux2~4                        ; 8       ;
; SEL8:inst3|Mux3~4                        ; 8       ;
; rst~input                                ; 6       ;
; dynamic_scanning:inst2|74160:inst|9      ; 4       ;
; F1~input                                 ; 3       ;
; shifting_register:inst|Dout3[3]          ; 3       ;
; shifting_register:inst|Dout2[3]          ; 3       ;
; shifting_register:inst|Dout1[3]          ; 3       ;
; shifting_register:inst|Dout4[3]          ; 3       ;
; shifting_register:inst|Dout5[3]          ; 3       ;
; shifting_register:inst|Dout6[3]          ; 3       ;
; shifting_register:inst|Dout3[2]          ; 3       ;
; shifting_register:inst|Dout2[2]          ; 3       ;
; shifting_register:inst|Dout1[2]          ; 3       ;
; shifting_register:inst|Dout4[2]          ; 3       ;
; shifting_register:inst|Dout5[2]          ; 3       ;
; shifting_register:inst|Dout6[2]          ; 3       ;
; shifting_register:inst|Dout3[1]          ; 3       ;
; shifting_register:inst|Dout2[1]          ; 3       ;
; shifting_register:inst|Dout1[1]          ; 3       ;
; shifting_register:inst|Dout4[1]          ; 3       ;
; shifting_register:inst|Dout5[1]          ; 3       ;
; shifting_register:inst|Dout6[1]          ; 3       ;
; shifting_register:inst|Dout3[0]          ; 3       ;
; shifting_register:inst|Dout1[0]          ; 3       ;
; shifting_register:inst|Dout2[0]          ; 3       ;
; shifting_register:inst|Dout4[0]          ; 3       ;
; shifting_register:inst|Dout5[0]          ; 3       ;
; shifting_register:inst|Dout6[0]          ; 3       ;
; frequency_divider:inst7|clk_1KHz         ; 3       ;
; frequency_divider:inst7|cnt_1Hz[17]      ; 3       ;
; Data[3]~input                            ; 2       ;
; Data[2]~input                            ; 2       ;
; Data[1]~input                            ; 2       ;
; Data[0]~input                            ; 2       ;
; led:inst4|g                              ; 2       ;
; led:inst4|f                              ; 2       ;
; led:inst4|e                              ; 2       ;
; led:inst4|d                              ; 2       ;
; led:inst4|c                              ; 2       ;
; led:inst4|b                              ; 2       ;
; led:inst4|a                              ; 2       ;
; frequency_divider:inst7|LessThan1~10     ; 2       ;
; frequency_divider:inst7|clk_100Hz        ; 2       ;
; keyboard_shake:inst1|state.S0            ; 2       ;
; frequency_divider:inst7|LessThan3~10     ; 2       ;
; frequency_divider:inst7|clk_1Hz          ; 2       ;
; frequency_divider:inst7|LessThan0~10     ; 2       ;
; shifting_register:inst|Dout0[3]          ; 2       ;
; shifting_register:inst|Dout7[3]          ; 2       ;
; shifting_register:inst|Dout0[2]          ; 2       ;
; shifting_register:inst|Dout7[2]          ; 2       ;
; shifting_register:inst|Dout0[1]          ; 2       ;
; shifting_register:inst|Dout7[1]          ; 2       ;
; shifting_register:inst|Dout0[0]          ; 2       ;
; shifting_register:inst|Dout7[0]          ; 2       ;
; dynamic_scanning:inst2|74138:inst2|15~7  ; 2       ;
; frequency_divider:inst7|cnt_100Hz[31]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[30]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[29]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[28]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[27]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[26]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[25]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[24]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[23]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[22]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[21]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[20]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[19]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[18]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[7]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[6]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[5]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[4]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[3]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[2]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[1]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[0]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[11]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[10]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[9]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[8]     ; 2       ;
; frequency_divider:inst7|cnt_100Hz[17]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[16]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[15]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[14]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[12]    ; 2       ;
; frequency_divider:inst7|cnt_100Hz[13]    ; 2       ;
; frequency_divider:inst7|cnt_1Hz[5]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[4]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[3]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[2]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[1]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[0]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[6]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[10]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[9]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[8]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[7]       ; 2       ;
; frequency_divider:inst7|cnt_1Hz[14]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[13]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[12]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[11]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[22]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[21]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[20]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[19]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[18]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[16]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[15]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[31]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[30]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[29]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[28]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[27]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[26]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[25]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[24]      ; 2       ;
; frequency_divider:inst7|cnt_1Hz[23]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[31]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[3]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[2]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[1]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[0]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[4]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[6]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[5]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[12]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[11]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[10]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[9]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[8]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[7]      ; 2       ;
; frequency_divider:inst7|cnt_1KHz[14]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[13]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[30]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[29]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[28]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[27]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[26]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[25]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[24]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[23]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[22]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[21]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[20]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[19]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[18]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[17]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[16]     ; 2       ;
; frequency_divider:inst7|cnt_1KHz[15]     ; 2       ;
; clk_50MHz~input                          ; 1       ;
; keyboard_shake:inst1|state.S0~0          ; 1       ;
; dynamic_scanning:inst2|74160:inst|6~0    ; 1       ;
; frequency_divider:inst7|clk_100Hz~0      ; 1       ;
; frequency_divider:inst7|LessThan1~9      ; 1       ;
; frequency_divider:inst7|LessThan1~8      ; 1       ;
; frequency_divider:inst7|LessThan1~7      ; 1       ;
; frequency_divider:inst7|LessThan1~6      ; 1       ;
; frequency_divider:inst7|LessThan1~5      ; 1       ;
; frequency_divider:inst7|LessThan1~4      ; 1       ;
; frequency_divider:inst7|LessThan1~3      ; 1       ;
; frequency_divider:inst7|LessThan1~2      ; 1       ;
; frequency_divider:inst7|LessThan1~1      ; 1       ;
; frequency_divider:inst7|LessThan1~0      ; 1       ;
; keyboard_shake:inst1|state~11            ; 1       ;
; keyboard_shake:inst1|state~10            ; 1       ;
; keyboard_shake:inst1|state.S1            ; 1       ;
; frequency_divider:inst7|clk_1Hz~0        ; 1       ;
; frequency_divider:inst7|LessThan3~9      ; 1       ;
; frequency_divider:inst7|LessThan3~8      ; 1       ;
; frequency_divider:inst7|LessThan3~7      ; 1       ;
; frequency_divider:inst7|LessThan3~6      ; 1       ;
; frequency_divider:inst7|LessThan3~5      ; 1       ;
; frequency_divider:inst7|LessThan3~4      ; 1       ;
; frequency_divider:inst7|LessThan3~3      ; 1       ;
; frequency_divider:inst7|LessThan3~2      ; 1       ;
; frequency_divider:inst7|LessThan3~1      ; 1       ;
; frequency_divider:inst7|LessThan3~0      ; 1       ;
; shifting_register:inst|F_C~0             ; 1       ;
; keyboard_shake:inst1|state.S3            ; 1       ;
; shifting_register:inst|Dout3~3           ; 1       ;
; shifting_register:inst|Dout0~3           ; 1       ;
; shifting_register:inst|Dout2~3           ; 1       ;
; shifting_register:inst|Dout1~3           ; 1       ;
; shifting_register:inst|Dout7~3           ; 1       ;
; shifting_register:inst|Dout4~3           ; 1       ;
; shifting_register:inst|Dout5~3           ; 1       ;
; shifting_register:inst|Dout6~3           ; 1       ;
; shifting_register:inst|Dout3~2           ; 1       ;
; shifting_register:inst|Dout0~2           ; 1       ;
; shifting_register:inst|Dout2~2           ; 1       ;
; shifting_register:inst|Dout1~2           ; 1       ;
; shifting_register:inst|Dout7~2           ; 1       ;
; shifting_register:inst|Dout4~2           ; 1       ;
; shifting_register:inst|Dout5~2           ; 1       ;
; shifting_register:inst|Dout6~2           ; 1       ;
; shifting_register:inst|Dout3~1           ; 1       ;
; shifting_register:inst|Dout0~1           ; 1       ;
; shifting_register:inst|Dout2~1           ; 1       ;
; shifting_register:inst|Dout1~1           ; 1       ;
; shifting_register:inst|Dout7~1           ; 1       ;
; shifting_register:inst|Dout4~1           ; 1       ;
; shifting_register:inst|Dout5~1           ; 1       ;
; shifting_register:inst|Dout6~1           ; 1       ;
; shifting_register:inst|Dout3~0           ; 1       ;
; shifting_register:inst|Dout0~0           ; 1       ;
; shifting_register:inst|Dout1~0           ; 1       ;
; shifting_register:inst|Dout2~0           ; 1       ;
; shifting_register:inst|Dout7~0           ; 1       ;
; shifting_register:inst|Dout4~0           ; 1       ;
; shifting_register:inst|Dout5~0           ; 1       ;
; shifting_register:inst|Dout6~0           ; 1       ;
; frequency_divider:inst7|clk_1KHz~0       ; 1       ;
; frequency_divider:inst7|LessThan0~9      ; 1       ;
; frequency_divider:inst7|LessThan0~8      ; 1       ;
; frequency_divider:inst7|LessThan0~7      ; 1       ;
; frequency_divider:inst7|LessThan0~6      ; 1       ;
; frequency_divider:inst7|LessThan0~5      ; 1       ;
; frequency_divider:inst7|LessThan0~4      ; 1       ;
; frequency_divider:inst7|LessThan0~3      ; 1       ;
; frequency_divider:inst7|LessThan0~2      ; 1       ;
; frequency_divider:inst7|LessThan0~1      ; 1       ;
; frequency_divider:inst7|LessThan0~0      ; 1       ;
; led:inst4|WideOr13~0                     ; 1       ;
; led:inst4|WideOr11~0                     ; 1       ;
; led:inst4|WideOr9~0                      ; 1       ;
; led:inst4|WideOr7~0                      ; 1       ;
; led:inst4|WideOr5~0                      ; 1       ;
; led:inst4|WideOr3~0                      ; 1       ;
; led:inst4|WideOr1~0                      ; 1       ;
; SEL8:inst3|Mux0~3                        ; 1       ;
; SEL8:inst3|Mux0~2                        ; 1       ;
; SEL8:inst3|Mux0~1                        ; 1       ;
; SEL8:inst3|Mux0~0                        ; 1       ;
; SEL8:inst3|Mux1~3                        ; 1       ;
; SEL8:inst3|Mux1~2                        ; 1       ;
; SEL8:inst3|Mux1~1                        ; 1       ;
; SEL8:inst3|Mux1~0                        ; 1       ;
; SEL8:inst3|Mux2~3                        ; 1       ;
; SEL8:inst3|Mux2~2                        ; 1       ;
; SEL8:inst3|Mux2~1                        ; 1       ;
; SEL8:inst3|Mux2~0                        ; 1       ;
; SEL8:inst3|Mux3~3                        ; 1       ;
; SEL8:inst3|Mux3~2                        ; 1       ;
; SEL8:inst3|Mux3~1                        ; 1       ;
; SEL8:inst3|Mux3~0                        ; 1       ;
; dynamic_scanning:inst2|74160:inst|8~0    ; 1       ;
; dynamic_scanning:inst2|74160:inst|7~0    ; 1       ;
; dynamic_scanning:inst2|74138:inst2|15~6  ; 1       ;
; dynamic_scanning:inst2|74138:inst2|15~5  ; 1       ;
; dynamic_scanning:inst2|74138:inst2|15~4  ; 1       ;
; dynamic_scanning:inst2|74138:inst2|15~3  ; 1       ;
; dynamic_scanning:inst2|74138:inst2|15~2  ; 1       ;
; dynamic_scanning:inst2|74138:inst2|15~1  ; 1       ;
; dynamic_scanning:inst2|74138:inst2|15~0  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[31]~95 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[30]~94 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[30]~93 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[29]~92 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[29]~91 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[28]~90 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[28]~89 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[27]~88 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[27]~87 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[26]~86 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[26]~85 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[25]~84 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[25]~83 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[24]~82 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[24]~81 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[23]~80 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[23]~79 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[22]~78 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[22]~77 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[21]~76 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[21]~75 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[20]~74 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[20]~73 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[19]~72 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[19]~71 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[18]~70 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[18]~69 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[17]~68 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[17]~67 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[16]~66 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[16]~65 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[15]~64 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[15]~63 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[14]~62 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[14]~61 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[13]~59 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[13]~58 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[12]~57 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[12]~56 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[11]~55 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[11]~54 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[10]~53 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[10]~52 ; 1       ;
; frequency_divider:inst7|cnt_100Hz[9]~51  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[9]~50  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[8]~49  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[8]~48  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[7]~47  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[7]~46  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[6]~45  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[6]~44  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[5]~43  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[5]~42  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[4]~41  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[4]~40  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[3]~39  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[3]~38  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[2]~37  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[2]~36  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[1]~35  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[1]~34  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[0]~33  ; 1       ;
; frequency_divider:inst7|cnt_100Hz[0]~32  ; 1       ;
; frequency_divider:inst7|cnt_1Hz[31]~95   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[30]~94   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[30]~93   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[29]~92   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[29]~91   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[28]~90   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[28]~89   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[27]~88   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[27]~87   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[26]~86   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[26]~85   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[25]~84   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[25]~83   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[24]~82   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[24]~81   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[23]~79   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[23]~78   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[22]~77   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[22]~76   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[21]~75   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[21]~74   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[20]~73   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[20]~72   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[19]~71   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[19]~70   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[18]~69   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[18]~68   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[17]~67   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[17]~66   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[16]~65   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[16]~64   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[15]~63   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[15]~62   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[14]~61   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[14]~60   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[13]~59   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[13]~58   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[12]~57   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[12]~56   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[11]~55   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[11]~54   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[10]~53   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[10]~52   ; 1       ;
; frequency_divider:inst7|cnt_1Hz[9]~51    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[9]~50    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[8]~49    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[8]~48    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[7]~47    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[7]~46    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[6]~45    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[6]~44    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[5]~43    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[5]~42    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[4]~41    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[4]~40    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[3]~39    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[3]~38    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[2]~37    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[2]~36    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[1]~35    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[1]~34    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[0]~33    ; 1       ;
; frequency_divider:inst7|cnt_1Hz[0]~32    ; 1       ;
; frequency_divider:inst7|cnt_1KHz[31]~95  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[30]~94  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[30]~93  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[29]~92  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[29]~91  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[28]~90  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[28]~89  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[27]~88  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[27]~87  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[26]~86  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[26]~85  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[25]~84  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[25]~83  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[24]~82  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[24]~81  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[23]~80  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[23]~79  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[22]~78  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[22]~77  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[21]~76  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[21]~75  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[20]~74  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[20]~73  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[19]~72  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[19]~71  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[18]~70  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[18]~69  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[17]~68  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[17]~67  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[16]~66  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[16]~65  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[15]~63  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[15]~62  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[14]~61  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[14]~60  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[13]~59  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[13]~58  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[12]~57  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[12]~56  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[11]~55  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[11]~54  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[10]~53  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[10]~52  ; 1       ;
; frequency_divider:inst7|cnt_1KHz[9]~51   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[9]~50   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[8]~49   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[8]~48   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[7]~47   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[7]~46   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[6]~45   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[6]~44   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[5]~43   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[5]~42   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[4]~41   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[4]~40   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[3]~39   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[3]~38   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[2]~37   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[2]~36   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[1]~35   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[1]~34   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[0]~33   ; 1       ;
; frequency_divider:inst7|cnt_1KHz[0]~32   ; 1       ;
+------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 297 / 168,875 ( < 1 % ) ;
; C16 interconnects           ; 32 / 5,236 ( < 1 % )    ;
; C4 interconnects            ; 135 / 103,272 ( < 1 % ) ;
; Direct links                ; 84 / 168,875 ( < 1 % )  ;
; Global clocks               ; 4 / 20 ( 20 % )         ;
; Local interconnects         ; 185 / 55,856 ( < 1 % )  ;
; R24 interconnects           ; 30 / 5,207 ( < 1 % )    ;
; R4 interconnects            ; 178 / 141,678 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.37) ; Number of LABs  (Total = 19) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 13                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.37) ; Number of LABs  (Total = 19) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 14                           ;
; 1 Sync. clear                      ; 8                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.95) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.84) ; Number of LABs  (Total = 19) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 4                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 6                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.42) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 4                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 24        ; 0            ; 24        ; 0            ; 0            ; 24        ; 24        ; 0            ; 24        ; 24        ; 0            ; 15           ; 0            ; 0            ; 9            ; 0            ; 15           ; 9            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 24        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 24           ; 0         ; 24           ; 24           ; 0         ; 0         ; 24           ; 0         ; 0         ; 24           ; 9            ; 24           ; 24           ; 15           ; 24           ; 9            ; 15           ; 24           ; 24           ; 24           ; 9            ; 24           ; 24           ; 24           ; 24           ; 24           ; 0         ; 24           ; 24           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ds1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds5                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds6                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds7                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds8                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; f                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50MHz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Mode[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Mode[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Data[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Data[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Data[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Data[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                       ;
+------------------------------------------+--------------------------------------+-------------------+
; Source Clock(s)                          ; Destination Clock(s)                 ; Delay Added in ns ;
+------------------------------------------+--------------------------------------+-------------------+
; I/O                                      ; Mode[0]                              ; 31.1              ;
; frequency_divider:inst7|clk_1KHz         ; frequency_divider:inst7|clk_1KHz     ; 6.7               ;
; frequency_divider:inst7|clk_1KHz,Mode[0] ; dynamic_scanning:inst2|74160:inst|6  ; 5.3               ;
; clk_50MHz                                ; clk_50MHz                            ; 3.2               ;
; frequency_divider:inst7|clk_1KHz         ; frequency_divider:inst7|clk_1KHz,I/O ; 2.3               ;
; clk_50MHz,I/O                            ; clk_50MHz                            ; 2.0               ;
+------------------------------------------+--------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+---------------------------------------+-------------------------------------+-------------------+
; Source Register                       ; Destination Register                ; Delay Added in ns ;
+---------------------------------------+-------------------------------------+-------------------+
; dynamic_scanning:inst2|74160:inst|6   ; dynamic_scanning:inst2|74160:inst|6 ; 2.672             ;
; frequency_divider:inst7|clk_100Hz     ; frequency_divider:inst7|clk_100Hz   ; 2.591             ;
; frequency_divider:inst7|clk_1KHz      ; frequency_divider:inst7|clk_1KHz    ; 2.587             ;
; Mode[0]                               ; shifting_register:inst|Dout2[0]     ; 1.105             ;
; frequency_divider:inst7|cnt_100Hz[30] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[29] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[28] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[27] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[26] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[25] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[24] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[23] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[22] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[21] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[20] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[19] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[18] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[17] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[16] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[15] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[14] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[12] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[11] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[10] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[9]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[8]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[7]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[6]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[5]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[4]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[3]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[2]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[1]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[0]  ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[31] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; frequency_divider:inst7|cnt_100Hz[13] ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; rst                                   ; frequency_divider:inst7|clk_100Hz   ; 1.001             ;
; dynamic_scanning:inst2|74160:inst|8   ; dynamic_scanning:inst2|74160:inst|9 ; 0.994             ;
; dynamic_scanning:inst2|74160:inst|7   ; dynamic_scanning:inst2|74160:inst|9 ; 0.977             ;
; frequency_divider:inst7|cnt_1KHz[30]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[29]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[28]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[27]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[26]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[25]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[24]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[23]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[22]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[21]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[20]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[19]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[18]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[17]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[16]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[14]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[13]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[12]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[11]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[10]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[9]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[8]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[7]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[6]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[5]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[4]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[3]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[2]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[1]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[0]   ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[31]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; frequency_divider:inst7|cnt_1KHz[15]  ; frequency_divider:inst7|clk_1KHz    ; 0.965             ;
; shifting_register:inst|Dout0[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout1[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout2[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout3[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout4[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout5[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout7[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout6[0]       ; led:inst4|a                         ; 0.490             ;
; shifting_register:inst|Dout0[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout1[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout2[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout3[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout4[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout5[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout7[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout6[1]       ; led:inst4|b                         ; 0.474             ;
; shifting_register:inst|Dout0[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout1[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout2[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout3[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout4[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout5[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout7[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout6[3]       ; led:inst4|e                         ; 0.273             ;
; shifting_register:inst|Dout0[2]       ; led:inst4|b                         ; 0.245             ;
; shifting_register:inst|Dout1[2]       ; led:inst4|b                         ; 0.245             ;
; shifting_register:inst|Dout2[2]       ; led:inst4|b                         ; 0.245             ;
; shifting_register:inst|Dout3[2]       ; led:inst4|b                         ; 0.245             ;
; shifting_register:inst|Dout4[2]       ; led:inst4|b                         ; 0.245             ;
+---------------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C55F484C8 for design "project8"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16F484C8 is compatible
    Info (176445): Device EP3C40F484C8 is compatible
    Info (176445): Device EP3C80F484C8 is compatible
    Info (176445): Device EP3C120F484C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst3|Mux0~0  from: datac  to: combout
    Info (332098): Cell: inst3|Mux0~1  from: datac  to: combout
    Info (332098): Cell: inst3|Mux0~2  from: dataa  to: combout
    Info (332098): Cell: inst3|Mux0~3  from: datab  to: combout
    Info (332098): Cell: inst3|Mux0~3  from: datac  to: combout
    Info (332098): Cell: inst3|Mux1~0  from: datac  to: combout
    Info (332098): Cell: inst3|Mux1~1  from: datac  to: combout
    Info (332098): Cell: inst3|Mux1~2  from: dataa  to: combout
    Info (332098): Cell: inst3|Mux1~3  from: datab  to: combout
    Info (332098): Cell: inst3|Mux1~3  from: datac  to: combout
    Info (332098): Cell: inst3|Mux2~0  from: datac  to: combout
    Info (332098): Cell: inst3|Mux2~1  from: datac  to: combout
    Info (332098): Cell: inst3|Mux2~2  from: dataa  to: combout
    Info (332098): Cell: inst3|Mux2~3  from: datab  to: combout
    Info (332098): Cell: inst3|Mux2~3  from: datac  to: combout
    Info (332098): Cell: inst3|Mux3~0  from: datac  to: combout
    Info (332098): Cell: inst3|Mux3~1  from: datac  to: combout
    Info (332098): Cell: inst3|Mux3~2  from: datac  to: combout
    Info (332098): Cell: inst3|Mux3~3  from: datac  to: combout
    Info (332098): Cell: inst|F_C  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50MHz~input (placed in PIN T1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frequency_divider:inst7|clk_1Hz
Info (176353): Automatically promoted node led:inst4|Decoder0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node frequency_divider:inst7|clk_100Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node keyboard_shake:inst1|state.S3
        Info (176357): Destination node frequency_divider:inst7|clk_100Hz~0
Info (176353): Automatically promoted node frequency_divider:inst7|clk_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dynamic_scanning:inst2|74160:inst|8
        Info (176357): Destination node dynamic_scanning:inst2|74160:inst|7
        Info (176357): Destination node frequency_divider:inst7|clk_1KHz~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X66_Y10 to location X77_Y20
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.61 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/8/output_files/project8.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1150 megabytes
    Info: Processing ended: Thu Nov 30 13:42:02 2017
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/8/output_files/project8.fit.smsg.


