//
// PLLS 196.608MHz
//

// use DEBUG I2C
A:80010000:00000000

D:FFFF:00000000
// Initial Setting
// EN_LDOVCO=0, DITHEN=0, ENSCGDIV=0
D:0028:07880800
D:002c:003733c0
D:0030:55040440
D:0034:00001c00
D:0038:09a00000
D:003c:00000200
// EN_CP=0, INI_BIAS=0
D:0080:00000000
// refclk=24576-->24576, CLKR=1
// OutClock=196608, VCO_Clock=786432, CLKOD=2
// int_part=32, frac_part=0/65536, CLKF=200000
// SSEN=0
D:0028:07880800
D:002c:003723c0
D:0030:55040440
D:0034:00001c00
D:0038:04000004
D:003c:00000200
// EN_LDOVCO=1
D:003c:00000300
// EN_CP=1, INI_BIAS=1
D:0080:00000fff


//
// HDMI------->INP------->AsicB------->FRC------->SHR------->Port-Tran------->VBO
//      clk_pix   clk_pix_4   clk_frc_i  clk_frc_o    clk_o            clk_o2
//                              148.5      148.5      148.5            74.25
//        HDMI      HDMI        FRC/2      FRC/2      FRC/2            FRC/4

// use DEBUG I2C
A:80010000:00000000

D:FFFF:00000000

// System 20h
// [26]    clk_pix_1_2 = {*HDMI, HDMI/2}
// [25:24] clk_pix_1_2_4 = {FRC/2, *HDMI, HDMI/4, FRC/4}
// [22:21] clk_frc_i = {*FRC/2, FRC/4, HDMI, 0}
// [20:19] clk_frc_i_s_x8 = {FRC/2, FRC/4, HDMI/4, *PLLS}
// [18:16] clk_frc_o = {*FRC/2, FRC, HDMI/4, HDMI/2, PLLS}
// [14:11] clk_o = {FRC/8, FRC/4, *FRC/2, 3=HDMI/4, 7=HDMI/2, 11=PLLS}
// [10:8]  clk_o2 = {FRC/8, *FRC/4, HDMI/8, HDMI/4, PLLS/2}
// [6:4]   clk_o2_vbo = {FRC/8, *FRC/4, HDMI/8, HDMI/4, PLLS/2}
// [3]     clk_s = {PLLS/8, *PLLS/4}
// [2]     clk_s_apb = {PLLS/8, *PLLS/4}
// [1]     clk_s_ahb = {PLLS/4, *PLLS/2}
// [0]     clk_s_cpu = {PLLS/2, *PLLS}
D:0020:0118111F

// [18:16] clk_audio = {clk_i2s, clk_i2s, clk_i2s, clk_i2s, PLLS/4, PLLS/8, PLLS/16, PLLS/32}
// [0]     standby_mode
D:001C:00000000

// use DEMUX I2C0
DEMUX:0


// use DEBUG I2C
A:8001_0000:0000_0000


//97.453125MHz

// HDMI AIP P0 Normal
D:FFFF:0000_0009
// Step 1
D:001C:0000_0300
// Step 2
D:00E8:F900_0000
D:00EC:4900_4442
D:00F0:0000_0096

D:0000:8165_B795
D:0004:ABB1_5800
D:0008:706D_1088
D:000C:7676_0A6A
D:0010:0008_8004
D:0014:8580_0035
D:0018:3A20_A322
D:001C:0000_0060
// Step 3
D:001C:0000_0160
// Step 4
D:00E8:F980_0000
// Step 5 (need to waite for TMDS clock detection)
D:001C:0000_0060
// Step 6
D:00E8:F987_0000
D:00EC:4900_44C2
// Step 7
D:001C:0000_0067

delay100ms
// Step 8
D:0000:8165_B795
delay100ms
// Step 9
D:0000:8165_B795
// Step 10
D:0000:8165_B715
// Step 11
D:0014:8580_0835
// Step 12
D:0014:8580_0F35
D:000C:7676_0A4A

// HDMI AIP P1 Standby
// Step 1
D:006C:0000_0300
// Step 2
D:00F0:42F9_4000
D:00F4:0096_4944
// Step 3
D:006C:0000_0100
// Step 4
D:00F0:42F9_C000

// AIP_DeepColor
D:0020:0000_0C80
// Step 1
D:003C:0000_0000
// Step 2
D:003C:0000_0001
// Step 3
D:0020:8703_0C80
D:0024:0018_B06A
D:0028:4008_0008
D:002C:1958_8008
D:0030:0000_0000
D:0034:8000_0000
D:0038:0000_0000
// Step 4
D:0020:8743_0D80
// Step 5
D:0020:8763_0D80
D:002C:19D8_8008
// Step 6
D:0020:8743_0D80
D:002C:1958_8008

// Audio PLL
// Step 1
D:0040:0000_0003
D:0044:0000_0000
D:0048:0201_0802
D:004C:0400_0002
// Step 2
D:004C:0400_0102
// Step 3
D:004C:0500_0102
// Step 5
D:004C:0700_0102

// HDMI
D:FFFF:0000_0008
D:FFFF:0000_0008
D:0000:0020_1F00
D:0004:FFFF_0000
D:0008:0000_0312
D:00C0:0000_0020
//** audio setting
D:0014:00C4_0000
D:0024:3EB0_50CF
D:00E4:2100_0000 



