TimeQuest Timing Analyzer report for Datapath
Tue Jul 01 01:17:37 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 311.14 MHz ; 311.14 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.214 ; -32.493       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.521 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -31.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                              ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.214 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.248      ;
; -2.183 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.217      ;
; -2.143 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.177      ;
; -2.112 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.146      ;
; -2.072 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.106      ;
; -2.053 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.087      ;
; -2.041 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.075      ;
; -2.030 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.064      ;
; -2.001 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.035      ;
; -1.982 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.016      ;
; -1.970 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.004      ;
; -1.959 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.993      ;
; -1.930 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.964      ;
; -1.911 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.945      ;
; -1.899 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.933      ;
; -1.888 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.922      ;
; -1.840 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.874      ;
; -1.817 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.851      ;
; -1.771 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.805      ;
; -1.769 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.803      ;
; -1.754 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.791      ;
; -1.746 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.780      ;
; -1.740 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.774      ;
; -1.700 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.734      ;
; -1.683 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.720      ;
; -1.682 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.719      ;
; -1.669 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.703      ;
; -1.629 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.663      ;
; -1.612 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.649      ;
; -1.611 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.648      ;
; -1.610 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.644      ;
; -1.598 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.632      ;
; -1.587 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.621      ;
; -1.558 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.592      ;
; -1.541 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.578      ;
; -1.540 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.577      ;
; -1.539 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.573      ;
; -1.527 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.561      ;
; -1.516 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.550      ;
; -1.512 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.549      ;
; -1.487 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.521      ;
; -1.470 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.507      ;
; -1.469 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.506      ;
; -1.456 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.490      ;
; -1.445 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.479      ;
; -1.441 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.478      ;
; -1.416 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.450      ;
; -1.398 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.435      ;
; -1.393 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.427      ;
; -1.385 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.419      ;
; -1.374 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.408      ;
; -1.370 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.407      ;
; -1.345 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.379      ;
; -1.344 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.381      ;
; -1.322 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.356      ;
; -1.319 ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.356      ;
; -1.314 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.348      ;
; -1.311 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.348      ;
; -1.303 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.337      ;
; -1.299 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.336      ;
; -1.287 ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.323      ;
; -1.273 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.310      ;
; -1.248 ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.285      ;
; -1.240 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.277      ;
; -1.239 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.276      ;
; -1.232 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.266      ;
; -1.228 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.265      ;
; -1.225 ; RegW:Bank|Reg[1] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.261      ;
; -1.216 ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.252      ;
; -1.203 ; RegW:Bank|Reg[7] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.240      ;
; -1.202 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.239      ;
; -1.181 ; RegW:Bank|Reg[2] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.217      ;
; -1.177 ; RegW:Bank|Reg[5] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.214      ;
; -1.177 ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.214      ;
; -1.169 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.206      ;
; -1.168 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.205      ;
; -1.161 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.195      ;
; -1.158 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.192      ;
; -1.154 ; RegW:Bank|Reg[1] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.190      ;
; -1.145 ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.181      ;
; -1.132 ; RegW:Bank|Reg[7] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.169      ;
; -1.131 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.168      ;
; -1.110 ; RegW:Bank|Reg[2] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.146      ;
; -1.106 ; RegW:Bank|Reg[5] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.143      ;
; -1.106 ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.143      ;
; -1.098 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.135      ;
; -1.097 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.134      ;
; -1.087 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.121      ;
; -1.083 ; RegW:Bank|Reg[1] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.119      ;
; -1.081 ; RegW:Bank|Reg[8] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.118      ;
; -1.075 ; RegW:Bank|Reg[3] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.111      ;
; -1.074 ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.110      ;
; -1.069 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.106      ;
; -1.065 ; RegW:Bank|Reg[6] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.102      ;
; -1.061 ; RegW:Bank|Reg[7] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.098      ;
; -1.060 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.097      ;
; -1.048 ; RegW:Bank|Reg[4] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.084      ;
; -1.039 ; RegW:Bank|Reg[2] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.075      ;
; -1.035 ; RegW:Bank|Reg[5] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.072      ;
; -1.035 ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.072      ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                               ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.521 ; RegW:Bank|Reg[12] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.805 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[0]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; RegW:Bank|Reg[10] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.836 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; RegW:Bank|Reg[11] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.113      ;
; 0.987 ; RegW:Bank|Reg[10] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.254      ;
; 1.004 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.271      ;
; 1.006 ; RegW:Bank|Reg[6]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.273      ;
; 1.045 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.312      ;
; 1.047 ; RegW:Bank|Reg[5]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.314      ;
; 1.188 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; RegW:Bank|Reg[10] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.197 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.214 ; RegW:Bank|Reg[7]  ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.481      ;
; 1.224 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.232 ; RegW:Bank|Reg[11] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.499      ;
; 1.238 ; RegW:Bank|Reg[9]  ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.505      ;
; 1.239 ; RegW:Bank|Reg[12] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.506      ;
; 1.246 ; RegW:Bank|Reg[11] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.513      ;
; 1.252 ; RegW:Bank|Reg[8]  ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.519      ;
; 1.259 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; RegW:Bank|Reg[10] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.268 ; RegW:Bank|Reg[1]  ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.535      ;
; 1.268 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; RegW:Bank|Reg[0]  ; RegW:Troco|Reg[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.536      ;
; 1.281 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.547      ;
; 1.295 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.304 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.570      ;
; 1.311 ; RegW:Bank|Reg[4]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.578      ;
; 1.330 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
; 1.339 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.605      ;
; 1.352 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.618      ;
; 1.366 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.370 ; RegW:Bank|Reg[10] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.637      ;
; 1.384 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.650      ;
; 1.387 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.654      ;
; 1.392 ; RegW:Bank|Reg[6]  ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.659      ;
; 1.401 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.668      ;
; 1.403 ; RegW:Prod|Reg[2]  ; RegW:Troco|Reg[0]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.667      ;
; 1.410 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.676      ;
; 1.423 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.689      ;
; 1.428 ; RegW:Prod|Reg[2]  ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.692      ;
; 1.433 ; RegW:Bank|Reg[5]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.700      ;
; 1.433 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.700      ;
; 1.437 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.703      ;
; 1.441 ; RegW:Bank|Reg[10] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.708      ;
; 1.455 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.721      ;
; 1.456 ; RegW:Prod|Reg[3]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.720      ;
; 1.458 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.725      ;
; 1.461 ; RegW:Prod|Reg[3]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.725      ;
; 1.463 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.729      ;
; 1.465 ; RegW:Prod|Reg[2]  ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.729      ;
; 1.472 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.738      ;
; 1.473 ; RegW:Prod|Reg[3]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.737      ;
; 1.481 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.747      ;
; 1.490 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.756      ;
; 1.494 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.760      ;
; 1.504 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.771      ;
; 1.504 ; RegW:Bank|Reg[5]  ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.771      ;
; 1.508 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.774      ;
; 1.526 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.792      ;
; 1.529 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.796      ;
; 1.534 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.800      ;
; 1.543 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.809      ;
; 1.548 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[0]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.812      ;
; 1.551 ; RegW:Bank|Reg[6]  ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.818      ;
; 1.561 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.827      ;
; 1.565 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.831      ;
; 1.572 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.836      ;
; 1.574 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.838      ;
; 1.575 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.839      ;
; 1.575 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.842      ;
; 1.582 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.846      ;
; 1.589 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.853      ;
; 1.593 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.857      ;
; 1.596 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.862      ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Prod|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Prod|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Prod|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; din[*]      ; CLK        ; 5.454 ; 5.454 ; Rise       ; CLK             ;
;  din[0]     ; CLK        ; 1.803 ; 1.803 ; Rise       ; CLK             ;
;  din[1]     ; CLK        ; 5.454 ; 5.454 ; Rise       ; CLK             ;
;  din[2]     ; CLK        ; 1.777 ; 1.777 ; Rise       ; CLK             ;
; pinLd_Bank  ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
; pinLd_Prod  ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
; pinLd_Troco ; CLK        ; 4.072 ; 4.072 ; Rise       ; CLK             ;
; prod_in[*]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  prod_in[0] ; CLK        ; 3.206 ; 3.206 ; Rise       ; CLK             ;
;  prod_in[1] ; CLK        ; 3.460 ; 3.460 ; Rise       ; CLK             ;
;  prod_in[2] ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  prod_in[3] ; CLK        ; 3.405 ; 3.405 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; din[*]      ; CLK        ; 0.506  ; 0.506  ; Rise       ; CLK             ;
;  din[0]     ; CLK        ; -0.289 ; -0.289 ; Rise       ; CLK             ;
;  din[1]     ; CLK        ; -3.925 ; -3.925 ; Rise       ; CLK             ;
;  din[2]     ; CLK        ; 0.506  ; 0.506  ; Rise       ; CLK             ;
; pinLd_Bank  ; CLK        ; -3.836 ; -3.836 ; Rise       ; CLK             ;
; pinLd_Prod  ; CLK        ; -3.386 ; -3.386 ; Rise       ; CLK             ;
; pinLd_Troco ; CLK        ; -3.842 ; -3.842 ; Rise       ; CLK             ;
; prod_in[*]  ; CLK        ; -2.976 ; -2.976 ; Rise       ; CLK             ;
;  prod_in[0] ; CLK        ; -2.976 ; -2.976 ; Rise       ; CLK             ;
;  prod_in[1] ; CLK        ; -3.230 ; -3.230 ; Rise       ; CLK             ;
;  prod_in[2] ; CLK        ; -3.566 ; -3.566 ; Rise       ; CLK             ;
;  prod_in[3] ; CLK        ; -3.175 ; -3.175 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BCD_C[*]       ; CLK        ; 16.442 ; 16.442 ; Rise       ; CLK             ;
;  BCD_C[0]      ; CLK        ; 16.442 ; 16.442 ; Rise       ; CLK             ;
;  BCD_C[1]      ; CLK        ; 16.207 ; 16.207 ; Rise       ; CLK             ;
;  BCD_C[2]      ; CLK        ; 16.238 ; 16.238 ; Rise       ; CLK             ;
;  BCD_C[3]      ; CLK        ; 16.177 ; 16.177 ; Rise       ; CLK             ;
;  BCD_C[4]      ; CLK        ; 16.229 ; 16.229 ; Rise       ; CLK             ;
;  BCD_C[5]      ; CLK        ; 16.190 ; 16.190 ; Rise       ; CLK             ;
;  BCD_C[6]      ; CLK        ; 16.214 ; 16.214 ; Rise       ; CLK             ;
; BCD_D[*]       ; CLK        ; 16.374 ; 16.374 ; Rise       ; CLK             ;
;  BCD_D[0]      ; CLK        ; 16.145 ; 16.145 ; Rise       ; CLK             ;
;  BCD_D[1]      ; CLK        ; 16.149 ; 16.149 ; Rise       ; CLK             ;
;  BCD_D[2]      ; CLK        ; 16.105 ; 16.105 ; Rise       ; CLK             ;
;  BCD_D[3]      ; CLK        ; 16.372 ; 16.372 ; Rise       ; CLK             ;
;  BCD_D[4]      ; CLK        ; 16.149 ; 16.149 ; Rise       ; CLK             ;
;  BCD_D[5]      ; CLK        ; 15.925 ; 15.925 ; Rise       ; CLK             ;
;  BCD_D[6]      ; CLK        ; 16.374 ; 16.374 ; Rise       ; CLK             ;
; BCD_M[*]       ; CLK        ; 17.396 ; 17.396 ; Rise       ; CLK             ;
;  BCD_M[0]      ; CLK        ; 17.177 ; 17.177 ; Rise       ; CLK             ;
;  BCD_M[1]      ; CLK        ; 17.190 ; 17.190 ; Rise       ; CLK             ;
;  BCD_M[2]      ; CLK        ; 17.183 ; 17.183 ; Rise       ; CLK             ;
;  BCD_M[3]      ; CLK        ; 17.198 ; 17.198 ; Rise       ; CLK             ;
;  BCD_M[4]      ; CLK        ; 17.187 ; 17.187 ; Rise       ; CLK             ;
;  BCD_M[5]      ; CLK        ; 17.396 ; 17.396 ; Rise       ; CLK             ;
;  BCD_M[6]      ; CLK        ; 17.201 ; 17.201 ; Rise       ; CLK             ;
; BCD_U[*]       ; CLK        ; 15.713 ; 15.713 ; Rise       ; CLK             ;
;  BCD_U[0]      ; CLK        ; 15.713 ; 15.713 ; Rise       ; CLK             ;
;  BCD_U[1]      ; CLK        ; 15.699 ; 15.699 ; Rise       ; CLK             ;
;  BCD_U[2]      ; CLK        ; 15.447 ; 15.447 ; Rise       ; CLK             ;
;  BCD_U[3]      ; CLK        ; 15.498 ; 15.498 ; Rise       ; CLK             ;
;  BCD_U[4]      ; CLK        ; 15.449 ; 15.449 ; Rise       ; CLK             ;
;  BCD_U[5]      ; CLK        ; 15.693 ; 15.693 ; Rise       ; CLK             ;
;  BCD_U[6]      ; CLK        ; 15.684 ; 15.684 ; Rise       ; CLK             ;
; pinMaior_B     ; CLK        ; 10.066 ; 10.066 ; Rise       ; CLK             ;
; pinMenor_P     ; CLK        ; 9.697  ; 9.697  ; Rise       ; CLK             ;
; prod_out[*]    ; CLK        ; 7.329  ; 7.329  ; Rise       ; CLK             ;
;  prod_out[0]   ; CLK        ; 7.329  ; 7.329  ; Rise       ; CLK             ;
;  prod_out[1]   ; CLK        ; 7.097  ; 7.097  ; Rise       ; CLK             ;
;  prod_out[2]   ; CLK        ; 6.630  ; 6.630  ; Rise       ; CLK             ;
;  prod_out[3]   ; CLK        ; 6.617  ; 6.617  ; Rise       ; CLK             ;
; troco_out[*]   ; CLK        ; 7.324  ; 7.324  ; Rise       ; CLK             ;
;  troco_out[0]  ; CLK        ; 7.078  ; 7.078  ; Rise       ; CLK             ;
;  troco_out[1]  ; CLK        ; 7.110  ; 7.110  ; Rise       ; CLK             ;
;  troco_out[2]  ; CLK        ; 7.324  ; 7.324  ; Rise       ; CLK             ;
;  troco_out[3]  ; CLK        ; 6.633  ; 6.633  ; Rise       ; CLK             ;
;  troco_out[4]  ; CLK        ; 6.653  ; 6.653  ; Rise       ; CLK             ;
;  troco_out[5]  ; CLK        ; 6.383  ; 6.383  ; Rise       ; CLK             ;
;  troco_out[6]  ; CLK        ; 6.409  ; 6.409  ; Rise       ; CLK             ;
;  troco_out[7]  ; CLK        ; 6.402  ; 6.402  ; Rise       ; CLK             ;
;  troco_out[8]  ; CLK        ; 6.879  ; 6.879  ; Rise       ; CLK             ;
;  troco_out[9]  ; CLK        ; 6.829  ; 6.829  ; Rise       ; CLK             ;
;  troco_out[10] ; CLK        ; 6.429  ; 6.429  ; Rise       ; CLK             ;
;  troco_out[11] ; CLK        ; 6.416  ; 6.416  ; Rise       ; CLK             ;
;  troco_out[12] ; CLK        ; 6.394  ; 6.394  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BCD_C[*]       ; CLK        ; 9.722 ; 9.722 ; Rise       ; CLK             ;
;  BCD_C[0]      ; CLK        ; 9.987 ; 9.987 ; Rise       ; CLK             ;
;  BCD_C[1]      ; CLK        ; 9.763 ; 9.763 ; Rise       ; CLK             ;
;  BCD_C[2]      ; CLK        ; 9.802 ; 9.802 ; Rise       ; CLK             ;
;  BCD_C[3]      ; CLK        ; 9.722 ; 9.722 ; Rise       ; CLK             ;
;  BCD_C[4]      ; CLK        ; 9.785 ; 9.785 ; Rise       ; CLK             ;
;  BCD_C[5]      ; CLK        ; 9.734 ; 9.734 ; Rise       ; CLK             ;
;  BCD_C[6]      ; CLK        ; 9.761 ; 9.761 ; Rise       ; CLK             ;
; BCD_D[*]       ; CLK        ; 8.864 ; 8.864 ; Rise       ; CLK             ;
;  BCD_D[0]      ; CLK        ; 9.087 ; 9.087 ; Rise       ; CLK             ;
;  BCD_D[1]      ; CLK        ; 9.106 ; 9.106 ; Rise       ; CLK             ;
;  BCD_D[2]      ; CLK        ; 9.096 ; 9.096 ; Rise       ; CLK             ;
;  BCD_D[3]      ; CLK        ; 9.320 ; 9.320 ; Rise       ; CLK             ;
;  BCD_D[4]      ; CLK        ; 9.106 ; 9.106 ; Rise       ; CLK             ;
;  BCD_D[5]      ; CLK        ; 8.864 ; 8.864 ; Rise       ; CLK             ;
;  BCD_D[6]      ; CLK        ; 9.317 ; 9.317 ; Rise       ; CLK             ;
; BCD_M[*]       ; CLK        ; 8.910 ; 8.910 ; Rise       ; CLK             ;
;  BCD_M[0]      ; CLK        ; 8.910 ; 8.910 ; Rise       ; CLK             ;
;  BCD_M[1]      ; CLK        ; 9.268 ; 9.268 ; Rise       ; CLK             ;
;  BCD_M[2]      ; CLK        ; 8.917 ; 8.917 ; Rise       ; CLK             ;
;  BCD_M[3]      ; CLK        ; 8.935 ; 8.935 ; Rise       ; CLK             ;
;  BCD_M[4]      ; CLK        ; 9.274 ; 9.274 ; Rise       ; CLK             ;
;  BCD_M[5]      ; CLK        ; 9.130 ; 9.130 ; Rise       ; CLK             ;
;  BCD_M[6]      ; CLK        ; 8.988 ; 8.988 ; Rise       ; CLK             ;
; BCD_U[*]       ; CLK        ; 8.232 ; 8.232 ; Rise       ; CLK             ;
;  BCD_U[0]      ; CLK        ; 8.499 ; 8.499 ; Rise       ; CLK             ;
;  BCD_U[1]      ; CLK        ; 8.481 ; 8.481 ; Rise       ; CLK             ;
;  BCD_U[2]      ; CLK        ; 8.238 ; 8.238 ; Rise       ; CLK             ;
;  BCD_U[3]      ; CLK        ; 8.282 ; 8.282 ; Rise       ; CLK             ;
;  BCD_U[4]      ; CLK        ; 8.232 ; 8.232 ; Rise       ; CLK             ;
;  BCD_U[5]      ; CLK        ; 8.475 ; 8.475 ; Rise       ; CLK             ;
;  BCD_U[6]      ; CLK        ; 8.467 ; 8.467 ; Rise       ; CLK             ;
; pinMaior_B     ; CLK        ; 7.777 ; 7.777 ; Rise       ; CLK             ;
; pinMenor_P     ; CLK        ; 7.211 ; 7.211 ; Rise       ; CLK             ;
; prod_out[*]    ; CLK        ; 6.617 ; 6.617 ; Rise       ; CLK             ;
;  prod_out[0]   ; CLK        ; 7.329 ; 7.329 ; Rise       ; CLK             ;
;  prod_out[1]   ; CLK        ; 7.097 ; 7.097 ; Rise       ; CLK             ;
;  prod_out[2]   ; CLK        ; 6.630 ; 6.630 ; Rise       ; CLK             ;
;  prod_out[3]   ; CLK        ; 6.617 ; 6.617 ; Rise       ; CLK             ;
; troco_out[*]   ; CLK        ; 6.383 ; 6.383 ; Rise       ; CLK             ;
;  troco_out[0]  ; CLK        ; 7.078 ; 7.078 ; Rise       ; CLK             ;
;  troco_out[1]  ; CLK        ; 7.110 ; 7.110 ; Rise       ; CLK             ;
;  troco_out[2]  ; CLK        ; 7.324 ; 7.324 ; Rise       ; CLK             ;
;  troco_out[3]  ; CLK        ; 6.633 ; 6.633 ; Rise       ; CLK             ;
;  troco_out[4]  ; CLK        ; 6.653 ; 6.653 ; Rise       ; CLK             ;
;  troco_out[5]  ; CLK        ; 6.383 ; 6.383 ; Rise       ; CLK             ;
;  troco_out[6]  ; CLK        ; 6.409 ; 6.409 ; Rise       ; CLK             ;
;  troco_out[7]  ; CLK        ; 6.402 ; 6.402 ; Rise       ; CLK             ;
;  troco_out[8]  ; CLK        ; 6.879 ; 6.879 ; Rise       ; CLK             ;
;  troco_out[9]  ; CLK        ; 6.829 ; 6.829 ; Rise       ; CLK             ;
;  troco_out[10] ; CLK        ; 6.429 ; 6.429 ; Rise       ; CLK             ;
;  troco_out[11] ; CLK        ; 6.416 ; 6.416 ; Rise       ; CLK             ;
;  troco_out[12] ; CLK        ; 6.394 ; 6.394 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.471 ; -3.016        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.238 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -31.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                              ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.471 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.502      ;
; -0.464 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.495      ;
; -0.436 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.467      ;
; -0.429 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.460      ;
; -0.401 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.432      ;
; -0.394 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.425      ;
; -0.389 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.420      ;
; -0.372 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.403      ;
; -0.366 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.397      ;
; -0.359 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.390      ;
; -0.354 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.385      ;
; -0.337 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.368      ;
; -0.331 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.362      ;
; -0.324 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.355      ;
; -0.319 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.350      ;
; -0.302 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.333      ;
; -0.284 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.315      ;
; -0.268 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.302      ;
; -0.267 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.298      ;
; -0.249 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.280      ;
; -0.237 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.268      ;
; -0.233 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.267      ;
; -0.232 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.263      ;
; -0.230 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.261      ;
; -0.229 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.263      ;
; -0.202 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.233      ;
; -0.198 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.232      ;
; -0.195 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.226      ;
; -0.194 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.228      ;
; -0.167 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.198      ;
; -0.163 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.197      ;
; -0.160 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.191      ;
; -0.159 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.193      ;
; -0.155 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.186      ;
; -0.151 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.185      ;
; -0.138 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.169      ;
; -0.132 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.163      ;
; -0.128 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.162      ;
; -0.125 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.156      ;
; -0.124 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.158      ;
; -0.120 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.151      ;
; -0.116 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.150      ;
; -0.103 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.134      ;
; -0.097 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.128      ;
; -0.090 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.121      ;
; -0.089 ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.123      ;
; -0.085 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.116      ;
; -0.084 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.118      ;
; -0.081 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.115      ;
; -0.066 ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.100      ;
; -0.062 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.093      ;
; -0.061 ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.093      ;
; -0.055 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.086      ;
; -0.050 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.081      ;
; -0.049 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.083      ;
; -0.046 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.080      ;
; -0.046 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.077      ;
; -0.034 ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.068      ;
; -0.031 ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.065      ;
; -0.030 ; RegW:Bank|Reg[1] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.062      ;
; -0.027 ; RegW:Prod|Reg[0] ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.058      ;
; -0.026 ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.058      ;
; -0.020 ; RegW:Prod|Reg[3] ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.051      ;
; -0.015 ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.046      ;
; -0.014 ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.048      ;
; -0.011 ; RegW:Bank|Reg[4] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.045      ;
; -0.011 ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.042      ;
; -0.005 ; RegW:Bank|Reg[2] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; 0.001  ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.033      ;
; 0.003  ; RegW:Bank|Reg[5] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.031      ;
; 0.004  ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.030      ;
; 0.005  ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.029      ;
; 0.005  ; RegW:Bank|Reg[1] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.027      ;
; 0.007  ; RegW:Bank|Reg[7] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.027      ;
; 0.009  ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.023      ;
; 0.020  ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.011      ;
; 0.021  ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.013      ;
; 0.030  ; RegW:Bank|Reg[2] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.002      ;
; 0.036  ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.998      ;
; 0.038  ; RegW:Bank|Reg[5] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.996      ;
; 0.039  ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.995      ;
; 0.040  ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.994      ;
; 0.040  ; RegW:Bank|Reg[1] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.992      ;
; 0.042  ; RegW:Bank|Reg[7] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.992      ;
; 0.042  ; RegW:Bank|Reg[3] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.990      ;
; 0.044  ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.988      ;
; 0.045  ; RegW:Prod|Reg[2] ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 0.986      ;
; 0.049  ; RegW:Bank|Reg[6] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.985      ;
; 0.055  ; RegW:Prod|Reg[1] ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 0.976      ;
; 0.056  ; RegW:Bank|Reg[2] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.978      ;
; 0.061  ; RegW:Bank|Reg[4] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.971      ;
; 0.065  ; RegW:Bank|Reg[2] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.967      ;
; 0.071  ; RegW:Bank|Reg[0] ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.963      ;
; 0.073  ; RegW:Bank|Reg[5] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.961      ;
; 0.074  ; RegW:Bank|Reg[3] ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.960      ;
; 0.075  ; RegW:Bank|Reg[1] ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.959      ;
; 0.075  ; RegW:Bank|Reg[1] ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.957      ;
; 0.077  ; RegW:Bank|Reg[7] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 0.957      ;
; 0.077  ; RegW:Bank|Reg[3] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.955      ;
; 0.079  ; RegW:Bank|Reg[0] ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.953      ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                               ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; RegW:Bank|Reg[12] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.360 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; RegW:Bank|Reg[10] ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[0]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.371 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; RegW:Bank|Reg[11] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.440 ; RegW:Bank|Reg[10] ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.594      ;
; 0.452 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.606      ;
; 0.457 ; RegW:Bank|Reg[6]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.611      ;
; 0.467 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.621      ;
; 0.468 ; RegW:Bank|Reg[5]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.622      ;
; 0.497 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; RegW:Bank|Reg[10] ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.511 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; RegW:Bank|Reg[11] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.667      ;
; 0.532 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; RegW:Bank|Reg[10] ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; RegW:Bank|Reg[7]  ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.694      ;
; 0.546 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; RegW:Bank|Reg[9]  ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.701      ;
; 0.547 ; RegW:Bank|Reg[12] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.701      ;
; 0.550 ; RegW:Bank|Reg[11] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.704      ;
; 0.550 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; RegW:Bank|Reg[8]  ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.707      ;
; 0.554 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.706      ;
; 0.560 ; RegW:Bank|Reg[1]  ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.714      ;
; 0.564 ; RegW:Bank|Reg[0]  ; RegW:Troco|Reg[0]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.718      ;
; 0.567 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.723      ;
; 0.578 ; RegW:Bank|Reg[10] ; RegW:Troco|Reg[11] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.732      ;
; 0.581 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; RegW:Bank|Reg[9]  ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.587 ; RegW:Bank|Reg[4]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.741      ;
; 0.589 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.744      ;
; 0.597 ; RegW:Bank|Reg[6]  ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.751      ;
; 0.602 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; RegW:Bank|Reg[8]  ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.761      ;
; 0.608 ; RegW:Bank|Reg[5]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.762      ;
; 0.613 ; RegW:Bank|Reg[10] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.767      ;
; 0.616 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; RegW:Bank|Reg[2]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.779      ;
; 0.630 ; RegW:Prod|Reg[2]  ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.781      ;
; 0.630 ; RegW:Prod|Reg[2]  ; RegW:Troco|Reg[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.781      ;
; 0.637 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.789      ;
; 0.641 ; RegW:Prod|Reg[3]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.792      ;
; 0.641 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; RegW:Bank|Reg[1]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.642 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.796      ;
; 0.643 ; RegW:Bank|Reg[5]  ; RegW:Troco|Reg[7]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.797      ;
; 0.644 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.646 ; RegW:Prod|Reg[2]  ; RegW:Troco|Reg[2]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.797      ;
; 0.647 ; RegW:Prod|Reg[3]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.798      ;
; 0.651 ; RegW:Bank|Reg[7]  ; RegW:Bank|Reg[12]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.655 ; RegW:Prod|Reg[3]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.806      ;
; 0.659 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.660 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.814      ;
; 0.663 ; RegW:Bank|Reg[3]  ; RegW:Bank|Reg[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.815      ;
; 0.672 ; RegW:Bank|Reg[0]  ; RegW:Bank|Reg[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.824      ;
; 0.676 ; RegW:Bank|Reg[5]  ; RegW:Bank|Reg[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.677 ; RegW:Bank|Reg[3]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.831      ;
; 0.679 ; RegW:Bank|Reg[4]  ; RegW:Bank|Reg[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.831      ;
; 0.687 ; RegW:Bank|Reg[9]  ; RegW:Troco|Reg[10] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.841      ;
; 0.690 ; RegW:Bank|Reg[11] ; RegW:Troco|Reg[12] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.844      ;
; 0.690 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[0]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.841      ;
; 0.691 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[5]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.842      ;
; 0.691 ; RegW:Bank|Reg[6]  ; RegW:Troco|Reg[8]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.845      ;
; 0.692 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[1]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.843      ;
; 0.692 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[4]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.843      ;
; 0.693 ; RegW:Bank|Reg[8]  ; RegW:Troco|Reg[9]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.847      ;
; 0.694 ; RegW:Bank|Reg[6]  ; RegW:Bank|Reg[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; RegW:Prod|Reg[1]  ; RegW:Troco|Reg[3]  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.846      ;
; 0.695 ; RegW:Bank|Reg[2]  ; RegW:Troco|Reg[6]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.849      ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Bank|Reg[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Bank|Reg[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Prod|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Prod|Reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegW:Troco|Reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegW:Troco|Reg[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Bank|Reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Bank|Reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Prod|Reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Prod|Reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Prod|Reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Prod|Reg[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; din[*]      ; CLK        ; 2.775 ; 2.775 ; Rise       ; CLK             ;
;  din[0]     ; CLK        ; 0.526 ; 0.526 ; Rise       ; CLK             ;
;  din[1]     ; CLK        ; 2.775 ; 2.775 ; Rise       ; CLK             ;
;  din[2]     ; CLK        ; 0.466 ; 0.466 ; Rise       ; CLK             ;
; pinLd_Bank  ; CLK        ; 2.220 ; 2.220 ; Rise       ; CLK             ;
; pinLd_Prod  ; CLK        ; 2.018 ; 2.018 ; Rise       ; CLK             ;
; pinLd_Troco ; CLK        ; 2.222 ; 2.222 ; Rise       ; CLK             ;
; prod_in[*]  ; CLK        ; 2.037 ; 2.037 ; Rise       ; CLK             ;
;  prod_in[0] ; CLK        ; 1.748 ; 1.748 ; Rise       ; CLK             ;
;  prod_in[1] ; CLK        ; 1.862 ; 1.862 ; Rise       ; CLK             ;
;  prod_in[2] ; CLK        ; 2.037 ; 2.037 ; Rise       ; CLK             ;
;  prod_in[3] ; CLK        ; 1.826 ; 1.826 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; din[*]      ; CLK        ; 0.594  ; 0.594  ; Rise       ; CLK             ;
;  din[0]     ; CLK        ; 0.195  ; 0.195  ; Rise       ; CLK             ;
;  din[1]     ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
;  din[2]     ; CLK        ; 0.594  ; 0.594  ; Rise       ; CLK             ;
; pinLd_Bank  ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
; pinLd_Prod  ; CLK        ; -1.898 ; -1.898 ; Rise       ; CLK             ;
; pinLd_Troco ; CLK        ; -2.102 ; -2.102 ; Rise       ; CLK             ;
; prod_in[*]  ; CLK        ; -1.628 ; -1.628 ; Rise       ; CLK             ;
;  prod_in[0] ; CLK        ; -1.628 ; -1.628 ; Rise       ; CLK             ;
;  prod_in[1] ; CLK        ; -1.742 ; -1.742 ; Rise       ; CLK             ;
;  prod_in[2] ; CLK        ; -1.917 ; -1.917 ; Rise       ; CLK             ;
;  prod_in[3] ; CLK        ; -1.706 ; -1.706 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BCD_C[*]       ; CLK        ; 8.019 ; 8.019 ; Rise       ; CLK             ;
;  BCD_C[0]      ; CLK        ; 8.019 ; 8.019 ; Rise       ; CLK             ;
;  BCD_C[1]      ; CLK        ; 7.915 ; 7.915 ; Rise       ; CLK             ;
;  BCD_C[2]      ; CLK        ; 7.971 ; 7.971 ; Rise       ; CLK             ;
;  BCD_C[3]      ; CLK        ; 7.882 ; 7.882 ; Rise       ; CLK             ;
;  BCD_C[4]      ; CLK        ; 7.929 ; 7.929 ; Rise       ; CLK             ;
;  BCD_C[5]      ; CLK        ; 7.887 ; 7.887 ; Rise       ; CLK             ;
;  BCD_C[6]      ; CLK        ; 7.921 ; 7.921 ; Rise       ; CLK             ;
; BCD_D[*]       ; CLK        ; 7.980 ; 7.980 ; Rise       ; CLK             ;
;  BCD_D[0]      ; CLK        ; 7.872 ; 7.872 ; Rise       ; CLK             ;
;  BCD_D[1]      ; CLK        ; 7.879 ; 7.879 ; Rise       ; CLK             ;
;  BCD_D[2]      ; CLK        ; 7.870 ; 7.870 ; Rise       ; CLK             ;
;  BCD_D[3]      ; CLK        ; 7.977 ; 7.977 ; Rise       ; CLK             ;
;  BCD_D[4]      ; CLK        ; 7.872 ; 7.872 ; Rise       ; CLK             ;
;  BCD_D[5]      ; CLK        ; 7.769 ; 7.769 ; Rise       ; CLK             ;
;  BCD_D[6]      ; CLK        ; 7.980 ; 7.980 ; Rise       ; CLK             ;
; BCD_M[*]       ; CLK        ; 8.475 ; 8.475 ; Rise       ; CLK             ;
;  BCD_M[0]      ; CLK        ; 8.381 ; 8.381 ; Rise       ; CLK             ;
;  BCD_M[1]      ; CLK        ; 8.392 ; 8.392 ; Rise       ; CLK             ;
;  BCD_M[2]      ; CLK        ; 8.413 ; 8.413 ; Rise       ; CLK             ;
;  BCD_M[3]      ; CLK        ; 8.398 ; 8.398 ; Rise       ; CLK             ;
;  BCD_M[4]      ; CLK        ; 8.386 ; 8.386 ; Rise       ; CLK             ;
;  BCD_M[5]      ; CLK        ; 8.475 ; 8.475 ; Rise       ; CLK             ;
;  BCD_M[6]      ; CLK        ; 8.405 ; 8.405 ; Rise       ; CLK             ;
; BCD_U[*]       ; CLK        ; 7.735 ; 7.735 ; Rise       ; CLK             ;
;  BCD_U[0]      ; CLK        ; 7.735 ; 7.735 ; Rise       ; CLK             ;
;  BCD_U[1]      ; CLK        ; 7.720 ; 7.720 ; Rise       ; CLK             ;
;  BCD_U[2]      ; CLK        ; 7.638 ; 7.638 ; Rise       ; CLK             ;
;  BCD_U[3]      ; CLK        ; 7.638 ; 7.638 ; Rise       ; CLK             ;
;  BCD_U[4]      ; CLK        ; 7.589 ; 7.589 ; Rise       ; CLK             ;
;  BCD_U[5]      ; CLK        ; 7.708 ; 7.708 ; Rise       ; CLK             ;
;  BCD_U[6]      ; CLK        ; 7.705 ; 7.705 ; Rise       ; CLK             ;
; pinMaior_B     ; CLK        ; 5.244 ; 5.244 ; Rise       ; CLK             ;
; pinMenor_P     ; CLK        ; 5.091 ; 5.091 ; Rise       ; CLK             ;
; prod_out[*]    ; CLK        ; 4.071 ; 4.071 ; Rise       ; CLK             ;
;  prod_out[0]   ; CLK        ; 4.071 ; 4.071 ; Rise       ; CLK             ;
;  prod_out[1]   ; CLK        ; 3.972 ; 3.972 ; Rise       ; CLK             ;
;  prod_out[2]   ; CLK        ; 3.771 ; 3.771 ; Rise       ; CLK             ;
;  prod_out[3]   ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
; troco_out[*]   ; CLK        ; 4.077 ; 4.077 ; Rise       ; CLK             ;
;  troco_out[0]  ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  troco_out[1]  ; CLK        ; 4.020 ; 4.020 ; Rise       ; CLK             ;
;  troco_out[2]  ; CLK        ; 4.077 ; 4.077 ; Rise       ; CLK             ;
;  troco_out[3]  ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  troco_out[4]  ; CLK        ; 3.784 ; 3.784 ; Rise       ; CLK             ;
;  troco_out[5]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  troco_out[6]  ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
;  troco_out[7]  ; CLK        ; 3.658 ; 3.658 ; Rise       ; CLK             ;
;  troco_out[8]  ; CLK        ; 3.875 ; 3.875 ; Rise       ; CLK             ;
;  troco_out[9]  ; CLK        ; 3.851 ; 3.851 ; Rise       ; CLK             ;
;  troco_out[10] ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  troco_out[11] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  troco_out[12] ; CLK        ; 3.654 ; 3.654 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BCD_C[*]       ; CLK        ; 5.087 ; 5.087 ; Rise       ; CLK             ;
;  BCD_C[0]      ; CLK        ; 5.224 ; 5.224 ; Rise       ; CLK             ;
;  BCD_C[1]      ; CLK        ; 5.129 ; 5.129 ; Rise       ; CLK             ;
;  BCD_C[2]      ; CLK        ; 5.164 ; 5.164 ; Rise       ; CLK             ;
;  BCD_C[3]      ; CLK        ; 5.087 ; 5.087 ; Rise       ; CLK             ;
;  BCD_C[4]      ; CLK        ; 5.150 ; 5.150 ; Rise       ; CLK             ;
;  BCD_C[5]      ; CLK        ; 5.099 ; 5.099 ; Rise       ; CLK             ;
;  BCD_C[6]      ; CLK        ; 5.126 ; 5.126 ; Rise       ; CLK             ;
; BCD_D[*]       ; CLK        ; 4.778 ; 4.778 ; Rise       ; CLK             ;
;  BCD_D[0]      ; CLK        ; 4.877 ; 4.877 ; Rise       ; CLK             ;
;  BCD_D[1]      ; CLK        ; 4.896 ; 4.896 ; Rise       ; CLK             ;
;  BCD_D[2]      ; CLK        ; 4.912 ; 4.912 ; Rise       ; CLK             ;
;  BCD_D[3]      ; CLK        ; 4.988 ; 4.988 ; Rise       ; CLK             ;
;  BCD_D[4]      ; CLK        ; 4.893 ; 4.893 ; Rise       ; CLK             ;
;  BCD_D[5]      ; CLK        ; 4.778 ; 4.778 ; Rise       ; CLK             ;
;  BCD_D[6]      ; CLK        ; 4.985 ; 4.985 ; Rise       ; CLK             ;
; BCD_M[*]       ; CLK        ; 4.805 ; 4.805 ; Rise       ; CLK             ;
;  BCD_M[0]      ; CLK        ; 4.805 ; 4.805 ; Rise       ; CLK             ;
;  BCD_M[1]      ; CLK        ; 4.939 ; 4.939 ; Rise       ; CLK             ;
;  BCD_M[2]      ; CLK        ; 4.817 ; 4.817 ; Rise       ; CLK             ;
;  BCD_M[3]      ; CLK        ; 4.828 ; 4.828 ; Rise       ; CLK             ;
;  BCD_M[4]      ; CLK        ; 4.944 ; 4.944 ; Rise       ; CLK             ;
;  BCD_M[5]      ; CLK        ; 4.899 ; 4.899 ; Rise       ; CLK             ;
;  BCD_M[6]      ; CLK        ; 4.832 ; 4.832 ; Rise       ; CLK             ;
; BCD_U[*]       ; CLK        ; 4.484 ; 4.484 ; Rise       ; CLK             ;
;  BCD_U[0]      ; CLK        ; 4.628 ; 4.628 ; Rise       ; CLK             ;
;  BCD_U[1]      ; CLK        ; 4.614 ; 4.614 ; Rise       ; CLK             ;
;  BCD_U[2]      ; CLK        ; 4.532 ; 4.532 ; Rise       ; CLK             ;
;  BCD_U[3]      ; CLK        ; 4.532 ; 4.532 ; Rise       ; CLK             ;
;  BCD_U[4]      ; CLK        ; 4.484 ; 4.484 ; Rise       ; CLK             ;
;  BCD_U[5]      ; CLK        ; 4.598 ; 4.598 ; Rise       ; CLK             ;
;  BCD_U[6]      ; CLK        ; 4.598 ; 4.598 ; Rise       ; CLK             ;
; pinMaior_B     ; CLK        ; 4.238 ; 4.238 ; Rise       ; CLK             ;
; pinMenor_P     ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
; prod_out[*]    ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
;  prod_out[0]   ; CLK        ; 4.071 ; 4.071 ; Rise       ; CLK             ;
;  prod_out[1]   ; CLK        ; 3.972 ; 3.972 ; Rise       ; CLK             ;
;  prod_out[2]   ; CLK        ; 3.771 ; 3.771 ; Rise       ; CLK             ;
;  prod_out[3]   ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
; troco_out[*]   ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  troco_out[0]  ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  troco_out[1]  ; CLK        ; 4.020 ; 4.020 ; Rise       ; CLK             ;
;  troco_out[2]  ; CLK        ; 4.077 ; 4.077 ; Rise       ; CLK             ;
;  troco_out[3]  ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  troco_out[4]  ; CLK        ; 3.784 ; 3.784 ; Rise       ; CLK             ;
;  troco_out[5]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  troco_out[6]  ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
;  troco_out[7]  ; CLK        ; 3.658 ; 3.658 ; Rise       ; CLK             ;
;  troco_out[8]  ; CLK        ; 3.875 ; 3.875 ; Rise       ; CLK             ;
;  troco_out[9]  ; CLK        ; 3.851 ; 3.851 ; Rise       ; CLK             ;
;  troco_out[10] ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  troco_out[11] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  troco_out[12] ; CLK        ; 3.654 ; 3.654 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.214  ; 0.238 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -2.214  ; 0.238 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -32.493 ; 0.0   ; 0.0      ; 0.0     ; -31.38              ;
;  CLK             ; -32.493 ; 0.000 ; N/A      ; N/A     ; -31.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; din[*]      ; CLK        ; 5.454 ; 5.454 ; Rise       ; CLK             ;
;  din[0]     ; CLK        ; 1.803 ; 1.803 ; Rise       ; CLK             ;
;  din[1]     ; CLK        ; 5.454 ; 5.454 ; Rise       ; CLK             ;
;  din[2]     ; CLK        ; 1.777 ; 1.777 ; Rise       ; CLK             ;
; pinLd_Bank  ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
; pinLd_Prod  ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
; pinLd_Troco ; CLK        ; 4.072 ; 4.072 ; Rise       ; CLK             ;
; prod_in[*]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  prod_in[0] ; CLK        ; 3.206 ; 3.206 ; Rise       ; CLK             ;
;  prod_in[1] ; CLK        ; 3.460 ; 3.460 ; Rise       ; CLK             ;
;  prod_in[2] ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  prod_in[3] ; CLK        ; 3.405 ; 3.405 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; din[*]      ; CLK        ; 0.594  ; 0.594  ; Rise       ; CLK             ;
;  din[0]     ; CLK        ; 0.195  ; 0.195  ; Rise       ; CLK             ;
;  din[1]     ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
;  din[2]     ; CLK        ; 0.594  ; 0.594  ; Rise       ; CLK             ;
; pinLd_Bank  ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
; pinLd_Prod  ; CLK        ; -1.898 ; -1.898 ; Rise       ; CLK             ;
; pinLd_Troco ; CLK        ; -2.102 ; -2.102 ; Rise       ; CLK             ;
; prod_in[*]  ; CLK        ; -1.628 ; -1.628 ; Rise       ; CLK             ;
;  prod_in[0] ; CLK        ; -1.628 ; -1.628 ; Rise       ; CLK             ;
;  prod_in[1] ; CLK        ; -1.742 ; -1.742 ; Rise       ; CLK             ;
;  prod_in[2] ; CLK        ; -1.917 ; -1.917 ; Rise       ; CLK             ;
;  prod_in[3] ; CLK        ; -1.706 ; -1.706 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BCD_C[*]       ; CLK        ; 16.442 ; 16.442 ; Rise       ; CLK             ;
;  BCD_C[0]      ; CLK        ; 16.442 ; 16.442 ; Rise       ; CLK             ;
;  BCD_C[1]      ; CLK        ; 16.207 ; 16.207 ; Rise       ; CLK             ;
;  BCD_C[2]      ; CLK        ; 16.238 ; 16.238 ; Rise       ; CLK             ;
;  BCD_C[3]      ; CLK        ; 16.177 ; 16.177 ; Rise       ; CLK             ;
;  BCD_C[4]      ; CLK        ; 16.229 ; 16.229 ; Rise       ; CLK             ;
;  BCD_C[5]      ; CLK        ; 16.190 ; 16.190 ; Rise       ; CLK             ;
;  BCD_C[6]      ; CLK        ; 16.214 ; 16.214 ; Rise       ; CLK             ;
; BCD_D[*]       ; CLK        ; 16.374 ; 16.374 ; Rise       ; CLK             ;
;  BCD_D[0]      ; CLK        ; 16.145 ; 16.145 ; Rise       ; CLK             ;
;  BCD_D[1]      ; CLK        ; 16.149 ; 16.149 ; Rise       ; CLK             ;
;  BCD_D[2]      ; CLK        ; 16.105 ; 16.105 ; Rise       ; CLK             ;
;  BCD_D[3]      ; CLK        ; 16.372 ; 16.372 ; Rise       ; CLK             ;
;  BCD_D[4]      ; CLK        ; 16.149 ; 16.149 ; Rise       ; CLK             ;
;  BCD_D[5]      ; CLK        ; 15.925 ; 15.925 ; Rise       ; CLK             ;
;  BCD_D[6]      ; CLK        ; 16.374 ; 16.374 ; Rise       ; CLK             ;
; BCD_M[*]       ; CLK        ; 17.396 ; 17.396 ; Rise       ; CLK             ;
;  BCD_M[0]      ; CLK        ; 17.177 ; 17.177 ; Rise       ; CLK             ;
;  BCD_M[1]      ; CLK        ; 17.190 ; 17.190 ; Rise       ; CLK             ;
;  BCD_M[2]      ; CLK        ; 17.183 ; 17.183 ; Rise       ; CLK             ;
;  BCD_M[3]      ; CLK        ; 17.198 ; 17.198 ; Rise       ; CLK             ;
;  BCD_M[4]      ; CLK        ; 17.187 ; 17.187 ; Rise       ; CLK             ;
;  BCD_M[5]      ; CLK        ; 17.396 ; 17.396 ; Rise       ; CLK             ;
;  BCD_M[6]      ; CLK        ; 17.201 ; 17.201 ; Rise       ; CLK             ;
; BCD_U[*]       ; CLK        ; 15.713 ; 15.713 ; Rise       ; CLK             ;
;  BCD_U[0]      ; CLK        ; 15.713 ; 15.713 ; Rise       ; CLK             ;
;  BCD_U[1]      ; CLK        ; 15.699 ; 15.699 ; Rise       ; CLK             ;
;  BCD_U[2]      ; CLK        ; 15.447 ; 15.447 ; Rise       ; CLK             ;
;  BCD_U[3]      ; CLK        ; 15.498 ; 15.498 ; Rise       ; CLK             ;
;  BCD_U[4]      ; CLK        ; 15.449 ; 15.449 ; Rise       ; CLK             ;
;  BCD_U[5]      ; CLK        ; 15.693 ; 15.693 ; Rise       ; CLK             ;
;  BCD_U[6]      ; CLK        ; 15.684 ; 15.684 ; Rise       ; CLK             ;
; pinMaior_B     ; CLK        ; 10.066 ; 10.066 ; Rise       ; CLK             ;
; pinMenor_P     ; CLK        ; 9.697  ; 9.697  ; Rise       ; CLK             ;
; prod_out[*]    ; CLK        ; 7.329  ; 7.329  ; Rise       ; CLK             ;
;  prod_out[0]   ; CLK        ; 7.329  ; 7.329  ; Rise       ; CLK             ;
;  prod_out[1]   ; CLK        ; 7.097  ; 7.097  ; Rise       ; CLK             ;
;  prod_out[2]   ; CLK        ; 6.630  ; 6.630  ; Rise       ; CLK             ;
;  prod_out[3]   ; CLK        ; 6.617  ; 6.617  ; Rise       ; CLK             ;
; troco_out[*]   ; CLK        ; 7.324  ; 7.324  ; Rise       ; CLK             ;
;  troco_out[0]  ; CLK        ; 7.078  ; 7.078  ; Rise       ; CLK             ;
;  troco_out[1]  ; CLK        ; 7.110  ; 7.110  ; Rise       ; CLK             ;
;  troco_out[2]  ; CLK        ; 7.324  ; 7.324  ; Rise       ; CLK             ;
;  troco_out[3]  ; CLK        ; 6.633  ; 6.633  ; Rise       ; CLK             ;
;  troco_out[4]  ; CLK        ; 6.653  ; 6.653  ; Rise       ; CLK             ;
;  troco_out[5]  ; CLK        ; 6.383  ; 6.383  ; Rise       ; CLK             ;
;  troco_out[6]  ; CLK        ; 6.409  ; 6.409  ; Rise       ; CLK             ;
;  troco_out[7]  ; CLK        ; 6.402  ; 6.402  ; Rise       ; CLK             ;
;  troco_out[8]  ; CLK        ; 6.879  ; 6.879  ; Rise       ; CLK             ;
;  troco_out[9]  ; CLK        ; 6.829  ; 6.829  ; Rise       ; CLK             ;
;  troco_out[10] ; CLK        ; 6.429  ; 6.429  ; Rise       ; CLK             ;
;  troco_out[11] ; CLK        ; 6.416  ; 6.416  ; Rise       ; CLK             ;
;  troco_out[12] ; CLK        ; 6.394  ; 6.394  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BCD_C[*]       ; CLK        ; 5.087 ; 5.087 ; Rise       ; CLK             ;
;  BCD_C[0]      ; CLK        ; 5.224 ; 5.224 ; Rise       ; CLK             ;
;  BCD_C[1]      ; CLK        ; 5.129 ; 5.129 ; Rise       ; CLK             ;
;  BCD_C[2]      ; CLK        ; 5.164 ; 5.164 ; Rise       ; CLK             ;
;  BCD_C[3]      ; CLK        ; 5.087 ; 5.087 ; Rise       ; CLK             ;
;  BCD_C[4]      ; CLK        ; 5.150 ; 5.150 ; Rise       ; CLK             ;
;  BCD_C[5]      ; CLK        ; 5.099 ; 5.099 ; Rise       ; CLK             ;
;  BCD_C[6]      ; CLK        ; 5.126 ; 5.126 ; Rise       ; CLK             ;
; BCD_D[*]       ; CLK        ; 4.778 ; 4.778 ; Rise       ; CLK             ;
;  BCD_D[0]      ; CLK        ; 4.877 ; 4.877 ; Rise       ; CLK             ;
;  BCD_D[1]      ; CLK        ; 4.896 ; 4.896 ; Rise       ; CLK             ;
;  BCD_D[2]      ; CLK        ; 4.912 ; 4.912 ; Rise       ; CLK             ;
;  BCD_D[3]      ; CLK        ; 4.988 ; 4.988 ; Rise       ; CLK             ;
;  BCD_D[4]      ; CLK        ; 4.893 ; 4.893 ; Rise       ; CLK             ;
;  BCD_D[5]      ; CLK        ; 4.778 ; 4.778 ; Rise       ; CLK             ;
;  BCD_D[6]      ; CLK        ; 4.985 ; 4.985 ; Rise       ; CLK             ;
; BCD_M[*]       ; CLK        ; 4.805 ; 4.805 ; Rise       ; CLK             ;
;  BCD_M[0]      ; CLK        ; 4.805 ; 4.805 ; Rise       ; CLK             ;
;  BCD_M[1]      ; CLK        ; 4.939 ; 4.939 ; Rise       ; CLK             ;
;  BCD_M[2]      ; CLK        ; 4.817 ; 4.817 ; Rise       ; CLK             ;
;  BCD_M[3]      ; CLK        ; 4.828 ; 4.828 ; Rise       ; CLK             ;
;  BCD_M[4]      ; CLK        ; 4.944 ; 4.944 ; Rise       ; CLK             ;
;  BCD_M[5]      ; CLK        ; 4.899 ; 4.899 ; Rise       ; CLK             ;
;  BCD_M[6]      ; CLK        ; 4.832 ; 4.832 ; Rise       ; CLK             ;
; BCD_U[*]       ; CLK        ; 4.484 ; 4.484 ; Rise       ; CLK             ;
;  BCD_U[0]      ; CLK        ; 4.628 ; 4.628 ; Rise       ; CLK             ;
;  BCD_U[1]      ; CLK        ; 4.614 ; 4.614 ; Rise       ; CLK             ;
;  BCD_U[2]      ; CLK        ; 4.532 ; 4.532 ; Rise       ; CLK             ;
;  BCD_U[3]      ; CLK        ; 4.532 ; 4.532 ; Rise       ; CLK             ;
;  BCD_U[4]      ; CLK        ; 4.484 ; 4.484 ; Rise       ; CLK             ;
;  BCD_U[5]      ; CLK        ; 4.598 ; 4.598 ; Rise       ; CLK             ;
;  BCD_U[6]      ; CLK        ; 4.598 ; 4.598 ; Rise       ; CLK             ;
; pinMaior_B     ; CLK        ; 4.238 ; 4.238 ; Rise       ; CLK             ;
; pinMenor_P     ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
; prod_out[*]    ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
;  prod_out[0]   ; CLK        ; 4.071 ; 4.071 ; Rise       ; CLK             ;
;  prod_out[1]   ; CLK        ; 3.972 ; 3.972 ; Rise       ; CLK             ;
;  prod_out[2]   ; CLK        ; 3.771 ; 3.771 ; Rise       ; CLK             ;
;  prod_out[3]   ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
; troco_out[*]   ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  troco_out[0]  ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  troco_out[1]  ; CLK        ; 4.020 ; 4.020 ; Rise       ; CLK             ;
;  troco_out[2]  ; CLK        ; 4.077 ; 4.077 ; Rise       ; CLK             ;
;  troco_out[3]  ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  troco_out[4]  ; CLK        ; 3.784 ; 3.784 ; Rise       ; CLK             ;
;  troco_out[5]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  troco_out[6]  ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
;  troco_out[7]  ; CLK        ; 3.658 ; 3.658 ; Rise       ; CLK             ;
;  troco_out[8]  ; CLK        ; 3.875 ; 3.875 ; Rise       ; CLK             ;
;  troco_out[9]  ; CLK        ; 3.851 ; 3.851 ; Rise       ; CLK             ;
;  troco_out[10] ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  troco_out[11] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  troco_out[12] ; CLK        ; 3.654 ; 3.654 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 546      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 546      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 99    ; 99   ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 369   ; 369  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 01 01:17:37 2025
Info: Command: quartus_sta Datapath -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.214       -32.493 CLK 
Info (332146): Worst-case hold slack is 0.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.521         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.471        -3.016 CLK 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Tue Jul 01 01:17:37 2025
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


