TimeQuest Timing Analyzer report for TEI_GRUPO17
Tue Jul 29 21:39:57 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Slow Corner Signal Integrity Metrics
 57. Fast Corner Signal Integrity Metrics
 58. Clock Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -27.000                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; CLK        ; 2.392 ; 2.817 ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; 1.883 ; 2.285 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; 2.000 ; 2.412 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; 1.953 ; 2.369 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; 1.829 ; 2.232 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; 1.811 ; 2.224 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; 1.676 ; 2.092 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; 2.102 ; 2.519 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; 1.880 ; 2.287 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; 2.059 ; 2.459 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; 1.630 ; 2.042 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.083 ; 0.219 ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; 2.392 ; 2.817 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; 1.868 ; 2.264 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 1.654 ; 2.070 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 1.840 ; 2.250 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 1.868 ; 2.264 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 1.808 ; 2.212 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 1.662 ; 2.079 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 1.654 ; 2.081 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 1.819 ; 2.236 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 1.638 ; 2.063 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 1.632 ; 2.050 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 1.643 ; 2.062 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 1.848 ; 2.248 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 1.640 ; 2.066 ; Rise       ; CLK             ;
; IenA          ; CLK        ; 2.600 ; 2.989 ; Rise       ; CLK             ;
; IenB          ; CLK        ; 0.247 ; 0.399 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; B[*]          ; CLK        ; 0.195  ; 0.058  ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; -1.511 ; -1.894 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; -1.635 ; -2.038 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; -1.594 ; -1.999 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; -1.475 ; -1.866 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; -1.454 ; -1.858 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; -1.324 ; -1.732 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; -1.733 ; -2.141 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; -1.521 ; -1.919 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; -1.693 ; -2.084 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; -1.281 ; -1.684 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.195  ; 0.058  ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; -2.013 ; -2.428 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; -1.282 ; -1.691 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; -1.303 ; -1.711 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; -1.482 ; -1.884 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; -1.509 ; -1.897 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; -1.452 ; -1.847 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; -1.311 ; -1.719 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; -1.303 ; -1.721 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; -1.462 ; -1.869 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; -1.289 ; -1.704 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; -1.282 ; -1.691 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; -1.293 ; -1.703 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; -1.490 ; -1.882 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; -1.290 ; -1.707 ; Rise       ; CLK             ;
; IenA          ; CLK        ; -2.159 ; -2.551 ; Rise       ; CLK             ;
; IenB          ; CLK        ; -0.020 ; -0.183 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 13.566 ; 13.537 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.265  ; 5.219  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 6.018  ; 5.985  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.609  ; 6.519  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 7.197  ; 7.115  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 7.393  ; 7.369  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 7.710  ; 7.651  ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 10.300 ; 10.251 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 10.771 ; 10.697 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 11.158 ; 11.129 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 11.963 ; 11.897 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 12.958 ; 12.906 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 13.566 ; 13.537 ; Rise       ; CLK             ;
; C             ; CLK        ; 13.093 ; 13.501 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 5.456  ; 5.486  ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 4.901  ; 4.908  ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 5.042  ; 5.077  ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 5.100  ; 5.106  ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 5.087  ; 5.078  ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 5.076  ; 5.112  ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 5.456  ; 5.481  ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 5.443  ; 5.486  ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 5.254  ; 5.250  ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 5.266  ; 5.252  ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 5.302  ; 5.296  ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 5.275  ; 5.253  ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 5.421  ; 5.470  ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 6.656  ; 6.771  ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 5.077  ; 5.078  ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 5.025  ; 5.060  ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 5.209  ; 5.213  ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 5.023  ; 5.038  ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 6.656  ; 6.771  ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 4.862  ; 4.872  ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 4.877  ; 4.884  ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 5.542  ; 5.531  ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 5.647  ; 5.623  ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 5.023  ; 5.027  ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 5.050  ; 5.049  ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 5.328  ; 5.330  ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 13.552 ; 13.522 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 6.769  ; 6.786  ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 6.012  ; 5.973  ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 6.599  ; 6.509  ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 7.222  ; 7.136  ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 7.758  ; 7.728  ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 7.968  ; 7.903  ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 10.300 ; 10.251 ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 11.309 ; 11.227 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 12.455 ; 12.507 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 11.960 ; 11.896 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 12.947 ; 12.897 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 13.552 ; 13.522 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 5.013 ; 4.976 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.033 ; 5.000 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.392 ; 5.342 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.455 ; 5.393 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.428 ; 5.373 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.033 ; 4.999 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 5.013 ; 4.980 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.422 ; 5.364 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 5.190 ; 5.144 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.015 ; 4.976 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 5.216 ; 5.164 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 5.458 ; 5.398 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 5.219 ; 5.172 ; Rise       ; CLK             ;
; C             ; CLK        ; 5.217 ; 5.170 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 4.804 ; 4.809 ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 4.804 ; 4.809 ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 4.937 ; 4.970 ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 4.994 ; 4.999 ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 4.981 ; 4.972 ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 4.969 ; 5.003 ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 5.338 ; 5.362 ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 5.326 ; 5.367 ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 5.141 ; 5.137 ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 5.153 ; 5.139 ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 5.188 ; 5.181 ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 5.162 ; 5.140 ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 5.301 ; 5.348 ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 4.766 ; 4.775 ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 4.972 ; 4.972 ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 4.920 ; 4.954 ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 5.098 ; 5.101 ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 4.920 ; 4.934 ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 6.538 ; 6.651 ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 4.766 ; 4.775 ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 4.780 ; 4.786 ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 5.417 ; 5.406 ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 5.519 ; 5.496 ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 4.920 ; 4.923 ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 4.946 ; 4.945 ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 5.211 ; 5.213 ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 5.205 ; 5.158 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 6.527 ; 6.558 ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 5.386 ; 5.331 ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 5.445 ; 5.383 ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 5.451 ; 5.393 ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 5.383 ; 5.343 ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 5.262 ; 5.223 ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 5.422 ; 5.364 ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 5.707 ; 5.652 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 6.311 ; 6.354 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 5.213 ; 5.163 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 5.448 ; 5.390 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 5.205 ; 5.158 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.823 ; 5.823 ; 6.233 ; 6.142 ;
; OenSUM     ; BidirBus[1]  ; 5.658 ; 5.658 ; 6.065 ; 5.974 ;
; OenSUM     ; BidirBus[2]  ; 5.816 ; 5.816 ; 6.226 ; 6.135 ;
; OenSUM     ; BidirBus[3]  ; 5.658 ; 5.658 ; 6.065 ; 5.974 ;
; OenSUM     ; BidirBus[4]  ; 5.823 ; 5.823 ; 6.233 ; 6.142 ;
; OenSUM     ; BidirBus[5]  ; 5.803 ; 5.803 ; 6.213 ; 6.122 ;
; OenSUM     ; BidirBus[6]  ; 6.022 ; 6.022 ; 6.480 ; 6.389 ;
; OenSUM     ; BidirBus[7]  ; 6.271 ; 6.271 ; 6.721 ; 6.630 ;
; OenSUM     ; BidirBus[8]  ; 6.239 ; 6.239 ; 6.693 ; 6.602 ;
; OenSUM     ; BidirBus[9]  ; 6.249 ; 6.249 ; 6.703 ; 6.612 ;
; OenSUM     ; BidirBus[10] ; 6.022 ; 6.022 ; 6.480 ; 6.389 ;
; OenSUM     ; BidirBus[11] ; 6.271 ; 6.271 ; 6.721 ; 6.630 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.513 ; 5.513 ; 5.922 ; 5.914 ;
; OenSUM     ; BidirBus[1]  ; 5.354 ; 5.354 ; 5.761 ; 5.753 ;
; OenSUM     ; BidirBus[2]  ; 5.507 ; 5.507 ; 5.916 ; 5.908 ;
; OenSUM     ; BidirBus[3]  ; 5.354 ; 5.354 ; 5.761 ; 5.753 ;
; OenSUM     ; BidirBus[4]  ; 5.513 ; 5.513 ; 5.922 ; 5.914 ;
; OenSUM     ; BidirBus[5]  ; 5.493 ; 5.493 ; 5.902 ; 5.894 ;
; OenSUM     ; BidirBus[6]  ; 5.704 ; 5.704 ; 6.159 ; 6.151 ;
; OenSUM     ; BidirBus[7]  ; 5.943 ; 5.943 ; 6.390 ; 6.382 ;
; OenSUM     ; BidirBus[8]  ; 5.912 ; 5.912 ; 6.363 ; 6.355 ;
; OenSUM     ; BidirBus[9]  ; 5.922 ; 5.922 ; 6.373 ; 6.365 ;
; OenSUM     ; BidirBus[10] ; 5.704 ; 5.704 ; 6.159 ; 6.151 ;
; OenSUM     ; BidirBus[11] ; 5.943 ; 5.943 ; 6.390 ; 6.382 ;
+------------+--------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -27.000                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; CLK        ; 2.089 ; 2.426 ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; 1.620 ; 1.933 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; 1.725 ; 2.052 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; 1.681 ; 2.022 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; 1.575 ; 1.891 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; 1.547 ; 1.886 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; 1.416 ; 1.771 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; 1.822 ; 2.161 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; 1.615 ; 1.954 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; 1.775 ; 2.098 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; 1.378 ; 1.728 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.086 ; 0.263 ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; 2.089 ; 2.426 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; 1.595 ; 1.927 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 1.399 ; 1.753 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 1.575 ; 1.915 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 1.595 ; 1.927 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 1.551 ; 1.886 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 1.407 ; 1.762 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 1.408 ; 1.759 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 1.561 ; 1.897 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 1.388 ; 1.746 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 1.380 ; 1.735 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 1.395 ; 1.743 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 1.586 ; 1.920 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 1.390 ; 1.750 ; Rise       ; CLK             ;
; IenA          ; CLK        ; 2.284 ; 2.585 ; Rise       ; CLK             ;
; IenB          ; CLK        ; 0.255 ; 0.442 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; B[*]          ; CLK        ; 0.163  ; -0.012 ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; -1.292 ; -1.592 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; -1.403 ; -1.723 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; -1.365 ; -1.696 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; -1.262 ; -1.571 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; -1.233 ; -1.564 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; -1.107 ; -1.454 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; -1.497 ; -1.828 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; -1.299 ; -1.630 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; -1.453 ; -1.768 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; -1.071 ; -1.413 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.163  ; -0.012 ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; -1.754 ; -2.083 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; -1.072 ; -1.419 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; -1.091 ; -1.437 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; -1.260 ; -1.593 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; -1.280 ; -1.604 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; -1.237 ; -1.564 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; -1.099 ; -1.446 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; -1.099 ; -1.442 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; -1.247 ; -1.575 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; -1.081 ; -1.431 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; -1.072 ; -1.419 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; -1.087 ; -1.427 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; -1.271 ; -1.597 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; -1.083 ; -1.435 ; Rise       ; CLK             ;
; IenA          ; CLK        ; -1.881 ; -2.194 ; Rise       ; CLK             ;
; IenB          ; CLK        ; -0.033 ; -0.236 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 12.442 ; 12.385 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 4.992  ; 4.928  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.671  ; 5.604  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.204  ; 6.080  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 6.716  ; 6.605  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 6.876  ; 6.832  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 7.156  ; 7.086  ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 9.562  ; 9.480  ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 9.967  ; 9.876  ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 10.309 ; 10.258 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 11.026 ; 10.938 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 11.914 ; 11.826 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 12.442 ; 12.385 ; Rise       ; CLK             ;
; C             ; CLK        ; 12.132 ; 12.353 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 5.190  ; 5.182  ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 4.666  ; 4.647  ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 4.804  ; 4.791  ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 4.852  ; 4.817  ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 4.844  ; 4.809  ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 4.836  ; 4.821  ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 5.190  ; 5.182  ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 5.180  ; 5.160  ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 5.007  ; 4.954  ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 5.010  ; 4.948  ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 5.034  ; 4.988  ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 5.019  ; 4.957  ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 5.145  ; 5.148  ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 6.381  ; 6.461  ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 4.832  ; 4.796  ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 4.787  ; 4.771  ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 4.963  ; 4.915  ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 4.781  ; 4.757  ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 6.381  ; 6.461  ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 4.628  ; 4.615  ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 4.645  ; 4.630  ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 5.255  ; 5.201  ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 5.357  ; 5.298  ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 4.780  ; 4.750  ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 4.807  ; 4.771  ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 5.059  ; 5.014  ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 12.429 ; 12.372 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 6.481  ; 6.470  ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 5.666  ; 5.593  ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 6.194  ; 6.070  ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 6.738  ; 6.626  ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 7.223  ; 7.147  ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 7.402  ; 7.309  ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 9.562  ; 9.480  ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 10.462 ; 10.337 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 11.606 ; 11.636 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 11.026 ; 10.942 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 11.903 ; 11.820 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 12.429 ; 12.372 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 4.762 ; 4.706 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 4.783 ; 4.730 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.113 ; 5.032 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.180 ; 5.077 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.146 ; 5.056 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 4.779 ; 4.726 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 4.762 ; 4.711 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.140 ; 5.051 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 4.929 ; 4.858 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 4.765 ; 4.706 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 4.953 ; 4.877 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 5.174 ; 5.079 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 4.954 ; 4.881 ; Rise       ; CLK             ;
; C             ; CLK        ; 4.949 ; 4.876 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 4.579 ; 4.560 ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 4.579 ; 4.560 ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 4.709 ; 4.697 ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 4.757 ; 4.722 ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 4.749 ; 4.715 ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 4.740 ; 4.725 ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 5.084 ; 5.076 ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 5.074 ; 5.055 ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 4.905 ; 4.854 ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 4.909 ; 4.849 ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 4.932 ; 4.887 ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 4.917 ; 4.857 ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 5.038 ; 5.039 ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 4.543 ; 4.529 ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 4.738 ; 4.703 ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 4.693 ; 4.677 ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 4.863 ; 4.817 ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 4.688 ; 4.665 ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 6.274 ; 6.355 ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 4.543 ; 4.529 ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 4.559 ; 4.543 ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 5.143 ; 5.091 ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 5.242 ; 5.185 ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 4.688 ; 4.658 ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 4.714 ; 4.679 ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 4.955 ; 4.911 ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 4.941 ; 4.868 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 6.263 ; 6.264 ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 5.108 ; 5.021 ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 5.170 ; 5.067 ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 5.167 ; 5.076 ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 5.112 ; 5.028 ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 4.999 ; 4.926 ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 5.140 ; 5.051 ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 5.403 ; 5.300 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 6.062 ; 6.084 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 4.953 ; 4.882 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 5.164 ; 5.073 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 4.941 ; 4.868 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.354 ; 5.356 ; 5.696 ; 5.696 ;
; OenSUM     ; BidirBus[1]  ; 5.198 ; 5.200 ; 5.542 ; 5.542 ;
; OenSUM     ; BidirBus[2]  ; 5.347 ; 5.349 ; 5.686 ; 5.686 ;
; OenSUM     ; BidirBus[3]  ; 5.198 ; 5.200 ; 5.542 ; 5.542 ;
; OenSUM     ; BidirBus[4]  ; 5.354 ; 5.356 ; 5.696 ; 5.696 ;
; OenSUM     ; BidirBus[5]  ; 5.334 ; 5.336 ; 5.676 ; 5.676 ;
; OenSUM     ; BidirBus[6]  ; 5.531 ; 5.533 ; 5.910 ; 5.910 ;
; OenSUM     ; BidirBus[7]  ; 5.764 ; 5.766 ; 6.125 ; 6.125 ;
; OenSUM     ; BidirBus[8]  ; 5.732 ; 5.734 ; 6.099 ; 6.099 ;
; OenSUM     ; BidirBus[9]  ; 5.742 ; 5.744 ; 6.109 ; 6.109 ;
; OenSUM     ; BidirBus[10] ; 5.531 ; 5.533 ; 5.910 ; 5.910 ;
; OenSUM     ; BidirBus[11] ; 5.764 ; 5.766 ; 6.125 ; 6.125 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 4.857 ; 4.857 ; 5.291 ; 5.190 ;
; OenSUM     ; BidirBus[1]  ; 4.708 ; 4.708 ; 5.143 ; 5.042 ;
; OenSUM     ; BidirBus[2]  ; 4.850 ; 4.850 ; 5.281 ; 5.180 ;
; OenSUM     ; BidirBus[3]  ; 4.708 ; 4.708 ; 5.143 ; 5.042 ;
; OenSUM     ; BidirBus[4]  ; 4.857 ; 4.857 ; 5.291 ; 5.190 ;
; OenSUM     ; BidirBus[5]  ; 4.837 ; 4.837 ; 5.271 ; 5.170 ;
; OenSUM     ; BidirBus[6]  ; 5.027 ; 5.027 ; 5.496 ; 5.395 ;
; OenSUM     ; BidirBus[7]  ; 5.251 ; 5.251 ; 5.703 ; 5.602 ;
; OenSUM     ; BidirBus[8]  ; 5.220 ; 5.220 ; 5.677 ; 5.576 ;
; OenSUM     ; BidirBus[9]  ; 5.230 ; 5.230 ; 5.687 ; 5.586 ;
; OenSUM     ; BidirBus[10] ; 5.027 ; 5.027 ; 5.496 ; 5.395 ;
; OenSUM     ; BidirBus[11] ; 5.251 ; 5.251 ; 5.703 ; 5.602 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -28.452                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; CLK        ; 1.351 ; 1.971 ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; 1.046 ; 1.636 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; 1.113 ; 1.694 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; 1.077 ; 1.657 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; 1.010 ; 1.573 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; 1.012 ; 1.579 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; 0.936 ; 1.503 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; 1.182 ; 1.765 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; 1.050 ; 1.627 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; 1.140 ; 1.723 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; 0.914 ; 1.470 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.051 ; 0.349 ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; 1.351 ; 1.971 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; 1.036 ; 1.610 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 0.927 ; 1.494 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 1.027 ; 1.600 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 1.036 ; 1.610 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 1.013 ; 1.579 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 0.925 ; 1.494 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 0.925 ; 1.493 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 1.018 ; 1.585 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 0.923 ; 1.486 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 0.916 ; 1.471 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 0.916 ; 1.483 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 1.033 ; 1.601 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 0.924 ; 1.489 ; Rise       ; CLK             ;
; IenA          ; CLK        ; 1.433 ; 2.021 ; Rise       ; CLK             ;
; IenB          ; CLK        ; 0.152 ; 0.444 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; B[*]          ; CLK        ; 0.106  ; -0.195 ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; -0.839 ; -1.415 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; -0.909 ; -1.481 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; -0.873 ; -1.446 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; -0.808 ; -1.365 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; -0.812 ; -1.372 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; -0.739 ; -1.299 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; -0.976 ; -1.550 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; -0.849 ; -1.418 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; -0.935 ; -1.510 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; -0.718 ; -1.267 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.106  ; -0.195 ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; -1.138 ; -1.749 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; -0.719 ; -1.268 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; -0.731 ; -1.290 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; -0.827 ; -1.392 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; -0.836 ; -1.402 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; -0.813 ; -1.372 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; -0.729 ; -1.291 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; -0.728 ; -1.289 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; -0.818 ; -1.377 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; -0.727 ; -1.283 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; -0.719 ; -1.268 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; -0.720 ; -1.279 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; -0.832 ; -1.393 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; -0.728 ; -1.285 ; Rise       ; CLK             ;
; IenA          ; CLK        ; -1.182 ; -1.769 ; Rise       ; CLK             ;
; IenB          ; CLK        ; -0.005 ; -0.313 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 7.942 ; 7.980 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.092 ; 3.116 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.510 ; 3.557 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.831 ; 3.861 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 4.163 ; 4.183 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 4.289 ; 4.317 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 4.454 ; 4.462 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 6.070 ; 6.115 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 6.356 ; 6.366 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 6.571 ; 6.600 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 7.013 ; 7.049 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 7.576 ; 7.620 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 7.942 ; 7.980 ; Rise       ; CLK             ;
; C             ; CLK        ; 7.341 ; 7.965 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 3.218 ; 3.325 ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 2.897 ; 2.947 ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 2.972 ; 3.030 ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 2.994 ; 3.054 ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 2.991 ; 3.050 ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 2.989 ; 3.050 ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 3.218 ; 3.325 ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 3.215 ; 3.321 ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 3.086 ; 3.150 ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 3.082 ; 3.146 ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 3.099 ; 3.166 ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 3.088 ; 3.161 ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 3.187 ; 3.288 ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 4.085 ; 4.240 ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 2.990 ; 3.052 ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 2.960 ; 3.019 ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 3.063 ; 3.129 ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 2.958 ; 3.018 ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 4.085 ; 4.240 ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 2.875 ; 2.927 ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 2.885 ; 2.934 ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 3.227 ; 3.308 ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 3.313 ; 3.401 ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 2.960 ; 3.023 ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 2.979 ; 3.039 ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 3.120 ; 3.200 ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 7.930 ; 7.968 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 4.122 ; 4.211 ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 3.510 ; 3.555 ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 3.821 ; 3.851 ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 4.176 ; 4.203 ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 4.479 ; 4.523 ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 4.598 ; 4.617 ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 6.070 ; 6.115 ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 6.640 ; 6.688 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 7.512 ; 7.599 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 7.025 ; 7.054 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 7.576 ; 7.620 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 7.930 ; 7.968 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.936 ; 2.971 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 2.959 ; 2.995 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.145 ; 3.195 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.174 ; 3.232 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.164 ; 3.212 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 2.959 ; 2.993 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 2.938 ; 2.974 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 3.153 ; 3.204 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.040 ; 3.078 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 2.936 ; 2.971 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.045 ; 3.091 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.173 ; 3.223 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 3.057 ; 3.095 ; Rise       ; CLK             ;
; C             ; CLK        ; 3.060 ; 3.098 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 2.841 ; 2.889 ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 2.841 ; 2.889 ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 2.912 ; 2.968 ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 2.933 ; 2.991 ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 2.931 ; 2.988 ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 2.928 ; 2.987 ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 3.150 ; 3.255 ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 3.148 ; 3.250 ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 3.022 ; 3.084 ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 3.018 ; 3.080 ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 3.034 ; 3.099 ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 3.024 ; 3.094 ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 3.118 ; 3.216 ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 2.820 ; 2.871 ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 2.930 ; 2.990 ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 2.900 ; 2.957 ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 2.999 ; 3.063 ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 2.899 ; 2.956 ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 4.018 ; 4.169 ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 2.820 ; 2.871 ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 2.829 ; 2.877 ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 3.156 ; 3.235 ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 3.240 ; 3.325 ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 2.901 ; 2.962 ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 2.920 ; 2.977 ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 3.054 ; 3.131 ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 3.044 ; 3.083 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 3.985 ; 4.085 ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 3.145 ; 3.193 ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 3.164 ; 3.222 ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 3.176 ; 3.231 ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 3.141 ; 3.190 ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 3.078 ; 3.124 ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 3.153 ; 3.204 ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 3.312 ; 3.387 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 3.877 ; 3.970 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 3.057 ; 3.097 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 3.173 ; 3.223 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 3.044 ; 3.083 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 4.217 ; 4.214 ; 4.796 ; 4.796 ;
; OenSUM     ; BidirBus[1]  ; 4.120 ; 4.117 ; 4.692 ; 4.692 ;
; OenSUM     ; BidirBus[2]  ; 4.209 ; 4.206 ; 4.789 ; 4.789 ;
; OenSUM     ; BidirBus[3]  ; 4.120 ; 4.117 ; 4.692 ; 4.692 ;
; OenSUM     ; BidirBus[4]  ; 4.217 ; 4.214 ; 4.796 ; 4.796 ;
; OenSUM     ; BidirBus[5]  ; 4.197 ; 4.194 ; 4.776 ; 4.776 ;
; OenSUM     ; BidirBus[6]  ; 4.340 ; 4.337 ; 4.948 ; 4.948 ;
; OenSUM     ; BidirBus[7]  ; 4.463 ; 4.460 ; 5.094 ; 5.094 ;
; OenSUM     ; BidirBus[8]  ; 4.439 ; 4.436 ; 5.072 ; 5.072 ;
; OenSUM     ; BidirBus[9]  ; 4.449 ; 4.446 ; 5.082 ; 5.082 ;
; OenSUM     ; BidirBus[10] ; 4.340 ; 4.337 ; 4.948 ; 4.948 ;
; OenSUM     ; BidirBus[11] ; 4.463 ; 4.460 ; 5.094 ; 5.094 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.304 ; 3.304 ; 3.940 ; 3.874 ;
; OenSUM     ; BidirBus[1]  ; 3.210 ; 3.210 ; 3.841 ; 3.775 ;
; OenSUM     ; BidirBus[2]  ; 3.296 ; 3.296 ; 3.934 ; 3.868 ;
; OenSUM     ; BidirBus[3]  ; 3.210 ; 3.210 ; 3.841 ; 3.775 ;
; OenSUM     ; BidirBus[4]  ; 3.304 ; 3.304 ; 3.940 ; 3.874 ;
; OenSUM     ; BidirBus[5]  ; 3.284 ; 3.284 ; 3.920 ; 3.854 ;
; OenSUM     ; BidirBus[6]  ; 3.421 ; 3.421 ; 4.086 ; 4.020 ;
; OenSUM     ; BidirBus[7]  ; 3.539 ; 3.539 ; 4.226 ; 4.160 ;
; OenSUM     ; BidirBus[8]  ; 3.516 ; 3.516 ; 4.204 ; 4.138 ;
; OenSUM     ; BidirBus[9]  ; 3.526 ; 3.526 ; 4.214 ; 4.148 ;
; OenSUM     ; BidirBus[10] ; 3.421 ; 3.421 ; 4.086 ; 4.020 ;
; OenSUM     ; BidirBus[11] ; 3.539 ; 3.539 ; 4.226 ; 4.160 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -28.452             ;
;  CLK             ; N/A   ; N/A  ; N/A      ; N/A     ; -28.452             ;
+------------------+-------+------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; CLK        ; 2.392 ; 2.817 ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; 1.883 ; 2.285 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; 2.000 ; 2.412 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; 1.953 ; 2.369 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; 1.829 ; 2.232 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; 1.811 ; 2.224 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; 1.676 ; 2.092 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; 2.102 ; 2.519 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; 1.880 ; 2.287 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; 2.059 ; 2.459 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; 1.630 ; 2.042 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.086 ; 0.349 ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; 2.392 ; 2.817 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; 1.868 ; 2.264 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 1.654 ; 2.070 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 1.840 ; 2.250 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 1.868 ; 2.264 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 1.808 ; 2.212 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 1.662 ; 2.079 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 1.654 ; 2.081 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 1.819 ; 2.236 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 1.638 ; 2.063 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 1.632 ; 2.050 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 1.643 ; 2.062 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 1.848 ; 2.248 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 1.640 ; 2.066 ; Rise       ; CLK             ;
; IenA          ; CLK        ; 2.600 ; 2.989 ; Rise       ; CLK             ;
; IenB          ; CLK        ; 0.255 ; 0.444 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; B[*]          ; CLK        ; 0.195  ; 0.058  ; Rise       ; CLK             ;
;  B[0]         ; CLK        ; -0.839 ; -1.415 ; Rise       ; CLK             ;
;  B[1]         ; CLK        ; -0.909 ; -1.481 ; Rise       ; CLK             ;
;  B[2]         ; CLK        ; -0.873 ; -1.446 ; Rise       ; CLK             ;
;  B[3]         ; CLK        ; -0.808 ; -1.365 ; Rise       ; CLK             ;
;  B[4]         ; CLK        ; -0.812 ; -1.372 ; Rise       ; CLK             ;
;  B[5]         ; CLK        ; -0.739 ; -1.299 ; Rise       ; CLK             ;
;  B[6]         ; CLK        ; -0.976 ; -1.550 ; Rise       ; CLK             ;
;  B[7]         ; CLK        ; -0.849 ; -1.418 ; Rise       ; CLK             ;
;  B[8]         ; CLK        ; -0.935 ; -1.510 ; Rise       ; CLK             ;
;  B[9]         ; CLK        ; -0.718 ; -1.267 ; Rise       ; CLK             ;
;  B[10]        ; CLK        ; 0.195  ; 0.058  ; Rise       ; CLK             ;
;  B[11]        ; CLK        ; -1.138 ; -1.749 ; Rise       ; CLK             ;
; BidirBus[*]   ; CLK        ; -0.719 ; -1.268 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; -0.731 ; -1.290 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; -0.827 ; -1.392 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; -0.836 ; -1.402 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; -0.813 ; -1.372 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; -0.729 ; -1.291 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; -0.728 ; -1.289 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; -0.818 ; -1.377 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; -0.727 ; -1.283 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; -0.719 ; -1.268 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; -0.720 ; -1.279 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; -0.832 ; -1.393 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; -0.728 ; -1.285 ; Rise       ; CLK             ;
; IenA          ; CLK        ; -1.182 ; -1.769 ; Rise       ; CLK             ;
; IenB          ; CLK        ; -0.005 ; -0.183 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 13.566 ; 13.537 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.265  ; 5.219  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 6.018  ; 5.985  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.609  ; 6.519  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 7.197  ; 7.115  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 7.393  ; 7.369  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 7.710  ; 7.651  ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 10.300 ; 10.251 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 10.771 ; 10.697 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 11.158 ; 11.129 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 11.963 ; 11.897 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 12.958 ; 12.906 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 13.566 ; 13.537 ; Rise       ; CLK             ;
; C             ; CLK        ; 13.093 ; 13.501 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 5.456  ; 5.486  ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 4.901  ; 4.908  ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 5.042  ; 5.077  ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 5.100  ; 5.106  ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 5.087  ; 5.078  ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 5.076  ; 5.112  ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 5.456  ; 5.481  ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 5.443  ; 5.486  ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 5.254  ; 5.250  ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 5.266  ; 5.252  ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 5.302  ; 5.296  ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 5.275  ; 5.253  ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 5.421  ; 5.470  ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 6.656  ; 6.771  ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 5.077  ; 5.078  ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 5.025  ; 5.060  ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 5.209  ; 5.213  ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 5.023  ; 5.038  ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 6.656  ; 6.771  ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 4.862  ; 4.872  ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 4.877  ; 4.884  ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 5.542  ; 5.531  ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 5.647  ; 5.623  ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 5.023  ; 5.027  ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 5.050  ; 5.049  ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 5.328  ; 5.330  ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 13.552 ; 13.522 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 6.769  ; 6.786  ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 6.012  ; 5.973  ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 6.599  ; 6.509  ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 7.222  ; 7.136  ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 7.758  ; 7.728  ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 7.968  ; 7.903  ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 10.300 ; 10.251 ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 11.309 ; 11.227 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 12.455 ; 12.507 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 11.960 ; 11.896 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 12.947 ; 12.897 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 13.552 ; 13.522 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.936 ; 2.971 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 2.959 ; 2.995 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.145 ; 3.195 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.174 ; 3.232 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.164 ; 3.212 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 2.959 ; 2.993 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 2.938 ; 2.974 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 3.153 ; 3.204 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.040 ; 3.078 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 2.936 ; 2.971 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.045 ; 3.091 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.173 ; 3.223 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 3.057 ; 3.095 ; Rise       ; CLK             ;
; C             ; CLK        ; 3.060 ; 3.098 ; Rise       ; CLK             ;
; regA[*]       ; CLK        ; 2.841 ; 2.889 ; Rise       ; CLK             ;
;  regA[0]      ; CLK        ; 2.841 ; 2.889 ; Rise       ; CLK             ;
;  regA[1]      ; CLK        ; 2.912 ; 2.968 ; Rise       ; CLK             ;
;  regA[2]      ; CLK        ; 2.933 ; 2.991 ; Rise       ; CLK             ;
;  regA[3]      ; CLK        ; 2.931 ; 2.988 ; Rise       ; CLK             ;
;  regA[4]      ; CLK        ; 2.928 ; 2.987 ; Rise       ; CLK             ;
;  regA[5]      ; CLK        ; 3.150 ; 3.255 ; Rise       ; CLK             ;
;  regA[6]      ; CLK        ; 3.148 ; 3.250 ; Rise       ; CLK             ;
;  regA[7]      ; CLK        ; 3.022 ; 3.084 ; Rise       ; CLK             ;
;  regA[8]      ; CLK        ; 3.018 ; 3.080 ; Rise       ; CLK             ;
;  regA[9]      ; CLK        ; 3.034 ; 3.099 ; Rise       ; CLK             ;
;  regA[10]     ; CLK        ; 3.024 ; 3.094 ; Rise       ; CLK             ;
;  regA[11]     ; CLK        ; 3.118 ; 3.216 ; Rise       ; CLK             ;
; regB[*]       ; CLK        ; 2.820 ; 2.871 ; Rise       ; CLK             ;
;  regB[0]      ; CLK        ; 2.930 ; 2.990 ; Rise       ; CLK             ;
;  regB[1]      ; CLK        ; 2.900 ; 2.957 ; Rise       ; CLK             ;
;  regB[2]      ; CLK        ; 2.999 ; 3.063 ; Rise       ; CLK             ;
;  regB[3]      ; CLK        ; 2.899 ; 2.956 ; Rise       ; CLK             ;
;  regB[4]      ; CLK        ; 4.018 ; 4.169 ; Rise       ; CLK             ;
;  regB[5]      ; CLK        ; 2.820 ; 2.871 ; Rise       ; CLK             ;
;  regB[6]      ; CLK        ; 2.829 ; 2.877 ; Rise       ; CLK             ;
;  regB[7]      ; CLK        ; 3.156 ; 3.235 ; Rise       ; CLK             ;
;  regB[8]      ; CLK        ; 3.240 ; 3.325 ; Rise       ; CLK             ;
;  regB[9]      ; CLK        ; 2.901 ; 2.962 ; Rise       ; CLK             ;
;  regB[10]     ; CLK        ; 2.920 ; 2.977 ; Rise       ; CLK             ;
;  regB[11]     ; CLK        ; 3.054 ; 3.131 ; Rise       ; CLK             ;
; suma[*]       ; CLK        ; 3.044 ; 3.083 ; Rise       ; CLK             ;
;  suma[0]      ; CLK        ; 3.985 ; 4.085 ; Rise       ; CLK             ;
;  suma[1]      ; CLK        ; 3.145 ; 3.193 ; Rise       ; CLK             ;
;  suma[2]      ; CLK        ; 3.164 ; 3.222 ; Rise       ; CLK             ;
;  suma[3]      ; CLK        ; 3.176 ; 3.231 ; Rise       ; CLK             ;
;  suma[4]      ; CLK        ; 3.141 ; 3.190 ; Rise       ; CLK             ;
;  suma[5]      ; CLK        ; 3.078 ; 3.124 ; Rise       ; CLK             ;
;  suma[6]      ; CLK        ; 3.153 ; 3.204 ; Rise       ; CLK             ;
;  suma[7]      ; CLK        ; 3.312 ; 3.387 ; Rise       ; CLK             ;
;  suma[8]      ; CLK        ; 3.877 ; 3.970 ; Rise       ; CLK             ;
;  suma[9]      ; CLK        ; 3.057 ; 3.097 ; Rise       ; CLK             ;
;  suma[10]     ; CLK        ; 3.173 ; 3.223 ; Rise       ; CLK             ;
;  suma[11]     ; CLK        ; 3.044 ; 3.083 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.823 ; 5.823 ; 6.233 ; 6.142 ;
; OenSUM     ; BidirBus[1]  ; 5.658 ; 5.658 ; 6.065 ; 5.974 ;
; OenSUM     ; BidirBus[2]  ; 5.816 ; 5.816 ; 6.226 ; 6.135 ;
; OenSUM     ; BidirBus[3]  ; 5.658 ; 5.658 ; 6.065 ; 5.974 ;
; OenSUM     ; BidirBus[4]  ; 5.823 ; 5.823 ; 6.233 ; 6.142 ;
; OenSUM     ; BidirBus[5]  ; 5.803 ; 5.803 ; 6.213 ; 6.122 ;
; OenSUM     ; BidirBus[6]  ; 6.022 ; 6.022 ; 6.480 ; 6.389 ;
; OenSUM     ; BidirBus[7]  ; 6.271 ; 6.271 ; 6.721 ; 6.630 ;
; OenSUM     ; BidirBus[8]  ; 6.239 ; 6.239 ; 6.693 ; 6.602 ;
; OenSUM     ; BidirBus[9]  ; 6.249 ; 6.249 ; 6.703 ; 6.612 ;
; OenSUM     ; BidirBus[10] ; 6.022 ; 6.022 ; 6.480 ; 6.389 ;
; OenSUM     ; BidirBus[11] ; 6.271 ; 6.271 ; 6.721 ; 6.630 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.304 ; 3.304 ; 3.940 ; 3.874 ;
; OenSUM     ; BidirBus[1]  ; 3.210 ; 3.210 ; 3.841 ; 3.775 ;
; OenSUM     ; BidirBus[2]  ; 3.296 ; 3.296 ; 3.934 ; 3.868 ;
; OenSUM     ; BidirBus[3]  ; 3.210 ; 3.210 ; 3.841 ; 3.775 ;
; OenSUM     ; BidirBus[4]  ; 3.304 ; 3.304 ; 3.940 ; 3.874 ;
; OenSUM     ; BidirBus[5]  ; 3.284 ; 3.284 ; 3.920 ; 3.854 ;
; OenSUM     ; BidirBus[6]  ; 3.421 ; 3.421 ; 4.086 ; 4.020 ;
; OenSUM     ; BidirBus[7]  ; 3.539 ; 3.539 ; 4.226 ; 4.160 ;
; OenSUM     ; BidirBus[8]  ; 3.516 ; 3.516 ; 4.204 ; 4.138 ;
; OenSUM     ; BidirBus[9]  ; 3.526 ; 3.526 ; 4.214 ; 4.148 ;
; OenSUM     ; BidirBus[10] ; 3.421 ; 3.421 ; 4.086 ; 4.020 ;
; OenSUM     ; BidirBus[11] ; 3.539 ; 3.539 ; 4.226 ; 4.160 ;
+------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; C             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; suma[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BidirBus[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenB                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenA                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OenSUM                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 49    ; 49   ;
; Unconstrained Output Port Paths ; 372   ; 372  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 29 21:39:55 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.452 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 581 megabytes
    Info: Processing ended: Tue Jul 29 21:39:57 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


