TimeQuest Timing Analyzer report for I2C
Tue Nov 20 12:06:37 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; I2C                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; I2C.sdc       ; OK     ; Tue Nov 20 12:06:35 2018 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 101.97 MHz ; 101.97 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 10.193 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; 16.747 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 2.414 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.756 ; 0.000                             ;
+-------+-------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                          ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 10.193 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.752      ;
; 10.193 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.752      ;
; 10.193 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.752      ;
; 10.193 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.752      ;
; 10.193 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.752      ;
; 10.193 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.752      ;
; 10.193 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.752      ;
; 10.224 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.719      ;
; 10.241 ; tick_reg[20]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.718      ;
; 10.241 ; tick_reg[20]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.718      ;
; 10.241 ; tick_reg[20]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.718      ;
; 10.241 ; tick_reg[20]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.718      ;
; 10.241 ; tick_reg[20]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.718      ;
; 10.241 ; tick_reg[20]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.718      ;
; 10.241 ; tick_reg[20]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.718      ;
; 10.251 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.694      ;
; 10.251 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.694      ;
; 10.251 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.694      ;
; 10.251 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.694      ;
; 10.251 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.694      ;
; 10.251 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.694      ;
; 10.251 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.694      ;
; 10.282 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.661      ;
; 10.289 ; tick_reg[20]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.061     ; 9.668      ;
; 10.378 ; tick_reg[23]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.064     ; 9.576      ;
; 10.378 ; tick_reg[23]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.064     ; 9.576      ;
; 10.378 ; tick_reg[23]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.064     ; 9.576      ;
; 10.378 ; tick_reg[23]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.064     ; 9.576      ;
; 10.378 ; tick_reg[23]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.064     ; 9.576      ;
; 10.378 ; tick_reg[23]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.064     ; 9.576      ;
; 10.378 ; tick_reg[23]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.064     ; 9.576      ;
; 10.386 ; tick_reg[22]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.573      ;
; 10.386 ; tick_reg[22]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.573      ;
; 10.386 ; tick_reg[22]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.573      ;
; 10.386 ; tick_reg[22]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.573      ;
; 10.386 ; tick_reg[22]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.573      ;
; 10.386 ; tick_reg[22]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.573      ;
; 10.386 ; tick_reg[22]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.059     ; 9.573      ;
; 10.412 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.533      ;
; 10.412 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.533      ;
; 10.412 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.533      ;
; 10.412 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.533      ;
; 10.412 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.533      ;
; 10.412 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.533      ;
; 10.412 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.533      ;
; 10.426 ; tick_reg[23]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.066     ; 9.526      ;
; 10.434 ; tick_reg[22]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.061     ; 9.523      ;
; 10.443 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.500      ;
; 10.488 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.457      ;
; 10.488 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.457      ;
; 10.488 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.457      ;
; 10.488 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.457      ;
; 10.488 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.457      ;
; 10.488 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.457      ;
; 10.488 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.457      ;
; 10.500 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.445      ;
; 10.500 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.445      ;
; 10.500 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.445      ;
; 10.500 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.445      ;
; 10.500 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.445      ;
; 10.500 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.445      ;
; 10.500 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.445      ;
; 10.519 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.424      ;
; 10.531 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.412      ;
; 10.558 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.387      ;
; 10.558 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.387      ;
; 10.558 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.387      ;
; 10.558 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.387      ;
; 10.558 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.387      ;
; 10.558 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.387      ;
; 10.558 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.387      ;
; 10.589 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.354      ;
; 10.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.288      ;
; 10.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.288      ;
; 10.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.288      ;
; 10.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.288      ;
; 10.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.288      ;
; 10.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.288      ;
; 10.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.288      ;
; 10.674 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.271      ;
; 10.674 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.271      ;
; 10.674 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.271      ;
; 10.674 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.271      ;
; 10.674 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.271      ;
; 10.674 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.271      ;
; 10.674 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 9.271      ;
; 10.688 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.255      ;
; 10.698 ; bit_count_reg[8]                           ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.233      ;
; 10.698 ; bit_count_reg[8]                           ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.233      ;
; 10.698 ; bit_count_reg[8]                           ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.233      ;
; 10.698 ; bit_count_reg[8]                           ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.233      ;
; 10.698 ; bit_count_reg[8]                           ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.233      ;
; 10.698 ; bit_count_reg[8]                           ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.233      ;
; 10.698 ; bit_count_reg[8]                           ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.233      ;
; 10.705 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.075     ; 9.238      ;
; 10.760 ; bit_count_reg[4]                           ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.171      ;
; 10.760 ; bit_count_reg[4]                           ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.171      ;
; 10.760 ; bit_count_reg[4]                           ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.171      ;
; 10.760 ; bit_count_reg[4]                           ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.171      ;
; 10.760 ; bit_count_reg[4]                           ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.087     ; 9.171      ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; addr_reg[0]                                ; addr_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.idle                             ; state_reg.idle                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; noAck_reg                                  ; noAck_reg                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.start                            ; state_reg.start                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.wr1                              ; state_reg.wr1                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.wr2                              ; state_reg.wr2                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.rd                               ; state_reg.rd                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.wr1_ack                          ; state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.wr2_ack                          ; state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.addr_ack                         ; state_reg.addr_ack                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; state_reg.addr                             ; state_reg.addr                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; state_reg.rd_ack                           ; state_reg.rd_ack                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.464 ; state_reg.wr1                              ; state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.731      ;
; 0.466 ; state_reg.wr2                              ; state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.733      ;
; 0.553 ; addr_reg[4]                                ; addr_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.578 ; out_reg[6]                                 ; out_reg[7]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.636 ; addr_reg[5]                                ; addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.637 ; addr_reg[6]                                ; addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.904      ;
; 0.638 ; addr_reg[3]                                ; addr_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; addr_reg[2]                                ; addr_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; addr_reg[1]                                ; addr_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.654 ; bit_count_reg[3]                           ; bit_count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; bit_count_reg[5]                           ; bit_count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; bit_count_reg[13]                          ; bit_count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; bit_count_reg[15]                          ; bit_count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; bit_count_reg[21]                          ; bit_count_reg[21]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; bit_count_reg[1]                           ; bit_count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; bit_count_reg[11]                          ; bit_count_reg[11]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; bit_count_reg[19]                          ; bit_count_reg[19]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; bit_count_reg[29]                          ; bit_count_reg[29]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; bit_count_reg[17]                          ; bit_count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; bit_count_reg[27]                          ; bit_count_reg[27]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; bit_count_reg[6]                           ; bit_count_reg[6]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; bit_count_reg[7]                           ; bit_count_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; bit_count_reg[9]                           ; bit_count_reg[9]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; bit_count_reg[22]                          ; bit_count_reg[22]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; bit_count_reg[31]                          ; bit_count_reg[31]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; bit_count_reg[23]                          ; bit_count_reg[23]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; bit_count_reg[25]                          ; bit_count_reg[25]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; bit_count_reg[2]                           ; bit_count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; bit_count_reg[14]                          ; bit_count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; bit_count_reg[16]                          ; bit_count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; bit_count_reg[4]                           ; bit_count_reg[4]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; bit_count_reg[8]                           ; bit_count_reg[8]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; bit_count_reg[10]                          ; bit_count_reg[10]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; bit_count_reg[12]                          ; bit_count_reg[12]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; bit_count_reg[18]                          ; bit_count_reg[18]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; bit_count_reg[20]                          ; bit_count_reg[20]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; bit_count_reg[30]                          ; bit_count_reg[30]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; bit_count_reg[24]                          ; bit_count_reg[24]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; bit_count_reg[26]                          ; bit_count_reg[26]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; bit_count_reg[28]                          ; bit_count_reg[28]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.681 ; bit_count_reg[0]                           ; bit_count_reg[0]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.948      ;
; 0.682 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.948      ;
; 0.702 ; out_reg[5]                                 ; out_reg[6]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.969      ;
; 0.703 ; out_reg[3]                                 ; out_reg[4]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.970      ;
; 0.704 ; out_reg[0]                                 ; out_reg[1]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.971      ;
; 0.706 ; out_reg[4]                                 ; out_reg[5]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.707 ; out_reg[2]                                 ; out_reg[3]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.707 ; out_reg[1]                                 ; out_reg[2]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.707 ; state_reg.rd_ack                           ; tick_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.973      ;
; 0.773 ; data_reg[5]                                ; data_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.820 ; addr_reg[0]                                ; addr_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.089      ;
; 0.846 ; state_reg.rd_ack                           ; tick_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.112      ;
; 0.883 ; state_reg.idle                             ; addr_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.152      ;
; 0.883 ; state_reg.idle                             ; addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.152      ;
; 0.885 ; state_reg.idle                             ; addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.154      ;
; 0.886 ; state_reg.idle                             ; addr_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.155      ;
; 0.887 ; state_reg.idle                             ; addr_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.156      ;
; 0.887 ; state_reg.idle                             ; addr_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.156      ;
; 0.889 ; state_reg.wr1_ack                          ; data_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.155      ;
; 0.889 ; state_reg.wr1_ack                          ; data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.155      ;
; 0.899 ; data_reg[4]                                ; data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.166      ;
; 0.935 ; state_reg.wr1_ack                          ; state_reg.stop                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.202      ;
; 0.972 ; bit_count_reg[5]                           ; bit_count_reg[6]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                      ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 16.747 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 20.000       ; -0.087     ; 3.184      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.023 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 20.000       ; -0.085     ; 2.910      ;
; 17.030 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 20.000       ; -0.084     ; 2.904      ;
; 17.030 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 20.000       ; -0.084     ; 2.904      ;
; 17.030 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 20.000       ; -0.084     ; 2.904      ;
; 17.030 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 20.000       ; -0.084     ; 2.904      ;
; 17.030 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 20.000       ; -0.084     ; 2.904      ;
; 17.030 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 20.000       ; -0.084     ; 2.904      ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                      ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.414 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.677      ;
; 2.414 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.677      ;
; 2.414 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.677      ;
; 2.414 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.677      ;
; 2.414 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.677      ;
; 2.414 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.677      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.442 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.076      ; 2.704      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
; 2.691 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.075      ; 2.952      ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.44 MHz ; 110.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 10.945 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 17.034 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 2.205 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.777 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 10.945 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 9.009      ;
; 10.945 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 9.009      ;
; 10.945 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 9.009      ;
; 10.945 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 9.009      ;
; 10.945 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 9.009      ;
; 10.945 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 9.009      ;
; 10.945 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 9.009      ;
; 11.018 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.936      ;
; 11.018 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.936      ;
; 11.018 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.936      ;
; 11.018 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.936      ;
; 11.018 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.936      ;
; 11.018 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.936      ;
; 11.018 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.936      ;
; 11.041 ; tick_reg[20]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.052     ; 8.926      ;
; 11.082 ; tick_reg[20]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.886      ;
; 11.082 ; tick_reg[20]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.886      ;
; 11.082 ; tick_reg[20]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.886      ;
; 11.082 ; tick_reg[20]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.886      ;
; 11.082 ; tick_reg[20]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.886      ;
; 11.082 ; tick_reg[20]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.886      ;
; 11.082 ; tick_reg[20]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.886      ;
; 11.095 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.066     ; 8.858      ;
; 11.162 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.792      ;
; 11.162 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.792      ;
; 11.162 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.792      ;
; 11.162 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.792      ;
; 11.162 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.792      ;
; 11.162 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.792      ;
; 11.162 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.792      ;
; 11.168 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.066     ; 8.785      ;
; 11.177 ; tick_reg[23]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.056     ; 8.786      ;
; 11.182 ; tick_reg[22]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.052     ; 8.785      ;
; 11.218 ; tick_reg[23]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.055     ; 8.746      ;
; 11.218 ; tick_reg[23]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.055     ; 8.746      ;
; 11.218 ; tick_reg[23]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.055     ; 8.746      ;
; 11.218 ; tick_reg[23]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.055     ; 8.746      ;
; 11.218 ; tick_reg[23]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.055     ; 8.746      ;
; 11.218 ; tick_reg[23]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.055     ; 8.746      ;
; 11.218 ; tick_reg[23]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.055     ; 8.746      ;
; 11.223 ; tick_reg[22]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.745      ;
; 11.223 ; tick_reg[22]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.745      ;
; 11.223 ; tick_reg[22]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.745      ;
; 11.223 ; tick_reg[22]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.745      ;
; 11.223 ; tick_reg[22]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.745      ;
; 11.223 ; tick_reg[22]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.745      ;
; 11.223 ; tick_reg[22]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.051     ; 8.745      ;
; 11.271 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.683      ;
; 11.271 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.683      ;
; 11.271 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.683      ;
; 11.271 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.683      ;
; 11.271 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.683      ;
; 11.271 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.683      ;
; 11.271 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.683      ;
; 11.294 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.660      ;
; 11.294 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.660      ;
; 11.294 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.660      ;
; 11.294 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.660      ;
; 11.294 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.660      ;
; 11.294 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.660      ;
; 11.294 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.660      ;
; 11.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.652      ;
; 11.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.652      ;
; 11.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.652      ;
; 11.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.652      ;
; 11.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.652      ;
; 11.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.652      ;
; 11.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.652      ;
; 11.312 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.066     ; 8.641      ;
; 11.392 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.066     ; 8.561      ;
; 11.403 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.066     ; 8.550      ;
; 11.421 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.066     ; 8.532      ;
; 11.451 ; bit_count_reg[8]                           ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.489      ;
; 11.451 ; bit_count_reg[8]                           ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.489      ;
; 11.451 ; bit_count_reg[8]                           ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.489      ;
; 11.451 ; bit_count_reg[8]                           ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.489      ;
; 11.451 ; bit_count_reg[8]                           ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.489      ;
; 11.451 ; bit_count_reg[8]                           ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.489      ;
; 11.451 ; bit_count_reg[8]                           ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.489      ;
; 11.472 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.482      ;
; 11.472 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.482      ;
; 11.472 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.482      ;
; 11.472 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.482      ;
; 11.472 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.482      ;
; 11.472 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.482      ;
; 11.472 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.482      ;
; 11.481 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.473      ;
; 11.481 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.473      ;
; 11.481 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.473      ;
; 11.481 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.473      ;
; 11.481 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.473      ;
; 11.481 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.473      ;
; 11.481 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.473      ;
; 11.534 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.420      ;
; 11.534 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.420      ;
; 11.534 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.420      ;
; 11.534 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.420      ;
; 11.534 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.420      ;
; 11.534 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.420      ;
; 11.534 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.065     ; 8.420      ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; addr_reg[0]                                ; addr_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state_reg.idle                             ; state_reg.idle                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; noAck_reg                                  ; noAck_reg                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state_reg.start                            ; state_reg.start                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state_reg.wr1                              ; state_reg.wr1                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state_reg.wr2                              ; state_reg.wr2                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state_reg.wr1_ack                          ; state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state_reg.wr2_ack                          ; state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state_reg.addr_ack                         ; state_reg.addr_ack                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; state_reg.addr                             ; state_reg.addr                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; state_reg.rd_ack                           ; state_reg.rd_ack                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; state_reg.rd                               ; state_reg.rd                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.427 ; state_reg.wr1                              ; state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.671      ;
; 0.429 ; state_reg.wr2                              ; state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.673      ;
; 0.508 ; addr_reg[4]                                ; addr_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.531 ; out_reg[6]                                 ; out_reg[7]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.582 ; addr_reg[6]                                ; addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; addr_reg[5]                                ; addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.585 ; addr_reg[3]                                ; addr_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; addr_reg[2]                                ; addr_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; addr_reg[1]                                ; addr_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.597 ; bit_count_reg[3]                           ; bit_count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; bit_count_reg[13]                          ; bit_count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; bit_count_reg[15]                          ; bit_count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.841      ;
; 0.598 ; bit_count_reg[5]                           ; bit_count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; bit_count_reg[11]                          ; bit_count_reg[11]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; bit_count_reg[21]                          ; bit_count_reg[21]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; bit_count_reg[6]                           ; bit_count_reg[6]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; bit_count_reg[19]                          ; bit_count_reg[19]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; bit_count_reg[29]                          ; bit_count_reg[29]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; bit_count_reg[1]                           ; bit_count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; bit_count_reg[27]                          ; bit_count_reg[27]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; bit_count_reg[31]                          ; bit_count_reg[31]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; bit_count_reg[7]                           ; bit_count_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; bit_count_reg[9]                           ; bit_count_reg[9]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; bit_count_reg[17]                          ; bit_count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; bit_count_reg[22]                          ; bit_count_reg[22]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; bit_count_reg[2]                           ; bit_count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; bit_count_reg[14]                          ; bit_count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; bit_count_reg[4]                           ; bit_count_reg[4]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; bit_count_reg[8]                           ; bit_count_reg[8]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; bit_count_reg[10]                          ; bit_count_reg[10]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; bit_count_reg[12]                          ; bit_count_reg[12]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; bit_count_reg[16]                          ; bit_count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; bit_count_reg[23]                          ; bit_count_reg[23]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; bit_count_reg[25]                          ; bit_count_reg[25]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; bit_count_reg[18]                          ; bit_count_reg[18]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; bit_count_reg[20]                          ; bit_count_reg[20]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; bit_count_reg[30]                          ; bit_count_reg[30]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; bit_count_reg[24]                          ; bit_count_reg[24]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; bit_count_reg[26]                          ; bit_count_reg[26]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; bit_count_reg[28]                          ; bit_count_reg[28]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.622 ; bit_count_reg[0]                           ; bit_count_reg[0]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.623 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.642 ; out_reg[5]                                 ; out_reg[6]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.885      ;
; 0.642 ; out_reg[3]                                 ; out_reg[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.885      ;
; 0.643 ; out_reg[0]                                 ; out_reg[1]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.886      ;
; 0.644 ; state_reg.rd_ack                           ; tick_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.645 ; out_reg[4]                                 ; out_reg[5]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.645 ; out_reg[2]                                 ; out_reg[3]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.645 ; out_reg[1]                                 ; out_reg[2]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.715 ; data_reg[5]                                ; data_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.731 ; addr_reg[0]                                ; addr_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.781 ; state_reg.rd_ack                           ; tick_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.024      ;
; 0.823 ; state_reg.wr1_ack                          ; data_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.065      ;
; 0.823 ; state_reg.wr1_ack                          ; data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.065      ;
; 0.829 ; data_reg[4]                                ; data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.072      ;
; 0.829 ; state_reg.idle                             ; addr_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.074      ;
; 0.829 ; state_reg.idle                             ; addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.074      ;
; 0.831 ; state_reg.idle                             ; addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.076      ;
; 0.832 ; state_reg.idle                             ; addr_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.077      ;
; 0.833 ; state_reg.idle                             ; addr_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.078      ;
; 0.833 ; state_reg.idle                             ; addr_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.078      ;
; 0.860 ; state_reg.wr1_ack                          ; state_reg.stop                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.104      ;
; 0.883 ; bit_count_reg[13]                          ; bit_count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.127      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                       ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.034 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 20.000       ; -0.079     ; 2.906      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.293 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 20.000       ; -0.077     ; 2.649      ;
; 17.302 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 20.000       ; -0.076     ; 2.641      ;
; 17.302 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 20.000       ; -0.076     ; 2.641      ;
; 17.302 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 20.000       ; -0.076     ; 2.641      ;
; 17.302 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 20.000       ; -0.076     ; 2.641      ;
; 17.302 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 20.000       ; -0.076     ; 2.641      ;
; 17.302 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 20.000       ; -0.076     ; 2.641      ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                       ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.205 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.444      ;
; 2.205 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.444      ;
; 2.205 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.444      ;
; 2.205 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.444      ;
; 2.205 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.444      ;
; 2.205 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.444      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.227 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.466      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
; 2.455 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.066      ; 2.692      ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.087 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 18.409 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.204 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.436 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 15.087 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.888      ;
; 15.087 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.888      ;
; 15.087 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.888      ;
; 15.087 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.888      ;
; 15.087 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.888      ;
; 15.087 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.888      ;
; 15.087 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.888      ;
; 15.117 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.858      ;
; 15.117 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.858      ;
; 15.117 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.858      ;
; 15.117 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.858      ;
; 15.117 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.858      ;
; 15.117 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.858      ;
; 15.117 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.858      ;
; 15.150 ; tick_reg[20]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.019     ; 4.838      ;
; 15.189 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.032     ; 4.786      ;
; 15.197 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.778      ;
; 15.197 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.778      ;
; 15.197 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.778      ;
; 15.197 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.778      ;
; 15.197 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.778      ;
; 15.197 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.778      ;
; 15.197 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.778      ;
; 15.219 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.032     ; 4.756      ;
; 15.220 ; tick_reg[23]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.024     ; 4.763      ;
; 15.222 ; tick_reg[22]                               ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.019     ; 4.766      ;
; 15.238 ; tick_reg[20]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.750      ;
; 15.238 ; tick_reg[20]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.750      ;
; 15.238 ; tick_reg[20]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.750      ;
; 15.238 ; tick_reg[20]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.750      ;
; 15.238 ; tick_reg[20]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.750      ;
; 15.238 ; tick_reg[20]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.750      ;
; 15.238 ; tick_reg[20]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.750      ;
; 15.254 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.721      ;
; 15.254 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.721      ;
; 15.254 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.721      ;
; 15.254 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.721      ;
; 15.254 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.721      ;
; 15.254 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.721      ;
; 15.254 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.721      ;
; 15.262 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.713      ;
; 15.262 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.713      ;
; 15.262 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.713      ;
; 15.262 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.713      ;
; 15.262 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.713      ;
; 15.262 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.713      ;
; 15.262 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.713      ;
; 15.265 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.710      ;
; 15.265 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.710      ;
; 15.265 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.710      ;
; 15.265 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.710      ;
; 15.265 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.710      ;
; 15.265 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.710      ;
; 15.265 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.710      ;
; 15.299 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.032     ; 4.676      ;
; 15.308 ; tick_reg[23]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.024     ; 4.675      ;
; 15.308 ; tick_reg[23]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.024     ; 4.675      ;
; 15.308 ; tick_reg[23]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.024     ; 4.675      ;
; 15.308 ; tick_reg[23]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.024     ; 4.675      ;
; 15.308 ; tick_reg[23]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.024     ; 4.675      ;
; 15.308 ; tick_reg[23]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.024     ; 4.675      ;
; 15.308 ; tick_reg[23]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.024     ; 4.675      ;
; 15.310 ; tick_reg[22]                               ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.678      ;
; 15.310 ; tick_reg[22]                               ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.678      ;
; 15.310 ; tick_reg[22]                               ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.678      ;
; 15.310 ; tick_reg[22]                               ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.678      ;
; 15.310 ; tick_reg[22]                               ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.678      ;
; 15.310 ; tick_reg[22]                               ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.678      ;
; 15.310 ; tick_reg[22]                               ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.019     ; 4.678      ;
; 15.348 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.627      ;
; 15.348 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.627      ;
; 15.348 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.627      ;
; 15.348 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.627      ;
; 15.348 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.627      ;
; 15.348 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.627      ;
; 15.348 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.627      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.356 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.619      ;
; 15.364 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.032     ; 4.611      ;
; 15.367 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; state_reg.start ; clk          ; clk         ; 20.000       ; -0.032     ; 4.608      ;
; 15.396 ; bit_count_reg[8]                           ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.045     ; 4.566      ;
; 15.396 ; bit_count_reg[8]                           ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.045     ; 4.566      ;
; 15.396 ; bit_count_reg[8]                           ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.045     ; 4.566      ;
; 15.396 ; bit_count_reg[8]                           ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.045     ; 4.566      ;
; 15.396 ; bit_count_reg[8]                           ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.045     ; 4.566      ;
; 15.396 ; bit_count_reg[8]                           ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.045     ; 4.566      ;
; 15.396 ; bit_count_reg[8]                           ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.045     ; 4.566      ;
; 15.398 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[7]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.577      ;
; 15.398 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[6]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.577      ;
; 15.398 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[5]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.577      ;
; 15.398 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[4]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.577      ;
; 15.398 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[3]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.577      ;
; 15.398 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[2]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.577      ;
; 15.398 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; data_reg[1]     ; clk          ; clk         ; 20.000       ; -0.032     ; 4.577      ;
+--------+--------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; noAck_reg                                  ; noAck_reg                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state_reg.addr                             ; state_reg.addr                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state_reg.rd_ack                           ; state_reg.rd_ack                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state_reg.wr1                              ; state_reg.wr1                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state_reg.wr2                              ; state_reg.wr2                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state_reg.wr1_ack                          ; state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state_reg.wr2_ack                          ; state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state_reg.addr_ack                         ; state_reg.addr_ack                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; addr_reg[0]                                ; addr_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state_reg.idle                             ; state_reg.idle                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state_reg.start                            ; state_reg.start                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state_reg.rd                               ; state_reg.rd                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.206 ; state_reg.wr1                              ; state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.332      ;
; 0.208 ; state_reg.wr2                              ; state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.334      ;
; 0.248 ; addr_reg[4]                                ; addr_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.374      ;
; 0.260 ; out_reg[6]                                 ; out_reg[7]                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.288 ; addr_reg[6]                                ; addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; addr_reg[5]                                ; addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; addr_reg[3]                                ; addr_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; addr_reg[1]                                ; addr_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; addr_reg[2]                                ; addr_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.297 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; bit_count_reg[15]                          ; bit_count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.298 ; bit_count_reg[31]                          ; bit_count_reg[31]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; bit_count_reg[21]                          ; bit_count_reg[21]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; bit_count_reg[3]                           ; bit_count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; bit_count_reg[5]                           ; bit_count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; bit_count_reg[13]                          ; bit_count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; bit_count_reg[17]                          ; bit_count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; bit_count_reg[19]                          ; bit_count_reg[19]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; bit_count_reg[27]                          ; bit_count_reg[27]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; bit_count_reg[29]                          ; bit_count_reg[29]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; bit_count_reg[1]                           ; bit_count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; bit_count_reg[6]                           ; bit_count_reg[6]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; bit_count_reg[7]                           ; bit_count_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; bit_count_reg[11]                          ; bit_count_reg[11]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; bit_count_reg[16]                          ; bit_count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; bit_count_reg[23]                          ; bit_count_reg[23]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; bit_count_reg[22]                          ; bit_count_reg[22]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; bit_count_reg[25]                          ; bit_count_reg[25]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; bit_count_reg[2]                           ; bit_count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; bit_count_reg[8]                           ; bit_count_reg[8]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; bit_count_reg[9]                           ; bit_count_reg[9]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; bit_count_reg[14]                          ; bit_count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; bit_count_reg[18]                          ; bit_count_reg[18]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; bit_count_reg[20]                          ; bit_count_reg[20]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; bit_count_reg[30]                          ; bit_count_reg[30]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; bit_count_reg[24]                          ; bit_count_reg[24]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; bit_count_reg[4]                           ; bit_count_reg[4]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; bit_count_reg[10]                          ; bit_count_reg[10]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; bit_count_reg[12]                          ; bit_count_reg[12]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; bit_count_reg[26]                          ; bit_count_reg[26]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; bit_count_reg[28]                          ; bit_count_reg[28]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.310 ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; bit_count_reg[0]                           ; bit_count_reg[0]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.321 ; out_reg[5]                                 ; out_reg[6]                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.447      ;
; 0.321 ; out_reg[0]                                 ; out_reg[1]                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.447      ;
; 0.322 ; out_reg[4]                                 ; out_reg[5]                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.322 ; out_reg[3]                                 ; out_reg[4]                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.323 ; out_reg[2]                                 ; out_reg[3]                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.449      ;
; 0.324 ; out_reg[1]                                 ; out_reg[2]                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.450      ;
; 0.327 ; state_reg.rd_ack                           ; tick_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.453      ;
; 0.341 ; data_reg[5]                                ; data_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.466      ;
; 0.358 ; addr_reg[0]                                ; addr_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.486      ;
; 0.381 ; state_reg.rd_ack                           ; tick_reg[0]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.507      ;
; 0.400 ; state_reg.idle                             ; addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.528      ;
; 0.401 ; state_reg.idle                             ; addr_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.529      ;
; 0.403 ; data_reg[4]                                ; data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.528      ;
; 0.403 ; state_reg.idle                             ; addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.531      ;
; 0.403 ; state_reg.idle                             ; addr_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.531      ;
; 0.404 ; state_reg.idle                             ; addr_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.532      ;
; 0.405 ; state_reg.idle                             ; addr_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.533      ;
; 0.407 ; state_reg.wr1_ack                          ; data_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.530      ;
; 0.407 ; state_reg.wr1_ack                          ; data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.530      ;
; 0.420 ; state_reg.wr1_ack                          ; state_reg.stop                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.546      ;
; 0.444 ; data_reg[3]                                ; data_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.569      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                       ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.409 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 20.000       ; -0.050     ; 1.548      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.547 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 20.000       ; -0.049     ; 1.411      ;
; 18.552 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 20.000       ; -0.047     ; 1.408      ;
; 18.552 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 20.000       ; -0.047     ; 1.408      ;
; 18.552 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 20.000       ; -0.047     ; 1.408      ;
; 18.552 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 20.000       ; -0.047     ; 1.408      ;
; 18.552 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 20.000       ; -0.047     ; 1.408      ;
; 18.552 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 20.000       ; -0.047     ; 1.408      ;
+--------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                       ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.204 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.323      ;
; 1.204 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.323      ;
; 1.204 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.323      ;
; 1.204 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.323      ;
; 1.204 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.323      ;
; 1.204 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.323      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.219 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.034      ; 1.337      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
; 1.360 ; state_reg.idle ; I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.476      ;
+-------+----------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 10.193 ; 0.181 ; 16.747   ; 1.204   ; 9.436               ;
;  clk             ; 10.193 ; 0.181 ; 16.747   ; 1.204   ; 9.436               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_rd[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rd[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rd[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rd[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rd[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rd[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rd[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rd[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_valid  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ack_error     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; scl                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ena                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_one               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rw                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_addr[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_addr[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_addr[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_addr[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_addr[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_addr[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_addr[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_wr[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_wr[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_rd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_rd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_rd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; data_rd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; data_rd[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_rd[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_rd[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_rd[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_valid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ack_error     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_rd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; data_rd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; data_rd[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_valid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ack_error     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_rd[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; data_rd[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; data_rd[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_rd[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_valid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ack_error     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36927    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36927    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 236   ; 236  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 82    ; 82   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; data_wr[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ena           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rw            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_one     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ack_error    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_valid ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; data_wr[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_wr[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ena           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_wr[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rw            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_addr[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_one     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ack_error    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_rd[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_valid ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Tue Nov 20 12:06:34 2018
Info: Command: quartus_sta I2C -c I2C
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'I2C.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 10.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.193               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332146): Worst-case recovery slack is 16.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.747               0.000 clk 
Info (332146): Worst-case removal slack is 2.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.414               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.756               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 10.945
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.945               0.000 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332146): Worst-case recovery slack is 17.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.034               0.000 clk 
Info (332146): Worst-case removal slack is 2.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.205               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.777               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 15.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.087               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332146): Worst-case recovery slack is 18.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.409               0.000 clk 
Info (332146): Worst-case removal slack is 1.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.204               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.436               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4840 megabytes
    Info: Processing ended: Tue Nov 20 12:06:37 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


