Fitter report for DE10_NANO
Wed Dec 01 15:57:06 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 Patches 1.08std,1.02i SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------------------------------+
; Fitter Summary                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------+
; Fitter Status                   ; Successful - Wed Dec 01 15:57:06 2021                                 ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 Patches 1.08std,1.02i SJ Standard Edition ;
; Revision Name                   ; DE10_NANO                                                             ;
; Top-level Entity Name           ; DE10_NANO                                                             ;
; Family                          ; Cyclone V                                                             ;
; Device                          ; 5CSEBA6U23I7                                                          ;
; Timing Models                   ; Final                                                                 ;
; Logic utilization (in ALMs)     ; 3,225 / 41,910 ( 8 % )                                                ;
; Total registers                 ; 5042                                                                  ;
; Total pins                      ; 21 / 314 ( 7 % )                                                      ;
; Total virtual pins              ; 0                                                                     ;
; Total block memory bits         ; 1,065,600 / 5,662,720 ( 19 % )                                        ;
; Total RAM Blocks                ; 134 / 553 ( 24 % )                                                    ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                                                       ;
; Total HSSI RX PCSs              ; 0                                                                     ;
; Total HSSI PMA RX Deserializers ; 0                                                                     ;
; Total HSSI TX PCSs              ; 0                                                                     ;
; Total HSSI PMA TX Serializers   ; 0                                                                     ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                                        ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                                         ;
+---------------------------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.23        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.8%      ;
;     Processor 5            ;   1.8%      ;
;     Processor 6            ;   1.7%      ;
;     Processor 7            ;   1.6%      ;
;     Processor 8            ;   1.6%      ;
;     Processor 9            ;   1.5%      ;
;     Processor 10           ;   1.4%      ;
;     Processor 11           ;   1.3%      ;
;     Processor 12           ;   1.2%      ;
;     Processor 13           ;   1.2%      ;
;     Processor 14           ;   1.2%      ;
;     Processor 15           ;   1.2%      ;
;     Processor 16           ;   1.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_005|saved_grant[0]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_005|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_012|packet_in_progress                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_012|packet_in_progress~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_020|saved_grant[0]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_020|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_rx_0_av_mm_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_rx_0_av_mm_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_1_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_1_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_2_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_2_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_5_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_5_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_5_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_5_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_6_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_6_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_7_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_7_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_2_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_3_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_3_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_4_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_4_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_6_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_6_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_10_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_10_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_11_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_11_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_7_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_7_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[13]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[13]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[21]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[21]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[30]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[30]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[31]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator|av_readdata_pre[31]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_2_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_2_s1_translator|av_readdata_pre[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_2_s1_translator|av_readdata_pre[24]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_2_s1_translator|av_readdata_pre[24]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_2_s1_translator|av_readdata_pre[31]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_2_s1_translator|av_readdata_pre[31]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_3_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_3_s1_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_3_s1_translator|av_readdata_pre[28]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_3_s1_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_4_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_4_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_5_s1_translator|av_readdata_pre[5]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_5_s1_translator|av_readdata_pre[5]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_6_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_6_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_10_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_10_s1_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_10_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_10_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_11_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_11_s1_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_11_s1_translator|av_readdata_pre[31]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_11_s1_translator|av_readdata_pre[31]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_12_s1_translator|av_readdata_pre[12]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_12_s1_translator|av_readdata_pre[12]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_12_s1_translator|av_readdata_pre[29]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_12_s1_translator|av_readdata_pre[29]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|av_readdata_pre[12]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|av_readdata_pre[12]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|av_readdata_pre[19]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|av_readdata_pre[29]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|av_readdata_pre[29]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|av_readdata_pre[6]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|av_readdata_pre[6]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[31]                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[8]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[8]~DUPLICATE                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]~DUPLICATE                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[15]                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[15]~DUPLICATE                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[20]                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[20]~DUPLICATE                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[22]                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[22]~DUPLICATE                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]~DUPLICATE                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|jtag_rd_d1                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|jtag_rd_d1~DUPLICATE                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|waitrequest                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|waitrequest~DUPLICATE                                                                                                   ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|address[1]                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|address[1]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_alu_result[0]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_ipending_reg[0]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_ipending_reg[0]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_align_cycle[0]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[5]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[5]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[2]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[2]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|i_read                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[1]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[1]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[6]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[7]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[8]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[8]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[10]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2|data_out[4]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2|data_out[4]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2|data_out[10]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2|data_out[12]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2|data_out[12]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[8]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[8]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[9]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[10]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[15]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[15]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[25]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|data_out[25]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[4]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[9]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[9]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[11]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[12]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[12]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[16]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[16]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[17]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[18]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[18]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[19]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[19]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[26]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|internal_counter[26]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|period_l_register[3]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|period_l_register[3]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|period_l_register[6]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|period_l_register[6]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_0:timer_0|period_l_register[11]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_0:timer_0|period_l_register[11]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|force_reload                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|force_reload~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[7]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[17]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[20]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[20]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[22]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[22]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[24]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[24]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[27]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[27]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[31]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|internal_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|period_h_register[1]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|period_h_register[1]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_timer_1:timer_1|period_l_register[4]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_timer_1:timer_1|period_l_register[4]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_regs:the_NiosBase_uart_0_regs|tx_data[5]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_regs:the_NiosBase_uart_0_regs|tx_data[5]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_regs:the_NiosBase_uart_0_regs|tx_data[6]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_regs:the_NiosBase_uart_0_regs|tx_data[6]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|rx_overrun                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|rx_overrun~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_tx:the_NiosBase_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[7]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_tx:the_NiosBase_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[7]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; NiosBase:u0|dma_receiver:dma_rx_0|av_mm_waitrequest                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|dma_receiver:dma_rx_0|av_mm_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; NiosBase:u0|dma_receiver:dma_rx_0|pointer[1]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|dma_receiver:dma_rx_0|pointer[1]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; NiosBase:u0|dma_receiver:dma_rx_0|pointer[3]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|dma_receiver:dma_rx_0|pointer[3]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; NiosBase:u0|dma_receiver:dma_rx_0|pointer[10]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|dma_receiver:dma_rx_0|pointer[10]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NiosBase:u0|dma_receiver:dma_rx_0|watchdog.count[23]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NiosBase:u0|dma_receiver:dma_rx_0|watchdog.count[23]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; XY_COUNTER:uHB|counterX.value[14]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uHB|counterX.value[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; XY_COUNTER:uHB|counterX.value[17]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uHB|counterX.value[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; XY_COUNTER:uHB|counterY.value[5]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uHB|counterY.value[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; XY_COUNTER:uHB|counterY.value[18]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uHB|counterY.value[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; XY_COUNTER:uInterrupt|counterX.value[16]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uInterrupt|counterX.value[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; XY_COUNTER:uInterrupt|counterX.value[23]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uInterrupt|counterX.value[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; XY_COUNTER:uInterrupt|counterX.value[25]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uInterrupt|counterX.value[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; XY_COUNTER:uInterrupt|counterY.value[4]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uInterrupt|counterY.value[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; XY_COUNTER:uInterrupt|counterY.value[14]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; XY_COUNTER:uInterrupt|counterY.value[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; iReg16_1[2]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; iReg16_1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; iReg16_1[15]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; iReg16_1[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; pwm_cnt[11]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pwm_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; pwm_cnt[13]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pwm_cnt[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; pwm_cnt[14]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pwm_cnt[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; pwm_gen_fsm:uut|pwm_counter[7]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pwm_gen_fsm:uut|pwm_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; pwm_gen_fsm:uut|pwm_counter[11]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pwm_gen_fsm:uut|pwm_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]~DUPLICATE                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[228]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[228]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[296]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[296]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~DUPLICATE                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated|counter_reg_bit[2]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated|counter_reg_bit[2]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated|counter_reg_bit[3]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated|counter_reg_bit[3]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; uart_rx_atlantix:uUart|sampleCount[7]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_rx_atlantix:uUart|sampleCount[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; uart_rx_atlantix:uUart|state.SHIFT                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_rx_atlantix:uUart|state.SHIFT~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                          ;
+--------------+----------------+--------------+--------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+--------------+---------------+----------------+
; Location     ;                ;              ; ADC_CONVST   ; PIN_U9        ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCK      ; PIN_V10       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDI      ; PIN_AC4       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDO      ; PIN_AD4       ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK2_50 ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK3_50 ; PIN_E11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[0]      ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[10]     ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[12]     ; PIN_AH24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[14]     ; PIN_AG23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[16]     ; PIN_AG24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[18]     ; PIN_AH21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[1]      ; PIN_AC24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[20]     ; PIN_AH23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[21]     ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[22]     ; PIN_AF22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[23]     ; PIN_AE22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[24]     ; PIN_AG20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[25]     ; PIN_AF21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[26]     ; PIN_AG19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[27]     ; PIN_AH19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[28]     ; PIN_AG18      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[29]     ; PIN_AH18      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[2]      ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[30]     ; PIN_AF18      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[31]     ; PIN_AF20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[32]     ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[33]     ; PIN_AE20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]     ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]     ; PIN_AE17      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[3]      ; PIN_AD26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[4]      ; PIN_AG28      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[5]      ; PIN_AF28      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[6]      ; PIN_AE25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[7]      ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[8]      ; PIN_AG26      ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; ADC_CONVST   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; ADC_SCK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; ADC_SDI      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; ADC_SDO      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; FPGA_CLK2_50 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; FPGA_CLK3_50 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[16]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[17]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[18]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[19]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[20]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[21]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[22]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[23]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[24]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[25]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[26]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[27]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[28]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[29]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[30]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[31]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[32]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[33]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[34]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[35]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE10_NANO      ;              ; GPIO[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+--------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10412 ) ; 0.00 % ( 0 / 10412 )       ; 0.00 % ( 0 / 10412 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10412 ) ; 0.00 % ( 0 / 10412 )       ; 0.00 % ( 0 / 10412 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8216 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 213 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1966 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelProjects/nios_monitor/quartus/DE10_NANO.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,225 / 41,910        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 3,225                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,804 / 41,910        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,464                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,541                 ;       ;
;         [c] ALMs used for registers                         ; 799                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 604 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 25                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 491 / 4,191           ; 12 %  ;
;     -- Logic LABs                                           ; 491                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,163                 ;       ;
;     -- 7 input functions                                    ; 57                    ;       ;
;     -- 6 input functions                                    ; 951                   ;       ;
;     -- 5 input functions                                    ; 899                   ;       ;
;     -- 4 input functions                                    ; 773                   ;       ;
;     -- <=3 input functions                                  ; 2,483                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 997                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 5,042                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,525 / 83,820        ; 5 %   ;
;         -- Secondary logic registers                        ; 517 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,870                 ;       ;
;         -- Routing optimization registers                   ; 172                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 21 / 314              ; 7 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 134 / 553             ; 24 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,065,600 / 5,662,720 ; 19 %  ;
; Total block memory implementation bits                      ; 1,372,160 / 5,662,720 ; 24 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.3% / 3.4% / 2.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.5% / 24.8% / 19.5% ;       ;
; Maximum fan-out                                             ; 4421                  ;       ;
; Highest non-global fan-out                                  ; 1975                  ;       ;
; Total fan-out                                               ; 39954                 ;       ;
; Average fan-out                                             ; 3.51                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                   ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2821 / 41910 ( 7 % )  ; 78 / 41910 ( < 1 % )  ; 327 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2821                  ; 78                    ; 327                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3042 / 41910 ( 7 % )  ; 87 / 41910 ( < 1 % )  ; 677 / 41910 ( 2 % )            ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1314                  ; 31                    ; 120                            ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1444                  ; 33                    ; 64                             ; 0                              ;
;         [c] ALMs used for registers                         ; 284                   ; 23                    ; 493                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 246 / 41910 ( < 1 % ) ; 9 / 41910 ( < 1 % )   ; 350 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )     ; 0 / 41910 ( 0 % )              ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                     ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 25                    ; 0                     ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 412 / 4191 ( 10 % )   ; 15 / 4191 ( < 1 % )   ; 82 / 4191 ( 2 % )              ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 412                   ; 15                    ; 82                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 4722                  ; 107                   ; 334                            ; 0                              ;
;     -- 7 input functions                                    ; 55                    ; 1                     ; 1                              ; 0                              ;
;     -- 6 input functions                                    ; 849                   ; 20                    ; 82                             ; 0                              ;
;     -- 5 input functions                                    ; 743                   ; 25                    ; 131                            ; 0                              ;
;     -- 4 input functions                                    ; 727                   ; 16                    ; 30                             ; 0                              ;
;     -- <=3 input functions                                  ; 2348                  ; 45                    ; 90                             ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 274                   ; 32                    ; 691                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 3195 / 83820 ( 4 % )  ; 106 / 83820 ( < 1 % ) ; 1224 / 83820 ( 1 % )           ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 194 / 83820 ( < 1 % ) ; 6 / 83820 ( < 1 % )   ; 317 / 83820 ( < 1 % )          ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 3236                  ; 106                   ; 1528                           ; 0                              ;
;         -- Routing optimization registers                   ; 153                   ; 6                     ; 13                             ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
;                                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 20                    ; 0                     ; 0                              ; 1                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                              ; 0                              ;
; Total block memory bits                                     ; 1058816               ; 0                     ; 6784                           ; 0                              ;
; Total block memory implementation bits                      ; 1341440               ; 0                     ; 30720                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 131 / 553 ( 23 % )    ; 0 / 553 ( 0 % )       ; 3 / 553 ( < 1 % )              ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                 ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                       ;                                ;                                ;
; Connections                                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 3820                  ; 165                   ; 2014                           ; 1                              ;
;     -- Registered Input Connections                         ; 3547                  ; 120                   ; 1682                           ; 0                              ;
;     -- Output Connections                                   ; 216                   ; 344                   ; 34                             ; 5406                           ;
;     -- Registered Output Connections                        ; 213                   ; 344                   ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 34341                 ; 1222                  ; 6887                           ; 5448                           ;
;     -- Registered Connections                               ; 16922                 ; 948                   ; 4537                           ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; External Connections                                        ;                       ;                       ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 120                   ; 212                            ; 3704                           ;
;     -- sld_hub:auto_hub                                     ; 120                   ; 20                    ; 219                            ; 150                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 212                   ; 219                   ; 64                             ; 1553                           ;
;     -- hard_block:auto_generated_inst                       ; 3704                  ; 150                   ; 1553                           ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 35                    ; 78                    ; 387                            ; 5                              ;
;     -- Output Ports                                         ; 124                   ; 95                    ; 227                            ; 11                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 129                            ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 49                    ; 213                            ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                     ; 16                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 36                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 54                    ; 110                            ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 59                    ; 124                            ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 52                    ; 215                            ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_9       ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_11 ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_13 ; AF25  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_15 ; AF23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_17 ; AH22  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_19 ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]  ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]  ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]  ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]  ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]  ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]  ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]  ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]  ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 8 / 68 ( 12 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 8 / 16 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 4 / 7 ( 57 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; GPIO_15                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; GPIO_13                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; GPIO_19                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; GPIO_17                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; GPIO_11                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; GPIO_9                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED[0]   ; Missing drive strength and slew rate ;
; LED[1]   ; Missing drive strength and slew rate ;
; LED[2]   ; Missing drive strength and slew rate ;
; LED[3]   ; Missing drive strength and slew rate ;
; LED[4]   ; Missing drive strength and slew rate ;
; LED[5]   ; Missing drive strength and slew rate ;
; LED[6]   ; Missing drive strength and slew rate ;
; LED[7]   ; Missing drive strength and slew rate ;
; GPIO_15  ; Missing drive strength and slew rate ;
; GPIO_17  ; Missing drive strength and slew rate ;
; GPIO_19  ; Missing drive strength and slew rate ;
; GPIO_11  ; Missing drive strength and slew rate ;
; GPIO_13  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                          ;                           ;
+--------------------------------------------------------------------------------------------------------------------------+---------------------------+
; main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                          ; Integer PLL               ;
;     -- PLL Location                                                                                                      ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                           ; none                      ;
;     -- PLL Bandwidth                                                                                                     ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                           ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                                         ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                        ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                 ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                                 ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                 ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                                        ; On                        ;
;     -- PLL Fractional Division                                                                                           ; N/A                       ;
;     -- M Counter                                                                                                         ; 12                        ;
;     -- N Counter                                                                                                         ; 2                         ;
;     -- PLL Refclk Select                                                                                                 ;                           ;
;             -- PLL Refclk Select Location                                                                                ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                        ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                        ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                           ; N/A                       ;
;             -- CORECLKIN source                                                                                          ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                        ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                         ; N/A                       ;
;             -- RXIQCLKIN source                                                                                          ; N/A                       ;
;             -- CLKIN(0) source                                                                                           ; FPGA_CLK1_50~input        ;
;             -- CLKIN(1) source                                                                                           ; N/A                       ;
;             -- CLKIN(2) source                                                                                           ; N/A                       ;
;             -- CLKIN(3) source                                                                                           ; N/A                       ;
;     -- PLL Output Counter                                                                                                ;                           ;
;         -- main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                    ; 50.0 MHz                  ;
;             -- Output Clock Location                                                                                     ; PLLOUTPUTCOUNTER_X0_Y4_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                    ; Off                       ;
;             -- Duty Cycle                                                                                                ; 50.0000                   ;
;             -- Phase Shift                                                                                               ; 0.000000 degrees          ;
;             -- C Counter                                                                                                 ; 6                         ;
;             -- C Counter PH Mux PRST                                                                                     ; 0                         ;
;             -- C Counter PRST                                                                                            ; 1                         ;
;                                                                                                                          ;                           ;
+--------------------------------------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; |DE10_NANO                                                                                                                              ; 3225.0 (21.0)        ; 3803.0 (36.0)                    ; 602.5 (15.2)                                      ; 24.5 (0.2)                       ; 0.0 (0.0)            ; 5163 (27)           ; 5042 (75)                 ; 0 (0)         ; 1065600           ; 134   ; 0          ; 21   ; 0            ; |DE10_NANO                                                                                                                                                                                                                                                                                                                                                                                                             ; DE10_NANO                                        ; work         ;
;    |NiosBase:u0|                                                                                                                        ; 2622.9 (0.0)         ; 2818.7 (0.0)                     ; 220.1 (0.0)                                       ; 24.3 (0.0)                       ; 0.0 (0.0)            ; 4377 (0)            ; 3109 (0)                  ; 0 (0)         ; 1058816           ; 131   ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0                                                                                                                                                                                                                                                                                                                                                                                                 ; NiosBase                                         ; niosbase     ;
;       |NiosBase_i_reg16_0:i_reg16_1|                                                                                                    ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_i_reg16_0:i_reg16_1                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_i_reg16_0                               ; NiosBase     ;
;       |NiosBase_i_reg16_0:i_reg16_2|                                                                                                    ; 8.3 (8.3)            ; 8.5 (8.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_i_reg16_0:i_reg16_2                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_i_reg16_0                               ; NiosBase     ;
;       |NiosBase_i_reg16_0:i_reg16_3|                                                                                                    ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_i_reg16_0:i_reg16_3                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_i_reg16_0                               ; NiosBase     ;
;       |NiosBase_i_reg16_0:i_reg16_4|                                                                                                    ; 7.4 (7.4)            ; 7.4 (7.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_i_reg16_0:i_reg16_4                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_i_reg16_0                               ; NiosBase     ;
;       |NiosBase_i_reg32_0:i_reg32_0|                                                                                                    ; 20.9 (20.9)          ; 32.1 (32.1)                      ; 11.2 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_i_reg32_0:i_reg32_0                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_i_reg32_0                               ; NiosBase     ;
;       |NiosBase_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 1348.1 (0.0)         ; 1400.4 (0.0)                     ; 57.1 (0.0)                                        ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 2327 (0)            ; 1164 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_mm_interconnect_0                       ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 65.9 (65.9)          ; 76.3 (76.3)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (109)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                           ; 50.2 (50.2)          ; 52.8 (52.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_cmd_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                   ; 8.3 (7.1)            ; 10.3 (8.4)                       ; 1.9 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (18)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                         ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                               ; 16.4 (14.4)          ; 18.0 (16.0)                      ; 1.7 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                               ; 26.2 (23.9)          ; 28.2 (25.9)                      ; 2.4 (2.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 57 (53)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                               ; 10.7 (8.4)           ; 10.8 (9.0)                       ; 0.1 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (23)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                               ; 10.8 (8.5)           ; 11.7 (9.3)                       ; 0.9 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (23)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                               ; 5.2 (3.2)            ; 5.2 (3.3)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                               ; 4.5 (2.8)            ; 4.5 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                               ; 7.5 (5.2)            ; 7.5 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                               ; 7.2 (4.8)            ; 7.5 (5.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                               ; 6.2 (3.8)            ; 6.2 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                               ; 6.5 (4.2)            ; 6.7 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                               ; 7.8 (5.5)            ; 8.7 (6.7)                        ; 0.8 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (8)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_012|                                                                               ; 7.0 (4.7)            ; 9.1 (6.8)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (8)              ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_013|                                                                               ; 8.5 (6.2)            ; 8.8 (6.8)                        ; 0.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (8)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_014|                                                                               ; 8.3 (5.9)            ; 8.3 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (16)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_014                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_015|                                                                               ; 15.7 (13.7)          ; 16.3 (13.9)                      ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_015                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_016|                                                                               ; 14.8 (12.8)          ; 17.3 (14.9)                      ; 2.4 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_016                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_017|                                                                               ; 15.5 (13.2)          ; 17.0 (14.7)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_017                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_018|                                                                               ; 14.7 (12.7)          ; 15.0 (12.7)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (39)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_018                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_019|                                                                               ; 12.8 (10.5)          ; 12.8 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (39)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_019                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_020|                                                                               ; 13.8 (11.5)          ; 14.7 (12.9)                      ; 0.9 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_020                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_021|                                                                               ; 16.0 (13.3)          ; 16.6 (14.7)                      ; 0.6 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_021                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_021|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_022|                                                                               ; 15.8 (13.5)          ; 15.6 (13.7)                      ; 0.0 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_022                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_022|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_023|                                                                               ; 15.7 (13.8)          ; 15.7 (13.8)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_023                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_023|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_024|                                                                               ; 15.8 (13.2)          ; 16.7 (14.1)                      ; 0.8 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_024                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_024|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_025|                                                                               ; 13.5 (11.2)          ; 14.7 (12.6)                      ; 1.2 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_025                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_025|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_026|                                                                               ; 14.2 (11.8)          ; 14.6 (12.6)                      ; 0.4 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (40)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_026                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_026|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_027|                                                                               ; 7.3 (5.0)            ; 9.0 (6.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (8)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_027                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_027|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_028|                                                                               ; 7.5 (5.5)            ; 7.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_028                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_028|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_029|                                                                               ; 7.3 (5.0)            ; 7.3 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_029                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_029|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_030|                                                                               ; 7.5 (5.2)            ; 7.5 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_030                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_030|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_031|                                                                               ; 6.7 (4.7)            ; 7.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_031                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_031|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_032|                                                                               ; 7.0 (4.7)            ; 7.0 (5.0)                        ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_032                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_032|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_033|                                                                               ; 14.2 (11.9)          ; 14.3 (12.3)                      ; 0.1 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (39)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_033                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_033|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_034|                                                                               ; 14.3 (12.0)          ; 14.8 (12.6)                      ; 0.5 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (39)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_034                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_cmd_mux               ; NiosBase     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_034|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                         ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_router:router|                                                                                     ; 25.5 (25.5)          ; 27.3 (27.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                           ; NiosBase_mm_interconnect_0_router                ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_router:router_001|                                                                                 ; 24.2 (24.2)          ; 25.3 (25.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                       ; NiosBase_mm_interconnect_0_router                ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                           ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_011|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_014|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_014                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_015|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_015                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_016|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_016                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_017|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_017                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_018|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_018                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_019|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_019                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_020|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_020                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_021|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_021                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_022|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_022                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_023|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_023                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_024|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_024                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_025|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_025                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_026|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_026                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_033|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_033                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_034|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_demux:rsp_demux_034                                                                                                                                                                                                                                                                                                 ; NiosBase_mm_interconnect_0_rsp_demux             ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 189.4 (189.4)        ; 197.3 (197.3)                    ; 10.7 (10.7)                                       ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 352 (352)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                         ; NiosBase_mm_interconnect_0_rsp_mux               ; NiosBase     ;
;          |NiosBase_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                               ; 108.5 (108.5)        ; 111.8 (111.8)                    ; 3.7 (3.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 211 (211)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                     ; NiosBase_mm_interconnect_0_rsp_mux               ; NiosBase     ;
;          |altera_avalon_sc_fifo:dma_rx_0_av_mm_agent_rsp_fifo|                                                                          ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_rx_0_av_mm_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg16_0_s1_agent_rsp_fifo|                                                                            ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg16_1_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg16_2_s1_agent_rsp_fifo|                                                                            ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg16_3_s1_agent_rsp_fifo|                                                                            ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg16_4_s1_agent_rsp_fifo|                                                                            ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg16_5_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg16_6_s1_agent_rsp_fifo|                                                                            ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_0_s1_agent_rsp_fifo|                                                                            ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_1_s1_agent_rsp_fifo|                                                                            ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_2_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_3_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_4_s1_agent_rsp_fifo|                                                                            ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_5_s1_agent_rsp_fifo|                                                                            ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_6_s1_agent_rsp_fifo|                                                                            ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:i_reg32_7_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_7_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 3.8 (3.8)            ; 5.0 (5.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_0_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_10_s1_agent_rsp_fifo|                                                                           ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_10_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_11_s1_agent_rsp_fifo|                                                                           ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_11_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_12_s1_agent_rsp_fifo|                                                                           ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_12_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_13_s1_agent_rsp_fifo|                                                                           ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_13_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_1_s1_agent_rsp_fifo|                                                                            ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_2_s1_agent_rsp_fifo|                                                                            ; 3.1 (3.1)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_3_s1_agent_rsp_fifo|                                                                            ; 3.2 (3.2)            ; 3.9 (3.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_4_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_5_s1_agent_rsp_fifo|                                                                            ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_6_s1_agent_rsp_fifo|                                                                            ; 3.9 (3.9)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_7_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_7_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_8_s1_agent_rsp_fifo|                                                                            ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_8_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:o_reg32_9_s1_agent_rsp_fifo|                                                                            ; 3.7 (3.7)            ; 3.8 (3.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_9_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo|                                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                               ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                            ; NiosBase     ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                       ; NiosBase     ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                       ; NiosBase     ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                  ; NiosBase     ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                         ; altera_merlin_master_translator                  ; NiosBase     ;
;          |altera_merlin_slave_agent:dma_rx_0_av_mm_agent|                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dma_rx_0_av_mm_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg16_0_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg16_0_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg16_1_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg16_1_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg16_2_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg16_2_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg16_3_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg16_3_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg16_4_s1_agent|                                                                                 ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg16_4_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg16_5_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg16_5_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg16_6_s1_agent|                                                                                 ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg16_6_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_0_s1_agent|                                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_0_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_1_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_1_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_2_s1_agent|                                                                                 ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_2_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_3_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_3_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_4_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_4_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_5_s1_agent|                                                                                 ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_5_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_6_s1_agent|                                                                                 ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_6_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:i_reg32_7_s1_agent|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i_reg32_7_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_0_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_0_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_10_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_10_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_11_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_11_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_12_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_12_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_13_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_13_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_1_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_1_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_2_s1_agent|                                                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_2_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_3_s1_agent|                                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_3_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_4_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_4_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_5_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_5_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_6_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_6_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_7_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_7_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_8_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_8_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:o_reg32_9_s1_agent|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:o_reg32_9_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s1_agent|                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_agent:timer_1_s1_agent|                                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; NiosBase     ;
;          |altera_merlin_slave_translator:dma_rx_0_av_mm_translator|                                                                     ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dma_rx_0_av_mm_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg16_0_s1_translator|                                                                       ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg16_0_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg16_1_s1_translator|                                                                       ; 8.2 (8.2)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg16_1_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg16_2_s1_translator|                                                                       ; 8.8 (8.8)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg16_2_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg16_3_s1_translator|                                                                       ; 9.1 (9.1)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg16_3_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg16_4_s1_translator|                                                                       ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg16_4_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg16_5_s1_translator|                                                                       ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg16_5_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg16_6_s1_translator|                                                                       ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg16_6_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_0_s1_translator|                                                                       ; 11.8 (11.8)          ; 12.2 (12.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_0_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_1_s1_translator|                                                                       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_1_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_2_s1_translator|                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_2_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_3_s1_translator|                                                                       ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_3_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_4_s1_translator|                                                                       ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_4_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_5_s1_translator|                                                                       ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_5_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_6_s1_translator|                                                                       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_6_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:i_reg32_7_s1_translator|                                                                       ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i_reg32_7_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 9.6 (9.6)            ; 9.8 (9.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_0_s1_translator|                                                                       ; 12.6 (12.6)          ; 13.1 (13.1)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_0_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_10_s1_translator|                                                                      ; 12.7 (12.7)          ; 13.3 (13.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_10_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_11_s1_translator|                                                                      ; 13.2 (13.2)          ; 13.7 (13.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_11_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_12_s1_translator|                                                                      ; 13.0 (13.0)          ; 13.3 (13.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_12_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_13_s1_translator|                                                                      ; 13.3 (13.3)          ; 13.4 (13.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_13_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_1_s1_translator|                                                                       ; 13.2 (13.2)          ; 13.2 (13.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_1_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_2_s1_translator|                                                                       ; 12.8 (12.8)          ; 13.7 (13.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_2_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_3_s1_translator|                                                                       ; 13.3 (13.3)          ; 13.3 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_3_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_4_s1_translator|                                                                       ; 13.3 (13.3)          ; 13.3 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_4_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_5_s1_translator|                                                                       ; 12.9 (12.9)          ; 12.9 (12.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_5_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_6_s1_translator|                                                                       ; 13.1 (13.1)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_6_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_7_s1_translator|                                                                       ; 13.5 (13.5)          ; 13.4 (13.4)                      ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_7_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_8_s1_translator|                                                                       ; 12.8 (12.8)          ; 12.8 (12.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_8_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:o_reg32_9_s1_translator|                                                                       ; 12.4 (12.4)          ; 12.8 (12.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:o_reg32_9_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 7.5 (7.5)            ; 8.0 (8.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:timer_1_s1_translator|                                                                         ; 7.4 (7.4)            ; 8.8 (8.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; NiosBase     ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                                                                          ; 5.8 (5.8)            ; 6.5 (6.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                   ; NiosBase     ;
;       |NiosBase_nios2_gen2_0:nios2_gen2_0|                                                                                              ; 519.5 (0.0)          ; 557.4 (0.0)                      ; 53.0 (0.0)                                        ; 15.1 (0.0)                       ; 0.0 (0.0)            ; 783 (0)             ; 628 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                              ; NiosBase_nios2_gen2_0                            ; NiosBase     ;
;          |NiosBase_nios2_gen2_0_cpu:cpu|                                                                                                ; 519.5 (383.6)        ; 557.4 (394.3)                    ; 53.0 (25.0)                                       ; 15.1 (14.3)                      ; 0.0 (0.0)            ; 783 (606)           ; 628 (346)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                ; NiosBase_nios2_gen2_0_cpu                        ; NiosBase     ;
;             |NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|                                               ; 135.9 (31.6)         ; 163.1 (32.1)                     ; 28.0 (0.6)                                        ; 0.8 (0.1)                        ; 0.0 (0.0)            ; 177 (8)             ; 282 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                    ; NiosBase_nios2_gen2_0_cpu_nios2_oci              ; NiosBase     ;
;                |NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|                        ; 41.7 (0.0)           ; 49.9 (0.0)                       ; 8.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                    ; NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper    ; NiosBase     ;
;                   |NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|                       ; 8.9 (8.1)            ; 17.1 (15.7)                      ; 8.2 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk     ; NiosBase     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                          ; work         ;
;                   |NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|                             ; 31.5 (30.3)          ; 31.5 (30.4)                      ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck                                                            ; NiosBase_nios2_gen2_0_cpu_debug_slave_tck        ; NiosBase     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                          ; work         ;
;                   |sld_virtual_jtag_basic:NiosBase_nios2_gen2_0_cpu_debug_slave_phy|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NiosBase_nios2_gen2_0_cpu_debug_slave_phy                                                                                   ; sld_virtual_jtag_basic                           ; work         ;
;                |NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg:the_NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg|                              ; 4.8 (4.8)            ; 5.3 (5.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg:the_NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                          ; NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg       ; NiosBase     ;
;                |NiosBase_nios2_gen2_0_cpu_nios2_oci_break:the_NiosBase_nios2_gen2_0_cpu_nios2_oci_break|                                ; 0.5 (0.5)            ; 16.1 (16.1)                      ; 15.6 (15.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_oci_break:the_NiosBase_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                            ; NiosBase_nios2_gen2_0_cpu_nios2_oci_break        ; NiosBase     ;
;                |NiosBase_nios2_gen2_0_cpu_nios2_oci_debug:the_NiosBase_nios2_gen2_0_cpu_nios2_oci_debug|                                ; 3.9 (3.7)            ; 4.6 (4.1)                        ; 0.7 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_oci_debug:the_NiosBase_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                            ; NiosBase_nios2_gen2_0_cpu_nios2_oci_debug        ; NiosBase     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_oci_debug:the_NiosBase_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; altera_std_synchronizer                          ; work         ;
;                |NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|                                      ; 53.4 (53.4)          ; 55.1 (55.1)                      ; 2.5 (2.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 87 (87)             ; 58 (58)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                  ; NiosBase_nios2_gen2_0_cpu_nios2_ocimem           ; NiosBase     ;
;                   |NiosBase_nios2_gen2_0_cpu_ociram_sp_ram_module:NiosBase_nios2_gen2_0_cpu_ociram_sp_ram|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|NiosBase_nios2_gen2_0_cpu_ociram_sp_ram_module:NiosBase_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; NiosBase_nios2_gen2_0_cpu_ociram_sp_ram_module   ; NiosBase     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|NiosBase_nios2_gen2_0_cpu_ociram_sp_ram_module:NiosBase_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                       ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|NiosBase_nios2_gen2_0_cpu_ociram_sp_ram_module:NiosBase_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                  ; work         ;
;             |NiosBase_nios2_gen2_0_cpu_register_bank_a_module:NiosBase_nios2_gen2_0_cpu_register_bank_a|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_a_module:NiosBase_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                     ; NiosBase_nios2_gen2_0_cpu_register_bank_a_module ; NiosBase     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_a_module:NiosBase_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_a_module:NiosBase_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                            ; altsyncram_msi1                                  ; work         ;
;             |NiosBase_nios2_gen2_0_cpu_register_bank_b_module:NiosBase_nios2_gen2_0_cpu_register_bank_b|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_b_module:NiosBase_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                     ; NiosBase_nios2_gen2_0_cpu_register_bank_b_module ; NiosBase     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_b_module:NiosBase_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_b_module:NiosBase_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                            ; altsyncram_msi1                                  ; work         ;
;       |NiosBase_o_reg32_0:o_reg32_0|                                                                                                    ; 15.3 (15.3)          ; 16.2 (16.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_1|                                                                                                    ; 16.7 (16.7)          ; 18.1 (18.1)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_1                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_10|                                                                                                   ; 16.9 (16.9)          ; 16.9 (16.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_10                                                                                                                                                                                                                                                                                                                                                                   ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_11|                                                                                                   ; 16.4 (16.4)          ; 16.9 (16.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_11                                                                                                                                                                                                                                                                                                                                                                   ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_12|                                                                                                   ; 17.7 (17.7)          ; 17.8 (17.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_12                                                                                                                                                                                                                                                                                                                                                                   ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_13|                                                                                                   ; 16.9 (16.9)          ; 16.9 (16.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_13                                                                                                                                                                                                                                                                                                                                                                   ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_2|                                                                                                    ; 16.1 (16.1)          ; 16.1 (16.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_3|                                                                                                    ; 17.4 (17.4)          ; 19.1 (19.1)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_4|                                                                                                    ; 19.0 (19.0)          ; 19.4 (19.4)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_4                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_5|                                                                                                    ; 16.9 (16.9)          ; 18.1 (18.1)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_5                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_6|                                                                                                    ; 16.3 (16.3)          ; 16.7 (16.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_6                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_7|                                                                                                    ; 17.8 (17.8)          ; 17.7 (17.7)                      ; 0.2 (0.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_7                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_8|                                                                                                    ; 17.1 (17.1)          ; 17.1 (17.1)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_8                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_o_reg32_0:o_reg32_9|                                                                                                    ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_o_reg32_0:o_reg32_9                                                                                                                                                                                                                                                                                                                                                                    ; NiosBase_o_reg32_0                               ; NiosBase     ;
;       |NiosBase_onchip_memory2_0:onchip_memory2_0|                                                                                      ; 38.0 (0.8)           ; 35.8 (0.8)                       ; 0.2 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 38 (2)              ; 3 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                      ; NiosBase_onchip_memory2_0                        ; NiosBase     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 37.1 (0.0)           ; 35.0 (0.0)                       ; 0.2 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 3 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                            ; altsyncram                                       ; work         ;
;             |altsyncram_jeu1:auto_generated|                                                                                            ; 37.1 (0.5)           ; 35.0 (1.0)                       ; 0.2 (0.5)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 3 (3)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated                                                                                                                                                                                                                                                                                             ; altsyncram_jeu1                                  ; work         ;
;                |decode_8la:decode3|                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                                                          ; decode_8la                                       ; work         ;
;                |mux_5hb:mux2|                                                                                                           ; 33.3 (33.3)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                                                                ; mux_5hb                                          ; work         ;
;       |NiosBase_timer_0:timer_0|                                                                                                        ; 69.0 (69.0)          ; 75.4 (75.4)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (109)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                        ; NiosBase_timer_0                                 ; NiosBase     ;
;       |NiosBase_timer_1:timer_1|                                                                                                        ; 70.9 (70.9)          ; 78.4 (78.4)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (115)           ; 130 (130)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_timer_1:timer_1                                                                                                                                                                                                                                                                                                                                                                        ; NiosBase_timer_1                                 ; NiosBase     ;
;       |NiosBase_uart_0:uart_0|                                                                                                          ; 58.0 (0.0)           ; 63.1 (0.0)                       ; 5.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (0)             ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                                          ; NiosBase_uart_0                                  ; NiosBase     ;
;          |NiosBase_uart_0_regs:the_NiosBase_uart_0_regs|                                                                                ; 18.0 (18.0)          ; 21.3 (21.3)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_regs:the_NiosBase_uart_0_regs                                                                                                                                                                                                                                                                                                                            ; NiosBase_uart_0_regs                             ; NiosBase     ;
;          |NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|                                                                                    ; 23.8 (23.5)          ; 25.7 (24.3)                      ; 1.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (44)             ; 41 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx                                                                                                                                                                                                                                                                                                                                ; NiosBase_uart_0_rx                               ; NiosBase     ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                            ; altera_std_synchronizer                          ; work         ;
;          |NiosBase_uart_0_tx:the_NiosBase_uart_0_tx|                                                                                    ; 16.2 (16.2)          ; 16.2 (16.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_tx:the_NiosBase_uart_0_tx                                                                                                                                                                                                                                                                                                                                ; NiosBase_uart_0_tx                               ; NiosBase     ;
;       |dma_receiver:dma_rx_0|                                                                                                           ; 220.7 (220.7)        ; 290.1 (290.1)                    ; 70.9 (70.9)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 296 (296)           ; 339 (339)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|dma_receiver:dma_rx_0                                                                                                                                                                                                                                                                                                                                                                           ; dma_receiver                                     ; NiosBase     ;
;       |niosbase_rst_controller:rst_controller|                                                                                          ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                          ; niosbase_rst_controller                          ; niosbase     ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                          ; NiosBase     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                        ; NiosBase     ;
;       |niosbase_rst_controller:rst_controller_001|                                                                                      ; 0.9 (0.0)            ; 1.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                      ; niosbase_rst_controller                          ; niosbase     ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 0.9 (0.3)            ; 1.8 (0.3)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller:rst_controller_001|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                          ; NiosBase     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller:rst_controller_001|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                        ; NiosBase     ;
;       |niosbase_rst_controller_002:rst_controller_002|                                                                                  ; 2.8 (0.0)            ; 8.0 (0.0)                        ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller_002:rst_controller_002                                                                                                                                                                                                                                                                                                                                                  ; niosbase_rst_controller_002                      ; niosbase     ;
;          |altera_reset_controller:rst_controller_002|                                                                                   ; 2.8 (2.7)            ; 8.0 (5.2)                        ; 5.2 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                          ; NiosBase     ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                        ; NiosBase     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|NiosBase:u0|niosbase_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                        ; NiosBase     ;
;    |XY_COUNTER:uHB|                                                                                                                     ; 32.8 (32.8)          ; 34.7 (34.7)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|XY_COUNTER:uHB                                                                                                                                                                                                                                                                                                                                                                                              ; XY_COUNTER                                       ; work         ;
;    |XY_COUNTER:uInterrupt|                                                                                                              ; 67.2 (67.2)          ; 67.2 (67.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (109)           ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|XY_COUNTER:uInterrupt                                                                                                                                                                                                                                                                                                                                                                                       ; XY_COUNTER                                       ; work         ;
;    |main_pll:main_pll_inst|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|main_pll:main_pll_inst                                                                                                                                                                                                                                                                                                                                                                                      ; main_pll                                         ; main_pll     ;
;       |main_pll_0002:main_pll_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|main_pll:main_pll_inst|main_pll_0002:main_pll_inst                                                                                                                                                                                                                                                                                                                                                          ; main_pll_0002                                    ; main_pll     ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                  ; altera_pll                                       ; work         ;
;    |pwm_gen_fsm:uut|                                                                                                                    ; 47.3 (47.3)          ; 47.7 (47.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (88)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|pwm_gen_fsm:uut                                                                                                                                                                                                                                                                                                                                                                                             ; pwm_gen_fsm                                      ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 77.5 (0.5)           ; 85.5 (0.5)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (1)             ; 112 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 77.0 (0.0)           ; 85.0 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 112 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                            ; alt_sld_fab_with_jtag_input                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 77.0 (0.0)           ; 85.0 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 112 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                         ; alt_sld_fab                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 77.0 (1.2)           ; 85.0 (2.3)                       ; 8.0 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (1)             ; 112 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                     ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 75.8 (0.0)           ; 82.7 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 106 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                         ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 75.8 (56.0)          ; 82.7 (62.0)                      ; 6.8 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (71)            ; 106 (75)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                            ; sld_jtag_hub                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.0 (10.0)          ; 10.2 (10.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                    ; sld_rom_sr                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 9.8 (9.8)            ; 10.5 (10.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                  ; sld_shadow_jsm                                   ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 327.0 (-6.7)         ; 676.0 (66.3)                     ; 349.0 (73.0)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 334 (2)             ; 1541 (212)                ; 0 (0)         ; 6784              ; 3     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                              ; sld_signaltap                                    ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 333.7 (0.0)          ; 609.7 (0.0)                      ; 276.0 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 332 (0)             ; 1329 (0)                  ; 0 (0)         ; 6784              ; 3     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                        ; sld_signaltap_impl                               ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 333.7 (56.7)         ; 609.7 (185.3)                    ; 276.0 (128.6)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 332 (69)            ; 1329 (497)                ; 0 (0)         ; 6784              ; 3     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                 ; sld_signaltap_implb                              ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 8.8 (7.5)            ; 21.0 (19.3)                      ; 12.2 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                  ; altdpram                                         ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 1.3 (0.0)            ; 1.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                              ; lpm_decode                                       ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                    ; decode_vnf                                       ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6784              ; 3     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                 ; altsyncram                                       ; work         ;
;                |altsyncram_gb84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6784              ; 3     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gb84:auto_generated                                                                                                                                                                                                                  ; altsyncram_gb84                                  ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 1.7 (1.7)            ; 2.1 (2.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                  ; lpm_shiftreg                                     ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                    ; lpm_shiftreg                                     ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 8.7 (8.7)            ; 12.2 (12.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                         ; serial_crc_16                                    ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 29.0 (29.0)          ; 33.5 (33.5)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                      ; sld_buffer_manager                               ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 122.8 (0.7)          ; 246.5 (0.7)                      ; 123.7 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (1)             ; 551 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                     ; sld_ela_control                                  ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                             ; lpm_shiftreg                                     ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 104.8 (0.0)          ; 227.6 (0.0)                      ; 122.7 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 534 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                              ; sld_ela_basic_multi_level_trigger                ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 40.3 (40.3)          ; 118.8 (118.8)                    ; 78.4 (78.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 322 (322)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                   ; lpm_shiftreg                                     ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 64.5 (0.0)           ; 108.8 (0.0)                      ; 44.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 212 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                               ; sld_mbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                                                                       ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                                                                       ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                                                                       ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                                                                       ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                                                                       ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                                                                       ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                                                                        ; sld_sbpmg                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                         ; sld_sbpmg                                        ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 16.2 (13.3)          ; 17.3 (13.3)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                       ; sld_ela_trigger_flow_mgr                         ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0.9 (0.9)            ; 3.9 (3.9)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                               ; lpm_shiftreg                                     ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 83.8 (5.5)           ; 85.0 (6.5)                       ; 1.2 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (10)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                ; sld_offload_buffer_mgr                           ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 4.3 (0.0)            ; 4.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                      ; lpm_counter                                      ; work         ;
;                   |cntr_kai:auto_generated|                                                                                             ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated                                                                                                                              ; cntr_kai                                         ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                               ; lpm_counter                                      ; work         ;
;                   |cntr_3vi:auto_generated|                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_3vi:auto_generated                                                                                                                                                       ; cntr_3vi                                         ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                     ; lpm_counter                                      ; work         ;
;                   |cntr_59i:auto_generated|                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated                                                                                                                                             ; cntr_59i                                         ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                        ; lpm_counter                                      ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                ; cntr_kri                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                               ; lpm_shiftreg                                     ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 53.0 (53.0)          ; 53.2 (53.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                ; lpm_shiftreg                                     ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                             ; lpm_shiftreg                                     ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 13.2 (13.2)          ; 14.8 (14.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                           ; sld_rom_sr                                       ; work         ;
;    |uart_rx_atlantix:uUart|                                                                                                             ; 29.3 (23.9)          ; 37.3 (28.5)                      ; 8.1 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (46)             ; 49 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|uart_rx_atlantix:uUart                                                                                                                                                                                                                                                                                                                                                                                      ; uart_rx_atlantix                                 ; work         ;
;       |SHIFT_REG_MODULE:uSHIFT_REG|                                                                                                     ; 0.8 (0.8)            ; 4.3 (4.3)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|uart_rx_atlantix:uUart|SHIFT_REG_MODULE:uSHIFT_REG                                                                                                                                                                                                                                                                                                                                                          ; SHIFT_REG_MODULE                                 ; work         ;
;       |bCOUNTER:uBIT_COUNTER|                                                                                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_NANO|uart_rx_atlantix:uUart|bCOUNTER:uBIT_COUNTER                                                                                                                                                                                                                                                                                                                                                                ; bCOUNTER                                         ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LED[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_15      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_17      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_19      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_11      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_13      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_9       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; GPIO_9                                                              ;                   ;         ;
;      - uart_rx_atlantix:uUart|regD~2                                ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[96]~feeder    ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[96]~feeder ; 0                 ; 0       ;
; FPGA_CLK1_50                                                        ;                   ;         ;
; KEY[0]                                                              ;                   ;         ;
;      - btn_reg1[0]~feeder                                           ; 1                 ; 0       ;
; KEY[1]                                                              ;                   ;         ;
;      - btn_reg1[1]~feeder                                           ; 1                 ; 0       ;
; SW[0]                                                               ;                   ;         ;
;      - slide_reg1[0]                                                ; 0                 ; 0       ;
; SW[1]                                                               ;                   ;         ;
;      - slide_reg1[1]                                                ; 0                 ; 0       ;
; SW[2]                                                               ;                   ;         ;
;      - slide_reg1[2]~feeder                                         ; 0                 ; 0       ;
; SW[3]                                                               ;                   ;         ;
;      - slide_reg1[3]                                                ; 0                 ; 0       ;
+---------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; LessThan0~3                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X9_Y2_N39         ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_i_reg32_0:i_reg32_0|always1~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y20_N15       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X27_Y22_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X27_Y22_N36       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X33_Y22_N0        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X33_Y22_N18       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; MLABCELL_X28_Y23_N24      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y23_N33      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; MLABCELL_X28_Y21_N6       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y21_N48      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X29_Y21_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X29_Y21_N18       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X37_Y25_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X37_Y25_N21       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X33_Y25_N57       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X33_Y25_N0        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X33_Y26_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X30_Y26_N36       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X35_Y25_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X35_Y25_N24       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X35_Y24_N0        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X35_Y24_N36       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X43_Y22_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X43_Y22_N24       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X42_Y22_N33       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X42_Y23_N48       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X40_Y22_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_013|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X40_Y22_N15       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X29_Y19_N0        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_014|update_grant~1                                                                                                                                                                                                                                                        ; LABCELL_X29_Y19_N6        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X36_Y20_N24       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_015|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X36_Y20_N12       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X40_Y21_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_016|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X40_Y21_N0        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X36_Y21_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_017|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X35_Y21_N36       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X40_Y20_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_018|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N27      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; MLABCELL_X39_Y18_N54      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_019|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y18_N12      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X43_Y21_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_020|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X43_Y21_N12       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_021|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X43_Y19_N48       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_021|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X42_Y19_N48       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_022|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X45_Y18_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_022|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X45_Y18_N51       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_023|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X46_Y21_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_023|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y21_N0       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_024|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; MLABCELL_X47_Y20_N0       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_024|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y20_N24      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_025|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; MLABCELL_X47_Y22_N48      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_025|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X48_Y22_N0        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_026|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X45_Y20_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_026|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X45_Y20_N0        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_027|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; MLABCELL_X39_Y26_N45      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_027|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y26_N15      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_028|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X42_Y25_N0        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_028|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X42_Y25_N12       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_029|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X40_Y24_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_029|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X40_Y24_N24       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_030|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X46_Y25_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_030|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X45_Y25_N12       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_031|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X37_Y24_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_031|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X37_Y24_N24       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_032|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; MLABCELL_X39_Y23_N0       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_032|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y23_N48      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_033|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X48_Y19_N0        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_033|update_grant~0                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y19_N24      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_034|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                    ; LABCELL_X45_Y23_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux_034|update_grant~0                                                                                                                                                                                                                                                        ; LABCELL_X45_Y23_N36       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                        ; LABCELL_X30_Y23_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|NiosBase_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                            ; LABCELL_X30_Y23_N12       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dma_rx_0_av_mm_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                        ; LABCELL_X19_Y19_N21       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_0_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X35_Y23_N39       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_1_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X30_Y26_N0        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_2_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X36_Y25_N42       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_3_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X36_Y24_N42       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_4_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X46_Y22_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_5_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X42_Y23_N33       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg16_6_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X36_Y23_N51       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_0_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X30_Y21_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_1_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; MLABCELL_X34_Y23_N6       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_2_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X37_Y26_N51       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_3_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X43_Y25_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_4_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X40_Y25_N36       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_5_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X45_Y25_N57       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_6_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; LABCELL_X36_Y23_N21       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i_reg32_7_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y23_N9       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                          ; LABCELL_X31_Y16_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_0_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X37_Y20_N27       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_10_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                     ; LABCELL_X46_Y22_N18       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_11_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y20_N21      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_12_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                     ; LABCELL_X46_Y23_N3        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_13_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y19_N54      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_1_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X40_Y21_N57       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_2_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X35_Y21_N57       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_3_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y20_N57      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_4_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X40_Y18_N3        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_5_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X45_Y21_N21       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_6_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y15_N54      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_7_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X46_Y18_N18       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_8_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; MLABCELL_X47_Y18_N51      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:o_reg32_9_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                      ; LABCELL_X48_Y20_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N45       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                        ; LABCELL_X27_Y20_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                        ; LABCELL_X24_Y21_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                         ; LABCELL_X30_Y19_N27       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                    ; LABCELL_X29_Y15_N21       ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                          ; FF_X39_Y17_N26            ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                   ; LABCELL_X22_Y16_N48       ; 62      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                       ; FF_X28_Y16_N56            ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_src1[19]~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y17_N54      ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_src2[12]~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y16_N51      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y15_N3        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                   ; FF_X27_Y17_N14            ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y17_N0        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X24_Y10_N29            ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X24_Y10_N48       ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LABCELL_X23_Y12_N39       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X24_Y12_N27       ; 47      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk:the_NiosBase_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X25_Y11_N35            ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[24]~14                    ; MLABCELL_X21_Y11_N48      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[24]~15                    ; MLABCELL_X21_Y11_N24      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[2]~10                     ; MLABCELL_X21_Y11_N45      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[2]~9                      ; LABCELL_X23_Y11_N48       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~20                    ; MLABCELL_X21_Y11_N0       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg:the_NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; MLABCELL_X25_Y14_N12      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg:the_NiosBase_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                       ; MLABCELL_X25_Y14_N42      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_oci_break:the_NiosBase_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[3]~0                                                                                                           ; LABCELL_X24_Y10_N57       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_oci_break:the_NiosBase_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[3]~1                                                                                                           ; LABCELL_X22_Y11_N36       ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[2]~6                                                                                                                       ; LABCELL_X24_Y11_N21       ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[30]~5                                                                                                                      ; MLABCELL_X25_Y12_N51      ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_rd~0                                                                                                                      ; LABCELL_X23_Y12_N30       ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; LABCELL_X27_Y12_N3        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                     ; MLABCELL_X25_Y14_N15      ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X27_Y22_N11            ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                 ; FF_X29_Y15_N17            ; 26      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                      ; MLABCELL_X28_Y16_N21      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                   ; FF_X25_Y16_N17            ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y16_N39       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y16_N0       ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                          ; FF_X27_Y17_N20            ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                              ; FF_X27_Y17_N23            ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y16_N27       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y17_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y17_N57       ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                     ; LABCELL_X35_Y17_N51       ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_0|always0~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y20_N6        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_10|always0~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X48_Y22_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_11|always0~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X46_Y20_N51       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_12|always0~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X46_Y23_N57       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_13|always0~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X48_Y19_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_1|always0~1                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y21_N57      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_2|always0~1                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y21_N0       ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_3|always0~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y20_N48       ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_4|always0~2                                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y18_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_5|always0~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y21_N18       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_6|always0~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y19_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_7|always0~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y18_N6        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_8|always0~1                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y21_N42      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_o_reg32_0:o_reg32_9|always0~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y20_N18       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|decode_8la:decode3|w_anode1075w[2]                                                                                                                                                                                                                            ; LABCELL_X33_Y22_N6        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|decode_8la:decode3|w_anode1088w[2]                                                                                                                                                                                                                            ; LABCELL_X33_Y22_N48       ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|decode_8la:decode3|w_anode1096w[2]                                                                                                                                                                                                                            ; LABCELL_X33_Y22_N51       ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|decode_8la:decode3|w_anode1104w[2]                                                                                                                                                                                                                            ; LABCELL_X33_Y22_N54       ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y22_N45       ; 128     ; Read enable                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N18       ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N21       ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y23_N36       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y23_N33       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y23_N30       ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y23_N39       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_1:timer_1|always0~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y22_N30       ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_1:timer_1|always0~1                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y23_N3        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_1:timer_1|control_wr_strobe                                                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y21_N48       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_1:timer_1|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y21_N21       ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_1:timer_1|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y21_N18       ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_timer_1:timer_1|snap_strobe~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y21_N51       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_regs:the_NiosBase_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y19_N36       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_regs:the_NiosBase_uart_0_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y19_N39       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y17_N12      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_rx:the_NiosBase_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                                                         ; MLABCELL_X28_Y17_N48      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_tx:the_NiosBase_uart_0_tx|always4~0                                                                                                                                                                                                                                                                                        ; LABCELL_X30_Y13_N51       ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_tx:the_NiosBase_uart_0_tx|do_load_shifter                                                                                                                                                                                                                                                                                  ; FF_X34_Y15_N29            ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|NiosBase_uart_0:uart_0|NiosBase_uart_0_tx:the_NiosBase_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                  ; LABCELL_X30_Y13_N33       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|always2~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X12_Y15_N36       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|av_mm_readdata[3]~11                                                                                                                                                                                                                                                                                                                        ; LABCELL_X19_Y19_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|data_buffer[7]~3                                                                                                                                                                                                                                                                                                                            ; LABCELL_X19_Y19_N54       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[0][2]~1                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y13_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[10][4]~9                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y13_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[11][6]~10                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y13_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[12][2]~37                                                                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y14_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[13][4]~38                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y14_N12      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[14][5]~39                                                                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y14_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[15][4]~40                                                                                                                                                                                                                                                                                                                             ; LABCELL_X11_Y14_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[16][3]~21                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y13_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[17][7]~25                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y14_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[18][7]~29                                                                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y14_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[19][7]~33                                                                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y14_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[1][4]~11                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X15_Y13_N39      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[20][7]~22                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y14_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[21][5]~26                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y14_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[22][3]~30                                                                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y14_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[23][6]~34                                                                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y16_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[24][2]~23                                                                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y14_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[25][6]~27                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y14_N48      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[26][7]~31                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y14_N6       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[27][6]~35                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y14_N3       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[28][6]~24                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y14_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[29][6]~28                                                                                                                                                                                                                                                                                                                             ; LABCELL_X11_Y14_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[2][5]~12                                                                                                                                                                                                                                                                                                                              ; LABCELL_X12_Y13_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[30][5]~32                                                                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y16_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[31][3]~36                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y14_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[3][4]~13                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y13_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[4][5]~14                                                                                                                                                                                                                                                                                                                              ; LABCELL_X12_Y13_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[5][4]~15                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X15_Y13_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[6][6]~16                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y13_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[7][7]~17                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y14_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[8][1]~18                                                                                                                                                                                                                                                                                                                              ; LABCELL_X11_Y13_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|stack[9][7]~19                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y14_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|watchdog~0                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y12_N33      ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|dma_receiver:dma_rx_0|watchdog~1                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y15_N0        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|niosbase_rst_controller:rst_controller_001|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                              ; FF_X31_Y15_N17            ; 1975    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|niosbase_rst_controller:rst_controller_001|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y12_N0        ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|niosbase_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                  ; FF_X15_Y14_N11            ; 306     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|niosbase_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|r_early_rst                                                                                                                                                                                                                                                             ; FF_X27_Y8_N50             ; 132     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NiosBase:u0|niosbase_rst_controller_002:rst_controller_002|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                              ; FF_X33_Y13_N14            ; 497     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; XY_COUNTER:uHB|LessThan0~4                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y4_N54       ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XY_COUNTER:uHB|LessThan1~5                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y4_N0         ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XY_COUNTER:uHB|duty_cycle_counter~0                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X22_Y4_N15        ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; XY_COUNTER:uInterrupt|LessThan0~27                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y11_N39       ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XY_COUNTER:uInterrupt|LessThan1~27                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y11_N27       ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XY_COUNTER:uInterrupt|duty_cycle_counter~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y10_N39      ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y2_N3             ; 761     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y2_N3             ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; btn_reg2[1]                                                                                                                                                                                                                                                                                                                                                                   ; FF_X66_Y5_N35             ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                                                                                                                     ; FRACTIONALPLL_X0_Y1_N0    ; 177     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y4_N1 ; 4419    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                      ; FF_X10_Y4_N23             ; 42      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                         ; LABCELL_X7_Y4_N51         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                           ; LABCELL_X13_Y4_N30        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                              ; FF_X10_Y4_N56             ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                              ; LABCELL_X7_Y4_N18         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                                              ; LABCELL_X13_Y4_N18        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                                              ; LABCELL_X10_Y4_N27        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                                                ; FF_X10_Y4_N47             ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                                                ; FF_X10_Y4_N41             ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                                                ; LABCELL_X12_Y4_N9         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]~4                                                ; LABCELL_X9_Y4_N33         ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1                                 ; LABCELL_X12_Y4_N18        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                   ; LABCELL_X12_Y4_N48        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                                       ; LABCELL_X13_Y4_N57        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~4                                       ; LABCELL_X13_Y4_N54        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                         ; MLABCELL_X8_Y4_N18        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~1                    ; LABCELL_X12_Y4_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                           ; FF_X17_Y4_N14             ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                          ; FF_X17_Y4_N17             ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                           ; FF_X12_Y4_N56             ; 79      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                    ; LABCELL_X17_Y4_N54        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                          ; FF_X17_Y4_N50             ; 77      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                        ; LABCELL_X7_Y4_N48         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                         ; MLABCELL_X8_Y5_N30        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~3                                                                                                                                         ; MLABCELL_X6_Y5_N45        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                         ; MLABCELL_X8_Y5_N12        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~2                                                                                                                                         ; MLABCELL_X6_Y5_N48        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                          ; FF_X4_Y5_N59              ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~1                                                                                                                                                                                                                                     ; FF_X10_Y6_N34             ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                             ; LABCELL_X11_Y6_N6         ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                      ; LABCELL_X7_Y7_N51         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                       ; LABCELL_X9_Y6_N57         ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                       ; LABCELL_X11_Y6_N3         ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                         ; FF_X11_Y4_N23             ; 519     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                                                                                             ; LABCELL_X11_Y6_N57        ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                                                                                                 ; LABCELL_X9_Y6_N18         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]~9                                                                                                                                                                                                                 ; LABCELL_X12_Y6_N54        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]~0                                                                                                                                                                          ; LABCELL_X9_Y7_N36         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]~0                                                                                                                                                                                                           ; LABCELL_X9_Y7_N30         ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                     ; MLABCELL_X8_Y7_N51        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                         ; LABCELL_X7_Y6_N27         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                               ; MLABCELL_X6_Y6_N9         ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|cout_actual                                                                                    ; MLABCELL_X6_Y6_N12        ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated|cout_actual                                                                                                   ; LABCELL_X7_Y6_N36         ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                                      ; LABCELL_X7_Y7_N48         ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                ; MLABCELL_X6_Y6_N6         ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                   ; MLABCELL_X6_Y6_N0         ; 105     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                     ; MLABCELL_X6_Y6_N54        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                            ; LABCELL_X7_Y6_N39         ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                         ; MLABCELL_X6_Y6_N24        ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                            ; MLABCELL_X6_Y6_N27        ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                                                                                                ; LABCELL_X12_Y7_N30        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                                           ; LABCELL_X12_Y7_N0         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                             ; MLABCELL_X8_Y6_N6         ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~0                                                                                                                                                                                                                                             ; LABCELL_X11_Y6_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                            ; LABCELL_X9_Y6_N0          ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                        ; LABCELL_X11_Y6_N9         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                 ; LABCELL_X9_Y6_N27         ; 343     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx_atlantix:uUart|SHIFT_REG_MODULE:uSHIFT_REG|shiftReg[7]~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X17_Y5_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx_atlantix:uUart|bCOUNTER:uBIT_COUNTER|BitCount[4]~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X18_Y5_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx_atlantix:uUart|o_DATA[0]~0                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X18_Y8_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx_atlantix:uUart|sampleCount[3]~2                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X17_Y5_N0         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx_atlantix:uUart|state~8                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y5_N15        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                              ; JTAG_X0_Y2_N3             ; 761     ; Global Clock         ; GCLK2            ; --                        ;
; main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y4_N1 ; 4419    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; NiosBase:u0|niosbase_rst_controller:rst_controller_001|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1975    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                            ; 519     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                                                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_nios2_ocimem:the_NiosBase_nios2_gen2_0_cpu_nios2_ocimem|NiosBase_nios2_gen2_0_cpu_ociram_sp_ram_module:NiosBase_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                                                                                               ; M10K_X26_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_a_module:NiosBase_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                                               ; M10K_X26_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_register_bank_b_module:NiosBase_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                                               ; M10K_X26_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; NiosBase:u0|NiosBase_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jeu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128         ; 0     ; C:/intelProjects/nios_monitor/quartus/software/nios_monitor/mem_init/NiosBase_onchip_memory2_0.hex ; M10K_X41_Y13_N0, M10K_X41_Y14_N0, M10K_X38_Y13_N0, M10K_X38_Y12_N0, M10K_X58_Y7_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X58_Y8_N0, M10K_X14_Y13_N0, M10K_X26_Y14_N0, M10K_X14_Y14_N0, M10K_X14_Y12_N0, M10K_X26_Y7_N0, M10K_X26_Y8_N0, M10K_X26_Y10_N0, M10K_X26_Y11_N0, M10K_X14_Y17_N0, M10K_X26_Y18_N0, M10K_X14_Y15_N0, M10K_X14_Y16_N0, M10K_X69_Y21_N0, M10K_X69_Y19_N0, M10K_X58_Y20_N0, M10K_X69_Y20_N0, M10K_X49_Y10_N0, M10K_X49_Y12_N0, M10K_X49_Y11_N0, M10K_X58_Y10_N0, M10K_X58_Y15_N0, M10K_X49_Y15_N0, M10K_X49_Y16_N0, M10K_X58_Y16_N0, M10K_X69_Y22_N0, M10K_X58_Y22_N0, M10K_X58_Y23_N0, M10K_X69_Y23_N0, M10K_X69_Y16_N0, M10K_X69_Y17_N0, M10K_X69_Y18_N0, M10K_X58_Y18_N0, M10K_X26_Y13_N0, M10K_X26_Y15_N0, M10K_X14_Y9_N0, M10K_X26_Y9_N0, M10K_X41_Y7_N0, M10K_X49_Y5_N0, M10K_X49_Y6_N0, M10K_X49_Y9_N0, M10K_X49_Y7_N0, M10K_X41_Y5_N0, M10K_X41_Y6_N0, M10K_X49_Y8_N0, M10K_X26_Y23_N0, M10K_X26_Y21_N0, M10K_X26_Y22_N0, M10K_X26_Y24_N0, M10K_X41_Y9_N0, M10K_X38_Y10_N0, M10K_X38_Y9_N0, M10K_X41_Y8_N0, M10K_X76_Y12_N0, M10K_X76_Y11_N0, M10K_X69_Y13_N0, M10K_X76_Y13_N0, M10K_X38_Y11_N0, M10K_X41_Y10_N0, M10K_X41_Y12_N0, M10K_X41_Y11_N0, M10K_X38_Y19_N0, M10K_X26_Y19_N0, M10K_X38_Y23_N0, M10K_X38_Y22_N0, M10K_X69_Y10_N0, M10K_X58_Y11_N0, M10K_X69_Y7_N0, M10K_X69_Y8_N0, M10K_X76_Y10_N0, M10K_X76_Y9_N0, M10K_X58_Y9_N0, M10K_X69_Y9_N0, M10K_X49_Y21_N0, M10K_X49_Y20_N0, M10K_X58_Y21_N0, M10K_X58_Y19_N0, M10K_X49_Y18_N0, M10K_X41_Y19_N0, M10K_X41_Y18_N0, M10K_X49_Y19_N0, M10K_X69_Y12_N0, M10K_X69_Y14_N0, M10K_X58_Y12_N0, M10K_X69_Y11_N0, M10K_X41_Y20_N0, M10K_X38_Y21_N0, M10K_X41_Y21_N0, M10K_X38_Y20_N0, M10K_X14_Y20_N0, M10K_X26_Y20_N0, M10K_X14_Y18_N0, M10K_X14_Y19_N0, M10K_X38_Y16_N0, M10K_X38_Y17_N0, M10K_X41_Y17_N0, M10K_X41_Y16_N0, M10K_X38_Y7_N0, M10K_X38_Y5_N0, M10K_X38_Y6_N0, M10K_X38_Y8_N0, M10K_X49_Y13_N0, M10K_X49_Y14_N0, M10K_X58_Y14_N0, M10K_X58_Y13_N0, M10K_X38_Y18_N0, M10K_X38_Y14_N0, M10K_X41_Y15_N0, M10K_X38_Y15_N0, M10K_X49_Y17_N0, M10K_X49_Y22_N0, M10K_X58_Y17_N0, M10K_X49_Y23_N0, M10K_X76_Y16_N0, M10K_X76_Y14_N0, M10K_X69_Y15_N0, M10K_X76_Y15_N0, M10K_X41_Y24_N0, M10K_X41_Y22_N0, M10K_X41_Y23_N0, M10K_X38_Y24_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gb84:auto_generated|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 106          ; 64           ; 106          ; yes                    ; no                      ; yes                    ; no                      ; 6784    ; 64                          ; 106                         ; 64                          ; 106                         ; 6784                ; 3           ; 0     ; None                                                                                               ; M10K_X5_Y9_N0, M10K_X5_Y11_N0, M10K_X5_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 12,899 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 100 / 13,420 ( < 1 % )    ;
; C2 interconnects                            ; 3,656 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 2,135 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,474 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,064 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 278 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 309 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 5,073 / 130,992 ( 4 % )   ;
; R6 interconnects                            ; 7,528 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 11 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 21           ; 0            ; 21           ; 0            ; 0            ; 25        ; 21           ; 0            ; 25        ; 25        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 25           ; 4            ; 25           ; 25           ; 0         ; 4            ; 25           ; 0         ; 0         ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_15             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_17             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_19             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_11             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_13             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_9              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 973.9             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 329.7             ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 7.580             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 7.580             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 7.580             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; 7.519             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; 7.519             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; 7.519             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 6.283             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 6.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 6.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 6.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 6.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 6.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 6.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][9]                           ; 6.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][9]                           ; 6.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][9]                           ; 6.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; 4.822             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; 4.814             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; 4.814             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; 4.785             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 4.385             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 4.385             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[3]                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[1]                                                        ; 1.926             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[6]                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[1]                                                        ; 1.901             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[4]                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[1]                                                        ; 1.870             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[5]                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[1]                                                        ; 1.668             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[1]                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[1]                                                        ; 1.631             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[2]                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[1]                                                        ; 1.527             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.314             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ; 1.312             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|DRsize.000 ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[0]   ; 1.310             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                           ; 1.309             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.308             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.305             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.299             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.292             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.291             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                             ; 1.289             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[1]      ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[0]   ; 1.289             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|DRsize.010 ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[15]  ; 1.289             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated|counter_reg_bit[3]                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                                 ; 1.287             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.282             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ; 1.272             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_59i:auto_generated|counter_reg_bit[2]                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                                 ; 1.271             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[6]      ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[5]   ; 1.269             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.264             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; 1.261             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; 1.260             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                         ; 1.260             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; 1.258             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[37]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[36]  ; 1.258             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; 1.258             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]      ; 1.254             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.247             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 1.246             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                    ; 1.243             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; 1.242             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                             ; 1.242             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; 1.242             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.239             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.239             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.239             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.237             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kai:auto_generated|counter_reg_bit[0]                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[105]                                                                                                                   ; 1.235             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 1.235             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[36]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[35]  ; 1.234             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ; 1.231             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.229             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 1.228             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 1.228             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; 1.228             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.226             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[9]      ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[8]   ; 1.218             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[11]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[10]  ; 1.218             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[19]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[18]  ; 1.218             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[23]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[22]  ; 1.218             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[21]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[20]  ; 1.218             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[27]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[26]  ; 1.218             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[29]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[28]  ; 1.218             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[17]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[16]  ; 1.218             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 1.217             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                         ; 1.213             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[15]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[14]  ; 1.213             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[26]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[25]  ; 1.213             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[13]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[12]  ; 1.212             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.204             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[0]      ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[0]   ; 1.204             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                         ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[0]   ; 1.204             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[7]      ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[6]   ; 1.203             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[30]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[29]  ; 1.203             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[33]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[32]  ; 1.199             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[10]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[9]   ; 1.198             ;
; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[22]     ; NiosBase:u0|NiosBase_nios2_gen2_0:nios2_gen2_0|NiosBase_nios2_gen2_0_cpu:cpu|NiosBase_nios2_gen2_0_cpu_nios2_oci:the_NiosBase_nios2_gen2_0_cpu_nios2_oci|NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper:the_NiosBase_nios2_gen2_0_cpu_debug_slave_wrapper|NiosBase_nios2_gen2_0_cpu_debug_slave_tck:the_NiosBase_nios2_gen2_0_cpu_debug_slave_tck|sr[21]  ; 1.198             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "DE10_NANO"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|general[1].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): main_pll:main_pll_inst|main_pll_0002:main_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 4521 fanout uses global clock CLKCTRL_G0
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 849 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/intelprojects/nios_monitor/quartus/db/ip/niosbase/submodules/niosbase_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'c:/intelprojects/nios_monitor/quartus/db/ip/niosbase/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/intelprojects/stabilitiq/quartus/db/ip/niosbase/submodules/niosbase_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'c:/intelprojects/stabilitiq/quartus/db/ip/niosbase/submodules/altera_reset_controller.sdc'
Warning (332060): Node: FPGA_CLK1_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register uart_rx_atlantix:uUart|o_DATA[0] is being clocked by FPGA_CLK1_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: main_pll_inst|main_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:07
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:35
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:50
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:38
Info (11888): Total time spent on timing analysis during the Fitter is 6.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/intelProjects/nios_monitor/quartus/DE10_NANO.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 43 warnings
    Info: Peak virtual memory: 8128 megabytes
    Info: Processing ended: Wed Dec 01 15:57:11 2021
    Info: Elapsed time: 00:06:25
    Info: Total CPU time (on all processors): 00:40:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelProjects/nios_monitor/quartus/DE10_NANO.fit.smsg.


