+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; adc|rst_controller|alt_rst_req_sync_uq1                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|rst_controller|alt_rst_sync_uq1                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|rst_controller                                                           ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|irq_mapper                                                               ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter_003                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter_002                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter_001                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter|error_adapter_0                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|avalon_st_adapter                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_mux_001|arb|adder                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_mux_001|arb                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_mux_001                                            ; 193   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_mux|arb|adder                                      ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_mux|arb                                            ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_mux                                                ; 383   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_demux_003                                          ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_demux_002                                          ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_demux_001                                          ; 99    ; 4              ; 2            ; 4              ; 191    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|rsp_demux                                              ; 99    ; 4              ; 2            ; 4              ; 191    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux_003                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux_002                                            ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux_001|arb|adder                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux_001|arb                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux_001                                            ; 193   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux|arb|adder                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux|arb                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_mux                                                ; 193   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_demux_001                                          ; 102   ; 4              ; 4            ; 4              ; 191    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cmd_demux                                              ; 104   ; 16             ; 2            ; 16             ; 381    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_instruction_master_limiter                         ; 194   ; 0              ; 0            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_data_master_limiter                                ; 194   ; 0              ; 0            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_005|the_default_decode                          ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_005                                             ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_004|the_default_decode                          ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_004                                             ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_003|the_default_decode                          ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_003                                             ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_002|the_default_decode                          ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_002                                             ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_001|the_default_decode                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router_001                                             ; 94    ; 0              ; 4            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router|the_default_decode                              ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|router                                                 ; 94    ; 0              ; 4            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|adc_slave_agent_rsp_fifo                               ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|adc_slave_agent|uncompressor                           ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|adc_slave_agent                                        ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|leds_s1_agent_rsp_fifo                                 ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|leds_s1_agent|uncompressor                             ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|leds_s1_agent                                          ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|onchip_mem_s1_agent_rsp_fifo                           ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|onchip_mem_s1_agent|uncompressor                       ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|onchip_mem_s1_agent                                    ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                     ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                 ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_debug_mem_slave_agent                              ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_instruction_master_agent                           ; 155   ; 35             ; 64           ; 35             ; 126    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_data_master_agent                                  ; 155   ; 35             ; 64           ; 35             ; 126    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|adc_slave_translator                                   ; 81    ; 22             ; 32           ; 22             ; 54     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|leds_s1_translator                                     ; 97    ; 6              ; 15           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|onchip_mem_s1_translator                               ; 97    ; 7              ; 4            ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_debug_mem_slave_translator                         ; 97    ; 5              ; 5            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_instruction_master_translator                      ; 98    ; 51             ; 2            ; 51             ; 91     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0|cpu_data_master_translator                             ; 98    ; 12             ; 2            ; 12             ; 91     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|mm_interconnect_0                                                        ; 183   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|onchip_mem|the_altsyncram|auto_generated                                 ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|onchip_mem                                                               ; 53    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|cpu|cpu                                                                  ; 151   ; 1              ; 32           ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|cpu                                                                      ; 151   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|leds                                                                     ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp    ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp   ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|ws_dgrp           ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rs_dgwp           ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|fifo_ram          ; 39    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst|dcfifo_component|auto_generated                   ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_data_fifo_inst                                                   ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc|adc_ltc2308_inst                                                     ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc|adc                                                                      ; 24    ; 0              ; 4            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
