AMD_CG_SUPPORT_DRM_MGCG,VAR_0
MP0,VAR_1
RREG32,FUNC_0
SOC15_REG_OFFSET,FUNC_1
WREG32,FUNC_2
mmMP0_MISC_CGTT_CTRL0,VAR_2
soc15_update_drm_clock_gating,FUNC_3
adev,VAR_3
enable,VAR_4
def,VAR_5
data,VAR_6
