Fitter report for test
Tue Jun 23 10:02:15 2015
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. HardCopy Device Resource Guide
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing
 40. Advanced Data - General
 41. Advanced Data - Placement Preparation
 42. Advanced Data - Placement
 43. Advanced Data - Routing
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+-------------------------------+------------------------------------------+
; Fitter Status                 ; Successful - Tue Jun 23 10:02:14 2015    ;
; Quartus II Version            ; 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name                 ; test                                     ;
; Top-level Entity Name         ; test                                     ;
; Family                        ; Stratix II                               ;
; Device                        ; EP2S90F1020I4                            ;
; Timing Models                 ; Final                                    ;
; Logic utilization             ; 17 %                                     ;
;     Combinational ALUTs       ; 7,399 / 72,768 ( 10 % )                  ;
;     Dedicated logic registers ; 11,145 / 72,768 ( 15 % )                 ;
; Total registers               ; 11145                                    ;
; Total pins                    ; 203 / 759 ( 27 % )                       ;
; Total virtual pins            ; 0                                        ;
; Total block memory bits       ; 31,328 / 4,520,448 ( < 1 % )             ;
; DSP block 9-bit elements      ; 12 / 384 ( 3 % )                         ;
; Total PLLs                    ; 1 / 12 ( 8 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                            ;
+-------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2S90F1020I4                  ;                                ;
; Minimum Core Junction Temperature                                  ; -40                            ;                                ;
; Maximum Core Junction Temperature                                  ; 100                            ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
; Maximum number of regional clocks allowed                          ; -1                             ; -1                             ;
; Maximum number of clocks of any type allowed                       ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+---------------------+------------------------+
; Pin Name            ; Reason                 ;
+---------------------+------------------------+
; AD1_CLK             ; Missing drive strength ;
; DA1_CLK             ; Missing drive strength ;
; DA2_CLK             ; Missing drive strength ;
; d1_I_out[15]        ; Missing drive strength ;
; d1_I_out[14]        ; Missing drive strength ;
; d1_I_out[13]        ; Missing drive strength ;
; d1_I_out[12]        ; Missing drive strength ;
; d1_I_out[11]        ; Missing drive strength ;
; d1_I_out[10]        ; Missing drive strength ;
; d1_I_out[9]         ; Missing drive strength ;
; d1_I_out[8]         ; Missing drive strength ;
; d1_I_out[7]         ; Missing drive strength ;
; d1_I_out[6]         ; Missing drive strength ;
; d1_I_out[5]         ; Missing drive strength ;
; d1_I_out[4]         ; Missing drive strength ;
; d1_I_out[3]         ; Missing drive strength ;
; d1_I_out[2]         ; Missing drive strength ;
; d1_I_out[1]         ; Missing drive strength ;
; d1_I_out[0]         ; Missing drive strength ;
; d2_I_out[15]        ; Missing drive strength ;
; d2_I_out[14]        ; Missing drive strength ;
; d2_I_out[13]        ; Missing drive strength ;
; d2_I_out[12]        ; Missing drive strength ;
; d2_I_out[11]        ; Missing drive strength ;
; d2_I_out[10]        ; Missing drive strength ;
; d2_I_out[9]         ; Missing drive strength ;
; d2_I_out[8]         ; Missing drive strength ;
; d2_I_out[7]         ; Missing drive strength ;
; d2_I_out[6]         ; Missing drive strength ;
; d2_I_out[5]         ; Missing drive strength ;
; d2_I_out[4]         ; Missing drive strength ;
; d2_I_out[3]         ; Missing drive strength ;
; d2_I_out[2]         ; Missing drive strength ;
; d2_I_out[1]         ; Missing drive strength ;
; d2_I_out[0]         ; Missing drive strength ;
; DAC1_DAT[13]        ; Missing drive strength ;
; DAC1_DAT[12]        ; Missing drive strength ;
; DAC1_DAT[11]        ; Missing drive strength ;
; DAC1_DAT[10]        ; Missing drive strength ;
; DAC1_DAT[9]         ; Missing drive strength ;
; DAC1_DAT[8]         ; Missing drive strength ;
; DAC1_DAT[7]         ; Missing drive strength ;
; DAC1_DAT[6]         ; Missing drive strength ;
; DAC1_DAT[5]         ; Missing drive strength ;
; DAC1_DAT[4]         ; Missing drive strength ;
; DAC1_DAT[3]         ; Missing drive strength ;
; DAC1_DAT[2]         ; Missing drive strength ;
; DAC1_DAT[1]         ; Missing drive strength ;
; DAC1_DAT[0]         ; Missing drive strength ;
; DAC2_DAT[13]        ; Missing drive strength ;
; DAC2_DAT[12]        ; Missing drive strength ;
; DAC2_DAT[11]        ; Missing drive strength ;
; DAC2_DAT[10]        ; Missing drive strength ;
; DAC2_DAT[9]         ; Missing drive strength ;
; DAC2_DAT[8]         ; Missing drive strength ;
; DAC2_DAT[7]         ; Missing drive strength ;
; DAC2_DAT[6]         ; Missing drive strength ;
; DAC2_DAT[5]         ; Missing drive strength ;
; DAC2_DAT[4]         ; Missing drive strength ;
; DAC2_DAT[3]         ; Missing drive strength ;
; DAC2_DAT[2]         ; Missing drive strength ;
; DAC2_DAT[1]         ; Missing drive strength ;
; DAC2_DAT[0]         ; Missing drive strength ;
; FIR_OUT[31]         ; Missing drive strength ;
; FIR_OUT[30]         ; Missing drive strength ;
; FIR_OUT[29]         ; Missing drive strength ;
; FIR_OUT[28]         ; Missing drive strength ;
; FIR_OUT[27]         ; Missing drive strength ;
; FIR_OUT[26]         ; Missing drive strength ;
; FIR_OUT[25]         ; Missing drive strength ;
; FIR_OUT[24]         ; Missing drive strength ;
; FIR_OUT[23]         ; Missing drive strength ;
; FIR_OUT[22]         ; Missing drive strength ;
; FIR_OUT[21]         ; Missing drive strength ;
; FIR_OUT[20]         ; Missing drive strength ;
; FIR_OUT[19]         ; Missing drive strength ;
; FIR_OUT[18]         ; Missing drive strength ;
; FIR_OUT[17]         ; Missing drive strength ;
; FIR_OUT[16]         ; Missing drive strength ;
; FIR_OUT[15]         ; Missing drive strength ;
; FIR_OUT[14]         ; Missing drive strength ;
; FIR_OUT[13]         ; Missing drive strength ;
; FIR_OUT[12]         ; Missing drive strength ;
; FIR_OUT[11]         ; Missing drive strength ;
; FIR_OUT[10]         ; Missing drive strength ;
; FIR_OUT[9]          ; Missing drive strength ;
; FIR_OUT[8]          ; Missing drive strength ;
; FIR_OUT[7]          ; Missing drive strength ;
; FIR_OUT[6]          ; Missing drive strength ;
; FIR_OUT[5]          ; Missing drive strength ;
; FIR_OUT[4]          ; Missing drive strength ;
; FIR_OUT[3]          ; Missing drive strength ;
; FIR_OUT[2]          ; Missing drive strength ;
; FIR_OUT[1]          ; Missing drive strength ;
; FIR_OUT[0]          ; Missing drive strength ;
; h1_in[25]           ; Missing drive strength ;
; h1_in[24]           ; Missing drive strength ;
; h1_in[23]           ; Missing drive strength ;
; h1_in[22]           ; Missing drive strength ;
; h1_in[21]           ; Missing drive strength ;
; h1_in[20]           ; Missing drive strength ;
; h1_in[19]           ; Missing drive strength ;
; h1_in[18]           ; Missing drive strength ;
; h1_in[17]           ; Missing drive strength ;
; h1_in[16]           ; Missing drive strength ;
; h1_in[15]           ; Missing drive strength ;
; h1_in[14]           ; Missing drive strength ;
; h1_in[13]           ; Missing drive strength ;
; h1_in[12]           ; Missing drive strength ;
; h1_in[11]           ; Missing drive strength ;
; h1_in[10]           ; Missing drive strength ;
; h1_in[9]            ; Missing drive strength ;
; h1_in[8]            ; Missing drive strength ;
; h1_in[7]            ; Missing drive strength ;
; h1_in[6]            ; Missing drive strength ;
; h1_in[5]            ; Missing drive strength ;
; h1_in[4]            ; Missing drive strength ;
; h1_in[3]            ; Missing drive strength ;
; h1_in[2]            ; Missing drive strength ;
; h1_in[1]            ; Missing drive strength ;
; h1_in[0]            ; Missing drive strength ;
; h2_out[31]          ; Missing drive strength ;
; h2_out[30]          ; Missing drive strength ;
; h2_out[29]          ; Missing drive strength ;
; h2_out[28]          ; Missing drive strength ;
; h2_out[27]          ; Missing drive strength ;
; h2_out[26]          ; Missing drive strength ;
; h2_out[25]          ; Missing drive strength ;
; h2_out[24]          ; Missing drive strength ;
; h2_out[23]          ; Missing drive strength ;
; h2_out[22]          ; Missing drive strength ;
; h2_out[21]          ; Missing drive strength ;
; h2_out[20]          ; Missing drive strength ;
; h2_out[19]          ; Missing drive strength ;
; h2_out[18]          ; Missing drive strength ;
; h2_out[17]          ; Missing drive strength ;
; h2_out[16]          ; Missing drive strength ;
; h2_out[15]          ; Missing drive strength ;
; h2_out[14]          ; Missing drive strength ;
; h2_out[13]          ; Missing drive strength ;
; h2_out[12]          ; Missing drive strength ;
; h2_out[11]          ; Missing drive strength ;
; h2_out[10]          ; Missing drive strength ;
; h2_out[9]           ; Missing drive strength ;
; h2_out[8]           ; Missing drive strength ;
; h2_out[7]           ; Missing drive strength ;
; h2_out[6]           ; Missing drive strength ;
; h2_out[5]           ; Missing drive strength ;
; h2_out[4]           ; Missing drive strength ;
; h2_out[3]           ; Missing drive strength ;
; h2_out[2]           ; Missing drive strength ;
; h2_out[1]           ; Missing drive strength ;
; h2_out[0]           ; Missing drive strength ;
; hb1_out[29]         ; Missing drive strength ;
; hb1_out[28]         ; Missing drive strength ;
; hb1_out[27]         ; Missing drive strength ;
; hb1_out[26]         ; Missing drive strength ;
; hb1_out[25]         ; Missing drive strength ;
; hb1_out[24]         ; Missing drive strength ;
; hb1_out[23]         ; Missing drive strength ;
; hb1_out[22]         ; Missing drive strength ;
; hb1_out[21]         ; Missing drive strength ;
; hb1_out[20]         ; Missing drive strength ;
; hb1_out[19]         ; Missing drive strength ;
; hb1_out[18]         ; Missing drive strength ;
; hb1_out[17]         ; Missing drive strength ;
; hb1_out[16]         ; Missing drive strength ;
; hb1_out[15]         ; Missing drive strength ;
; hb1_out[14]         ; Missing drive strength ;
; hb1_out[13]         ; Missing drive strength ;
; hb1_out[12]         ; Missing drive strength ;
; hb1_out[11]         ; Missing drive strength ;
; hb1_out[10]         ; Missing drive strength ;
; hb1_out[9]          ; Missing drive strength ;
; hb1_out[8]          ; Missing drive strength ;
; hb1_out[7]          ; Missing drive strength ;
; hb1_out[6]          ; Missing drive strength ;
; hb1_out[5]          ; Missing drive strength ;
; hb1_out[4]          ; Missing drive strength ;
; hb1_out[3]          ; Missing drive strength ;
; hb1_out[2]          ; Missing drive strength ;
; hb1_out[1]          ; Missing drive strength ;
; hb1_out[0]          ; Missing drive strength ;
; altera_reserved_tdo ; Missing drive strength ;
+---------------------+------------------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 19045 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 19045 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:sld_hub_inst           ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst           ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 16141   ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 2569    ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 167     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst           ; 168     ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                                                      ;
+----------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Resource                         ; Stratix II EP2S90    ; HC210W       ; HC210        ; HC220        ; HC220        ; HC230         ; HC240         ; HC240         ;
+----------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Migration Compatibility          ;                      ; None         ; None         ; None         ; None         ; Medium        ; None          ; None          ;
; Primary Migration Constraint     ;                      ; Package      ; Package      ; Package      ; Package      ; Package       ; Package       ; Package       ;
; Package                          ; FBGA - 1020          ; FBGA - 484   ; FBGA - 484   ; FBGA - 672   ; FBGA - 780   ; FBGA - 1020   ; FBGA - 1020   ; FBGA - 1508   ;
; Logic                            ; --                   ; 26%          ; 26%          ; 14%          ; 14%          ; 9%            ; 5%            ; 5%            ;
;   -- Logic cells                 ; 12842                ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
;   -- DSP elements                ; 12                   ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
; Pins                             ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Total                       ; 203                  ; 203 / 309    ; 203 / 335    ; 203 / 493    ; 203 / 495    ; 203 / 699     ; 203 / 743     ; 203 / 952     ;
;   -- Differential Input          ; 0                    ; 0 / 66       ; 0 / 70       ; 0 / 90       ; 0 / 90       ; 0 / 128       ; 0 / 224       ; 0 / 272       ;
;   -- Differential Output         ; 0                    ; 0 / 44       ; 0 / 50       ; 0 / 70       ; 0 / 70       ; 0 / 112       ; 0 / 200       ; 0 / 256       ;
;   -- PCI / PCI-X                 ; 0                    ; 0 / 159      ; 0 / 166      ; 0 / 244      ; 0 / 246      ; 0 / 358       ; 0 / 366       ; 0 / 471       ;
;   -- DQ                          ; 0                    ; 0 / 20       ; 0 / 20       ; 0 / 50       ; 0 / 50       ; 0 / 204       ; 0 / 204       ; 0 / 204       ;
;   -- DQS                         ; 0                    ; 0 / 8        ; 0 / 8        ; 0 / 18       ; 0 / 18       ; 0 / 72        ; 0 / 72        ; 0 / 72        ;
; Memory                           ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- M-RAM                       ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 2        ; 0 / 2        ; 0 / 6         ; 0 / 9         ; 0 / 9         ;
;   -- M4K blocks & M512 blocks*   ; 14                   ; 14 / 190     ; 14 / 190     ; 14 / 408     ; 14 / 408     ; 14 / 614      ; 14 / 816      ; 14 / 816      ;
; PLLs                             ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Enhanced                    ; 1                    ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4         ; 1 / 4         ; 1 / 4         ;
;   -- Fast                        ; 0                    ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4         ; 0 / 8         ; 0 / 8         ;
; DLLs                             ; 0                    ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 2         ; 0 / 2         ; 0 / 2         ;
; SERDES                           ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- RX                          ; 0                    ; 0 / 17       ; 0 / 21       ; 0 / 31       ; 0 / 31       ; 0 / 46        ; 0 / 92        ; 0 / 116       ;
;   -- TX                          ; 0                    ; 0 / 18       ; 0 / 19       ; 0 / 29       ; 0 / 29       ; 0 / 44        ; 0 / 88        ; 0 / 116       ;
; Configuration                    ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- CRC                         ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- ASMI                        ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- Remote Update               ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- JTAG                        ; 1                    ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1         ; 1 / 1         ; 1 / 1         ;
+----------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
*  Design contains one or more M512 blocks, which cannot be migrated to HardCopy devices.



+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/RadarC508/Desktop/11.1MHz/DDC_test/test.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                                   ;
+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Combinational ALUTs                                                               ; 7,399 / 72,768 ( 10 % )                                                                                 ;
; Dedicated logic registers                                                         ; 11,145 / 72,768 ( 15 % )                                                                                ;
;                                                                                   ;                                                                                                         ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                                         ;
;     -- 7 input functions                                                          ; 3                                                                                                       ;
;     -- 6 input functions                                                          ; 66                                                                                                      ;
;     -- 5 input functions                                                          ; 1201                                                                                                    ;
;     -- 4 input functions                                                          ; 1538                                                                                                    ;
;     -- <=3 input functions                                                        ; 4591                                                                                                    ;
;                                                                                   ;                                                                                                         ;
; Combinational ALUTs by mode                                                       ;                                                                                                         ;
;     -- normal mode                                                                ; 2749                                                                                                    ;
;     -- extended LUT mode                                                          ; 3                                                                                                       ;
;     -- arithmetic mode                                                            ; 2945                                                                                                    ;
;     -- shared arithmetic mode                                                     ; 1702                                                                                                    ;
;                                                                                   ;                                                                                                         ;
; Logic utilization                                                                 ; 12,644 / 72,768 ( 17 % )                                                                                ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 12842                                                                                                   ;
;         -- Combinational with no register                                         ; 1697                                                                                                    ;
;         -- Register only                                                          ; 5443                                                                                                    ;
;         -- Combinational with a register                                          ; 5702                                                                                                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -330                                                                                                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 132                                                                                                     ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 3                                                                                                       ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 19                                                                                                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 4                                                                                                       ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 106                                                                                                     ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                                                                       ;
;                                                                                   ;                                                                                                         ;
; Total registers*                                                                  ; 11,145 / 77,162 ( 14 % )                                                                                ;
;     -- Dedicated logic registers                                                  ; 11,145 / 72,768 ( 15 % )                                                                                ;
;     -- I/O registers                                                              ; 0 / 4,394 ( 0 % )                                                                                       ;
;                                                                                   ;                                                                                                         ;
; ALMs:  partially or completely used                                               ; 6,580 / 36,384 ( 18 % )                                                                                 ;
;                                                                                   ;                                                                                                         ;
; Total LABs:  partially or completely used                                         ; 1,101 / 4,548 ( 24 % )                                                                                  ;
;                                                                                   ;                                                                                                         ;
; User inserted logic elements                                                      ; 0                                                                                                       ;
; Virtual pins                                                                      ; 0                                                                                                       ;
; I/O pins                                                                          ; 203 / 759 ( 27 % )                                                                                      ;
;     -- Clock pins                                                                 ; 7 / 20 ( 35 % )                                                                                         ;
; Global signals                                                                    ; 15                                                                                                      ;
; M512s                                                                             ; 6 / 488 ( 1 % )                                                                                         ;
; M4Ks                                                                              ; 8 / 408 ( 2 % )                                                                                         ;
; M-RAMs                                                                            ; 0 / 4 ( 0 % )                                                                                           ;
; Total block memory bits                                                           ; 31,328 / 4,520,448 ( < 1 % )                                                                            ;
; Total block memory implementation bits                                            ; 40,320 / 4,520,448 ( < 1 % )                                                                            ;
; DSP block 9-bit elements                                                          ; 12 / 384 ( 3 % )                                                                                        ;
; PLLs                                                                              ; 1 / 12 ( 8 % )                                                                                          ;
; Global clocks                                                                     ; 14 / 16 ( 88 % )                                                                                        ;
; Regional clocks                                                                   ; 1 / 32 ( 3 % )                                                                                          ;
; SERDES transmitters                                                               ; 0 / 118 ( 0 % )                                                                                         ;
; SERDES receivers                                                                  ; 0 / 118 ( 0 % )                                                                                         ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                                                                         ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                                           ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                                           ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                                           ;
; Average interconnect usage (total/H/V)                                            ; 4% / 3% / 4%                                                                                            ;
; Peak interconnect usage (total/H/V)                                               ; 21% / 23% / 21%                                                                                         ;
; Maximum fan-out node                                                              ; pll1:inst1|altpll:altpll_component|_clk2~clkctrl                                                        ;
; Maximum fan-out                                                                   ; 5671                                                                                                    ;
; Highest non-global fan-out signal                                                 ; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup ;
; Highest non-global fan-out                                                        ; 500                                                                                                     ;
; Total fan-out                                                                     ; 63845                                                                                                   ;
; Average fan-out                                                                   ; 2.94                                                                                                    ;
+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                ;
+------------------------------------------------------------------+------------------------+--------------------------------+-----------------------+-----------------------+
; Statistic                                                        ; Top                    ; sld_signaltap:auto_signaltap_0 ; pzdyqx:nabboc         ; sld_hub:sld_hub_inst  ;
+------------------------------------------------------------------+------------------------+--------------------------------+-----------------------+-----------------------+
; Combinational ALUTs                                              ; 6885 / 72768 ( 9 % )   ; 341 / 72768 ( < 1 % )          ; 95 / 72768 ( < 1 % )  ; 78 / 72768 ( < 1 % )  ;
; Dedicated logic registers                                        ; 8909 / 72768 ( 12 % )  ; 2074 / 72768 ( 2 % )           ; 72 / 72768 ( < 1 % )  ; 90 / 72768 ( < 1 % )  ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Combinational ALUT usage by number of inputs                     ;                        ;                                ;                       ;                       ;
;     -- 7 input functions                                         ; 0                      ; 1                              ; 0                     ; 2                     ;
;     -- 6 input functions                                         ; 6                      ; 28                             ; 23                    ; 9                     ;
;     -- 5 input functions                                         ; 988                    ; 174                            ; 15                    ; 24                    ;
;     -- 4 input functions                                         ; 1473                   ; 47                             ; 9                     ; 9                     ;
;     -- <=3 input functions                                       ; 4418                   ; 91                             ; 48                    ; 34                    ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Combinational ALUTs by mode                                      ;                        ;                                ;                       ;                       ;
;     -- normal mode                                               ; 2293                   ; 295                            ; 90                    ; 71                    ;
;     -- extended LUT mode                                         ; 0                      ; 1                              ; 0                     ; 2                     ;
;     -- arithmetic mode                                           ; 2890                   ; 45                             ; 5                     ; 5                     ;
;     -- shared arithmetic mode                                    ; 1702                   ; 0                              ; 0                     ; 0                     ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Logic utilization                                                ;                        ;                                ;                       ;                       ;
;     -- Combinational ALUT/register pairs used in final Placement ; 10451 / 72768 ( 14 % ) ; 2164 / 72768 ( 2 % )           ; 108 / 72768 ( < 1 % ) ; 119 / 72768 ( < 1 % ) ;
;         -- Combinational with no register                        ; 1542                   ; 90                             ; 36                    ; 29                    ;
;         -- Register only                                         ; 3566                   ; 1823                           ; 13                    ; 41                    ;
;         -- Combinational with a register                         ; 5343                   ; 251                            ; 59                    ; 49                    ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Total registers                                                  ; 8909                   ; 2074                           ; 72                    ; 90                    ;
; Dedicated logic registers                                        ; 8909 / 72768 ( 12 % )  ; 2074 / 72768 ( 2 % )           ; 72 / 72768 ( < 1 % )  ; 90 / 72768 ( < 1 % )  ;
; I/O registers                                                    ; 0                      ; 0                              ; 0                     ; 0                     ;
;                                                                  ;                        ;                                ;                       ;                       ;
; ALMs:  partially or completely used                              ; 5327 / 36384 ( 14 % )  ; 1125 / 36384 ( 3 % )           ; 63 / 36384 ( < 1 % )  ; 65 / 36384 ( < 1 % )  ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Total LABs:  partially or completely used                        ; 920 / 4548 ( 20 % )    ; 219 / 4548 ( 4 % )             ; 15 / 4548 ( < 1 % )   ; 15 / 4548 ( < 1 % )   ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Virtual pins                                                     ; 0                      ; 0                              ; 0                     ; 0                     ;
; I/O pins                                                         ; 203                    ; 0                              ; 0                     ; 0                     ;
; DSP block 9-bit elements                                         ; 12 / 384 ( 3 % )       ; 0 / 384 ( 0 % )                ; 0 / 384 ( 0 % )       ; 0 / 384 ( 0 % )       ;
; Total block memory bits                                          ; 11488                  ; 19840                          ; 0                     ; 0                     ;
; Total block memory implementation bits                           ; 17280                  ; 23040                          ; 0                     ; 0                     ;
; JTAG                                                             ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ;
; PLL                                                              ; 1 / 12 ( 8 % )         ; 0 / 12 ( 0 % )                 ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ;
; M512                                                             ; 6 / 488 ( 1 % )        ; 0 / 488 ( 0 % )                ; 0 / 488 ( 0 % )       ; 0 / 488 ( 0 % )       ;
; M4K                                                              ; 3 / 408 ( < 1 % )      ; 5 / 408 ( 1 % )                ; 0 / 408 ( 0 % )       ; 0 / 408 ( 0 % )       ;
; Clock control block                                              ; 8 / 72 ( 11 % )        ; 1 / 72 ( 1 % )                 ; 4 / 72 ( 5 % )        ; 2 / 72 ( 2 % )        ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Connections                                                      ;                        ;                                ;                       ;                       ;
;     -- Input Connections                                         ; 254                    ; 2474                           ; 64                    ; 138                   ;
;     -- Registered Input Connections                              ; 0                      ; 2226                           ; 50                    ; 97                    ;
;     -- Output Connections                                        ; 2574                   ; 1                              ; 256                   ; 99                    ;
;     -- Registered Output Connections                             ; 308                    ; 0                              ; 255                   ; 97                    ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Internal Congestion                                              ;                        ;                                ;                       ;                       ;
;     -- Total Connections                                         ; 58461                  ; 8656                           ; 835                   ; 822                   ;
;     -- Registered Connections                                    ; 31867                  ; 5179                           ; 629                   ; 527                   ;
;                                                                  ;                        ;                                ;                       ;                       ;
; External Connections                                             ;                        ;                                ;                       ;                       ;
;     -- Top                                                       ; 0                      ; 2398                           ; 303                   ; 127                   ;
;     -- sld_signaltap:auto_signaltap_0                            ; 2398                   ; 0                              ; 0                     ; 77                    ;
;     -- pzdyqx:nabboc                                             ; 303                    ; 0                              ; 0                     ; 17                    ;
;     -- sld_hub:sld_hub_inst                                      ; 127                    ; 77                             ; 17                    ; 16                    ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Partition Interface                                              ;                        ;                                ;                       ;                       ;
;     -- Input Ports                                               ; 20                     ; 367                            ; 10                    ; 28                    ;
;     -- Output Ports                                              ; 309                    ; 320                            ; 4                     ; 45                    ;
;     -- Bidir Ports                                               ; 0                      ; 0                              ; 0                     ; 0                     ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Registered Ports                                                 ;                        ;                                ;                       ;                       ;
;     -- Registered Input Ports                                    ; 0                      ; 140                            ; 5                     ; 2                     ;
;     -- Registered Output Ports                                   ; 0                      ; 1                              ; 3                     ; 35                    ;
;                                                                  ;                        ;                                ;                       ;                       ;
; Port Connectivity                                                ;                        ;                                ;                       ;                       ;
;     -- Input Ports driven by GND                                 ; 0                      ; 0                              ; 0                     ; 8                     ;
;     -- Output Ports driven by GND                                ; 0                      ; 0                              ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC                                 ; 0                      ; 0                              ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC                                ; 0                      ; 0                              ; 0                     ; 0                     ;
;     -- Input Ports with no Source                                ; 0                      ; 35                             ; 0                     ; 0                     ;
;     -- Output Ports with no Source                               ; 0                      ; 0                              ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout                                ; 0                      ; 40                             ; 2                     ; 1                     ;
;     -- Output Ports with no Fanout                               ; 0                      ; 311                            ; 0                     ; 19                    ;
+------------------------------------------------------------------+------------------------+--------------------------------+-----------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC1_CLOCK                ; H31   ; 2        ; 0            ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC1_D[0]                 ; P7    ; 5        ; 89           ; 45           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[10]                ; M9    ; 5        ; 89           ; 53           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[11]                ; M8    ; 5        ; 89           ; 53           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[1]                 ; P6    ; 5        ; 89           ; 45           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[2]                 ; P5    ; 5        ; 89           ; 44           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[3]                 ; P4    ; 5        ; 89           ; 44           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[4]                 ; P2    ; 5        ; 89           ; 38           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[5]                 ; P1    ; 5        ; 89           ; 38           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[6]                 ; N5    ; 5        ; 89           ; 44           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[7]                 ; N4    ; 5        ; 89           ; 44           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[8]                 ; N3    ; 5        ; 89           ; 41           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[9]                 ; N2    ; 5        ; 89           ; 41           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; auto_stp_external_clock_0 ; T3    ; 5        ; 89           ; 37           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk_25M                   ; AM16  ; 7        ; 52           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AD1_CLK      ; T5    ; 5        ; 89           ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DA1_CLK      ; AD8   ; 6        ; 89           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DA2_CLK      ; AB7   ; 6        ; 89           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[0]  ; AD9   ; 6        ; 89           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[10] ; AF4   ; 6        ; 89           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[11] ; AF5   ; 6        ; 89           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[12] ; AF6   ; 6        ; 89           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[13] ; AG1   ; 6        ; 89           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[1]  ; AE1   ; 6        ; 89           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[2]  ; AE2   ; 6        ; 89           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[3]  ; AE3   ; 6        ; 89           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[4]  ; AE4   ; 6        ; 89           ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[5]  ; AE5   ; 6        ; 89           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[6]  ; AE6   ; 6        ; 89           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[7]  ; AF1   ; 6        ; 89           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[8]  ; AF2   ; 6        ; 89           ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_DAT[9]  ; AF3   ; 6        ; 89           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[0]  ; AB8   ; 6        ; 89           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[10] ; AD2   ; 6        ; 89           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[11] ; AD3   ; 6        ; 89           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[12] ; AD4   ; 6        ; 89           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[13] ; AD6   ; 6        ; 89           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[1]  ; AC1   ; 6        ; 89           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[2]  ; AC2   ; 6        ; 89           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[3]  ; AC3   ; 6        ; 89           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[4]  ; AC4   ; 6        ; 89           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[5]  ; AC6   ; 6        ; 89           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[6]  ; AC7   ; 6        ; 89           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[7]  ; AC8   ; 6        ; 89           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[8]  ; AC9   ; 6        ; 89           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_DAT[9]  ; AD1   ; 6        ; 89           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; FIR_OUT[0]   ; N29   ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[10]  ; AA26  ; 1        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[11]  ; E24   ; 3        ; 15           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[12]  ; H21   ; 3        ; 19           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[13]  ; V31   ; 1        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[14]  ; W29   ; 1        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[15]  ; W27   ; 1        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[16]  ; AB19  ; 8        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[17]  ; Y29   ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[18]  ; V10   ; 6        ; 89           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[19]  ; AG17  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[1]   ; N23   ; 2        ; 0            ; 49           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[20]  ; AL20  ; 8        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[21]  ; AL21  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[22]  ; W25   ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[23]  ; J32   ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[24]  ; AB31  ; 1        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[25]  ; AB30  ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[26]  ; AG18  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[27]  ; B23   ; 3        ; 21           ; 69           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[28]  ; Y27   ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[29]  ; AB29  ; 1        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[2]   ; V30   ; 1        ; 0            ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[30]  ; Y26   ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[31]  ; W22   ; 1        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[3]   ; AA32  ; 1        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[4]   ; AF20  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[5]   ; U23   ; 1        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[6]   ; AB32  ; 1        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[7]   ; U27   ; 1        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[8]   ; W32   ; 1        ; 0            ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; FIR_OUT[9]   ; AK25  ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[0]  ; M32   ; 2        ; 0            ; 40           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[10] ; T32   ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[11] ; V28   ; 1        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[12] ; T31   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[13] ; R28   ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[14] ; T23   ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[15] ; R22   ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[1]  ; R24   ; 2        ; 0            ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[2]  ; W26   ; 1        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[3]  ; D23   ; 3        ; 24           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[4]  ; A22   ; 3        ; 29           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[5]  ; P29   ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[6]  ; R26   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[7]  ; L32   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[8]  ; AE21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d1_I_out[9]  ; R29   ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[0]  ; P27   ; 2        ; 0            ; 45           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[10] ; L1    ; 5        ; 89           ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[11] ; R31   ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[12] ; C22   ; 3        ; 28           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[13] ; K31   ; 2        ; 0            ; 46           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[14] ; M29   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[15] ; A19   ; 11       ; 36           ; 69           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[1]  ; P23   ; 2        ; 0            ; 48           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[2]  ; P26   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[3]  ; F20   ; 3        ; 34           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[4]  ; D21   ; 3        ; 24           ; 69           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[5]  ; W24   ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[6]  ; B17   ; 3        ; 40           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[7]  ; N27   ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[8]  ; C20   ; 3        ; 33           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; d2_I_out[9]  ; M30   ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[0]     ; N9    ; 5        ; 89           ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[10]    ; F31   ; 2        ; 0            ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[11]    ; AK13  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[12]    ; K4    ; 5        ; 89           ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[13]    ; AH8   ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[14]    ; AG2   ; 6        ; 89           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[15]    ; A7    ; 4        ; 78           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[16]    ; G27   ; 2        ; 0            ; 59           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[17]    ; AM10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[18]    ; AC13  ; 7        ; 75           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[19]    ; W11   ; 6        ; 89           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[1]     ; AC20  ; 8        ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[20]    ; K21   ; 3        ; 20           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[21]    ; AK16  ; 10       ; 53           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[22]    ; AH28  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[23]    ; AK27  ; 8        ; 10           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[24]    ; E16   ; 4        ; 52           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[25]    ; AG13  ; 7        ; 62           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[2]     ; L22   ; 3        ; 5            ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[3]     ; AK26  ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[4]     ; J26   ; 2        ; 0            ; 57           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[5]     ; AB18  ; 8        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[6]     ; AM17  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[7]     ; J4    ; 5        ; 89           ; 50           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[8]     ; AM25  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h1_in[9]     ; L19   ; 3        ; 32           ; 69           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[0]    ; L28   ; 2        ; 0            ; 56           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[10]   ; L30   ; 2        ; 0            ; 45           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[11]   ; AD20  ; 8        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[12]   ; G32   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[13]   ; J30   ; 2        ; 0            ; 53           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[14]   ; H32   ; 2        ; 0            ; 49           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[15]   ; N28   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[16]   ; P28   ; 2        ; 0            ; 46           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[17]   ; AJ27  ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[18]   ; M22   ; 2        ; 0            ; 52           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[19]   ; A23   ; 3        ; 21           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[1]    ; K32   ; 2        ; 0            ; 46           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[20]   ; V23   ; 1        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[21]   ; R27   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[22]   ; N22   ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[23]   ; H20   ; 3        ; 25           ; 69           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[24]   ; N26   ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[25]   ; R23   ; 2        ; 0            ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[26]   ; F22   ; 3        ; 24           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[27]   ; K29   ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[28]   ; A24   ; 3        ; 20           ; 69           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[29]   ; L29   ; 2        ; 0            ; 45           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[2]    ; G31   ; 2        ; 0            ; 50           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[30]   ; P31   ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[31]   ; P32   ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[3]    ; L20   ; 3        ; 28           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[4]    ; B22   ; 3        ; 28           ; 69           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[5]    ; C23   ; 3        ; 21           ; 69           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[6]    ; C24   ; 3        ; 21           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[7]    ; P24   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[8]    ; M3    ; 5        ; 89           ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; h2_out[9]    ; D22   ; 3        ; 24           ; 69           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[0]   ; P25   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[10]  ; R30   ; 2        ; 0            ; 38           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[11]  ; AD21  ; 8        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[12]  ; V29   ; 1        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[13]  ; W31   ; 1        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[14]  ; U28   ; 1        ; 0            ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[15]  ; AA29  ; 1        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[16]  ; Y30   ; 1        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[17]  ; U31   ; 1        ; 0            ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[18]  ; N31   ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[19]  ; R25   ; 2        ; 0            ; 41           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[1]   ; B27   ; 3        ; 11           ; 69           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[20]  ; AA31  ; 1        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[21]  ; AD31  ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[22]  ; Y28   ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[23]  ; K30   ; 2        ; 0            ; 47           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[24]  ; T22   ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[25]  ; T27   ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[26]  ; T28   ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[27]  ; U32   ; 1        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[28]  ; L31   ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[29]  ; Y31   ; 1        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[2]   ; AA30  ; 1        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[3]   ; V24   ; 1        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[4]   ; AC31  ; 1        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[5]   ; W28   ; 1        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[6]   ; AL25  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[7]   ; U22   ; 1        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[8]   ; M31   ; 2        ; 0            ; 40           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; hb1_out[9]   ; N30   ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 96 ( 40 % ) ; 3.3V          ; --           ;
; 2        ; 56 / 96 ( 58 % ) ; 3.3V          ; --           ;
; 3        ; 24 / 88 ( 27 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 88 ( 2 % )   ; 3.3V          ; --           ;
; 5        ; 19 / 96 ( 20 % ) ; 3.3V          ; --           ;
; 6        ; 33 / 96 ( 34 % ) ; 3.3V          ; --           ;
; 7        ; 6 / 88 ( 7 % )   ; 3.3V          ; --           ;
; 8        ; 19 / 86 ( 22 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
; 11       ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
; 12       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                        ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 723        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 727        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 731        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 739        ; 4        ; h1_in[15]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 742        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 747        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 759        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 774        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 779        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 795        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ; 807        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 809        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A19      ; 819        ; 11       ; d2_I_out[15]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A21      ; 843        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 844        ; 3        ; d1_I_out[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 863        ; 3        ; h2_out[19]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ; 867        ; 3        ; h2_out[28]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A25      ; 875        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 874        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ; 891        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A28      ; 890        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ; 898        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A30      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A31      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 563        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 561        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 559        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 557        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA6      ; 530        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 528        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 518        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 516        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 522        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ; 520        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA12     ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 7        ; VCCPD7                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ;            ; 7        ; VCCPD7                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA16     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ; 8        ; VCCPD8                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ; 8        ; VCCPD8                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 195        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA23     ; 193        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 187        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 185        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 163        ; 1        ; FIR_OUT[10]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA27     ; 161        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA29     ; 150        ; 1        ; hb1_out[15]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA30     ; 148        ; 1        ; hb1_out[2]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA31     ; 138        ; 1        ; hb1_out[20]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA32     ; 136        ; 1        ; FIR_OUT[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ; 551        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 549        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 547        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 545        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ; 514        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 512        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 506        ; 6        ; DA2_CLK                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ; 504        ; 6        ; DAC2_DAT[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB9      ; 510        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB10     ; 508        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB11     ; 452        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 449        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 424        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 408        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 384        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 366        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 339        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 328        ; 8        ; h1_in[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 314        ; 8        ; FIR_OUT[16]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 292        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 256        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 199        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 197        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 191        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 189        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 166        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB28     ; 164        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB29     ; 158        ; 1        ; FIR_OUT[29]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB30     ; 156        ; 1        ; FIR_OUT[25]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB31     ; 146        ; 1        ; FIR_OUT[24]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB32     ; 144        ; 1        ; FIR_OUT[6]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 543        ; 6        ; DAC2_DAT[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 541        ; 6        ; DAC2_DAT[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 539        ; 6        ; DAC2_DAT[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 537        ; 6        ; DAC2_DAT[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ; 498        ; 6        ; DAC2_DAT[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 496        ; 6        ; DAC2_DAT[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ; 502        ; 6        ; DAC2_DAT[7]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC9      ; 500        ; 6        ; DAC2_DAT[8]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC10     ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC11     ; 448        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 442        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 416        ; 7        ; h1_in[18]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC14     ; 394        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 368        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 367        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 347        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 336        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 316        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 312        ; 8        ; h1_in[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC21     ; 268        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 252        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 250        ; 8        ; ^VCCSEL                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 203        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 201        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 179        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 177        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC29     ; 186        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 184        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC31     ; 162        ; 1        ; hb1_out[4]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC32     ; 160        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 535        ; 6        ; DAC2_DAT[9]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 533        ; 6        ; DAC2_DAT[10]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 519        ; 6        ; DAC2_DAT[11]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 517        ; 6        ; DAC2_DAT[12]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ;            ; 6        ; VREFB6                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 490        ; 6        ; DAC2_DAT[13]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 488        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 494        ; 6        ; DA1_CLK                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD9      ; 492        ; 6        ; DAC1_DAT[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD10     ; 454        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 440        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 426        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 400        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 376        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ;            ;          ; VCCD_PLL6                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD16     ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; GNDA_PLL12                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD18     ; 338        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 324        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 304        ; 8        ; h2_out[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD21     ; 284        ; 8        ; hb1_out[11]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD22     ; 260        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 254        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 207        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 205        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ; 175        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 173        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ;            ; 1        ; VREFB1                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD29     ; 190        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 188        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD31     ; 170        ; 1        ; hb1_out[21]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD32     ; 168        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 531        ; 6        ; DAC1_DAT[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 529        ; 6        ; DAC1_DAT[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 527        ; 6        ; DAC1_DAT[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 525        ; 6        ; DAC1_DAT[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ; 503        ; 6        ; DAC1_DAT[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE6      ; 501        ; 6        ; DAC1_DAT[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE7      ;            ;          ; VCCA_PLL9                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE8      ;            ;          ; VCCD_PLL9                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE9      ; 455        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 451        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 434        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 418        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 402        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 378        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ;            ;          ; VCCA_PLL6                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE16     ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE17     ;            ;          ; GNDA_PLL12                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE18     ;            ;          ; VCCD_PLL12                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE19     ; 326        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 315        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 294        ; 8        ; d1_I_out[8]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE22     ; 258        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 253        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 246        ; 8        ; altera_reserved_tms       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AE25     ; 211        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ; 209        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 215        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 213        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 198        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 196        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE31     ; 174        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE32     ; 172        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 523        ; 6        ; DAC1_DAT[7]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 521        ; 6        ; DAC1_DAT[8]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 511        ; 6        ; DAC1_DAT[9]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 509        ; 6        ; DAC1_DAT[10]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ; 487        ; 6        ; DAC1_DAT[11]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF6      ; 485        ; 6        ; DAC1_DAT[12]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF7      ;            ;          ; GNDA_PLL9                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF8      ; 457        ; 7        ; PLL_ENA                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF10     ; 404        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 407        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 405        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ; 380        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 386        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ;            ; 10       ; VCC_PLL6_OUT              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 12       ; VCC_PLL12_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ;            ;          ; VCCA_PLL12                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF19     ; 327        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 298        ; 8        ; FIR_OUT[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 278        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 259        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 255        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 245        ; 8        ; altera_reserved_tck       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AF25     ;            ;          ; VCCD_PLL8                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; VCCA_PLL8                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF27     ; 218        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 216        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 206        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 204        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF31     ; 178        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF32     ; 176        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ; 515        ; 6        ; DAC1_DAT[13]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG2      ; 513        ; 6        ; h1_in[14]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AG3      ; 495        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 493        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG5      ;            ; 6        ; VREFB6                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG7      ;            ;          ; GNDA_PLL9                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG8      ; 439        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 437        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 406        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ; 403        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG12     ; 401        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 382        ; 7        ; h1_in[25]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG14     ; 383        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 377        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG16     ; 358        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG17     ; 340        ; 8        ; FIR_OUT[19]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 343        ; 8        ; FIR_OUT[26]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 341        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 295        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ; 270        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG22     ; 308        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 305        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 285        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 249        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ;            ;          ; GNDA_PLL8                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG27     ;            ;          ; GNDA_PLL8                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VREFB1                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG29     ; 210        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ; 208        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG31     ; 182        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG32     ; 180        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH1      ; 507        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 505        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 491        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH4      ; 489        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH5      ; 444        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH6      ; 438        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH7      ; 436        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ; 435        ; 7        ; h1_in[13]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH9      ; 433        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH11     ; 398        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH13     ; 381        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 379        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH15     ; 362        ; 10       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 356        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 342        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 348        ; 12       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 334        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 329        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH21     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 307        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH24     ; 290        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ; 287        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH26     ; 288        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH28     ; 261        ; 8        ; h1_in[22]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH29     ; 214        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 212        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH31     ; 194        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH32     ; 192        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ; 499        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ2      ; 497        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ3      ; 461        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ4      ; 463        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ5      ; 446        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 428        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 420        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 412        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ;            ; 7        ; VREFB7                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AJ10     ; 413        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 397        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 390        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 372        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 374        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 360        ; 10       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 363        ; 10       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 352        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 350        ; 12       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 332        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 331        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 320        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 311        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 309        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ;            ; 8        ; VREFB8                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AJ25     ; 291        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 280        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 272        ; 8        ; h2_out[17]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ28     ; 264        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 240        ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ30     ; 242        ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ31     ; 202        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ32     ; 200        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AK1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK2      ;            ; 7        ; VREFB7                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 458        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK4      ; 447        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK5      ; 443        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 430        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 422        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 414        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 415        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 399        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 395        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 389        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ; 375        ; 7        ; h1_in[11]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK14     ;            ; 7        ; VREFB7                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK15     ; 365        ; 10       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK16     ; 361        ; 10       ; h1_in[21]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK17     ; 354        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ; 349        ; 12       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK19     ;            ; 8        ; VREFB8                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK20     ; 335        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 322        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 310        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 302        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 300        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 289        ; 8        ; FIR_OUT[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK26     ; 277        ; 8        ; h1_in[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK27     ; 269        ; 8        ; h1_in[23]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK28     ; 267        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ; 263        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK30     ; 247        ; 8        ; altera_reserved_ntrst     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AK31     ;            ; 8        ; VREFB8                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK32     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AL1      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AL2      ; 456        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL3      ; 459        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL4      ; 445        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL5      ; 431        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL6      ; 427        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL7      ; 423        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL8      ; 419        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL9      ; 411        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL10     ; 396        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL11     ; 391        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL12     ; 387        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL13     ; 371        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL14     ; 373        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL15     ; 364        ; 10       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL16     ; 359        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL17     ; 353        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL18     ; 351        ; 12       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL19     ; 344        ; 12       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL20     ; 333        ; 8        ; FIR_OUT[20]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AL21     ; 323        ; 8        ; FIR_OUT[21]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AL22     ; 319        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL23     ; 303        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL24     ; 299        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL25     ; 283        ; 8        ; hb1_out[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AL26     ; 279        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL27     ; 275        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL28     ; 271        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL29     ; 265        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL30     ; 248        ; 8        ; ^nCONFIG                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL31     ; 244        ; 8        ; altera_reserved_tdi       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AL32     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM3      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM4      ; 441        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM5      ; 429        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM6      ; 425        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM7      ; 421        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM8      ; 417        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM9      ; 409        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM10     ; 393        ; 7        ; h1_in[17]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AM11     ; 388        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM12     ; 385        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM13     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM14     ; 369        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM15     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM16     ; 357        ; 7        ; clk_25M                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM17     ; 355        ; 8        ; h1_in[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AM18     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM19     ; 345        ; 12       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM20     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM21     ; 321        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM22     ; 317        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM23     ; 301        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM24     ; 297        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM25     ; 282        ; 8        ; h1_in[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AM26     ; 281        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM27     ; 273        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM28     ; 274        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM29     ; 266        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM30     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM31     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 708        ; 4        ; ^MSEL0                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; TEMPDIODEn                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 719        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 725        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 729        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 735        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 741        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 745        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 758        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 776        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 777        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 793        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 791        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 803        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 805        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 811        ; 3        ; d2_I_out[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 813        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 820        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 831        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 841        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 845        ; 3        ; h2_out[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 861        ; 3        ; FIR_OUT[27]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 865        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 873        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 877        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 889        ; 3        ; hb1_out[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B28      ; 893        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 899        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ; 917        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B31      ; 918        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B32      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ;            ; 4        ; VREFB4                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ; 704        ; 4        ; altera_reserved_tdo       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; C4       ; 717        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 721        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 728        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 737        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 744        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 743        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 757        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 761        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 773        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 789        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ;            ; 4        ; VREFB4                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 801        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 804        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 810        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 815        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ;            ; 3        ; VREFB3                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ; 832        ; 3        ; d2_I_out[8]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 842        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 847        ; 3        ; d2_I_out[12]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ; 862        ; 3        ; h2_out[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 864        ; 3        ; h2_out[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ; 882        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C26      ; 879        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 895        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 897        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 901        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C30      ; 919        ; 3        ; ^nCE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C31      ;            ; 3        ; VREFB3                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C32      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 663        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 661        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 703        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D4       ; 701        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D5       ; 718        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 726        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 733        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 751        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 760        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 763        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 775        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 792        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 790        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 800        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 802        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 812        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 814        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 829        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 833        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 854        ; 3        ; d2_I_out[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 853        ; 3        ; h2_out[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D23      ; 855        ; 3        ; d1_I_out[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D24      ;            ; 3        ; VREFB3                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 881        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 876        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 892        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 900        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D29      ; 2          ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D30      ; 0          ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D31      ; 42         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D32      ; 40         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 655        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 653        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 659        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 657        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 720        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 736        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 734        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 750        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 753        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 767        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 783        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 785        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 799        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 808        ; 4        ; h1_in[24]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ; 822        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 816        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 830        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 835        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E22      ; 857        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 883        ; 3        ; FIR_OUT[11]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E25      ; 885        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E26      ; 887        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E27      ; 884        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E28      ; 903        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E29      ; 38         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 36         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E31      ; 62         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E32      ; 60         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 647        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 645        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 651        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 649        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 5        ; VREFB5                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 706        ; 4        ; ^MSEL1                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 752        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 749        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 755        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 765        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 769        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 782        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 781        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 787        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 806        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 824        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 821        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 823        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 828        ; 3        ; d2_I_out[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F21      ; 886        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F22      ; 856        ; 3        ; h2_out[26]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F23      ; 859        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 913        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ; 907        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F26      ;            ;          ; GNDA_PLL7                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F27      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F28      ;            ; 2        ; VREFB2                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F29      ; 46         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 44         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F31      ; 66         ; 2        ; h1_in[10]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F32      ; 64         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 639        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 637        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 643        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 641        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 671        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 669        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GNDA_PLL10                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GNDA_PLL10                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; TEMPDIODEp                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ; 766        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 768        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 771        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 784        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 778        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ;            ;          ; VCCA_PLL5                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ;          ; GNDA_PLL11                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G19      ; 825        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 827        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 878        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 906        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ; 909        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G24      ; 915        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G25      ; 916        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G26      ;            ;          ; GNDA_PLL7                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G27      ; 34         ; 2        ; h1_in[16]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G28      ; 32         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 50         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 48         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G31      ; 70         ; 2        ; h2_out[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G32      ; 68         ; 2        ; h2_out[12]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 631        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 629        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 667        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 665        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 674        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 672        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL10                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; VCCA_PLL10                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 709        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 705        ; 4        ; ^MSEL3                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ; 713        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 746        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 770        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 786        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; VCCD_PLL5                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCA_PLL11                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GNDA_PLL11                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 826        ; 3        ; ~DATA0~ / RESERVED_INPUT  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ; 849        ; 3        ; h2_out[23]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H21      ; 871        ; 3        ; FIR_OUT[12]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H22      ; 894        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H23      ; 911        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H24      ; 914        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H25      ;            ;          ; VCCD_PLL7                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H26      ;            ;          ; VCCA_PLL7                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H27      ; 35         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 33         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 54         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 52         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H31      ; 74         ; 2        ; ADC1_CLOCK                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H32      ; 72         ; 2        ; h2_out[14]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 627        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 625        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 635        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 633        ; 5        ; h1_in[7]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ; 5        ; VREFB5                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 670        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 668        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 666        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 664        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 707        ; 4        ; ^MSEL2                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 711        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 738        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 754        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 772        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 794        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ;            ; 9        ; VCC_PLL5_OUT              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 11       ; VCC_PLL11_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCD_PLL11                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J19      ; 839        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ; 860        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J21      ; 872        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J22      ; 896        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J23      ; 910        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J24      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 920        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J26      ; 43         ; 2        ; h1_in[4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 41         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J28      ;            ; 2        ; VREFB2                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J29      ; 58         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 56         ; 2        ; h2_out[13]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J31      ; 78         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J32      ; 76         ; 2        ; FIR_OUT[23]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 619        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 617        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 623        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 621        ; 5        ; h1_in[12]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 662        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 660        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 658        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 656        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ; 712        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K12      ; 715        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K13      ; 732        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K14      ; 748        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K15      ; 764        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K16      ; 796        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 798        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 817        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K19      ; 840        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K20      ; 850        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K21      ; 868        ; 3        ; h1_in[20]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K22      ; 904        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K23      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K24      ; 31         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 29         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 39         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 37         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K29      ; 82         ; 2        ; h2_out[27]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K30      ; 80         ; 2        ; hb1_out[23]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K31      ; 86         ; 2        ; d2_I_out[13]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K32      ; 84         ; 2        ; h2_out[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 603        ; 5        ; d2_I_out[10]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 601        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 615        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 613        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 642        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 640        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 654        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 652        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 650        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 648        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 710        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L13      ; 714        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L14      ; 724        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L15      ; 730        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L16      ; 756        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L17      ; 788        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L18      ; 837        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L19      ; 834        ; 3        ; h1_in[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L20      ; 848        ; 3        ; h2_out[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L21      ; 858        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L22      ; 912        ; 3        ; h1_in[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L23      ; 55         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 53         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 51         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 49         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 47         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 45         ; 2        ; h2_out[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L29      ; 90         ; 2        ; h2_out[29]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L30      ; 88         ; 2        ; h2_out[10]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L31      ; 102        ; 2        ; hb1_out[28]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L32      ; 100        ; 2        ; d1_I_out[7]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 595        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 593        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 607        ; 5        ; h2_out[8]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 605        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M6       ; 630        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 628        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 646        ; 5        ; ADC1_D[11]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 644        ; 5        ; ADC1_D[10]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 638        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ; 636        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; 4        ; VCCPD4                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; 4        ; VCCPD4                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M16      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 3        ; VCCPD3                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M20      ;            ; 3        ; VCCPD3                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M22      ; 63         ; 2        ; h2_out[18]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 61         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 59         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 57         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 67         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 65         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M29      ; 98         ; 2        ; d2_I_out[14]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M30      ; 96         ; 2        ; d2_I_out[9]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M31      ; 110        ; 2        ; hb1_out[8]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M32      ; 108        ; 2        ; d1_I_out[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 599        ; 5        ; ADC1_D[9]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 597        ; 5        ; ADC1_D[8]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 611        ; 5        ; ADC1_D[7]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 609        ; 5        ; ADC1_D[6]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 626        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 624        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 622        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 620        ; 5        ; h1_in[0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ; 634        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ; 632        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N12      ;            ; 5        ; VCCPD5                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ;            ; 2        ; VCCPD2                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N22      ; 75         ; 2        ; h2_out[22]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N23      ; 73         ; 2        ; FIR_OUT[1]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 71         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 69         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 83         ; 2        ; h2_out[24]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ; 81         ; 2        ; d2_I_out[7]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N28      ; 94         ; 2        ; h2_out[15]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N29      ; 92         ; 2        ; FIR_OUT[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N30      ; 106        ; 2        ; hb1_out[9]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N31      ; 104        ; 2        ; hb1_out[18]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N32      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 587        ; 5        ; ADC1_D[5]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 585        ; 5        ; ADC1_D[4]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ;            ; 5        ; VREFB5                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 610        ; 5        ; ADC1_D[3]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 608        ; 5        ; ADC1_D[2]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 614        ; 5        ; ADC1_D[1]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 612        ; 5        ; ADC1_D[0]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 618        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 616        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ; 606        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P11      ; 604        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 79         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 77         ; 2        ; d2_I_out[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 95         ; 2        ; h2_out[7]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 93         ; 2        ; hb1_out[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 91         ; 2        ; d2_I_out[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 89         ; 2        ; d2_I_out[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 87         ; 2        ; h2_out[16]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P29      ; 85         ; 2        ; d1_I_out[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P30      ;            ; 2        ; VREFB2                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P31      ; 114        ; 2        ; h2_out[30]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P32      ; 112        ; 2        ; h2_out[31]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 591        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 589        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 598        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 596        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 602        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 600        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; VCCA_PLL4                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R10      ; 594        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R11      ; 592        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R12      ;            ; 5        ; VCCPD5                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 2        ; VCCPD2                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 103        ; 2        ; d1_I_out[15]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R23      ; 101        ; 2        ; h2_out[25]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 107        ; 2        ; d1_I_out[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 105        ; 2        ; hb1_out[19]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 99         ; 2        ; d1_I_out[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 97         ; 2        ; h2_out[21]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R28      ; 111        ; 2        ; d1_I_out[13]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R29      ; 109        ; 2        ; d1_I_out[9]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R30      ; 118        ; 2        ; hb1_out[10]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R31      ; 116        ; 2        ; d2_I_out[11]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R32      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ; 581        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 583        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 580        ; 5        ; auto_stp_external_clock_0 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 582        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ; 590        ; 5        ; AD1_CLK                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 588        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCD_PLL4                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 586        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ; 584        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T12      ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T21      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 119        ; 2        ; hb1_out[24]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 117        ; 2        ; d1_I_out[14]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ;            ;          ; VCCA_PLL1                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T26      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T27      ; 115        ; 2        ; hb1_out[25]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T28      ; 113        ; 2        ; hb1_out[26]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T29      ; 121        ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 123        ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T31      ; 120        ; 2        ; d1_I_out[12]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T32      ; 122        ; 2        ; d1_I_out[10]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 579        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 577        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 578        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 576        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U5       ; 574        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 572        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ;            ;          ; VCCD_PLL3                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCA_PLL3                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U10      ; 570        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ; 568        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U12      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U21      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U22      ; 131        ; 1        ; hb1_out[7]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U23      ; 129        ; 1        ; FIR_OUT[5]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ;            ;          ; VCCD_PLL1                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U25      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 135        ; 1        ; FIR_OUT[7]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U28      ; 133        ; 1        ; hb1_out[14]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U29      ; 127        ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U30      ; 125        ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U31      ; 126        ; 1        ; hb1_out[17]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U32      ; 124        ; 1        ; hb1_out[27]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V2       ; 575        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 573        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 558        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 556        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 562        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 560        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 566        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 564        ; 6        ; FIR_OUT[18]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 6        ; VCCPD6                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ;            ; 1        ; VCCPD1                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 143        ; 1        ; h2_out[20]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 141        ; 1        ; hb1_out[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ;            ;          ; VCCD_PLL2                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V26      ;            ;          ; VCCA_PLL2                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V28      ; 139        ; 1        ; d1_I_out[11]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V29      ; 137        ; 1        ; hb1_out[12]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V30      ; 130        ; 1        ; FIR_OUT[2]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V31      ; 128        ; 1        ; FIR_OUT[13]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V32      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W1       ; 571        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 569        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ; 6        ; VREFB6                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ; 546        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 544        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 550        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 548        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 554        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 552        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 534        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ; 532        ; 6        ; h1_in[19]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W22      ; 171        ; 1        ; FIR_OUT[31]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W23      ; 169        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 155        ; 1        ; d2_I_out[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W25      ; 153        ; 1        ; FIR_OUT[22]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W26      ; 151        ; 1        ; d1_I_out[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W27      ; 149        ; 1        ; FIR_OUT[15]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W28      ; 147        ; 1        ; hb1_out[5]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W29      ; 145        ; 1        ; FIR_OUT[14]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W30      ;            ; 1        ; VREFB1                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W31      ; 134        ; 1        ; hb1_out[13]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W32      ; 132        ; 1        ; FIR_OUT[8]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ; 567        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 565        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 555        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 553        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 542        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 540        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 538        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 536        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 526        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ; 524        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y12      ;            ; 6        ; VCCPD6                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCINT                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; 1        ; VCCPD1                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y22      ; 183        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 181        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 167        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 165        ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 159        ; 1        ; FIR_OUT[30]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y27      ; 157        ; 1        ; FIR_OUT[28]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y28      ; 154        ; 1        ; hb1_out[22]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y29      ; 152        ; 1        ; FIR_OUT[17]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y30      ; 142        ; 1        ; hb1_out[16]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y31      ; 140        ; 1        ; hb1_out[29]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y32      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------+
; PLL Summary                                                               ;
+----------------------------------+----------------------------------------+
; Name                             ; pll1:inst1|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------+
; PLL type                         ; Enhanced                               ;
; PLL mode                         ; Normal                                 ;
; Feedback source                  ; --                                     ;
; Compensate clock                 ; clock0                                 ;
; Switchover type                  ; --                                     ;
; Switchover on loss of clock      ; --                                     ;
; Switchover counter               ; --                                     ;
; Self reset on gated loss of lock ; Off                                    ;
; Gate lock counter                ; --                                     ;
; Input frequency 0                ; 25.0 MHz                               ;
; Input frequency 1                ; --                                     ;
; Nominal PFD frequency            ; 25.0 MHz                               ;
; Nominal VCO frequency            ; 599.9 MHz                              ;
; VCO post scale                   ; --                                     ;
; VCO multiply                     ; --                                     ;
; VCO divide                       ; --                                     ;
; Freq min lock                    ; 23.36 MHz                              ;
; Freq max lock                    ; 43.36 MHz                              ;
; M VCO Tap                        ; 0                                      ;
; M Initial                        ; 1                                      ;
; M value                          ; 24                                     ;
; N value                          ; 1                                      ;
; M2 value                         ; --                                     ;
; N2 value                         ; --                                     ;
; SS counter                       ; --                                     ;
; Downspread                       ; --                                     ;
; Spread frequency                 ; --                                     ;
; Charge pump current              ; 77 uA                                  ;
; Loop filter resistance           ; 1.500000 KOhm                          ;
; Loop filter capacitance          ; 16 pF                                  ;
; Bandwidth                        ; 1.73 MHz (1.4 MHz to 2.92 MHz)         ;
; Real time reconfigurable         ; Off                                    ;
; Scan chain MIF file              ; --                                     ;
; Preserve counter order           ; Off                                    ;
; PLL location                     ; PLL_12                                 ;
; Inclk0 signal                    ; clk_25M                                ;
; Inclk1 signal                    ; --                                     ;
; Inclk0 signal type               ; Dedicated Pin                          ;
; Inclk1 signal type               ; --                                     ;
+----------------------------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                  ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+--------------+---------------+---------+---------+
; Name                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+--------------+---------------+---------+---------+
; pll1:inst1|altpll:altpll_component|_clk0            ; clock0       ; 24   ; 125 ; 4.8 MHz          ; 0 (0 ps)    ; 50/50      ; C0      ; 125           ; 63/62 Odd    ; --            ; 1       ; 0       ;
; pll1:inst1|altpll:altpll_component|_clk1            ; clock1       ; 12   ; 125 ; 2.4 MHz          ; 0 (0 ps)    ; 50/50      ; C1      ; 250           ; 125/125 Even ; --            ; 1       ; 0       ;
; pll1:inst1|altpll:altpll_component|_clk2            ; clock2       ; 6    ; 125 ; 1.2 MHz          ; 0 (0 ps)    ; 50/50      ; C2      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ;
; pll1:inst1|altpll:altpll_component|_clk3            ; clock3       ; 2    ; 125 ; 0.4 MHz          ; 0 (0 ps)    ; 50/50      ; C4      ; 500           ; 250/250 Even ; C3            ; 1       ; 0       ;
; pll1:inst1|altpll:altpll_component|_clk3~cascade_in ; --           ; --   ; --  ; --               ; --          ; --         ; C3      ; 3             ; 1/2 Odd      ; --            ; 1       ; 0       ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+--------------+---------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------+---------------------+------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Combinational ALUTs ; ALMs       ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                  ; Library Name ;
;                                                                                                      ;                     ;            ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                      ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |test                                                                                                ; 7399 (127)          ; 6580 (28)  ; 11145 (0)                 ; 0 (0)         ; 31328             ; 6     ; 8    ; 0      ; 12           ; 0       ; 6         ; 0         ; 203  ; 0            ; 1697 (31)                      ; 5443 (0)           ; 5702 (96)                     ; |test                                                                                                                                                                                                                                                                                                ; work         ;
;    |FIR:inst12|                                                                                      ; 2214 (0)            ; 1727 (0)   ; 2850 (0)                  ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 504 (0)                        ; 1108 (0)           ; 1742 (0)                      ; |test|FIR:inst12                                                                                                                                                                                                                                                                                     ; work         ;
;       |FIR_ast:FIR_ast_inst|                                                                         ; 2214 (0)            ; 1727 (0)   ; 2850 (0)                  ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 504 (0)                        ; 1108 (0)           ; 1742 (0)                      ; |test|FIR:inst12|FIR_ast:FIR_ast_inst                                                                                                                                                                                                                                                                ; work         ;
;          |FIR_st:fircore|                                                                            ; 2169 (0)            ; 1679 (0)   ; 2740 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 500 (0)                        ; 1087 (0)           ; 1685 (0)                      ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore                                                                                                                                                                                                                                                 ; work         ;
;             |mac_tl:Umtl|                                                                            ; 32 (32)             ; 28 (28)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                     ; work         ;
;             |par_ctrl:Uctrl|                                                                         ; 3 (3)               ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 3 (3)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                  ; work         ;
;             |rom_lut:Ur0_n_0_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_10_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_11_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_12_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_13_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_14_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_15_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_16_pp|                                                                    ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_1_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_2_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_3_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_5_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_7_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_9_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_0_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_10_pp|                                                                    ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_11_pp|                                                                    ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_12_pp|                                                                    ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_13_pp|                                                                    ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_14_pp|                                                                    ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_15_pp|                                                                    ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_16_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_1_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_2_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_3_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_4_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_5_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_6_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_7_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_8_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_9_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_0_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_10_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_11_pp|                                                                    ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_12_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_13_pp|                                                                    ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_14_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_15_pp|                                                                    ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_16_pp|                                                                    ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_1_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_2_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_3_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_5_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_7_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_8_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_9_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_0_pp|                                                                     ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_10_pp|                                                                    ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_11_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_12_pp|                                                                    ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_13_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_14_pp|                                                                    ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_15_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_16_pp|                                                                    ; 12 (12)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_1_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_2_pp|                                                                     ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_3_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_4_pp|                                                                     ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_5_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_6_pp|                                                                     ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_7_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_8_pp|                                                                     ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_9_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_0_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_10_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_11_pp|                                                                    ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_12_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_13_pp|                                                                    ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_14_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_15_pp|                                                                    ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_16_pp|                                                                    ; 12 (12)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_1_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_2_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_3_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_5_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_7_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_9_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_0_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_10_pp|                                                                    ; 6 (6)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_11_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_12_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_13_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_14_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_15_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_16_pp|                                                                    ; 10 (10)             ; 8 (8)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 7 (7)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_1_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_2_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_3_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_5_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_6_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_7_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_9_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |sadd_cen:U_0_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_10_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_10_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_12_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_12_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_13_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_13_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_15_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_15_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_16_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_16_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_18_sym_add|                                                                  ; 18 (18)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_18_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_19_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_19_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_1_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_21_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_21_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_22_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_22_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_24_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_24_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_25_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_25_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_27_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_27_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_28_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_28_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_30_sym_add|                                                                  ; 18 (18)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 18 (18)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_30_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_31_sym_add|                                                                  ; 18 (18)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 18 (18)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_31_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_32_sym_add|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_32_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_3_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_4_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_6_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_7_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_9_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 5 (5)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 5 (5)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 6 (6)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 7 (7)      ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 7 (7)      ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 9 (9)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |tdl_da_lc:Utdldalc0n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc10n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc11n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc12n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc13n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc14n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc15n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc16n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc17n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc18n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc19n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc19n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc1n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc20n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc21n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc22n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc23n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc24n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc25n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc26n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc27n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc28n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc29n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc2n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc30n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc31n|                                                                  ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc32n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc34n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc35n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc35n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc36n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc36n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc37n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc37n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc38n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc38n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc39n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc39n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc3n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc40n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc40n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc41n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc41n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc42n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc42n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc43n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc43n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc44n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc44n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc45n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc45n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc46n|                                                                  ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc46n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc47n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc47n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc48n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc48n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc49n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc49n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc4n|                                                                   ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc50n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc50n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc51n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc51n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc52n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc52n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc53n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc53n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc54n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc54n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc55n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc55n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc56n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc56n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc57n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc57n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc58n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc58n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc59n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc59n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc5n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc60n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc60n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc61n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc61n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc62n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc62n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc63n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc63n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc64n|                                                                  ; 0 (0)               ; 12 (12)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc64n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc6n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc7n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc8n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc9n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                            ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                     ; 14 (14)             ; 9 (9)      ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                     ; 14 (14)             ; 9 (9)      ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 14 (14)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                     ; 12 (12)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 12 (12)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                     ; 22 (22)             ; 16 (16)    ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 22 (22)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                     ; 15 (15)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 15 (15)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                     ; 15 (15)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 15 (15)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                     ; 13 (13)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 13 (13)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                     ; 23 (23)             ; 18 (18)    ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 23 (23)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                                     ; 17 (17)             ; 11 (11)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                                     ; 17 (17)             ; 10 (10)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                                     ; 15 (15)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 15 (15)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 18 (18)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                                                     ; 16 (16)             ; 10 (10)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 16 (16)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                                                     ; 26 (26)             ; 18 (18)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 26 (26)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_0_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_1_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_2_n|                                                     ; 16 (16)             ; 10 (10)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 16 (16)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 18 (18)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_1_n_0_n|                                                     ; 30 (30)             ; 17 (17)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 30 (30)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_1_n_1_n|                                                     ; 24 (24)             ; 13 (13)    ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 24 (24)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_1_n_2_n|                                                     ; 18 (18)             ; 10 (10)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_2_n_0_n|                                                     ; 26 (26)             ; 17 (17)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 26 (26)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                       ; 32 (32)             ; 16 (16)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                                       ; 32 (32)             ; 16 (16)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                                       ; 32 (32)             ; 16 (16)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                ; work         ;
;          |auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|                                    ; 1 (1)               ; 3 (3)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 1 (1)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl                                                                                                                                                                                                         ; work         ;
;          |auk_dspip_avalon_streaming_sink_fir_81:sink|                                               ; 41 (22)             ; 39 (29)    ; 37 (21)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (2)                          ; 16 (16)            ; 37 (20)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink                                                                                                                                                                                                                    ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 19 (0)              ; 11 (0)     ; 16 (0)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 17 (0)                        ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                            ; work         ;
;                |scfifo_gah1:auto_generated|                                                          ; 19 (1)              ; 11 (1)     ; 16 (1)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 17 (1)                        ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated                                                                                                                                                 ; work         ;
;                   |a_dpfifo_9l81:dpfifo|                                                             ; 18 (10)             ; 10 (5)     ; 15 (7)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 16 (8)                        ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo                                                                                                                            ; work         ;
;                      |altsyncram_gpf1:FIFOram|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram                                                                                                    ; work         ;
;                      |cntr_dkb:rd_ptr_msb|                                                           ; 2 (2)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_dkb:rd_ptr_msb                                                                                                        ; work         ;
;                      |cntr_ekb:wr_ptr|                                                               ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_ekb:wr_ptr                                                                                                            ; work         ;
;                      |cntr_qk7:usedw_counter|                                                        ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_qk7:usedw_counter                                                                                                     ; work         ;
;          |auk_dspip_avalon_streaming_source_fir_81:source|                                           ; 3 (3)               ; 50 (50)    ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 67 (67)                       ; |test|FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source                                                                                                                                                                                                                ; work         ;
;    |FIR:inst13|                                                                                      ; 2186 (0)            ; 1693 (0)   ; 2787 (0)                  ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 521 (0)                        ; 1122 (0)           ; 1665 (0)                      ; |test|FIR:inst13                                                                                                                                                                                                                                                                                     ; work         ;
;       |FIR_ast:FIR_ast_inst|                                                                         ; 2186 (0)            ; 1693 (0)   ; 2787 (0)                  ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 521 (0)                        ; 1122 (0)           ; 1665 (0)                      ; |test|FIR:inst13|FIR_ast:FIR_ast_inst                                                                                                                                                                                                                                                                ; work         ;
;          |FIR_st:fircore|                                                                            ; 2141 (0)            ; 1660 (0)   ; 2713 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 517 (0)                        ; 1087 (0)           ; 1640 (0)                      ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore                                                                                                                                                                                                                                                 ; work         ;
;             |mac_tl:Umtl|                                                                            ; 14 (14)             ; 12 (12)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                     ; work         ;
;             |par_ctrl:Uctrl|                                                                         ; 3 (3)               ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 3 (3)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                  ; work         ;
;             |rom_lut:Ur0_n_0_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_10_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_11_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_12_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_13_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_14_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_15_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_16_pp|                                                                    ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur0_n_1_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_2_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_3_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_5_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_7_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_9_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur0_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_0_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_10_pp|                                                                    ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_11_pp|                                                                    ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_12_pp|                                                                    ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_13_pp|                                                                    ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_14_pp|                                                                    ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_15_pp|                                                                    ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_16_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur1_n_1_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_2_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_3_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_4_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_5_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_6_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_7_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_8_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur1_n_9_pp|                                                                     ; 5 (5)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur1_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_0_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_10_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_11_pp|                                                                    ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_12_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_13_pp|                                                                    ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_14_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_15_pp|                                                                    ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_16_pp|                                                                    ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur2_n_1_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_2_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_3_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_5_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_7_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_8_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur2_n_9_pp|                                                                     ; 4 (4)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur2_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_0_pp|                                                                     ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_10_pp|                                                                    ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_11_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_12_pp|                                                                    ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_13_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_14_pp|                                                                    ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_15_pp|                                                                    ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_16_pp|                                                                    ; 12 (12)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur3_n_1_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_2_pp|                                                                     ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_3_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_4_pp|                                                                     ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_5_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_6_pp|                                                                     ; 8 (8)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_7_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_8_pp|                                                                     ; 8 (8)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur3_n_9_pp|                                                                     ; 9 (9)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur3_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_0_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_10_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_11_pp|                                                                    ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_12_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_13_pp|                                                                    ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_14_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_15_pp|                                                                    ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_16_pp|                                                                    ; 12 (12)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur4_n_1_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_2_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_3_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_5_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_7_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur4_n_9_pp|                                                                     ; 2 (2)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur4_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_0_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_0_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_10_pp|                                                                    ; 6 (6)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_10_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_11_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_11_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_12_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_12_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_13_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_13_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_14_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_14_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_15_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_15_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_16_pp|                                                                    ; 9 (9)               ; 8 (8)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 6 (6)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_16_pp                                                                                                                                                                                                                             ; work         ;
;             |rom_lut:Ur5_n_1_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_1_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_2_pp|                                                                     ; 6 (6)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_2_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_3_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_3_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_4_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_5_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_5_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_6_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_7_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_7_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_8_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur5_n_9_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|rom_lut:Ur5_n_9_pp                                                                                                                                                                                                                              ; work         ;
;             |sadd_cen:U_0_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_10_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_10_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_12_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_12_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_13_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_13_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_15_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_15_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_16_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_16_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_18_sym_add|                                                                  ; 18 (18)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_18_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_19_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_19_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_1_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_21_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_21_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_22_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_22_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_24_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_24_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_25_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_25_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_27_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_27_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_28_sym_add|                                                                  ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_28_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_30_sym_add|                                                                  ; 18 (18)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 18 (18)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_30_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_31_sym_add|                                                                  ; 18 (18)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 18 (18)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_31_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_32_sym_add|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_32_sym_add                                                                                                                                                                                                                           ; work         ;
;             |sadd_cen:U_3_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_4_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_6_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_7_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_cen:U_9_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                            ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 10 (10)             ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 5 (5)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 11 (11)             ; 7 (7)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 5 (5)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                                      ; 13 (13)             ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 6 (6)      ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 7 (7)      ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|                                                      ; 14 (14)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 6 (6)      ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n|                                                      ; 16 (16)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n                                                                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 10 (10)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 8 (8)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_8_n                                                                                                                                                                                                               ; work         ;
;             |tdl_da_lc:Utdldalc0n|                                                                   ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc10n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc11n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc12n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc13n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc14n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc15n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc16n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc17n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc18n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc19n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc19n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc1n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc20n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc21n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc22n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc23n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc24n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc25n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc26n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc27n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc28n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc29n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc2n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc30n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc31n|                                                                  ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc32n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc34n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc35n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc35n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc36n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc36n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc37n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc37n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc38n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc38n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc39n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc39n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc3n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc40n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc40n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc41n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc41n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc42n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc42n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc43n|                                                                  ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc43n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc44n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc44n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc45n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc45n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc46n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc46n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc47n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc47n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc48n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc48n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc49n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc49n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc4n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc50n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc50n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc51n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc51n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc52n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc52n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc53n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc53n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc54n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc54n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc55n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc55n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc56n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc56n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc57n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc57n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc58n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc58n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc59n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc59n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc5n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc60n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc60n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc61n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc61n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc62n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc62n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc63n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc63n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc64n|                                                                  ; 0 (0)               ; 11 (11)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc64n                                                                                                                                                                                                                           ; work         ;
;             |tdl_da_lc:Utdldalc6n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc7n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc8n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc9n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                            ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                     ; 14 (14)             ; 9 (9)      ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                     ; 14 (14)             ; 9 (9)      ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                     ; 12 (12)             ; 8 (8)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 12 (12)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                     ; 22 (22)             ; 16 (16)    ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 22 (22)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                     ; 15 (15)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 15 (15)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                     ; 15 (15)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 15 (15)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                     ; 13 (13)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 13 (13)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                     ; 23 (23)             ; 18 (18)    ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 23 (23)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                                     ; 17 (17)             ; 11 (11)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                                     ; 17 (17)             ; 11 (11)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                                     ; 15 (15)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 15 (15)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 19 (19)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                                                     ; 16 (16)             ; 10 (10)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 16 (16)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 19 (19)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_0_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_1_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_2_n|                                                     ; 16 (16)             ; 10 (10)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 16 (16)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_2_n_0_n|                                                     ; 24 (24)             ; 18 (18)    ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 24 (24)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_1_n_0_n|                                                     ; 29 (29)             ; 17 (17)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 29 (29)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_1_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_1_n_1_n|                                                     ; 23 (23)             ; 14 (14)    ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 23 (23)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_1_n_1_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 10 (10)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_1_n_2_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_5_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 19 (19)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_5_lut_l_2_n_0_n                                                                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                       ; 31 (31)             ; 16 (16)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                                       ; 31 (31)             ; 16 (16)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                                       ; 31 (31)             ; 16 (16)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)                        ; 0 (0)              ; 14 (14)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|tsadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                ; work         ;
;          |auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|                                    ; 1 (1)               ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 1 (1)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl                                                                                                                                                                                                         ; work         ;
;          |auk_dspip_avalon_streaming_sink_fir_81:sink|                                               ; 41 (22)             ; 40 (28)    ; 37 (21)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (1)                          ; 16 (16)            ; 37 (21)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink                                                                                                                                                                                                                    ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 19 (0)              ; 12 (0)     ; 16 (0)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 16 (0)                        ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                            ; work         ;
;                |scfifo_gah1:auto_generated|                                                          ; 19 (1)              ; 12 (1)     ; 16 (1)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 16 (1)                        ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated                                                                                                                                                 ; work         ;
;                   |a_dpfifo_9l81:dpfifo|                                                             ; 18 (10)             ; 11 (6)     ; 15 (7)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 15 (7)                        ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo                                                                                                                            ; work         ;
;                      |altsyncram_gpf1:FIFOram|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram                                                                                                    ; work         ;
;                      |cntr_dkb:rd_ptr_msb|                                                           ; 2 (2)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_dkb:rd_ptr_msb                                                                                                        ; work         ;
;                      |cntr_ekb:wr_ptr|                                                               ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_ekb:wr_ptr                                                                                                            ; work         ;
;                      |cntr_qk7:usedw_counter|                                                        ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_qk7:usedw_counter                                                                                                     ; work         ;
;          |auk_dspip_avalon_streaming_source_fir_81:source|                                           ; 3 (3)               ; 18 (18)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 17 (17)                       ; |test|FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source                                                                                                                                                                                                                ; work         ;
;    |NCO1:inst|                                                                                       ; 112 (0)             ; 97 (0)     ; 153 (0)                   ; 0 (0)         ; 10752             ; 0     ; 3    ; 0      ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 33 (0)                         ; 74 (0)             ; 79 (0)                        ; |test|NCO1:inst                                                                                                                                                                                                                                                                                      ; work         ;
;       |NCO1_st:NCO1_st_inst|                                                                         ; 112 (0)             ; 97 (0)     ; 153 (0)                   ; 0 (0)         ; 10752             ; 0     ; 3    ; 0      ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 33 (0)                         ; 74 (0)             ; 79 (0)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst                                                                                                                                                                                                                                                                 ; work         ;
;          |asj_altqmcpipe:ux000|                                                                      ; 46 (22)             ; 28 (16)    ; 25 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)                        ; 0 (0)              ; 25 (1)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_altqmcpipe:ux000                                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:acc|                                                                        ; 24 (0)              ; 12 (0)     ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 24 (0)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                            ; work         ;
;                |add_sub_sbh:auto_generated|                                                          ; 24 (24)             ; 12 (12)    ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 24 (24)                       ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_sbh:auto_generated                                                                                                                                                                                                 ; work         ;
;          |asj_dxx:ux002|                                                                             ; 21 (0)              ; 27 (16)    ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 16 (16)            ; 16 (0)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub:ux014|                                                                      ; 21 (0)              ; 11 (0)     ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 16 (0)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014                                                                                                                                                                                                                                 ; work         ;
;                |add_sub_m4h:auto_generated|                                                          ; 21 (21)             ; 11 (11)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 16 (16)                       ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated                                                                                                                                                                                                      ; work         ;
;          |asj_dxx_g:ux001|                                                                           ; 6 (6)               ; 11 (11)    ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 6 (6)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx_g:ux001                                                                                                                                                                                                                                                 ; work         ;
;          |asj_gam_dp:ux008|                                                                          ; 3 (3)               ; 17 (17)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 15 (15)            ; 2 (2)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_gam_dp:ux008                                                                                                                                                                                                                                                ; work         ;
;          |asj_nco_as_m_cen:ux0122|                                                                   ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component0|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                        ; work         ;
;                |altsyncram_ou81:auto_generated|                                                      ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_ou81:auto_generated                                                                                                                                                                         ; work         ;
;          |asj_nco_as_m_cen:ux0123|                                                                   ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component0|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                        ; work         ;
;                |altsyncram_ju81:auto_generated|                                                      ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated                                                                                                                                                                         ; work         ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                                ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                      ; work         ;
;                |altsyncram_1772:auto_generated|                                                      ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 3584              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated                                                                                                                                                                       ; work         ;
;          |asj_nco_madx_cen:m1|                                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_madx_cen:m1                                                                                                                                                                                                                                             ; work         ;
;             |altmult_add:ALTMULT_ADD_component|                                                      ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                           ; work         ;
;                |mult_add_5nb2:auto_generated|                                                        ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_5nb2:auto_generated                                                                                                                                                                              ; work         ;
;          |asj_nco_mady_cen:m0|                                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mady_cen:m0                                                                                                                                                                                                                                             ; work         ;
;             |altmult_add:ALTMULT_ADD_component|                                                      ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                           ; work         ;
;                |mult_add_4mb2:auto_generated|                                                        ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_4mb2:auto_generated                                                                                                                                                                              ; work         ;
;          |asj_nco_mob_w:blk0|                                                                        ; 18 (4)              ; 16 (9)     ; 29 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 14 (14)            ; 15 (1)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mob_w:blk0                                                                                                                                                                                                                                              ; work         ;
;             |lpm_add_sub:lpm_add_sub_component|                                                      ; 14 (0)              ; 7 (0)      ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (0)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                            ; work         ;
;                |add_sub_fek:auto_generated|                                                          ; 14 (14)             ; 7 (7)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fek:auto_generated                                                                                                                                                                                 ; work         ;
;          |asj_nco_mob_w:blk1|                                                                        ; 18 (4)              ; 16 (9)     ; 29 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 14 (14)            ; 15 (1)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mob_w:blk1                                                                                                                                                                                                                                              ; work         ;
;             |lpm_add_sub:lpm_add_sub_component|                                                      ; 14 (0)              ; 7 (0)      ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (0)                        ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                            ; work         ;
;                |add_sub_fek:auto_generated|                                                          ; 14 (14)             ; 7 (7)      ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |test|NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fek:auto_generated                                                                                                                                                                                 ; work         ;
;    |decimation_2:inst10|                                                                             ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|decimation_2:inst10                                                                                                                                                                                                                                                                            ; work         ;
;    |decimation_2:inst11|                                                                             ; 1 (1)               ; 17 (17)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 1 (1)                         ; |test|decimation_2:inst11                                                                                                                                                                                                                                                                            ; work         ;
;    |decimation_2:inst6|                                                                              ; 0 (0)               ; 10 (10)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|decimation_2:inst6                                                                                                                                                                                                                                                                             ; work         ;
;    |decimation_2:inst7|                                                                              ; 1 (1)               ; 17 (17)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 1 (1)                         ; |test|decimation_2:inst7                                                                                                                                                                                                                                                                             ; work         ;
;    |decimation_3:inst14|                                                                             ; 3 (3)               ; 15 (15)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 14 (14)            ; 2 (2)                         ; |test|decimation_3:inst14                                                                                                                                                                                                                                                                            ; work         ;
;    |decimation_3:inst15|                                                                             ; 0 (0)               ; 8 (8)      ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 2 (2)                         ; |test|decimation_3:inst15                                                                                                                                                                                                                                                                            ; work         ;
;    |hb1:inst4|                                                                                       ; 455 (0)             ; 379 (0)    ; 630 (0)                   ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (0)                        ; 277 (0)            ; 353 (0)                       ; |test|hb1:inst4                                                                                                                                                                                                                                                                                      ; work         ;
;       |hb1_ast:hb1_ast_inst|                                                                         ; 455 (0)             ; 379 (0)    ; 630 (0)                   ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (0)                        ; 277 (0)            ; 353 (0)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst                                                                                                                                                                                                                                                                 ; work         ;
;          |auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|                                    ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl                                                                                                                                                                                                          ; work         ;
;          |auk_dspip_avalon_streaming_sink_fir_81:sink|                                               ; 39 (20)             ; 35 (24)    ; 35 (19)                   ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (1)                          ; 14 (14)            ; 35 (19)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink                                                                                                                                                                                                                     ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 19 (0)              ; 13 (0)     ; 16 (0)                    ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 16 (0)                        ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                             ; work         ;
;                |scfifo_eah1:auto_generated|                                                          ; 19 (1)              ; 13 (1)     ; 16 (1)                    ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 16 (1)                        ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated                                                                                                                                                  ; work         ;
;                   |a_dpfifo_7l81:dpfifo|                                                             ; 18 (10)             ; 12 (7)     ; 15 (7)                    ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 15 (7)                        ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo                                                                                                                             ; work         ;
;                      |altsyncram_cpf1:FIFOram|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|altsyncram_cpf1:FIFOram                                                                                                     ; work         ;
;                      |cntr_dkb:rd_ptr_msb|                                                           ; 2 (2)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|cntr_dkb:rd_ptr_msb                                                                                                         ; work         ;
;                      |cntr_ekb:wr_ptr|                                                               ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|cntr_ekb:wr_ptr                                                                                                             ; work         ;
;                      |cntr_qk7:usedw_counter|                                                        ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|cntr_qk7:usedw_counter                                                                                                      ; work         ;
;          |auk_dspip_avalon_streaming_source_fir_81:source|                                           ; 3 (3)               ; 35 (35)    ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 33 (33)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source                                                                                                                                                                                                                 ; work         ;
;          |hb1_st:fircore|                                                                            ; 412 (0)             ; 347 (0)    ; 530 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 98 (0)                         ; 232 (0)            ; 328 (0)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore                                                                                                                                                                                                                                                  ; work         ;
;             |mac_tl:Umtl|                                                                            ; 30 (30)             ; 21 (21)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 30 (30)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                      ; work         ;
;             |par_ctrl:Uctrl|                                                                         ; 2 (2)               ; 3 (3)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                   ; work         ;
;             |rom_lut:Ur0_n_0_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_0_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_10_pp|                                                                    ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_10_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_11_pp|                                                                    ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_11_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_12_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_12_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_13_pp|                                                                    ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_13_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_14_pp|                                                                    ; 12 (12)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_14_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_1_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_1_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_2_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_2_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_3_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_3_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_4_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_4_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_5_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_5_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_6_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_7_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_7_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_8_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_9_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_9_pp                                                                                                                                                                                                                               ; work         ;
;             |sadd_cen:U_0_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_2_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_4_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_6_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_7_sym_add|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 0 (0)               ; 7 (7)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 12 (12)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                ; work         ;
;             |tdl_da_lc:Utdldalc0n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc11n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc12n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc13n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc14n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc1n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc2n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc3n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc4n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc5n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc6n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc7n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc9n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                             ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                     ; 21 (21)             ; 13 (13)    ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 21 (21)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                     ; 21 (21)             ; 13 (13)    ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 21 (21)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                     ; 16 (16)             ; 10 (10)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                     ; 24 (24)             ; 17 (17)    ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 24 (24)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                     ; 0 (0)               ; 6 (6)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                     ; 0 (0)               ; 6 (6)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                     ; 0 (0)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                       ; 16 (16)             ; 19 (19)    ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 16 (16)                       ; |test|hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                 ; work         ;
;    |hb1:inst5|                                                                                       ; 437 (0)             ; 354 (0)    ; 563 (0)                   ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 109 (0)                        ; 235 (0)            ; 328 (0)                       ; |test|hb1:inst5                                                                                                                                                                                                                                                                                      ; work         ;
;       |hb1_ast:hb1_ast_inst|                                                                         ; 437 (0)             ; 354 (0)    ; 563 (0)                   ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 109 (0)                        ; 235 (0)            ; 328 (0)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst                                                                                                                                                                                                                                                                 ; work         ;
;          |auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|                                    ; 1 (1)               ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl                                                                                                                                                                                                          ; work         ;
;          |auk_dspip_avalon_streaming_sink_fir_81:sink|                                               ; 38 (19)             ; 34 (22)    ; 34 (18)                   ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (2)                          ; 14 (14)            ; 34 (17)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink                                                                                                                                                                                                                     ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 19 (0)              ; 12 (0)     ; 16 (0)                    ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 17 (0)                        ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                             ; work         ;
;                |scfifo_eah1:auto_generated|                                                          ; 19 (1)              ; 12 (1)     ; 16 (1)                    ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 17 (1)                        ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated                                                                                                                                                  ; work         ;
;                   |a_dpfifo_7l81:dpfifo|                                                             ; 18 (10)             ; 11 (6)     ; 15 (7)                    ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 16 (8)                        ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo                                                                                                                             ; work         ;
;                      |altsyncram_cpf1:FIFOram|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 112               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|altsyncram_cpf1:FIFOram                                                                                                     ; work         ;
;                      |cntr_dkb:rd_ptr_msb|                                                           ; 2 (2)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|cntr_dkb:rd_ptr_msb                                                                                                         ; work         ;
;                      |cntr_ekb:wr_ptr|                                                               ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|cntr_ekb:wr_ptr                                                                                                             ; work         ;
;                      |cntr_qk7:usedw_counter|                                                        ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|cntr_qk7:usedw_counter                                                                                                      ; work         ;
;          |auk_dspip_avalon_streaming_source_fir_81:source|                                           ; 3 (3)               ; 26 (26)    ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 19 (19)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source                                                                                                                                                                                                                 ; work         ;
;          |hb1_st:fircore|                                                                            ; 395 (0)             ; 325 (0)    ; 493 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 105 (0)                        ; 205 (0)            ; 304 (0)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore                                                                                                                                                                                                                                                  ; work         ;
;             |mac_tl:Umtl|                                                                            ; 16 (16)             ; 15 (15)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                      ; work         ;
;             |par_ctrl:Uctrl|                                                                         ; 2 (2)               ; 3 (3)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                   ; work         ;
;             |rom_lut:Ur0_n_0_pp|                                                                     ; 6 (6)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_0_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_10_pp|                                                                    ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_10_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_11_pp|                                                                    ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_11_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_12_pp|                                                                    ; 6 (6)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_12_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_13_pp|                                                                    ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_13_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_14_pp|                                                                    ; 12 (12)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_14_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_1_pp|                                                                     ; 7 (7)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_1_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_2_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_2_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_3_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_3_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_4_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_4_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_5_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_5_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_6_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_6_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_7_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_7_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_8_pp|                                                                     ; 6 (6)               ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_8_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_9_pp|                                                                     ; 7 (7)               ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|rom_lut:Ur0_n_9_pp                                                                                                                                                                                                                               ; work         ;
;             |sadd_cen:U_0_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_2_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_4_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_6_sym_add|                                                                   ; 15 (15)             ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_7_sym_add|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 17 (17)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 15 (15)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 17 (17)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 0 (0)               ; 7 (7)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 12 (12)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                ; work         ;
;             |tdl_da_lc:Utdldalc0n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc11n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc12n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc13n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc14n|                                                                  ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc1n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc2n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc3n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc4n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc5n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc6n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc7n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc9n|                                                                   ; 0 (0)               ; 14 (14)    ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                             ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                     ; 21 (21)             ; 11 (11)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 19 (19)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                     ; 21 (21)             ; 12 (12)    ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 23 (23)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                     ; 15 (15)             ; 10 (10)    ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 16 (16)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                     ; 23 (23)             ; 12 (12)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 19 (19)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                     ; 0 (0)               ; 6 (6)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                     ; 0 (0)               ; 6 (6)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                     ; 0 (0)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                       ; 15 (15)             ; 9 (9)      ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 15 (15)                       ; |test|hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                 ; work         ;
;    |hb2:inst8|                                                                                       ; 686 (0)             ; 552 (0)    ; 942 (0)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (0)                        ; 340 (0)            ; 602 (0)                       ; |test|hb2:inst8                                                                                                                                                                                                                                                                                      ; work         ;
;       |hb2_ast:hb2_ast_inst|                                                                         ; 686 (0)             ; 552 (0)    ; 942 (0)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (0)                        ; 340 (0)            ; 602 (0)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst                                                                                                                                                                                                                                                                 ; work         ;
;          |auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|                                    ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl                                                                                                                                                                                                          ; work         ;
;          |auk_dspip_avalon_streaming_sink_fir_81:sink|                                               ; 41 (22)             ; 38 (27)    ; 37 (21)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (1)                          ; 16 (16)            ; 37 (21)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink                                                                                                                                                                                                                     ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 19 (0)              ; 12 (0)     ; 16 (0)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 16 (0)                        ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                             ; work         ;
;                |scfifo_gah1:auto_generated|                                                          ; 19 (1)              ; 12 (1)     ; 16 (1)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 16 (1)                        ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated                                                                                                                                                  ; work         ;
;                   |a_dpfifo_9l81:dpfifo|                                                             ; 18 (10)             ; 11 (6)     ; 15 (7)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 15 (7)                        ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo                                                                                                                             ; work         ;
;                      |altsyncram_gpf1:FIFOram|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram                                                                                                     ; work         ;
;                      |cntr_dkb:rd_ptr_msb|                                                           ; 2 (2)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_dkb:rd_ptr_msb                                                                                                         ; work         ;
;                      |cntr_ekb:wr_ptr|                                                               ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_ekb:wr_ptr                                                                                                             ; work         ;
;                      |cntr_qk7:usedw_counter|                                                        ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_qk7:usedw_counter                                                                                                      ; work         ;
;          |auk_dspip_avalon_streaming_source_fir_81:source|                                           ; 3 (3)               ; 47 (47)    ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 67 (67)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source                                                                                                                                                                                                                 ; work         ;
;          |hb2_st:fircore|                                                                            ; 641 (0)             ; 514 (0)    ; 836 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 112 (0)                        ; 323 (0)            ; 545 (0)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore                                                                                                                                                                                                                                                  ; work         ;
;             |mac_tl:Umtl|                                                                            ; 32 (32)             ; 32 (32)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                      ; work         ;
;             |par_ctrl:Uctrl|                                                                         ; 2 (2)               ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                   ; work         ;
;             |rom_lut:Ur0_n_0_pp|                                                                     ; 11 (11)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_0_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_10_pp|                                                                    ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_10_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_11_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_11_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_12_pp|                                                                    ; 11 (11)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_12_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_13_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_13_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_14_pp|                                                                    ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_14_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_15_pp|                                                                    ; 3 (3)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_15_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_16_pp|                                                                    ; 13 (13)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_16_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_1_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_1_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_2_pp|                                                                     ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_2_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_3_pp|                                                                     ; 3 (3)               ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_3_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_4_pp|                                                                     ; 11 (11)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_4_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_5_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_5_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_6_pp|                                                                     ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_6_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_7_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_7_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_8_pp|                                                                     ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_8_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_9_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_9_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur1_n_16_pp|                                                                    ; 2 (2)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur1_n_16_pp                                                                                                                                                                                                                              ; work         ;
;             |sadd_cen:U_0_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_2_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_4_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_6_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_8_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_8_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_9_sym_add|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 7 (7)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 8 (8)               ; 5 (5)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 8 (8)               ; 5 (5)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 8 (8)               ; 5 (5)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 8 (8)               ; 7 (7)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 8 (8)               ; 5 (5)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 8 (8)               ; 6 (6)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 8 (8)               ; 8 (8)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 8 (8)               ; 7 (7)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n                                                                                                                                                                                                                ; work         ;
;             |tdl_da_lc:Utdldalc0n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc11n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc12n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc13n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc14n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc15n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc16n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc17n|                                                                  ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc18n|                                                                  ; 0 (0)               ; 14 (14)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc1n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc2n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc3n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc4n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc5n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc6n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc7n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc8n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc9n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                             ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                     ; 19 (19)             ; 12 (12)    ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 19 (19)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                     ; 19 (19)             ; 12 (12)    ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 19 (19)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 11 (11)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                     ; 26 (26)             ; 19 (19)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 26 (26)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                     ; 30 (30)             ; 17 (17)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 30 (30)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                     ; 24 (24)             ; 14 (14)    ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 24 (24)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                     ; 18 (18)             ; 11 (11)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 18 (18)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                     ; 26 (26)             ; 19 (19)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 26 (26)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                       ; 32 (32)             ; 16 (16)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |test|hb2:inst8|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                 ; work         ;
;    |hb2:inst9|                                                                                       ; 663 (0)             ; 522 (0)    ; 888 (0)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 125 (0)                        ; 350 (0)            ; 538 (0)                       ; |test|hb2:inst9                                                                                                                                                                                                                                                                                      ; work         ;
;       |hb2_ast:hb2_ast_inst|                                                                         ; 663 (0)             ; 522 (0)    ; 888 (0)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 125 (0)                        ; 350 (0)            ; 538 (0)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst                                                                                                                                                                                                                                                                 ; work         ;
;          |auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|                                    ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl                                                                                                                                                                                                          ; work         ;
;          |auk_dspip_avalon_streaming_sink_fir_81:sink|                                               ; 41 (22)             ; 39 (28)    ; 37 (21)                   ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (2)                          ; 16 (16)            ; 37 (20)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink                                                                                                                                                                                                                     ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 19 (0)              ; 13 (0)     ; 16 (0)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 17 (0)                        ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                             ; work         ;
;                |scfifo_gah1:auto_generated|                                                          ; 19 (1)              ; 13 (1)     ; 16 (1)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 17 (1)                        ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated                                                                                                                                                  ; work         ;
;                   |a_dpfifo_9l81:dpfifo|                                                             ; 18 (10)             ; 12 (7)     ; 15 (7)                    ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 16 (8)                        ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo                                                                                                                             ; work         ;
;                      |altsyncram_gpf1:FIFOram|                                                       ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram                                                                                                     ; work         ;
;                      |cntr_dkb:rd_ptr_msb|                                                           ; 2 (2)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_dkb:rd_ptr_msb                                                                                                         ; work         ;
;                      |cntr_ekb:wr_ptr|                                                               ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_ekb:wr_ptr                                                                                                             ; work         ;
;                      |cntr_qk7:usedw_counter|                                                        ; 3 (3)               ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|cntr_qk7:usedw_counter                                                                                                      ; work         ;
;          |auk_dspip_avalon_streaming_source_fir_81:source|                                           ; 3 (3)               ; 26 (26)    ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 19 (19)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source                                                                                                                                                                                                                 ; work         ;
;          |hb2_st:fircore|                                                                            ; 618 (0)             ; 486 (0)    ; 814 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 121 (0)                        ; 317 (0)            ; 513 (0)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore                                                                                                                                                                                                                                                  ; work         ;
;             |mac_tl:Umtl|                                                                            ; 16 (16)             ; 13 (13)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                      ; work         ;
;             |par_ctrl:Uctrl|                                                                         ; 2 (2)               ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                   ; work         ;
;             |rom_lut:Ur0_n_0_pp|                                                                     ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_0_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_10_pp|                                                                    ; 11 (11)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_10_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_11_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_11_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_12_pp|                                                                    ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_12_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_13_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_13_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_14_pp|                                                                    ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_14_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_15_pp|                                                                    ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_15_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_16_pp|                                                                    ; 13 (13)             ; 8 (8)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_16_pp                                                                                                                                                                                                                              ; work         ;
;             |rom_lut:Ur0_n_1_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_1_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_2_pp|                                                                     ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_2_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_3_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_3_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_4_pp|                                                                     ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_4_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_5_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_5_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_6_pp|                                                                     ; 11 (11)             ; 7 (7)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_6_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_7_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_7_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_8_pp|                                                                     ; 11 (11)             ; 6 (6)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_8_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur0_n_9_pp|                                                                     ; 3 (3)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur0_n_9_pp                                                                                                                                                                                                                               ; work         ;
;             |rom_lut:Ur1_n_16_pp|                                                                    ; 1 (1)               ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|rom_lut:Ur1_n_16_pp                                                                                                                                                                                                                              ; work         ;
;             |sadd_cen:U_0_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_0_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_2_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_4_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_6_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_8_sym_add|                                                                   ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_8_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_cen:U_9_sym_add|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                             ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 15 (15)             ; 9 (9)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_8_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 8 (8)               ; 6 (6)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 8 (8)               ; 6 (6)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 8 (8)               ; 7 (7)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 8 (8)               ; 8 (8)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 8 (8)               ; 6 (6)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 8 (8)               ; 7 (7)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 8 (8)               ; 7 (7)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 8 (8)               ; 7 (7)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                ; work         ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n|                                                      ; 0 (0)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_8_n                                                                                                                                                                                                                ; work         ;
;             |tdl_da_lc:Utdldalc0n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc11n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc12n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc13n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc14n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc15n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc16n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc17n|                                                                  ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc18n|                                                                  ; 0 (0)               ; 15 (15)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                            ; work         ;
;             |tdl_da_lc:Utdldalc1n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc2n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc3n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc4n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc5n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc6n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc7n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc8n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                             ; work         ;
;             |tdl_da_lc:Utdldalc9n|                                                                   ; 0 (0)               ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                             ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                     ; 19 (19)             ; 12 (12)    ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 19 (19)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                     ; 19 (19)             ; 12 (12)    ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 19 (19)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 11 (11)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 17 (17)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                     ; 29 (29)             ; 17 (17)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 29 (29)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                     ; 23 (23)             ; 14 (14)    ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 23 (23)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 11 (11)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 16 (16)    ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                               ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                       ; 31 (31)             ; 16 (16)    ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 22 (22)                       ; |test|hb2:inst9|hb2_ast:hb2_ast_inst|hb2_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                 ; work         ;
;    |mul_12_14:inst2|                                                                                 ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|mul_12_14:inst2                                                                                                                                                                                                                                                                                ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                  ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|mul_12_14:inst2|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                    ; work         ;
;          |mult_cms:auto_generated|                                                                   ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated                                                                                                                                                                                                                            ; work         ;
;    |mul_12_14:inst3|                                                                                 ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|mul_12_14:inst3                                                                                                                                                                                                                                                                                ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                  ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|mul_12_14:inst3|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                    ; work         ;
;          |mult_cms:auto_generated|                                                                   ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated                                                                                                                                                                                                                            ; work         ;
;    |pll1:inst1|                                                                                      ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|pll1:inst1                                                                                                                                                                                                                                                                                     ; work         ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|pll1:inst1|altpll:altpll_component                                                                                                                                                                                                                                                             ; work         ;
;    |pzdyqx:nabboc|                                                                                   ; 95 (0)              ; 63 (0)     ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (0)                         ; 13 (0)             ; 59 (0)                        ; |test|pzdyqx:nabboc                                                                                                                                                                                                                                                                                  ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                 ; 95 (8)              ; 63 (6)     ; 72 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (0)                         ; 13 (1)             ; 59 (8)                        ; |test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                     ; work         ;
;          |CJQJ5354:TWMW7206|                                                                         ; 20 (20)             ; 12 (12)    ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 13 (13)                       ; |test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                                                                                   ; work         ;
;          |MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|                               ; 51 (22)             ; 31 (12)    ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (14)                        ; 0 (0)              ; 28 (8)                        ; |test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1                                                                                                                                                                                         ; work         ;
;             |CJQJ5354:AJQA6937|                                                                      ; 29 (29)             ; 19 (19)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 20 (20)                       ; |test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                                                                                       ; work         ;
;          |PZMU7345:HHRH5434|                                                                         ; 1 (1)               ; 7 (7)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 1 (1)                         ; |test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                                                                                   ; work         ;
;          |VELJ8121:JDCF0099|                                                                         ; 15 (15)             ; 9 (9)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 9 (9)                         ; |test|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                                                                                   ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 78 (46)             ; 65 (46)    ; 90 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (22)                        ; 41 (41)            ; 49 (24)                       ; |test|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                           ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 15 (15)             ; 10 (10)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 9 (9)                         ; |test|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                   ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)             ; 13 (13)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 19 (19)                       ; |test|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                 ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 341 (1)             ; 1125 (0)   ; 2074 (0)                  ; 0 (0)         ; 19840             ; 0     ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 90 (1)                         ; 1823 (0)           ; 251 (0)                       ; |test|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                 ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 340 (18)            ; 1125 (530) ; 2074 (956)                ; 0 (0)         ; 19840             ; 0     ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 89 (10)                        ; 1823 (947)         ; 251 (8)                       ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                           ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)               ; 26 (24)    ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 46 (46)            ; 1 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)               ; 2 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                        ; work         ;
;                |decode_trf:auto_generated|                                                           ; 2 (2)               ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated                                                                                                              ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 19840             ; 0     ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                           ; work         ;
;             |altsyncram_l3p3:auto_generated|                                                         ; 0 (0)               ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 19840             ; 0     ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_l3p3:auto_generated                                                                                                                                            ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 4 (4)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                            ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)             ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 58 (58)             ; 44 (44)    ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 14 (14)            ; 38 (38)                       ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 196 (1)             ; 466 (1)    ; 791 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (0)                         ; 633 (0)            ; 158 (1)                       ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                               ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 4 (4)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 155 (0)             ; 442 (0)    ; 775 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 620 (0)            ; 155 (0)                       ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 317 (317)  ; 465 (465)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 465 (465)          ; 0 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 155 (0)             ; 254 (0)    ; 310 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 155 (0)            ; 155 (0)                       ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                         ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                          ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                          ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1   ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 1 (1)               ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)               ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1   ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 40 (40)             ; 43 (37)    ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (39)                        ; 9 (0)              ; 2 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                         ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 37 (9)              ; 114 (5)    ; 205 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (9)                         ; 183 (0)            ; 22 (0)                        ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 10 (0)              ; 6 (0)      ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 8 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                ; work         ;
;                |cntr_nei:auto_generated|                                                             ; 10 (10)             ; 6 (6)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 8 (8)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_nei:auto_generated                                                        ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 7 (0)               ; 4 (0)      ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                         ; work         ;
;                |cntr_23j:auto_generated|                                                             ; 7 (7)               ; 4 (4)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_23j:auto_generated                                                                                 ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)               ; 4 (0)      ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 4 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                               ; work         ;
;                |cntr_uci:auto_generated|                                                             ; 6 (6)               ; 4 (4)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 4 (4)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_uci:auto_generated                                                                       ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)               ; 2 (0)      ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                  ; work         ;
;                |cntr_ivi:auto_generated|                                                             ; 3 (3)               ; 2 (2)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated                                                                          ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)               ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 0 (0)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 1 (1)               ; 78 (78)    ; 155 (155)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 154 (154)          ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)               ; 8 (8)      ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 1 (1)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                       ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 12 (12)             ; 8 (8)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 8 (8)                         ; |test|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                     ; work         ;
+------------------------------------------------------------------------------------------------------+---------------------+------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                         ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; AD1_CLK                   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DA1_CLK                   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DA2_CLK                   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[15]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[14]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[13]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[12]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[11]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[10]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[9]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[8]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[7]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[6]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[5]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[4]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[3]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[2]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[1]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d1_I_out[0]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[15]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[14]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[13]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[12]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[11]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[10]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[9]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[8]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[7]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[6]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[5]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[4]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[3]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[2]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[1]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; d2_I_out[0]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[13]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[12]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[11]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[10]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[9]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[8]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[7]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[6]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[5]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[4]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[3]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[2]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[1]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_DAT[0]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[13]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[12]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[11]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[10]              ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[9]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[8]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[7]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[6]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[5]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[4]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[3]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[2]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[1]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_DAT[0]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[31]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[30]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[29]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[28]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[27]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[26]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[25]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[24]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[23]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[22]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[21]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[20]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[19]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[18]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[17]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[16]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[15]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[14]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[13]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[12]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[11]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[10]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[9]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[8]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[7]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[6]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[5]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[4]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[3]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[2]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[1]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; FIR_OUT[0]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[25]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[24]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[23]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[22]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[21]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[20]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[19]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[18]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[17]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[16]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[15]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[14]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[13]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[12]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[11]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[10]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[9]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[8]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[7]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[6]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[5]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[4]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[3]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[2]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[1]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h1_in[0]                  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[31]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[30]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[29]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[28]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[27]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[26]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[25]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[24]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[23]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[22]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[21]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[20]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[19]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[18]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[17]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[16]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[15]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[14]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[13]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[12]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[11]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[10]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[9]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[8]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[7]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[6]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[5]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[4]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[3]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[2]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[1]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; h2_out[0]                 ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[29]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[28]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[27]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[26]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[25]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[24]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[23]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[22]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[21]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[20]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[19]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[18]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[17]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[16]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[15]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[14]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[13]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[12]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[11]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[10]               ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[9]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[8]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[7]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[6]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[5]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[4]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[3]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[2]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[1]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; hb1_out[0]                ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ADC1_CLOCK                ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; clk_25M                   ; Input    ; --            ; --            ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[0]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[1]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[2]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[3]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[4]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[5]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[6]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[7]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[8]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[9]                 ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[10]                ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[11]                ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; auto_stp_external_clock_0 ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                     ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; ADC1_CLOCK                                                                           ;                   ;         ;
; clk_25M                                                                              ;                   ;         ;
; ADC1_D[0]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
; ADC1_D[1]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
; ADC1_D[2]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
; ADC1_D[3]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
; ADC1_D[4]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
; ADC1_D[5]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
; ADC1_D[6]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
; ADC1_D[7]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
; ADC1_D[8]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 0                 ; 7       ;
; ADC1_D[9]                                                                            ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
; ADC1_D[10]                                                                           ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
; ADC1_D[11]                                                                           ;                   ;         ;
;      - mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
;      - mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2 ; 1                 ; 7       ;
; auto_stp_external_clock_0                                                            ;                   ;         ;
+--------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_21_sym_add|res[16]                                                                                                                                                                        ; LCFF_X34_Y35_N17   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_32_sym_add|res[15]                                                                                                                                                                        ; LCFF_X32_Y24_N27   ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                                                                                                    ; LCFF_X47_Y30_N3    ; 243     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                                                                                                             ; LCFF_X47_Y30_N11   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_1                                                                                                                                           ; LCFF_X47_Y30_N9    ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_2                                                                                                                                           ; LCFF_X47_Y30_N13   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_3                                                                                                                                           ; LCFF_X47_Y30_N15   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_4                                                                                                                                           ; LCFF_X47_Y30_N1    ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|Selector4~26                                                                                                                                                            ; LCCOMB_X44_Y35_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|data_take                                                                                                                                                               ; LCCOMB_X40_Y35_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~17                                                                            ; LCCOMB_X44_Y35_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~24                                                                            ; LCCOMB_X44_Y35_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|sink_state.run1                                                                                                                                                         ; LCFF_X44_Y35_N21   ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                                                                                                             ; LCCOMB_X17_Y30_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                                                                                                            ; LCCOMB_X38_Y26_N2  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_21_sym_add|res[16]                                                                                                                                                                        ; LCFF_X52_Y20_N17   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_32_sym_add|res[15]                                                                                                                                                                        ; LCFF_X46_Y20_N21   ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                                                                                                    ; LCFF_X49_Y17_N31   ; 216     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                                                                                                             ; LCFF_X49_Y17_N11   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_1                                                                                                                                           ; LCFF_X49_Y17_N15   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_2                                                                                                                                           ; LCFF_X49_Y17_N13   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_3                                                                                                                                           ; LCFF_X49_Y17_N9    ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_4                                                                                                                                           ; LCFF_X49_Y17_N1    ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|Selector4~26                                                                                                                                                            ; LCCOMB_X38_Y19_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|data_take                                                                                                                                                               ; LCCOMB_X38_Y19_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~17                                                                            ; LCCOMB_X38_Y19_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~24                                                                            ; LCCOMB_X38_Y19_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|sink_state.run1                                                                                                                                                         ; LCFF_X38_Y19_N11   ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                                                                                                             ; LCCOMB_X49_Y25_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                                                                                                            ; LCCOMB_X49_Y19_N2  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                                                      ; JTAG_X0_Y34_N1     ; 23      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                      ; JTAG_X0_Y34_N1     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y34_N1     ; 829     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y34_N1     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                                                     ; JTAG_X0_Y34_N1     ; 5       ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; auto_stp_external_clock_0                                                                                                                                                                                                                           ; PIN_T3             ; 1345    ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clk_25M                                                                                                                                                                                                                                             ; PIN_AM16           ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; decimation_2:inst11|cnt                                                                                                                                                                                                                             ; LCFF_X40_Y35_N19   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decimation_2:inst7|cnt                                                                                                                                                                                                                              ; LCFF_X14_Y39_N1    ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decimation_3:inst14|Equal0~35                                                                                                                                                                                                                       ; LCCOMB_X39_Y23_N18 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                                                                                                     ; LCFF_X9_Y27_N5     ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                                                                                                              ; LCFF_X13_Y29_N23   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|Selector4~26                                                                                                                                                             ; LCCOMB_X20_Y25_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|data_take                                                                                                                                                                ; LCCOMB_X20_Y25_N10 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|_~17                                                                             ; LCCOMB_X20_Y25_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|_~24                                                                             ; LCCOMB_X20_Y25_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|sink_state.run1                                                                                                                                                          ; LCFF_X20_Y25_N11   ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                                                                                                              ; LCCOMB_X10_Y32_N16 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                                                                                                             ; LCCOMB_X11_Y30_N18 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst4|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_4_sym_add|res[14]                                                                                                                                                                          ; LCFF_X14_Y27_N29   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                                                                                                     ; LCFF_X23_Y31_N21   ; 498     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|Selector4~26                                                                                                                                                             ; LCCOMB_X36_Y35_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|data_take                                                                                                                                                                ; LCCOMB_X36_Y35_N20 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|_~17                                                                             ; LCCOMB_X36_Y35_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|_~24                                                                             ; LCCOMB_X36_Y35_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|sink_state.run1                                                                                                                                                          ; LCFF_X36_Y35_N7    ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                                                                                                              ; LCCOMB_X20_Y30_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                                                                                                             ; LCCOMB_X20_Y30_N6  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb1:inst5|hb1_ast:hb1_ast_inst|hb1_st:fircore|sadd_cen:U_4_sym_add|res[14]                                                                                                                                                                          ; LCFF_X25_Y33_N29   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                                                                                                     ; LCFF_X47_Y46_N23   ; 339     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                                                                                                              ; LCFF_X47_Y46_N21   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|Selector4~26                                                                                                                                                             ; LCCOMB_X32_Y44_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|data_take                                                                                                                                                                ; LCCOMB_X29_Y40_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~17                                                                             ; LCCOMB_X32_Y44_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~24                                                                             ; LCCOMB_X29_Y40_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|sink_state.run1                                                                                                                                                          ; LCFF_X29_Y40_N7    ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                                                                                                              ; LCCOMB_X26_Y39_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                                                                                                             ; LCCOMB_X34_Y43_N20 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                                                                                                     ; LCFF_X20_Y39_N3    ; 317     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                                                                                                              ; LCFF_X20_Y39_N25   ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|Selector4~26                                                                                                                                                             ; LCCOMB_X20_Y39_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|data_take                                                                                                                                                                ; LCCOMB_X20_Y39_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~17                                                                             ; LCCOMB_X17_Y39_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|_~24                                                                             ; LCCOMB_X20_Y39_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|sink_state.run1                                                                                                                                                          ; LCFF_X20_Y39_N9    ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                                                                                                              ; LCCOMB_X30_Y46_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                                                                                                             ; LCCOMB_X39_Y40_N16 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll1:inst1|altpll:altpll_component|_clk0                                                                                                                                                                                                            ; PLL_12             ; 1398    ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pll1:inst1|altpll:altpll_component|_clk1                                                                                                                                                                                                            ; PLL_12             ; 1865    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll1:inst1|altpll:altpll_component|_clk2                                                                                                                                                                                                            ; PLL_12             ; 5669    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                                                                               ; LCFF_X44_Y52_N23   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                ; LCFF_X83_Y20_N23   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_0                                                                                                                                   ; LCFF_X63_Y9_N23    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_1                                                                                                                                   ; LCFF_X63_Y9_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_2                                                                                                                                   ; LCFF_X67_Y9_N19    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_3                                                                                                                                   ; LCFF_X67_Y9_N17    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_4                                                                                                                                   ; LCFF_X74_Y12_N19   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_5                                                                                                                                   ; LCFF_X74_Y12_N17   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_6                                                                                                                                   ; LCFF_X87_Y24_N19   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_7                                                                                                                                   ; LCFF_X87_Y24_N17   ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|WCRO7487_0                                                                                                                                   ; LCCOMB_X82_Y20_N12 ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1                                                                                                                      ; LCCOMB_X63_Y9_N20  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~170                                                                                                                                                                        ; LCCOMB_X48_Y54_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                               ; LCCOMB_X48_Y54_N26 ; 9       ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                              ; LCFF_X52_Y52_N21   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                              ; LCFF_X52_Y52_N19   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                              ; LCCOMB_X44_Y52_N22 ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:sld_hub_inst|Equal9~21                                                                                                                                                                                                                      ; LCCOMB_X49_Y52_N26 ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                        ; LCFF_X52_Y53_N1    ; 46      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:sld_hub_inst|hub_mode_reg[2]~0                                                                                                                                                                                                              ; LCCOMB_X48_Y53_N28 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~509                                                                                                                                                                                                              ; LCCOMB_X52_Y52_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~508                                                                                                                                                                                                              ; LCCOMB_X52_Y52_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                  ; LCFF_X47_Y52_N23   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][7]                                                                                                                                                                                                                  ; LCFF_X49_Y52_N5    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~1564                                                                                                                                                                                                               ; LCCOMB_X47_Y52_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                               ; LCFF_X48_Y54_N11   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~744                                                                                                                                                                                                                   ; LCCOMB_X51_Y52_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~543                                                                                                                                                                                                       ; LCCOMB_X52_Y52_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~542                                                                                                                                                                                                       ; LCCOMB_X52_Y52_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~995                                                                                                                                                                                         ; LCCOMB_X51_Y51_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~176                                                                                                                                                                                    ; LCCOMB_X51_Y51_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~177                                                                                                                                                                                    ; LCCOMB_X51_Y51_N2  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                             ; LCFF_X51_Y52_N1    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                            ; LCFF_X51_Y50_N21   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                             ; LCFF_X51_Y52_N31   ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                             ; LCFF_X49_Y52_N1    ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~28                                                                                                                                                                                                     ; LCCOMB_X51_Y52_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[0]~43                                                     ; LCCOMB_X55_Y51_N8  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[1]~42                                                     ; LCCOMB_X55_Y51_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; LCFF_X48_Y53_N23   ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; LCFF_X26_Y46_N1    ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; LCCOMB_X59_Y52_N16 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; LCFF_X48_Y53_N5    ; 718     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~12                                                                                                                                                                         ; LCCOMB_X48_Y53_N24 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~312                                                                                                                      ; LCCOMB_X55_Y51_N6  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~32                                                                                                                ; LCCOMB_X57_Y51_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~82                                                                                                 ; LCCOMB_X53_Y51_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~2                                                                                                                 ; LCCOMB_X55_Y51_N24 ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~22                                                                                     ; LCCOMB_X48_Y53_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LCCOMB_X48_Y53_N8  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_nei:auto_generated|cout_actual ; LCCOMB_X47_Y50_N28 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_uci:auto_generated|cout_actual                ; LCCOMB_X48_Y53_N6  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated|cout_actual                   ; LCCOMB_X48_Y53_N20 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LCCOMB_X47_Y50_N18 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LCCOMB_X47_Y50_N26 ; 154     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LCCOMB_X47_Y50_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LCCOMB_X48_Y53_N10 ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LCCOMB_X48_Y53_N26 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; LCCOMB_X48_Y53_N12 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~992                                                                                                                                           ; LCCOMB_X48_Y53_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~267                                                                                                                                      ; LCCOMB_X48_Y53_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~63                                                                                                                                                         ; LCCOMB_X48_Y51_N2  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; LCCOMB_X48_Y51_N18 ; 486     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~CLKDRUSER                                                                                    ; JTAG_X0_Y34_N1     ; 23      ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                      ; JTAG_X0_Y34_N1     ; 829     ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                   ; JTAG_X0_Y34_N1     ; 5       ; Global Clock         ; GCLK1            ; --                        ;
; auto_stp_external_clock_0                                                                                         ; PIN_T3             ; 1345    ; Global Clock         ; GCLK9            ; --                        ;
; pll1:inst1|altpll:altpll_component|_clk0                                                                          ; PLL_12             ; 1398    ; Global Clock         ; GCLK5            ; --                        ;
; pll1:inst1|altpll:altpll_component|_clk1                                                                          ; PLL_12             ; 1865    ; Global Clock         ; GCLK4            ; --                        ;
; pll1:inst1|altpll:altpll_component|_clk2                                                                          ; PLL_12             ; 5669    ; Global Clock         ; GCLK7            ; --                        ;
; pll1:inst1|altpll:altpll_component|_clk3                                                                          ; PLL_12             ; 2       ; Regional Clock       ; RCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_7 ; LCFF_X87_Y24_N17   ; 20      ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|WCRO7487_0 ; LCCOMB_X82_Y20_N12 ; 17      ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                             ; LCCOMB_X48_Y54_N26 ; 9       ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                            ; LCCOMB_X44_Y52_N22 ; 4       ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                      ; LCFF_X52_Y53_N1    ; 46      ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                           ; LCFF_X51_Y52_N1    ; 12      ; Global Clock         ; GCLK15           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                    ; LCFF_X48_Y53_N5    ; 718     ; Global Clock         ; GCLK14           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                 ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                               ; 500     ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_4                                                            ; 500     ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_3                                                            ; 500     ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_2                                                            ; 500     ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_1                                                            ; 500     ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                              ; 500     ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                               ; 500     ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                               ; 500     ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_4                                                            ; 500     ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_3                                                            ; 500     ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_2                                                            ; 500     ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup_1                                                            ; 500     ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg~SynDup                                                              ; 500     ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                      ; 498     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                               ; 486     ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                      ; 339     ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                      ; 317     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PTOI8526                                                                                                                  ; 255     ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                     ; 243     ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                     ; 216     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load ; 154     ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                              ; 37      ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_controller_fir_81:intf_ctrl|stall_reg                                                                      ; 33      ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                              ; 33      ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                             ; 33      ;
; decimation_2:inst11|cnt                                                                                                                                              ; 33      ;
; decimation_2:inst7|cnt                                                                                                                                               ; 33      ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                               ; 32      ;
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                              ; 32      ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                              ; 31      ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|Mux1~30                                                                               ; 30      ;
; ~GND                                                                                                                                                                 ; 28      ;
; FIR:inst12|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_32_sym_add|res[15]                                                                                         ; 28      ;
; decimation_3:inst14|Equal0~35                                                                                                                                        ; 28      ;
; FIR:inst13|FIR_ast:FIR_ast_inst|FIR_st:fircore|sadd_cen:U_32_sym_add|res[15]                                                                                         ; 27      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                              ; 25      ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                             ; 23      ;
; sld_hub:sld_hub_inst|irf_reg[2][7]                                                                                                                                   ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~2                                  ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                    ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                         ; 22      ;
; sld_hub:sld_hub_inst|irsr_reg[9]                                                                                                                                     ; 20      ;
; sld_hub:sld_hub_inst|Equal9~21                                                                                                                                       ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                 ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~63                                                                          ; 18      ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                       ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~37                                                                               ; 17      ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                              ; 17      ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_source_fir_81:source|stall_controller_comb~11                                                              ; 17      ;
; NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx_g:ux001|dxxrv[4]                                                                                                              ; 17      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+----------------+-----------------------------------------------------------------+
; Name                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF            ; Location                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+----------------+-----------------------------------------------------------------+
; FIR:inst12|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1     ; 0    ; 0      ; None           ; M512_X41_Y35                                                    ;
; FIR:inst13|FIR_ast:FIR_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1     ; 0    ; 0      ; None           ; M512_X41_Y19                                                    ;
; NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_ou81:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; ROM              ; Single Clock ; 256          ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3584  ; 256                         ; 14                          ; --                          ; --                          ; 3584                ; 0     ; 2    ; 0      ; NCO1_sin_f.hex ; M4K_X54_Y26, M4K_X54_Y25                                        ;
; NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; ROM              ; Single Clock ; 256          ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3584  ; 256                         ; 14                          ; --                          ; --                          ; 3584                ; 0     ; 1    ; 0      ; NCO1_cos_f.hex ; M4K_X54_Y26                                                     ;
; NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ALTSYNCRAM                                                                    ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 14           ; 256          ; 14           ; yes                    ; yes                     ; yes                    ; yes                     ; 3584  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; NCO1_sin_c.hex ; M4K_X54_Y24                                                     ;
; hb1:inst4|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|altsyncram_cpf1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 1     ; 0    ; 0      ; None           ; M512_X18_Y25                                                    ;
; hb1:inst5|hb1_ast:hb1_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_eah1:auto_generated|a_dpfifo_7l81:dpfifo|altsyncram_cpf1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 1     ; 0    ; 0      ; None           ; M512_X37_Y35                                                    ;
; hb2:inst8|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1     ; 0    ; 0      ; None           ; M512_X37_Y40                                                    ;
; hb2:inst9|hb2_ast:hb2_ast_inst|auk_dspip_avalon_streaming_sink_fir_81:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_gah1:auto_generated|a_dpfifo_9l81:dpfifo|altsyncram_gpf1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1     ; 0    ; 0      ; None           ; M512_X18_Y39                                                    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_l3p3:auto_generated|ALTSYNCRAM                                         ; M4K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 155          ; 128          ; 155          ; yes                    ; no                      ; yes                    ; no                      ; 19840 ; 128                         ; 155                         ; 128                         ; 155                         ; 19840               ; 0     ; 5    ; 0      ; None           ; M4K_X31_Y36, M4K_X27_Y37, M4K_X27_Y36, M4K_X27_Y38, M4K_X27_Y40 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+----------------+-----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 384               ;
; Simple Multipliers (18-bit)      ; 2           ; 4                   ; 192               ;
; Simple Multipliers (36-bit)      ; 0           ; 1                   ; 48                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 96                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 192               ;
; Two-Multipliers Adders (18-bit)  ; 2           ; 2                   ; 96                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 96                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 48                ;
; Dynamic DSP Blocks               ; 0           ; 1                   ; 48                ;
; DSP Blocks                       ; 2           ; --                  ; 48                ;
; DSP Block 9-bit Elements         ; 12          ; 8                   ; 384               ;
; Signed Multipliers               ; 6           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                           ; Mode                           ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_5nb2:auto_generated|result[0]    ; Two-Multipliers Adder (18-bit) ; DSPOUT_X50_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_5nb2:auto_generated|mac_mult1 ;                                ; DSPMULT_X50_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; yes               ;                 ;
;    NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_5nb2:auto_generated|mac_mult2 ;                                ; DSPMULT_X50_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; yes               ;                 ;
; NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_4mb2:auto_generated|result[0]    ; Two-Multipliers Adder (18-bit) ; DSPOUT_X50_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_4mb2:auto_generated|mac_mult1 ;                                ; DSPMULT_X50_Y24_N0 ; Signed              ;                                ; yes                   ; yes                   ; yes               ;                 ;
;    NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_4mb2:auto_generated|mac_mult2 ;                                ; DSPMULT_X50_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; yes               ;                 ;
; mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|result[0]                                                  ; Simple Multiplier (18-bit)     ; DSPOUT_X50_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mul_12_14:inst2|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2                                               ;                                ; DSPMULT_X50_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; yes               ;                 ;
; mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|result[0]                                                  ; Simple Multiplier (18-bit)     ; DSPOUT_X50_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mul_12_14:inst3|lpm_mult:lpm_mult_component|mult_cms:auto_generated|mac_mult2                                               ;                                ; DSPMULT_X50_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; yes               ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------------------------+
; Interconnect Usage Summary                                            ;
+-------------------------------------------+---------------------------+
; Interconnect Resource Type                ; Usage                     ;
+-------------------------------------------+---------------------------+
; Block interconnects                       ; 13,628 / 276,692 ( 5 % )  ;
; C16 interconnects                         ; 89 / 7,476 ( 1 % )        ;
; C4 interconnects                          ; 8,873 / 202,240 ( 4 % )   ;
; DPA clocks                                ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                             ; 0 / 36 ( 0 % )            ;
; DQS-18 I/O buses                          ; 0 / 8 ( 0 % )             ;
; DQS-36 I/O buses                          ; 0 / 4 ( 0 % )             ;
; DQS-4 I/O buses                           ; 0 / 36 ( 0 % )            ;
; DQS-9 I/O buses                           ; 0 / 18 ( 0 % )            ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )            ;
; Direct links                              ; 1,519 / 276,692 ( < 1 % ) ;
; Global clocks                             ; 14 / 16 ( 88 % )          ;
; Local interconnects                       ; 5,486 / 72,768 ( 8 % )    ;
; NDQS bus muxes                            ; 0 / 36 ( 0 % )            ;
; NDQS-18 I/O buses                         ; 0 / 8 ( 0 % )             ;
; NDQS-36 I/O buses                         ; 0 / 4 ( 0 % )             ;
; NDQS-4 I/O buses                          ; 0 / 36 ( 0 % )            ;
; NDQS-9 I/O buses                          ; 0 / 18 ( 0 % )            ;
; PLL transmitter or receiver load enables  ; 0 / 16 ( 0 % )            ;
; PLL transmitter or receiver synch. clocks ; 0 / 16 ( 0 % )            ;
; R24 interconnects                         ; 313 / 7,684 ( 4 % )       ;
; R24/C16 interconnect drivers              ; 314 / 24,208 ( 1 % )      ;
; R4 interconnects                          ; 11,813 / 318,656 ( 4 % )  ;
; Regional clocks                           ; 1 / 32 ( 3 % )            ;
+-------------------------------------------+---------------------------+


+-------------------------------------------------------------------+
; LAB Logic Elements                                                ;
+----------------------------------+--------------------------------+
; Number of ALMs  (Average = 5.98) ; Number of LABs  (Total = 1101) ;
+----------------------------------+--------------------------------+
; 1                                ; 158                            ;
; 2                                ; 53                             ;
; 3                                ; 73                             ;
; 4                                ; 60                             ;
; 5                                ; 50                             ;
; 6                                ; 14                             ;
; 7                                ; 21                             ;
; 8                                ; 672                            ;
+----------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.81) ; Number of LABs  (Total = 1101) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 91                             ;
; 1 Clock                            ; 884                            ;
; 1 Clock enable                     ; 539                            ;
; 1 Sync. clear                      ; 12                             ;
; 1 Sync. load                       ; 23                             ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 201                            ;
; 2 Clocks                           ; 136                            ;
; 3 Clock enables                    ; 107                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.19) ; Number of LABs  (Total = 1101) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 3                              ;
; 1                                            ; 56                             ;
; 2                                            ; 55                             ;
; 3                                            ; 28                             ;
; 4                                            ; 33                             ;
; 5                                            ; 16                             ;
; 6                                            ; 16                             ;
; 7                                            ; 49                             ;
; 8                                            ; 47                             ;
; 9                                            ; 27                             ;
; 10                                           ; 19                             ;
; 11                                           ; 18                             ;
; 12                                           ; 6                              ;
; 13                                           ; 14                             ;
; 14                                           ; 12                             ;
; 15                                           ; 126                            ;
; 16                                           ; 75                             ;
; 17                                           ; 42                             ;
; 18                                           ; 42                             ;
; 19                                           ; 49                             ;
; 20                                           ; 36                             ;
; 21                                           ; 27                             ;
; 22                                           ; 36                             ;
; 23                                           ; 33                             ;
; 24                                           ; 61                             ;
; 25                                           ; 93                             ;
; 26                                           ; 44                             ;
; 27                                           ; 11                             ;
; 28                                           ; 4                              ;
; 29                                           ; 1                              ;
; 30                                           ; 4                              ;
; 31                                           ; 2                              ;
; 32                                           ; 16                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.19) ; Number of LABs  (Total = 1101) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 3                              ;
; 1                                               ; 198                            ;
; 2                                               ; 66                             ;
; 3                                               ; 51                             ;
; 4                                               ; 34                             ;
; 5                                               ; 30                             ;
; 6                                               ; 39                             ;
; 7                                               ; 25                             ;
; 8                                               ; 44                             ;
; 9                                               ; 95                             ;
; 10                                              ; 94                             ;
; 11                                              ; 66                             ;
; 12                                              ; 75                             ;
; 13                                              ; 78                             ;
; 14                                              ; 74                             ;
; 15                                              ; 51                             ;
; 16                                              ; 77                             ;
; 17                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 12.20) ; Number of LABs  (Total = 1101) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 7                              ;
; 2                                            ; 121                            ;
; 3                                            ; 145                            ;
; 4                                            ; 87                             ;
; 5                                            ; 61                             ;
; 6                                            ; 55                             ;
; 7                                            ; 67                             ;
; 8                                            ; 21                             ;
; 9                                            ; 19                             ;
; 10                                           ; 21                             ;
; 11                                           ; 9                              ;
; 12                                           ; 24                             ;
; 13                                           ; 21                             ;
; 14                                           ; 4                              ;
; 15                                           ; 20                             ;
; 16                                           ; 61                             ;
; 17                                           ; 11                             ;
; 18                                           ; 8                              ;
; 19                                           ; 23                             ;
; 20                                           ; 36                             ;
; 21                                           ; 28                             ;
; 22                                           ; 42                             ;
; 23                                           ; 47                             ;
; 24                                           ; 36                             ;
; 25                                           ; 3                              ;
; 26                                           ; 14                             ;
; 27                                           ; 7                              ;
; 28                                           ; 11                             ;
; 29                                           ; 14                             ;
; 30                                           ; 21                             ;
; 31                                           ; 19                             ;
; 32                                           ; 6                              ;
; 33                                           ; 5                              ;
; 34                                           ; 9                              ;
; 35                                           ; 3                              ;
; 36                                           ; 6                              ;
; 37                                           ; 3                              ;
; 38                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 23    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+-----------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                 ; IO_000001 ; IO_000002 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+---------------------------+-----------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                ; 203       ; 203       ; 203       ; 0            ; 0            ; 203       ; 203       ; 0            ; 203       ; 203       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 203       ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked           ; 0         ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable        ; 0         ; 0         ; 0         ; 203          ; 203          ; 0         ; 0         ; 203          ; 0         ; 0         ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 203          ; 0         ; 203          ; 203          ; 203          ; 203          ; 203          ;
; Total Fail                ; 0         ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; AD1_CLK                   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DA1_CLK                   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DA2_CLK                   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[15]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[14]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[13]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[12]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[11]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[10]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[9]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[8]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[7]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[6]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[5]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[4]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[3]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[2]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[1]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d1_I_out[0]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[15]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[14]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[13]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[12]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[11]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[10]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[9]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[8]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[7]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[6]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[5]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[4]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[3]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[2]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[1]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d2_I_out[0]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[13]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[12]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[11]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[10]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[9]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[8]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[7]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[6]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[5]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[4]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[3]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[2]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[1]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_DAT[0]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[13]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[12]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[11]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[10]              ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[9]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[8]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[7]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[6]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[5]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[4]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[3]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[2]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[1]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_DAT[0]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[31]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[30]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[29]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[28]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[27]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[26]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[25]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[24]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[23]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[22]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[21]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[20]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[19]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[18]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[17]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[16]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[15]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[14]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[13]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[12]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[11]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[10]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[9]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[8]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[7]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[6]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[5]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[4]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[3]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[2]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[1]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FIR_OUT[0]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[25]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[24]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[23]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[22]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[21]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[20]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[19]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[18]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[17]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[16]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[15]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[14]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[13]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[12]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[11]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[10]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[9]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[8]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[7]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[6]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[5]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[4]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[3]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[2]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[1]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h1_in[0]                  ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[31]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[30]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[29]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[28]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[27]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[26]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[25]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[24]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[23]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[22]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[21]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[20]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[19]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[18]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[17]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[16]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[15]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[14]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[13]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[12]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[11]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[10]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[9]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[8]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[7]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[6]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[5]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[4]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[3]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[2]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[1]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h2_out[0]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[29]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[28]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[27]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[26]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[25]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[24]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[23]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[22]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[21]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[20]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[19]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[18]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[17]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[16]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[15]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[14]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[13]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[12]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[11]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[10]               ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[9]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[8]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[7]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[6]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[5]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[4]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[3]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[2]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[1]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hb1_out[0]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_CLOCK                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_25M                   ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[0]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[1]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[2]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[3]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[4]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[5]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[6]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[7]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[8]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[9]                 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[10]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[11]                ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms       ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck       ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi       ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst     ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo       ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; auto_stp_external_clock_0 ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------------+-----------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                  ;
+--------------------------------------------------------------------------+-----------------------------+
; Name                                                                     ; Value                       ;
+--------------------------------------------------------------------------+-----------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                         ; ff                          ;
; Mid Wire Use - Fit Attempt 1                                             ; 5                           ;
; Mid Slack - Fit Attempt 1                                                ; 202738                      ;
; Internal Atom Count - Fit Attempt 1                                      ; 18541                       ;
; LE/ALM Count - Fit Attempt 1                                             ; 6580                        ;
; LAB Count - Fit Attempt 1                                                ; 1101                        ;
; Outputs per Lab - Fit Attempt 1                                          ; 8.214                       ;
; Inputs per LAB - Fit Attempt 1                                           ; 11.063                      ;
; Global Inputs per LAB - Fit Attempt 1                                    ; 1.134                       ;
; LAB Constraint 'CE + async load' - Fit Attempt 1                         ; 0:228;1:545;2:218;3:110     ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1            ; 0:1066;1:31;2:4             ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                     ; 0:204;1:555;2:212;3:123;4:7 ;
; LAB Constraint 'deterministic LABSMUXA/LABSMUXB overuse' - Fit Attempt 1 ; 0:210;1:559;2:210;3:117;4:5 ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1 ; 0:220;1:545;2:217;3:118;4:1 ;
; LAB Constraint 'global controls' - Fit Attempt 1                         ; 0:83;1:845;2:114;3:57;4:2   ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1       ; 0:1098;1:3                  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1              ; 0:80;1:609;2:248;3:164      ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                        ; 0:80;1:879;2:142            ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1          ; 0:645;1:278;2:178           ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1         ; 0:1101                      ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                         ; 0:80;1:954;2:67             ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1                  ; 0:958;1:143                 ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1              ; 0:1082;1:19                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                ; 0:806;1:295                 ;
; LEs in Chains - Fit Attempt 1                                            ; 4647                        ;
; LEs in Long Chains - Fit Attempt 1                                       ; 2675                        ;
; LABs with Chains - Fit Attempt 1                                         ; 456                         ;
; LABs with Multiple Chains - Fit Attempt 1                                ; 5                           ;
; Time - Fit Attempt 1                                                     ; 3                           ;
; Time in tsm_tan.dll - Fit Attempt 1                                      ; 0.421                       ;
+--------------------------------------------------------------------------+-----------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0     ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 2      ;
; Early Slack - Fit Attempt 1         ; 181074 ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 4      ;
; Mid Slack - Fit Attempt 1           ; 179677 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 4      ;
; Mid Slack - Fit Attempt 1           ; 179677 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 4      ;
; Late Slack - Fit Attempt 1          ; 179753 ;
; Peak Regional Wire - Fit Attempt 1  ; 28.819 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 24     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.557  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 201530      ;
; Early Wire Use - Fit Attempt 1      ; 4           ;
; Peak Regional Wire - Fit Attempt 1  ; 20          ;
; Mid Slack - Fit Attempt 1           ; 200206      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 4           ;
; Time - Fit Attempt 1                ; 12          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.978       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Tue Jun 23 10:01:06 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off test -c test
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2S90F1020I4 for design "test"
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 100 degrees C
Info: Implemented PLL "pll1:inst1|altpll:altpll_component|pll" as Enhanced PLL type
    Info: Implementing clock multiplication of 24, clock division of 125, and phase shift of 0 degrees (0 ps) for pll1:inst1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 12, clock division of 125, and phase shift of 0 degrees (0 ps) for pll1:inst1|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 6, clock division of 125, and phase shift of 0 degrees (0 ps) for pll1:inst1|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 2, clock division of 125, and phase shift of 0 degrees (0 ps) for pll1:inst1|altpll:altpll_component|_clk3 port
Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1772:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device HC230F1020I is compatible
    Info: Device EP2S60F1020C4 is compatible
    Info: Device EP2S60F1020I4 is compatible
    Info: Device EP2S60F1020C4ES is compatible
    Info: Device EP2S90F1020C4 is compatible
    Info: Device EP2S130F1020C4 is compatible
    Info: Device EP2S130F1020I4 is compatible
    Info: Device EP2S180F1020C4 is compatible
    Info: Device EP2S180F1020I4 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H19
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 154 pins of 198 total pins
    Info: Pin d1_I_out[15] not assigned to an exact location on the device
    Info: Pin d1_I_out[14] not assigned to an exact location on the device
    Info: Pin d1_I_out[13] not assigned to an exact location on the device
    Info: Pin d1_I_out[12] not assigned to an exact location on the device
    Info: Pin d1_I_out[11] not assigned to an exact location on the device
    Info: Pin d1_I_out[10] not assigned to an exact location on the device
    Info: Pin d1_I_out[9] not assigned to an exact location on the device
    Info: Pin d1_I_out[8] not assigned to an exact location on the device
    Info: Pin d1_I_out[7] not assigned to an exact location on the device
    Info: Pin d1_I_out[6] not assigned to an exact location on the device
    Info: Pin d1_I_out[5] not assigned to an exact location on the device
    Info: Pin d1_I_out[4] not assigned to an exact location on the device
    Info: Pin d1_I_out[3] not assigned to an exact location on the device
    Info: Pin d1_I_out[2] not assigned to an exact location on the device
    Info: Pin d1_I_out[1] not assigned to an exact location on the device
    Info: Pin d1_I_out[0] not assigned to an exact location on the device
    Info: Pin d2_I_out[15] not assigned to an exact location on the device
    Info: Pin d2_I_out[14] not assigned to an exact location on the device
    Info: Pin d2_I_out[13] not assigned to an exact location on the device
    Info: Pin d2_I_out[12] not assigned to an exact location on the device
    Info: Pin d2_I_out[11] not assigned to an exact location on the device
    Info: Pin d2_I_out[10] not assigned to an exact location on the device
    Info: Pin d2_I_out[9] not assigned to an exact location on the device
    Info: Pin d2_I_out[8] not assigned to an exact location on the device
    Info: Pin d2_I_out[7] not assigned to an exact location on the device
    Info: Pin d2_I_out[6] not assigned to an exact location on the device
    Info: Pin d2_I_out[5] not assigned to an exact location on the device
    Info: Pin d2_I_out[4] not assigned to an exact location on the device
    Info: Pin d2_I_out[3] not assigned to an exact location on the device
    Info: Pin d2_I_out[2] not assigned to an exact location on the device
    Info: Pin d2_I_out[1] not assigned to an exact location on the device
    Info: Pin d2_I_out[0] not assigned to an exact location on the device
    Info: Pin FIR_OUT[31] not assigned to an exact location on the device
    Info: Pin FIR_OUT[30] not assigned to an exact location on the device
    Info: Pin FIR_OUT[29] not assigned to an exact location on the device
    Info: Pin FIR_OUT[28] not assigned to an exact location on the device
    Info: Pin FIR_OUT[27] not assigned to an exact location on the device
    Info: Pin FIR_OUT[26] not assigned to an exact location on the device
    Info: Pin FIR_OUT[25] not assigned to an exact location on the device
    Info: Pin FIR_OUT[24] not assigned to an exact location on the device
    Info: Pin FIR_OUT[23] not assigned to an exact location on the device
    Info: Pin FIR_OUT[22] not assigned to an exact location on the device
    Info: Pin FIR_OUT[21] not assigned to an exact location on the device
    Info: Pin FIR_OUT[20] not assigned to an exact location on the device
    Info: Pin FIR_OUT[19] not assigned to an exact location on the device
    Info: Pin FIR_OUT[18] not assigned to an exact location on the device
    Info: Pin FIR_OUT[17] not assigned to an exact location on the device
    Info: Pin FIR_OUT[16] not assigned to an exact location on the device
    Info: Pin FIR_OUT[15] not assigned to an exact location on the device
    Info: Pin FIR_OUT[14] not assigned to an exact location on the device
    Info: Pin FIR_OUT[13] not assigned to an exact location on the device
    Info: Pin FIR_OUT[12] not assigned to an exact location on the device
    Info: Pin FIR_OUT[11] not assigned to an exact location on the device
    Info: Pin FIR_OUT[10] not assigned to an exact location on the device
    Info: Pin FIR_OUT[9] not assigned to an exact location on the device
    Info: Pin FIR_OUT[8] not assigned to an exact location on the device
    Info: Pin FIR_OUT[7] not assigned to an exact location on the device
    Info: Pin FIR_OUT[6] not assigned to an exact location on the device
    Info: Pin FIR_OUT[5] not assigned to an exact location on the device
    Info: Pin FIR_OUT[4] not assigned to an exact location on the device
    Info: Pin FIR_OUT[3] not assigned to an exact location on the device
    Info: Pin FIR_OUT[2] not assigned to an exact location on the device
    Info: Pin FIR_OUT[1] not assigned to an exact location on the device
    Info: Pin FIR_OUT[0] not assigned to an exact location on the device
    Info: Pin h1_in[25] not assigned to an exact location on the device
    Info: Pin h1_in[24] not assigned to an exact location on the device
    Info: Pin h1_in[23] not assigned to an exact location on the device
    Info: Pin h1_in[22] not assigned to an exact location on the device
    Info: Pin h1_in[21] not assigned to an exact location on the device
    Info: Pin h1_in[20] not assigned to an exact location on the device
    Info: Pin h1_in[19] not assigned to an exact location on the device
    Info: Pin h1_in[18] not assigned to an exact location on the device
    Info: Pin h1_in[17] not assigned to an exact location on the device
    Info: Pin h1_in[16] not assigned to an exact location on the device
    Info: Pin h1_in[15] not assigned to an exact location on the device
    Info: Pin h1_in[14] not assigned to an exact location on the device
    Info: Pin h1_in[13] not assigned to an exact location on the device
    Info: Pin h1_in[12] not assigned to an exact location on the device
    Info: Pin h1_in[11] not assigned to an exact location on the device
    Info: Pin h1_in[10] not assigned to an exact location on the device
    Info: Pin h1_in[9] not assigned to an exact location on the device
    Info: Pin h1_in[8] not assigned to an exact location on the device
    Info: Pin h1_in[7] not assigned to an exact location on the device
    Info: Pin h1_in[6] not assigned to an exact location on the device
    Info: Pin h1_in[5] not assigned to an exact location on the device
    Info: Pin h1_in[4] not assigned to an exact location on the device
    Info: Pin h1_in[3] not assigned to an exact location on the device
    Info: Pin h1_in[2] not assigned to an exact location on the device
    Info: Pin h1_in[1] not assigned to an exact location on the device
    Info: Pin h1_in[0] not assigned to an exact location on the device
    Info: Pin h2_out[31] not assigned to an exact location on the device
    Info: Pin h2_out[30] not assigned to an exact location on the device
    Info: Pin h2_out[29] not assigned to an exact location on the device
    Info: Pin h2_out[28] not assigned to an exact location on the device
    Info: Pin h2_out[27] not assigned to an exact location on the device
    Info: Pin h2_out[26] not assigned to an exact location on the device
    Info: Pin h2_out[25] not assigned to an exact location on the device
    Info: Pin h2_out[24] not assigned to an exact location on the device
    Info: Pin h2_out[23] not assigned to an exact location on the device
    Info: Pin h2_out[22] not assigned to an exact location on the device
    Info: Pin h2_out[21] not assigned to an exact location on the device
    Info: Pin h2_out[20] not assigned to an exact location on the device
    Info: Pin h2_out[19] not assigned to an exact location on the device
    Info: Pin h2_out[18] not assigned to an exact location on the device
    Info: Pin h2_out[17] not assigned to an exact location on the device
    Info: Pin h2_out[16] not assigned to an exact location on the device
    Info: Pin h2_out[15] not assigned to an exact location on the device
    Info: Pin h2_out[14] not assigned to an exact location on the device
    Info: Pin h2_out[13] not assigned to an exact location on the device
    Info: Pin h2_out[12] not assigned to an exact location on the device
    Info: Pin h2_out[11] not assigned to an exact location on the device
    Info: Pin h2_out[10] not assigned to an exact location on the device
    Info: Pin h2_out[9] not assigned to an exact location on the device
    Info: Pin h2_out[8] not assigned to an exact location on the device
    Info: Pin h2_out[7] not assigned to an exact location on the device
    Info: Pin h2_out[6] not assigned to an exact location on the device
    Info: Pin h2_out[5] not assigned to an exact location on the device
    Info: Pin h2_out[4] not assigned to an exact location on the device
    Info: Pin h2_out[3] not assigned to an exact location on the device
    Info: Pin h2_out[2] not assigned to an exact location on the device
    Info: Pin h2_out[1] not assigned to an exact location on the device
    Info: Pin h2_out[0] not assigned to an exact location on the device
    Info: Pin hb1_out[29] not assigned to an exact location on the device
    Info: Pin hb1_out[28] not assigned to an exact location on the device
    Info: Pin hb1_out[27] not assigned to an exact location on the device
    Info: Pin hb1_out[26] not assigned to an exact location on the device
    Info: Pin hb1_out[25] not assigned to an exact location on the device
    Info: Pin hb1_out[24] not assigned to an exact location on the device
    Info: Pin hb1_out[23] not assigned to an exact location on the device
    Info: Pin hb1_out[22] not assigned to an exact location on the device
    Info: Pin hb1_out[21] not assigned to an exact location on the device
    Info: Pin hb1_out[20] not assigned to an exact location on the device
    Info: Pin hb1_out[19] not assigned to an exact location on the device
    Info: Pin hb1_out[18] not assigned to an exact location on the device
    Info: Pin hb1_out[17] not assigned to an exact location on the device
    Info: Pin hb1_out[16] not assigned to an exact location on the device
    Info: Pin hb1_out[15] not assigned to an exact location on the device
    Info: Pin hb1_out[14] not assigned to an exact location on the device
    Info: Pin hb1_out[13] not assigned to an exact location on the device
    Info: Pin hb1_out[12] not assigned to an exact location on the device
    Info: Pin hb1_out[11] not assigned to an exact location on the device
    Info: Pin hb1_out[10] not assigned to an exact location on the device
    Info: Pin hb1_out[9] not assigned to an exact location on the device
    Info: Pin hb1_out[8] not assigned to an exact location on the device
    Info: Pin hb1_out[7] not assigned to an exact location on the device
    Info: Pin hb1_out[6] not assigned to an exact location on the device
    Info: Pin hb1_out[5] not assigned to an exact location on the device
    Info: Pin hb1_out[4] not assigned to an exact location on the device
    Info: Pin hb1_out[3] not assigned to an exact location on the device
    Info: Pin hb1_out[2] not assigned to an exact location on the device
    Info: Pin hb1_out[1] not assigned to an exact location on the device
    Info: Pin hb1_out[0] not assigned to an exact location on the device
    Info: Pin ADC1_CLOCK not assigned to an exact location on the device
    Info: Pin auto_stp_external_clock_0 not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Automatically promoted node pll1:inst1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_12)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node pll1:inst1|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_12)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node pll1:inst1|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_12)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node pll1:inst1|altpll:altpll_component|_clk3 (placed in counter C4 of PLL_12)
    Info: Automatically promoted destinations to use location or clock signal Regional Clock CLKCTRL_R14
        Info: Assigned fan-out of node pll1:inst1|altpll:altpll_component|_clk3 to Regional Clock region from (47, 0) to (89, 34)
Info: Automatically promoted node auto_stp_external_clock_0 (placed in PIN T3 (CLK11p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_7 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|EPEO2888_7~4
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\stratixii_WCRO7487_gen_0:stratixii_WCRO7487_gen_1|WCRO7487_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node sld_hub:sld_hub_inst|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|hub_mode_reg[2]~0
        Info: Destination node sld_hub:sld_hub_inst|hub_mode_reg[2]~596
        Info: Destination node sld_hub:sld_hub_inst|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~312
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~3
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 153 (unused VREF, 3.3V VCCIO, 1 input, 152 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  96 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  96 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  87 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  88 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  82 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 30 total pin(s) used --  66 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  87 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  86 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
Warning: PLL "pll1:inst1|altpll:altpll_component|pll" output port clk[0] feeds output pin "AD1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "pll1:inst1|altpll:altpll_component|pll" output port clk[3] feeds output pin "DA1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "pll1:inst1|altpll:altpll_component|pll" output port clk[3] feeds output pin "DA2_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "ADC1_PDWN" is assigned to location or region, but does not exist in design
    Warning: Node "DAC1_PDWN" is assigned to location or region, but does not exist in design
    Warning: Node "DAC2_PDWN" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:11
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:24
Info: Estimated most critical path is register to register delay of 7.382 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X42_Y26; Fanout = 3; REG Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_sbh:auto_generated|pipeline_dffe[6]'
    Info: 2: + IC(2.649 ns) + CELL(0.410 ns) = 3.059 ns; Loc. = LAB_X19_Y36; Fanout = 1; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_altqmcpipe:ux000|neinyesfmd~6'
    Info: 3: + IC(2.754 ns) + CELL(0.403 ns) = 6.216 ns; Loc. = LAB_X43_Y26; Fanout = 1; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~308'
    Info: 4: + IC(0.000 ns) + CELL(0.041 ns) = 6.257 ns; Loc. = LAB_X43_Y26; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~312'
    Info: 5: + IC(0.000 ns) + CELL(0.041 ns) = 6.298 ns; Loc. = LAB_X43_Y26; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~316'
    Info: 6: + IC(0.000 ns) + CELL(0.041 ns) = 6.339 ns; Loc. = LAB_X43_Y26; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~320'
    Info: 7: + IC(0.000 ns) + CELL(0.041 ns) = 6.380 ns; Loc. = LAB_X43_Y26; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~324'
    Info: 8: + IC(0.152 ns) + CELL(0.041 ns) = 6.573 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~328'
    Info: 9: + IC(0.000 ns) + CELL(0.041 ns) = 6.614 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~332'
    Info: 10: + IC(0.000 ns) + CELL(0.041 ns) = 6.655 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~336'
    Info: 11: + IC(0.000 ns) + CELL(0.041 ns) = 6.696 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~340'
    Info: 12: + IC(0.000 ns) + CELL(0.041 ns) = 6.737 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~344'
    Info: 13: + IC(0.000 ns) + CELL(0.041 ns) = 6.778 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~348'
    Info: 14: + IC(0.000 ns) + CELL(0.041 ns) = 6.819 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~352'
    Info: 15: + IC(0.000 ns) + CELL(0.041 ns) = 6.860 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~356'
    Info: 16: + IC(0.102 ns) + CELL(0.041 ns) = 7.003 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~360'
    Info: 17: + IC(0.000 ns) + CELL(0.041 ns) = 7.044 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~364'
    Info: 18: + IC(0.000 ns) + CELL(0.041 ns) = 7.085 ns; Loc. = LAB_X43_Y25; Fanout = 2; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~368'
    Info: 19: + IC(0.000 ns) + CELL(0.041 ns) = 7.126 ns; Loc. = LAB_X43_Y25; Fanout = 1; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~372'
    Info: 20: + IC(0.000 ns) + CELL(0.144 ns) = 7.270 ns; Loc. = LAB_X43_Y25; Fanout = 1; COMB Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|op_1~375'
    Info: 21: + IC(-0.066 ns) + CELL(0.178 ns) = 7.382 ns; Loc. = LAB_X43_Y25; Fanout = 1; REG Node = 'NCO1:inst|NCO1_st:NCO1_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_m4h:auto_generated|pipeline_dffe[20]'
    Info: Total cell delay = 1.791 ns ( 24.26 % )
    Info: Total interconnect delay = 5.591 ns ( 75.74 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources
    Info: Peak interconnect usage is 20% of the available device resources in the region that extends from location X33_Y35 to location X44_Y45
Info: Fitter routing operations ending: elapsed time is 00:00:12
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Fitter merged 1 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X54_Y26 contains the following logical RAM slices
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_ou81:auto_generated|ram_block1a0
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_ou81:auto_generated|ram_block1a1
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_ou81:auto_generated|ram_block1a2
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_ou81:auto_generated|ram_block1a3
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a0
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a1
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a2
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a3
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a4
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a5
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a6
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a7
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a8
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a9
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a10
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a11
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a12
            Info: RAM slice: NCO1:inst|NCO1_st:NCO1_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_ju81:auto_generated|ram_block1a13
Info: Started post-fitting delay annotation
Warning: Found 183 output pins without output pin load capacitance assignment
    Info: Pin "AD1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DA1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DA2_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d1_I_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "d2_I_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_DAT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_DAT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIR_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h1_in[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "h2_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hb1_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 26 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin h1_in[25] has GND driving its datain port
    Info: Pin h1_in[24] has GND driving its datain port
    Info: Pin h1_in[23] has GND driving its datain port
    Info: Pin h1_in[22] has GND driving its datain port
    Info: Pin h1_in[21] has GND driving its datain port
    Info: Pin h1_in[20] has GND driving its datain port
    Info: Pin h1_in[19] has GND driving its datain port
    Info: Pin h1_in[18] has GND driving its datain port
    Info: Pin h1_in[17] has GND driving its datain port
    Info: Pin h1_in[16] has GND driving its datain port
    Info: Pin h1_in[15] has GND driving its datain port
    Info: Pin h1_in[14] has GND driving its datain port
    Info: Pin h1_in[13] has GND driving its datain port
    Info: Pin h1_in[12] has GND driving its datain port
    Info: Pin h1_in[11] has GND driving its datain port
    Info: Pin h1_in[10] has GND driving its datain port
    Info: Pin h1_in[9] has GND driving its datain port
    Info: Pin h1_in[8] has GND driving its datain port
    Info: Pin h1_in[7] has GND driving its datain port
    Info: Pin h1_in[6] has GND driving its datain port
    Info: Pin h1_in[5] has GND driving its datain port
    Info: Pin h1_in[4] has GND driving its datain port
    Info: Pin h1_in[3] has GND driving its datain port
    Info: Pin h1_in[2] has GND driving its datain port
    Info: Pin h1_in[1] has GND driving its datain port
    Info: Pin h1_in[0] has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/Users/RadarC508/Desktop/11.1MHz/DDC_test/test.fit.smsg
Info: Parallel compilation was enabled and used an average of 1.1 processors and a maximum of 2 processors out of 2 processors allowed
    Info: 11% of process time was spent using 2 processors
    Info: 89% of process time was spent using 1 processor
Info: Quartus II Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 547 megabytes
    Info: Processing ended: Tue Jun 23 10:02:22 2015
    Info: Elapsed time: 00:01:16
    Info: Total CPU time (on all processors): 00:01:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/RadarC508/Desktop/11.1MHz/DDC_test/test.fit.smsg.


