//***************************************************************************//
//***************************************************************************//
//***************************************************************************//
//**************                                          *******************//
//**************                                          *******************//
//**************      (c) SASIC Technologies Pvt Ltd      *******************//
//**************          (c) Verilogic Solutions         *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************           www.sasictek.com               *******************//
//**************          www.verilog-ic.com              *******************//
//**************                                          *******************//
//**************           Twitter:@sasictek              *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//***************************************************************************//
//***************************************************************************//


//              File Name : tri.v
//              File Type: Verilog                                 
//              Creation Date : 13-10-2016
//              Last Modified : Tue 18 Oct 2016 11:14:37 AM IST

                             
//***************************************************************************//
//***************************************************************************//
                             

//              Author:
//              Reviewer:
//              Manager:
                             

//*********************************description*******************************//
//	1.this DUT is tri_state buffer.
//	2.if enable is high it follows the input.
//	3.if enable is x or z ,then output is x.
//	4.if enable is low then, the output is z.
//	
//*******************************DUT*****************************************//
//
module tri_state(input in0,enable,
									output reg out);
	always@(enable or in0)
		begin:alw_blk
			case(enable)
				1'b1:
				begin:en1_blk		//if enable is high
						out=in0;
					end	//en1_blk 
				1'b0:
					begin:en0_blk	//if enable is low
						out=1'bz;
					end	//en2_blk
				default:
					begin:enxz_blk	//if enable is x or z
						out=1'bx;
					end	//enx_blk
			endcase
		end	//alw_blk
endmodule

//******************************end DUT**************************************//

