### 시간 표현과 상태 기억
- 시간을 측정하기 위해서는 `주기`이용
- 주기적인 전기 신호를 전송하기 위해서는 `발진자` 이용
- 발진자는 `클록`을 통해 회로의 페이스 결정

<br>

### 발진자 oscillator
> 발진 oscillation

주기적이고 반복적인 진동, 정해진 공간에서 같은 운동을 반복하는 주기(periodicity) 운동이다.

![image25](https://github.com/user-attachments/assets/ca6170f8-d7e9-42df-b303-ccef89361fb5)

인버터의 출력을 입력에 연결하는 `피드백 연결`로 발진자가 만들어진다. 인버터의 출력은 다시 인버터의 입력으로 들어가며, 이 입력은 다시 출력에 반영된다. 0이 입력되면 인버터로 인해 1로 뒤집히고, 뒤집힌 1이 입력되면 인버터로 다시 0이 되는 구조이다. 이로 인해 출력이 0과 1을 반복하고, 이를 0과 1 사이를 진동한다고 표현한다. 또한, 진동하는 속도는 전파 지연과 온도에 따라 결정되기 때문에 안정적인 주파수로 진동하는 발진자가 있다면 시간을 더 정확하게 측정할 수 있다.

> 피에조 전기 (piezoelectric), 인접효과

전극을 크리스탈에 연결하고 압축하면 크리스탈이 전기를 만들어낸다. 그리고 전극에 전기를 가하면 크리스탈이 구부러진다고 한다. 

`크리스탈을 활용해서 적은 비용으로 더 정확한 발진자를 만들 수 있다. 크리스탈 발전자는 단극쌍투 스위치로 전기를 가해 다시 전기를 얻는다. 이때 전기를 다시 만들어내는 시간은 예측이 가능하며 매우 정확하다고 한다.`

<br>

### 클록(clock)

신호를 셀 수 있게 해주는 신호이자 CPU의 속도를 나타내는 단위이다. 1초 동안 파장이 한 번 움직이는 시간을 의미하며, 이 시간 동안 처리하는 데이터 양에 따라 CPU의 속도가 달라진다. 발진자는 컴퓨터에 이 클록을 제공한다. 클록은 회로의 pace를 결정하고, 회로의 최대 클록 속도나 가장 빠른 템포는 회로의 전파 지연 시간에 의해 결정된다.

<br>

### 래치(latch)

0과 1을 다루는 정보 1비트를 기억하는 방법 중 하나이다. 래치는 비트를 임시로 저장할 수 있는 소자 중 하나다. 2개의 게이트로 구성되며, 게이트 하나의 출력이 다른 게이트의 입력으로 다시 연결되는 피드백 연결 형태를 갖고 있다. 단순 OR 게이트 래치는 출력이 1이 되는 순간부터는 다시 0으로 되돌릴 방법이 없다. 따라서 되먹임을 끊고 회로를 재설정(reset)하는 장치가 필요하다.

> AND-OR 래치

![image26](https://github.com/user-attachments/assets/762a60c9-2430-4a0b-bada-4548c81e40bc)

인버터의 출력을 reset 글자 위에 선을 표시한 `리셋 바`로 표현한다. 선을 그은 리셋 바는 인버터의 출력으로 반전을 뜻한다. 0일 때 참이고, 1일 때 거짓인 것이다. 이를 `액티브 하이(Active High)`와 `액티브 로우(Active Low)`로 표현하기도 하는데, 참일 경우 액티브 하이에서는 1로 나타내지만 액티브 로우에서는 0으로 나타낸다. 리셋 바가 로우라면 리셋은 하이이므로, OR 게이트의 출력은 다시 입력으로 되먹임된다. 하지만 하이라면 리셋은 로우이므로 되먹임이 멈추면서 출력은 다시 0이 된다.

> S-R 래치 : Set-Reset

![image27](https://github.com/user-attachments/assets/c27dd966-275c-431d-b546-1850dd7ff38f)

액티브 로우 입력을 받고 한쪽은 액티브 하이, 다른 한쪽은 액티브 로우를 출력하는 보수(complementary) 출력을 제공한다. AND-OR 게이트 래치와 비교해 설계가 대칭적이며, 이는 set과 reset 신호의 지연 시간이 거의 비슷하다는 뜻이다.

<br>

### 게이트가 있는 래치

특정 타이밍에 S-R 래치를 동작 시키기 위한 기능을 추가할 수 있다. 이를 위해 `OR 게이트`와 S-R 래치의 동작을 On/Off 하기 위해 `gate 입력`을 사용한다.

![image28](https://github.com/user-attachments/assets/7d1527e0-f29e-4888-938a-08390b414222)

게이트 바의 입력이 1이면 출력은 항상 1이다. 따라서 Set과 Reset 값에 상관없이 NAND 게이트에는 1이 입력된다. 앞에 S-R 래치에서도 확인한 것처럼 셋 바와 리셋 바의 입력이 모두 1이면 이전 값을 보존한다.

![image29](https://github.com/user-attachments/assets/5779fb07-687a-44f3-a6b9-3b63621f10bd)

Set과 Reset 대신 하나의 입력으로 구현한 것이 위 그림의 `gate가 있는 D 래치`이다. Set과 Reset의 입력을 D 하나로 묶은 것이다. 따라서 D만 입력하면 Set과 Reset으로 각각의 OR 게이트에 입력이 된다. 한쪽은 NOT 게이트를 거치기 때문에 Set과 Reset은 서로 보수 관계의 입력만 가능하다는 특징이 있다.

![image30](https://github.com/user-attachments/assets/793fef7d-e247-4faf-9c8b-3470706bf5fe)

S-R 래치보다 효율적이다. 입력은 gate와 D로 간소화되며, set과 reset의 입력이 1로 동일한 경우를 방지할 수 있다. 하지만 게이트바가 로우-참인 상태에서는 D의 변화가 그대로 출력에 나타난다는 단점이 있다.