bscntrl_iserdese1_vlog : ignore_module
clkdll_maximum_period_check : ignore_module
clkdlle_maximum_period_check : ignore_module
clkdllhf_maximum_period_check : ignore_module
dcm_adv_clock_divide_by_2 : ignore_module
dcm_adv_clock_lost : ignore_module
dcm_adv_maximum_period_check : ignore_module
dcm_clock_divide_by_2 : ignore_module
dcm_clock_lost : ignore_module
dcm_maximum_period_check : ignore_module
dcm_sp_clock_divide_by_2 : ignore_module
dcm_sp_clock_lost : ignore_module
dcm_sp_maximum_period_check : ignore_module
dout_oserdese1_vlog : ignore_module
fifo_addr_oserdese1_vlog : ignore_module
fifo_reset_oserdese1_vlog : ignore_module
fifo_tdpipe_oserdese1_vlog : ignore_module
ice_iserdese1_vlog : ignore_module
iodlyctrl_npre_oserdese1_vlog : ignore_module
plg_oserdese1_vlog : ignore_module
rank12d_oserdese1_vlog : ignore_module
selfheal_oserdese1_vlog : ignore_module
tout_oserdese1_vlog : ignore_module
trif_oserdese1_vlog : ignore_module
txbuffer_oserdese1_vlog : ignore_module
FF18_INTERNAL_VLOG : ignore_module
FF36_INTERNAL_VLOG : ignore_module
RB18_INTERNAL_VLOG : ignore_module
RB36_INTERNAL_VLOG : ignore_module
FPGA_startup_VIRTEX4 : ignore_module
AFIFO36_INTERNAL.v : ignore_module
ARAMB36_INTERNAL.v : ignore_module
BUFGCTRL.v : parameter SIM_X_INPUT = "GENERATE_X";
CLKDLL.v : parameter MAXPERCLKIN = 100000;
CLKDLL.v : parameter SIM_CLKIN_CYCLE_JITTER = 300;
CLKDLL.v : parameter SIM_CLKIN_PERIOD_JITTER = 1000;
CLKDLLE.v : parameter MAXPERCLKIN = 100000;
CLKDLLE.v : parameter SIM_CLKIN_CYCLE_JITTER = 300;
CLKDLLE.v : parameter SIM_CLKIN_PERIOD_JITTER = 1000;
CLKDLLHF.v : parameter MAXPERCLKIN = 100000;
CLKDLLHF.v : parameter SIM_CLKIN_CYCLE_JITTER = 300;
CLKDLLHF.v : parameter SIM_CLKIN_PERIOD_JITTER = 1000;
DCM.v : parameter MAXPERCLKIN = 1000000;
DCM.v : parameter MAXPERPSCLK = 100000000;
DCM.v : parameter SIM_CLKIN_CYCLE_JITTER = 300;
DCM.v : parameter SIM_CLKIN_PERIOD_JITTER = 1000;
DCM.v : parameter clock_name = "";
DCM.v : parameter maximum_period = 0;
DCM_SP.v : parameter integer MAXPERCLKIN = 5000000;
DCM_SP.v : parameter integer MAXPERPSCLK = 100000000;
DCM_SP.v : parameter integer SIM_CLKIN_CYCLE_JITTER = 300;
DCM_SP.v : parameter integer SIM_CLKIN_PERIOD_JITTER = 1000;
DCM_ADV.v : parameter MAXPERCLKIN = 1000000;
DCM_ADV.v : parameter MAXPERPSCLK = 100000000;
DCM_ADV.v : parameter SIM_CLKIN_CYCLE_JITTER = 300;
DCM_ADV.v : parameter SIM_CLKIN_PERIOD_JITTER = 1000;
DCM_ADV.v : parameter clock_name = "";
DCM_ADV.v : parameter maximum_period = 0;
EMAC.v : parameter in_delay = 0;
EMAC.v : parameter out_delay = 0;
FIFO16.v : parameter SIM_X_INPUT = "WARNING";
GT.v : parameter in_delay = 0;
GT.v : parameter out_delay = 0;
GT10.v : parameter in_delay = 0;
GT10.v : parameter out_delay = 0;
GT11.v : parameter in_delay = 0;
GT11.v : parameter out_delay = 0;
IDDR.v : parameter MSGON = "TRUE";
IDDR.v : parameter XON = "TRUE";
IDELAY.v : parameter SIM_TAPDELAY_VALUE = 78;
IDELAYE2_FINEDELAY.v : parameter integer SIM_DELAY_D = 0;
ISERDES.v : parameter DDR_CLK_EDGE = "SAME_EDGE_PIPELINED";
ISERDES.v : parameter INIT_BITSLIPCNT = 4'b0;
ISERDES.v : parameter INIT_CE = 2'b0;
ISERDES.v : parameter INIT_RANK1_PARTIAL = 5'b0;
ISERDES.v : parameter INIT_RANK2 = 6'b0;
ISERDES.v : parameter INIT_RANK3 = 6'b0;
ISERDES.v : parameter OFB_USED = "FALSE";
ISERDES.v : parameter SERDES = "TRUE";
ISERDES.v : parameter SRTYPE = "ASYNC";
ISERDES.v : parameter SIM_TAPDELAY_VALUE = 78;
ISERDES.v : parameter TFB_USED = "FALSE";
ISERDES.v : parameter integer SIM_DELAY_D = 0;
ISERDES.v : parameter integer SIM_HOLD_D_CLK = 0;
ISERDES.v : parameter integer SIM_SETUP_D_CLK = 0;
ISERDES.v : parameter ffbsc = 300;
ISERDES.v : parameter ffinp = 300;
ISERDES.v : parameter mxbsc = 60;
ISERDES.v : parameter mxinp1 = 60;
ISERDES.v : parameter mxinp1_my = 0;
ISERDES.v : parameter mxinp2 = 120;
ISERDES.v : parameter ffice = 300;
ISERDES.v : parameter mxice = 60;
MMCME2_ADV.v : parameter real CLKIN_FREQ_MAX = 1066.0;
MMCME2_ADV.v : parameter real CLKIN_FREQ_MIN = 10.0;
MMCME2_ADV.v : parameter real CLKPFD_FREQ_MAX = 550.0;
MMCME2_ADV.v : parameter real CLKPFD_FREQ_MIN = 10.0;
MMCME2_ADV.v : parameter real VCOCLK_FREQ_MAX = 1600.0;
MMCME2_ADV.v : parameter real VCOCLK_FREQ_MIN = 600.0;
MMCME3_ADV.v : parameter real VCOCLK_FREQ_MAX = 1600.0;
MMCME3_ADV.v : parameter real VCOCLK_FREQ_MIN = 600.0;
MMCME3_ADV.v : parameter real CLKIN_FREQ_MAX = 1066.0;
MMCME3_ADV.v : parameter real CLKIN_FREQ_MIN = 10.0;
MMCME3_ADV.v : parameter real CLKPFD_FREQ_MAX = 550.0;
MMCME3_ADV.v : parameter real CLKPFD_FREQ_MIN = 10.0;
MMCME4_ADV.v : parameter real CLKIN_FREQ_MAX = 1066.000;
MMCME4_ADV.v : parameter real CLKIN_FREQ_MIN = 10.000;
MMCME4_ADV.v : parameter real CLKPFD_FREQ_MAX = 550.000;
MMCME4_ADV.v : parameter real CLKPFD_FREQ_MIN = 10.000;
MMCME4_ADV.v : parameter real VCOCLK_FREQ_MAX = 1600.000;
MMCME4_ADV.v : parameter real VCOCLK_FREQ_MIN = 800.000;
MMCM_ADV.v : parameter real CLKIN_FREQ_MAX = 800.0;
MMCM_ADV.v : parameter real CLKIN_FREQ_MIN = 10.0;
MMCM_ADV.v : parameter real CLKPFD_FREQ_MAX = 550.0;
MMCM_ADV.v : parameter real CLKPFD_FREQ_MIN = 10.0;
MMCM_ADV.v : parameter real VCOCLK_FREQ_MAX = 1600.0;
MMCM_ADV.v : parameter real VCOCLK_FREQ_MIN = 600.0;
ODELAYE2_FINEDELAY.v : parameter integer SIM_DELAY_D = 0;
ODDR.v : parameter MSGON = "TRUE";
ODDR.v : parameter XON = "TRUE";
OSERDES.v : parameter ffdcnt = 300;
OSERDES.v : parameter io_ffd = 300;
OSERDES.v : parameter io_mxd = 60;
OSERDES.v : parameter iot_ffd = 300;
OSERDES.v : parameter iot_mxd = 60;
OSERDES.v : parameter mxdcnt = 60;
OSERDES.v parameter DDR_CLK_EDGE = "SAME_EDGE";
OSERDES.v parameter INIT_LOADCNT = 4'h0000;
OSERDES.v parameter INIT_ORANK1 = 6'h000000";
OSERDES.v parameter INIT_ORANK2_PARTIAL = 4'h0000;
OSERDES.v parameter INIT_TRANK1 = 4'h0000;
OSERDES.v parameter SERDES = "TRUE";
OSERDES.v parameter SRTYPE = "ASYNC";
PLL_ADV.v : parameter real CLKIN_FREQ_MAX = 710.0;
PLL_ADV.v : parameter real CLKIN_FREQ_MIN = 19.0;
PLL_ADV.v : parameter real CLKPFD_FREQ_MAX = 550.0;
PLL_ADV.v : parameter real CLKPFD_FREQ_MIN = 19.0;
PLL_ADV.v : parameter real VCOCLK_FREQ_MAX = 1440.0;
PLL_ADV.v : parameter real VCOCLK_FREQ_MIN = 400.0;
PLLE2_ADV.v : parameter real CLKIN_FREQ_MAX = 1066.000;
PLLE2_ADV.v : parameter real CLKIN_FREQ_MIN = 19.000;
PLLE2_ADV.v : parameter real CLKPFD_FREQ_MAX = 550.0;
PLLE2_ADV.v : parameter real CLKPFD_FREQ_MIN = 19.0;
PLLE2_ADV.v : parameter real VCOCLK_FREQ_MAX = 2133.000;
PLLE2_ADV.v : parameter real VCOCLK_FREQ_MIN = 800.000;
PLLE3_ADV.v : parameter real VCOCLK_FREQ_MAX = 1335.000;
PLLE3_ADV.v : parameter real VCOCLK_FREQ_MIN = 600.000;
PLLE3_ADV.v : parameter real CLKIN_FREQ_MAX = 1066.000;
PLLE3_ADV.v : parameter real CLKIN_FREQ_MIN = 70.000;
PLLE3_ADV.v : parameter real CLKPFD_FREQ_MAX = 667.500;
PLLE3_ADV.v : parameter real CLKPFD_FREQ_MIN = 70.000;
PLLE4_ADV.v : parameter real CLKIN_FREQ_MAX = 1066.000;
PLLE4_ADV.v : parameter real CLKIN_FREQ_MIN = 70.000;
PLLE4_ADV.v : parameter real CLKPFD_FREQ_MAX = 667.500;
PLLE4_ADV.v : parameter real CLKPFD_FREQ_MIN = 70.000;
PLLE4_ADV.v : parameter real VCOCLK_FREQ_MAX = 1500.000;
PLLE4_ADV.v : parameter real VCOCLK_FREQ_MIN = 750.000;
PPC405.v : parameter in_delay = 0;
PPC405.v : parameter out_delay = 0;
PPC405_ADV.v : parameter in_delay = 0;
PPC405_ADV.v : parameter out_delay = 0;
RAMB16.v : parameter DISABLE_COLLISION_CHECK = "FALSE";
RAMB16.v : parameter SIM_X_INPUT = "GENERATE_X";
RAMB16_S18_S18.v : parameter SETUP_ALL = 1000;
RAMB16_S18_S18.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S18_S36.v : parameter SETUP_ALL = 1000;
RAMB16_S18_S36.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S1_S1.v : parameter SETUP_ALL = 1000;
RAMB16_S1_S1.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S1_S18.v : parameter SETUP_ALL = 1000;
RAMB16_S1_S18.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S1_S2.v : parameter SETUP_ALL = 1000;
RAMB16_S1_S2.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S1_S36.v : parameter SETUP_ALL = 1000;
RAMB16_S1_S36.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S1_S4.v : parameter SETUP_ALL = 1000;
RAMB16_S1_S4.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S1_S9.v : parameter SETUP_ALL = 1000;
RAMB16_S1_S9.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S2_S18.v : parameter SETUP_ALL = 1000;
RAMB16_S2_S18.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S2_S2.v : parameter SETUP_ALL = 1000;
RAMB16_S2_S2.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S2_S36.v : parameter SETUP_ALL = 1000;
RAMB16_S2_S36.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S2_S4.v : parameter SETUP_ALL = 1000;
RAMB16_S2_S4.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S2_S9.v : parameter SETUP_ALL = 1000;
RAMB16_S2_S9.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S36_S36.v : parameter SETUP_ALL = 1000;
RAMB16_S36_S36.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S4_S18.v : parameter SETUP_ALL = 1000;
RAMB16_S4_S18.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S4_S36.v : parameter SETUP_ALL = 1000;
RAMB16_S4_S36.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S4_S4.v : parameter SETUP_ALL = 1000;
RAMB16_S4_S4.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S4_S9.v : parameter SETUP_ALL = 1000;
RAMB16_S4_S9.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S9_S18.v : parameter SETUP_ALL = 1000;
RAMB16_S9_S18.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S9_S36.v : parameter SETUP_ALL = 1000;
RAMB16_S9_S36.v : parameter SETUP_READ_FIRST = 3000;
RAMB16_S9_S9.v : parameter SETUP_ALL = 1000;
RAMB16_S9_S9.v : parameter SETUP_READ_FIRST = 3000;
RAMB4_S16_S16.v : parameter SETUP_ALL = 100;
RAMB4_S1_S1.v : parameter SETUP_ALL = 100;
RAMB4_S1_S16.v : parameter SETUP_ALL = 100;
RAMB4_S1_S2.v : parameter SETUP_ALL = 100;
RAMB4_S1_S4.v : parameter SETUP_ALL = 100;
RAMB4_S1_S8.v : parameter SETUP_ALL = 100;
RAMB4_S2_S16.v : parameter SETUP_ALL = 100;
RAMB4_S2_S2.v : parameter SETUP_ALL = 100;
RAMB4_S2_S4.v : parameter SETUP_ALL = 100;
RAMB4_S2_S8.v : parameter SETUP_ALL = 100;
RAMB4_S4_S16.v : parameter SETUP_ALL = 100;
RAMB4_S4_S4.v : parameter SETUP_ALL = 100;
RAMB4_S4_S8.v : parameter SETUP_ALL = 100;
RAMB4_S8_S16.v : parameter SETUP_ALL = 100;
RAMB4_S8_S8.v : parameter SETUP_ALL = 100;
ZHOLD_DELAY.v : parameter SIM_DELAY_D = 0;
X_ISERDES.v : parameter DDR_CLK_EDGE = "SAME_EDGE_PIPELINED";
X_ISERDES.v : parameter INIT_BITSLIPCNT = 4'b0;
X_ISERDES.v : parameter INIT_CE = 2'b0;
X_ISERDES.v : parameter INIT_RANK1_PARTIAL = 5'b0;
X_ISERDES.v : parameter INIT_RANK2 = 6'b0;
X_ISERDES.v : parameter INIT_RANK3 = 6'b0;
X_ISERDES.v : parameter OFB_USED = "FALSE";
X_ISERDES.v : parameter SERDES = "TRUE";
X_ISERDES.v : parameter SRTYPE = "ASYNC";
X_ISERDES.v : parameter SIM_TAPDELAY_VALUE = 78;
X_ISERDES.v : parameter TFB_USED = "FALSE";
X_OSERDES.v parameter DDR_CLK_EDGE = "SAME_EDGE";
X_OSERDES.v parameter INIT_LOADCNT = 4'h0000;
X_OSERDES.v parameter INIT_ORANK1 = 6'h000000";
X_OSERDES.v parameter INIT_ORANK2_PARTIAL = 4'h0000;
X_OSERDES.v parameter INIT_TRANK1 = 4'h0000;
X_OSERDES.v parameter SERDES = "TRUE";
X_OSERDES.v parameter SRTYPE = "ASYNC";
X_PPC405.v : parameter in_delay = 0;
X_PPC405.v : parameter out_delay = 0;
X_PPC405_ADV.v : parameter in_delay = 0;
X_PPC405_ADV.v : parameter out_delay = 0;
* : parameter LOC = "UNPLACED";
* : parameter MSGON = "TRUE";
* : parameter XON = "TRUE";
