{"patent_id": "10-2020-0127421", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0043707", "출원번호": "10-2020-0127421", "발명의 명칭": "무선 충전 시스템을 위한 새로운 PWM 방식", "출원인": "삼성전자주식회사", "발명자": "최항석"}}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "무선으로 전력을 송신하는 전자 장치에 있어서,전원;송신 코일;상기 전원 및 상기 송신 코일과 전기적으로 연결된 풀 브릿지 인버터; 및상기 송신 코일을 통해 외부 장치와 통신하고, 및 상기 풀 브릿지 인버터를 제어하여 전력 신호를 상기 송신 코일을 통해 전송하는, 제어 회로를 포함하고,상기 풀 브릿지 인버터는,상기 송신 코일의 일단과 전기적으로 연결되고 상기 제어 회로의 제 1 게이트 신호에 응답하여 턴온되는 제 1스위치;상기 송신 코일의 상기 일단과 전기적으로 연결되고 상기 제어 회로의 제 2 게이트 신호에 응답하여 턴온되는제 2 스위치;상기 송신 코일의 타단과 전기적으로 연결되고 상기 제어 회로의 제 3 게이트 신호에 응답하여 턴온되는 제 3스위치; 및상기 송신 코일의 상기 타단과 전기적으로 연결되고 상기 제어 회로의 제 4 게이트 신호에 응답하여 턴온되는제 4 스위치를 포함하고,상기 제어 회로는,상기 외부 장치로부터 상기 전력 신호의 전력을 지정된 전력 미만으로 낮출 것을 요청하는 제 1 제어 신호를 수신하고, 및상기 제 1 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 듀티 사이클을 조정하고, 제 1 기간에 따른 동작 및 제 2 기간에 따른 동작을 교번적으로 반복하는 PWM 구동 상태로 전환하고,상기 제어 회로는, 상기 제 1 기간 동안에, 상기 제 1 게이트 신호 및 상기 제 3 게이트 신호를 활성화하고, 상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 비활성화하되, 상기 제 3 게이트 신호의 듀티 사이클은 상기제 1 게이트 신호의 듀티 사이클보다 크도록 설정되고, 및상기 제어 회로는, 상기 제 2 기간 동안에, 상기 제 1 게이트 신호 및 상기 제 3 게이트 신호를 활성화하고, 및상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 비활성화하되, 상기 제 1 게이트 신호의 듀티 사이클은 상기 제 3 게이트 신호의 듀티 사이클보다 크도록 설정되는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제어 회로는, 상기 제 1 기간 동안에, 상기 제 2 게이트 신호가 비활성화되는 로우 기간의 길이가 상기 제4 게이트 신호가 비활성화되는 로우 기간의 길이보다 짧게 설정하고,상기 제어 회로는, 상기 제 2 기간 동안에, 상기 제 2 게이트 신호가 비활성화되는 로우 기간의 길이가 상기 제4 게이트 신호가 비활성화되는 로우 기간의 길이보다 길게 설정하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "공개특허 10-2022-0043707-3-제 1 항에 있어서,상기 제어 회로는, 상기 PWM 구동 상태에서, 제 3 기간에 따른 동작 및 제 4 기간에 따른 동작을 더욱수행하되, 상기 제 3 기간은 상기 제 1 기간 및 상기 제 2 기간의 사이에 설정되는 기간이고, 상기 제 4 기간은상기 제 2 기간 이후의 기간으로서 상기 제 2 기간과 적어도 일부가 중첩되는 기간을 포함하는 기간이고,상기 제어 회로는 상기 제 1 기간, 상기 제 3 기간, 상기 제 2 기간, 및 상기 제 4 기간에 따른 동작을 순차적으로 반복하고,상기 제어 회로는, 상기 제 3 기간 동안에 상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 활성화하고, 상기 제 3 기간의 일부 기간 동안 상기 제 3 게이트 신호를 활성화하고, 상기 제 1 게이트 신호를 비활성화하고,상기 제어 회로는, 상기 제 4 기간 동안에 상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 활성화하고, 상기 제 4 기간의 일부 기간 동안 상기 제 1 게이트 신호를 활성화하고, 상기 제 3 게이트 신호를 비활성화하는,전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 제어 회로는, 상기 제 3 기간 동안에, 상기 제 2 게이트 신호의 듀티 사이클을 상기 제 4 게이트 신호의듀티 사이클보다 크게 설정하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 3 항에 있어서,상기 제어 회로는, 상기 제 4 기간 동안에, 상기 제 2 게이트 신호의 듀티 사이클을 상기 제 4 게이트 신호의듀티 사이클보다 작게 설정하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 제어 회로는,상기 외부 장치로부터 상기 전력 신호의 전력을 상기 지정된 전력보다 크거나 같게 변경할 것을 요청하는 제 2제어 신호를 수신하고, 및상기 제 2 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 듀티 사이클을 고정하되, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 출력 주파수를 조정하는 PFM 구동 상태로 전환하는,전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 제어 회로는,상기 송신 코일을 통해 상기 외부 장치로부터 수신되는 상기 제 1 제어 신호를 복조하여 에러 신호를 획득하는복조 회로;상기 에러 신호를 비례 적분(PI: proportional and integral) 보상하여 제어 전압을 생성하는 제어 보상 회로;상기 제어 전압의 최대값을 결정하고, 듀티 제어 신호를 생성하는 제한 회로;상기 제어 전압의 최대값 및 상기 듀티 제어 신호에 기반하여 제 1 펄스 내지 제 4 펄스를 생성하는 펄스 생성공개특허 10-2022-0043707-4-기; 및상기 제 1 펄스 내지 제 4 펄스에 지정된 길이의 데드 타임을 인가하여 상기 제 1 게이트 신호 내지 제 4 게이트 신호를 생성하는, 데드 타임 회로를 포함하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 펄스 생성기는, 상기 제어 회로가 상기 PWM 구동 상태로 전환되면,상기 제어 전압과 상기 제어 전압의 최대값의 차이 값을 산출하고, 및상기 차이 값의 크기에 비례하는 길이를 갖는 데드 타임을 상기 제 1 펄스 내지 상기 제 4 펄스에 인가하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 펄스 생성기는,상기 제 1 펄스의 하강 엣지와 상기 제 4 펄스의 상승 엣지 사이에, 상기 제 1 펄스 및 상기 제 4 펄스 각각에대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 1 데드 타임을 인가하고, 및상기 제 3 펄스의 하강 엣지와 상기 제 2 펄스의 상승 엣지 사이에, 상기 제 3 펄스 및 상기 제 2 펄스 각각에대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 2 데드 타임을 인가하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 펄스 생성기는,상기 제 1 데드 타임 상기 제 1 펄스 및 상기 제 4 펄스에 인가하는 동작 및 상기 제 2 데드 타임을 상기 제 2펄스 및 상기 제 3 펄스에 인가하는 동작을 번갈아가면서 수행하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "무선으로 전력을 송신하는 전자 장치에 있어서,전원;송신 코일;상기 전원 및 상기 송신 코일과 전기적으로 연결된 풀 브릿지 인버터; 및상기 송신 코일을 통해 외부 장치와 통신하고, 및 상기 풀 브릿지 인버터를 제어하여 전력 신호를 상기 송신 코일을 통해 전송하는, 제어 회로를 포함하고,상기 풀 브릿지 인버터는,상기 송신 코일의 일단과 전기적으로 연결되고 상기 제어 회로의 제 1 게이트 신호에 응답하여 턴온되는 제 1스위치;상기 송신 코일의 상기 일단과 전기적으로 연결되고 상기 제어 회로의 제 2 게이트 신호에 응답하여 턴온되는제 2 스위치;공개특허 10-2022-0043707-5-상기 송신 코일의 타단과 전기적으로 연결되고 상기 제어 회로의 제 3 게이트 신호에 응답하여 턴온되는 제 3스위치; 및상기 송신 코일의 상기 타단과 전기적으로 연결되고 상기 제어 회로의 제 4 게이트 신호에 응답하여 턴온되는제 4 스위치를 포함하고,상기 제어 회로는,상기 외부 장치로부터 상기 전력 신호의 전력을 지정된 전력 미만으로 낮출 것을 요청하는 제 1 제어 신호를 수신하고, 및상기 제 1 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 듀티 사이클을 조정하고, 제 1 기간에 따른 동작 및 제 2 기간에 따른 동작을 교번적으로 반복하는 PWM 구동 상태로 전환하고,상기 제어 회로는,상기 송신 코일을 통해 상기 외부 장치로부터 수신되는 상기 제 1 제어 신호를 복조하여 에러 신호를 획득하는복조 회로;상기 에러 신호를 비례 적분(PI: proportional and integral) 보상하여 제어 전압을 생성하는 제어 보상 회로;상기 제어 전압의 최대값을 결정하고, 듀티 제어 신호를 생성하는 제한 회로;상기 제어 전압의 최대값 및 상기 듀티 제어 신호에 기반하여 제 1 펄스 내지 제 4 펄스를 생성하는 펄스 생성기; 및상기 제 1 펄스 내지 제 4 펄스에 지정된 길이의 데드 타임을 인가하여 상기 제 1 게이트 신호 내지 제 4 게이트 신호를 생성하는, 데드 타임 회로를 포함하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 펄스 생성기는, 상기 제어 회로가 상기 PWM 구동 상태로 전환되면,상기 제어 전압과 상기 제어 전압의 최대값의 차이 값을 산출하고, 및상기 차이 값의 크기에 비례하는 길이를 갖는 데드 타임을 상기 제 1 펄스 내지 상기 제 4 펄스에 인가하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 펄스 생성기는,상기 제 1 펄스의 하강 엣지와 상기 제 4 펄스의 상승 엣지 사이에, 상기 제 1 펄스 및 상기 제 4 펄스 각각에대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 1 데드 타임을 인가하고, 및상기 제 3 펄스의 하강 엣지와 상기 제 2 펄스의 상승 엣지 사이에, 상기 제 3 펄스 및 상기 제 2 펄스 각각에대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 2 데드 타임을 인가하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 펄스 생성기는,상기 제 1 데드 타임 상기 제 1 펄스 및 상기 제 4 펄스에 인가하는 동작 및 상기 제 2 데드 타임을 상기 제 2공개특허 10-2022-0043707-6-펄스 및 상기 제 3 펄스에 인가하는 동작을 번갈아가면서 수행하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서,상기 제어 회로는, 상기 제 1 기간 동안에, 상기 제 1 게이트 신호 및 상기 제 3 게이트 신호를 활성화하고, 및상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 비활성화하되, 상기 제 3 게이트 신호의 듀티 사이클은 상기 제 1 게이트 신호의 듀티 사이클보다 크도록 설정되고, 및상기 제어 회로는, 상기 제 2 기간 동안에, 상기 제 1 게이트 신호 및 상기 제 3 게이트 신호를 활성화하고, 및상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 비활성화하되, 상기 제 1 게이트 신호의 듀티 사이클은 상기 제 3 게이트 신호의 듀티 사이클보다 크도록 설정되는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 11 항에 있어서,상기 제어 회로는, 상기 제 1 기간 동안에, 상기 제 2 게이트 신호가 비활성화 되는 로우 기간의 길이가 상기제 4 게이트 신호가 비활성화 되는 로우 기간의 길이보다 짧게 설정하고,상기 제어 회로는, 상기 제 2 기간 동안에, 상기 제 2 게이트 신호가 비활성화 되는 로우 기간의 길이가 상기제 4 게이트 신호가 비활성화 되는 로우 기간의 길이보다 길게 설정하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 11 항에 있어서,상기 제어 회로는, 상기 PWM 구동 상태에서, 제 3 기간에 따른 동작 및 제 4 기간에 따른 동작을 더욱수행하되, 상기 제 3 기간은 상기 제 1 기간 및 상기 제 2 기간의 사이에 설정되는 기간이고, 상기 제 4 기간은상기 제 2 기간 이후의 기간으로서 상기 제 2 기간과 적어도 일부가 중첩되는 기간을 포함하는 기간이고,상기 제어 회로는 상기 제 1 기간, 상기 제 3 기간, 상기 제 2 기간, 및 상기 제 4 기간에 따른 동작을 순차적으로 반복하고,상기 제어 회로는, 상기 제 3 기간 동안에 상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 활성화하고, 상기 제 3 기간의 일부 기간 동안 상기 제 3 게이트 신호를 활성화하고, 상기 제 1 게이트 신호를 비활성화하고,상기 제어 회로는, 상기 제 4 기간 동안에 상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 활성화하고, 상기 제 4 기간의 일부 기간 동안 상기 제 1 게이트 신호를 활성화하고, 상기 제 3 게이트 신호를 비활성화하는,전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서,상기 제어 회로는, 상기 제 3 기간 동안에, 상기 제 2 게이트 신호의 듀티 사이클을 상기 제 4 게이트 신호의듀티 사이클보다 크게 설정하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 17 항에 있어서,상기 제어 회로는, 상기 제 4 기간 동안에, 상기 제 2 게이트 신호의 듀티 사이클을 상기 제 4 게이트 신호의공개특허 10-2022-0043707-7-듀티 사이클보다 작게 설정하는, 전자 장치."}
{"patent_id": "10-2020-0127421", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 11 항에 있어서,상기 제어 회로는,상기 외부 장치로부터 상기 전력 신호의 전력을 상기 지정된 전력보다 크거나 같게 변경할 것을 요청하는 제 2제어 신호를 수신하고, 및상기 제 2 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 듀티 사이클을 고정하되, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 출력 주파수를 조정하는 PFM 구동 상태로 전환하는,전자 장치."}
{"patent_id": "10-2020-0127421", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 다양한 실시예는 무선 충전 시스템이 적용된 전자 장치에 관한 것으로, 상기 전자 장치는, 전원, 송신 코일, 상기 전원 및 상기 송신 코일과 전기적으로 연결된 풀 브릿지 인버터, 및 상기 송신 코일을 통해 외부 장 치와 통신하고, 및 상기 풀 브릿지 인버터를 제어하여 전력 신호를 상기 송신 코일을 통해 전송하는, 제어 회로 를 포함하고, 상기 제어 회로는, 외부 장치로부터 상기 전력 신호의 전력을 지정된 전력 미만으로 낮출 것을 요 청하는 제 1 제어 신호를 수신하고, 및 상기 제 1 제어 신호에 응답하여, 상기 풀 브릿지 인버터를 제어하기 위 한 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 듀티 사이클을 조정하고, 제 1 기간에 따른 동작 및 제 2 기 간에 따른 동작을 교번적으로 반복하는 PWM 구동 상태로 전환할 수 있다. 본 발명은 그 밖에 다양한 실시예들을 더 포함할 수 있다."}
{"patent_id": "10-2020-0127421", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 다양한 실시예는 무선 충전 시스템이 적용된 전자 장치에 관한 것이다."}
{"patent_id": "10-2020-0127421", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근, 무선 충전 또는 무접점 충전 기술이 개발되어 다양한 전자 장치에 적용되고 있다. 무선 충전 기술은 전자 장치의 배터리를 유선 충전기에 연결하지 않고도 충전할 수 있는 기술로서, 예를 들면 스마트폰 또는 웨어러블 기기를 충전 패드 또는 충전 크래들에 올려놓기만 하면 배터리를 충전할 수 있는 기술 이다. 무선 충전 기술은 전자 장치와 전자 장치 사이에도 적용되고 있다. 예를 들면, 제 1 전자 장치는, 제 1 전자 장 치에 포함된 배터리의 전력을 이용하여 무선으로 전력을 송신하는 Tx 모드로 동작할 수 있고, 제 2 전자 장치는 제 1 전자 장치로부터 무선으로 전력을 수신하는 Rx 모드로 동작할 수 있다."}
{"patent_id": "10-2020-0127421", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "무선 충전 기술이 적용된 무선 충전 시스템에서, 무선 전력을 송신하는 전자 장치는 무선 전력 송신 장치로 정 의되고, 무선 전력을 수신하는 전자 장치는 무선 전력 수신 장치로 정의될 수 있다. 무선 전력 수신 장치는, 4 개의 스위치를 포함하는 풀 브릿지 인버터 회로를 이용하여 송신 코일에게 전력 신호 를 공급할 수 있다. 무선 전력 수신 장치는 수신 코일을 통해 상기 전력 신호를 수신하고, 수신된 전력 신호를 정류하여 배터리를 충전하거나 시스템 전원을 공급할 수 있다. 무선 전력 수신 장치는, 풀 브릿지 인버터 회로에 포함된 4개의 스위치를 구동함에 있어서, 4개의 스위치를 제 어하는 구동 신호들의 구동 주파수를 가변하거나 듀티 사이클을 제어하는 방법으로 전력 신호의 전력을 조정할 수 있다. 무선 전력 수신 장치는, 풀 브릿지 인버터 회로에 포함된 4개의 스위치의 하드 스위칭으로 인한 스위칭 노이즈 를 저감하기 위하여, 구동 신호들의 위상을 쉬프트시키는 방법 또는 구동 신호들의 듀티 사이클을 비대칭적으로 제어하는 방법을 이용할 수 있다. 그런데, 상기 방법들은 풀 브릿지 인버터 회로에 포함된 4개의 스위치의 전류 비대칭, 예를 들면, 상기 4개의 스위치 각각의 RMS(root-mean-square) 전류 값이 균일하지 않아 특정 스위치에 서의 발열이 상대적으로 증가하고, 장기적으로는 신뢰성이 저하되는 이슈가 발생할 수 있다. 본 발명의 다양한 실시예들은 풀 브릿지 인버터 회로에 포함된 4개의 스위치의 하드 스위칭을 방지하면서도 상 기 4개의 스위치 각각의 RMS 전류 값을 균일하게 하여 특정 스위치에서 발열이 상대적으로 증가하여 발생될 수 있는 신뢰성이 저하를 방지할 수 있고, 안정적인 전원 장치의 동작을 보장할 수 있는 전자 장치를 제공할 수 있다."}
{"patent_id": "10-2020-0127421", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 다양한 실시예들에 따른 무선으로 전력을 송신하는 전자 장치는, 전원, 송신 코일, 상기 전원 및 상 기 송신 코일과 전기적으로 연결된 풀 브릿지 인버터, 및 상기 송신 코일을 통해 외부 장치와 통신하고, 및 상 기 풀 브릿지 인버터를 제어하여 전력 신호를 상기 송신 코일을 통해 전송하는, 제어 회로를 포함하고, 상기 풀 브릿지 인버터는, 상기 송신 코일의 일단과 전기적으로 연결되고 상기 제어 회로의 제 1 게이트 신호에 응답하 여 턴온되는 제 1 스위치, 상기 송신 코일의 상기 일단과 전기적으로 연결되고 상기 제어 회로의 제 2 게이트 신호에 응답하여 턴온되는 제 2 스위치, 상기 송신 코일의 타단과 전기적으로 연결되고 상기 제어 회로의 제 3 게이트 신호에 응답하여 턴온되는 제 3 스위치, 및 상기 송신 코일의 상기 타단과 전기적으로 연결되고 상기 제 어 회로의 제 4 게이트 신호에 응답하여 턴온되는 제 4 스위치를 포함하고, 상기 제어 회로는, 상기 외부 장치 로부터 상기 전력 신호의 전력을 지정된 전력 미만으로 낮출 것을 요청하는 제 1 제어 신호를 수신하고, 및 상 기 제 1 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 듀티 사이클을 조정하고, 제 1 기간에 따른 동작 및 제 2 기간에 따른 동작을 교번적으로 반복하는 PWM 구동 상태로 전환하고, 상기 제어 회로는, 상기 제 1 기간 동안에, 상기 제 1 게이트 신호 및 상기 제 3 게이트 신호를 활성화하고, 및 상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 비활성화하되, 상기 제 3 게이트 신호의 듀티 사이클은 상기 제 1 게 이트 신호의 듀티 사이클보다 크도록 설정되고, 및 상기 제어 회로는, 상기 제 2 기간 동안에, 상기 제 1 게이 트 신호 및 상기 제 3 게이트 신호를 활성화하고, 및 상기 제 2 게이트 신호 및 상기 제 4 게이트 신호를 비활 성화하되, 상기 제 1 게이트 신호의 듀티 사이클은 상기 제 3 게이트 신호의 듀티 사이클보다 크도록 설정될 수 있다. 본 발명의 다양한 실시예들에 따른 무선으로 전력을 송신하는 전자 장치는, 전원, 송신 코일, 상기 전원 및 상 기 송신 코일과 전기적으로 연결된 풀 브릿지 인버터, 및 상기 송신 코일을 통해 외부 장치와 통신하고, 및 상 기 풀 브릿지 인버터를 제어하여 전력 신호를 상기 송신 코일을 통해 전송하는, 제어 회로를 포함하고, 상기 풀 브릿지 인버터는, 상기 송신 코일의 일단과 전기적으로 연결되고 상기 제어 회로의 제 1 게이트 신호에 응답하 여 턴온되는 제 1 스위치, 상기 송신 코일의 상기 일단과 전기적으로 연결되고 상기 제어 회로의 제 2 게이트 신호에 응답하여 턴온되는 제 2 스위치, 상기 송신 코일의 타단과 전기적으로 연결되고 상기 제어 회로의 제 3 게이트 신호에 응답하여 턴온되는 제 3 스위치, 및 상기 송신 코일의 상기 타단과 전기적으로 연결되고 상기 제 어 회로의 제 4 게이트 신호에 응답하여 턴온되는 제 4 스위치를 포함하고, 상기 제어 회로는, 상기 외부 장치 로부터 상기 전력 신호의 전력을 지정된 전력 미만으로 낮출 것을 요청하는 제 1 제어 신호를 수신하고, 및 상 기 제 1 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호 각각의 듀티 사이클을 조정하고, 제 1 기간에 따른 동작 및 제 2 기간에 따른 동작을 교번적으로 반복하는 PWM 구동 상태로 전환하고, 상기 제어 회로는, 상기 송신 코일을 통해 상기 외부 장치로부터 수신되는 상기 제 1 제어 신호를 복조하여 에러 신호를 획득하는 복조 회로, 상기 에러 신호를 비례 적분(PI: proportional and integral) 보상하여 제어 전압을 생성 하는 제어 보상 회로, 상기 제어 전압의 최대값을 결정하고, 듀티 제어 신호를 생성하는 제한 회로, 상기 제어 전압의 최대값 및 상기 듀티 제어 신호에 기반하여 제 1 펄스 내지 제 4 펄스를 생성하는 펄스 생성기, 및 상기 제 1 펄스 내지 제 4 펄스에 지정된 길이의 데드 타임을 인가하여 상기 제 1 게이트 신호 내지 제 4 게이트 신 호를 생성하는, 데드 타임 회로를 포함할 수 있다."}
{"patent_id": "10-2020-0127421", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 다양한 실시예들에 따른 전자 장치는, 풀 브릿지 인버터 회로에 포함된 4개의 스위치의 하드 스위칭 을 방지하면서도 상기 4개의 스위치 각각의 RMS 전류 값을 균일하게 하여 특정 스위치에서 발열이 상대적으로 증가하여 발생될 수 있는 신뢰성이 저하를 방지할 수 있고, 안정적인 전원 장치의 동작을 보장할 수 있다."}
{"patent_id": "10-2020-0127421", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출 력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈 , 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에 서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성 요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능 에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통 신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈은 복수의 안테나 들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통 신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통 신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴 퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서의 다양한 실시예들에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적 어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함 할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구 성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다 른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미 한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2는, 다양한 실시예들에 따른, 전력 관리 모듈(예: 188) 및 배터리(예: 189)에 대한 블록도이다. 도 2 를 참조하면, 전력 관리 모듈은 충전 회로, 전력 조정기, 또는 연료 게이지를 포함할 수 있다. 충전 회로는 전자 장치에 대한 외부 전원으로부터 공급되는 전력을 이용하여 배터리를 충 전할 수 있다. 일 실시예에 따르면, 충전 회로는 외부 전원의 종류(예: 전원 어댑터, USB 또는 무선 충 전), 상기 외부 전원으로부터 공급 가능한 전력의 크기(예: 약 20와트 이상), 또는 배터리의 속성 중 적어 도 일부에 기반하여 충전 방식(예: 일반 충전 또는 급속 충전)을 선택하고, 상기 선택된 충전 방식을 이용하여 배터리를 충전할 수 있다. 외부 전원은, 예를 들면, 연결 단자(예: 178)을 통해 유선 연결되거나, 또는 안 테나 모듈(예: 197)를 통해 무선으로 연결될 수 있다. 전력 조정기는 외부 전원 또는 배터리로부터 공급되는 전력의 전압 레벨 또는 전류 레벨을 조정함으 로써 다른 전압 또는 다른 전류 레벨을 갖는 복수의 전력들을 생성할 수 있다. 전력 조정기는 상기 외부 전원 또는 배터리의 전력을 전자 장치에 포함된 구성 요소들의 각각의 구성 요소에게 적합한 전압 또 는 전류 레벨로 조정할 수 있다. 일 실시예에 따르면, 전력 조정기는 LDO(low drop out) regulator 또는 switching regulator의 형태로 구현될 수 있다. 연료 게이지는 배터리의 사용 상태 정보(예: 배터리의 용량, 충방전 횟수, 전압, 또는 온도)를 측정 할 수 있다. 전력 관리 모듈은, 예를 들면, 충전 회로, 전압 조정기, 또는 연료 게이지를 이용하여, 상 기 측정된 사용 상태 정보에 적어도 일부 기반하여 배터리의 충전과 관련된 충전 상태 정보(예: 수명, 과 전압, 저전압, 과전류, 과충전, 과방전(over discharge), 과열, 단락, 또는 팽창(swelling)을 결정하고, 상기 결정된 충전 상태 정보에 적어도 일부 기반하여 배터리의 이상 상태 또는 정상 상태의 여부를 판단한 후, 이상 상태로 판단되는 경우 배터리에 대한 충전을 조정(예: 충전 전류 또는 전압 감소, 또는 충전 중지)할 수 있다. 일 실시예에 따르면, 전력 관리 모듈의 기능들 중 적어도 일부 기능은 외부 제어 장치(예: 프로 세서)에 의해서 수행될 수 있다. 배터리는, 예를 들면, 배터리 보호 회로(protection circuit module(PCM))를 포함할 수 있다. 배터 리 보호 회로는 배터리의 성능 저하 또는 소손을 방지하기 위한 다양한 기능(예: 사전 차단 기능)을 수행할 수 있다. 배터리 보호 회로는, 추가적으로 또는 대체적으로(in alternative to), 셀 밸런싱, 배터 리의 용량 측정, 충방전 횟수 측정, 온도 측정, 또는 전압 측정을 수행하기 위한 배터리 관리 시스템(batterymanagement system(BMS))의 적어도 일부로서 구성될 수 있다. 일 실시예에 따르면, 배터리의 상기 사용 상태 정보 또는 상기 충전 상태 정보의 적어도 일부는 연료 게이 지, 전력 관리 모듈 또는 센서 모듈 중 해당하는 센서(예: 온도 센서)를 이용하여 측정될 수 있 다. 이런 경우, 일 실시예에 따르면, 상기 센서 모듈 중 상기 해당하는 센서(예: 온도 센서)는 배터리 보 호 회로의 일부로 포함되거나, 또는 이와는 별도의 장치로서 배터리의 인근에 배치될 수 있다. 도 3은 다양한 실시예들에 따른 무선 충전 시스템을 나타낸 블록도이다. 도 3을 참조하면, 다양한 실시예들에 따른 무선 충전 시스템은 무선 전력 전송 장치(이하, 전력 송신 장치 라 함), 또는 무선 전력 수신 장치(이하, 전력 수신 장치라 함)를 포함할 수 있다. 전력 수신 장치 가 전력 송신 장치의 송신 코일(321L) 위에 거치되면, 전력 송신 장치는 송신 코일(311L)을 통 해 전력 수신 장치에게 무선으로 전력을 공급할 수 있다. 본 문서의 다양한 실시예들에서, 전력 송신 장치는 도 1에 도시된 전자 장치와 동일하거나 또는 유사 한 전자 장치일 수 있다. 전력 수신 장치는, 전력 송신 장치의 관점에서 외부 장치일 수 있고, 예를 들면, 도 1에 도시된 전자 장치와 동일하거나 또는 유사한 전자 장치일 수 있다. 본 문서의 다양한 실시예들에서, 전력 수신 장치는 도 1에 도시된 전자 장치와 동일하거나 또는 유사 한 전자 장치일 수 있다. 전력 송신 장치는, 전력 수신 장치의 관점에서 외부 장치일 수 있고, 예를 들면, 도 1에 도시된 전자 장치와 동일하거나 또는 유사한 전자 장치일 수 있다. 다양한 실시예들에 따르면, 전력 송신 장치(예: 도 1의 전자 장치)는 전력 전송 회로, 제어 회 로(예: 도 1의 프로세서), 통신 회로(예: 도 1의 통신 모듈), 또는 센싱 회로(예: 도 1의 센서 모듈)를 포함할 수 있다. 다양한 실시예들에 따르면, 전력 전송 회로는 외부로부터 전원(또는 전력)을 입력 받고, 입력 전원의 전압 을 변환하는 전력 어댑터(311a), 전력을 생성하는 전력 생성 회로(311b), 또는 송신 코일(311L)과 수신 코일 (321L) 사이의 효율을 높이기 위한 매칭 회로(311c)를 포함할 수 있다. 다양한 실시예들에 따르면, 전력 전송 회로는 복수의 전력 수신 장치들(예: 제1 전력 수신 장치 및 제2 전 력 수신 장치)에 전력 송신이 가능하도록 전력 어댑터(311a), 전력 생성 회로(311b), 송신 코일(311L), 또는 매 칭 회로(311c)를 복수 개 포함할 수 있다. 다양한 실시예들에 따르면, 제어 회로는 전력 송신 장치의 전반적인 제어를 수행하며, 무선 전력 송 신에 필요한 각종 메시지를 생성하여 통신 회로로 전달할 수 있다. 일 실시예에서, 제어 회로는 통신 회로로부터 수신된 정보에 기초하여 전력 수신 장치로 송출할 전력(또는 전력량)을 산출할 수 있다. 일 실시예에서, 제어 회로는 송신 코일(311L)에 의해 생성된 전력이 전력 수신 장치로 전송되도록 전 력 전송 회로를 제어할 수 있다. 다양한 실시예들에 따르면, 통신 회로는 제1 통신 회로(313a) 또는 제2 통신 회로(313b) 중 적어도 하나를 포함할 수 있다. 제1 통신 회로(313a)는 예를 들어, 송신 코일(311L)에서 전력 전달을 위해 사용하는 주파수와 동일하거나 인접한 주파수를 이용하여 전력 수신 장치의 제1 통신 회로(323a)와 통신할 수 있다. (예: in- band 방식) 제1 통신 회로(313a)는 송신 코일(311L)를 이용하여, 전력 수신 장치의 제 1 통신 회로(323a)와 통신할 수 있다. 제1 통신 회로(313a)에 의해 생성된 데이터(또는 통신 신호)는 송신 코일(311L)를 이용하여 전송될 수 있 다. 제1 통신 회로(313a)는 FSK(frequency shift keying) 변조 기법을 이용하여 전력 수신 장치에게 데이 터를 전달할 수 있다. 다양한 실시예들에 따르면, 제1 통신 회로(313a)는 송신 코일(311L)을 통해 전달되는 전 력 신호의 주파수가 변경되도록 함으로써, 전력 수신 장치의 제 1 통신 회로(323a)와 통신할 수 있다. 또 는, 제1 통신 회로(313a)는 전력 생성 회로(311b)에서 생성되는 전력 신호에 데이터가 포함되도록 함으로써, 전 력 수신 장치의 제 1 통신 회로(323a)와 통신할 수 있다. 예를 들어, 제1 통신 회로(313a)는 전력 전송 신 호의 주파수를 높이거나 낮춤으로써, 데이터를 표현할 수 있다. 제2 통신 회로(313b)는 예를 들어, 송신 코일(311L)에서 전력 전달을 위해 사용하는 주파수와 다른 주파수를 이 용하여 전력 수신 장치의 제2 통신 회로(323b)와 통신할 수 있다(예: outband 방식). 예를 들어, 제2 통신 회로(313b)는 블루투스(Bluetooth), BLE(Bluetooth low energy), Wi-Fi, 및/또는 NFC(near field communication)와 같은 다양한 근거리 통신 방식 중 어느 하나를 이용하여 제2 통신 회로(323b)로부터 충전 상태와 관련된 정보(예: Rectifier 후 전압 값, 정류된 전압 값(예: Vrect) 정보, 코일(321L) 또는 정류 회로 (321b)에서 흐르는 전류 정보(예: 부하 전류, Iout), 각종 패킷, 및/또는 메시지)를 획득할 수 있다. 다양한 실시예들에 따르면, 센싱 회로는 적어도 하나 이상의 센서를 포함할 수 있으며, 적어도 하나 이상 의 센서를 이용하여 전력 송신 장치의 적어도 하나의 상태를 감지할 수 있다. 다양한 실시예들에 따르면, 센싱 회로는 온도 센서, 움직임 센서, 또는 전류(또는 전압) 센서 중 적어도 하나를 포함할 수 있으며, 온도 센서를 이용하여 전력 송신 장치의 온도 상태를 감지할 수 있고, 움직임 센서를 이용하여 전력 송신 장치의 움직임 상태를 감지할 수 있고, 전류(또는 전압)센서를 이용하여 전력 송신 장치의 출력 신호의 상태 예를 들면, 전류 크기, 전압 크기 또는 전력 크기를 감지할 수 있다. 일 실시예에 따르면 전류(또는 전압)센서는 전력 전송 회로에서 신호를 측정할 수 있다. 전류(또는 전압) 센서는 매칭 회로(311c) 또는 전력 생성 회로(311b) 적어도 일부 영역에서 신호를 측정할 수 있다. 예를 들면 전류(또는 전압 센서)는 코일(311L) 앞 단에서 신호를 측정하는 회로를 포함할 수 있다. 다양한 실시예들에 따르면 센싱 회로는 이물질 검출(예: 외부 객체 검출(FOD: foreign object detection))을 위한 회로일 수 있다. 다양한 실시예들에 따르면, 전력 수신 장치(예: 도 1의 전자 장치)는 전력 수신 회로(예: 도 1 의 전력 관리 모듈), 프로세서(예: 도 1의 프로세서), 통신 회로(예: 도 1의 통신 모듈 ), 적어도 하나의 센서(예: 도 1의 센서 모듈), 디스플레이(예: 도 1의 표시 장치), 또는 센싱 회로를 포함할 수 있다. 전력 수신 장치는 전력 송신 장치와 동일 또는 유사한 전자 장치일 수 있고, 본 문서의 다양한 실시예들에서는 전력 수신 장치에서 달라지는 구성요소만을 설명한다. 다양한 실시예들에 따르면, 전력 수신 회로는 전력 송신 장치로부터 무선으로 전력을 수신하는 수신 코일(321L), Rx IC, 충전 회로(예: PMIC, 차저, switched capacitor, 또는 voltage divider)(321d), 또는 배터리(321e)(예: 배터리)를 포함할 수 있다. 일 실시예에서, Rx IC는 수신 코일(321L)에 연결된 매 칭 회로(321a), 수신된 AC 전력을 DC로 정류하는 정류 회로(321b), 또는 충전 전압을 조정하는 조정 회로(예: LDO)(321c)를 포함할 수 있다. 다양한 실시예들에 따르면, 프로세서는 전력 수신 장치의 전반적인 제어를 수행하고, 무선 전력 수신 에 필요한 각종 메시지를 생성하여 통신 회로로 전달할 수 있다. 다양한 실시예들에 따르면, 통신 회로는 제1 통신 회로(323a) 또는 제2 통신 회로(323b) 중 적어도 하나를 포함할 수 있다. 제1 통신 회로(323a)는 수신 코일(321L)를 통해 전력 송신 장치와 통신할 수 있다. 제1 통신 회로(323a)는 수신 코일(321L)를 이용하여, 제1 통신 회로(313a)와 통신할 수 있다. 제1 통신 회로 (323a)에 의해 생성된 데이터(또는 통신 신호)는 수신 코일(321L)를 이용하여, 전송될 수 있다. 제1 통신 회로 (323a)는 ASK(amplitude shift keying) 변조 기법을 이용하여 전력 송신 장치에 데이터를 전달할 수 있다. 제2 통신 회로(323b)는 블루투스(Bluetooth), BLE, Wi-Fi, NFC와 같은 다양한 근거리 통신 방식 중 어느 하나를 이용하여 전력 송신 장치와 통신할 수 있다. 본 문서의 다양한 실시예들에서 전력 송신 장치와 전력 수신 장치가 송수신하는 패킷, 정보, 또는 데 이터는 제1 통신 회로(323a) 또는 제2 통신 회로(323b) 중 적어도 하나를 이용할 수 있다. 다양한 실시예들에 따르면, 적어도 하나의 센서는 전류/전압 센서, 온도 센서, 조도 센서, 또는 가속도 센 서 중 적어도 일부를 포함할 수 있다. 일 실시예에서, 적어도 하나의 센서는 도 1의 센서 모듈과 동 일하거나 별도의 구성요소일 수 있다. 다양한 실시예들에 따르면, 디스플레이는 무선 전력 송수신에 필요한 각종 정보를 표시할 수 있다. 다양한 실시예들에 따르면, 센싱 회로는 전력 송신 장치로부터 탐색 신호 또는 수신되는 전력을 감지 하여 전력 송신 장치를 감지 할 수 있다. 센싱 회로는 전력 송신 장치으로부터 출력된 신호에 의하여 생성되는 코일(321L) 신호에 의한 코일(321L) 또는 매칭 회로(321a), 또는 정류 회로(321b)의 입/출력단 의 신호 변화를 감지할 수 있다. 다양한 실시예들에 따르면, 센싱 회로는 수신 회로에 포함될 수도 있다. 도 4는 무선 충전 시스템(예: 도 3의 무선 충전 시스템)의 동작 흐름도이다. 도시된 예시에 있어서, 동작 420 내지 동작 470 중 적어도 일부는 생략될 수 있다. 예를 들면, 무선 충전 시스 템 내에서 단 방향 통신이 수행되는 경우 동작 440은 생략될 수 있다. 도 4에 도시된 동작들은 전력 송신 장치(예: 도 3의 전력 송신 장치)의 제어 회로(예: 도 3의 제어 회로 )에 의해 수행되거나, 또는 전력 수신 장치(예: 도 3의 전력 수신 장치)의 프로세서(예: 도 3의 프로 세서)에 의해 수행될 수 있다. 예를 들면, 전력 송신 장치의 메모리(예: 도 1의 메모리)는, 실 행시에, 제어 회로가 도 4에 도시된 적어도 일부 동작들을 수행하도록 하는 인스트럭션들(instructions)을 저장할 수 있다. 예를 들면, 전력 수신 장치의 메모리(예: 도 1의 메모리)는, 실행시에, 프로세서 가 도 4에 도시된 적어도 일부 동작들을 수행하도록 하는 인스트럭션들을 저장할 수 있다. 동작 420에서, 전력 송신 장치는 감지 영역 내에 물체(object)(예: 전력 수신 장치, 열쇠, 동전 등) 가 존재하는지를 판단할 수 있다. 감지 영역은 해당 영역 내의 물체가 전력 송신 장치의 전력 전송에 영향 을 미칠 수 영역일 수 있다. 예를 들면, 감지 영역은, 유도 결합 방식에서는 전력 송신 장치의 인터페이스 표면(interface surface)이 될 수 있고, 공진 결합 방식에서는 전력이 전달될 수 있는 범위 내의 영역이 될 수 있다. 예를 들면, 전력 송신 장치는 전력 전송 회로(예: 도 3의 전력 전송 회로)에서 발생되는 전력 량의 변화를 감지하여 일정 범위 내에 물체가 존재하는지 확인할 수 있다. 예를 들면, 전력 송신 장치는 전력 전송 회로의 주파수, 전류, 또는 전압 중 하나 이상이 변경되는 것을 감지함으로써 물체를 확인할 수 있다. 전력 송신 장치는, 예를 들면, 감지 영역 내에 있는 물체들 중에서 전력 수신 장치와 무선 전 력 수신이 불가능한 물체들(예: 열쇠, 동전 등)을 구분할 수 있다. 전력 송신 장치는 전력 수신 장치를 검출하면 동작 430을 수행할 수 있다. 전력 송신 장치는 일 정 시간이 경과되거나 일정 횟수의 검색이 반복되는 동안 전력 수신 장치에 대한 감지에 실패한 경우 인터 페이스에 표면 상에 놓인 물체가 제거되기 전까지 동작 430을 수행하지 않을 수 있다. 동작 430에서, 일 실시 예에 따르면, 전력 송신 장치는 전력 수신 장치를 검색하기 위한 전력 신호를 전력 수신 장치로 전송할 수 있다. 예를 들면, 전력 신호는 전력 수신 장치 또는 전력 수신 장치 에 포함된 적어도 하나의 컴포넌트를 활성화시키기 위한 전력을 포함할 수 있다. 전력 신호는, 예를 들면, 선택된 동작 포인트(operating point)의 전력 신호가 선택된 시간 동안 인가됨으로써 생성된 신호일 수 있다. 동작 포인트는 전력 전송 회로에 인가되는 전압의 주파수, 듀티 사이클(duty cycle), 또는 진폭에 의해 정 의될 수 있다. 동작 435에서, 전력 수신 장치는 동작 430에서의 검색 신호에 대한 응답 신호를 전력 송신 장치로 전 송할 수 있다. 예를 들면, 전력 수신 장치는 검색 신호에 대한 응답으로 수신한 전력 신호의 강도 (strength)나 전력 전송 종료 신호를 전력 송신 장치로 전송할 수 있다. 전력 신호의 강도는 전력 송신 장 치와 전력 수신 장치 사이의 전력 전송을 위한 유도 결합의 정도(degree of coupling) 또는 공진 결 합의 정도를 나타낼 수 있다. 예를 들면, 전력 송신 장치가 전송한 전력 대비 전력 수신 장치가 수신 한 전력이 낮은 경우 전력 수신 장치는 결합 정도가 낮다고 판단할 수 있다. 전력 송신 장치는, 예를 들면, 외부로 전송된 전력 신호에 대한 응답이 없는 경우, 전력 수신 장치를 발견하지 못하였다고 판단할 수 있다. 예를 들면, 전력 송신 장치가 전력을 전달할 수 있는 전력 수신 장치를 발견하지 못한 경우 전력 송신 장치는 동작 420을 다시 수행할 수 있다. 동작 440에서, 전력 송신 장치는 전력 수신 장치의 식별 정보 및/또는 무선 충전과 관련된 설정 정보 를 요청할 수 있다. 예를 들면, 식별 정보는 버전 정보, 제조 코드, 또는 기본적인 장치 식별자(basic device identifier)를 포함할 수 있다. 설정 정보는, 예를 들면, 무선 충전 주파수, 최대 충전 가능 전력, 충전 요구 전력량, 또는 평균 전송 전력량 등을 포함할 수 있다. 동작 445에서, 전력 수신 장치는 식별 정보, 및/또는 설정 정보를 전력 송신 장치로 전송할 수 있다. 전력 송신 장치는 수신된 식별 정보 및/또는 설정 정보에 적어도 일부 기초하여 전력 수신 장치와의 전력 충전에 사용되는 전력 전달 규약(power transfer contract)을 생성할 수 있다. 일 실시예에 따르면, 전력 전달 규약은 전력 전달 상태에서의 전력 전달 특성을 결정하는 파라미터들의 한정 사 항들(limits)을 포함할 수 있다. 한정 사항들은 전력 전달 규약의 버전 정보, 전력 수신 장치 또는 제조사 의 식별 정보, 전력 클래스, 예상 최대 전력 정보, 옵션 설정, 평균 수신 전력을 위한 시간 정보, 또는 전력 송 신 장치의 주요 셀의 전류를 결정하는 방법을 포함할 수 있다. 다양한 실시예에 따르면, 식별 정보 및/또는 무선 충전과 관련된 설정 정보 요청의 방향은 다양하게 변형될 수 있고, 예를 들면, 상기 예시의 반대가 될 수 있다. 예를 들면, 전력 송신 장치는 전력 송신 장치의 식별 정보 및/또는 무선 충전과 관련된 설정 정보를 전력 수신 장치에게 전송하고, 이후에 전력 수신 장치 는 충전 전력량의 변경 요청을 전력 송신 장치에게 전송할 수 있다. 다양한 실시예에 따르면, 전력 수신 장치가 전력 송신 장치에게 식별 정보 및/또는 무선 충전과 관련된 설정 정보를 요청하고, 전력 수신 장치는 전력 송신 장치로부터 획득한 정보에 기반하여 충전 전력량의 제어 신호(또는 제어 명령)을 전력 송신 장치에게 전송할 수 있고, 전력 송신 장치는 상기 제어 신호에 기반하여 충전 전 력량을 조정할 수 있다. 동작 450에서, 전력 송신 장치는 전력 수신 장치로 전력을 전송할 수 있다. 예를 들면, 전력 송신 장 치는 전력 전달 규약에 기초하여 전력 수신 장치로 전력을 전송할 수 있다. 예를 들면, 전력 송신 장 치는 전력 전달 규약 내의 파라미터들을 모니터링 한 결과, 전력 수신 장치와의 전력 전송이 전력 전 달 규약 내에 포함되어 있는 한정 사항들을 위반하게 되는 경우에는 전력 송신 장치는 전력 전송을 취소하 고 다시 동작 420을 수행할 수 있다. 전력 송신 장치는, 예를 들면, 약 110 ~ 190kHz 의 공진 주파수를 갖 는 전력 신호를 전력 수신 장치로 전송할 수 있다. 동작 460에서, 전력 수신 장치는 전력 송신 장치로부터 전력을 수신하는 중에 전력 송신 장치로 제어 신호를 전송할 수 있다. 예를 들면, 배터리의 충전이 완료된 경우, 전력 수신 장치는 무선 전력 전송 을 중지할 것을 요청하는 제어 신호를 전력 송신 장치로 전달할 수 있다. 제어 신호는, 예를 들면, 송신 전력량 제어 신호(또는, 전력량 변경 신호), 제어 오류 신호(control error signal), 수신 전력 신호(received power signal), 충전 상태 신호(Charge status signal), 또는 전력 전송 종료 신호(end power transfer signal) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 제어 오류 신호(control error signal)는 제어 오류를 알리는 헤더와 제어 오류 값을 포함 하는 메시지를 포함할 수 있다. 전력 수신 장치는, 예를 들면, 동작 450에서 전력 송신 장치로부터 수신한 전력이 선택된 범위 내인 경우 제어 오류 값을 0(zero)으로 설정할 수 있다. 전력 수신 장치는, 예 를 들면, 수신한 전력이 선택된 범위를 초과하는 경우 제어 오류 값을 음수(negative value)로 설정할 수 있다. 전력 수신 장치는, 예를 들면, 수신한 전력이 선택된 범위 미만인 경우 제어 오류 값을 양수(positive value)로 설정할 수 있다. 전력 전송 종료 신호는, 예를 들면, 중단의 이유를 나타내는 전력 전송 중단 코드를 포함할 수 있다. 예를 들면, 전력 전송 중단 코드는 충전 완료(charge complete), 내부 오류(internal fault), 과열(over temperature), 과전압(over voltage), 과전류(over current), 배터리 오류(battery failure), 재설 정(reconfigure), 무응답(no response), 또는 알려지지 않은 오류(unknown) 중 어느 하나를 나타내도록 구성될 수 있다. 동작 470에서, 전력 송신 장치는, 전력 수신 장치로부터 수신된 제어 신호(예: 제어 오류 값)에 기초 하여 전력 전송 회로에 인가되는 전송 전력의 양을 조절할 수 있다. 일 실시예에 따르면, 전력 송신 장치는 수신된 제어 신호가 전력 신호의 전력 신호의 전력을 조정하는 것 을 요청하는 정보를 포함하는 경우 전력 전송 회로에 인가되는 전압의 주파수, 듀티 사이클(duty cycle), 또는 진폭을 가변하는 것에 의해 전송 전력을 조정할 수 있다. 예를 들면, 전력 송신 장치는 전력 신호의 전력을 낮출 것을 요청하는 제 1 제어 신호에 응답하여 전력 전송 회로에 인가되는 전압의 주파수를 높이 거나, 듀티 사이클(duty cycle)을 낮추거나, 또는 진폭을 낮추는 방법에 의해 송신 전력을 낮출 수 있다. 예를 들면, 전력 송신 장치는 전력 신호의 전력을 높일 것을 요청하는 제 2 제어 신호에 응답하여 전력 전송 회 로에 인가되는 전압의 주파수를 낮추거나, 듀티 사이클(duty cycle)을 높이거나, 또는 진폭을 높이는 방법 에 의해 송신 전력을 높일 수 있다. 일 실시예에 따르면, 전력 송신 장치는, 수신된 제어 신호가 충전 완료를 나타내는 정보를 포함하는 경우 전력 수신 장치로의 전력 전송을 종료할 수 있다. 전력 송신 장치는 전력 전송을 종료한 이후에 동작 420을 다시 수행할 수 있다. 본 발명의 다양한 실시예들에 따른 무선으로 전력을 송신하는 전자 장치(예: 도 3의 전력 송신 장치)는, 전원(예: 도 5의 전원 회로), 송신 코일(예: 도 3의 송신 코일(311L)), 상기 전원 및 상기 송신 코일 (311L)과 전기적으로 연결된 풀 브릿지 인버터(예: 도 5의 풀 브릿지 인버터), 및 상기 송신 코일(311L)을 통해 외부 장치(예: 도 3의 전력 수신 장치)와 통신하고, 및 상기 풀 브릿지 인버터를 제어하여 전력 신호를 상기 송신 코일(311L)을 통해 전송하는, 제어 회로(예: 도 3의 제어 회로)를 포함하고, 상기 풀 브 릿지 인버터는, 상기 송신 코일(311L)의 일단과 전기적으로 연결되고 상기 제어 회로의 제 1 게이트신호(예: 도 5의 제 1 게이트 신호(Q1_DRV))에 응답하여 턴온되는 제 1 스위치(예: 도 5의 제 1 스위치(Q1)), 상기 송신 코일(311L)의 상기 일단과 전기적으로 연결되고 상기 제어 회로의 제 2 게이트 신호(예: 도 5의 제 2 게이트 신호(Q2_DRV))에 응답하여 턴온되는 제 2 스위치(예: 도 5의 제 2 스위치(Q2)), 상기 송신 코일 (311L)의 타단과 전기적으로 연결되고 상기 제어 회로의 제 3 게이트 신호(예: 도 5의 제 3 게이트 신호 (Q3_DRV))에 응답하여 턴온되는 제 3 스위치(예: 도 5의 제 3 스위치(Q3)), 및 상기 송신 코일(311L)의 상기 타 단과 전기적으로 연결되고 상기 제어 회로의 제 4 게이트 신호(예: 도 5의 제 4 게이트 신호(Q4_DRV))에 응답하여 턴온되는 제 4 스위치(예: 도 5의 제 4 스위치(Q4))를 포함하고, 상기 제어 회로는, 상기 외부 장치로부터 상기 전력 신호의 전력을 지정된 전력 미만으로 낮출 것을 요청하는 제 1 제어 신호를 수신하 고, 및 상기 제 1 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)각각의 듀티 사이클을 조정하고, 제 1 기간(예: 도 12의 제 1 기간(C1))에 따른 동작 및 제 2 기간(예: 도 12의 제 2 기간(C2))에 따른 동작을 교번적으로 반복하는 PWM 구동 상태로 전환하고, 상기 제어 회 로는, 상기 제 1 기간(C1) 동안에, 상기 제 1 게이트 신호(Q1_DRV) 및 상기 제 3 게이트 신호(Q3_DRV)를 활성화하고, 및 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신호(Q4_DRV)를 비활성화하되, 상기 제 3 게이트 신호(Q3_DRV)의 듀티 사이클은 상기 제 1 게이트 신호(Q1_DRV)의 듀티 사이클보다 크도록 설정되고, 및 상기 제어 회로는, 상기 제 2 기간(C2) 동안에, 상기 제 1 게이트 신호(Q1_DRV) 및 상기 제 3 게이트 신호 (Q3_DRV)를 활성화하고, 및 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신호(Q4_DRV)를 비활성화하되, 상기 제 1 게이트 신호(Q1_DRV)의 듀티 사이클은 상기 제 3 게이트 신호(Q3_DRV)의 듀티 사이클보다 크도록 설 정될 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 제 1 기간(C1) 동안에, 상기 제 2 게이트 신호(Q2_DRV)가 비 활성화되는 로우 기간의 길이가 상기 제 4 게이트 신호(Q4_DRV)가 비활성화되는 로우 기간의 길이보다 짧게 설 정하고, 상기 제어 회로는, 상기 제 2 기간(C2) 동안에, 상기 제 2 게이트 신호(Q2_DRV)가 비활성화되는 로우 기간의 길이가 상기 제 4 게이트 신호(Q4_DRV)가 비활성화되는 로우 기간의 길이보다 길게 설정할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 PWM 구동 상태에서, 제 3 기간(예: 도 12의 제 3 기간(C3)) 에 따른 동작 및 제 4 기간(예: 도 12의 제 4 기간(C4))에 따른 동작을 더욱 수행하되, 상기 제 3 기간(C3)은 상기 제 1 기간(C1) 및 상기 제 2 기간(C2)의 사이에 설정되는 기간이고, 상기 제 4 기간(C4)은 상기 제 2 기간 (C2) 이후의 기간으로서 상기 제 2 기간(C2)과 적어도 일부가 중첩되는 기간을 포함하는 기간이고, 상기 제어 회로는 상기 제 1 기간(C1), 상기 제 3 기간(C3), 상기 제 2 기간(C2), 및 상기 제 4 기간(C4)에 따른 동 작을 순차적으로 반복하고, 상기 제어 회로는, 상기 제 3 기간(C3) 동안에 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신호(Q4_DRV)를 활성화하고, 상기 제 3 기간(C3)의 일부 기간 동안 상기 제 3 게이트 신호 (Q3_DRV)를 활성화하고, 상기 제 1 게이트 신호(Q1_DRV)를 비활성화하고, 상기 제어 회로는, 상기 제 4 기 간(C4) 동안에 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신호(Q4_DRV)를 활성화하고, 상기 제 4 기 간(C4)의 일부 기간 동안 상기 제 1 게이트 신호(Q1_DRV)를 활성화하고, 상기 제 3 게이트 신호(Q3_DRV)를 비활 성화 할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 제 3 기간(C3) 동안에, 상기 제 2 게이트 신호(Q2_DRV)의 듀 티 사이클을 상기 제 4 게이트 신호(Q4_DRV)의 듀티 사이클보다 크게 설정 할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 제 4 기간(C4) 동안에, 상기 제 2 게이트 신호(Q2_DRV)의 듀 티 사이클을 상기 제 4 게이트 신호(Q4_DRV)의 듀티 사이클보다 작게 설정 할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 외부 장치로부터 상기 전력 신호의 전력을 상기 지정된 전력보다 크거나 같게 변경할 것을 요청하는 제 2 제어 신호를 수신하고, 및 상기 제 2 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)각각의 듀티 사이클을 고정하 되, 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)각각의 출력 주파수를 조 정하는 PFM 구동 상태로 전환 할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 송신 코일(311L)을 통해 상기 외부 장치로부터 수신되 는 상기 제 1 제어 신호를 복조하여 에러 신호를 획득하는 복조 회로(예: 도 10의 복조 회로), 상기 에러 신호를 비례 적분(PI: proportional and integral) 보상하여 제어 전압을 생성하는 제어 보상 회로(예: 도 10 의 제어 보상 회로), 상기 제어 전압의 최대값을 결정하고, 듀티 제어 신호를 생성하는 제한 회로(예: 도 10의 제한 회로), 상기 제어 전압의 최대값 및 상기 듀티 제어 신호에 기반하여 제 1 펄스 내지 제 4 펄스를 생성하는 펄스 생성기(예: 도 10의 펄스 생성기), 및 상기 제 1 펄스 내지 제 4 펄스에 지정된 길이 의 데드 타임을 인가하여 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)를 생성하는, 데드 타임 회로(예: 도 10의 데드 타임 회로)를 포함 할 수 있다. 일 실시예에 따르면, 상기 펄스 생성기는, 상기 제어 회로가 상기 PWM 구동 상태로 전환되면, 상기 제어 전압과 상기 제어 전압의 최대값의 차이 값을 산출하고, 및 상기 차이 값의 크기에 비례하는 길이를 갖는 데드 타임을 상기 제 1 펄스 내지 상기 제 4 펄스에 인가 할 수 있다. 일 실시예에 따르면, 상기 펄스 생성기는, 상기 제 1 펄스의 하강 엣지와 상기 제 4 펄스의 상승 엣지 사 이에, 상기 제 1 펄스 및 상기 제 4 펄스 각각에 대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 1 데 드 타임을 인가하고, 및 상기 제 3 펄스의 하강 엣지와 상기 제 2 펄스의 상승 엣지 사이에, 상기 제 3 펄스 및 상기 제 2 펄스 각각에 대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 2 데드 타임을 인가 할 수 있다. 일 실시예에 따르면, 상기 펄스 생성기는, 상기 제 1 데드 타임 상기 제 1 펄스 및 상기 제 4 펄스에 인 가하는 동작 및 상기 제 2 데드 타임을 상기 제 2 펄스 및 상기 제 3 펄스에 인가하는 동작을 번갈아가면서 수 행 할 수 있다. 본 발명의 다양한 실시예들에 따른 무선으로 전력을 송신하는 전자 장치(예: 도 3의 전력 송신 장치)는, 전원(예: 도 5의 전원 회로), 송신 코일(예: 도 3의 송신 코일(311L)), 상기 전원 및 상기 송신 코일 (311L)과 전기적으로 연결된 풀 브릿지 인버터(예: 도 5의 풀 브릿지 인버터), 및 상기 송신 코일(311L)을 통해 외부 장치(예: 도 3의 전력 수신 장치)와 통신하고, 및 상기 풀 브릿지 인버터를 제어하여 전력 신호를 상기 송신 코일(311L)을 통해 전송하는, 제어 회로(예: 도 3의 제어 회로)를 포함하고, 상기 풀 브 릿지 인버터는, 상기 송신 코일(311L)의 일단과 전기적으로 연결되고 상기 제어 회로의 제 1 게이트 신호(예: 도 5의 제 1 게이트 신호(Q1_DRV))에 응답하여 턴온되는 제 1 스위치(예: 도 5의 제 1 스위치(Q1)), 상기 송신 코일(311L)의 상기 일단과 전기적으로 연결되고 상기 제어 회로의 제 2 게이트 신호(예: 도 5의 제 2 게이트 신호(Q2_DRV))에 응답하여 턴온되는 제 2 스위치(예: 도 5의 제 2 스위치(Q2)), 상기 송신 코일 (311L)의 타단과 전기적으로 연결되고 상기 제어 회로의 제 3 게이트 신호(예: 도 5의 제 3 게이트 신호 (Q3_DRV))에 응답하여 턴온되는 제 3 스위치(예: 도 5의 제 3 스위치(Q3)), 및 상기 송신 코일(311L)의 상기 타 단과 전기적으로 연결되고 상기 제어 회로의 제 4 게이트 신호(예: 도 5의 제 4 게이트 신호(Q4_DRV))에 응답하여 턴온되는 제 4 스위치(예: 도 5의 제 4 스위치(Q4))를 포함하고, 상기 제어 회로는, 상기 외부 장치로부터 상기 전력 신호의 전력을 지정된 전력 미만으로 낮출 것을 요청하는 제 1 제어 신호를 수신하 고, 및 상기 제 1 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)각각의 듀티 사이클을 조정하고, 제 1 기간(예: 도 12의 제 1 기간(C1))에 따른 동작 및 제 2 기간(예: 도 12의 제 2 기간(C2))에 따른 동작을 교번적으로 반복하는 PWM 구동 상태로 전환하고, 상기 제어 회 로는, 상기 송신 코일(311L)을 통해 상기 외부 장치로부터 수신되는 상기 제 1 제어 신호를 복조하여 에러 신호를 획득하는 복조 회로(예: 도 10의 복조 회로), 상기 에러 신호를 비례 적분(PI: proportional and integral) 보상하여 제어 전압을 생성하는 제어 보상 회로(예: 도 10의 제어 보상 회로), 상기 제어 전압의 최대값을 결정하고, 듀티 제어 신호를 생성하는 제한 회로(예: 도 10의 제한 회로), 상기 제어 전 압의 최대값 및 상기 듀티 제어 신호에 기반하여 제 1 펄스 내지 제 4 펄스를 생성하는 펄스 생성기(예: 도 10 의 펄스 생성기), 및 상기 제 1 펄스 내지 제 4 펄스에 지정된 길이의 데드 타임을 인가하여 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)를 생성하는, 데드 타임 회로(예: 도 10 의 데드 타임 회로)를 포함 할 수 있다. 일 실시예에 따르면, 상기 펄스 생성기는, 상기 제어 회로가 상기 PWM 구동 상태로 전환되면, 상기 제어 전압과 상기 제어 전압의 최대값의 차이 값을 산출하고, 및 상기 차이 값의 크기에 비례하는 길이를 갖는 데드 타임을 상기 제 1 펄스 내지 상기 제 4 펄스에 인가 할 수 있다. 일 실시예에 따르면, 상기 펄스 생성기는, 상기 제 1 펄스의 하강 엣지와 상기 제 4 펄스의 상승 엣지 사 이에, 상기 제 1 펄스 및 상기 제 4 펄스 각각에 대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 1 데 드 타임을 인가하고, 및 상기 제 3 펄스의 하강 엣지와 상기 제 2 펄스의 상승 엣지 사이에, 상기 제 3 펄스 및 상기 제 2 펄스 각각에 대하여 상기 차이 값의 크기에 비례하는 길이를 갖는 제 2 데드 타임을 인가할 수 있다. 일 실시예에 따르면, 상기 펄스 생성기는, 상기 제 1 데드 타임 상기 제 1 펄스 및 상기 제 4 펄스에 인 가하는 동작 및 상기 제 2 데드 타임을 상기 제 2 펄스 및 상기 제 3 펄스에 인가하는 동작을 번갈아가면서 수행할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 제 1 기간(C1) 동안에, 상기 제 1 게이트 신호(Q1_DRV) 및 상기 제 3 게이트 신호(Q3_DRV)를 활성화하고, 및 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신호 (Q4_DRV)를 비활성화하되, 상기 제 3 게이트 신호(Q3_DRV)의 듀티 사이클은 상기 제 1 게이트 신호(Q1_DRV)의 듀티 사이클보다 크도록 설정되고, 및 상기 제어 회로는, 상기 제 2 기간(C2) 동안에, 상기 제 1 게이트 신호(Q1_DRV) 및 상기 제 3 게이트 신호(Q3_DRV)를 활성화하고, 및 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신호(Q4_DRV)를 비활성화하되, 상기 제 1 게이트 신호(Q1_DRV)의 듀티 사이클은 상기 제 3 게이트 신 호(Q3_DRV)의 듀티 사이클보다 크도록 설정될 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 제 1 기간(C1) 동안에, 상기 제 2 게이트 신호(Q2_DRV)가 비 활성화 되는 로우 기간의 길이가 상기 제 4 게이트 신호(Q4_DRV)가 비활성화 되는 로우 기간의 길이보다 짧게 설정하고, 상기 제어 회로는, 상기 제 2 기간(C2) 동안에, 상기 제 2 게이트 신호(Q2_DRV)가 비활성화 되 는 로우 기간의 길이가 상기 제 4 게이트 신호(Q4_DRV)가 비활성화 되는 로우 기간의 길이보다 길게 설정할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 PWM 구동 상태에서, 제 3 기간(C3)에 따른 동작 및 제 4 기 간(C4)에 따른 동작을 더욱 수행하되, 상기 제 3 기간(C3)은 상기 제 1 기간(C1) 및 상기 제 2 기간(C2)의 사이 에 설정되는 기간이고, 상기 제 4 기간(C4)은 상기 제 2 기간(C2) 이후의 기간으로서 상기 제 2 기간(C2)과 적 어도 일부가 중첩되는 기간을 포함하는 기간이고, 상기 제어 회로는 상기 제 1 기간(C1), 상기 제 3 기간 (C3), 상기 제 2 기간(C2), 및 상기 제 4 기간(C4)에 따른 동작을 순차적으로 반복하고, 상기 제어 회로는, 상기 제 3 기간(C3) 동안에 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신호(Q4_DRV)를 활성화하고, 상기 제 3 기간(C3)의 일부 기간 동안 상기 제 3 게이트 신호(Q3_DRV)를 활성화하고, 상기 제 1 게 이트 신호(Q1_DRV)를 비활성화하고, 상기 제어 회로는, 상기 제 4 기간(C4) 동안에 상기 제 2 게이트 신호 (Q2_DRV) 및 상기 제 4 게이트 신호(Q4_DRV)를 활성화하고, 상기 제 4 기간(C4)의 일부 기간 동안 상기 제 1 게 이트 신호(Q1_DRV)를 활성화하고, 상기 제 3 게이트 신호(Q3_DRV)를 비활성화할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 제 3 기간(C3) 동안에, 상기 제 2 게이트 신호(Q2_DRV)의 듀 티 사이클을 상기 제 4 게이트 신호(Q4_DRV)의 듀티 사이클보다 크게 설정할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 제 4 기간(C4) 동안에, 상기 제 2 게이트 신호(Q2_DRV)의 듀 티 사이클을 상기 제 4 게이트 신호(Q4_DRV)의 듀티 사이클보다 작게 설정할 수 있다. 일 실시예에 따르면, 상기 제어 회로는, 상기 외부 장치로부터 상기 전력 신호의 전력을 상기 지정된 전력보다 크거나 같게 변경할 것을 요청하는 제 2 제어 신호를 수신하고, 및 상기 제 2 제어 신호에 응답하여, 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)각각의 듀티 사이클을 고정하 되, 상기 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)각각의 출력 주파수를 조 정하는 PFM 구동 상태로 전환할 수 있다. 도 5는 본 발명의 다양한 실시예들에 따른 무선 충전 시스템의 회로 구성도이다. 도 5에 도시된 무선 충전 시스템은 도 3에서 설명한 무선 충전 시스템과 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하, 도 5를 참조하여, 도 3에서 설명되지 않았거나 달라진 부분만을 기재하기로 한 다. 도 5를 참조하면, 다양한 실시예들에 따른 무선 충전 시스템은, 전력 송신 장치 및 전력 수신 장치 를 포함할 수 있다. 전력 송신 장치는, 전원 회로, 풀 브릿지 인버터, 송신 코일(311L), 및 Tx 제어 회로(예: 도 3의 제어 회로)를 포함할 수 있다. 일 실시예에 따르면, 전원 회로(예: 도 3의 전력 어댑터(311a))는 외부 장치(예: travel adapter)로부터 입력된 전원 또는 전력 송신 장치에 포함된 배터리(미도시)로부터 공급되는 전원을 이용하여 지정된 전압 (예: 약 10V~14V)을 갖는 전력 신호를 풀 브릿지 인버터를 통해 송신 코일(311L)에 공급할 수 있다. 일 실시예에 따르면, 풀 브릿지 인버터는 전원 회로로부터 공급된 전력 신호를 스위칭하여 송신 코일 (311L)에 공급하는 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)를 포함할 수 있다. 풀 브릿지 인버터는 Tx 제어 회로로부터 출력된 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)에응답하여 턴온되거나 턴오프됨으로써, 전력 신호의 주파수 또는 전력 신호의 듀티 사이클(duty cycle)을 조정할 수 있다. 도시된 예에서, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)는 n 타입의 MOSFET(metal oxide silicon field effect transistor)로 정의되나, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)는 p 타입의 MOSFET일 수도 있 다. 풀 브릿지 인버터의 제 1 스위치(Q1) 및 제 2 스위치(Q2)는 송신 코일(311L)의 일단(n1)과 전기적으로 연 결될 수 있다. 제 1 스위치(Q1)는, Tx 제어 회로로부터 출력된 제 1 게이트 신호(Q1_DRV)를 공급받는 게이트, 전원 회로 의 제 1 전극(예: 양극)과 연결되는 드레인, 및 송신 코일(311L)의 일단(n1)과 연결되는 소스를 포함할 수 있다. 일 실시예에 따르면, 제 1 스위치(Q1)는 Tx 제어 회로로부터 출력된 제 1 게이트 신호(Q1_DRV)에 응 답하여 턴온되고, 전원 회로의 제 1 전극(예: 양극)과 송신 코일(311L)의 일단(n1)을 전기적으로 연결할 수 있다. 제 2 스위치(Q2)는, 제 1 스위치(Q1)와 직렬로 연결될 수 있다. 제 2 스위치(Q2)는, Tx 제어 회로로부터 출력된 제 2 게이트 신호(Q2_DRV)를 공급받는 게이트, 송신 코일(311L)의 일단(n1)과 연결되는 드레인, 전원 회 로의 제 2 전극(예: 음극)과 연결되는 소스를 포함할 수 있다. 일 실시예에 따르면, 제 2 스위치(Q2)는 Tx 제어 회로로부터 출력된 제 2 게이트 신호(Q2_DRV)에 응답하여 턴온되고, 전원 회로의 제 2 전극(예: 음극)과 송신 코일(311L)의 일단(n1)을 전기적으로 연결할 수 있다. 풀 브릿지 인버터의 제 3 스위치(Q3) 및 제 4 스위치(Q4)는 송신 코일(311L)의 타단(n2)과 전기적으로 연 결될 수 있다. 제 3 스위치(Q3)는, Tx 제어 회로로부터 출력된 제 3 게이트 신호(Q3_DRV)를 공급받는 게이트, 송신 코일 (311L)의 타단(n2)과 연결되는 드레인, 전원 회로의 제 2 전극(예: 음극)과 연결되는 소스를 포함할 수 있 다. 일 실시예에 따르면, 제 3 스위치(Q3)는 Tx 제어 회로로부터 출력된 제 3 게이트 신호(Q3_DRV)에 응답 하여 턴온되고, 전원 회로의 제 2 전극(예: 음극)과 송신 코일(311L)의 타단(n2)을 전기적으로 연결할 수 있다. 제 4 스위치(Q4)는, 제 3 스위치(Q3)와 직렬로 연결될 수 있다. 제 4 스위치(Q4)는, Tx 제어 회로로부터 출력된 제 4 게이트 신호(Q4_DRV)를 공급받는 게이트, 전원 회로의 제 1 전극(예: 양극)과 연결되는 드레 인, 및 송신 코일(311L)의 타단(n2)과 연결되는 소스를 포함할 수 있다. 일 실시예에 따르면, 제 4 스위치(Q4) 는 Tx 제어 회로로부터 출력된 제 4 게이트 신호(Q4_DRV)에 응답하여 턴온되고, 전원 회로의 제 1 전 극(예: 양극)과 송신 코일(311L)의 타단(n2)을 전기적으로 연결할 수 있다. 전력 송신 장치는, 송신 코일(311L)의 일단(n1)과 직렬 연결된 제 1 커패시터(C1)를 더 포함할 수 있다. 제 1 커패시터(C1)는 송신 코일(311L)과 함께 무선으로 전력을 전송하기 위한 공진 네트워크를 형성할 수 있다. 도시하지 않았으나, Tx 제어 회로는 송신 코일(311L)의 일단(n1) 또는 송신 코일(311L)의 타단(n2)을 통해 전력 신호의 진폭(amplitude) 변화를 감지함으로써, 전력 수신 장치와 통신할 수 있다(예: inband 방식). 예를 들면, 전력 수신 장치는 ASK(amplitude shift keying) 변조 기법을 이용하여 전력 송신 장치에 데이터를 전달할 수 있고, 전력 송신 장치가 전력 수신 장치로부터 수신하는 데이터는, 제어 신호, 식별 정보, 및/또는 설정 정보와 같이, 무선 충전 표준(예: WPC(wireless power consortium))에서 정의된 적어 도 하나의 데이터를 포함할 수 있다. 전력 수신 장치는, 무선으로 전력을 수신하는 수신 코일(321L), Rx 제어 회로(예: 도 3의 Rx IC), 수신 코일(321L)과 전기적으로 연결되는 정류 회로, 정류 회로에 의해 정류된 전압을 이용 하여 지정된 전압을 전력 수신 장치의 시스템 및 배터리(321e)에 공급하는 차저(charger)(예: 도 3의 충전 회로(321d))를 포함할 수 있다. 전력 수신 장치는, 수신 코일(321L)의 일단(n3)과 직렬 연결 된 제 2 커패시터(C2)를 더 포함할 수 있다. 제 2 커패시터(C2)는 수신 코일(321L)과 함께 무선으로 전력을 수 신하기 위한 공진 네트워크를 형성할 수 있다. 일 실시예에 따르면, 전력 수신 장치는 수신 코일(321L)의 일단(n3) 및 타단(n4) 사이에 배치된 제 3 커패시터(C3), 및 정류 회로의 출력단(n5)과 그라운드 사이에 배치되는 제 4 커패시터(C4)를 더 포함할 수 있다. 도시하지 않았으나, 전력 수신 장치는 정류 회로에 의해 정류된 전압을 조정하는 조정 회로(예: LDO)(예: 도 3의 조정 회로(321c))를 더 포함할 수 있다. 일 실시예에 따르면, 조정 회로는 차저에 포함될 수 있다. 일 실시예에 따르면, 정류 회로는 수신 코일(321L)을 통해 수신된 전력 신호를 정류하는 제 5 스위치 내지 제 8 스위치(S1, S2, S3, S4)를 포함하고, 제 5 스위치 내지 제 8 스위치(S1, S2, S3, S4)는 풀 브릿지 형태로 연결될 수 있다. 정류 회로의 제 5 스위치(S1) 및 제 6 스위치(S2)는 수신 코일(321L)의 일단(n3)과 전기적으로 연결되고, 정류 회로의 제 7 스위치(S3) 및 제 8 스위치(S4)는 수신 코일(321L)의 타단(n4)과 전기적으로 연결될 수 있다. 도시된 예에서, 제 5 스위치 내지 제 8 스위치(S1, S2, S3, S4)는 n 타입의 MOSFET(metal oxide silicon field effect transistor)로 정의되나, 제 5 스위치 내지 제 8 스위치(S1, S2, S3, S4)는 p 타입의 MOSFET일 수도 있 다. 정류 회로의 제 5 스위치(S1) 내지 제 8 스위치(S4)는 MOSFET의 바디 다이오드의 특성을 이용하여 수신 코 일(321L)을 통해 수신된 전력 신호를 정류할 수 있다. 정류 회로에 의해 정류된 전력 신호는 조정 회로(예: LDO)를 통해 차저에 공급될 수 있다. 정류 회로 에 의해 정류된 전력 신호는 “정류 전압(Vout or Vrect)”으로 정의될 수 있다. 일 실시예에 따르면, 차저는 정류 전압을 이용하여 배터리(321e)를 충전하거나 전력 수신 장치의 시 스템(예: 전력 수신 장치의 적어도 하나의 컴포넌트)에 필요한 전압을 공급할 수 있다. 일 실시예에 따르면, 차저는 배터리(321e)를 충전함에 있어서, CC(constant current) 충전 및 CV(constant voltage) 충전을 할 수 있다. CC 충전은 배터리(321e)의 전압이 지정된 전압(예: 만충 전압)에 도 달할 때까지 정전류를 이용해 배터리(321e)를 충전하는 충전 방식으로 정의될 수 있다. CV 충전은 정전압을 이 용해 배터리(321e)를 충전하는 방식으로서, 배터리(321e) 전압이 지정된 전압에 도달한 이후에 배터리(321e)가 완전히 충전될 때까지 공급 전류(예: 부하 전류)를 낮추는 충전 방식으로 정의될 수 있다. 도 6은 본 발명의 다양한 실시예들에 따른 전력 송신 장치의 풀 브릿지 인버터를 제어하기 위한 게이 트 신호들의 예시이다. 도시된 예에서, Q1_DRV는 풀 브릿지 인버터의 제 1 스위치(Q1)를 제어하기 위한 제 1 게이트 신호(Q1_DR V)로 정의될 수 있다. 도시된 예에서, Q2_DRV는 풀 브릿지 인버터의 제 2 스위치(Q2)를 제어하기 위한 제 2 게이트 신호(Q2_DR V)로 정의될 수 있다. 도시된 예에서, Q3_DRV는 풀 브릿지 인버터의 제 3 스위치(Q3)를 제어하기 위한 제 3 게이트 신호(Q3_DR V)로 정의될 수 있다. 도시된 예에서, Q4_DRV는 풀 브릿지 인버터의 제 4 스위치(Q4)를 제어하기 위한 제 4 게이트 신호(Q4_DR V)로 정의될 수 있다. 도시된 예에서, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각의 하이 상태 (H)는 MOSFET으로 구현된 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)를 턴온시킬 수 있는 전압 상태로 정의 될 수 있다. 도시된 예에서, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각의 로우 상태 (H)는 MOSFET으로 구현된 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)를 턴오프시킬 수 있는 전압 상태로 정 의될 수 있다. 본 문서의 다양한 실시예들에서, “게이트 신호가 출력된다”라는 표현은, 게이트 신호가 하이 상태(H)라는 것으로 정의될 수 있다. 예를 들면, “제 1 게이트 신호(Q1_DRV)가 출력된다”라는 표현은, 제 1 게이트 신호 (Q1_DRV)가 하이 상태(H)라는 것을 의미할 수 있다. 본 문서의 다양한 실시예들에서, “게이트 신호가 출력되지 않는다라는 표현은, 게이트 신호가 로우 상태(L)라 는 것으로 정의될 수 있다. 예를 들면, “제 1 게이트 신호(Q1_DRV)가 출력되지 않는다”라는 표현은, 제 1 게 이트 신호(Q1_DRV)가 로우 상태(H)라는 것을 의미할 수 있다.도시하지 않았으나, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각의 상승 엣지(예: 신호가 로우 상태(L)에서 하이 상태(H)로 천이되는 시점)의 직전에는 지정된 길이(예: 약 1% ~ 3% 의 듀티 사이클)를 갖는 데드 타임이 설정될 수 있다. 예를 들면, 제 1 게이트 신호 내지 제 4 게이트 신호 (Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각은 데드 타임 동안에 지정된 길이(예: 약 1% ~ 3% 의 듀티 사이클)의 로우 상태(L) 기간을 포함할 수 있다. 일 실시예에 따르면, 데드 타임은, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭(ZVS: zero voltage switching)이 되도록 하기 위한 기간일 수 있다. 일 실시예에 따른 전력 송신 장치는, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위 칭이 가능하게 함으로써, 스위칭 노이즈로 인한 전력 손실을 줄일 수 있다. 도 5 및 도 6을 참조하면, 전력 송신 장치의 Tx 제어 회로는, 풀 브릿지 인버터를 구성하는 제 1 스위치(Q1) 및 제 3 스위치(Q3)와 제 2 스위치(Q2) 및 제 4 스위치(Q4)를 번갈아가면서 턴온시켜 전원 회로 로부터 공급된 전력 신호를 송신 코일(311L)에 공급할 수 있다. 일 실시예에 따르면, Tx 제어 회로가 풀 브릿지 인버터를 제어하는 동작은, 제 1 동작 및 제 2 동작으로 구분될 수 있고, Tx 제어 회로는 지정된 주파수에 기반하여 제 1 동작 및 제 2 동작 을 번갈아가면서 수행할 수 있다. 예를 들면, Tx 제어 회로는 제 1 동작을 수행한 이후에 제 2 동작을 수행하고, 제 2 동작을 수행한 이후에 제 1 동작을 수행할 수 있다. Tx 제어 회로는, 제 1 동작으로서, 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호(Q4_DRV)를 출력 하고, 제 1 게이트 신호(Q1_DRV) 및 제 3 게이트 신호(Q3_DRV)를 출력하지 않을 수 있다. 예를 들면, Tx 제어 회로가 제 1 동작을 하는 동안, 제 2 스위치(Q2) 및 제 4 스위치(Q4)는 턴온되고, 제 1 스위치(Q1) 및 제 3 스위치(Q3)는 턴오프될 수 있다. 전력 송신 장치는, Tx 제어 회로가 제 1 동작을 수행 하는 동안 제 2 스위치(Q2) 및 제 4 스위치(Q4)를 통해 전원 회로로부터 공급된 전력 신호가 송신 코일 (311L)에 공급될 수 있다. Tx 제어 회로는, 제 2 동작으로서, 제 1 게이트 신호(Q1_DRV) 및 제 3 게이트 신호(Q3_DRV)를 출력 하고, 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호(Q4_DRV)를 출력하지 않을 수 있다. 예를 들면, Tx 제어 회로가 제 2 동작을 하는 동안, 제 1 스위치(Q1) 및 제 3 스위치(Q3)는 턴온되고, 제 2 스위치(Q2) 및 제 4 스위치(Q4)는 턴오프될 수 있다. 전력 송신 장치는, Tx 제어 회로가 제 2 동작을 수행 하는 동안 제 1 스위치(Q1) 및 제 3 스위치(Q3)를 통해 전원 회로로부터 공급된 전력 신호가 송신 코일 (311L)에 공급될 수 있다. 일 실시예에 따르면, Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(f)를 조정하는 방법으로 송신 코일(311L)을 통해 전력 수신 장치에게 전달되는 송신 전력(예: 전력 신호의 전력)을 조정할 수 있다. 예를 들면, Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(f)를 낮춤으로써 송신 전력을 높일 수 있다. Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출 력되는 주파수(f)를 높임으로써 송신 전력을 낮출 수 있다. 본 문서의 다양한 실시예들에서, 전력 송신 장치 의 Tx 제어 회로가, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(f)를 조정하는 것에 의해 송신 전력을 조정하는 상태는 전력 송신 장치의 “PFM 모드 (pulse frequency modulation mode)”로 정의될 수 있다. 일 실시예에 따르면, Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 동안 게이트 신호의 듀티 사이클(D1, D2)을 조정하는 방법으로 송신 코일(311L)을 통해 전 력 수신 장치에게 전달되는 송신 전력(예: 전력 신호의 전력)을 조정할 수 있다. 예를 들면, Tx 제어 회로 는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 듀티 사이클 (D1, D2)을 높임으로써 송신 전력을 높일 수 있다. 듀티 사이클은 제1 동작과 제2 동작을 반복하는 하나의 주기에서, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)를 제어하기 위한 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 시간과 제 1 게이트 신호 내지 제 4 게이트 신호 (Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되지 않는 시간의 합에 대한 제 1 게이트 신호 내지 제 4 게이트 신 호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 시간의 비를 의미한다. 일 실시예에 따르면, Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 듀티 사이클(D1, D2)을 낮춤으로써 송신 전력을 낮출 수 있다. 예를 들면, 게이트 신호가 50%의 듀티 사이클(D1)을 갖고 출력될 때의 송신 전력은, 게이트 신호가 30%의 듀티 사이클(D2)을 갖고 출력될때의 송신 전력보다 높을 수 있다. 본 문서의 다양한 실시예들에서, 전력 송신 장치의 Tx 제어 회로 가, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 듀티 사이클(D1, D2)을 조정하는 것에 의해 송신 전력을 조정하는 상태는 전력 송신 장치의 “PWM 모드(pulse width modulation mode)”로 정의될 수 있다. 일 실시예에 따르면, Tx 제어 회로는, 전력 수신 장치로부터 수신된 제어 신호에 기반하여 PFM 모드 로 동작하거나 또는 PWM 모드로 동작할 수 있다. 예를 들면, Tx 제어 회로는 전력 수신 장치로부터 수신된 제어 신호를 통해 전력 수신 장치의 부하 전류(예: 도 5의 차저에 공급되는 전류)를 확인할 수 있고, 부하 전류에 대응하는 송신 전력을 설정하기 위하여 PFM 모드로 동작하거나 또는 PWM 모드로 동작할 수 있다. 일 실시예에 따르면, Tx 제어 회로는, 전력 수신 장치로부터 전력 신호의 전력을 지정된 전력 미만으 로 낮출 것을 요청하는 제 1 제어 신호를 수신하고, 및 상기 제 1 제어 신호에 응답하여 PWM 모드로 동작할 수 있다. 일 실시예에 따르면, Tx 제어 회로는, 전력 수신 장치로부터 전력 신호의 전력을 지정된 전력보다 크 거나 같게 높일 것을 요청하는 제 2 제어 신호를 수신하고, 및 상기 제 2 제어 신호에 응답하여 PWM 모드로부터 PFM 모드로 전환할 수 있다. 일 실시예에 따르면, Tx 제어 회로는 지정된 주파수 범위 내에서는 PFM 모드로 동작하여 전력을 제어하고, 전력을 제어하기 위한 주파수 변경이 지정된 주파수 범위를 벗어나는 경우 PWM 모드로 전환하여 전력을 제어할 수 있다. 도 7은 PFM 모드 및 PWM 모드에 따른 송신 전력(예: 전력 신호의 전력)의 크기를 나타낸 그래프이다. 도 7의 그 래프 701은 Tx 제어 회로로부터 출력되는 게이트 신호의 출력 주파수를 나타낸다. 도 7의 그래프 702는 Tx 제어 회로로부터 출력되는 게이트 신호의 듀티 사이클을 나타낸다. 도 7을 참조하면, Tx 제어 회로(예: 도 5의 Tx 제어 회로)는 전력 수신 장치(예: 도 5의 전력 수신 장치 )로부터 수신된 제어 신호를 통해 전력 수신 장치의 부하 전류를 확인할 수 있고, 부하 전류에 대응 하는 송신 전력을 설정하기 위하여 PFM 모드로 동작하거나 또는 PWM 모드로 동작할 수 있다. Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(예: 도 6의 주파수(f))를 낮춤으로써 송신 전력을 높일 수 있다. Tx 제어 회로는, 제 1 게이트 신 호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(f)를 높임으로써 송신 전력을 낮출 수 있다. Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(f)를 높임에 있어서 제한 주파수(f1)가 설정될 수 있다. 제한 주파수(f1)는, 예를 들면, EMI(electro magnetic interference)를 고려하여 무선 충전 표준(예: WPC(wireless power consortium))에서 정의된 임계 값 일 수 있다. 예를 들면, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되 는 주파수(f)의 최대값은 약 150kHz로 설정될 수 있다. 도시된 예에 따르면, 제한 주파수(f1)는 148kHz로 설정되며, Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(f)를 148kHz 이상으로 높일 수 없다. Tx 제어 회로는, 전력 수신 장치로부터 송신 전력을 제한 주파수(f1)에 대응하는 지정된 전압(P1) 미 만으로 낮출 것을 요청하는 제어 신호를 수신하면, PFM 모드로부터 PWM 모드로 전환할 수 있다. PWM 모드로 전환한 Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 주파수(f)를 제한 주파수(f1)로 유지하고, 제 1 게이트 신호 내지 제 4 게이트 신호 (Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 듀티 사이클을 조정할 수 있다. 일 실시예에 따르면, Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 동안 게이트 신호의 듀티 사이클을 조정하는 방법으로 송신 코일(311L)을 통해 전력 수신 장치에게 전달되는 송신 전력(예: 전력 신호의 전력)을 조정할 수 있다. 예를 들면, Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 듀티 사이클을 높임으 로써 송신 전력을 높일 수 있다. Tx 제어 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 듀티 사이클을 낮춤으로써 송신 전력을 낮출 수 있다. 예를 들면, 게이트신호가 50%의 듀티 사이클을 갖고 출력될 때의 송신 전력은, 게이트 신호가 30%의 듀티 사이클을 갖고 출력될 때의 송신 전력보다 높을 수 있다. Tx 제어 회로는, 게이트 신호의 듀티 사이클을 낮춤에 있어서 임계 값이 설정될 수 있다. 예를 들면, 듀티 사이클의 임계 값은 약 30%로 설정되며, Tx 제어 회로는 게이트 신호의 듀티 사이클을 임계 값인 약 30% 미만으로는 낮출 수 없다. 듀티 사이클의 임계 값은 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭(ZVS: zero voltage switching)이 되도록 하기 위해 설정되는 임계 값일 수 있다. 예를 들면, 게 이트 신호의 듀티 사이클을 임계 값 미만(예: 약 30% 미만)으로 낮출 경우, 전력 수신 장치에서 ASK(amplitude shift keying) 변조 기법을 이용하여 전력 송신 장치에 데이터를 전달할 때 적절한 통신 품 질을 유지하기 어려울 수 있고, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭이 되 지 않고, 스위칭 노이즈로 인한 전력 손실이 증가할 수 있다. 전력 송신 장치가 PWM 모드로 동작하는 동안 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭이 용이하게 하는 방안으로서, 도 8 및 도 9에 도시된 바와 같은 비교예에 따른 PWM 구동 방식들이 있을 수 있다. 도 8은 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 기간의 적어도 일부를 중첩시키는 phase shifted PWM 방식을 나타낸 그래프일 수 있다. 도 8의 그래프 801은, 제 1 게이트 신호(Q1_DRV)에 따른 제 1 스위치(Q1)의 전류(Ids1)를 나타낸다. 도 8의 그 래프 802는, 제 2 게이트 신호(Q2_DRV)에 따른 제 2 스위치(Q2)의 전류(Ids2)를 나타낸다. 도 8의 그래프 803은, 제 3 게이트 신호(Q3_DRV)에 따른 제 3 스위치(Q3)의 전류(Ids3)를 나타낸다. 도 8의 그래프 804는, 제 4 게이트 신호(Q4_DRV)에 따른 제 4 스위치(Q4)의 전류(Ids4)를 나타낸다. 도 8의 그래프 805는, 송신 코일 (311L)의 양단에 인가되는 구동 전압(V_Drv)을 나타낸다. 도 8에 도시된 phase shifted PWM 방식에 따르면, 제 1 게이트 신호(Q1_DRV)의 위상과 제 2 게이트 신호 (Q2_DRV)의 위상은 서로 반전이고, 제 3 게이트 신호(Q3_DRV)의 위상과 제 4 게이트 신호(Q4_DRV)의 위상은 서 로 반전일 수 있다. 도 8에 도시된 phase shifted PWM 방식에 따르면, 제 1 게이트 신호(Q1_DRV)의 위상이 제 3 게이트 신호 (Q3_DRV)의 위상에 비하여 지정된 위상만큼 쉬프트될 수 있다. 예를 들면, 제 1 게이트 신호(Q1_DRV)는, 제 3 게이트 신호(Q3_DRV)가 로우 상태로부터 하이 상태로 천이된 시점으로부터 지정된 제 1 딜레이 타임(DT1) 이후 에, 로우 상태로부터 하이 상태로 천이될 수 있다. 도 8에 도시된 phase shifted PWM 방식에 따르면, 제 2 게이트 신호(Q2_DRV)의 위상이 제 4 게이트 신호 (Q4_DRV)의 위상에 비하여 지정된 위상만큼 쉬프트될 수 있다. 예를 들면, 제 2 게이트 신호(Q2_DRV)는, 제 4 게이트 신호(Q4_DRV)가 로우 상태로부터 하이 상태로 천이된 시점으로부터 지정된 제 2 딜레이 타임(DT2) 이후 에, 로우 상태로부터 하이 상태로 천이될 수 있다. 상기와 같은, phase shifted PWM 방식은, 제 1 게이트 신호(Q1_DRV)와 제 3 게이트 신호(Q3_DRV)의 위상 차이 및 제 2 게이트 신호(Q2_DRV)와 제 4 게이트 신호(Q4_DRV)의 위상 차이로 인하여, 제 1 스위치 내지 제 4 스위 치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭을 위한 데드 타임의 기간 확보가 용이하여, 스위칭 노이즈를 줄일 수 있다. 이하, phase shifted PWM 방식에 따른 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 영 전압 스 위칭을 설명한다. 그래프 801의 801-1 부분은, 제 1 스위치(Q1)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 1 스위치(Q1)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 802의 802-1 부분은, 제 2 스위치(Q2)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 2 스위치(Q2)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 803의 803-1 부분은, 제 3 스위치(Q3)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 3 스위치(Q3)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 804의 804-1 부분은, 제 4 스위치(Q4)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 4 스위치(Q4)가 턴온시 영 전압 스위칭 하였음을 의미한다.도 9는 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)가 출력되는 기간 을 비대칭적으로 제어하는 asymmetric PWM 방식을 나타낸 그래프일 수 있다. 도 9의 그래프 901은, 제 1 게이트 신호(Q1_DRV)에 따른 제 1 스위치(Q1)의 전류(Ids1)를 나타낸다. 도 9의 그 래프 902는, 제 2 게이트 신호(Q2_DRV)에 따른 제 2 스위치(Q2)의 전류(Ids2)를 나타낸다. 도 9의 그래프 903은, 제 3 게이트 신호(Q3_DRV)에 따른 제 3 스위치(Q3)의 전류(Ids3)를 나타낸다. 도 9의 그래프 904는, 제 4 게이트 신호(Q4_DRV)에 따른 제 4 스위치(Q4)의 전류(Ids4)를 나타낸다. 도 9의 그래프 905는, 송신 코일 (311L)의 양단에 인가되는 구동 전압(V_Drv)을 나타낸다. 도 9에 도시된 asymmetric PWM 방식에 따르면, 제 1 게이트 신호(Q1_DRV)의 위상 및 제 3 게이트 신호(Q3_DR V)의 위상이 동일하고, 제 2 게이트 신호(Q2_DRV)의 위상 및 제 4 게이트 신호(Q4_DRV)의 위상이 동일할 수 있 다. 제 1 게이트 신호(Q1_DRV) 및 제 3 게이트 신호(Q3_DRV)의 위상과 제 2 게이트 신호(Q2_DRV) 및 제 4 게이 트 신호(Q4_DRV)의 위상은 서로 반전될 수 있다. 제 1 게이트 신호(Q1_DRV) 및 제 3 게이트 신호(Q3_DRV)의 듀 티 사이클(D3)은 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호(Q4_DRV)의 듀티 사이클(D4)보다 작을 수 있다. 상기와 같은, asymmetric PWM 방식은, 제 1 게이트 신호(Q1_DRV) 및 제 3 게이트 신호(Q3_DRV)의 듀티 사이클 (D3)을 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호(Q4_DRV)의 듀티 사이클(D4)보다 작게 함으로써, 제 1 스 위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭을 위한 데드 타임의 기간 확보가 용이할 수 있다. 이하, asymmetric PWM 방식에 따른 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 영 전압 스위칭을 설명한다. 그래프 901의 901-1 부분은, 제 1 스위치(Q1)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 1 스위치(Q1)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 902의 902-1 부분은, 제 2 스위치(Q2)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 2 스위치(Q2)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 903의 903-1 부분은, 제 3 스위치(Q3)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 3 스위치(Q3)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 904의 904-4 부분은, 제 4 스위치(Q4)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오드 를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 4 스위치(Q4)가 턴온시 영 전압 스위칭 하였음을 의미한다. 도 8 및 도 9에 도시된 바와 같은 비교예에 따른 PWM 구동 방식들은 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭이 용이한 장점이 있으나, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 전류 비대칭으로 인하여 특정 스위치에서 발열이 상대적으로 증가할 수 있다. 상기 특정 스위치에서 발명이 상대적으 로 증가할 경우, 장기적으로 신뢰성 저하 이슈가 발생할 수 있다. 예를 들면, 도 8의 그래프 801 및 그래프 802 이 갖는 형태는 도 8의 그래프 803 및 그래프 804가 갖는 형태와 다른 것을 알 수 있고, 이는 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 전류의 양에서 비대칭인 것을 알 수 있다. 예를 들면, 도 9의 그래프 901 및 그래프 903이 갖는 형태는 도 9의 그래프 902 및 그래프 904가 갖는 형태와 다른 것을 알 수 있고, 이는 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 전류의 양에서 비대칭인 것을 알 수 있다. 이하, 본 발명의 다양한 실시예에 따른 전력 송신 장치가, PWM 모드로 동작하는 동안 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭이 용이하게 하면서도, 도 8 및 도 9에 따른 비교예에서 언 급한 문제점들을 해결할 수 있는 새로운 방식을 설명한다. 예를 들면, 이하 설명되는 일 실시예에 따른 PWM 구 동 방법은 상기 4개의 스위치(Q1, Q2, Q3, Q4) 각각의 RMS(root-mean-square) 전류 값을 균일하게 하여 특정 스위치에서 발열이 상대적으로 증가하여 발생될 수 있는 신뢰성이 저하를 방지할 수 있고, 안정적인 전원 장치 의 동작을 보장할 수 있다. 도 10은 본 발명의 다양한 실시예들에 따른 무선 충전 시스템의 회로 구성도이다. 도 10에 도시된 무선 충전 시스템은 도 3 및 도 5에서 설명한 무선 충전 시스템과 적어도 일부가 유 사하거나 다른 실시예를 포함할 수 있다. 이하, 도 10을 참조하여, 도 3 및 도 5에서 설명되지 않았거나 달라진 부분만을 기재하기로 한다. 도 10을 참조하면, Tx 제어 회로(예: 도 5의 Tx 제어 회로)는, 복조 회로, 제어 보상 회로 , 제한 회로, 펄스 생성기, 및 데드 타임 회로를 포함할 수 있다. 일 실시예에 따르면, 복조 회로는 상기 송신 코일(311L)을 통해 전력 수신 장치(예: 도5의 전력 수신 장 치)로부터 수신되는 제어 신호를 복조하여 에러 신호를 획득할 수 있다. 에러 신호는 전력 수신 장치(30 1)가 부하 전류(예: 차저에 공급되는 전류)에 기반하여 설정한 타겟 전압에 관한 정보를 포함할 수 있다. 일 실시예에 따르면, 제어 보상 회로는 획득한 에러 신호를 비례 적분(PI: proportional and integral) 보상하여 제어 전압(Vc)을 생성할 수 있다. 제어 보상 회로는 전력 수신 장치에서 수신되는 전력 또 는 전압(예: 정류 전압(Vrect))에 대한 피드백 제어(feedback control)를 수행하기 위한 비례 적분 컨트롤러 (proportional and integral controller)를 포함할 수 있다. 제어 보상 회로는 에러 신호로부터 전력 수 신 장치가 설정한 타겟 전압에 도달하기 위한 제어 전압(Vc)을 결정할 수 있다. 일 실시예에 따르면, 제한 회로는 제어 전압(Vc)에 대응하는 펄스의 주파수 값을 결정하되, 상기 주파수 의 최대값(예: 도 11의 제한 값(Vc upper limit))을 제한하는 회로일 수 있다. 예를 들면, 제어 전압(Vc)에 대 응하는 펄스의 주파수의 최대값은 PFM 모드에서 설정되는 최대 주파수(예: 도 7의 제한 주파수(f1), 148kHz)에 대응하는 값일 수 있다. 제한 회로는 제어 전압(Vc)이 미리 지정된 최대값을 초과하면, 펄스의 주파수 값 을 최대 주파수로 고정하고, 듀티 제어 신호를 생성할 수 있다. 듀티 제어 신호는 전력 송신 장치가 PWM 모드로 전환되었을 때, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)의 듀티 사 이클을 결정짓는 파라미터일 수 있다. 일 실시 예에 따르면, 펄스 생성기는 제한 회로로부터 결정된 주파수 및 듀티 제어 신호에 기반하 여 제 1 펄스 내지 제 4 펄스(P1, P2, P3, P4)를 생성할 수 있다. 예를 들면, 펄스 생성기는 듀티 제어 신호에 따라 지정된 주파수로 출력되는 삼각파(예: 도 11의 삼각파)를 생성하고, 삼각파를 이용하여 제 1 펄스 내지 제 4 펄스(P1, P2, P3, P4)의 듀티 사이클 및 위상을 조정할 수 있다. 일 실시 예에 따르면, 데드 타임 회로는 펄스 생성기로부터 생성된 제 1 펄스 내지 제 4 펄스(P1, P2, P3, P4)에 지정된 길이의 데드 타임을 인가하여 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)를 생성할 수 있다. 예를 들면, 데드 타임 회로는 제 1 펄스 내지 제 4 펄스(P1, P2, P3, P4) 각각의 상승 엣지(예: 신호가 로우 상태(L)에서 하이 상태(H)로 천이되는 시점)의 직전에 지정된 길이 (예: 약 1% ~ 3% 의 듀티 사이클)를 갖는 데드 타임을 추가할 수 있다. 다양한 실시예들에 따르면, 데드 타임 회로에 의해 제 1 펄스 내지 제 4 펄스(P1, P2, P3, P4) 각각에 대하여 추가되는 데드 타임의 길이는 지 정된 범위(예: 약 1% ~ 3% 의 듀티 사이클) 내에서 적응적으로(adaptive) 가변될 수 있다. 예를 들면, 데드 타 임 회로는, 전력 송신 장치가 동작하는 PWM 방식의 종류(예: phase shifted PWM 방식 또는 asymmetric PWM 방식), 및/또는 풀 브리지(full bridge) 인버터를 형성하는 제 1 스위치 내지 제 4 스위치(예: 도 5의 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)) 각각이 턴-온되는 기간에 따라 데드 타임의 길이를 가 변함으로써, 더 넓은 부하 범위에서 영 전압 스위칭(ZVS: zero voltage switching)을 유지하게 하여 EMI(electro magnetic interference)와 효율을 향상시킬 수 있다. 일 실시예에 따르면, 데드 타임 회로는, 전력 송신 장치가 도 8에 도시된 phase shifted PWM 방식으 로 동작하고 상기 듀티 사이클이 약 50% 또는 약 50%에 근접한 값으로 설정되는 경우, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각의 데드 타임을 짧은 기간으로 설정할 수 있다. 예를 들면, 데드 타임 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각 각에 대한 데드 타임을 최소 임계 값으로 설정할 수 있다. 일 실시예에 따르면, 데드 타임 회로는, 전력 송신 장치가 도 8에 도시된 phase shifted PWM 방식으 로 동작하고 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)의 듀티 사이클이 약 50%로부터 작아지는 경우, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각에 대한 데드 타임을 서로 다르게 설정할 수 있다. 예를 들면, 데드 타임 회로는, 듀티 사이클이 감소하는 것에 응답하여, 래깅 레그(lagging leg)인 제 1 스위치(Q1) 및 제 2 스위치(Q2)를 제어하는 제 1 게이트 신호 (Q1_DRV) 및 제 2 게이트 신호 (Q2_DRV) 각각의 데드 타임이 듀티 사이클이 상기 최소 임계값으로부터 증가되도 록 설정할 수 있다. 예를 들면, 데드 타임 회로는, 듀티 사이클이 감소하는 것에 응답하여, 리딩 레그(leading leg)인 제 3 스위치(Q3) 및 제 4 스위치(Q4)를 제어하는 제 3 게이트 신호(Q3_DRV) 및 제 4 게이트 신호 (Q4_DRV) 각각의 데드 타임이 상기 최소 임계값으로 유지되도록 설정할 수 있다. 일 실시예에 따르면, 데 드 타임 회로는, 래깅 레그(lagging leg)인 제 1 스위치(Q1) 및 제 2 스위치(Q2)를 제어하는 제 1 게이 트 신호(Q1_DRV) 및 제 2 게이트 신호 (Q2_DRV) 각각의 데드 타임이 증가되도록 설정하되, 상기 데드 타임이 최 대 임계값에 도달하면, 상기 데드 타임을 더 이상 증가시키지 않고 상기 최대 임계값을 유지하도록 설정할 수 있다. 일 실시예에 따르면, 데드 타임 회로는, 전력 송신 장치가 도 9에 도시된 asymmetric PWM 방식으로 동작하고 상기 듀티 사이클이 약 50% 또는 약 50%에 근접한 값으로 설정되는 경우, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각의 데드 타임을 짧은 기간으로 설정할 수 있다. 예를 들면, 데드 타임 회로는, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각에 대한 데드 타임을 최소 임계 값으로 설정할 수 있다. 일 실시예에 따르면, 데드 타임 회로는, 전력 송신 장치가 도 9에 도시된 asymmetric PWM 방식으로 동작하고 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)의 듀티 사이클이 약 50% 로부터 작아지는 경우, 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각에 대 한 데드 타임을 서로 다르게 설정할 수 있다. 예를 들면, 데드 타임 회로는, 듀티 사이클이 감소하는 것 에 응답하여, 래깅 레그(lagging leg)인 제 1 스위치(Q1) 및 제 3 스위치(Q3)를 제어하는 제 1 게이트 신호 (Q1_DRV) 및 제 3 게이트 신호 (Q3_DRV) 각각의 데드 타임이 듀티 사이클이 상기 최소 임계값으로부터 증가되도 록 설정할 수 있다. 예를 들면, 데드 타임 회로는, 듀티 사이클이 감소하는 것에 응답하여, 리딩 레그 (leading leg)인 제 2 스위치(Q3) 및 제 4 스위치(Q4)를 제어하는 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호 (Q4_DRV) 각각의 데드 타임이 상기 최소 임계값으로 유지되도록 설정할 수 있다. 일 실시예에 따르면, 데 드 타임 회로는, 래깅 레그(lagging leg)인 제 1 스위치(Q1) 및 제 3 스위치(Q3)를 제어하는 제 1 게이 트 신호(Q1_DRV) 및 제 3게이트 신호 (Q3_DRV) 각각의 데드 타임이 증가되도록 설정하되, 상기 데드 타임이 최 대 임계값에 도달하면, 상기 데드 타임을 더 이상 증가시키지 않고 상기 최대 임계값을 유지하도록 설정할 수 있다.일 실시 예에 따르면, 데드 타임 회로는 제 1 펄스(P1)에 지정된 길이(예: 약 1% ~ 3% 의 듀티 사이 클)를 갖는 데드 타임을 추가하여 제 1 게이트 신호(Q1_DRV)를 생성하는 제 1 데드 타임 회로, 제 2 펄스 (P2)에 지정된 길이(예: 약 1% ~ 3% 의 듀티 사이클)를 갖는 데드 타임을 추가하여 제 2 게이트 신호(Q2_DRV)를 생성하는 제 2 데드 타임 회로, 제 3 펄스(P3)에 지정된 길이(예: 약 1% ~ 3% 의 듀티 사이클)를 갖는 데 드 타임을 추가하여 제 3 게이트 신호(Q3_DRV)를 생성하는 제 3 데드 타임 회로, 및 제 4 펄스(P4)에 지 정된 길이(예: 약 1% ~ 3% 의 듀티 사이클)를 갖는 데드 타임을 추가하여 제 4 게이트 신호(Q4_DRV)를 생성하는 제 4 데드 타임 회로를 포함할 수 있다. 일 실시예에 따르면, 데드 타임은, 제 1 스위치 내지 제 4 스위 치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭이 되도록 하기 위한 기간일 수 있다. 도 11은 본 발명의 다양한 실시예들에 따른 제한 회로 및 펄스 생성기의 동작 파형도이다. 예를 들 면, 도 11은 도 10에 도시된 제한 회로 및 펄스 생성기의 동작 파형도일 수 있다. 도 11을 참조하면, 제한 회로는 제어 전압(Vc)에 대응하는 펄스의 주파수 값을 결정하되, 상기 주파수의 최대값(Vc upper limit)을 제한할 수 있다. 도 11에서 그래프 1100은 제어 전압(Vc)에 따라 결정되는 펄스의 주파수 값을 나타낼 수 있다. 그래프 1100의 제 1 부분을 참조하면, 제한 회로는 제어 전압(Vc)이 지정된 값(예: 최대값(Vc upper limit)) 미만인 경우, 제어 전압(Vc)에 비례하고 최대값(Vc upper limit)보다 작은 주파수 값을 펄스 생 성기로 전달할 수 있다. 그래프 1100의 제 2 부분을 참조하면, 제한 회로는 제어 전압(Vc)이 지정된 값(예: 최대값)보다 크 거나 같은 경우, 최대값(Vc upper limit)에 대응하는 주파수(Vc.LMTD)를 펄스 생성기로 전달할 수 있다. 일 실시 예에 따르면, 펄스 생성기는, 제어 전압(Vc)이 지정된 값 미만일 때, PFM 모드로 동작할 수 있다. 일 실시 예에 따르면, 펄스 생성기는 PFM 모드로 동작하는 동안, 삼각파를 생성하되, 삼각파(113 0)의 주파수를 제어 전압(Vc)의 크기에 비례하는 값으로 설정할 수 있다. 예를 들면, 펄스 생성기로부터 생성되는 삼각파의 주파수는 제어 전압(Vc)이 지정된 값(예: 제한 값)에 도달할 때까지 비례하여 증가할 수 있다.일 실시 예에 따르면, 펄스 생성기는 제어 전압(Vc)이 지정된 값(예: 제한 값)보다 크거나 같은 경우, 삼 각파의 주파수를 지정된 주파수(예: 최대 주파수)로 고정할 수 있다. 일 실시 예에 따르면, 펄스 생성기는 PFM 모드로 동작하는 동안, 삼각파를 이용하여 제 1 펄스 내 지 제 4 펄스(P1, P2, P3, P4)를 생성할 수 있다. 예를 들면, 펄스 생성기는 삼각파의 전압이 지정 된 로우 전압(VL)으로부터 지정된 하이 전압(VH)으로 상승하는 구간에서 제 1 펄스(P1) 및 제 3 펄스(P3)를 하 이 상태로 출력하고, 제 2 펄스(P2) 및 제 4 펄스(P4)를 로우 상태로 출력할 수 있다. 펄스 생성기는 삼 각파의 전압이 지정된 하이 전압(VH)으로부터 지정된 로우 전압(VL)으로 하강하는 구간에서 제 2 펄스 (P2) 및 제 4 펄스(P4)를 하이 상태로 출력하고, 제 1 펄스(P1) 및 제 3 펄스(P3)를 로우 상태로 출력할 수 있 다. 일 실시 예에 따르면, PFM 모드로 동작하는 동안, 제 1 펄스(P1), 제2 펄스(P2), 제 3 펄스(P3) 및 제 4 펄 스(P4)의 듀티 사이클은 50%일 수 있다. 일 실시 예에 따르면, 펄스 생성기는, 제어 전압(Vc)이 지정된 값(Vc.LMTD)보다 크거나 같을 때, PWM 모 드로 동작할 수 있다. 일 실시 예에 따르면, 펄스 생성기는, PWM 모드로 동작하는 동안, 제어 전압(Vc)과 지정된 값(Vc.LMTD)의 차이 값(Vc-Vc.LMTD)을 산출할 수 있다. 펄스 생성기는 상기 차이 값(Vc-Vc.LMTD)의 크기에 비례하는 길 이를 갖는 제 1 데드 타임(DT14)을 제 1 펄스(P1) 및 제 4 펄스(P4)에 인가하고, 상기 차이 값(Vc-Vc.LMTD)의 크기에 비례하는 길이를 갖는 제 2 데드 타임(DT23)을 제 2 펄스(P2) 및 제 3 펄스(P3)에 인가할 수 있다. 예를 들면, 펄스 생성기는, 상기 차이 값(Vc-Vc.LMTD)이 상대적으로 작은 제 1 크기를 갖는 경우 DT14-1로 표 시한 바와 같이 상대적으로 짧은 길이의 제 1 데드 타임(DT14)을 제 1 펄스(P1) 및 제 4 펄스(P4)에 추가할 수 있다. 예를 들면, 펄스 생성기는, 상기 차이 값(Vc-Vc.LMTD)이 상대적으로 큰 제 2 크기를 갖는 경우 DT14-2로 표시한 바와 같이 상대적으로 긴 길이의 제 2 데드 타임(DT14)을 제 1 펄스(P1) 및 제 4 펄스(P4)에 추가할 수 있다. 일 실시 예에 따르면, 펄스 생성기는 제 1 데드 타임(DT14)을 제 1 펄스(P1) 및 제 4 펄스(P4)에 인가함 에 있어서, 제 1 펄스(P1)의 하강 엣지(예: 하이 상태(H)에서 로우 상태(L)로 천이되는 시점)와 제 4 펄스(P4) 의 상승 엣지(예: 로우 상태(L)에서 하이 상태(H)로 천이되는 시점) 사이에, 제 1 펄스(P1) 및 제 4 펄스(P4) 각각에 대하여 제 1 데드 타임(DT14)을 인가할 수 있다. 일 실시 예에서, 제 1 데드 타임(DT14)을 제 1 펄스 (P1) 및 제 4 펄스(P4)에 인가함에 있어서, 제2 펄스(P2)는 제 1 펄스(P1)에 반전되고, 제 3 펄스(P3)는 제 4 펄스(P4)에 반전될 수 있다. 일 실시 예에 따르면, 펄스 생성기는 제 2 데드 타임(DT23)을 제 2 펄스(P2) 및 제 3 펄스(P3)에 인가함 에 있어서, 제 3 펄스(P3)의 하강 엣지(예: 하이 상태(H)에서 로우 상태(L)로 천이되는 시점)와 제 2 펄스(P2) 의 상승 엣지(예: 로우 상태(L)에서 하이 상태(H)로 천이되는 시점) 사이에, 제 3 펄스(P3) 및 제 2 펄스(P2) 각각에 대하여 제 2 데드 타임(DT23)을 인가할 수 있다. 일 실시 예에서, 제 2 데드 타임(DT23)을 제 2 펄스 (P2) 및 제 3 펄스(P3)에 인가함에 있어서, 제1 펄스(P1)는 제 2 펄스(P2)에 반전되고, 제 4 펄스(P4)는 제 3 펄스(P3)에 반전될 수 있다. 일 실시 예에 따르면, 펄스 생성기는 제 1 데드 타임(DT14)을 제 1 펄스(P1) 및 제 4 펄스(P4)에 인가하 는 동작과 제 2 데드 타임(DT23)을 제 2 펄스(P2) 및 제 3 펄스(P3)에 인가하는 동작을 번갈아가면서 수행할 수 있다. 도시된 예에서, 도 11의 Vc_R은 제어 보상 회로에서 생성된 제어 전압(Vc)에 해당된 그래프의 위상을 반 전시킨 반전 그래프일 수 있다. 이러한 반전 그래프(Vc_R)에서 1131, 1132, 1133에 해당하는 포인트들은 반전 그래프(Vc_R)와 삼각파가 교차하는 타이밍을 나타낼 수 있다. 펄스 생성기는 PWM 모드로 동작하는 동안 반전 그래프(Vc_R)와 삼각파가 교차하는 타이밍(1131, 1132, 1133)에서 제 1 데드 타임을 제 1 펄스 (P1) 및 제 4 펄스(P4)에 인가하거나 또는 제 2 데드 타임을 제 2 펄스(P2) 및 제 3 펄스(P3)에 인가할 수 있다. 도 12는 본 발명의 다양한 실시예들에 따른 전력 송신 장치가 PWM 모드로 동작할 때의 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)를 나타낸 파형도일 수 있다. 예를 들면, 도 12는 도 10에 도시된 데드 타임 회로의 출력 파형도로서, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4) 각각의 게이트에 인가되는 펄스일 수 있다. 도 12를 참조하면, 전력 송신 장치(예: 도 10의 전력 송신 장치)가 PWM 모드로 동작할 때, Tx 제어 회로 (예: 도 10의 Tx 제어 회로)로부터 생성되는 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)의 구동 타이밍은, 제 1 기간(C1), 제 2 기간(C2), 제 3 기간(C3), 제 4 기간(C4)로 구분될 수 있다. 다양한 실시예들에 따르면, 제 1 기간(C1), 제 2 기간(C2), 제 3 기간(C3), 및 제 4 기간(C4)의 적어도 일부는 서로가 중복될 수 있다. 예를 들면, 제 1 기간(C1)의 일부와 제 3 기간(C3)의 일부는 서로 중복될 수 있 다. 예를 들면, 제 2 기간(C2)의 일부와 제 4 기간(C4)의 일부는 서로 중복될 수 있다. 제 1 기간(C1) 및 제 2 기간(C2)는 제 1 게이트 신호(Q1_DRV) 및 제 3 게이트 신호(Q3_DRV)의 관점에서 정의되 는 기간일 수 있다. Tx 제어 회로는 PWM 모드로 동작할 때, 제 1 기간(C1)에 따른 동작 및 제 2 기간(C2) 에 따른 동작을 교번적으로 반복할 수 있다. Tx 제어 회로는, 제 1 기간(C1) 동안에, 상기 제 1 게이트 신호(Q1_DRV) 및 상기 제 3 게이트 신호 (Q3_DRV)를 활성화(예: 하이 상태(H)로 출력)하고, 및 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신 호(Q4_DRV)를 비활성화(예: 로우 상태(L)로 출력)할 수 있다. 제 1 기간(C1) 동안에, 상기 제 3 게이트 신호 (Q3_DRV)의 듀티 사이클은 상기 제 1 게이트 신호(Q1_DRV)의 듀티 사이클보다 크도록 설정될 수 있다. Tx 제어 회로는, 상기 제 1 기간(C1) 동안에, 상기 제 2 게이트 신호(Q2_DRV)가 로우 상태(L)인 로우 기간(C1_L 2)의 길이가 상기 제 4 게이트 신호(Q4_DRV)가 로우 상태인 로우 기간(C1_L4)의 길이보다 짧게 설정할 수 있다. Tx 제어 회로는, 제 2 기간(C2) 동안에, 상기 제 1 게이트 신호(Q1_DRV) 및 상기 제 3 게이트 신호 (Q3_DRV)를 활성화(예: 하이 상태(H)로 출력)하고, 및 상기 제 2 게이트 신호(Q2_DRV) 및 상기 제 4 게이트 신 호(Q4_DRV)를 비활성화(예: 로우 상태(L)로 출력)할 수 있다. 제 2 기간(C2) 동안에, 상기 제 1 게이트 신호 (Q1_DRV)의 듀티 사이클은 상기 제 3 게이트 신호(Q3_DRV)의 듀티 사이클보다 크도록 설정될 수 있다. Tx 제어 회로는, 상기 제 2 기간(C2) 동안에, 상기 제 2 게이트 신호(Q2_DRV)가 로우 상태인 로우 기간(C2_L2)의 길이가 상기 제 4 게이트 신호(Q4_DRV)가 로우 상태인 로우 기간(C2_L4)의 길이보다 길게 설정할 수 있다. 제 3 기간(C3) 및 제 4 기간(C4)는 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호(Q4_DRV)의 관점에서 정의되 는 기간일 수 있다. 일 실시예에 따르면, 제 3 기간(C3)는 제 1 기간(C1) 및 제 2 기간(C2) 사이의 기간이고, 제 1 기간(C1)에 대응하는 시간과 적어도 일부 중첩될 수 있다. 일 실시예에 따르면, 제 4 기간(C4)는 제 2 기 간(C2) 이후의 기간으로서, 제 2 기간(C2)과 적어도 일부가 중첩되는 기간을 포함할 수 있다. Tx 제어 회로 는 PWM 모드로 동작할 때, 제 3 기간(C3)에 따른 동작 및 제 4 기간(C4)에 따른 동작을 교번적으로 반복할 수 있다. Tx 제어 회로는, 제 3 기간(C3) 동안에, 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호(Q4_DRV)를 활성 화(예: 하이 상태(H)로 출력)하고, 일부 기간 동안 제 3 게이트 신호(Q3_DRV)를 활성화(예: 하이 상태(H)로 출 력)하고, 제 1 게이트 신호(Q1_DRV)를 비활성화(예: 로우 상태(L)로 출력)할 수 있다. 제 3 기간(C3) 동안에, 제 2 게이트 신호(Q2_DRV)의 듀티 사이클은 제 4 게이트 신호(Q4_DRV)의 듀티 사이클보다 크게 설정될 수 있다. Tx 제어 회로는, 상기 제 3 기간(C3) 동안에, 상기 제 1 게이트 신호(Q1_DRV)가 로우 상태(L)인 로우 기간 (C3_L1)의 길이가 상기 제 3 게이트 신호(Q3_DRV)가 로우 상태인 로우 기간(C3_L3)의 길이보다 길게 설정할 수 있다. Tx 제어 회로는, 제 4 기간(C4) 동안에, 제 2 게이트 신호(Q2_DRV) 및 제 4 게이트 신호(Q4_DRV)를 활성 화(예: 하이 상태(H)로 출력)하고, 일부 기간 동안 제 1 게이트 신호(Q1_DRV)를 활성화(예: 하이 상태(H)로 출 력)하고, 제 3 게이트 신호(Q3_DRV)를 비활성화(예: 로우 상태(L)로 출력)할 수 있다. 제 4 기간(C4) 동안에, 제 2 게이트 신호(Q2_DRV)의 듀티 사이클은 제 4 게이트 신호(Q4_DRV)의 듀티 사이클보다 작게 설정될 수 있다. Tx 제어 회로는, 상기 제 4 기간(C4) 동안에, 상기 제 1 게이트 신호(Q1_DRV)가 로우 상태인 로우 기간 (C4_L1)의 길이가 상기 제 3 게이트 신호(Q3_DRV)가 로우 상태인 로우 기간(C4_L3)의 길이보다 짧게 설정할 수 있다. 다양한 실시예들에 따르면, Tx 제어 회로는 PWM 모드로 동작할 때, 상기 정의된 바와 같이, 제 1 기간(C 1)에 따른 동작, 제 3 기간(C3)에 따른 동작, 제 2 기간(C2)에 따른 동작, 및 제 4 기간(C4)에 따른 동작을 순 차적으로 수행하고 반복할 수 있다. 도 13은 본 발명의 다양한 실시예들에 따른 전력 송신 장치가 PWM 모드로 동작할 때의 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)에 따른 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 동작 그래프일 수 있다. 도 13의 그래프 1301은, 제 1 게이트 신호(예: 도 12의 제 1 게이트 신호(Q1_DRV))에 따른 제 1 스위치(예: 도 10의 제 1 스위치(Q1))의 전류(Ids1)를 나타낸다. 도 13의 그래프 1302는, 제 2 게이트 신호(예: 도 12의 제 2 게이트 신호(Q2_DRV))에 따른 제 2 스위치(예: 도 10의 제 2 스위치(Q2))의 전류(Ids2)를 나타낸다. 도 13의 그 래프 1303은, 제 3 게이트 신호(예: 도 12의 제 3 게이트 신호(Q3_DRV))에 따른 제 3 스위치(예: 도 10의 제 3 스위치(Q3))의 전류(Ids3)를 나타낸다. 도 13의 그래프 1304는, 제 4 게이트 신호(예: 도 12의 제 4 게이트 신 호(Q4_DRV))에 따른 제 4 스위치(예: 도 10의 제 4 스위치(Q4))의 전류(Ids4)를 나타낸다. 도 13의 그래프 1305는, 송신 코일(예: 도 10의 송신 코일(311L))의 양단에 인가되는 구동 전압(V_Drv)을 나타낸다. 도 13을 참조하면, 전력 송신 장치(예: 도 10의 전력 송신 장치)가 PWM 모드로 동작할 때의 제 1 게이트 신호 내지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV)는 도 12를 참조하여 설명한 바와 같이, 제 1 기 간(C1), 제 3 기간(C3), 제 2 기간(C2), 및 제 4 기간(C4)에 따른 펄스들이 순차적으로 반복될 수 있다. 다양한 실시예에 따른 PWM 모드로 동작하는 전력 송신 장치는, 각각의 게이트 신호들이 서로 위상차를 갖 고, 각각의 게이트 신호는 듀티 사이클의 증감이 반복되도록 함으로써, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭을 위한 데드 타임의 기간 확보가 용이하여, 스위칭 노이즈를 줄일 수 있다. 이하, 본 발명의 다양한 실시예들에 따른 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 영 전압 스위칭을 설명한다. 그래프 1301의 1301-1 부분은, 제 1 스위치(Q1)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오 드를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 1 스위치(Q1)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 1302의 1302-1 부분은, 제 2 스위치(Q2)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오 드를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 2 스위치(Q2)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 1303의 1303-1 부분은, 제 3 스위치(Q3)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오 드를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 3 스위치(Q3)가 턴온시 영 전압 스위칭 하였음을 의미한다. 그래프 1304의 1304-1 부분은, 제 4 스위치(Q4)가 턴온되어 정방향 전류가 흐르기 전에 일시적으로 바디 다이오 드를 통해 역방향 전류가 흐르는 것 나타내고 있으며, 이는 제 4 스위치(Q4)가 턴온시 영 전압 스위칭 하였음을 의미한다. 다양한 실시예들에 따른 전력 송신 장치의 PWM 구동 방법은, 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 턴온시 영 전압 스위칭이 용이하면서도 제 1 스위치 내지 제 4 스위치(Q1, Q2, Q3, Q4)의 전류 비대칭으 로 인한 신뢰성 저하 이슈를 방지하고, RMS(root-mean-square) 값이 증가하는 이슈가 방지할 수 있다. 예를 들 면, 도 13의 1310 기간을 살펴보면, 제 1 스위치(Q1)의 전류(Ids1)에 비하여 제 3 스위치(Q3)의 전류(Ids3)가 상대적으로 크며 전류 비대칭이 발생하는 것을 알 수 있다. 그러나, 도 13의 1310 기간 이후의 1320 기간을 살 펴보면, 제 1 스위치(Q1)의 전류(Ids1)에 비하여 제 3 스위치(Q3)의 전류(Ids3)가 상대적으로 작으며 전류 비대 칭 현상은 역전되는 것을 알 수 있다. 이와 같은, 전류 비대칭 및 전류 비대칭의 보상은, 제 1 게이트 신호 내 지 제 4 게이트 신호(Q1_DRV, Q2_DRV, Q3_DRV, Q4_DRV) 각각의 듀티 사이클이 증감을 반복하기 때문일 수 있다. 일 실시예에 따르면, 전력 송신 장치의 PWM 구동 방법은, 각 스위치(예: 제 1 스위치 내지 제 4 스 위치(Q1, Q2, Q3, Q4))의 전류를 균일하게 유지하여 비대칭 전류로 발생할 수 있는 잠재적 발열 문제를 방지하 고 안정적으로 전력 수신 장치로 전력을 전송할 수 있다. 도 14는 다양한 실시예들에 따른 전력 송신 장치의 PWM 구동 방법을 설명하기 위한 그래프이다. 도 14에서 그래프 1410은 도 8 및 도 9에 도시된 비교예에 따른 PWM 구동 방법에서의 게이트 신호의 듀티 사이클을 나타낸 다. 도 14에서 그래프 1420은 본 발명에 따른 게이트 신호의 듀티 사이클을 나타낸다. 도 14에서 그래프 1430은 전력 수신 장치의 차저에 공급되는 부하 전류를 나타낸다. 도 14를 참조하면, 다양한 실시예들에 따른 전력 송신 장치(예: 도 10의 전력 송신 장치)의 PWM 구동 방법 은, 상대적으로 작은 듀티 사이클의 조정만으로도 넓은 범위의 부하 전류에 따른 송신 전력을 제어할 수 있다. 예를 들면, 그래프 1430의 1431 부분과 같이, 전력 수신 장치(예: 도 10의 전력 수신 장치)의 차저(예: 도 10의 차저)에 공급되는 부하 전류가 약 0.3 A 일 때, 비교예에 따른 PWM 구동 방법은 약 34 %의 듀티 사이 클(그래프 1410의 1411 부분 참조)로 게이트 신호를 제어할 수 있다. 따라서, 비교예에 따른 전력 송신 장치 는, 부하 전류가 약 0.3 A보다 더 낮아지는 경우에는 게이트 신호의 듀티 사이클을 약 34 %보다 더 낮춰야하지만, 듀티 사이클이 약 30% 미만으로 낮아지면 하드 스위칭이 발생할 가능성이 높아지므로 듀티 사이클을 조 정하는 제약이 클 수 있다. 반면에, 다양한 실시예들에 따른 전력 송신 장치의 PWM 구동 방법은, 약 40 %의 듀티 사이클(그래프 1420 의 1421 부분 참조)로 게이트 신호를 제어하여도 부하 전류가 약 0.3 A를 커버할 수 있으므로, 부하 전류가 더 낮아지더라도 전력 신호의 전력을 조정하기 위한 마진(예: 약 30 % 내지 약 40%의 듀티 사이클)을 더 확보할 수 있고, 커패시터의 스위칭을 통한 인밴드 통신시 통신 안정성을 높일 수 있다."}
{"patent_id": "10-2020-0127421", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는, 다양한 실시예들에 따른, 전력 관리 모듈 및 배터리에 대한 블록도이다. 도 3은 다양한 실시예들에 따른 무선 충전 시스템을 나타낸 블록도이다. 도 4는 무선 충전 시스템의 동작 흐름도이다. 도 5는 본 발명의 다양한 실시예들에 따른 무선 충전 시스템의 회로 구성도이다. 도 6은 본 발명의 다양한 실시예들에 따른 전력 송신 장치의 풀 브릿지 인버터를 제어하기 위한 게이트 신호들 의 예시이다. 도 7은 PFM 모드 및 PWM 모드에 따른 송신 전력의 크기를 나타낸 그래프이다. 도 8은 제 1 게이트 신호 내지 제 4 게이트 신호가 출력되는 기간의 적어도 일부를 중첩시키는 phase shifted PWM 방식을 나타낸 그래프일 수 있다. 도 9는 제 1 게이트 신호 내지 제 4 게이트 신호가 출력되는 기간을 비대칭적으로 제어하는 asymmetric PWM 방 식을 나타낸 그래프일 수 있다. 도 10은 본 발명의 다양한 실시예들에 따른 무선 충전 시스템의 회로 구성도이다. 도 11은 본 발명의 다양한 실시예들에 따른 제한 회로 및 펄스 생성기의 동작 파형도이다. 도 12는 본 발명의 다양한 실시예들에 따른 전력 송신 장치가 PWM 모드로 동작할 때의 제 1 게이트 신호 내지 제 4 게이트 신호를 나타낸 파형도일 수 있다. 도 13은 본 발명의 다양한 실시예들에 따른 전력 송신 장치가 PWM 모드로 동작할 때의 제 1 게이트 신호 내지 제 4 게이트 신호에 따른 제 1 스위치 내지 제 4 스위치의 동작 그래프일 수 있다. 도 14는 다양한 실시예들에 따른 전력 송신 장치의 PWM 구동 방법을 설명하기 위한 그래프이다."}
