Timing Analyzer report for lanqiao_16_mocks_01
Wed Apr  9 21:18:46 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sclk'
 13. Slow 1200mV 85C Model Hold: 'sclk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'sclk'
 22. Slow 1200mV 0C Model Hold: 'sclk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'sclk'
 30. Fast 1200mV 0C Model Hold: 'sclk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; lanqiao_16_mocks_01                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.1%      ;
;     Processors 3-16        ;   2.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.37 MHz ; 174.37 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; sclk  ; -4.735 ; -1603.421          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; sclk  ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; sclk  ; -3.000 ; -718.247                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.735 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.158      ;
; -4.679 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 5.106      ;
; -4.679 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 5.106      ;
; -4.679 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 5.106      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.644 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.565      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.604 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.582     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.600 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 5.023      ;
; -4.588 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.076     ; 5.513      ;
; -4.588 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.076     ; 5.513      ;
; -4.588 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.076     ; 5.513      ;
; -4.548 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.971      ;
; -4.548 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.971      ;
; -4.548 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.971      ;
; -4.544 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 4.971      ;
; -4.544 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 4.971      ;
; -4.544 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 4.971      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.539 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.578     ; 4.962      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.505 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.426      ;
; -4.483 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 4.910      ;
; -4.483 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 4.910      ;
; -4.483 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.574     ; 4.910      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.473 ; key:key_pp_inst|cnt_lp_rcgn[15] ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.394      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
; -4.463 ; key:key_pp_inst|cnt_lp_rcgn[12] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 5.384      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; down_counter:down_counter_inst|cnt_state[1] ; down_counter:down_counter_inst|cnt_state[1] ; sclk         ; sclk        ; 0.000        ; 0.102      ; 0.746      ;
; 0.453 ; key:key_2_inst|is_lp_rcgn_scsful            ; key:key_2_inst|is_lp_rcgn_scsful            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key:key_2_inst|is_lp_rcgn_enable            ; key:key_2_inst|is_lp_rcgn_enable            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key:key_pp_inst|is_lp_rcgn_scsful           ; key:key_pp_inst|is_lp_rcgn_scsful           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key:key_pp_inst|is_lp_rcgn_enable           ; key:key_pp_inst|is_lp_rcgn_enable           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; num_to_bit:num_to_bit_inst|num_01_shift[13] ; num_to_bit:num_to_bit_inst|num_01_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; num_to_bit:num_to_bit_inst|num_01_shift[12] ; num_to_bit:num_to_bit_inst|num_01_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; num_to_bit:num_to_bit_inst|num_01_shift[9]  ; num_to_bit:num_to_bit_inst|num_01_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; num_to_bit:num_to_bit_inst|num_01_shift[8]  ; num_to_bit:num_to_bit_inst|num_01_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key:key_1_inst|is_lp_rcgn_scsful            ; key:key_1_inst|is_lp_rcgn_scsful            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key:key_1_inst|is_lp_rcgn_enable            ; key:key_1_inst|is_lp_rcgn_enable            ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; down_counter:down_counter_inst|cnt_state[2] ; down_counter:down_counter_inst|cnt_state[2] ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; down_counter:down_counter_inst|cnt_state[0] ; down_counter:down_counter_inst|cnt_state[0] ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; led:led_inst|led                            ; led:led_inst|led                            ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_00_shift[12] ; num_to_bit:num_to_bit_inst|num_00_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_00_shift[13] ; num_to_bit:num_to_bit_inst|num_00_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_00_shift[9]  ; num_to_bit:num_to_bit_inst|num_00_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_00_shift[7]  ; num_to_bit:num_to_bit_inst|num_00_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_00_shift[8]  ; num_to_bit:num_to_bit_inst|num_00_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_02_shift[13] ; num_to_bit:num_to_bit_inst|num_02_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_02_shift[12] ; num_to_bit:num_to_bit_inst|num_02_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_02_shift[9]  ; num_to_bit:num_to_bit_inst|num_02_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_02_shift[8]  ; num_to_bit:num_to_bit_inst|num_02_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_02_shift[7]  ; num_to_bit:num_to_bit_inst|num_02_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; num_to_bit:num_to_bit_inst|num_01_shift[7]  ; num_to_bit:num_to_bit_inst|num_01_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; num_to_bit:num_to_bit_inst|num_01_shift[10] ; num_to_bit:num_to_bit_inst|num_01_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; num_to_bit:num_to_bit_inst|num_00_shift[10] ; num_to_bit:num_to_bit_inst|num_00_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; num_to_bit:num_to_bit_inst|num_00_shift[6]  ; num_to_bit:num_to_bit_inst|num_00_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; num_to_bit:num_to_bit_inst|num_02_shift[10] ; num_to_bit:num_to_bit_inst|num_02_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; num_to_bit:num_to_bit_inst|num_02_shift[6]  ; num_to_bit:num_to_bit_inst|num_02_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; num_to_bit:num_to_bit_inst|num_01_shift[6]  ; num_to_bit:num_to_bit_inst|num_01_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[0]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[0]   ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.758      ;
; 0.475 ; down_counter:down_counter_inst|cnt_1s[25]   ; down_counter:down_counter_inst|cnt_1s[25]   ; sclk         ; sclk        ; 0.000        ; 0.098      ; 0.785      ;
; 0.492 ; down_counter:down_counter_inst|cnt[6]       ; down_counter:down_counter_inst|cnt[6]       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.785      ;
; 0.500 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[4]  ; bit_to_caseg:bit_to_caseg_inst|sel[4]       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; num_to_bit:num_to_bit_inst|num_01_shift[2]  ; num_to_bit:num_to_bit_inst|num_01_shift[3]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|sel[2]       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|sel[1]       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[5]  ; bit_to_caseg:bit_to_caseg_inst|sel[5]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; num_to_bit:num_to_bit_inst|num_00_shift[2]  ; num_to_bit:num_to_bit_inst|num_00_shift[3]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; num_to_bit:num_to_bit_inst|num_00_shift[3]  ; num_to_bit:num_to_bit_inst|num_00_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; num_to_bit:num_to_bit_inst|num_02_shift[3]  ; num_to_bit:num_to_bit_inst|num_02_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.795      ;
; 0.528 ; bit_to_caseg:bit_to_caseg_inst|signal_1ms   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; bit_to_caseg:bit_to_caseg_inst|signal_1ms   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.821      ;
; 0.533 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[2]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.825      ;
; 0.533 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[1]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.825      ;
; 0.534 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[6]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.826      ;
; 0.534 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[0]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.826      ;
; 0.535 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[5]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.827      ;
; 0.535 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[4]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.827      ;
; 0.536 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[3]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.828      ;
; 0.563 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[4]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.856      ;
; 0.569 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[6]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.862      ;
; 0.571 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[7]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.864      ;
; 0.580 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[3]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.873      ;
; 0.582 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[2]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.875      ;
; 0.583 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[0]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.876      ;
; 0.587 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[1]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.880      ;
; 0.614 ; key:key_pp_inst|cnt_lp_rcgn[15]             ; key:key_pp_inst|cnt_lp_rcgn[16]             ; sclk         ; sclk        ; 0.000        ; 0.582      ; 1.408      ;
; 0.618 ; key:key_2_inst|cnt_20ms[3]                  ; key:key_2_inst|cnt_20ms[4]                  ; sclk         ; sclk        ; 0.000        ; 0.579      ; 1.409      ;
; 0.619 ; key:key_pp_inst|cnt_lp_rcgn[13]             ; key:key_pp_inst|cnt_lp_rcgn[14]             ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.409      ;
; 0.620 ; key:key_pp_inst|cnt_lp_rcgn[7]              ; key:key_pp_inst|cnt_lp_rcgn[8]              ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.410      ;
; 0.621 ; key:key_2_inst|cnt_lp_rcgn[1]               ; key:key_2_inst|cnt_lp_rcgn[2]               ; sclk         ; sclk        ; 0.000        ; 0.575      ; 1.408      ;
; 0.621 ; key:key_pp_inst|cnt_lp_rcgn[23]             ; key:key_pp_inst|cnt_lp_rcgn[24]             ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.411      ;
; 0.627 ; key:key_pp_inst|cnt_lp_rcgn[0]              ; key:key_pp_inst|cnt_lp_rcgn[1]              ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.417      ;
; 0.629 ; key:key_2_inst|cnt_20ms[12]                 ; key:key_2_inst|cnt_20ms[13]                 ; sclk         ; sclk        ; 0.000        ; 0.579      ; 1.420      ;
; 0.629 ; key:key_pp_inst|cnt_lp_rcgn[20]             ; key:key_pp_inst|cnt_lp_rcgn[21]             ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.419      ;
; 0.631 ; key:key_2_inst|cnt_lp_rcgn[4]               ; key:key_2_inst|cnt_lp_rcgn[5]               ; sclk         ; sclk        ; 0.000        ; 0.575      ; 1.418      ;
; 0.636 ; key:key_pp_inst|cnt_lp_rcgn[0]              ; key:key_pp_inst|cnt_lp_rcgn[2]              ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.426      ;
; 0.636 ; key:key_pp_inst|cnt_lp_rcgn[6]              ; key:key_pp_inst|cnt_lp_rcgn[8]              ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.426      ;
; 0.637 ; key:key_pp_inst|cnt_lp_rcgn[12]             ; key:key_pp_inst|cnt_lp_rcgn[14]             ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.427      ;
; 0.638 ; key:key_2_inst|cnt_20ms[12]                 ; key:key_2_inst|cnt_20ms[14]                 ; sclk         ; sclk        ; 0.000        ; 0.579      ; 1.429      ;
; 0.638 ; key:key_pp_inst|cnt_lp_rcgn[20]             ; key:key_pp_inst|cnt_lp_rcgn[22]             ; sclk         ; sclk        ; 0.000        ; 0.578      ; 1.428      ;
; 0.639 ; key:key_2_inst|cnt_lp_rcgn[0]               ; key:key_2_inst|cnt_lp_rcgn[2]               ; sclk         ; sclk        ; 0.000        ; 0.575      ; 1.426      ;
; 0.640 ; key:key_2_inst|cnt_lp_rcgn[4]               ; key:key_2_inst|cnt_lp_rcgn[6]               ; sclk         ; sclk        ; 0.000        ; 0.575      ; 1.427      ;
; 0.642 ; num_to_bit:num_to_bit_inst|num_02_shift[1]  ; num_to_bit:num_to_bit_inst|num_02_shift[2]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.934      ;
; 0.644 ; num_to_bit:num_to_bit_inst|num_01_shift[0]  ; num_to_bit:num_to_bit_inst|num_01_shift[1]  ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.936      ;
; 0.652 ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; num_to_bit:num_to_bit_inst|bit_7[1]         ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.944      ;
; 0.653 ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; num_to_bit:num_to_bit_inst|bit_1[1]         ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.945      ;
; 0.656 ; up_counter:up_counter_inst_1|cnt[4]         ; num_to_bit:num_to_bit_inst|num_01_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.949      ;
; 0.669 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[3]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.961      ;
; 0.671 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[0]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.963      ;
; 0.672 ; down_counter:down_counter_inst|cnt_1s[22]   ; down_counter:down_counter_inst|cnt_1s[23]   ; sclk         ; sclk        ; 0.000        ; 0.536      ; 1.420      ;
; 0.673 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[6]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.965      ;
; 0.673 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[4]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.965      ;
; 0.678 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[1]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.970      ;
; 0.681 ; down_counter:down_counter_inst|cnt_1s[22]   ; down_counter:down_counter_inst|cnt_1s[24]   ; sclk         ; sclk        ; 0.000        ; 0.536      ; 1.429      ;
; 0.683 ; num_to_bit:num_to_bit_inst|bit_1[2]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; sclk         ; sclk        ; 0.000        ; 0.083      ; 0.978      ;
; 0.687 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[5]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.979      ;
; 0.691 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[2]       ; sclk         ; sclk        ; 0.000        ; 0.080      ; 0.983      ;
; 0.698 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[7]  ; bit_to_caseg:bit_to_caseg_inst|sel[7]       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[6]  ; bit_to_caseg:bit_to_caseg_inst|sel[6]       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.992      ;
; 0.701 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[3]  ; bit_to_caseg:bit_to_caseg_inst|sel[3]       ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.994      ;
; 0.704 ; num_to_bit:num_to_bit_inst|bit_1[3]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[3]  ; sclk         ; sclk        ; 0.000        ; 0.083      ; 0.999      ;
; 0.705 ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; num_to_bit:num_to_bit_inst|bit_4[1]         ; sclk         ; sclk        ; 0.000        ; 0.079      ; 0.996      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.78 MHz ; 186.78 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sclk  ; -4.354 ; -1466.044         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; sclk  ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; sclk  ; -3.000 ; -718.247                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[11]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[12]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[13]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.354 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[15]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.810      ;
; -4.295 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[31]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.752      ;
; -4.295 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[20]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.752      ;
; -4.295 ; key:key_pp_inst|cnt_lp_rcgn[3]          ; key:key_pp_inst|cnt_lp_rcgn[23]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.752      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[11]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[12]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[13]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.222 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[15]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.152      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[11]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[12]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[13]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.220 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[15]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.676      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[11]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[12]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[13]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.209 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[15]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.665      ;
; -4.178 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[31]         ; sclk         ; sclk        ; 1.000        ; -0.071     ; 5.109      ;
; -4.178 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[20]         ; sclk         ; sclk        ; 1.000        ; -0.071     ; 5.109      ;
; -4.178 ; key:key_pp_inst|cnt_lp_rcgn[5]          ; key:key_pp_inst|cnt_lp_rcgn[23]         ; sclk         ; sclk        ; 1.000        ; -0.071     ; 5.109      ;
; -4.161 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[31]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.618      ;
; -4.161 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[20]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.618      ;
; -4.161 ; key:key_pp_inst|cnt_lp_rcgn[22]         ; key:key_pp_inst|cnt_lp_rcgn[23]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.618      ;
; -4.150 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[31]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.607      ;
; -4.150 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[20]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.607      ;
; -4.150 ; key:key_pp_inst|cnt_lp_rcgn[2]          ; key:key_pp_inst|cnt_lp_rcgn[23]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.607      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[11]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[12]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[13]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.137 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[15]         ; sclk         ; sclk        ; 1.000        ; -0.546     ; 4.593      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[11]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[12]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[13]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.108 ; key:key_pp_inst|cnt_lp_rcgn[13]         ; key:key_pp_inst|cnt_lp_rcgn[15]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.038      ;
; -4.078 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[31]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.535      ;
; -4.078 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[20]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.535      ;
; -4.078 ; key:key_pp_inst|cnt_lp_rcgn[14]         ; key:key_pp_inst|cnt_lp_rcgn[23]         ; sclk         ; sclk        ; 1.000        ; -0.545     ; 4.535      ;
; -4.075 ; key:key_pp_inst|cnt_signal_interval[30] ; key:key_pp_inst|cnt_signal_interval[28] ; sclk         ; sclk        ; 1.000        ; -0.540     ; 4.537      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[11]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[12]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[13]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.075 ; key:key_pp_inst|cnt_lp_rcgn[15]         ; key:key_pp_inst|cnt_lp_rcgn[15]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 5.005      ;
; -4.066 ; key:key_pp_inst|cnt_lp_rcgn[12]         ; key:key_pp_inst|cnt_lp_rcgn[0]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 4.996      ;
; -4.066 ; key:key_pp_inst|cnt_lp_rcgn[12]         ; key:key_pp_inst|cnt_lp_rcgn[4]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 4.996      ;
; -4.066 ; key:key_pp_inst|cnt_lp_rcgn[12]         ; key:key_pp_inst|cnt_lp_rcgn[5]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 4.996      ;
; -4.066 ; key:key_pp_inst|cnt_lp_rcgn[12]         ; key:key_pp_inst|cnt_lp_rcgn[6]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 4.996      ;
; -4.066 ; key:key_pp_inst|cnt_lp_rcgn[12]         ; key:key_pp_inst|cnt_lp_rcgn[7]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 4.996      ;
; -4.066 ; key:key_pp_inst|cnt_lp_rcgn[12]         ; key:key_pp_inst|cnt_lp_rcgn[9]          ; sclk         ; sclk        ; 1.000        ; -0.072     ; 4.996      ;
; -4.066 ; key:key_pp_inst|cnt_lp_rcgn[12]         ; key:key_pp_inst|cnt_lp_rcgn[10]         ; sclk         ; sclk        ; 1.000        ; -0.072     ; 4.996      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; down_counter:down_counter_inst|cnt_state[1] ; down_counter:down_counter_inst|cnt_state[1] ; sclk         ; sclk        ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; key:key_2_inst|is_lp_rcgn_scsful            ; key:key_2_inst|is_lp_rcgn_scsful            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key:key_2_inst|is_lp_rcgn_enable            ; key:key_2_inst|is_lp_rcgn_enable            ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key:key_pp_inst|is_lp_rcgn_scsful           ; key:key_pp_inst|is_lp_rcgn_scsful           ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key:key_pp_inst|is_lp_rcgn_enable           ; key:key_pp_inst|is_lp_rcgn_enable           ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; led:led_inst|led                            ; led:led_inst|led                            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_00_shift[12] ; num_to_bit:num_to_bit_inst|num_00_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_00_shift[13] ; num_to_bit:num_to_bit_inst|num_00_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_00_shift[9]  ; num_to_bit:num_to_bit_inst|num_00_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_00_shift[7]  ; num_to_bit:num_to_bit_inst|num_00_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_00_shift[8]  ; num_to_bit:num_to_bit_inst|num_00_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_02_shift[13] ; num_to_bit:num_to_bit_inst|num_02_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_02_shift[12] ; num_to_bit:num_to_bit_inst|num_02_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_02_shift[9]  ; num_to_bit:num_to_bit_inst|num_02_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_02_shift[8]  ; num_to_bit:num_to_bit_inst|num_02_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_02_shift[7]  ; num_to_bit:num_to_bit_inst|num_02_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_01_shift[13] ; num_to_bit:num_to_bit_inst|num_01_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_01_shift[12] ; num_to_bit:num_to_bit_inst|num_01_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_01_shift[9]  ; num_to_bit:num_to_bit_inst|num_01_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_01_shift[8]  ; num_to_bit:num_to_bit_inst|num_01_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; num_to_bit:num_to_bit_inst|num_01_shift[7]  ; num_to_bit:num_to_bit_inst|num_01_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key:key_1_inst|is_lp_rcgn_scsful            ; key:key_1_inst|is_lp_rcgn_scsful            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key:key_1_inst|is_lp_rcgn_enable            ; key:key_1_inst|is_lp_rcgn_enable            ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; down_counter:down_counter_inst|cnt_state[2] ; down_counter:down_counter_inst|cnt_state[2] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; down_counter:down_counter_inst|cnt_state[0] ; down_counter:down_counter_inst|cnt_state[0] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; num_to_bit:num_to_bit_inst|num_00_shift[10] ; num_to_bit:num_to_bit_inst|num_00_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; num_to_bit:num_to_bit_inst|num_00_shift[6]  ; num_to_bit:num_to_bit_inst|num_00_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; num_to_bit:num_to_bit_inst|num_02_shift[10] ; num_to_bit:num_to_bit_inst|num_02_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; num_to_bit:num_to_bit_inst|num_02_shift[6]  ; num_to_bit:num_to_bit_inst|num_02_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; num_to_bit:num_to_bit_inst|num_01_shift[10] ; num_to_bit:num_to_bit_inst|num_01_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; num_to_bit:num_to_bit_inst|num_01_shift[6]  ; num_to_bit:num_to_bit_inst|num_01_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[0]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[0]   ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.438 ; down_counter:down_counter_inst|cnt_1s[25]   ; down_counter:down_counter_inst|cnt_1s[25]   ; sclk         ; sclk        ; 0.000        ; 0.089      ; 0.722      ;
; 0.457 ; down_counter:down_counter_inst|cnt[6]       ; down_counter:down_counter_inst|cnt[6]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.724      ;
; 0.469 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[4]  ; bit_to_caseg:bit_to_caseg_inst|sel[4]       ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|sel[2]       ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|sel[1]       ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; num_to_bit:num_to_bit_inst|num_01_shift[2]  ; num_to_bit:num_to_bit_inst|num_01_shift[3]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[5]  ; bit_to_caseg:bit_to_caseg_inst|sel[5]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; num_to_bit:num_to_bit_inst|num_00_shift[3]  ; num_to_bit:num_to_bit_inst|num_00_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; num_to_bit:num_to_bit_inst|num_00_shift[2]  ; num_to_bit:num_to_bit_inst|num_00_shift[3]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; num_to_bit:num_to_bit_inst|num_02_shift[3]  ; num_to_bit:num_to_bit_inst|num_02_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.739      ;
; 0.485 ; bit_to_caseg:bit_to_caseg_inst|signal_1ms   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.753      ;
; 0.486 ; bit_to_caseg:bit_to_caseg_inst|signal_1ms   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.754      ;
; 0.490 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[2]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.757      ;
; 0.490 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[1]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.757      ;
; 0.491 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[6]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.758      ;
; 0.492 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[4]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[0]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[5]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[3]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.760      ;
; 0.515 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[4]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.783      ;
; 0.521 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[6]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.789      ;
; 0.523 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[7]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.791      ;
; 0.538 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[3]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.806      ;
; 0.539 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[2]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.807      ;
; 0.540 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[0]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.808      ;
; 0.544 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[1]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.812      ;
; 0.553 ; key:key_pp_inst|cnt_lp_rcgn[0]              ; key:key_pp_inst|cnt_lp_rcgn[1]              ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.294      ;
; 0.553 ; key:key_pp_inst|cnt_lp_rcgn[13]             ; key:key_pp_inst|cnt_lp_rcgn[14]             ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.294      ;
; 0.553 ; key:key_pp_inst|cnt_lp_rcgn[15]             ; key:key_pp_inst|cnt_lp_rcgn[16]             ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.294      ;
; 0.555 ; key:key_2_inst|cnt_20ms[3]                  ; key:key_2_inst|cnt_20ms[4]                  ; sclk         ; sclk        ; 0.000        ; 0.545      ; 1.295      ;
; 0.556 ; key:key_pp_inst|cnt_lp_rcgn[20]             ; key:key_pp_inst|cnt_lp_rcgn[21]             ; sclk         ; sclk        ; 0.000        ; 0.545      ; 1.296      ;
; 0.557 ; key:key_2_inst|cnt_20ms[12]                 ; key:key_2_inst|cnt_20ms[13]                 ; sclk         ; sclk        ; 0.000        ; 0.545      ; 1.297      ;
; 0.559 ; key:key_pp_inst|cnt_lp_rcgn[7]              ; key:key_pp_inst|cnt_lp_rcgn[8]              ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.300      ;
; 0.560 ; key:key_pp_inst|cnt_lp_rcgn[23]             ; key:key_pp_inst|cnt_lp_rcgn[24]             ; sclk         ; sclk        ; 0.000        ; 0.545      ; 1.300      ;
; 0.561 ; key:key_2_inst|cnt_lp_rcgn[4]               ; key:key_2_inst|cnt_lp_rcgn[5]               ; sclk         ; sclk        ; 0.000        ; 0.540      ; 1.296      ;
; 0.563 ; key:key_2_inst|cnt_lp_rcgn[1]               ; key:key_2_inst|cnt_lp_rcgn[2]               ; sclk         ; sclk        ; 0.000        ; 0.540      ; 1.298      ;
; 0.568 ; key:key_pp_inst|cnt_lp_rcgn[6]              ; key:key_pp_inst|cnt_lp_rcgn[8]              ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.309      ;
; 0.569 ; key:key_pp_inst|cnt_lp_rcgn[0]              ; key:key_pp_inst|cnt_lp_rcgn[2]              ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.310      ;
; 0.571 ; key:key_pp_inst|cnt_lp_rcgn[12]             ; key:key_pp_inst|cnt_lp_rcgn[14]             ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.312      ;
; 0.573 ; key:key_2_inst|cnt_20ms[12]                 ; key:key_2_inst|cnt_20ms[14]                 ; sclk         ; sclk        ; 0.000        ; 0.545      ; 1.313      ;
; 0.573 ; key:key_pp_inst|cnt_lp_rcgn[20]             ; key:key_pp_inst|cnt_lp_rcgn[22]             ; sclk         ; sclk        ; 0.000        ; 0.545      ; 1.313      ;
; 0.575 ; key:key_2_inst|cnt_lp_rcgn[0]               ; key:key_2_inst|cnt_lp_rcgn[2]               ; sclk         ; sclk        ; 0.000        ; 0.540      ; 1.310      ;
; 0.577 ; key:key_2_inst|cnt_lp_rcgn[4]               ; key:key_2_inst|cnt_lp_rcgn[6]               ; sclk         ; sclk        ; 0.000        ; 0.540      ; 1.312      ;
; 0.598 ; num_to_bit:num_to_bit_inst|num_02_shift[1]  ; num_to_bit:num_to_bit_inst|num_02_shift[2]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.865      ;
; 0.600 ; num_to_bit:num_to_bit_inst|num_01_shift[0]  ; num_to_bit:num_to_bit_inst|num_01_shift[1]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.867      ;
; 0.602 ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; num_to_bit:num_to_bit_inst|bit_1[1]         ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.869      ;
; 0.607 ; num_to_bit:num_to_bit_inst|bit_1[2]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.875      ;
; 0.607 ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; num_to_bit:num_to_bit_inst|bit_7[1]         ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.874      ;
; 0.607 ; down_counter:down_counter_inst|cnt_1s[22]   ; down_counter:down_counter_inst|cnt_1s[23]   ; sclk         ; sclk        ; 0.000        ; 0.496      ; 1.298      ;
; 0.614 ; up_counter:up_counter_inst_1|cnt[4]         ; num_to_bit:num_to_bit_inst|num_01_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.881      ;
; 0.623 ; down_counter:down_counter_inst|cnt_1s[22]   ; down_counter:down_counter_inst|cnt_1s[24]   ; sclk         ; sclk        ; 0.000        ; 0.496      ; 1.314      ;
; 0.623 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[3]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.890      ;
; 0.625 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[0]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.892      ;
; 0.626 ; num_to_bit:num_to_bit_inst|bit_0[0]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[0]  ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.894      ;
; 0.627 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[6]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.894      ;
; 0.627 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[4]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.894      ;
; 0.632 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[1]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.899      ;
; 0.644 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[5]       ; sclk         ; sclk        ; 0.000        ; 0.072      ; 0.911      ;
; 0.645 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[7]  ; bit_to_caseg:bit_to_caseg_inst|sel[7]       ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[6]  ; bit_to_caseg:bit_to_caseg_inst|sel[6]       ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.913      ;
; 0.646 ; key:key_pp_inst|cnt_lp_rcgn[15]             ; key:key_pp_inst|cnt_lp_rcgn[17]             ; sclk         ; sclk        ; 0.000        ; 0.546      ; 1.387      ;
; 0.647 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[3]  ; bit_to_caseg:bit_to_caseg_inst|sel[3]       ; sclk         ; sclk        ; 0.000        ; 0.073      ; 0.915      ;
; 0.648 ; key:key_2_inst|cnt_20ms[3]                  ; key:key_2_inst|cnt_20ms[5]                  ; sclk         ; sclk        ; 0.000        ; 0.545      ; 1.388      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sclk  ; -1.455 ; -427.316          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; sclk  ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; sclk  ; -3.000 ; -518.204                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                                               ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.455 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.405      ;
; -1.435 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.385      ;
; -1.435 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.385      ;
; -1.435 ; key:key_pp_inst|cnt_lp_rcgn[5]  ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.385      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.403 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.152      ;
; -1.376 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.125      ;
; -1.376 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.125      ;
; -1.376 ; key:key_pp_inst|cnt_lp_rcgn[3]  ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.125      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.372 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.121      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.355 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.104      ;
; -1.345 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.094      ;
; -1.345 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.094      ;
; -1.345 ; key:key_pp_inst|cnt_lp_rcgn[2]  ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.094      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.341 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.090      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.331 ; key:key_pp_inst|cnt_lp_rcgn[4]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.281      ;
; -1.328 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.077      ;
; -1.328 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.077      ;
; -1.328 ; key:key_pp_inst|cnt_lp_rcgn[22] ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.077      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[12] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[13] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[8]  ; key:key_pp_inst|cnt_lp_rcgn[15] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[31] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[20] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.321 ; key:key_pp_inst|cnt_lp_rcgn[14] ; key:key_pp_inst|cnt_lp_rcgn[23] ; sclk         ; sclk        ; 1.000        ; -0.238     ; 2.070      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[0]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[4]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[5]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[6]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[7]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[9]  ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[10] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
; -1.318 ; key:key_pp_inst|cnt_lp_rcgn[13] ; key:key_pp_inst|cnt_lp_rcgn[11] ; sclk         ; sclk        ; 1.000        ; -0.037     ; 2.268      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; down_counter:down_counter_inst|cnt_state[1] ; down_counter:down_counter_inst|cnt_state[1] ; sclk         ; sclk        ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; key:key_2_inst|is_lp_rcgn_enable            ; key:key_2_inst|is_lp_rcgn_enable            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key:key_1_inst|is_lp_rcgn_scsful            ; key:key_1_inst|is_lp_rcgn_scsful            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key:key_1_inst|is_lp_rcgn_enable            ; key:key_1_inst|is_lp_rcgn_enable            ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; key:key_2_inst|is_lp_rcgn_scsful            ; key:key_2_inst|is_lp_rcgn_scsful            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key:key_pp_inst|is_lp_rcgn_scsful           ; key:key_pp_inst|is_lp_rcgn_scsful           ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key:key_pp_inst|is_lp_rcgn_enable           ; key:key_pp_inst|is_lp_rcgn_enable           ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; led:led_inst|led                            ; led:led_inst|led                            ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_00_shift[12] ; num_to_bit:num_to_bit_inst|num_00_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_00_shift[13] ; num_to_bit:num_to_bit_inst|num_00_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_00_shift[9]  ; num_to_bit:num_to_bit_inst|num_00_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_00_shift[7]  ; num_to_bit:num_to_bit_inst|num_00_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_00_shift[8]  ; num_to_bit:num_to_bit_inst|num_00_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_02_shift[13] ; num_to_bit:num_to_bit_inst|num_02_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_02_shift[12] ; num_to_bit:num_to_bit_inst|num_02_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_02_shift[9]  ; num_to_bit:num_to_bit_inst|num_02_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_02_shift[8]  ; num_to_bit:num_to_bit_inst|num_02_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_02_shift[7]  ; num_to_bit:num_to_bit_inst|num_02_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_01_shift[13] ; num_to_bit:num_to_bit_inst|num_01_shift[13] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_01_shift[12] ; num_to_bit:num_to_bit_inst|num_01_shift[12] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_01_shift[9]  ; num_to_bit:num_to_bit_inst|num_01_shift[9]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_01_shift[8]  ; num_to_bit:num_to_bit_inst|num_01_shift[8]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; num_to_bit:num_to_bit_inst|num_01_shift[7]  ; num_to_bit:num_to_bit_inst|num_01_shift[7]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; down_counter:down_counter_inst|cnt_state[2] ; down_counter:down_counter_inst|cnt_state[2] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; down_counter:down_counter_inst|cnt_state[0] ; down_counter:down_counter_inst|cnt_state[0] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.307      ;
; 0.191 ; down_counter:down_counter_inst|cnt_1s[25]   ; down_counter:down_counter_inst|cnt_1s[25]   ; sclk         ; sclk        ; 0.000        ; 0.043      ; 0.318      ;
; 0.193 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[4]  ; bit_to_caseg:bit_to_caseg_inst|sel[4]       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|sel[2]       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|sel[1]       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[5]  ; bit_to_caseg:bit_to_caseg_inst|sel[5]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_00_shift[10] ; num_to_bit:num_to_bit_inst|num_00_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_00_shift[6]  ; num_to_bit:num_to_bit_inst|num_00_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_00_shift[3]  ; num_to_bit:num_to_bit_inst|num_00_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_00_shift[2]  ; num_to_bit:num_to_bit_inst|num_00_shift[3]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_02_shift[10] ; num_to_bit:num_to_bit_inst|num_02_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_02_shift[6]  ; num_to_bit:num_to_bit_inst|num_02_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_01_shift[10] ; num_to_bit:num_to_bit_inst|num_01_shift[10] ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_01_shift[6]  ; num_to_bit:num_to_bit_inst|num_01_shift[6]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; num_to_bit:num_to_bit_inst|num_01_shift[2]  ; num_to_bit:num_to_bit_inst|num_01_shift[3]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[0]   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[0]   ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; num_to_bit:num_to_bit_inst|num_02_shift[3]  ; num_to_bit:num_to_bit_inst|num_02_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; down_counter:down_counter_inst|cnt[6]       ; down_counter:down_counter_inst|cnt[6]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.317      ;
; 0.213 ; bit_to_caseg:bit_to_caseg_inst|signal_1ms   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; bit_to_caseg:bit_to_caseg_inst|signal_1ms   ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[1]   ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.334      ;
; 0.216 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[6]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.336      ;
; 0.216 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[2]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.336      ;
; 0.216 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[1]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[0]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.337      ;
; 0.218 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[4]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[3]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.339      ;
; 0.223 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; bit_to_caseg:bit_to_caseg_inst|seg[5]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.343      ;
; 0.229 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[3]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.350      ;
; 0.231 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[2]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.352      ;
; 0.232 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[0]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.353      ;
; 0.233 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[4]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.354      ;
; 0.236 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[1]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.357      ;
; 0.238 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[6]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.359      ;
; 0.240 ; bit_to_caseg:bit_to_caseg_inst|cnt_bit[2]   ; bit_to_caseg:bit_to_caseg_inst|sel_disp[7]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.361      ;
; 0.250 ; key:key_pp_inst|cnt_lp_rcgn[15]             ; key:key_pp_inst|cnt_lp_rcgn[16]             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.572      ;
; 0.251 ; key:key_pp_inst|cnt_lp_rcgn[13]             ; key:key_pp_inst|cnt_lp_rcgn[14]             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.573      ;
; 0.252 ; key:key_pp_inst|cnt_lp_rcgn[7]              ; key:key_pp_inst|cnt_lp_rcgn[8]              ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.574      ;
; 0.252 ; num_to_bit:num_to_bit_inst|num_02_shift[1]  ; num_to_bit:num_to_bit_inst|num_02_shift[2]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; key:key_2_inst|cnt_20ms[3]                  ; key:key_2_inst|cnt_20ms[4]                  ; sclk         ; sclk        ; 0.000        ; 0.237      ; 0.574      ;
; 0.253 ; key:key_pp_inst|cnt_lp_rcgn[23]             ; key:key_pp_inst|cnt_lp_rcgn[24]             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.575      ;
; 0.254 ; key:key_2_inst|cnt_lp_rcgn[1]               ; key:key_2_inst|cnt_lp_rcgn[2]               ; sclk         ; sclk        ; 0.000        ; 0.236      ; 0.574      ;
; 0.254 ; num_to_bit:num_to_bit_inst|num_01_shift[0]  ; num_to_bit:num_to_bit_inst|num_01_shift[1]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.374      ;
; 0.260 ; num_to_bit:num_to_bit_inst|bit_1[2]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[2]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.381      ;
; 0.261 ; key:key_pp_inst|cnt_lp_rcgn[0]              ; key:key_pp_inst|cnt_lp_rcgn[1]              ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.583      ;
; 0.262 ; up_counter:up_counter_inst_1|cnt[4]         ; num_to_bit:num_to_bit_inst|num_01_shift[4]  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; key:key_pp_inst|cnt_lp_rcgn[20]             ; key:key_pp_inst|cnt_lp_rcgn[21]             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.585      ;
; 0.264 ; key:key_pp_inst|cnt_lp_rcgn[0]              ; key:key_pp_inst|cnt_lp_rcgn[2]              ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.586      ;
; 0.264 ; key:key_pp_inst|cnt_lp_rcgn[6]              ; key:key_pp_inst|cnt_lp_rcgn[8]              ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.586      ;
; 0.265 ; key:key_2_inst|cnt_lp_rcgn[4]               ; key:key_2_inst|cnt_lp_rcgn[5]               ; sclk         ; sclk        ; 0.000        ; 0.236      ; 0.585      ;
; 0.265 ; key:key_2_inst|cnt_20ms[12]                 ; key:key_2_inst|cnt_20ms[13]                 ; sclk         ; sclk        ; 0.000        ; 0.237      ; 0.586      ;
; 0.265 ; num_to_bit:num_to_bit_inst|num_00_shift[11] ; num_to_bit:num_to_bit_inst|bit_1[1]         ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; key:key_pp_inst|cnt_lp_rcgn[20]             ; key:key_pp_inst|cnt_lp_rcgn[22]             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.588      ;
; 0.266 ; key:key_pp_inst|cnt_lp_rcgn[12]             ; key:key_pp_inst|cnt_lp_rcgn[14]             ; sclk         ; sclk        ; 0.000        ; 0.238      ; 0.588      ;
; 0.266 ; key:key_2_inst|cnt_lp_rcgn[0]               ; key:key_2_inst|cnt_lp_rcgn[2]               ; sclk         ; sclk        ; 0.000        ; 0.236      ; 0.586      ;
; 0.266 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[7]  ; bit_to_caseg:bit_to_caseg_inst|sel[7]       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[6]  ; bit_to_caseg:bit_to_caseg_inst|sel[6]       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; num_to_bit:num_to_bit_inst|bit_0[0]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[0]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; key:key_2_inst|cnt_lp_rcgn[4]               ; key:key_2_inst|cnt_lp_rcgn[6]               ; sclk         ; sclk        ; 0.000        ; 0.236      ; 0.588      ;
; 0.268 ; key:key_2_inst|cnt_20ms[12]                 ; key:key_2_inst|cnt_20ms[14]                 ; sclk         ; sclk        ; 0.000        ; 0.237      ; 0.589      ;
; 0.268 ; bit_to_caseg:bit_to_caseg_inst|sel_disp[3]  ; bit_to_caseg:bit_to_caseg_inst|sel[3]       ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; num_to_bit:num_to_bit_inst|num_02_shift[11] ; num_to_bit:num_to_bit_inst|bit_7[1]         ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; num_to_bit:num_to_bit_inst|bit_1[3]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[3]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.391      ;
; 0.272 ; num_to_bit:num_to_bit_inst|bit_1[1]         ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; num_to_bit:num_to_bit_inst|num_01_shift[11] ; num_to_bit:num_to_bit_inst|bit_4[1]         ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.394      ;
; 0.276 ; num_to_bit:num_to_bit_inst|num_00_shift[7]  ; num_to_bit:num_to_bit_inst|bit_0[1]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.398      ;
; 0.276 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[3]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.396      ;
; 0.278 ; num_to_bit:num_to_bit_inst|num_00_shift[6]  ; num_to_bit:num_to_bit_inst|bit_0[0]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.400      ;
; 0.278 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[4]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[5]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; num_to_bit:num_to_bit_inst|num_02_shift[7]  ; num_to_bit:num_to_bit_inst|bit_6[1]         ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; bit_to_caseg:bit_to_caseg_inst|seg_disp[1]  ; bit_to_caseg:bit_to_caseg_inst|seg[0]       ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.399      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.735    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  sclk            ; -4.735    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1603.421 ; 0.0   ; 0.0      ; 0.0     ; -718.247            ;
;  sclk            ; -1603.421 ; 0.000 ; N/A      ; N/A     ; -718.247            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nrst                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_pp                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 19511    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 19511    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 778   ; 778  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; sclk   ; sclk  ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key_1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key_2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key_pp     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nrst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key_1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key_2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key_pp     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nrst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Wed Apr  9 21:18:44 2025
Info: Command: quartus_sta lanqiao_16_mocks_01 -c lanqiao_16_mocks_01
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lanqiao_16_mocks_01.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.735
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.735           -1603.421 sclk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -718.247 sclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.354           -1466.044 sclk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -718.247 sclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.455            -427.316 sclk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -518.204 sclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4900 megabytes
    Info: Processing ended: Wed Apr  9 21:18:46 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


