---
## Metadata
tags : 
 - Note_done Note_WIP Informatique
 - 
source : UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Représentation des nombres naturels & entiers_
1. [[2.3.2.1 - Bit]]

_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.6.3.1 - Horloge (CLK)]]
1. [[4.6.6 - Mémoire à accès aléatoire (RAM)]]
2. [[4.6.6.1 - Type de mémoires (fonc ordi)]]
3. [[4.6.6.2 - Bus (fonc ordi)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.3 - Mémoire SDRAM]]
2. [[8.3.1 - Mémoire DDR SDRAM]]

# Définition
Les mémoires SDRAM sont fournies sous forme de modules standards (JEDEC) enfichables sur la carte mère d'un ordinateur. Un module de mémoire contient plusieurs circuits intégrés mémoire qui sont utilisés en parallèle → augmente la largeur des données accédées. 
\
_Remarque_ :
1. Différence entre mémoire et module mémoire :
	1. Le rôle de la mémoire est de stocker les données de manière temporaire, tandis que le rôle d'un module de mémoire est de fournir un support physique pour cette mémoire. En d'autres termes, la mémoire représente la capacité de stockage des données, tandis que les modules de mémoire sont les composants physiques qui permettent à cette mémoire d'être installée et utilisée dans un système informatique.
#### Exemples 
1. SIMM – Single Inline Memory Module (largeur de 32 bits) 
**Illustration** : ![[Pasted image 20240331225848.png]]
1. DIMM – Dual Inline Memory Module (largeur de 64 bits)
**Illustration** : ![[Pasted image 20240331225905.png]]
#### Exemple : Micron Technology's 512 Mbits (64 M x 8)
Le module mémoire, Micron Technology's 512 Mbits (64 M x 8), est 
1. Composée de 64 millions de cellules de 8 bits 
2. Organisée en 8192 lignes x 8192 colonnes 
3. 13 lignes d'adresse $(2^{13} = 8192)$ 

_Remarque_ :
1. En informatique, les adresses mémoire sont souvent représentées en puissances de 2, car cela correspond au fonctionnement du système binaire utilisé par les ordinateurs. Ainsi, pour adresser 8192 lignes, il faut 13 bits d'adresse, car $2^{13}$ est égal à 8192.
\
En résumé, le $2^{13}$ indique le nombre de bits d'adresse nécessaires pour adresser les 8192 lignes de la mémoire.

**Illustration** : ![[Pasted image 20240403171749.png]]
##### Parcourt du protocole d'accès SDRAM 
**Illustration étape 1** : ![[Pasted image 20240403172251.png]]
- Envoyer l'adresse de ligne (row) sur le bus d'adresses
- _RAS_ parcourt l'adresse de ligne du module mémoire

**Illustration étape 2** : ![[Pasted image 20240403173850.png]]
- Envoyer l'adresse de colonne (column) sur le bus d'adresses
- _CAS_ parcourt l'adresse de colonne du module mémoire

**Illustration étape 3** : ![[Pasted image 20240403174259.png]]
- Attendre _CL_ cycles (_CAS Latency_). 
- Lire / écrire un mot par cycle d'horloge (2 mots par cycle si DDR)

##### Résumé
**Illustration** : ![[Pasted image 20240403175417.png]]
1) Envoyer l'adresse de ligne (row) sur le bus d'adresses 
2) Attendre $t_{RCD}$ cycles ($RAS$ to $CAS$ Delay). 
3) Envoyer l'adresse de colonne (column) sur le bus d'adresses 
4) Attendre $CL$ cycles ($CAS\ Latency$). 
5) Lire / écrire un mot par cycle d'horloge (2 mots par cycle si $DDR$)

### Impact de ce protocole sur le débit
#### Exemple : Mémoire DDR SDRAM « PC1600 »
1. On a que la fréquence d'horloge 100MHz, donc un cycle d'horloge dure 10ns. Étant donné que chaque cycle du bus système dure 10ns, et que chaque transfert de données prend place à chaque cycle, cela signifie qu'il peut y avoir jusqu'à 100 millions de transferts de données par seconde (MT/s), car la fréquence d'horloge est de 100MHz.
2.  Chaque transfert déplace 64 bits de données (8 octets)
3. Cycles entre $RAS$ et $CAS\ (t_{RDC}) = 2$
4. Cycles entre $CAS$ et lecture des données $(CL) = 3$
5. Taux de transfert théorique = $$\frac{\text{64 bits}}{8} * (2*100MHz) = 1600MB/s$$

##### Quel est le débit maximum atteignable (en MB/s) pour la lecture d'un mot unique ?
- Temps d'accès = ($t_{RDC} + CL$) . temps cycle = (2 + 3) .10ns = 50ns 
- Temps transfert 1 mot : DDR implique 2 transferts par cycle → 200MT/s → temps transfert 1 mot = temps cycle / 2 = 10ns / 2 = 5ns 
- Temps total = 50 ns + 5 ns = 55 ns 
- Débit maximum atteignable = ~18MT/s ou 145MB/s

**Débit maximum atteignable** : C'est l'inverse du temps total pour transférer un mot, exprimé en unités de transfert par seconde. Ainsi, le débit maximum atteignable est $$\frac{1}{55ns}=\frac{1}{55.10^{-9}}=18.18MT/s​=18.18MT/s$$ En convertissant cette valeur en mégaoctets par seconde ($\text{MB/s}$), on obtient $$18.18MT/s×\frac{64\text{ bits}}{8}=145.45MB/s$$ arrondi à $145MB/s$
\
\
Pour amortir le coût de l’accès sur la lecture de plusieurs mots, il est possible d'effectuer plusieurs lectures / écritures à des adresses successives en “burst”. 
Tous les accès successifs ont lieu au sein d’une même ligne (parfois appelée « page »). L'adresse de colonne est incrémentée automatiquement au cours d'un burst pour obtenir les mots successifs. Elle repasse à zéro si au-delà de la longueur de ligne. 
\
La longueur de burst (burst length – BL) est le nombre de cellules lues / écrites en un accès. Typiquement 2, 4, 8 cellules ou page complète
###### Exemple : Application à l’exemple « PC1600 »
Sans rafale, on a que le débit maximal atteignable est alentour de ~145 MB/s
**Illustration** : ![[Pasted image 20240403185917.png]]
#### Conclusion
En conclusion, le temps d'accès (des DRAM) a un impact important sur le débit effectif ! 
\
Dans notre exemple, une mémoire DDR avec un débit théorique de 1600MB/s ne permet en pratique qu'un débit de 145 MB/s ! Cependant, si les données sont organisées intelligemment en mémoire de façon à pouvoir lire plusieurs données situées à des adresses consécutives, il est possible d'effectuer des lectures en “burst” et de se rapprocher du débit théorique.