高效能低功率 Domino 邏輯電路設計與相關 EDA 軟體開發之探討 
“On Designing High Performance Low Power Domino Logic and Developing related EDA tools” 
計畫編號：NSC 94-2215-E-212-001 
執行期間：94年 8月 1日至 95年 7月 31日 
主持人：林浩仁  大葉大學資訊工程學系助理教授 
一、 摘要 
本計畫的目標在於探討Domino 電路的
動態耗能議題，針對降低動態電路的leakage 
power，我們發表了CI-PF Domino 邏輯電路架
構；在本計畫中，我們整合Domino電路設計
與相關EDA tool 發展，以PF Domino 邏輯電
路為基礎，藉由電路架構再設計，進一步降低
Domino 邏輯電路的動態耗能。主要分為三方
面探討與設計： (1)避免預充階段突波 
(Precharge Glitch)的出現，(2)降低輸出節點的
切換頻率(Switching Activity)，(3)時脈延遲元
件的設計與dual-Vdd 的設定。 
針對前述議題(1)與(2)，我們以PF Domino
邏輯電路為基礎，在不影響電路效能的前提
下，加入額外電路控制元件，並使重新設計的
電路中，因加入之控制元件所增加的損耗功
率，小於新電路在避免precharge glitch與降低
輸出節點切換頻率等方面，所獲致的節省耗能
效益。另外，針對議題(3)，考量dual-Vdd設定
的方案，設計一個演算法，在delay constraint
下，探討高低Vdd的設定，來降低時脈延遲元
件的耗能。 
Abstract 
The purpose of this study is to design a new 
structure of domino logic gate to reduce the 
dynamic power. For reducing the dynamic power, 
we adopt an approach in this project by 
combining the design of domino logic and 
development of a software procedure for 
dual-Vdd assignment on clock delay logic 
devices. We focus on the following three issues: 
(1) avoiding precharge glitch, (2) reducing 
switching activity of output node, and (3) 
developing the dual-Vdd assignment procedure. 
To deal with issues (1) and (2), we propose 
a new structure of PF-domino logic to reduce the 
dynamic power without sacrificing the 
performance of the logic. For issue (3), we first 
design of the clock delay logic devices. In 
addition, we develop a software procedure which 
globally assigns the supply voltage value of each 
device in a circuit to reduce the power 
consumption of the circuit under delay 
constraint. 
 
二、 計畫的緣由與目的 
在 電 路 的 設 計 與 合 成 之 流 程
(design/synthesis flow)中，面積(area)、速度
(performance)、耗能(power dissipation)與可測
性 (testability) 是 最 重 要 的 目 標 與 準 則
(criteria)，但是這些目標間存在著一定的衝突
現象，例如：面積小的電路，其運作速度一般
也較慢，而運作速度較快的電路，其面積與耗
能都較大；若考慮加強電路的可測度，往往需
要增加額外的電路，致使面積也隨之增大。在
這些目標準則之中，尤以面積、速度與耗能之
間的取捨最為複雜。 
隨著晶片(chip)的功能日益複雜，單一晶
片上的電晶體(transistor)個數、繞線(routing)複
雜度與時脈頻率(clock rate)亦相對提升，高功
率消耗更成為主要的問題。 
動態邏輯電路具有快速運算且面積較小
的 優 點 ， 因 此 常 被 用 在 如 微 處 理 器
low-Vdd 下MOSFET的操作效能，依比率調降
MOSFET的 threshold voltage(Vth)是必要的搭
配。由於MOSFET的subthreshold leakage power
將隨Vth的調降而成指數被率快速增加，因此，
如何在維持電路操作速度與靜態耗能的要求
下，降低電路的動態耗能，是一個相當重要的
議題。 
目前降低動態耗能的方法，主要方法有以
下幾種： 
 在重要之長路徑(non-critical path)上之元
件使用較低的Vdd電壓值。 
 以靜態邏輯電路取代部份動態邏輯電路。 
 降低切換頻率(reduce switching activity)。 
動態節點大小的優化 (Optimize dynamic 
sizing)。 
三、 研究方法及成果 
A. 研究方法： 
1. 本計畫採用之研究方法與原因。 
本計畫的目標在於降低動態電路的動態
耗能。我們依據[15, 17, 20, 21]所提出的 PF 
Domino 邏輯電路，更改其電路架構，進一步
來降低動態電路的動態耗能，主要分為三方面
探討與設計，分述如下：  
(1) Avoidance of Precharge Glitch： 
時脈訊號延遲的機制雖然使得 Domino
邏輯電路可以應用在負邏輯設計上，但非同
步的時脈訊號卻可能造成 precharge glitch 的
現象，使不必要的電路狀態切換次數增加，
電路的可信度降低；尤以高頻時脈訊號是未
來高效能電路設計的主流趨勢之一，因此，
在不過度影響電路速度的前提下，發展一個
解決 precharge glitch問題的方法，將是必要的
新設計方案。 
 
圖 1 觀察 precharge glitch 之範例電路 
在探討降低 Pseudo-Footless Domino邏輯
的 leakage power 設計方案中，我們所提出的
CI-PF Domino[20, 21]邏輯電路架構，因為
CI-PF Domino 邏輯電路的下拉迴路與動態節
點分離，可減輕 precharge glitch的影響。以圖
1的電路結構為例，採用同樣時脈訊號延遲機
制，針對 Wang et al. [17]提出的 Robust-PF 
Domino 邏輯電路，以及[20, 21]中的 CI-PF 
Domino邏輯電路，做 precharge glitch的比較
實驗；其中我們不對 Robust-PF Domino 邏輯
電路增設參考前級時脈訊號之 NMOS，以觀察
precharge glitch的情形，圖 2為模擬結果，其
中實驗設定條件為：0.18µm 製程，時脈頻率
500MHz，時脈延遲間距為 0.1ns。 
 
圖 1 precharge glitch的比較 
根據圖 2 中的 Output_II 結果顯示：即使
Output_I 被改變的情況下，在 CI-PF Domino
邏輯電路，幾乎沒有 precharge glitch的問題產
生；而同樣採用時脈延遲機制的 Robust-PF 
Domino 邏輯電路，因為欠缺前一級時脈訊號
的參考，致使無法免除 precharge glitch 的困
擾。因此，我們所提出的 CI-PF Domino邏輯
電路，提供 Pseudo-Footless Domino邏輯避免
precharge glitch的初步方案，我們即以此基礎
進一步探討其他的電路結構與方法，解決
precharge glitch的問題。 
(2) Reducing Switching Activity of Output 
Node： 
根據[13]與[14]的實驗顯示，電路狀態的
切換頻率將嚴重影響到整體耗能，但是經過
De Morgan定律合成轉換後的電路，其執行速
