# ELO212-sources
Dise√±os en SystemVerilog para el laboratorio de sistemas digitales (2019-1).

Para la sesion 8 se debe usar el IP clock wizard con un reloj de 82 MHz
