Fitter report for Part3
Sun Feb 22 19:36:06 2015
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Feb 22 19:36:05 2015    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; Part3                                    ;
; Top-level Entity Name              ; Part3                                    ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,970 / 18,752 ( 16 % )                  ;
;     Total combinational functions  ; 2,795 / 18,752 ( 15 % )                  ;
;     Dedicated logic registers      ; 538 / 18,752 ( 3 % )                     ;
; Total registers                    ; 538                                      ;
; Total pins                         ; 185 / 315 ( 59 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 98,304 / 239,616 ( 41 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; Clock      ; PIN_L1        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3573 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3573 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3568    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/David/Documents/GitHub/csce430/project_final_restored/Part3.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,970 / 18,752 ( 16 % )    ;
;     -- Combinational with no register       ; 2432                       ;
;     -- Register only                        ; 175                        ;
;     -- Combinational with a register        ; 363                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1059                       ;
;     -- 3 input functions                    ; 842                        ;
;     -- <=2 input functions                  ; 894                        ;
;     -- Register only                        ; 175                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2014                       ;
;     -- arithmetic mode                      ; 781                        ;
;                                             ;                            ;
; Total registers*                            ; 538 / 19,649 ( 3 % )       ;
;     -- Dedicated logic registers            ; 538 / 18,752 ( 3 % )       ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 231 / 1,172 ( 20 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 185 / 315 ( 59 % )         ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )             ;
;                                             ;                            ;
; Global signals                              ; 9                          ;
; M4Ks                                        ; 24 / 52 ( 46 % )           ;
; Total block memory bits                     ; 98,304 / 239,616 ( 41 % )  ;
; Total block memory implementation bits      ; 110,592 / 239,616 ( 46 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 9 / 16 ( 56 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 7% / 6% / 7%               ;
; Peak interconnect usage (total/H/V)         ; 18% / 17% / 21%            ;
; Maximum fan-out                             ; 457                        ;
; Highest non-global fan-out                  ; 457                        ;
; Total fan-out                               ; 11012                      ;
; Average fan-out                             ; 3.00                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2970 / 18752 ( 16 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 2432                  ; 0                              ;
;     -- Register only                        ; 175                   ; 0                              ;
;     -- Combinational with a register        ; 363                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1059                  ; 0                              ;
;     -- 3 input functions                    ; 842                   ; 0                              ;
;     -- <=2 input functions                  ; 894                   ; 0                              ;
;     -- Register only                        ; 175                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2014                  ; 0                              ;
;     -- arithmetic mode                      ; 781                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 538                   ; 0                              ;
;     -- Dedicated logic registers            ; 538 / 18752 ( 3 % )   ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 231 / 1172 ( 20 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 185                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 98304                 ; 0                              ;
; Total RAM block bits                        ; 110592                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 24 / 52 ( 46 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 8 / 20 ( 40 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 61                    ; 1                              ;
;     -- Registered Input Connections         ; 43                    ; 0                              ;
;     -- Output Connections                   ; 1                     ; 61                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 11017                 ; 63                             ;
;     -- Registered Connections               ; 2165                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 62                             ;
;     -- hard_block:auto_generated_inst       ; 62                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 16                    ; 1                              ;
;     -- Output Ports                         ; 169                   ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Reset  ; R22   ; 6        ; 50           ; 10           ; 1           ; 457                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]  ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]  ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]  ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]  ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]  ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]  ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]  ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]  ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]  ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]  ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk27  ; D12   ; 3        ; 24           ; 27           ; 2           ; 52                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[0] ; W14   ; 7        ; 35           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key[1] ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[2] ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[3] ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Address[0]     ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[10]    ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[11]    ; R2    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[12]    ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[13]    ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[14]    ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[15]    ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[1]     ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[2]     ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[3]     ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[4]     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[5]     ; T1    ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[6]     ; R1    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[7]     ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[8]     ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Address[9]     ; AA17  ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C              ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[0]        ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]        ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]        ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]        ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]        ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]        ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]        ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]        ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]        ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]        ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]        ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]        ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]        ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]        ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]        ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]        ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]        ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]        ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]        ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]        ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]        ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]        ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]        ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]        ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]        ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]        ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]        ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]        ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]        ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]        ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]        ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]        ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]        ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]        ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]        ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]        ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]        ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]        ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]        ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]        ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]        ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]        ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]        ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]        ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]        ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]        ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MemDataOut[0]  ; V9    ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[10] ; U2    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[11] ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[12] ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[13] ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[14] ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[15] ; V2    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[16] ; V8    ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[17] ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[18] ; W1    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[19] ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[1]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[20] ; AA6   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[21] ; Y2    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[22] ; W2    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[23] ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[2]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[3]  ; W8    ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[4]  ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[5]  ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[6]  ; U9    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[7]  ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[8]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemDataOut[9]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; N              ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[0]       ; C7    ; 3        ; 7            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[10]      ; P8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[11]      ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[12]      ; AB6   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[13]      ; P9    ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[14]      ; V1    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[15]      ; U8    ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[1]       ; H13   ; 4        ; 37           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[2]       ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[3]       ; H17   ; 5        ; 50           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[4]       ; H7    ; 3        ; 5            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[5]       ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[6]       ; A6    ; 3        ; 3            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[7]       ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[8]       ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RMout[9]       ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[0]       ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[10]      ; N2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[11]      ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[12]      ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[13]      ; P1    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[14]      ; P2    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[15]      ; N1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[1]       ; U1    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[2]       ; AB7   ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[3]       ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[4]       ; T2    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[5]       ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[6]       ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[7]       ; W9    ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[8]       ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RYout[9]       ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[0]       ; AA9   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[10]      ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[11]      ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[12]      ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[13]      ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[14]      ; AB17  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[15]      ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[1]       ; AB16  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[2]       ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[3]       ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[4]       ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[5]       ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[6]       ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[7]       ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[8]       ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RZout[9]       ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; V              ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[0]       ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]       ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]       ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]       ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]       ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]       ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]       ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]       ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HSYNC      ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]       ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]       ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]       ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]       ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VSYNC      ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Z              ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ma_select      ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[0]    ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[10]   ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[11]   ; AA16  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[12]   ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[13]   ; A13   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[14]   ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[15]   ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[1]    ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[2]    ; AB9   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[3]    ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[4]    ; AB8   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[5]    ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[6]    ; AA8   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[7]    ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[8]    ; R9    ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; muxMAout[9]    ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 37 / 41 ( 90 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 43 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 3 / 39 ( 8 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 36 ( 69 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 40 ( 60 % ) ; 3.3V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; RMout[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HSYNC                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; muxMAout[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; MemDataOut[17]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; MemDataOut[20]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; MemDataOut[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; muxMAout[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; RZout[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; Address[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; Address[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; Address[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; RZout[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; V                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; Address[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; muxMAout[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; Address[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; RZout[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; RMout[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; RYout[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; muxMAout[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; muxMAout[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; Address[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; RZout[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; Address[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; Address[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; Address[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; Address[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; RZout[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; RZout[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VSYNC                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; muxMAout[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; RMout[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RMout[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; clk27                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; N                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; RZout[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; RMout[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; Z                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; RMout[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RMout[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; MemDataOut[19]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; RMout[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; C                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; RMout[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; RMout[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; RYout[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; RYout[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; RYout[15]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; RYout[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 51         ; 1        ; MemDataOut[14]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 52         ; 1        ; RZout[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RYout[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; RYout[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 48         ; 1        ; RYout[14]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 50         ; 1        ; MemDataOut[13]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; RYout[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 56         ; 1        ; RYout[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RMout[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 94         ; 8        ; RMout[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; RMout[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; Address[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 58         ; 1        ; Address[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RYout[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 64         ; 1        ; MemDataOut[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 54         ; 1        ; RYout[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 53         ; 1        ; RYout[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 109        ; 8        ; muxMAout[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 108        ; 8        ; muxMAout[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 116        ; 8        ; muxMAout[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; Address[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 145        ; 7        ; RZout[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; key[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; Address[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 60         ; 1        ; RYout[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 69         ; 1        ; RZout[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; MemDataOut[12]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 68         ; 1        ; MemDataOut[23]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 91         ; 8        ; MemDataOut[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 90         ; 8        ; RZout[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; muxMAout[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; ma_select                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; muxMAout[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; key[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; key[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; RYout[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 62         ; 1        ; MemDataOut[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 70         ; 1        ; MemDataOut[11]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RMout[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 106        ; 8        ; MemDataOut[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; MemDataOut[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; Address[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; RZout[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; RMout[14]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 66         ; 1        ; MemDataOut[15]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; MemDataOut[16]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 101        ; 8        ; MemDataOut[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; muxMAout[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; Address[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; MemDataOut[18]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 72         ; 1        ; MemDataOut[22]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 75         ; 1        ; MemDataOut[7]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RZout[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 100        ; 8        ; MemDataOut[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ; 105        ; 8        ; RYout[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; muxMAout[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; key[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 149        ; 7        ; RMout[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; MemDataOut[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; MemDataOut[21]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; RZout[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; muxMAout[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; RZout[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; RZout[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; MemDataOut[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; muxMAout[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; muxMAout[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                  ;
+----------------------------------+-----------------------------------------------------------+
; Name                             ; vgacon:inst22|vga_pll:divider|altpll:altpll_component|pll ;
+----------------------------------+-----------------------------------------------------------+
; SDC pin name                     ; inst22|divider|altpll_component|pll                       ;
; PLL mode                         ; Normal                                                    ;
; Compensate clock                 ; clock0                                                    ;
; Compensated input/output pins    ; --                                                        ;
; Self reset on gated loss of lock ; Off                                                       ;
; Gate lock counter                ; --                                                        ;
; Input frequency 0                ; 27.0 MHz                                                  ;
; Input frequency 1                ; --                                                        ;
; Nominal PFD frequency            ; 27.0 MHz                                                  ;
; Nominal VCO frequency            ; 755.9 MHz                                                 ;
; VCO post scale K counter         ; --                                                        ;
; VCO multiply                     ; --                                                        ;
; VCO divide                       ; --                                                        ;
; Freq min lock                    ; 17.86 MHz                                                 ;
; Freq max lock                    ; 35.71 MHz                                                 ;
; M VCO Tap                        ; 0                                                         ;
; M Initial                        ; 1                                                         ;
; M value                          ; 28                                                        ;
; N value                          ; 1                                                         ;
; Preserve PLL counter order       ; Off                                                       ;
; PLL location                     ; PLL_3                                                     ;
; Inclk0 signal                    ; clk27                                                     ;
; Inclk1 signal                    ; --                                                        ;
; Inclk0 signal type               ; Dedicated Pin                                             ;
; Inclk1 signal type               ; --                                                        ;
+----------------------------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------+
; Name                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                               ;
+-------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------+
; vgacon:inst22|vga_pll:divider|altpll:altpll_component|_clk0 ; clock0       ; 14   ; 15  ; 25.2 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; inst22|divider|altpll_component|pll|clk[0] ;
+-------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; |Part3                                       ; 2970 (2)    ; 538 (0)                   ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 185  ; 0            ; 2432 (2)     ; 175 (0)           ; 363 (0)          ; |Part3                                                                                                                 ;              ;
;    |ALU:inst|                                ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 19 (0)           ; |Part3|ALU:inst                                                                                                        ;              ;
;       |SixteenBitRippleCarryAdder:inst7|     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 2 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7                                                                       ;              ;
;          |FullAdder:adder0|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder0                                                      ;              ;
;          |FullAdder:adder10|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder10                                                     ;              ;
;          |FullAdder:adder11|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder11                                                     ;              ;
;          |FullAdder:adder12|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder12                                                     ;              ;
;          |FullAdder:adder13|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder13                                                     ;              ;
;          |FullAdder:adder14|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder14                                                     ;              ;
;          |FullAdder:adder15|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder15                                                     ;              ;
;          |FullAdder:adder1|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder1                                                      ;              ;
;          |FullAdder:adder2|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder2                                                      ;              ;
;          |FullAdder:adder3|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder3                                                      ;              ;
;          |FullAdder:adder4|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder4                                                      ;              ;
;          |FullAdder:adder5|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder5                                                      ;              ;
;          |FullAdder:adder6|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder6                                                      ;              ;
;          |FullAdder:adder7|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder7                                                      ;              ;
;          |FullAdder:adder8|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder8                                                      ;              ;
;          |FullAdder:adder9|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder9                                                      ;              ;
;       |VariousLogic:inst8|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |Part3|ALU:inst|VariousLogic:inst8                                                                                     ;              ;
;       |mux2:inst1|                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Part3|ALU:inst|mux2:inst1                                                                                             ;              ;
;       |mux4:inst5|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 12 (12)          ; |Part3|ALU:inst|mux4:inst5                                                                                             ;              ;
;       |xor16:inst4|                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Part3|ALU:inst|xor16:inst4                                                                                            ;              ;
;    |IO_MemoryInterface:inst7|                ; 73 (8)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 48 (0)            ; 16 (0)           ; |Part3|IO_MemoryInterface:inst7                                                                                        ;              ;
;       |MUX2_1:inst|                          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |Part3|IO_MemoryInterface:inst7|MUX2_1:inst                                                                            ;              ;
;          |lpm_mux:lpm_mux_component|         ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |Part3|IO_MemoryInterface:inst7|MUX2_1:inst|lpm_mux:lpm_mux_component                                                  ;              ;
;             |mux_m4e:auto_generated|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Part3|IO_MemoryInterface:inst7|MUX2_1:inst|lpm_mux:lpm_mux_component|mux_m4e:auto_generated                           ;              ;
;       |Reg_16:HEX_DISPLAY1|                  ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1                                                                    ;              ;
;          |lpm_ff:lpm_ff_component|           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component                                            ;              ;
;       |Reg_16:HEX_DISPLAY2|                  ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2                                                                    ;              ;
;          |lpm_ff:lpm_ff_component|           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component                                            ;              ;
;       |Reg_16:HEX_DISPLAY3|                  ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3                                                                    ;              ;
;          |lpm_ff:lpm_ff_component|           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component                                            ;              ;
;       |Reg_16:HEX_DISPLAY|                   ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY                                                                     ;              ;
;          |lpm_ff:lpm_ff_component|           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component                                             ;              ;
;       |Reg_16:LED2|                          ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:LED2                                                                            ;              ;
;          |lpm_ff:lpm_ff_component|           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component                                                    ;              ;
;       |Reg_16:LED|                           ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:LED                                                                             ;              ;
;          |lpm_ff:lpm_ff_component|           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component                                                     ;              ;
;       |Reg_16:PUSH_BUTTON|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:PUSH_BUTTON                                                                     ;              ;
;          |lpm_ff:lpm_ff_component|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:PUSH_BUTTON|lpm_ff:lpm_ff_component                                             ;              ;
;       |Reg_16:SWITCHES|                      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |Part3|IO_MemoryInterface:inst7|Reg_16:SWITCHES                                                                        ;              ;
;          |lpm_ff:lpm_ff_component|           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Part3|IO_MemoryInterface:inst7|Reg_16:SWITCHES|lpm_ff:lpm_ff_component                                                ;              ;
;       |Reg_16:VGA_buffer|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:VGA_buffer                                                                      ;              ;
;          |lpm_ff:lpm_ff_component|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Part3|IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component                                              ;              ;
;       |iodecoder:inst2|                      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|iodecoder:inst2                                                                        ;              ;
;          |lpm_decode:lpm_decode_component|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|iodecoder:inst2|lpm_decode:lpm_decode_component                                        ;              ;
;             |decode_c8f:auto_generated|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Part3|IO_MemoryInterface:inst7|iodecoder:inst2|lpm_decode:lpm_decode_component|decode_c8f:auto_generated              ;              ;
;    |IO_mem_data_sel:inst15|                  ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|IO_mem_data_sel:inst15                                                                                          ;              ;
;       |lpm_mux:lpm_mux_component|            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|IO_mem_data_sel:inst15|lpm_mux:lpm_mux_component                                                                ;              ;
;          |mux_m4e:auto_generated|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |Part3|IO_mem_data_sel:inst15|lpm_mux:lpm_mux_component|mux_m4e:auto_generated                                         ;              ;
;    |IO_mem_sel:inst14|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Part3|IO_mem_sel:inst14                                                                                               ;              ;
;    |IR:inst18|                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 19 (19)          ; |Part3|IR:inst18                                                                                                       ;              ;
;    |InstructionAddressGenerator:inst5|       ; 64 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 29 (0)            ; 3 (0)            ; |Part3|InstructionAddressGenerator:inst5                                                                               ;              ;
;       |MuxINC:inst|                          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|InstructionAddressGenerator:inst5|MuxINC:inst                                                                   ;              ;
;          |lpm_mux:lpm_mux_component|         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|InstructionAddressGenerator:inst5|MuxINC:inst|lpm_mux:lpm_mux_component                                         ;              ;
;             |mux_m4e:auto_generated|         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Part3|InstructionAddressGenerator:inst5|MuxINC:inst|lpm_mux:lpm_mux_component|mux_m4e:auto_generated                  ;              ;
;       |PC:inst2|                             ; 32 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 16 (0)            ; 0 (0)            ; |Part3|InstructionAddressGenerator:inst5|PC:inst2                                                                      ;              ;
;          |lpm_ff:lpm_ff_component|           ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 16 (16)           ; 0 (0)            ; |Part3|InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component                                              ;              ;
;       |PC_Temp:inst4|                        ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 3 (0)            ; |Part3|InstructionAddressGenerator:inst5|PC_Temp:inst4                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |Part3|InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component                                         ;              ;
;    |MemoryInterface:inst6|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|MemoryInterface:inst6                                                                                           ;              ;
;       |MainMemory:inst|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|MemoryInterface:inst6|MainMemory:inst                                                                           ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component                                           ;              ;
;             |altsyncram_ghe1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated            ;              ;
;    |PS:inst23|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Part3|PS:inst23                                                                                                       ;              ;
;    |RA_select:inst19|                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 7 (0)            ; |Part3|RA_select:inst19                                                                                                ;              ;
;       |lpm_mux:lpm_mux_component|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 7 (0)            ; |Part3|RA_select:inst19|lpm_mux:lpm_mux_component                                                                      ;              ;
;          |mux_m4e:auto_generated|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |Part3|RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated                                               ;              ;
;    |RB_select:inst16|                        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Part3|RB_select:inst16                                                                                                ;              ;
;       |lpm_mux:lpm_mux_component|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Part3|RB_select:inst16|lpm_mux:lpm_mux_component                                                                      ;              ;
;          |mux_33e:auto_generated|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Part3|RB_select:inst16|lpm_mux:lpm_mux_component|mux_33e:auto_generated                                               ;              ;
;    |SixteenRegisterFile:inst4|               ; 337 (0)     ; 240 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 63 (0)            ; 177 (0)          ; |Part3|SixteenRegisterFile:inst4                                                                                       ;              ;
;       |Reg16:RegA1|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegA1                                                                           ;              ;
;       |Reg16:RegB2|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegB2                                                                           ;              ;
;       |Reg16:RegC3|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Part3|SixteenRegisterFile:inst4|Reg16:RegC3                                                                           ;              ;
;       |Reg16:RegD4|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegD4                                                                           ;              ;
;       |Reg16:RegE5|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |Part3|SixteenRegisterFile:inst4|Reg16:RegE5                                                                           ;              ;
;       |Reg16:RegF6|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |Part3|SixteenRegisterFile:inst4|Reg16:RegF6                                                                           ;              ;
;       |Reg16:RegG7|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegG7                                                                           ;              ;
;       |Reg16:RegH8|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |Part3|SixteenRegisterFile:inst4|Reg16:RegH8                                                                           ;              ;
;       |Reg16:RegI9|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Part3|SixteenRegisterFile:inst4|Reg16:RegI9                                                                           ;              ;
;       |Reg16:RegJ10|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegJ10                                                                          ;              ;
;       |Reg16:RegK11|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegK11                                                                          ;              ;
;       |Reg16:RegL12|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegL12                                                                          ;              ;
;       |Reg16:RegM13|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegM13                                                                          ;              ;
;       |Reg16:RegN14|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegN14                                                                          ;              ;
;       |Reg16:RegO15|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Part3|SixteenRegisterFile:inst4|Reg16:RegO15                                                                          ;              ;
;       |decoder16:Decoder|                    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Part3|SixteenRegisterFile:inst4|decoder16:Decoder                                                                     ;              ;
;       |mux16:Mux1|                           ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 87 (87)          ; |Part3|SixteenRegisterFile:inst4|mux16:Mux1                                                                            ;              ;
;       |mux16:Mux2|                           ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 90 (90)          ; |Part3|SixteenRegisterFile:inst4|mux16:Mux2                                                                            ;              ;
;    |buffReg16:RA|                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |Part3|buffReg16:RA                                                                                                    ;              ;
;    |buffReg16:RB|                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |Part3|buffReg16:RB                                                                                                    ;              ;
;    |buffReg16:RM|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |Part3|buffReg16:RM                                                                                                    ;              ;
;    |buffReg16:RY|                            ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |Part3|buffReg16:RY                                                                                                    ;              ;
;    |buffReg16:RZ|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Part3|buffReg16:RZ                                                                                                    ;              ;
;    |controlUnit2:inst2|                      ; 1932 (230)  ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1877 (175)   ; 0 (0)             ; 55 (55)          ; |Part3|controlUnit2:inst2                                                                                              ;              ;
;       |lpm_divide:Mod0|                      ; 1702 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1702 (0)     ; 0 (0)             ; 0 (0)            ; |Part3|controlUnit2:inst2|lpm_divide:Mod0                                                                              ;              ;
;          |lpm_divide_qlo:auto_generated|     ; 1702 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1702 (0)     ; 0 (0)             ; 0 (0)            ; |Part3|controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated                                                ;              ;
;             |abs_divider_4dg:divider|        ; 1702 (64)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1702 (64)    ; 0 (0)             ; 0 (0)            ; |Part3|controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                        ;              ;
;                |alt_u_div_k5f:divider|       ; 1605 (1605) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1605 (1605)  ; 0 (0)             ; 0 (0)            ; |Part3|controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider  ;              ;
;                |lpm_abs_0s9:my_abs_num|      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Part3|controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num ;              ;
;    |mux2to1:MuxB|                            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; |Part3|mux2to1:MuxB                                                                                                    ;              ;
;       |lpm_mux:lpm_mux_component|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; |Part3|mux2to1:MuxB|lpm_mux:lpm_mux_component                                                                          ;              ;
;          |mux_m4e:auto_generated|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |Part3|mux2to1:MuxB|lpm_mux:lpm_mux_component|mux_m4e:auto_generated                                                   ;              ;
;    |mux3to1:MuxY|                            ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 19 (0)           ; |Part3|mux3to1:MuxY                                                                                                    ;              ;
;       |lpm_mux:lpm_mux_component|            ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 19 (0)           ; |Part3|mux3to1:MuxY|lpm_mux:lpm_mux_component                                                                          ;              ;
;          |mux_o4e:auto_generated|            ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 19 (19)          ; |Part3|mux3to1:MuxY|lpm_mux:lpm_mux_component|mux_o4e:auto_generated                                                   ;              ;
;    |muxC:inst9|                              ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Part3|muxC:inst9                                                                                                      ;              ;
;       |lpm_mux:lpm_mux_component|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Part3|muxC:inst9|lpm_mux:lpm_mux_component                                                                            ;              ;
;          |mux_53e:auto_generated|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Part3|muxC:inst9|lpm_mux:lpm_mux_component|mux_53e:auto_generated                                                     ;              ;
;    |muxMA:inst8|                             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|muxMA:inst8                                                                                                     ;              ;
;       |lpm_mux:lpm_mux_component|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|muxMA:inst8|lpm_mux:lpm_mux_component                                                                           ;              ;
;          |mux_m4e:auto_generated|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Part3|muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated                                                    ;              ;
;    |shift:inst12|                            ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 1 (0)            ; |Part3|shift:inst12                                                                                                    ;              ;
;       |lpm_clshift:lpm_clshift_component|    ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 1 (0)            ; |Part3|shift:inst12|lpm_clshift:lpm_clshift_component                                                                  ;              ;
;          |lpm_clshift_vkb:auto_generated|    ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 1 (1)            ; |Part3|shift:inst12|lpm_clshift:lpm_clshift_component|lpm_clshift_vkb:auto_generated                                   ;              ;
;    |shift_sel:inst13|                        ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (0)            ; |Part3|shift_sel:inst13                                                                                                ;              ;
;       |lpm_mux:lpm_mux_component|            ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (0)            ; |Part3|shift_sel:inst13|lpm_mux:lpm_mux_component                                                                      ;              ;
;          |mux_m4e:auto_generated|            ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 4 (4)            ; |Part3|shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated                                               ;              ;
;    |vgacon:inst22|                           ; 261 (70)    ; 43 (40)                   ; 0 (0)         ; 73728       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 214 (27)     ; 15 (15)           ; 32 (31)          ; |Part3|vgacon:inst22                                                                                                   ;              ;
;       |lpm_divide:Div0|                      ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div0                                                                                   ;              ;
;          |lpm_divide_9em:auto_generated|     ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated                                                     ;              ;
;             |sign_div_unsign_jlh:divider|    ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider                         ;              ;
;                |alt_u_div_82f:divider|       ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider   ;              ;
;       |lpm_divide:Div1|                      ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div1                                                                                   ;              ;
;          |lpm_divide_9em:auto_generated|     ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated                                                     ;              ;
;             |sign_div_unsign_jlh:divider|    ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider                         ;              ;
;                |alt_u_div_82f:divider|       ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider   ;              ;
;       |vga_pll:divider|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|vga_pll:divider                                                                                   ;              ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|vga_pll:divider|altpll:altpll_component                                                           ;              ;
;       |vga_ram:vgamem|                       ; 22 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (0)            ; |Part3|vgacon:inst22|vga_ram:vgamem                                                                                    ;              ;
;          |altsyncram:ram_block_rtl_0|        ; 22 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (0)            ; |Part3|vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0                                                         ;              ;
;             |altsyncram_df41:auto_generated| ; 22 (3)      ; 3 (3)                     ; 0 (0)         ; 73728       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 4 (3)            ; |Part3|vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated                          ;              ;
;                |decode_7oa:deep_decode|      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |Part3|vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode   ;              ;
;                |mux_iib:mux2|                ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Part3|vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|mux_iib:mux2             ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; N              ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[23] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[22] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[21] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[20] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[19] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[18] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[17] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[16] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[15] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[14] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[13] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[12] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[11] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[10] ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemDataOut[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; muxMAout[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ma_select      ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; RZout[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; RYout[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; Address[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; Address[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; Address[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; Address[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; Address[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; Address[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; Address[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Address[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; C              ; Output   ; --            ; --            ; --                    ; --  ;
; V              ; Output   ; --            ; --            ; --                    ; --  ;
; Z              ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HSYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VSYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; RMout[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; clk27          ; Input    ; --            ; --            ; --                    ; --  ;
; Reset          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[9]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[7]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[6]          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; key[3]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[3]          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; key[2]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[2]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key[1]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[1]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key[0]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[0]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk27                                                                                                                                    ;                   ;         ;
; Reset                                                                                                                                    ;                   ;         ;
;      - PS:inst23|output[0]                                                                                                               ; 0                 ; 6       ;
;      - PS:inst23|output[1]                                                                                                               ; 0                 ; 6       ;
;      - PS:inst23|output[2]                                                                                                               ; 0                 ; 6       ;
;      - PS:inst23|output[3]                                                                                                               ; 0                 ; 6       ;
;      - IR:inst18|output[4]                                                                                                               ; 0                 ; 6       ;
;      - IR:inst18|output[5]                                                                                                               ; 0                 ; 6       ;
;      - IR:inst18|output[6]                                                                                                               ; 0                 ; 6       ;
;      - IR:inst18|output[7]                                                                                                               ; 0                 ; 6       ;
;      - IR:inst18|output[8]                                                                                                               ; 0                 ; 6       ;
;      - IR:inst18|output[9]                                                                                                               ; 0                 ; 6       ;
;      - IR:inst18|output[10]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[11]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[12]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[13]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[14]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[15]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[16]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[17]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[18]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[19]                                                                                                              ; 0                 ; 6       ;
;      - buffReg16:RZ|output[0]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[1]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[2]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[3]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[4]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[5]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[6]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[7]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[8]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[9]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RZ|output[10]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RZ|output[11]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RZ|output[12]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RZ|output[13]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RZ|output[14]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RZ|output[15]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RY|output[0]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[1]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[2]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[3]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[4]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[5]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[6]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[7]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[8]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[9]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[0]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[1]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[2]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[3]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[4]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[5]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[6]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[7]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[8]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[9]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RM|output[10]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RM|output[11]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RM|output[12]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RM|output[13]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RM|output[14]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RM|output[15]                                                                                                           ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[0]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[1]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[2]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[3]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[4]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[5]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[6]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[7]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[8]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|v_count_d[9]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[0]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[1]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[2]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[3]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[4]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[5]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[6]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[7]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[8]                                                                                                        ; 0                 ; 6       ;
;      - vgacon:inst22|h_count_d[9]                                                                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]                                                       ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]                                                       ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                       ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                       ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]                                                       ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]                                                       ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                        ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                        ; 0                 ; 6       ;
;      - buffReg16:RA|output[15]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RA|output[14]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[0]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[13]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RA|output[12]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[1]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[11]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RA|output[10]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RA|output[9]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[8]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[2]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[7]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[6]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[5]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[4]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[3]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[2]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[1]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RA|output[0]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[3]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RY|output[15]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RY|output[14]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RY|output[13]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RY|output[12]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RY|output[11]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RY|output[10]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[14]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[13]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[12]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[11]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[10]                                                                                                           ; 0                 ; 6       ;
;      - buffReg16:RB|output[9]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[8]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[7]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[6]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[5]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[4]                                                                                                            ; 0                 ; 6       ;
;      - buffReg16:RB|output[15]                                                                                                           ; 0                 ; 6       ;
;      - controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~0            ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[15]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[15]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[15]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[15]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[15]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[15]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[15]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[15]                                                                                  ; 0                 ; 6       ;
;      - IR:inst18|output[23]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[22]                                                                                                              ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~2                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~3                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~4                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~5                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~6                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~7                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~8                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~9                                                                                                        ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~10                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~11                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~12                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~13                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~14                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~15                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~16                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~17                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~18                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~19                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~20                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~21                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~22                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~23                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~24                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~25                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~26                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~27                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~28                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~29                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~30                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~31                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|_~0               ; 0                 ; 6       ;
;      - controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[0]~0         ; 0                 ; 6       ;
;      - controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[992]~1485 ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~32                                                                                                       ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~33                                                                                                       ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[14]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[14]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[14]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[14]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[14]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[14]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[14]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[0]                                                                                  ; 0                 ; 6       ;
;      - IR:inst18|output[1]                                                                                                               ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[0]                                                                                   ; 0                 ; 6       ;
;      - IR:inst18|output[0]                                                                                                               ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[0]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[0]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[0]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[0]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[0]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[0]                                                                                  ; 0                 ; 6       ;
;      - IR:inst18|output[2]                                                                                                               ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[0]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[0]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[0]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[0]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[0]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[0]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[0]                                                                                   ; 0                 ; 6       ;
;      - IR:inst18|output[3]                                                                                                               ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[13]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[13]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[13]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[13]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[13]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[13]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[13]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[12]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[12]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[12]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[12]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[12]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[12]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[12]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[1]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[1]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[1]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[1]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[1]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[1]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[1]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[11]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[11]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[11]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[11]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[11]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[11]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[11]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[10]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[10]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[10]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[10]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[10]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[10]                                                                                 ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[10]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[9]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[9]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[9]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[9]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[9]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[9]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[9]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[8]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[8]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[8]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[8]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[8]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[8]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[8]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[2]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[2]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[2]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[2]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[2]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[2]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[2]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[7]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[7]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[7]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[7]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[7]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[7]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[7]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[6]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[6]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[6]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[6]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[6]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[6]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[6]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[5]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[5]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[5]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[5]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[5]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[5]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[5]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[4]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[4]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[4]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[4]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[4]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[4]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[4]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegJ10|output[3]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegI9|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegH8|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegK11|output[3]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegM13|output[3]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegN14|output[3]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegL12|output[3]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegO15|output[3]                                                                                  ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegF6|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegE5|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegD4|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegG7|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegB2|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegA1|output[3]                                                                                   ; 0                 ; 6       ;
;      - SixteenRegisterFile:inst4|Reg16:RegC3|output[3]                                                                                   ; 0                 ; 6       ;
;      - IR:inst18|output[20]                                                                                                              ; 0                 ; 6       ;
;      - IR:inst18|output[21]                                                                                                              ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                  ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14]                                                  ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13]                                                  ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12]                                                  ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                  ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                                  ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                   ; 0                 ; 6       ;
;      - InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                   ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[6]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[8]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[9]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[7]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[5]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[3]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[4]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[1]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[0]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|h_count[2]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[9]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[4]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[0]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[1]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[8]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[7]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[6]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[5]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[3]                                                                                                          ; 0                 ; 6       ;
;      - vgacon:inst22|v_count[2]                                                                                                          ; 0                 ; 6       ;
;      - controlUnit2:inst2|stage~34                                                                                                       ; 0                 ; 6       ;
; SW[9]                                                                                                                                    ;                   ;         ;
; SW[8]                                                                                                                                    ;                   ;         ;
; SW[7]                                                                                                                                    ;                   ;         ;
; SW[6]                                                                                                                                    ;                   ;         ;
; SW[5]                                                                                                                                    ;                   ;         ;
; SW[4]                                                                                                                                    ;                   ;         ;
; key[3]                                                                                                                                   ;                   ;         ;
;      - IO_MemoryInterface:inst7|Reg_16:PUSH_BUTTON|lpm_ff:lpm_ff_component|dffs[3]                                                       ; 0                 ; 6       ;
; SW[3]                                                                                                                                    ;                   ;         ;
; key[2]                                                                                                                                   ;                   ;         ;
;      - IO_MemoryInterface:inst7|Reg_16:PUSH_BUTTON|lpm_ff:lpm_ff_component|dffs[2]~feeder                                                ; 0                 ; 6       ;
; SW[2]                                                                                                                                    ;                   ;         ;
; key[1]                                                                                                                                   ;                   ;         ;
;      - IO_MemoryInterface:inst7|Reg_16:PUSH_BUTTON|lpm_ff:lpm_ff_component|dffs[1]                                                       ; 0                 ; 6       ;
; SW[1]                                                                                                                                    ;                   ;         ;
; key[0]                                                                                                                                   ;                   ;         ;
;      - IO_MemoryInterface:inst7|Reg_16:PUSH_BUTTON|lpm_ff:lpm_ff_component|dffs[0]                                                       ; 0                 ; 6       ;
; SW[0]                                                                                                                                    ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; IO_MemoryInterface:inst7|inst10                                                                                                ; LCCOMB_X24_Y10_N18 ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; IO_MemoryInterface:inst7|inst11                                                                                                ; LCCOMB_X24_Y10_N22 ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; IO_MemoryInterface:inst7|inst12                                                                                                ; LCCOMB_X24_Y10_N6  ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; IO_MemoryInterface:inst7|inst6                                                                                                 ; LCCOMB_X24_Y10_N28 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; IO_MemoryInterface:inst7|inst7                                                                                                 ; LCCOMB_X24_Y10_N24 ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; IO_MemoryInterface:inst7|inst8                                                                                                 ; LCCOMB_X24_Y10_N12 ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; IO_MemoryInterface:inst7|inst9                                                                                                 ; LCCOMB_X24_Y10_N0  ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; IO_mem_sel:inst14|M_Mem_write                                                                                                  ; LCCOMB_X20_Y9_N2   ; 6       ; Write enable ; no     ; --                   ; --               ; --                        ;
; IR:inst18|output[3]                                                                                                            ; LCFF_X20_Y8_N11    ; 19      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; IR:inst18|output[7]                                                                                                            ; LCFF_X23_Y11_N31   ; 19      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Reset                                                                                                                          ; PIN_R22            ; 457     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~1                                                                            ; LCCOMB_X14_Y10_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~10                                                                           ; LCCOMB_X16_Y12_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~11                                                                           ; LCCOMB_X16_Y12_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~12                                                                           ; LCCOMB_X16_Y12_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~13                                                                           ; LCCOMB_X16_Y12_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~14                                                                           ; LCCOMB_X16_Y12_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~15                                                                           ; LCCOMB_X14_Y10_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~16                                                                           ; LCCOMB_X15_Y12_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~17                                                                           ; LCCOMB_X15_Y12_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~3                                                                            ; LCCOMB_X16_Y12_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~4                                                                            ; LCCOMB_X14_Y10_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~5                                                                            ; LCCOMB_X16_Y12_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~6                                                                            ; LCCOMB_X16_Y12_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~8                                                                            ; LCCOMB_X16_Y12_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~9                                                                            ; LCCOMB_X16_Y12_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; buffReg16:RA|output[12]~18                                                                                                     ; LCCOMB_X21_Y11_N16 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffReg16:RB|output[0]~18                                                                                                      ; LCCOMB_X20_Y10_N20 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk27                                                                                                                          ; PIN_D12            ; 52      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk27                                                                                                                          ; PIN_D12            ; 403     ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; controlUnit2:inst2|alu_op[0]~4                                                                                                 ; LCCOMB_X25_Y9_N28  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|c_select[0]~7                                                                                               ; LCCOMB_X26_Y8_N0   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|flag_enable                                                                                                 ; LCFF_X25_Y8_N29    ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|flag_enable~6                                                                                               ; LCCOMB_X25_Y8_N20  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|ir_enable                                                                                                   ; LCFF_X25_Y9_N1     ; 25      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|pc_enable                                                                                                   ; LCFF_X24_Y12_N7    ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|pc_select                                                                                                   ; LCFF_X25_Y8_N27    ; 17      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|y_select[1]                                                                                                 ; LCFF_X25_Y8_N23    ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; controlUnit2:inst2|y_select[1]~4                                                                                               ; LCCOMB_X25_Y8_N6   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vgacon:inst22|Equal1~1                                                                                                         ; LCCOMB_X19_Y19_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vgacon:inst22|vga_pll:divider|altpll:altpll_component|_clk0                                                                    ; PLL_3              ; 61      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode106w[3]~0 ; LCCOMB_X18_Y21_N18 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode116w[3]   ; LCCOMB_X18_Y21_N28 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode126w[3]   ; LCCOMB_X18_Y21_N22 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode136w[3]~0 ; LCCOMB_X18_Y21_N30 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode146w[3]~0 ; LCCOMB_X18_Y21_N20 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode89w[3]    ; LCCOMB_X18_Y21_N16 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+-------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; IO_MemoryInterface:inst7|inst10                             ; LCCOMB_X24_Y10_N18 ; 7       ; Global Clock         ; GCLK1            ; --                        ;
; IO_MemoryInterface:inst7|inst11                             ; LCCOMB_X24_Y10_N22 ; 7       ; Global Clock         ; GCLK13           ; --                        ;
; IO_MemoryInterface:inst7|inst12                             ; LCCOMB_X24_Y10_N6  ; 4       ; Global Clock         ; GCLK0            ; --                        ;
; IO_MemoryInterface:inst7|inst6                              ; LCCOMB_X24_Y10_N28 ; 8       ; Global Clock         ; GCLK15           ; --                        ;
; IO_MemoryInterface:inst7|inst7                              ; LCCOMB_X24_Y10_N24 ; 7       ; Global Clock         ; GCLK12           ; --                        ;
; IO_MemoryInterface:inst7|inst8                              ; LCCOMB_X24_Y10_N12 ; 10      ; Global Clock         ; GCLK14           ; --                        ;
; IO_MemoryInterface:inst7|inst9                              ; LCCOMB_X24_Y10_N0  ; 7       ; Global Clock         ; GCLK3            ; --                        ;
; clk27                                                       ; PIN_D12            ; 403     ; Global Clock         ; GCLK8            ; --                        ;
; vgacon:inst22|vga_pll:divider|altpll:altpll_component|_clk0 ; PLL_3              ; 61      ; Global Clock         ; GCLK11           ; --                        ;
+-------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Reset                                                                                                                              ; 457     ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~62            ; 93      ;
; controlUnit2:inst2|stage~2                                                                                                         ; 92      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~60            ; 90      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~58            ; 87      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~56            ; 84      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~54            ; 81      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~52            ; 78      ;
; IR:inst18|output[1]                                                                                                                ; 77      ;
; IR:inst18|output[5]                                                                                                                ; 77      ;
; IR:inst18|output[0]                                                                                                                ; 76      ;
; IR:inst18|output[4]                                                                                                                ; 76      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~50            ; 75      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~48            ; 72      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~46            ; 69      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_13~44            ; 66      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~64            ; 64      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_12~42            ; 63      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_10~40            ; 60      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_9~38             ; 57      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_8~36             ; 54      ;
; clk27                                                                                                                              ; 51      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_7~34             ; 51      ;
; controlUnit2:inst2|b_inv                                                                                                           ; 48      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_6~32             ; 48      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_5~30             ; 45      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_4~28             ; 42      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_3~26             ; 39      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_2~24             ; 36      ;
; controlUnit2:inst2|extend[0]                                                                                                       ; 33      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_1~22             ; 33      ;
; controlUnit2:inst2|alu_op[1]                                                                                                       ; 32      ;
; controlUnit2:inst2|j_sel                                                                                                           ; 30      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_30~20            ; 30      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_29~18            ; 27      ;
; controlUnit2:inst2|ir_enable                                                                                                       ; 25      ;
; IR:inst18|output[14]                                                                                                               ; 25      ;
; buffReg16:RB|output[0]~17                                                                                                          ; 24      ;
; buffReg16:RB|output[0]~16                                                                                                          ; 24      ;
; buffReg16:RA|output[12]~17                                                                                                         ; 24      ;
; buffReg16:RA|output[12]~16                                                                                                         ; 24      ;
; controlUnit2:inst2|alu_op[0]                                                                                                       ; 24      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_28~16            ; 24      ;
; IR:inst18|output[2]                                                                                                                ; 21      ;
; IR:inst18|output[6]                                                                                                                ; 21      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_27~14            ; 21      ;
; IR:inst18|output[21]                                                                                                               ; 19      ;
; IR:inst18|output[3]                                                                                                                ; 19      ;
; IR:inst18|output[7]                                                                                                                ; 19      ;
; controlUnit2:inst2|Add2~4                                                                                                          ; 19      ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_8~8_wirecell      ; 18      ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_7~8_wirecell      ; 18      ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~8_wirecell      ; 18      ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~8_wirecell      ; 18      ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~8_wirecell      ; 18      ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~8_wirecell      ; 18      ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~8_wirecell      ; 18      ;
; controlUnit2:inst2|pc_enable                                                                                                       ; 18      ;
; controlUnit2:inst2|ma_select                                                                                                       ; 18      ;
; vgacon:inst22|Add2~8                                                                                                               ; 18      ;
; vgacon:inst22|Add2~6                                                                                                               ; 18      ;
; vgacon:inst22|Add2~4                                                                                                               ; 18      ;
; vgacon:inst22|Add2~2                                                                                                               ; 18      ;
; vgacon:inst22|Add2~0                                                                                                               ; 18      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_26~12            ; 18      ;
; controlUnit2:inst2|pc_select                                                                                                       ; 17      ;
; controlUnit2:inst2|inc_select                                                                                                      ; 17      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~17                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~16                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~15                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~14                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~13                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~12                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~11                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~10                                                                               ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~9                                                                                ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~8                                                                                ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~6                                                                                ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~5                                                                                ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~4                                                                                ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~3                                                                                ; 16      ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~1                                                                                ; 16      ;
; IR:inst18|output[20]                                                                                                               ; 16      ;
; buffReg16:RB|output[0]~18                                                                                                          ; 16      ;
; buffReg16:RA|output[12]~18                                                                                                         ; 16      ;
; buffReg16:RY|output[0]                                                                                                             ; 16      ;
; buffReg16:RY|output[1]                                                                                                             ; 16      ;
; buffReg16:RY|output[2]                                                                                                             ; 16      ;
; buffReg16:RY|output[3]                                                                                                             ; 16      ;
; buffReg16:RY|output[4]                                                                                                             ; 16      ;
; buffReg16:RY|output[5]                                                                                                             ; 16      ;
; buffReg16:RY|output[6]                                                                                                             ; 16      ;
; buffReg16:RY|output[7]                                                                                                             ; 16      ;
; buffReg16:RY|output[8]                                                                                                             ; 16      ;
; buffReg16:RY|output[9]                                                                                                             ; 16      ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[12]~3                                                     ; 16      ;
; RB_select:inst16|lpm_mux:lpm_mux_component|mux_33e:auto_generated|result_node[0]~0                                                 ; 16      ;
; buffReg16:RY|output[10]                                                                                                            ; 16      ;
; buffReg16:RY|output[11]                                                                                                            ; 16      ;
; buffReg16:RY|output[12]                                                                                                            ; 16      ;
; buffReg16:RY|output[13]                                                                                                            ; 16      ;
; buffReg16:RY|output[14]                                                                                                            ; 16      ;
; buffReg16:RY|output[15]                                                                                                            ; 16      ;
; muxC:inst9|lpm_mux:lpm_mux_component|mux_53e:auto_generated|result_node[1]~3                                                       ; 15      ;
; muxC:inst9|lpm_mux:lpm_mux_component|mux_53e:auto_generated|result_node[3]~2                                                       ; 15      ;
; RB_select:inst16|lpm_mux:lpm_mux_component|mux_33e:auto_generated|result_node[1]~1                                                 ; 15      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_25~10            ; 15      ;
; controlUnit2:inst2|Equal17~13                                                                                                      ; 12      ;
; controlUnit2:inst2|y_select[1]                                                                                                     ; 12      ;
; IR:inst18|output[22]                                                                                                               ; 12      ;
; IR:inst18|output[23]                                                                                                               ; 12      ;
; inst20                                                                                                                             ; 12      ;
; RB_select:inst16|lpm_mux:lpm_mux_component|mux_33e:auto_generated|result_node[3]~3                                                 ; 12      ;
; controlUnit2:inst2|Add2~0                                                                                                          ; 12      ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_22~8             ; 12      ;
; vgacon:inst22|Equal1~1                                                                                                             ; 10      ;
; muxC:inst9|lpm_mux:lpm_mux_component|mux_53e:auto_generated|result_node[2]~1                                                       ; 10      ;
; controlUnit2:inst2|y_select[0]                                                                                                     ; 10      ;
; IO_mem_sel:inst14|IO_sel                                                                                                           ; 10      ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[13]~2                                                     ; 10      ;
; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0]                                                         ; 9       ;
; buffReg16:RY|output[7]~7                                                                                                           ; 9       ;
; buffReg16:RY|output[7]~6                                                                                                           ; 9       ;
; controlUnit2:inst2|Equal17~12                                                                                                      ; 9       ;
; controlUnit2:inst2|Equal17~11                                                                                                      ; 9       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|address_reg_a[0]                            ; 9       ;
; buffReg16:RM|output[0]                                                                                                             ; 9       ;
; buffReg16:RM|output[1]                                                                                                             ; 9       ;
; buffReg16:RM|output[2]                                                                                                             ; 9       ;
; buffReg16:RM|output[3]                                                                                                             ; 9       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[14]~1                                                     ; 9       ;
; RB_select:inst16|lpm_mux:lpm_mux_component|mux_33e:auto_generated|result_node[2]~2                                                 ; 9       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~8               ; 9       ;
; vgacon:inst22|Add2~10                                                                                                              ; 9       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~6               ; 9       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_6~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_5~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_4~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_3~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_2~8               ; 9       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_1~6               ; 9       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_11~6             ; 9       ;
; ~GND                                                                                                                               ; 8       ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~2                                                                                ; 8       ;
; controlUnit2:inst2|process_0~3                                                                                                     ; 8       ;
; controlUnit2:inst2|cdx                                                                                                             ; 8       ;
; buffReg16:RM|output[4]                                                                                                             ; 8       ;
; buffReg16:RM|output[5]                                                                                                             ; 8       ;
; buffReg16:RM|output[6]                                                                                                             ; 8       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[0]~15                                                ; 8       ;
; vgacon:inst22|Add2~12                                                                                                              ; 8       ;
; controlUnit2:inst2|Add2~2                                                                                                          ; 8       ;
; buffReg16:RB|output[2]                                                                                                             ; 8       ;
; controlUnit2:inst2|process_0~4                                                                                                     ; 7       ;
; vgacon:inst22|h_count[2]                                                                                                           ; 7       ;
; vgacon:inst22|h_count[5]                                                                                                           ; 7       ;
; vgacon:inst22|h_count[7]                                                                                                           ; 7       ;
; vgacon:inst22|h_count[8]                                                                                                           ; 7       ;
; IO_MemoryInterface:inst7|iodecoder:inst2|lpm_decode:lpm_decode_component|decode_c8f:auto_generated|w_anode91w[3]~0                 ; 7       ;
; controlUnit2:inst2|flag_enable~0                                                                                                   ; 7       ;
; controlUnit2:inst2|Equal18~0                                                                                                       ; 7       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|address_reg_a[1]                            ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[0]~15                                                     ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[1]~14                                                     ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[2]~13                                                     ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[3]~12                                                     ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[4]~11                                                     ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[5]~10                                                     ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[6]~9                                                      ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[7]~8                                                      ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[8]~7                                                      ; 7       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[9]~6                                                      ; 7       ;
; IR:inst18|output[12]                                                                                                               ; 7       ;
; IR:inst18|output[13]                                                                                                               ; 7       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[15]~0                                                ; 7       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_7~8               ; 7       ;
; vgacon:inst22|Add2~14                                                                                                              ; 7       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|op_7~8               ; 7       ;
; buffReg16:RB|output[1]                                                                                                             ; 7       ;
; IO_MemoryInterface:inst7|inst8~0                                                                                                   ; 6       ;
; vgacon:inst22|v_count[2]                                                                                                           ; 6       ;
; vgacon:inst22|v_count[3]                                                                                                           ; 6       ;
; vgacon:inst22|v_count[5]                                                                                                           ; 6       ;
; vgacon:inst22|v_count[6]                                                                                                           ; 6       ;
; vgacon:inst22|v_count[7]                                                                                                           ; 6       ;
; vgacon:inst22|v_count[8]                                                                                                           ; 6       ;
; vgacon:inst22|v_count[4]                                                                                                           ; 6       ;
; vgacon:inst22|h_count[1]                                                                                                           ; 6       ;
; vgacon:inst22|h_count[4]                                                                                                           ; 6       ;
; vgacon:inst22|h_count[3]                                                                                                           ; 6       ;
; vgacon:inst22|h_count[6]                                                                                                           ; 6       ;
; buffReg16:RY|output[0]~9                                                                                                           ; 6       ;
; buffReg16:RY|output[0]~8                                                                                                           ; 6       ;
; controlUnit2:inst2|Equal25~1                                                                                                       ; 6       ;
; IO_mem_sel:inst14|M_Mem_write                                                                                                      ; 6       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[8]~5                                                 ; 6       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[8]~4                                                 ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[1]~14                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[2]~13                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[3]~12                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[4]~11                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[5]~10                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[6]~9                                                 ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[7]~8                                                 ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[8]~7                                                 ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[9]~6                                                 ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[10]~5                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[11]~4                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[12]~3                                                ; 6       ;
; IR:inst18|output[16]                                                                                                               ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[13]~2                                                ; 6       ;
; RA_select:inst19|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[14]~1                                                ; 6       ;
; buffReg16:RB|output[3]                                                                                                             ; 6       ;
; buffReg16:RB|output[0]                                                                                                             ; 6       ;
; vgacon:inst22|v_count[1]                                                                                                           ; 5       ;
; vgacon:inst22|v_count[9]                                                                                                           ; 5       ;
; vgacon:inst22|h_count[0]                                                                                                           ; 5       ;
; vgacon:inst22|h_count[9]                                                                                                           ; 5       ;
; controlUnit2:inst2|process_0~2                                                                                                     ; 5       ;
; controlUnit2:inst2|Equal17~4                                                                                                       ; 5       ;
; controlUnit2:inst2|stage[31]                                                                                                       ; 5       ;
; controlUnit2:inst2|flag_enable                                                                                                     ; 5       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder14|Cout~0                                                                 ; 5       ;
; PS:inst23|output[3]                                                                                                                ; 5       ;
; IR:inst18|output[8]                                                                                                                ; 5       ;
; IR:inst18|output[9]                                                                                                                ; 5       ;
; IR:inst18|output[10]                                                                                                               ; 5       ;
; IR:inst18|output[11]                                                                                                               ; 5       ;
; IR:inst18|output[17]                                                                                                               ; 5       ;
; vgacon:inst22|Equal2~2                                                                                                             ; 4       ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~7                                                                                ; 4       ;
; controlUnit2:inst2|c_select[0]                                                                                                     ; 4       ;
; controlUnit2:inst2|c_select[1]                                                                                                     ; 4       ;
; controlUnit2:inst2|rf_write                                                                                                        ; 4       ;
; vgacon:inst22|v_count[0]                                                                                                           ; 4       ;
; controlUnit2:inst2|Equal17~8                                                                                                       ; 4       ;
; controlUnit2:inst2|stage[0]                                                                                                        ; 4       ;
; controlUnit2:inst2|mem_write                                                                                                       ; 4       ;
; vgacon:inst22|red[0]                                                                                                               ; 4       ;
; vgacon:inst22|green[0]                                                                                                             ; 4       ;
; vgacon:inst22|blue[0]                                                                                                              ; 4       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|address_reg_a[2]                            ; 4       ;
; buffReg16:RM|output[7]                                                                                                             ; 4       ;
; muxMA:inst8|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[15]~0                                                     ; 4       ;
; controlUnit2:inst2|shift_sel                                                                                                       ; 4       ;
; IR:inst18|output[15]                                                                                                               ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]                                                         ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]                                                        ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]                                                        ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                        ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                        ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]                                                        ; 4       ;
; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]                                                        ; 4       ;
; controlUnit2:inst2|rf_write~0                                                                                                      ; 3       ;
; vgacon:inst22|Equal0~2                                                                                                             ; 3       ;
; SixteenRegisterFile:inst4|decoder16:Decoder|Mux14~0                                                                                ; 3       ;
; muxC:inst9|lpm_mux:lpm_mux_component|mux_53e:auto_generated|result_node[0]~0                                                       ; 3       ;
; controlUnit2:inst2|flag_enable~1                                                                                                   ; 3       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode136w[3]~0     ; 3       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode146w[3]~0     ; 3       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode116w[3]       ; 3       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode126w[3]       ; 3       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode89w[3]        ; 3       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|decode_7oa:deep_decode|w_anode106w[3]~0     ; 3       ;
; controlUnit2:inst2|Equal26~0                                                                                                       ; 3       ;
; ALU:inst|mux2:inst1|f[15]~0                                                                                                        ; 3       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder12|Cout~0                                                                 ; 3       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder10|Cout~0                                                                 ; 3       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder8|Cout~0                                                                  ; 3       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder6|Cout~0                                                                  ; 3       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder4|Cout~0                                                                  ; 3       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder2|Cout~0                                                                  ; 3       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder0|Cout~0                                                                  ; 3       ;
; mux2to1:MuxB|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[0]~14                                                    ; 3       ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|mux_iib:mux2|result_node[0]~3               ; 3       ;
; vgacon:inst22|drawarea~1                                                                                                           ; 3       ;
; buffReg16:RM|output[8]                                                                                                             ; 3       ;
; buffReg16:RM|output[9]                                                                                                             ; 3       ;
; PS:inst23|output[2]                                                                                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[0]~21                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[1]~20                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[2]~19                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[3]~18                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[4]~17                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[5]~16                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[6]~15                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[7]~14                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[8]~13                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[9]~11                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[10]~9                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[11]~7                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[12]~3                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[13]~2                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[14]~1                                                ; 3       ;
; shift_sel:inst13|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[15]~0                                                ; 3       ;
; shift:inst12|lpm_clshift:lpm_clshift_component|lpm_clshift_vkb:auto_generated|sbit_w[17]~35                                        ; 3       ;
; IR:inst18|output[19]                                                                                                               ; 3       ;
; PS:inst23|output[0]                                                                                                                ; 3       ;
; controlUnit2:inst2|Add2~62                                                                                                         ; 3       ;
; controlUnit2:inst2|Add2~52                                                                                                         ; 3       ;
; controlUnit2:inst2|Add2~50                                                                                                         ; 3       ;
; controlUnit2:inst2|Add2~48                                                                                                         ; 3       ;
; controlUnit2:inst2|Add2~46                                                                                                         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~61         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~59         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~57         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~55         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~53         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~51         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~49         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~47         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~45         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~43         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~41         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~39         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~37         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~35         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~33         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~31         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~29         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~27         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~25         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~23         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~21         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~19         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~17         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~15         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~13         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~11         ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~9          ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~7          ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~5          ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~3          ; 3       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~1          ; 3       ;
; buffReg16:RB|output[15]                                                                                                            ; 3       ;
; buffReg16:RB|output[4]                                                                                                             ; 3       ;
; buffReg16:RB|output[5]                                                                                                             ; 3       ;
; buffReg16:RB|output[6]                                                                                                             ; 3       ;
; buffReg16:RB|output[7]                                                                                                             ; 3       ;
; buffReg16:RB|output[8]                                                                                                             ; 3       ;
; buffReg16:RB|output[9]                                                                                                             ; 3       ;
; buffReg16:RB|output[10]                                                                                                            ; 3       ;
; buffReg16:RB|output[11]                                                                                                            ; 3       ;
; buffReg16:RB|output[12]                                                                                                            ; 3       ;
; buffReg16:RB|output[13]                                                                                                            ; 3       ;
; buffReg16:RB|output[14]                                                                                                            ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[1]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[2]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[3]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[0]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[5]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[6]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[7]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[4]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[9]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[10]                       ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[11]                       ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[8]                        ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[13]                       ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[14]                       ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[15]                       ; 3       ;
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|q_a[12]                       ; 3       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[29]~106     ; 2       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[25]~105     ; 2       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[21]~104     ; 2       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[17]~103     ; 2       ;
; vgacon:inst22|lpm_divide:Div0|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[13]~102     ; 2       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[29]~106     ; 2       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[25]~105     ; 2       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[21]~104     ; 2       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[17]~103     ; 2       ;
; vgacon:inst22|lpm_divide:Div1|lpm_divide_9em:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_82f:divider|StageOut[13]~102     ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[99]~1981   ; 2       ;
; shift:inst12|lpm_clshift:lpm_clshift_component|lpm_clshift_vkb:auto_generated|sbit_w[49]~71                                        ; 2       ;
; controlUnit2:inst2|y_select~7                                                                                                      ; 2       ;
; controlUnit2:inst2|shift_sel~7                                                                                                     ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~1980 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1022]~1979 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~1978 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~1977 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~1976 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~1975 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~1974 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~1973 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~1972 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~1971 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~1970 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~1969 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~1968 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~1967 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~1966 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1008]~1965 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~1964 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~1963 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~1962 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~1961 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~1960 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~1959 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~1958 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~1957 ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~1956  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~1955  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~1954  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~1953  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~1952  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~1951  ; 2       ;
; controlUnit2:inst2|stage~34                                                                                                        ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~1950  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~1949  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~1948  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~1947  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~1946  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~1945  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~1944  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~1943  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~1942  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~1941  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~1940  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~1939  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~1938  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~1937  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~1936  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~1935  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~1934  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~1933  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~1932  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~1931  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[982]~1930  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[983]~1929  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[984]~1928  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[985]~1927  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[986]~1926  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[987]~1925  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[988]~1924  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[989]~1923  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[990]~1922  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~1921  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~1920  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~1919  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~1918  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~1917  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~1916  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~1915  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~1914  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~1913  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~1912  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~1911  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~1910  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~1909  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~1908  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~1907  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~1906  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[946]~1905  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[947]~1904  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[948]~1903  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[949]~1902  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[950]~1901  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[951]~1900  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[952]~1899  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[953]~1898  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[954]~1897  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[955]~1896  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[956]~1895  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[957]~1894  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~1893  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~1892  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~1891  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~1890  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~1889  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~1888  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~1887  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~1886  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~1885  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~1884  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~1883  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~1882  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~1881  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~1880  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[912]~1879  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[913]~1878  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[914]~1877  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[915]~1876  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[916]~1875  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[917]~1874  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[918]~1873  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[919]~1872  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[920]~1871  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[921]~1870  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[922]~1869  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[923]~1868  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[924]~1867  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[866]~1866  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[867]~1865  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[868]~1864  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[869]~1863  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[870]~1862  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[871]~1861  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[872]~1860  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[873]~1859  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[874]~1858  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[875]~1857  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[876]~1856  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[877]~1855  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[878]~1854  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[879]~1853  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[880]~1852  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[881]~1851  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[882]~1850  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[883]~1849  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[884]~1848  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[885]~1847  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[886]~1846  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[887]~1845  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[888]~1844  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[889]~1843  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[890]~1842  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[891]~1841  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~1840  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[835]~1839  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[836]~1838  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[837]~1837  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[838]~1836  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[839]~1835  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[840]~1834  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[841]~1833  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[842]~1832  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[843]~1831  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[844]~1830  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[845]~1829  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[846]~1828  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[847]~1827  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[848]~1826  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[849]~1825  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[850]~1824  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[851]~1823  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[852]~1822  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[853]~1821  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[854]~1820  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[855]~1819  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[856]~1818  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[857]~1817  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[858]~1816  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[802]~1815  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[803]~1814  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[804]~1813  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[805]~1812  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[806]~1811  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[807]~1810  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[808]~1809  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[809]~1808  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[810]~1807  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[811]~1806  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[812]~1805  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[813]~1804  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[814]~1803  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[815]~1802  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[816]~1801  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[817]~1800  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[818]~1799  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[819]~1798  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[820]~1797  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[821]~1796  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[822]~1795  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[823]~1794  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[824]~1793  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[825]~1792  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[770]~1791  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[771]~1790  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[772]~1789  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[773]~1788  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[774]~1787  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[775]~1786  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[776]~1785  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[777]~1784  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[778]~1783  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[779]~1782  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[780]~1781  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[781]~1780  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[782]~1779  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[783]~1778  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[784]~1777  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[785]~1776  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[786]~1775  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[787]~1774  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[788]~1773  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[789]~1772  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[790]~1771  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[791]~1770  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[792]~1769  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[738]~1768  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[739]~1767  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[740]~1766  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[741]~1765  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[742]~1764  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[743]~1763  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[744]~1762  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[745]~1761  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[746]~1760  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[747]~1759  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[748]~1758  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[749]~1757  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[750]~1756  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[751]~1755  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[752]~1754  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[753]~1753  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[754]~1752  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[755]~1751  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[756]~1750  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[757]~1749  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[758]~1748  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[759]~1747  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[706]~1746  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[707]~1745  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[708]~1744  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[709]~1743  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[710]~1742  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[711]~1741  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[712]~1740  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[713]~1739  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[714]~1738  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[715]~1737  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[716]~1736  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[717]~1735  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[718]~1734  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[719]~1733  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[720]~1732  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[721]~1731  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[722]~1730  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[723]~1729  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[724]~1728  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[725]~1727  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[726]~1726  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[674]~1725  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[675]~1724  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[676]~1723  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[677]~1722  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[678]~1721  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[679]~1720  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[680]~1719  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[681]~1718  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[682]~1717  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[683]~1716  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[684]~1715  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[685]~1714  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[686]~1713  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[687]~1712  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[688]~1711  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[689]~1710  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[690]~1709  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[691]~1708  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[692]~1707  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[693]~1706  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[642]~1705  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[643]~1704  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[644]~1703  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[645]~1702  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[646]~1701  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[647]~1700  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[648]~1699  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[649]~1698  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[650]~1697  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[651]~1696  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[652]~1695  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[653]~1694  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[654]~1693  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[655]~1692  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[656]~1691  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[657]~1690  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[658]~1689  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[659]~1688  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[660]~1687  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[610]~1686  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[611]~1685  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[612]~1684  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[613]~1683  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[614]~1682  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[615]~1681  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[616]~1680  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[617]~1679  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[618]~1678  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[619]~1677  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[620]~1676  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[621]~1675  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[622]~1674  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[623]~1673  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[624]~1672  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[625]~1671  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[626]~1670  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[627]~1669  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[578]~1668  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[579]~1667  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[580]~1666  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[581]~1665  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[582]~1664  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[583]~1663  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[584]~1662  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[585]~1661  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[586]~1660  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[587]~1659  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[588]~1658  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[589]~1657  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[590]~1656  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[591]~1655  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[592]~1654  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[593]~1653  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[594]~1652  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[546]~1651  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[547]~1650  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[548]~1649  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[549]~1648  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[550]~1647  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[551]~1646  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[552]~1645  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[553]~1644  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[554]~1643  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[555]~1642  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[556]~1641  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[557]~1640  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[558]~1639  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[559]~1638  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[560]~1637  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[561]~1636  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[514]~1635  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[515]~1634  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[516]~1633  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[517]~1632  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[518]~1631  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[519]~1630  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[520]~1629  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[521]~1628  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[522]~1627  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[523]~1626  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[524]~1625  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[525]~1624  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[526]~1623  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[527]~1622  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[528]~1621  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[482]~1620  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[483]~1619  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[484]~1618  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[485]~1617  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[486]~1616  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[487]~1615  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[488]~1614  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[489]~1613  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[490]~1612  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[491]~1611  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[492]~1610  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[493]~1609  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[494]~1608  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[495]~1607  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[450]~1606  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[451]~1605  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[452]~1604  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[453]~1603  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[454]~1602  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[455]~1601  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[456]~1600  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[457]~1599  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[458]~1598  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[459]~1597  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[460]~1596  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[461]~1595  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[462]~1594  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[418]~1593  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[419]~1592  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[420]~1591  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[421]~1590  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[422]~1589  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[423]~1588  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[424]~1587  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[425]~1586  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[426]~1585  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[427]~1584  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[428]~1583  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[429]~1582  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[386]~1581  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[387]~1580  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[388]~1579  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[389]~1578  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[390]~1577  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[391]~1576  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[392]~1575  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[393]~1574  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[394]~1573  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[395]~1572  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[396]~1571  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[354]~1570  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[355]~1569  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[356]~1568  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[357]~1567  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[358]~1566  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[359]~1565  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[360]~1564  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[361]~1563  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[362]~1562  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[363]~1561  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[322]~1560  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[323]~1559  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[324]~1558  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[325]~1557  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[326]~1556  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[327]~1555  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[328]~1554  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[329]~1553  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[330]~1552  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[290]~1551  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[291]~1550  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[292]~1549  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[293]~1548  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[294]~1547  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[295]~1546  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[296]~1545  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[297]~1544  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[258]~1543  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[259]~1542  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[260]~1541  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[261]~1540  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[262]~1539  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[263]~1538  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[264]~1537  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[226]~1536  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[227]~1535  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[228]~1534  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[229]~1533  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[230]~1532  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[231]~1531  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[194]~1530  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[195]~1529  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[196]~1528  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[197]~1527  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[198]~1526  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[162]~1525  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[163]~1524  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[164]~1523  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[165]~1522  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[130]~1521  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[131]~1520  ; 2       ;
; controlUnit2:inst2|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[132]~1519  ; 2       ;
; shift:inst12|lpm_clshift:lpm_clshift_component|lpm_clshift_vkb:auto_generated|sbit_w[50]~69                                        ; 2       ;
; shift:inst12|lpm_clshift:lpm_clshift_component|lpm_clshift_vkb:auto_generated|sbit_w[51]~68                                        ; 2       ;
; controlUnit2:inst2|c_select[0]~7                                                                                                   ; 2       ;
; vgacon:inst22|Equal0~0                                                                                                             ; 2       ;
; controlUnit2:inst2|y_select[1]~4                                                                                                   ; 2       ;
; controlUnit2:inst2|pc_select~0                                                                                                     ; 2       ;
; controlUnit2:inst2|Equal18~1                                                                                                       ; 2       ;
; controlUnit2:inst2|alu_op[0]~4                                                                                                     ; 2       ;
; controlUnit2:inst2|alu_op~0                                                                                                        ; 2       ;
; controlUnit2:inst2|flag_enable~6                                                                                                   ; 2       ;
; mux2to1:MuxB|lpm_mux:lpm_mux_component|mux_m4e:auto_generated|result_node[15]~15                                                   ; 2       ;
; ALU:inst|xor16:inst4|output[1]~7                                                                                                   ; 2       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder2|S                                                                       ; 2       ;
; ALU:inst|xor16:inst4|output[3]~6                                                                                                   ; 2       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder4|S                                                                       ; 2       ;
; ALU:inst|xor16:inst4|output[5]~5                                                                                                   ; 2       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder6|S                                                                       ; 2       ;
; ALU:inst|xor16:inst4|output[7]~4                                                                                                   ; 2       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder8|S                                                                       ; 2       ;
; ALU:inst|xor16:inst4|output[9]~3                                                                                                   ; 2       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder10|S                                                                      ; 2       ;
; ALU:inst|xor16:inst4|output[11]~2                                                                                                  ; 2       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder12|S                                                                      ; 2       ;
; ALU:inst|xor16:inst4|output[13]~1                                                                                                  ; 2       ;
; ALU:inst|SixteenBitRippleCarryAdder:inst7|FullAdder:adder14|S                                                                      ; 2       ;
; controlUnit2:inst2|ma_select~0                                                                                                     ; 2       ;
; controlUnit2:inst2|Equal25~0                                                                                                       ; 2       ;
; controlUnit2:inst2|process_0~1                                                                                                     ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[3]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[3]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[3]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[3]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[3]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[3]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[3]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[4]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[4]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[4]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[4]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[4]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[4]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[4]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[5]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[5]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[5]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[5]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[5]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[5]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[5]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[6]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[6]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[6]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[6]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[6]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[6]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[6]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[7]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[7]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[7]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[7]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[7]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[7]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[7]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[2]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[2]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[2]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[2]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[2]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[2]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[2]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[8]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[8]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[8]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[8]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[8]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[8]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[8]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegC3|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegA1|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegB2|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegG7|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegD4|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegE5|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegF6|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegO15|output[9]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegL12|output[9]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegN14|output[9]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegM13|output[9]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegK11|output[9]                                                                                   ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegH8|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegI9|output[9]                                                                                    ; 2       ;
; SixteenRegisterFile:inst4|Reg16:RegJ10|output[9]                                                                                   ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                      ; Location                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 24           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 24576 ; 1024                        ; 24                          ; --                          ; --                          ; 24576               ; 6    ; MemoryInitialization.mif ; M4K_X17_Y5, M4K_X17_Y6, M4K_X17_Y10, M4K_X17_Y9, M4K_X17_Y7, M4K_X17_Y8                                                                                                                                                                  ;
; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ALTSYNCRAM               ; AUTO ; ROM         ; Single Clock ; 24576        ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 73728 ; 24576                       ; 3                           ; --                          ; --                          ; 73728               ; 18   ; vga_mem.mif              ; M4K_X41_Y17, M4K_X41_Y24, M4K_X17_Y16, M4K_X17_Y23, M4K_X17_Y18, M4K_X41_Y21, M4K_X41_Y16, M4K_X41_Y23, M4K_X41_Y18, M4K_X17_Y20, M4K_X41_Y20, M4K_X17_Y22, M4K_X17_Y17, M4K_X17_Y24, M4K_X41_Y19, M4K_X17_Y19, M4K_X17_Y21, M4K_X41_Y22 ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,167 / 54,004 ( 10 % ) ;
; C16 interconnects           ; 29 / 2,100 ( 1 % )      ;
; C4 interconnects            ; 2,771 / 36,000 ( 8 % )  ;
; Direct links                ; 1,010 / 54,004 ( 2 % )  ;
; Global clocks               ; 9 / 16 ( 56 % )         ;
; Local interconnects         ; 1,123 / 18,752 ( 6 % )  ;
; R24 interconnects           ; 79 / 1,900 ( 4 % )      ;
; R4 interconnects            ; 3,075 / 46,920 ( 7 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.86) ; Number of LABs  (Total = 231) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 13                            ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 6                             ;
; 6                                           ; 5                             ;
; 7                                           ; 4                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 1                             ;
; 11                                          ; 6                             ;
; 12                                          ; 4                             ;
; 13                                          ; 5                             ;
; 14                                          ; 15                            ;
; 15                                          ; 8                             ;
; 16                                          ; 143                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.79) ; Number of LABs  (Total = 231) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 53                            ;
; 1 Clock                            ; 56                            ;
; 1 Clock enable                     ; 13                            ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 11                            ;
; 2 Clock enables                    ; 19                            ;
; 2 Clocks                           ; 25                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.83) ; Number of LABs  (Total = 231) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 10                            ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 6                             ;
; 6                                            ; 5                             ;
; 7                                            ; 5                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 4                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 11                            ;
; 15                                           ; 9                             ;
; 16                                           ; 94                            ;
; 17                                           ; 7                             ;
; 18                                           ; 1                             ;
; 19                                           ; 9                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 5                             ;
; 25                                           ; 0                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.61) ; Number of LABs  (Total = 231) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 15                            ;
; 2                                                ; 17                            ;
; 3                                                ; 3                             ;
; 4                                                ; 3                             ;
; 5                                                ; 6                             ;
; 6                                                ; 6                             ;
; 7                                                ; 8                             ;
; 8                                                ; 8                             ;
; 9                                                ; 8                             ;
; 10                                               ; 11                            ;
; 11                                               ; 12                            ;
; 12                                               ; 5                             ;
; 13                                               ; 10                            ;
; 14                                               ; 17                            ;
; 15                                               ; 17                            ;
; 16                                               ; 72                            ;
; 17                                               ; 3                             ;
; 18                                               ; 2                             ;
; 19                                               ; 2                             ;
; 20                                               ; 0                             ;
; 21                                               ; 2                             ;
; 22                                               ; 0                             ;
; 23                                               ; 2                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.90) ; Number of LABs  (Total = 231) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 7                             ;
; 3                                            ; 12                            ;
; 4                                            ; 5                             ;
; 5                                            ; 5                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 0                             ;
; 11                                           ; 5                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 5                             ;
; 16                                           ; 4                             ;
; 17                                           ; 12                            ;
; 18                                           ; 9                             ;
; 19                                           ; 14                            ;
; 20                                           ; 10                            ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 20                            ;
; 24                                           ; 6                             ;
; 25                                           ; 15                            ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 10                            ;
; 29                                           ; 13                            ;
; 30                                           ; 8                             ;
; 31                                           ; 9                             ;
; 32                                           ; 2                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk27           ; clk27                ; 18.9              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                   ;
+------------------------------+------------------------------------------------------------------------------+-------------------+
; Source Register              ; Destination Register                                                         ; Delay Added in ns ;
+------------------------------+------------------------------------------------------------------------------+-------------------+
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]  ; 7.031             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]  ; 7.031             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]  ; 7.031             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]  ; 7.031             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]  ; 7.031             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]  ; 7.031             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]  ; 7.031             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[6] ; 6.632             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[5] ; 6.632             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[4] ; 6.632             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[3] ; 6.632             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[2] ; 6.632             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[1] ; 6.632             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[0] ; 6.632             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[6] ; 6.631             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[5] ; 6.631             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[4] ; 6.631             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[3] ; 6.631             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[2] ; 6.631             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[1] ; 6.631             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[0] ; 6.631             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[6] ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[5] ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[4] ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[3] ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[2] ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[1] ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[0] ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]          ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[9]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[8]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[7]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[6]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[5]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[4]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[3]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[2]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[1]         ; 6.546             ;
; clk27                        ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[0]         ; 6.546             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]  ; 5.470             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]  ; 5.470             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]  ; 5.470             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]  ; 5.470             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]  ; 5.470             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]  ; 5.470             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]  ; 5.470             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[6] ; 5.071             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[5] ; 5.071             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[4] ; 5.071             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[3] ; 5.071             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[2] ; 5.071             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[1] ; 5.071             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY1|lpm_ff:lpm_ff_component|dffs[0] ; 5.071             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[6] ; 5.070             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[5] ; 5.070             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[4] ; 5.070             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[3] ; 5.070             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[2] ; 5.070             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[1] ; 5.070             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY2|lpm_ff:lpm_ff_component|dffs[0] ; 5.070             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[6] ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[5] ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[4] ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[3] ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[2] ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[1] ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY3|lpm_ff:lpm_ff_component|dffs[0] ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]          ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[9]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[8]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[7]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[6]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[5]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[4]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[3]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[2]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[1]         ; 4.985             ;
; controlUnit2:inst2|mem_write ; IO_MemoryInterface:inst7|Reg_16:LED2|lpm_ff:lpm_ff_component|dffs[0]         ; 4.985             ;
; controlUnit2:inst2|ma_select ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]  ; 1.495             ;
; controlUnit2:inst2|ma_select ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]  ; 1.495             ;
; controlUnit2:inst2|ma_select ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]  ; 1.495             ;
; controlUnit2:inst2|ma_select ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]  ; 1.495             ;
; controlUnit2:inst2|ma_select ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]  ; 1.495             ;
; controlUnit2:inst2|ma_select ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]  ; 1.495             ;
; controlUnit2:inst2|ma_select ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]  ; 1.495             ;
; IR:inst18|output[12]         ; IO_MemoryInterface:inst7|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]  ; 1.495             ;
+------------------------------+------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun Feb 22 19:35:22 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off project -c Part3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "Part3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "vgacon:inst22|vga_pll:divider|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 14, clock division of 15, and phase shift of 0 degrees (0 ps) for vgacon:inst22|vga_pll:divider|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 110 pins of 185 total pins
    Info (169086): Pin N not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[23] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[22] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[21] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[20] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[19] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[18] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[17] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[16] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[15] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[14] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[13] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[12] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[11] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[10] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[9] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[8] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[7] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[6] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[5] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[4] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[3] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[2] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[1] not assigned to an exact location on the device
    Info (169086): Pin MemDataOut[0] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[15] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[14] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[13] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[12] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[11] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[10] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[9] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[8] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[7] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[6] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[5] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[4] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[3] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[2] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[1] not assigned to an exact location on the device
    Info (169086): Pin muxMAout[0] not assigned to an exact location on the device
    Info (169086): Pin ma_select not assigned to an exact location on the device
    Info (169086): Pin RZout[15] not assigned to an exact location on the device
    Info (169086): Pin RZout[14] not assigned to an exact location on the device
    Info (169086): Pin RZout[13] not assigned to an exact location on the device
    Info (169086): Pin RZout[12] not assigned to an exact location on the device
    Info (169086): Pin RZout[11] not assigned to an exact location on the device
    Info (169086): Pin RZout[10] not assigned to an exact location on the device
    Info (169086): Pin RZout[9] not assigned to an exact location on the device
    Info (169086): Pin RZout[8] not assigned to an exact location on the device
    Info (169086): Pin RZout[7] not assigned to an exact location on the device
    Info (169086): Pin RZout[6] not assigned to an exact location on the device
    Info (169086): Pin RZout[5] not assigned to an exact location on the device
    Info (169086): Pin RZout[4] not assigned to an exact location on the device
    Info (169086): Pin RZout[3] not assigned to an exact location on the device
    Info (169086): Pin RZout[2] not assigned to an exact location on the device
    Info (169086): Pin RZout[1] not assigned to an exact location on the device
    Info (169086): Pin RZout[0] not assigned to an exact location on the device
    Info (169086): Pin RYout[15] not assigned to an exact location on the device
    Info (169086): Pin RYout[14] not assigned to an exact location on the device
    Info (169086): Pin RYout[13] not assigned to an exact location on the device
    Info (169086): Pin RYout[12] not assigned to an exact location on the device
    Info (169086): Pin RYout[11] not assigned to an exact location on the device
    Info (169086): Pin RYout[10] not assigned to an exact location on the device
    Info (169086): Pin RYout[9] not assigned to an exact location on the device
    Info (169086): Pin RYout[8] not assigned to an exact location on the device
    Info (169086): Pin RYout[7] not assigned to an exact location on the device
    Info (169086): Pin RYout[6] not assigned to an exact location on the device
    Info (169086): Pin RYout[5] not assigned to an exact location on the device
    Info (169086): Pin RYout[4] not assigned to an exact location on the device
    Info (169086): Pin RYout[3] not assigned to an exact location on the device
    Info (169086): Pin RYout[2] not assigned to an exact location on the device
    Info (169086): Pin RYout[1] not assigned to an exact location on the device
    Info (169086): Pin RYout[0] not assigned to an exact location on the device
    Info (169086): Pin Address[15] not assigned to an exact location on the device
    Info (169086): Pin Address[14] not assigned to an exact location on the device
    Info (169086): Pin Address[13] not assigned to an exact location on the device
    Info (169086): Pin Address[12] not assigned to an exact location on the device
    Info (169086): Pin Address[11] not assigned to an exact location on the device
    Info (169086): Pin Address[10] not assigned to an exact location on the device
    Info (169086): Pin Address[9] not assigned to an exact location on the device
    Info (169086): Pin Address[8] not assigned to an exact location on the device
    Info (169086): Pin Address[7] not assigned to an exact location on the device
    Info (169086): Pin Address[6] not assigned to an exact location on the device
    Info (169086): Pin Address[5] not assigned to an exact location on the device
    Info (169086): Pin Address[4] not assigned to an exact location on the device
    Info (169086): Pin Address[3] not assigned to an exact location on the device
    Info (169086): Pin Address[2] not assigned to an exact location on the device
    Info (169086): Pin Address[1] not assigned to an exact location on the device
    Info (169086): Pin Address[0] not assigned to an exact location on the device
    Info (169086): Pin C not assigned to an exact location on the device
    Info (169086): Pin V not assigned to an exact location on the device
    Info (169086): Pin Z not assigned to an exact location on the device
    Info (169086): Pin RMout[15] not assigned to an exact location on the device
    Info (169086): Pin RMout[14] not assigned to an exact location on the device
    Info (169086): Pin RMout[13] not assigned to an exact location on the device
    Info (169086): Pin RMout[12] not assigned to an exact location on the device
    Info (169086): Pin RMout[11] not assigned to an exact location on the device
    Info (169086): Pin RMout[10] not assigned to an exact location on the device
    Info (169086): Pin RMout[9] not assigned to an exact location on the device
    Info (169086): Pin RMout[8] not assigned to an exact location on the device
    Info (169086): Pin RMout[7] not assigned to an exact location on the device
    Info (169086): Pin RMout[6] not assigned to an exact location on the device
    Info (169086): Pin RMout[5] not assigned to an exact location on the device
    Info (169086): Pin RMout[4] not assigned to an exact location on the device
    Info (169086): Pin RMout[3] not assigned to an exact location on the device
    Info (169086): Pin RMout[2] not assigned to an exact location on the device
    Info (169086): Pin RMout[1] not assigned to an exact location on the device
    Info (169086): Pin RMout[0] not assigned to an exact location on the device
    Info (169086): Pin key[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Part3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk27 (placed in PIN D12 (CLK10, LVDSCLK5n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controlUnit2:inst2|j_sel
        Info (176357): Destination node controlUnit2:inst2|shift_sel
        Info (176357): Destination node controlUnit2:inst2|ma_select
        Info (176357): Destination node IR:inst18|output[4]
        Info (176357): Destination node IR:inst18|output[5]
        Info (176357): Destination node IR:inst18|output[6]
        Info (176357): Destination node IR:inst18|output[7]
        Info (176357): Destination node IR:inst18|output[8]
        Info (176357): Destination node IR:inst18|output[9]
        Info (176357): Destination node IR:inst18|output[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vgacon:inst22|vga_pll:divider|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node IO_MemoryInterface:inst7|inst8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node IO_MemoryInterface:inst7|inst6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node IO_MemoryInterface:inst7|inst10 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node IO_MemoryInterface:inst7|inst11 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node IO_MemoryInterface:inst7|inst7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node IO_MemoryInterface:inst7|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node IO_MemoryInterface:inst7|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 110 (unused VREF, 3.3V VCCIO, 1 input, 109 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Clock" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 169 output pins without output pin load capacitance assignment
    Info (306007): Pin "N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemDataOut[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "muxMAout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ma_select" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RYout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "V" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HSYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VSYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RMout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/David/Documents/GitHub/csce430/project_final_restored/Part3.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 449 megabytes
    Info: Processing ended: Sun Feb 22 19:36:07 2015
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/David/Documents/GitHub/csce430/project_final_restored/Part3.fit.smsg.


