	component system is
		port (
			clk_clk         : in  std_logic := 'X'; -- clk
			reset_reset_n   : in  std_logic := 'X'; -- reset_n
			vga_clk_clk     : out std_logic;        -- clk
			vga_reset_reset : out std_logic         -- reset
		);
	end component system;

