Simulator report for pc_4_adder_rv32i
Tue Nov 18 23:50:15 2025
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 157 nodes    ;
; Simulation Coverage         ;      20.00 % ;
; Total Number of Transitions ; 832          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
; Device                      ; EP3C5F256C6  ;
+-----------------------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                             ;
+--------------------------------------------------------------------------------------------+-----------------------------------+---------------+
; Option                                                                                     ; Setting                           ; Default Value ;
+--------------------------------------------------------------------------------------------+-----------------------------------+---------------+
; Simulation mode                                                                            ; Timing                            ; Timing        ;
; Start time                                                                                 ; 0 ns                              ; 0 ns          ;
; Simulation results format                                                                  ; CVWF                              ;               ;
; Vector input source                                                                        ; ../2_4-adder/pc_4_adder_rv32i.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                ; On            ;
; Check outputs                                                                              ; Off                               ; Off           ;
; Report simulation coverage                                                                 ; On                                ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                ; On            ;
; Display missing 1-value coverage report                                                    ; On                                ; On            ;
; Display missing 0-value coverage report                                                    ; On                                ; On            ;
; Detect setup and hold time violations                                                      ; Off                               ; Off           ;
; Detect glitches                                                                            ; Off                               ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                               ; Off           ;
; Generate Signal Activity File                                                              ; Off                               ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                               ; Off           ;
; Group bus channels in simulation results                                                   ; Off                               ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                        ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                               ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                               ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                              ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport                         ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport                         ; Transport     ;
+--------------------------------------------------------------------------------------------+-----------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      20.00 % ;
; Total nodes checked                                 ; 157          ;
; Total output ports checked                          ; 185          ;
; Total output ports with complete 1/0-value coverage ; 37           ;
; Total output ports with no 1/0-value coverage       ; 146          ;
; Total output ports with no 1-value coverage         ; 146          ;
; Total output ports with no 0-value coverage         ; 148          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                    ;
+--------------------------------------+--------------------------------------+------------------+
; Node Name                            ; Output Port Name                     ; Output Port Type ;
+--------------------------------------+--------------------------------------+------------------+
; |pc_4_adder_rv32i|Add0~0             ; |pc_4_adder_rv32i|Add0~0             ; combout          ;
; |pc_4_adder_rv32i|Add0~0             ; |pc_4_adder_rv32i|Add0~1             ; cout             ;
; |pc_4_adder_rv32i|Add0~2             ; |pc_4_adder_rv32i|Add0~2             ; combout          ;
; |pc_4_adder_rv32i|Add0~2             ; |pc_4_adder_rv32i|Add0~3             ; cout             ;
; |pc_4_adder_rv32i|Add0~4             ; |pc_4_adder_rv32i|Add0~4             ; combout          ;
; |pc_4_adder_rv32i|Add0~4             ; |pc_4_adder_rv32i|Add0~5             ; cout             ;
; |pc_4_adder_rv32i|Add0~6             ; |pc_4_adder_rv32i|Add0~6             ; combout          ;
; |pc_4_adder_rv32i|Add0~6             ; |pc_4_adder_rv32i|Add0~7             ; cout             ;
; |pc_4_adder_rv32i|Add0~8             ; |pc_4_adder_rv32i|Add0~8             ; combout          ;
; |pc_4_adder_rv32i|PC_4_inc[0]~output ; |pc_4_adder_rv32i|PC_4_inc[0]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[0]        ; |pc_4_adder_rv32i|PC_4_inc[0]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[1]~output ; |pc_4_adder_rv32i|PC_4_inc[1]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[1]        ; |pc_4_adder_rv32i|PC_4_inc[1]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[2]~output ; |pc_4_adder_rv32i|PC_4_inc[2]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[2]        ; |pc_4_adder_rv32i|PC_4_inc[2]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[3]~output ; |pc_4_adder_rv32i|PC_4_inc[3]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[3]        ; |pc_4_adder_rv32i|PC_4_inc[3]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[4]~output ; |pc_4_adder_rv32i|PC_4_inc[4]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[4]        ; |pc_4_adder_rv32i|PC_4_inc[4]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[5]~output ; |pc_4_adder_rv32i|PC_4_inc[5]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[5]        ; |pc_4_adder_rv32i|PC_4_inc[5]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[6]~output ; |pc_4_adder_rv32i|PC_4_inc[6]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[6]        ; |pc_4_adder_rv32i|PC_4_inc[6]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[7]~output ; |pc_4_adder_rv32i|PC_4_inc[7]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[7]        ; |pc_4_adder_rv32i|PC_4_inc[7]        ; padout           ;
; |pc_4_adder_rv32i|PCold[0]~input     ; |pc_4_adder_rv32i|PCold[0]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[0]           ; |pc_4_adder_rv32i|PCold[0]           ; padout           ;
; |pc_4_adder_rv32i|PCold[1]~input     ; |pc_4_adder_rv32i|PCold[1]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[1]           ; |pc_4_adder_rv32i|PCold[1]           ; padout           ;
; |pc_4_adder_rv32i|PCold[2]~input     ; |pc_4_adder_rv32i|PCold[2]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[2]           ; |pc_4_adder_rv32i|PCold[2]           ; padout           ;
; |pc_4_adder_rv32i|PCold[3]~input     ; |pc_4_adder_rv32i|PCold[3]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[3]           ; |pc_4_adder_rv32i|PCold[3]           ; padout           ;
; |pc_4_adder_rv32i|PCold[4]~input     ; |pc_4_adder_rv32i|PCold[4]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[4]           ; |pc_4_adder_rv32i|PCold[4]           ; padout           ;
; |pc_4_adder_rv32i|PCold[5]~input     ; |pc_4_adder_rv32i|PCold[5]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[5]           ; |pc_4_adder_rv32i|PCold[5]           ; padout           ;
+--------------------------------------+--------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                         ;
+---------------------------------------+---------------------------------------+------------------+
; Node Name                             ; Output Port Name                      ; Output Port Type ;
+---------------------------------------+---------------------------------------+------------------+
; |pc_4_adder_rv32i|Add0~8              ; |pc_4_adder_rv32i|Add0~9              ; cout             ;
; |pc_4_adder_rv32i|Add0~10             ; |pc_4_adder_rv32i|Add0~10             ; combout          ;
; |pc_4_adder_rv32i|Add0~10             ; |pc_4_adder_rv32i|Add0~11             ; cout             ;
; |pc_4_adder_rv32i|Add0~12             ; |pc_4_adder_rv32i|Add0~12             ; combout          ;
; |pc_4_adder_rv32i|Add0~12             ; |pc_4_adder_rv32i|Add0~13             ; cout             ;
; |pc_4_adder_rv32i|Add0~14             ; |pc_4_adder_rv32i|Add0~14             ; combout          ;
; |pc_4_adder_rv32i|Add0~14             ; |pc_4_adder_rv32i|Add0~15             ; cout             ;
; |pc_4_adder_rv32i|Add0~16             ; |pc_4_adder_rv32i|Add0~16             ; combout          ;
; |pc_4_adder_rv32i|Add0~16             ; |pc_4_adder_rv32i|Add0~17             ; cout             ;
; |pc_4_adder_rv32i|Add0~18             ; |pc_4_adder_rv32i|Add0~18             ; combout          ;
; |pc_4_adder_rv32i|Add0~18             ; |pc_4_adder_rv32i|Add0~19             ; cout             ;
; |pc_4_adder_rv32i|Add0~20             ; |pc_4_adder_rv32i|Add0~20             ; combout          ;
; |pc_4_adder_rv32i|Add0~20             ; |pc_4_adder_rv32i|Add0~21             ; cout             ;
; |pc_4_adder_rv32i|Add0~22             ; |pc_4_adder_rv32i|Add0~22             ; combout          ;
; |pc_4_adder_rv32i|Add0~22             ; |pc_4_adder_rv32i|Add0~23             ; cout             ;
; |pc_4_adder_rv32i|Add0~24             ; |pc_4_adder_rv32i|Add0~24             ; combout          ;
; |pc_4_adder_rv32i|Add0~24             ; |pc_4_adder_rv32i|Add0~25             ; cout             ;
; |pc_4_adder_rv32i|Add0~26             ; |pc_4_adder_rv32i|Add0~26             ; combout          ;
; |pc_4_adder_rv32i|Add0~26             ; |pc_4_adder_rv32i|Add0~27             ; cout             ;
; |pc_4_adder_rv32i|Add0~28             ; |pc_4_adder_rv32i|Add0~28             ; combout          ;
; |pc_4_adder_rv32i|Add0~28             ; |pc_4_adder_rv32i|Add0~29             ; cout             ;
; |pc_4_adder_rv32i|Add0~30             ; |pc_4_adder_rv32i|Add0~30             ; combout          ;
; |pc_4_adder_rv32i|Add0~30             ; |pc_4_adder_rv32i|Add0~31             ; cout             ;
; |pc_4_adder_rv32i|Add0~32             ; |pc_4_adder_rv32i|Add0~32             ; combout          ;
; |pc_4_adder_rv32i|Add0~32             ; |pc_4_adder_rv32i|Add0~33             ; cout             ;
; |pc_4_adder_rv32i|Add0~34             ; |pc_4_adder_rv32i|Add0~34             ; combout          ;
; |pc_4_adder_rv32i|Add0~34             ; |pc_4_adder_rv32i|Add0~35             ; cout             ;
; |pc_4_adder_rv32i|Add0~36             ; |pc_4_adder_rv32i|Add0~36             ; combout          ;
; |pc_4_adder_rv32i|Add0~36             ; |pc_4_adder_rv32i|Add0~37             ; cout             ;
; |pc_4_adder_rv32i|Add0~38             ; |pc_4_adder_rv32i|Add0~38             ; combout          ;
; |pc_4_adder_rv32i|Add0~38             ; |pc_4_adder_rv32i|Add0~39             ; cout             ;
; |pc_4_adder_rv32i|Add0~40             ; |pc_4_adder_rv32i|Add0~40             ; combout          ;
; |pc_4_adder_rv32i|Add0~40             ; |pc_4_adder_rv32i|Add0~41             ; cout             ;
; |pc_4_adder_rv32i|Add0~42             ; |pc_4_adder_rv32i|Add0~42             ; combout          ;
; |pc_4_adder_rv32i|Add0~42             ; |pc_4_adder_rv32i|Add0~43             ; cout             ;
; |pc_4_adder_rv32i|Add0~44             ; |pc_4_adder_rv32i|Add0~44             ; combout          ;
; |pc_4_adder_rv32i|Add0~44             ; |pc_4_adder_rv32i|Add0~45             ; cout             ;
; |pc_4_adder_rv32i|Add0~46             ; |pc_4_adder_rv32i|Add0~46             ; combout          ;
; |pc_4_adder_rv32i|Add0~46             ; |pc_4_adder_rv32i|Add0~47             ; cout             ;
; |pc_4_adder_rv32i|Add0~48             ; |pc_4_adder_rv32i|Add0~48             ; combout          ;
; |pc_4_adder_rv32i|Add0~48             ; |pc_4_adder_rv32i|Add0~49             ; cout             ;
; |pc_4_adder_rv32i|Add0~50             ; |pc_4_adder_rv32i|Add0~50             ; combout          ;
; |pc_4_adder_rv32i|Add0~50             ; |pc_4_adder_rv32i|Add0~51             ; cout             ;
; |pc_4_adder_rv32i|Add0~52             ; |pc_4_adder_rv32i|Add0~52             ; combout          ;
; |pc_4_adder_rv32i|Add0~52             ; |pc_4_adder_rv32i|Add0~53             ; cout             ;
; |pc_4_adder_rv32i|Add0~54             ; |pc_4_adder_rv32i|Add0~54             ; combout          ;
; |pc_4_adder_rv32i|Add0~54             ; |pc_4_adder_rv32i|Add0~55             ; cout             ;
; |pc_4_adder_rv32i|Add0~56             ; |pc_4_adder_rv32i|Add0~56             ; combout          ;
; |pc_4_adder_rv32i|PC_4_inc[8]~output  ; |pc_4_adder_rv32i|PC_4_inc[8]~output  ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[8]         ; |pc_4_adder_rv32i|PC_4_inc[8]         ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[9]~output  ; |pc_4_adder_rv32i|PC_4_inc[9]~output  ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[9]         ; |pc_4_adder_rv32i|PC_4_inc[9]         ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[10]~output ; |pc_4_adder_rv32i|PC_4_inc[10]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[10]        ; |pc_4_adder_rv32i|PC_4_inc[10]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[11]~output ; |pc_4_adder_rv32i|PC_4_inc[11]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[11]        ; |pc_4_adder_rv32i|PC_4_inc[11]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[12]~output ; |pc_4_adder_rv32i|PC_4_inc[12]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[12]        ; |pc_4_adder_rv32i|PC_4_inc[12]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[13]~output ; |pc_4_adder_rv32i|PC_4_inc[13]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[13]        ; |pc_4_adder_rv32i|PC_4_inc[13]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[14]~output ; |pc_4_adder_rv32i|PC_4_inc[14]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[14]        ; |pc_4_adder_rv32i|PC_4_inc[14]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[15]~output ; |pc_4_adder_rv32i|PC_4_inc[15]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[15]        ; |pc_4_adder_rv32i|PC_4_inc[15]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[16]~output ; |pc_4_adder_rv32i|PC_4_inc[16]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[16]        ; |pc_4_adder_rv32i|PC_4_inc[16]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[17]~output ; |pc_4_adder_rv32i|PC_4_inc[17]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[17]        ; |pc_4_adder_rv32i|PC_4_inc[17]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[18]~output ; |pc_4_adder_rv32i|PC_4_inc[18]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[18]        ; |pc_4_adder_rv32i|PC_4_inc[18]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[19]~output ; |pc_4_adder_rv32i|PC_4_inc[19]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[19]        ; |pc_4_adder_rv32i|PC_4_inc[19]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[20]~output ; |pc_4_adder_rv32i|PC_4_inc[20]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[20]        ; |pc_4_adder_rv32i|PC_4_inc[20]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[21]~output ; |pc_4_adder_rv32i|PC_4_inc[21]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[21]        ; |pc_4_adder_rv32i|PC_4_inc[21]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[22]~output ; |pc_4_adder_rv32i|PC_4_inc[22]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[22]        ; |pc_4_adder_rv32i|PC_4_inc[22]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[23]~output ; |pc_4_adder_rv32i|PC_4_inc[23]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[23]        ; |pc_4_adder_rv32i|PC_4_inc[23]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[24]~output ; |pc_4_adder_rv32i|PC_4_inc[24]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[24]        ; |pc_4_adder_rv32i|PC_4_inc[24]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[25]~output ; |pc_4_adder_rv32i|PC_4_inc[25]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[25]        ; |pc_4_adder_rv32i|PC_4_inc[25]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[26]~output ; |pc_4_adder_rv32i|PC_4_inc[26]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[26]        ; |pc_4_adder_rv32i|PC_4_inc[26]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[27]~output ; |pc_4_adder_rv32i|PC_4_inc[27]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[27]        ; |pc_4_adder_rv32i|PC_4_inc[27]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[28]~output ; |pc_4_adder_rv32i|PC_4_inc[28]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[28]        ; |pc_4_adder_rv32i|PC_4_inc[28]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[29]~output ; |pc_4_adder_rv32i|PC_4_inc[29]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[29]        ; |pc_4_adder_rv32i|PC_4_inc[29]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[30]~output ; |pc_4_adder_rv32i|PC_4_inc[30]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[30]        ; |pc_4_adder_rv32i|PC_4_inc[30]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[31]~output ; |pc_4_adder_rv32i|PC_4_inc[31]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[31]        ; |pc_4_adder_rv32i|PC_4_inc[31]        ; padout           ;
; |pc_4_adder_rv32i|PCold[7]~input      ; |pc_4_adder_rv32i|PCold[7]~input      ; o                ;
; |pc_4_adder_rv32i|PCold[7]            ; |pc_4_adder_rv32i|PCold[7]            ; padout           ;
; |pc_4_adder_rv32i|PCold[8]~input      ; |pc_4_adder_rv32i|PCold[8]~input      ; o                ;
; |pc_4_adder_rv32i|PCold[8]            ; |pc_4_adder_rv32i|PCold[8]            ; padout           ;
; |pc_4_adder_rv32i|PCold[9]~input      ; |pc_4_adder_rv32i|PCold[9]~input      ; o                ;
; |pc_4_adder_rv32i|PCold[9]            ; |pc_4_adder_rv32i|PCold[9]            ; padout           ;
; |pc_4_adder_rv32i|PCold[10]~input     ; |pc_4_adder_rv32i|PCold[10]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[10]           ; |pc_4_adder_rv32i|PCold[10]           ; padout           ;
; |pc_4_adder_rv32i|PCold[11]~input     ; |pc_4_adder_rv32i|PCold[11]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[11]           ; |pc_4_adder_rv32i|PCold[11]           ; padout           ;
; |pc_4_adder_rv32i|PCold[12]~input     ; |pc_4_adder_rv32i|PCold[12]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[12]           ; |pc_4_adder_rv32i|PCold[12]           ; padout           ;
; |pc_4_adder_rv32i|PCold[13]~input     ; |pc_4_adder_rv32i|PCold[13]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[13]           ; |pc_4_adder_rv32i|PCold[13]           ; padout           ;
; |pc_4_adder_rv32i|PCold[14]~input     ; |pc_4_adder_rv32i|PCold[14]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[14]           ; |pc_4_adder_rv32i|PCold[14]           ; padout           ;
; |pc_4_adder_rv32i|PCold[15]~input     ; |pc_4_adder_rv32i|PCold[15]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[15]           ; |pc_4_adder_rv32i|PCold[15]           ; padout           ;
; |pc_4_adder_rv32i|PCold[16]~input     ; |pc_4_adder_rv32i|PCold[16]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[16]           ; |pc_4_adder_rv32i|PCold[16]           ; padout           ;
; |pc_4_adder_rv32i|PCold[17]~input     ; |pc_4_adder_rv32i|PCold[17]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[17]           ; |pc_4_adder_rv32i|PCold[17]           ; padout           ;
; |pc_4_adder_rv32i|PCold[18]~input     ; |pc_4_adder_rv32i|PCold[18]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[18]           ; |pc_4_adder_rv32i|PCold[18]           ; padout           ;
; |pc_4_adder_rv32i|PCold[19]~input     ; |pc_4_adder_rv32i|PCold[19]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[19]           ; |pc_4_adder_rv32i|PCold[19]           ; padout           ;
; |pc_4_adder_rv32i|PCold[20]~input     ; |pc_4_adder_rv32i|PCold[20]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[20]           ; |pc_4_adder_rv32i|PCold[20]           ; padout           ;
; |pc_4_adder_rv32i|PCold[21]~input     ; |pc_4_adder_rv32i|PCold[21]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[21]           ; |pc_4_adder_rv32i|PCold[21]           ; padout           ;
; |pc_4_adder_rv32i|PCold[22]~input     ; |pc_4_adder_rv32i|PCold[22]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[22]           ; |pc_4_adder_rv32i|PCold[22]           ; padout           ;
; |pc_4_adder_rv32i|PCold[23]~input     ; |pc_4_adder_rv32i|PCold[23]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[23]           ; |pc_4_adder_rv32i|PCold[23]           ; padout           ;
; |pc_4_adder_rv32i|PCold[24]~input     ; |pc_4_adder_rv32i|PCold[24]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[24]           ; |pc_4_adder_rv32i|PCold[24]           ; padout           ;
; |pc_4_adder_rv32i|PCold[25]~input     ; |pc_4_adder_rv32i|PCold[25]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[25]           ; |pc_4_adder_rv32i|PCold[25]           ; padout           ;
; |pc_4_adder_rv32i|PCold[26]~input     ; |pc_4_adder_rv32i|PCold[26]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[26]           ; |pc_4_adder_rv32i|PCold[26]           ; padout           ;
; |pc_4_adder_rv32i|PCold[27]~input     ; |pc_4_adder_rv32i|PCold[27]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[27]           ; |pc_4_adder_rv32i|PCold[27]           ; padout           ;
; |pc_4_adder_rv32i|PCold[28]~input     ; |pc_4_adder_rv32i|PCold[28]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[28]           ; |pc_4_adder_rv32i|PCold[28]           ; padout           ;
; |pc_4_adder_rv32i|PCold[29]~input     ; |pc_4_adder_rv32i|PCold[29]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[29]           ; |pc_4_adder_rv32i|PCold[29]           ; padout           ;
; |pc_4_adder_rv32i|PCold[30]~input     ; |pc_4_adder_rv32i|PCold[30]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[30]           ; |pc_4_adder_rv32i|PCold[30]           ; padout           ;
; |pc_4_adder_rv32i|PCold[31]~input     ; |pc_4_adder_rv32i|PCold[31]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[31]           ; |pc_4_adder_rv32i|PCold[31]           ; padout           ;
+---------------------------------------+---------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                         ;
+---------------------------------------+---------------------------------------+------------------+
; Node Name                             ; Output Port Name                      ; Output Port Type ;
+---------------------------------------+---------------------------------------+------------------+
; |pc_4_adder_rv32i|Add0~8              ; |pc_4_adder_rv32i|Add0~9              ; cout             ;
; |pc_4_adder_rv32i|Add0~10             ; |pc_4_adder_rv32i|Add0~10             ; combout          ;
; |pc_4_adder_rv32i|Add0~10             ; |pc_4_adder_rv32i|Add0~11             ; cout             ;
; |pc_4_adder_rv32i|Add0~12             ; |pc_4_adder_rv32i|Add0~12             ; combout          ;
; |pc_4_adder_rv32i|Add0~12             ; |pc_4_adder_rv32i|Add0~13             ; cout             ;
; |pc_4_adder_rv32i|Add0~14             ; |pc_4_adder_rv32i|Add0~14             ; combout          ;
; |pc_4_adder_rv32i|Add0~14             ; |pc_4_adder_rv32i|Add0~15             ; cout             ;
; |pc_4_adder_rv32i|Add0~16             ; |pc_4_adder_rv32i|Add0~16             ; combout          ;
; |pc_4_adder_rv32i|Add0~16             ; |pc_4_adder_rv32i|Add0~17             ; cout             ;
; |pc_4_adder_rv32i|Add0~18             ; |pc_4_adder_rv32i|Add0~18             ; combout          ;
; |pc_4_adder_rv32i|Add0~18             ; |pc_4_adder_rv32i|Add0~19             ; cout             ;
; |pc_4_adder_rv32i|Add0~20             ; |pc_4_adder_rv32i|Add0~20             ; combout          ;
; |pc_4_adder_rv32i|Add0~20             ; |pc_4_adder_rv32i|Add0~21             ; cout             ;
; |pc_4_adder_rv32i|Add0~22             ; |pc_4_adder_rv32i|Add0~22             ; combout          ;
; |pc_4_adder_rv32i|Add0~22             ; |pc_4_adder_rv32i|Add0~23             ; cout             ;
; |pc_4_adder_rv32i|Add0~24             ; |pc_4_adder_rv32i|Add0~24             ; combout          ;
; |pc_4_adder_rv32i|Add0~24             ; |pc_4_adder_rv32i|Add0~25             ; cout             ;
; |pc_4_adder_rv32i|Add0~26             ; |pc_4_adder_rv32i|Add0~26             ; combout          ;
; |pc_4_adder_rv32i|Add0~26             ; |pc_4_adder_rv32i|Add0~27             ; cout             ;
; |pc_4_adder_rv32i|Add0~28             ; |pc_4_adder_rv32i|Add0~28             ; combout          ;
; |pc_4_adder_rv32i|Add0~28             ; |pc_4_adder_rv32i|Add0~29             ; cout             ;
; |pc_4_adder_rv32i|Add0~30             ; |pc_4_adder_rv32i|Add0~30             ; combout          ;
; |pc_4_adder_rv32i|Add0~30             ; |pc_4_adder_rv32i|Add0~31             ; cout             ;
; |pc_4_adder_rv32i|Add0~32             ; |pc_4_adder_rv32i|Add0~32             ; combout          ;
; |pc_4_adder_rv32i|Add0~32             ; |pc_4_adder_rv32i|Add0~33             ; cout             ;
; |pc_4_adder_rv32i|Add0~34             ; |pc_4_adder_rv32i|Add0~34             ; combout          ;
; |pc_4_adder_rv32i|Add0~34             ; |pc_4_adder_rv32i|Add0~35             ; cout             ;
; |pc_4_adder_rv32i|Add0~36             ; |pc_4_adder_rv32i|Add0~36             ; combout          ;
; |pc_4_adder_rv32i|Add0~36             ; |pc_4_adder_rv32i|Add0~37             ; cout             ;
; |pc_4_adder_rv32i|Add0~38             ; |pc_4_adder_rv32i|Add0~38             ; combout          ;
; |pc_4_adder_rv32i|Add0~38             ; |pc_4_adder_rv32i|Add0~39             ; cout             ;
; |pc_4_adder_rv32i|Add0~40             ; |pc_4_adder_rv32i|Add0~40             ; combout          ;
; |pc_4_adder_rv32i|Add0~40             ; |pc_4_adder_rv32i|Add0~41             ; cout             ;
; |pc_4_adder_rv32i|Add0~42             ; |pc_4_adder_rv32i|Add0~42             ; combout          ;
; |pc_4_adder_rv32i|Add0~42             ; |pc_4_adder_rv32i|Add0~43             ; cout             ;
; |pc_4_adder_rv32i|Add0~44             ; |pc_4_adder_rv32i|Add0~44             ; combout          ;
; |pc_4_adder_rv32i|Add0~44             ; |pc_4_adder_rv32i|Add0~45             ; cout             ;
; |pc_4_adder_rv32i|Add0~46             ; |pc_4_adder_rv32i|Add0~46             ; combout          ;
; |pc_4_adder_rv32i|Add0~46             ; |pc_4_adder_rv32i|Add0~47             ; cout             ;
; |pc_4_adder_rv32i|Add0~48             ; |pc_4_adder_rv32i|Add0~48             ; combout          ;
; |pc_4_adder_rv32i|Add0~48             ; |pc_4_adder_rv32i|Add0~49             ; cout             ;
; |pc_4_adder_rv32i|Add0~50             ; |pc_4_adder_rv32i|Add0~50             ; combout          ;
; |pc_4_adder_rv32i|Add0~50             ; |pc_4_adder_rv32i|Add0~51             ; cout             ;
; |pc_4_adder_rv32i|Add0~52             ; |pc_4_adder_rv32i|Add0~52             ; combout          ;
; |pc_4_adder_rv32i|Add0~52             ; |pc_4_adder_rv32i|Add0~53             ; cout             ;
; |pc_4_adder_rv32i|Add0~54             ; |pc_4_adder_rv32i|Add0~54             ; combout          ;
; |pc_4_adder_rv32i|Add0~54             ; |pc_4_adder_rv32i|Add0~55             ; cout             ;
; |pc_4_adder_rv32i|Add0~56             ; |pc_4_adder_rv32i|Add0~56             ; combout          ;
; |pc_4_adder_rv32i|PC_4_inc[8]~output  ; |pc_4_adder_rv32i|PC_4_inc[8]~output  ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[8]         ; |pc_4_adder_rv32i|PC_4_inc[8]         ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[9]~output  ; |pc_4_adder_rv32i|PC_4_inc[9]~output  ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[9]         ; |pc_4_adder_rv32i|PC_4_inc[9]         ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[10]~output ; |pc_4_adder_rv32i|PC_4_inc[10]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[10]        ; |pc_4_adder_rv32i|PC_4_inc[10]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[11]~output ; |pc_4_adder_rv32i|PC_4_inc[11]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[11]        ; |pc_4_adder_rv32i|PC_4_inc[11]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[12]~output ; |pc_4_adder_rv32i|PC_4_inc[12]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[12]        ; |pc_4_adder_rv32i|PC_4_inc[12]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[13]~output ; |pc_4_adder_rv32i|PC_4_inc[13]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[13]        ; |pc_4_adder_rv32i|PC_4_inc[13]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[14]~output ; |pc_4_adder_rv32i|PC_4_inc[14]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[14]        ; |pc_4_adder_rv32i|PC_4_inc[14]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[15]~output ; |pc_4_adder_rv32i|PC_4_inc[15]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[15]        ; |pc_4_adder_rv32i|PC_4_inc[15]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[16]~output ; |pc_4_adder_rv32i|PC_4_inc[16]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[16]        ; |pc_4_adder_rv32i|PC_4_inc[16]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[17]~output ; |pc_4_adder_rv32i|PC_4_inc[17]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[17]        ; |pc_4_adder_rv32i|PC_4_inc[17]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[18]~output ; |pc_4_adder_rv32i|PC_4_inc[18]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[18]        ; |pc_4_adder_rv32i|PC_4_inc[18]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[19]~output ; |pc_4_adder_rv32i|PC_4_inc[19]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[19]        ; |pc_4_adder_rv32i|PC_4_inc[19]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[20]~output ; |pc_4_adder_rv32i|PC_4_inc[20]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[20]        ; |pc_4_adder_rv32i|PC_4_inc[20]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[21]~output ; |pc_4_adder_rv32i|PC_4_inc[21]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[21]        ; |pc_4_adder_rv32i|PC_4_inc[21]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[22]~output ; |pc_4_adder_rv32i|PC_4_inc[22]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[22]        ; |pc_4_adder_rv32i|PC_4_inc[22]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[23]~output ; |pc_4_adder_rv32i|PC_4_inc[23]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[23]        ; |pc_4_adder_rv32i|PC_4_inc[23]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[24]~output ; |pc_4_adder_rv32i|PC_4_inc[24]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[24]        ; |pc_4_adder_rv32i|PC_4_inc[24]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[25]~output ; |pc_4_adder_rv32i|PC_4_inc[25]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[25]        ; |pc_4_adder_rv32i|PC_4_inc[25]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[26]~output ; |pc_4_adder_rv32i|PC_4_inc[26]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[26]        ; |pc_4_adder_rv32i|PC_4_inc[26]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[27]~output ; |pc_4_adder_rv32i|PC_4_inc[27]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[27]        ; |pc_4_adder_rv32i|PC_4_inc[27]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[28]~output ; |pc_4_adder_rv32i|PC_4_inc[28]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[28]        ; |pc_4_adder_rv32i|PC_4_inc[28]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[29]~output ; |pc_4_adder_rv32i|PC_4_inc[29]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[29]        ; |pc_4_adder_rv32i|PC_4_inc[29]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[30]~output ; |pc_4_adder_rv32i|PC_4_inc[30]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[30]        ; |pc_4_adder_rv32i|PC_4_inc[30]        ; padout           ;
; |pc_4_adder_rv32i|PC_4_inc[31]~output ; |pc_4_adder_rv32i|PC_4_inc[31]~output ; o                ;
; |pc_4_adder_rv32i|PC_4_inc[31]        ; |pc_4_adder_rv32i|PC_4_inc[31]        ; padout           ;
; |pc_4_adder_rv32i|PCold[6]~input      ; |pc_4_adder_rv32i|PCold[6]~input      ; o                ;
; |pc_4_adder_rv32i|PCold[6]            ; |pc_4_adder_rv32i|PCold[6]            ; padout           ;
; |pc_4_adder_rv32i|PCold[7]~input      ; |pc_4_adder_rv32i|PCold[7]~input      ; o                ;
; |pc_4_adder_rv32i|PCold[7]            ; |pc_4_adder_rv32i|PCold[7]            ; padout           ;
; |pc_4_adder_rv32i|PCold[8]~input      ; |pc_4_adder_rv32i|PCold[8]~input      ; o                ;
; |pc_4_adder_rv32i|PCold[8]            ; |pc_4_adder_rv32i|PCold[8]            ; padout           ;
; |pc_4_adder_rv32i|PCold[9]~input      ; |pc_4_adder_rv32i|PCold[9]~input      ; o                ;
; |pc_4_adder_rv32i|PCold[9]            ; |pc_4_adder_rv32i|PCold[9]            ; padout           ;
; |pc_4_adder_rv32i|PCold[10]~input     ; |pc_4_adder_rv32i|PCold[10]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[10]           ; |pc_4_adder_rv32i|PCold[10]           ; padout           ;
; |pc_4_adder_rv32i|PCold[11]~input     ; |pc_4_adder_rv32i|PCold[11]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[11]           ; |pc_4_adder_rv32i|PCold[11]           ; padout           ;
; |pc_4_adder_rv32i|PCold[12]~input     ; |pc_4_adder_rv32i|PCold[12]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[12]           ; |pc_4_adder_rv32i|PCold[12]           ; padout           ;
; |pc_4_adder_rv32i|PCold[13]~input     ; |pc_4_adder_rv32i|PCold[13]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[13]           ; |pc_4_adder_rv32i|PCold[13]           ; padout           ;
; |pc_4_adder_rv32i|PCold[14]~input     ; |pc_4_adder_rv32i|PCold[14]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[14]           ; |pc_4_adder_rv32i|PCold[14]           ; padout           ;
; |pc_4_adder_rv32i|PCold[15]~input     ; |pc_4_adder_rv32i|PCold[15]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[15]           ; |pc_4_adder_rv32i|PCold[15]           ; padout           ;
; |pc_4_adder_rv32i|PCold[16]~input     ; |pc_4_adder_rv32i|PCold[16]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[16]           ; |pc_4_adder_rv32i|PCold[16]           ; padout           ;
; |pc_4_adder_rv32i|PCold[17]~input     ; |pc_4_adder_rv32i|PCold[17]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[17]           ; |pc_4_adder_rv32i|PCold[17]           ; padout           ;
; |pc_4_adder_rv32i|PCold[18]~input     ; |pc_4_adder_rv32i|PCold[18]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[18]           ; |pc_4_adder_rv32i|PCold[18]           ; padout           ;
; |pc_4_adder_rv32i|PCold[19]~input     ; |pc_4_adder_rv32i|PCold[19]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[19]           ; |pc_4_adder_rv32i|PCold[19]           ; padout           ;
; |pc_4_adder_rv32i|PCold[20]~input     ; |pc_4_adder_rv32i|PCold[20]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[20]           ; |pc_4_adder_rv32i|PCold[20]           ; padout           ;
; |pc_4_adder_rv32i|PCold[21]~input     ; |pc_4_adder_rv32i|PCold[21]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[21]           ; |pc_4_adder_rv32i|PCold[21]           ; padout           ;
; |pc_4_adder_rv32i|PCold[22]~input     ; |pc_4_adder_rv32i|PCold[22]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[22]           ; |pc_4_adder_rv32i|PCold[22]           ; padout           ;
; |pc_4_adder_rv32i|PCold[23]~input     ; |pc_4_adder_rv32i|PCold[23]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[23]           ; |pc_4_adder_rv32i|PCold[23]           ; padout           ;
; |pc_4_adder_rv32i|PCold[24]~input     ; |pc_4_adder_rv32i|PCold[24]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[24]           ; |pc_4_adder_rv32i|PCold[24]           ; padout           ;
; |pc_4_adder_rv32i|PCold[25]~input     ; |pc_4_adder_rv32i|PCold[25]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[25]           ; |pc_4_adder_rv32i|PCold[25]           ; padout           ;
; |pc_4_adder_rv32i|PCold[26]~input     ; |pc_4_adder_rv32i|PCold[26]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[26]           ; |pc_4_adder_rv32i|PCold[26]           ; padout           ;
; |pc_4_adder_rv32i|PCold[27]~input     ; |pc_4_adder_rv32i|PCold[27]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[27]           ; |pc_4_adder_rv32i|PCold[27]           ; padout           ;
; |pc_4_adder_rv32i|PCold[28]~input     ; |pc_4_adder_rv32i|PCold[28]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[28]           ; |pc_4_adder_rv32i|PCold[28]           ; padout           ;
; |pc_4_adder_rv32i|PCold[29]~input     ; |pc_4_adder_rv32i|PCold[29]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[29]           ; |pc_4_adder_rv32i|PCold[29]           ; padout           ;
; |pc_4_adder_rv32i|PCold[30]~input     ; |pc_4_adder_rv32i|PCold[30]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[30]           ; |pc_4_adder_rv32i|PCold[30]           ; padout           ;
; |pc_4_adder_rv32i|PCold[31]~input     ; |pc_4_adder_rv32i|PCold[31]~input     ; o                ;
; |pc_4_adder_rv32i|PCold[31]           ; |pc_4_adder_rv32i|PCold[31]           ; padout           ;
+---------------------------------------+---------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 18 23:50:14 2025
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off 2_4-adder -c pc_4_adder_rv32i
Info: Using vector source file "../2_4-adder/pc_4_adder_rv32i.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      20.00 %
Info: Number of transitions in simulation is 832
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 161 megabytes
    Info: Processing ended: Tue Nov 18 23:50:15 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


