

================================================================
== Vitis HLS Report for 'wrapper_zip_hw'
================================================================
* Date:           Thu Sep  7 16:47:38 2023

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        ZIP_prj
* Solution:       zip (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.606 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+-----------+-----+-------+---------+
    |  Latency (cycles) |  Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min   |    max    | min |  max  |   Type  |
    +---------+---------+----------+-----------+-----+-------+---------+
    |        2|    16442|  6.666 ns|  54.801 us|    2|  16442|     none|
    +---------+---------+----------+-----------+-----+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+----------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  |   Trip   |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  |   Count  | Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+----------+----------+
        |- VITIS_LOOP_22_1  |        2|     4096|         1|          1|          1|  2 ~ 4096|       yes|
        |- VITIS_LOOP_29_2  |        2|     4096|         1|          1|          1|  2 ~ 4096|       yes|
        |- zip_add_l        |       14|     4108|        14|          1|          1|  2 ~ 4096|       yes|
        |- zip_sub_l        |       14|     4108|        14|          1|          1|  2 ~ 4096|       yes|
        |- zip_mult_l       |       21|     4115|        21|          1|          1|  2 ~ 4096|       yes|
        |- zip_div_l        |       51|     4145|        51|          1|          1|  2 ~ 4096|       yes|
        |- zip_add_l        |       14|     4108|        14|          1|          1|  2 ~ 4096|       yes|
        |- VITIS_LOOP_56_3  |        2|     4096|         2|          1|          1|  2 ~ 4096|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+----------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     499|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|    24|    2289|    1446|    -|
|Memory           |       24|     -|       0|       0|    -|
|Multiplexer      |        -|     -|       -|     563|    -|
|Register         |        -|     -|    1724|     384|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |       24|    24|    4013|    2892|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        1|    ~0|      ~0|       1|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+
    |                Instance                |                Module               | BRAM_18K| DSP|  FF | LUT | URAM|
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_11_full_dsp_1_U2      |fadd_32ns_32ns_32_11_full_dsp_1      |        0|   2|  369|  236|    0|
    |fadd_32ns_32ns_32_11_full_dsp_1_U3      |fadd_32ns_32ns_32_11_full_dsp_1      |        0|   2|  369|  236|    0|
    |faddfsub_32ns_32ns_32_11_full_dsp_1_U1  |faddfsub_32ns_32ns_32_11_full_dsp_1  |        0|   2|  369|  236|    0|
    |fdiv_32ns_32ns_32_30_no_dsp_1_U10       |fdiv_32ns_32ns_32_30_no_dsp_1        |        0|   0|    0|    0|    0|
    |fdiv_32ns_32ns_32_30_no_dsp_1_U11       |fdiv_32ns_32ns_32_30_no_dsp_1        |        0|   0|    0|    0|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U4        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U5        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U6        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U7        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U8        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U9        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+
    |Total                                   |                                     |        0|  24| 2289| 1446|    0|
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +-------+------------------+---------+---+----+-----+------+-----+------+-------------+
    | Memory|      Module      | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------+------------------+---------+---+----+-----+------+-----+------+-------------+
    |A_U    |wrapper_zip_hw_A  |        8|  0|   0|    0|  4096|   32|     1|       131072|
    |B_U    |wrapper_zip_hw_A  |        8|  0|   0|    0|  4096|   32|     1|       131072|
    |C_U    |wrapper_zip_hw_C  |        8|  0|   0|    0|  4096|   32|     1|       131072|
    +-------+------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total  |                  |       24|  0|   0|    0| 12288|   96|     3|       393216|
    +-------+------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln21_1_fu_857_p2       |         +|   0|  0|  20|          13|           1|
    |add_ln21_fu_878_p2         |         +|   0|  0|  20|          13|           1|
    |add_ln22_fu_681_p2         |         +|   0|  0|  20|          13|           1|
    |add_ln29_fu_706_p2         |         +|   0|  0|  20|          13|           1|
    |add_ln35_fu_836_p2         |         +|   0|  0|  20|          13|           1|
    |add_ln49_fu_752_p2         |         +|   0|  0|  20|          13|           2|
    |add_ln56_fu_899_p2         |         +|   0|  0|  38|          31|           1|
    |add_ln64_fu_808_p2         |         +|   0|  0|  20|          13|           2|
    |sub_fu_794_p2              |         +|   0|  0|  38|          31|           2|
    |ap_block_pp7_stage0_01001  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp7_stage0_11001  |       and|   0|  0|   2|           1|           1|
    |ap_block_state122_io       |       and|   0|  0|   2|           1|           1|
    |ap_block_state2            |       and|   0|  0|   2|           1|           1|
    |ap_block_state4            |       and|   0|  0|   2|           1|           1|
    |icmp_ln21_1_fu_867_p2      |      icmp|   0|  0|  19|          31|          31|
    |icmp_ln21_fu_888_p2        |      icmp|   0|  0|  19|          31|          31|
    |icmp_ln22_1_fu_691_p2      |      icmp|   0|  0|  19|          31|          31|
    |icmp_ln22_fu_675_p2        |      icmp|   0|  0|  19|          31|           1|
    |icmp_ln29_fu_716_p2        |      icmp|   0|  0|  19|          31|          31|
    |icmp_ln35_fu_846_p2        |      icmp|   0|  0|  19|          31|          31|
    |icmp_ln49_fu_747_p2        |      icmp|   0|  0|  20|          32|          32|
    |icmp_ln56_fu_905_p2        |      icmp|   0|  0|  19|          31|          31|
    |icmp_ln64_fu_803_p2        |      icmp|   0|  0|  20|          32|          32|
    |val_last_V_fu_915_p2       |      icmp|   0|  0|  19|          31|          31|
    |or_ln51_fu_768_p2          |        or|   0|  0|  12|          12|           1|
    |or_ln66_fu_824_p2          |        or|   0|  0|  12|          12|           1|
    |ap_enable_pp2              |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp3              |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp4              |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp5              |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp6              |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp7              |       xor|   0|  0|   2|           1|           2|
    |ap_enable_reg_pp2_iter1    |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1    |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp4_iter1    |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp5_iter1    |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp6_iter1    |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp7_iter1    |       xor|   0|  0|   2|           2|           1|
    |xor_ln52_fu_784_p2         |       xor|   0|  0|  33|          32|          33|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0| 499|         544|         352|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------+----+-----------+-----+-----------+
    |            Name           | LUT| Input Size| Bits| Total Bits|
    +---------------------------+----+-----------+-----+-----------+
    |A_address0                 |  37|          7|   12|         84|
    |A_address1                 |  14|          3|   12|         36|
    |B_address0                 |  37|          7|   12|         84|
    |B_address1                 |  14|          3|   12|         36|
    |C_address0                 |  26|          5|   12|         60|
    |C_address1                 |  26|          5|   12|         60|
    |C_d0                       |  20|          4|   32|        128|
    |C_d1                       |  14|          3|   32|         96|
    |INPUT_STREAM_TDATA_blk_n   |   9|          2|    1|          2|
    |OUTPUT_STREAM_TDATA_blk_n  |   9|          2|    1|          2|
    |ap_NS_fsm                  |  65|         15|    1|         15|
    |ap_enable_reg_pp2_iter1    |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter50   |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1    |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter20   |   9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1    |   9|          2|    1|          2|
    |ap_enable_reg_pp4_iter13   |   9|          2|    1|          2|
    |ap_enable_reg_pp5_iter1    |   9|          2|    1|          2|
    |ap_enable_reg_pp5_iter13   |   9|          2|    1|          2|
    |ap_enable_reg_pp6_iter1    |   9|          2|    1|          2|
    |ap_enable_reg_pp6_iter13   |   9|          2|    1|          2|
    |ap_enable_reg_pp7_iter1    |  14|          3|    1|          3|
    |grp_fu_544_opcode          |  14|          3|    2|          6|
    |grp_fu_544_p0              |  14|          3|   32|         96|
    |grp_fu_544_p1              |  14|          3|   32|         96|
    |grp_fu_564_p0              |  14|          3|   32|         96|
    |grp_fu_564_p1              |  14|          3|   32|         96|
    |grp_fu_568_p0              |  14|          3|   32|         96|
    |grp_fu_568_p1              |  14|          3|   32|         96|
    |i_1_reg_389                |   9|          2|   13|         26|
    |i_2_reg_522                |   9|          2|   13|         26|
    |i_3_reg_511                |   9|          2|   13|         26|
    |i_4_reg_500                |   9|          2|   13|         26|
    |i_5_reg_489                |   9|          2|   13|         26|
    |i_6_reg_478                |   9|          2|   13|         26|
    |i_7_reg_533                |   9|          2|   31|         62|
    |i_reg_378                  |   9|          2|   13|         26|
    |reg_592                    |   9|          2|   32|         64|
    |reg_600                    |   9|          2|   32|         64|
    +---------------------------+----+-----------+-----+-----------+
    |Total                      | 563|        120|  530|       1580|
    +---------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |add38_i_reg_1040          |  32|   0|   32|          0|
    |ap_CS_fsm                 |  14|   0|   14|          0|
    |ap_enable_reg_pp2_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter10  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter11  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter12  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter13  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter14  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter15  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter16  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter17  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter18  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter19  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter20  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter21  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter22  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter23  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter24  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter25  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter26  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter27  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter28  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter29  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter30  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter31  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter32  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter33  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter34  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter35  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter36  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter37  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter38  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter39  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter40  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter41  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter42  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter43  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter44  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter45  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter46  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter47  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter48  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter49  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter50  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter10  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter11  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter12  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter13  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter14  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter15  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter16  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter17  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter18  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter19  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter20  |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter7   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter8   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter9   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter10  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter11  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter12  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter13  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter5   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter6   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter7   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter8   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter9   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter10  |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter11  |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter12  |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter13  |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter5   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter6   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter7   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter8   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter9   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter10  |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter11  |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter12  |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter13  |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter5   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter6   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter7   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter8   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter9   |   1|   0|    1|          0|
    |ap_enable_reg_pp7_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp7_iter1   |   1|   0|    1|          0|
    |div52_i_reg_1050          |  32|   0|   32|          0|
    |div_i_reg_1045            |  32|   0|   32|          0|
    |i_1_reg_389               |  13|   0|   13|          0|
    |i_2_cast10_reg_1156       |  13|   0|   64|         51|
    |i_2_reg_522               |  13|   0|   13|          0|
    |i_3_cast11_reg_1132       |  13|   0|   64|         51|
    |i_3_reg_511               |  13|   0|   13|          0|
    |i_4_cast12_reg_1108       |  13|   0|   64|         51|
    |i_4_reg_500               |  13|   0|   13|          0|
    |i_5_cast13_reg_1069       |  13|   0|   64|         51|
    |i_5_reg_489               |  13|   0|   13|          0|
    |i_6_cast14_reg_990        |  13|   0|   64|         51|
    |i_6_reg_478               |  13|   0|   13|          0|
    |i_7_reg_533               |  31|   0|   31|          0|
    |i_reg_378                 |  13|   0|   13|          0|
    |icmp_ln21_1_reg_1128      |   1|   0|    1|          0|
    |icmp_ln21_reg_1152        |   1|   0|    1|          0|
    |icmp_ln22_reg_946         |   1|   0|    1|          0|
    |icmp_ln35_reg_1104        |   1|   0|    1|          0|
    |icmp_ln49_reg_981         |   1|   0|    1|          0|
    |icmp_ln56_reg_1176        |   1|   0|    1|          0|
    |icmp_ln64_reg_1060        |   1|   0|    1|          0|
    |mul31_i_reg_1030          |  32|   0|   32|          0|
    |mul37_i_reg_1035          |  32|   0|   32|          0|
    |mul_reg_929               |  31|   0|   32|          1|
    |p_phi21_reg_412           |   1|   0|    1|          0|
    |p_phi22_reg_424           |   1|   0|    1|          0|
    |p_phi_reg_400             |   1|   0|    1|          0|
    |reg_592                   |  32|   0|   32|          0|
    |reg_600                   |  32|   0|   32|          0|
    |reg_611                   |  32|   0|   32|          0|
    |reg_618                   |  32|   0|   32|          0|
    |reg_627                   |  32|   0|   32|          0|
    |reg_632                   |  32|   0|   32|          0|
    |reg_637                   |  32|   0|   32|          0|
    |reg_642                   |  32|   0|   32|          0|
    |reg_647                   |  32|   0|   32|          0|
    |reg_654                   |  32|   0|   32|          0|
    |shl_ln22_reg_935          |  30|   0|   31|          1|
    |sub_reg_1055              |  30|   0|   31|          1|
    |val_3_1_lcssa_reg_464     |   1|   0|    1|          0|
    |val_5_1_lcssa_reg_450     |   1|   0|    1|          0|
    |val_6_1_lcssa_reg_436     |   1|   0|    1|          0|
    |val_last_V_reg_1185       |   1|   0|    1|          0|
    |xor_ln52_reg_1020         |  32|   0|   32|          0|
    |zext_ln51_reg_1005        |  11|   0|   64|         53|
    |zext_ln66_reg_1084        |  11|   0|   64|         53|
    |i_2_cast10_reg_1156       |  64|  32|   64|         51|
    |i_3_cast11_reg_1132       |  64|  32|   64|         51|
    |i_4_cast12_reg_1108       |  64|  32|   64|         51|
    |i_5_cast13_reg_1069       |  64|  32|   64|         51|
    |i_6_cast14_reg_990        |  64|  32|   64|         51|
    |icmp_ln21_1_reg_1128      |  64|  32|    1|          0|
    |icmp_ln21_reg_1152        |  64|  32|    1|          0|
    |icmp_ln35_reg_1104        |  64|  32|    1|          0|
    |icmp_ln49_reg_981         |  64|  32|    1|          0|
    |icmp_ln64_reg_1060        |  64|  32|    1|          0|
    |zext_ln51_reg_1005        |  64|  32|   64|         53|
    |zext_ln66_reg_1084        |  64|  32|   64|         53|
    +--------------------------+----+----+-----+-----------+
    |Total                     |1724| 384| 1773|        725|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------+-----+-----+------------+---------------------+--------------+
|       RTL Ports      | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+----------------------+-----+-----+------------+---------------------+--------------+
|ap_clk                |   in|    1|  ap_ctrl_hs|       wrapper_zip_hw|  return value|
|ap_rst                |   in|    1|  ap_ctrl_hs|       wrapper_zip_hw|  return value|
|ap_start              |   in|    1|  ap_ctrl_hs|       wrapper_zip_hw|  return value|
|ap_done               |  out|    1|  ap_ctrl_hs|       wrapper_zip_hw|  return value|
|ap_idle               |  out|    1|  ap_ctrl_hs|       wrapper_zip_hw|  return value|
|ap_ready              |  out|    1|  ap_ctrl_hs|       wrapper_zip_hw|  return value|
|INPUT_STREAM_TDATA    |   in|   32|        axis|   in_stream_V_data_V|       pointer|
|INPUT_STREAM_TVALID   |   in|    1|        axis|   in_stream_V_data_V|       pointer|
|INPUT_STREAM_TREADY   |  out|    1|        axis|   in_stream_V_dest_V|       pointer|
|INPUT_STREAM_TDEST    |   in|    1|        axis|   in_stream_V_dest_V|       pointer|
|INPUT_STREAM_TKEEP    |   in|    4|        axis|   in_stream_V_keep_V|       pointer|
|INPUT_STREAM_TSTRB    |   in|    4|        axis|   in_stream_V_strb_V|       pointer|
|INPUT_STREAM_TUSER    |   in|    1|        axis|   in_stream_V_user_V|       pointer|
|INPUT_STREAM_TLAST    |   in|    1|        axis|   in_stream_V_last_V|       pointer|
|INPUT_STREAM_TID      |   in|    1|        axis|     in_stream_V_id_V|       pointer|
|OUTPUT_STREAM_TDATA   |  out|   32|        axis|  out_stream_V_data_V|       pointer|
|OUTPUT_STREAM_TREADY  |   in|    1|        axis|  out_stream_V_data_V|       pointer|
|OUTPUT_STREAM_TVALID  |  out|    1|        axis|  out_stream_V_dest_V|       pointer|
|OUTPUT_STREAM_TDEST   |  out|    1|        axis|  out_stream_V_dest_V|       pointer|
|OUTPUT_STREAM_TKEEP   |  out|    4|        axis|  out_stream_V_keep_V|       pointer|
|OUTPUT_STREAM_TSTRB   |  out|    4|        axis|  out_stream_V_strb_V|       pointer|
|OUTPUT_STREAM_TUSER   |  out|    1|        axis|  out_stream_V_user_V|       pointer|
|OUTPUT_STREAM_TLAST   |  out|    1|        axis|  out_stream_V_last_V|       pointer|
|OUTPUT_STREAM_TID     |  out|    1|        axis|    out_stream_V_id_V|       pointer|
|size                  |   in|   31|     ap_none|                 size|        scalar|
|op                    |   in|   32|     ap_none|                   op|        scalar|
+----------------------+-----+-----+------------+---------------------+--------------+

