TimeQuest Timing Analyzer report for main
Fri Aug  9 13:08:21 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; main                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 144.93 MHz ; 144.93 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.900 ; -150.882      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.659 ; -1.919        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.469 ; -38.129               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.900 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.698      ;
; -5.881 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.919      ;
; -5.864 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.662      ;
; -5.816 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.614      ;
; -5.757 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.067      ; 6.862      ;
; -5.731 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.769      ;
; -5.712 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.501      ;
; -5.710 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.499      ;
; -5.707 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.496      ;
; -5.702 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.500      ;
; -5.693 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; -0.009     ; 6.722      ;
; -5.691 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; -0.009     ; 6.720      ;
; -5.688 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; -0.009     ; 6.717      ;
; -5.677 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.475      ;
; -5.676 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.465      ;
; -5.674 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.463      ;
; -5.671 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.460      ;
; -5.628 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.417      ;
; -5.626 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.415      ;
; -5.623 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.412      ;
; -5.569 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 0.058      ; 6.665      ;
; -5.567 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 0.058      ; 6.663      ;
; -5.564 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 0.058      ; 6.660      ;
; -5.559 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.067      ; 6.664      ;
; -5.543 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; -0.009     ; 6.572      ;
; -5.541 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; -0.009     ; 6.570      ;
; -5.538 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; -0.009     ; 6.567      ;
; -5.514 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.303      ;
; -5.512 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.301      ;
; -5.509 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.298      ;
; -5.489 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.278      ;
; -5.487 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.276      ;
; -5.484 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.273      ;
; -5.459 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.257      ;
; -5.436 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.234      ;
; -5.417 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.455      ;
; -5.400 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.198      ;
; -5.371 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 0.058      ; 6.467      ;
; -5.369 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 0.058      ; 6.465      ;
; -5.366 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 0.058      ; 6.462      ;
; -5.352 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.150      ;
; -5.348 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.693      ; 9.079      ;
; -5.333 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.131      ;
; -5.329 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; -0.067     ; 6.300      ;
; -5.312 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.693      ; 9.043      ;
; -5.293 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.067      ; 6.398      ;
; -5.286 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.573      ;
; -5.285 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.572      ;
; -5.285 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.572      ;
; -5.284 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.571      ;
; -5.282 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.569      ;
; -5.278 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.565      ;
; -5.276 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.563      ;
; -5.273 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.560      ;
; -5.271 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.060      ;
; -5.269 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.058      ;
; -5.267 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.305      ;
; -5.266 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 9.055      ;
; -5.264 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.693      ; 8.995      ;
; -5.238 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.036      ;
; -5.217 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.015      ;
; -5.213 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 9.011      ;
; -5.205 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.243      ;
; -5.195 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 8.993      ;
; -5.187 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 2.761      ; 8.986      ;
; -5.179 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; -0.067     ; 6.150      ;
; -5.176 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.214      ;
; -5.168 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.207      ;
; -5.159 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 8.957      ;
; -5.151 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 2.761      ; 8.950      ;
; -5.150 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.693      ; 8.881      ;
; -5.145 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 8.934      ;
; -5.143 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 8.932      ;
; -5.140 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 8.929      ;
; -5.125 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 2.693      ; 8.856      ;
; -5.111 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 8.909      ;
; -5.103 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 2.761      ; 8.902      ;
; -5.095 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.067      ; 6.200      ;
; -5.094 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; 2.752      ; 8.884      ;
; -5.075 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; -0.008     ; 6.105      ;
; -5.058 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; 2.752      ; 8.848      ;
; -5.052 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.067      ; 6.157      ;
; -5.044 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 0.068      ; 6.150      ;
; -5.035 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 1.000        ; 2.760      ; 8.833      ;
; -5.035 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.073      ;
; -5.029 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 8.818      ;
; -5.027 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 8.816      ;
; -5.026 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.064      ;
; -5.024 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 2.751      ; 8.813      ;
; -5.018 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.057      ;
; -5.016 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.054      ;
; -5.015 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.302      ;
; -5.014 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.301      ;
; -5.014 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.301      ;
; -5.013 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.300      ;
; -5.011 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.298      ;
; -5.010 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; 2.752      ; 8.800      ;
; -5.007 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.294      ;
; -5.007 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.045      ;
; -5.005 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; CLK          ; CLK         ; 1.000        ; -2.751     ; 3.292      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.659 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 2.378      ;
; -0.659 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 2.378      ;
; -0.328 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 2.709      ;
; -0.328 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 2.709      ;
; -0.321 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 2.658      ;
; -0.153 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 2.893      ;
; -0.083 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 2.896      ;
; -0.044 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 2.993      ;
; -0.040 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 2.997      ;
; -0.040 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 2.997      ;
; -0.019 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 2.960      ;
; 0.164  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.201      ;
; 0.197  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 3.243      ;
; 0.215  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 2.752      ; 3.253      ;
; 0.235  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 3.281      ;
; 0.255  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.292      ;
; 0.255  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.292      ;
; 0.267  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.246      ;
; 0.286  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.265      ;
; 0.287  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.324      ;
; 0.305  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.284      ;
; 0.402  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 3.382      ;
; 0.405  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 3.451      ;
; 0.445  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.476  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.455      ;
; 0.478  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.457      ;
; 0.495  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.532      ;
; 0.546  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 2.752      ; 3.584      ;
; 0.575  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.612      ;
; 0.594  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.573      ;
; 0.597  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.576      ;
; 0.604  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.641      ;
; 0.604  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.641      ;
; 0.643  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.622      ;
; 0.644  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.623      ;
; 0.648  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.627      ;
; 0.657  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 3.703      ;
; 0.693  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 3.673      ;
; 0.707  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 3.753      ;
; 0.727  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.706      ;
; 0.764  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.801      ;
; 0.764  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.801      ;
; 0.767  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.746      ;
; 0.769  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.748      ;
; 0.771  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.750      ;
; 0.783  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.820      ;
; 0.801  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.838      ;
; 0.817  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 3.863      ;
; 0.834  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 2.752      ; 3.872      ;
; 0.845  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.824      ;
; 0.857  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.836      ;
; 0.870  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.907      ;
; 0.873  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.852      ;
; 0.877  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.856      ;
; 0.887  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.866      ;
; 0.890  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.927      ;
; 0.890  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.927      ;
; 0.897  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 3.877      ;
; 0.911  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.948      ;
; 0.911  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 3.948      ;
; 0.934  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.913      ;
; 0.935  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.914      ;
; 0.937  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 3.917      ;
; 0.943  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 3.989      ;
; 0.947  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.761      ; 3.994      ;
; 0.959  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 3.939      ;
; 0.964  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 4.010      ;
; 0.968  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.947      ;
; 0.970  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.949      ;
; 0.988  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 3.968      ;
; 1.008  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.987      ;
; 1.010  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.989      ;
; 1.012  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 4.058      ;
; 1.013  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 3.992      ;
; 1.024  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 4.070      ;
; 1.024  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.003      ;
; 1.031  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 2.752      ; 4.069      ;
; 1.034  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.013      ;
; 1.048  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 4.028      ;
; 1.062  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.041      ;
; 1.071  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 2.752      ; 4.109      ;
; 1.078  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 4.115      ;
; 1.078  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.057      ;
; 1.091  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 2.752      ; 4.129      ;
; 1.127  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 2.694      ; 4.107      ;
; 1.129  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 2.752      ; 4.167      ;
; 1.132  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 4.178      ;
; 1.132  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 4.169      ;
; 1.135  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.114      ;
; 1.136  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.115      ;
; 1.140  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 4.186      ;
; 1.160  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.139      ;
; 1.175  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.154      ;
; 1.176  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.155      ;
; 1.184  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.163      ;
; 1.195  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 2.760      ; 4.241      ;
; 1.200  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; CLK          ; CLK         ; 0.000        ; 2.693      ; 4.179      ;
; 1.219  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 2.751      ; 4.256      ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d3|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d3|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|FLGN|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|FLGN|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|FLGN|datac                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|FLGN|datac                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|inclk[0]                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|inclk[0]                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|outclk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|outclk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d5|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d5|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d6|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d6|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d7|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d7|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A1|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A1|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A4|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A4|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A4|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A4|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A4~clkctrl|inclk[0]                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; 10.107 ; 10.107 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -2.246 ; -2.246 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Addr[*]      ; CLK        ; 9.720  ; 9.720  ; Fall       ; CLK             ;
;  Addr[0]     ; CLK        ; 6.887  ; 6.887  ; Fall       ; CLK             ;
;  Addr[1]     ; CLK        ; 8.510  ; 8.510  ; Fall       ; CLK             ;
;  Addr[2]     ; CLK        ; 8.782  ; 8.782  ; Fall       ; CLK             ;
;  Addr[3]     ; CLK        ; 8.542  ; 8.542  ; Fall       ; CLK             ;
;  Addr[4]     ; CLK        ; 9.239  ; 9.239  ; Fall       ; CLK             ;
;  Addr[5]     ; CLK        ; 9.002  ; 9.002  ; Fall       ; CLK             ;
;  Addr[6]     ; CLK        ; 9.469  ; 9.469  ; Fall       ; CLK             ;
;  Addr[7]     ; CLK        ; 9.720  ; 9.720  ; Fall       ; CLK             ;
; FLAGS[*]     ; CLK        ; 10.262 ; 10.262 ; Fall       ; CLK             ;
;  FLAGS[0]    ; CLK        ; 10.250 ; 10.250 ; Fall       ; CLK             ;
;  FLAGS[1]    ; CLK        ; 9.927  ; 9.927  ; Fall       ; CLK             ;
;  FLAGS[2]    ; CLK        ; 9.312  ; 9.312  ; Fall       ; CLK             ;
;  FLAGS[3]    ; CLK        ; 10.262 ; 10.262 ; Fall       ; CLK             ;
;  FLAGS[4]    ; CLK        ; 9.604  ; 9.604  ; Fall       ; CLK             ;
;  FLAGS[5]    ; CLK        ; 9.303  ; 9.303  ; Fall       ; CLK             ;
; INS_OUT[*]   ; CLK        ; 10.689 ; 10.689 ; Fall       ; CLK             ;
;  INS_OUT[8]  ; CLK        ; 9.228  ; 9.228  ; Fall       ; CLK             ;
;  INS_OUT[9]  ; CLK        ; 8.291  ; 8.291  ; Fall       ; CLK             ;
;  INS_OUT[11] ; CLK        ; 10.012 ; 10.012 ; Fall       ; CLK             ;
;  INS_OUT[12] ; CLK        ; 10.034 ; 10.034 ; Fall       ; CLK             ;
;  INS_OUT[14] ; CLK        ; 10.303 ; 10.303 ; Fall       ; CLK             ;
;  INS_OUT[15] ; CLK        ; 10.303 ; 10.303 ; Fall       ; CLK             ;
;  INS_OUT[16] ; CLK        ; 9.469  ; 9.469  ; Fall       ; CLK             ;
;  INS_OUT[17] ; CLK        ; 9.487  ; 9.487  ; Fall       ; CLK             ;
;  INS_OUT[18] ; CLK        ; 10.635 ; 10.635 ; Fall       ; CLK             ;
;  INS_OUT[19] ; CLK        ; 10.689 ; 10.689 ; Fall       ; CLK             ;
;  INS_OUT[20] ; CLK        ; 10.488 ; 10.488 ; Fall       ; CLK             ;
; R0[*]        ; CLK        ; 10.180 ; 10.180 ; Fall       ; CLK             ;
;  R0[0]       ; CLK        ; 9.350  ; 9.350  ; Fall       ; CLK             ;
;  R0[1]       ; CLK        ; 9.319  ; 9.319  ; Fall       ; CLK             ;
;  R0[2]       ; CLK        ; 9.922  ; 9.922  ; Fall       ; CLK             ;
;  R0[3]       ; CLK        ; 9.331  ; 9.331  ; Fall       ; CLK             ;
;  R0[4]       ; CLK        ; 9.970  ; 9.970  ; Fall       ; CLK             ;
;  R0[5]       ; CLK        ; 9.359  ; 9.359  ; Fall       ; CLK             ;
;  R0[6]       ; CLK        ; 10.180 ; 10.180 ; Fall       ; CLK             ;
;  R0[7]       ; CLK        ; 9.621  ; 9.621  ; Fall       ; CLK             ;
; R3[*]        ; CLK        ; 10.175 ; 10.175 ; Fall       ; CLK             ;
;  R3[0]       ; CLK        ; 9.889  ; 9.889  ; Fall       ; CLK             ;
;  R3[1]       ; CLK        ; 9.519  ; 9.519  ; Fall       ; CLK             ;
;  R3[2]       ; CLK        ; 9.558  ; 9.558  ; Fall       ; CLK             ;
;  R3[3]       ; CLK        ; 9.850  ; 9.850  ; Fall       ; CLK             ;
;  R3[4]       ; CLK        ; 9.869  ; 9.869  ; Fall       ; CLK             ;
;  R3[5]       ; CLK        ; 9.547  ; 9.547  ; Fall       ; CLK             ;
;  R3[6]       ; CLK        ; 9.254  ; 9.254  ; Fall       ; CLK             ;
;  R3[7]       ; CLK        ; 10.175 ; 10.175 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Addr[*]      ; CLK        ; 6.887  ; 6.887  ; Fall       ; CLK             ;
;  Addr[0]     ; CLK        ; 6.887  ; 6.887  ; Fall       ; CLK             ;
;  Addr[1]     ; CLK        ; 8.169  ; 8.169  ; Fall       ; CLK             ;
;  Addr[2]     ; CLK        ; 8.433  ; 8.433  ; Fall       ; CLK             ;
;  Addr[3]     ; CLK        ; 8.158  ; 8.158  ; Fall       ; CLK             ;
;  Addr[4]     ; CLK        ; 8.577  ; 8.577  ; Fall       ; CLK             ;
;  Addr[5]     ; CLK        ; 8.525  ; 8.525  ; Fall       ; CLK             ;
;  Addr[6]     ; CLK        ; 8.509  ; 8.509  ; Fall       ; CLK             ;
;  Addr[7]     ; CLK        ; 8.553  ; 8.553  ; Fall       ; CLK             ;
; FLAGS[*]     ; CLK        ; 9.303  ; 9.303  ; Fall       ; CLK             ;
;  FLAGS[0]    ; CLK        ; 10.250 ; 10.250 ; Fall       ; CLK             ;
;  FLAGS[1]    ; CLK        ; 9.927  ; 9.927  ; Fall       ; CLK             ;
;  FLAGS[2]    ; CLK        ; 9.312  ; 9.312  ; Fall       ; CLK             ;
;  FLAGS[3]    ; CLK        ; 10.262 ; 10.262 ; Fall       ; CLK             ;
;  FLAGS[4]    ; CLK        ; 9.604  ; 9.604  ; Fall       ; CLK             ;
;  FLAGS[5]    ; CLK        ; 9.303  ; 9.303  ; Fall       ; CLK             ;
; INS_OUT[*]   ; CLK        ; 7.713  ; 7.713  ; Fall       ; CLK             ;
;  INS_OUT[8]  ; CLK        ; 8.599  ; 8.599  ; Fall       ; CLK             ;
;  INS_OUT[9]  ; CLK        ; 7.713  ; 7.713  ; Fall       ; CLK             ;
;  INS_OUT[11] ; CLK        ; 8.144  ; 8.144  ; Fall       ; CLK             ;
;  INS_OUT[12] ; CLK        ; 8.166  ; 8.166  ; Fall       ; CLK             ;
;  INS_OUT[14] ; CLK        ; 9.172  ; 9.172  ; Fall       ; CLK             ;
;  INS_OUT[15] ; CLK        ; 9.172  ; 9.172  ; Fall       ; CLK             ;
;  INS_OUT[16] ; CLK        ; 8.131  ; 8.131  ; Fall       ; CLK             ;
;  INS_OUT[17] ; CLK        ; 7.917  ; 7.917  ; Fall       ; CLK             ;
;  INS_OUT[18] ; CLK        ; 9.347  ; 9.347  ; Fall       ; CLK             ;
;  INS_OUT[19] ; CLK        ; 8.402  ; 8.402  ; Fall       ; CLK             ;
;  INS_OUT[20] ; CLK        ; 8.725  ; 8.725  ; Fall       ; CLK             ;
; R0[*]        ; CLK        ; 9.319  ; 9.319  ; Fall       ; CLK             ;
;  R0[0]       ; CLK        ; 9.350  ; 9.350  ; Fall       ; CLK             ;
;  R0[1]       ; CLK        ; 9.319  ; 9.319  ; Fall       ; CLK             ;
;  R0[2]       ; CLK        ; 9.922  ; 9.922  ; Fall       ; CLK             ;
;  R0[3]       ; CLK        ; 9.331  ; 9.331  ; Fall       ; CLK             ;
;  R0[4]       ; CLK        ; 9.970  ; 9.970  ; Fall       ; CLK             ;
;  R0[5]       ; CLK        ; 9.359  ; 9.359  ; Fall       ; CLK             ;
;  R0[6]       ; CLK        ; 10.180 ; 10.180 ; Fall       ; CLK             ;
;  R0[7]       ; CLK        ; 9.621  ; 9.621  ; Fall       ; CLK             ;
; R3[*]        ; CLK        ; 9.254  ; 9.254  ; Fall       ; CLK             ;
;  R3[0]       ; CLK        ; 9.889  ; 9.889  ; Fall       ; CLK             ;
;  R3[1]       ; CLK        ; 9.519  ; 9.519  ; Fall       ; CLK             ;
;  R3[2]       ; CLK        ; 9.558  ; 9.558  ; Fall       ; CLK             ;
;  R3[3]       ; CLK        ; 9.850  ; 9.850  ; Fall       ; CLK             ;
;  R3[4]       ; CLK        ; 9.869  ; 9.869  ; Fall       ; CLK             ;
;  R3[5]       ; CLK        ; 9.547  ; 9.547  ; Fall       ; CLK             ;
;  R3[6]       ; CLK        ; 9.254  ; 9.254  ; Fall       ; CLK             ;
;  R3[7]       ; CLK        ; 10.175 ; 10.175 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RESET      ; INS_OUT[5]  ; 9.606  ;        ;        ; 9.606  ;
; RESET      ; INS_OUT[6]  ; 9.608  ;        ;        ; 9.608  ;
; RESET      ; INS_OUT[7]  ; 9.618  ;        ;        ; 9.618  ;
; RESET      ; INS_OUT[8]  ;        ; 12.112 ; 12.112 ;        ;
; RESET      ; INS_OUT[9]  ;        ; 12.211 ; 12.211 ;        ;
; RESET      ; INS_OUT[11] ;        ; 12.361 ; 12.361 ;        ;
; RESET      ; INS_OUT[12] ;        ; 12.383 ; 12.383 ;        ;
; RESET      ; INS_OUT[14] ; 12.578 ;        ;        ; 12.578 ;
; RESET      ; INS_OUT[15] ; 12.578 ;        ;        ; 12.578 ;
; RESET      ; INS_OUT[16] ; 11.336 ;        ;        ; 11.336 ;
; RESET      ; INS_OUT[17] ;        ; 12.746 ; 12.746 ;        ;
; RESET      ; INS_OUT[18] ;        ; 12.476 ; 12.476 ;        ;
; RESET      ; INS_OUT[19] ;        ; 11.968 ; 11.968 ;        ;
; RESET      ; INS_OUT[20] ;        ; 11.961 ; 11.961 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RESET      ; INS_OUT[5]  ; 9.606  ;        ;        ; 9.606  ;
; RESET      ; INS_OUT[6]  ; 9.608  ;        ;        ; 9.608  ;
; RESET      ; INS_OUT[7]  ; 9.618  ;        ;        ; 9.618  ;
; RESET      ; INS_OUT[8]  ;        ; 12.112 ; 12.112 ;        ;
; RESET      ; INS_OUT[9]  ;        ; 12.211 ; 12.211 ;        ;
; RESET      ; INS_OUT[11] ;        ; 12.361 ; 12.361 ;        ;
; RESET      ; INS_OUT[12] ;        ; 12.383 ; 12.383 ;        ;
; RESET      ; INS_OUT[14] ; 12.578 ;        ;        ; 12.578 ;
; RESET      ; INS_OUT[15] ; 12.578 ;        ;        ; 12.578 ;
; RESET      ; INS_OUT[16] ; 11.336 ;        ;        ; 11.336 ;
; RESET      ; INS_OUT[17] ;        ; 12.746 ; 12.746 ;        ;
; RESET      ; INS_OUT[18] ;        ; 12.476 ; 12.476 ;        ;
; RESET      ; INS_OUT[19] ;        ; 11.968 ; 11.968 ;        ;
; RESET      ; INS_OUT[20] ;        ; 11.961 ; 11.961 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.829 ; -40.947       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.732 ; -6.523        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.222 ; -31.222               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.829 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.355      ;
; -1.829 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.355      ;
; -1.829 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.355      ;
; -1.828 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.354      ;
; -1.827 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.353      ;
; -1.822 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.348      ;
; -1.821 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.347      ;
; -1.818 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.344      ;
; -1.733 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.259      ;
; -1.733 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.259      ;
; -1.733 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.259      ;
; -1.732 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.258      ;
; -1.731 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.257      ;
; -1.726 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.252      ;
; -1.725 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.251      ;
; -1.722 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.248      ;
; -1.681 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.207      ;
; -1.681 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.207      ;
; -1.681 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.207      ;
; -1.680 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.206      ;
; -1.679 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.205      ;
; -1.674 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.200      ;
; -1.673 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.199      ;
; -1.670 ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; CLK          ; CLK         ; 1.000        ; -1.506     ; 1.196      ;
; -1.576 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.609      ;
; -1.487 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.520      ;
; -1.484 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.512      ;
; -1.483 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.511      ;
; -1.479 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.507      ;
; -1.476 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.548      ;
; -1.406 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.478      ;
; -1.396 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.429      ;
; -1.395 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.423      ;
; -1.394 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.422      ;
; -1.390 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.418      ;
; -1.384 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 0.035      ; 2.451      ;
; -1.383 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 0.035      ; 2.450      ;
; -1.379 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 0.035      ; 2.446      ;
; -1.363 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.357      ;
; -1.315 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.348      ;
; -1.314 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; 0.035      ; 2.381      ;
; -1.313 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; 0.035      ; 2.380      ;
; -1.309 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; 0.035      ; 2.376      ;
; -1.307 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.340      ;
; -1.304 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.338      ;
; -1.296 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.368      ;
; -1.274 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.268      ;
; -1.263 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.296      ;
; -1.260 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.293      ;
; -1.249 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.278      ;
; -1.244 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.276      ;
; -1.237 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.230      ;
; -1.226 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.259      ;
; -1.226 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.298      ;
; -1.215 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.287      ;
; -1.215 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.249      ;
; -1.204 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 0.041      ; 2.277      ;
; -1.195 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.227      ;
; -1.193 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.226      ;
; -1.187 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.181      ;
; -1.171 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.204      ;
; -1.160 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.232      ;
; -1.160 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.189      ;
; -1.157 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.189      ;
; -1.149 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; 0.036      ; 2.217      ;
; -1.145 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.217      ;
; -1.134 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; 0.041      ; 2.207      ;
; -1.133 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.160      ;
; -1.132 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.159      ;
; -1.128 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.155      ;
; -1.098 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.092      ;
; -1.095 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.090      ;
; -1.090 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 1.000        ; 0.040      ; 2.162      ;
; -1.088 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.116      ;
; -1.087 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.115      ;
; -1.087 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.120      ;
; -1.080 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.111      ;
; -1.079 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 1.000        ; 0.036      ; 2.147      ;
; -1.069 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.062      ;
; -1.068 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -1.068 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -1.068 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.100      ;
; -1.067 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.099      ;
; -1.067 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 0.039      ; 2.138      ;
; -1.066 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.098      ;
; -1.065 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.092      ;
; -1.064 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.091      ;
; -1.061 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.093      ;
; -1.060 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.092      ;
; -1.060 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.087      ;
; -1.059 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.091      ;
; -1.057 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.089      ;
; -1.057 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 1.000        ; 1.511      ; 3.600      ;
; -1.056 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.088      ;
; -1.053 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.085      ;
; -1.053 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.085      ;
; -1.053 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.085      ;
; -1.052 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.084      ;
; -1.051 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.083      ;
; -1.049 ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ; CLK          ; CLK         ; 1.000        ; 0.039      ; 2.120      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.732 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 0.926      ;
; -0.732 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 0.926      ;
; -0.592 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.066      ;
; -0.592 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.066      ;
; -0.589 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.035      ;
; -0.509 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.153      ;
; -0.495 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.129      ;
; -0.494 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.164      ;
; -0.489 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.169      ;
; -0.489 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.169      ;
; -0.467 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.156      ;
; -0.440 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.218      ;
; -0.417 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.242      ;
; -0.402 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.260      ;
; -0.395 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.267      ;
; -0.385 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.239      ;
; -0.360 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.298      ;
; -0.360 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.298      ;
; -0.360 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.263      ;
; -0.354 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.304      ;
; -0.353 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.270      ;
; -0.333 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.292      ;
; -0.303 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.511      ; 1.360      ;
; -0.300 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.358      ;
; -0.294 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.330      ;
; -0.292 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.332      ;
; -0.277 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.382      ;
; -0.275 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.349      ;
; -0.264 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.360      ;
; -0.254 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.408      ;
; -0.251 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.407      ;
; -0.241 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.383      ;
; -0.237 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.421      ;
; -0.237 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.421      ;
; -0.228 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.397      ;
; -0.222 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.402      ;
; -0.221 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.403      ;
; -0.219 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.405      ;
; -0.212 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.411      ;
; -0.210 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.448      ;
; -0.209 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.511      ; 1.454      ;
; -0.199 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.463      ;
; -0.197 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.461      ;
; -0.193 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.431      ;
; -0.191 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.433      ;
; -0.188 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.436      ;
; -0.182 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.476      ;
; -0.182 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.476      ;
; -0.176 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.448      ;
; -0.175 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.449      ;
; -0.174 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.485      ;
; -0.170 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.455      ;
; -0.162 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.462      ;
; -0.158 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.467      ;
; -0.157 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.466      ;
; -0.149 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.476      ;
; -0.138 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.520      ;
; -0.138 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.520      ;
; -0.136 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.488      ;
; -0.134 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.490      ;
; -0.130 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.532      ;
; -0.129 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.530      ;
; -0.124 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.512      ; 1.540      ;
; -0.124 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.500      ;
; -0.122 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.536      ;
; -0.122 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.502      ;
; -0.121 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.503      ;
; -0.120 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.504      ;
; -0.117 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.542      ;
; -0.115 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.547      ;
; -0.100 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.559      ;
; -0.099 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.511      ; 1.564      ;
; -0.099 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.526      ;
; -0.098 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.560      ;
; -0.098 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.560      ;
; -0.097 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.528      ;
; -0.088 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.535      ;
; -0.087 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.537      ;
; -0.083 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.511      ; 1.580      ;
; -0.080 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.544      ;
; -0.073 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.473      ; 1.552      ;
; -0.073 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.550      ;
; -0.070 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.588      ;
; -0.068 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.590      ;
; -0.066 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.511      ; 1.597      ;
; -0.064 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.560      ;
; -0.064 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.560      ;
; -0.063 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.561      ;
; -0.059 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.565      ;
; -0.052 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.572      ;
; -0.051 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.573      ;
; -0.046 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ; CLK          ; CLK         ; 0.000        ; 1.510      ; 1.616      ;
; -0.046 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.613      ;
; -0.045 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ; CLK          ; CLK         ; 0.000        ; 1.507      ; 1.614      ;
; -0.031 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.593      ;
; -0.019 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ; CLK          ; CLK         ; 0.000        ; 1.512      ; 1.645      ;
; -0.009 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 1.511      ; 1.654      ;
; -0.006 ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ; CLK          ; CLK         ; 0.000        ; 1.471      ; 1.617      ;
; 0.001  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ; CLK          ; CLK         ; 0.000        ; 1.506      ; 1.659      ;
; 0.008  ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ; CLK          ; CLK         ; 0.000        ; 1.472      ; 1.632      ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d5|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d6|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|instPtr:PC|register:RG|flipflop:d7|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d6|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG0|flipflop:d7|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d6|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|regBank:RB0|register:RG3|flipflop:d7|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d0|Q           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d1|Q           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d2|Q           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d3|Q           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d4|Q           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; pinAbstractedCPU:CPU0|core:C0|register:flags|flipflop:d5|Q           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|FLGN|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|FLGN|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|FLGN|datac                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|FLGN|datac                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|inclk[0]                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|inclk[0]                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|outclk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|FLGN~clkctrl|outclk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d0|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d1|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d2|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d3|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d4|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d5|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d5|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d6|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d6|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|PC|RG|d7|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|PC|RG|d7|Q|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A1|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A1|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A1~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A4|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A4|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A4|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CPU0|C0|RB0|DEC|A4|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; CPU0|C0|RB0|DEC|A4~clkctrl|inclk[0]                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLK        ; 4.044 ; 4.044 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -1.137 ; -1.137 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Addr[*]      ; CLK        ; 4.349 ; 4.349 ; Fall       ; CLK             ;
;  Addr[0]     ; CLK        ; 3.336 ; 3.336 ; Fall       ; CLK             ;
;  Addr[1]     ; CLK        ; 3.911 ; 3.911 ; Fall       ; CLK             ;
;  Addr[2]     ; CLK        ; 4.060 ; 4.060 ; Fall       ; CLK             ;
;  Addr[3]     ; CLK        ; 3.915 ; 3.915 ; Fall       ; CLK             ;
;  Addr[4]     ; CLK        ; 4.186 ; 4.186 ; Fall       ; CLK             ;
;  Addr[5]     ; CLK        ; 4.115 ; 4.115 ; Fall       ; CLK             ;
;  Addr[6]     ; CLK        ; 4.270 ; 4.270 ; Fall       ; CLK             ;
;  Addr[7]     ; CLK        ; 4.349 ; 4.349 ; Fall       ; CLK             ;
; FLAGS[*]     ; CLK        ; 5.083 ; 5.083 ; Fall       ; CLK             ;
;  FLAGS[0]    ; CLK        ; 5.077 ; 5.077 ; Fall       ; CLK             ;
;  FLAGS[1]    ; CLK        ; 4.967 ; 4.967 ; Fall       ; CLK             ;
;  FLAGS[2]    ; CLK        ; 4.709 ; 4.709 ; Fall       ; CLK             ;
;  FLAGS[3]    ; CLK        ; 5.083 ; 5.083 ; Fall       ; CLK             ;
;  FLAGS[4]    ; CLK        ; 4.825 ; 4.825 ; Fall       ; CLK             ;
;  FLAGS[5]    ; CLK        ; 4.700 ; 4.700 ; Fall       ; CLK             ;
; INS_OUT[*]   ; CLK        ; 4.726 ; 4.726 ; Fall       ; CLK             ;
;  INS_OUT[8]  ; CLK        ; 4.162 ; 4.162 ; Fall       ; CLK             ;
;  INS_OUT[9]  ; CLK        ; 3.885 ; 3.885 ; Fall       ; CLK             ;
;  INS_OUT[11] ; CLK        ; 4.524 ; 4.524 ; Fall       ; CLK             ;
;  INS_OUT[12] ; CLK        ; 4.546 ; 4.546 ; Fall       ; CLK             ;
;  INS_OUT[14] ; CLK        ; 4.628 ; 4.628 ; Fall       ; CLK             ;
;  INS_OUT[15] ; CLK        ; 4.628 ; 4.628 ; Fall       ; CLK             ;
;  INS_OUT[16] ; CLK        ; 4.239 ; 4.239 ; Fall       ; CLK             ;
;  INS_OUT[17] ; CLK        ; 4.328 ; 4.328 ; Fall       ; CLK             ;
;  INS_OUT[18] ; CLK        ; 4.719 ; 4.719 ; Fall       ; CLK             ;
;  INS_OUT[19] ; CLK        ; 4.726 ; 4.726 ; Fall       ; CLK             ;
;  INS_OUT[20] ; CLK        ; 4.637 ; 4.637 ; Fall       ; CLK             ;
; R0[*]        ; CLK        ; 5.043 ; 5.043 ; Fall       ; CLK             ;
;  R0[0]       ; CLK        ; 4.736 ; 4.736 ; Fall       ; CLK             ;
;  R0[1]       ; CLK        ; 4.708 ; 4.708 ; Fall       ; CLK             ;
;  R0[2]       ; CLK        ; 4.948 ; 4.948 ; Fall       ; CLK             ;
;  R0[3]       ; CLK        ; 4.718 ; 4.718 ; Fall       ; CLK             ;
;  R0[4]       ; CLK        ; 4.963 ; 4.963 ; Fall       ; CLK             ;
;  R0[5]       ; CLK        ; 4.749 ; 4.749 ; Fall       ; CLK             ;
;  R0[6]       ; CLK        ; 5.043 ; 5.043 ; Fall       ; CLK             ;
;  R0[7]       ; CLK        ; 4.833 ; 4.833 ; Fall       ; CLK             ;
; R3[*]        ; CLK        ; 5.026 ; 5.026 ; Fall       ; CLK             ;
;  R3[0]       ; CLK        ; 4.910 ; 4.910 ; Fall       ; CLK             ;
;  R3[1]       ; CLK        ; 4.764 ; 4.764 ; Fall       ; CLK             ;
;  R3[2]       ; CLK        ; 4.791 ; 4.791 ; Fall       ; CLK             ;
;  R3[3]       ; CLK        ; 4.904 ; 4.904 ; Fall       ; CLK             ;
;  R3[4]       ; CLK        ; 4.918 ; 4.918 ; Fall       ; CLK             ;
;  R3[5]       ; CLK        ; 4.792 ; 4.792 ; Fall       ; CLK             ;
;  R3[6]       ; CLK        ; 4.671 ; 4.671 ; Fall       ; CLK             ;
;  R3[7]       ; CLK        ; 5.026 ; 5.026 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Addr[*]      ; CLK        ; 3.336 ; 3.336 ; Fall       ; CLK             ;
;  Addr[0]     ; CLK        ; 3.336 ; 3.336 ; Fall       ; CLK             ;
;  Addr[1]     ; CLK        ; 3.798 ; 3.798 ; Fall       ; CLK             ;
;  Addr[2]     ; CLK        ; 3.938 ; 3.938 ; Fall       ; CLK             ;
;  Addr[3]     ; CLK        ; 3.787 ; 3.787 ; Fall       ; CLK             ;
;  Addr[4]     ; CLK        ; 3.937 ; 3.937 ; Fall       ; CLK             ;
;  Addr[5]     ; CLK        ; 3.924 ; 3.924 ; Fall       ; CLK             ;
;  Addr[6]     ; CLK        ; 3.913 ; 3.913 ; Fall       ; CLK             ;
;  Addr[7]     ; CLK        ; 3.918 ; 3.918 ; Fall       ; CLK             ;
; FLAGS[*]     ; CLK        ; 4.700 ; 4.700 ; Fall       ; CLK             ;
;  FLAGS[0]    ; CLK        ; 5.077 ; 5.077 ; Fall       ; CLK             ;
;  FLAGS[1]    ; CLK        ; 4.967 ; 4.967 ; Fall       ; CLK             ;
;  FLAGS[2]    ; CLK        ; 4.709 ; 4.709 ; Fall       ; CLK             ;
;  FLAGS[3]    ; CLK        ; 5.083 ; 5.083 ; Fall       ; CLK             ;
;  FLAGS[4]    ; CLK        ; 4.825 ; 4.825 ; Fall       ; CLK             ;
;  FLAGS[5]    ; CLK        ; 4.700 ; 4.700 ; Fall       ; CLK             ;
; INS_OUT[*]   ; CLK        ; 3.658 ; 3.658 ; Fall       ; CLK             ;
;  INS_OUT[8]  ; CLK        ; 3.947 ; 3.947 ; Fall       ; CLK             ;
;  INS_OUT[9]  ; CLK        ; 3.658 ; 3.658 ; Fall       ; CLK             ;
;  INS_OUT[11] ; CLK        ; 3.776 ; 3.776 ; Fall       ; CLK             ;
;  INS_OUT[12] ; CLK        ; 3.798 ; 3.798 ; Fall       ; CLK             ;
;  INS_OUT[14] ; CLK        ; 4.197 ; 4.197 ; Fall       ; CLK             ;
;  INS_OUT[15] ; CLK        ; 4.197 ; 4.197 ; Fall       ; CLK             ;
;  INS_OUT[16] ; CLK        ; 3.751 ; 3.751 ; Fall       ; CLK             ;
;  INS_OUT[17] ; CLK        ; 3.694 ; 3.694 ; Fall       ; CLK             ;
;  INS_OUT[18] ; CLK        ; 4.230 ; 4.230 ; Fall       ; CLK             ;
;  INS_OUT[19] ; CLK        ; 3.886 ; 3.886 ; Fall       ; CLK             ;
;  INS_OUT[20] ; CLK        ; 3.987 ; 3.987 ; Fall       ; CLK             ;
; R0[*]        ; CLK        ; 4.708 ; 4.708 ; Fall       ; CLK             ;
;  R0[0]       ; CLK        ; 4.736 ; 4.736 ; Fall       ; CLK             ;
;  R0[1]       ; CLK        ; 4.708 ; 4.708 ; Fall       ; CLK             ;
;  R0[2]       ; CLK        ; 4.948 ; 4.948 ; Fall       ; CLK             ;
;  R0[3]       ; CLK        ; 4.718 ; 4.718 ; Fall       ; CLK             ;
;  R0[4]       ; CLK        ; 4.963 ; 4.963 ; Fall       ; CLK             ;
;  R0[5]       ; CLK        ; 4.749 ; 4.749 ; Fall       ; CLK             ;
;  R0[6]       ; CLK        ; 5.043 ; 5.043 ; Fall       ; CLK             ;
;  R0[7]       ; CLK        ; 4.833 ; 4.833 ; Fall       ; CLK             ;
; R3[*]        ; CLK        ; 4.671 ; 4.671 ; Fall       ; CLK             ;
;  R3[0]       ; CLK        ; 4.910 ; 4.910 ; Fall       ; CLK             ;
;  R3[1]       ; CLK        ; 4.764 ; 4.764 ; Fall       ; CLK             ;
;  R3[2]       ; CLK        ; 4.791 ; 4.791 ; Fall       ; CLK             ;
;  R3[3]       ; CLK        ; 4.904 ; 4.904 ; Fall       ; CLK             ;
;  R3[4]       ; CLK        ; 4.918 ; 4.918 ; Fall       ; CLK             ;
;  R3[5]       ; CLK        ; 4.792 ; 4.792 ; Fall       ; CLK             ;
;  R3[6]       ; CLK        ; 4.671 ; 4.671 ; Fall       ; CLK             ;
;  R3[7]       ; CLK        ; 5.026 ; 5.026 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RESET      ; INS_OUT[5]  ; 5.057 ;       ;       ; 5.057 ;
; RESET      ; INS_OUT[6]  ; 5.058 ;       ;       ; 5.058 ;
; RESET      ; INS_OUT[7]  ; 5.068 ;       ;       ; 5.068 ;
; RESET      ; INS_OUT[8]  ;       ; 6.047 ; 6.047 ;       ;
; RESET      ; INS_OUT[9]  ;       ; 6.119 ; 6.119 ;       ;
; RESET      ; INS_OUT[11] ;       ; 6.163 ; 6.163 ;       ;
; RESET      ; INS_OUT[12] ;       ; 6.185 ; 6.185 ;       ;
; RESET      ; INS_OUT[14] ; 6.238 ;       ;       ; 6.238 ;
; RESET      ; INS_OUT[15] ; 6.238 ;       ;       ; 6.238 ;
; RESET      ; INS_OUT[16] ; 5.766 ;       ;       ; 5.766 ;
; RESET      ; INS_OUT[17] ;       ; 6.295 ; 6.295 ;       ;
; RESET      ; INS_OUT[18] ;       ; 6.214 ; 6.214 ;       ;
; RESET      ; INS_OUT[19] ;       ; 6.005 ; 6.005 ;       ;
; RESET      ; INS_OUT[20] ;       ; 5.990 ; 5.990 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RESET      ; INS_OUT[5]  ; 5.057 ;       ;       ; 5.057 ;
; RESET      ; INS_OUT[6]  ; 5.058 ;       ;       ; 5.058 ;
; RESET      ; INS_OUT[7]  ; 5.068 ;       ;       ; 5.068 ;
; RESET      ; INS_OUT[8]  ;       ; 6.047 ; 6.047 ;       ;
; RESET      ; INS_OUT[9]  ;       ; 6.119 ; 6.119 ;       ;
; RESET      ; INS_OUT[11] ;       ; 6.163 ; 6.163 ;       ;
; RESET      ; INS_OUT[12] ;       ; 6.185 ; 6.185 ;       ;
; RESET      ; INS_OUT[14] ; 6.238 ;       ;       ; 6.238 ;
; RESET      ; INS_OUT[15] ; 6.238 ;       ;       ; 6.238 ;
; RESET      ; INS_OUT[16] ; 5.766 ;       ;       ; 5.766 ;
; RESET      ; INS_OUT[17] ;       ; 6.295 ; 6.295 ;       ;
; RESET      ; INS_OUT[18] ;       ; 6.214 ; 6.214 ;       ;
; RESET      ; INS_OUT[19] ;       ; 6.005 ; 6.005 ;       ;
; RESET      ; INS_OUT[20] ;       ; 5.990 ; 5.990 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.900   ; -0.732 ; N/A      ; N/A     ; -1.469              ;
;  CLK             ; -5.900   ; -0.732 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -150.882 ; -6.523 ; 0.0      ; 0.0     ; -38.129             ;
;  CLK             ; -150.882 ; -6.523 ; N/A      ; N/A     ; -38.129             ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; 10.107 ; 10.107 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -1.137 ; -1.137 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Addr[*]      ; CLK        ; 9.720  ; 9.720  ; Fall       ; CLK             ;
;  Addr[0]     ; CLK        ; 6.887  ; 6.887  ; Fall       ; CLK             ;
;  Addr[1]     ; CLK        ; 8.510  ; 8.510  ; Fall       ; CLK             ;
;  Addr[2]     ; CLK        ; 8.782  ; 8.782  ; Fall       ; CLK             ;
;  Addr[3]     ; CLK        ; 8.542  ; 8.542  ; Fall       ; CLK             ;
;  Addr[4]     ; CLK        ; 9.239  ; 9.239  ; Fall       ; CLK             ;
;  Addr[5]     ; CLK        ; 9.002  ; 9.002  ; Fall       ; CLK             ;
;  Addr[6]     ; CLK        ; 9.469  ; 9.469  ; Fall       ; CLK             ;
;  Addr[7]     ; CLK        ; 9.720  ; 9.720  ; Fall       ; CLK             ;
; FLAGS[*]     ; CLK        ; 10.262 ; 10.262 ; Fall       ; CLK             ;
;  FLAGS[0]    ; CLK        ; 10.250 ; 10.250 ; Fall       ; CLK             ;
;  FLAGS[1]    ; CLK        ; 9.927  ; 9.927  ; Fall       ; CLK             ;
;  FLAGS[2]    ; CLK        ; 9.312  ; 9.312  ; Fall       ; CLK             ;
;  FLAGS[3]    ; CLK        ; 10.262 ; 10.262 ; Fall       ; CLK             ;
;  FLAGS[4]    ; CLK        ; 9.604  ; 9.604  ; Fall       ; CLK             ;
;  FLAGS[5]    ; CLK        ; 9.303  ; 9.303  ; Fall       ; CLK             ;
; INS_OUT[*]   ; CLK        ; 10.689 ; 10.689 ; Fall       ; CLK             ;
;  INS_OUT[8]  ; CLK        ; 9.228  ; 9.228  ; Fall       ; CLK             ;
;  INS_OUT[9]  ; CLK        ; 8.291  ; 8.291  ; Fall       ; CLK             ;
;  INS_OUT[11] ; CLK        ; 10.012 ; 10.012 ; Fall       ; CLK             ;
;  INS_OUT[12] ; CLK        ; 10.034 ; 10.034 ; Fall       ; CLK             ;
;  INS_OUT[14] ; CLK        ; 10.303 ; 10.303 ; Fall       ; CLK             ;
;  INS_OUT[15] ; CLK        ; 10.303 ; 10.303 ; Fall       ; CLK             ;
;  INS_OUT[16] ; CLK        ; 9.469  ; 9.469  ; Fall       ; CLK             ;
;  INS_OUT[17] ; CLK        ; 9.487  ; 9.487  ; Fall       ; CLK             ;
;  INS_OUT[18] ; CLK        ; 10.635 ; 10.635 ; Fall       ; CLK             ;
;  INS_OUT[19] ; CLK        ; 10.689 ; 10.689 ; Fall       ; CLK             ;
;  INS_OUT[20] ; CLK        ; 10.488 ; 10.488 ; Fall       ; CLK             ;
; R0[*]        ; CLK        ; 10.180 ; 10.180 ; Fall       ; CLK             ;
;  R0[0]       ; CLK        ; 9.350  ; 9.350  ; Fall       ; CLK             ;
;  R0[1]       ; CLK        ; 9.319  ; 9.319  ; Fall       ; CLK             ;
;  R0[2]       ; CLK        ; 9.922  ; 9.922  ; Fall       ; CLK             ;
;  R0[3]       ; CLK        ; 9.331  ; 9.331  ; Fall       ; CLK             ;
;  R0[4]       ; CLK        ; 9.970  ; 9.970  ; Fall       ; CLK             ;
;  R0[5]       ; CLK        ; 9.359  ; 9.359  ; Fall       ; CLK             ;
;  R0[6]       ; CLK        ; 10.180 ; 10.180 ; Fall       ; CLK             ;
;  R0[7]       ; CLK        ; 9.621  ; 9.621  ; Fall       ; CLK             ;
; R3[*]        ; CLK        ; 10.175 ; 10.175 ; Fall       ; CLK             ;
;  R3[0]       ; CLK        ; 9.889  ; 9.889  ; Fall       ; CLK             ;
;  R3[1]       ; CLK        ; 9.519  ; 9.519  ; Fall       ; CLK             ;
;  R3[2]       ; CLK        ; 9.558  ; 9.558  ; Fall       ; CLK             ;
;  R3[3]       ; CLK        ; 9.850  ; 9.850  ; Fall       ; CLK             ;
;  R3[4]       ; CLK        ; 9.869  ; 9.869  ; Fall       ; CLK             ;
;  R3[5]       ; CLK        ; 9.547  ; 9.547  ; Fall       ; CLK             ;
;  R3[6]       ; CLK        ; 9.254  ; 9.254  ; Fall       ; CLK             ;
;  R3[7]       ; CLK        ; 10.175 ; 10.175 ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Addr[*]      ; CLK        ; 3.336 ; 3.336 ; Fall       ; CLK             ;
;  Addr[0]     ; CLK        ; 3.336 ; 3.336 ; Fall       ; CLK             ;
;  Addr[1]     ; CLK        ; 3.798 ; 3.798 ; Fall       ; CLK             ;
;  Addr[2]     ; CLK        ; 3.938 ; 3.938 ; Fall       ; CLK             ;
;  Addr[3]     ; CLK        ; 3.787 ; 3.787 ; Fall       ; CLK             ;
;  Addr[4]     ; CLK        ; 3.937 ; 3.937 ; Fall       ; CLK             ;
;  Addr[5]     ; CLK        ; 3.924 ; 3.924 ; Fall       ; CLK             ;
;  Addr[6]     ; CLK        ; 3.913 ; 3.913 ; Fall       ; CLK             ;
;  Addr[7]     ; CLK        ; 3.918 ; 3.918 ; Fall       ; CLK             ;
; FLAGS[*]     ; CLK        ; 4.700 ; 4.700 ; Fall       ; CLK             ;
;  FLAGS[0]    ; CLK        ; 5.077 ; 5.077 ; Fall       ; CLK             ;
;  FLAGS[1]    ; CLK        ; 4.967 ; 4.967 ; Fall       ; CLK             ;
;  FLAGS[2]    ; CLK        ; 4.709 ; 4.709 ; Fall       ; CLK             ;
;  FLAGS[3]    ; CLK        ; 5.083 ; 5.083 ; Fall       ; CLK             ;
;  FLAGS[4]    ; CLK        ; 4.825 ; 4.825 ; Fall       ; CLK             ;
;  FLAGS[5]    ; CLK        ; 4.700 ; 4.700 ; Fall       ; CLK             ;
; INS_OUT[*]   ; CLK        ; 3.658 ; 3.658 ; Fall       ; CLK             ;
;  INS_OUT[8]  ; CLK        ; 3.947 ; 3.947 ; Fall       ; CLK             ;
;  INS_OUT[9]  ; CLK        ; 3.658 ; 3.658 ; Fall       ; CLK             ;
;  INS_OUT[11] ; CLK        ; 3.776 ; 3.776 ; Fall       ; CLK             ;
;  INS_OUT[12] ; CLK        ; 3.798 ; 3.798 ; Fall       ; CLK             ;
;  INS_OUT[14] ; CLK        ; 4.197 ; 4.197 ; Fall       ; CLK             ;
;  INS_OUT[15] ; CLK        ; 4.197 ; 4.197 ; Fall       ; CLK             ;
;  INS_OUT[16] ; CLK        ; 3.751 ; 3.751 ; Fall       ; CLK             ;
;  INS_OUT[17] ; CLK        ; 3.694 ; 3.694 ; Fall       ; CLK             ;
;  INS_OUT[18] ; CLK        ; 4.230 ; 4.230 ; Fall       ; CLK             ;
;  INS_OUT[19] ; CLK        ; 3.886 ; 3.886 ; Fall       ; CLK             ;
;  INS_OUT[20] ; CLK        ; 3.987 ; 3.987 ; Fall       ; CLK             ;
; R0[*]        ; CLK        ; 4.708 ; 4.708 ; Fall       ; CLK             ;
;  R0[0]       ; CLK        ; 4.736 ; 4.736 ; Fall       ; CLK             ;
;  R0[1]       ; CLK        ; 4.708 ; 4.708 ; Fall       ; CLK             ;
;  R0[2]       ; CLK        ; 4.948 ; 4.948 ; Fall       ; CLK             ;
;  R0[3]       ; CLK        ; 4.718 ; 4.718 ; Fall       ; CLK             ;
;  R0[4]       ; CLK        ; 4.963 ; 4.963 ; Fall       ; CLK             ;
;  R0[5]       ; CLK        ; 4.749 ; 4.749 ; Fall       ; CLK             ;
;  R0[6]       ; CLK        ; 5.043 ; 5.043 ; Fall       ; CLK             ;
;  R0[7]       ; CLK        ; 4.833 ; 4.833 ; Fall       ; CLK             ;
; R3[*]        ; CLK        ; 4.671 ; 4.671 ; Fall       ; CLK             ;
;  R3[0]       ; CLK        ; 4.910 ; 4.910 ; Fall       ; CLK             ;
;  R3[1]       ; CLK        ; 4.764 ; 4.764 ; Fall       ; CLK             ;
;  R3[2]       ; CLK        ; 4.791 ; 4.791 ; Fall       ; CLK             ;
;  R3[3]       ; CLK        ; 4.904 ; 4.904 ; Fall       ; CLK             ;
;  R3[4]       ; CLK        ; 4.918 ; 4.918 ; Fall       ; CLK             ;
;  R3[5]       ; CLK        ; 4.792 ; 4.792 ; Fall       ; CLK             ;
;  R3[6]       ; CLK        ; 4.671 ; 4.671 ; Fall       ; CLK             ;
;  R3[7]       ; CLK        ; 5.026 ; 5.026 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RESET      ; INS_OUT[5]  ; 9.606  ;        ;        ; 9.606  ;
; RESET      ; INS_OUT[6]  ; 9.608  ;        ;        ; 9.608  ;
; RESET      ; INS_OUT[7]  ; 9.618  ;        ;        ; 9.618  ;
; RESET      ; INS_OUT[8]  ;        ; 12.112 ; 12.112 ;        ;
; RESET      ; INS_OUT[9]  ;        ; 12.211 ; 12.211 ;        ;
; RESET      ; INS_OUT[11] ;        ; 12.361 ; 12.361 ;        ;
; RESET      ; INS_OUT[12] ;        ; 12.383 ; 12.383 ;        ;
; RESET      ; INS_OUT[14] ; 12.578 ;        ;        ; 12.578 ;
; RESET      ; INS_OUT[15] ; 12.578 ;        ;        ; 12.578 ;
; RESET      ; INS_OUT[16] ; 11.336 ;        ;        ; 11.336 ;
; RESET      ; INS_OUT[17] ;        ; 12.746 ; 12.746 ;        ;
; RESET      ; INS_OUT[18] ;        ; 12.476 ; 12.476 ;        ;
; RESET      ; INS_OUT[19] ;        ; 11.968 ; 11.968 ;        ;
; RESET      ; INS_OUT[20] ;        ; 11.961 ; 11.961 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RESET      ; INS_OUT[5]  ; 5.057 ;       ;       ; 5.057 ;
; RESET      ; INS_OUT[6]  ; 5.058 ;       ;       ; 5.058 ;
; RESET      ; INS_OUT[7]  ; 5.068 ;       ;       ; 5.068 ;
; RESET      ; INS_OUT[8]  ;       ; 6.047 ; 6.047 ;       ;
; RESET      ; INS_OUT[9]  ;       ; 6.119 ; 6.119 ;       ;
; RESET      ; INS_OUT[11] ;       ; 6.163 ; 6.163 ;       ;
; RESET      ; INS_OUT[12] ;       ; 6.185 ; 6.185 ;       ;
; RESET      ; INS_OUT[14] ; 6.238 ;       ;       ; 6.238 ;
; RESET      ; INS_OUT[15] ; 6.238 ;       ;       ; 6.238 ;
; RESET      ; INS_OUT[16] ; 5.766 ;       ;       ; 5.766 ;
; RESET      ; INS_OUT[17] ;       ; 6.295 ; 6.295 ;       ;
; RESET      ; INS_OUT[18] ;       ; 6.214 ; 6.214 ;       ;
; RESET      ; INS_OUT[19] ;       ; 6.005 ; 6.005 ;       ;
; RESET      ; INS_OUT[20] ;       ; 5.990 ; 5.990 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 0        ; 0        ; 0        ; 19981    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 0        ; 0        ; 0        ; 19981    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 155   ; 155  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Aug  9 13:08:20 2019
Info: Command: quartus_sta main -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.900
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.900      -150.882 CLK 
Info (332146): Worst-case hold slack is -0.659
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.659        -1.919 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -38.129 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.829       -40.947 CLK 
Info (332146): Worst-case hold slack is -0.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.732        -6.523 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -31.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 521 megabytes
    Info: Processing ended: Fri Aug  9 13:08:21 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


