  val outReg = RegInit(0.U(4.W))
  outReg := Cat(serIn, outReg(3, 1))
  val q = outReg
