Fitter report for openmips_min_sopc
Thu Jul 31 16:52:51 2014
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 31 16:52:51 2014          ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; openmips_min_sopc                              ;
; Top-level Entity Name              ; openmips_min_sopc                              ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 10,861 / 33,216 ( 33 % )                       ;
;     Total combinational functions  ; 10,302 / 33,216 ( 31 % )                       ;
;     Dedicated logic registers      ; 4,363 / 33,216 ( 13 % )                        ;
; Total registers                    ; 4363                                           ;
; Total pins                         ; 125 / 475 ( 26 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 256 / 483,840 ( < 1 % )                        ;
; Embedded Multiplier 9-bit elements ; 8 / 70 ( 11 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   9.8%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                      ;
+-------------+----------------+--------------+----------------+--------------------------+----------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value            ; Ignored Source ;
+-------------+----------------+--------------+----------------+--------------------------+----------------+
; Reserve Pin ;                ;              ; gpio_o[15]     ; AS OUTPUT DRIVING GROUND ; QSF Assignment ;
; Reserve Pin ;                ;              ; gpio_o[23]     ; AS OUTPUT DRIVING GROUND ; QSF Assignment ;
; Reserve Pin ;                ;              ; gpio_o[31]     ; AS OUTPUT DRIVING GROUND ; QSF Assignment ;
; Reserve Pin ;                ;              ; gpio_o[7]      ; AS OUTPUT DRIVING GROUND ; QSF Assignment ;
; Reserve Pin ;                ;              ; sdr_addr_o[12] ; AS OUTPUT DRIVING GROUND ; QSF Assignment ;
+-------------+----------------+--------------+----------------+--------------------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 14826 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 14826 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 14823   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/openmips_min_sopc/openmips_min_sopc.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 10,861 / 33,216 ( 33 % ) ;
;     -- Combinational with no register       ; 6498                     ;
;     -- Register only                        ; 559                      ;
;     -- Combinational with a register        ; 3804                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 6890                     ;
;     -- 3 input functions                    ; 2261                     ;
;     -- <=2 input functions                  ; 1151                     ;
;     -- Register only                        ; 559                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 9420                     ;
;     -- arithmetic mode                      ; 882                      ;
;                                             ;                          ;
; Total registers*                            ; 4,363 / 34,593 ( 13 % )  ;
;     -- Dedicated logic registers            ; 4,363 / 33,216 ( 13 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 794 / 2,076 ( 38 % )     ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 125 / 475 ( 26 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
; Global signals                              ; 10                       ;
; M4Ks                                        ; 2 / 105 ( 2 % )          ;
; Total block memory bits                     ; 256 / 483,840 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )  ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 10 / 16 ( 63 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 22% / 21% / 24%          ;
; Peak interconnect usage (total/H/V)         ; 68% / 63% / 73%          ;
; Maximum fan-out node                        ; clk~clkctrl              ;
; Maximum fan-out                             ; 4158                     ;
; Highest non-global fan-out signal           ; rst                      ;
; Highest non-global fan-out                  ; 2472                     ;
; Total fan-out                               ; 50661                    ;
; Average fan-out                             ; 3.37                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 10861 / 33216 ( 32 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 6498                   ; 0                              ;
;     -- Register only                        ; 559                    ; 0                              ;
;     -- Combinational with a register        ; 3804                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6890                   ; 0                              ;
;     -- 3 input functions                    ; 2261                   ; 0                              ;
;     -- <=2 input functions                  ; 1151                   ; 0                              ;
;     -- Register only                        ; 559                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 9420                   ; 0                              ;
;     -- arithmetic mode                      ; 882                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 4363                   ; 0                              ;
;     -- Dedicated logic registers            ; 4363 / 33216 ( 13 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 794 / 2076 ( 38 % )    ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 125                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 256                    ; 0                              ;
; Total RAM block bits                        ; 9216                   ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )        ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 10 / 20 ( 50 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 50805                  ; 0                              ;
;     -- Registered Connections               ; 17077                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 27                     ; 0                              ;
;     -- Output Ports                         ; 82                     ; 0                              ;
;     -- Bidir Ports                          ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk             ; D13   ; 3        ; 31           ; 36           ; 3           ; 209                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[0] ; AD19  ; 7        ; 53           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[1] ; AC19  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[2] ; AF20  ; 7        ; 53           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[3] ; AE20  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[4] ; AB20  ; 7        ; 55           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[5] ; AC20  ; 7        ; 55           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[6] ; AF21  ; 7        ; 55           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[7] ; AE21  ; 7        ; 55           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[0]       ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[10]      ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[11]      ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[12]      ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[13]      ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[14]      ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[15]      ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[1]       ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[2]       ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[3]       ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[4]       ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[5]       ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[6]       ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[7]       ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[8]       ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[9]       ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst             ; V2    ; 1        ; 0            ; 12           ; 3           ; 2472                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uart_in         ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; flash_addr_o[0]  ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[10] ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[11] ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[12] ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[13] ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[14] ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[15] ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[16] ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[17] ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[18] ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[19] ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[1]  ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[20] ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[21] ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[2]  ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[3]  ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[4]  ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[5]  ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[6]  ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[7]  ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[8]  ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[9]  ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_ce_o       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_oe_o       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_rst_o      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_we_o       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[0]        ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[10]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[11]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[12]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[13]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[14]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[15]       ; AE6   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[16]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[17]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[18]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[19]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[1]        ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[20]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[21]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[22]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[23]       ; V1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[24]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[25]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[26]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[27]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[28]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[29]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[2]        ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[30]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[31]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[3]        ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[4]        ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[5]        ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[6]        ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[7]        ; AB10  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[8]        ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[9]        ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[0]    ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[10]   ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[11]   ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[12]   ; U10   ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[1]    ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[2]    ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[3]    ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[4]    ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[5]    ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[6]    ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[7]    ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[8]    ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[9]    ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_ba_o[0]      ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_ba_o[1]      ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_cas_n_o      ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_cke_o        ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_clk_o        ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_cs_n_o       ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dqm_o[0]     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dqm_o[1]     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_ras_n_o      ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_we_n_o       ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_out         ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                    ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------+---------------------+
; sdr_dq_io[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
; sdr_dq_io[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1] (inverted) ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 47 / 64 ( 73 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 36 / 58 ( 62 % ) ; 3.3V          ; --           ;
; 8        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; gpio_i[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; sdr_dq_io[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; sdr_dq_io[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; sdr_dq_io[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; sdr_dq_io[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; sdr_dq_io[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; sdr_cke_o                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; sdr_clk_o                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; flash_addr_o[19]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; flash_addr_o[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; flash_we_o                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; flash_rst_o                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; gpio_o[13]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; gpio_o[12]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; gpio_o[25]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; gpio_o[26]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; sdr_dq_io[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; sdr_dq_io[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; sdr_cas_n_o                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; sdr_ras_n_o                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; gpio_o[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; gpio_o[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; flash_addr_o[18]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; flash_addr_o[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; flash_data_i[4]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; gpio_o[16]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; gpio_o[14]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; gpio_o[21]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; gpio_o[20]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; sdr_dq_io[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; sdr_dq_io[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; sdr_cs_n_o                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; gpio_o[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; gpio_i[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; flash_addr_o[17]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; flash_addr_o[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; flash_addr_o[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; flash_addr_o[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; flash_data_i[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; flash_data_i[5]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; gpio_o[18]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; gpio_o[19]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; sdr_dqm_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; sdr_we_n_o                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; gpio_o[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; gpio_i[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; flash_addr_o[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; flash_addr_o[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; flash_data_i[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; sdr_ba_o[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; sdr_ba_o[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; gpio_o[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; gpio_o[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; gpio_i[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; flash_addr_o[16]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; flash_addr_o[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; flash_addr_o[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; flash_addr_o[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; flash_data_i[3]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; flash_data_i[7]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; gpio_o[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; gpio_i[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; flash_addr_o[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; flash_addr_o[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; flash_addr_o[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; flash_data_i[2]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; flash_data_i[6]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; gpio_i[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; uart_out                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; gpio_i[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; uart_in                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; gpio_i[10]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; gpio_i[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; gpio_i[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; gpio_i[11]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; gpio_i[12]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; gpio_i[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; sdr_dq_io[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; gpio_o[31]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; sdr_addr_o[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; gpio_i[13]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; sdr_dq_io[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; gpio_i[14]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; gpio_i[15]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; sdr_addr_o[7]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; sdr_addr_o[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; sdr_addr_o[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; sdr_addr_o[12]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; gpio_o[29]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; gpio_o[23]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 91         ; 1        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; sdr_addr_o[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; sdr_addr_o[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; sdr_addr_o[11]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; sdr_dq_io[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; sdr_dq_io[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; gpio_o[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; gpio_o[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; flash_ce_o                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; gpio_o[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; gpio_o[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; gpio_o[17]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; sdr_addr_o[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; sdr_addr_o[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; sdr_addr_o[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; sdr_addr_o[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; sdr_dq_io[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; flash_addr_o[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; flash_addr_o[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; flash_oe_o                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; gpio_o[10]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; gpio_o[30]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; sdr_addr_o[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; sdr_dq_io[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; sdr_dq_io[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; sdr_dqm_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; flash_addr_o[21]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; flash_addr_o[20]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; flash_addr_o[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; gpio_o[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; gpio_o[24]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; gpio_o[22]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; gpio_o[28]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; gpio_o[27]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                    ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |openmips_min_sopc                                    ; 10861 (0)   ; 4363 (0)                  ; 0 (0)         ; 256         ; 2    ; 8            ; 0       ; 4         ; 125  ; 0            ; 6498 (0)     ; 559 (0)           ; 3804 (1)         ; |openmips_min_sopc                                                                                                                                                     ;              ;
;    |flash_top:flash_top0|                             ; 76 (76)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 59 (59)          ; |openmips_min_sopc|flash_top:flash_top0                                                                                                                                ;              ;
;    |gpio_top:gpio_top0|                               ; 359 (359)   ; 280 (280)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 107 (107)         ; 174 (174)        ; |openmips_min_sopc|gpio_top:gpio_top0                                                                                                                                  ;              ;
;    |openmips:openmips0|                               ; 7616 (0)    ; 2292 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 5324 (0)     ; 0 (0)             ; 2292 (0)         ; |openmips_min_sopc|openmips:openmips0                                                                                                                                  ;              ;
;       |LLbit_reg:LLbit_reg0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|openmips:openmips0|LLbit_reg:LLbit_reg0                                                                                                             ;              ;
;       |cp0_reg:cp0_reg0|                              ; 298 (298)   ; 141 (141)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 141 (141)        ; |openmips_min_sopc|openmips:openmips0|cp0_reg:cp0_reg0                                                                                                                 ;              ;
;       |ctrl:ctrl0|                                    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ctrl:ctrl0                                                                                                                       ;              ;
;       |div:div0|                                      ; 466 (466)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 172 (172)        ; |openmips_min_sopc|openmips:openmips0|div:div0                                                                                                                         ;              ;
;       |ex:ex0|                                        ; 2487 (2408) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2457 (2378)  ; 0 (0)             ; 30 (30)          ; |openmips_min_sopc|openmips:openmips0|ex:ex0                                                                                                                           ;              ;
;          |lpm_mult:Mult0|                             ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0                                                                                                            ;              ;
;             |mult_l8t:auto_generated|                 ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                    ;              ;
;       |ex_mem:ex_mem0|                                ; 669 (669)   ; 315 (315)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 354 (354)    ; 0 (0)             ; 315 (315)        ; |openmips_min_sopc|openmips:openmips0|ex_mem:ex_mem0                                                                                                                   ;              ;
;       |hilo_reg:hilo_reg0|                            ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |openmips_min_sopc|openmips:openmips0|hilo_reg:hilo_reg0                                                                                                               ;              ;
;       |id:id0|                                        ; 745 (745)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 716 (716)    ; 0 (0)             ; 29 (29)          ; |openmips_min_sopc|openmips:openmips0|id:id0                                                                                                                           ;              ;
;       |id_ex:id_ex0|                                  ; 280 (280)   ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 0 (0)             ; 166 (166)        ; |openmips_min_sopc|openmips:openmips0|id_ex:id_ex0                                                                                                                     ;              ;
;       |if_id:if_id0|                                  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |openmips_min_sopc|openmips:openmips0|if_id:if_id0                                                                                                                     ;              ;
;       |mem:mem0|                                      ; 457 (457)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 456 (456)    ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|openmips:openmips0|mem:mem0                                                                                                                         ;              ;
;       |mem_wb:mem_wb0|                                ; 147 (147)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 143 (143)        ; |openmips_min_sopc|openmips:openmips0|mem_wb:mem_wb0                                                                                                                   ;              ;
;       |pc_reg:pc_reg0|                                ; 136 (136)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 33 (33)          ; |openmips_min_sopc|openmips:openmips0|pc_reg:pc_reg0                                                                                                                   ;              ;
;       |regfile:regfile1|                              ; 1393 (1393) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 369 (369)    ; 0 (0)             ; 1024 (1024)      ; |openmips_min_sopc|openmips:openmips0|regfile:regfile1                                                                                                                 ;              ;
;       |wishbone_bus_if:dwishbone_bus_if|              ; 223 (223)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (120)    ; 0 (0)             ; 103 (103)        ; |openmips_min_sopc|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if                                                                                                 ;              ;
;       |wishbone_bus_if:iwishbone_bus_if|              ; 167 (167)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 66 (66)          ; |openmips_min_sopc|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if                                                                                                 ;              ;
;    |sdrc_top:sdrc_top0|                               ; 1415 (0)    ; 998 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 417 (0)      ; 321 (0)           ; 677 (0)          ; |openmips_min_sopc|sdrc_top:sdrc_top0                                                                                                                                  ;              ;
;       |sdrc_core:u_sdrc_core|                         ; 719 (32)    ; 418 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 93 (32)           ; 325 (0)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core                                                                                                            ;              ;
;          |sdrc_bank_ctl:u_bank_ctl|                   ; 412 (68)    ; 231 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (57)     ; 61 (0)            ; 170 (13)         ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl                                                                                   ;              ;
;             |sdrc_bank_fsm:bank0_fsm|                 ; 107 (107)   ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 18 (18)           ; 59 (59)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm                                                           ;              ;
;             |sdrc_bank_fsm:bank1_fsm|                 ; 87 (87)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 14 (14)           ; 40 (40)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm                                                           ;              ;
;             |sdrc_bank_fsm:bank2_fsm|                 ; 83 (83)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 14 (14)           ; 40 (40)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm                                                           ;              ;
;             |sdrc_bank_fsm:bank3_fsm|                 ; 86 (86)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 15 (15)           ; 39 (39)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm                                                           ;              ;
;          |sdrc_bs_convert:u_bs_convert|               ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert                                                                               ;              ;
;          |sdrc_req_gen:u_req_gen|                     ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 26 (26)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen                                                                                     ;              ;
;          |sdrc_xfr_ctl:u_xfr_ctl|                     ; 230 (230)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 114 (114)        ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl                                                                                     ;              ;
;       |wb2sdrc:u_wb2sdrc|                             ; 696 (10)    ; 580 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (9)      ; 228 (0)           ; 352 (1)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc                                                                                                                ;              ;
;          |async_fifo:u_cmdfifo|                       ; 170 (170)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 49 (49)           ; 80 (80)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo                                                                                           ;              ;
;          |async_fifo:u_rddatafifo|                    ; 163 (163)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 67 (67)           ; 75 (75)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo                                                                                        ;              ;
;          |async_fifo:u_wrdatafifo|                    ; 353 (353)   ; 308 (308)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 112 (112)         ; 196 (196)        ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo                                                                                        ;              ;
;    |uart_top:uart_top0|                               ; 773 (0)     ; 385 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 388 (0)      ; 29 (0)            ; 356 (0)          ; |openmips_min_sopc|uart_top:uart_top0                                                                                                                                  ;              ;
;       |uart_debug_if:dbg|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_debug_if:dbg                                                                                                                ;              ;
;       |uart_regs:regs|                                ; 622 (214)   ; 307 (111)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 315 (106)    ; 28 (1)            ; 279 (134)        ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs                                                                                                                   ;              ;
;          |uart_receiver:receiver|                     ; 306 (125)   ; 137 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (71)     ; 18 (0)            ; 122 (54)         ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver                                                                                            ;              ;
;             |uart_rfifo:fifo_rx|                      ; 182 (159)   ; 83 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (94)      ; 18 (12)           ; 69 (53)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                         ;              ;
;                |raminfr:rfifo|                        ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 16 (16)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                           ;              ;
;                   |altsyncram:ram_rtl_1|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_1                                      ;              ;
;                      |altsyncram_c5c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_1|altsyncram_c5c1:auto_generated       ;              ;
;          |uart_sync_flops:i_uart_sync_flops|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                 ;              ;
;          |uart_transmitter:transmitter|               ; 100 (55)    ; 57 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (34)      ; 9 (0)             ; 48 (22)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter                                                                                      ;              ;
;             |uart_tfifo:fifo_tx|                      ; 45 (20)     ; 35 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (7)        ; 9 (0)             ; 27 (13)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                   ;              ;
;                |raminfr:tfifo|                        ; 25 (25)     ; 22 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 14 (14)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                     ;              ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                ;              ;
;                      |altsyncram_c5c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_c5c1:auto_generated ;              ;
;       |uart_wb:wb_interface|                          ; 162 (162)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 1 (1)             ; 90 (90)          ; |openmips_min_sopc|uart_top:uart_top0|uart_wb:wb_interface                                                                                                             ;              ;
;    |wb_conmax_top:wb_conmax_top0|                     ; 779 (0)     ; 349 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (0)      ; 102 (0)           ; 403 (0)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0                                                                                                                        ;              ;
;       |wb_conmax_master_if:m0|                        ; 81 (81)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 13 (13)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0                                                                                                 ;              ;
;       |wb_conmax_master_if:m1|                        ; 81 (81)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 21 (21)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1                                                                                                 ;              ;
;       |wb_conmax_rf:rf|                               ; 335 (335)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 101 (101)         ; 174 (174)        ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf                                                                                                        ;              ;
;       |wb_conmax_slave_if:s0|                         ; 87 (61)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (1)       ; 0 (0)             ; 71 (60)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0                                                                                                  ;              ;
;          |wb_conmax_msel:msel|                        ; 26 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (8)       ; 0 (0)             ; 11 (1)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel                                                                              ;              ;
;             |wb_conmax_arb:arb0|                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ;              ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ;              ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ;              ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ;              ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 3 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ;              ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ;              ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ;              ;
;       |wb_conmax_slave_if:s15|                        ; 49 (23)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (4)       ; 0 (0)             ; 31 (19)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15                                                                                                 ;              ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 0 (0)             ; 12 (0)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel                                                                             ;              ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                          ;              ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                          ;              ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                          ;              ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                          ;              ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 4 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                   ;              ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                             ;              ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                             ;              ;
;       |wb_conmax_slave_if:s1|                         ; 71 (45)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (1)             ; 57 (44)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1                                                                                                  ;              ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (9)       ; 0 (0)             ; 13 (0)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel                                                                              ;              ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ;              ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ;              ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ;              ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ;              ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 5 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ;              ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ;              ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ;              ;
;       |wb_conmax_slave_if:s2|                         ; 71 (45)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (10)      ; 0 (0)             ; 48 (35)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2                                                                                                  ;              ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (9)       ; 0 (0)             ; 13 (0)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel                                                                              ;              ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ;              ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ;              ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ;              ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ;              ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 5 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ;              ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ;              ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ;              ;
;       |wb_conmax_slave_if:s3|                         ; 31 (4)      ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (1)       ; 0 (0)             ; 15 (3)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3                                                                                                  ;              ;
;          |wb_conmax_msel:msel|                        ; 27 (14)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (11)      ; 0 (0)             ; 12 (3)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel                                                                              ;              ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ;              ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ;              ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ;              ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ;              ;
;             |wb_conmax_pri_enc:pri_enc|               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ;              ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ;              ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ;              ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; sdr_dq_io[0]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[1]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[2]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[3]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[4]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[5]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[6]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[7]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[8]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[9]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[10]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[11]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[12]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[13]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[14]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; sdr_dq_io[15]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; uart_out         ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[16]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[17]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[18]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[19]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[20]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[21]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[22]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[23]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[24]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[25]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[26]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[27]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[28]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[29]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[30]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[31]       ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[10] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[11] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[12] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[13] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[14] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[15] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[16] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[17] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[18] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[19] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[20] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[21] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_we_o       ; Output   ; --            ; --            ; --                    ; --  ;
; flash_rst_o      ; Output   ; --            ; --            ; --                    ; --  ;
; flash_oe_o       ; Output   ; --            ; --            ; --                    ; --  ;
; flash_ce_o       ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_clk_o        ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_cs_n_o       ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_cke_o        ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_ras_n_o      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_cas_n_o      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_we_n_o       ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_dqm_o[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_dqm_o[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_ba_o[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_ba_o[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; rst              ; Input    ; (0) 299 ps    ; (3) 2296 ps   ; --                    ; --  ;
; clk              ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; flash_data_i[5]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[6]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[0]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[7]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[3]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[4]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[2]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[1]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; gpio_i[15]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; gpio_i[14]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; gpio_i[13]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; gpio_i[12]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[11]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[10]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[9]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[8]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[7]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[6]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[5]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[4]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[3]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[2]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[1]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[0]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; uart_in          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdr_dq_io[0]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[0]                                                  ; 1                 ; 6       ;
; sdr_dq_io[1]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[1]                                                  ; 0                 ; 6       ;
; sdr_dq_io[2]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[2]~feeder                                           ; 1                 ; 6       ;
; sdr_dq_io[3]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[3]~feeder                                           ; 1                 ; 6       ;
; sdr_dq_io[4]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[4]~feeder                                           ; 1                 ; 6       ;
; sdr_dq_io[5]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[5]~feeder                                           ; 1                 ; 6       ;
; sdr_dq_io[6]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[6]~feeder                                           ; 0                 ; 6       ;
; sdr_dq_io[7]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[7]                                                  ; 0                 ; 6       ;
; sdr_dq_io[8]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[8]                                                  ; 1                 ; 6       ;
; sdr_dq_io[9]                                                                                                     ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[9]~feeder                                           ; 0                 ; 6       ;
; sdr_dq_io[10]                                                                                                    ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[10]                                                 ; 0                 ; 6       ;
; sdr_dq_io[11]                                                                                                    ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[11]                                                 ; 0                 ; 6       ;
; sdr_dq_io[12]                                                                                                    ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[12]                                                 ; 1                 ; 6       ;
; sdr_dq_io[13]                                                                                                    ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[13]~feeder                                          ; 1                 ; 6       ;
; sdr_dq_io[14]                                                                                                    ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[14]~feeder                                          ; 1                 ; 6       ;
; sdr_dq_io[15]                                                                                                    ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[15]~feeder                                          ; 0                 ; 6       ;
; rst                                                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|ext_pad_o[0]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[1]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[2]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[3]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[4]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[5]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[6]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[7]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[8]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[9]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[10]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[11]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[12]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[13]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[14]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[15]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[16]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[17]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[18]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[19]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[20]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[21]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[22]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[23]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[24]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[25]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[26]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[27]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[28]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[29]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[30]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_o[31]                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[4]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[6]                                                                  ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[1]                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o                                        ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cke                                   ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[3]                                   ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[2]                                   ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[1]                                   ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[3]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[2]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[1]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[1]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[1]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[1]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[1]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[0]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[0]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[0]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[0]    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_act_ok_r[0] ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0_tc_r[0]  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_rdok_r      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_wrok_r      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0_tc_r[0]  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0_tc_r[0]  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0_tc_r[0]  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[0]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[1]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[4]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[6]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[0]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[1]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_valid      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_valid      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_valid      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_valid      ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o[1]                                                           ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0]                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1]                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0]                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[1]                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0]                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[1]                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0]                        ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1]                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|ready_o                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[0]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[1]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[2]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[3]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[4]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[5]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[6]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[7]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[8]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[9]                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[10]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[26]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[31]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[30]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[27]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[29]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[28]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[21]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[22]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[23]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[24]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[25]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[11]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[12]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[13]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[14]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[15]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[16]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[17]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[18]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[19]                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[20]                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rf_pop                                                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[12]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[11]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[10]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[9]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[8]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[7]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[6]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[5]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[4]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[3]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[2]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[2]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|act_cmd                                   ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[0]                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[1]                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[1]                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[2]                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[3]                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[0]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[4]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[5]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[0]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[1]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[31]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[30]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[29]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[28]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[27]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[26]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[25]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[24]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[23]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[22]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[21]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[20]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[19]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[18]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[17]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[16]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[15]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[14]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[13]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[12]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[11]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[10]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[9]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[8]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[7]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[6]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[5]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[4]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[3]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[2]                                                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|timer_int_o                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[1]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|rd_xfr_count[0]                     ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[0]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[1]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[2]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[3]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[4]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[5]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[31]                                                           ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last[0]                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.01                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.01                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.11                                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                                 ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.001     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.001     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.001     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.001     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                                 ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                                 ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.11                                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.100                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.010                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.110                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_inta_o                                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[2]                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[1]                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[0]                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[0]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[1]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[2]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[5]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[6]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[7]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[0]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[1]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[2]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[3]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[4]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[5]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[6]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[7]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[8]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[9]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[10]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[11]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[12]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[13]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[14]                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[15]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[28]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[29]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[30]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[31]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[2]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[4]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[5]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[6]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[7]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[8]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[9]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[10]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[11]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[12]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[14]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[15]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[16]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[17]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[18]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[19]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[21]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[0]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[1]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[2]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[3]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[4]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[5]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[6]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[7]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[8]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[9]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[10]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[11]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[12]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[13]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[14]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[15]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[16]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[17]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[18]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[19]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[20]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[21]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[22]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[23]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[24]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[25]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[26]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[27]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[28]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[29]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[30]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[31]                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[24]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[25]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[27]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[26]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[23]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[22]                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[1]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[2]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[3]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[4]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[5]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[6]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[7]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[8]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[9]                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[0]                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[1]                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[2]                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[3]                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[4]                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[5]                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[6]                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[7]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~60                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~58                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~56                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~54                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~52                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~50                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~48                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~46                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~44                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~42                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~40                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~38                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~36                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~34                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~32                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~30                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~28                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~26                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~24                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~22                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~20                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~18                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~16                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~14                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~12                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~10                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~8                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~6                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~4                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~2                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~0                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add1~62                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~62                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~62                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~158                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~60                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~60                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~156                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~58                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~58                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~154                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~56                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~56                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~152                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~54                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~54                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~150                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~52                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~52                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~148                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~50                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~50                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~146                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~48                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~48                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~144                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~46                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~46                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~142                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~44                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~44                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~140                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~42                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~42                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~138                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~40                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~40                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~136                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~38                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~38                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~134                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~36                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~36                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~132                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~34                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~34                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~130                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~32                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~32                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~128                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~30                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~30                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~126                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~28                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~28                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~124                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~26                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~26                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~122                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~24                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~24                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~120                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~22                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~22                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~118                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~20                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~20                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~116                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~18                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~18                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~114                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~16                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~16                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~112                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~14                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~14                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~110                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~12                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~12                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~108                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~10                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~106                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~10                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~8                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~8                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~104                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~6                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~6                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~102                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~4                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~100                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~4                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~2                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~98                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~2                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Add2~0                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~96                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add6~0                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[0]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[1]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[2]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[3]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[4]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[5]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|stx_o_tmp                                  ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[28]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[20]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[12]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[4]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_we_is                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_cyc_is                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_stb_is                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wre                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[30]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[22]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[14]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[6]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_out                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|enable                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[0]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[1]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[2]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[3]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[4]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[5]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[6]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[7]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[8]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[9]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[10]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[11]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[12]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[13]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[14]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[15]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[16]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[17]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[18]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[19]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[20]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[21]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[22]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[23]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[24]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[25]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[26]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[27]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[28]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[29]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[30]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_out[31]                                                                          ; 0                 ; 0       ;
;      - flash_top:flash_top0|flash_adr_o[0]~2                                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[1]~4                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[0]~6                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|mem_we_o~2                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~0                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|Selector86~3                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|always1~2                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|flush~0                                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_ack_o                                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|full_q                                          ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|full_q                                       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[2]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[2]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[0]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[1]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_ack_o                                                          ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[9]~0                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~0                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~0                                      ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~1                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~2                                      ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~2                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~3                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[26]~3                                 ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cs_n~0                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q                                         ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_ras_n~0                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cas_n~0                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_we_n~0                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[1]~0                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm~3                                 ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm~6                                 ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.00                                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[3]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[5]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[4]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[2]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[3]                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[2]                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[1]                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~1     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[1]               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[2]               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[3]               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[15]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[14]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[13]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[12]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[11]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[10]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[9]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[8]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[7]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[6]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[5]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[4]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[3]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[2]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[1]                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[0]                                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                              ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                              ; 0                 ; 0       ;
;      - flash_top:flash_top0|waitstate[1]~2                                                                       ; 0                 ; 0       ;
;      - flash_top:flash_top0|waitstate~4                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~4                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~5                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~6                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~7                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~8                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~9                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~10                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~11                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~12                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~13                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~14                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~15                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~16                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~17                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~18                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~19                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~20                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~21                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~22                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~23                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|stallreq                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~28                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall[3]~0                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|stallreq~0                                            ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[12]~0                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~0                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o[2]~1                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~0                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~1                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~2                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~3                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~4                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[9]~1                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[8]~2                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~2                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[8]~0                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~3                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~4                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[11]~3                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~5                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[10]~4                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~6                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|LLbit_reg:LLbit_reg0|LLbit_o~0                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state~9                                      ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Equal0~0                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|stallreq~0                                            ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address~1                                                         ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[2]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[0]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~24                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~25                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~26                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~27                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_err_o                                                                               ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                          ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                          ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[0]                                                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|pending_read                                                         ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[2]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[1]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[0]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[3]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[2]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[1]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[0]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[2]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[0]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[1]                             ; 0                 ; 0       ;
;      - flash_top:flash_top0|wb_ack_o~2                                                                           ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                          ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[29]~14                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~4                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~6                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|branch_flag_o~0                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~9                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~21                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~23                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~25                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~27                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~29                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~31                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~33                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~35                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~37                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~39                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~41                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~43                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~45                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~47                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add2~49                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[29]~16                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~3                                      ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~1                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state~12                                     ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~3                                                                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st~12                                 ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_ok_r~0     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_ok_r~0     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_ok_r~0     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_ok_r~0     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[12]~1                           ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]~3                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_pre_ok_r~0  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|xfr_ok_r~0      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_write~0       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[5]~0    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]~1                            ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|xfr_ok_r~0      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[8]~0    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|xfr_ok_r~0      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[5]~0    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|xfr_ok_r~0      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[2]~0    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~0                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]~9                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~1                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[0]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[2]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[1]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~4                            ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st~5                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~1                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[2]~2                           ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~3                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~4                              ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~0                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~1                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~2                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~3                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~4                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~0       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~1       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~1       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~2       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~2       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~3       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~3       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~4       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~4       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~5       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~5       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~6       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~6       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~7       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~7       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~8       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~9       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~10      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~11      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~12      ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~2                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~3                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~4                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~5                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.10                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~6                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~7                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~8                                     ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~9                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[19]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[27]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[11]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[3]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[1]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[0]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[21]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[29]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[13]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[5]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[2]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|tf_push                                                                 ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[24]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[16]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[8]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[0]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|tx_reset                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[23]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[31]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[15]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[7]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[7]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[26]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[18]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[10]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[2]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[17]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[25]                                                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[9]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[1]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|start_dlc                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~10                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~28                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~29                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector33~1                                          ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~11                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~12                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~13                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~14                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~15                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~16                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~17                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~18                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~19                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~20                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~21                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~22                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~23                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~24                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~25                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~26                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~27                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~28                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~29                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~30                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~31                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~32                                    ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~33                                    ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc~32                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[11]~37                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_alusel~2                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~16                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~21                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~22                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~32                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~45                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~51                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~60                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~65                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~70                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Selector75~1                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype~0                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o~1                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o[50]~0                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|int_o                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o~2                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o~3                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_excepttype~5                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~0                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~1                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~2                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~3                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~4                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~5                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~6                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~7                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~8                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~9                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~10                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~11                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~12                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~13                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~14                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~15                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~16                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~17                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~18                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~19                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~20                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~21                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~22                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~23                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd~18                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~24                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~25                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wd~20                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~26                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~27                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~28                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~29                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~30                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~31                                                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[2]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[1]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[0]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[3]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[2]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[1]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[0]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[2]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[0]                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[1]                               ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~0                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~1                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~2                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~3                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~4                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~5                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~6                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~7                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~8                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~9                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~10                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~11                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~12                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~13                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~14                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~15                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~16                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~17                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~18                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~19                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~20                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~21                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~22                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~23                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~24                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~25                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~26                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~27                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~28                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~29                                                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[3]~1                                 ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]~5                                 ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[1]~8                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~1     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~1     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~1     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~1     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~0         ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st~9       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st~9       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st~9       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st~9       ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[3]~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[2]~3     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[0]~4     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[1]~5     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|d_act_cmd~0                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]~4                            ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[3]~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[2]~3     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[0]~4     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[1]~5     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[3]~1     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[2]~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[0]~3     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[1]~4     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[3]~2     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[2]~3     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[0]~4     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[1]~5     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[0]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[2]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[1]                                ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[10]~14                         ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_last~0        ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_last~0                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~12                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|Equal0~10                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~19                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~30                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~31                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[31]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[30]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[29]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[28]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[27]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[26]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[25]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[24]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[23]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[22]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[21]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[20]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[19]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[18]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[17]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[16]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[15]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[14]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[13]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[12]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[11]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[10]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[9]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[8]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[7]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[6]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[5]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[4]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[3]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[2]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[1]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ints[0]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[0]                                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr_mask_d                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_pnd                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_pnd                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_pnd                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[21]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[21]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[22]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[22]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[24]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[24]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[31]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[31]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[30]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[30]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[29]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[29]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[27]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[27]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[28]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[28]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[26]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[26]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[23]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[23]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[25]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[25]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[1]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[1]                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[5]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[5]                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[0]                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[4]                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[4]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[2]                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[2]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[3]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[3]                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[6]                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[6]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[7]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[7]                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[8]                                                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[8]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[9]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[9]                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[10]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[10]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[17]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[17]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[16]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[16]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[19]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[19]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[18]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[18]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[20]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[20]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[11]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[11]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[12]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[12]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[13]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[13]                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[14]                                                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[14]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|wb_dat_o[15]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[15]                                                      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[1]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[0]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[3]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[2]                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[1]                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[0]                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                    ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_wreg~0                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2416                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[31]~60                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[31]~60                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux27~59                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|always9~11                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[31]~5                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~0                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux27~63                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~39                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux14~33                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[31]~1                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux20~23                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~0                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_whilo~1                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~8                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~0                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add0~2                                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[1]~61                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[1]~61                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~48                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~7                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~13                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~1                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~1                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|Selector81~7                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[0]~62                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[0]~62                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~12                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~18                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~2                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~2                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[3]~2                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[3]~63                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~3                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[3]~63                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~23                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~3                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[3]~6                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux28~29                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux27~69                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux27~71                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[2]~64                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[2]~64                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~66                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~21                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~28                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~4                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~4                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address~12                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[5]~65                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[5]~65                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~74                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~26                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~33                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~5                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~5                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[4]~3                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[4]~66                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~6                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[4]~66                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~38                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~6                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[4]~7                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[7]~4                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[7]~67                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[7]~67                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[7]~8                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~7                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~43                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~7                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[6]~5                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[6]~68                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[6]~68                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[6]~9                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~8                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~48                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~8                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[9]~6                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[9]~69                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[9]~69                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~9                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~53                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~9                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[8]~7                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[8]~70                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[8]~70                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~10                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~58                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~10                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[11]~8                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[11]~71                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[11]~71                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~11                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~63                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~11                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[10]~9                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[10]~72                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[10]~72                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~12                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~68                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~12                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[13]~10                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[13]~73                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[13]~73                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[13]~10                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~13                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~73                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~13                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[12]~11                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[12]~74                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[12]~74                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~14                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~78                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~14                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[15]~12                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[15]~75                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[15]~75                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[15]~11                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~15                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~83                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~15                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[14]~13                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[14]~76                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[14]~76                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[14]~12                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~16                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~88                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~16                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[17]~77                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[17]~77                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[17]~13                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[17]~14                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~17                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~93                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~17                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[16]~78                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[16]~78                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[16]~14                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[16]~15                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~18                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~98                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~18                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[19]~79                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[19]~79                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[19]~15                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[19]~16                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~19                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~103                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~19                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[18]~80                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[18]~80                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[18]~16                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[18]~17                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~20                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~108                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~20                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[21]~81                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[21]~81                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[21]~17                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[21]~18                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~21                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~113                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~21                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[20]~82                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[20]~82                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[20]~18                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[20]~19                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~22                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~118                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~22                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[23]~83                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[23]~83                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[23]~19                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[23]~20                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~23                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~123                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~23                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[22]~84                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[22]~84                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[22]~20                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[22]~21                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~24                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~128                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~24                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[25]~22                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[25]~85                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[25]~85                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[25]~21                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~25                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~133                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~25                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[24]~23                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[24]~86                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[24]~86                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[24]~22                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~26                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~138                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~26                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[27]~24                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[27]~87                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[27]~87                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[27]~23                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~27                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~143                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~27                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[26]~25                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[26]~88                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[26]~88                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[26]~24                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~28                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~148                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~28                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux27~84                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[29]~89                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[29]~89                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[29]~25                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[29]~26                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~29                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~153                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~29                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[28]~90                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[28]~90                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[28]~26                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[28]~27                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~30                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~158                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~30                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|LO[30]~91                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|HI[30]~91                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[30]~27                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mulres[30]~28                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~31                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~163                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~31                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]~90                                                          ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]~7                            ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[0]                                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[1]                                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~21                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|cnt[0]~9                                                                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|cnt[5]~10                                                                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|cnt[0]~11                                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[16]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[16]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[16]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[16]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[15]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[15]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[15]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[15]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[14]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[14]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[14]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[14]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[13]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[13]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[13]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[13]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[12]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[12]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[12]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[12]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[11]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[11]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[11]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[11]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[10]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[10]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[10]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[10]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[9]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[9]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[9]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[9]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[8]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[8]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[8]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[8]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[7]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[7]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[7]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[7]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[6]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[6]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[6]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[6]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[5]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[5]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[5]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[5]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[4]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[4]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[4]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[4]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[3]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[3]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[3]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[3]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[2]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[2]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[2]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[2]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[1]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[1]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[1]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[1]                                                                            ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[0]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|ext_pad_s[0]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[0]                                                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_in[0]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[1]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5r                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_d                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[1]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[0]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[3]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[2]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[3]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[3]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_d                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[0]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_d                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_d                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[1]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[0]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[2]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1r                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2r                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3r                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4r                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_d                                                               ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o[14]~0                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~1                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~2                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~3                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~4                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~5                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~6                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~7                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~8                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~9                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~10                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~11                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~12                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~13                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~14                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~15                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~16                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~17                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~18                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~19                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~20                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~21                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~22                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~23                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~24                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~25                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~26                                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[5]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[5]                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[21]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[21]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[21]                                                                         ; 0                 ; 0       ;
;      - flash_top:flash_top0|wb_dat_o[16]~1                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~19                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf[27]~21                                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[22]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[22]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[22]                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[6]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[6]                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6r                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~22                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[24]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[24]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[24]                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0r                                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[0]                                                              ; 0                 ; 0       ;
;      - flash_top:flash_top0|wb_dat_o[29]~4                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~23                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[31]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[31]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[31]                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[7]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[7]                                                              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7r                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~24                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[30]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[30]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[30]                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~25                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[29]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[29]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[29]                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~26                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[27]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[27]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[27]                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[3]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~27                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[28]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[28]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[28]                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[4]                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[4]                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~28                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[2]                                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[26]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[26]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[26]                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~29                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[23]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[23]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[23]                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~30                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[1]                                                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[25]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[25]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[25]                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~31                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[1]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[1]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[1]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[1]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[1]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[1]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[1]                                                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[1]                                                                          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[1]                                                                            ; 0                 ; 0       ;
;      - flash_top:flash_top0|wb_dat_o[0]~11                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~32                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[5]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[5]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[5]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[5]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[5]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[5]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[5]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[5]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~33                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[0]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[0]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[0]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[0]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[0]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[0]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[0]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~34                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[4]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[4]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[4]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[4]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[4]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[4]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[4]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[4]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~35                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[2]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[2]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[2]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[2]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[2]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[2]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[2]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~36                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[3]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[3]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[3]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[3]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[3]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[3]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[3]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~37                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[6]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[6]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[6]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[6]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[6]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[6]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[6]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[6]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~38                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[7]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[7]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[7]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[7]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[7]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[7]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[7]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[7]                                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~39                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[8]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[8]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[8]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[8]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[8]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[8]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[8]                                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[8]                                                                            ; 0                 ; 0       ;
;      - flash_top:flash_top0|wb_dat_o[8]~12                                                                       ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~40                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[9]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[9]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[9]                                                     ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[9]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[9]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[9]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[9]                                                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[9]                                                                            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                        ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~41                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[10]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[10]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[10]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[10]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[10]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[10]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[10]                                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[10]                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~42                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|dtr_pad_o                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[17]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[17]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[17]                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~43                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[16]                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~44                                             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[2]                                                                  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[19]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[19]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[19]                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~45                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[18]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[18]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[18]                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[1]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~46                                             ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[20]                                                                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[20]                                                                           ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_inte[20]                                                                         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[3]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~47                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[11]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[11]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[11]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[11]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[11]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[11]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[11]                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[11]                                                                           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                        ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~48                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[12]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[12]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[12]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[12]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[12]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[12]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[12]                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[12]                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~49                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[13]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[13]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[13]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[13]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[13]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[13]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[13]                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[13]                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~50                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[14]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[14]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[14]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[14]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[14]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[14]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[14]                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[14]                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~51                                             ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[15]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[15]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[15]                                                    ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[15]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[15]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[15]                                                   ; 0                 ; 0       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[15]                                                   ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rgpio_oe[15]                                                                           ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~52                                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~5                               ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~48                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[26]~51                                         ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~54                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~1                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o[50]~2                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|hilo_temp1[18]~4                                                                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~3                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~4                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~5                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[0]                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~6                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~7                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~8                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~9                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~10                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~11                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~12                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~13                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~14                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~15                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~16                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~17                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~18                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~19                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~20                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~21                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~22                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~23                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~24                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~25                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~26                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~27                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~28                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~29                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~30                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~31                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~32                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~33                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~34                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~35                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~36                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~37                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~38                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~39                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~40                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~41                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~42                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~43                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~44                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~45                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~46                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~47                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~48                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~49                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~50                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~51                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~52                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~53                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~54                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~55                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~56                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~57                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~58                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~59                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~60                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~61                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~62                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~63                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~7                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~64                                                                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|result_o~65                                                                   ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~9                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[6]~10                           ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~11                              ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[16]                                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[15]                                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[14]                                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[13]                                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[12]                                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[11]                                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[10]                                                                               ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[9]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[8]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[7]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[6]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[5]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[4]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[3]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[2]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[1]                                                                                ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|sync[0]                                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|msi_reset                                                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|rx_reset                                                                ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][0]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][2]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7_d                                                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[10]                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[6]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[5]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[4]                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~0                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[8]~1                  ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~2                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~3                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~4                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~5                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~6                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~7                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~8                     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[2]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                  ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[2]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|sync_dat_o[0]                         ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~9                     ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~10                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~11                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~12                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~13                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~14                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~15                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~16                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~0                               ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[4]~0                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[30]~0                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[1]~3                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|dividend[32]                                                                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[0]~1                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[2]~2                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[1]~3                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[4]~4                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[3]~5                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[6]~6                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[5]~7                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[8]~8                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[7]~9                                                              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[10]~10                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[9]~11                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[12]~12                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[11]~13                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[14]~14                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[13]~15                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[16]~16                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[15]~17                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[18]~18                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[17]~19                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[20]~20                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[19]~21                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[22]~22                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[21]~23                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[24]~24                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[23]~25                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[26]~26                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[25]~27                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[28]~28                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[27]~29                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[29]~30                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_is_in_delayslot~0                                                      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[1]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[0]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[2]                                    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[7]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[3]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[2]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[1]                                        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]                             ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~1                               ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|is_in_delayslot_o~0                                                       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[6]                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_error                                    ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~2                               ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity                                          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_xor                                      ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~3                               ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~4                               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~90                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~91                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~92                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~93                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~94                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~95                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~96                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~97                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~98                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~99                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~100                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~101                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~102                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~103                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~104                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~105                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~106                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~107                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~108                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~109                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~110                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~111                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~112                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~113                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~114                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~115                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~116                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~117                                                                        ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~6                            ; 0                 ; 0       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~7                            ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~118                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Add0~119                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2433                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2434                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2435                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2436                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2437                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2438                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2439                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2440                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2441                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2442                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2443                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2444                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2445                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2446                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2447                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~2448                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux0~35                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Add0~32                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux14~42                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux15~37                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux12~34                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux13~33                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux10~33                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux11~41                                                                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux8~35                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux9~36                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux6~35                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux7~35                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux4~35                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux5~35                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux2~31                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux3~31                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|Mux1~36                                                                         ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|ce~0                                                                    ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_cause[12]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_cause[11]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|cp0_cause[10]                                                                 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|stallreq_for_madd_msub                                                          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_o[31]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[1]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[0]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[0]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[1]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[3]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[2]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[2]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[3]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[5]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[4]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[4]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[5]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[7]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[6]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[6]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[7]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[9]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[8]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[8]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[9]                                                                       ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[11]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[10]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[10]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[11]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[13]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[12]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[12]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[13]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[15]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[14]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[14]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[15]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[17]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[16]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[16]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[17]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[19]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[18]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[18]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[19]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[21]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[20]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[20]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[21]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[23]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[22]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[22]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[23]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[25]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[24]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[24]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[25]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[27]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[26]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[26]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[27]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[29]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[28]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[28]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[29]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg1_o[30]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[30]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|id:id0|reg2_o[31]                                                                      ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[29]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[28]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[30]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[31]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[28]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[20]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[12]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[4]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[30]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[22]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[14]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[6]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[0]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[1]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[2]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[3]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[5]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[7]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[8]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[9]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[10]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[11]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[13]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[15]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[16]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[17]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[18]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[19]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[21]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[23]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[24]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[25]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[26]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[27]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[29]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|mem:mem0|mem_data_o[31]                                                                ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[2]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[3]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[4]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[5]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[6]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[7]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[8]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[9]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[10]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[11]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[12]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[13]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[14]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[15]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[16]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[17]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[18]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[19]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[20]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[21]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[21]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[22]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[24]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[31]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[30]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[29]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[27]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[28]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[26]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[23]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[25]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[1]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[5]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[0]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[4]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[2]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[3]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[6]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[7]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[8]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[9]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[10]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[17]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[16]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[19]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[18]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[20]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[11]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[12]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[13]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[14]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[15]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[24]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[25]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[26]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[27]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[31]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[1]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[0]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[3]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[2]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[5]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[4]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[7]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]                                         ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30]                                        ; 1                 ; 3       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[6]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[9]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[8]                                                             ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[11]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[10]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[13]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[12]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[15]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[14]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[17]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[16]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[19]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[18]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[21]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[20]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[23]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[22]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[25]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[24]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[27]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[26]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[29]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[28]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[30]                                                            ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[23]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[22]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[0]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[1]                                                                   ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|cnt_o[1]                                                                        ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[31]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[30]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[29]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[28]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[27]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[26]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[25]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[24]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[23]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[22]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[21]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[20]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[19]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[18]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[17]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[16]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[15]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[14]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[13]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[12]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[11]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[10]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[9]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[8]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[7]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[6]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[5]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[4]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[3]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[2]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[1]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[0]                                                                  ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[63]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[62]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[61]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[60]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[59]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[58]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[57]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[56]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[55]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[54]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[53]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[52]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[51]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[50]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[49]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[48]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[47]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[46]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[45]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[44]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[43]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[42]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[41]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[40]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[39]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[38]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[37]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[36]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[35]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[34]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[33]                                                                 ; 1                 ; 3       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[32]                                                                 ; 1                 ; 3       ;
;      - flash_rst_o                                                                                               ; 1                 ; 3       ;
; clk                                                                                                              ;                   ;         ;
; flash_data_i[5]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~0                                                                           ; 1                 ; 6       ;
; flash_data_i[6]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~2                                                                           ; 1                 ; 6       ;
; flash_data_i[0]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~3                                                                           ; 1                 ; 6       ;
; flash_data_i[7]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~5                                                                           ; 0                 ; 6       ;
; flash_data_i[3]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~6                                                                           ; 0                 ; 6       ;
; flash_data_i[4]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~7                                                                           ; 0                 ; 6       ;
; flash_data_i[2]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~8                                                                           ; 1                 ; 6       ;
; flash_data_i[1]                                                                                                  ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~9                                                                           ; 1                 ; 6       ;
; gpio_i[15]                                                                                                       ;                   ;         ;
;      - gpio_top:gpio_top0|sync[15]~feeder                                                                        ; 1                 ; 6       ;
; gpio_i[14]                                                                                                       ;                   ;         ;
;      - gpio_top:gpio_top0|sync[14]~feeder                                                                        ; 1                 ; 6       ;
; gpio_i[13]                                                                                                       ;                   ;         ;
;      - gpio_top:gpio_top0|sync[13]                                                                               ; 0                 ; 6       ;
; gpio_i[12]                                                                                                       ;                   ;         ;
; gpio_i[11]                                                                                                       ;                   ;         ;
; gpio_i[10]                                                                                                       ;                   ;         ;
; gpio_i[9]                                                                                                        ;                   ;         ;
; gpio_i[8]                                                                                                        ;                   ;         ;
; gpio_i[7]                                                                                                        ;                   ;         ;
; gpio_i[6]                                                                                                        ;                   ;         ;
; gpio_i[5]                                                                                                        ;                   ;         ;
; gpio_i[4]                                                                                                        ;                   ;         ;
; gpio_i[3]                                                                                                        ;                   ;         ;
; gpio_i[2]                                                                                                        ;                   ;         ;
; gpio_i[1]                                                                                                        ;                   ;         ;
; gpio_i[0]                                                                                                        ;                   ;         ;
; uart_in                                                                                                          ;                   ;         ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                           ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                   ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                    ; PIN_D13            ; 4158    ; Clock                                               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; clk                                                                                                    ; PIN_D13            ; 209     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|flash_adr_o[0]~2                                                                  ; LCCOMB_X19_Y19_N8  ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[0]~11                                                                    ; LCCOMB_X19_Y19_N12 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[16]~1                                                                    ; LCCOMB_X19_Y19_N16 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[29]~4                                                                    ; LCCOMB_X19_Y19_N10 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[8]~12                                                                    ; LCCOMB_X19_Y19_N28 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|always11~0                                                                          ; LCCOMB_X14_Y11_N16 ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                       ; LCFF_X14_Y12_N15   ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[0]~2                                                                     ; LCCOMB_X14_Y12_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[16]~0                                                                    ; LCCOMB_X14_Y15_N12 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[26]~3                                                                    ; LCCOMB_X14_Y15_N22 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[8]~1                                                                     ; LCCOMB_X14_Y11_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[0]~2                                                                       ; LCCOMB_X14_Y12_N6  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[16]~0                                                                      ; LCCOMB_X14_Y15_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[26]~1                                                                      ; LCCOMB_X14_Y15_N20 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[8]~3                                                                       ; LCCOMB_X14_Y11_N0  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                      ; LCCOMB_X14_Y12_N18 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                     ; LCCOMB_X12_Y15_N4  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                     ; LCCOMB_X14_Y15_N0  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                      ; LCCOMB_X14_Y11_N20 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[0]~2                                                                    ; LCCOMB_X14_Y12_N26 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[16]~0                                                                   ; LCCOMB_X14_Y15_N30 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[26]~3                                                                   ; LCCOMB_X14_Y15_N10 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[8]~1                                                                    ; LCCOMB_X14_Y11_N4  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux0~1                                                             ; LCCOMB_X32_Y26_N14 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|cause_o[8]~0                                                       ; LCCOMB_X31_Y22_N8  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|compare_o[14]~0                                                    ; LCCOMB_X30_Y26_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|count_o[19]~36                                                     ; LCCOMB_X28_Y25_N0  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]~87                                                       ; LCCOMB_X28_Y25_N18 ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]~92                                                       ; LCCOMB_X27_Y26_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|status_o[2]~1                                                      ; LCCOMB_X32_Y23_N8  ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~5                                                             ; LCCOMB_X29_Y26_N10 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|div:div0|cnt[0]~11                                                                  ; LCCOMB_X27_Y23_N14 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[5]~8                                                                   ; LCCOMB_X24_Y20_N4  ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[1]~4                                                              ; LCCOMB_X27_Y14_N4  ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[33]~6                                                             ; LCCOMB_X27_Y14_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|divisor[31]~32                                                             ; LCCOMB_X27_Y23_N22 ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|result_o[50]~2                                                             ; LCCOMB_X27_Y15_N30 ; 64      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.01                                                                   ; LCFF_X27_Y15_N21   ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.10                                                                   ; LCFF_X27_Y15_N23   ; 77      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Equal23~3                                                                    ; LCCOMB_X24_Y21_N22 ; 35      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Selector300~0                                                                ; LCCOMB_X28_Y28_N16 ; 65      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; openmips:openmips0|ex:ex0|Selector300~0                                                                ; LCCOMB_X28_Y28_N16 ; 2       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~1                                                     ; LCCOMB_X36_Y30_N16 ; 5       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|hilo_temp1[18]~4                                                             ; LCCOMB_X28_Y28_N18 ; 64      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~21                                                    ; LCCOMB_X23_Y21_N24 ; 118     ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|Add0~32                                                                      ; LCCOMB_X28_Y27_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|always1~3                                                                    ; LCCOMB_X29_Y28_N10 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; openmips:openmips0|id:id0|always2~4                                                                    ; LCCOMB_X41_Y24_N18 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address~2                                                      ; LCCOMB_X28_Y28_N0  ; 205     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[31]                                                            ; LCFF_X42_Y28_N11   ; 75      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|Selector49~1                                                               ; LCCOMB_X27_Y24_N20 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|mem:mem0|always4~0                                                                  ; LCCOMB_X30_Y23_N16 ; 4       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[0]~136                                                            ; LCCOMB_X31_Y23_N6  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[29]~22                                                            ; LCCOMB_X36_Y29_N14 ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2417                                                          ; LCCOMB_X45_Y17_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2418                                                          ; LCCOMB_X48_Y23_N12 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2419                                                          ; LCCOMB_X46_Y18_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2420                                                          ; LCCOMB_X46_Y18_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2421                                                          ; LCCOMB_X45_Y17_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2422                                                          ; LCCOMB_X47_Y23_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2423                                                          ; LCCOMB_X45_Y17_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2424                                                          ; LCCOMB_X46_Y18_N12 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2425                                                          ; LCCOMB_X45_Y19_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2426                                                          ; LCCOMB_X49_Y18_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2427                                                          ; LCCOMB_X49_Y16_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2428                                                          ; LCCOMB_X49_Y18_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2429                                                          ; LCCOMB_X46_Y22_N12 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2430                                                          ; LCCOMB_X47_Y23_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2431                                                          ; LCCOMB_X46_Y18_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2432                                                          ; LCCOMB_X50_Y18_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2433                                                          ; LCCOMB_X45_Y20_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2434                                                          ; LCCOMB_X45_Y17_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2435                                                          ; LCCOMB_X45_Y17_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2436                                                          ; LCCOMB_X45_Y17_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2437                                                          ; LCCOMB_X45_Y17_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2438                                                          ; LCCOMB_X45_Y17_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2439                                                          ; LCCOMB_X45_Y17_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2440                                                          ; LCCOMB_X45_Y17_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2441                                                          ; LCCOMB_X45_Y17_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2442                                                          ; LCCOMB_X46_Y18_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2443                                                          ; LCCOMB_X45_Y20_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2444                                                          ; LCCOMB_X46_Y18_N10 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2445                                                          ; LCCOMB_X46_Y18_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2446                                                          ; LCCOMB_X46_Y18_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2447                                                          ; LCCOMB_X45_Y17_N20 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2448                                                          ; LCCOMB_X45_Y17_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector139~0                                      ; LCCOMB_X28_Y23_N16 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[26]~53                                      ; LCCOMB_X28_Y23_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[9]~0                               ; LCCOMB_X28_Y23_N12 ; 61      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector139~0                                      ; LCCOMB_X27_Y27_N0  ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf[27]~21                                      ; LCCOMB_X23_Y28_N10 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~1                                   ; LCCOMB_X27_Y27_N22 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                    ; PIN_V2             ; 2472    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]~1                         ; LCCOMB_X17_Y14_N8  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]~4                         ; LCCOMB_X17_Y14_N2  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]~7                         ; LCCOMB_X17_Y14_N16 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[6]~10                        ; LCCOMB_X17_Y14_N6  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[2]~2                        ; LCCOMB_X17_Y14_N18 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010  ; LCFF_X18_Y10_N13   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[5]~0 ; LCCOMB_X16_Y11_N18 ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010  ; LCFF_X20_Y11_N17   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[8]~0 ; LCCOMB_X16_Y11_N24 ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010  ; LCFF_X21_Y10_N13   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[5]~0 ; LCCOMB_X16_Y11_N12 ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010  ; LCFF_X20_Y14_N19   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[2]~0 ; LCCOMB_X16_Y11_N28 ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_rd_valid~0                   ; LCCOMB_X10_Y20_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_wr_next~0                    ; LCCOMB_X12_Y14_N12 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[8]~1               ; LCCOMB_X10_Y20_N14 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                  ; LCFF_X12_Y20_N1    ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|curr_sdr_addr[23]~3                    ; LCCOMB_X16_Y14_N2  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~4                            ; LCCOMB_X12_Y14_N22 ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[1]~8                             ; LCCOMB_X11_Y16_N10 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]~3                             ; LCCOMB_X15_Y13_N30 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]~9                             ; LCCOMB_X17_Y13_N12 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_ack~0                             ; LCCOMB_X11_Y16_N30 ; 28      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[10]~14                      ; LCCOMB_X10_Y17_N4  ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1]                           ; LCFF_X12_Y14_N27   ; 16      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[3]~1                              ; LCCOMB_X10_Y15_N0  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[12]~1                        ; LCCOMB_X12_Y20_N6  ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[3]~9                           ; LCCOMB_X11_Y13_N8  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~3                                    ; LCCOMB_X18_Y15_N16 ; 29      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~142                                      ; LCCOMB_X17_Y22_N18 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~144                                      ; LCCOMB_X17_Y22_N0  ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~145                                      ; LCCOMB_X17_Y22_N2  ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~146                                      ; LCCOMB_X17_Y22_N22 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                   ; LCCOMB_X10_Y20_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                   ; LCCOMB_X10_Y20_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                   ; LCCOMB_X10_Y20_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                   ; LCCOMB_X10_Y20_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~304                                   ; LCCOMB_X12_Y18_N8  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                   ; LCCOMB_X12_Y18_N2  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                   ; LCCOMB_X12_Y17_N6  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                   ; LCCOMB_X12_Y17_N2  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                   ; LCCOMB_X12_Y17_N4  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                   ; LCCOMB_X12_Y17_N20 ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                   ; LCCOMB_X12_Y17_N24 ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                   ; LCCOMB_X12_Y18_N28 ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                      ; LCCOMB_X17_Y22_N30 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                           ; LCCOMB_X1_Y10_N2   ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                            ; LCCOMB_X8_Y13_N28  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always6~0                                                            ; LCCOMB_X8_Y13_N12  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                            ; LCCOMB_X9_Y11_N4   ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                            ; LCCOMB_X9_Y11_N22  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[4]~10                                                      ; LCCOMB_X1_Y10_N4   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[15]~2                                                             ; LCCOMB_X9_Y11_N20  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[6]~3                                                              ; LCCOMB_X8_Y13_N10  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|enable                                                               ; LCFF_X5_Y13_N1     ; 24      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|ier[2]~0                                                             ; LCCOMB_X9_Y11_N2   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                               ; LCFF_X8_Y12_N17    ; 44      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                             ; LCFF_X5_Y13_N5     ; 36      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                          ; LCCOMB_X8_Y11_N0   ; 21      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                              ; LCFF_X7_Y11_N17    ; 6       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|tx_reset                                                             ; LCFF_X8_Y13_N9     ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                     ; LCCOMB_X5_Y12_N20  ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                               ; LCCOMB_X8_Y10_N22  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[3]~12                               ; LCCOMB_X7_Y12_N6   ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                             ; LCCOMB_X10_Y11_N12 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                               ; LCCOMB_X11_Y10_N8  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                               ; LCCOMB_X9_Y10_N2   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                 ; LCCOMB_X7_Y12_N8   ; 40      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[5]~1                                   ; LCCOMB_X10_Y12_N24 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                     ; LCFF_X10_Y10_N1    ; 26      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                     ; LCFF_X11_Y10_N11   ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]~7                 ; LCCOMB_X5_Y12_N8   ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]~54              ; LCCOMB_X3_Y13_N26  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]~56             ; LCCOMB_X3_Y14_N8   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]~40             ; LCCOMB_X3_Y13_N6   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~44             ; LCCOMB_X3_Y13_N18  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][2]~60             ; LCCOMB_X3_Y14_N18  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]~48             ; LCCOMB_X3_Y13_N12  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]~64             ; LCCOMB_X4_Y12_N30  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]~38              ; LCCOMB_X4_Y14_N6   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]~52              ; LCCOMB_X3_Y13_N0   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]~36              ; LCCOMB_X3_Y12_N14  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]~46              ; LCCOMB_X3_Y12_N10  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]~62              ; LCCOMB_X3_Y12_N8   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]~42              ; LCCOMB_X3_Y13_N8   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]~58              ; LCCOMB_X3_Y14_N22  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]~50              ; LCCOMB_X3_Y13_N22  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~34              ; LCCOMB_X4_Y14_N24  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~11       ; LCCOMB_X7_Y9_N0    ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]~5                   ; LCCOMB_X5_Y13_N10  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                        ; LCCOMB_X3_Y11_N28  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                            ; LCCOMB_X3_Y11_N18  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                            ; LCCOMB_X3_Y11_N6   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                               ; LCFF_X2_Y11_N15    ; 23      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]~7           ; LCCOMB_X4_Y11_N8   ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~23 ; LCCOMB_X7_Y8_N10   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]~1             ; LCCOMB_X7_Y11_N2   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                           ; LCCOMB_X17_Y16_N20 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                  ; LCCOMB_X7_Y19_N0   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                 ; LCCOMB_X4_Y16_N4   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~12                                                 ; LCCOMB_X8_Y17_N6   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                 ; LCCOMB_X7_Y16_N22  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                 ; LCCOMB_X4_Y16_N8   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                 ; LCCOMB_X6_Y16_N4   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                 ; LCCOMB_X7_Y18_N20  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                 ; LCCOMB_X4_Y16_N28  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                 ; LCCOMB_X4_Y16_N22  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                 ; LCCOMB_X6_Y16_N14  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                 ; LCCOMB_X7_Y19_N4   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                 ; LCCOMB_X7_Y19_N30  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                  ; LCCOMB_X7_Y18_N30  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                  ; LCCOMB_X8_Y17_N16  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                  ; LCCOMB_X7_Y16_N0   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                  ; LCCOMB_X7_Y19_N16  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X18_Y28_N18 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                      ; LCCOMB_X10_Y24_N8  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X17_Y16_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X20_Y28_N30 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                            ;
+-------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk                                                               ; PIN_D13            ; 4158    ; Global Clock         ; GCLK11           ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux0~1                        ; LCCOMB_X32_Y26_N14 ; 32      ; Global Clock         ; GCLK15           ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~5                        ; LCCOMB_X29_Y26_N10 ; 32      ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|ex:ex0|Selector300~0                           ; LCCOMB_X28_Y28_N16 ; 65      ; Global Clock         ; GCLK2            ; --                        ;
; openmips:openmips0|ex:ex0|hilo_temp1[18]~4                        ; LCCOMB_X28_Y28_N18 ; 64      ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|id:id0|always1~3                               ; LCCOMB_X29_Y28_N10 ; 32      ; Global Clock         ; GCLK10           ; --                        ;
; openmips:openmips0|id:id0|always2~4                               ; LCCOMB_X41_Y24_N18 ; 32      ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|mem:mem0|Selector49~1                          ; LCCOMB_X27_Y24_N20 ; 32      ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector139~0 ; LCCOMB_X28_Y23_N16 ; 32      ; Global Clock         ; GCLK0            ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector139~0 ; LCCOMB_X27_Y27_N0  ; 32      ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                  ;
+--------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------+---------+
; rst                                                                                                    ; 2472    ;
; openmips:openmips0|if_id:if_id0|id_inst[16]                                                            ; 255     ;
; openmips:openmips0|if_id:if_id0|id_inst[18]                                                            ; 254     ;
; openmips:openmips0|if_id:if_id0|id_inst[19]                                                            ; 254     ;
; openmips:openmips0|if_id:if_id0|id_inst[17]                                                            ; 252     ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|stallreq~0                                         ; 248     ;
; openmips:openmips0|id:id0|reg1_addr_o[2]~3                                                             ; 244     ;
; openmips:openmips0|id:id0|reg1_addr_o[3]~2                                                             ; 244     ;
; openmips:openmips0|id:id0|reg1_addr_o[0]~1                                                             ; 244     ;
; openmips:openmips0|id:id0|reg1_addr_o[1]~0                                                             ; 244     ;
; openmips:openmips0|mem:mem0|mem_we_o~2                                                                 ; 231     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                                                            ; 209     ;
; clk                                                                                                    ; 208     ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address~2                                                      ; 205     ;
; openmips:openmips0|ctrl:ctrl0|stall[3]~0                                                               ; 147     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[3]                                                            ; 144     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                            ; 134     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_whilo                                                            ; 130     ;
; openmips:openmips0|mem_wb:mem_wb0|wb_whilo                                                             ; 128     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~21                                                    ; 118     ;
; openmips:openmips0|mem:mem0|excepttype_o[0]~8                                                          ; 117     ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                 ; 115     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[2]                                                            ; 113     ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                 ; 113     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1~0                                                              ; 112     ;
; openmips:openmips0|ex:ex0|Equal23~2                                                                    ; 110     ;
; openmips:openmips0|ex:ex0|stallreq                                                                     ; 108     ;
; openmips:openmips0|mem:mem0|mem_we_o~1                                                                 ; 106     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[3]                                                             ; 103     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~0                                                   ; 101     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[1]                                                             ; 101     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[0]                                                      ; 98      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[0]                                                             ; 95      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[2]                                                             ; 92      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[5]                                                            ; 89      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[4]                                                             ; 84      ;
; openmips:openmips0|div:div0|state.10                                                                   ; 77      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[31]                                                            ; 75      ;
; openmips:openmips0|ex:ex0|Selector266~2                                                                ; 72      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux26~0                                            ; 72      ;
; openmips:openmips0|if_id:if_id0|id_inst[28]                                                            ; 72      ;
; openmips:openmips0|div:div0|Equal1~1                                                                   ; 71      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[1]                                                      ; 71      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux28~0                                            ; 71      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux29~0                                            ; 71      ;
; openmips:openmips0|div:div0|state.11                                                                   ; 70      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[7]                                                            ; 69      ;
; openmips:openmips0|if_id:if_id0|id_inst[26]                                                            ; 69      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[0]                                                           ; 68      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_wdata~28                                                         ; 67      ;
; openmips:openmips0|if_id:if_id0|id_inst[27]                                                            ; 67      ;
; openmips:openmips0|ex_mem:ex_mem0|hilo_o[54]~0                                                         ; 66      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux27~0                                            ; 66      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_hi~165                                                           ; 65      ;
; openmips:openmips0|ex:ex0|always11~0                                                                   ; 65      ;
; openmips:openmips0|id:id0|reg2_o~4                                                                     ; 65      ;
; openmips:openmips0|ex:ex0|Selector141~3                                                                ; 64      ;
; openmips:openmips0|id:id0|reg1_o~111                                                                   ; 64      ;
; openmips:openmips0|ex:ex0|Selector135~1                                                                ; 64      ;
; openmips:openmips0|ex:ex0|Selector122~0                                                                ; 64      ;
; openmips:openmips0|div:div0|result_o[50]~2                                                             ; 64      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_hi~4                                                             ; 64      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_hi~3                                                             ; 64      ;
; openmips:openmips0|ex:ex0|mulres[59]~0                                                                 ; 64      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux2~1                          ; 64      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux1~3                          ; 63      ;
; openmips:openmips0|div:div0|dividend[4]~1                                                              ; 62      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[9]~0                               ; 61      ;
; openmips:openmips0|ex:ex0|Mux31~2                                                                      ; 57      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[29]                                ; 57      ;
; openmips:openmips0|ex:ex0|Mux27~21                                                                     ; 56      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector0~13                           ; 56      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]                                ; 56      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[28]                                ; 56      ;
; openmips:openmips0|ctrl:ctrl0|flush~0                                                                  ; 55      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[29]                                ; 55      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.01                                  ; 55      ;
; openmips:openmips0|ex:ex0|Mux20~4                                                                      ; 54      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                 ; 54      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                 ; 54      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                           ; 54      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                           ; 53      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux0~3                          ; 52      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux2~1                          ; 51      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[6]                                                            ; 50      ;
; openmips:openmips0|if_id:if_id0|id_inst[20]                                                            ; 50      ;
; openmips:openmips0|if_id:if_id0|id_inst[3]                                                             ; 50      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[1]                                                           ; 49      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[2]                                                           ; 49      ;
; openmips:openmips0|if_id:if_id0|id_inst[29]                                                            ; 48      ;
; openmips:openmips0|if_id:if_id0|id_inst[30]                                                            ; 48      ;
; openmips:openmips0|if_id:if_id0|id_inst[31]                                                            ; 48      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[3]                                                         ; 47      ;
; gpio_top:gpio_top0|wb_dat_o[10]~3                                                                      ; 45      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux2~1                          ; 45      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux0~3                          ; 44      ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                               ; 44      ;
; openmips:openmips0|if_id:if_id0|id_inst[2]                                                             ; 43      ;
; openmips:openmips0|if_id:if_id0|id_inst[4]                                                             ; 43      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[2]                                                         ; 42      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                   ; 41      ;
; openmips:openmips0|if_id:if_id0|id_inst[5]                                                             ; 41      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                 ; 40      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                    ; 39      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[31]                                ; 39      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.01                                  ; 39      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_we~0                                                     ; 38      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                    ; 38      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                 ; 38      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[1]~1                         ; 38      ;
; gpio_top:gpio_top0|wb_dat_o[10]~13                                                                     ; 37      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                   ; 37      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[1]                                                         ; 37      ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                             ; 36      ;
; gpio_top:gpio_top0|always11~0                                                                          ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                   ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                   ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                   ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                   ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                   ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                   ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~304                                   ; 36      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.11                                  ; 36      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0]                                                         ; 36      ;
; openmips:openmips0|ex:ex0|Equal23~3                                                                    ; 35      ;
; openmips:openmips0|id:id0|reg1_addr_o[4]~4                                                             ; 35      ;
; openmips:openmips0|div:div0|state.01                                                                   ; 35      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_state.11                                  ; 35      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[4]                                                         ; 35      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]                                                       ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[30]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[28]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[29]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[26]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[27]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[24]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[25]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[22]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[23]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[20]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[21]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[18]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[19]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[16]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[17]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[14]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[15]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[12]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[13]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[10]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[11]                                                         ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[8]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[9]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[6]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[7]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[4]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[5]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[2]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[3]                                                          ; 34      ;
; openmips:openmips0|id:id0|always2~7                                                                    ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[0]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[1]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[31]                                                         ; 34      ;
; openmips:openmips0|id:id0|always1~5                                                                    ; 34      ;
; openmips:openmips0|if_id:if_id0|id_inst[1]                                                             ; 34      ;
; openmips:openmips0|div:div0|divisor[31]~32                                                             ; 33      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                  ; 33      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                  ; 33      ;
; openmips:openmips0|mem:mem0|always3~0                                                                  ; 33      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[11]~36                                                            ; 33      ;
; openmips:openmips0|id:id0|branch_flag_o~0                                                              ; 33      ;
; openmips:openmips0|ex:ex0|Equal2~2                                                                     ; 33      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux1~3                          ; 33      ;
; openmips:openmips0|div:div0|Add0~0                                                                     ; 33      ;
; openmips:openmips0|if_id:if_id0|id_inst[0]                                                             ; 33      ;
; openmips:openmips0|id:id0|Add0~32                                                                      ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2448                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2447                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2446                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2445                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2444                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2443                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2442                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2441                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2440                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2439                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2438                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2437                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2436                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2435                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2434                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2433                                                          ; 32      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~53                                          ; 32      ;
; openmips:openmips0|div:div0|dividend[33]~6                                                             ; 32      ;
; openmips:openmips0|ex:ex0|opdata2_mult~0                                                               ; 32      ;
; openmips:openmips0|ex:ex0|opdata1_mult~4                                                               ; 32      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[26]~53                                      ; 32      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf[27]~21                                      ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                   ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                   ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                   ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                   ; 32      ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                           ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|count_o[19]~36                                                     ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|compare_o[14]~0                                                    ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]~92                                                       ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]~87                                                       ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2432                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2431                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2430                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2429                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2428                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2427                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2426                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2425                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2424                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2423                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2422                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2421                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2420                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2419                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2418                                                          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2417                                                          ; 32      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|rd_buf~2                                           ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Equal7~0                                                           ; 32      ;
; openmips:openmips0|id:id0|reg2_o~8                                                                     ; 32      ;
; openmips:openmips0|id:id0|reg1_o~9                                                                     ; 32      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[11]~37                                                            ; 32      ;
; openmips:openmips0|ex:ex0|reg2_i_mux~0                                                                 ; 32      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_is_in_delayslot                                                  ; 32      ;
; openmips:openmips0|div:div0|dividend[1]~4                                                              ; 31      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                     ; 31      ;
; openmips:openmips0|ex:ex0|Mux27~59                                                                     ; 31      ;
; openmips:openmips0|id:id0|reg2_o~11                                                                    ; 31      ;
; openmips:openmips0|cp0_reg:cp0_reg0|status_o[2]~1                                                      ; 31      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~1                                   ; 31      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                     ; 30      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                  ; 30      ;
; openmips:openmips0|id:id0|reg1_o~15                                                                    ; 30      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[29]~22                                                            ; 30      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[4]                                                            ; 30      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[0]~1                                                ; 30      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                  ; 29      ;
; openmips:openmips0|id:id0|Add0~2                                                                       ; 29      ;
; openmips:openmips0|ex:ex0|Mux27~63                                                                     ; 29      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~3                                    ; 29      ;
; openmips:openmips0|ex:ex0|Mux27~11                                                                     ; 29      ;
; openmips:openmips0|ex:ex0|Mux27~65                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~64                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~62                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~61                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~60                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~22                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~19                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~18                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~15                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~14                                                                     ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~13                                                                     ; 28      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_ack~0                             ; 28      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[26]~3                              ; 28      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[1]~0                                                ; 28      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[2]                                                       ; 27      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[1]                                                       ; 27      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                     ; 27      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                     ; 26      ;
; openmips:openmips0|ex:ex0|Mux20~23                                                                     ; 26      ;
; openmips:openmips0|ex:ex0|Mux20~5                                                                      ; 26      ;
; openmips:openmips0|id:id0|Add2~9                                                                       ; 26      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[31]                                                            ; 26      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux2~1                         ; 26      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux2~1                          ; 26      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[0]                                                       ; 25      ;
; uart_top:uart_top0|uart_debug_if:dbg|Equal0~0                                                          ; 25      ;
; gpio_top:gpio_top0|wb_dat_o[10]~12                                                                     ; 24      ;
; uart_top:uart_top0|uart_debug_if:dbg|Equal1~0                                                          ; 24      ;
; uart_top:uart_top0|uart_regs:regs|enable                                                               ; 24      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[31]                                ; 24      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                     ; 23      ;
; gpio_top:gpio_top0|wb_dat_o[20]~4                                                                      ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|curr_sdr_addr[23]~3                    ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[2]~0 ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[5]~0 ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[8]~0 ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[5]~0 ; 23      ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[15]                                                            ; 23      ;
; openmips:openmips0|id:id0|Selector118~3                                                                ; 23      ;
; openmips:openmips0|pc_reg:pc_reg0|ce                                                                   ; 23      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                               ; 23      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                   ; 23      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux29~3                                             ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel~2                                                            ; 22      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_sel~4                                                  ; 22      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux1~3                         ; 22      ;
; flash_top:flash_top0|flash_adr_o[0]~2                                                                  ; 22      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                   ; 22      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                     ; 22      ;
; openmips:openmips0|if_id:if_id0|id_inst[15]                                                            ; 22      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                  ; 22      ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                          ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~146                                      ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~145                                      ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~144                                      ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~142                                      ; 21      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux28~0                                             ; 21      ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                       ; 21      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[11]~43                                                            ; 21      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                     ; 21      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux16~0                                                            ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[27]                                                            ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[25]                                                            ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[23]                                                            ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[21]                                                            ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[19]                                                            ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[17]                                                            ; 20      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                     ; 20      ;
; ~GND                                                                                                   ; 19      ;
; openmips:openmips0|ex:ex0|Mux27~67                                                                     ; 19      ;
; openmips:openmips0|ex:ex0|Mux27~25                                                                     ; 19      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[4]                                                             ; 19      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wreg                                                              ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[30]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[28]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[29]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[26]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[24]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[22]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[20]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[18]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[16]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[14]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[15]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[12]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[13]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[10]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[11]                                                            ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[8]                                                             ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[9]                                                             ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[6]                                                             ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[7]                                                             ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[5]                                                             ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010  ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010  ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010  ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010  ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~4                            ; 18      ;
; gpio_top:gpio_top0|wb_dat_o[1]~9                                                                       ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[2]                                                             ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[3]                                                             ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[0]                                                             ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[1]                                                             ; 18      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[3]~9                           ; 18      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o                                     ; 18      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|LessThan1~0                ; 17      ;
; openmips:openmips0|ex:ex0|Mux27~73                                                                     ; 17      ;
; openmips:openmips0|ex:ex0|Mux27~39                                                                     ; 17      ;
; openmips:openmips0|mem:mem0|wdata_o[4]~12                                                              ; 17      ;
; openmips:openmips0|id:id0|imm[31]~3                                                                    ; 17      ;
; openmips:openmips0|id:id0|Selector70~1                                                                 ; 17      ;
; openmips:openmips0|id:id0|reg1_read_o~0                                                                ; 17      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[0]                                                             ; 17      ;
; uart_top:uart_top0|uart_regs:regs|WideOr0~4                                                            ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011  ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011  ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011  ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011  ; 17      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~66                    ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~65                    ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~32                    ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux52~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux53~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux54~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux55~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux56~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux57~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux58~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux59~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux60~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux61~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux63~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux62~0                                            ; 16      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[8]~1               ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~12                                                 ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                 ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~54                                          ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf~48                                          ; 16      ;
; openmips:openmips0|ex:ex0|Mux27~74                                                                     ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector133~0                                      ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector109~0                                      ; 16      ;
; openmips:openmips0|regfile:regfile1|regs~2416                                                          ; 16      ;
; openmips:openmips0|ex:ex0|Mux27~40                                                                     ; 16      ;
; openmips:openmips0|mem:mem0|Selector57~0                                                               ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                  ; 16      ;
; uart_top:uart_top0|uart_regs:regs|start_dlc                                                            ; 16      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[1]                           ; 16      ;
; openmips:openmips0|id:id0|Add2~3                                                                       ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[30]                                                            ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[29]                                                            ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[28]                                                            ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[25]                                                            ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[24]                                                            ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[23]                                                            ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[8]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[7]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[6]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[3]                                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux64~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux65~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux66~0                                            ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux67~0                                            ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                               ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                               ; 16      ;
; gpio_top:gpio_top0|Mux29~0                                                                             ; 15      ;
; gpio_top:gpio_top0|wb_dat_o[20]~7                                                                      ; 15      ;
; gpio_top:gpio_top0|wb_dat_o[20]~5                                                                      ; 15      ;
; openmips:openmips0|ex:ex0|Mux27~68                                                                     ; 15      ;
; openmips:openmips0|id:id0|imm[30]~24                                                                   ; 15      ;
; openmips:openmips0|ex:ex0|Mux27~26                                                                     ; 15      ;
; openmips:openmips0|id:id0|imm[5]~7                                                                     ; 15      ;
; openmips:openmips0|ex:ex0|ShiftLeft0~30                                                                ; 15      ;
; uart_top:uart_top0|uart_regs:regs|tx_reset                                                             ; 15      ;
; uart_top:uart_top0|uart_regs:regs|lcr[0]                                                               ; 15      ;
; uart_top:uart_top0|uart_regs:regs|lcr[1]                                                               ; 15      ;
; openmips:openmips0|id:id0|Add2~4                                                                       ; 15      ;
; openmips:openmips0|id:id0|Equal17~5                                                                    ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[27]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[26]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[22]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[21]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[20]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[19]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[18]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[17]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[16]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[15]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[14]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[13]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[12]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[11]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[10]                                                            ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[9]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[4]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[2]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[1]                                                             ; 15      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                            ; 15      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[7]                                                         ; 15      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~1                                      ; 14      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~0                                      ; 14      ;
; openmips:openmips0|ex:ex0|ShiftRight0~95                                                               ; 14      ;
; uart_top:uart_top0|uart_regs:regs|lcr[7]                                                               ; 14      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                 ; 14      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wrdatafifo_wr                                                     ; 14      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[5]                                                             ; 14      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor5                               ; 14      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                   ; 14      ;
; uart_top:uart_top0|uart_regs:regs|Mux1~6                                                               ; 13      ;
; openmips:openmips0|ex:ex0|ShiftLeft0~39                                                                ; 13      ;
; openmips:openmips0|ex:ex0|Mux14~13                                                                     ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[12]~1                        ; 13      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                 ; 13      ;
; flash_top:flash_top0|waitstate[0]                                                                      ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[0]                              ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[1]                              ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                              ; 13      ;
; uart_top:uart_top0|uart_regs:regs|Mux1~7                                                               ; 12      ;
; openmips:openmips0|ex:ex0|Mux27~72                                                                     ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux22~3                                                            ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux22~2                                                            ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux22~1                                                            ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux22~0                                                            ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[10]~14                      ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[22]~83                                                             ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[22]~82                                                             ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[11]~43                                                             ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[11]~42                                                             ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[11]~39                                                             ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[11]~38                                                             ; 12      ;
; openmips:openmips0|ex:ex0|Mux27~38                                                                     ; 12      ;
; openmips:openmips0|ex:ex0|arithmeticres~18                                                             ; 12      ;
; openmips:openmips0|ex:ex0|Mux14~11                                                                     ; 12      ;
; openmips:openmips0|ex:ex0|Mux14~8                                                                      ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[24]~7                                                              ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[24]~6                                                              ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Equal10~0                              ; 12      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                 ; 12      ;
; openmips:openmips0|mem:mem0|excepttype_o[3]~9                                                          ; 12      ;
; uart_top:uart_top0|uart_regs:regs|lcr[3]                                                               ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_req~1                             ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.00                              ; 12      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux32~9                                            ; 12      ;
; flash_top:flash_top0|waitstate[2]                                                                      ; 12      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux39~1                                                        ; 12      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux39~0                                                        ; 12      ;
; openmips:openmips0|if_id:if_id0|id_inst[23]                                                            ; 12      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[8]                                                    ; 12      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                     ; 11      ;
; openmips:openmips0|mem:mem0|wdata_o[4]~16                                                              ; 11      ;
; openmips:openmips0|mem:mem0|wdata_o[4]~15                                                              ; 11      ;
; openmips:openmips0|ex:ex0|Selector58~4                                                                 ; 11      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                    ; 11      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                    ; 11      ;
; openmips:openmips0|mem:mem0|mem_we_o~4                                                                 ; 11      ;
; flash_top:flash_top0|waitstate[1]                                                                      ; 11      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                   ; 11      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|Mux69~1                                             ; 11      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                   ; 11      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                            ; 11      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal1~0                                      ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[3]~12                               ; 10      ;
; gpio_top:gpio_top0|always5~0                                                                           ; 10      ;
; openmips:openmips0|ex:ex0|Mux14~33                                                                     ; 10      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_wdata~39                                                         ; 10      ;
; openmips:openmips0|mem:mem0|wdata_o[22]~86                                                             ; 10      ;
; openmips:openmips0|mem:mem0|Selector84~0                                                               ; 10      ;
; openmips:openmips0|ex:ex0|Mux1~8                                                                       ; 10      ;
; openmips:openmips0|ex:ex0|Mux14~10                                                                     ; 10      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[26]~108                                                           ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux38~1                                                        ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux37~1                                                        ; 10      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                    ; 10      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                          ; 10      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                    ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~12 ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~1  ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                              ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]                          ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|Mux0~9                               ; 10      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux68~0                                             ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                   ; 10      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|Mux70~0                                             ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                              ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                              ; 10      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[9]                                                    ; 10      ;
; uart_top:uart_top0|uart_regs:regs|dl[6]~3                                                              ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                               ; 9       ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                           ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal2~0                                      ; 9       ;
; uart_top:uart_top0|uart_regs:regs|Mux5~4                                                               ; 9       ;
; openmips:openmips0|mem:mem0|Selector100~3                                                              ; 9       ;
; openmips:openmips0|mem:mem0|Selector100~1                                                              ; 9       ;
; openmips:openmips0|mem:mem0|Selector88~2                                                               ; 9       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~45                                                            ; 9       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux39~3                                                        ; 9       ;
; uart_top:uart_top0|uart_regs:regs|lcr[2]                                                               ; 9       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux36~1                                                        ; 9       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[2]                             ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|WideOr0~0                            ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_fifo_rd                         ; 9       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|LessThan0~3                               ; 9       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[3]                                 ; 9       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[2]                             ; 9       ;
; openmips:openmips0|id:id0|Equal17~10                                                                   ; 9       ;
; openmips:openmips0|id:id0|always0~1                                                                    ; 9       ;
; openmips:openmips0|id:id0|Equal10~1                                                                    ; 9       ;
; openmips:openmips0|mem:mem0|excepttype_o[1]~10                                                         ; 9       ;
; openmips:openmips0|ex:ex0|Equal4~1                                                                     ; 9       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_we                                                     ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|WideNor1~0                              ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[1]                          ; 9       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[2]                          ; 9       ;
; openmips:openmips0|mem:mem0|excepttype_o[1]~4                                                          ; 9       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[0]                                             ; 9       ;
; flash_top:flash_top0|waitstate[3]                                                                      ; 9       ;
; flash_top:flash_top0|wb_acc~0                                                                          ; 9       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o                                      ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                  ; 9       ;
; openmips:openmips0|if_id:if_id0|id_inst[10]                                                            ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                          ; 9       ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                            ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                               ; 8       ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[4]~10                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[8]~3                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[0]~2                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[26]~3                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[26]~1                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[26]~3                                                                   ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[16]~0                                                                      ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~11       ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[0]~2                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[0]~2                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[8]~1                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[8]~1                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[16]~0                                                                   ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[16]~0                                                                    ; 8       ;
; flash_top:flash_top0|wb_dat_o[8]~12                                                                    ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[11]~3                                                 ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux23~0                                                        ; 8       ;
; flash_top:flash_top0|wb_dat_o[0]~11                                                                    ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[2]~2                                                  ; 8       ;
; flash_top:flash_top0|wb_dat_o[29]~4                                                                    ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux5~2                                                         ; 8       ;
; flash_top:flash_top0|wb_dat_o[16]~1                                                                    ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[16]~0                                                 ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux15~0                                                        ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux52~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux36~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux53~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux37~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux54~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux38~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux55~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux39~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux56~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux40~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux57~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux41~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux58~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux42~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux59~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux43~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux60~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux44~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux61~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux45~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux62~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux46~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux63~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux47~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux64~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux48~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux65~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux49~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux66~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux50~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux67~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux51~0                                             ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                 ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                 ; 8       ;
; uart_top:uart_top0|uart_regs:regs|lsr_mask_condition~2                                                 ; 8       ;
; openmips:openmips0|mem:mem0|Selector111~0                                                              ; 8       ;
; openmips:openmips0|mem:mem0|Selector103~1                                                              ; 8       ;
; openmips:openmips0|mem:mem0|Selector103~0                                                              ; 8       ;
; openmips:openmips0|mem:mem0|Selector100~4                                                              ; 8       ;
; openmips:openmips0|mem:mem0|Selector88~3                                                               ; 8       ;
; openmips:openmips0|mem:mem0|Selector88~1                                                               ; 8       ;
; openmips:openmips0|mem:mem0|wdata_o[22]~88                                                             ; 8       ;
; openmips:openmips0|mem:mem0|wdata_o[22]~87                                                             ; 8       ;
; openmips:openmips0|mem:mem0|Selector86~9                                                               ; 8       ;
; openmips:openmips0|ex:ex0|ShiftRight0~71                                                               ; 8       ;
; openmips:openmips0|ex:ex0|Selector293~1                                                                ; 8       ;
; openmips:openmips0|ex:ex0|Selector293~0                                                                ; 8       ;
; openmips:openmips0|ex:ex0|Mux26~4                                                                      ; 8       ;
; openmips:openmips0|ex:ex0|ShiftRight0~11                                                               ; 8       ;
; openmips:openmips0|ex:ex0|ShiftRight0~10                                                               ; 8       ;
; openmips:openmips0|mem:mem0|wdata_o[24]~5                                                              ; 8       ;
; openmips:openmips0|pc_reg:pc_reg0|pc[26]~109                                                           ; 8       ;
; openmips:openmips0|id:id0|always0~4                                                                    ; 8       ;
; uart_top:uart_top0|uart_regs:regs|dl[15]~2                                                             ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux32~1                                                        ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~23 ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                        ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux34~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux32~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux35~0                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux33~0                                             ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0~0     ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0~0     ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0~0     ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|r2i_req~0                            ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0~0     ; 8       ;
; openmips:openmips0|ctrl:ctrl0|stall~1                                                                  ; 8       ;
; openmips:openmips0|pc_reg:pc_reg0|pc[29]~12                                                            ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                      ; 8       ;
; openmips:openmips0|id:id0|always0~2                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                      ; 8       ;
; gpio_top:gpio_top0|always6~1                                                                           ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[2]                          ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[0]~3                         ; 8       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector2~1                                        ; 8       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_LLbit_value~1                                                     ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[2]                                 ; 8       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_state.00                                  ; 8       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[1]                                             ; 8       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[2]                                             ; 8       ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                            ; 8       ;
; uart_top:uart_top0|uart_regs:regs|always4~0                                                            ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux33~1                                                        ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux35~1                                                        ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                           ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                   ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[6]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[7]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[4]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[5]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[2]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[3]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[0]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_wdata[0]                                                         ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[1]                                                          ; 8       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]                                      ; 7       ;
; openmips:openmips0|id:id0|reg1_o[31]                                                                   ; 7       ;
; openmips:openmips0|ex:ex0|stallreq_for_madd_msub                                                       ; 7       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux31~0                                                        ; 7       ;
; openmips:openmips0|div:div0|cnt[5]~8                                                                   ; 7       ;
; openmips:openmips0|ex:ex0|always9~11                                                                   ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next[5]                           ; 7       ;
; uart_top:uart_top0|uart_regs:regs|lsr_mask                                                             ; 7       ;
; uart_top:uart_top0|uart_regs:regs|always8~2                                                            ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[28]                                                  ; 7       ;
; openmips:openmips0|ex:ex0|always9~3                                                                    ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~17                                                            ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]               ; 7       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux34~1                                                        ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_wr_next~0                    ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.000  ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.000  ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.000  ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.000  ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor8                               ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[11]                                                            ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[12]                                                            ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[13]                                                            ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[14]                                                            ; 7       ;
; openmips:openmips0|pc_reg:pc_reg0|pc[29]~16                                                            ; 7       ;
; openmips:openmips0|pc_reg:pc_reg0|pc[29]~15                                                            ; 7       ;
; openmips:openmips0|id:id0|Equal14~1                                                                    ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                           ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                           ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                           ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                           ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st.00                              ; 7       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|LessThan2~3                               ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                           ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                           ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                          ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                          ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[10]                                                  ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[11]                                                  ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[8]                                                   ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[9]                                                   ; 7       ;
; openmips:openmips0|mem:mem0|always2~0                                                                  ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[12]                                                  ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                  ; 7       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                   ; 7       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                   ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                           ; 7       ;
; uart_top:uart_top0|uart_regs:regs|mcr[4]                                                               ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[14]                                                         ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[15]                                                         ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[12]                                                         ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[13]                                                         ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[10]                                                         ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[11]                                                         ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[8]                                                          ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[9]                                                          ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[14]                                                            ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[13]                                                            ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[12]                                                            ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[11]                                                            ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[9]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[8]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[7]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[6]                                                             ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]             ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                            ; 7       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o                                     ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[5]~1                                   ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                 ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                     ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux5~3                                                               ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux5~2                                                               ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux5~1                                                               ; 6       ;
; uart_top:uart_top0|uart_regs:regs|lsr0r~0                                                              ; 6       ;
; uart_top:uart_top0|uart_regs:regs|ier[0]                                                               ; 6       ;
; uart_top:uart_top0|uart_regs:regs|lsr5r                                                                ; 6       ;
; openmips:openmips0|div:div0|cnt[0]~11                                                                  ; 6       ;
; uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                           ; 6       ;
; openmips:openmips0|div:div0|state.00                                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[30]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[29]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[26]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[27]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[24]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[25]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[22]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[23]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[20]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[21]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[18]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[19]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[16]                                                  ; 6       ;
; openmips:openmips0|ex:ex0|shiftres~0                                                                   ; 6       ;
; openmips:openmips0|ex:ex0|Mux15~10                                                                     ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[17]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[14]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[15]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[13]                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[6]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[7]                                                   ; 6       ;
; openmips:openmips0|ex:ex0|ShiftLeft0~42                                                                ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[4]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[3]                                                   ; 6       ;
; openmips:openmips0|ex:ex0|ShiftRight0~46                                                               ; 6       ;
; openmips:openmips0|ex:ex0|ShiftRight0~45                                                               ; 6       ;
; openmips:openmips0|ex:ex0|opdata1_mult~3                                                               ; 6       ;
; openmips:openmips0|ex:ex0|ShiftLeft0~16                                                                ; 6       ;
; openmips:openmips0|ex:ex0|always9~7                                                                    ; 6       ;
; openmips:openmips0|ex:ex0|Mux27~12                                                                     ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[31]                                                  ; 6       ;
; openmips:openmips0|id_ex:id_ex0|ex_wd~3                                                                ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|cnt_o[1]                                                             ; 6       ;
; openmips:openmips0|ex:ex0|Equal10~0                                                                    ; 6       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~22                                                            ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]               ; 6       ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                              ; 6       ;
; openmips:openmips0|mem:mem0|wdata_o[22]~0                                                              ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_start                              ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]~3                             ; 6       ;
; openmips:openmips0|id:id0|always0~3                                                                    ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                 ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                 ; 6       ;
; openmips:openmips0|id:id0|Equal14~0                                                                    ; 6       ;
; openmips:openmips0|id:id0|Equal13~1                                                                    ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector107~5                                      ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux66~0                                             ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux27~0                                             ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux67~0                                             ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                          ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt[2]                        ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|x2b_pre_ok[0]~0                        ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor5~1                             ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor7                               ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_LLbit_value~0                                                     ; 6       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wb_ack_o~3                                                        ; 6       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wb_ack_o~1                                                        ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|always1~2                                          ; 6       ;
; openmips:openmips0|mem:mem0|LLbit~0                                                                    ; 6       ;
; openmips:openmips0|mem:mem0|always5~4                                                                  ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[0]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[1]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                  ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[4]                                 ; 6       ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[4]                                 ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[3]                                 ; 6       ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[3]                                 ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[2]                                 ; 6       ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[2]                                 ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux12~0                                            ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                   ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                   ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|rd_xfr_count[0]                  ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[30]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[28]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[29]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[26]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[27]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[24]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[25]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[22]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[23]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[20]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[21]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[18]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[19]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[16]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[17]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_reg2[31]                                                         ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[12]                          ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[11]                          ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[10]                          ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[9]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[8]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[7]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[6]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[5]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[4]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[3]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[2]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[1]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[0]                           ; 6       ;
; openmips:openmips0|if_id:if_id0|id_inst[25]                                                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Add1~0                                 ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                            ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[5]                                                         ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[6]                                                         ; 6       ;
; openmips:openmips0|cp0_reg:cp0_reg0|status_o[1]                                                        ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[10]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15]                                     ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]                                      ; 5       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31]                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[30]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[28]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[29]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[26]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[27]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[24]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[25]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[22]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[23]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[20]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[21]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[18]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[19]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[16]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[17]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[14]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[15]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[12]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[13]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[10]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[11]                                                                   ; 5       ;
; openmips:openmips0|id:id0|reg1_o[8]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[9]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[6]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[7]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[4]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[5]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[2]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[3]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[0]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[1]                                                                    ; 5       ;
; openmips:openmips0|ex:ex0|Selector202~2                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]~5                               ; 5       ;
; openmips:openmips0|mem:mem0|excepttype_o[3]~19                                                         ; 5       ;
; openmips:openmips0|id:id0|Selector46~58                                                                ; 5       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~83                                                            ; 5       ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                            ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                     ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                 ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                               ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]~7                 ; 5       ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~1                                                     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[4]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[2]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[3]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[0]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[1]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[9]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[7]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[10]                                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[12]                                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[11]                                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[13]                                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[14]                                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[15]                                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[8]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[6]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[5]                                               ; 5       ;
; uart_top:uart_top0|uart_regs:regs|rda_int~3                                                            ; 5       ;
; uart_top:uart_top0|uart_regs:regs|msr[3]                                                               ; 5       ;
; uart_top:uart_top0|uart_regs:regs|iir[1]                                                               ; 5       ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~0                                                     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_rd_valid~0                   ; 5       ;
; uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                          ; 5       ;
; uart_top:uart_top0|uart_regs:regs|tf_push~0                                                            ; 5       ;
; openmips:openmips0|mem:mem0|excepttype_o[0]~14                                                         ; 5       ;
; openmips:openmips0|mem:mem0|excepttype_o~13                                                            ; 5       ;
+--------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_1|altsyncram_c5c1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X13_Y13 ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_c5c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X13_Y11 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5 ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult7 ;                            ; DSPMULT_X39_Y22_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 18,942 / 94,460 ( 20 % ) ;
; C16 interconnects          ; 554 / 3,315 ( 17 % )     ;
; C4 interconnects           ; 14,028 / 60,840 ( 23 % ) ;
; Direct links               ; 1,955 / 94,460 ( 2 % )   ;
; Global clocks              ; 10 / 16 ( 63 % )         ;
; Local interconnects        ; 5,452 / 33,216 ( 16 % )  ;
; R24 interconnects          ; 554 / 3,091 ( 18 % )     ;
; R4 interconnects           ; 16,204 / 81,294 ( 20 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.68) ; Number of LABs  (Total = 794) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 41                            ;
; 2                                           ; 25                            ;
; 3                                           ; 9                             ;
; 4                                           ; 9                             ;
; 5                                           ; 6                             ;
; 6                                           ; 3                             ;
; 7                                           ; 8                             ;
; 8                                           ; 9                             ;
; 9                                           ; 8                             ;
; 10                                          ; 8                             ;
; 11                                          ; 18                            ;
; 12                                          ; 13                            ;
; 13                                          ; 24                            ;
; 14                                          ; 27                            ;
; 15                                          ; 41                            ;
; 16                                          ; 545                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 794) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 132                           ;
; 1 Clock                            ; 597                           ;
; 1 Clock enable                     ; 163                           ;
; 1 Sync. clear                      ; 105                           ;
; 1 Sync. load                       ; 19                            ;
; 2 Clock enables                    ; 229                           ;
; 2 Clocks                           ; 50                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.70) ; Number of LABs  (Total = 794) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 34                            ;
; 2                                            ; 12                            ;
; 3                                            ; 9                             ;
; 4                                            ; 19                            ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 5                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 14                            ;
; 15                                           ; 15                            ;
; 16                                           ; 113                           ;
; 17                                           ; 53                            ;
; 18                                           ; 74                            ;
; 19                                           ; 51                            ;
; 20                                           ; 52                            ;
; 21                                           ; 65                            ;
; 22                                           ; 33                            ;
; 23                                           ; 30                            ;
; 24                                           ; 36                            ;
; 25                                           ; 29                            ;
; 26                                           ; 27                            ;
; 27                                           ; 11                            ;
; 28                                           ; 18                            ;
; 29                                           ; 7                             ;
; 30                                           ; 13                            ;
; 31                                           ; 7                             ;
; 32                                           ; 39                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.66) ; Number of LABs  (Total = 794) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 56                            ;
; 2                                               ; 21                            ;
; 3                                               ; 49                            ;
; 4                                               ; 45                            ;
; 5                                               ; 32                            ;
; 6                                               ; 60                            ;
; 7                                               ; 36                            ;
; 8                                               ; 71                            ;
; 9                                               ; 51                            ;
; 10                                              ; 41                            ;
; 11                                              ; 49                            ;
; 12                                              ; 42                            ;
; 13                                              ; 31                            ;
; 14                                              ; 31                            ;
; 15                                              ; 34                            ;
; 16                                              ; 59                            ;
; 17                                              ; 7                             ;
; 18                                              ; 12                            ;
; 19                                              ; 15                            ;
; 20                                              ; 22                            ;
; 21                                              ; 14                            ;
; 22                                              ; 4                             ;
; 23                                              ; 7                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.96) ; Number of LABs  (Total = 794) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 35                            ;
; 3                                            ; 7                             ;
; 4                                            ; 19                            ;
; 5                                            ; 11                            ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 6                             ;
; 10                                           ; 10                            ;
; 11                                           ; 5                             ;
; 12                                           ; 9                             ;
; 13                                           ; 12                            ;
; 14                                           ; 24                            ;
; 15                                           ; 12                            ;
; 16                                           ; 22                            ;
; 17                                           ; 23                            ;
; 18                                           ; 38                            ;
; 19                                           ; 23                            ;
; 20                                           ; 20                            ;
; 21                                           ; 33                            ;
; 22                                           ; 25                            ;
; 23                                           ; 43                            ;
; 24                                           ; 24                            ;
; 25                                           ; 34                            ;
; 26                                           ; 25                            ;
; 27                                           ; 42                            ;
; 28                                           ; 43                            ;
; 29                                           ; 44                            ;
; 30                                           ; 62                            ;
; 31                                           ; 117                           ;
; 32                                           ; 4                             ;
; 33                                           ; 8                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                        ;
+-----------------+------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                                           ; Delay Added in ns ;
+-----------------+------------------------------------------------------------------------------------------------+-------------------+
; clk             ; clk                                                                                            ; 14.667            ;
; clk             ; openmips:openmips0|ex_mem:ex_mem0|cnt_o[1],clk,openmips:openmips0|id_ex:id_ex0|ex_aluop[0]     ; 37.327            ;
; clk             ; openmips:openmips0|ex_mem:ex_mem0|cnt_o[1],rst,clk,openmips:openmips0|id_ex:id_ex0|ex_aluop[0] ; 50.249            ;
+-----------------+------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                            ;
+-----------------+--------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                               ; Delay Added in ns ;
+-----------------+--------------------------------------------------------------------+-------------------+
; rst             ; openmips:openmips0|id:id0|reg2_o[22]                               ; 4.360             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[23]                               ; 4.360             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[30]                               ; 4.213             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[31]                               ; 4.213             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[28]                               ; 4.155             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[29]                               ; 4.155             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[16]                               ; 4.134             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[17]                               ; 4.134             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[18]                               ; 4.134             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[19]                               ; 4.134             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[8]                                ; 4.133             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[10]                               ; 4.133             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[11]                               ; 4.133             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[20]                               ; 4.133             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[21]                               ; 4.133             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[6]                                ; 4.132             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[9]                                ; 4.132             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[7]                                ; 4.099             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[26]                               ; 4.099             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[27]                               ; 4.099             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[12]                               ; 4.093             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[13]                               ; 4.093             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[14]                               ; 4.093             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[15]                               ; 4.093             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[3]                                ; 4.038             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[4]                                ; 4.038             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[24]                               ; 4.025             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[25]                               ; 4.025             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[0]                                ; 3.912             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[1]                                ; 3.912             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[2]                                ; 3.912             ;
; rst             ; openmips:openmips0|id:id0|reg2_o[5]                                ; 3.912             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[56]                          ; 3.782             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[41]                          ; 3.782             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[20]                          ; 3.726             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[37]                          ; 3.713             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[43]                          ; 3.708             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12] ; 3.704             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28] ; 3.704             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20] ; 3.685             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22] ; 3.685             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[40]                          ; 3.680             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[52]                          ; 3.672             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[50]                          ; 3.672             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[34]                          ; 3.672             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[0]                           ; 3.645             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[60]                          ; 3.645             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[54]                          ; 3.645             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[48]                          ; 3.645             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[16]                          ; 3.638             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[4]                           ; 3.636             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[3]                           ; 3.636             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[44]                          ; 3.633             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[35]                          ; 3.631             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[55]                          ; 3.592             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15] ; 3.583             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]  ; 3.583             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21] ; 3.583             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29] ; 3.583             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]  ; 3.580             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19] ; 3.579             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27] ; 3.579             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]  ; 3.578             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]  ; 3.578             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]  ; 3.578             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16] ; 3.578             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]  ; 3.578             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24] ; 3.578             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31] ; 3.571             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23] ; 3.571             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17] ; 3.571             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[9]                            ; 3.566             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[10]                           ; 3.566             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[22]                           ; 3.566             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[0]                            ; 3.559             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[1]                            ; 3.559             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]  ; 3.523             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13] ; 3.513             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14] ; 3.512             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30] ; 3.512             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[5]                            ; 3.506             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[6]                            ; 3.506             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[8]                            ; 3.506             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[12]                          ; 3.502             ;
; rst             ; openmips:openmips0|ex:ex0|hilo_temp_o[32]                          ; 3.501             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18] ; 3.500             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26] ; 3.500             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[25]                           ; 3.488             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[26]                           ; 3.488             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[27]                           ; 3.488             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[23]                           ; 3.488             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[2]                            ; 3.487             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25] ; 3.483             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[20]                           ; 3.479             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[24]                           ; 3.478             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]  ; 3.452             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11] ; 3.452             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10] ; 3.452             ;
; rst             ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]  ; 3.452             ;
; rst             ; openmips:openmips0|ctrl:ctrl0|new_pc[4]                            ; 3.443             ;
+-----------------+--------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Jul 31 16:50:23 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off openmips_min_sopc -c openmips_min_sopc
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C6 for design "openmips_min_sopc"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Warning: Reserve pin assignment ignored because of existing pin with name "gpio_o[15]"
Warning: Reserve pin assignment ignored because of existing pin with name "gpio_o[23]"
Warning: Reserve pin assignment ignored because of existing pin with name "gpio_o[31]"
Warning: Reserve pin assignment ignored because of existing pin with name "gpio_o[7]"
Warning: Reserve pin assignment ignored because of existing pin with name "sdr_addr_o[12]"
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 5 pins of 125 total pins
    Info: Pin gpio_o[7] not assigned to an exact location on the device
    Info: Pin gpio_o[15] not assigned to an exact location on the device
    Info: Pin gpio_o[23] not assigned to an exact location on the device
    Info: Pin gpio_o[31] not assigned to an exact location on the device
    Info: Pin sdr_addr_o[12] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "openmips0|mem0|mem_data_o[2]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[3]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[0]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[1]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[29]|combout" is a latch
    Warning: Node "openmips0|ex0|stallreq_for_madd_msub|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[28]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[29]|combout" is a latch
    Warning: Node "openmips0|mem0|cp0_cause[12]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[28]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[30]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[31]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[5]|combout" is a latch
    Warning: Node "openmips0|mem0|cp0_cause[11]|combout" is a latch
    Warning: Node "openmips0|mem0|cp0_cause[10]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[30]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[31]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[2]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[3]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[4]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[5]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[27]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[31]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[29]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[30]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[2]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[2]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[3]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[4]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[3]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[0]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[1]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[26]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[28]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|cnt_o[1]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[15]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[26]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[10]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[0]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[2]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[3]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[27]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[11]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[27]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[24]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[8]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[25]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[9]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[26]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[25]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[24]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[23]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[22]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[21]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[20]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[19]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[18]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[17]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[16]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[15]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[14]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[13]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[12]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[11]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[10]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[9]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[8]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[7]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[6]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[1]|combout" is a latch
    Warning: Node "openmips0|id0|reg1_o[0]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[17]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[18]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[19]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[10]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[1]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[5]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[18]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[19]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[16]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[17]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[20]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[25]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[16]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[4]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[5]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[6]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[7]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[12]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[13]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[14]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[15]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[20]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[21]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[22]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[23]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[28]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[29]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[30]|combout" is a latch
    Warning: Node "openmips0|id0|reg2_o[31]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[6]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[7]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[8]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[9]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[23]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[27]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[24]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[25]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[26]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[29]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[29]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[21]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[22]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[24]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[28]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[28]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[31]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[5]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[11]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[12]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[13]|combout" is a latch
    Warning: Node "openmips0|iwishbone_bus_if|cpu_data_o[14]|combout" is a latch
    Warning: Node "openmips0|ex0|cp0_reg_read_addr_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|cp0_reg_read_addr_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|cp0_reg_read_addr_o[1]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[0]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[1]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[4]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[12]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[20]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[30]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[30]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[31]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[3]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[5]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[1]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[13]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[21]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[15]|combout" is a latch
    Warning: Node "openmips0|ex0|cp0_reg_read_addr_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|cp0_reg_read_addr_o[0]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[6]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[7]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[23]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[6]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[14]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[22]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[2]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[2]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[18]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[10]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[27]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[11]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[0]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[8]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[1]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[25]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[9]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[7]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[23]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[29]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[61]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[19]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[17]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[16]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[8]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[9]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[10]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[11]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[12]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[13]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[14]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[15]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[16]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[17]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[18]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[19]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[20]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[21]|combout" is a latch
    Warning: Node "openmips0|ctrl0|new_pc[22]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[28]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[60]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[26]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[3]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[4]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[0]|combout" is a latch
    Warning: Node "openmips0|dwishbone_bus_if|cpu_data_o[24]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[27]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[23]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[22]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[21]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[20]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[19]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[18]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[17]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[16]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[31]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[30]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[29]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[28]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[26]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[25]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[24]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[23]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[22]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[21]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[20]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[19]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[18]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[17]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[13]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[12]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[7]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[6]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[5]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[4]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[16]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[15]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[14]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[11]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[10]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[9]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_data_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[30]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[62]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[31]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[63]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[26]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[5]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[37]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[27]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[11]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[24]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[8]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[25]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[9]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[15]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[14]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[13]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[12]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[7]|combout" is a latch
    Warning: Node "openmips0|cp0_reg0|data_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[2]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[34]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[3]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[35]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[4]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[36]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[1]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[33]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[29]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[61]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[23]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[55]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[22]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[54]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[21]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[53]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[20]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[52]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[19]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[51]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[18]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[50]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[17]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[49]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[16]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[48]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[28]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[60]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[0]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[32]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[27]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[59]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[26]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[58]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[30]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[62]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[31]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[63]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[26]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[58]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[10]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[42]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[27]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[59]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[11]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[43]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[24]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[56]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[8]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[40]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[25]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[57]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[9]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[41]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[15]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[47]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[14]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[46]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[13]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[45]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[12]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[44]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[7]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[39]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[6]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp1[38]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[25]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[57]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[37]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[24]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[56]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[34]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[35]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[36]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[1]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[33]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[23]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[55]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[22]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[54]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[21]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[53]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[20]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[52]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[19]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[51]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[18]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[50]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[17]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[49]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[16]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[48]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[32]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[15]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[47]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[14]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[46]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[42]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[43]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[40]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[9]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[41]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[13]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[45]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[12]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[44]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[7]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[39]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|hilo_temp_o[38]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'openmips_min_sopc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: openmips0|cp0_reg0|Mux0~1  from: datad  to: combout
    Info: Cell: openmips0|cp0_reg0|Selector37~1  from: datac  to: combout
    Info: Cell: openmips0|ctrl0|new_pc[31]~1  from: datab  to: combout
    Info: Cell: openmips0|ctrl0|new_pc[31]~1  from: datad  to: combout
    Info: Cell: openmips0|mem0|Equal6~4  from: datac  to: combout
    Info: Cell: openmips0|mem0|Equal6~4  from: datad  to: combout
    Info: Cell: openmips0|mem0|Equal6~5  from: datac  to: combout
    Info: Cell: openmips0|mem0|Equal6~7  from: datac  to: combout
    Info: Cell: openmips0|mem0|always5~0  from: datad  to: combout
    Info: Cell: openmips0|mem0|always5~1  from: datad  to: combout
    Info: Cell: openmips0|mem0|always5~2  from: datad  to: combout
    Info: Cell: openmips0|mem0|always5~3  from: datad  to: combout
    Info: Cell: openmips0|mem0|excepttype_o[3]~15  from: datad  to: combout
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o
        Info: Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]
        Info: Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[29]
        Info: Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[30]
        Info: Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[31]
        Info: Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o
        Info: Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[28]
        Info: Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[29]
        Info: Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[30]
        Info: Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[31]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node openmips:openmips0|ex:ex0|Selector300~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node openmips:openmips0|ex:ex0|stallreq_for_madd_msub
Info: Automatically promoted node openmips:openmips0|ex:ex0|hilo_temp1[18]~4 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|cp0_reg:cp0_reg0|Mux0~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ctrl:ctrl0|new_pc[31]~5 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|id:id0|always1~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_link_address~0
        Info: Destination node openmips:openmips0|ctrl:ctrl0|stall~3
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop~7
        Info: Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~2
Info: Automatically promoted node openmips:openmips0|id:id0|always2~4 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_link_address~1
        Info: Destination node openmips:openmips0|ctrl:ctrl0|stall~3
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop~7
        Info: Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~2
Info: Automatically promoted node openmips:openmips0|mem:mem0|Selector49~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~0
        Info: Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[26]~52
Info: Automatically promoted node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector139~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector139~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 5 (unused VREF, 3.3V VCCIO, 0 input, 5 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 44 total pin(s) used --  20 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  54 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  61 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  36 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  22 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  47 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:13
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:25
Info: Fitter routing operations beginning
Info: 2e+03 ns of routing delay (approximately 2.1% of available device routing delay) added to meet hold timing.
Info: Router estimated average interconnect usage is 17% of the available device resources
    Info: Router estimated peak interconnect usage is 53% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info: Fitter routing operations ending: elapsed time is 00:01:32
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 98 output pins without output pin load capacitance assignment
    Info: Pin "sdr_dq_io[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "uart_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_we_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_rst_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_oe_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_ce_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_clk_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_cs_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_cke_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_ras_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_cas_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_we_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dqm_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dqm_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_ba_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_ba_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file G:/openmips_min_sopc/openmips_min_sopc.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 373 warnings
    Info: Peak virtual memory: 396 megabytes
    Info: Processing ended: Thu Jul 31 16:52:59 2014
    Info: Elapsed time: 00:02:36
    Info: Total CPU time (on all processors): 00:02:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/openmips_min_sopc/openmips_min_sopc.fit.smsg.


